[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR950005464B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR950005464B1
KR950005464B1 KR1019920002927A KR920002927A KR950005464B1 KR 950005464 B1 KR950005464 B1 KR 950005464B1 KR 1019920002927 A KR1019920002927 A KR 1019920002927A KR 920002927 A KR920002927 A KR 920002927A KR 950005464 B1 KR950005464 B1 KR 950005464B1
Authority
KR
South Korea
Prior art keywords
well
region
oxide film
forming
memory cell
Prior art date
Application number
KR1019920002927A
Other languages
English (en)
Other versions
KR930018692A (ko
Inventor
김영필
정태영
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019920002927A priority Critical patent/KR950005464B1/ko
Priority to US08/022,637 priority patent/US5766970A/en
Priority to JP5036338A priority patent/JP2531481B2/ja
Publication of KR930018692A publication Critical patent/KR930018692A/ko
Application granted granted Critical
Publication of KR950005464B1 publication Critical patent/KR950005464B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/96—Porous semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음.

Description

반도체장치의 제조방법
제1a도 내지 제1c도는 종래의 이중웰 형성방법을 나타낸 도면.
제2도는 종래의 이중웰구조의 반도체 메모리장치를 나타낸 도면.
제3a도 내지 제3c도는 본 발명의 제1실시예를 나타낸 도면.
제4a도 내지 제4c도는 본 발명의 제2실시예를 나타낸 도면.
제5a도 내지 제5c도는 본 발명의 제3실시예를 나타낸 도면.
제6a도 내지 제6d도는 본 발명의 제4실시예를 나타낸 도면.
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 이중웰(Twin well) 이상의 CMOS구조로 된 초고집적 반도체 메모리장치에 있어서 메모리셀 영역과 주변부(periphery)간의 단차를 줄일 수 있는 반도체장치의 제조방법에 관한 것이다.
반도체 메모리장치의 집적도가 높아져가고 미세화가 진행되고 있는 가운데 이중웰 이상의 CMOS구조로 이루어진 초고집적 반도체 메모리장치에 있어서 메모리셀 영역과 주변부와의 단차가 큰 문제로 대두되고 있다.
제1a도 내지 제1c도 및 제2도를 참조하여 종래의 이중웰 형성방법 및 이중웰구조의 반도체 메모리장치에 대하여 설명한다.
P형 반도체기판(11)상에 산화막(12)과 질화막(13)을 순차 적층시킨 후, N웰이 형성될 부분의 상기 질화막(13)을 포토리소그래피공정에 의해 제거한 다음(제1a도), 남겨진 포토레지스트와 질화막(13)을 마스크로 하여 As 또는 P등의 N형 불순물을 이온주입한다. 이어서 선택적 산화를 통하여 N형 영역상에 4000Å~6000Å 두께의 산화막(14)을 형성한 후 상기 질화막(13)을 제거하고 상기 두꺼운 산화막(14)을 마스크로 하여 P웰 형성을 위하여 P형 불순물, 예컨대 B를 이온주입한다(제1b도).
다음에 드라이브인(Drive-in)공정을 실시하여 N웰(15) 및 P웰(16)을 형성한 후, 상기 산화막(12,14)을 습식식각에 의해 제거한다(제1c도).
상술한 종래의 이중웰 형성방법에 있어서는, 상기 두꺼운 산화막(14)을 형성할 때 산화의 특성상 산화막 두께의 약 50%정도는 실리콘기판내에 형성되므로 N웰 및 P웰을 형성한 후 상기 두꺼운 산화막(14)을 제거하게 되면 두꺼운 산화막(14)이 형성된 부분, 즉 N형 영역상의 실리콘기판의 표면은 원래의 표면보다 낮아지게 된다. 따라서 N웰 영역과 P웰 영역간에 단차가 생기게 된다. 상기 공정에 있어서는 2000Å~3000Å의 단차가 생긴다.
또한 제2도에 도시한 바와 같이 이중웰을 형성한 후에 메모리셀 영역에는 반도체 메모리장치의 커패시터(17)를 형성하게 되는데 커패시터를 형성하면 메모리셀 영역과 주변부와의 단차는 더욱 심해져 후공정으로 금속배선을 형성할 때 포토리소그래피공정시 얼라인먼트(alignment)가 어렵고 배선이 단락되는 등 디바이스의 신뢰성에 영향을 미치는 문제가 발생한다.
본 발명은 상술한 문제점을 해결하기 위해 발명된 것으로, 반도체 메모리장치에 있어서의 메모리셀 영역과 주변부와의 단차를 감소시킬 수 있는 반도체장치의 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위해 본 발명은 메모리셀 영역이 P웰 영역상에 형성되는 이중웰 구조를 가진 반도체 메모리장치의 제조방법에 있어서, N웰 형성공정 전에 P웰 형성공정을 먼저 행하는 것을 특징으로 하는 반도체장치의 제조방법과 메모리셀 영역이 P웰 영역상에 형성되는 이중웰 구조를 가진 반도체 메모리장치의 제조방법에 있어서, N웰 형성을 위한 이온주입공정 후 400Å~600Å 두께의 산화막을 N웰 영역상에 형성하고 포토리소그래피공정을 통해 P웰 영역 이외의 영역에만 포토레지스트를 남겨 이 포토레지스트를 마스크로 하여 P형 불순물을 이온주입하여 P웰을 형성하는 것을 특징으로 하는 반도체장치의 제조방법을 제공한다. 또한 이중웰 구조를 가진 반도체 메모리장치의 제조방법에 있어서, 반도체기판에 산화막과 질화막을 순차 적층한 후 포토리소그래피공정을 통하여 메모리셀 영역이 될 부분의 포토레지스트와 상기 질화막을 제거한 다음 산화공정을 실시하여 상기 메모리셀 영역상에 두꺼운 산화막을 형성한 후, 상기 남아있는 질화막, 산화막 및 두꺼운 산화막을 제거하는 것을 특징으로 하는 반도체장치의 제조방법과 메모리셀 영역이 P웰 영역상에 형성되는 이중웰 구조를 가진 반도체 메모리장치의 제조방법에 있어서, N웰과 P웰을 형성한 다음 단차가 낮은 쪽의 웰영역을 포토레지스트로 마스킹하고 단차가 높은 쪽의 웰영역내에 다공성 실리콘층을 형성한 후 산화시키고 난 다음 형성된 산화막을 모두 제거하는 것을 특징으로 하는 반도체장치의 제조방법을 제공한다.
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
제3a도 내지 제3c도는 본 발명의 제1실시예를 나타낸 도면이다. 제3a도를 참조하면, 반도체기판(21)상에 산화막(22)과 질화막(23)을 순차 적층시킨 후, 통상의 공정과는 반대로 먼저 P웰을 형성하기 위하여 P웰 영역을 제외한 부분을 포토레지스트(24)로 덮고 P형 불순물, 예컨대 B를 이온주입한다. 이때, 종래 공정과는 달리 P웰 불순물을 이온주입한 후 후공정에서 P웰 영역상에 두꺼운 산화막이 형성되게 되므로 통상 주입되는 농도 즉, 1012~1013㎝2보다 높게 P형 불순물을 주입해야 한다. 이어서 제3b도를 참조하면, 결과물을 산화시켜 P웰 영역상에 4000Å~6000Å 두께의 두꺼운 산화막(25)을 형성한 다음 상기 질화막을 제거하고 상기 두꺼운 산화막(25)을 마스크로 하여 N웰이 형성될 영역에 N형 불순물, 예컨대 As 또는 P를 이온주입한다. 이어서 제3c도를 참조하면, 드라이브인 공정을 실시하여 N웰(31) 및 P웰(32)을 형성한 후, 상기 산화막(22,25)을 제거하게 되면 P웰(32) 영역이 N웰(31) 영역보다 낮아지게 된다.
제4a도 내지 제4c도는 본 발명의 제2실시예를 나타낸 도면이다. 제4a도를 참조하면, 종래와 동일한 공정에 의해 N웰 형성을 위한 이온주입을 실시한다. 이어서 제4b도를 참조하면, 상기 N웰 형성을 위한 이온주입 후, 산화공정을 실시하여 P웰 형성을 위한 이온주입시 N웰 영역을 마스킹하기 위한 두꺼운 산화막을 형성하는 대신에 400Å~600Å 두께의 산화막(26)을 N웰 영역상에 형성한 다음 P웰 영역을 포토리소그래피공정을 이용하여 오픈시키고 P형 영역이외의 영역에 남아있는 포토레지스트(27)를 마스크로 하여 P형 불순물을 주입한다. 이때, 상기 산화막(26)은 상기 포토리소그래피공정의 얼라이먼트(alignment)를 위한 최소두께인 400Å~600Å로 형성되는 것이다. 따라서 P웰 영역은 약 200Å정도 높게 형성되게 된다. 다음에 제4c도를 참조하면, 드라이브인공정을 실시하여 N웰(31) 및 P웰(32)을 형성한 다음 상기 산화막(22,26)을 제거한다. 이와 같이 P웰 형성을 위한 이온주입시 포토리소그래피공정에 의한 포토레지스트를 마스크로 사용함으로써 종래의 방법보다 1700Å 이상 웰간의 단차를 줄일 수 있게 된다.
제5a도 내지 제5c도는 본 발명의 제3실시예를 나타낸 도면이다. 제5a도를 참조하면, 반도체기판(21)상에 산화막(22)과 질화막(23)을 순차 적층한 후, 웰을 형성하기 전에 메모리셀 영역이 될 부분을 포토리소그래피공정에 의해 패터닝한다. 이어서 제5b도를 참조하면, 산화공정을 실시하여 상기 셀영역상에 두꺼운 산화막(28)을 형성한다. 다음에 제5c도를 참조하면, 상기 산화막(22,28)을 제거하게 되면 산화의 특성상 산화막 두께의 약 50%가 실리콘기판내에서 형성되므로 산화막(22,28)을 제거하면 두꺼운 산화막(28)이 형성되어 있던 셀영역의 단차가 낮아지게 된다. 이때, 상기 두꺼운 산화막(28)의 두께로 단차의 정도를 조절할 수 있다.
제6a도 내지 제6d도는 본 발명의 제4실시예를 나타낸 도면이다. 제6a도를 참조하면, 통상의 방법에 의해 N웰 및 P웰(도시하지 않음)을 형성한다. 이어서 제6b도를 참조하면, 단차가 낮은 쪽의 웰, 즉 N웰 영역은 포토레지스트(30)로 마스킹하고 단차가 높은 쪽의 웰, 즉 P웰 영역은 다공성 실리콘(porous silicon)(33)으로 만든다. 상기 다공성 실리콘은 50% HF용액내에서 실리콘을 양극산화시켜 형성하는 것으로, 그 형성방법은 문헌 『J. Electrochem. Soc., Vol. 125, No. 8, p.p 1339~1343』에 상세히 기재되어 있다. 상기 다공성 실리콘은 실리콘이 양극산화에 의해 수직방향으로 부분적으로 분해된 것이며, 지그재그형태로 불규칙적으로 분포하는 미세한 기공들을 포함하고 있는 것을 특징으로 한다. 다음에 제6c도를 참조하면, 산화공정을 실시하여 상기 결과물을 산화시키면 다공성 실리콘이 단결정 실리콘에 비해 약 10~20배 빠르게 산화되는 특성이 있기 때문에 산화막(25,35)을 제거하고 나면 제6d도에 나타낸 바와 같이 다공성 실리콘이 형성되어 있던 부분이 낮아지게 된다. 이때, 다공성 실리콘의 두께를 조절하여 단차를 조절할 수 있으며, 실리콘기판에 발생하는 산화결함도 줄일 수 있다.
이상 상술한 바와 같이 본 발명에 의하면, 초고집적 반도체 메모리장치에 있어서의 메모리셀 영역과 주변부와의 단차를 줄일 수 있음에 따라 후속공정의 사진식각공정을 용이하게 행할 수 있고 금속배선형성시 배선의 단락현상을 방지할 수 있게 되어 디바이스의 신뢰성 향상을 도모할 수 있다.

Claims (8)

  1. 메모리셀 어레이가 P웰 영역상에 형성되고, 주변회로가 N웰 영역상에 형성되는 반도체 메모리장치의 제조방법에 있어서, 반도체기판상에 산화막 질화막을 순차 적층하는 공정 ; 상기 질화막상에 포토레지스트를 도포한 후, 포토리소그래피공정을 행하여 P웰이 형성될 영역에 도포되어 있는 상기 포토레지스트를 제거하는 공정 ; 결과물에 P형 불순물을 이온주입한 후, 드라이브인공정을 행하여 상기 P웰을 형성하는 공정 ; 산화공정을 행하여, 상기 P웰 표면에 산화막을 형성하는 공정 ; 및 결과물에 N형 불순물을 이온주입한 후, 드라이브인공정을 행하여 상기 N웰을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 P형 불순물은 10E12~10E13 이온/㎝2이상으로 도우즈되는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제1항에 있어서, 상기 산화막은 3,000Å~6000Å정도의 두께로 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  4. 메모리셀 어레이가 P웰 영역상에 형성되고, 주변회로가 N웰 영역상에 형성되는 반도체 메모리장치의 제조방법에 있어서, N웰이 형성될 영역에 N형 불순물을 이온주입하여 상기 N웰을 형성하는 공정 ; 400Å~600Å 두께의 산화막을 상기 N웰 영역상에 형성하는 공정 ; 포토리소그래피공정을 행하여, P웰이 형성될 영역이외의 영역에만 포토레지스트를 남기는 공정 ; 및 결과물에, P형 불순물을 이온주입하여 상기 P웰을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  5. 이중웰 구조를 가진 반도체 메모리장치의 제조방법에 있어서, 반도체기판상에 산화막과 질화막을 순차적층하는 공정 ; 상기 질화막상에 포토레지스트를 도포한 후, 포토리소그래피공정을 통하여, 메모리셀 영역이 될 부분의 포토레지스트와 질화막을 제거하는 공정 ; 산화공정을 실시하여, 상기 메모리셀 영역상에 두꺼운 산화막을 형성하는 공정 ; 남아있는 상기 질화막, 산화막 및 두꺼운 산화막을 제거하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제5항에 있어서, 상기 메모리셀 영역이 메모리셀 영역이외의 부분보다 상기 두꺼운 산화막 두께의 약 1/2에 해당하는 만큼 낮게 되는 것을 특징으로 하는 반도체장치의 제조방법.
  7. 메모리셀 어레이가 P웰 영역상에 형성되고, 주변회로가 N웰 영역상에 형성되는 반도체 메모리장치의 제조방법에 있어서, 반도체기판에 P웰 및 N웰의 이중웰을 형성하는 공정 ; 단차가 낮은 쪽의 웰영역을 포토레지스트로 마스킹하고, 단차가 높은 쪽의 웰의 반도체기판에 다공성 실리콘층을 형성하는 공정 ; 상기 다공층 실리콘을 산화시켜 산화막을 형성한 후, 이 산화막을 제거하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제7항에 있어서, 반도체기판에 다공성 실리콘층을 형성하는 상기 공정은 50% HF용액내에서의 양극 산화에 의해 진행됨을 특징으로 하는 반도체장치의 제조방법.
KR1019920002927A 1992-02-25 1992-02-25 반도체장치의 제조방법 KR950005464B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920002927A KR950005464B1 (ko) 1992-02-25 1992-02-25 반도체장치의 제조방법
US08/022,637 US5766970A (en) 1992-02-25 1993-02-25 Method of manufacturing a twin well semiconductor device with improved planarity
JP5036338A JP2531481B2 (ja) 1992-02-25 1993-02-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920002927A KR950005464B1 (ko) 1992-02-25 1992-02-25 반도체장치의 제조방법

Publications (2)

Publication Number Publication Date
KR930018692A KR930018692A (ko) 1993-09-22
KR950005464B1 true KR950005464B1 (ko) 1995-05-24

Family

ID=19329487

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920002927A KR950005464B1 (ko) 1992-02-25 1992-02-25 반도체장치의 제조방법

Country Status (3)

Country Link
US (1) US5766970A (ko)
JP (1) JP2531481B2 (ko)
KR (1) KR950005464B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980030446A (ko) * 1996-10-29 1998-07-25 김영환 반도체 기판 및 그의 형성방법
KR100253394B1 (ko) * 1997-12-29 2000-04-15 김영환 듀얼 게이트절연막을 가지는 게이트전극의 제조방법
GB2349299B (en) * 1998-02-02 2002-12-24 Martin Senore A cabling testing device
US6348371B1 (en) 2001-03-19 2002-02-19 Taiwan Semiconductor Manufacturing Company Method of forming self-aligned twin wells
KR100609538B1 (ko) * 2002-11-28 2006-08-04 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100865365B1 (ko) * 2005-01-12 2008-10-24 샤프 가부시키가이샤 반도체 장치의 제조방법 및 반도체 장치
US7364997B2 (en) * 2005-07-07 2008-04-29 Micron Technology, Inc. Methods of forming integrated circuitry and methods of forming local interconnects

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3865654A (en) * 1972-11-01 1975-02-11 Ibm Complementary field effect transistor having p doped silicon gates and process for making the same
US3962052A (en) * 1975-04-14 1976-06-08 International Business Machines Corporation Process for forming apertures in silicon bodies
DE3149185A1 (de) * 1981-12-11 1983-06-23 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung benachbarter mit dotierstoffionen implantierter wannen bei der herstellung von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen
US4442591A (en) * 1982-02-01 1984-04-17 Texas Instruments Incorporated High-voltage CMOS process
US4435895A (en) * 1982-04-05 1984-03-13 Bell Telephone Laboratories, Incorporated Process for forming complementary integrated circuit devices
JPS59144149A (ja) * 1983-02-08 1984-08-18 Toko Inc 誘電体分離基板の製造方法
US4577390A (en) * 1983-02-23 1986-03-25 Texas Instruments Incorporated Fabrication of polysilicon to polysilicon capacitors with a composite dielectric layer
DE3314450A1 (de) * 1983-04-21 1984-10-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen
US4516316A (en) * 1984-03-27 1985-05-14 Advanced Micro Devices, Inc. Method of making improved twin wells for CMOS devices by controlling spatial separation
US4628591A (en) * 1984-10-31 1986-12-16 Texas Instruments Incorporated Method for obtaining full oxide isolation of epitaxial islands in silicon utilizing selective oxidation of porous silicon
GB2179201B (en) * 1985-08-14 1990-01-17 Mitsubishi Electric Corp Method for fabricating a semiconductor device
US4889825A (en) * 1986-03-04 1989-12-26 Motorola, Inc. High/low doping profile for twin well process
US4929565A (en) * 1986-03-04 1990-05-29 Motorola, Inc. High/low doping profile for twin well process
DE3765844D1 (de) * 1986-06-10 1990-12-06 Siemens Ag Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen.
JPS63202055A (ja) * 1987-02-17 1988-08-22 Matsushita Electronics Corp 半導体装置の製造方法
JPH0821682B2 (ja) * 1987-04-24 1996-03-04 株式会社日立製作所 半導体装置の製造方法
EP0369336A3 (en) * 1988-11-14 1990-08-22 National Semiconductor Corporation Process for fabricating bipolar and cmos transistors on a common substrate
JPH0340463A (ja) * 1989-03-15 1991-02-21 Hitachi Ltd 半導体装置及びその製造方法
JPH039558A (ja) * 1989-06-07 1991-01-17 Matsushita Electron Corp Ｃｍｏｓ型半導体装置の製造方法
US5024961A (en) * 1990-07-09 1991-06-18 Micron Technology, Inc. Blanket punchthrough and field-isolation implant for sub-micron N-channel CMOS devices
JPH04271168A (ja) * 1991-02-27 1992-09-28 Sanyo Electric Co Ltd 半導体記憶装置およびその製造方法
US5134085A (en) * 1991-11-21 1992-07-28 Micron Technology, Inc. Reduced-mask, split-polysilicon CMOS process, incorporating stacked-capacitor cells, for fabricating multi-megabit dynamic random access memories
JPH05275649A (ja) * 1992-01-31 1993-10-22 Sharp Corp 半導体記憶装置
US5225365A (en) * 1992-03-30 1993-07-06 Motorola, Inc. Method of making a substantially planar semiconductor surface
US5624857A (en) * 1995-04-14 1997-04-29 United Microelectronics Corporation Process for fabricating double well regions in semiconductor devices

Also Published As

Publication number Publication date
JPH0685201A (ja) 1994-03-25
US5766970A (en) 1998-06-16
KR930018692A (ko) 1993-09-22
JP2531481B2 (ja) 1996-09-04

Similar Documents

Publication Publication Date Title
CA1166760A (en) Self-aligned metal process for integrated circuit metallization
US6110842A (en) Method of forming multiple gate oxide thicknesses using high density plasma nitridation
KR0176155B1 (ko) 반도체 장치의 소자분리 방법
KR930008586B1 (ko) 반도체장치 및 그 제조방법
US4398964A (en) Method of forming ion implants self-aligned with a cut
US5460984A (en) Method of manufacturing a semi conductor device having a second well formed within a first well
KR950005464B1 (ko) 반도체장치의 제조방법
JPH02288359A (ja) シリコン基板中に１つの導電タイプのウェルを形成する方法
KR0179831B1 (ko) 반도체 소자의 웰 형성방법
US5451269A (en) Semiconductor memory device including an improved substrate structure and method of fabricating the same
KR100244402B1 (ko) 반도체소자의 트렌치 아이솔레이션 제조방법
US5933722A (en) Method for manufacturing well structure in integrated circuit
US5160988A (en) Semiconductor device with composite surface insulator
KR100192365B1 (ko) 반도체소자의 커패시터 제조방법
KR960006428B1 (ko) 반도체 소자의 게이트전극 형성방법
US6420248B1 (en) Double gate oxide layer method of manufacture
KR0172545B1 (ko) 반도체 소자의 소자분리막 제조방법
KR0161727B1 (ko) 반도체 소자의 소자분리방법
KR0185636B1 (ko) 단차특성이 개선된 반도체 메모리 장치의 커패시터 제조방법
KR960013507B1 (ko) Sram의 제조방법
KR970003895B1 (ko) 반도체소자의 소자분리막 제조방법
JPH0381297B2 (ko)
KR0148611B1 (ko) 반도체 소자의 소자분리막 형성방법
JPS60240131A (ja) 半導体装置の製造方法
KR100418299B1 (ko) 반도체소자의필드산화막형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080502

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee