KR940003566B1 - 반도체 장치의 다층배선의 형성방법 - Google Patents
반도체 장치의 다층배선의 형성방법 Download PDFInfo
- Publication number
- KR940003566B1 KR940003566B1 KR1019910006024A KR910006024A KR940003566B1 KR 940003566 B1 KR940003566 B1 KR 940003566B1 KR 1019910006024 A KR1019910006024 A KR 1019910006024A KR 910006024 A KR910006024 A KR 910006024A KR 940003566 B1 KR940003566 B1 KR 940003566B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- conductive layer
- wiring
- semiconductor device
- oxide film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 22
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 4
- 238000000206 photolithography Methods 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 229910000838 Al alloy Inorganic materials 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000004380 ashing Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 44
- 229910052782 aluminium Inorganic materials 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 239000003960 organic solvent Substances 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
내용 없음.
Description
제1a－b도는 종래의 다층 배선을 가지는 반도체 장치의 제조공정도.
제2a－b도는 본 발명에 따른 다층 배선을 가지는 반도체 장치의 제조공정도.
본 발명은 반도체 장치의 제조방법에 관한 것으로 특히 다층 금속 배선구조를 가지는 반도체 장치에 있어서 다층 배선의 형성 방법에 관한 것이다.
최근 반도체 소자의 고집적화 및 동작속도의 고속화에 대한 요구가 높아져 가고 있다. 그러나 기존이 단층 배선을 갖는 반도체 집적회로의 경우 고집적화에 다른 점유면적의 감소로 금속배선의 폭이 줄어들게 되어 배선의 전기저항이 증가하게 된다. 그 결과 전력소모도 증가된다. 따라서 고집적화에 따른 배선의 전기저항의 증가를 최대한 억제하면서 동작속도를 향상시키기 위하여 배선의 다층화가 제안되었다.
한편 금속배선의 재료에 있어서는 순수알루미늄으로 배선을 형성할 경우에 발생되는 알루미늄 스파이크를 방지하기 위하여 4% 미만의 실리콘이 함유된 알루미늄을 주로 사용해왔으나, 신뢰성 개선을 위하여 소정량의 구리를 더 첨가한 알루미늄 배선이 제안되었다.
제1a－b도는 종래의 다층 배선을 가지는 반도체 장치의 제조공정도이다. 상기 제1a도에서 소자분리를 위한 필드 산화막(3)이 형성된 제1도전형의 반도체 기판(1) 상면에 제1절연막(5), 제1도전층(7), 제2절연막(29), 제2도전층(11) 및 제3절연막(13)을 순차적으로 적층한다. 그 후 사진 식각 공정에 의해 패턴을 형성한 후, 소정영역의 상기 제3절연막(13)을 상기 제2도전층(11)의 표면이 노출때까지 식각하여 접촉구(Contact hole)(15)은 1% 정도의 실리콘과 0.5% 정도의 구리가 함유된 알루미늄 배선이다.
상기와 같이 배선을 형성함에 의해 종래의 실리콘만이 함유된 알루미늄 배선에 비해 힐록(Hillock) 및 전기적 이동(electromigration) 특성이 개선된다. 상기 접촉구(33)를 통하여 제2도전층으로 이루어진 배선과 또다른 배선이 접촉된다.
그러나, 상기와 같이 다층 구조의 배선을 형성할 경우 통상적인 포토레지스트의 제거 공정에서 알루미늄의 입계(grain boundary)에 석출되는 구리성분과 물(H2O), 유기용제 등과의 화학적 반응에 의해 하층배선이 치명적인 손상을 입게된다.
즉, 하층 배선의 표면이 노출되도록 그 상면의 절연막을 식각한 후에 상기 절연막 상면에 잔류하는 포토레지스트의 제거공정은 플라즈마 에슁(Plasma ashing ; 포토레지스트를 현상하여 소정의 식각 공정을 거친 후 잔류하는 포토레지스트를 플라즈마에 의해 제거하는 공정), 황산등의 유기용제에 담금(dipping), 물로 헹굼(rinse), 건조(dry)의 순으로 진행된다. 이때 구리가 포함된 알루미늄 배선의 노출된 부분이 유기용제 및 물에 직접 닿게되어 알루미늄 입계에 존재하는 구리성분이 OH
와 반응함에 의해 검은 점으로 변색되며, 1∼수 ㎛의 직경크기로 조직이 떨어져 나가게 된다. 그로 인한 배선의 손상이 상기 제1a도에 도시되어 있다.
상기와 같이 하층 배선이 손상된 상태에서 상층 배선을 증착할 경우 단차피복성(Step Coverage)이 불량하게 되어 상층 배선이 단락되거나 접촉면적의 감소로 인하여 접촉저항이 증가됨에 의해 소자의 전기적 특성이 크게 저하된다.
상기 제1b도에서 구리가 첨가된 알루미늄으로 된 제3도전층을 형성한 다음 패턴 형성하여 상층배선(17)을 형성한 후의 단면도를 도시하였다. 상기 도면에서 단차 피복성의 불량으로 인하여 상층배선과 하층배선의 일부가 단락되었음을 알 수 있다.
상술한 바와 같이 종래에는 하층 배선과의 접촉구를 형성한 후에 잔류하는 포토레지스트를 제거하는 공정에서 접촉구를 통해 하층배선이 노출됨에 의해 상기 배선이 치명적인 손상을 입게되는 문제점이 있었다. 그로인해 신뢰성 있는 반도체 집적회로를 얻을 수 없었다.
따라서 본 발명의 목적은 반도체 장치의 다층배선의 형성방법에 있어서 포토레지스트의 제거공정시 노출되는 배선의 손상을 방지하기 위한 방법을 제공함에 있다.
상기한 바와 같은 본 발명의 목적을 달성하기 위하여 하층배선과 상층배선과의 접촉을 위한 접촉구를 형성한 후 소정의 온도, 압력, 단위체적당 산소량하에서 플라즈마 에슁으로 포토레지스트를 제거함과 동시에 상기 접촉구를 통해 노출된 하층 배선의 표면에 산화막을 형성하는 공정과, 상층배선을 형성하기 바로 직전에 상기 산화막을 제거하는 공정을 구비함을 특징으로 한다.
이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.
제2a－b도는 본 발명에 따른 제조공정도이다. 상기 제2a도에서 필드산화막(21)이 형성된 제1도전형의 반도체 기판(19) 상면에 제1절연막(23), 제1도전층(25), 제2절연막(27), 제2도전층(29) 및 제3절연막(31)을 순차적으로 적층한다. 그후 사진 식각 공정에 의해 패턴을 형성한 후, 소정 영역의 상기 제3절연막(31)을 상기 제2도전층(29)의 표면이 노출될때까지 식각하여 접촉구(33)를 형성한다. 여기서 상기 제1도전층(25)은 비트라인이며, 제2도전층(29)은 1% 정도의 실리콘과 0.5% 정도의 구리가 함유된 알루미늄 배선이다. 상기 접촉구(15)는 후속되어지는 공정을 통하여 제2도전층(29)으로 이루어진 배선과 또 다른 상부배선이 접촉되는 부위이다. 접촉구(33)를 형성한 다음 상기 제3절연막(31) 상면에 잔류하는 포토레지스트(도면에 도시되지 않음)를 제거하기 위하여 산소 플라즈마 에슁을 실시한다. 이때 산소가스는 500SCCM(Standard Cubic Centimeter), 반응실내의 압력은 4－5Torr, 기판의 온도는 250℃－350℃의 조건에서 공정을 실시한다. 그 결과 포토레지스트가 제거됨과 동시에 상기 접촉구(33)에 의해 노출된 배선표면이 산화되어 30Å－80Å 두께의 알루미늄산화막(Al2O3)(35)이 형성된다. 상기 알루미늄산화막(35)은 절연막으로서, 후속되는 포토레지스트의 제거공정, 즉 유기용제에 담금, 행굼등의 과정에서 제2도전층(29)과 유기용제 및 물의 반응을 차단하는 역할을 한다. 그 결과 배선은 아무런 손상없이 보호된다.
상기와 같은 공정으로 잔류하는 포토레지스트를 완전히 제거한 후 하층배선과 상층배선의 저저항 접촉을 위하여 상기 알루미늄 산화막(35)을 통상의 아르곤(Ar) 스파터링 삭각에 의해 제거한다. 그 다음 상기 제2b도에서 구리가 첨가된 알루미늄으로된 제3도전층을 증착한 후 패턴형성하여 상층배선(37)을 형성한다. 이때 상기 하층배선이 전혀 손상되지 않음으로 인하여 제3도전층은 우수한 단차 피복성을 가진다. 그에따라 하층배선과 상층배선의 접촉면적이 극대화됨으로써 저저항 접촉을 이룰수 있다.
상술한 바와 같이, 본 발명은 반도체 장치의 다층배선의 형성방법에 있어서 포토레지스트 에슁공정에서 포토레지스트를 제거함과 동시에 접촉구에 의해 노출된 하층 배선의 상면에 산화막으로된 보호막을 형성하였다. 그에따라 후속되는 공정에서 유기용제 및 물과의 화학반응에 의해 배선의 표면이 손상되는 것을 방지하게 됨으로써 다층 금속 배선구조에서 단차 피복성이 우수한 상층배선을 형성할 수 있다. 그 결과 최소한의 접촉저항으로 두배선층이 접속되어 두 배선층간의 전극특성이 대폭 개선되는 효과가 있다.
따라서 신뢰성이 향상된 고집적, 고속의 반도체 집적회로를얻을 수 있는 효과가 있다.
Claims (5)
- 제1도전형의 반도체 기판과, 상기 기판 상면에 형성된 복수개의 절연막과 복수개의 도전층을 구비하는 반도체 장치의 다층 배선의 형성방법에 있어서, 소정의 도전층 상면에 형성된 절연막의 소정영역을 포토레지스트를 이용한 사진 식각공정으로 상기 도전층의 표면이 노출될때까지 식각하여 접촉구를 형성하는 단계와, 소정의 온도, 압력, 단위체적당 산소량하에서 플라즈마 에슁으로 포토레지스트를 제거함과 동시에 상기 노출된 도전층의 상면에 산화막을 형성하는 단계와, 상기 도전층 상면에 또다른 도전층을 형성하기 전에 상기 산화막을 제거하는 단계를 구비함을 특징으로 하는 반도체 장치의 다층 배선의 형성방법.
- 제1항에 있어서, 상기 도전층이 알루미늄합금으로 형성됨을 특징으로 하는 반도체 장치의 다층배선의 형성방법.
- 제1항에 있어서, 상기 플라즈마 에슁이 산소 분위기에서 상기 기판을 250℃－350℃로 가열하고 반응 실내 압력을 4－5Torr로 하여 실시됨을 특징으로 하는 반도체 장치의 다층배선의 형성방법.
- 제1항에 있어서, 상기 산화막이 30Å－80Å 두께의 알루미늄 산화막임을 특징으로 하는 반도체 장치의 다층배선의 형성방법.
- 제1항에 있어서, 상기 산화막을 제거하는 공정이 아르곤 스파터링 식각에 의해 실시됨을 특징으로 하는 반도체 장치의 다층배선의 형성방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910006024A KR940003566B1 (ko) | 1991-04-15 | 1991-04-15 | 반도체 장치의 다층배선의 형성방법 |
| US07/736,772 US5252177A (en) | 1991-04-15 | 1991-07-29 | Method for forming a multilayer wiring of a semiconductor device |
| JP3202753A JPH0590417A (ja) | 1991-04-15 | 1991-08-13 | 半導体素子の多層配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910006024A KR940003566B1 (ko) | 1991-04-15 | 1991-04-15 | 반도체 장치의 다층배선의 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920020681A KR920020681A (ko) | 1992-11-21 |
| KR940003566B1 true KR940003566B1 (ko) | 1994-04-23 |
Family
ID=19313297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910006024A KR940003566B1 (ko) | 1991-04-15 | 1991-04-15 | 반도체 장치의 다층배선의 형성방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5252177A (ko) |
| JP (1) | JPH0590417A (ko) |
| KR (1) | KR940003566B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100464395B1 (ko) * | 1997-10-13 | 2005-02-28 | 삼성전자주식회사 | 반도체소자의비아홀형성방법 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100193100B1 (ko) * | 1995-02-02 | 1999-06-15 | 모리시다 요이치 | 반도체장치 및 그 제조방법 |
| KR0165813B1 (ko) * | 1995-04-12 | 1999-02-01 | 문정환 | 접속홀의 플러그 형성 방법 |
| JP3916284B2 (ja) * | 1997-02-28 | 2007-05-16 | 東京応化工業株式会社 | 多層配線構造の形成方法 |
| JP2000077410A (ja) | 1998-08-27 | 2000-03-14 | Tokyo Ohka Kogyo Co Ltd | 多層配線構造の形成方法 |
| US6436747B1 (en) | 1999-04-21 | 2002-08-20 | Matsushita Electtric Industrial Co., Ltd. | Method of fabricating semiconductor device |
| CN104282567B (zh) * | 2013-07-05 | 2017-05-03 | 上海和辉光电有限公司 | 制造igzo层和tft的方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62165330A (ja) * | 1986-01-16 | 1987-07-21 | Hitachi Ltd | 有機ホトレジスト膜の除去方法 |
| JPS63258021A (ja) * | 1987-04-16 | 1988-10-25 | Toshiba Corp | 接続孔の形成方法 |
| JPS63276225A (ja) * | 1987-05-08 | 1988-11-14 | Tokyo Electron Ltd | アッシング装置 |
| JPH0234928A (ja) * | 1988-07-25 | 1990-02-05 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JP2841529B2 (ja) * | 1989-08-25 | 1998-12-24 | ソニー株式会社 | 金属膜の選択的形成方法 |
-
1991
- 1991-04-15 KR KR1019910006024A patent/KR940003566B1/ko not_active IP Right Cessation
- 1991-07-29 US US07/736,772 patent/US5252177A/en not_active Expired - Lifetime
- 1991-08-13 JP JP3202753A patent/JPH0590417A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100464395B1 (ko) * | 1997-10-13 | 2005-02-28 | 삼성전자주식회사 | 반도체소자의비아홀형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0590417A (ja) | 1993-04-09 |
| US5252177A (en) | 1993-10-12 |
| KR920020681A (ko) | 1992-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6559042B2 (en) | Process for forming fusible links | |
| US4531144A (en) | Aluminum-refractory metal interconnect with anodized periphery | |
| KR0124644B1 (ko) | 반도체소자의 다층금속배선의 형성방법 | |
| JPH11330231A (ja) | 金属被覆構造 | |
| EP0248668A2 (en) | Process for fabricating multilevel metal integrated circuits and structures produced thereby | |
| KR940003566B1 (ko) | 반도체 장치의 다층배선의 형성방법 | |
| US6635582B2 (en) | Method of manufacturing semiconductor device | |
| US6417090B1 (en) | Damascene arrangement for metal interconnection using low k dielectric constant materials for etch stop layer | |
| KR100380150B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100278995B1 (ko) | 반도체장치의 비어홀 형성방법 | |
| KR100192173B1 (ko) | 반도체 소자의 텅스텐 플러그 형성방법 | |
| KR100390832B1 (ko) | 반도체소자제조공정에서의폴리머제거방법 | |
| KR100246192B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| KR100411026B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100468694B1 (ko) | 반도체장치의콘택형성방법 | |
| KR100447982B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100699593B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| KR0173178B1 (ko) | 반도체 금속막 식각공정 | |
| CN118280915A (zh) | 半导体器件的形成方法 | |
| JPS60227440A (ja) | 半導体装置の製造方法 | |
| KR19980055903A (ko) | 반도체 소자의 비아홀 형성 방법 | |
| KR20010005113A (ko) | 반도체소자의 금속배선 형성방법 | |
| JPH0536684A (ja) | 半導体装置の製造方法 | |
| KR19980038883A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR19980058384A (ko) | 반도체 소자의 금속 배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100413 Year of fee payment: 17 |
|
| EXPY | Expiration of term |