KR940002196Y1 - 휘도신호분리회로 - Google Patents
휘도신호분리회로 Download PDFInfo
- Publication number
- KR940002196Y1 KR940002196Y1 KR2019910017325U KR910017325U KR940002196Y1 KR 940002196 Y1 KR940002196 Y1 KR 940002196Y1 KR 2019910017325 U KR2019910017325 U KR 2019910017325U KR 910017325 U KR910017325 U KR 910017325U KR 940002196 Y1 KR940002196 Y1 KR 940002196Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- luminance
- separation circuit
- output
- signal separation
- Prior art date
Links
- 238000000926 separation method Methods 0.000 title claims description 21
- 239000000872 buffer Substances 0.000 claims description 11
- 238000000605 extraction Methods 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 claims 4
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
- H04N9/78—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
내용 없음.
Description
제 1 도는 본 고안에 따른 휘도신호분리회로의 실시예를 나타내는 회로도이다.
제 2 도는 제 1 도에 포함된 부분의 파형도이다.
* 도면의 주요부분에 대한 부호의 설명
10,20 : 버퍼 30 : 동기신호 추출부
Q1 : PNP형 트랜지스터 Q2,Q3 : NPN형 트랜지스터
R1,R11 : 저항
본 고안은 영상처리회로에 있어서 휘도신호분리회로에 관한 것으로, 특히 휘도신호에 포함된 동기신호를 분리하여 순수한 휘도신호반 추출해 내기 위한 휘도신호분리회로에 관한 것이다.
일반적으로 텔레비젼 신호방식의 하나인 NTSC(National Televisio System Commite)신호는 명암을 표현하는 휘도신호와, 색을 표현하는 색신호 그리고 화면의 위치 및 타이밍을 전달하는 정보로서의 동기신호로 나눠어진다. 이 3종류의 신호는 서로 영향을 주지 않도록 합성되어 있는데 NTSC 신호를 주파수 스펙트럼으로 나타내면, 휘신호의 주파수 대역폭 4.2MHz의 안쪽에 색신호 3.58MHz가 삽입되어 있고 동기신호는 송신측과 수신측간에 있어서 한줄 한줄의 주사선의 속도와 시간을 완전히 일치시키기 위해 영상신호에 중첩한 모양으로 보내져 오는 것이며 수상기의 수평 및 수직편향 발진회로의 주파수를 제어하기 위해 사용되는 것이다.
즉 NTSC 신호만을 입력으로서 필요한 펄스류는 모두 NTSC 신호를 근거로 만들어내야 하므로 입력된 영상신호(NTSC)에서 휘도/색도신호분리 회로를 통해 색신호와 휘도신호를 분리한후 분리된 휘도신호에서 영상처리회로에 필요한 펄스류를 얻기 위해서 동기신호분리를 실행해야 한다.
그러나 종래의 영상처리회로에 있어서는 신호를 기록 또는 재생할때 회도/색신호분리회로를 통해 분리된 색신호와 휘도신호를 기록매체에 기록하고 재생함으로써 동기신호가 포함된 휘도신호를 가지고 영상처리를 하여 화면의 질적인 면에 문제점이 있었다.
따라서 본 고안의 목적은 영상처리회로에 있어서 동기신호를 뺀 순수한 휘도신호만 도출해 내기 위한 휘도신호분리회로를 제공함에 있다.
상기 목적을 달성하기 위하여 본 고안은 영상처리회로에 있어서, 영상신호를 유입하여 휘도/색신호를 분리해 내기 위한 휘도/색도신호 분리회로(도시하지 않음)와, 상기 휘도/색도신호분리회로에서 출력된 휘도신호중 동기신호의 부분만 추출해 위상이 반전된 동기신호를 출력하는 동기신호출부와, 상기 동기신호추출부의 위상 반전된 동기신호를 전송하는 제 1 버퍼와, 상기 휘도/색도신호분리회로에서 출력된 휘도신호를 전송하는 제 2 버퍼와, 상기 제 1 버퍼에서 출력되는 위상반전된 동기신호와 상기 제 2 버퍼에서 출력되는 원위상의 동기신호를 가진 휘도신호가 가산되어 동기신호가 제거된 휘도신호만 출력되는 출력단자는 포함한다.
이하 본 고안을 첨부한 도면을 참조하여 상세히 설명한다.
제 1 도는 본 고안에 따른 휘도/색도신호분리회로의 실시예를 나타낸 회로도이다. 먼저 구성을 설명하면, 휘도 신호입력단자(5)는 저항(R1,R2)과 접속하고 저항(R1)의 다른 일측은 트랜지스터(Q1)의 베이스단자와 접속한다. 외부에서 공급되는 공급전원을 입력하기 위한 전원입력단자(15)는 라인(L1)을 통해 저항(R4,R5,R6,R7,R8)과 각각 접속하며, 저항(R4)의 다른 이측은 정전류원을 통해 트랜지스터(Q1)의 에미터단자와 접속하고, 트랜지스터(Q1)의 콜렉터단자는 저항(R3,R9)와 접속한다. 저항(R3)의 다른 일측은 기저전원인 제 2 전원과 접속되어 있고, 저항(R9)의 다른 일측은 트랜지스터(Q2)의 베이스단자와 접속한다.
저항(R5)의 다른 일측은 트랜지스터(Q3)의 베이스단자와 접속하고, 저항(R2)는 정전류원을 통해 기저전원인 제 2 전원과 접속된다.
저항(R6)은 정전류원을 통해 저항(R9)와 트랜지스터(Q2)의 베이스단자 사이의 접속점을 통하여 정전류원을 통해 기저전원인 제 2 전원과 접속된다. 저항(R7)은 정전류원을 통해 트랜지스터(Q2)의 콜렉터단자와 접속하고, 에미터단자는 저항(R10)을 거쳐 기거전원인 제 2 전원과 접속되며, 에미터단자는 접속점(A)를 통과해 출력단자(25)와도 접속한다.
저항(R8)은 정전류원을 통과하여 트랜지스터(Q3)의 콜렉터단자와 접속하고, 트랜지스터(Q3)의 에미터단자는 저항(R11)을 지나 기저전원인 제 2 전원과 접속되며, 접속점(A)을 통과하여 출력단자(25)와도 접속한다.
그리고 제 2 도는 제 1 도를 포함된 부분의 파형도를 나타내는데 a)도는 입력단자(5)로부터 입력되는 휘도신호를 나타내는 파형도이며, b)도는 동기신호추출부(10)의 출력을 나타내는 파형도이고, c)도는 출력단자(25)를 통해 출력되는 파형도를 나타낸다.
이하 본 고안의 동작을 도면 제 1 도와 제 2 도를 참조하여 상세히 설명한다.
파워 온(Power on)시에 외부의 전원공급원에서 전원이 전원입력단자(15)로 입력된다. 휘도/색도신호분리회로(도시하지 않음)로부터 분리된 제 2 도의 a)와 같은 파형을 지닌 휘도신호가 입력단자(5)를 통해 인가되면 저항(R1)에 의해 조절되어 트랜지스터(Q1)의 베이스단자에 인가된다. 트랜지스터(Q1)은 PNP형 트랜지스터이므로 인가된 신호중 에미터단자로 인가된 기준레벨(Vref)보다 낮은 전압을 갖고 있는 동기신호 부분만 베이스단자를 통해 전송되는데 이때 콜렉터단자로 출력되는 동기신호는 반전된다. 반전된 동기신호가 저항(R9)에 의해 조절되어 버퍼용트랜지스터(Q2)를 통해 접속점(A)로 인가된다. 이때 접속점(A)에 인가된 신호는 제 2 도의 b)와 같은 파형도가 인가된다.
그리고 저항(R2)를 통해 동기신호가 포함된 휘도신호가 버퍼용 트래니스터(Q3)를 통해서 접속점(A)에 제 2 도의 a)와 같은 파형도가 인가된다. 그리고 각각의 저항(R4,R5,R6,R7,R8)들과 정전류원들을 각 라인을 통한 전류양을 적절히 제어하며, 저항(R3)은 트랜지스터(Q1)의 부하저항이고, 저항(R10)은 트랜지스터(Q2)의 부하저항이며, 저항(R11)은 트랜지스터(Q3)의 부하저항이다. 접속점(A)에 인가된 제 2 도의 a)와 b)와 같은 파형을 가진 신호는 가산되어 동기신호부분을 없어져 출력단자(25)를 통해 제 2 도의 c)와 같은 파형을 가진 신호가 출력된다.
상술한 바와같이, 본 고안에 의한 휘도신호분리회로는 동기 신호를 분리해낸 순수한 휘도신호만 얻을 수 있으므로 영상처리회로에 있어서 순수한 휘도신호를 기록 또는 재생함으로써 전체적인 화면의 해상도를 높일수 있다.
Claims (3)
- 영상신호를 유입하여 휘도/색신호를 분리해 내기 위한 휘도/색신호 분리회로를 구비한 영상처리회로에 있어서, 상기 휘도/색도신호분리회로에서 출력된 휘도신후중 동기신호의 부분만 추출해 위상이 반전된 동기신호를 출력하는 동기신호추출부와, 상기 동기신호추출부의 위상 반전된 동기신호를 전송하는 제 1 버퍼와, 상기 휘도/색도신호분리회로에서 출력된 휘도신호를 전송하는 제 2 버퍼와, 상기 제 1 버퍼에서 출력되는 위상반전된 동기신호와 상기 제 2 버퍼에서 출력되는 원위상의 동기신호를 가진 휘도신호가 가산되어 동기신호가 제거된 휘도신호만 출력되는 출력단자를 포함함을 특징으로 하는 휘도신호분리회로.
- 제 1 항에 있어서, 상기 동기신호추출부는 상기 휘도/색도신호분리회로에서 출력된 휘도신호중 페데스탈레벨을 가지는 기준전압발생수단을 포함함을 특징으로 하는 휘도신호분리회로.
- 제 2 항에 있어서, 상기 제 1,2버퍼는 각각 팔로워의 구성으로 이루어진 것을 특징으로 하는 휘도신호분리회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019910017325U KR940002196Y1 (ko) | 1991-10-17 | 1991-10-17 | 휘도신호분리회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019910017325U KR940002196Y1 (ko) | 1991-10-17 | 1991-10-17 | 휘도신호분리회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930010035U KR930010035U (ko) | 1993-05-26 |
| KR940002196Y1 true KR940002196Y1 (ko) | 1994-04-08 |
Family
ID=19320721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019910017325U KR940002196Y1 (ko) | 1991-10-17 | 1991-10-17 | 휘도신호분리회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940002196Y1 (ko) |
-
1991
- 1991-10-17 KR KR2019910017325U patent/KR940002196Y1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930010035U (ko) | 1993-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH037184B2 (ko) | ||
| WO1979000745A1 (en) | Tv graphics and mixing control | |
| KR890006090A (ko) | 디지탈 비디오 신호처리회로 | |
| US4660084A (en) | Television receiver with selectable video input signals | |
| KR910008951B1 (ko) | 영상신호 제어장치 | |
| KR950000326B1 (ko) | 윤곽보정장치 | |
| US4660085A (en) | Television receiver responsive to plural video signals | |
| US4435729A (en) | Television receiver with selectively disabled on-screen character display system | |
| KR940002196Y1 (ko) | 휘도신호분리회로 | |
| CA1163360A (en) | Keying signal generator with false output immunity | |
| EP0637169A2 (en) | Character signal display for a camcorder | |
| US4612577A (en) | Video signal processor with selective clamp | |
| US5864371A (en) | Luminance signal generation circuit with single clamp in closed loop configuration and horizontal synchronization pulse generation | |
| KR100391580B1 (ko) | 복합신호의수직동기신호생성장치 | |
| CA1238975A (en) | Television sync signal processing circuit | |
| KR920001012B1 (ko) | 비데오신호 처리회로 | |
| CA1164996A (en) | Composite timing signal generator with predictable output level | |
| US6108043A (en) | Horizontal sync pulse minimum width logic | |
| US4766506A (en) | Processing circuit for television sync signals produced from a recording medium for preforming a non-interlaced display | |
| JP2929048B2 (ja) | テレビジョン装置 | |
| JP3759646B2 (ja) | Ｄｃレベルシフト回路 | |
| JP3734306B2 (ja) | カラーエンコーダ | |
| JP2968521B2 (ja) | 複合映像信号の同期信号再生回路 | |
| JP2002185980A (ja) | マルチフォーマット記録再生装置 | |
| KR930008026Y1 (ko) | 온스크린표시 배경 영상신호 처리회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| UA0108 | Application for utility model registration |
Comment text: Application for Utility Model Registration Patent event code: UA01011R08D Patent event date: 19911017 |
|
| UG1501 | Laying open of application | ||
| UG1604 | Publication of application |
Patent event code: UG16041S01I Comment text: Decision on Publication of Application Patent event date: 19940314 |
|
| E701 | Decision to grant or registration of patent right | ||
| UE0701 | Decision of registration |
Patent event date: 19940707 Comment text: Decision to Grant Registration Patent event code: UE07011S01D |
|
| REGI | Registration of establishment | ||
| UR0701 | Registration of establishment |
Patent event date: 19940817 Patent event code: UR07011E01D Comment text: Registration of Establishment |
|
| UR1002 | Payment of registration fee |
Start annual number: 1 End annual number: 3 Payment date: 19940817 |
|
| UR1001 | Payment of annual fee |
Payment date: 19970327 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 19980327 Year of fee payment: 5 |
|
| UR1001 | Payment of annual fee |
Payment date: 19980327 Start annual number: 5 End annual number: 5 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| UC1903 | Unpaid annual fee |