KR940005124B1

KR940005124B1 - 액정표시소자

Info

Publication number: KR940005124B1
Application number: KR1019900015632A
Authority: KR
Inventors: 야스히로 우가이; 마사루 야스이; 토미히사 스나다; 테이죠 유가와
Original assignee: 호시덴 가부시기가이샤; 후루하시 사도루
Priority date: 1989-10-04
Filing date: 1990-09-29
Publication date: 1994-06-11
Also published as: DE69020288T2; DE69020288D1; EP0421386A3; EP0621503A2; EP0621503A3; US5042916A; EP0421386A2; KR910008459A; EP0421386B1

Abstract

내용 없음.

Description

액정표시소자

제1도는 종래의 액정표시소자의 일부를 도시한 단면도.

제2도는 종래의 액정표시소자의 등가 회로도.

제3도는 종래의 액정표시소자의 화소전극과 이 화소전극의 부근을 확대하여 도시한 평면도.

제4도는 제3도의 선(IV-IV)을 따라 취한 단면도.

제5도는 제3도의 선(V-V)을 따라 취한 단면도.

제6a도는 본 발명의 실시예에 의한 주요부분을 확대하여 도시한 평면도.

제6b도는 제6a도의 선(VI-VI)을 따라 취한 단면도.

제7도는 제6a도의 화소전극(15)를 둘러싼 주요부분의 전기등가회로도.

제8a도는 제6a도의 부가용량을 수리(repair)하는 방법을 설명하는 평면도.

제8b도는 제8a도의 선(VIII-VIII)을 따라서 취한 단면도.

제9a도는 본 발명의 다른 실시예의 주요부분을 확대하여 도시한 평면도.

제9b도는 제9a도의 선(IX-IX)을 따라서 취한 단면도.

제10a도는 제9a도의 액정표시소자의 제조공정을 도시한 단면도.

제10b도는 제9a도의 액정표시소자의 다른 제조공정을 도시한 단면도.

제11도는 본 발명의 다른 실시예에 의한 주요부분을 확대하여 도시한 평면도.

제12a도와 제12b도는 박막의 브리지부(32)에 의해 발생되는 효과를 설명하기 위한 연장부(15b)와 그 근처를 도시한 평면도.

제13도는 본 발명의 또 다른 실시예에 의한 주요부분을 확대하여 도시한 평면도.

* 도면의 주요부분에 대한 부호의 설명

11 : 투명기판 15 : 화소전극

15a : 드레인전극

15b : 연장부 15b₁∼15b₃: 빗살형상 전극

15c : 랜드부 16 : TFT(박막트랜지스터)

18 : 게이트버 19 : 소스버스

19a : 소스전 21 : 반도체층

22 : 게이트절연막 23 : 게이트전극

30 : 부가용량부 31 : 보강절연막

32 : 브리지부 40 : 갭부

41 : 제1전극 42 : 제2전극

43 : 제3전극 44 : 절단부

45,46 : 용융금속

본 발명은 액정표시소자에 관한 것으로서, 특히 그 화소전극과 접속되는 부가용량부의 구성에 관한 것이다.

종래의 액정표시소자에 대하여 제1도를 참조해서 설명한다. 유리와 같은 한쌍의 투명기판(11),(12)이 근접 대향해서 배치되고, 그 주연부에는 스페이서(13)가 개재되며, 상기 투명기판(11), (12) 사이에 액정(14)이 밀봉되어 있다. 한 쪽의 투명기판(11)의 내면에는 복수의 화소전극(15)이 형성되고, 상기 복수의 화소전극(15)의 각각에 접촉해서 스위칭소자로서 TFT(박막트랜지스터), (16)가 형성된다. TFT(16)의 드레인은 화소전극(15)에 접속된다. 상기 복수의 화소전극(15)과 대향해서 다른쪽의 투명기판(12)의 내면에 투명한 공통전극(17)이 형성된다.

제2도에 도시한 바와 같이, 대략 정방형의 화소전극(15)이 투명기판(11)위에 행과 열로 근접 배치되고, 게이트버스(18)와 소스버스(19)가 각각 행과 열방향으로 화소전극(15)을 따라서 근접하여 연장된다.

상기 각 게이트버스(18)와 소스버스(19)의 교차점에서 TFT(16)가 형성되고, 각각의 TFT(16)의 게이트는 게이트버스(18)에 접속되고, 각각의 TFT(16)의 소스는 소스버스(19)에 접속되고, 또한 각각의 TFT(16)의 드레인은 화소전극(15)에 접속된다. 상기 게이트버스(18)와 소스버스(19) 중 한쌍의 버스에 전압이 인가되고, 이와 같이 교차점에서 상기 한쌍의 버스에 접속된 TFT(16)만이 도통하고, 도통한 TFT(16)의 드레인에 접속된 화소전극(15)에 전하를 축적하여 화소전극(15)과 공통전극(17)사이의 액정(14)부분에 대해서만 전압이 인가되고, 이에 의해서 선택된 화소전극(15)의 부분에만 광을 투과하거나 광을 차단함으로서 선택적인 표시를 행한다. 이 화소전극(15)에 축적된 전하를 방전함으로서 표시를 소거할 수 있다. 제3도는 종래의 액정표시소자에서의 1화소와 2화소의 인접부분을 확대하여 도시한 평면도이고, 제4도는 제3도의 선(IV-IV)을 따라서 취한 단면도이고, 제5도는 제3도의 선(V-V)을 따라서 취한 단면도이다. 제3도와 제4도에 도시한 바와 같이 ITO 등의 투명도전재질로 된 화소전극(15)과 소스버스(19)가 투명기판(11)위에 형성되고, 화소전극(15)과 소스버스(19)가 서로 대향하거나 평행한 주변부 사이의 갭을 매몰하는 비결정성 실리콘등의 반도체층(21)이 형성되고, 화소전극(15), 소스버스(19) 및 반도체층(21)은 질화 실리콘등의 게이트절연막(22)으로 피복된다. 이 게이트절연막(22)위에 반도체층(21)을 개재해서 화소전극(15)과 소스버스(19)를 중첩한 게이트전극(23)이 형성된다. 게이트전극(23)의 일단부는 게이트버스(18)에 접속된다. 따라서, 게이트전극(23)에 대향하는 화소전극(15)과 소스버스(19)는 각각 드레인전극(15a)과 소스전극(19a)을 형성한다. 상기 전극(15a), (19a), 반도체층(21), 게이트절연막(22) 및 게이트전극(23)은 TFT(16)를 구성한다. 게이트전극(23)과 게이트버스(18)는, 예를 들면 알루미늄을 사용해서 동시에 형성된다. 액정을 위한 보호막(29)이 게이트전극(23)위와 표시화면의 전체영역에 대해서 형성된다.

제3도와 제5도에 도시한 바와 같이, 화소전극(15)의 일단부는, 인접하는 게이트버스(18)의 아래쪽에서 게이트버스(18)의 대략 중간위치까지 폭방향으로 연장되어 게이트버스(18)와 화소전극(15)의 연장부(15b)사이에 부가용량부(30)가 형성된다. 이 부가용량부(30)은, TFT(16)의 채널부의 저항값과 화소전극(15)의 정전용량으로 구성되는 시정수를 크게 하기 위하여, 화소전극(15)의 정전용량을 보충하여야 한다.

부가용량부(30)은 복수의 분할된 커패시터로 구성된다. 즉, 화소전극(15)의 연장부(15b)는, 게이트버스(18) 아래에 아일랜드의 형상으로 각각 형성되고, 또한 브리지부(32)에 의해 화소전극(15)에 접속되는 4각형상의 빗살형상 전극(15b₁),(15b₂),(15b₃)으로 구성된다. 상기 빗살형상 전극(15b₁),(15b₂),(15b₃)과 게이트버스(18) 사이에 형성되는 정전용량은 제2도에 도시한 커패시터(C₁),(C₂),(C₃)이다. 제조하는 동안 부가용량부(30)에서 게이트버스(18)와 빗살형상 전극 사이의 게이트절연막(22)에 핀홀이 발생하거나 먼지가 혼입되면, 게이트버스(18)와 전극(15b) 사이의 절연이 손상되거나 그 사이에 단락이 발생한다.

이와 같은 경우에, 표시소자내의 몇개의 화소는, 표시해야할 영상신호와는 관계없이, 항상 ON 상태로 되고, 따라서 표시품위를 저하시킨다. 이것을 회피하기 위하여 결함있는 영역(분할된 커패시터 중 결함있는 커패시터)를 제거하여야 한다.

즉, 제1도의 투명기판(12)을 통하여 집속된 레이저빔을 인가하고, 부가용량부(30)중 결함있는 분할커패시터와 결합하는 브리지부(32)위에 직경 2∼10㎛의 촛점을 맞추어 브리지부(32)를 절단하고, 따라서 빗살 형상 전극(15b₁),(15b₂), (15b₃) 중 대응하는 전극을 화소전극(15)으로부터 절단하여 분리한다.

종래의 액정표시소자에서는, 부가용량부(30)중 결함있는 분할된 커패시터를 레이저커팅에 의해 제거함으로써, 제3도의 예에서 전체 부가용량부의 용량값을 설정치의 2/3로 감소한다. 이 때문에 공통전극에 대한 화소전극의 전위가 설정 값으로부터 변하게 되고, 화소의 휘도가 변화를 받는다. 단순한 흑백 표시를 행하는 경우에는 그다지 문제되지 않으나, 고품위의 다계조표시를 행하는 경우에는, 표시품위를 열화시킨다.

본 발명의 목적은, 부가용량을 실제로 감소함이 없이 부가용량부의 절연불량을 수리할 수 있는 액정을 제공하는데 있다.

본 발명의 다른 목적은 부가용량영역의 절연불량을 방지하도록 설계된 액정표시소자를 제공하는데 있다.

본 발명의 제1관점에 의하면, 화소전극의 일단부가 인접하는 게이트버스의 아래쪽에 부분적으로 중첩되도록 연장되고, 그 게이트버스의 하면과 접촉해서, 상기 화소전극과 그 연장부에 대해서 균일하게 피복된 게이트절연막이, 상기 화소전극의 연장부와 이에 대응하는 게이트버스 사이에 부가용량부를 형성하도록, 게이트버스의 아래에 있다. 상기 화소전극의 연장부는 복수의 빗살형상 전극으로 형성되고, 상기 빗살형상 전극중 적어도 하나는 이것과 상기 화소전극 사이에 갭을 형성하도록 부분적으로 절단되어 있다. 상기 갭을 사이에 두고 대향하는 상기 빗살형상 전극과 화소전극위에 레이저 용접용 제1전극과 제2전극이 각각 형성된다. 상기한 게이트절연막은 제1전극과 제2전극을 덮고 또한 갭을 매몰하고, 레이저 용접용 제3전극은 제1전극, 제2전극 및 갭등의 위에 있는 게이트절연막위에 형성된다.

본 발명의 제2관점에 의하면, 화소전극은 인접하는 게이트버스의 아래쪽에 연장부를 가지고, 이 연장부와 게이트버스의 사이에 형성된 보호반도체층으로 상기 연장부가 피복되고, 상기 보호막층은 보강절연막으로 피복된다.

보강절연막과 게이트버스 사이에 박막트랜지스터의 게이트절연막이 연장된다.

이하, 본 발명의 실시예에 대하여 제6a도, 제6b도, 제7도, 제8a도, 제8b도를 참조하면서 설명한다. 상기 도면에서 제1도 내지 제5도와 대응하는 부분에는 동일부호를 부여하고, 이에 대한 상세 설명에 대해서는 생략한다.

본 실시예에서는 제6a도와 제6b도에 도시한 바와 같이, 빗살형상 전극(15b₁)의 르비지부(32)는 화소전극(15)으로부터의 갭(40)에 의해서 분리된 아일랜드(15c)를 가진다.

상기 갭(40)을 교차하여 대향하는 아일랜드(15c)와 화소전극(15)위에, 레이저 용접용 고융점 금속(예를 들면, 크롬, 몰리브덴 등)으로 형성된 제1, 제2전극(41),(42)이 각각 형성된다. 이 고융점 금속은, 소스버스의 저항값을 저감시키기 위하여 소스버스위에 형성된 고융점 재료로 공지되어 있다. 상기 제1, 제2전극(41), (42)을 덮고 또한 갭(40)을 매몰하는 게이트절연막(22)이 형성된다. 제1, 제2전극(41), (42) 및 갭(40)을 중첩하도록 게이트절연막(22)위에 레이저 용접용 제3전극(43)이 형성된다. 이 제3전극(43)은, 게이트버스(18)와 동일재료(예를들면, 알루미늄)로 형성되고, 게이트버스(18)와 동시에 패터닝 된다.

빗살형상 전극(15b₁)과 게이트버스(18) 사이에는 커패시터(C_1a)가 형성된다. 또한, 제1전극(41)과 제3전극(43) 사이 및 제2전극(42)과 제3전극(43) 사이에 각각 커패시터(C_1b)와 커패시터(C_1c)가 형성된다. 상기 3개의 커패시터는 제7도에 도시한 바와 같이, 직렬로 접속된다. 용량값을 나타내기 위하여 각 커패시터의 부호를 그대로 사용하면, 다음의 방정식으로 된다.

간단화를 위하여

로 가정하면,

이 된다.

빗살형상 전극(15b₂), (15b₃)과 게이트버스(18) 사이에 종래와 마찬가지로, 커패시터(C₂),(C₃)가 각각 형성된다. 제7도는 한개의 화소전극(15)과 이에 접속된 용량의 등가회로를 도시한다.

커패시터(C₂),(C₃)의 정전용량값을 간략하게 하기 위하여, 모두 C로 설정한다.

화소전극(15)에 대한 부가용량값 전체를 C_T로 나타내면,

로 된다.

커패시터(C₃)가 단락된 경우에는, 빗살형상 전극(15b₃)의 브리지부(32)는, 제8a도에 절단부(44)로 도시한 바와 같이, 화소전극(15)의 근처에서 레이저커팅에 의해 절단된다. 투명기판(12) 또는 투명기판(11)을 통하여 제3전극(43)과 이 제3전극 밑에 있는 제1전극(41)과 제2전극(42)의 각 중앙부(제8a도에 X로 표시한 위치)에 레이저 용접기로부터의 레이저빔을 인가함으로써, 제8b도에 도시된 바와 같은 용융금속(45), (46)에 의해 제1전극(41)과 제2전극(42)을 전기적으로 접속한다. 결과적으로, 커패시터(C_1b), (C_1c)는 단락되어, 합성용량(C₁=C₁₀)으로 되고, 부가용량 전체는 C_T'=C+C_1a로 된다.

이와 같이 수리를 행한 후에 부가용량 전체(C_T'=C₁+C_1a)는, (5)에 의해서 부여되는 정상상태에서 부가용량값 전체(C_T=C₁+2C)와 거의 동일한 값으로 설정되어야 한다.

즉,

한편, 커패시터(C_1a)가 단락된 때에 빗살형상 전극(15b₁)을 절단하는 대신에 그때의 부가용량값(C_T"=C_1b/2+2C)이 정상상태에서의 부가용량값(C_T)과 거의 동일한 값으로 설정되어야 한다.

즉,

(7)식으로부터,

가 되고, (8)식과 (3)식으로부터

가 된다. 실제로 (8)식을 근사적으로 만족하기 위해서

가 되어야 한다.

(6)식으로부터

이 되고,

(6')식에 (8)식을 대입하면,

로 된다.

상기 내용을 쉽게 이해하기 위하여, 본 발명을 한층 더 상세하게 이하 설명한다.

예를 들면, C_1b=0.5pF로 두면, (9')식으로부터 C_1a>0.25pF가 되어야 한다. (10)식을 고려해서, C=1.0pF로 두면, C_1a=0.25+1.0=1.25pF1.2pF로 되어, (9')식을 대략적인 근사로 만족시킬 수 있다. 따라서, C_1b=0.5, C=1.0, C_1a=1.2pF로 설정한다. 합성용량(C₁)은 (8)식으로부터 C₁=C_1b/2=0.25pF로 되지만, 상기 각 커패시터의 용량값은 근사적이기 때문에, 커패시턴스(C₁)는 (3)식으로부터 정확하게 구하는 것이 바람직하다.

즉,

로 된다.

또한, 커패시턴스(C_T), (C_T'), (C_T")를 각각 (5)식, (6)식, (7)식으로부터 구하면,

로 된다.

수리를 행한 후의 부가용량(C_T') 및 용량(C_1a)의 단락후의 부가용량(C_T'')이 모두 정상적인 부가용량(C_T)과 대략 동일한 것을 상기 값으로부터 알 수 있다.

요약하기 위하여, 제7도에서

의 조건을 만족하도록 용량(C_1b),(C_1c)을 충분히 작게 선택할 때에, 상기 3개의 합성용량(C₁)은 대략 C_1b/2이고, 이 값은 용량(C_1a)이 단락되어도 거의 동일하다. 따라서, 용량(C_1a)이 C₂(=C₃)과 거의 동일하게 선택되면, 용량(C_1a),(C₂),(C₃)의 어느 것도 결함없는 경우의 부가용량 전체(C_T)는 대략 2C₂(=2C₃)이다.

용량(C₂),(C₃) 중 어느 한쪽, 예를 들면 용량(C₃)이 단락된 경우 레이저빔커팅에 의해 상기 용량(C₃)을 절단 분리하는 동시에 레이저 용접에 의해 용량(C_1b),(C_1c)을 단락시킴으로서 부가용량 전체 (C_T')는 용량(C_1a)과 용량(C₂)의 합, 즉 2C₂와 대략 동일하게 된다.

지금까지의 설명에서는, 부가용량부(30)의 빗살형상 전극(15b₁),(15b₂), (15b₃)는 각각 화소전극(15)쪽에 폭이 좁은 브리지부(32)를 가지고 있지만, 본 발명은 상기 구성의 밧살형상 전극에 특히 한정되는 것은 아니고, 임의의 형상으로도 된다.

예를 들면, 가장 간단한 형상으로서 좁은 부분을 가지지 않는 장방형 형상의 빗살형상 전극으로 해도 된다.

상기와 마찬가지로 제1전극 내지 제3전극의 형상도 임의로 된다. 또한, 빗살형상 전극도 3개에 한정되지 않고, 복수개이면 된다. 또한 전극(15b),(41),(42),(43)의 세트와 마찬가지의 복수세트의 전극을 형성할 수 있다.

상기한 바와 같이, 분할된 부가용량부중 어느 하나 (C₂) 또는 (C₃)가 절연불량으로 되는 경우에도, 이 불량콘덴서의 브리지부(32)를 레이저 절단에 의해 절단하고, 제1전극과 제2전극을 레이저 용접에 의해 제3전극에 전기적으로 접속하고, 빗살형상 전극(15b₁)과 게이트버스(18) 사이에 형성되는 부가용량(C_1a)을 부가함으로써, 수리를 행한 후의 부가용량값은 정규의 부가용량값에 거의 동일하게 형성될 수 있다. 또한 부가용량(C_1a)이 단락되는 경우에도 부가용량치 전체는 정규의 값에 거의 동일하게 유지되기 때문에, 용량의 조정처리를 필요로 하지 않는다. 따라서, 상기 어느 경우에도, 대응하는 화소의 휘도는 거의 변화함이 없이, 우수한 다계조표시가 가능하다.

그런데, 상기한 실시예에 있어서는 부가용량부(30)에서 화소전극(15)의 연장부(15b)와 게이트버스(18)사이의 단락에 대한 대책을 설명하였지만, 이와 같은 단락자체를 발생하기 어렵게 하는 구조를 사용하는 것이 중요하다. 제8a도, 제8b도에 대응하는 제9a도, 제9b도는 부가용량부(30)의 단락을 방지하기 위하여 설계된 구조를 가지는 다른 실시예를 각각 도시한다. 제10a도와 제10b도는 제9a도의 선(X-X)을 따라서 취한 단면도로서 제조시의 부가용량부(30)와 이 부근을 도시한다. 제9a도, 제9b도의 실시예에 있어서는, 화소전극(15), 그 연장부(15b), 드레인전극(15a), 소스버스(19), 소스전극(19a)등이 형성된 투명기판(11)위에, TFT(16)을 형성하기 위한 비결정성 실리콘등의 반도체층(21)을 균일하게 형성한 다음에, 반도체층(21)위에 질화실리콘등의 보강절연막(31)을 형성한다.(제10a도). 다음에, 에칭에 의해 부가용량부(30), TFT(16)의 반도체층(21)과 보강절연막(31)을 동시에 패터닝한다. 결과적으로, TFT(16)는 반도체층(21)위에 보강절연막(31)을 가진다.

이 예에서는, 반도체층(21)과 보강절연막(31)는 주연부는, 화소전극(15)의 연장부(15b)의 주연부의 외부 방향으로 돌출하여 전극(15b₁), (15b₂), (15b₃)을 덮도록 패턴화 한다.

다음에, 질화실리콘과 같은 게이트절연막(22)을 기판(11)위에 동일하게 형성한 다음에, 그 위에 게이트버스(18)과 TFT의 게이트전극(23)을 게이트절연막(22)위에 동시에 형성한다. (제9b도).

제9b도로부터 명백한 바와 같이, 반도체층(21), 보강절연막(31), 게이트절연막(22)은 부가용량부(30)에서 각각의 전극(15b₁), (15b₂), (15b₃)과 게이트버스(18) 사이에 순차적으로 형성되고, 따라서 상기 3개의 층중 어느 하나에도 핀홀이 형성되는 경우에는, 상부층 또는 하부층에 의해 절연이 유지된다.

게이트절연막(22)만을 가지는 종래 구조와는 달리, 본 실시예는, 핀홀이나 먼지의 영향에 기인하여 화소전극(15)의 연장부(15b)와 게이트버스(18) 사이에 절연불량 또는 단락이 발생하는 염려는 거의 없다.

제9a도, 제9b도에 도시된 실시예에 의하면, 부가용량부(30)에서 단위면적당의 단락이나 절연불량의 확률이 낮아진다. 한편, 부가용량부(30)이 분할되는 분할용량의 수를 최대화함으로써, 분할용량중 결함이 있는 용량을 분리하여 용량전체의 변화를 허용할 수 있을 정도로 작게 할 수 있다. 이와 같은 경우에는 제9a도에 도시한 레이저 용접용 전극(41), (42), (43)을 제11도에 도시된 바와 같이 형성할 필요는 없다.

제11도에서 제9a도와 대응하는 부분은 동일 번호를 부여한다.

제11도의 실시예에서는, 부가용량부(30)이 4부분으로 분할된다. 각각의 부가용량부(30)를 형성하는 연장부(15b)의 빗살형상 전극(15b₁)-(15b₄)은 반도체층(21)과 보강절연막(31)으로 구성된 아일랜드형상의 공통적층 구조로 덮히고, 전극은 가느다란 막대형상의 브리지부(32)를 개재하여 화소전극(15)에 각각 접속된다.

상기한 바와 같이 부가용량부(30)을 복수의 부분으로 분할한 구조에 의해, 분할용량부중 어느 하나의 결함부분만이 다른 부분으로부터 선택적으로 절단한 경우에도 부가용량 전체의 감소를 소정의 제한범위내에서 작게할 수 있기 때문에, TFT의 온도변동에 대한 동작 마진을 얻을 수 있다.

제11도의 실시예에서는 폭이 좁은 브리지부(32)를 절단함으로써 분할용량부중 소정의 부분을 간단하게 제거할 수 있기 때문에, 작업시간이 단축된다. 또한, 제12a도, 제12b도에 도시한 바와 같이 게이트버스(18)와 각각의 연장부(15b) 사이에서 패턴오차가 발생하는 경우에도, 양자의 중첩영역이 거의 변하지 않고, 따라서 부가용량 전체의 값도 거의 변동되지 않는다. 이와 같은 결과는 제8a도의 실시예에 대해서도 얻을 수 있다. 제12a도는 게이트버스(18)와 연장부(15b) 사이에 패턴오차가 없는 경우를 도시하고 제12b도는 게이트버스(18)가 연장부(15b)에 관련하여 상부방향으로 이동되는 경우를 도시한다.

분할부는 용량부(30)의 각각의 브리지부(32)가 좁은 줄무늬 형상으로 좁혀져 있지 않으면, 제12b도의 경우에는 분할 연장부(15b)와 게이트버스(18) 사이에 중첩하는 면적이 제12a도의 경우에 비해서 상당히 작아지고, 따라서 용량값도 감소한다.

제11도의 실시예에 의해 각 부가용량부(30)의 연장영역(15b)과 게이트버스(18)사이에 상기한 바와 같이 반도체층(21)과 보강절연막(31)을 형성함으로서 단락등의 결함을 거의 제거할 수 있는 경우에는, 제11도와 같이 부가용량부(30)를 분할하지 않아도 된다.

이 경우의 실시예를 제13도에 표시한다. 이 실시예에서는 화소전극(15)의 한쪽의 단부는 게이트버스(18)의 아래로 연장되어 연장부(15b)가 형성되고, 이 연장부(15b)위에 전체를 덮도록 반도체층(21)과 보강절연막(31)이 제11도의 경우와 마찬가지로 아일랜드형상으로 형성되고, 또한 게이트절연막(22), (제9b도 참조)이 형성된다.

이와 같이, 부가용량부(30)는 연장부(15b)와 게이트버스(18) 사이에 반도체층(21), 보강절연막(31) 및 게이트절연막(22)으로 이루어지는 3층 구조를 가지기 때문에, 핀홀이나 먼지에 기인하는 절연불량의 가능성을 대폭적으로 저감시킬 수 있다. 부가용량부(30)를 복수의 영역으로 분할한 구조에 의해서, 부가용량부중 임의의 영역에 절연불량이 발생한 때에 불량용량부를 선택적으로 절단함으로서, 정전용량의 저하를 억제할 수 있다.

분할한 각 부가용량부(30)를 게이트버스의 폭방향의 중간부에 아일랜드형상으로 형성하고 또한 브리지부(32)에 의해서 화소전근(15)에 접속되는 구조에 의해, 불량용량부를 레이저 절단하는 작업시간을 현저히 단축시킬 수 있다. 또한 연장부(15b)와 게이트버스(18) 사이의 패턴오차에 기인하는 부가용량의 변동을 억제할 수 있다.

Claims

투명기판과, 상기 투명기판위에 서로 직교하는 방향으로 등간격으로 형성된 복수의 소스버스와 복수의 게이트버스로 구성된 버스와, 상기 소스버스와 상기 게이트버스 사이의 교차점에서 상기 소스버스와 상기 게이트버스에 각각 접속되고, 상기 소스버스와 상기 게이트버스에 의해서 형성된 메지(mesh)형상의 영역에서의 한쪽의 구석에 형성된 박막트랜지스터와, 상기 박막트랜지스터의 드레인전극에 각각 접속되고, 상기 메시형상의 영역에 형성되고, 상기 게이트버스의 아래에서 연장부분을 가지는 화소전극과, 상기 화소전극과 그 연장부분에 대해서 균일하게 형성되고, 상기 게이트버스의 아래쪽에 접촉되어 있는 게이트절연막과, 상기 화소전극의 연장부분과 이 연장부분에 대향하는 상기 게이트버스 사이에 형성된 부가용량 영역을 포함하는 액정표시소자에 있어서, 상기 화소전극의 연장부분은, 복수의 빗살형상 전극에 의해 형성되고, 한개 이상의 상기 빗살형상 전극은, 상기 화소전극으로부터 갭에 의해 분리되고, 레이저 용접용 제1, 제2전극은, 상기 빗살형상 전극 및 상기 갭을 교차하여 서로 대면하는 상기 화소전극위에 형성되고, 상기 게이트절연막은 제1전극과 제2전극을 덮고 상기 갭을 충전하고, 레이저 용접용 제3전극은, 상기 게이트절연막위에 형성되고, 상기 제1전극, 제2전극 및 상기 갭을 중첩하고, 제1용량과 제2용량은 상기 제3전극과 제1전극 사이 및 제3전극과 제2전극 사이에 각각 형성되는 것을 특징으로 하는 액정표시소자.
제1항에 있어서, 상기 빗살형상 전극의 각각은, 그 일단부로부터 상기 화소전극까지 연장되고 또한 상기 빗살형상 전극체보다 좁은 브리지부분을 가지고, 1개 이상의 상기 빗살형상 전극으로부터 연장되는 상기 브리지부분은 상기 갭을 교차하여 상기 화소전극을 대면하는 일단부위에 상기 제1전극을 가지고, 상기 이외의 나머지 밧살형상 전극으로부터 연장되는 상기 브리지부분은 상기 화소전극에 각각 접속되는 것을 특징으로 하는 액정표시소자.
제1항에 있어서, 상기 빗살형상 전극과 상기 게이트버스 사이에 형성된 분할용량은 서로 동일한 값을 가지고, 상기 제1용량과 제2용량은 상기 분할용량보다 작은 값을 가지는 것을 특징으로 하는 액정표시소자.
제1항에 있어서, 상기 빗살형상 전극을 덮는 보호반도체막은 상기 빗살형상 전극과 상기 게이트버스 사이에 형성되고, 보강절연막은, 상기 보호반도체막위에 형성되고 상기 빗살형상 전극을 덮는 것을 특징으로 하는 액정표시소자.
제1항 내지 제4항중 어느 한 항에 있어서, 상기 제3전극과 상기 게이트버스는 동일한 금속으로 동시에 형성되는 것을 특징으로 하는 액정표시소자.