Claims (2)
컴퓨터의 연속 영상 처리장치에 있어서, CPU로 부터 출력되는 문자와 영상데이타를 입력저장하는 수단을 포함하며 프로그램 저장부(20)와 메모리 선택 및 출력하도록 인터페이스 기능을 수행하는 그래픽 입력부(10)와. 영상데이터를 저장하는 수단을 포함하며 출력동기의 인에이블신호를 독출되는 수단을 포함하는 프로그램저장부(20)와,CPU와 동일한 속도로 출력된 영상데이터를 제어선택부(40)의 선택데이터 메모리부(70)와 MHz단위의 빠른 전송속도로 전송하게 하는 버퍼의 기능을 가진 그래픽 메모리(30)와, 연속적인 어드레스를 발생시키는 수단을 포함하고 어드레스 제어버퍼 그래픽 기능을 수행할수 있도록 한 데이타 제어버퍼 기능과 연속 영상데이터를 처리하게 할 수 있도록 한 어드레스 버퍼단의 기능을 포함하며 선택 데이타(70)의 데이타를 선택적으로 출력할 수 있도록 하는 수단인 제어선택부(40)와 아날로그 상태의 원하는 영상신호 입력을 칼라신호는 6.75MHz 로, 휘도신호는 13.5MHz의 표준화 주파수로 샘플링하는 수단을 포함하여 영상메모리(60)와의 인터페이싱 기능을 가진 영상 신호 입력부(50)와 상기영상신호 입력부로 부터 출력된 데이타는 어드레스 버퍼단(42)으로의 어드레스 출력과,제어신호에 의해 선택 데이터 메모리부(70)에 저장되도록 하는 수단을 포함하는 영상메모리 부와(60)와,모니터로 출력하기 위해 영상데이타 또는 연속영상데이타를 선택하여 저장하는 기능을 포함하며 영상신호 입력단(50)의 클럭동기 신호에 의해 입력된 영상데이타를 디지탈 아날로그 변환부(80)로 전송하는 기능을 포함하는 선택 데이터 메모리부(70)와,디지탈 데이타를 아날로그 데이터로 변환하는 수단을 가진 디지탈 아날로그 변화부(80)로 구성된 것을 특징으로 하는 연속영상 데이터 처리를 위한 장치.A continuous image processing apparatus of a computer, comprising: a graphic input unit (10) including means for inputting and storing characters and image data output from a CPU and performing an interface function to select and output a memory with a program storage unit (20). A program storage unit 20 including means for storing the image data and means for reading out the enable signal of the output synchronization; and a selection data memory of the control selection unit 40 for the image data output at the same speed as the CPU. A data control buffer, which includes a graphics memory 30 having a function of transmitting a portion 70 and a buffer for transmitting at a high transmission speed in MHz, and means for generating a continuous address, and performing an address control buffer graphic function. Inputs a desired video signal in an analog state with a control selector 40 which includes a function and an address buffer stage function for processing continuous image data and means for selectively outputting data of the selection data 70. Interfacing with image memory 60, including means for sampling the color signal at 6.75 MHz and the luminance signal at a standardized frequency of 13.5 MHz. A video signal input section 50 having a function and data output from the video signal input section include an address output to the address buffer stage 42 and means for storing the selected data memory section 70 by a control signal. And a video memory unit 60 and a function of selecting and storing video data or continuous video data for output to a monitor, and converting the video data input by the clock synchronization signal of the video signal input terminal 50. And a digital analog changer (80) having means for converting digital data into analog data and a selection data memory section (70) having a function of transmitting to (80). .
제1항에 있어서,제어하고자 하는 비데오램 어드레스를 어드레스 발생부(44)에서 발생한 신호를 받아 이를 비데오램 제어신호에 맞게 변형시켜서 영상메모리(61.62)에 제공하는 어드레스 제어기(43)와,클럭 신호를 분주하고 CPU에서 제공하는 제어신호를 받아 이를 조합하여 필요한 어드레스를 발생하는 어드레스 발생기 (44)와 데이터 제어 버퍼단 동작을 억제시키며, 영상메모리(61,62)의 시작 어드레스 지점을 지정하는 수단을 포함하며 비데오램 어드레스 발생기(44)를 발생하여 영상메모리(60)상에 연속 영상데이타를 기입할 수있게 하는 수용한 메모리 선택 및 출력제어단(45)과, 어드레스 버퍼단의(42)으로 발생된 어드레스를 출력하는 어드레스 제어기(43)와,그래픽 입력부(10)로 부터 출력된 어드레스를 이중화하여 A단과 C단에 연결하는 수단을 포함하여 영상메모리의 영상데이타를 그래픽 입력부로 전송하여 영상메모리(60)의 영상데이터를 그래픽 입력부로 전송하는 수단을 포함한 어드레스 버퍼단(42)으로 구성된 제어선택기(40)를 포함하는 것을 특징인 연속 영상데이터처리를 위한 장치The address controller 43 of claim 1, wherein the address controller 43 receives a signal generated by the address generator 44 and converts the video address into a video memory signal 61. And a control signal provided from the CPU, and combined with each other to suppress the operation of the address generator 44 and the data control buffer stage which generate the necessary addresses, and means for designating the starting address points of the image memories 61 and 62. FIG. An address generated by the received memory selection and output control stage 45 and the address buffer stage 42 which generates a video RAM address generator 44 to write continuous image data onto the image memory 60; And an address controller 43 for outputting a signal and means for duplexing the address output from the graphic input unit 10 and connecting the A and C terminals. Continuous image data processing comprising a control selector 40 comprising an address buffer stage 42 including means for transferring image data of the memory to the graphic input unit and transmitting the image data of the image memory 60 to the graphic input unit. Device for
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.