[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR930010990A - 반도체 메모리 장치에서의 스피드 향상을 위한 회로 - Google Patents

반도체 메모리 장치에서의 스피드 향상을 위한 회로 Download PDF

Info

Publication number
KR930010990A
KR930010990A KR1019910020595A KR910020595A KR930010990A KR 930010990 A KR930010990 A KR 930010990A KR 1019910020595 A KR1019910020595 A KR 1019910020595A KR 910020595 A KR910020595 A KR 910020595A KR 930010990 A KR930010990 A KR 930010990A
Authority
KR
South Korea
Prior art keywords
signal
memory device
predetermined
semiconductor memory
sense amplifier
Prior art date
Application number
KR1019910020595A
Other languages
English (en)
Inventor
이형곤
장철웅
조성희
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019910020595A priority Critical patent/KR930010990A/ko
Priority to TW081106722A priority patent/TW198157B/zh
Priority to FR9211195A priority patent/FR2683934A1/fr
Priority to DE4234153A priority patent/DE4234153A1/de
Priority to ITMI922575A priority patent/IT1258253B/it
Priority to JP4308424A priority patent/JPH05217378A/ja
Priority to GB9224303A priority patent/GB2261754A/en
Priority to CN92113235A priority patent/CN1072528A/zh
Publication of KR930010990A publication Critical patent/KR930010990A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 반도체 메모리 장치의 비트라인 및 데이타 입출력선을 소정의 메모리 쎌의 리드 또는 라이트 동작시에 각각 이퀄라이즈시키는 방식에 관한 것으로, 종래에 제시된 기술은 메모리 쎌의 데이타를 리드 또는 라이트하는 동작이 수행될 시에는 상기의 동작이 수행되기 바로 전에 각각 이퀄라이즈하게 하므로서 고집적 메모리 소자의 경우와 같이 전원전압이 낮고 메모리 쎌의 크기가 작은 경우에는 비트라인 및 데이타 입출력선에 걸리는 로딩이 상당히 커서 상기의 이퀄라이즈 동작에 따른 동작속도의 저하를 유발하는바, 본 발명에 의한 반도체 메모리 장치에서는 소정의 센스앰프에 연결되는 비트라인 및 데이타 입출력선을 상기 센스앰프가 동작하지 않을 시에는 항상 이퀄라이즈하게 하므로서, 동작속도의 저하를 방지하여 그에 따른 칩의 오동작의 염려가 없는등 반도체 메모리장치의 신뢰성을 확보시키게 한다.

Description

반도체 메모리 장치에서의 스피드 향상을 위한 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 비트라인 및 입출력선 이퀄라이즈 방식을 보여주는 블록도.
제4도는 제3도의 상세 회로도.

Claims (4)

  1. 어드레스 천이 검출회로를 내장하는 반도체 메모리 장치에 있어서, 소정의 입력 버퍼를 통해 버퍼링된 외부입력 신호를 입력하여 소정의 원하는 신호를 검출하기 위한 입력신호 검출부와, 상기 입력신호 검출부의 출력신호를 입력하여 이로부터 소정의 센스앰프를 제어하기 위한 신호를 출력하는 제어수단과, 상기 입력신호 검출부의 출력신호 및 상기 제어 수단의 출력신호를 각각 입력하여 소정의 비트라인 및 데이타 입출력선을 이퀄라이즈시키는 신호를 발생하기 위한 이퀄라이즈신호 발생장치를 구비하여 센스앰프가 동작하지 않을 시에는 비트라인을 항상 이퀄라이즈시킴을 특징으로 하는 반도체 메모리 장치.
  2. 어드레스 천이 검출회로를 내장하는 반도체 메모리 장치에 있어서, 소정의 입력 버퍼를 통해 버퍼링된 외부입력 신호를 입력하여 소정의 원하는 신호를 검출하기 위한 입력신호 검출부와, 상기 입력신호 검출부의 출력신호를 입력하여 이로부터 소정의 센스앰프를 제어하기 위한 신호를 출력하는 제어수단과, 상기 입력신호 검출부의 출력신호 및 상기 제어 수단의 출력신호를 각각 입력하여 소정의 비트라인 및 데이타 입출력선을 이퀄라이즈시키는 신호를 발생하기 위한 이퀄라이즈신호 발생장치를 구비하여 센스앰프가 동작하지 않을 시에는 비트라인을 항상 이퀄라이즈시킴을 특징으로 하는 반도체 메모리 장치.
  3. 어드레스 천이 검출회로를 내장하는 반도체 메모리 장치에 있어서, 소정의 입력 버퍼를 통해 버퍼링된 외부입력 신호를 입력하여 소정의 원하는 신호를 검출하기 위한 입력신호 검출부(100B)와, 상기 입력신호 검출부(100B)의 출력신호를 입력하여 이로부터 소정의 센스앰프를 제어하기 위한 신호를 출력하는 센스앰프 제어신호발생부(100C)와, 상기 입력신호 검출부(100B)의 출력신호 및 상기 센스앰프 제어신호발생부(100C)의 출력신호를 각각 입력하여 소정의 비트라인 및 데이타 입출력선을 이퀄라이즈시키는 신호를 발생하기 위한 이퀄라이즈신호 발생장치(100D)를 구비하여 센스앰프가 동작하지 않을 시에는 비트라인 및 데이타 입출력선을 항상 이퀄라이즈시킴을 특징으로 하는 반도체 메모리 장치.
  4. 제3항에 있어서, 상기 센스앰프제어신호발생부(100C)가 소정의 메모리 쎌의 데이타의 리드 또는 라이트동작시 상기 이퀄라이즈신호 발생장치(100D)의 출력을 디세이블시키도록 소정의 지연회로(120)를 구비함을 특징으로 하는 반도체 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910020595A 1991-11-19 1991-11-19 반도체 메모리 장치에서의 스피드 향상을 위한 회로 KR930010990A (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1019910020595A KR930010990A (ko) 1991-11-19 1991-11-19 반도체 메모리 장치에서의 스피드 향상을 위한 회로
TW081106722A TW198157B (ko) 1991-11-19 1992-08-26
FR9211195A FR2683934A1 (fr) 1991-11-19 1992-09-21 Circuit pour augmenter la vitesse de fonctionnement d'un dispositif de memoire a semi-conducteur.
DE4234153A DE4234153A1 (de) 1991-11-19 1992-10-09 Schaltkreis zur erhoehung der arbeitsgeschwindigkeit einer halbleiter-speichervorrichtung
ITMI922575A IT1258253B (it) 1991-11-19 1992-11-10 Circuito per incrementare la velocita' di funzionamento di un dispositivo di memoria a semiconduttore
JP4308424A JPH05217378A (ja) 1991-11-19 1992-11-18 半導体メモリ装置
GB9224303A GB2261754A (en) 1991-11-19 1992-11-19 Semiconductor memory device
CN92113235A CN1072528A (zh) 1991-11-19 1992-11-19 提高半导体存贮器的操作速度的电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910020595A KR930010990A (ko) 1991-11-19 1991-11-19 반도체 메모리 장치에서의 스피드 향상을 위한 회로

Publications (1)

Publication Number Publication Date
KR930010990A true KR930010990A (ko) 1993-06-23

Family

ID=19323071

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910020595A KR930010990A (ko) 1991-11-19 1991-11-19 반도체 메모리 장치에서의 스피드 향상을 위한 회로

Country Status (8)

Country Link
JP (1) JPH05217378A (ko)
KR (1) KR930010990A (ko)
CN (1) CN1072528A (ko)
DE (1) DE4234153A1 (ko)
FR (1) FR2683934A1 (ko)
GB (1) GB2261754A (ko)
IT (1) IT1258253B (ko)
TW (1) TW198157B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940002860A (ko) * 1992-07-27 1994-02-19 김광호 어드레스 변동 검출기
US8688955B2 (en) * 2010-08-13 2014-04-01 Micron Technology, Inc. Line termination methods and apparatus
CN102723100A (zh) * 2012-05-23 2012-10-10 常州芯奇微电子科技有限公司 多功能内存接口电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6224875A (ja) * 1985-07-24 1987-02-02 Sekisui Chem Co Ltd 溶接装置
JPH0640439B2 (ja) * 1986-02-17 1994-05-25 日本電気株式会社 半導体記憶装置
JPH07107797B2 (ja) * 1987-02-10 1995-11-15 三菱電機株式会社 ダイナミツクランダムアクセスメモリ
KR910003605B1 (ko) * 1988-04-30 1991-06-07 삼성전자 주식회사 Sram 센스앰프의 등화회로
JPH0814989B2 (ja) * 1989-05-09 1996-02-14 日本電気株式会社 内部同期型スタティックｒａｍ
US4969125A (en) * 1989-06-23 1990-11-06 International Business Machines Corporation Asynchronous segmented precharge architecture
EP0419852A3 (en) * 1989-09-22 1992-08-05 Texas Instruments Incorporated A memory with selective address transition detection for cache operation

Also Published As

Publication number Publication date
TW198157B (ko) 1993-01-11
FR2683934A1 (fr) 1993-05-21
ITMI922575A0 (it) 1992-11-10
CN1072528A (zh) 1993-05-26
IT1258253B (it) 1996-02-22
GB2261754A (en) 1993-05-26
JPH05217378A (ja) 1993-08-27
ITMI922575A1 (it) 1994-05-10
DE4234153A1 (de) 1993-05-27
GB9224303D0 (en) 1993-01-06

Similar Documents

Publication Publication Date Title
KR950033836A (ko) 기억 판독장치
KR950703784A (ko) 잡음 감소형 고속 메모리 감지 증폭기(high speed memory sense amplifier with noise reduction)
KR910003605B1 (ko) Sram 센스앰프의 등화회로
KR920017115A (ko) 반도체기억장치
EP0329177A2 (en) Semiconductor memory device which can suppress operation error due to power supply noise
US5886936A (en) Memory cell data line equalization controlling circuit for semiconductor memory device
KR930010990A (ko) 반도체 메모리 장치에서의 스피드 향상을 위한 회로
KR930018583A (ko) 주소변화검출 회로를 포함하는 반도체 기억장치
US5228003A (en) Semiconductor memory
KR950010084A (ko) 반도체 메모리 장치
KR100238863B1 (ko) 데이타 출력버퍼의 제어회로
KR940008137B1 (ko) 프리세트회로를 구비하는 데이타 출력버퍼
KR970011972B1 (ko) 반도체 메모리 장치
KR940005692B1 (ko) 반도체 메모리장치의 데이타 출력 드라이버
KR970004816B1 (ko) 어드레스 천이 검출 회로를 내장하는 반도체 메모리 장치
KR100699811B1 (ko) 내부에서 테스트용 기준 전압을 발생하는 디디알 에스디램반도체 장치
KR970008834A (ko) 오프셋 보상기능을 갖는 비트라인 감지 증폭기 및 그 제어방법
KR900003902A (ko) 바이폴러 상보형 금속 산화 반도체 구조를 가지는 프로그램 가능한 판독전용 메모리
KR940010093A (ko) 레벨-세팅회로를 가지는 반도체 메모리 장치
KR100291187B1 (ko) 스태틱램의 라이트리커버리회로 및 라이트리커버리제어방법
KR100247906B1 (ko) 반도체 메모리 장치의 데이타 처리방법 및 장치
KR100632550B1 (ko) 내부 전원전압 제어 회로
KR930002948A (ko) 블럭읽기 및 쓰기에서의 메모리 엑세스 시간 단축장치 및 방법
KR0144255B1 (ko) 디램의 컬럼 스타트 제어회로
KR880008328A (ko) 반도체 메모리 장치의 등화 시스템

Legal Events

Date Code Title Description
A201 Request for examination
SUBM Surrender of laid-open application requested