[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR930000876B1 - 질화막을 이용한 고에너지 이온 주입 저지방법 - Google Patents

질화막을 이용한 고에너지 이온 주입 저지방법 Download PDF

Info

Publication number
KR930000876B1
KR930000876B1 KR1019900003165A KR900003165A KR930000876B1 KR 930000876 B1 KR930000876 B1 KR 930000876B1 KR 1019900003165 A KR1019900003165 A KR 1019900003165A KR 900003165 A KR900003165 A KR 900003165A KR 930000876 B1 KR930000876 B1 KR 930000876B1
Authority
KR
South Korea
Prior art keywords
nitride film
blocking
oxide film
ion implantation
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019900003165A
Other languages
English (en)
Other versions
KR910017599A (ko
Inventor
정원영
권오경
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR1019900003165A priority Critical patent/KR930000876B1/ko
Priority to DE4107149A priority patent/DE4107149C2/de
Priority to JP3043595A priority patent/JP2524431B2/ja
Publication of KR910017599A publication Critical patent/KR910017599A/ko
Application granted granted Critical
Publication of KR930000876B1 publication Critical patent/KR930000876B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

내용 없음.

Description

질화막을 이용한 고에너지 이온 주입 저지방법
제1도 (a)-(l)는 본 발명에 따른 질화막을 이용한 고에너지 이온주입 저지 방법.
제2도는 제1도에서의 구성도시 참조도.
* 도면의 주요부분에 대한 부호의 설명
1 : 필드산화막 2 : 버퍼산화막
3 : 질화막 4 : 저온산화막
5 : 저지용 질화막 6 : 포토래지스트
7 : 실리콘기판 I/I : 이온주입
본 발명은 질화막을 이용한 고에너지 이온주입 저지 방법에 관한 것으로, 특히 고에너지 이온 주입 저지(High Energy Ion Implantation Blocking)에 적당하도록 한 질화막을 이용한 고에너지 이온주임 저지 방법에 관한 것이다.
일반적으로, 고에너지 이온주입 저지를 위하여 메탈 물질(W,Ti)등이 저지 물질로 거론되어지고 있으나 이 물질의 사용에 따른 세부적인 기술이나 저지 구조(Blockin g Structure) 및 저지 방법(Blocking method)에 따른 정보는 따로 있지 않았다.
또, 종래에는 메탈 물질을 증착시키고 포토레지스트(Photo Resist)를 덮어( Coating) 저지부분에 이온이 침투하지 못하도록 하였는데 이 방법은 다음과 같은 문제점을 갖고 있었다.
즉 포토레지스트를 사용하는 기존의 공정을 사용할시에는 포토레지스터의 두께가 너무 두꺼움으로 인하여 CD 콘트롤이 힘들며, 포토레지스트가 변질될 수 있고, 포토레지스트의 두께에도 한계가 있다.
또한, 메탈 물질(즉, W,Ti등)을 사용할 경우에 메탈과 질화막 또는 산화막의 각 팽창계수가 서로 차이를 발생하게 되어 웨이퍼에 결함 또는 변휘가 유발될 수 있고 또 저지층 스트립시 웨이퍼(Water) 표면에 손상을 입게 되어 원하는 소자의 특성이 구현되지 않게 된다.
따라서 상기한 문제점들을 해결한 본 발명의 질화막을 이용한 고에너지 이온 주입저지 방법을 첨부된 도면 제1도를 찹조하여 설명하면 다음과 같다.
제1도 (a)와 같이 실리콘기판(7)에 LOCOS(Local Oxidation of Silicon)용 버퍼산화막(2)을 성장하고 그 위체 LOCOS용 질화막(3)을 형성하여 필드영역의 LOCO S용 질화막(3)을 선택적으로 제거한 다음 열산화공정으로 질화막(3)이 제거된 부위에 필드산화막(1)을 형성한다.
그리고 제1도 (b)와 같이 전면에 용액(Stress)을 감소시키기 위한 저온 산화막 (4; LTD : Low Temperature Oxide)을 증착한다.
이때 저온산화막(4)과 LOCOS용 질화막(3)의 두께 비율을 약 4:1정도로 이온주입 에너지에 따라 저온산화막(4)의 두께를 적절히 증착한다.
제1도 (c)와 같이 주입에너지에 맞추어 저온산화막(4) 위에 저지용 질화막(5)을 증착하고, 제1도 (d)와 같이 저지용 질화막(5) 위에 회로형성을 위한 포토레지스트 (6)를 입힌 후 포토리토그래피(Photo Lithography) 공정으로 이온주입 영역을 정의한 후 제1도 (e)와 같이 질화분위기 챔버(Nitride Chamber)에서 저지용 질화막(5)과 포토레지스트(6)의 식각비율을 약 1.5:1로 하여 포토레지스트(6)와 저지용 질화막(5)을 건식 식각한다.
그 다음 제1도 (f)와 같이 산화분위기 챔버(Oxide Chamber)에서 저온산화막( 4)과 포토레지스트(6)의 식각 비율을 약 3:1로 하여 포토레지스트(6)와 저온산화막(4 )을 건식 식각한다.
이때 잔류한 저온산화막(4)의 두께를 약 1,000[Å]으로 한다.
제1도 (g)와 같이 고에너지로 인하여 발생하는 포토레지스트(6)의 변질 및 미립자의 제거를 위하여 포토레지스트(6)를 스트립하고, 고에너지 이온을 주입(I/I)하면 이온주입 영역은 저지용 질화막(5)이 제거된 부분(B)이고 이온주입 저지영영은 저지용 질화막(5)이 남아 있는 부분(A)이 된다.
이때 주입에너지는 저온산화막(4; 1,000[Å])과 LOCOS용 질화막(3)과 LOC OS용 버퍼 산화막(2)의 두께를 고려하여야 한다.
이와 같은 본 발명의 일실시예로서, LOCOS용 질화막(3), 저온산화막(4), 저지용 질화막(5), 포토레지스트(6)의 두께를 각각 1500Å ; 6000Å ; 15,000Å ; 15,00 0Å ; 으로 한다.
그리고 제1도 (h)와 같이 저지용 질화막, 저온산화막(4), LOCOS용 질화막(3), LOCOS용 버퍼산화막(2)을 차례로 제거하므로 공정을 완성한다.
따라서 본 발명은 제2도에 도시된 바와 같이 실리콘 기판(7) 위의 LOCOS용 버퍼산화막(2) 및 LOCOS용 질화막(3)은 LOCOS용으로 기존의 구조이며, 그 외의 저온산화막(4)은 응력 완화용으로 웨이퍼 표면의 압력을 감소시키기 위한 구조이고, 저지용 질화막(5)은 고에너지 저지용 구조이다.
이상에서 설명한 바와 같이 본 발명의 질화막을 이용한 고에너지 이온주입 저지방법은 질화막(5)을 저지물로 사용하였으므로 기존 장비로도 공정을 쉽게 진행할 수 있으며, 또한 이온주입 저지용 물질로 질화막(5)을 사용하였기 때문에 다른물질(Al, PR, Qxide)에 비하여 훨씬 더 얇은 두께로 저지작용을 할 수 있어서 CD 콘트롤이 쉽고, 정확하며, 이온주입시에 저온산화막(4)과 저지용 질화막(5) 및 LOCOS용 버퍼 산화막(2 )의 상단 전면에 주입함으로써 고에너지 이온주입시에 발생할 수 있는 표면의 결함을 별도의 공정없이도 없앨 수 있으며 고에너지 이온주입 저지의 효율을 높이고, 이에 따른 여러가지의 문제점을 쉽게 해결할 수 있는 효과를 갖게 된다.
상기 본 발명의 서술 및 도면에서는 CCD 디바이스에서의 소자특성을 개선하기 위한 하이-C, P-레이어에 대하여 설명하였으나 본 발명의 기술방법을 응용하여 D-램 셀의 웰(retrograd well) 형성시, 바이폴라 매몰층 P-레이어 형성시에도 이용될 수 있는 동시에 메가일렉트론 볼트(MeV)급의 모든 고에너지 이온 주입공정에도 처리에도 적용할 수 있다.

Claims (1)

  1. 실리콘 기판(7) 위에 버퍼산화막(2)과 질화막(3)을 형성하고 필드영역의 질화막(3)을 선택 제거하여 필드영역에 필드산화막(1)을 형성하는 제1공정과, 전면에 이온 주입할 에너지의 세기에 따라 두께를 조절하여 저온산화막(4)과 저지용 질화막(5)을 차례로 형성하는 제2공정과, 저지용 질화막(5) 위에 포토레지스트(6)를 입힌 후 포토리토그래피 공정으로 이온주입 영역을 정의하는 제3공정과, 저지용 질화막(5)과 포토레지스트(6)를 질화분위기 챔버에서 서로 다른 식각비로 건식 식각하는 제4공정과, 포토레지스트(6)와 저온 산화막(4)을 산화분위기 챔버에서 서로 다른 식각 비욜로 건식 식각하는 제5공정과, 남아있는 포토레지스트(6)를 제거하고, 고에너지 이온을 주입(I/ I)하는 제6공정과, 저지용 질화막(5), 저온산화막(4), LOCOS용 질화막(3), LOCOS 버퍼용 산화막(2)을 차례로 제거하는 제7공정을 포함하여 이루어진 것을 특징으로 하는 질화막을 이용한 고에너지 이온주입 저지방법.
KR1019900003165A 1990-03-09 1990-03-09 질화막을 이용한 고에너지 이온 주입 저지방법 Expired - Fee Related KR930000876B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019900003165A KR930000876B1 (ko) 1990-03-09 1990-03-09 질화막을 이용한 고에너지 이온 주입 저지방법
DE4107149A DE4107149C2 (de) 1990-03-09 1991-03-06 Blockierverfahren beim Implantieren von hochenergetischen Ionen unter Verwendung eines Nitridfilms
JP3043595A JP2524431B2 (ja) 1990-03-09 1991-03-08 イオン注入阻止方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900003165A KR930000876B1 (ko) 1990-03-09 1990-03-09 질화막을 이용한 고에너지 이온 주입 저지방법

Publications (2)

Publication Number Publication Date
KR910017599A KR910017599A (ko) 1991-11-05
KR930000876B1 true KR930000876B1 (ko) 1993-02-08

Family

ID=19296842

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900003165A Expired - Fee Related KR930000876B1 (ko) 1990-03-09 1990-03-09 질화막을 이용한 고에너지 이온 주입 저지방법

Country Status (3)

Country Link
JP (1) JP2524431B2 (ko)
KR (1) KR930000876B1 (ko)
DE (1) DE4107149C2 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19611512A1 (de) 1996-03-23 1997-09-25 Pierburg Ag Elektrisch angetriebene Luftpumpe

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2832388C2 (de) * 1978-07-24 1986-08-14 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von MNOS- und MOS-Transistoren in Silizium-Gate-Technologie auf einem Halbleitersubstrat
JPS56105651A (en) * 1980-01-28 1981-08-22 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS56148823A (en) * 1980-04-21 1981-11-18 Toshiba Corp Production of planer type semiconductor device
JPS57128921A (en) * 1981-02-02 1982-08-10 Nec Corp Manufacture of semiconductor element
DE3133841A1 (de) * 1981-08-27 1983-03-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen
US4466174A (en) * 1981-12-28 1984-08-21 Texas Instruments Incorporated Method for fabricating MESFET device using a double LOCOS process
JPS60247922A (ja) * 1984-05-23 1985-12-07 Hitachi Ltd 半導体装置の製造方法
DE3662627D1 (en) * 1985-06-03 1989-05-03 Siemens Ag Method of simultaneously producing bipolar and complementary mos transistors as a common silicon substrate
JPS63117467A (ja) * 1986-11-05 1988-05-21 Oki Electric Ind Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH0774124A (ja) 1995-03-17
DE4107149C2 (de) 1997-04-03
DE4107149A1 (de) 1991-09-12
JP2524431B2 (ja) 1996-08-14
KR910017599A (ko) 1991-11-05

Similar Documents

Publication Publication Date Title
US5661049A (en) Stress relaxation in dielectric before metallization
US4498227A (en) Wafer fabrication by implanting through protective layer
US4746630A (en) Method for producing recessed field oxide with improved sidewall characteristics
US4690728A (en) Pattern delineation of vertical load resistor
US4505025A (en) Method for manufacturing a semiconductor device
US4098618A (en) Method of manufacturing semiconductor devices in which oxide regions are formed by an oxidation mask disposed directly on a substrate damaged by ion implantation
US5937310A (en) Reduced bird's beak field oxidation process using nitrogen implanted into active region
US6057214A (en) Silicon-on-insulation trench isolation structure and method for forming
US5563098A (en) Buried contact oxide etch with poly mask procedure
US4800170A (en) Process for forming in a silicon oxide layer a portion with vertical side walls
KR930000876B1 (ko) 질화막을 이용한 고에너지 이온 주입 저지방법
US4635344A (en) Method of low encroachment oxide isolation of a semiconductor device
US5962914A (en) Reduced bird's beak field oxidation process using nitrogen implanted into active region
US5804493A (en) Method for preventing substrate damage during semiconductor fabrication
KR100525925B1 (ko) 반도체 소자의 트렌치 형성방법
Lai et al. Resist hardening using a conformable mold
US6569739B1 (en) Method of reducing the effect of implantation damage to shallow trench isolation regions during the formation of variable thickness gate layers
EP0111097B1 (en) Method for making semiconductor devices having a thick field dielectric and a self-aligned channel stopper
Götzlich et al. Tapered Windows in SiO2, Si3 N 4, and Polysilicon Layers by Ion Implantation
KR100249185B1 (ko) 반도체장치의 소자분리방법
KR0151225B1 (ko) 반도체 소자의 소자분리 방법
JPH0878414A (ja) 半導体装置およびその製造方法
KR0140658B1 (ko) 고집적 반도체 소자의 소자간 분리막 제조 방법
KR100209732B1 (ko) 반도체 소자 제조방법
KR0167674B1 (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19900309

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19900523

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19900309

Comment text: Patent Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19920825

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19930113

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19930427

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19930510

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19930510

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19960122

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19970203

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 19980130

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 19990201

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20000131

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20010117

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20020116

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20030120

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20040119

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20050124

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20050124

Start annual number: 13

End annual number: 13

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee