KR920020724A - 초고집적 반도체 메모리장치의 제조방법 - Google Patents
초고집적 반도체 메모리장치의 제조방법 Download PDFInfo
- Publication number
- KR920020724A KR920020724A KR1019910006580A KR910006580A KR920020724A KR 920020724 A KR920020724 A KR 920020724A KR 1019910006580 A KR1019910006580 A KR 1019910006580A KR 910006580 A KR910006580 A KR 910006580A KR 920020724 A KR920020724 A KR 920020724A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- conductive layer
- high density
- memory device
- manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000004065 semiconductor Substances 0.000 title claims 10
- 238000000034 method Methods 0.000 claims description 4
- 239000010408 film Substances 0.000 claims 14
- 239000003990 capacitor Substances 0.000 claims 4
- 125000006850 spacer group Chemical group 0.000 claims 4
- 239000000758 substrate Substances 0.000 claims 4
- 239000012535 impurity Substances 0.000 claims 3
- 230000002093 peripheral effect Effects 0.000 claims 3
- 238000005530 etching Methods 0.000 claims 2
- 150000004767 nitrides Chemical group 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 claims 1
- 238000006731 degradation reaction Methods 0.000 claims 1
- 239000010409 thin film Substances 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4a~제4c도는 본 발명에 의한 16M DRAM장치의 제조방법을 나타낸 공정 순서도.
Claims (5)
- 셀어레이부의 셀캐패시터 제조시 식각공정으로 인한 하부구조물의 표면열화를 방지하기 위한 절연막을 주변회로부에 형성되는 트랜지스터의 게이트전극의 측벽스페이서로 형성하는 초고집적 반도체장치의 제조방법에 있어서, 상기 절연막은 박막의 산화막과 이 산화막상에 형성되는 식각저지막으로 된 적층막으로 형성되는 것을 특징으로 하는 초고집적 반도체 메모리장치의 제조방법.
- 제1항에 있어서, 상기 산화막은 고온산화막(HTO)이고 식각저지막은 질화막인 것을 특징으로 하는 초고집적 반도체 메모리장치.
- 제2항에 있어서, 상기 고온산화막의 두께는 500∼1200Å정도인 것을 특징으로 하는 초고집적 반도체 메모리 장치.
- 제2항에 있어서, 상기 질화막의 두께는 200∼500Å정도인 것을 특징으로 하는 초고집적 반도체 메모리장치.
- 제1전도형의 반도체기판의 셀어레이부에서는 워드라인으로 제공되고 주변회로부에서는 트랜지스터의 게이트전극으로 제공되는 제1도전층을 게이트절연막을 개재하여 반도체기판상에 형성하는 공정; 상기 제1도전층을 형성한 후, 상기 반도체기판의 표면근방에 상기 제1도전층에 셀프얼라인되고 약하게 도우프된 제2전도형의 불순물도피이영역을 형성한후, 결과물의 전면에 박막의 고온 산화막 및 식각저지막을 순차적으로 적층하는 공정; 상기 적층막에 콘택홀을 형성하고 이 콘택홀을 통해서 상기 약하게 도우프된 제2전도형의 불순물도핑영역과 접촉되는 제2도전층과, 캐패시터 절연막을 개재하여 제2도전층을 덮는 제3도전층을 순차적으로 형성하여 상기 셀어레이부에 셀캐패시터를 형성하는 공정; 상기 셀캐패시터 형성후, 노출된 상기 식각저지막을 제거하고 드러난 상기 고온산화막을 이방성식각하여 상기 주변회로부에 배치되는 제1도전층의 측벽에 상기 고온산화막으로 된 측벽스페이서를 형성하는 공정; 및 상기 측벽스페이서 형성 후, 상기 반도체기판의 표면근방에 상기 측벽스페이서에 셀프얼라인되고 강하게 도우프된 제2전도형의 불순물 도핑영역을 형성하는 공정을 구비한 것을 특징으로 하는 초고집적 반도체 메모리 장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910006580A KR930009131B1 (ko) | 1991-04-24 | 1991-04-24 | 초고집적 반도체 메모리장치의 제조방법 |
JP3216812A JPH0821694B2 (ja) | 1991-04-24 | 1991-08-28 | 超高集積半導体メモリ装置の製造方法 |
US07/966,899 US5296399A (en) | 1991-04-24 | 1992-10-26 | Method for manufacturing a narrowed sidewall spacer in a peripheral circuit of a ULSI semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910006580A KR930009131B1 (ko) | 1991-04-24 | 1991-04-24 | 초고집적 반도체 메모리장치의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920020724A true KR920020724A (ko) | 1992-11-21 |
KR930009131B1 KR930009131B1 (ko) | 1993-09-23 |
Family
ID=19313627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910006580A KR930009131B1 (ko) | 1991-04-24 | 1991-04-24 | 초고집적 반도체 메모리장치의 제조방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5296399A (ko) |
JP (1) | JPH0821694B2 (ko) |
KR (1) | KR930009131B1 (ko) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100307602B1 (ko) * | 1993-08-30 | 2001-12-15 | 가나이 쓰도무 | 반도체집적회로장치및그제조방법 |
JP2674528B2 (ja) * | 1994-09-21 | 1997-11-12 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2798001B2 (ja) * | 1995-04-20 | 1998-09-17 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2765544B2 (ja) * | 1995-12-26 | 1998-06-18 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2914282B2 (ja) * | 1996-03-25 | 1999-06-28 | 日本電気株式会社 | 半導体装置の製造方法 |
KR100195209B1 (ko) * | 1996-05-15 | 1999-06-15 | 윤종용 | 반도체 메모리장치 및 그 제조방법 |
US5696036A (en) * | 1996-11-15 | 1997-12-09 | Mosel, Vitelic Inc. | DRAM no capacitor dielectric process |
KR100219507B1 (ko) * | 1996-12-17 | 1999-09-01 | 윤종용 | 강유전체 커패시터의 하부전극용 물질층으로 된로컬 인터커넥션을 구비한 반도체장치의 금속배선구조체 및 그 제조방법 |
US5930618A (en) * | 1997-08-04 | 1999-07-27 | United Microelectronics Corp. | Method of Making High-K Dielectrics for embedded DRAMS |
JPH1187653A (ja) * | 1997-09-09 | 1999-03-30 | Fujitsu Ltd | 半導体装置およびその製造方法 |
GB2330002B (en) * | 1997-10-06 | 1999-09-08 | United Microelectronics Corp | Fabrication of integrated circuits having both DRAM and logic circuit |
US6838719B2 (en) * | 1998-04-09 | 2005-01-04 | Samsung Electronics Co. Ltd. | Dram cell capacitors having U-shaped electrodes with rough inner and outer surfaces |
US6017790A (en) * | 1998-07-06 | 2000-01-25 | United Microelectronics Corp. | Method of manufacturing embedded dynamic random access memory |
US6242296B1 (en) * | 1998-12-15 | 2001-06-05 | United Microelectronics Corp. | Method of fabricating embedded DRAM |
JP2001036038A (ja) | 1999-07-22 | 2001-02-09 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
US6338998B1 (en) * | 2000-11-15 | 2002-01-15 | Taiwan Semiconductor Manufacturing Company, Ltd | Embedded DRAM fabrication method providing enhanced embedded DRAM performance |
JP4647175B2 (ja) | 2002-04-18 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53124084A (en) * | 1977-04-06 | 1978-10-30 | Hitachi Ltd | Semiconductor memory device containing floating type poly silicon layer and its manufacture |
JP2681887B2 (ja) * | 1987-03-06 | 1997-11-26 | シ−メンス、アクチエンゲゼルシヤフト | 3次元1トランジスタメモリセル構造とその製法 |
JPH0821682B2 (ja) * | 1987-04-24 | 1996-03-04 | 株式会社日立製作所 | 半導体装置の製造方法 |
JP2664685B2 (ja) * | 1987-07-31 | 1997-10-15 | 株式会社東芝 | 半導体装置の製造方法 |
US4984200A (en) * | 1987-11-30 | 1991-01-08 | Hitachi, Ltd. | Semiconductor circuit device having a plurality of SRAM type memory cell arrangement |
JP2723530B2 (ja) * | 1988-04-13 | 1998-03-09 | 日本電気株式会社 | ダイナミック型ランダムアクセスメモリ装置の製造方法 |
-
1991
- 1991-04-24 KR KR1019910006580A patent/KR930009131B1/ko not_active IP Right Cessation
- 1991-08-28 JP JP3216812A patent/JPH0821694B2/ja not_active Expired - Fee Related
-
1992
- 1992-10-26 US US07/966,899 patent/US5296399A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04328864A (ja) | 1992-11-17 |
KR930009131B1 (ko) | 1993-09-23 |
US5296399A (en) | 1994-03-22 |
JPH0821694B2 (ja) | 1996-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920020724A (ko) | 초고집적 반도체 메모리장치의 제조방법 | |
KR920001724A (ko) | 반도체 장치 및 그 제조방법 | |
KR960043238A (ko) | 리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법 | |
KR0135067B1 (ko) | 반도체 장치의 메모리셀 제조방법 및 구조 | |
KR910001762A (ko) | 디램셀의 제조방법 | |
KR910013273A (ko) | 초고집적 디램셀 및 그 제조방법 | |
US5851872A (en) | Method of fabricating dynamic random access memory | |
KR100220937B1 (ko) | 반도체소자의 제조방법 | |
KR100275114B1 (ko) | 낮은비트라인커패시턴스를갖는반도체소자및그제조방법 | |
KR20000013402A (ko) | 메모리 커패시터의 제조 방법 | |
KR960015525B1 (ko) | 반도체 소자의 제조방법 | |
KR920015539A (ko) | 싱글 폴리 이이피롬 셀 및 그 제조방법 | |
KR960006032A (ko) | 트랜지스터 및 그 제조방법 | |
KR930008882B1 (ko) | 반도체 메모리 소자의 더블스택 커패시터 제조방법 | |
KR930005215A (ko) | 반도체장치의 제조방법 | |
KR930009081A (ko) | 반도체 기억장치 및 그 제조방법 | |
KR920010908A (ko) | 개선된 핀 구조를 갖는 디램 셀 및 그의 제조방법 | |
KR930003355A (ko) | 반도체 소자의 제조방법 | |
KR930006921A (ko) | 반도체 메모리 장치의 제조방법 및 그 구조 | |
KR970054024A (ko) | 반도체 소자의 커패시터 구조 및 제조방법 | |
KR960002791A (ko) | 반도체 메모리 소자의 구조 및 제조방법 | |
GB2253937A (en) | Semiconductor memory device | |
KR930003362A (ko) | 반도체 메모리 장치 및 그 제조방법 | |
KR930003392A (ko) | 반도체 기억장치 및 이의 형성방법 | |
KR970077218A (ko) | 리프레쉬 특성을 개선하기 위한 콘택 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090914 Year of fee payment: 17 |
|
LAPS | Lapse due to unpaid annual fee |