KR920004338Y1 - 음성다중 id 신호 검출 및 제어회로 - Google Patents

Abstract

내용 없음.

Description

음성다중 ID 신호 검출 및 제어회로

제 1 도는 본 고안 음성다중 ID신호검출 및 제어회로의 주변 구성도

제 2 도는 본 고안의 실시예를 나타낸 회로도

제 3a, b 도는 본 고안에 따른 히스테리시스 특성도

* 도면의 주요부분에 대한 부호의 설명

4 : 제1저대역 필터 5 : 제2저대역 필터

6 : ID 신호검출 및 제어회로 11 : 비교부

12 : 출력제어부 13 : 제1전류소스

14 : 제2전류소스 15 : 제1전류미러

16 : 제2전류미러

본 고안은 음성다중 ID 신호검출 및 제어회로에 관한 것으로, 특히 음성다중 ID 신호검출 시스템에서 입력감도에 대한 히스테리시스 특성을 갖도록 하고 비교기의 입력전압이 높아지게 하여 외부 잡음 등에 강한 시스템을 가질 수 있도록 한 것이다.

일반적으로 ID신호를 검출하여 음성다중 신호 조절부와 매트릭스부를 제어하는 구성은 제 1 도와 같이 이루어진다.

즉, 변조된 ID신호(S)를 검파하는 ID신호검파회로(1)와, 상기 ID신호검파회로(1)의 파이롯트 신호로부터 각각 스테레오 ID신호와 이중음성 ID신호를 검출하는 제1PLL (phase-lodked loop)회로 (2) 및 제2PLL회로(3)과, 상기 제1, 2 PLL회로(2)(3)의 출력신호를 필터링하는 제1저대역 필터(4) 및 제2저대역 필터(5)와, 상기 제1, 2저대역 필터(4)(5)의 출력을 비교하고 ID신호를 검출하여 음성다중 신호 조절부 및 스테레오, 이중음성 신호, 모노에 따라 동작하는 매트릭스부(7)를 제어하는 ID신호검출 및 제어회로(6)를 구비하여 이루어진다.

본 고안은 상기 ID신호검출 및 제어회로(6)에 관한 것으로 2개의 PLL 출력을 입력으로 하여 2개의 출력을 내어 음성다중신호 및 매트릭스 제어를 할 수 있는 회로를 제공하기 위한 것인 바, 이하에서 본 고안의 실시예를 첨부된 도면을 참고로 하여 상세히 설명하면 다음과 같다.

제 2 도는 본 고안의 회로도로 제 1 도에서의 스테레오 ID신호검출용 PLL(2)와 이중음성 ID신호 검출용 PLL(3)로 부터의 출력을 비교하는 트랜지스터(Q₇~Q₉, Q₁₄), 저항(R₁₂)으로 된 비교부(11)와, 상기 비교부(11)의 출력에 따라 스위칭되어 음성다중 신호조절부 및 매트릭스부(7)를 제어하는 출력을 내보내는 트랜지스터(Q₃~Q₆), 저항 (Rs)(R₄)으로 된 출력제어부(12)와, 상기 출력제어부(12)로 부터 하이레벨이 출력될 때 동작하여 제1, 2전류미리가 동작하게 하는 트랜지스터(Q₁₀)(Q₁₁), 저항(R₈)으로 된 제1전류소스(13) 및 트랜지스터(Q₁₂)(Q₁₃), 저항(R₁₁)으로 된 제2전류소스(14)와, 상기 제1, 2전류소스(13)(4)가 동작할 때 트랜지스터를 전류원으로 사용하여 같은 크기의 전류를 계속 출력시키는 트랜지스터(Q₁)(Q₂), 저항(R₁)(R₂)으로 된 제1전류미러(15) 및 트랜지스터(Q₁₅)(Q₁₆), 저항(R₅)(R₆)으로 된 제2전류미러(16)를 구비하여 이루어진 것이다.

도면에서 미 설명된 부호 V_REF는 기준전압, V₁₃는 바이어스 전압 R₉, R₁₀, R₁₄, R₁₅는 저항이다.

이와같이 구성된 본 고안은 입력신호단자(B₁)를 통한 입력전압이 기준전압 (V_REF)보다 높아지게 되면 비교부(11)의 트랜지스터(Q₇)가 온됨과 동시에 트랜지스터 (Q₈)(Q₉)의 에미터 전압이 높아져서 트랜지스터(Q₈)(Q₉)는 오프되므로 출력제어부(12)의 저항(Rs)양단의 전압강하가 커져 트랜지스터(Q₅)(Q₆)가 오프되고 트랜지스터(Q₃) (Q₄)는 온된다.

따라서 트랜지스터(Q₄)의 콜렉터를 통하여 하이레벨의 전압이 출력신호단자(D₁)로 출력되고, 트랜지스터(Q₅)의 콜렉터에는 전류가 흐르지 않아 출력신호단자(D₂)의 출력전압은 로우레벨이 된다.

또 트랜지스터(Qs)의 콜렉터 전류가 제1전류소스(13)의 트랜지스터(Q₁₁)의 베이스에 인가되어 트랜지스터(Q₁₁)가 온되면서 트랜지스터(Q₁₀)가 온되므로 제1전류미러 (15)가 동작하여 트랜지스터(Q₁)의 콜렉터에 전류(I)가 흐르게 되며 걸국 저대역 필터 (1)에 흐르는 전류는 트랜지스터(Q₁)의 콜렉터 전류(I)만큼 증가하여 입력전압도 저항(R₇)×콜렉터 전류(I)만큼 증가하게 된다.

여기서 제 1 도에서의 변조된 ID입력신호(S)의 레벨이 증가하는 경우에는 ID신호검출용 PLL회로(4)(5)의 출력전류가 증가하게 되며 또한 입력전압은 전술한 바와 같은 동작에 의해 제 3 도의 a의 상승하는 화살표방향(Viu)과 같이 증가하게 된다.

또, ID신호 입력 레벨이 감소하여 ID신호 검출용 PLL회로(4)(5)의 출력, 즉 ID신호 검출 및 제어회로(6)의 입력전압이 떨어지는 경우에는 제 3a도의 하강하는 화살표 방향(Viu)과 같이 감소하게 되어 그림과 같은 히스테리시스 특성을 갖게 되는 것이다.

또한 이러한 ID신호검출 및 제어회로(6)의 출력신호단자(D₁)(D₂)에 의하여 제 3b도와 같은 히스테리시스 특성을 갖게 되며 이러한 출력신호단자(D₁)(D₂)의 전압이 음성다중 시스템의 메트릭스부 조절과 다른 부분의 제어를 하게 되는 것으로, 입력 신호단자(B₂)를 통하여 입력전압이 인가되는 경우에도 상기와 같은 동작원리에 의해 제어를 하게 된다.

이상과 같은 본 고안은 음성다중 ID신호 검출 시스템에서 입력감도에 대한 히스테리시스 특성을 얻을 수 있으며, 또한 어떤 레벨에서 일단 ID신호가 검출되면 본 고안의 동작에 의하여 ID신호 검출 및 제어회로(6)의 입력전압이 높아지므로 외부 잡음 등에 의해서 변화될 수 있는 ID신호검출 및 제어회로(6)의 입력전압에 이득이 생겨서 더 안정된 동작 특성, 즉 잡음에 강한 특성을 가질 수 있는 효과가 있다.

Claims (1)

1. 스테레오 ID신호검출용 PLL회로와 이중음성 ID신호 검출용 PLL회로의 출력을 비교하는 비교부(11)와, 전류미러 사이에 접속되어 상기 비교부의 출력에 따라 스위칭되고 음성다중 신호조절부 및 매트릭스부를 제어하는 출력을 내보내는 출력제어부(12)와, 상기 출력제어부로부터 일정 레벨이 출력될 때 동작하여 제1, 2전류미러를 동작하게 하는 제1, 2전류소스(13)(14)와, 상기 제1, 2전류소스의 동작에 따라 증가된 일정크기의 전류를 계속적으로 출력시키는 제1, 2전류미러(15)(16)를 구비하여서 이루어짐을 특징으로 하는 음성다중 ID신호검출 및 제어회로.