[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR920004334Y1 - Smps power circuit - Google Patents

Smps power circuit Download PDF

Info

Publication number
KR920004334Y1
KR920004334Y1 KR2019900003282U KR900003282U KR920004334Y1 KR 920004334 Y1 KR920004334 Y1 KR 920004334Y1 KR 2019900003282 U KR2019900003282 U KR 2019900003282U KR 900003282 U KR900003282 U KR 900003282U KR 920004334 Y1 KR920004334 Y1 KR 920004334Y1
Authority
KR
South Korea
Prior art keywords
transformer
transistor
voltage
output voltage
resistor
Prior art date
Application number
KR2019900003282U
Other languages
Korean (ko)
Other versions
KR910017438U (en
Inventor
김영석
Original Assignee
삼성전자 주식회사
정용문
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정용문 filed Critical 삼성전자 주식회사
Priority to KR2019900003282U priority Critical patent/KR920004334Y1/en
Publication of KR910017438U publication Critical patent/KR910017438U/en
Application granted granted Critical
Publication of KR920004334Y1 publication Critical patent/KR920004334Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

내용 없음.No content.

Description

SMPS의 출력 전압 안정화 회로SMPS Output Voltage Stabilization Circuit

제 1 도는 종래의 회로도.1 is a conventional circuit diagram.

제 2 도는 본 고안의 회로도.2 is a circuit diagram of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

D1-D2 : 다이오드 Q1-Q3 : 트랜지스터D1-D2: Diode Q1-Q3: Transistor

R1-R5 : 저항 C1-C2 : 캐패시터R1-R5: resistor C1-C2: capacitor

TL1-TL3 : 트랜스TL1-TL3: Trans

본 고안은 SMPS(Switching Mode Power Supply)의 출력 전압 안정화 회로에 관한 것으로, 특히 트랜스로 흐르는 전류를 감지하여 과전류 발생시 스위칭 스랜티스터의 동작을 제어함으로 출력 전압을 안정화 시킬 수 있는 방법에 관한 것이다.The present invention relates to an output voltage stabilization circuit of a switching mode power supply (SMPS), and more particularly, to a method for stabilizing an output voltage by detecting a current flowing in a transformer and controlling an operation of a switching transcript when an overcurrent occurs.

일반적으로 SMPS회로에서 스위칭 방식으로 전압을 발생시키므로, 과전압 발생을 방지하기 위하여 안정화 회로(regulator)를 사용하고 있다.In general, since a voltage is generated by a switching method in an SMPS circuit, a stabilizer circuit is used to prevent an overvoltage.

제 1 도는 종래의 안정화 회로로서 그 동작은 다음과 같다.1 is a conventional stabilization circuit whose operation is as follows.

먼저 입력 전압(V1)이 인가되면, 입력전압(V1)이 저항(R11)을 통해 트랜지스터(Q11)의 베이스로 인가되므로 트랜지스터(Q1)는 도통되기 시작한다. 이로 인해 트랜스(TL11)를 통해 전류 통로가 형성되며, 이때 트랜스(TL11)의 N2측에는 "하이"상태가 발생된다. 상기 트랜스(TL11)의 N2측에 "하이"상태가 발생되면 트랜스(TL12)의 N2측에도 "하이"전압이 발생되며, 이 전압은 저항(R13) 및 다이오드(D11)를 통해 트랜지스터(Q11)에 인가된다. 따라서 트랜지스터(Q11)는 더욱 도통되며, 임의 순간에서 포화상태(saturation)가 되어 풀온(full on) 상태가 된다. 상기 트랜지스터(Q11)가 완전히 턴온되면 트랜스(TL11, TL12)의 양단간에는 전압차가 없는 상태가 된다. 따라서 상기 트랜지스터(Q11)가 포화상태에 있게 되면 트랜스(TL11, TL12)의 양단간에는 전압차가 없으므로, 스피드 업(speed up) 캐패시터(C11)의 전하가 저항(R12)을 통해 트랜지스터(Q11)의 베이스로 인가된다. 따라서 트랜지스터(Q11)는 신속하게 턴오프 상태가 된다. 즉, 상기 과정에서 설명된 바와 같이 트랜지스터(Q11)가 발진되며 스위칭 동작을 수행하므로서, 입력전압(VI)을 2차측 트랜스(TL14)로 유기시키며, 이 전압은 다이오드(D14) 및 캐패시터(C12)를 통해 정류 및 평활되어 출력 전압(Vo)으로 발생된다. 이 때 트랜지스터(Q11)를 통해 과전류가 흐르게 되면, 트랜스(TL11)의 역기전력이 커지게 되며, 이로 인해 2차측 트랜스(TL14) 및 1차측의 트랜스(TL13)에 유기되는 전압도 커지게 된다. 따라서 과전류 발생시 캐패시터(C13)에 충전되는 전압(Vc)도 커지게 된다.First, when the input voltage V1 is applied, the transistor Q1 starts to conduct because the input voltage V1 is applied to the base of the transistor Q11 through the resistor R11. As a result, a current path is formed through the transformer TL11, and a "high" state is generated at the N2 side of the transformer TL11. When the "high" state is generated on the N2 side of the transformer TL11, a "high" voltage is also generated on the N2 side of the transformer TL12, and the voltage is applied to the transistor Q11 through the resistor R13 and the diode D11. Is approved. Therefore, transistor Q11 becomes more conductive, and becomes saturated at a moment and becomes full on. When the transistor Q11 is completely turned on, there is no voltage difference between both ends of the transformers TL11 and TL12. Therefore, when the transistor Q11 is in the saturation state, there is no voltage difference between both ends of the transformers TL11 and TL12, so that the charge of the speed up capacitor C11 is transferred to the base of the transistor Q11 through the resistor R12. Is applied. Transistor Q11 is therefore quickly turned off. That is, as described in the above process, the transistor Q11 is oscillated and performs a switching operation, thereby inducing the input voltage VI to the secondary side transformer TL14, which is a diode D14 and a capacitor C12. Through rectification and smoothing through the output voltage (Vo) is generated. At this time, if an overcurrent flows through the transistor Q11, the counter electromotive force of the transformer TL11 is increased, thereby increasing the voltage induced by the secondary transformer TL14 and the primary transformer TL13. Therefore, when the overcurrent occurs, the voltage Vc charged in the capacitor C13 also increases.

그러면 상기 캐패시터(C13)의 전압도 상대적으로 커지게 되며, 이―전압은 제너다이오드(ZD11)의 애노드측으로 인가된다. 이때 제너다이오드(ZD11)는 상기 캐패시터(C13)에서 발생하는 전압에 의해 도통 상태로 천이되며, 이로 인해 트랜지스터(Q11)의 베이스로 인가되는 과전류가 다이오드(D12), 제너다이오드(ZD11) 및 다이오드 (D13)를 통해 바이패스되므로, 트랜지스터(Q11)의 도통시간을 단축시킨다. 따라서 과전류가 유입되면, 트랜지스터(Q11)의 도통시간이 단축되고 이로 인해 트랜스(TL11)의 역기전력도 작아지게 되므로, 출력전압(Vo)도 작아지게 된다.Then, the voltage of the capacitor C13 also becomes relatively large, and this voltage is applied to the anode side of the zener diode ZD11. At this time, the zener diode ZD11 transitions to the conduction state by the voltage generated by the capacitor C13, whereby an overcurrent applied to the base of the transistor Q11 is the diode D12, the zener diode ZD11 and the diode ( Bypassing through D13), the conduction time of transistor Q11 is shortened. Therefore, when the overcurrent flows in, the conduction time of the transistor Q11 is shortened, and thus the counter electromotive force of the transformer TL11 is also reduced, so that the output voltage Vo is also reduced.

그러나 상기와 같은 안정화 회로는 2차측 출력전압을 일정상태로 유지하기 위하여 1차측의 트랜스(TL13)를 필요로 하고 이 트랜스(TL13)를 통해 트랜스(TL11)의 역기전력을 감지하여 트랜스(TL12)의 유기전압에 의해 구동되는 스위칭 트랜지스터 (Q11)의 동작을 제어하게 되므로, 권선수가 증가하게 되어 SMPS회로의 부피 및 가격이 상승되었으며, 트랜스의 권선 오차에 의한 출력전압이 변화가 발생될 수 있었고, 트랜스 및 캐패시터의 특성에 의한 지연 현상이 발생되었던 문제점 등이 있었다. 또한 1차측의 전압 상태만을 감지하여 출력 전압을 정격화하므로 출력 전압의 특성이 나빠지는 문제점이 있었다.However, such a stabilization circuit requires the transformer TL13 on the primary side to maintain the secondary output voltage at a constant state, and detects the counter electromotive force of the transformer TL11 through the transformer TL13. Since the operation of the switching transistor Q11 driven by the induced voltage is increased, the number of turns is increased, the volume and the price of the SMPS circuit are increased, and the output voltage may be changed due to the winding error of the transformer. And there was a problem that a delay occurs due to the characteristics of the capacitor. In addition, since the output voltage is rated by detecting only the voltage state of the primary side, there is a problem in that the characteristics of the output voltage become worse.

따라서 본 고안의 목적은 1차측이 입력전압을 2차측으로 유기시키는 제1트랜스 및 제1트랜스의 역기전력을 유기하는 제2트랜스로 구성되고, 2차측이 상기 제1트랜스의 전압을 유기하는 제3트랜스로 이루어지는 SMPS에서 상기 제2트랜스의 전류 상태를 감지하여 과전류 발생시 상기 제1트랜스 구동용 트랜지스터의 발진주기를 제어함으로 제3트랜스를 출력하는 전압을 일정한 크기로 안정화 시킬 수 있는 회로를 제공함에 있다.Therefore, an object of the present invention is composed of a first transformer in which the primary side induces the input voltage to the secondary side and a second transformer inducing the back electromotive force of the first transformer, and the third side induces the voltage of the first transformer. The present invention provides a circuit capable of stabilizing a voltage outputting a third transformer by controlling an oscillation period of the first transformer driver transistor when an overcurrent occurs by detecting a current state of the second transformer in an SMPS formed of a transformer. .

이하 본 고안의 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the drawings of the present invention will be described in detail.

제 2 도는 본 고안의 구체 회로도로서, 1차측으로서 입력 전압(VI)을 2차측으로 유기시키는 제1트랜스(TL1) 및 상기 제1트랜스(TL1)의 역기전력을 유기하는 제2트랜스(TL2)와, 제3트랜스(TL3), 다이오드(D2), 캐패시터(C2)로 구성되어 상기 제1트랜스(TL1)의 역기전력을 제3트랜스(TL3)로 유기한 후 정류하여 출력전압(Vo)으로 발생하는 수단과, 상기 제1트랜스(TL1)에 연결되며, 소정 제어신호에 의해 제1트랜스(TL1)의 전류 통로 형성을 제어하는 트랜지스터(Q1)와, 저항(R1-R3), 다이오드(D1) 및 캐패시터(C1)로 구성되며 상기 제2트랜스(TL2)에 연결되어 제2트랜스(TL2)의 유기전압에 따라 상기 트랜지스터(Q1)를 온/오프 시키기 위한 상기 제어신호를 발생하는 수단을 구비하는 SMPS회로에서 상기 제2트랜스(TL2)의 타단에 제2트랜스(TL2)의 전압강하용 저항(R5), 트랜지스터(Q3)의 베이스 및 트랜지스터(Q1-Q2)의 이미터 및 컬렉터에 연결하고, 상기 트랜지스터(Q3)의 이미터를 저항(R5)의 타단에 연결하며, 상기 트랜지스터(Q3)의 컬렉터를 트랜지스터(Q2)의 베이스에 연결하는 동시에 트랜지스터(Q2)의 이미터를 상기 트랜지스터(Q1)의 베이스에 연결함으로서 상기 저항(R5)에서 제2트랜스 (TL2)의 과전류 검출시 트랜지스터(Q3)의 이미터-베이스간 전압차에 의해 트랜지스터(Q3, Q2)가 턴온되어 상기 트랜지스터(Q1)의 베이스 전류를 감소시켜 출력전압(Vo)을 안정화 시킬수 있도록 구성한다.FIG. 2 is a detailed circuit diagram of the present invention, and includes a first transformer TL1 for inducing an input voltage VI to a secondary side and a second transformer TL2 for inducing back electromotive force of the first transformer TL1 as a primary side. And a third transformer (TL3), a diode (D2), and a capacitor (C2), which induces the counter electromotive force of the first transformer (TL1) to the third transformer (TL3), and rectifies and generates the output voltage (Vo). Means, a transistor (Q1) connected to the first transformer (TL1) for controlling the formation of a current path of the first transformer (TL1) by a predetermined control signal, resistors (R1-R3), diodes (D1), and A SMPS comprising a capacitor C1 and having a means connected to the second transformer TL2 and generating the control signal for turning on / off the transistor Q1 according to an induced voltage of the second transformer TL2. In the circuit, the voltage drop resistor R5 of the second transformer TL2 and the bay of the transistor Q3 at the other end of the second transformer TL2. And an emitter and a collector of transistors Q1-Q2, an emitter of transistor Q3 to the other end of resistor R5, and a collector of transistor Q3 to a base of transistor Q2. By connecting the emitter of transistor Q2 to the base of transistor Q1 at the same time, the voltage difference between the emitter-base of transistor Q3 when the overcurrent of the second transformer TL2 is detected in the resistor R5. The transistors Q3 and Q2 are turned on to reduce the base current of the transistor Q1 to stabilize the output voltage Vo.

상술한 구성에 의거 본 고안을 상세히 설명하면, 입력전압(VI)에 인가되면, 저항(R1)을 통해 트랜지스터(Q1)의 베이스에 인가되어 트랜지스터(Q1)가 도통되기 시작한다. 상기 트랜지스터(Q1)가 도통되면 제1트랜스(TL1)의 N2측에 +전압이 발생되고, 이로 인해 제2트랜스(TL2)의 N2측에도 +전압이 발생되므로, 트랜지스터(Q1)는 더욱 도통된다. 이때 상기 트랜지스터(Q1)가 포화상태가 되면, 제1 및 제2트랜스(TL1, TL2)의 양단간에는 전압차가 없어지게 되며, 이떼 제2트랜스(TL2)의 N2측이 -전압이 되므로 트랜지스터(Q1)는 신속하게 차단상태(cut off)로 천이된다. 상기와 같은 방식으로 스위칭 트랜지스터(Q1)가 발진되어 스위칭 동작을 수행하므로, 제1트랜스 (TL1)의 스위칭 전압이 제3트랜스(TL3)로 유기되며, 다이오드(D2) 및 캐패시터(C2)에 의해 상기 스위칭 전압이 정류 및 평활되어 출력전압(Vo)을 발생하게 된다. 이때 상기 출력전압(Vo)이 상승하게 되면 제2트랜스(TL2)로 흐르는 전류도 증가된다. 즉, 입력전압(VI)이 과전압 상태가 되면 제1트랜스(TL1)의 역기전력이 커지고, 이로 인해 제2트랜스(TL2)의 유기전압도 커지게 되어 제2트랜스(TL2)를 통해 흐르는 전류도 커지게 된다. 상기 제2트랜스(TL2)의 전류가 증가되며, 저항(R5) 양단간에는 전압차가 발생된다. 이때 상기 저항 (R5)에 의해 전압 강하가 커지게 되면, 트랜지스터(Q3)의 이미터와 베이스간에는 전압차가 발생되므로, 트랜지스터(Q3)의 컬렉터 전류가 증가되며, 이로 인해 PNP형의 트랜지스터(Q2)도 도통 상태가 된다. 상기 트랜지스터(Q2)가 도통상태로 천이되면, 트랜지스터(Q1)의 베이스로 인가되는 전류가 트랜지스터(Q2)의 이미터에서 컬렉터 측으로 흐르게 되어, 트랜지스터(Q1)의 도통 시간이 짧아지게 된다. 이로 인해 상기 제1트랜스 (TL1)의 역기전력이 감소하게 되며, 결국 제3트랜스(TL3)로 유기되는 스위칭 전압도 줄어 들어 출력 전압(Vo)이 감소된다. 따라서 입력전압(VI)이 커지게 되면, 저항(R5)에 의해 트랜지스터(Q3)가 동작되어 스위칭 트랜지스터(Q1)의 발진 주기를 빠르게 함으로서 출력전압(Vo)을 안정화 시킬 수 있음을 알 수 있다.When the present invention is described in detail based on the above-described configuration, when applied to the input voltage VI, it is applied to the base of the transistor Q1 through the resistor R1 to start conduction of the transistor Q1. When the transistor Q1 is turned on, a + voltage is generated on the N2 side of the first transformer TL1. As a result, a + voltage is also generated on the N2 side of the second transformer TL2. Thus, the transistor Q1 is further turned on. At this time, when the transistor Q1 is saturated, there is no voltage difference between both ends of the first and second transformers TL1 and TL2. Since the N2 side of the second transformer TL2 becomes -voltage, the transistor Q1 ) Quickly transitions to a cut off. Since the switching transistor Q1 is oscillated to perform a switching operation in the same manner as described above, the switching voltage of the first transformer TL1 is induced to the third transformer TL3, and is driven by the diode D2 and the capacitor C2. The switching voltage is rectified and smoothed to generate an output voltage Vo. At this time, when the output voltage Vo increases, the current flowing to the second transformer TL2 also increases. That is, when the input voltage VI is in an overvoltage state, the counter electromotive force of the first transformer TL1 increases, and thus, the induced voltage of the second transformer TL2 also increases, thereby increasing the current flowing through the second transformer TL2. You lose. The current of the second transformer TL2 is increased, and a voltage difference is generated between the both ends of the resistor R5. At this time, when the voltage drop is increased by the resistor R5, a voltage difference is generated between the emitter and the base of the transistor Q3, so that the collector current of the transistor Q3 is increased, which causes the PNP transistor Q2. It becomes a conduction state. When the transistor Q2 transitions to a conduction state, a current applied to the base of the transistor Q1 flows from the emitter of the transistor Q2 to the collector side, thereby shortening the conduction time of the transistor Q1. As a result, the counter electromotive force of the first transformer TL1 is reduced. As a result, the switching voltage induced in the third transformer TL3 is reduced, thereby reducing the output voltage Vo. Accordingly, it can be seen that when the input voltage VI increases, the transistor Q3 is operated by the resistor R5 to stabilize the output voltage Vo by accelerating the oscillation period of the switching transistor Q1.

상술한 바와 같이 스위칭 트랜지스터의 동작을 제어하는 제2트랜스의 전류를 감지하여, 과전류 유입시 스위칭 트랜지스터로 공급되는 전류를 바이패스 시키므로 안정된 출력 전압 상태를 유지할 수 있는 이점이 있다.As described above, since the current of the second transformer that controls the operation of the switching transistor is sensed and the current supplied to the switching transistor is bypassed when the overcurrent is introduced, there is an advantage of maintaining a stable output voltage state.

Claims (1)

1차측으로서 입력전압(VI)을 2차측으로 유기하는 제1트랜스(TL1) 및 상기 제1트랜스(TL1)의 역기전력을 유기하는 제2트랜스(TL2)와, 상기 제1트랜스(TL1)의 역기전력을 2차측의 제3트랜스(TL3)로 유기한 후 정류하여 출력 전압을 발생하는 수단과, 상기 제1트랜스(TL1)에 연결되어 소정 제어 신호에 의해 제1트랜스(TL1)의 전류 통로 형성을 제어하는 스위칭 트랜지스터(Q1)와, 상기 제2트랜스(TL2)에 연결되어 유기 전압에 따라 상기 스위칭 트랜지스터(Q1)를 온/오프 시키기 위한 상기 제어신호를 발생하는 수단을 구비한 SMPS회로에 있어서, 상기 제2트랜스의 타단에 전압 강하용 저항 (R5), 트랜지스터(Q3)의 베이스 및 스위칭 트랜지스터(Q1)의 이미터를 연결하고, 상기 트랜지스터(Q3)의 이미터를 상기 저항(R5)의 타단에 연결하는 동시에 컬렉터를 상기 스위칭 트랜지스터(Q1)의 베이스에 연결하도록 구성되어 과전압 유입시 상기 저항(R5)의 양단간에 발생되는 전압차에 트랜지스터(Q3)가 구동되므로서 상기 스위칭 트랜지스터(Q1)의 발진 주기를 빠르게 하여 출력전압(Vo)을 안정화시킬 수 있도록 동작함을 특징으로 하는 SMPS의 출력전압 안정화 회로.As the primary side, the first transformer TL1 for inducing the input voltage VI to the secondary side, the second transformer TL2 for inducing the counter electromotive force of the first transformer TL1, and the counter electromotive force of the first transformer TL1. Is connected to the third transformer TL3 on the secondary side and rectified to generate an output voltage, and is connected to the first transformer TL1 to form a current path of the first transformer TL1 by a predetermined control signal. An SMPS circuit having a switching transistor Q1 for controlling and means for generating the control signal for turning on / off the switching transistor Q1 according to an induced voltage connected to the second transformer TL2, A voltage drop resistor R5, a base of the transistor Q3, and an emitter of the switching transistor Q1 are connected to the other end of the second transformer, and the emitter of the transistor Q3 is connected to the other end of the resistor R5. Connects the collector to the switching transistor Q The transistor Q3 is driven to a voltage difference generated between both ends of the resistor R5 when an overvoltage is introduced, thereby accelerating the oscillation period of the switching transistor Q1, thereby outputting the output voltage Vo. Output voltage stabilization circuit of the SMPS, characterized in that to operate to stabilize.
KR2019900003282U 1990-03-20 1990-03-20 Smps power circuit KR920004334Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019900003282U KR920004334Y1 (en) 1990-03-20 1990-03-20 Smps power circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019900003282U KR920004334Y1 (en) 1990-03-20 1990-03-20 Smps power circuit

Publications (2)

Publication Number Publication Date
KR910017438U KR910017438U (en) 1991-10-28
KR920004334Y1 true KR920004334Y1 (en) 1992-06-25

Family

ID=19296897

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019900003282U KR920004334Y1 (en) 1990-03-20 1990-03-20 Smps power circuit

Country Status (1)

Country Link
KR (1) KR920004334Y1 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101966036B1 (en) 2018-07-20 2019-04-04 장재훈 Method for waterproofing rooftop and structure therefor
KR102074287B1 (en) 2019-03-15 2020-02-06 주식회사 피지에스산업 complex waterproofing method and complex waterproofing structure therefor
KR102226336B1 (en) 2020-06-16 2021-03-10 박춘원 System for waterproofing rooftop
KR102228867B1 (en) 2020-07-13 2021-03-17 주식회사 디자인루프 Rooftop steel waterproofing system
KR102392205B1 (en) 2020-12-09 2022-04-28 김재훈 Shed type roof structure preventing a dew and method therefor
KR102485889B1 (en) 2021-04-09 2023-01-06 심주영 Building crack repair method
KR102345216B1 (en) 2021-05-18 2021-12-30 박춘원 Waterproof steel device and waterproof structure with the same
KR102447732B1 (en) 2022-03-25 2022-09-27 유오상 Rooftop steel waterproofing method and system

Also Published As

Publication number Publication date
KR910017438U (en) 1991-10-28

Similar Documents

Publication Publication Date Title
US4246634A (en) Start-up circuit for switch mode power supply
US4208705A (en) Switching regulated power supply apparatus
KR920004334Y1 (en) Smps power circuit
US4013935A (en) Circuit arrangement for a dc to dc converter
US4277824A (en) Start-up circuit
US4802076A (en) Switching regulator type power supply circuit
US4585988A (en) Switching regulator
GB1596674A (en) Shaping arrangement
JP3499057B2 (en) Switch mode power supply circuit
JPH05176541A (en) Auxiliary power circuit
JPH0545112Y2 (en)
JPS6110380Y2 (en)
JPH0756632Y2 (en) Self-excited DC-DC converter
JP3261646B2 (en) Self-excited switching power supply
JPH0756635Y2 (en) Self-excited switching power supply circuit
JPH1014236A (en) Self excitation-type of switching power unit
JPH0347067B2 (en)
JPS6033740Y2 (en) Switching control type power supply circuit
JPH0229827Y2 (en)
KR890000711Y1 (en) Stabilization cold circuit of direct current
JPH0341039B2 (en)
JP2000032742A (en) Electric power unit
JPH01234048A (en) Output control circuit for ringing choke converter
JPS5812602B2 (en) switching regulator
JPH07114545B2 (en) Switching power supply

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19980601

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee