[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR910010043B1 - 스페이서를 이용한 미세선폭 형성방법 - Google Patents

스페이서를 이용한 미세선폭 형성방법 Download PDF

Info

Publication number
KR910010043B1
KR910010043B1 KR1019880009546A KR880009546A KR910010043B1 KR 910010043 B1 KR910010043 B1 KR 910010043B1 KR 1019880009546 A KR1019880009546 A KR 1019880009546A KR 880009546 A KR880009546 A KR 880009546A KR 910010043 B1 KR910010043 B1 KR 910010043B1
Authority
KR
South Korea
Prior art keywords
spacer
dry
film
photoresist
drie
Prior art date
Application number
KR1019880009546A
Other languages
English (en)
Other versions
KR900002450A (ko
Inventor
최상수
Original Assignee
한국전기통신공사
이해욱
재단법인 한국전자통신연구소
경상현
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기통신공사, 이해욱, 재단법인 한국전자통신연구소, 경상현 filed Critical 한국전기통신공사
Priority to KR1019880009546A priority Critical patent/KR910010043B1/ko
Priority to JP1073672A priority patent/JPH0269755A/ja
Priority to US07/370,872 priority patent/US5023203A/en
Publication of KR900002450A publication Critical patent/KR900002450A/ko
Application granted granted Critical
Publication of KR910010043B1 publication Critical patent/KR910010043B1/ko

Links

Images

Classifications

    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

내용 없음.

Description

스페이서를 이용한 미세선폭 형성방법
제1도는 일반적인 패턴 형성방법.
제2도는 종래의 이층 감광막에 의한 패턴 형성방법.
제3도는 종래의 삼층 감광막에 의한 패턴 형성방법.
제4도는 본 발명의 이층막 패턴 형성방법.
제5도는 본 발명의 삼층막 패턴 형성방법.
* 도면의 주요부분에 대한 부호의 설명
101 : 기판 102 : 하층감광막
103 : 중간 산화막 104 : 상측 감광막
105 : 증착 산화막 106 : 스페이서
107 : SOG
본 발명은 반도체 제조공정에 있어서, 미세선폭 가공기술에 관한것으로 특히 반도체소자 제조시 스페이서(Spacer)를 이용한 미세선폭 형성방법에 관한 것이다. 미세선폭 가공기술은 반도체소자 제조시 필요불가결한 기술로서 최근 반도체의 집적도가 증가함에 따라 설계규칙이 점점 줄어들고 있지만 자외선 광원(436nm)을 사용하고 기존의 공정을 사용할 경우 최소선폭은 0.8μm까지만 가능하다. 즉, 제1도에 도시한 종래의 패턴형성방법은 기판(101)위에 상측감광막(104)을 도포한 (a)도와 이를 사진 식각방법으로 노광시킨 (b)도 및 상기 노광후 현상을 한 (c)도와 같은 공정으로 다층감광막을 이용한 미세선폭패턴을 형성하였고, 제2도에 도시한 종래의 이층감광막에 의한 패턴 형성방법은 기판(101)위에 하층감광막(102)을 도포한 (a)도와, 상기 하층감광막(102)위에 상측 감광막(104)을 도포 및 노광시킨 (b)도와, 상기 상측막(104)은 현상하고 상기 하층막(102)은 노광시킨 (c)도 및 상기 하층막(102)을 현상한 (d)도와 같은 공정으로 패턴을 형성하였으며, 제3도에 도시한 종래의 삼층 감광막에 의한 패턴형성방법은 기판(101)위에 하층감광막(102)을 도포한 (a)도와, 상기 하층감광막(102)위에 중간산화막(103)을 증착하고 상측감광막(104)을 도포한 (b)도와 상기 중간 산화막(103)위에 있는 상측감광막(104)을 식각한 (c)도와, 상기 하층감광막(102)위에 있는 중간 산화막(103)을 식각한 (d)도 및 상기 하층감광막(102)을 현상한 (e)도와 같은 공정으로 패턴을 형성하였지만 상기 제1도에서 스텝(step)진 부위에서 선폭변화가 심한 문제점과, 제2도는 제3도의 방법보다는 간단하지만 상측 감광막(104)과 하층감광막(102)사이의 상호혼합(Intermixing)효과가 발생하여 노광후 현상시 많은 문제점이 발생되었다.
본 발명은 상기와 같은 문제점들을 해결하기 위하여 창안한 것인바, 스페이서(Spacer)형성후 상기 스페이서를 마스크로 한 건식방법으로 행하므로 상호혼합 효과가 발생하지 않도록 하였고 하층감광막을 건식현상할때 중간 산화막층이 마스크 역할을 수행하도록 하였으며 또한 상기 스페이서 만큼의 선폭을 축소하게 되므로 자외선 광원(436nm)을 사용할지라도 0.7μm이하까지 선폭가공을 가능하게 할수 있도록 한 것으로 이하 첨부된 도면에 의하여 본 발명을 상세히 설명하면 다음과 같다. 제4도는 본 발명에 의한 이층막(Bilevel)패턴 형성방법을 도시한 일실시예로서 하층감광막 도포공정(a)은 실리콘기판(101)위에 감광액을 회전 도포기(MTI Spinner)를 사용하여 하층감광막(102)을 rmp 3000에서 두께 1.5μm정도되게 도포한 뒤 컨벡션오븐(Convection oven)에서 200℃이상에서 20분 건조시킨다. 만약 하층에 스텝(Step)이 없을 경우 건식식각기인 드라이(DRIE) 102에서 C2CIF5: 50sccm, 550 Terr, 1min조건으로 플라즈마 처리를 하여 상기 하층감광막(102)을 경화시킨다.
상기 하층감광막(102)위에 상층감광막(104)을 도포하는 공정 제4b도는 상기 하층감광막(102)위에 다시 회전 도포기를 사용하여 감광액을 rpm 5000-6000에서 두께 4000-5000Å정도 도포한 뒤 연화건조(Soft Bake)를 90˚±3℃에서 5분간 행한다.
상기 상층감광막(104) 현상공정(c)은 5X 스테퍼(Stepper)를 사용하여 노광한뒤 D.I Water와 MF-312를 비율 1.5:1로 혼합한 현상액을 습식으로 현상한다. 산화막증착(105) 공정(d)은 실온에서 산화막을 PECVD(Plasma Enhanced Chemical Vapor Deposition)를 사용하여 4000Å정도 증착시킨다.
스페이서(106) 형성공정(e)은 상기 드라이(DRIE)102를 사용하여 C2F6/CHF/He=50/100/50sccm, 550 Terr, 1675W에서 상기 증착산화막(105)을 평면화시켜 스페이서(106)를 형성한다. 즉 스페이서(106) 형성 공정은 그림 1에서와 같이 a와 b의 두께 차이로 a두께만큼 식각 후면 b-a만큼의 스페이서(106)가 남는다.
Figure kpo00002
음성패턴 형성공정 (f)은 상기 드라이(DRIE) 102를 사용하여 O2: 50sccm, 350m Torr, 1675W에서 하층감광막(102)을 건식 현상한다. 즉 제4e-f도에서와 같이 음성패턴을 형성하는 것은 레지스터(102)두께만큼 기언급된 공정조건으로 현상할때 음성패턴 형성공정(f)와 같은 음성패턴이 형성된다. 다음 양성패턴을 형성하기 위한 상층감광막(104) 식각공정(f′)은 상기 상층감광막(104)두께만큼 건식현상을 상기 드라이(DRIE)102를 사용하여 O2: 50sccm, 350m Torr, 1675W 조건에서 행한다. 즉 제4e-f′도는 레지스터(104)두께만큼 현상한 뒤 스페이서(106)를 제거시키면 제거공정(g′)이 된다.
제거공정(g′)에서 SOG(107)를 도포한 그림이 도포공정(h′)이며 여기서 RIE 식각을 기언급된 SOG(107) 식각 조건으로 오목부분 이외의 두께를 제거하면 평탄화공정(i′)이 된다. 평탄화공정(i′)에서 SOG를 마스크로 레지스터(102)건식 현상하면 양성패턴 형성공정(j′)과 같이 양성패턴이 형성된다. 그리고 (f′)에서 스페이서(106)의 배향(orientation)이 반대인 이유는 제4b-c도의 단계에서 마스크 양성패턴이 반전되기 때문이다.
상기 스페이서(106) 제거공정(g′)은 실온 HF : NH4F=7:1비율로 혼합한 화학약품인 BHF=7:1에서 상기 스페이서(106)를 제거한다. SOG(Spin On Glass)(107) 도포공정(h′)은 상기 회전도포기를 사용하여 상기 SOG(107)를 두께 1μm 102에서 도포하거나 혹은 실리콘이나 금속막을 200℃이하에서 1μm 증착한다.
상기 SOG(107) 평탄화공정(i′)은 상기 SOG(107)를 드라이(DRIE)102에서 C2F6/CHF3/He=50/100/50 sccm, 550m Torr, 1675W에서 패턴이 없는 감광막까지 식각한다. 양성패턴 형성공정(j′)은 상기 드라이(DRIE)102를 사용하여 O2: 50sccm, 350Torr,1675W에서 하층감광막(102)을 건식현상한다. 제5도는 본발명에 의한 삼층막(Trilevel)패턴 형성방법을 도시한 일실시예로서 하층감광막(102) 도포공정(a)은 상기 제4도의 하층감광막(102) 도포공정(a)과 같으며 산화막증착 및 상측감광막(104) 도포공정(b)은 산화막을 실온에서 상기 PECVD를 사용하여 1000Å정도 증착시킨 후 나머지 상측감광막(104) 도포는 상기 제4도의 상측감광막 도포공정(b)과 동일 조건으로 행한다.
상층감광막(104) 현상공정(c)도 상기 제4도의 상층감광막(104) 현상공정과 동일하며 중간층(103) 식각공정 제5d도는 상기 드라이(DRIE) 102에서 C2F6/ CHF3/He=50/100/50sccm, 550m Torr, 1675W에서 식각한다.
이하 산화막 증착공정(e) 및 스페이서 형성공정(f), 음성패턴 형성공정(g), 양성패턴을 형성하기 위한 상층감광막(104) 식각공정(g′), 스페이서 제거공정(h′), SOG도포공정(i′), SOG평탄화공정(j′) 양성패턴형성공정(K′)은 각각 제4도의 산화학증착공정(d) 및 스페이서 형성공정(e), 음성패턴 형성공정(f), 양성패턴을 형성하기 위한 상층감광막(104) 식각공정(f′), 스페이서 제거공정(g′), SOG도포공정(h′), SOG평탄화공정(i′), 양성패턴 형성공정(j′)과 동일한 조건으로 행한다.
이상에서 설명한 바와같이 본 발명은 스페이서 형성후 상기 스페이서를 마스크로 한 건식현상방법으로 행하므로 상호 혼합(Intermixing)효과가 발생하지 않는 장점이 있고 또한 제4e-f도나 제4e-f′도로 공정이 진행될 때 공정여유도가 적어 스페이서(106)가 제거되는 경우가 있을 수 있다. 그러나 제5f-g도, 제5f-g′~h′도 공정은 스페이서 자체가 마스크를 하는 경우는 없고 중간산화막(103)과 같이 마스크를 하므로 공정여유도 측면에서 장점이 있는 것이다.

Claims (4)

  1. 기판위에 하층감광막과 중간산화막 및 상층감광막을 각각 도포하고 증착하여 식각후 현상한 미세선폭 패턴형성방법에 있어서, 이층 및 상측감광막에서 드라이(DRIE)102를 사용하여 상기 산화막증착공정후 증착산화막을 평면화시켜 스페이서를 형성하고, 상기 하층감광막을 건식현상하여 음성패턴을 형성하며, 상기 상층감광막 두께만큼 건식현상을 행하여 양성패턴을 형성하기 위한 상층감광막 식각공정과, 실온 BHF=7:1에서 스페이서를 제거하고, 회전도포기를 사용하여 SOG를 도포하며, SOG를 드라이(DRIE) 102에서 패턴이 없는 감광막까지 식각하는 SOG 평탄화공정과, 상기 드라이(DRIE) 102를 사용하여 상기 하층감광막을 건식현상하는 양성패턴 형성공정수단과를 구비하여 하층감광막 건식현상시 중간산화막층이 마스크 역할을 할 수 있도록 한 것을 특징으로 하는 스페이서를 이용한 미세선폭 형성방법.
  2. 제1항에 있어서, 하층감광막 건식도포시 하층에 스텝(Step)이 없을 경우 드라이(DRIE)102에서 C2CIF1721 : 50sccm, 550m Torr, 1min조건으로 플라즈마처리하여 감광막을 경화시키도록 한 것을 특징으로 하는 스페이서를 이용한 미세선폭 형성방법.
  3. 제1항에 있어서, 스페이서 형성은 드라이(DRIE) 102를 사용하여 C2F6/ CHF3/He=50/100/50sccm, 550m Torr, 1675W에서 증착산화막을 평탄화시켜 스페이서를 형성하도록 한 것을 특징으로 하는 스페이서를 이용한 미세선폭 형성방법.
  4. 제1항에 있어서, 중간층 식각은 드라이(DRIE)102에서 C2F6/CH F3/He= 50/100/50sccm, 550m Torr, 1675W에서 식각하도록 한 것을 특징으로 하는 스페이서를 이용한 미세선폭 형성방법.
KR1019880009546A 1988-07-28 1988-07-28 스페이서를 이용한 미세선폭 형성방법 KR910010043B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019880009546A KR910010043B1 (ko) 1988-07-28 1988-07-28 스페이서를 이용한 미세선폭 형성방법
JP1073672A JPH0269755A (ja) 1988-07-28 1989-03-24 スペーサーを利用した微細線幅形成方法
US07/370,872 US5023203A (en) 1988-07-28 1989-06-23 Method of patterning fine line width semiconductor topology using a spacer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880009546A KR910010043B1 (ko) 1988-07-28 1988-07-28 스페이서를 이용한 미세선폭 형성방법

Publications (2)

Publication Number Publication Date
KR900002450A KR900002450A (ko) 1990-02-28
KR910010043B1 true KR910010043B1 (ko) 1991-12-10

Family

ID=19276506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880009546A KR910010043B1 (ko) 1988-07-28 1988-07-28 스페이서를 이용한 미세선폭 형성방법

Country Status (3)

Country Link
US (1) US5023203A (ko)
JP (1) JPH0269755A (ko)
KR (1) KR910010043B1 (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW243541B (ko) * 1991-08-31 1995-03-21 Samsung Electronics Co Ltd
GB2293690B (en) * 1991-08-31 1996-06-19 Samsung Electronics Co Ltd Manufacturing method for a semiconductor device
DE4236609A1 (de) * 1992-10-29 1994-05-05 Siemens Ag Verfahren zur Erzeugung einer Struktur in der Oberfläche eines Substrats
KR960011664B1 (ko) * 1993-05-21 1996-08-24 현대전자산업 주식회사 반도체 장치의 캐패시터 형성방법
KR970000977B1 (ko) * 1993-05-21 1997-01-21 현대전자산업 주식회사 반도체 소자의 캐패시터 제조방법
WO1995022837A1 (en) * 1994-02-17 1995-08-24 National Semiconductor Corporation A method for reducing the spacing between the horizontally-adjacent floating gates of a flash eprom array
US5587090A (en) * 1994-04-04 1996-12-24 Texas Instruments Incorporated Multiple level mask for patterning of ceramic materials
US5523258A (en) * 1994-04-29 1996-06-04 Cypress Semiconductor Corp. Method for avoiding lithographic rounding effects for semiconductor fabrication
US5494839A (en) * 1994-05-03 1996-02-27 United Microelectronics Corporation Dual photo-resist process for fabricating high density DRAM
JP3317582B2 (ja) * 1994-06-01 2002-08-26 菱電セミコンダクタシステムエンジニアリング株式会社 微細パターンの形成方法
KR0154164B1 (ko) * 1994-07-11 1998-12-01 김주용 반도체소자의 제조방법
KR970007173B1 (ko) * 1994-07-14 1997-05-03 현대전자산업 주식회사 미세패턴 형성방법
KR0146246B1 (ko) * 1994-09-26 1998-11-02 김주용 반도체 소자 콘택 제조방법
US5628917A (en) * 1995-02-03 1997-05-13 Cornell Research Foundation, Inc. Masking process for fabricating ultra-high aspect ratio, wafer-free micro-opto-electromechanical structures
US5716859A (en) * 1995-12-22 1998-02-10 The Whitaker Corporation Method of fabricating a silicon BJT
US5575706A (en) * 1996-01-11 1996-11-19 Taiwan Semiconductor Manufacturing Company Ltd. Chemical/mechanical planarization (CMP) apparatus and polish method
KR20000004485A (ko) * 1998-06-30 2000-01-25 김영환 반도체 소자의 미세패턴 형성방법
US6352934B1 (en) * 1999-08-26 2002-03-05 Infineon Technologies Ag Sidewall oxide process for improved shallow junction formation in support region
US6977203B2 (en) 2001-11-20 2005-12-20 General Semiconductor, Inc. Method of forming narrow trenches in semiconductor substrates
US6909151B2 (en) * 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US7456476B2 (en) 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US7154118B2 (en) 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US7579280B2 (en) * 2004-06-01 2009-08-25 Intel Corporation Method of patterning a film
US7042009B2 (en) 2004-06-30 2006-05-09 Intel Corporation High mobility tri-gate devices and methods of fabrication
US7348284B2 (en) * 2004-08-10 2008-03-25 Intel Corporation Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
US7422946B2 (en) 2004-09-29 2008-09-09 Intel Corporation Independently accessed double-gate and tri-gate transistors in same process flow
US7361958B2 (en) * 2004-09-30 2008-04-22 Intel Corporation Nonplanar transistors with metal gate electrodes
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US20060202266A1 (en) 2005-03-14 2006-09-14 Marko Radosavljevic Field effect transistor with metal source/drain regions
US7858481B2 (en) 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
US7547637B2 (en) 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US7279375B2 (en) 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
US7402875B2 (en) 2005-08-17 2008-07-22 Intel Corporation Lateral undercut of metal gate in SOI device
US7479421B2 (en) 2005-09-28 2009-01-20 Intel Corporation Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby
US20070090416A1 (en) 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
US7485503B2 (en) 2005-11-30 2009-02-03 Intel Corporation Dielectric interface for group III-V semiconductor device
US20070152266A1 (en) * 2005-12-29 2007-07-05 Intel Corporation Method and structure for reducing the external resistance of a three-dimensional transistor through use of epitaxial layers
US7407890B2 (en) * 2006-04-21 2008-08-05 International Business Machines Corporation Patterning sub-lithographic features with variable widths
US8143646B2 (en) 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
US7772048B2 (en) * 2007-02-23 2010-08-10 Freescale Semiconductor, Inc. Forming semiconductor fins using a sacrificial fin
EP2070533B1 (en) * 2007-12-11 2014-05-07 Apoteknos Para La Piel, s.l. Use of a compound derived from P-hydroxyphenyl propionic acid for the treatment of psoriasis
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
KR101107595B1 (ko) * 2008-12-08 2012-01-25 한국전자통신연구원 이중 스퍼라인을 이용하는 전송선로 필터 구조

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1548520A (en) * 1976-08-27 1979-07-18 Tokyo Shibaura Electric Co Method of manufacturing a semiconductor device
JPS54150970A (en) * 1978-05-18 1979-11-27 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS5834934B2 (ja) * 1980-06-21 1983-07-29 工業技術院長 微小構造の形成方法
JPS5745227A (en) * 1980-08-29 1982-03-15 Mitsubishi Electric Corp Manufacture of semiconductor device
US4373965A (en) * 1980-12-22 1983-02-15 Ncr Corporation Suppression of parasitic sidewall transistors in locos structures
JPS57139965A (en) * 1981-02-24 1982-08-30 Toshiba Corp Manufacture of semiconductor device
US4432132A (en) * 1981-12-07 1984-02-21 Bell Telephone Laboratories, Incorporated Formation of sidewall oxide layers by reactive oxygen ion etching to define submicron features
US4455742A (en) * 1982-06-07 1984-06-26 Westinghouse Electric Corp. Method of making self-aligned memory MNOS-transistor
JPS6126221A (ja) * 1984-07-14 1986-02-05 Ricoh Co Ltd 半導体装置等の製造方法
JPS62106456A (ja) * 1985-11-01 1987-05-16 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US5023203A (en) 1991-06-11
KR900002450A (ko) 1990-02-28
JPH0269755A (ja) 1990-03-08
JPH0579980B2 (ko) 1993-11-05

Similar Documents

Publication Publication Date Title
KR910010043B1 (ko) 스페이서를 이용한 미세선폭 형성방법
KR20100134418A (ko) 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법
JP2723476B2 (ja) 位相反転マスクの製造方法
KR920010129B1 (ko) 콘택홀의 패턴형성방법
JPH058856B2 (ko)
KR0172735B1 (ko) 노광용 정렬 키 제조방법
KR101067863B1 (ko) 미세 패턴 형성 방법
KR930006133B1 (ko) 모스소자의 콘택트홀 형성방법
JPS61161721A (ja) 表面平坦化法
KR0144676B1 (ko) 반도체의 미세패턴 형성 방법
KR100559641B1 (ko) 산화막 하드 마스크를 이용한 서브 마이크론 패턴 형성방법
KR950012541B1 (ko) 반도체 소자의 미세패턴 형성방법
KR0138066B1 (ko) 위상반전마스크 제작 방법
JP2739793B2 (ja) 三相型位相シフトレチクルの製造方法
KR100310942B1 (ko) 초전도 소자의 포토리소그라피 방법
KR100563819B1 (ko) 반도체소자의 반사방지막 제조방법
JPH09129604A (ja) 半導体装置の微細パターンの形成方法
KR100190369B1 (ko) 반도체 장치의 피에스지막 패턴 형성방법
KR100524811B1 (ko) 반도체장치의미세패턴형성방법
JP2882215B2 (ja) 位相シフトレチクルの製造方法
KR100928513B1 (ko) 반도체 소자의 제조방법
JP2713061B2 (ja) レジストパターンの形成方法
JPH05267253A (ja) 半導体装置の製造方法
JPH0817797A (ja) 半導体装置のコンタクトホール形成方法及びメタル配線パターン形成方法
KR19980054470A (ko) 포토레지스트 패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980929

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee