[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR910005615B1 - 프로그래머블 순차코오드 인식회로 - Google Patents

프로그래머블 순차코오드 인식회로 Download PDF

Info

Publication number
KR910005615B1
KR910005615B1 KR1019880008954A KR880008954A KR910005615B1 KR 910005615 B1 KR910005615 B1 KR 910005615B1 KR 1019880008954 A KR1019880008954 A KR 1019880008954A KR 880008954 A KR880008954 A KR 880008954A KR 910005615 B1 KR910005615 B1 KR 910005615B1
Authority
KR
South Korea
Prior art keywords
code recognition
individual
recognition circuit
input
sequential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
KR1019880008954A
Other languages
English (en)
Other versions
KR900002574A (ko
Inventor
최정달
임형규
도재영
김진기
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR1019880008954A priority Critical patent/KR910005615B1/ko
Priority to US07/356,172 priority patent/US5015886A/en
Priority to DE3917945A priority patent/DE3917945C2/de
Priority to JP1139415A priority patent/JP2551659B2/ja
Priority to FR898907318A priority patent/FR2634299B1/fr
Priority to NL8901533A priority patent/NL193258C/nl
Priority to GB8916398A priority patent/GB2221072B/en
Publication of KR900002574A publication Critical patent/KR900002574A/ko
Application granted granted Critical
Publication of KR910005615B1 publication Critical patent/KR910005615B1/ko
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/02—Comparing digital values

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Logic Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Shift Register Type Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음.

Description

프로그래머블 순차코오드 인식회로
제1도는 본 발명의 블록다이어그램.
제2도는 본 발명의 개별코오드 인식회로도의 일실시예.
제3도는 본 발명의 순차인식회로도의 일실시예.
제4도는 제3도의 시프트레지스터에 대한 내부회로도.
제5도는 본 발명의 전체동작을 나타낸 타임차트이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 개별코오드 인식회로 20 : 순차인식회로
I1, I2, I3… : 인버터 NO1, NO2… :노아게이트
M1, M2, M3: MOS 트랜지스터 NA1, NA2: 낸드게이트
DL1, DL2,…DLM: 데코딩로직 SR1, SR2,…SRM: 시프트 레지스터
본 발명은 복수의 동작모우드를 가진 반도체 소자에서 테스트 모우드를 포함하는 침의 특징 모우드가 선택 될수있게 한 프로그리머블(PROGRAMMABLE) 순차 코오드 인식회로에 관한 것이다.
반도체 소자에서 테스트 모우드를 포함하는 칩의 특징 모우드가 있는 경우 이를 선택하는데에는 전용의 패드(PAD)를 이용하는 방법과, 고전압을 이용하는 방법등이 있다. 그러나 전자에서 전용의 패드를 이용하는 방법은 각 모우드마다 전용의 패드가 필요하여 팩캐지후 테스트가 불가능하거나 팩캐지핀수가 증가되는 문제점이 있으며, 후자의 경우에 고전압원을 이용하는 방법은 밀도의 고전압원을 필요로하는 단점이 있는 것이었다.
본 발명의 목적은 순차적인 개별입력코오드를 인식하여 특징코오드에 상응하는 모우드를 선택하여 팩캐지후에도 테스트가 가능하고 고전압원이 필요없이 원하는 동작모우드를 선택할 수 있는 프로그래머블 순차코오드 인식회로를 제공하고자 하는 것이다.
본 발명의 또다른 목적은 개별코오드를프로그램이 가능하도록 개별칩마다 다른 입력순차코오드를 가질수 있는 프로그래머블 순차코오드 인식회로를 제공함에 있다.
이와같은 본 발명은 입력조항에 의해 개별코오드를 인식하고 인식된 개별코오드의 정해진 순차적 입력에 의해서만 원하는 출력이 나오도록 구성되어져 입력조합의 순서가 특징모우드에 상응할 경우에만 특정모우드가 선택될 수 있도록 하고 그 입력조합을 프로그램이 가능하게 하여 개별의 칩마다 다른 인식코오드를 가질수 있도록 함으로써 달성될 수 있다.
본 발명의 특징은 복수개의 동작모우드를 가지는 반도체 소자에 있어서, 개개의 입력코오드를 인식하는 개별코오드 인식회로와, 개별코오드의 정해진 순서를 인식하는 순차인식회로와로 구성되어 순차적으로 입력되는 입력조합에 의하여 특정모우드가 선택되도록 한 것에 있다. 이하 본 발명의 실시예를 첨부된 도면에 따라서 상세하게 설명하면 다음과 같다.
본 발명의 전체구성도는 제1도의 블록 다이어그램도로서 나타내고 있는 것으로 이들의 구성은 개개의 입력코오드를 인식하는 개별코오드 인식회로(10)와, 개별코오드의 정해진 순서를 인식하는 순차인식회로(20)로 구성된다. 개별코오드 인식회로(10)는 버퍼를 통한 출력이나 프로그래머블 소자조합의 출력을 단순한 로직회로의 조합을 통하여, 데코딩 되게 한후 각 코오드에 상응하는 출력이 발생되도록 구성된 것으로 제2도에서 일실시예를 나타내고 있다. 즉 버퍼용 인버터(I1,I2,…In)와 로직회로는 노아게이트(NO1)(NO2), 인버터(I5-I9)로 구성되나, 프로그램되는 상태에따라 다른 로직회로로 변경시킬수 있다. 순차인식회로(20)는 시프트래지스터(SR1,SR2…SRM)와 데코딩로직(D1,D2…DM)으로 구성되며, 최종단에 노아게이트(NO3)(NO4)로 구성된 렛치회로가 연결된다. 여기서 시프트래지스터(SR1,SR2…SRM)는 개별코오드 인식회로(10)의 개별코오드와 같은 수로 순서적으로 연결시키며 각 시프트레지스터 사이에는 대코딩로직(DL1,DL2…)이 연결 구성된다. 또한 각각의 시프트레지스터(SR1SR2,…SRM)는 제4도와 같이 구성되어 있는 것으로 클럭(ø)(ø)에 의하여 구동되는 MOS 트랜지스터(M1-M4)와, 인버터(I9)(I10)에 연결되고 렛치(LATCH)출력에 의하여 구동되는 낸드게이트(NA1)(NA2)로 구성되어 있다.
이와 같이 구성된 본 발명에서 입력의 조합에 의하여 첫 번째 코오드(code)가 입력되면 개별코오드 인식회로(10)의 출력단자(Ω1)로 H레벨의 펄스를 출력시키게 된다. 이 펄스가 순차 인식회로(20)에 입력되면 제3도에서 데코딩 로직(DL1)의 인버터(I11)(I12)를 통한 출력과, 래치신호(LATCH)와, 클럭(ø)의 첫 번째 플링에이지 신호에 의하여 시프트레지스터(SR1)의 출력 (D1)이 데코딩 로직(DL2)으로 입력된다. 이 로직「1」의 데코딩 로직(DL2)신호는 시프트레지스터(SR2)로 시프트되고 두 번째 입력코오드가 입력되면 개별코오드 인식회로(10)의 출력단자(Ω2) 출력과, 클럭(ø)의 두 번째 플링에이지신호에 의하여 시프트레지스터(SR1)의 출력(D2)이 H레벨이되어 데코딩 로직(DL3)에 입력된다.
이와같이 계속적으로 입력되는 특정한 입력코오드와, 특정입력코오드의 정해진 순서에 의해 다음단의 시프트레지스터로 전단의 시프트레지스터의 출력이 시프트되어 최종단의 출력이 노아게이트(NO3)(NO4)로 구성된 랫치회로에 랫치되어 원하는 동작모우드로 들어가게 된다. 이때 만약 특정된 입력코오드가 정해진 순서로 입력되지 않은 경우에는 그 시점에서 시프트레지스터(SR1)의 출력(D1)이 시프트되는 것을 중지하게 되어 모든 시프트레지스터는 초기상태로 리셋트되므로 선택하고자 하는 모두가 인에이블 되지 않는다. 따라서 본 발명은 제2도의 개별코오드 인식회로를 프로그램로직회로로 구성하고 이를 프로그램 함으로써 원하는 모우드를 선택할 수 있게된다.
이상에서와 같이 본 발명은 입력조합에의하여 개별코오드를 인식하고 인식된 개별코오드의 정해진 순차적 입력에 의하여만 원하는 모우드가 선택될 수가 있는 것으로 부가적인 패드 또는 고전원이 필요없이 입력갯수와 순서배열이 총경우의 수 즉(2n)m만큼의 복수선택 모우드를 가질수가 있으며, 특정동작을 방지시키는 제어기능에 사용할 수가 있다. 일예로서 EPROM, EERMOM등과 같은 비휘발성 기억소자에서 기록된 데이터의 무단빈조 및 복사를 방지하는 기능에도 사용할 수 있다. 또한 특정 모우드를 프로그램이 가능한 입력조합으로 얻을 수 있어 프로그램 로직어레이 또는 프로그램 어레이로직에서 특정 모우드를 선택할 수 있는 코오드를 임의로 변경시킬 수 있는 이점이 있다.

Claims (3)

  1. 복수개의 동작모우드를 가지는 반도체 소자에 있어서, 개개의 입력코오드를 인식하는 개별코오드 인식회로(10)와, 개별코오드의 정해진 순서를 인식하는 순차인식회로(20)와로 구성되어, 순서적으로 입력되는 입력조합에 의하여 특정 모우드가 선택되게 한 것을 특징으로 하는 프로그래머블 순차코오드 인식회로.
  2. 제1항에 있어서, 개별코오드 인식회로(10)의 개별코오드 수와같은 시프트레지스터(SR1,SR2,…SRM)를 순서적으로 연결하고 그 입력이 전단의 출력과 대응되는 개별코오드 인식회로(10)의 출력에 의하여 제어되는 것을 특징으로하는 프로그래머블 순차코오드 인식회로.
  3. 제1항에 있어서, 개별코오드 인식회로(10)는 프로그램 로직어레이의 로직소자들로 구성시켜 프로그램이 가능하도록 한 프로그래머블 순차코오드 인식회로.
KR1019880008954A 1988-07-18 1988-07-18 프로그래머블 순차코오드 인식회로 Expired KR910005615B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019880008954A KR910005615B1 (ko) 1988-07-18 1988-07-18 프로그래머블 순차코오드 인식회로
US07/356,172 US5015886A (en) 1988-07-18 1989-05-24 Programmable sequential-code recognition circuit
DE3917945A DE3917945C2 (de) 1988-07-18 1989-06-01 Schaltung zum Erzeugen eines Betriebsartauswahlsignals
JP1139415A JP2551659B2 (ja) 1988-07-18 1989-06-02 半導体デバイスの動作モード選択回路
FR898907318A FR2634299B1 (fr) 1988-07-18 1989-06-02 Circuit de reconnaissance de codes sequentiels programmables
NL8901533A NL193258C (nl) 1988-07-18 1989-06-16 Keten voor het kiezen van een werkingsmodus.
GB8916398A GB2221072B (en) 1988-07-18 1989-07-18 Programmable sequential-code recognition circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880008954A KR910005615B1 (ko) 1988-07-18 1988-07-18 프로그래머블 순차코오드 인식회로

Publications (2)

Publication Number Publication Date
KR900002574A KR900002574A (ko) 1990-02-28
KR910005615B1 true KR910005615B1 (ko) 1991-07-31

Family

ID=19276182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880008954A Expired KR910005615B1 (ko) 1988-07-18 1988-07-18 프로그래머블 순차코오드 인식회로

Country Status (7)

Country Link
US (1) US5015886A (ko)
JP (1) JP2551659B2 (ko)
KR (1) KR910005615B1 (ko)
DE (1) DE3917945C2 (ko)
FR (1) FR2634299B1 (ko)
GB (1) GB2221072B (ko)
NL (1) NL193258C (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831529B2 (ja) * 1989-11-20 1996-03-27 株式会社東芝 半導体集積回路装置の論理プログラム方法
US5379404A (en) * 1990-03-16 1995-01-03 Motorola, Inc. Plug code for automatically recognizing and configuring both non-microprocessor and microprocessor based radio frequency communication devices
NL9001333A (nl) * 1990-06-13 1992-01-02 Philips Nv Werkwijze voor het besturen van een zelftest in een dataverwerkend systeem en dataverwerkend systeem geschikt voor deze werkwijze.
US5072137A (en) * 1990-08-17 1991-12-10 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with a clocked access code for test mode entry
DE69120483T2 (de) * 1990-08-17 1996-11-14 Sgs Thomson Microelectronics Halbleiter-Speicher mit unterdrücktem Testmodus-Eingang während des Strom-Einschaltens
US5161159A (en) * 1990-08-17 1992-11-03 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with multiple clocking for test mode entry
US5072138A (en) * 1990-08-17 1991-12-10 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with sequential clocked access codes for test mode entry
US5412260A (en) * 1991-05-03 1995-05-02 Lattice Semiconductor Corporation Multiplexed control pins for in-system programming and boundary scan state machines in a high density programmable logic device
US5237218A (en) * 1991-05-03 1993-08-17 Lattice Semiconductor Corporation Structure and method for multiplexing pins for in-system programming
US5471481A (en) * 1992-05-18 1995-11-28 Sony Corporation Testing method for electronic apparatus
EP0618530A1 (en) * 1993-03-30 1994-10-05 Koninklijke Philips Electronics N.V. Finite state machine with means for the reduction of noise effects
US5488318A (en) * 1994-10-04 1996-01-30 Texas Instruments Multifunction register
JPH09167483A (ja) * 1995-12-19 1997-06-24 Mitsubishi Electric Corp 動作モード設定回路
KR100878663B1 (ko) * 2002-10-07 2009-01-15 주식회사 포스코 고효율 용강 정련방법
US7508943B2 (en) 2003-05-16 2009-03-24 Mo-Dv, Inc. Multimedia storage systems and methods
US8181703B2 (en) * 2003-05-16 2012-05-22 Halliburton Energy Services, Inc. Method useful for controlling fluid loss in subterranean formations
JP4321608B2 (ja) 2007-02-28 2009-08-26 ブラザー工業株式会社 シート搬送装置及び画像読取装置。
US9552855B2 (en) * 2009-06-26 2017-01-24 Mo-Dv, Inc. Accessing a serial number of a removable non-volatile memory device
US8751795B2 (en) 2010-09-14 2014-06-10 Mo-Dv, Inc. Secure transfer and tracking of data using removable non-volatile memory devices
KR20170007927A (ko) * 2015-07-13 2017-01-23 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR102375054B1 (ko) * 2015-12-11 2022-03-17 에스케이하이닉스 주식회사 테스트 모드 설정회로 및 이를 포함하는 반도체 장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3374466A (en) * 1965-05-10 1968-03-19 Ibm Data processing system
AU474461B2 (en) * 1972-06-30 1976-07-22 Notifier Company Method and apparatus for operating authorization control systems
US3839710A (en) * 1973-01-04 1974-10-01 Rusco Ind Inc Access apparatus control system
US3922508A (en) * 1974-01-14 1975-11-25 Magnetic Controls Co Coded telephone line testing equipment
CH622901A5 (ko) * 1977-10-11 1981-04-30 Fast Digital Syst
JPS5745944A (en) * 1980-09-02 1982-03-16 Toshiba Corp Semiconductor integrated circuit device
US4431991A (en) * 1981-10-13 1984-02-14 Motorola, Inc. Encoder for transmitted message deactivation code
US4427980A (en) * 1981-10-13 1984-01-24 Motorola, Inc. Encoder for transmitted message activation code
DE3232215A1 (de) * 1982-08-30 1984-03-01 Siemens AG, 1000 Berlin und 8000 München Monolithisch integrierte digitale halbleiterschaltung
EP0158311A3 (en) * 1984-04-06 1989-04-26 Nec Corporation Apparatus for retrieving character strings
EP0196171B1 (en) * 1985-03-23 1991-11-06 International Computers Limited Digital integrated circuits
US4802133A (en) * 1985-03-26 1989-01-31 Kabushiki Kaisha Toshiba Logic circuit
JPS61247984A (ja) * 1985-04-26 1986-11-05 Toshiba Corp テスト回路
GB8518859D0 (en) * 1985-07-25 1985-08-29 Int Computers Ltd Digital integrated circuits
JPS62182937A (ja) * 1986-02-07 1987-08-11 Toshiba Corp テストモ−ド設定回路
US4772811A (en) * 1986-07-04 1988-09-20 Ricoh Company, Ltd. Programmable logic device
US4873671A (en) * 1988-01-28 1989-10-10 National Semiconductor Corporation Sequential read access of serial memories with a user defined starting address

Also Published As

Publication number Publication date
JPH0247575A (ja) 1990-02-16
FR2634299B1 (fr) 1993-04-23
JP2551659B2 (ja) 1996-11-06
GB8916398D0 (en) 1989-09-06
FR2634299A1 (fr) 1990-01-19
GB2221072B (en) 1992-04-08
US5015886A (en) 1991-05-14
NL193258C (nl) 1999-04-02
KR900002574A (ko) 1990-02-28
DE3917945C2 (de) 1994-08-18
NL8901533A (nl) 1990-02-16
DE3917945A1 (de) 1990-01-25
NL193258B (nl) 1998-12-01
GB2221072A (en) 1990-01-24

Similar Documents

Publication Publication Date Title
KR910005615B1 (ko) 프로그래머블 순차코오드 인식회로
US5224070A (en) Apparatus for determining the conditions of programming circuitry used with flash EEPROM memory
US4445204A (en) Memory device
US5650734A (en) Programming programmable transistor devices using state machines
JP2607470B2 (ja) プログラム可能な論理装置
US6222757B1 (en) Configuration memory architecture for FPGA
US6798272B2 (en) Shift register for sequential fuse latch operation
US4084152A (en) Time shared programmable logic array
GB2264578A (en) Nonvolatile semiconductor memory
US4930107A (en) Method and apparatus for programming and verifying programmable elements in programmable devices
US20070201259A1 (en) Method and Apparatus for Programming and Reading Codes on an Array of Fuses
EP0306990A2 (en) Semiconductor memory device with dummy cell array
US5452229A (en) Programmable integrated-circuit switch
US5384749A (en) Circuit for the management of memory words
KR0146544B1 (ko) 다수개의 스위칭 수단을 가지는 다용도 패드를 구비한 반도체 메모리장치
KR0133450B1 (ko) 불휘발성 반도체 기억장치 및 그 시험방법
US4431926A (en) Counter controlled signal generator
US6324626B1 (en) Semiconductor memory
US5381551A (en) Semiconductor integrated circuit including an arbitrate circuit for giving priority to a plurality of request signals
EP0383952A1 (en) Constitution for expanding logic scale of a programmable logic array
KR100313555B1 (ko) 소거기능의테스트용테스트회로를가진비휘발성반도체메모리
EP0642135B1 (en) A nonvolatile semiconductor memory and its test method
US5027322A (en) Circuit configuration for identification of integrated semiconductor circuitries
US5384732A (en) Semiconductor device comprising a function change over switching circuit having a non-volatile storage device
EP0811917A1 (en) Circuit for transferring redundancy data of a redundancy circuit inside a memory device by means of a time-shared approach

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19880718

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19880718

Comment text: Request for Examination of Application

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 19890324

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19910629

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19911023

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19920104

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19920104

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19940721

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19941221

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 19960628

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 19970630

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 19980630

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 19990614

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20000615

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20010607

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20020605

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20030609

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20040329

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20050607

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20060630

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20070612

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20070612

Start annual number: 17

End annual number: 17

EXPY Expiration of term
PC1801 Expiration of term

Termination date: 20090410

Termination category: Expiration of duration