[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR900012458A - 2진소스 신호 전송 시스템 - Google Patents

2진소스 신호 전송 시스템 Download PDF

Info

Publication number
KR900012458A
KR900012458A KR1019900000856A KR900000856A KR900012458A KR 900012458 A KR900012458 A KR 900012458A KR 1019900000856 A KR1019900000856 A KR 1019900000856A KR 900000856 A KR900000856 A KR 900000856A KR 900012458 A KR900012458 A KR 900012458A
Authority
KR
South Korea
Prior art keywords
source signal
data
signal
binary
decoder
Prior art date
Application number
KR1019900000856A
Other languages
English (en)
Other versions
KR0143075B1 (ko
Inventor
빌헬무스 마리아 베르크만스 요한네스
세이이찌 미따
모리스 이즈미따
노부까즈 도이
Original Assignee
원본미기재
엔.브이.필립스 글로아이람펜파브리켄
아오야마 하지메
가부시끼가이샤 히다찌 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 엔.브이.필립스 글로아이람펜파브리켄, 아오야마 하지메, 가부시끼가이샤 히다찌 세이사꾸쇼 filed Critical 원본미기재
Publication of KR900012458A publication Critical patent/KR900012458A/ko
Application granted granted Critical
Publication of KR0143075B1 publication Critical patent/KR0143075B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/497—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by correlative coding, e.g. partial response coding or echo modulation coding transmitters and receivers for partial response systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Error Detection And Correction (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

내용 없음

Description

2진소스 신호 전송 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 메모리와 함께 디코더와 검출기로 구성되는 재구성 회로를 가진 본 발명의 수신기를 블럭도로 도시한 도면, 제4도는 디코딩 규칙의 식별을 위한 시스템의 블럭도를 도시한 도면, 제5도는 본 발명에 따른 디코더의 블럭도를 도시한 도면, 제6도는 Miller-squared코드의 상태도를 도시한 도면.

Claims (4)

  1. 데이터 전송기로부터 노이즈 분산 채널을 통해 데이터 수신기로 2진 소스신호를 전송하기 위한 시스템으로서 상기 데이터 전송기는 소정의 심벌비율1/T에서의 2진 소스 신호를 심벌 비울 P/(NT)에서의 인코드된 2진 데이터 신호로 변환하는 슬라이딩 블럭인코더를 포함하며, 여기서 P 및 N은 N/P ≤2log⑶/2=0.79248인 정의 정수이며, 상기 채널은 인코드된 데이터 신호의 중간 심벌 간섭 및 노이즈를 유발시키며, 그리고 상기 데이터 수신기는 이퀼라이저 샘플러 및 심벌 비율 1/T로 2진 소스 신호를 재구성하는 재구성 회로를 종속(cascade)구성하며, 상기 재구성 회로는 메모리를 가진 디코더와 종속하는 검출기로 구성되는 반면에, 이퀼라이저, 샘플러 및 검출기는 심벌 비율 P/(2NT)로 3진 데이터 신호를 검출하기 위해 장치되는 것을 특징으로 하는 2진 소스신호 전송시스템.
  2. 제1항에 있어서, 메모리를 가진 상기 디코더는 심벌 비율 P/(2NT)로 클럭되는 시프트 레지스터, 길이 2NT의 연속구간동안에 상기 시프트 레지스터의 소정수의 M연속단의 출력을 저장할 버퍼, 엔트리가 2진소스 신호의 2N 연속 디지트의 추정치인 상기 버퍼의 내용으로 어드레스된 테이블과,연속적으로 어드레스된 테이블 엔트리로부터 데이터을 1/T로 디코더 출력신호를 형성할 선택 수단을 포함하는 것을 특징으로 하는 2진 소스신호 전송 시스템.
  3. 정수P가 짝수인 것으로 가정한 제1항에 있어서, 메모리를 가진 상기 디코더는 심벌 비율 P/(2NT)로 클럭되는 시프트 레지스터, 길이 NT의 연속구간동안에 상기 시프트 레지스터의 소정수의 M연속단의 출력을 저장할 버퍼, 엔트리가 2진 소스신호의 N연속디지트의 추정치인 상기 버퍼의 내용으로 어드레스된 테이블과 연속적으로 어드레된 테이블 엔트리로부터 데이터을 1/T로 디코더 출력신호를 형성할 선택수단을 포함하는 것을 특징으로 하는 2진 소스 신호 전송시스템.
  4. 데이터 전송기로부터 노이즈 분산채널을 통해 데이터 수신기로 2진 소스 신호를 전송하기 의한 시스템으로서, 상기 데이터 전송기는 소정의 심벌 비율 1/T에서의 2진소스 신호를 심벌 비율 P/(NT)에서의 인코드된 2진 데이타 신호로 변환하는 슬라이딩 블럭 인코더를 포함하며, 여기서 P 및 N은 N/P ≤2log⑶/2=0.79248 정의 정수이며, 상기 채널은 인코드된 데이터 신호의 중간 심벌 간섭 및 노이즈를 유발시키며, 그리고 상기 데이터 수신기는 이퀼라이저, 샘플러 및 심벌 비율 1/T로 2진 소스 신호를 재구성하는 재구성 회로를 종속구성하며, 상기 재구성 회로는 메모리를 가진 디코더와 종속하는 검출기로 구성되는 반면에, 이퀼라이저 및 샘벌러는 심플 비율 1/T로 필수적으로 3진 검출기 입력 신호를 형성하기 위해 장치되는 것을 특징으로 하는 2진 소스신호 전송 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900000856A 1989-01-27 1990-01-25 2진 소스 신호 전송 시스템 KR0143075B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP16486 1989-01-27
JP1016486A JP2834170B2 (ja) 1989-01-27 1989-01-27 ２値信号伝送システム
JP89-16486 1989-01-27

Publications (2)

Publication Number Publication Date
KR900012458A true KR900012458A (ko) 1990-08-04
KR0143075B1 KR0143075B1 (ko) 1998-08-01

Family

ID=11917612

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900000856A KR0143075B1 (ko) 1989-01-27 1990-01-25 2진 소스 신호 전송 시스템

Country Status (6)

Country Link
US (1) US5036524A (ko)
EP (1) EP0380172B1 (ko)
JP (1) JP2834170B2 (ko)
KR (1) KR0143075B1 (ko)
AT (1) ATE130715T1 (ko)
DE (1) DE69023675T2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100738966B1 (ko) * 2006-06-29 2007-07-12 주식회사 하이닉스반도체 Ｄｌｌ 회로 및 그 제어 방법
US7982511B2 (en) 2006-02-09 2011-07-19 Hynix Semiconductor Inc. DLL circuit and method of controlling the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06231406A (ja) * 1993-02-04 1994-08-19 Hitachi Ltd 磁気記録再生方法および磁気記録再生装置
US8941471B2 (en) * 2006-02-15 2015-01-27 Tyco Fire & Security Gmbh RF switched RFID multiplexer
US8903091B2 (en) * 2010-09-23 2014-12-02 Nucript LLC Optical system with imparted secure codes

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4376309A (en) * 1981-05-29 1983-03-08 Bell Telephone Laboratories, Incorporated Method and apparatus for signal-eye tracking in digital transmission systems
US4463344A (en) * 1981-12-31 1984-07-31 International Business Machines Corporation Method and apparatus for generating a noiseless sliding block code for a (2,7) channel with rate 1/2
US4564952A (en) * 1983-12-08 1986-01-14 At&T Bell Laboratories Compensation of filter symbol interference by adaptive estimation of received symbol sequences
US4775984A (en) * 1986-01-27 1988-10-04 Alcatel Cit Synchronous digital cable transmission system
NL8701331A (nl) * 1987-06-09 1989-01-02 Philips Nv Datatransmissiesysteem bevattende een beslissingsteruggekoppelde egalisator en gebruik makende van partieleresponsie technieken.

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7982511B2 (en) 2006-02-09 2011-07-19 Hynix Semiconductor Inc. DLL circuit and method of controlling the same
US8564341B2 (en) 2006-02-09 2013-10-22 Hynix Semiconductor Inc. DLL circuit and method of controlling the same
KR100738966B1 (ko) * 2006-06-29 2007-07-12 주식회사 하이닉스반도체 Ｄｌｌ 회로 및 그 제어 방법

Also Published As

Publication number Publication date
KR0143075B1 (ko) 1998-08-01
ATE130715T1 (de) 1995-12-15
EP0380172A2 (en) 1990-08-01
EP0380172A3 (en) 1991-11-13
DE69023675T2 (de) 1996-06-27
JP2834170B2 (ja) 1998-12-09
DE69023675D1 (de) 1996-01-04
JPH02199948A (ja) 1990-08-08
US5036524A (en) 1991-07-30
EP0380172B1 (en) 1995-11-22

Similar Documents

Publication Publication Date Title
KR870001523A (ko) 블록부호화장치
KR920011266A (ko) 디지탈 송수신 방법 및 장치
KR920017400A (ko) 서로 다른 유형의 콘벌루션 인코드 신호를 구별하기 위한 디코딩 장치 및 그의 방법
KR850005919A (ko) 정보 전달 방법 및 엔코딩 디코딩 장치
KR930015438A (ko) 데이타 심벌을 전송하는 전송 시스템
HK1139525A1 (en) Method and system for transmitting and receiving information using chain reaction codes
KR930001740A (ko) 고능률 부호화 신호 처리 장치
KR930022752A (ko) 입력 데이타 인코딩 방법 및 장치와, 데이타 함유 신호 처리 방법 및 장치
KR970017430A (ko) 디지털 데이터 채널 부호화 및 복호화방법과 그 장치
MX9600574A (es) Metodo y aparato de codificacion de señales, metodo y aparato de descodificacion de señales, y aparato de transmision de señales.
KR880701049A (ko) 디지탈 형식에 의한 정보 전송법
KR880009502A (ko) 정보 전송 방법 및 그 장치
KR850007354A (ko) 중간조 화면정보의 부호화전송방식
KR900012458A (ko) 2진소스 신호 전송 시스템
KR970014342A (ko) Rll코드 데이터를 위한 부호화 및 복호화장치
KR940017121A (ko) 가변길이부호 복호장치
KR950013084A (ko) 전송기, 수신기, 부호기, 및 디코더를 구비하여 구성된 전송장치
KR970055599A (ko) 전송 데이타 정형 장치
Otu et al. A joint source/channel coder with block constraints
RU95108557A (ru) Способ передачи и приема цифровой информации, способ синтеза кодового сигнала и устройство для осуществления способа передачи и приема цифровой информации
DE60128541D1 (de) Kodierungssystem zur gemeinsamen übertragung von daten-und takt-signalen über zwei leitungen
KR970072832A (ko) 맨해튼 또는 해밍 매트릭에 기초한 비터비 디코더를 위한 신호 디코딩 방법
SU902321A1 (ru) Способ формировани цифрового телевизионного сигнала
JPS57140070A (en) Decoder for picture signal
RU2014736C1 (ru) Способ передачи и приема дискретных сообщений и устройство для его осуществления

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020402

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee