[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR900002631B1 - 화상데이터의 처리방법 및 장치 - Google Patents

화상데이터의 처리방법 및 장치 Download PDF

Info

Publication number
KR900002631B1
KR900002631B1 KR1019850007197A KR850007197A KR900002631B1 KR 900002631 B1 KR900002631 B1 KR 900002631B1 KR 1019850007197 A KR1019850007197 A KR 1019850007197A KR 850007197 A KR850007197 A KR 850007197A KR 900002631 B1 KR900002631 B1 KR 900002631B1
Authority
KR
South Korea
Prior art keywords
address
memory
image
image data
processing
Prior art date
Application number
KR1019850007197A
Other languages
English (en)
Other versions
KR860005265A (ko
Inventor
토시후미 이노우에
미쯔히코 야마다
시게루 미키
Original Assignee
다이니뽄 스크린 세이죠 가부시끼가이샤
이시다 도꾸지로
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이니뽄 스크린 세이죠 가부시끼가이샤, 이시다 도꾸지로 filed Critical 다이니뽄 스크린 세이죠 가부시끼가이샤
Publication of KR860005265A publication Critical patent/KR860005265A/ko
Application granted granted Critical
Publication of KR900002631B1 publication Critical patent/KR900002631B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03HHOLOGRAPHIC PROCESSES OR APPARATUS
    • G03H1/00Holographic processes or apparatus using light, infrared or ultraviolet waves for obtaining holograms or for obtaining an image from them; Details peculiar thereto
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Image Input (AREA)
  • Memory System (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Processing (AREA)
  • Editing Of Facsimile Originals (AREA)

Abstract

내용 없음.

Description

화상데이터의 처리방법 및 장치
제 1 도는 본 발명에 따른 레이아우트 스캐너(layout scanner)의 기본구성을 나타내는 블록도.
제 2 도는 연산회로의 한실시예를 나타낸 블록도.
제 3 도는 화상의 크기를 나타낸 도면.
제 4 도는 애드레스 발생기의 제 1 실시예를 나타낸 블록도.
제 5 도는 제 4 도에 나타낸 스프트회로의 구체적인 한예를 나타낸 전기 회로도.
제 6 도는 제 2 형식의 애드레스 변환회로의 구체적 한예를 나타낸 전기 회로도.
제 7 도는 애드레스 발생기의 제 2 실시예를 나타낸 블록도.
제 8 도는 제 4 도 및 제 6 도에 나타낸 애드레스 변환회로를 결합하여 제 1, 제 2 메모리를 애드레스 지정하는 제 1 실시예를 나타낸 블록도.
제 9 도는 제 7 도의 애드레스 발생회로 및 애드레스 회로를 가지고 제 1, 제 2 메모리를 애드레스 지정하는 제 2 실시예를 나타낸 블록도.
제 10 도는 아핀(affine)변환회로의 실시예도.
제 11 도는 본 발명에 따른 처리 플로우챠트(flow chart).
제 12 도는 플로우챠트에 따른 구체적 화상처리의 한예를 나타낸 과정도.
제 13 도는 입력화상과 제 1 메모리의 크기를 나타낸 도면.
제 14 도는 면적(S)의 최대값을 구하는 방법을 설명하는 도면.
제 15 도는 수치형 어드레스 및 배열형 어드레스를 설명하는 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 입력 디스크 메모리 2 : 인터 페이스
3,11 : 데이터 I/O 레지스터 4 : 제 1 메모리
5 : 표시제어회로 6 : 컬러 모니터
7 : 연산회로 8 : 아핀 변환회로
9 : 애드레스 발생회로 10 : 제 2 메모리
13 : 출력 디스크 메모리 15 : 제어 메모리
16 : CPU 17 : 타블릿(tablet)
18 : 키이 보오드 19 : 순람 테이블(look up table)
20,21,22,47 : 버퍼 23,46 : 디코더(해독기)
24 : 입력 데이터 라인 25 : 출력 데이터 라인
44 : 카운터 45 : 시프트 회로
48 : 멀티플라이어(배수기) 49,53 : 가산기
50 : X카운터 51 : Y카운터
52 : 승산기
본 발명은 화성처리 장치나 인쇄 제판용(製版用) 레이아우트 스캐너에 의해서 처리되는 고밀도 화상의 처리방법 및 장치에 관한 것이다.
최근, 컬러 제판용 장치로서, 컴퓨터화된 화상처리 장치를 이용하여 복수(復數)의 원화(原畵) 개개에 화상처리를 행하고, 처리된 화상들을 집합(어셈블리(assembly)라 함)하여, 단일페이지로된 레이아우트를 얻는 레이아우트 스캐너 시스템("토탈 스캐너 시스템")이라고도 함)이 출현하고 있다.
종래의 레이아우트 스캐너 시스템에서는, 스캐너에 의해서 얻어지는 고밀도 화상의 화소에 대한 여러 종류의 화상처리(예를들면 회전, 확대, 축소, 변형)는 오퍼레이터의 조작단계에서 모니터에 화상을 표시할 수 있는 분량만큼, 애드레스 공간이 고정된 2차원 형상의 버퍼 메모리의 용량에 따라서 처리해야할 화상을 분할하고, 그 화상분할 처리를 하나의 화상에 대하여 버퍼 메모리의 용량에 따라서 여러번 반복하여 처리하든지, 또는 고밀도 화상의 화소를 감소시키든지, 또는 여러개의 화소를 평균한다든지 하여 화상을 미리 압축하여 버퍼 메모리에 저장하여 그 압축된 화상을 컬러 모니터상에 표시하며, 그 표시된 화상에 대하여 필요하면 오퍼레이터의 지시에 따라서 필요하면 오퍼레이터의 지시에 따라서 필요한 화상처리를 하고 ; 그후 컴퓨터의 소프트웨어에 의한 화상데이터 처리기능을 이용하여 실제의 고밀도 화상을 지닌 미세한 화소 레벨로 오퍼레이터가 조작한 내용에 의거하여 분할된 화상을 차례로 버퍼메모리에 입력하고 ; 분할된 화상을 재차 화상처리를 하였었다.
전술한 바와같이 화상처리된 하나 혹은 여러개의 화상들에 대해서 단일 페이지 전체를 집판하며 고정밀도를 지닌 단일페이지의 인쇄물을 만들었었다.
그러나, 전술한 화상처리 방법은, 회전이나 변형, 확대, 축소 등과 같은 다양한 형태로 좌표 변환처리를 하게 되면, 그 처리를 하는데 시간이 많이 걸린다는 결점이 있다.
본 발명의 목적은 고밀도이며 대용량의 화면에 대하여 전술한 회전이나 변형, 확대, 축소 등의 화상처리를 용량이 정해진 화상메로리를 이용하여 실행하는 경우에, 그 처리시간을 단축할 수 있는 방법을 제공하는데 있다.
즉, 아핀 변환은, 고밀도 화상의 화소 개개의 좌표를 다른 좌표계로 직접적으로 이동시키는 좌표 변환이므로, 고속으로 액서스(판독 및 기록)할수 있는 2차원의 버퍼 메모리가 적어도 2개이상 필요하다.
종래의 화상처리용 버퍼메모리로는, 아핀 변환에 의해 처리되거나 처리된 화상의 크기가 각 차원(좌표축)의 애드레스 길이를 고정시킨 2차원 배열의 크기와 정합하지 않는다.
그래서 한개의 화상을 여러개로 분할하여, 반복하여 처리할 때 또는 메모리 용량보다 큰 화상을 고정된 애드레스 길이에 따라서 단순하게 분할하여 아핀변환으로 회전처리를 할 때등 메모리 공간을 차지하는 유효화상 영역이 경우에 따라서는 대단히 적어진다는 결점을 해결하는 것이다.
본 발명은, 처리 대상이 되는 한 개의 화상을 여러개로 분할하고, 그 분할된 화상을 한정된 메모리 공간에서 화상처리하며, 특히 여러개의 버퍼메모리 안에서 고속의 아핀변환 처리가 이루어질 때 양 버퍼메모리의 메모리 공간을 가장 유효하게 이용하여 원래의 화상의 분할수를 감소시키므로써 처리시간의 단축을 도모하는 방법이다.
상기 버퍼메모리를 두 개 사용하여 하나의 버퍼메모리에는 아핀변환 전의 화상을 기입한다.
이 버퍼메모리의 형상은 변환전의 화상이 메모리공간에서 차지하는 유효처리 영역이 최대가 되도록 설정한다.
또 하나의 버퍼메모리에는 아핀변환후 화상을 기입한다. 이 버퍼메모리의 형상은 사전에 아핀 변환후에 화상형상을좌표 계산으로 구해두고, 그 구한형상이 메모리 공간에 유효영역으로서 최대가 되도록 설정한다.
이상과 같이 하여 두 개의 버퍼메모리 형상을 설정하고, 실제로 아핀 변환 처리를 하면 1회의 실행으로 다수의 화면 데이터를 아핀변환할 수 있다.
실제로는, 전술한 방법을 기본으로 하고, 고밀도이며 대용량인 화상에 대하여 회전과 변형, 확대, 축소 등의 화상처리를 용량이 정해진 화상메모리를 사용하여 실행하는 경우에, 대용량의 화상을 분할하여 반복처리하는 방법이다.
제 1 도는 본 발명에 빠른 화상데이터 처리장치를 주요부에 포함한 레이아우트 스캐너 시스템의 기본구성도이다.
"1"은 판독 및 기록속도가 저속이고 대용량인 입력메모리로서, 주로 자기 디스크 메모리가 이용되며, 이 입력 디스크 메모리(1)에는 도시하지 않는 컬러스캐너에 의해서 처리를 요하는 원화를 주사한 원화의 고밀도 화상데이터(이하 "원화상"이라함)가 저장되어 있다.
입력 디스크 메모리(1)에 의해 판독된 원화상 혹은 그 일부인 부분화상은 인터페이스(2)를 통해서 제 1 메모리(4)의 데이터 I/O 레지스터(3)에 입력되고 통상의 애드레스 장치에 의해서 제 1 메모리(4)의 애드레스 지정에 따라 제 1 메모리(4)로 로우드(load)된다.
이제 1 메모리에 로우드된 화상을 표시하는 경우에는, 비데오 메모리 판독장치에 의해 비데오 주파수와 동기화하여 제 1 메모리(4)로부터 판독된 화상은 표시 제어회로(5)로 보내어지며, 컬러 모니터(6)에 영상으로 표시된다.
이 제 1 메모리(4)내에 있는 화상을 표시하는데 있어서, 필요에 따라 제 2 메모리(10)나 제어메모리(15)의 내용을 동시에 판독하며, 제 2 메모리(10)내의 화상과의 합성표시 또는 제어메모리(15)의 내용을 이용한 마스킹 제어를 행할 수 있다.
이들 화상표시에 관해서는 일반적인 기술이며, 본 발명의 본질과는 직접적인 관계가 없으므로 도시와 설명은 생략한다.
화상표시를 할 때에, 제 1 메모리(4)나 다른 2개의 메모리(10)(15)의 2차원 배열 크기는 표시화면에 일치시킨다.
즉, 각 메모리(4)(10)(15)의 좌표계와 컬러모니터(6)의 좌표계는 1 : 1로 대응시키고, 또한 본 설명에서는 메모리 및 표시화면의 크기는 정사각형을 이용하기로 한다.
또한, 나중에 기술하는 본 발명과 관련되는 메모리의 애드레스 지정방법에 있어서, 메모리 영역의 크기를 2차원적으로 변화시키는 모우드는, 화상을 단순하게 모니터할 경우에는 사용되지 않는다.
또한, 일반적으로 이용할 수 있는 비데오메모리의 크기로서 1024×1024 화소용량을 지니는 것을 예를 들어서 설명한다.
전술한 비데오 메모리의 크기(사이즈)에 대해 말하면, 컬러 모니터(6)의 분해능에 있어서 인쇄용으로 이용되는 컬러스캐너에 의해 색분해되고, 샘플링된 원화상의 각 화소의 크기는 대개 50μ㎡이고, 크기가 10㎠인 그림(화상)이라도, 2000×2000 정도의 화소로 되므로 원화상 전체를, 제 1 메모리를 비데오메모리로서 사용할 때, 제 1 메모리(4)내에 전체화상을 모두 기억시킬 수 없고, 또한 기억할 수 있다고 해도 화상 전체를 한꺼번에 모니터에 표시할 수 없는 것이 보통이다.
따라서 여기서는 보통으로 제 1 메모리의 내용전체를 표시할 수 있는 경우에 대하여 설명하겠다.
이를 위해서 인터페이스(2)에서는, 원화상의 화소를 일정한 간격으로 뺀다든지 또는 여러개의 화소 데이터를 평균하여 그 평균 데이터를 하나의 화소에 대응시킨다든지 하여 원화상을 압축하는 기능을 지니게 하여 원화상 전체를 컬러모니터(6)로 표시할 수 있도록 한다.
그러나, 원화상에 대한 최종적인 화상데이터의 연산처리는 이와같은 방식으로 화소를 빼거나 압축한 화상으로 행할 수는 없고, 원화상이 지니고 있는 고밀도의 화소전부에 대하여 화소한개에 대한 데이터 처리를 할 필요가 있다.
따라서, 정밀한 화상처리를 원화상에 대하여 실시하기 위해서, 원화상을 여러개로 분할하여 그 분할된 화상마다 필요한 화상처리를 하고 난후 그것을 반복하여 처리해야 한다.
본 발명은 이와같은 화상처리를 고속으로 하는 것을 하나의 목적으로 하고 있다.
이 방법에 대한 본 발명의 구체적인 실시예는 나중에 상세하게 설명하겠다.
또한, 본 발명을 주요부에 이용한 레이아우트 스캐너 시스템의 전체적인 동작을 제 1 도에 의거하여 설명하기로 한다.
제 1 메모리(4)로 로우드된 화상데이터는 필요에 따라서 각종 화상처리 할수 있다.
예를들면 제 1 메모리(4)안의 화상의 각 화소데이터는 애드레스 발생회로(9)가 애드레스 지정하는 소정의 순서로 순차적으로 판독되어지고 그 판독된 화상 데이터는 데이터 I/O 레지스터(3)를 통해서 연산회로(7)로 들어가고, 그 연산회로(7)에서 필요한 데이터 처리가 되어진후, 데이터 I/O 레지스터(11)를 통해서 애드레스 발생회로(9)가 애드레스 지정하는 제 2 메모리(10)에 기록된다.
이 메모리 간의 전송은 제 1 메모리(4) 또는 제 2 메모리(10) 혹은 제 1 과 제 2 메모리(4)(10) 양쪽의 전체 메모리 영역에 대하여 데이터가 차례로 전송되어 처리가 종료된다.
연산회로(7)는 예를들면 제 2 도에 나타낸 바와같이 파이프라인 처리가 가능한 구조로 되어 있다.
제 2 도에서, 연산회로(7)의 입력데이터 라인(24)으로부터 입력된 데이터는, 데이터 처리 내용에 따른 각종의 연산모듈(module)(19)(26)로 연산된다.
예를들면 계조(階調)변경을 할 경우에는 연산모듈(19)에 일반적으로 순람 테이블(look up table)이 이용되며, 그 순람 테이블(19)에는, 마이크로 프로세서 등으로 구성되는 본 화상처리 시스템을 통괄 제어하는 중앙처리장치(이하 "CPU"라함)(16)에 의해 미리 계조변경에 관련된 소정의 변경특성 참조데이터가 기억되어 있다.
그리고, 연산모듈(19)에 의해서 데이터 처리를 요할 때, 계조 변경을 하는 연산 모우드로서, CPU(16)가 버퍼(21)를 오픈하는 제어 코우드를 디코더(23)에 출력해두며, 이때 디코더(23)에서 디코딩되는 제어코우드는 다른 버퍼(20)(22)를 디스에이블시켜서 데이터를 보내지 않게 한다.
연산 모우드의 지정은 적당한 수의 비트의 제어 코우드로 보내어지고, 그 제어 코우드는 디코더(23)에서 디코딩되어, 연산모우드로 처리내용이 지정된 연산모듈의 출력쪽 버퍼를 인에이블시키게 한다.
처리를 요하는 화상데이터는, 입력 데이터 라인(24)를 통하여 순람 테이블(19)을 참조하여 소정의 화상데이터로 변환되어, 그 변환 처리된 화상데이터는 버퍼(21)로부터 출력데이터 라인(25)으로 출력된다.
이들 연산회로(7)는 파이프라인 동작을 행한다.
연산회로(7)는 입력라인(24)과 출력라인(25)을 직접 접속하는 버퍼(20)를 갖추고 있으며, 이 버퍼(20)는 연산하지 않은 패스 모우드(pass mode)가 지정되었을 때 인에이블 된다.
이것은, 예를들면 나중에 기술하는 아핀 변환처리등으로, 제 1 메모리(4) 좌표상에 있는 일부의 화상데이터를 제 2 메모리(10)의 좌표상으로 화상데이터 자체를 가공하지 않고 좌표변환을 할 경우등에 이 패스 모우드를 이용하고 있다.
또한, 연산회로(7)는 파이프라인 처리를 할수 있으며, 다른 각종 연산을 하기 위한 연산 모듈(26)을 구비하고 있는데 이와같은 연산 모듈(26)은 필요한 연산의 내용에 따라서 증설된다.
예를들면, 연산 모듈(26)의 연산기능으로서는 컬러 마스킹 보정, 색의 수정, 바탕색 제거, 색상 판별등 컬러 데이터에 관한 처리 및 윤곽선 강조 등의 필터처리, 및 제어메모리(15)로 마스크화상을 추출하는 것과 같은 마스크 제어처리등이 있으며, 이 연산기능을 얻기 위한 하아드웨어 구성으로서는 전술한 순람 테이블, 논리게이트 소자에 의한 가감승제용의 연산기, 비교기, 그외 파이프라인 처리를 할수 있는 데이터 연산기능이 있는 IC 소자등으로 구성된다.
또한, 연산모듈(26)의 시스템 효율은 제 1과 제 2 메모리(4)(10)의 애드레스 타이밍과 동기화되는 것이 용이하므로 비교적 폭넓고 자유롭게 선택할 수 있다.
이들 증설된 각 연산 모듈(26)의 다음단에는 버퍼(22)와 동일한 버퍼가 증설된다.
이와같이 하여 연산된 결과는 제 2 메모리(10)에 기억된다.
이 화상처리 시스템에서는 제 1 메모리(4)의 기억내용을 모니터(6)에 표시한다든지, 제 2 메모리(10)의 기억내용을 모니터(6)에 표시한다든지 하므로써 처리전후의 화상상태를 눈으로 확인할 수 있다.
처리를 요하는 화상중 특정한 영역만을 처리하고자 할 경우에는 미리 CPU(16)에 의해서 제어 메모리(15)에 1 애드레스 당 1 비트의 마스크 데이터를 기억시켜 두고, 제 1 메모리(4)와 제어 메모리(15)로부터 애드레스에 공통인 데이터를 동시에 독출하고, 그때 제어 메모리(15)로부터의 데이터가 마스크 디스에이블 비트일 때, 예를들면 논리 "1"일때는, 연산회로(7)에 의해서 연산처리 되도록 순람 테이블(19), 버퍼(21) 혹은 다른 연산모듈(26), 버퍼(22)를 해당비트로 인에이블시키고, 또한 데이터가 마스크 인에이블비트에서 논리 "0"일때는 버퍼(20)를 인에이블시켜, 연산처리를 패스 모우드로 하여 연산처리하지 않고 제 2 메모리(10)로 보내어 기억시킨다.
이와같은 제어를 하는 것도 본 화상처리 시스템은 가능하다.
이때, 제어 메모리(15)로부터의 마스크 데이터는 데이터 I/O 레지스터(14)를 통해서 연산회로(7)의 디코더(23)로, 다른 연산 모우드를 표시하는 코우드와 함께 보내어 진다.
제어 메모리(15)내의 데이터는 CPU(16)를 통해서 미리 기억되고 있는 셈인데, 입력 단말기인 데이터 타블릿(17)이나 키이보오드(18)를 통해 오퍼레이터가 입력하는 명령 및 곡선등을 그리기 위한 함수 지정과, 그 함수의 피라미터 및 좌표값 데이터 등에 따라서, CPU(16)는 예를들면 제 1 또는 제 2 메모리(4)(5)의 애드레스 공간에 대응한 2차원 좌표에 폐곡선을 그리고, 그려진 폐곡선을 포함하는 내부를 논리 "1"인 비트로 하고, 그 외부를 논리 "0"으로 한 마스크 데이터를 제어 메모리(15)상에 작성한다.
이때의 도면 작성상의 좌표점 등은 컬러 모니터(6)에, 메모리 영역에 대응하는 커서등으로 표시하여, 오퍼레이터가 희망하는 좌표점을 얻을 수 있다.
이 제어 메모리(15)는, 또한 다른 용도로서 레이아우트 스캐너의 중요한 기능의 하나인 단일 페이지상에 여러개의 화상 단위에서의 화상배치, 즉 어셈블리에도 이용된다.
어셈블리의 방법도, 전술한 바와 마찬가지인 제어 메모리(15)를 이용하는 방법이다.
예를들면, CPU(16)를 통해서 미리 오퍼레이터가 만들 수 있는 폐곡선을 이용하여, 그 폐곡선안 또는 밖을 "0" 또는 "1"로 채운 비트 패턴을 제어 메모리(5)내에 만들고, 그 비트 패턴의 "1"의 부분의 애드레스에 대응하여 제 1 메모리(4)로부터의 화상을 제 2 메모리(10)에 전송한다.
이와같은 메모리 간의 전송을 이용한 화상의 재배치 처리를, 여러종류의 원화상과 이들 원화상을 더욱더 재차 마스킹하는 윤곽에 대하여, 반복 처리하므로써 재차 제 2 메모리(10)상에 여러개의 원화상을 집합시킨 하나의 페이지를 만들어간다.
제 2 메모리(10)는, 전술한 메모리 간의 전송에 의한 파이프 라인 처리에 이용되거나, 서로 다른 화상 패턴을 지닌 두 개의 화상을 합성할 때, 미리 한쪽 화상의 일부 또는 전부를 입력 디스크 메모리(1)로부터 인터페이스(2), 데이터 I/O 레지스터(3), 연산회로(7)의 패스 모우드, 데이터 I/O 레지스터(11)를 통해서 제 2 메모리(10)상으로 로우드해 놓는다.
이어서 전술한 방식에 따라 제어 메모리(15)를 이용하여, 다른 화상의 부분 또는 전부에 있어서 화상을 겹치는데 필요한 부분을 제 1 메모리(4)로부터 판독하여 제 2 메모리(10)내에 두화상을 합성시켜 기록한다.
그후, 제 2 메모리(10)의 처리결과를 소정의 데이터 양식으로, 예를들면, 파일 모우드로 출력 디스크(13)에 전송한다.
이때 처리결과는 제 2 메모리(10)로부터 데이터 I/O 레지스터(11)를 통해서 인터페이스(12)로 들어가서 출력 디스크 메모리(13)에 기억된다.
이 출력 디스크(13)에 기억된 최종결과는, 그 화상 데이터를 이용할 때 도시되어 있지 않는 컬러 스캐너의 화상 기록부로 출력되어 거기서 기록된 하아드 화상은 인쇄용 원판 필름으로서 사용된다.
애드레스 발생회로(9)는, 제 1 메모리(4), 제 2 메모리(10), 제어 메모리(15)를 각각 애드레스 지정하기 위한 애드레스 신호를 발생한다.
본 발명에서 메모리에 사용되는 반도체 메모리 소자는 판독 및 기록 속도가 고속인 것이 바람직하지만 이러한 속도가 비교적 늦은 반도체 메모리 소자를 이용할 경우, 메모리로부터 판독하는 화상 데이터를 비데오 주파수에 대응하도록 병렬데이터로해서 판독한 다음, 직렬화상 데이터로 변환하여 화상표시에 이용할 수 있다.
이와같은 경우, 메모리 애드레스 모우드는 전술한 처리와는 약간 다르며, 데이터 표시 모우드와 데이터 연산 모우드 각각에 애드레스 지정을 행하고, 데이터 표시 모우드에서의 전술한 처리기술은 일반 기술로서, 여기서는 그 설명을 생략한다.
또한, 본 발명과 관련되는 데이터 연산 모우드의 애드레스 발생회로 부분에 대하여는 나중에 기술하기로 한다.
아핀 변환회로(8)는, 애드레스 발생회로(9)에서 애드레스 변환회로(9a)를 통해서 생성한 애드레스 관리용의 2차원 배열인 애드레스를 아핀 변환처리하는 경우에 이용하고, 아핀 변환된 후의 2차원 배열의 애드레스는 애드레스 변환회로(9b)를 통해서 수치형 애드레스로 변환되어서 제 1 메모리(4)로 보내어진다.
먼저, 수치형 어드레스와 배열형 어드레스에 대해 제 15 도를 참조하여 간단히 설명하면, 제 1의 메모리 및 제 2의 메모리에 대하여 리드, 라이트하기 위해서는 이들 메모리에 대하여 어드레스 지정을 해야만 한다.
그리고, 메모리의 어드레스는 본래 1차원의 수치에 의해 부여된다.
한편, 화상은 2차원적 배열을 갖는 것이다.
그래서, 화상는, 예를들면 X=0의 라인, X=1의 라인등의 순으로 픽셀의 폭으로 나뉘어져 메모리에 기억되어지게 된다.
따라서, 아핀처리를 하려면, 메모리를 액세스하기 위한 어드레스인 수치형 어드레스를 2차원의 X, Y 좌표에 대응하는 배열형 어드레스로 변환하고, 이 배열형 어드레스로 아핀처리를 한 뒤 수치형의 어드레스로 역변환 할 필요가 있다.
예컨대, 제 1 메모리(4)상의 화상 데이터를 아핀 변환하는 경우에, 먼저 애드레스 발생회로(9)가, 아핀 변환후의 화상데이터를 기록하는 제 2 메모리(10)에 대응하는 수치형 애드레스를 발생시키고, 그 수치형 애드레스를 배열형 애드레스로 변환한 애드레스를 아핀변환회로(8)가 역아핀 변환하고, 또한 그것을 또다시 수치형 애드레스로 변환하여 제 1 메모리(4)의 애드레스를 발생시키므로써, 그 화상의 좌표값에 대응하는 애드레스를 제 1 메모리(4)로부터 구하여, 그 메모리 상의 피(被) 아핀변환 화상의 화상데이터를 판독하고, 그 결과 제 2 메모리(10)내에는 아핀 변환된 화상이 기억되게 된다.
이 경우, 중간에 생성된 배열형 애드레스는 양 메모리(4)(10)의 화상을, X, Y 2차원 화상으로서 취급하는 애드레스 관리에 이용된다.
다음으로, 본 발명과 관련되는 화상 변화 처리의 개략에 대하여 설명하기로 한다.
제 3 도는 처리를 요하는 원화상(27)의 크기가 그 원화상(27)을 원하는 분해능의 화소로 분해했을 때 실시예로서 이용되는 제 1 메모리(4), 제 2 메모리(10)의 애드레스 영역의 크기(1024×1024화소)보다 더 큰 화상이며, 또한 이 원화상(27)은 그 화상 전체를 한번에 처리할 수 없고, 이 예에서는 적어도 4개의 영역(I1)-(I4)으로 구분해서 처리해야 한다는 것을 나타내고 있다.
또한 제 3 도는 이 원화상(27)을 원하는 각도θ만큼 회전시킨 화상(28)을 얻는 것으로, 화상 회전처리를 할 경우에 대하여 설명하기 위한 것을 나타낸다.
본 발명의 종래의 애드레스 고정 방법에 의한 처리를 비교하기 위하여, 제 1 도에 나타낸 시스템으로 회전 화상(28)을 제 2 메모리(10)상에 만들고자 할 때에 대해, CPU(16)가 애드레스 관리를 행하는 2차원 배열의 애드레스를 사용하여 이하를 고찰해 보기로 한다.
먼저, 원화상(27)의 제 1 메모리(4)에 기억할 수 있는 정도의 크기, 즉 영역(I1) 부분을 입력 디스크(1)로부터 제 1 메모리(4)상으로 로우드한다.
다음으로, 제 2 메모리(10)의 애드레스를 발생시키는 동시에, 그 애드레스를 역 아핀변환하고, 그 역 아핀 변환된 애드레스가 제 1 메모리(4)상의 대드레스에 대응(존재)할때는 그 애드레스로부터 데이터를 판독하여, 역아핀 변환하기 전의 애드레스로 지정되는 제 2 메모리(10)에 기억시킨다.
이와같이 하여, 제 2 메모리의 모든 애드레스를 주사하도록 순차적으로 발생하여, 그 애드레스의 역 아핀 변환한 애드레스에 대응하는 제 1 메모리(4) 상에 데이터가 있을때는, 그 데이터를 제 2 메모리(10)상으로 옮기면 제 3 도에 나타낸 영역(I1)의 부분 화상(30)이 제 2 메모리(10)상에 기억될 수 있다.
다음으로, 제 2 메모리(10)내에 영역(I2)의 부분 화상(31)을 만들 필요가 있으나, 이 부분은 화상(27)의 영역(I2)의 회전결과이므로 제 1 메모리(4)내로 영역(I2)의 부분을 입력 디스크 메모리(1)로부터 판독하여 제 1 메모리(4)로 로우드시킨다.
그후, 영역(I2)의 부분 화상(31)에 상당하는 애드레스를 제 2 메모리(10)상에 대응시켜서, 애드레스를 발생시키는 동시에, 애드레스를 역 아핀 변환하여 제 1 메모리(4)상의 대응하는 부분의 데이터를 판독하여 그 데이터를 제 2 메모리(10)상에 기억시킨다.
이와같이 하여, 우선 제 2 메모리(10)상에는 원화상(27)을 회전시킨 후의 영역(I5)에 포함된 원화상(27)의 부분화상(30)(31)이 만들어진다.
이 영역(I5)의 데이터는 제 2 메모리(10)로부터 데이터 I/O 레지스터(11), 인터페이스(12)를 통해서 출력 디스크(13)에 기억된다.
다음으로, 전술한 바와같이 하여 제 2 메모리(10)의 애드레스 공간에 대응한 영역(I6)-(I12)을 차례로 반복 처리하므로서, 영역(I6)에 부분화상(33)(32)(34)을 만들고, 또한 영역(I8)에 부분화상(35)(36)을, 영역(I9)에 부분 화상(37)(38)(39)(40)을, 영역(I7)에 부분화상(41)을, 영역(I11)에 부분화상(43)을, 영역(I12)에 부분화상(44)을 마지막으로 영역(I10)에 부분화상(42)을 만들면, 회전후의 화상(28)이 완성된다.
이상과 같이, 처리는 역순으로 수행되기 때문에 원화상(27)은 4개 부분으로 분할되고, 회전후의 화상(28)은 15개의 부분화상으로 분할된다.
이로 인하여 판독과 기록이 저속인 입력 및 출력 디스크 메모리(1)(13)로의 액세스(판독과 기록) 회수가 대단히 많아져서 영역(I9)에서는 입력 디스크(1)에의 액세스가 4번이나 이루어지므로 처리시간이 매우 길어진다.
그리고, 디코더(46)에 전술한 코우드가 입력되면, 디코더(46)의 출력라인 "1"에 대응하는 버퍼(471)∼(475)중 하나가 인에이블 된다.
각 시프트 회로(45)는, 선택된 애드레스 비트 모우드 "1"∼"5"에 따라서, XA애드레스, YA애드레스를 출력한다.
예를들면, 애드레스 비트 모우드 "1"일 때, X8=X9=X10=X11=0 이 되며, A8디지트는 Y0디지트로 시프트되어 출력되고, 차례로 A9디지트는 Y1디지트로…식으로 차례로 시프트 된다.
이와같이, 제 4 도에 나타낸 제 1 형식의 애드레스 변환회로(9a)는, 카운터(44)에 의하여 얻어지는 수치형 애드레스신호(A), 예를들면 n비트의 2진 코우드로 나타나는 애드레스 신호를, 화상을 취급하는 좌표계의 표현과 동형(同型)인 배열형 어드레스, 예를들면 1 비트의 X애드레스 신호와 m비트의 Y애드레스 신호로 변환 시킨다(다만 n=1+m).
이 배열형 애드레스 신호를 수치형 애드레스 신호를 변환하는 것이 제 6 도에 나타낸 제 2 형식의 애드레스 변환회로(9b)이다. 이 제 2 형식의 애드레스 변환회로(9b)는, 전술한 제 1 형식의 애드레스 변환회로(9a)와 서로 보완적인 회로로서, 제 5 도의 시프트회로(45)를 이용하여 도시한 바와 같이 원하는 디지트를 애드레스 비트 모우드 "j"에 따라서 적절하게 시프트 할 수 있게 하므로써, 예를들면 애드레스 변환회로(9a)로부터 출력되고 아핀변환을 하지 않은 그대로의 배열형 애드레스 신호 XA, YA를 입력했을 때, 애드레스 변환회로(9a)의 입력쪽의 수치형 애드레스 신호(A)와 완전히 동일한 수치형 애드레스 신호(A)를 출력한다.
제 9 도는 전술한 애드레스 발생회로(9)와 같은 방식의 기능을 지닌 다른 애드레스 발생회로(9′)의 실시예를 나타낸 것으로, 이 애드레스 발생회로(9′)는 배열형 애드레스 XA,YA를 발생하여 그것을 수치형 애드레스로 변환하고, 제 1 메모리(4), 제 2 메모리(10) 및 제어 메모리(15)에 애드레스를 부여할 수가 있다.
이 회로의 타이밍 클럭은 순환하는 계수치(n)를 프로그램할 수 있게 하여 n진의 X카운터(50)에 입력하고 이 X카운터(50)의 n계수마다의 디지트를 올리는 출력은 Y카운터(5)로 입력하고 있다.
X카운터(50)는 계수치 n을 설정하는 코우드를 애드레스 비트 모우드 "j"에 대응한 수치를 지닌 코우드 "j"로 부여된다.
또한, 본 설명에서는 애드레스 비트 모우드를 "j"로 표시한다.
본 실시예에서 애드레스 비트 모우드 "j"는 X, Y 배열의 X 애드레스의 최대값 Xmax보다 1이 더 큰 값인 Xmax+1=j′=n으로 부여된다.
예를 들면, 메모리의 애드레스 비트수를 20비트로 한 경우, 애드레스 공간의 화상에 정방형인 경우 Xmax=Ymax=1023이 되며, 이때의 애드레스 비트 모우드 "j′"는 1024(j=3)로 부여된다.
또한 Xmax=255, Ymax=4095 일때는 j′=256(j=1)이 되며 더욱이, Xmax=4095, Ymax=255 일 때는 j′=4096(j=5)가 된다.
애드레스 비트 모우드(j′)가 부여된 X카운터(50)는 그 출력(XA)에 0∼Xmax값을 출력하고 그것이 순환한다.
Y카운터(51)는 X카운터(50)가 Xmax를 계수할 때마다 계수를 증가시켜서 그 출력(YA)을 승상기(52)로 출력한다.
승산기(52)에는 전술한 애드레스 비트 모우드 "j"가 가해지고 그 승산기(52)는 Y카운터(51)의 출력(YA)과 애드레스 비트 모우드 "j′"를 승산하여 Y=j·YA를 출력한다.
X카운터(50)는 X애드레스 배열요소의 값(XA)을 12비트의 디지트로 출력하고, 승산기(52)는 Y=j′* YA를 24 비트의 디지트로 출력하여 양출력 XA와 Y=j′* YA는 가산기(53)로 가산된다.
24비트의 가산기(53)의 출력 A=j′* YA+ XA의 하위 20비트는 제 2 메모리 장치(10)의 애드레스로써 부여된다.
X카운터(50) 및 Y카운터(51)의 각 출력(XA)(YA)은 전술한 제 4 도의 애드레스 발생회로(9)의 출력(XA)(YA)와 동일하게, 제 10 도에 나타낸 아핀변환회로(8)에 입력되고, 그 변환된 출력(XA′)(YA′)이 애드레스 변환회로(9b)에서 수치형 애드레스(A′)로 변환되어서, 제 1 메모리장치(4)의 애드레스를 지정한다.
전술한 X카운터(50)와 Y카운터(51)의 각 출력(XA)(YA)을 2차원이 배열요소로서 배열형의 애드레스(XA, YA)가 지시하는 장소와, 가산기(53) 출력하는 값(A=j′* YA+ XA)을 애드레스로 하여 지시하는 장소는 1 : 1로 대응하고 또한 배열형 애드레스(XA, YA)를 아핀변환한 애드레스도 1 : 1의 대응을 유지하며, 또한 그것을 재차 수치형으로 변환하여도 그 대응관계는 변하지 않는다.
이로 인하여, X카운터(50)의 계수치(n)를 애드레스비트 모우드 "j′"에 의해서 임의로 선택하여 부여하므로서 애드레스 공간의 화상 형성을 임의로 변화시킬 수 있다.
또한, 승산기(52)를 X카운터(50)의 출력쪽에 설치하여 결과적으로 A=j′* XA+YA를 출력하도록 해도 된다.
전술한 승산기(52)와 가산기(53)에 의한 애드레스 변환회로(9b′)는 전술한 애드레스 변환회로(9b)와 동일하게 배열형 애드레스 신호 XA, YA를 수치형 애드레스 신호(A)로 변환하는 작용을 지니고 있다.
제 8 도는 전술한 제 4 도에 나타낸 애드레스 발생회로(9)에 포함되는 제 1 형식의 애드레스 변환회로(9a)와, 제 6 도에 나타낸 제 2 형식의 애드레스 변환회로(9b)에 의해서, 화상 데이터를 처리하는 한 실시예를 나타낸 것이다.
또한, 제 9 도는 전술한 제 7 도에 나타낸 애드레스 발생회로(91)와, 거기에 포함되는 제 2 형식의 애드레스 변환회로(9b′)를 이용하여서, 제 8 도와 같은 화상 데이터 처리를 하는 다른 실시예를 나타낸 것이다.
제 8 도에 대하여 설명하면, 카운터(44)에 의하여 얻을 수 있는 수치형 애드래스 신호(A)는 제 2 메모리(10)를 애드레스 지정하는 동시에, 그 애드레스 신호(A)는 애드레스 변환회로(9a)에 의하여 배열형 애드레스 신호 XA, YA로 변환되고, 이 배열형 애드레스 신호 XA, YA는 CPU(16)에 의하여 애드레스 관리되고 있다.
전술한 애드레스 변환회로(9a)에 의하여 얻어진 배열형 애드레스 신호 XA, YA는 아핀 변환회로(8)로 들어가서 아핀변환 또는 역 아핀변환되고, 또는 제 2 형식의 애드레스 변환회로(9b)에서 수치형 애드레스 신호로 변환된 후, 제 1 메모리(4)의 애드레스 신호(A)가 된다.
제 1 메모리(4), 제 2 메모리(10) 및 제어 메모리(15)등을 직접적으로 애드레스 지정하는 수치형 애드레스 신호(A′)(A)는 본 발명과 관련되는 2차원 화상의 데이터 처리에서의 애드레스 관리에 있어서 그 값은 별의미가 없는 것이며, 실질적으로는 간접적으로 애드레스 지정하는 배열형 애드레스 신호 XA, YA또는 그것이 아핀 변환된 배열형 애드레스 신호 XA, YA의 애드레스 관리상 의미가 있다.
그 결과, 제 1 메모리(4)의 애드레스 회로 앞단에 제 2 형식의 애드레스 변환회로(9b)를 포함한 메모리장치(4a)는 애드레스 관리를 실질적으로 배열형 애드레스로한 메로리로서, 등가적으로 취급할 수 있다.
또한, 애드레스 회로의 앞단 제 1 형식의 애드레스 변환회로(9a)를 지닌 제 2 메모리(10)는, 배열형 애드레스쪽으로부터 제 2 메모리(10)쪽을 본 경우에도 마찬가지로 애드레스 관리를 배열형 애드레스로 한 메모리 장치(10a)로서 취급할 수 있다.
이와같은 점에서, 지금까지 설명하는 화상 데이터의 처리에 있어서, 각 메모리(4)(10)(15)를 애드레스 지정하는 것은 배열형 애드레스 신호 XA, YA라 한다.
또한, 전술한 애드레스 변환 회로(9a)(9b)를 포함한 애드레스 관리를 디차원 배열로 한 메모리장치(4a)(10a)는 배열형 애드레스의 각 배열요소 X, Y의 크기를 가변시키므로서 외견상의 애드레스 영역의 형태를 자유로히 변화시킬 수 있다.
아핀 변환회로(8)는, 구체적인 실시예에서는 역아핀 변환을 행한다.
예를들면 화상을 아핀변환하여 회전처리한 후의 화상이 제 2 메모리(10)에 있는 것으로 하여 그 제 2 메모리(10) 애드레스(XA, YA)의 역아핀 변환에서 대응하는 화상이 회전하기 전의 제 1 메모리(4)의 애드레스(X, Y)를 구하는 변환을 행한다.
전술한 애드레스의 역아핀 변환, 즉 화상을 아핀 변환하여 매핑(mapping)된 쪽의 좌표로부터 매핑하는 쪽의 좌표를 역아핀 변환하는 일반식은 다음과 같이 된다.
Figure kpo00001
제 10 도는 이 제 1 식을 연산하는 회로의 한 실시예이다.
이 회로의 연산은, 전술한 1식으르 그대로 실행하면 되며, 계수(a, b, c, d)는 멀티플라이어(481)(482)(483)(484)에서 아핀변환후의 좌표 X, Y에 대해 곱해진다.
다음으로, 각 계수(a∼d)가 곱해진 각 X항 및 각 Y항을 가산기 (491)(492)로 가산하고, 또한 각 승산결과에 계수(e)(f)의 가산이 가산기(493)(494)에서 행해져서, 구하는 아핀 변환전의 좌표값(x, y)이 출력된다.
이 애드레스의 역아핀 변환에 의하여 제 1 메모리(4)로부터 제 2 메모리(10)로 화상을 전송한 결과, 화상을 아핀 변환에 의하여 회전 처리한 후의 제 2 메모리(10)의 좌표로부터 그 좌표로 전송되어야 할 화상의 제 1 메모리(4)상의 좌표가 결정되고, 거기에 그 좌표와 관련되는 화소의 데이터가 제 1 메모리(4)로부터 제 2 메모리(10)로 아핀 변환되어 전송된다.
제 9 도도 제 8 도와 마찬가지로, 제 1 메모리(4), 제 2 메모리(10)의 애드레스 신호의 앞단에도, 각각에 제 7 도에 나타낸 제 2 형식의 애드레스 변환회로(9b′)를 구비하여 서로 배열형 애드레스 신호 XA, YA에 의해 애드레스 제어되는 메모리 장치(4a′)(10a′)가 구성되어 있다.
본 실시예의 경우는, 제 2 메모리(10)의 애드레스를 차례로 주사하는 애드레스 신호가 배열형 애드레스 신호 XA, YA를 가지도록 발생되고, 그 배열형 애드레스 신호 XA, YA는 그대로 제 2 형식의 애드레스 변환회로(9b′)에 의해 수치형 애드레스 신호(A)로 변환되어서, 제 2 메모리(10)를 애드레스 지정함과 동시에 한편으로는 아핀 변환회로(8)에 의해 아핀변환 혹은 역아핀 변환된 배열형 애드레스 신호 XA′, YA′를 제 2 형식의 애드레스 변환회로(9b′)에 의해 수치형 애드레스 신호(A′)로 변환하여 제 1 메모리(4)를 애드레스 지정한다.
본 실시예에서는 X카운터(50) 및 Y카운터(51)가 발생하는 배열형 애드레스 신호 XA, YA를 CPU(16)가 취하여, 애드레스 관리를 하도록 되어 있는데, CPU(16)에 애드레스 신호를 입력하여 버스 라인(bus line)(54)(55)을 쌍방향 버스로 하여, CPU(16)로부터 직접 배열형 애드레스 신호 XA, YA를 양 메모리 장치(4a′)(10a′)에 가하여 애드레스 제어를 하게 할 수도 있다.
다음으로 본 발명에 의한 화상처리 방법을 구체적인 화상 처리 예에 의하여 설명하겠다.
본 발명에 대하여 재차 정리하면, 하드웨어로서 메모리의 2차원적 형상이 여러종류로 변할 수 있게하여, 화상의 용량이 메모리 용량보다 큰 경우나 같은 용량 일지라도 아핀 변환처리에 의하여 메모리 용량이 부족할 경우, 화상을 분할 처리하고, 이 분할방법을 메모리의 2차원적 형상의 최적 상태를 선택하여 화상 분할을 가장 유효하게 하므로써 처리시간을 단축하는 방법이다.
제 11 도는, 제 1 도의 레이아우트 스캐너에 의하여 원하는 화상처리를 하는 화상처리 플로우챠트이며, 제 12 도는, 제 11 도의 플로우 챠트에 의거하여 구체적인 화상 처리를 할 때의 처리과정을 나타낸 도면으로 지금부터 양 도면에 의거하여 상세히 설명하겠다.
먼저, 처리조건으로서 2차원 메모리 공간의 형태와 그 메모리에 로우드해야 하는 화상의 중복은 항상 양 형상의 대칭 중심을 일치시켜서 실시하는 것으로 한다. 제 11 도에서 단계 [a], [b], [c], [d], [e]은 가장 적합한 애드레스 비트 모우드 "j"를 찾는 과정이다.
즉, 이들 과정에 의하여 제 1 메모리(4)로부터 제 2 메모리(10)로 전송되는 화상(p)의 면적을 최대로 하는 애드레스 비트 모우드 "j"가 검색된다.
단계 "f"에서는 앞에서와 같이 구한 애드레스 비트 모우드로, 제 1 메모리(4)로부터 제 2 메모리(10)로 전송된 화상(R)안에서 그 화상의 윤곽선에 내접하는 X, Y축에 평행한 변이 있는 직사각형(S)을 구한다.
이 직사각형(S)안이, 저속인 입력 디스크 메모리(1)로부터 화상을 받아서 화상처리를 하는 1회의 처리단위가 되는 것으로, 이러한 사전처리에 의하여 입력 디스크 메모리(1)와의 액세스(판독 및 기록)회수를 적게 하거나 또는 화상분할을 효율적으로 단순화할 수 있다.
단계 [g], [h], [i], [j]은 실제의 화상 처리를 하는 과정이며, 지금부터 이들에 대하여 상세하게 설명하겠다.
단계 [a], [b], [c], [d], [e], [f], [g], [h]는 주로 소프트 웨어에 의하여 실행처리되고, 스텝 [i], [j]은 제 1 도에 나타낸 제 1 메모리(4)와 제 2 메모리(10)를 이용한 메모리 사이의 전송 및 메모리 사이에 있는 연산회로(7)에 의한 파이프 라인 처리에 의하여 하드웨어적으로 실시 처리된다.
다음으로 구체적인 화상처리 방법의 개략을 제 12 도를 이용하여 설명하겠다.
제 12 도의 과정(i)-(xiii)은, 과정(i)에 나타낸 앞으로 처리해야할 입력 디스크 메모리(i)상의 입력원고(27)가 제 11 도의 흐름에 따라서 처리되어지는 상태를 나타낸다.
제 11 도는 단계[a]에 대해서는, 제 12 도의 과정(i)(ii)에 나타낸 바와같이 입력화상(27)이 제 1 및 제 2 메모리(4)(10)의 메모리 크기보다 큰 경우를 가정하고 있다.
또한, 시작 직후에 있어서의 초기 조건으로서 제 1 메모리(4)의 애드레스 비트 모우드 "j"는 예를 들면 1로 한다.
먼저 이 예에서는, 과정(ii)에서 중복된 다각형(P)은 애드레스 비트 모우드 "1"의 제 1 메모리(4)에 기입한 크기를 나타낸다.
입력 화상(27)의 크기와 제 1 메모리(4)의 크기의 관계가 제 13 도(2)에 나타낸 바와 같은 경우에는 적절하게 중복되도록 하고 그때의 다각형(P)은 처리 해야 할 입력 화상(27)과 제 1 메모리(4)를 양자의 좌표중심을 일치시켜서, 중복 했을때의 양쪽 외형의 교차점을 단순한 일차방정식으로 풀어서 구하므로서 계산할 수 있다.
또한, 제 13 도(3)에 나타낸 바와같이, 입력화상(27)은 윤곽이 복잡한 형상일 경우에는, 입력화상(27)전체에 외접(外接)하는 직사각형으로 둘러싸는 처리용 가상 입력화상을 결정하므로서 마찬가지로 계산한다.
제 11 도 단계[b]에서는, 단계[a]에서 구한 중복된 다각형(P)을 원하는 각도로 회전시킨 다각형(Q)을 제 1 메모리(4)의 좌표상에서 구한다.
이것은, 다각형(P) 각 정점의 좌표의 아핀변환을 실시하면 된다(제 12 도의 과정(iii)).
단계[c]에서는, 단계b에서 구한 다각형(Q)과 출력화상용 제 2 메모리(10)의 중복된 다각형(R)을 제 2 메모리(10)의 좌표 상에서 구한다.
(제 12 도의 과정(iv)(v)).
여기서, 다각형(P)의 정점 pi(X1, Y1)를 애드레스 비트 모우드 "J"에 따른 제 1 메모리(4)의 X, Y 애드레스의 크기(Xmax, Ymax)를 XJ, YJ로 하고, 다각형(P)에 대하여 중복되는 중심을 맞춘 대칭점이 메모리의 중심(XJ/2, YJ/2)이어서, 다각형(P)이1 각도로 회전 하면 아핀변환의 식에 의해 회전된 다각형(Q)의 정점 Q1의 좌표는 다음과 같은 식으로 구할 수 있다.
Q1(각 정점)=A*P+B
Figure kpo00002
다각형(Q)과 출력화상용 제 2 메모리(10)가 중복된 도형은 직선분의 교차점을 구하므로써 R1이 구해진다. 일반적으로 선분
Figure kpo00003
의 교점 Re은 다음과 같이 구해진다.
(다만 j= x,y)
P1=(px1, py1)
Q1=(qx1, qy1)
Pj=pj2-pj1
qj=qj2-qj1
rj=qj2-pj1
라 두고 이때
D=px. qy - pyqx ≠ 0 이면
Figure kpo00004
로서, 0≤t≤1, 0≤B≤1 이면,
Figure kpo00005
의 교점 R은
R(x,y) = (px1+ px*t, py1+ py*t)이다.
따라서, 제 1 메모리(4)상의 n 각형(P)의 정점을 P1, 제 2 메모리(10)상의 m 각형(Q)의 정점을 Q1으로 했을 때, n 각형 (P)과 m 각형(Q)으로 생기는 다각형(R)의 정점은
① P1중 Q의 내부에 있는것
② Q1중 P의 내부에 있는 것
Figure kpo00006
의 교점 R1에 있는 정점으로 구해진다.
이 계산에 의하여 다각형(R)을 구한다.
또한 단계[C]에서 이 다각형(R)의 면적이 구해진다.
면적은, 헤론(Heron)공식을 사용하여 다각형(R)의 중심으로부터 각 정점(R1)-(Rm)으로 선분을 긋고, 3각형으로 분할하여 그 각각의 층계를 구하면 된다.
다음으로 단계[d]로 출력 화상용 제 2 메모리(10)의 애드레스 비트 모우드 "j"를 변경하여 면적이 최대인 다각형(R)이 되는 애드레스 비트 모우드 "j2"를 구한다.
단계[a]-[d]를 반복하여 입력화상용 제 1 메모리(4)의 에드레스 비트 모우드 "j"각각에 대하여 다각형(R)인 최대인 것을 구하고 그때의 입력화상용 제 1 메모리(4)의 가장 적절한 애드레스 비트 모우드 "j1"을 얻는다.
이와같이 하여, 제 1 메모리(4), 제 2 메모리(10)의 적절한 애드레스 비트 모우드 "j1""j2"가 결정된다.
전술한 제 3 도의 종래의 처리예에서는, 이 애드레스 비트 모우드 "j1""j2"에 의한 메모리 X, Y 애드레스를 가변길이로 하지 않고 있으므로 처리회수가 많았다.
최대의 면적을 지닌 다각형(R)이 구해지므로서 그 다각형(R)안에서 실제로 처리하는 유효내접사각형(S)을 구한다.
이 유효내접 사각형(S)은 출력화상을 제 2 메모리(10)상에서 만들었을 때, 직접 그대로 출력디스크(13)로 전송되도록 하는 동시에 화상의 분할을 단순화하여 처리를 간단하게 하기 위하여 실시한다.
제 12 도의 과정(vii)은, 과정(vi)에서 구한 유효내접 사각형(S)이며, 과정(viii)은 유효내접 사각형(S)을 최종출력 화상의 분할에 이용하기 위한 X, Y 애드레스를 할당한도면, 과정(ix)은 최종출력 화상을 X, Y 애드레스가 할당된 유효 내접 사각형(S)으로 분할 했을때의 상태를 나타낸다.
유효 내접 사각형(S)은 제 14 도에서 예에 대하여 설명하는 바와같이 하여 구한다.
과정(vi)에서, 제 2 메모리(10) 상의 좌표중심을 유효내접 사각형(S)의 중심에 맞추어서 생각한다.
먼저 제 1 상한에, 제 14 도와 같은 중복된 다각형(R)의 일부가 있었다고 할 때, 그변이 X, Y 축과 교차하는 점을 T3, T1으로 하고 또한 T2를 정점이라고 하자.
T5
Figure kpo00007
의 연장선의 X축과의 교차점이다.
T4를 좌표 원점이라고 하자.
각 좌표는, 도시한 바와같이 취하면,
Figure kpo00008
위에 (여기서는
Figure kpo00009
) 장방형의 정점 U0가 있다고 하자.
이때, 장방형의 면적 s(u)는, S(U) xu*yu이며, u가
Figure kpo00010
을 따라 움직일 때 s(u)의 최대인 u의 위치(U0)는 : (t1/2, t5/2)이다.
만일,
Figure kpo00011
상에 U0가 없을때는 T1과 T1+1중 U0에 대하여 행하여 최대의 S(u)가 되는 U0좌표를 구한다.
이렇게하여 화상을 최대면적으로 처리할 수 있는 분할 크기 즉 제 1 메모리(4)와 제 2 메모리(10)가 중복되는 부분에서의 유효내접 사각형(S)을 구한다.
이 상태에서 유효 내접 사각형(S)으로써 얻어지는 출력디스크 메모리(13)상에 있는 출력화상을 분할한예를 나타내는 것이 제 12 도의 과정(ix)이다.
다음으로, 제 11 도 단계[g]에서 이 유효내접 사각형(S)을 아핀변환전의 입력 디스크 메모리(1)의 입력화상(27)으로 생각한다.
그러기 위해서는, 유효내접 사각형(S)을 역 아핀 변환 하면된다.
이 상태를 나타낸 것이 제 12 도의 과정(X)이다.
다음으로, 단계[h]에서는 단계[f]와 마찬가지로 입력화상(27)에서 X, Y축에 평행한 변으로 둘러싸인 사각형(S′)을 생각한다.
이것은, 역시 입력화상(27)의 입력 디스크 메모리(1)로부터의 판독이나 처리의 간단화를 위하여 필요하다.
다만 이번에는 외접 사각형(S′)을 구한다.
이것은, 처리해야할 화상이 입력화상(27)이므로 제 2 메모리(10)의 애드레스로부터 역 아핀 변화에 의하여 애드레스 지정된 부분의 화상이 제 1 메모리(4)상에, 부분적으로는 중복할지라도 전부 필요해지기 때문이다.
이것을 나타낸 것이 제 12 도의 과정(xi)이다.
이 외접사각형(S′)을 구하는 방법은 간단하며, 제 2 메모리(10)으로부터 제 1 메모리(4)로 역 아핀 변환된 유효 내접 사각형(S)의 제 1 메모리(4)의 각 정점 좌표의 최대값에 의하면 된다.
이렇게 하여 결정된 외접 사각형(S′)의 면적은 필연적으로 제 1 메모리(4)의 가장 적절한 애드레스 비트 모우드 "j1"에 대응한 크기로 되어 있다.
따라서, 단계 h에서는, 입력화상(27)을 분할하기 위한 외접 사각형(S′)의 각각의 좌표를 구하게 된다.
이와같이 하여, 입력화상(27)에 회전 θ을 가하면서 처리했을 때 입력화상용 제 1 메모리(4)와 출력화상용 제 2 메모리(10)의 가장 적절산 애드레스 비트 모우드 "j1", "j2"가 결정된다.
제 11 도의 플로우 챠트에서 단계 "i", "j"는 그것을 실제로 하아드웨어를 이용하여 처리하는 순서이다.
제 12 도의 과정(xii)(xiii)은 제 1 메모리(4), 제 2 메모리(10)에 있는 화상의 기억상태이다. 제 1 도에 나타낸 레이아우트 스캐너에서 전술한 제 11 도, 제 12 도, 제 14 도에서 설명한 화상처리는 CPU(16)에 미리 내장된 프로그램에 의해서 실행되며, 그 실행과정에서 구해진 가장 적절한 애드레스 비트 모우드 "j1","j2"는 애드레스 변형회로(9a)(9b)에 제어 데이터로서 전달되어지거나 또는 인도된다.
입력 디스크 메모리(1), 출력 디스크 메모리(13)로부터 화상을 분할한 판독 위치의 애드레스 지정, 및 화상을 기록하기 위한 애드레스 지정은 도시하지 않았지만 일반적인 방법으로 CPU(16)가 디스크 메모리 제어를 하고 있다.
또한, 단계"j"에서 구한 아핀계수(제 5 도 a, b, c, d, e, f)는 마찬가지로 CPU(16)에 의해 아핀변환 회로(8)로 인도된다.
이와같이 데이터가 세트된후, 입력화상의 분할에 의한 유효사각형(S′)이 입력 디스크 메모리(1)에서 제 1 메모리(4)로 로우드 된다.
다음으로, 애드레스 발생회로(9)가 작동하여 제 2 메모리(10)는 그 선두번지로부터 애드레스가 차례로 지정된다.
이때, 화상분할시에 미리 설정한 회전 조건에 따라서 역아핀 계수가 세트되어 있는 아핀 변환회로(8)로 그 애드레스가 입력된다.
이 아핀변환회로(8)는 입력되는 애드레스를 역 아핀 변환하여 제 1 메모리(4)를 애드레스 지정하고, 그 지정된 애드레스에 화상 데이터가 존재하면 애드레스가 제 1 메모리(4)에 실재하는 애드레스를 지정하면 그 화상데이터는 제 1 메모리(4)로부터 제 2 메모리(10)로 전송된다.
하나의 분할이 끝나면 제 2 메모리(10)의 내용을 출력 디스크 메모리(13)에 기억시킨후 새로운 다음 입력화상의 분할 분을 전과같이 처리한다.
이 동작을 분할 수 만큼 반복한다.
그리고, 제 1 메모리(4)로부터 제 2 메모리(10)로 전송하는 도중에 연산회로(7)를 지나므로 좌표 변환처리등의 회전 처리와 함께 전송되는 화상 데이터로 각종의 다른 화상연산을 실시할 수 있으며 더구나 한번의 애드레스 지정시간에 여러개의 판독과 기록 사이클을 입력하여 화상 데이터를 제 1과 제 2 메모리(4)(10)사이를 왕복시키고, 그때 연산회로(7)을 이용하여 각종의 연산처리를 할 수도 있다.
또한, 제어메모리(15)를 이용하여 화상의 일부에 대해서만 화상연산을 할 수도 있으며 또한 화상의 일부에 대하여 기록할 수도 있다.
제 2 메모리(10)에 미리 다른 화상을 기억시켜두고, 제 1 메모리(4)로부터 좌표변환을 수반하는 화상을 전송하여 제어 메모리(15)의 내용에 따라서 기록된 화상의 일부를 제 2 메모리(10)로 전송하여 합성할 수도 있다.
즉, 화상 어셈블리를 포함하는 레이아우트 처리도 좌표변환을 수반하는 화상처리와 동시에 할 수도 있다.
전술한 내용에서 아핀변환에 의한 좌표변환은 가장 복잡한 회전처리를 한 예로서 설명했는데 화상에 대하여 다른 아핀변환, 예를들면, 화상의 확대, 축소등이 동시에 이루어진다 하더라도 아핀변환의 일반성은 유지되므로 한번의 처리로 가능하다.
이와같은 것은 실제의 레이아우트 스캐너에 매우 유용한 것이며 본 발명의 방법은 이들에 대해서도 유효하게 활용할 수 있다.
이와같이 본 발명은 레이아우트 스캐너등 화상 처리장치에 2차원의 각 애드레스 길이 가변형 메모리를 이용하고 CPU 등과 같은 제어, 계산장치에 의하여 전술한 메모리 장치의 가장 적절한 애드레스 비트 모우드를 사전에 구하므로서 반복 처리 회수를 최소화하여 화상의 데이터를 처리할 수 있다.
또한, 최상의 화상 분할을 실시함으로서 회전, 확대, 축소, 변형등의 좌표변환을 수반하는 화상처리에 대해서도 저속 메모리로 판독 및 기록 횟수가 적고 처리효율이 좋은 방법을 구할 수 있다.
더구나 본 발명의 방법을 단일 페이지에 여러개의 원화를 배치 처리하는 레이아우트 처리로 확장 응용하므로써 종래보다 더 복잡하고, 더 큰 페이지 크기에 대해서도 좋은 효율로 처리할 수 있다.

Claims (19)

  1. 대용량으로 판독 및 기록이 비교적 저속인 메모리(1)(13)에 화상 데이터로서 기억되어 있는 적어도 하나의 원화상 데이터를, 고속으로 판독, 기록할 수 있는 2개의 메모리(4)(10)사이에서, 처리 가능한 크기로 여러 부분으로 분할하고, 그 분할된 각 부분마다의 화상 데이터를 전술한 저속 메모리(1)(13)로부터 판독하여, 적어도 한 종류의 화상 처리를 전술한 고속 메모리(4)(10) 사이에서 행하고, 처리 종료된 화상 데이터를 재차 저속 메모리(1)(13)에 기억시키는 과정을, 원화상 전체에 대하여 반복 실행함으로써, 화상처리 종료된 원화상 데이터를 대용량 저속 메모리(1)(13)에 기억시키는 화상데이터의 처리방법에 있어서, 전술한 화상을 처리하는 과정에서의 판독과 기록이 고속인 두 개의 메모리(4)(10)의 애드레스 관리를 다차원 배열로 실시하는 동시에, 이들 두 개의 메모리(4)(10) 중 적어도 어느 한쪽 메모리의 각 차원의 애드레스 길이를 변화시켜서 전술한 화상을 처리할때의 화상의 분할 수가 감소되도록 하여, 전술한 두 개의 메모리(4)(10) 사이에서 화상데이터를 처리하도록 한 것을 특징으로 하는 화상데이터의 처리방법.
  2. 제 1 항에 있어서, 애드레스 관리를 다차원 배열로 한 메모리(4)(10)의 각 차원의 애드레스 길이는 해당 메모리(4)(10)로 처리 해야할 화상의 크기 및 형상에 따라서 변화되는 것을 특징으로 하는 화상 데이터의 처리방법.
  3. 제 1 항 또는 제 2 항에 있어서, 애드레스 관리를 다차원 배열로 한 메모리(4)(10)의 각 차원의 애드레스 길이는, 화상 처리할때마다 원화상의 분할 수 혹은 처리 종료된 화상의 분할수 또는 그 둘다가 최소화되도록, 독립하여 변화되는 것을 특징으로 하는 화상데이터의 처리방법.
  4. 제 1 항에 있어서, 애드레스 관리를 다차원 배열로 한 메모리(4)(10)의 각 차원의 애드레스 길이를 변화시키기 위한 애드레스 관리장치(9)는, 각 차원의 애드레스 길이들의 상승적(相乘積)을 일정하게 해서 얻어지는 각 애드레스 길이를 변화시키기에 적합한 파라미터에 따라서 각 애드레스 길이를 정하도록된 것을 특징으로 하는 화상데이터의 처리방법.
  5. 제 1 항에 있어서, 애드레스 관리장치(9)는 화상데이터 처리를 통괄 제어하는 중앙 처리장치(CPU)(16)를 구비한 것을 특징으로 하는 화상 데이터의 처리방법.
  6. 제 1 항에 있어서, 애드레스 관리를 다차원 배열로 하는 메모리(4)(10)는, 애드레스 관리를 행하는 간접적인 다차원 배열형 애드레스 신호를 수치형 어드레스 신호로 변환시켜 얻어진 애드레스 신호에 의해 직접적으로 애드레스 지정되는 것을 특징으로 하는 화상데이터의 처리방법.
  7. 대용량으로 판독 및 기록이 비교적 저속인 메모리(1)(13)에, 화상데이터로서 기억되어 있는 적어도 하나의 원화상 데이터를, 고속으로 판독, 기록할 수 있는 2개의 메모리(4)(10) 사이에서 처리 가능한 크기로 여러부분으로 분할하고, 그 분할된 각 부분 마다의 화상데이터를 전술한 저속 메모리(1)(13)로부터 판독하여, 적어도 한종류의 화상처리를 전술한 고속메모리 사이에서 행하고, 처리 종료된 화상데이터를 재차 저속 메모리(1)(13)에 기억시키는 과정을, 원화상 전체에 대하여 반복 실행함으로써, 화상처리 종료된 원화상 데이터를 대용량 저속 메모리에 기억시키는 화상데이터의 처리방법에 있어서, 전술한 화상을 처리하는 과정에서의 판독과 기록이 고속인 두 개의 메모리(4)(10)의 애드레스 관리를 다차원 배열로 실시하는 동시에, 이 두 개의 메모리중 적어도 어느 한쪽 메모리의 애드레스를, 다른쪽 메모리의 애드레스에 대하여, 아핀변환 록은 역아핀 변환하여 지정하므로써 양 메모리(4)(10) 사이에서 전송되는 화상데이터를 아핀변환 혹은 역아핀 변환하도록 하여 두 개의 메모리(4)(10) 사이에서 화상데이터의 처리를 행하는 것을 특징으로 하는 화상데이터의 처리방법.
  8. 제 7 항에 있어서, 아핀변환 혹은 역아핀 변환이 행해지는 애드레스 신호가, 메모리의 애드레스 관리를 수행하는 다차원 배열의 애드레스 신호인 것을 특징으로 하는 화상데이터의 처리방법.
  9. 제 7 항 또는 제 8 항에 있어서, 화상데이터를 받아서 기억하는 쪽 메모리의 애드레스를 우선하여 순차적으로 지정하고, 그 애드레스를 역아핀 변환하여 화상데이터를 보내는쪽 메모리의 애드레스를 지정하므로써, 화상데이터를 받는쪽의 메모리에 아핀변환시켜서 기억되도록 화상데이터를 보내는 쪽의 메모리상에서 화상데이터를 검색하는 것을 특징으로 하는 화상데이터의 처리방법.
  10. 제 7 항 또는 제 8 항에 있어서, 화상데이터를 받아서 기억하는 쪽의 메모리상에, 아핀 변환되어서 기억되어야할 화상데이터가 부족할 때, 화상데이터를 보내는쪽의 메모리에 기억되는 화상데이터를 다른 화상과 바꾸어 넣어서, 화상데이터를 받는쪽의 메모리를 아핀 변환된 화상데이터로 채우는 것을 특징으로 하는 화상데이터의 처리방법.
  11. 제 7 항에 있어서, 2개의 메모리(4)(10)간의 화상데이터 처리가, 화상의 회전, 확대, 축소, 변형 등을 수행하는 아핀변환 또는 역아핀 변환에 의한 좌표변환인 것을 특징으로 하는 화상데이터의 처리방법.
  12. 제 7 항에 있어서, 애드레스 관리를 다차원 배열로 한 메모리(4)(10) 사이에서 화상데이터를 아핀 변환처리하기에 앞서서, 아핀 변환처리 전의 화상데이터를 기억하는 메모리의 2차원 애드레스 영역과, 아핀변환 처리된 화상데이터를 기억하는 메모리의 2차원 애드레스 영역이 중복되는 정도를 한쪽 메모리의 애드레스를 역아핀 변환하여 조사하고, 그 중복된 면적을 최대로 하기 위해서 양메모리(4)(10)중 어느 한쪽 혹은 양쪽의 2차원 배열의 애드레스 길이를 가변시켜서 그 애드레스 길이에 따른 피라미터를 추출하는 동시에, 양 메모리의 애드레스를 역아핀 변환으로 대응시킨 각 아핀 계수를 추출하고, 이 애드레스 길이에 따른 파라미터와 각 아핀 계수로, 양 메모리 간의 화상데이터 처리시의 초기 설정을 행하는 것을 특징으로 하는 화상데이터의 처리방법.
  13. 대용량으로 판독과 기록이 비교적 저속인 메모리(1)(13)에 화상 데이터로서 기억되어 있는 적어도 하나의 원화상 데이터를, 고속으로 판독, 기록할 수 있는 2개의 메모리(4)(10) 사이에서, 처리 가능한 크기로 여러 부분으로 분할하고, 그 분할된 각 부분마다의 화상데이터를 전술한 저속 메모리(1)(13)로부터 판독하여, 적어도 한종류의 화상처리를 전술한 고속 메모리(4)(10) 사이에서 행하고, 그 처리 종료된 화상데이터를 재차 저속 메모리(1)(13)에 기억시키는 과정을, 원화상 전체에 대하여 반복 실행함으로써, 화상처리 종료된 원화상 데이터를 대용량 저속 메모리(1)(13)에 기억하도록한 화상 데이터 처리장치에 있어서, 전술한 화상처리를 하는 과정에서의 판독과 기록이 고속이고 애드레스 관리를 다차원 배열로 하는 적어도 2개의 화상 메모리 장치(4)(10)와, 이 2개의 화상 메모리 장치(4)(10)중 적어도 어느 한쪽 메모리 장치의 다차원 애드레스 길이를 전술한 화상처리시의 화상의 분할 수가 감소되도록 변화시켜서, 전술한 2개의 메모리 장치 사이에서 화상의 데이터 처리를 수행하기 위한 애드레스 관리장치(9)를 구비하고 있는 것을 특징으로 하는 화상데이터 처리장치.
  14. 제 13 항에 있어서, 애드레스 관리를 다차원 배열로 하는 메모리 장치(4)(10)는 메모리의 애드레스를 지정하는 애드레스 지정회로(9)의 앞단에, 다차원 배열형 애드레스 신호를 수치형 애드레스 신호로 변환하는 애드레스 변환장치(9b)를 구비하고 있는 것을 특징으로 하는 화상데이터 처리장치.
  15. 제 14 항에 있어서, 애드레스 관리장치(16)가 데이터 처리를 총괄 제어하는 중앙 처리장치(CPU)로 된 것을 특징으로 하는 화상데이터 처리장치.
  16. 어드레스 관리가 n비트의 수치형 애드레스의 2차원 배열에 따라서 수행되는 메모리(4)(10)에 있어서, 배열형 애드레스의 한쪽 배열 요소의 크기가 1비트로 표시되는 2차원 화상의 X애드레스와, (n-1)≤m의 관계로서 다른쪽 배열요소의 크기가 m비트로 나타나는 2차원 화상의 y 애드레스와, 전술한 2차원 화상의 크기에 의거하여 입력되는 파라미터 신호로부터, x, y 애드레스 배열요소의 크기가 서로 다른 n비트의 수치형 애드레스 신호를 생성하는 애드레스 변환회로(9b)를 전술한 메모리(4)(10)의 애드레스 입력앞단에 구비한 것을 특징으로 하는 애드레스 제어를 2차원 배열로 한 메모리장치.
  17. 제 16 항에 있어서, 애드레스 변환회로(9b)가 정수(定數)와 y어드레스 값의 적(product)과 x애드레스 값과의 합을 구하는 회로로 된 것을 특징으로 하는 메모리장치.
  18. 제 16 항에 있어서, 애드레스 변환회로(9b)가 정수와 x애드레스 값의 적과 y애드레스 값의 합을 구하는 회로로 이루어진 것을 특징으로 하는 메모리 장치.
  19. 제 16 항에 있어서, 애드레스 변환회로(9b)가, 2진수로 나타낸 x애드레스, y애드레스를, 마찬가지로 2진수로 나타낸 메모리 애드레스에 각 비트 대응으로 할당하여, 그 할당하는 방법이 2차원 화상의 최대 x애드레스, 최대 y애드레스에 따라 가변할 수 있도록 한 회로로 이루어진 것을 특징으로 하는 메모리장치.
KR1019850007197A 1984-12-07 1985-09-28 화상데이터의 처리방법 및 장치 KR900002631B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP59258618A JPS61137189A (ja) 1984-12-07 1984-12-07 画像メモリ装置
JP59-258618 1984-12-07

Publications (2)

Publication Number Publication Date
KR860005265A KR860005265A (ko) 1986-07-21
KR900002631B1 true KR900002631B1 (ko) 1990-04-21

Family

ID=17322777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850007197A KR900002631B1 (ko) 1984-12-07 1985-09-28 화상데이터의 처리방법 및 장치

Country Status (2)

Country Link
JP (1) JPS61137189A (ko)
KR (1) KR900002631B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS636645A (ja) * 1986-06-27 1988-01-12 Nec Corp 二次元メモリアドレスアサイン方式
JPS6448175A (en) * 1987-08-19 1989-02-22 Sanyo Electric Co Address control method for picture memory
JPH06176139A (ja) * 1992-12-07 1994-06-24 Japan Small Corp 画像処理装置の画素数設定装置
JPH09120371A (ja) * 1995-10-26 1997-05-06 Nec Corp メモリ制御装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5872188A (ja) * 1981-10-26 1983-04-30 セイコーインスツルメンツ株式会社 画像メモリ用アドレス制御装置

Also Published As

Publication number Publication date
JPS61137189A (ja) 1986-06-24
KR860005265A (ko) 1986-07-21
JPH0522238B2 (ko) 1993-03-26

Similar Documents

Publication Publication Date Title
US4790025A (en) Processing method of image data and system therefor
US5892517A (en) Shared access texturing of computer graphic images
US4827413A (en) Modified back-to-front three dimensional reconstruction algorithm
US6108460A (en) Load balanced image generation
US6819328B1 (en) Graphic accelerator with interpolate function
US5943058A (en) Texture mapping circuit for performing data interpolations
US5850489A (en) Linear expression evaluator
US5831625A (en) Wavelet texturing
US5923338A (en) Image generation systems having processing element arrays with direct element communication
US6104842A (en) Geometry processing of digital video models and images
US3973245A (en) Method and apparatus for point plotting of graphical data from a coded source into a buffer and for rearranging that data for supply to a raster responsive device
JP3586991B2 (ja) テクスチャ・データ読出装置およびレンダリング装置
JP2001507836A (ja) タイルリニアホストテクスチャストレージ
US5375080A (en) Performing arithmetic on composite operands to obtain a binary outcome for each multi-bit component
US5193126A (en) Image deformation method and apparatus using coordinate transformation
US5491769A (en) Method and apparatus for variable minification of an image
US6693644B1 (en) Graphic accelerator reducing and processing graphics data
KR900002631B1 (ko) 화상데이터의 처리방법 및 장치
US5880744A (en) Method and apparatus for vector transformation involving a transformation matrix
US5714975A (en) Apparatus and method for generating halftoning or dither values
JP2634126B2 (ja) グラフィックス表示方法および装置
US5375196A (en) Rapid line drawing in computer graphics employing floating-point arithmetic
US20030231180A1 (en) Image processing apparatus and method of same
JPH0457570A (ja) 画像処理装置
US5929869A (en) Texture map storage with UV remapping

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19950217

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee