KR900006664Y1

KR900006664Y1 - 전압, 주파수 변환회로

Info

Publication number: KR900006664Y1
Application number: KR2019900000715U
Authority: KR
Inventors: 마사요시 도다
Original assignee: 미쓰비시전기 주식회사; 시끼 모리야
Priority date: 1983-11-09
Filing date: 1990-01-22
Publication date: 1990-07-26
Also published as: JPS60103717A; JPH0228927B2

Abstract

내용 없음.

Description

전압, 주파수 변환회로

제1도는 종래의 전압, 주파수 변환회로를 나타낸 전기 회로도.

제2도는 종래 회로의 동작 설명용 신호의 파형도.

제3도는 본 발명에 관한 전압, 주파수 변환회로의 한 예를 보인 전기 회로도.

제4도는 본 발명의 실시예의 동작설명용 신호파형도이다.

* 도면의 주요부분에 대한 부호의 설명

14 : 입력회로 15 : 반전(反轉) 스위칭회로

17 : 적분기 18 : 연산증폭기

19 : 콘덴서 24, 25 : 입력부

41 : 피드포워드(feed forward) a : 구형파(矩形波) 신호

VR : 상한치 -VR : 하한치

본 고안은 주로 전자식 전력량계에 사용되는 전압, 주파수 변환회로에 관한 것이다.

종래의 전자식 전력량계는 배전선의 부하전압과 소비전류를 곱셈기로 곱셈하여 순시전력에 비례한 전압신호를 만들어내고 이 전압신호를 전압, 주파수 변환회로에 입력하여 그 전압, 즉 순시전력에 비례한 주파수의 구형파신호를 출력시키고, 구형파열(波列) 신호를 카운터회로로 계수하여 전력량을 산출하고 표시부에서 그 전력량을 적산(積算) 표시하고 있었다.

여기서 상기 전압, 주파수의 변화회로는 전력량계의 정밀도를 높이기 위하여 수 mV에서 수 10V까지의 매우 넓은 영역에서 입력전압에 대한 출력주파수의 직선성이 요구된다.

그런데 이러한 종류의 전압, 주파수 변환회로에서는 높은 주파수 영역에 있어서 회로소자의 동작 지연으로 인하여 오동작이 생기고 상기 직선성이 손상을 입게 된다.

이것을 제1도에 보인 종래의 전압, 주파수 변환회로를 바탕으로 자세히 설명한다.

제1도에 있어서, 10, 10은 한쌍의 입력단자이며, 이 입력단자 (10)(10)에 있어서 상기한 곱셈기로부터의 순시 전력에 비례한 입력전압신호를 받아 연산증폭기(11) 및 및 저항체(12)(13)을 가진 입력회로(14)를 정류하여 절대치가 갖고 극성이 다른 한쌍의 직류전압신호 ep와 en을 출력한다.

15는 아날로그 스위치를 된 반전스위칭회로이며, 16은 저항체, 17은 연산증폭기(18)의 부귀환회로에 콘덴서(19)를 접속한 적분기, 20은 연산증폭기(21) 및 저항체 (22)(23)로된 히스테리시스(hystersis) 비교기를 구성하는 출력회로이며, 상기 적분기(17)의 출력전압 (Eo)가 제2도 (a)에 보인 소정의 상한치 (+VR) 및 하한치 (-VR)에 도달할 때마다 반전하는 구형파신호(a) (제2도 (b))를 출력하는 것이다.

이 구형파신호(a)는 상기 반전스위칭회로(15)를 구동하는 신호로도 사용된다.

다음, 상기 구성의 작동에 관하여 설명한다.

반전스위칭회로 (15)가 도면에 보인데로의 작동상태에 있을때 적분기(17)의 (-) 입력부 (24)에 직류전압신호 ep가 입력되고 콘덴서(19)가 충전된다.

이로 인하여 적분이 되어 적분기(17)의 출력전압 (Eo)가 제2도 (a)의 우측하강의 직선(12)에 보이듯이 하강한다.

상기 출력전압 (Eo)가 소정의 하한치 (-VR)에 도달되면 히스테리시스 비교기(20)에서 출력되는 구형파신호 (a)는 제2도(b)에 보이듯이 논리레벨 “0”가 된다.

이 구형파신호 (a)로서 반전스위칭회로(15)가 반전작동하고 직류전압신호 (en)이 적분기 (17)의 (-) 입력부 (24)에 입력된다.

이로 인하여 콘덴서(19)가 방전되고 적분회로 (17)의 출력전압(Eo)가 제2도 (a)의 우측상승의 직선 (L1)에서 보이듯이 상승한다.

이 출력전압 (Eo)가 소정의 상한치 (+VR)에 이르면 제1도의 히스테리시스 비교기(20)로 부터의 구형파신호 (a)가 제2도 (b)처럼 논리레벨 “1”이 되고 이 구형파신호 (a)에 의하여 반전스위칭회로(15)가 다시 반전작동하고 원상태로 돌아간다.

이렇게 해서 얻어진 제2도 (a)의 적분전압 (Eo)은 제1도의 입력전압신호 (e)가 클수록 급경사가 되며, 제2도 (a)의 주기 (T)가 짧아진다.

이 주기(T)는 제2도 (b)의 구형파신호 (a)의 주기와 동일하므로 이론상 이 구형파신호(a)이 주파수가 입력전압신호(e)의 크기에 비례한다.

그런데 실제로는 제1도의 히스테리시스비교기 (20)의 입출력의 지연, 반전스위칭회로(15)의 절환시간등, 소위 회로소자의 지연이 있기 때문에 제2도 (a)에 보인 오버슈트(over shoot) (Er) 및 언더슈트(Er)이 생기고, 적분전압 (Eo) 및 주기 (T)가 진치(眞値) (To) 보다도 4td 만큼 길어지고 상기한 입력전압신호(e)와 구형파신호(a)의 주파수사이에 비례관계, 즉 직선상이 손상을 받는다.

이것을 수직에 의하여 설명하면 다음과 같다.

저항체 (16)의 저항치 R3, 콘덴서(19)의 용량을 C라고 하면 오버슈트에 의한 전하축적량은,

따라서, 1주기 T에서 있어서의 전하량은

주파수 f는

가 되고, td=0 즉, 오버슈트가 없으면가 되어 입력전압 cp(=c)에 비례하지만, td=0가 됨으로써 상기 비례관계가 성립되지 않게 된다.

본 고안은 상기의 종래의 결점을 해소하기 위하여 고안된 것이며, 간단한 구성으로 입력전압에 대한 출력주파수의 직선성을 확보할 수 있는 전압, 주파수의 변환회로를 제공하는 것을 목적으로 하고 있다.

제3도는 본 고안에 대한 전압, 주파수 변환회로의 한 예를 보인 것이다.

이 도면에 있어서, 입력회로 (14), 반전스위칭회로(15), 적분기(17)는 제1도의 구성과 동일하며, 그 설명을 생략한다.

본 고안의 특징은 히스테리시스비교기를 구성하는 출력회로(20)와 반전스위칭회로(15)사이에 저항체(40)을 접속하여 출력회로(20)에 있어서의 저항체(22)(23)과 더불어 분압(分壓) 회로를 구성하는 피드포워드(41)를 형성한 점이다.

즉, 상기 피드포워드회로(41)는 저항체(40)로 이루어지며, 반전스위칭회로(15)와 연산증폭기(21)의 (+)입력부(25)에 접속되고 상기 직류전압신호(en),(ep)를 교호로, 또 출력신호(±Er)을 교호로 받아 이 신호(en), (ep), (±Er)을 입력전압신호(e)에 대한 출력주파수 f의 직선상이 유지되도록 분압한다.

이것을 수식을 사용하여 설명하면 다음과 같이 된다.

저항체(22) (23)의 각 저항치를 R4, R5로 하고, 피드포워드회로(41)의 저항체(40)의 저항치를 R6으로 하면, 반전스위칭회로(15)에 의하여 전압신호(ep)가 선택된 상태에서는 출력회로(20)와 임계(threshold)전압을 결정하는 연산증폭기(21)의 (+) 입력부(25)의 전압 Vt는

상기 (2) 식의 -VR에 (3)식의 VT를 대입하면,

여기에서가 되도록 R4, R5, R6를 선택함으로써

가 되고 출력주파수 f를 입력전압 ep(=e)에 비례시킬 수가 있다.

즉 양자의 관계에 직선성을 지니게 할수가 있다.

이것은 제4도에 보이듯이 주기 (T)가 실주기(To)와 일치함으로써 쉽게 이해된다.

이같이 직선성이 좋은 전압, 주파수 변환회로를 전자식의 전력량계로 사용하면 전력량계의 정밀도가 향상한다.

상기 실시예에 있어서는 입력회로(14)에 있어서 두 절대치가 같은 극성의 전압을 발생시키고 있지만, 입력전압으로서 이 조건이 충족된다면 이 입력회로(14)가 불필요하게 됨을 물론이다.

이상 설명한대로 본 고안에 따르면 반전스위칭회로와 출력회로사이에 저항체로 구성되어 분압회로의 일부를 구성하는 피드포워드회로를 설치함으로써 회로소자의 작동지연이 있더라도 입력전압에 대한 출력주파수의 직선성을 확실히 유지할수가 있으며, 또 피드포워드회로는 저항체로 구성된 것이므로 전체의 구성의 복잡화를 초래하는 일이 없으며 소비전력도 저감된다.

특히 반전스위칭회로를 거쳐서 받은 직류전압신호를 분압하여 적분기에 입력하는 것 같은 것과는 그 적분기를 구성하는 연산증폭기의 입력오프세트 전압의 영향이 적으며, 고정밀도의 것을 얻을 수 있는 잇점이 있다.

Claims

입력신호를 받아서 절대치가 동등하고, 극성이 다른 한쌍의 직류전압신호를 출력하는 입력회로와 연산증폭기의 부귀환회로에 콘덴서가 접속되어 있고 한쪽의 입력부에 반전스위칭회로를 거쳐서 상기 한쌍의 직류전압 신호를 교호로 받아 소정의 상한치 및 하한치 적분하는 적분기와, 이 적분기의 출력신호가 상한치 하한치에 달할때마다 반전하는 구형파신호를 출력하는 출력회로를 구비한 전압, 주파수 변환회로에 있어서, 상기 반전스위칭회로(15)와 출력회로(20) 사이에 저항체(40)를 접속하여 출력회로내의 저항체(22) (23)와 함께 분압회로를 구성하는 피드포워드회로(41)를 형성한 것을 특징으로 하는 전압, 주파수 변환회로.