KR830000266B1 - 표시제어 장치 - Google Patents
표시제어 장치 Download PDFInfo
- Publication number
- KR830000266B1 KR830000266B1 KR1019790003373A KR790003373A KR830000266B1 KR 830000266 B1 KR830000266 B1 KR 830000266B1 KR 1019790003373 A KR1019790003373 A KR 1019790003373A KR 790003373 A KR790003373 A KR 790003373A KR 830000266 B1 KR830000266 B1 KR 830000266B1
- Authority
- KR
- South Korea
- Prior art keywords
- address
- output
- display
- screen
- circuit
- Prior art date
Links
- 102100029968 Calreticulin Human genes 0.000 description 45
- 101100326671 Homo sapiens CALR gene Proteins 0.000 description 38
- 238000000034 method Methods 0.000 description 15
- 230000010355 oscillation Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/34—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators for rolling or scrolling
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
내용 없음.
Description
제1도 (a)∼(d)는 스크로울의 설명도.
제2도 및 제3도에 나타내는스크로울 제어를 실시하는 종래의 표장치예의 블럭도.
제4도 제3도에 나타내는 스크로울 제어를 실시하는 종래의 표시장치예의 블럭도
제5도는 본 발명의 스크로울 제어를 실시하는 표시장치예의 블럭도,
제6도는 본 발명의 스크로울 제어의 개념도이다.
본 발명은, 기억장치에 기억되어 있는 표시정보에 따라 끊임없이 화면을 리프레시(refresh)할 필요가 있는 표시장치에 관한 것이며, 특히 표시화면의 스크로울 제어를행하는 표시 제어장치에 관한 것이다.
음극선관들을 사용한 표시장치에 있어서는, 화면을 어른거리지 않게 사람의눈에 보이도록 하기 위하여 정기적으로(통상50∼60회/초 정도)화면을 리플레시할 필요가 있으며 그렇게 하기위해 표시하고 있는 테이터를 기억시켜둘 기억장치를 갖출 필요가 있다. 이 기억장치는 리프레시마다 항상 고속으로 엑세스 할 필요가 있기 때문에 전용 리프레시용 기억장치로서 표시장치에 내장하고 있는 경우가 많으나, 전자계산기 시스템의 주 기억장치의 일부를 이용하여 주 기억장치의 공백시간을 이용하여 리프레시 동작을 시키는 예도 많다. 이러한 어느 벙법을 채택하는 경우이거나, 표시하고 있는 화면의 내용을 바꾸는 경우에도 기억장치내의 데이데를 바꿔 기입하는 것에 의하여 행하고 있다.
그래서 표시 장치를 사용하는 측에서 보면 화면이 몇페이지가 있고, 그 몇페이지를 순서적으로 사용하는 상용방법(페이지순환)이나 자유롭게 이 몇페이지를 1행씩 위 또는 아래로 시프트(shift)시켜 사용하고 싶은(스크로울)때가 있다. 이 스크로울을 함에 있어서도, 제1도와 같이, 전자계산기 시스탬에서의 메시지등의 목적으로 사용하기 위하여, 화면상의 일정형수를 고정표시 영역으로 하여 페이지 바꿈이나 스크로울과는 무관하게 항상 화면상에 표시한데로 스크로울을 하고저하는 경우가 있다.
또 제1도에서, (a)는 전자계산기 시스템 내의 기억장치 내데이터, (b)는 현재의 표시화면, (c)는 (a)의 화면을 1행(行)만큼 위쪽으로 스크로울 한후의 표시화면, (c)는 (a)의 화면을 1행 만큼 아래쪽으로 스크로울 한후의 표시화면을 나타낸다.
이러한 요망(要亡)을 실현하기 위하여 종래기술에서는 다음과 같은 스크로울 방식을 채용하고 있었다. 첫째는 피르레시 전용 기억장치를 표시장치에 내장하고 있는 경우에 실시되고 있는 것으로서 현재 표시하고 있는 화면을 스크로울 페지넘김, 고정표시영역을 포함하는 스크로울을 실시하고저 할때, 전자계산기 측에서 스크로올 들을 실시한 후에 표시하고저 하는 화면을 데이터를 전부 계산 작성하여 그것을 표시장치에 내장하고 있는 기억장치에 모두 보내므로서, 기억장치내의 데이터를 전부 다시 기입해 버리는 방식이다(제2도 참조). 이 방식은, 전자 계산기측의 소프트웨어에 의하여 실시되는 것으로서, 표시장치 자체에는 특별하게 스크로울을 하기 위한 기능도 없으며, 표시장치는 내장기억장치의 내용을 그대로 표시하고 있을 따름이다. 이 방식은 널리 사용되고 있으며, 또 전자계산기의소프트웨어 기술에 의하여 스크로울이나 페이지 넘기기 표시영역을 포함하는 스크로울등 어떠한 변화에도 대응할 수 있는 방법이지만 전자계산기로서는 이러한 스크로울 등을 행하기 위해서는 상당한 스탭수의 전용 프로그램이 필요하게 되며, 전자계산기의 처리능력이 작은 경우에는, 이러한 스크로울등을 행하기 위하여는 전자계산기 본래의 업무의 처리능력이 부족한 경우도 있게된다. 이러한 불편함을 방지하기 위하여, 예를들면 표시장치 자체에 스크로울이나 페이지 넘기기의 지령을 받는 기능을 갖고, 내장기억장치에 문자정보를 기입할 때 스크로울이나 페이지 넘기기를 실현하는 방식도 제 안되고 있다.
다음에 제2의 방식으로서는 전자계산기 시스템의 주기억장치의 일부를 사용하여, 주 기억장치의 공백시간을 이용하여 리프레시 동작을 시키고 있는 경우에 실시되는 방식이 있다. 이것은 제1도에 도시하는 바와 같이 리프레시 동작을 실시하기 위해서는 주 기억장치내의 어느 번지로부터의 데이터를 표시할 것인가를 표시장치에 알려둘 필요가 있으나 이 알려두어야할 표시 데이터의 선두 어드레스를 변경하므로 스크로울을 실시하는 방식이다.
이 방식은 리프레시 선두어드레스의 지정 변경만으로서 스크로울이나 페이지 넘기기를 실시할 수가 있다. 그러나 이 방식은 주 기억장치내의 표시 데이터의 선두 어드레스를 변경함으로써 스크로울이나 페이지 넘기기를 행하고 있는 것처럼 보이는 것이기 때문에, 제1도와 같은 화면상의 일정행수를 페이지 넘기기나 스크로울과는 무관하게 항상 화면상에 표시시켜 놓은데로 스크로울을 행하는 것은 불가능하다. 따라서 이와 같은 화면상의 일정행수를 항상 화면상에 표시해둔채로 스크로울을 하기위해서는 이 제2의 방식을 사용하고 있는 경우에도 제1의 방식일때와 마찬가지로 일정행수 고정의 스크로울을 실시한 후의 화면데이터를 미리전자계산기측의 소프트웨어에 의해 계산 작성하여 이에따라 주 기억장치내의 표시데이터를 다시 기입하지 않으면 안된다.
상술한 선두 어드레스의 변경에 의하여 스크로울을 행하는 종래의 표시장치의 일예를 제4도에 도시하여 설명한다.
101은 중앙처리장치(이하 CPU라함), 102는 캐럭터 드스플레이 컨트럴회로(Character display Control Circuit)(이하 CRTC라 함), 103은 리프레시용기억장치(이하RM이라함), 104는 멀티플랙서(multiplexer)회로(이하MPX라함), 105는 래치(latch)회로 106은 캐렉터 제너레이터(character generater)(이하 CG라함), 107은 병열과직열 변환회로(이하 SPC라함), 108은 비데오 컨트롤 회로(viedo control circuit)(이하VCD라함), 109는 표시용음극선관(이하 CRT라함), 110은 발진회로 111은 도트카운터회로이다.
CPU(101)는 계산기의 처리장치부분이며, 이 CPU(101)로부터 어드레스 버스(131)로서 어드레스 신호 A0∼A15의 16개가 출력되어 있고, 또 데이터버스(132)로서 데이터신호 D0∼D7이 나오고 있다. 어드레스버스(131)는 CPU(101)로부터의 출력신호이며, 본 종래장치에서는 16개이나, 특별히 16개일 필요는 없으며, CPU(101)의 형태에 따라 결정되는것이다.
또 데이터 버스(132)는 CPU(101)로부터의 쌍방향성 버스이며 CPU(101)로부터의 출력시에는 출력신호가, 또 CPU(10)에로의 입력시에는 CPU(10)에로의 입력신호가 인가된다. 이 데이터 버스(132)는 본 예에서는 8개이나 이것도 8개일 필요는 없고 또 쌍방향성일 필요는 없으며 입력신호와 출력신호는 각각 별도의 신호라도 좋으며 이러한 것은 CPU(101)의 형식에 따른 것이다. CPU(101)는 간단하게는 1칩 LSI를 사용한 마이크로 컴퓨터(micro computer)를 사용할 수가 있다.
CPU(101)로 부터 외부에 대한 동작은 어드레스 버스(131)와 데이터 버스(132)를 통해 행해지며 이에 의해 어느때는CPU(101)는 어드레스 버스(131)로부터 어드레스 정보를, 데이터 버스(132)로 부터 터이터출력을 각각내어 리프레시용 기억장치(RM)(103)에 데이터를 기입하거나 또 어느때는 어드레스버스(132)로부터 외부 동작지령을 내고 데어터버스(132)에 의해 데이터를 내어 외부의 입출력장치를동작시키거나 할수가 있다.
이것을 실제로 실현하기 위해서는, 어드레스 버스(131) 데이터버스(132)의 성격을 결정시키기 위해서 수개의 컨트럴(control)신호와 타이밍을 결정하기 위한 수개의 타이밍 신호기 필요하게 되며 이것에 의해 기억장치(103)에 데이터를 보내거나 입력장치를 동작시키거나 하는 구별을 하게되나, 제4도에서는 이러한 컨트럴(control) 신호나 타이밍 신호는 생략되고 있다.
CRTC(102)는 캐릭터 드스플레이 컨트로울 회로이고, 이 회로는 CPU(101)로부터 어드레스 버스(131)와 데이터 버스(132)를 거쳐 리플레시용 기억장치(103)의 선두 어드레스 등의 지정을 받아 표시화면을 만들기 위하여 필요한 타이밍신호(133)을 발생하고 또 리프레시용 기억장치(103)에 대하여 리프레시에 필요한 어드레스 신호(134)를 공급하고 또 캐릭터제네레이터(106)에 대하여 라스터 어드레스(luster addressing : 번지 지정)하여 기억장치내의 문자코오드의 독출을 한다.
이 어드레스신호(134)도 본예에서는 14개이나 CRTC(102)의 형식에 따라 임의의 개수로 할수가 있다. 라스터어드레스 신호(135)는 RA0∼RA45개로 형성되며, 문자를 도트(dot)로 분해했을때의 종(從) 방향의 어드레스를 나타내는 신호이다. 이 라스터 어드레스 신호(135)도 본 예에서는 5개로 되어 있으나, 문자의 구성도트수에 따라 개수가 변함은 당연하다.
또CRTC(102)에는 클록신호 (136)가 입력되어 있다. 이 클록신호(136)는 표시문자 타이밍을 CRTC(102)에 알려서 CRTC(102)를 동작시키는 기본신호가 되는 것이다.
도트 카운터(111)는 클록신호(136)를 발진회로(110)로부터의 출력을 분주하여 만들어내기 위한 카운터 회로이다.
또 이 도트 카운터(111)는 도트 타이밍신호(137)을 출력하여 비데오 컨트럴 회로(108)에 공급하는 것도 하고 있다.
발진회로(110)는 보통수정들을 이용하여 안정된 발진주파수를 가진 출력을 내는 회로이다.
이 발진회로(110)도 필요한 주파수를 안정시켜 발생수할가 있으면 회로방식은 문제되지 않는다. 이 발진회로로부터의 출력은 본 장치를 동작시키기 위한 최소단위의 타이밍 신호가 되며 필요에 따라 각부에서 이용되나 여기서는 그 상세한 것은 생략되고 있다.
RM(103)은 리프레시용 기억장치이고 여기에 표시문자 코오드가 기억되어 있으며 CRTC(102)로 부터 어드레싱되면 기억되어 있는 문자코오드가 출력된다.
이 RM은표시 화면의 리프레시용 표시 데이터를 기억할 뿐만 아니라 CPU(101)로는 주기억장치로서 사용할 수 있도록 설계되어 있으며 그렇게 하기 위해 RM(103)의 어드레스 입력신호(138)는 MPX(104)에 의해 CPU(101)로 부터의 어드레스버스(131)와 CRTC(102)로 부터의 어드레스신호(134)를 절환 할 수 있도록 되여 있으며, RM(103)에 입력되고 있는 데이터버스(132)로 부터의 데이터를 기억할 수가 있다. 또 RM(103)의 데이터신호(139)는 래치회로(105)에 입력되어 래치된다.
MPX(104)는 멀티플렉서회로이고 두 개의 입력신호를 절환하여 출력하기 위한 회로이다. 이 두 개의 입력신호의 한쪽에는 CPU(101)로 부터의 어드레스버스(131)가접속되며 또한쪽에는 CRTC(102)의어드레스신호(134)가 접속되어 있다. 이 MPX(104)의 출력신호는 RAM(103)의 어드레스입력신호(138)로서 접속되어 있다. 이 MPX(104)회로에 의해 CPU(101)의 주기억장치로 동작하고 있는 것이 되며 CRTC(102)측이 선택되고 있을 대는 RM(103)은 리프레시용 기억장치로 동작하는것이된다.
당연히 이 MPX(104)에 대하여 절환동작을 지시하기 위한 CPU(101)로 부터의 컨트로울신호가 필요하게 되나 본도에서는 생략하고 있다.
래치회로(105)는 RM(103)으로 부터의 출력을 래치하고, 그 출력을 CPU(101)의 데이터버스(132)와 캐렉터제네레이터(106)에 공급한다. CPU(101)에로의 출력은, CPU(101)가 RM(103)을 주기억장치로서 액세스 했을 경우에 기억내용을 읽어넣기 위하여 사용되다.
CG(106)으로의 출력은 RM(103)이 리프레시용 기억장치로서 사용되었을 때의문자코오드데어터로서 사용된다.
CG(106)는 캐렉터제네레이터 회로이고, 보통은 리이드 온리 메모리(Read only memory)가 사용된다.
CG(106)은 래치회로(105)로 부터의 출력과 CRTC(102)로 부터의 라스터 어드레스 신호(135)에 의하여 엑세스 되어 도트패턴(141)을 출력한다. 이 CG(106)는 반드시 ROM(Read only memory)를 사용할 필요는 없으며 독출/기입(read/write) 가능한 랜덤 액세스 메모리(Randam access memory)를사용할 수 있는 것도 미리 도트패턴을 기억시켜 둠으로서 기능하다.
PSC(107)는 병열과 직열 변환회로이고, CG(106)으로 부터의 도트패턴(141)을병열로 부터 직열로 변환하는 회로이며, 이 변환동작은 도트카운터(111)의 출력인 도트 타이밍(137)에 의해 실시된다, 이 PSC(107)의 출력은 시리얼 데이터(Serial data)(142)로서 비데오 컨트롤 회로(108)에 입력된다.
VCD(108)는 비데오 컨트롤 회로이고, PSC(107)로 부터의 시리얼 데이터(142)를 CRTC(102)로 부터의 타이밍 신호(133)에 따라 표시용 음극선관(109)에 대한 비데오신호(143)로 변환하는 회로인 것이다. CRT(109)는 비데오신호(143)을 받아 음극선관상에 도트를 빛나게 함으로써 문자를 표시한다.
다음에 종래예의 동작을 설명한다. CPU(101)는어드레스버스(131)와 MPX(104)를 통하여 RM(103)에 어드레스신호(138)를 보내어 기입 어드레스를 지정하여 데이터버스(132)에 올려놓은 데이터를 RM(103)에 기억시킬 수 있고, 이 동작의 반복에 의해 CPU(101)는 R.M(103)에 표시하고 싶은 문자데이터를 기억시켜 들수가 있다.
CPU(101)는 표시하고 싶은 1화면분 이상의 문자데이터를 모두 RM(103)에 기억시키면 다음에 CRTC(102)에 대하여 마찬가지로 어드레스버스(131)와 데이터버스(132)를 통해서 표시하고 싶은 문자 데이터의 RM(103)내의 선두 어드레스를 알려서 표시동작을 개시하도록 지령한다.
CRTC(102)는 CPU(101)로 부터 표시해야할 화면에 대응하는 RM(103)내의 선두 어드레스를 받아 표시 동작의 개시를 지시받으면 표시동작을 시작한다. 즉, CRTC(102)는 먼저 타이밍신호(133)에 의해 수직동기신호 VSYNC, 수평동기신호 HSYNC를 출력하고, VCD(108)에 대하여 화면의 선두임을 알려서, CRT(109)상의 휘선(輝線)을 원점으로 되돌린다. 이와 동시에 CRTC(102)는 어드레스신호(134)에 CPU(101)로 부터 이미 통지되어 있는 표시해야 할 화면에 대응하는 RM(103)내의 선두 어드레스를 출력한다. 또 CRTC(102)는 라스터어드레스신호 (135)로서 문자를 도트로 분해했을 때의 세로방향(縱方向)의 어드레스를 출력한다. 즉, 라스터어드레스신호(135)는 1회째의 출력은 세로 방향 어드레스의 0(Zero)을 지정한다.
MPX(104)는 어드레스신호(134)를 통하여 RM(103)에 어드레스신호(138)을 출력한다. RM(103)은 어드레스신호(138)에 의해 지정된 번지에 기억되어 있는 문자 코오드를 데이터신호(139)로서 출력한다. 래치회로(105)는 이데이터신호를 래치하여 CG(106)에 출력한다.
CG(106)는 이 래치회로(105)로 부터의 문자 코오드와 라스터어드레스신호(135)를 받는다. 이 시점에서는, 래치회로(105)로 부터의 선두에 표시할 문자코오드가 출력되고 있고 라스터 어드레스신호(135)는 0(Zero)을 나타내고 있으므로, CG(106)로 부터는 선두문자의 라스터 0번째의 도트패턴(140)이 병열신호의 형태로 출력된다. 이 도트패턴(140)은 PSC(107)에 입력되고, 여기서 시리얼 데이터(141)가 되어 VCD(108)에 입력된다. VCD(108)는 이 시리얼 데어터(141)을 받아서 CRT(109)가 필요로 하는 비데오신호(143)을 출력한다.
CRT(109)는 이 비데오신호(143)을 받아 화면에 그 비데오신호에 상당한 도트패턴을 표시한다. 이와같이하여 화면 선두문자의 0라스터째의 도트가 표시된다. 다음에 CRTC(102)는, 도트카운터회로(111)의 클록신호(136)을 받으면 제2문자째로 표시하기 위한 타이밍으로 옮겨지고 어드레스신호(134)는 지금가지의 출력에 +1된 어드레스르 ㄹ나타낸다. 이 후는 제1문자와 마찬가지로 MPX(104)를 통하여 RM(103)의 그 어드레스가 엑세스 되고, 래치회로(105)에는 그 문자째의 문자 코오드가 래치괴고 CG(106)로 부터는 2문자째의 라스터 0(Zero)에 대응하는 도트패턴(141)이 출력되고 이것이 PSC(107)를 통하여 시리얼 데이터(142)가 되고 VCD(108)에 의해 비데오신호가 되며 CRT(109)에 제2문자째의 라스터 0의 도트패턴이 표시된다. 화면에 표시하는 문자수가 1행에 m문자이라면 같은 동작을 m회 반복함으로써 제1문자에서 제m째 문자까지의 라수터 0번째 표시가 된다.
제m문자째의 표시동작이 종료하면 CRTC(102)는 HSYNC신호를 타이밍신호(133)로서 VCD(108)에 소출하여 휘선을 화면의 좌측으로 되돌린다. 또 이와 동시에 라스터어드레스신호(135)를 이전의 값(앞서의값)에 +1하여 어드레스신호(134)를 제1문자째 즉 RM(103)내의 표시문자 선두 어드레스로 되돌린다. 이후 CRTC(102)는 지금가지돠 동일하게 제1문자 ∼제m문자 째까지의 라스터 1번째를 표시한다.
문자 패턴의 세로방향 도트수가 X인 경우 이상의 동작을 X번 반복하여 1행의 표시를 실행한다. 이후, CRTC(102)는 HSYNC신호를 타이밍신호(133)로서 VCD(108)에 송출한 후 이번에는 라스터어드레스신호(135)를 +1진행시키는 대신 0으로 되돌려 어드레스신호(134)를 제1문자째의 어드레스로 환원하는 대신제(M+1)번째 문자로하여, 지금까지의 동일한 동작을 반복하여 제2행째의 표시를 한다. 화면의 최대행수가 n인 경우 n행째까지 동일한 동작을 반복하고 n행째의 라스터가지 표시동작을 종료하면 CRTC(102)는 HSYNC신호를 타이밍신호(133)로서 VCD(108)에 송출함과 동시에, 수직동기신호(VSYNC 신호)를 VDC(108)에 소출하고 CRT(109)의 휘점을 원점으로 환원하고 라스터 어드레스 신호(134)도 화면선두 어드레스로 환원시킨다.
이로 인하여 CRTC(102)의 동작은 CPU(102)로부터 동작개시지령을 받았을때와 같은조건으로 환원되어 그매(枚)째의 화면표시를 시작한다. 통상은 이사이RM(103)의 내용은 변하지 않고 있기 때문에 1매째의 화면과 2매째의 화면의 내용은 동일하며 이 표시를 CRTC(102)는 1초간에 50∼60매의 화면속도로 표시되도록 동작을 하여 인간에게는 화면이 정지되어 있는것처럼 보인다. 화면의 표시문자를 바꾸고저할때에는 위에서 말한 바와 같이 프레시 동작을 빈틈을 타서, MPX(104)를 통하여 어드레스 동작의 빈틈을 타서 MPX(104)를 통하여 어드레스 지정을 하여 RM(103)의 내용을 바꾸어 넣는 동작을 한다.
이렇게 하기 위해서는, MPX(104)를 컨트롤 하기 위하여 복잡한 조작이 필요하게 되나 그 상세한 것은 생략한다.
종래장치에서는, 제3도에 나타낸 방식에 의한 화면의 스크로울을 행할수가 있다.
즉, 현재 표시하고 있는 화면보다 1행분 스크로울 업하고 싶으면 CPU(101)는 CRTC(102)에 대하여 이전에 지정한 화면 선두어드레스에 m(행분의 문자수)을 가산한 새로운 화면 선두어드레스로 지정을 고친다.
CRTC(102)는 항상 리프레시동작을 계속하고 있으나, CRTC(102)는 CPU(101)로부터 표시화면 선두 어드레스를 지정하여 변경되면 표시도중의 화면 1매의 리프레시가 종료한 시점으로부터 새로운 선두 어드레스를 사용하여 스크로울후의 화면이 표시되도록 된다. 이와 같이 하여 화면 전체를 스크로울 하는 것은 비교적 용이하게 실시할 수가 있다. 그러나 제1도에 나타낸 바와 같은 고정표시영역을 갖는 스크로울은 CPU(101)로부터 CRTC(102)에 대하여 표시된 선두 어드레스를 지정 변경한다는 수단으로서는 실현 불가능한 것이다.
본 발명의 목적은 상기한 바와 같은 종래의 기술에 있어서의 문제점을 해결하고 고정표시 에리어를 포함하는 표시화면을 스크로울 제어를 행하는 표시제어장치를 제공하는 데 있다.
이렇게 하여 본 발명은, 표시되는 문자정보를 격납하는 기억장치와 그 기억장치로부터 문자정보를 순차적으로 출력하기 위한 어드레스를 공급하는 제어회로와, 그기억장치로부터 출력되는 문자패턴을 표시하는 표시부를 가진 표시장치에 있어서, 상기 기억장치의 리프레시동작이 현재 실행되고 있는 행수를 나타내는 행수카운터와 상기 표시부의 표시 화면상의 임의의 수의 행을 고정하기 위하여 그 행수를 지정하는 제1레지스터와, 행수카운터의 출력과 제2레지스터의 출력을 비교하는 비교회로와, 표시 화면상의 스크로울해야할 행수를 나타내는 정보를 격납하는 제2의 레지스터와, 상기 비교회로의 비교에 있어서 일치한 것에 응답하여 상기 제어회로로부터 보내지는 어드레스와 제2레지스터의 내용을 가산하여 상기 기억장치를 억세스해야 할 어드레스를 작성하는 가산회로를 갖도록 한 것이다.
제5도에 본 발명의 스크로울제어를 실시하는 표시장치의 일예를 도시하여 설명한다. 또한, 제4도와 동일부분에는 동일부호를 나타내고 있다.
본 실시예는 도중 쇄선으로 표시한 부분이 제4도의 것과 상이(相異)한 것이다. 즉 본 실시예에서는 MPX(104)의 한쪽 입력과 CRTC(102)로부터의 어드레스 신호(134)와의 사이에 모든 가산회로(125)가 계재되어 있다.
121은 행스 카운터이고, CRTC(102)로부터의 타이밍 신호(133)와 계수하여 리프레스 동작이 현재 화면상의 어느 행째를 실행중인가를 알기 위한 회로이다. 123는 라인 지정 레지스터(이하 LREG라 함)이고 표시화면의 어느행째가지 고정영역으로 할 것인가를 지정하기 위한 레지스터이다. 이 레지스터(122)에는 CPU(101)로부터 데이터 버스(132)를 통하여 데이터가 세트된다.
132은 비교회로이고 행수 카운터(121)의 내용과 LREG(122)의 내용의 대소(大小)를 비교하는 회로이다. 이 비교회로(123)으로부터로 행수 카운터(121)의 내용이 LREG(122)의 내용보다 커지면 출력으로서 1이 출력된다.
이 출력은 스크로울 수 지정 레지스터(이하, NREG라 함)(124)에 공급된다. NREG(124)에는 스크로울하는 행수를 m배하여 문자수로 변환한 값이 세트된다.
이 NREG(124)는 CPU(101)로부터 데어터 버스(132)를 통하여 세트된다. 이 NREG(124)의출력은 가산회로(125)에 입력되나 비교회로(123)의 출력이 인 경우에는 (NREG124)의 출력은 모두 억제(inhibit)되어 0이 되도록 되어 있다. 가산회로(125)는 CRTC(102)출력과 CRTC(102)의어드레스 신호(134)가 입력되고 있고 이 가산회로(125)의 출력은 MPX(104)의 한쪽의 입력에 접속되어 있다. 가산회로(125)는 필요한 비트수를 갖는 전가산회로(full adder)로 구성하며, NREG(124)의출력과 CRTE(102)로부터의 어드레스 신호(134)와의 합을 만드는 회로이다. 위에서 말한 회로중에서 행수 카운터(121)는 플립플릅의 조합으로 구성할 수가 있으며, 이 카운터는 CRTC(102)로부터의 타이밍 신호 (133)중에서 VSYNC신호에 의하여 세트되고, HSYNC신호에 의하여 카운트업(count up)되는 것이다.
또 LREG(122)와 NREG(124)는 필요한 비트길이를 갖는래치회로로서 구성가능하다.
또 NREG(124)의 출력에는 비교회로(123)의 출력이 "1"일때 이외에는 출력이 되지 않도록 게이트회로를 갖고 있다.
비교회로(123)는 LREG(122)의 내용과 행수 카운터(121)의 내용의 대소를 비교하는 회로로서, 이것도 논리케이트의 조합으로 용이하게 구성할 수가 있다. 가산회로(125)도 앞서 말한 바와 같이 전가산기(full adder)를 필요한 비트수 만큼 갖는 회로이고 통상 시판되고 있는 MSI로서 구성하기는 용이하다. 이와 같이 본 발명에 있어서의 (121)∼(125)의 구성요소는 보통 시판되고 있는 SSI나 MSI로서 용이하게 실현될수 있기 때문에 여기에서는 이것들의 구성요소에 대하여서는 더 이상 언급하지 않는다.
다음에 본 실시예의 동작에 대하여 설명한다.
제4도의 종래기술의 예에서는 CRTC(102)의 입력에 어드레스 신호(134)는 직접 MPX(104)의 한쪽 입력에 접속되어 있었으나, 본 실시예에 있어서는 가산회로(125)의 한쪽 입력에 접속되어 있다. 또 가산회로(125)의 또한쪽 입력에는 NREG(124)에 접속되어 있다. 이 가산회로(125)의 출력은 종래 기술의 예에서 CRTC(102)로부터의 어드레스 신호(134)가 접속되어 있었던 입력에 입력되고 있다. 여기서 명백하게 알수 있는 바와 같이 만일 NREG(124)의 내용이 0이였다고 하면, 본 실시예는 종래 기술과 똑같이 동작한다. 즉 가산회로(125)는 CRTC(102)로부터의 어드레스 신호(134)와 NREG(124)의 내용을 가산하여 그 출력을 MPX(104)의 한쪽 입력으로 보내게 되나, NREG(124)의 내용이 0이기 때문에 어드레스 신호(134)와 0의 합 즉, 어드레스 신호(134)가 그대로 MPX(104)의 한쪽에 인가되는 것이 좋다. 따라서 NREG(124)의 내용이 0인 경우에는 본 표시장치 전체의 동작은 제4도의 종래 기술의 예와 아주 동일한 것이 된다.
다음에 고정표시영역으로서 i행(i행째∼i행째)를 지정하여 Y행의스크로울 하고저할 때에는 다음과 같이 하면 된다. 즉 CPU(101)는 LREG(122)에 고정표시 영역수 i를 데이터버스(132)를 통하여 세트한다. 또 CPU(101)는 스크로울을 하고 저하는 행수 X를 m배(1행의 문자수를 m로 한다)한 값을 NREG(124)에 데이터버스(132)를 통하여 세트한다. 이때 행수 카운터(121)는 현재 리프레시 중인 화면상의 행수를 카운트하고 있다. 이 행수 카운터(121)의 출력과 LREG(122)의 출력은 함께 비교회로(123)로 입력되고 있으므로 행수 카운터(121)가 LREG(122)에 세트되어 있는 값 i보다도 커지면 비교회로(123)의 출력은"1"이 된다.
그러나 비교회로(123)의 출력이 "0"인 때에는 NREG(124)의 출력은 억제되어 있어서 0이 출력되고 있으므로 행수 카운터(121)가 LREG(122)에 세트되어 있는 값 i보다 작을때에는 지금까지의 통상의 리프레시 상태와 마찬가지로 화면을 표시하고 있다. 한편, 비교회로(123)의 출력이 "1"이 되면 NREG(124)의 내용이 출력되어 가산회로 (125)에는 NREG(124)의 출력과 CRTC(102)의 어드레스 신호가 입력되어 가산회로(125)의 출력은 NREG(124)의 내용인 Yxm만큼 이전의 데이터보다 큰 값을 나타내게 된다. 이 가산회로(125)의 출력은 MPX(104)을 통하여 RM(103)에 보내지고 있기 때문에 RM(103)에서는 번지가 Yxm만큼 건너 뛰어 액세스되는 것이 된다.
따라서, 0행째로부터 i행까지의 고정표시 영역으로서 지정된 선두 어드레스로부터 순서적으로 갱신된 어드레스에 의하여 RM(103)으로부터 독출된 데이터가 표시되거나 i행을 넘으면 Yxm만큼 앞선 어드레스로부터 독출된 데이터가 순차적으로 표시되는 것이 되어 고정표시 영역을 제외한 영역이 Y행만큼 스크로울 된다.
이 이후 스크로울을 계속하기 위해서는 CPU(101)가 CRTC(102)를 m의 정수배(整數倍)씩 증가시켜 다시 세트하면 되며 이와 같이하면 표시화면은 고정표 시영역을 그대로 두고 (i+1)행째 이후를 순차 스크로울업해 나갈수가 있게 된다.
또 NREG(124)의 값을 감소시키면 스크로울다우해 나갈수도 있으며 NREG(124)를 0으로 하면 스크로울 전의 화면으로 환원할 수도 있게 된다.
또 고정표시 영역의 증감은 LREG(122)를 다시 세트하는 것으로 가능하다. 또 고정표시 영역을 남기고 페이지 바꾸기를 할때는 NREG(124)에 1페이지분에 해당하는 문자수를 세트하면 되며, 이 경우에는 페이지를 넘길때마다 NREG(124)의 내용을 1페이지에 해당하는 문자수의 정수배(整數倍)씩 증가시켜 나가면 된다. 위에 상술한 RM(103)에 대한 선택적 어드레신에 의한 본 발명의 스크로울제어의 개념을 제6도에 도식적으로 나타내었다.
상술한 바와 같이 본 발명의 스크로울제어는 문자정보를 기억하고 있는 기억장치를 선택적으로 어드레싱하여 화면의 스크로울을 하는 것이다.
따라서 종래와 같이 스크로울후의 화면 데이터를 계산기 시스템의 소프트웨어에 다시 고쳐 작성할 필요가 없기 때문에 시스템의 처리능력을 저하시킬 염려가 없고 또 표시창치측에 스크로울하기 위하여 화면에 1대 1로 대응시킨 기억장치를 특별하게 설치할 필요가 없기 때문에 표시장치의 가격을 크게 절감시킬수가 있게 된다.
이와 같이 본 발명에 의한 스크로울제어는 대단히 큰 이익을 가져온다.
Claims (1)
- 표시되는 문자정보를 격납하는기억장치(103)와, 이 기억장치(103)로부터 문자정보를 순차출력해야 할어드레스를 공급하는 제어회로(102)와, 이 기억장치(103)로부터 출력되는 문자정보에 대응한 문자패턴을 출력하는 캐렉터 제네레이터(106)와, 이 캐렉터 제네레이터(106)로부터 출력되는 문자패턴을 표시하는 표시부(109)를 가진 표시장치에 있어서, 상기 기억장치의 리프레시 동작이 현재 실행되고 있는 행수를 나타내는 행수 카운터(121)와, 상기 표시부 (109)의 표시 화면상의 임의의 수의 행을 고정하기 위하여 행수를 지정하는 레지스터(122)와, 이 행수 카운터(121)의 출력과 이 레지스터(122)의 출력을 비교하는 비교회로(123)와, 표시 화면상의 스크로울해야 할 행수를 나타내는 정보를 격납하는 레지스터(124)와, 비교회로(123)의 비교에 있어 일치한 것에 응답하여 제어회로(102)로부터 보내지는 어드레스와 레지스터의 내용을 가산하여 기억장치(103)를 억세스해야 할 어드레스를 작성하는 가산회로(125)를 구비한 것을 특징으로 하는 표시제어장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019790003373A KR830000266B1 (ko) | 1979-09-29 | 1979-09-29 | 표시제어 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019790003373A KR830000266B1 (ko) | 1979-09-29 | 1979-09-29 | 표시제어 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR830000266B1 true KR830000266B1 (ko) | 1983-02-25 |
Family
ID=19213075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019790003373A KR830000266B1 (ko) | 1979-09-29 | 1979-09-29 | 표시제어 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR830000266B1 (ko) |
-
1979
- 1979-09-29 KR KR1019790003373A patent/KR830000266B1/ko active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5247612A (en) | Pixel display apparatus and method using a first-in, first-out buffer | |
US4117469A (en) | Computer assisted display processor having memory sharing by the computer and the processor | |
JPS62269989A (ja) | 表示制御装置 | |
JP2797435B2 (ja) | 表示コントローラ | |
EP0120142B1 (en) | Graphic display system | |
US4924432A (en) | Display information processing apparatus | |
JPS62127888A (ja) | ビデオ表示制御回路 | |
JP2637724B2 (ja) | 表示制御装置 | |
KR830000266B1 (ko) | 표시제어 장치 | |
EP0216886B1 (en) | Video display apparatus | |
JPH07234773A (ja) | 表示制御装置 | |
US4882578A (en) | Character display device | |
US5197119A (en) | External synchronism control circuit | |
KR940007824B1 (ko) | 윈도우 영역의 확대, 축소 제어회로 | |
KR960004654B1 (ko) | 모니터 전용 파이포 회로의 어드레스 제어 회로 | |
JP3264520B2 (ja) | 表示制御装置 | |
JP2003068072A (ja) | フレームメモリ回路 | |
JP3319031B2 (ja) | 表示装置 | |
KR890003230Y1 (ko) | Crt 표시제어장치 | |
JP2623592B2 (ja) | 表示制御装置 | |
JPH07281634A (ja) | 液晶ディスプレイ | |
JPS6032088A (ja) | Crt表示端末装置 | |
JP2585509B2 (ja) | デイスプレイ装置 | |
JPS63131181A (ja) | 文字表示装置 | |
JPH0418595A (ja) | 液晶表示装置 |