KR20240135584A - Display device and method of manufacturing of the same - Google Patents
Display device and method of manufacturing of the same Download PDFInfo
- Publication number
- KR20240135584A KR20240135584A KR1020240114209A KR20240114209A KR20240135584A KR 20240135584 A KR20240135584 A KR 20240135584A KR 1020240114209 A KR1020240114209 A KR 1020240114209A KR 20240114209 A KR20240114209 A KR 20240114209A KR 20240135584 A KR20240135584 A KR 20240135584A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- display device
- wiring
- wirings
- layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 87
- 239000000758 substrate Substances 0.000 claims abstract description 324
- 239000010409 thin film Substances 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims description 28
- 238000002161 passivation Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 abstract description 151
- 239000010410 layer Substances 0.000 description 202
- 230000008569 process Effects 0.000 description 78
- 229910052751 metal Inorganic materials 0.000 description 58
- 239000002184 metal Substances 0.000 description 58
- 238000007639 printing Methods 0.000 description 24
- 238000000227 grinding Methods 0.000 description 23
- 239000010408 film Substances 0.000 description 20
- 230000005012 migration Effects 0.000 description 20
- 238000013508 migration Methods 0.000 description 20
- 238000007649 pad printing Methods 0.000 description 15
- 239000007769 metal material Substances 0.000 description 13
- 238000010023 transfer printing Methods 0.000 description 13
- 238000010329 laser etching Methods 0.000 description 12
- 239000012790 adhesive layer Substances 0.000 description 8
- 230000007547 defect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000001678 irradiating effect Effects 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 229920001296 polysiloxane Polymers 0.000 description 5
- 230000003014 reinforcing effect Effects 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000007648 laser printing Methods 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 239000011796 hollow space material Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 230000037303 wrinkles Effects 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- 241001247482 Amsonia Species 0.000 description 1
- 241001163600 Bathylaco nigricans Species 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229920006025 bioresin Polymers 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000003203 everyday effect Effects 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000005060 rubber Substances 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Diaphragms For Electromechanical Transducers (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명의 일 실시예에 따른 표시 장치 제조 방법은 제1 기판의 상면에 복수의 박막 트랜지스터, 복수의 LED, 복수의 게이트 배선 및 복수의 데이터 배선을 형성하는 단계, 제2 기판의 배면에 복수의 게이트 링크 배선 및 복수의 데이터 링크 배선을 형성하는 단계, 제1 기판과 제2 기판을 본딩하는 단계, 제1 기판과 제2 기판을 셀 단위로 스크라이빙하는 단계, 복수의 게이트 배선과 복수의 게이트 링크 배선을 연결하고, 복수의 데이터 배선과 복수의 데이터 링크 배선을 연결하기 위해 복수의 사이드 배선을 형성하는 단계, 및 복수의 사이드 배선을 덮는 절연층을 형성하는 단계를 포함한다.A method for manufacturing a display device according to one embodiment of the present invention includes the steps of forming a plurality of thin film transistors, a plurality of LEDs, a plurality of gate wires, and a plurality of data wires on an upper surface of a first substrate, forming a plurality of gate link wires and a plurality of data link wires on a rear surface of a second substrate, bonding the first substrate and the second substrate, scribing the first substrate and the second substrate in units of cells, forming a plurality of side wires to connect the plurality of gate wires and the plurality of gate link wires and to connect the plurality of data wires and the plurality of data link wires, and forming an insulating layer covering the plurality of side wires.
Description
본 발명은 표시 장치 및 표시 장치 제조 방법에 관한 것으로서, 보다 상세하게는 LED(Light Emitting Diode)를 이용한 표시 장치 및 표시 장치 제조 방법에 관한 것이다.The present invention relates to a display device and a method for manufacturing a display device, and more specifically, to a display device using an LED (Light Emitting Diode) and a method for manufacturing a display device.
현재까지 널리 이용되고 있는 액정 표시 장치(Liquid Crystal Display Device; LCD)와 유기 발광 표시 장치(Organic Light Emitting Display Display; OLED)는 그 적용 범위가 점차 확대되고 있다. Liquid Crystal Display Devices (LCD) and Organic Light Emitting Displays (OLED), which are widely used today, are gradually expanding their scope of application.
액정 표시 장치와 유기 발광 표시 장치는 고해상도의 화면을 제공할 수 있고 경량 박형이 가능하다는 장점으로 인해 일상적인 전자기기, 예를 들어, 핸드폰, 노트북 등의 화면에 많이 적용되고 있고, 그 범위도 점차 확대되고 있다. Liquid crystal displays and organic light-emitting diode displays have the advantage of being able to provide high-resolution screens and being lightweight and thin, and are therefore widely used in screens of everyday electronic devices, such as cell phones and laptops, and their scope is gradually expanding.
다만, 액정 표시 장치와 유기 발광 표시 장치는 표시 장치에서 영상이 표시되지 않는 영역으로 사용자에게 시인되는 베젤(bezel) 영역의 크기를 감소시키는데 한계가 있다. 예를 들어, 액정 표시 장치의 경우, 액정을 밀봉하고 상부 기판과 하부 기판을 합착하기 위해 씰런트(sealant)가 사용되어야 하므로, 베젤 영역의 크기를 감소시키는데 한계가 있다. 또한, 유기 발광 표시 장치의 경우, 유기 발광 소자가 유기 물질로 이루어져 수분 또는 산소에 매우 취약하여 유기 발광 소자를 보호하기 위한 봉지부(encapsulation)가 배치되어야 하므로, 베젤 영역의 크기를 감소시키는데 한계가 있다. 특히, 하나의 패널로서 초대형 화면을 구현하는 것은 불가능하므로, 복수 개의 액정 표시 패널 또는 복수 개의 유기 발광 표시 패널을 일종의 타일(tile) 형태로 배치하여 초대형 화면을 구현하는 경우, 서로 인접하는 패널 간의 베젤 영역이 사용자에게 시인되는 문제가 발생할 수 있다.However, liquid crystal displays and organic light emitting diode displays have limitations in reducing the size of the bezel area that is visible to the user as an area of the display device where an image is not displayed. For example, in the case of liquid crystal displays, a sealant must be used to seal the liquid crystal and bond the upper and lower substrates, so there is a limitation in reducing the size of the bezel area. In addition, in the case of organic light emitting diode displays, the organic light emitting element is made of organic material and is very vulnerable to moisture or oxygen, so an encapsulation must be arranged to protect the organic light emitting element, so there is a limitation in reducing the size of the bezel area. In particular, since it is impossible to implement a very large screen with a single panel, when implementing a very large screen by arranging a plurality of liquid crystal display panels or a plurality of organic light emitting diode display panels in a kind of tile form, a problem may occur in which the bezel area between adjacent panels is visible to the user.
이에 대한 대안으로, LED를 포함하는 표시 장치가 제안되었다. LED는 유기 물질이 아닌 무기 물질로 이루어지므로, 신뢰성이 우수하여 액정 표시 장치나 유기 발광 표시 장치에 비해 수명이 길다. 또한, LED는 점등 속도가 빠를 뿐만 아니라, 소비 전력이 적고, 내충격성이 강해 안정성이 뛰어나며, 고휘도의 영상을 표시할 수 있기 때문에 초대형 화면에 적용되기에 적합한 소자이다.As an alternative, a display device including an LED has been proposed. Since the LED is made of inorganic materials rather than organic materials, it has excellent reliability and a longer lifespan than liquid crystal displays or organic light-emitting diode displays. In addition, the LED is not only fast in lighting, but also consumes less power, has excellent stability due to its high impact resistance, and can display high-brightness images, making it a suitable element for application to ultra-large screens.
이에 따라, 일반적으로 베젤 영역을 최소화할 수 있는 초대형 화면을 제공하기 위한 표시 장치에는 LED 소자가 이용되고 있다.Accordingly, LED elements are generally used in display devices to provide ultra-large screens that can minimize the bezel area.
본 발명의 발명자들은 LED는 유기 발광 소자에 비해 발광 효율이 좋으므로, LED를 포함하는 표시 장치의 경우 유기 발광 소자를 사용하는 표시 장치에 비해 하나의 화소의 크기, 즉, 동일한 휘도의 광을 발광하기 위해 요구되는 발광 영역의 크기가 매우 작다는 것을 인식하였다. 이에, 본 발명의 발명자들은 LED를 사용하여 표시 장치를 구현하는 경우, 서로 인접하는 화소의 발광 영역 사이의 거리가 동일 해상도를 갖는 유기 발광 표시 장치에서의 서로 인접하는 화소의 발광 영역 사이의 거리보다 매우 길다는 것을 인식하였다. 이에, 본 발명의 발명자들은, 복수의 패널을 타일 형태로 배치하여 구현된 타일링 디스플레이를 구현하는 경우, 하나의 패널의 최외곽 LED와 이에 인접하는 다른 하나의 패널의 최외곽 LED 사이의 간격을 하나의 패널 내에서의 LED 사이의 간격과 동일하게 구현할 수 있으므로 실질적으로 베젤 영역이 존재하지 않는 제로 베젤 구현이 가능하다는 것을 인식하였다.The inventors of the present invention recognized that since LEDs have better luminous efficiency than organic light-emitting elements, in the case of a display device including an LED, the size of one pixel, that is, the size of a luminous area required to emit light of the same brightness, is much smaller than in a display device using an organic light-emitting element. Accordingly, the inventors of the present invention recognized that, when a display device is implemented using an LED, the distance between the luminous areas of adjacent pixels is much longer than the distance between the luminous areas of adjacent pixels in an organic light-emitting display device having the same resolution. Accordingly, the inventors of the present invention recognized that, when a tiling display is implemented by arranging a plurality of panels in a tile form, the distance between the outermost LED of one panel and the outermost LED of another adjacent panel can be implemented to be the same as the distance between the LEDs within one panel, so that a zero bezel implementation in which there is substantially no bezel area is possible is possible.
다만, 상술한 바와 같이 하나의 패널의 최외곽 LED와 이에 인접하는 다른 하나의 패널의 최외곽 LED 사이의 간격을 하나의 패널 내에서의 LED 사이의 간격과 동일하게 구현하기 위해서는, 기존에서 패널 상면에 위치하였던 게이트 구동부, 데이터 구동부 등과 같은 다양한 구동부를 패널 상면이 아닌 배면에 위치시켜야 한다. 이에, 본 발명의 발명자들은 패널 상면에 박막 트랜지스터, LED 등과 같은 소자들이 배치되고, 패널 배면에 게이트 구동부, 데이터 구동부 등과 같은 구동부들이 배치된 새로운 구조의 표시 장치를 발명하였다. 또한, 본 발명의 발명자들은 패널 상면에 배치된 소자들과 패널 배면에 배치된 구동부들을 연결하기 위해, 패널 측면에 사이드 배선을 형성하는 제조 기술을 발명하였다.However, in order to implement the spacing between the outermost LED of one panel and the outermost LED of another adjacent panel as described above to be the same as the spacing between the LEDs within one panel, various driving units, such as a gate driver and a data driver, which were conventionally positioned on the upper surface of the panel, must be positioned on the rear surface of the panel instead of the upper surface. Accordingly, the inventors of the present invention invented a display device having a new structure in which elements, such as thin film transistors and LEDs, are positioned on the upper surface of the panel, and driving units, such as a gate driver and a data driver, are positioned on the rear surface of the panel. In addition, the inventors of the present invention invented a manufacturing technique for forming side wiring on the side surface of the panel in order to connect the elements positioned on the upper surface of the panel and the driving units positioned on the rear surface of the panel.
그러나, 사이드 배선을 형성하기 위한 종래 기술들의 경우 패드를 사용하여 복수회 프린팅해야 하는 경우 공정이 길고 불량률이 높아 프린팅 정확도가 낮다. 이에, 패드를 사용하여 1번에 프린팅하는 경우에는 사이드 배선의 길이가 짧아 패널 상면의 배선과 배면의 배선을 연결하기 어렵다. 또한, 패드를 사용하여 프린팅하는 방식으로 사이드 배선을 제조하는 경우 패드의 접촉면이 파손되거나 변형되어 프린팅 품질이 저하되므로, 패드를 주기적으로 교체하여야 하나, 패드 가격이 고가이고, 패드를 교체할 때마다 새롭게 제조 장비의 설정값들을 변경하여야 하는 번거로움이 존재한다.However, in the case of conventional technologies for forming side wiring, if multiple printing is required using pads, the process is long and the defect rate is high, resulting in low printing accuracy. Accordingly, if pads are used for printing at once, the length of the side wiring is short, making it difficult to connect the wiring on the upper surface of the panel and the wiring on the back surface. In addition, if side wiring is manufactured by printing using pads, the contact surface of the pad may be damaged or deformed, thereby lowering the printing quality. Therefore, pads must be replaced periodically. However, pads are expensive, and there is the inconvenience of having to change the settings of the manufacturing equipment every time the pads are replaced.
이에, 본 발명의 발명자들은 제로 베젤을 구현함과 동시에 보다 단순한 공정으로 사이드 배선을 형성할 수 있는, 레이저 프린팅 방식을 사용하는 새로운 방식의 표시 장치 제조 방법을 발명하였다. 또한, 본 발명의 발명자들은 패드를 사용하여 사이드 배선을 프린팅하더라도, 패드의 파손 및 변형을 최소화하고 1번의 프린팅 공정으로도 사이드 배선으로 배선간의 정확한 연결을 구현할 수 있는 표시 장치 및 표시 장치 제조 방법을 발명하였다. Accordingly, the inventors of the present invention have invented a new method of manufacturing a display device using a laser printing method, which can form side wiring with a simpler process while implementing a zero bezel. In addition, the inventors of the present invention have invented a display device and a method of manufacturing a display device, which can minimize damage and deformation of pads even when printing side wiring using pads, and can implement accurate connection between wires with side wiring with a single printing process.
이에, 본 발명이 해결하고자 하는 과제는 레이저 전사 프린팅(Laser Transfer Printing)을 사용하여 보다 단순하고 저비용의 제조 공정으로도 사이드 배선을 형성할 수 있는 표시 장치 및 표시 장치 제조 방법을 제공하는 것이다.Accordingly, the problem to be solved by the present invention is to provide a display device and a method for manufacturing the display device capable of forming side wiring through a simpler and lower-cost manufacturing process using laser transfer printing.
또한, 본 발명이 해결하고자 하는 다른 과제는 레이저 에칭 공정을 사용하여 LED를 포함하는 표시 장치 제조 시 측면에 대한 그라인딩(grinding) 공정을 생략할 수 있는 표시 장치 및 표시 장치 제조 방법을 제공하는 것이다.In addition, another problem to be solved by the present invention is to provide a display device and a method for manufacturing the display device that can omit the grinding process on the side when manufacturing the display device including an LED using a laser etching process.
또한, 본 발명이 해결하고자 하는 다른 과제는 그라인딩 공정으로 인한 스크래치를 보상하는 기저층을 기판과 사이드 배선 사이에 배치하여 사이드 배선 간 마이그레이션(migration) 발생률을 최소 수준으로 경감시키는 표시 장치 및 표시 장치 제조 방법을 제공하는 것이다.In addition, another problem to be solved by the present invention is to provide a display device and a method for manufacturing the display device in which a base layer that compensates for scratches caused by a grinding process is placed between a substrate and side wiring to minimize the occurrence rate of migration between side wirings.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The tasks of the present invention are not limited to the tasks mentioned above, and other tasks not mentioned will be clearly understood by those skilled in the art from the description below.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 표시 장치 제조 방법은 제1 기판의 상면에 복수의 박막 트랜지스터, 복수의 LED, 복수의 게이트 배선 및 복수의 데이터 배선을 형성하는 단계, 제2 기판의 배면에 복수의 게이트 링크 배선 및 복수의 데이터 링크 배선을 형성하는 단계, 제1 기판과 제2 기판을 본딩하는 단계, 제1 기판과 제2 기판을 셀 단위로 스크라이빙하는 단계, 복수의 게이트 배선과 복수의 게이트 링크 배선을 연결하고, 복수의 데이터 배선과 복수의 데이터 링크 배선을 연결하기 위해 복수의 사이드 배선을 형성하는 단계 및 복수의 사이드 배선을 덮는 절연층을 형성하는 단계를 포함한다.In order to solve the above-described problem, a method for manufacturing a display device according to an embodiment of the present invention includes a step of forming a plurality of thin film transistors, a plurality of LEDs, a plurality of gate wires, and a plurality of data wires on an upper surface of a first substrate, a step of forming a plurality of gate link wires and a plurality of data link wires on a rear surface of a second substrate, a step of bonding the first substrate and the second substrate, a step of scribing the first substrate and the second substrate in units of cells, a step of forming a plurality of side wires to connect the plurality of gate wires and the plurality of gate link wires and to connect the plurality of data wires and the plurality of data link wires, and a step of forming an insulating layer covering the plurality of side wires.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Specific details of other embodiments are included in the detailed description and drawings.
본 발명은 사이드 배선을 형성하기 위해 레이저 전사 프린팅을 사용하여, 사이드 배선을 형성하기 위한 제조 공정을 단순화하고 제조 비용을 감소시킬 수 있다.The present invention uses laser transfer printing to form side wiring, thereby simplifying the manufacturing process for forming side wiring and reducing the manufacturing cost.
또한, 본 발명은 사이드 배선을 형성하기 위해 레이저 에칭 공정을 사용하여, 패널 상면의 배선과 배면의 배선을 보다 원활하게 연결하기 위해 사용되던 측면 그라인딩 공정을 생략할 수 있다.In addition, the present invention uses a laser etching process to form side wiring, thereby omitting the side grinding process used to more smoothly connect the wiring on the upper surface of the panel and the wiring on the back surface.
또한, 본 발명은 사이드 배선과 기판 사이에 기저층을 배치하여, 배선 간 마이그레이션 발생을 최소 수준으로 억제할 수 있다.또한, 본 발명은 기저층에 기저패턴을 형성하여 배선 간 마이그레이션 발생을 최소 수준으로 억제할 수 있다.In addition, the present invention can suppress the occurrence of migration between wires to a minimum level by arranging a base layer between the side wiring and the substrate. In addition, the present invention can suppress the occurrence of migration between wires to a minimum level by forming a base pattern on the base layer.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.The effects according to the present invention are not limited to those exemplified above, and more diverse effects are included in this specification.
도 1은 본 발명의 일 실시예에 따른 표시 장치 제조 방법을 설명하기 위한 순서도이다.
도 2a 내지 도 2j는 본 발명의 일 실시예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 공정도들이다.
도 3은 본 발명의 다른 실시예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 배면도이다.
도 4a 내지 도 4c는 본 발명의 또 다른 실시예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 공정도들이다.
도 5a 내지 도 5d는 본 발명의 또 다른 실시예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 공정도들이다.
도 6a 및 내지 6d는 본 발명의 또 다른 실시예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 7a 및 7b는 비교예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 7c는 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법을 설명하기 위한 개략적인 단면도이다.
도 8a 및 8b는 본 발명의 또 다른 실시예들에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 9a 및 도 9b는 본 발명의 다양한 실시예들에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 10a 내지 도 10c는 비교예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개력적인 단면도들이다.
도 11a 내지 도 11d는 본 발명의 또 다른 실시예들에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 단면도들이다.FIG. 1 is a flowchart for explaining a method for manufacturing a display device according to one embodiment of the present invention.
FIGS. 2A to 2J are schematic process diagrams for explaining a display device and a method for manufacturing a display device according to one embodiment of the present invention.
FIG. 3 is a schematic rear view for explaining a display device and a method for manufacturing the display device according to another embodiment of the present invention.
FIGS. 4A to 4C are schematic process diagrams for explaining a display device and a method for manufacturing a display device according to another embodiment of the present invention.
FIGS. 5A to 5D are schematic process diagrams for explaining a display device and a method for manufacturing a display device according to another embodiment of the present invention.
FIGS. 6A and 6D are schematic cross-sectional views illustrating a display device and a method for manufacturing the display device according to another embodiment of the present invention.
FIGS. 7a and 7b are schematic cross-sectional views illustrating a display device and a method for manufacturing the display device according to a comparative example.
FIG. 7c is a schematic cross-sectional view illustrating a method for manufacturing a display device according to another embodiment of the present invention.
FIGS. 8A and 8B are schematic cross-sectional views illustrating a display device and a method for manufacturing the display device according to further embodiments of the present invention.
FIGS. 9A and 9B are schematic cross-sectional views illustrating a display device and a method for manufacturing a display device according to various embodiments of the present invention.
FIGS. 10A to 10C are schematic cross-sectional views illustrating a display device and a method for manufacturing the display device according to a comparative example.
FIGS. 11A to 11D are schematic cross-sectional views illustrating a display device and a method for manufacturing a display device according to further embodiments of the present invention.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. The advantages and features of the present invention, and the methods for achieving them, will become clear with reference to the embodiments described in detail below together with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various different forms, and these embodiments are provided only to make the disclosure of the present invention complete and to fully inform a person having ordinary skill in the art to which the present invention belongs of the scope of the invention, and the present invention is defined only by the scope of the claims.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. The shapes, sizes, ratios, angles, numbers, etc. disclosed in the drawings for explaining embodiments of the present invention are exemplary, and therefore the present invention is not limited to the matters illustrated. In addition, in describing the present invention, if it is determined that a detailed description of a related known technology may unnecessarily obscure the gist of the present invention, the detailed description will be omitted. When the terms “includes,” “has,” “consists of,” etc. are used in this specification, other parts may be added unless “only” is used. When a component is expressed in the singular, it includes a case where the plural is included unless there is a specifically explicit description.
구성요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.When interpreting components, it is interpreted as including the error range even if there is no separate explicit description.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다. When describing a positional relationship, for example, when the positional relationship between two parts is described as 'on', 'upper', 'lower', 'next to', etc., one or more other parts may be located between the two parts, unless 'right' or 'directly' is used.
소자 또는 층이 다른 소자 또는 층 위 (on)로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.When an element or layer is referred to as being on another element or layer, this includes both cases where the other element is directly on top of the other element or layer, or where there is another layer or element intervening therebetween.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.Although the terms first, second, etc. are used to describe various components, these components are not limited by these terms. These terms are only used to distinguish one component from another. Accordingly, a first component referred to below may also be a second component within the technical concept of the present invention.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Throughout the specification, identical reference numerals refer to identical components.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.The size and thickness of each component shown in the drawings are illustrated for convenience of explanation, and the present invention is not necessarily limited to the size and thickness of the illustrated components.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.The individual features of the various embodiments of the present invention may be partially or wholly combined or combined with each other, and as can be fully understood by those skilled in the art, various technical connections and operations are possible, and each embodiment may be implemented independently of each other or may be implemented together in a related relationship.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.Hereinafter, various embodiments of the present invention will be described in detail with reference to the attached drawings.
도 1은 본 발명의 일 실시예에 따른 표시 장치 제조 방법을 설명하기 위한 순서도이다. 도 2a 내지 도 2j는 본 발명의 일 실시예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 공정도들이다. 도 2a는 본딩 공정 이전의 제1 기판(111)의 개략적인 상면도이다. 도 2b는 본딩 공정 이전의 제2 기판(112)의 개략적인 배면도이다. 도 2c는 제1 기판(111)과 제2 기판(112)이 본딩된 상태의 개략적인 단면도이다. 도 2d는 스크라이빙 공정이 완료된 상태의 제1 기판(111)의 개략적인 상면도이다. 도 2e는 스크라이빙 공정이 완료된 상태의 개략적인 단면도이다. 도 2f 및 도 2g는 레이저 프린팅 공정을 설명하기 위한 개략적인 단면도이다. 도 2h는 레이저 프린팅 공정이 완료된 상태의 개략적인 측면도이다. 도 2i는 레이저 프린팅 공정이 완료된 상태의 제1 기판(111)의 개략적인 상면도이다. 도 2j는 절연층(160) 형성 공정을 설명하기 위한 개략적인 단면도이다.FIG. 1 is a flowchart for explaining a method for manufacturing a display device according to an embodiment of the present invention. FIGS. 2A to 2J are schematic process diagrams for explaining a display device and a method for manufacturing the display device according to an embodiment of the present invention. FIG. 2A is a schematic top view of a first substrate (111) before a bonding process. FIG. 2B is a schematic back view of a second substrate (112) before a bonding process. FIG. 2C is a schematic cross-sectional view of a state in which the first substrate (111) and the second substrate (112) are bonded. FIG. 2D is a schematic top view of the first substrate (111) after a scribing process is completed. FIG. 2E is a schematic cross-sectional view of a state in which the scribing process is completed. FIGS. 2F and 2G are schematic cross-sectional views for explaining a laser printing process. FIG. 2H is a schematic side view of a state in which the laser printing process is completed. Fig. 2i is a schematic top view of the first substrate (111) after the laser printing process is completed. Fig. 2j is a schematic cross-sectional view for explaining the process of forming an insulating layer (160).
먼저, 제1 기판의 상면에 복수의 박막 트랜지스터(120), 복수의 LED(130), 복수의 게이트 배선(GL) 및 복수의 데이터 배선(DL)을 형성한다(S100).First, a plurality of thin film transistors (120), a plurality of LEDs (130), a plurality of gate wires (GL) and a plurality of data wires (DL) are formed on the upper surface of the first substrate (S100).
도 2a를 참조하면, 제1 기판(111)은 표시 장치 상부에 배치되는 구성요소들을 지지하는 기판으로, 절연 기판일 수 있다. 예를 들어, 제1 기판(111)은 유리 또는 수지 등으로 이루어질 수 있다. 또한, 제1 기판(111)은 고분자 또는 플라스틱을 포함하여 이루어질 수도 있다. 몇몇 실시예에서, 제1 기판(111)은 플렉서빌리티(flexibility)을 갖는 플라스틱 물질로 이루어질 수도 있다. Referring to FIG. 2A, the first substrate (111) is a substrate that supports components arranged on the upper portion of the display device, and may be an insulating substrate. For example, the first substrate (111) may be made of glass or resin, etc. In addition, the first substrate (111) may be made of a polymer or plastic. In some embodiments, the first substrate (111) may be made of a plastic material having flexibility.
제1 기판(111)에는 표시 영역(AA) 및 표시 영역(AA)을 둘러싸는 비표시 영역(NA)이 정의될 수 있다. 표시 영역(AA)은 표시 장치에서 실제로 영상이 표시되는 영역으로, 표시 영역(AA)에는 후술할 LED(130) 및 LED(130)를 구동하기 위한 박막 트랜지스터(120) 등이 배치될 수 있다. 비표시 영역(NA)은 영상이 표시되지 않는 영역으로, 표시 영역(AA)을 둘러싸는 영역으로 정의될 수 있다. 비표시 영역(NA)에는 표시 영역(AA)에 배치된 LED(130) 및 박막 트랜지스터(120)와 연결된 게이트 배선(GL) 및 데이터 배선(DL) 등과 같은 다양한 배선이 배치될 수 있다. 본 명세서에서는 제1 기판(111)이 표시 영역(AA) 및 비표시 영역(NA)으로 정의되는 것으로 설명되었으나, 이에 제한되지 않고, 비표시 영역(NA)이 없는 것으로 정의될 수도 있다. 즉, 본 발명의 일 실시예에 따른 표시 장치 제조 방법에 의해 제조된 표시 장치를 사용하여 타일링 디스플레이를 구현하는 경우, 하나의 패널의 최외곽 LED(130)와 이에 인접하는 다른 하나의 패널의 최외곽 LED(130) 사이의 간격을 하나의 패널 내에서의 LED(130) 사이의 간격과 동일하게 구현할 수 있으므로 실질적으로 베젤 영역이 존재하지 않는 제로 베젤 구현이 가능하다. 따라서, 제1 기판(111)은 표시 영역(AA)만을 갖는 것으로 정의되고, 비표시 영역(NA)이 제1 기판(111)에 정의되지 않는 것으로 설명될 수도 있다.A display area (AA) and a non-display area (NA) surrounding the display area (AA) may be defined in the first substrate (111). The display area (AA) is an area where an image is actually displayed in the display device, and an LED (130) and a thin film transistor (120) for driving the LED (130), which will be described later, may be arranged in the display area (AA). The non-display area (NA) is an area where an image is not displayed, and may be defined as an area surrounding the display area (AA). Various lines, such as gate lines (GL) and data lines (DL) connected to the LED (130) and thin film transistor (120) arranged in the display area (AA), may be arranged in the non-display area (NA). In the present specification, the first substrate (111) is described as being defined as the display area (AA) and the non-display area (NA), but is not limited thereto, and may be defined as not having a non-display area (NA). That is, when a tiling display is implemented using a display device manufactured by a display device manufacturing method according to one embodiment of the present invention, the spacing between the outermost LED (130) of one panel and the outermost LED (130) of another adjacent panel can be implemented to be the same as the spacing between the LEDs (130) within one panel, so that a zero bezel implementation in which a bezel area substantially does not exist is possible. Accordingly, it can also be explained that the first substrate (111) is defined as having only a display area (AA), and a non-display area (NA) is not defined in the first substrate (111).
제1 기판(111)의 표시 영역(AA)에는 복수의 화소(PX)가 정의된다. 복수의 화소(PX) 각각은 빛을 발광하는 개별 단위로서, 복수의 화소(PX)는 적색 화소(PX), 녹색 화소(PX) 및 청색 화소(PX)를 포함할 수 있으나, 이에 제한되는 것은 아니다. 복수의 화소(PX) 각각에는 박막 트랜지스터(120) 및 LED(130)가 형성된다. 박막 트랜지스터(120) 및 LED(130)에 대한 보다 상세한 설명은 도 2c를 참조하여 후술한다.A plurality of pixels (PX) are defined in the display area (AA) of the first substrate (111). Each of the plurality of pixels (PX) is an individual unit that emits light, and the plurality of pixels (PX) may include a red pixel (PX), a green pixel (PX), and a blue pixel (PX), but is not limited thereto. A thin film transistor (120) and an LED (130) are formed in each of the plurality of pixels (PX). A more detailed description of the thin film transistor (120) and the LED (130) will be described later with reference to FIG. 2c.
제1 기판(111)에는 스크라이빙 라인(SL)이 정의될 수 있다. 스크라이빙 라인(SL)은 제1 기판(111)과 제2 기판(112)의 본딩 공정 이후에 표시 장치를 셀 단위로 절단하기 위해 사용되는 가상의 절단 라인이다. 즉, 복수의 표시 장치를 동시에 형성한 후 또는 하나의 표시 장치를 원장 기판에 형성한 후, 셀 단위로 표시 장치를 절단하는 스크라이빙 공정을 위해 스크라이빙 라인(SL)이 정의될 수 있다.A scribing line (SL) may be defined on the first substrate (111). The scribing line (SL) is a virtual cutting line used to cut the display device into cell units after the bonding process of the first substrate (111) and the second substrate (112). That is, the scribing line (SL) may be defined for a scribing process of cutting the display device into cell units after forming a plurality of display devices simultaneously or after forming one display device on a main substrate.
이어서, 제2 기판(112)의 배면에 복수의 게이트 링크 배선(GLL) 및 복수의 데이터 링크 배선(DLL)을 형성한다(S110).Next, a plurality of gate link wirings (GLL) and a plurality of data link wirings (DLL) are formed on the back surface of the second substrate (112) (S110).
도 2b를 참조하면, 제2 기판(112)은 표시 장치 하부에 배치되는 구성요소들을 지지하는 기판으로, 절연 기판일 수 있다. 예를 들어, 제2 기판(112)은 유리 또는 수지 등으로 이루어질 수 있다. 또한, 제2 기판(112)은 고분자 또는 플라스틱을 포함하여 이루어질 수도 있다. 제2 기판(112)은 제1 기판(111)과 동일한 물질로 이루어질 수 있다. 몇몇 실시예에서, 제2 기판(112)은 플렉서빌리티(flexibility)을 갖는 플라스틱 물질로 이루어질 수도 있다. Referring to FIG. 2B, the second substrate (112) is a substrate that supports components arranged at the bottom of the display device, and may be an insulating substrate. For example, the second substrate (112) may be made of glass or resin, etc. In addition, the second substrate (112) may be made of a polymer or plastic. The second substrate (112) may be made of the same material as the first substrate (111). In some embodiments, the second substrate (112) may be made of a plastic material having flexibility.
제2 기판(112)의 배면에는 복수의 게이트 링크 배선(GLL) 및 복수의 데이터 링크 배선(DLL)이 형성된다. 복수의 게이트 링크 배선(GLL)은 제1 기판(111)의 상면에 형성된 복수의 게이트 배선(GL)과 게이트 구동부를 연결시키기 위한 배선이고, 복수의 데이터 링크 배선(DLL)은 제1 기판(111)의 상면에 형성된 복수의 데이터 배선(DL)과 데이터 구동부를 연결시키기 위한 배선이다. 복수의 게이트 링크 배선(GLL) 및 복수의 데이터 링크 배선(DLL)은 제2 기판(112)의 끝단에서 제2 기판(112)의 중앙을 향해 연장될 수 있다.A plurality of gate link wirings (GLL) and a plurality of data link wirings (DLL) are formed on the back surface of the second substrate (112). The plurality of gate link wirings (GLL) are wirings for connecting a plurality of gate wirings (GL) formed on the upper surface of the first substrate (111) and a gate driver, and the plurality of data link wirings (DLL) are wirings for connecting a plurality of data wirings (DL) formed on the upper surface of the first substrate (111) and a data driver. The plurality of gate link wirings (GLL) and the plurality of data link wirings (DLL) may extend from an end of the second substrate (112) toward the center of the second substrate (112).
도 2b에 도시되지는 않았으나, 제2 기판(112)의 배면에 복수의 게이트 링크 배선(GLL)과 전기적으로 연결되도록 게이트 구동부가 배치되고, 복수의 데이터 링크 배선(DLL)과 전기적으로 연결되도록 데이터 구동부가 배치될 수 있다. 이때, 게이트 구동부 및 데이터 구동부는 제2 기판(112)의 배면에 직접 형성될 수도 있고, COF(Chip on Film) 방식으로 제2 기판(112)의 배면에 배치될 수도 있고, PCB(Printed Circuit Board) 상에 배치되는 방식으로 제2 기판(112)의 배면에 배치될 수도 있으나, 이에 제한되는 것은 아니다.Although not shown in FIG. 2b, a gate driver may be arranged on the back surface of the second substrate (112) to be electrically connected to a plurality of gate link wires (GLL), and a data driver may be arranged to be electrically connected to a plurality of data link wires (DLL). At this time, the gate driver and the data driver may be formed directly on the back surface of the second substrate (112), may be arranged on the back surface of the second substrate (112) in a COF (Chip on Film) manner, or may be arranged on the back surface of the second substrate (112) in a manner of being arranged on a PCB (Printed Circuit Board), but are not limited thereto.
이어서, 제1 기판(111)과 제2 기판(112)을 본딩한다(S120).Next, the first substrate (111) and the second substrate (112) are bonded (S120).
도 2c를 참조하면, 제1 기판(111)과 제2 기판(112)은 본딩층(118)을 통해 본딩된다. 본딩층(118)은 다양한 경화 방식을 통해 경화되어 제1 기판(111)과 제2 기판(112)을 합착시킬 수 있는 물질로 이루어질 수 있다. 본딩층(118)은 제1 기판(111)과 제2 기판(112) 사이에서 전체 영역에 배치될 수도 있고, 일부 영역에만 배치될 수도 있다.Referring to FIG. 2c, the first substrate (111) and the second substrate (112) are bonded through a bonding layer (118). The bonding layer (118) may be made of a material that can be hardened through various hardening methods to bond the first substrate (111) and the second substrate (112). The bonding layer (118) may be arranged over the entire area between the first substrate (111) and the second substrate (112) or may be arranged over only a portion of the area.
도 2c를 참조하여 제1 기판(111) 상면에 배치된 구성요소들에 대해 보다 상세히 살펴보면, 제1 기판(111) 상에는 박막 트랜지스터(120)가 형성된다. 구체적으로, 제1 기판(111) 상에 게이트 전극(121)이 배치되고, 게이트 전극(121) 상에 액티브층(122)이 배치된다. 게이트 전극(121)과 액티브층(122) 사이에는 게이트 전극(121)과 액티브층(122)을 절연시키기 위한 게이트 절연층(113)이 배치된다. 액티브층(122) 상에는 소스 전극(123) 및 드레인 전극(124)이 배치되고, 소스 전극(123) 및 드레인 전극(124) 상에는 박막 트랜지스터(120)를 보호하기 위한 패시베이션층(114)이 배치된다. 다만, 패시베이션층(114)은 실시예에 따라 생략될 수도 있다.Referring to FIG. 2c, looking more closely at the components arranged on the upper surface of the first substrate (111), a thin film transistor (120) is formed on the first substrate (111). Specifically, a gate electrode (121) is arranged on the first substrate (111), and an active layer (122) is arranged on the gate electrode (121). A gate insulating layer (113) is arranged between the gate electrode (121) and the active layer (122) to insulate the gate electrode (121) and the active layer (122). A source electrode (123) and a drain electrode (124) are arranged on the active layer (122), and a passivation layer (114) is arranged on the source electrode (123) and the drain electrode (124) to protect the thin film transistor (120). However, the passivation layer (114) may be omitted depending on the embodiment.
도 2c를 참조하면, 게이트 전극(121)과 동일 층 상에 게이트 배선(GL)이 형성된다. 게이트 배선(GL)은 게이트 전극(121)과 동일 물질로 이루어질 수 있다. 게이트 배선(GL)은 표시 영역(AA), 비표시 영역(NA)에 배치되고, 스크라이빙 라인(SL)을 넘어서 형성된다. 도 2c에서는 게이트 배선(GL)을 도시하였으나, 데이터 배선(DL) 또한 게이트 배선(GL)과 동일한 취지로 형성될 수 있다.Referring to FIG. 2c, a gate wiring (GL) is formed on the same layer as the gate electrode (121). The gate wiring (GL) may be made of the same material as the gate electrode (121). The gate wiring (GL) is arranged in the display area (AA) and the non-display area (NA), and is formed beyond the scribing line (SL). Although the gate wiring (GL) is illustrated in FIG. 2c, the data wiring (DL) may also be formed for the same purpose as the gate wiring (GL).
도 2c를 참조하면, 게이트 절연층(113) 상에 공통 배선(CL)이 배치된다. 공통 배선(CL)은 LED(130)에 공통 전압을 인가하기 위한 배선으로, 게이트 배선(GL) 또는 데이터 배선(DL)과 이격되어 배치될 수 있다. 또한, 공통 배선(CL)은 게이트 배선(GL) 또는 데이터 배선(DL)과 동일한 방향으로 연장될 수 있다. 공통 배선(CL)은 도 2c에 도시된 바와 같이, 소스 전극(123) 및 드레인 전극(124)과 동일한 물질로 이루어질 수 있으나, 이에 제한되지 않고 게이트 전극(121)과 동일한 물질로 이루어질 수도 있다.Referring to FIG. 2c, a common wiring (CL) is arranged on the gate insulating layer (113). The common wiring (CL) is a wiring for applying a common voltage to the LED (130) and may be arranged to be spaced apart from the gate wiring (GL) or the data wiring (DL). In addition, the common wiring (CL) may extend in the same direction as the gate wiring (GL) or the data wiring (DL). As illustrated in FIG. 2c, the common wiring (CL) may be made of the same material as the source electrode (123) and the drain electrode (124), but is not limited thereto and may also be made of the same material as the gate electrode (121).
표시 영역(AA)에서 반사층(143)이 패시베이션층(114) 상에 배치된다. 반사층(143)은 LED(130)에서 발광된 광 중 제1 기판(111) 측을 향해 발광된 광을 표시 장치 상부로 반사시켜 표시 장치 외부로 출광시키기 위한 층이다. 반사층(143)은 높은 반사율을 갖는 금속 물질로 이루어질 수 있다. In the display area (AA), a reflective layer (143) is placed on the passivation layer (114). The reflective layer (143) is a layer for reflecting light emitted from the LED (130) toward the first substrate (111) toward the upper portion of the display device and emitting the light to the outside of the display device. The reflective layer (143) may be made of a metal material having a high reflectivity.
반사층(143) 상에 접착층(115)이 배치된다. 접착층(115)은 반사층(143) 상에 LED(130)를 접착시키기 위한 접착층(115)으로, 금속 물질로 이루어지는 반사층(143)과 LED(130)를 절연시킬 수도 있다. 접착층(115)은 열 경화 물질 또는 광 경화 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.An adhesive layer (115) is placed on the reflective layer (143). The adhesive layer (115) is an adhesive layer (115) for bonding an LED (130) on the reflective layer (143), and may also insulate the LED (130) and the reflective layer (143) made of a metal material. The adhesive layer (115) may be made of a heat-curing material or a photo-curing material, but is not limited thereto.
접착층(115) 상에 LED(130)가 배치된다. LED(130)는 n형층(131), 활성층(132), p형층(133), n전극(135) 및 p전극(134)을 포함한다. 이하에서는, LED(130)로 레터럴(lateral) 구조의 LED(130)가 사용되는 것으로 설명하나, LED(130)의 구조가 이에 제한되는 것은 아니다. An LED (130) is placed on an adhesive layer (115). The LED (130) includes an n-type layer (131), an active layer (132), a p-type layer (133), an n-electrode (135), and a p-electrode (134). Hereinafter, an LED (130) having a lateral structure is described as being used as the LED (130), but the structure of the LED (130) is not limited thereto.
LED(130)의 적층 구조에 대해 보다 상세히 설명하면, n형층(131)은 우수한 결정성을 갖는 질화갈륨(GaN)에 n형 불순물을 주입하여 형성될 수 있다. n형층(131) 상에는 활성층(132)이 배치된다. 활성층(132)은 LED(130)에서 빛을 발하는 발광층으로, 질화물 반도체, 예를 들어, 인듐질화갈륨(InGaN)으로 이루어질 수 있다. 활성층(132) 상에는 p형층(133)이 배치된다. p형층(133)은 질화갈륨(GaN)에 p형 불순물을 주입하여 형성될 수 있다. 다만, n형층(131), 활성층(132) 및 p형층(133)의 구성 물질은 이에 제한되는 것은 아니다.More specifically, the laminated structure of the LED (130) will be described. The n-type layer (131) can be formed by injecting an n-type impurity into gallium nitride (GaN) having excellent crystallinity. An active layer (132) is arranged on the n-type layer (131). The active layer (132) is a light-emitting layer that emits light in the LED (130) and can be made of a nitride semiconductor, for example, indium gallium nitride (InGaN). A p-type layer (133) is arranged on the active layer (132). The p-type layer (133) can be formed by injecting a p-type impurity into gallium nitride (GaN). However, the constituent materials of the n-type layer (131), the active layer (132), and the p-type layer (133) are not limited thereto.
LED(130)는, 이상에서 설명한 바와 같이, n형층(131), 활성층(132) 및 p형층(133)을 차례대로 적층한 후, 소정 부분을 식각한 후, n전극(135)과 p전극(134)을 형성하는 방식으로 제조될 수 있다. 이때, 소정 부분은 n전극(135)과 p전극(134)을 이격시키기 위한 공간으로, n형층(131)의 일부가 노출되도록 소정 부분이 식각될 수 있다. 다시 말해, n전극(135)과 p전극(134)이 배치될 LED(130)의 면은 평탄화된 면이 아닌 서로 다른 높이 레벨을 가질 수 있다. The LED (130) can be manufactured by sequentially stacking an n-type layer (131), an active layer (132), and a p-type layer (133), as described above, and then etching a predetermined portion to form an n-electrode (135) and a p-electrode (134). At this time, the predetermined portion can be etched so that a part of the n-type layer (131) is exposed as a space for separating the n-electrode (135) and the p-electrode (134). In other words, the surface of the LED (130) on which the n-electrode (135) and the p-electrode (134) are to be arranged may not be a flat surface but may have different height levels.
이와 같이, 식각된 영역, 다시 말해, 식각 공정으로 노출된 n형층(131) 상에는 n전극(135)이 배치될 수 있다. n전극(135)은 도전성 물질로 이루어질 수 있고, 예를 들어, 투명 도전성 산화물로 이루어질 수 있다. 한편, 식각되지 않은 영역, 다시 말해, p형층(133) 상에는 p전극(134)이 배치될 수 있다. p전극(134)도 도전성 물질로 이루어질 수 있고, 예를 들어, 투명 도전성 산화물로 이루어질 수 있다. 또한, p전극(134)은 n전극(135)과 동일한 물질로 이루어질 수 있다.In this way, an n electrode (135) may be arranged on the etched region, that is, the n-type layer (131) exposed by the etching process. The n electrode (135) may be made of a conductive material, for example, a transparent conductive oxide. Meanwhile, a p electrode (134) may be arranged on the non-etched region, that is, the p-type layer (133). The p electrode (134) may also be made of a conductive material, for example, a transparent conductive oxide. In addition, the p electrode (134) may be made of the same material as the n electrode (135).
상술한 바와 같이, n형층(131), 활성층(132), p형층(133), n전극(135) 및 p전극(134)이 형성된 상태에서, n형층(131)이 n전극(135) 및 p전극(134)보다 반사층(143)에 인접하게 LED(130)가 배치될 수 있다. As described above, in a state where the n-type layer (131), the active layer (132), the p-type layer (133), the n-electrode (135), and the p-electrode (134) are formed, the LED (130) can be placed so that the n-type layer (131) is closer to the reflective layer (143) than the n-electrode (135) and the p-electrode (134).
이어서, 표시 영역(AA)에서 박막 트랜지스터(120) 상을 평탄화하도록 제1 평탄화층(116)이 배치된다. 제1 평탄화층(116)은 LED(130)가 배치된 영역 및 컨택홀을 제외한 영역에서 상부를 평탄화하도록 형성될 수 있다. 또한, 제1 평탄화층(116) 상에는 제2 평탄화층(117)이 배치될 수 있다. 제2 평탄화층(117)은 컨택홀을 제외한 영역에서 박막 트랜지스터(120) 및 LED(130) 상부에 배치될 수 있다. 이때, 제2 평탄화층(117)은 LED(130)의 p전극(134) 및 n전극(135)의 일부 영역이 오픈되도록 형성될 수 있다. 도 2c에서는 표시 장치 제조 시 2개의 평탄화층이 사용되는 것으로 도시하였으나, 이는 단일의 평탄화층으로 형성하는 경우 공정 시간 등이 지나치게 증가하는 것을 방지하기 위함이다. 따라서, 제1 평탄화층(116) 및 제2 평탄화층(117)은 반드시 복수로 이루어져야 하는 것은 아니고, 단일의 평탄화층으로 이루어질 수 있다.Next, a first planarization layer (116) is disposed to planarize the thin film transistor (120) in the display area (AA). The first planarization layer (116) may be formed to planarize the upper portion in an area excluding the area where the LED (130) is disposed and the contact hole. In addition, a second planarization layer (117) may be disposed on the first planarization layer (116). The second planarization layer (117) may be disposed on the thin film transistor (120) and the LED (130) in an area excluding the contact hole. At this time, the second planarization layer (117) may be formed so that some areas of the p electrode (134) and the n electrode (135) of the LED (130) are open. Although FIG. 2C illustrates that two planarization layers are used when manufacturing the display device, this is to prevent excessive increase in process time, etc. when forming with a single planarization layer. Therefore, the first flattening layer (116) and the second flattening layer (117) do not necessarily have to be formed in multiple layers and may be formed as a single flattening layer.
제1 전극(141)은 박막 트랜지스터(120)와 LED(130)의 p전극(134)을 연결하기 위한 전극이다. 제1 전극(141)은 제1 평탄화층(116), 제2 평탄화층(117), 패시베이션층(114) 및 접착층(115)에 형성된 컨택홀을 통해 박막 트랜지스터(120)의 소스 전극(123)과 접하고, 제2 평탄화층(117)에 형성된 컨택홀을 통해 LED(130)의 p전극(134)과 접한다. 다만, 이에 제한되지 않고, 박막 트랜지스터(120)의 타입에 따라 제1 전극(141)은 박막 트랜지스터(120)의 드레인 전극(124)과 접하는 것으로 정의될 수도 있다. The first electrode (141) is an electrode for connecting the thin film transistor (120) and the p electrode (134) of the LED (130). The first electrode (141) is in contact with the source electrode (123) of the thin film transistor (120) through a contact hole formed in the first planarization layer (116), the second planarization layer (117), the passivation layer (114), and the adhesive layer (115), and is in contact with the p electrode (134) of the LED (130) through a contact hole formed in the second planarization layer (117). However, the present invention is not limited thereto, and depending on the type of the thin film transistor (120), the first electrode (141) may be defined as being in contact with the drain electrode (124) of the thin film transistor (120).
제2 전극(142)은 공통 배선(CL)과 LED(130)의 n전극(135)을 연결하기 위한 전극이다. 제2 전극(142)은 제1 평탄화층(116), 제2 평탄화층(117), 패시베이션층(114) 및 접착층(115)에 형성된 컨택홀을 통해 공통 배선(CL)과 접하고, 제2 평탄화층(117)에 형성된 컨택홀을 통해 LED(130)의 n전극(135)과 접한다. The second electrode (142) is an electrode for connecting the common wiring (CL) and the n-electrode (135) of the LED (130). The second electrode (142) contacts the common wiring (CL) through a contact hole formed in the first planarization layer (116), the second planarization layer (117), the passivation layer (114), and the adhesive layer (115), and contacts the n-electrode (135) of the LED (130) through a contact hole formed in the second planarization layer (117).
이에 따라, 표시 장치가 턴온(turn-on)되면 박막 트랜지스터(120)의 소스 전극(123) 및 공통 배선(CL) 각각에 인가되는 서로 상이한 전압 레벨이 제1 전극(141) 및 제2 전극(142)을 통해 p전극(134)과 n전극(135)으로 전달되어 LED(130)가 발광할 수 있다. 도 2c에서는 박막 트랜지스터(120)가 p전극(134)과 전기적으로 연결되고 공통 배선(CL)이 n전극(135)과 전기적으로 연결되는 것으로 설명되었으나, 이에 제한되지 않고, 박막 트랜지스터(120)가 n전극(135)과 전기적으로 연결되고 공통 배선(CL)이 p전극(134)과 전기적으로 연결될 수도 있다.Accordingly, when the display device is turned on, different voltage levels applied to the source electrode (123) and the common wiring (CL) of the thin film transistor (120) are transmitted to the p electrode (134) and the n electrode (135) through the first electrode (141) and the second electrode (142), so that the LED (130) can emit light. In FIG. 2C, it is described that the thin film transistor (120) is electrically connected to the p electrode (134) and the common wiring (CL) is electrically connected to the n electrode (135), but the present invention is not limited thereto, and the thin film transistor (120) may be electrically connected to the n electrode (135) and the common wiring (CL) may be electrically connected to the p electrode (134).
도 2c를 참조하면, 제2 기판(112)의 배면에 게이트 링크 배선(GLL)이 형성된다. 게이트 링크 배선(GLL)은 게이트 전극(121)과 동일 물질로 이루어질 수 있다. 게이트 링크 배선(GLL)은 표시 영역(AA), 비표시 영역(NA)에 배치되고, 스크라이빙 라인(SL)을 넘어서 형성된다. 도 2c에서는 게이트 링크 배선(GLL)을 도시하였으나, 데이터 링크 배선(DLL) 또한 게이트 링크 배선(GLL)과 동일한 취지로 형성될 수 있다.Referring to FIG. 2c, a gate link wiring (GLL) is formed on the back surface of the second substrate (112). The gate link wiring (GLL) may be made of the same material as the gate electrode (121). The gate link wiring (GLL) is arranged in the display area (AA) and the non-display area (NA), and is formed beyond the scribing line (SL). Although the gate link wiring (GLL) is illustrated in FIG. 2c, a data link wiring (DLL) may also be formed for the same purpose as the gate link wiring (GLL).
이어서, 제1 기판(111)과 제2 기판(112)을 셀 단위로 스크라이빙한다(S130).Next, the first substrate (111) and the second substrate (112) are scribed cell by cell (S130).
도 2d 및 도 2e를 참조하면, 제1 기판(111) 및 제2 기판(112)에 정의된 가상의 스크라이빙 라인(SL)을 따라 제1 기판(111) 및 제2 기판(112)을 스크라이빙하여, 제1 기판(111) 및 제2 기판(112)이 셀 단위로 분리될 수 있다. 즉, 도 2c에 도시된 바와 같이, 제1 기판(111)과 제2 기판(112)이 합착된 상태에서 스크라이빙 라인(SL)을 따라 레이저를 조사하는 방식이나 기계적인 방식을 사용하여 제1 기판(111) 및 제2 기판(112)을 스크라이빙하여, 제1 기판(111) 및 제2 기판(112)이 셀 단위로 분리될 수 있다. 제1 기판(111) 및 제2 기판(112)이 스크라이빙 라인(SL)을 따라 스크라이빙됨에 따라, 게이트 배선(GL) 및 데이터 배선(DL)은 제1 기판(111)의 상면의 끝단까지 연장하고, 게이트 링크 배선(GLL) 및 데이터 링크 배선(DLL)은 제2 기판(112)의 배면의 끝단까지 연장하게 된다.Referring to FIGS. 2d and 2e, the first substrate (111) and the second substrate (112) can be separated into cell units by scribing the first substrate (111) and the second substrate (112) along the virtual scribing line (SL) defined on the first substrate (111) and the second substrate (112). That is, as illustrated in FIG. 2c, the first substrate (111) and the second substrate (112) can be separated into cell units by scribing the first substrate (111) and the second substrate (112) along the scribing line (SL) while the first substrate (111) and the second substrate (112) are bonded together using a method of irradiating a laser or a mechanical method. As the first substrate (111) and the second substrate (112) are scribed along the scribing line (SL), the gate wiring (GL) and the data wiring (DL) extend to the end of the upper surface of the first substrate (111), and the gate link wiring (GLL) and the data link wiring (DLL) extend to the end of the back surface of the second substrate (112).
이어서, 복수의 게이트 배선(GL)과 복수의 게이트 링크 배선(GLL)을 연결하고, 복수의 데이터 배선(DL)과 복수의 데이터 링크 배선(DLL)을 연결하기 위해 복수의 사이드 배선(150)을 형성한다(S140).Next, a plurality of side wires (150) are formed to connect a plurality of gate wires (GL) and a plurality of gate link wires (GLL) and to connect a plurality of data wires (DL) and a plurality of data link wires (DLL) (S140).
복수의 사이드 배선(150)은 레이저 전사 프린팅(Laser Transfer Printing) 방식으로 형성될 수 있다. 구체적으로, 복수의 사이드 배선(150)은 금속 전사층(191)이 형성된 베이스 부재(190) 상에 레이저(L)를 조사함에 의해 금속 전사층(191)을 제1 기판(111)과 제2 기판(112)의 측면에 전사하는 방식으로 형성될 수 있다. 여기서, 금속 전사층(191)은 은(Ag) 등과 같은 도전성 물질로 이루어질 수 있다.A plurality of side wirings (150) can be formed by a laser transfer printing method. Specifically, a plurality of side wirings (150) can be formed by irradiating a laser (L) onto a base member (190) on which a metal transfer layer (191) is formed, thereby transferring the metal transfer layer (191) to the side surfaces of the first substrate (111) and the second substrate (112). Here, the metal transfer layer (191) can be made of a conductive material such as silver (Ag).
복수의 사이드 배선(150)은 제1 기판(111)의 상면에 형성된 게이트 배선(GL)과 제2 기판(112)의 배면에 형성된 게이트 링크 배선(GLL)을 연결하는 제1 사이드 배선(151) 및 제1 기판(111)의 상면에 형성된 데이터 배선(DL)과 제2 기판(112)의 배면에 형성된 데이터 링크 배선(DLL)을 연결하는 제2 사이드 배선(152)을 포함할 수 있다.The plurality of side wirings (150) may include a first side wiring (151) that connects a gate wiring (GL) formed on an upper surface of a first substrate (111) and a gate link wiring (GLL) formed on a back surface of a second substrate (112), and a second side wiring (152) that connects a data wiring (DL) formed on an upper surface of the first substrate (111) and a data link wiring (DLL) formed on a back surface of the second substrate (112).
도 2f를 참조하면, 스크라이빙 공정이 완료된 제1 기판(111) 및 제2 기판(112)의 측면, 제1 기판(111)의 상면 및 제2 기판(112)의 배면과 이격되도록 금속 전사층(191)이 형성된 베이스 부재(190)를 배치하고, 베이스 부재(190)의 상부에서 레이저(L)를 조사할 수 있다. 레이저(L)를 베이스 부재(190)의 일 단에서 타 단까지 이동하며 조사함에 따라, 베이스 부재(190)에 배치되었던 금속 전사층(191)이 레이저 조사에 의해 베이스 부재(190)로부터 제1 기판(111) 및 제2 기판(112) 측으로 전사될 수 있다. 이에, 도 2g 및 도 2h에 도시된 바와 같이, 제1 사이드 배선(151)이 게이트 배선(GL)과 게이트 링크 배선(GLL)을 연결하도록 형성될 수 있다. 도 2f 내지 도 2h에서는 제1 기판(111) 및 제2 기판(112)의 측면, 제1 기판(111)의 상면 및 제2 기판(112)의 배면 모두에 대해 레이저 전사 프린팅 공정이 수행되는 것으로 도시되었으나, 실시예에 따라 제1 기판(111) 및 제2 기판(112)의 측면에만 레이저 전사 프린팅 공정이 수행될 수도 있다. 또한, 도 2f 내지 도 2h에서는 제1 사이드 배선(151)을 형성하는 공정만을 도시하였으나, 데이터 배선(DL)과 데이터 링크 배선(DLL)을 연결하는 제2 사이드 배선(152) 또한 제1 사이드 배선(151)과 동일한 방식으로 형성될 수 있다. 이에, 도 2i에 도시된 바와 같이, 데이터 배선(DL)과 데이터 링크 배선(DLL)을 연결하도록 제2 사이드 배선(152)이 형성될 수 있다. 도 2i에서는 제1 사이드 배선(151)의 폭이 게이트 배선(GL)의 폭보다 크고, 제2 사이드 배선(152)의 폭이 데이터 배선(DL)의 폭보다 큰 것으로 도시되었으나, 이에 제한되는 것은 아니다.Referring to FIG. 2f, a base member (190) on which a metal transfer layer (191) is formed is placed so as to be spaced apart from the side surfaces of the first substrate (111) and the second substrate (112) on which the scribing process is completed, the upper surface of the first substrate (111), and the back surface of the second substrate (112), and a laser (L) can be irradiated from the upper portion of the base member (190). As the laser (L) is irradiated while moving from one end of the base member (190) to the other end, the metal transfer layer (191) placed on the base member (190) can be transferred from the base member (190) to the first substrate (111) and the second substrate (112) by the laser irradiation. Accordingly, as illustrated in FIGS. 2g and 2h, a first side wiring (151) can be formed to connect the gate wiring (GL) and the gate link wiring (GLL). In FIGS. 2f to 2h, the laser transfer printing process is illustrated as being performed on all of the side surfaces of the first substrate (111) and the second substrate (112), the upper surface of the first substrate (111), and the back surface of the second substrate (112). However, depending on the embodiment, the laser transfer printing process may be performed only on the side surfaces of the first substrate (111) and the second substrate (112). In addition, in FIGS. 2f to 2h, only the process of forming the first side wiring (151) is illustrated, but the second side wiring (152) connecting the data wiring (DL) and the data link wiring (DLL) may also be formed in the same manner as the first side wiring (151). Accordingly, as illustrated in FIG. 2i, the second side wiring (152) may be formed to connect the data wiring (DL) and the data link wiring (DLL). In FIG. 2i, the width of the first side wiring (151) is depicted as being larger than the width of the gate wiring (GL) and the width of the second side wiring (152) is depicted as being larger than the width of the data wiring (DL), but this is not limited thereto.
이어서, 복수의 사이드 배선(150)을 덮는 절연층(160)을 형성한다(S150).Next, an insulating layer (160) covering a plurality of side wirings (150) is formed (S150).
복수의 사이드 배선(150)을 덮도록 블랙 물질을 포함하는 절연층(160)이 형성된다. 도 2j를 참조하면, 제1 기판(111)의 상면, 제1 기판(111) 및 제2 기판(112)의 측면 및 제2 기판(112)의 배면 상에서 제1 사이드 배선(151)을 덮도록 블랙 물질을 포함하는 절연층(160)이 형성될 수 있다. 복수의 사이드 배선(150)이 금속 물질로 이루어진 경우, 외광이 복수의 사이드 배선(150)에서 반사되거나 LED(130)에서 발광된 광이 복수의 사이드 배선(150)에서 반사되어 사용자에게 시인되는 문제점이 발생할 수 있다. 이에, 블랙 물질로 이루어지는 절연층(160)이 복수의 사이드 배선(150)을 덮도록 배치되어, 상술한 문제점이 해결될 수 있다. 절연층(160)은 복수의 제1 사이드 배선(151) 모두를 덮는 하나의 절연층(160) 및 복수의 제2 사이드 배선(152) 모두를 덮는 다른 하나의 절연층(160)으로 이루어질 수 있다. 또한, 절연층(160)은 게이트 배선(GL) 및 데이터 배선(DL)이 형성되지 않은 측부에도 형성되어, 외광 반사 등을 보다 억제할 수 있다. An insulating layer (160) including a black material is formed to cover a plurality of side wirings (150). Referring to FIG. 2j, an insulating layer (160) including a black material may be formed to cover the first side wirings (151) on the upper surface of the first substrate (111), the side surfaces of the first substrate (111) and the second substrate (112), and the back surface of the second substrate (112). When the plurality of side wirings (150) are made of a metal material, a problem may occur in which external light is reflected from the plurality of side wirings (150) or light emitted from the LED (130) is reflected from the plurality of side wirings (150) and is visible to the user. Therefore, an insulating layer (160) made of a black material is arranged to cover the plurality of side wirings (150), so that the above-described problem can be solved. The insulating layer (160) may be formed of one insulating layer (160) covering all of the plurality of first side wirings (151) and another insulating layer (160) covering all of the plurality of second side wirings (152). In addition, the insulating layer (160) may be formed on a side where the gate wiring (GL) and the data wiring (DL) are not formed, thereby further suppressing external light reflection, etc.
몇몇 실시예에서, 복수의 사이드 배선(150)은 블랙 물질을 포함하도록 구성될 수 있다. 복수의 사이드 배선(150)이 금속 물질로만 이루어진 경우, 외광이 복수의 사이드 배선(150)에서 반사되거나 LED(130)에서 발광된 광이 복수의 사이드 배선(150)에서 반사되어 사용자에게 시인되는 문제점이 발생할 수 있다. 이에, 복수의 사이드 배선(150)이 블랙 물질로 이루어질 수 있으며, 이 경우, 블랙 물질을 포함하는 절연층(160)은 선택적으로 형성될 수 있다.In some embodiments, the plurality of side wires (150) may be configured to include a black material. If the plurality of side wires (150) are made of only a metal material, a problem may occur in which external light is reflected from the plurality of side wires (150) or light emitted from the LED (130) is reflected from the plurality of side wires (150) and is visible to the user. Accordingly, the plurality of side wires (150) may be made of a black material, and in this case, an insulating layer (160) including the black material may be selectively formed.
본 발명의 일 실시예에 따른 표시 장치 제조 방법에서는 레이저 전사 프린팅을 이용하여 복수의 사이드 배선(150)을 형성한다. 따라서, 제1 기판(111) 및 제2 기판(112)의 모서리의 형상이 각이 진 형태인 경우에도 용이하게 복수의 사이드 배선(150) 형성이 가능하고, 게이트 배선(GL)과 게이트 링크 배선(GLL) 및 데이터 배선(DL)과 데이터 링크 배선(DLL)이 정상적으로 연결될 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치 제조 방법에서는 게이트 배선(GL)과 게이트 링크 배선(GLL) 및 데이터 배선(DL)과 데이터 링크 배선(DLL)을 연결하기 위해 제1 기판(111) 및 제2 기판(112)의 모서리를 그라인딩하는 공정이 생략될 수 있다. 또한, 그라인딩 공정을 진행한 경우 제1 기판(111) 및 제2 기판(112)의 측면이 라운드(round) 형상을 갖거나, 다각형 형상을 갖게 되므로, 그라인딩 공정을 진행하지 않은 경우보다 비표시 영역(NA)의 크기가 증가될 수 있다. 이에 따라 본 발명의 일 실시예에 따른 표시 장치 제조 방법에서는 비표시 영역(NA)의 크기를 감소시킬 수 있다. 또한, 복수의 사이드 배선(150)을 형성하는 공정이 제1 기판(111) 및 제2 기판(112)과 비접촉 방식으로 수행되므로, 복수의 사이드 배선(150)을 형성하기 위해 패드 등을 통해 프린팅하는 경우 발생할 수 있는 패드 불량 등의 불량 요인들이 제거될 수 있다,In a method for manufacturing a display device according to one embodiment of the present invention, a plurality of side wirings (150) are formed using laser transfer printing. Accordingly, even when the corners of the first substrate (111) and the second substrate (112) have angled shapes, it is possible to easily form a plurality of side wirings (150), and the gate wiring (GL) and the gate link wiring (GLL) and the data wiring (DL) and the data link wiring (DLL) can be normally connected. Therefore, in a method for manufacturing a display device according to one embodiment of the present invention, a process of grinding the corners of the first substrate (111) and the second substrate (112) to connect the gate wiring (GL) and the gate link wiring (GLL) and the data wiring (DL) and the data link wiring (DLL) can be omitted. In addition, when the grinding process is performed, the side surfaces of the first substrate (111) and the second substrate (112) have a round shape or a polygonal shape, so that the size of the non-display area (NA) can increase compared to when the grinding process is not performed. Accordingly, in the method for manufacturing a display device according to an embodiment of the present invention, the size of the non-display area (NA) can be reduced. In addition, since the process of forming a plurality of side wires (150) is performed in a non-contact manner with the first substrate (111) and the second substrate (112), defective factors such as pad defects that may occur when printing using pads, etc. to form a plurality of side wires (150), can be eliminated.
또한, 본 발명의 일 실시예에 따른 표시 장치 제조 방법에서는 블랙 물질로 이루어지는 절연층(160)이 복수의 사이드 배선(150)을 덮도록 배치되어, 외광이 복수의 사이드 배선(150)에서 반사되거나 LED(130)에서 발광된 광이 복수의 사이드 배선(150)에서 반사되어 사용자에게 시인되는 문제점이 해결될 수 있다. 이에, 본 발명의 일 실시예에 따른 표시 장치 제조 방법에 따라 제조된 표시 장치를 타일 형태로 배치하여 초대형 화면을 구현하는 경우, 서로 인접하는 표시 장치 사이에서 빛샘 현상이 발생하는 것이 방지될 수 있다.In addition, in the method for manufacturing a display device according to one embodiment of the present invention, an insulating layer (160) made of a black material is arranged to cover a plurality of side wires (150), so that a problem in which external light is reflected from the plurality of side wires (150) or light emitted from an LED (130) is reflected from the plurality of side wires (150) and is visible to a user can be solved. Accordingly, when a display device manufactured according to the method for manufacturing a display device according to one embodiment of the present invention is arranged in a tile form to implement an ultra-large screen, a light leakage phenomenon can be prevented from occurring between adjacent display devices.
몇몇 실시예에서, 표시 장치 제조를 위해 제1 기판(111) 및 제2 기판(112)의 2개의 기판을 사용하지 않고, 1개의 기판만을 사용하여 표시 장치를 제조할 수도 있다. 즉, 1개의 기판의 상면에 데이터 배선(DL) 및 게이트 배선(GL)을 배치하고, 동일 기판의 배면에 데이터 링크 배선(DLL) 및 데이터 배선(DL)을 배치하여 공정을 진행할 수도 있다.In some embodiments, instead of using two substrates, a first substrate (111) and a second substrate (112), for manufacturing a display device, a display device may be manufactured using only one substrate. That is, a data line (DL) and a gate line (GL) may be arranged on an upper surface of one substrate, and a data link line (DLL) and a data line (DL) may be arranged on a back surface of the same substrate to perform the process.
도 3은 본 발명의 다른 실시예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 배면도이다. 도 3에 도시된 실시예는 도 1 및 도 2를 참조하여 설명한 실시예와 비교하여 게이트 링크 배선(GLL), 데이터 링크 배선(DLL) 및 복수의 사이드 배선(350)만이 상이할 뿐, 다른 구성요소들은 실질적으로 동일하므로 중복 설명을 생략한다.Fig. 3 is a schematic rear view for explaining a display device and a method for manufacturing a display device according to another embodiment of the present invention. The embodiment illustrated in Fig. 3 is different from the embodiment described with reference to Figs. 1 and 2 only in terms of gate link wiring (GLL), data link wiring (DLL), and a plurality of side wirings (350), and other components are substantially the same, so that a duplicate description is omitted.
도 3을 참조하면, 복수의 게이트 링크 배선(GLL) 중 제2 기판(112)의 모서리 부근에 배치된 게이트 링크 배선(GLL)은 게이트 배선(GL)과 동일한 방향으로 연장되는 제1 부분 및 제1 부분과 직접 연결되고 제1 부분과 상이한 방향으로 연장되는 제2 부분을 포함할 수 있다. 또한, 복수의 데이터 링크 배선(DLL) 중 제2 기판(112)의 모서리 부근에 배치된 데이터 링크 배선(DLL)은 데이터 배선(DL)과 동일한 방향으로 연장되는 제1 부분 및 제1 부분과 직접 연결되고 제1 부분과 상이한 방향으로 연장되는 제2 부분을 포함할 수 있다.Referring to FIG. 3, a gate link wiring (GLL) disposed near a corner of a second substrate (112) among a plurality of gate link wirings (GLL) may include a first portion extending in the same direction as the gate wiring (GL) and a second portion directly connected to the first portion and extending in a different direction from the first portion. In addition, a data link wiring (DLL) disposed near a corner of the second substrate (112) among a plurality of data link wirings (DLL) may include a first portion extending in the same direction as the data wiring (DL) and a second portion directly connected to the first portion and extending in a different direction from the first portion.
이에, 복수의 제1 사이드 배선(351) 중 제2 기판(112)의 모서리 부근에 배치되는 적어도 일부는 복수의 게이트 배선(GL)과 동일한 방향으로 연장되는 제1 부분 및 제1 부분과 직접 연결되고 제1 부분과 상이한 방향으로 연장되는 제2 부분을 포함할 수 있고, 복수의 제2 사이드 배선(352) 중 2 기판의 모서리 부근에 배치되는 적어도 일부는 복수의 데이터 배선(DL)과 동일한 방향으로 연장되는 제1 부분 및 제1 부분과 직접 연결되고 제1 부분과 상이한 방향으로 연장되는 제2 부분을 포함할 수 있다. Accordingly, at least some of the plurality of first side wirings (351) arranged near the corners of the second substrate (112) may include a first portion extending in the same direction as the plurality of gate wirings (GL) and a second portion directly connected to the first portion and extending in a different direction from the first portion, and at least some of the plurality of second side wirings (352) arranged near the corners of the second substrate may include a first portion extending in the same direction as the plurality of data wirings (DL) and a second portion directly connected to the first portion and extending in a different direction from the first portion.
상술한 바와 같이, 제로 베젤을 구현하기 위해, 게이트 구동부 및 데이터 구동부 등과 같은 다양한 구동부를 제2 기판(112)의 배면에 배치하기 위해, 제2 기판(112)의 배면에는 게이트 링크 배선(GLL) 및 데이터 링크 배선(DLL)이 배치되어야 한다. 다만, 게이트 링크 배선(GLL) 및 데이터 링크 배선(DLL)은 서로 다른 방향으로 연장하므로, 제2 기판(112)의 모서리 부분에서는 서로 교차하는 게이트 링크 배선(GLL) 및 데이터 링크 배선(DLL)이 발생할 수도 있다. 이에, 게이트 링크 배선(GLL) 및 데이터 링크 배선(DLL)은 각각 게이트 배선(GL) 및 데이터 배선(DL)과 상이한 방향으로 연장되는 부분을 포함하여, 도 3에 도시된 바와 같이 게이트 링크 배선(GLL)과 데이트 링크 배선이 서로 교차하지 않도록 할 수 있다. As described above, in order to implement a zero bezel, in order to place various driving units, such as a gate driving unit and a data driving unit, on the back surface of the second substrate (112), a gate link wiring (GLL) and a data link wiring (DLL) must be placed on the back surface of the second substrate (112). However, since the gate link wiring (GLL) and the data link wiring (DLL) extend in different directions, the gate link wiring (GLL) and the data link wiring (DLL) may intersect each other at a corner portion of the second substrate (112). Accordingly, the gate link wiring (GLL) and the data link wiring (DLL) may include a portion extending in a different direction from the gate wiring (GL) and the data wiring (DL), so that the gate link wiring (GLL) and the data link wiring may not intersect each other, as illustrated in FIG. 3.
또한, 본 발명의 다른 실시예에 따른 표시 장치 제조 방법에서는 패드를 사용하여 복수의 사이드 배선(350)을 형성하는 것이 아니고, 비접촉 방식의 레이저 전사 프린팅 방식을 사용하므로, 복수의 사이드 배선(350)이 상술한 바와 같은 제1 부분 및 제2 부분을 갖도록 복수의 사이드 배선(350)을 형성하는 것이 매우 용이할 수 있다. 즉, 복수의 사이드 배선(350)을 형성하기 위해 사용되는 베이스 부재(190)의 형상을 변경하거나, 레이저의 조사 위치를 변경함에 의해, 보다 용이하게 복수의 사이드 배선(350)이 형성될 수 있다. 이에, 본 발명의 다른 실시예에 따른 표시 장치 제조 방법에서는 레이저 전사 프린팅 방식을 사용함에 따라 게이트 링크 배선(GLL)과 데이터 링크 배선(DLL)이 서로 교차하여 간섭이 발생하는 것이 방지될 수 있다.In addition, in a method for manufacturing a display device according to another embodiment of the present invention, since a non-contact laser transfer printing method is used instead of using pads to form a plurality of side wires (350), it can be very easy to form a plurality of side wires (350) so that the plurality of side wires (350) have the first portion and the second portion as described above. That is, by changing the shape of the base member (190) used to form the plurality of side wires (350) or changing the irradiation position of the laser, the plurality of side wires (350) can be formed more easily. Accordingly, in a method for manufacturing a display device according to another embodiment of the present invention, since a laser transfer printing method is used, interference between gate link wires (GLL) and data link wires (DLL) can be prevented.
도 4a 내지 도 4c는 본 발명의 또 다른 실시예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 공정도들이다. 도 4a 내지 도 4c에 도시된 실시예는 도 1 및 도 2를 참조하여 설명한 실시예와 비교하여 사이드 배선(150) 제조 공정 및 절연층(460) 제조 공정만이 상이할 뿐, 다른 구성요소들은 실질적으로 동일하므로 중복 설명을 생략한다.FIGS. 4A to 4C are schematic process diagrams for explaining a display device and a method for manufacturing a display device according to another embodiment of the present invention. The embodiment illustrated in FIGS. 4A to 4C differs from the embodiment described with reference to FIGS. 1 and 2 only in the side wiring (150) manufacturing process and the insulating layer (460) manufacturing process, and other components are substantially the same, so that redundant descriptions are omitted.
도 4a를 참조하면, 복수의 사이드 배선(150)을 형성하는 단계(S140)와 복수의 사이드 배선(150)을 덮는 절연층(460)을 형성하는 단계(S150)는 동시에 수행될 수 있다.Referring to FIG. 4a, the step (S140) of forming a plurality of side wirings (150) and the step (S150) of forming an insulating layer (460) covering the plurality of side wirings (150) can be performed simultaneously.
복수의 사이드 배선(150) 및 절연층(460)은 레이저 전사 프린팅 방식으로 동시에 형성될 수 있다. 구체적으로, 복수의 사이드 배선(150)은 금속 전사층(491) 및 블랙 전사층(492)이 순차적으로 형성된 베이스 부재(490) 상에 레이저(L)를 조사함에 의해 금속 전사층(491) 및 블랙 절연층(460)을 제1 기판(111)과 제2 기판(112)의 측면에 전사하는 방식으로 동시에 형성될 수 있다. 구체적으로, 스크라이빙 공정이 완료된 제1 기판(111) 및 제2 기판(112)의 측면, 제1 기판(111)의 상면 및 제2 기판(112)의 배면과 이격되도록 금속 전사층(491) 및 블랙 전사층(492)이 형성된 베이스 부재(490)를 배치하고, 베이스 부재(490)의 상부에서 레이저(L)를 조사할 수 있다. 레이저(L)를 베이스 부재(490)의 일 단에서 타 단까지 이동하며 조사함에 따라, 베이스 부재(490)에 배치되었던 금속 전사층(491) 및 블랙 전사층(492)이 레이저 조사에 의해 베이스 부재(490)로부터 제1 기판(111) 및 제2 기판(112) 측으로 동시에 전사될 수 있다.A plurality of side wirings (150) and an insulating layer (460) can be formed simultaneously by a laser transfer printing method. Specifically, a plurality of side wirings (150) can be formed simultaneously by irradiating a laser (L) on a base member (490) on which a metal transfer layer (491) and a black transfer layer (492) are sequentially formed, thereby transferring the metal transfer layer (491) and the black insulating layer (460) to the side surfaces of the first substrate (111) and the second substrate (112). Specifically, the base member (490) on which the metal transfer layer (491) and the black transfer layer (492) are formed is placed so as to be spaced apart from the side surfaces of the first substrate (111) and the second substrate (112) on which the scribing process is completed, the upper surface of the first substrate (111), and the back surface of the second substrate (112), and the laser (L) can be irradiated from the upper surface of the base member (490). As the laser (L) is irradiated from one end of the base member (490) to the other end, the metal transfer layer (491) and the black transfer layer (492) placed on the base member (490) can be simultaneously transferred from the base member (490) to the first substrate (111) and the second substrate (112) by the laser irradiation.
도 4b 및 도 4c를 참조하면, 복수의 사이드 배선(150)과 절연층(460)이 동시에 레이저 전사 프린팅 공정에 의해 형성됨에 따라, 절연층(460)은 복수의 사이드 배선(150) 각각에 대응하는 복수의 절연 패턴을 포함할 수 있다. 구체적으로, 복수의 절연 패턴은 게이트 배선(GL)과 게이트 링크 배선(GLL)을 연결하는 제1 사이드 배선(151)에 대응하는 제1 절연 패턴(461) 및 데이터 배선(DL)과 데이터 링크 배선(DLL)을 연결하는 제2 사이드 배선(152)에 대응하는 제2 절연 패턴(462)을 포함할 수 있다. Referring to FIGS. 4b and 4c, since a plurality of side wirings (150) and an insulating layer (460) are simultaneously formed by a laser transfer printing process, the insulating layer (460) may include a plurality of insulating patterns corresponding to each of the plurality of side wirings (150). Specifically, the plurality of insulating patterns may include a first insulating pattern (461) corresponding to a first side wiring (151) connecting a gate wiring (GL) and a gate link wiring (GLL), and a second insulating pattern (462) corresponding to a second side wiring (152) connecting a data wiring (DL) and a data link wiring (DLL).
이때, 복수의 사이드 배선(150) 및 복수의 사이드 배선(150) 각각에 대응하는 복수의 절연 패턴은 동시에 동일한 레이저 전사 프린팅 공정에 의해 형성되므로, 서로 대응하는 복수의 사이드 배선(150) 각각과 복수의 절연 패턴 각각은 동일한 형상을 갖도록 형성된다. 구체적으로, 서로 대응하는 제1 사이드 배선(151)과 제1 절연 패턴(461)은 동시에 동일한 레이저 전사 프린팅 공정에 의해 형성되므로, 동일한 형상을 갖도록 형성되고 동일한 폭(W1)을 가질 수 있다. 또한, 서로 대응하는 제2 사이드 배선(152)과 제2 절연 패턴(462)은 동시에 동일한 레이저 전사 프린팅 공정에 의해 형성되므로, 동일한 형상을 갖도록 형성되고 동일한 폭(W2)을 가질 수 있다.At this time, since the plurality of side wirings (150) and the plurality of insulating patterns corresponding to the plurality of side wirings (150) are simultaneously formed by the same laser transfer printing process, the plurality of side wirings (150) and the plurality of insulating patterns corresponding to each other are formed to have the same shape. Specifically, the first side wirings (151) and the first insulating pattern (461) corresponding to each other are simultaneously formed by the same laser transfer printing process, and thus can be formed to have the same shape and have the same width (W1). In addition, the second side wirings (152) and the second insulating pattern (462) corresponding to each other are simultaneously formed by the same laser transfer printing process, and thus can be formed to have the same shape and have the same width (W2).
상술한 바와 같이, 복수의 사이드 배선(150)이 금속 물질로 이루어진 경우, 외광이 복수의 사이드 배선(150)에서 반사되거나 LED(130)에서 발광된 광이 복수의 사이드 배선(150)에서 반사되어 사용자에게 시인되는 문제점이 발생할 수 있다. 이에, 복수의 사이드 배선(150)을 보호하면서, 복수의 사이드 배선(150)에서 발생되는 반사를 방지하기 위해 복수의 사이드 배선(150)을 덮으며 블랙 물질로 이루어진 절연층(460)을 형성할 수 있다. 다만, 복수의 사이드 배선(150)과 별도록 절연층(460)을 형성하는 경우, 절연층(460)을 형성하기 위해 별도의 프린팅 공정이나 코팅 공정, 고온 건조 공정 등이 추가되어야 한다. 이에, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 복수의 사이드 배선(150)을 형성하는 공정과 절연층(460)을 형성하는 공정을 동시에 1회의 공정으로 수행하여, 공정 단순화가 가능하며며 제조 비용을 최소화할 수 있다.As described above, when the plurality of side wires (150) are made of a metal material, there may be a problem in which external light is reflected from the plurality of side wires (150) or light emitted from the LED (130) is reflected from the plurality of side wires (150) and is visible to the user. Accordingly, in order to protect the plurality of side wires (150) and prevent reflection from the plurality of side wires (150), an insulating layer (460) made of a black material may be formed to cover the plurality of side wires (150). However, when the insulating layer (460) is formed separately from the plurality of side wires (150), a separate printing process, coating process, high-temperature drying process, etc. must be added to form the insulating layer (460). Accordingly, in a method for manufacturing a display device according to another embodiment of the present invention, the process of forming the plurality of side wires (150) and the process of forming the insulating layer (460) are performed simultaneously in a single process, thereby simplifying the process and minimizing the manufacturing cost.
도 5a 내지 도 5d는 본 발명의 또 다른 실시예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 공정도들이다. 도 5a 내지 도 5d에 도시된 실시예는 도 1 및 도 2를 참조하여 설명한 실시예와 비교하여 사이드 배선(550) 제조 공정만이 상이할 뿐, 다른 구성요소들은 실질적으로 동일하므로 중복 설명을 생략한다.FIGS. 5A to 5D are schematic process diagrams for explaining a display device and a method for manufacturing a display device according to another embodiment of the present invention. The embodiment illustrated in FIGS. 5A to 5D differs from the embodiment described with reference to FIGS. 1 and 2 only in the manufacturing process of the side wiring (550), and other components are substantially the same, so that a duplicate description is omitted.
먼저, 도 5a 및 도 5b를 참조하면, 복수의 사이드 배선(550)을 형성하기 위해, 복수의 게이트 배선(GL) 모두와 복수의 게이트 링크 배선(GLL) 모두를 연결하는 제1 사이드 금속층(571)을 형성하고, 복수의 데이터 배선(DL) 모두와 복수의 데이터 링크 배선(DLL) 모두를 연결하는 제2 사이드 금속층(572)을 형성한다. 즉, 복수의 게이트 배선(GL) 및 복수의 게이트 링크 배선(GLL)의 끝단이 배치된 제1 기판(111) 및 제2 기판(112)의 일 측에 금속 물질을 프린팅하거나 코팅하는 등의 방식으로 복수의 게이트 배선(GL) 모두와 복수의 게이트 링크 배선(GLL) 모두를 연결하는 제1 사이드 금속층(571)이 형성될 수 있다. 또한, 복수의 데이터 배선(DL) 및 복수의 데이터 링크 배선(DLL)의 끝단이 배치된 제1 기판(111) 및 제2 기판(112)의 일 측에 금속 물질을 프린팅하거나 코팅하는 등의 방식으로 복수의 데이터 배선(DL) 모두와 복수의 데이터 링크 배선(DLL) 모두를 연결하는 제2 사이드 금속층(572)이 형성될 수 있다. 제1 사이드 금속층(571) 및 제2 사이드 금속층(572)은 동일한 물질로 이루어질 수 있다. 또한, 도 5a 및 도 5b에서는 제1 사이드 금속층(571) 및 제2 사이드 금속층(572)이 제1 기판(111) 및 제2 기판(112)의 측면뿐만 아니라 제1 기판(111)의 상면 및 제2 기판(112)의 배면에도 형성되는 것으로 도시되었으나, 이에 제한되지 않고, 제1 사이드 금속층(571)이 복수의 게이트 배선(GL) 모두와 복수의 게이트 링크 배선(GLL) 모두를 연결하고, 제2 사이드 금속층(572)이 복수의 데이터 배선(DL) 모두와 복수의 데이터 링크 배선(DLL) 모두를 연결한다면 제1 사이드 금속층(571)과 제2 사이드 금속층(572)은 제1 기판(111) 및 제2 기판(112)의 측면에만 형성될 수도 있다.First, referring to FIGS. 5A and 5B, in order to form a plurality of side wirings (550), a first side metal layer (571) is formed that connects all of the plurality of gate wirings (GL) and all of the plurality of gate link wirings (GLL), and a second side metal layer (572) is formed that connects all of the plurality of data wirings (DL) and all of the plurality of data link wirings (DLL). That is, the first side metal layer (571) that connects all of the plurality of gate wirings (GL) and all of the plurality of gate link wirings (GLL) can be formed by printing or coating a metal material on one side of the first substrate (111) and the second substrate (112) on which the ends of the plurality of gate wirings (GL) and the plurality of gate link wirings (GLL) are arranged. In addition, a second side metal layer (572) connecting all of the plurality of data wires (DL) and all of the plurality of data link wires (DLL) may be formed by printing or coating a metal material on one side of the first substrate (111) and the second substrate (112) on which the ends of the plurality of data wires (DL) and the plurality of data link wires (DLL) are arranged. The first side metal layer (571) and the second side metal layer (572) may be made of the same material. In addition, in FIGS. 5A and 5B, the first side metal layer (571) and the second side metal layer (572) are illustrated as being formed not only on the side surfaces of the first substrate (111) and the second substrate (112) but also on the upper surface of the first substrate (111) and the back surface of the second substrate (112), but are not limited thereto, and if the first side metal layer (571) connects all of the plurality of gate wires (GL) and all of the plurality of gate link wires (GLL), and the second side metal layer (572) connects all of the plurality of data wires (DL) and all of the plurality of data link wires (DLL), the first side metal layer (571) and the second side metal layer (572) may be formed only on the side surfaces of the first substrate (111) and the second substrate (112).
이어서, 도 5c 및 도 5d를 참조하면, 복수의 사이드 배선(550)을 형성하기 위해 제1 사이드 금속층(571) 및 제2 사이드 금속층(572)을 레이저 에칭한다. 이때 레이저 에칭은 제1 기판(111) 및 제2 기판(112)의 측면에서만 직선 방향으로 수행될 수 있다. 즉, 도 5 c 및 도 5d에 도시된 바와 같은 홈(H)이 형성될 수 있도록, 레이저를 제1 기판(111) 및 제2 기판(112)의 측면에서만 조사하여 제1 사이드 금속층(571) 및 제2 사이드 금속층(572)뿐만 아니라 제1 기판(111) 및 제2 기판(112) 또한 패터닝하는 방식으로, 제1 사이드 금속층(571)을 복수의 제1 사이드 배선(551)으로 분리시키고, 제2 사이드 금속층(572)을 복수의 제2 사이드 배선(552)으로 분리시킬 수 있다. 이때, 제1 사이드 금속층(571)을 복수의 제1 사이드 배선(551)으로 분리시키고, 제2 사이드 금속층(572)을 복수의 제2 사이드 배선(552)으로 분리하기 위해, 레이저 에칭으로 형성되는 홈(H)의 깊이는 제1 기판(111)의 상면 상에서의 제1 사이드 배선(551) 및 제2 사이드 배선(552)의 너비와 제2 기판(112)의 배면 상에서의 제1 사이드 배선(551) 및 제2 사이드 배선(552)의 너비보다 길 수 있다.Next, referring to FIGS. 5c and 5d, the first side metal layer (571) and the second side metal layer (572) are laser etched to form a plurality of side wirings (550). At this time, the laser etching can be performed in a straight direction only on the side surfaces of the first substrate (111) and the second substrate (112). That is, by irradiating the laser only on the side surfaces of the first substrate (111) and the second substrate (112), not only the first side metal layer (571) and the second side metal layer (572) but also the first substrate (111) and the second substrate (112) can be patterned so that the first side metal layer (571) can be separated into a plurality of first side wirings (551), and the second side metal layer (572) can be separated into a plurality of second side wirings (552). At this time, in order to separate the first side metal layer (571) into a plurality of first side wirings (551) and the second side metal layer (572) into a plurality of second side wirings (552), the depth of the groove (H) formed by laser etching may be longer than the width of the first side wirings (551) and the second side wirings (552) on the upper surface of the first substrate (111) and the width of the first side wirings (551) and the second side wirings (552) on the back surface of the second substrate (112).
본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 제1 사이드 금속층(571) 및 제2 사이드 금속층(572)의 레이저 에칭 시에 멀티 도메인으로 레이저 조사 수단을 이동시키며 레이저를 조사할 필요 없이, 제1 기판(111) 및 제2 기판(112)의 측면에서만 레이저를 조사하여도 복수의 제1 사이드 배선(551) 및 복수의 제2 사이드 배선(552)이 형성될 수 있다. 이에, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 제1 사이드 배선(551) 및 제2 사이드 배선(552)을 형성하기 위한 공정이 단순화될 수 있다.In a method for manufacturing a display device according to another embodiment of the present invention, when etching a first side metal layer (571) and a second side metal layer (572), it is not necessary to move a laser irradiation means in a multi-domain manner and irradiate the laser, but rather irradiate the laser only to the side surfaces of the first substrate (111) and the second substrate (112), thereby forming a plurality of first side wirings (551) and a plurality of second side wirings (552). Accordingly, in a method for manufacturing a display device according to another embodiment of the present invention, a process for forming the first side wirings (551) and the second side wirings (552) can be simplified.
또한, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 제1 기판(111) 및 제2 기판(112)의 일 측에 금속 물질을 프린팅하거나 코팅하는 제1 사이드 금속층(571) 및 제2 사이드 금속층(572)을 형성하고, 레이저 에칭을 사용하여 복수의 제1 사이드 배선(551) 및 복수의 제2 사이드 배선(552)을 형성한다. 따라서, 복수의 제1 사이드 배선(551) 및 복수의 제2 사이드 배선(552)을 패드를 사용하여 직접 프린팅하는 경우 요구되는 얼라인 공정이 단순화될 수 있다.In addition, in a method for manufacturing a display device according to another embodiment of the present invention, a first side metal layer (571) and a second side metal layer (572) are formed by printing or coating a metal material on one side of a first substrate (111) and a second substrate (112), and a plurality of first side wirings (551) and a plurality of second side wirings (552) are formed using laser etching. Therefore, the alignment process required when directly printing a plurality of first side wirings (551) and a plurality of second side wirings (552) using a pad can be simplified.
또한, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 제1 사이드 금속층(571) 및 제2 사이드 금속층(572)을 형성한 후 레이저 에칭을 사용하여 복수의 제1 사이드 배선(551) 및 복수의 제2 사이드 배선(552)을 형성할 수 있으므로, 제1 기판(111)의 상면의 게이트 배선(GL) 및 데이터 배선(DL)과 제2 기판(112)의 배면의 게이트 링크 배선(GLL) 및 데이터 링크 배선(DLL)을 보다 원활하게 연결하기 위해 사용되던 측면 그라인딩 공정을 생략할 수 있다. 즉, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 제1 기판(111) 및 제2 기판(112)의 형상과는 무관하게, 제1 사이드 금속층(571) 및 제2 사이드 금속층(572)뿐만 아니라 제1 기판(111) 및 제2 기판(112)도 같이 레이저로 에칭하는 방식으로 복수의 제1 사이드 배선(551) 및 복수의 제2 사이드 배선(552)이 형성되므로, 제1 기판(111)의 모서리 및 제2 기판(112)의 모서리가 각이 져 있어도, 제1 사이드 배선(551) 및 제2 사이드 배선(552)에 대한 프린팅 품질에 이상이 없다. 따라서, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 제1 사이드 배선(551) 및 제2 사이드 배선(552)의 단선 등을 방지하기 위해 제1 기판(111) 및 제2 기판(112)의 모서리 부분을 그라인딩하는 공정이 생략될 수 있으므로, 제조 공정이 보다 단순화될 수 있다.In addition, in a method for manufacturing a display device according to another embodiment of the present invention, after forming a first side metal layer (571) and a second side metal layer (572), a plurality of first side wirings (551) and a plurality of second side wirings (552) can be formed using laser etching, so that a side grinding process used to more smoothly connect a gate wiring (GL) and a data wiring (DL) on an upper surface of a first substrate (111) and a gate link wiring (GLL) and a data link wiring (DLL) on a back surface of a second substrate (112) can be omitted. That is, in the method for manufacturing a display device according to another embodiment of the present invention, regardless of the shapes of the first substrate (111) and the second substrate (112), not only the first side metal layer (571) and the second side metal layer (572), but also the first substrate (111) and the second substrate (112) are etched with a laser, so that a plurality of first side wirings (551) and a plurality of second side wirings (552) are formed, so that even if the corners of the first substrate (111) and the corners of the second substrate (112) are angled, there is no problem with the printing quality of the first side wirings (551) and the second side wirings (552). Therefore, in the method for manufacturing a display device according to another embodiment of the present invention, the process of grinding the corner portions of the first substrate (111) and the second substrate (112) in order to prevent disconnection of the first side wirings (551) and the second side wirings (552) can be omitted, so that the manufacturing process can be further simplified.
도 6a 내지 도 6d는 본 발명의 또 다른 실시예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 공정도들이다. 도 6a 내지 도 6d에 도시된 실시예는 도 1 및 도 2를 참조하여 설명한 실시예와 비교하여 사이드 배선(650) 제조 공정만이 상이할 뿐, 다른 구성요소들은 실질적으로 동일하므로 중복 설명을 생략한다.FIGS. 6A to 6D are schematic process diagrams for explaining a display device and a method for manufacturing a display device according to another embodiment of the present invention. The embodiment illustrated in FIGS. 6A to 6D differs from the embodiment described with reference to FIGS. 1 and 2 only in the manufacturing process of the side wiring (650), and other components are substantially the same, so that a duplicate description is omitted.
먼저, 도 6a 및 도 6b를 참조하면, 복수의 사이드 배선(650)을 형성하기 앞서, 제1 기판(111) 및 제2 기판(112)을 레이저 에칭한다. 이때 레이저 에칭은 제1 기판(111) 및 제2 기판(112)의 측면에서만 직선 방향으로 수행될 수 있다. 또한, 레이저 에칭은 제1 기판(111)의 상면에 배치된 복수의 게이트 배선(GL) 사이와 복수의 데이터 배선(DL) 사이에 수행될 수 있다. 즉, 도 6a 및 도 6b에 도시된 바와 같은 홈(H)이 형성될 수 있도록, 레이저를 제1 기판(111) 및 제2 기판(112)의 측면에서만 조사하여 제1 기판(111) 및 제2 기판(112)을 패터닝한다.First, referring to FIGS. 6A and 6B, before forming a plurality of side wirings (650), the first substrate (111) and the second substrate (112) are laser etched. At this time, the laser etching can be performed in a straight direction only on the side surfaces of the first substrate (111) and the second substrate (112). In addition, the laser etching can be performed between the plurality of gate wirings (GL) and between the plurality of data wirings (DL) arranged on the upper surface of the first substrate (111). That is, the first substrate (111) and the second substrate (112) are patterned by irradiating the laser only on the side surfaces of the first substrate (111) and the second substrate (112) so that a groove (H) as shown in FIGS. 6A and 6B can be formed.
이어서, 도 6c 및 도 6d를 참조하면, 복수의 사이드 배선(650)을 형성하기 위해 제1 기판(111) 및 제2 기판(112)의 측면에 단일 패드를 사용하여 금속 물질을 프린팅하거나 코팅한다. 이에, 홈(H)이 형성된 영역을 제외한 제1 기판(111) 및 제2 기판(112)의 측면에 금속 물질이 형성되고, 추가적으로, 제1 기판(111)의 상면 및 제2 기판(112)의 하면에도 금속 물질이 형성될 수 있다. 이에, 도 6c 및 도 6d에 도시된 바와 같이, 게이트 배선(GL)과 게이트 링크 배선(GLL)을 연결하는 제1 사이드 배선(651) 및 데이터 배선(DL)과 데이터 링크 배선(DLL)을 연결하는 제2 사이드 배선(652)이 형성된다.Next, referring to FIGS. 6c and 6d, a metal material is printed or coated on the side surfaces of the first substrate (111) and the second substrate (112) using a single pad to form a plurality of side wirings (650). Accordingly, the metal material is formed on the side surfaces of the first substrate (111) and the second substrate (112) except for the area where the groove (H) is formed, and additionally, the metal material may be formed on the upper surface of the first substrate (111) and the lower surface of the second substrate (112). Accordingly, as illustrated in FIGS. 6c and 6d, a first side wiring (651) connecting the gate wiring (GL) and the gate link wiring (GLL) and a second side wiring (652) connecting the data wiring (DL) and the data link wiring (DLL) are formed.
본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 제1 기판(111) 및 제2 기판(112)의 레이저 에칭 시에 멀티 도메인으로 레이저 조사 수단을 이동시키며 레이저를 조사할 필요 없이, 제1 기판(111) 및 제2 기판(112)의 측면에서만 레이저를 조사한 후, 제1 기판(111) 및 제2 기판(112)의 측면에 단일 패드를 사용하여 금속 물질을 프린팅하거나 코팅하여 제1 사이드 배선(651) 및 제2 사이드 배선(652)이 형성된다. 따라서, 복수의 제1 사이드 배선(651) 및 복수의 제2 사이드 배선(652)을 패드를 사용하여 직접 프린팅하는 경우 요구되는 얼라인 공정이 단순화될 수 있다. 또한, 제1 기판(111) 및 제2 기판(112)을 패턴닝 한후 복수의 사이드 배선(650)을 형성하므로, 게이트 배선(GL), 게이트 링크 배선(GLL), 데이터 배선(DL), 데이터 링크 배선(DLL) 및 사이드 배선(650)에 금속 이온이 전이되는 마이그레이션 현상이 억제될 수 있다.In a method for manufacturing a display device according to another embodiment of the present invention, when etching a first substrate (111) and a second substrate (112), the laser is irradiated only on the side surfaces of the first substrate (111) and the second substrate (112), without the need to move the laser irradiation means in multiple domains and irradiate the laser, and then a metal material is printed or coated on the side surfaces of the first substrate (111) and the second substrate (112) using a single pad, thereby forming the first side wiring (651) and the second side wiring (652). Therefore, the alignment process required when directly printing a plurality of first side wirings (651) and a plurality of second side wirings (652) using pads can be simplified. In addition, since a plurality of side wirings (650) are formed after patterning the first substrate (111) and the second substrate (112), the migration phenomenon in which metal ions are transferred to the gate wiring (GL), the gate link wiring (GLL), the data wiring (DL), the data link wiring (DLL), and the side wiring (650) can be suppressed.
도 7a 및 도 7b는 비교예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 단면도들이다. 도 7c는 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법을 설명하기 위한 개략적인 단면도이다. 도 7c에 도시된 실시예는 도 1 및 도 2를 참조하여 설명한 실시예와 비교하여 사이드 배선(150) 제조 공정만이 상이할 뿐, 다른 구성요소들은 실질적으로 동일하므로 중복 설명을 생략한다.FIGS. 7A and 7B are schematic cross-sectional views for explaining a display device and a method for manufacturing a display device according to a comparative example. FIG. 7C is a schematic cross-sectional view for explaining a method for manufacturing a display device according to another embodiment of the present invention. The embodiment illustrated in FIG. 7C differs from the embodiment described with reference to FIGS. 1 and 2 only in the manufacturing process of the side wiring (150), and other components are substantially the same, so that a duplicate description is omitted.
사이드 배선(150)을 형성하기 위해, 패드(780)를 사용하여 사이드 배선(150)을 프린팅하는 공정이 사용될 수 있다. 구체적으로, 도 7a를 참조하면, 제1 기판(111) 및 제2 기판(112)의 모서리 측에 패드(780)를 사용하여 금속층을 제1 기판(111) 및 제2 기판(112)의 모서리에 프린팅하는 방식이 사용될 수 있다. 이때, 패드(780)는 지지 부재(781) 및 지지 부재(781)에 고정된 패드 몸체(782)를 포함할 수 있다. 이에, 도 7a에 도시된 바와 같이, 패드 몸체(782)에 금속층을 묻힌 상태에서 패드(780)를 사용하여 제2 기판(112)의 모서리에 금속층을 프린팅하고, 제1 기판(111) 및 제2 기판(112)을 뒤집은 후, 패드(780)를 사용하여 제1 기판(111)의 모서리에 금속층을 프린팅하는 방식으로 사이드 배선(150)을 형성할 수 있다. In order to form the side wiring (150), a process of printing the side wiring (150) using a pad (780) may be used. Specifically, referring to FIG. 7A, a method of printing a metal layer on the edge of the first substrate (111) and the second substrate (112) using a pad (780) may be used. At this time, the pad (780) may include a support member (781) and a pad body (782) fixed to the support member (781). Accordingly, as illustrated in FIG. 7a, a side wiring (150) can be formed by printing a metal layer on the edge of the second substrate (112) using a pad (780) while the metal layer is deposited on the pad body (782), flipping the first substrate (111) and the second substrate (112) over, and then printing a metal layer on the edge of the first substrate (111) using the pad (780).
다만, 도 7a에 도시된 바와 같이 제1 기판(111) 및 제2 기판(112)의 모서리가 각이 진 경우, 패드 몸체(782)가 제1 기판(111) 및 제2 기판(112)의 모서리에 의해 손상되어 패드 불량이 발생할 수 있고, 금속층이 정상적으로 프린팅되지 않을 수 있다. 또한, 패드 불량이 발생한 경우, 패드(780) 전체 또는 패드 몸체(782)를 교체하여야 하는데, 반복적으로 패드(780)를 교체함에 따라 패드 교체 비용이 증가하게 된다. 또한, 패드(780) 전체 또는 패드 몸체(782)를 교체한 경우, 교체된 패드(780)에 대한 조건에 맞게 패드 프린팅 공정에 대한 설정값을 다시 설정하여야 하므로 제조 공정 시간이 증가하는 문제점이 있다. 또한, 2회에 걸친 패드 프린팅 공정 및 2회에 걸친 금속층에 대한 건조 공정이 요구되므로, 이에 대한 제조 공정 시간이 증가하는 문제점이 있다. However, as illustrated in FIG. 7a, when the corners of the first substrate (111) and the second substrate (112) are angled, the pad body (782) may be damaged by the corners of the first substrate (111) and the second substrate (112), which may cause pad defects and prevent the metal layer from being printed normally. In addition, when a pad defect occurs, the entire pad (780) or the pad body (782) must be replaced, and the pad replacement cost increases as the pad (780) is repeatedly replaced. In addition, when the entire pad (780) or the pad body (782) is replaced, the setting values for the pad printing process must be re-set according to the conditions for the replaced pad (780), which increases the manufacturing process time, which is a problem. In addition, since the pad printing process is required twice and the drying process for the metal layer is required twice, there is a problem that the manufacturing process time for this increases.
이에, 도 7b에 도시된 바와 같이 제1 기판(111) 및 제2 기판(112)을 수직 방향으로 배치한 상태에서 패드(780)를 사용하여 사이드 배선(150)을 프린팅하는 공정이 사용될 수 있다. 도 7b에 도시된 바와 같은 패드 프린팅 공정을 사용하는 경우, 패드 프린팅 공정 및 건조 공정이 1회만 수행되어도 되므로, 제조 공정 시간이 단축되는 이점이 존재한다. 다만, 제1 기판(111) 및 제2 기판(112)의 모서리에 의해 여전히 패드(780)가 손상되는 문제가 존재한다. 또한, 패드 프린팅 공정이 1회만 수행되므로, 프린팅되는 사이드 배선(150)의 길이가 짧아지게 되어 게이트 배선(GL)과 게이트 링크 배선(GLL)의 연결 및 데이터 배선(DL)과 데이터 링크 배선(DLL)의 연결이 정확히 되지 않을 수도 있다.Accordingly, a process of printing the side wiring (150) using a pad (780) while the first substrate (111) and the second substrate (112) are arranged in a vertical direction as illustrated in FIG. 7b may be used. When the pad printing process as illustrated in FIG. 7b is used, the pad printing process and the drying process only need to be performed once, so there is an advantage of shortening the manufacturing process time. However, there is still a problem that the pad (780) is damaged by the edges of the first substrate (111) and the second substrate (112). In addition, since the pad printing process is performed only once, the length of the printed side wiring (150) becomes short, so that the connection between the gate wiring (GL) and the gate link wiring (GLL) and the connection between the data wiring (DL) and the data link wiring (DLL) may not be performed accurately.
이에, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 도 7c에 도시된 바와 같이, 패드(780)가 패드 몸체(782)를 둘러싸는 패드막(783)을 더 포함할 수 있다. 즉, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서 사용되는 패드(780)는 지지 부재(781), 지지 부재(781) 상에 배치된 패드 몸체(782) 및 지지 부재(781)에 고정되고 패드 몸체(782)를 둘러싸도록 배치된 패드막(783)을 포함할 수 있다. 여기서 패드 몸체(782) 및 패드막(783)은 연성의 절연 재료로 이루어질 수 있다. 예를 들어, 패드 몸체(782) 및 패드막(783)은 동일한 물질로 이루어질 수 있으며, 실리콘으로 이루어질 수 있다. 패드 몸체(782) 및 패드막(783)으로 필요한 요구 특성은 연성, 내구성, 가공성 등이 있으며, 패드 몸체(782) 및 패드막(783)으로 다양한 고무들이 사용될 수 있다. 다만, 실리콘의 경우 표면에 잉크 등이 묻는 경우에도 잘 제거되는 특성이 있으므로, 패드 프린팅 시에 사용되는 패드 몸체(782) 및 패드막(783)으로 실리콘이 사용되는 것이 바람직할 수 있다.Accordingly, in a method for manufacturing a display device according to another embodiment of the present invention, as illustrated in FIG. 7c, the pad (780) may further include a pad film (783) surrounding a pad body (782). That is, the pad (780) used in the method for manufacturing a display device according to another embodiment of the present invention may include a support member (781), a pad body (782) disposed on the support member (781), and a pad film (783) fixed to the support member (781) and disposed to surround the pad body (782). Here, the pad body (782) and the pad film (783) may be made of a flexible insulating material. For example, the pad body (782) and the pad film (783) may be made of the same material, and may be made of silicone. The required properties for the pad body (782) and pad film (783) include flexibility, durability, processability, etc., and various rubbers can be used for the pad body (782) and pad film (783). However, since silicone has the property of easily removing ink, etc. from the surface, it may be preferable to use silicone for the pad body (782) and pad film (783) used during pad printing.
또한, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 스크라이빙 라인(SL)을 따라 제1 기판(111) 및 제2 기판(112)을 스크라이빙한 후, 제1 기판(111) 및 제2 기판(112)의 모서리에 대한 그라인딩 공정이 수행될 수 있다. 상술한 바와 같이, 제1 기판(111) 및 제2 기판(112)의 모서리가 각이 진 경우, 패드 몸체(782)가 제1 기판(111) 및 제2 기판(112)의 모서리에 의해 손상되어 패드 불량이 발생할 수 있고, 금속층이 정상적으로 프린팅되지 않을 수 있다. 이에, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 제1 기판(111)의 모서리 및 제2 기판(112)의 모서리가 도 7c에 도시된 바와 같이 라운드(round) 형상을 갖거나, 다각형 형상을 갖도록 그라인딩하는 공정을 추가적으로 수행할 수 있다.In addition, in a method for manufacturing a display device according to another embodiment of the present invention, after scribing the first substrate (111) and the second substrate (112) along the scribing line (SL), a grinding process may be performed on the edges of the first substrate (111) and the second substrate (112). As described above, when the edges of the first substrate (111) and the second substrate (112) are angled, the pad body (782) may be damaged by the edges of the first substrate (111) and the second substrate (112), causing pad defects and preventing the metal layer from being printed normally. Therefore, in a method for manufacturing a display device according to another embodiment of the present invention, a grinding process may be additionally performed so that the edges of the first substrate (111) and the second substrate (112) have a round shape or a polygonal shape, as illustrated in FIG. 7C.
따라서, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 제1 기판(111) 및 제2 기판(112)의 모서리에 대한 그라인딩 공정을 수행함에 의해 패드 프린팅 시에 패드(780)가 제1 기판(111) 및 제2 기판(112)의 모서리에 손상되는 것이 최소화될 수 있다. 이에, 패드(780)의 수명이 연장되어 패드 교체 비용이 절감될 수 있으며, 패드 프린팅 시에 제1 기판(111) 및 제2 기판(112)의 측면 및 모서리에서 사이드 배선(150)이 단선되는 것이 최소화되어 사이드 배선(150)의 프린팅 품질이 향상될 수 있다.Therefore, in a method for manufacturing a display device according to another embodiment of the present invention, by performing a grinding process on the edges of the first substrate (111) and the second substrate (112), damage to the pad (780) at the edges of the first substrate (111) and the second substrate (112) during pad printing can be minimized. Accordingly, the life of the pad (780) can be extended, reducing pad replacement costs, and the side wiring (150) can be minimized from being disconnected at the sides and edges of the first substrate (111) and the second substrate (112) during pad printing, thereby improving the printing quality of the side wiring (150).
또한, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는, 패드 몸체(782)를 둘러싸도록 배치되는 패드막(783)이 패드(780)에 더 포함되므로, 반복적인 패드 프린팅에 따라 패드막(783)이 손상되는 경우에 패드 몸체(782)가 아닌 패드 몸체(782)보다 저렴한 패드막(783)만 교체하면 되므로, 패드 몸체(782)를 교환하는 경우보다 패드막(783) 교체를 함에 따라 발생하는 비용이 저감될 수 있다. 또한, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 패드 몸체(782)가 아닌 패드막(783)만 교체하면 되므로, 패드 몸체(782) 교체에 따른 설정값 변경 공정이 생략될 수 있으므로, 제조 공정이 단순화될 수 있다.In addition, in a method for manufacturing a display device according to another embodiment of the present invention, since a pad film (783) arranged to surround a pad body (782) is further included in the pad (780), when the pad film (783) is damaged due to repetitive pad printing, only the pad film (783), which is cheaper than the pad body (782), needs to be replaced, and not the pad body (782). Therefore, the cost incurred by replacing the pad film (783) can be reduced compared to replacing the pad body (782). In addition, in a method for manufacturing a display device according to another embodiment of the present invention, since only the pad film (783) needs to be replaced, and not the pad body (782), a process for changing a setting value due to replacing the pad body (782) can be omitted, and thus the manufacturing process can be simplified.
도 8a 및 8b는 본 발명의 또 다른 실시예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 단면도들이다. 도 8a 및 도 8b에 도시된 실시예는 도 7c를 참조하여 설명한 실시예와 비교하여 패드(880)의 형상만이 상이할 뿐, 다른 구성요소들은 실질적으로 동일하므로 중복 설명을 생략한다.FIGS. 8A and 8B are schematic cross-sectional views for explaining a display device and a method for manufacturing a display device according to another embodiment of the present invention. The embodiment illustrated in FIGS. 8A and 8B is different from the embodiment described with reference to FIG. 7C only in the shape of the pad (880), and other components are substantially the same, so that a duplicate description is omitted.
도 8a를 참조하면, 패드(880)는 중공(884)을 포함하는 패드 몸체(882)를 포함할 수 있다. 즉, 패드 몸체(882) 내부에는 중공(884)이 형성되어 빈 공간이 존재할 수 있다. 이때, 중공(884)은 패드(880)의 길이 방향으로 연장되도록 형성될 수 있다. Referring to FIG. 8A, the pad (880) may include a pad body (882) including a hollow (884). That is, a hollow (884) may be formed inside the pad body (882) to create an empty space. At this time, the hollow (884) may be formed to extend in the longitudinal direction of the pad (880).
본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 패드 몸체(882) 내부에 중공(884)이 존재함에 따라, 패드 프린팅 시에 패드(880)가 보다 많은 제1 기판(111) 및 제2 판의 영역을 감싸도록 배치될 수 있다. 즉, 패드 몸체(882) 내부에 중공(884)이 존재하지 않는 경우와 비교하여, 패드 몸체(882) 내부에 중공(884)이 존재하는 경우에는 패드 프린팅 시에 제1 기판(111) 및 제2 기판(112)과 닿는 패드 몸체(882)의 면적이 증가될 수 있다. 따라서, 패드 몸체(882) 내부에 중공(884)이 존재함에 따라 보다 많은 곡면 및 평면 영역에 사이드 배선(150)을 형성할 수 있고, 게이트 배선(GL)과 게이트 링크 배선(GLL) 및 데이터 배선(DL)과 데이터 링크 배선(DLL)이 보다 정확하게 연결될 수 있다.In a method for manufacturing a display device according to another embodiment of the present invention, since the hollow (884) exists inside the pad body (882), the pad (880) can be arranged to surround a larger area of the first substrate (111) and the second plate during pad printing. That is, compared to a case where the hollow (884) does not exist inside the pad body (882), when the hollow (884) exists inside the pad body (882), the area of the pad body (882) that comes into contact with the first substrate (111) and the second substrate (112) during pad printing can increase. Accordingly, since the hollow (884) exists inside the pad body (882), the side wiring (150) can be formed in a larger area of curved and flat surfaces, and the gate wiring (GL) and the gate link wiring (GLL) and the data wiring (DL) and the data link wiring (DLL) can be more accurately connected.
도 8a 및 도 8b에서는 패드 몸체(882)에 하나의 중공(884)이 배치되는 것으로 도시되었으나, 패드 몸체(882) 내부에는 복수의 중공(884)이 배치될 수도 있다. 패드 몸체(882) 내에 하나의 중공(884)이 크게 형성되는 경우, 패드 몸체(882) 자체의 지지력이 저감될 수도 있다. 이에, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 패드 몸체(882)의 연성, 프린팅하고자 하는 사이드 배선(150)의 길이 등을 고려하여, 패드 몸체(882) 내에 배치되는 중공(884)의 개수를 다양하게 설정할 수 있고, 중공(884)의 위치 또한 다양하게 설정할 수 있다.In FIGS. 8A and 8B, one hollow (884) is illustrated as being arranged in the pad body (882), but a plurality of hollows (884) may be arranged inside the pad body (882). If one hollow (884) is formed large inside the pad body (882), the supporting force of the pad body (882) itself may be reduced. Accordingly, in a method for manufacturing a display device according to another embodiment of the present invention, the number of hollows (884) arranged inside the pad body (882) may be set to various degrees in consideration of the ductility of the pad body (882), the length of the side wiring (150) to be printed, and the positions of the hollows (884) may also be set to various degrees.
도 9a 및 9b는 본 발명의 다양한 실시예들에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 단면도들이다. 도 9a 및 도 9b에 도시된 실시예는 도 8a 및 도 8b를 참조하여 설명한 실시예와 비교하여 패드(880, 880)를 사용한 공정만이 상이할 뿐, 다른 구성요소들은 실질적으로 동일하므로 중복 설명을 생략한다.FIGS. 9A and 9B are schematic cross-sectional views for explaining a display device and a method for manufacturing a display device according to various embodiments of the present invention. The embodiments illustrated in FIGS. 9A and 9B differ only in the process using pads (880, 880) compared to the embodiments described with reference to FIGS. 8A and 8B, and other components are substantially the same, so that a duplicate description is omitted.
먼저, 도 9a를 참조하면, 패드(880)를 이용한 프린팅 시에, 패드(880)의 중공(884) 내에 공기를 흡입하여 중공(884) 내의 압력이 조절될 수 있다. 앞서 설명한 바와 같이, 패드 프린팅 시에 패드 몸체(882)가 제1 기판(111) 및 제2 기판(112)을 감싸는 구조로 형상이 변형되며, 중공(884)의 크기가 감소할 수 있다. 다만, 패드(880)의 중공(884) 내에 압력이 지나치게 작은 경우에는 제1 기판(111) 및 제2 기판(112)이 지나치게 패드 몸체(882)에 의해 감싸지거나 정확한 위치에 감싸지지 않을 수도 있다. 또한, 패드(880)의 중공(884) 내에 압력이 지나치게 높은 경우, 제1 기판(111) 및 제2 기판(112)에 충분할 길이로 사이드 배선(150)이 형성되지 않을 수도 있고, 패드 몸체(882)가 손상될 수도 있다. First, referring to FIG. 9a, when printing using a pad (880), air may be sucked into the hollow (884) of the pad (880) to adjust the pressure within the hollow (884). As described above, when pad printing, the shape of the pad body (882) may be transformed into a structure that wraps around the first substrate (111) and the second substrate (112), and the size of the hollow (884) may be reduced. However, when the pressure within the hollow (884) of the pad (880) is too small, the first substrate (111) and the second substrate (112) may be excessively wrapped by the pad body (882) or may not be wrapped at the correct position. In addition, if the pressure within the hollow space (884) of the pad (880) is excessively high, the side wiring (150) may not be formed to a length sufficient for the first substrate (111) and the second substrate (112), and the pad body (882) may be damaged.
이에, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는, 패드(880)의 중공(884)으로 공기를 주입하여 중공(884) 내의 압력을 조절할 수 있다. 이에, 제1 기판(111) 및 제2 기판(112)의 정확한 위치에 사이드 배선(150)이 프린팅될 수 있으며, 패드 프린팅 시에 패드(880)가 손상되지 않도록 할 수 있다.Accordingly, in a method for manufacturing a display device according to another embodiment of the present invention, air can be injected into the hollow space (884) of the pad (880) to control the pressure within the hollow space (884). Accordingly, the side wiring (150) can be printed at an accurate location on the first substrate (111) and the second substrate (112), and the pad (880) can be prevented from being damaged during pad printing.
다음으로, 도 9b를 참조하면, 패드(980)가 패드 몸체(882)를 둘러싸는 패드막(983)을 더 포함할 수 있다. 이에, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는, 패드 몸체(882)를 둘러싸도록 배치되는 패드막(983)이 패드(980)에 더 포함되므로, 반복적인 패드 프린팅에 따라 패드막(983)이 손상되는 경우에 패드 몸체(882)가 아닌 패드 몸체(882)보다 저렴한 패드막(983)만 교체하면 되므로, 패드 몸체(882)를 교환하는 경우보다 패드막(983) 교체를 함에 따라 발생하는 비용이 저감될 수 있다. 또한, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 패드 몸체(882)가 아닌 패드막(983)만 교체하면 되므로, 패드 몸체(882) 교체에 따른 설정값 변경 공정이 생략될 수 있으므로, 제조 공정이 단순화될 수 있다.Next, referring to FIG. 9b, the pad (980) may further include a pad film (983) surrounding the pad body (882). Accordingly, in a method for manufacturing a display device according to another embodiment of the present invention, since the pad film (983) arranged to surround the pad body (882) is further included in the pad (980), when the pad film (983) is damaged due to repetitive pad printing, only the pad film (983), which is cheaper than the pad body (882), needs to be replaced, and thus the cost incurred by replacing the pad film (983) can be reduced compared to replacing the pad body (882). In addition, in a method for manufacturing a display device according to another embodiment of the present invention, since only the pad film (983) needs to be replaced, and thus the process of changing the setting value due to the replacement of the pad body (882) can be omitted, and thus the manufacturing process can be simplified.
이하에서는 사이드 배선에서 발생할 수 있는 마이그레이션 현상을 억제하거나 최소화할 수 있는 실시예들을 통하여 해결방안을 제시한다.Below, solutions are presented through examples that can suppress or minimize migration phenomena that may occur in side wiring.
도 10a 내지 도 10c는 비교예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 단면도들이다.FIGS. 10A to 10C are schematic cross-sectional views for explaining a display device and a method for manufacturing a display device according to a comparative example.
도 10a를 참조하면, 제1 기판(111)과 제2 기판(112)이 서로 본딩된(S120) 후, 제1 기판(111)과 제2 기판(112)은 셀 단위로 스크라이빙된다(S130). 도 10a에 도시된 비교예는 제1 기판(111) 및 제2 기판(112)의 모서리에 대한 그라인딩을 수행하는 공정을 타나내는 도면으로서, 제1 기판(111), 제2 기판(112), 게이트 배선(GL), 및 게이트 링크 배선(GLL) 등에 대한 구성요소들은 도 2c 내지 도 2e와 실질적으로 동일하므로 중복 설명은 생략한다.Referring to FIG. 10a, after the first substrate (111) and the second substrate (112) are bonded to each other (S120), the first substrate (111) and the second substrate (112) are scribed in cell units (S130). The comparative example illustrated in FIG. 10a is a drawing showing a process of performing grinding on the edges of the first substrate (111) and the second substrate (112). Since the components for the first substrate (111), the second substrate (112), the gate wiring (GL), and the gate link wiring (GLL) are substantially the same as those in FIGS. 2c to 2e, a duplicate description will be omitted.
그라인더(GR)를 이용하여 제1 기판(111) 및 제2 기판(112)의 모서리에 대한 그라인딩 공정이 수행될 수 있다. 제1 기판(111) 및 제2 기판(112)의 모서리가 각이 진 경우, 패드 몸체(782)가 제1 기판(111) 및 제2 기판(112)의 모서리에 의해 손상되어 패드 불량이 발생할 수 있고, 금속층이 정상적으로 프린팅되지 않을 수 있다. 이에, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 제1 기판(111)의 모서리 및 제2 기판(112)의 모서리가 다각형 형상을 갖도록 그라인딩하는 공정을 추가적으로 수행할 수 있다.도 10b는 그라인딩 공정을 수행하고 난 뒤의 단면도이다. 제1 기판(111) 및 제2 기판(112)의 모서리가 그라인딩 되어 각진 형태가 된다. 또한, 제1 기판(111) 상의 게이트 배선(GL)의 끝단도 그라인딩되는데, 그라인더(GR)의 회전 세기나 충격 등으로 인해 게이트 배선(GL)의 끝단이 파손되어, 결과적으로 제1 기판(111)의 모서리보다 더 그라인딩될 수 있다. 또는, 도 2a에서 설명한 게이트 배선(GL)을 형성하는 공정에서 상술한 파손 또는 그라인딩 공정 오차를 감안하여 도 10b에 도시된 길이만큼 게이트 배선(GL)을 형성할 수 있다. 제2 기판(112) 배면 상의 게이트 링크 배선(GLL) 역시 그라인딩되는데, 제2 기판(112)이 그라인딩되는 정도보다 더 그라인딩될 수 있다. 또는 도 2a에서 설명한 게이트 링크 배선(GLL)을 형성하는 공정에서 도 10b에 도시된 게이트 링크 배선(GLL)의 길이만큼 게이트 링크 배선(GLL)을 형성할 수 있다.A grinding process may be performed on the edges of the first substrate (111) and the second substrate (112) using a grinder (GR). If the edges of the first substrate (111) and the second substrate (112) are angled, the pad body (782) may be damaged by the edges of the first substrate (111) and the second substrate (112), which may cause pad defects and prevent the metal layer from being printed normally. Accordingly, in a method for manufacturing a display device according to another embodiment of the present invention, a grinding process may be additionally performed so that the edges of the first substrate (111) and the second substrate (112) have a polygonal shape. FIG. 10b is a cross-sectional view after the grinding process is performed. The edges of the first substrate (111) and the second substrate (112) are ground to have an angled shape. In addition, the end of the gate wiring (GL) on the first substrate (111) is also ground, but the end of the gate wiring (GL) may be damaged due to the rotational speed or impact of the grinder (GR), and as a result, may be ground further than the edge of the first substrate (111). Alternatively, in the process of forming the gate wiring (GL) described in FIG. 2A, the gate wiring (GL) may be formed to the length illustrated in FIG. 10B, taking into account the damage or grinding process error described above. The gate link wiring (GLL) on the back surface of the second substrate (112) is also ground, but may be ground further than the degree to which the second substrate (112) is ground. Alternatively, in the process of forming the gate link wiring (GLL) described in FIG. 2A, the gate link wiring (GLL) may be formed to the length of the gate link wiring (GLL) illustrated in FIG. 10B.
도 10c는 그라인딩 공정이 완료된 후의 그라인딩된 면을 보여주는 도면이다. 제1 기판(111) 및 제2 기판(112)의 측면, 그리고 제1 기판(111) 및 제2 기판(112)의 그라인딩된 면에는 스크래치(CR)가 발생할 수 있다. 도 10c는 그라인딩 공정을 통해 발생할 수 있는 문제점을 쉽게 설명하기 위한 것으로서, 스크래치(CR)의 모양이나 수준은 그라인더(GR)의 형상이나 회전 강도 등에 의해 변경될 수 있다. 그라인더(GR)에 의한 스크래치(CR)는 일부 영역에 한하여 형성될 수 있고, 마이크로 단위의 크랙 등으로 형성될 수 있다. 스크래치(CR)는 이웃한 사이드 배선을 향하는 방향으로 전개되므로, 도 10c에 도시된 스크래치(CR)로 인해 사이드 배선 간의 마이그레이션 발생이 촉진될 수 있다. 특히, 고해상도 표시 장치의 경우 사이드 배선 간의 간격이 매우 좁고, 사이니지(signage) 디스플레이 등과 같은 표시 장치의 경우 사이드 배선에 인가되는 전류는 매우 높다. 이러한 환경에서, 스크래치(CR)가 포함된 제1 기판(111) 및 제2 기판(112) 상에 사이드 배선이 형성될 경우 사이드 배선 간 마이그레이션 발생 가능성은 더욱 높아질 수 있다. 이에, 본 발명의 발명자들은 고해상도 또는 사이니지 디스플레이 등에서 사이드 배선의 마이그레이션 발생을 최소화할 수 있는 구조를 발명하였다. Fig. 10c is a drawing showing a ground surface after the grinding process is completed. Scratches (CR) may occur on the side surfaces of the first substrate (111) and the second substrate (112), and on the ground surfaces of the first substrate (111) and the second substrate (112). Fig. 10c is intended to easily explain problems that may occur through the grinding process, and the shape or level of the scratches (CR) may be changed by the shape or rotational strength of the grinder (GR). The scratches (CR) caused by the grinder (GR) may be formed only in some areas, and may be formed as micro-unit cracks, etc. Since the scratches (CR) spread in a direction toward the adjacent side wiring, migration between the side wirings may be promoted due to the scratches (CR) shown in Fig. 10c. In particular, in the case of a high-resolution display device, the spacing between side wires is very narrow, and in the case of a display device such as a signage display, the current applied to the side wires is very high. In such an environment, when side wires are formed on a first substrate (111) and a second substrate (112) including scratches (CR), the possibility of migration occurring between the side wires may further increase. Accordingly, the inventors of the present invention have invented a structure capable of minimizing the occurrence of migration of side wires in a high-resolution or signage display.
도 11a 내지 도 11d는 본 발명의 또 다른 실시예들에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 단면도들이다.FIGS. 11A to 11D are schematic cross-sectional views illustrating a display device and a method for manufacturing a display device according to further embodiments of the present invention.
도 11a는 제1 기판(111) 및 제2 기판(112)의 모서리에 대해 그라인딩 공정을 진행한 후의 단면도이며, 도 10b에 도시된 단면도와 실질적으로 동일하므로 중복된 설명은 생략한다. 도 10b에 도시된 제1 기판(111) 및 제2 기판(112)의 측면 및 제1 기판(111) 및 제2 기판(112)의 그라인딩된 면에는 도 10c에 도시된 스크래치(CR)가 형성된 상태일 수 있다.Fig. 11a is a cross-sectional view after a grinding process is performed on the edges of the first substrate (111) and the second substrate (112), and is substantially the same as the cross-sectional view illustrated in Fig. 10b, so a duplicate description is omitted. The side surfaces of the first substrate (111) and the second substrate (112) illustrated in Fig. 10b and the ground surfaces of the first substrate (111) and the second substrate (112) may have scratches (CR) illustrated in Fig. 10c formed thereon.
도 11b는 본 발명의 일 실시예에 따른 마이그레이션 발생을 최소로 억제할 수 있는 구조를 나타내는 단면도이다. 도 11b를 참조하면, 기저층(1190)이 제1 기판(111) 및 제2 기판(112)의 측면을 덮도록 형성한다. 자세하게는, 게이트 배선(GL) 및 게이트 링크 배선(GLL)의 끝단, 제1 기판(111)의 상면 및 제2 기판(112)의 배면, 제1 기판(111) 및 제2 기판(112)의 그라인딩된 면, 그리고 제1 기판(111) 및 제2 기판(112)의 측면을 모두 덮도록 기저층(1190)이 형성된다. 기저층(1190)의 물질로는 다양한 레진이 사용될 수 있으며, 예를 들어 Bioresin Biovest 578, Bluestar Silicones BP 9710, 폴리이미드(Polyimide) 및 에폭시 레진(epoxy resin) 등이 사용될 수 있다. 또한 기저층(1190)은 패드프린팅, 스프레이, 디스펜싱, 잉크젯, 도팅, 디핑 등 다양한 방법으로 코팅될 수 있다.FIG. 11B is a cross-sectional view showing a structure capable of minimizing migration occurrence according to one embodiment of the present invention. Referring to FIG. 11B, a base layer (1190) is formed to cover side surfaces of the first substrate (111) and the second substrate (112). In detail, the base layer (1190) is formed to cover all of the ends of the gate wiring (GL) and the gate link wiring (GLL), the upper surface of the first substrate (111) and the back surface of the second substrate (112), the ground surfaces of the first substrate (111) and the second substrate (112), and the side surfaces of the first substrate (111) and the second substrate (112). Various resins can be used as a material of the base layer (1190), and for example, Bioresin Biovest 578, Bluestar Silicones BP 9710, polyimide, and epoxy resin can be used. Additionally, the base layer (1190) can be coated by various methods such as pad printing, spraying, dispensing, inkjet, dotting, and dipping.
기저층(1190)은 제1 기판(111) 및 제2 기판(112)의 날카로운 모서리를 보상한다. 도 11b를 참조하면 제1 기판(111) 및 제2 기판(112)의 모서리는 날카로울 수 있다. 그라인딩 공정에 의해 제1 기판(111) 및 제2 기판(112)의 모서리에 새로운 그라인딩 면이 형성되었으나, 그라인딩 면의 모서리는 사이드 배선(1150)이 프린팅되기에 여전히 날카로울 수 있다. 기저층(1190)은 날카로운 제1 기판(111) 및 제2 기판(112)의 모서리를 덮도록 코팅되어 사이드 배선(1150)의 단락을 억제할 수 있다.The base layer (1190) compensates for the sharp edges of the first substrate (111) and the second substrate (112). Referring to FIG. 11b, the edges of the first substrate (111) and the second substrate (112) may be sharp. Although a new grinding surface is formed at the edges of the first substrate (111) and the second substrate (112) by the grinding process, the edges of the grinding surface may still be sharp because the side wiring (1150) is printed. The base layer (1190) may be coated to cover the sharp edges of the first substrate (111) and the second substrate (112) to suppress short-circuiting of the side wiring (1150).
본 발명의 또 다른 실시예에 따른 표시 장치 및 표시 장치 제조 방법에서는 사이드 배선(1150)을 기저층(1190) 상에 형성할 수 있다. 이때 사이드 배선(1150)은 기저층(1190)을 비롯하여 게이트 배선(GL) 및 게이트 링크 배선(GLL) 모두와 중첩하도록 형성한다. 이에, 제2 기판(112)의 배면 상의 회로부로부터 인가된 신호는 게이트 링크 배선(GLL)을 거쳐, 기저층(1190) 상에 배치된 사이드 배선(1150)으로 전해지고, 게이트 배선(GL)을 거쳐 각각의 화소(PX)로 전달된다. In a display device and a method for manufacturing a display device according to another embodiment of the present invention, a side wiring (1150) can be formed on a base layer (1190). At this time, the side wiring (1150) is formed to overlap all of the base layer (1190), the gate wiring (GL), and the gate link wiring (GLL). Accordingly, a signal applied from a circuit portion on the back surface of the second substrate (112) is transmitted to the side wiring (1150) arranged on the base layer (1190) through the gate link wiring (GLL), and then transmitted to each pixel (PX) through the gate wiring (GL).
제1 기판(111) 및 제2 기판(112)의 표면 상태는 마이그레이션 발생을 촉진시킬 수 있다. 기저층(1190)은 제1 기판(111) 및 제2 기판(112)에 형성된 스크래치(CR)를 보상한다. 기저층(1190)의 상면은 기저층(1190)의 하면과 접촉하는 제1 기판(111) 및 제2 기판(112)의 미세한 굴곡에 영향을 받지 않으며, 평평하게 코팅되므로 사이드 배선(1150) 간 마이그레이션의 발생이 최소 수준으로 억제될 수 있다.The surface conditions of the first substrate (111) and the second substrate (112) can promote the occurrence of migration. The base layer (1190) compensates for scratches (CR) formed on the first substrate (111) and the second substrate (112). The upper surface of the base layer (1190) is not affected by the slight curvature of the first substrate (111) and the second substrate (112) that contact the lower surface of the base layer (1190), and is coated flatly, so that the occurrence of migration between the side wirings (1150) can be suppressed to a minimum level.
도 11c를 참조하면, 기저층(1190)의 표면에는 기저패턴(1191)이 형성될 수 있다. 기저패턴(1191)은 사이드 배선(1150)이 연장되는 방향과 동일한 방향성을 갖도록 형성할 수 있다. 또한 기저패턴(1191)은 직선 형태일 수 있지만 이에 제한하는 것은 아니다. 예를 들어 도 11c에 도시된 바와 같이 미세한 주름 형태일 수 있으며, 사이드 배선(1150)과 평행한 방향성을 갖도록 가공될 수 있다. 따라서, 기저패턴(1191)은 마이그레이션의 진행 경로를 차단하여 마이그레이션으로 인한 배선 간 쇼트 불량을 최소 수준으로 억제할 수 있다. Referring to FIG. 11c, a base pattern (1191) may be formed on the surface of the base layer (1190). The base pattern (1191) may be formed to have the same directionality as the direction in which the side wiring (1150) extends. In addition, the base pattern (1191) may be in a straight line shape, but is not limited thereto. For example, as illustrated in FIG. 11c, it may be in a fine wrinkle shape and may be processed to have a directionality parallel to the side wiring (1150). Therefore, the base pattern (1191) may block the progression path of migration, thereby minimizing short-circuit defects between wirings due to migration.
도 11c 및 도 11d에 도시된 기저패턴(1191)은 기저층(1190)의 끝단에서 다른 끝단까지 연장되는 모양을 갖지만 반드시 이에 제한하는 것은 아니다. 예를 들어, 기저패턴(1191)은 동일 선 상에서 복수 개의 주름 등의 모양으로 형성될 수 있으며, 이때 기저패턴(1191)의 방향성은 사이드 배선(1190)이 연장되는 방향과 평행하도록 형성되는 것이 바람직하다. 한편, 기저층(1190)에 형성된 기저패턴(1191)의 폭은 사이드 배선(1150)의 선폭보다 미세한 수준일 수 있으며, 서로 인접한 사이드 배선(1150) 사이에는 복수 개의 기저패턴(1191)이 포함될 수 있으나, 이에 제한되는 것은 아니다.The base pattern (1191) illustrated in FIGS. 11c and 11d has a shape that extends from one end of the base layer (1190) to the other end, but is not necessarily limited thereto. For example, the base pattern (1191) may be formed in the shape of a plurality of wrinkles, etc. on the same line, and at this time, it is preferable that the directionality of the base pattern (1191) be formed parallel to the direction in which the side wiring (1190) extends. Meanwhile, the width of the base pattern (1191) formed on the base layer (1190) may be finer than the line width of the side wiring (1150), and a plurality of base patterns (1191) may be included between adjacent side wirings (1150), but is not limited thereto.
본 발명의 다양한 실시예에 따른 표시 장치에서는 기저층(1190) 상에 형성된 기저패턴(1191)이 랜덤한 그물 형태일 수 있다. 기저패턴(1191)이 특정한 방향성이 없는 랜덤한 그물 형태인 경우, 일부의 배선으로부터 마이그레이션이 진행되더라도 마이그레이션의 진행 경로를 연장함으로써 배선 간 쇼트 불량을 최소 수준으로 억제할 수 있다.In a display device according to various embodiments of the present invention, a base pattern (1191) formed on a base layer (1190) may have a random mesh shape. When the base pattern (1191) has a random mesh shape without a specific directionality, even if migration proceeds from some of the wires, the migration progression path can be extended, thereby minimizing short-circuit defects between the wires.
도 11d를 참조하면 하나의 게이트 배선(GL)은 복수 개의 사이드 배선(1150)과 연결되는 것으로 도시되었지만, 반드시 이에 제한하는 것은 아니다. 예를 들어, 하나의 게이트 배선(GL)은 하나의 사이드 배선과 연결될 수 있다. 이때 복수 개의 사이드 배선(1150) 사이에는 복수 개의 기저패턴(1191)이 배치될 수 있다. 이에 따라, 기저패턴(1191)은 사이드 배선(1150) 사이에서 마이그레이션의 진행 방향과 역행하는 방향성을 갖거나, 마이그레이션 진행 경로를 연장하도록 형성되어 마이그레이션 발생 가능성을 최소 수준으로 억제할 수 있다.Referring to FIG. 11d, one gate wiring (GL) is illustrated as being connected to multiple side wirings (1150), but is not necessarily limited thereto. For example, one gate wiring (GL) may be connected to one side wiring. At this time, multiple base patterns (1191) may be arranged between the multiple side wirings (1150). Accordingly, the base patterns (1191) may have a directionality opposite to the direction of migration between the side wirings (1150) or may be formed to extend the migration path, thereby suppressing the possibility of migration occurrence to a minimum level.
기저패턴(1191)은 다양한 방법으로 형성할 수 있다. 예를 들어, 기저층(1190)의 상부에 아르곤 이온빔을 노출시켜 기저층(1190)의 표면에 기저패턴(1191)을 형성할 수 있다. 도 11b에 도시된 기저층(1190) 상에 아르곤 이온빔을 노출시키는데 있어서 노출되는 시간을 다르게 설정함으로써 기저패턴(1191)의 방향성 및 모양을 결정할 수 있다. 한편, 기저패턴(1191)은 기저층(1190) 상에서 롤러의 러빙 공정이나 스탬프 공정 등으로 형성될 수 있으나 반드시 이에 제한하는 것은 아니다. The base pattern (1191) can be formed in various ways. For example, the base pattern (1191) can be formed on the surface of the base layer (1190) by exposing the upper portion of the base layer (1190) to an argon ion beam. When exposing the base layer (1190) to the argon ion beam as shown in Fig. 11b, the directionality and shape of the base pattern (1191) can be determined by setting the exposure time differently. Meanwhile, the base pattern (1191) can be formed on the base layer (1190) by a roller rubbing process or a stamping process, but is not necessarily limited thereto.
본 발명의 다양한 실시예에 따른 표시 장치 및 표시 장치 제조 방법에서는 기저패턴(1191) 상에 패턴강화층을 더 형성할 수 있다. 패턴강화층은 탄소층을 증착하여 형성할 수 있으며, 패턴강화층은 기저패턴(1191)의 패턴 깊이를 더욱 증가시켜 마이그레이션 진행경로를 더디게 할 수 있다. 즉, 패턴강화층은 기저층(1190)의 표면에 형성된 기저패턴(1191)의 주름을 더욱 뚜렷하게 형성하여 마이그레이션 현상을 최소 수준으로 억제할 수 있다. 패턴강화층은 블랙 물질을 포함할 수 있으며, 절연 특징을 부가하기 위한 공정이 더 추가될 수 있다. In the display device and the display device manufacturing method according to various embodiments of the present invention, a pattern reinforcing layer may be further formed on the base pattern (1191). The pattern reinforcing layer may be formed by depositing a carbon layer, and the pattern reinforcing layer may further increase the pattern depth of the base pattern (1191) to slow down the migration progression path. That is, the pattern reinforcing layer may further form wrinkles of the base pattern (1191) formed on the surface of the base layer (1190) to suppress the migration phenomenon to a minimum level. The pattern reinforcing layer may include a black material, and a process for adding an insulating characteristic may be further added.
본 발명의 예시적인 실시예는 다음과 같이 설명될 수 있다.An exemplary embodiment of the present invention can be described as follows.
본 발명의 일 실시예에 따른 표시 장치 제조 방법은 제1 기판의 상면에 복수의 박막 트랜지스터, 복수의 LED, 복수의 게이트 배선 및 복수의 데이터 배선을 형성하는 단계, 제2 기판의 배면에 복수의 게이트 링크 배선 및 복수의 데이터 링크 배선을 형성하는 단계, 제1 기판과 제2 기판을 본딩하는 단계, 제1 기판과 제2 기판을 셀 단위로 스크라이빙하는 단계, 복수의 게이트 배선과 복수의 게이트 링크 배선을 연결하고, 복수의 데이터 배선과 복수의 데이터 링크 배선을 연결하기 위해 복수의 사이드 배선을 형성하는 단계 및 복수의 사이드 배선을 덮는 절연층을 형성하는 단계를 포함한다.A method for manufacturing a display device according to one embodiment of the present invention includes the steps of forming a plurality of thin film transistors, a plurality of LEDs, a plurality of gate wires, and a plurality of data wires on an upper surface of a first substrate, forming a plurality of gate link wires and a plurality of data link wires on a rear surface of a second substrate, bonding the first substrate and the second substrate, scribing the first substrate and the second substrate in units of cells, forming a plurality of side wires to connect the plurality of gate wires and the plurality of gate link wires and to connect the plurality of data wires and the plurality of data link wires, and forming an insulating layer covering the plurality of side wires.
본 발명의 다른 특징에 따르면, 표시 장치 제조 방법은 스크라이빙 하는 단계 이후에, 제1 기판의 모서리와 제2 기판의 모서리를 그라인딩하는 단계를 더 포함할 수 있다.According to another feature of the present invention, the method for manufacturing a display device may further include, after the scribing step, a step of grinding an edge of the first substrate and an edge of the second substrate.
본 발명의 또 다른 특징에 따르면, 복수의 사이드 배선을 형성하는 단계는, 금속 전사층이 형성된 베이스 부재 상에 레이저를 조사함에 의해 금속 전사층을 제1 기판과 제2 기판의 측면에 전사하여 복수의 사이드 배선을 형성하는 단계를 포함할 수 있다.According to another feature of the present invention, the step of forming a plurality of side wirings may include a step of forming a plurality of side wirings by transferring the metal transfer layer to side surfaces of the first substrate and the second substrate by irradiating a laser on a base member on which a metal transfer layer is formed.
본 발명의 또 다른 특징에 따르면, 복수의 사이드 배선은 블랙 물질을 포함할 수 있다.According to another feature of the present invention, the plurality of side wirings may include a black material.
본 발명의 또 다른 특징에 따르면, 절연층은 블랙 물질을 포함할 수 있다.According to another feature of the present invention, the insulating layer may include a black material.
본 발명의 또 다른 특징에 따르면, 복수의 사이드 배선을 형성하는 단계 및 절연층을 형성하는 단계는 동시에 수행될 수 있다.According to another feature of the present invention, the step of forming a plurality of side wirings and the step of forming an insulating layer can be performed simultaneously.
본 발명의 또 다른 특징에 따르면, 복수의 사이드 배선을 형성하는 단계 및 절연층을 형성하는 단계는, 금속 전사층 및 블랙 전사층이 순차적으로 형성된 베이스 부재 상에 레이저를 조사함에 의해 금속 전사층 및 블랙 전사층을 제1 기판과 제2 기판의 측면에 전사하여 복수의 사이드 배선 및 절연층을 형성함에 의해 동시에 수행될 수 있다.According to another feature of the present invention, the step of forming a plurality of side wirings and the step of forming an insulating layer can be performed simultaneously by transferring the metal transfer layer and the black transfer layer to the side surfaces of the first substrate and the second substrate by irradiating a laser on a base member on which the metal transfer layer and the black transfer layer are sequentially formed, thereby forming a plurality of side wirings and the insulating layer.
본 발명의 또 다른 특징에 따르면, 절연층은 복수의 사이드 배선 각각에 대응하는 복수의 절연 패턴을 포함할 수 있다.According to another feature of the present invention, the insulating layer may include a plurality of insulating patterns corresponding to each of the plurality of side wirings.
본 발명의 또 다른 특징에 따르면, 서로 대응하는 복수의 사이드 배선 각각과 복수의 절연 패턴 각각은 동일한 형상을 가질 수 있다.According to another feature of the present invention, each of the plurality of side wirings corresponding to each other and each of the plurality of insulating patterns can have the same shape.
본 발명의 또 다른 특징에 따르면, 복수의 사이드 배선 중 적어도 일부는 복수의 게이트 배선 또는 복수의 데이터 배선과 동일한 방향으로 연장되는 제1 부분 및 제1 부분과 직접 연결되고 제1 부분과 상이한 방향으로 연장되는 제2 부분을 포함할 수 있다.According to another feature of the present invention, at least some of the plurality of side wirings may include a first portion extending in the same direction as the plurality of gate wirings or the plurality of data wirings and a second portion directly connected to the first portion and extending in a different direction from the first portion.
본 발명의 또 다른 특징에 따르면, 복수의 사이드 배선 중 적어도 일부는 제2 기판의 하면에서 모서리에 인접하게 배치될 수 있다.According to another feature of the present invention, at least some of the plurality of side wirings can be arranged adjacent to an edge on the lower surface of the second substrate.
본 발명의 또 다른 특징에 따르면, 복수의 사이드 배선을 형성하는 단계는, 복수의 게이트 배선 모두와 복수의 게이트 링크 배선 모두를 연결하는 제1 사이드 금속층을 형성하는 단계, 복수의 데이터 배선 모두와 복수의 데이터 링크 배선 모두를 연결하는 제2 사이드 금속층을 형성하는 단계 및 복수의 사이드 배선을 형성하도록 제1 사이드 금속층 및 제2 사이드 금속층을 레이저 에칭하는 단계를 포함할 수 있다.According to another feature of the present invention, the step of forming the plurality of side wirings may include the step of forming a first side metal layer connecting all of the plurality of gate wirings and all of the plurality of gate link wirings, the step of forming a second side metal layer connecting all of the plurality of data wirings and all of the plurality of data link wirings, and the step of laser etching the first side metal layer and the second side metal layer to form the plurality of side wirings.
본 발명의 또 다른 특징에 따르면, 레이저 에칭하는 단계는, 제1 기판 및 제2 기판의 측면에서 직선 방향으로 수행되어 제1 사이드 금속층, 제2 사이드 금속층, 제1 기판 및 제2 기판 모두를 패터닝하는 단계를 포함할 수 있다.According to another feature of the present invention, the laser etching step may include a step of performing the laser etching in a straight direction on the side surfaces of the first substrate and the second substrate to pattern all of the first side metal layer, the second side metal layer, the first substrate, and the second substrate.
본 발명의 또 다른 특징에 따르면, 복수의 사이드 배선을 형성하는 단계는, 제1 기판 및 제2 기판의 측면 중 복수의 게이트 배선 사이 및 복수의 데이터 배선 사이를 레이저 에칭하는 단계, 및 제1 기판 및 제2 기판의 측면에 단일 패드를 사용하여 금속 물질을 프린팅하거나 코팅하여 복수의 사이드 배선을 형성하는 단계를 포함할 후 있다.According to another feature of the present invention, the step of forming a plurality of side wirings includes the step of laser etching between a plurality of gate wirings and between a plurality of data wirings among side surfaces of the first substrate and the second substrate, and the step of printing or coating a metal material using a single pad on the side surfaces of the first substrate and the second substrate to form the plurality of side wirings.
본 발명의 또 다른 특징에 따르면, 복수의 사이드 배선을 형성하는 단계는 패드를 사용하여 복수의 사이드 배선을 프린팅하는 단계를 포함할 수 있다.According to another feature of the present invention, the step of forming a plurality of side wirings may include a step of printing the plurality of side wirings using pads.
본 발명의 또 다른 특징에 따르면, 패드는 하나 이상의 중공(hollow)를 포함할 수 있다.According to another feature of the present invention, the pad may include one or more hollows.
본 발명의 또 다른 특징에 따르면, 중공은 패드의 길이 방향으로 연장할 수 있다.According to another feature of the present invention, the hollow can extend in the longitudinal direction of the pad.
본 발명의 또 다른 특징에 따르면, 복수의 사이드 배선을 형성하는 단계는 중공으로 공기를 주입하여 중공 내의 압력을 조절하는 단계를 포함할 수 있다.According to another feature of the present invention, the step of forming a plurality of side wirings may include the step of injecting air into the hollow to control the pressure within the hollow.
본 발명의 또 다른 특징에 따르면, 패드는, 지지 부재, 지지 부재 상에 배치된 패드 몸체, 및 지지 부재에 고정되고, 패드 몸체를 둘러싸도록 배치된 패드막을 포함할 수 있다.According to another feature of the present invention, the pad may include a support member, a pad body disposed on the support member, and a pad film fixed to the support member and disposed to surround the pad body.
본 발명의 또 다른 특징에 따르면, 패드 몸체와 패드막은 동일한 물질로 이루어질 수 있다.According to another feature of the present invention, the pad body and the pad membrane can be made of the same material.
본 발명의 또 다른 특징에 따르면, 패드 몸체와 패드막은 실리콘으로 이루어질 수 있다.According to another feature of the present invention, the pad body and the pad membrane can be made of silicone.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiments of the present invention have been described in more detail with reference to the attached drawings, the present invention is not necessarily limited to these embodiments, and various modifications may be made without departing from the technical idea of the present invention. Accordingly, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention, but to explain it, and the scope of the technical idea of the present invention is not limited by these embodiments. Therefore, it should be understood that the embodiments described above are exemplary in all aspects and not restrictive. The protection scope of the present invention should be interpreted by the following claims, and all technical ideas within a scope equivalent thereto should be interpreted as being included in the scope of the rights of the present invention.
111: 제1 기판
112: 제2 기판
113: 게이트 절연층
114: 패시베이션층
115: 접착층
116: 제1 평탄화층
117: 제2 평탄화층
118: 본딩층
120: 박막 트랜지스터
121: 게이트 전극
122: 액티브층
123: 소스 전극
124: 드레인 전극
130: LED
131: n형층
132: 활성층
133: p형층
134: p전극
135: n전극
141: 제1 전극
142: 제2 전극
143: 반사층
150, 350, 550: 사이드 배선
151, 351, 551: 제1 사이드 배선
152, 352, 552: 제2 사이드 배선
160, 460: 절연층
461: 제1 절연 패턴
462: 제2 절연 패턴
571: 제1 사이드 금속층
572: 제2 사이드 금속층
780, 880, 980: 패드
781: 지지 부재
782, 882: 패드 몸체
783, 983: 패드막
894: 중공
190, 490: 베이스 부재
191, 491: 금속 전사층
492: 블랙 전사층
1190: 기저층
1191: 기저패턴
L: 레이저
H: 홈
SL: 스크라이빙 라인
PX: 화소
DL: 데이터 배선
DLL: 데이터 링크 배선
GL: 게이트 배선
GLL: 게이트 링크 배선
CL: 공통 배선
AA: 표시 영역
NA: 비표시 영역111: 1st substrate
112: Second substrate
113: Gate insulation layer
114: Passivation layer
115: Adhesive layer
116: 1st leveling layer
117: 2nd leveling layer
118: Bonding layer
120: Thin film transistor
121: Gate electrode
122: Active layer
123: Source electrode
124: Drain electrode
130: LED
131: n-type layer
132: Active layer
133: p-type layer
134: p electrode
135: n electrode
141: First electrode
142: Second electrode
143: Reflective layer
150, 350, 550: Side wiring
151, 351, 551: 1st side wiring
152, 352, 552: 2nd side wiring
160, 460: Insulation layer
461: First insulation pattern
462: Second insulation pattern
571: 1st side metal layer
572: Second side metal layer
780, 880, 980: Pad
781: Absence of support
782, 882: Pad body
783, 983: Padmak
894: Hollow
190, 490: Base Absence
191, 491: Metal transfer layer
492: Black Warrior Layer
1190: Basal layer
1191: Base Pattern
L: Laser
H: Home
SL: Scribing Line
PX: Pixel
DL: Data Wiring
DLL: Data Link Wiring
GL: Gate Wiring
GLL: Gate Link Wiring
CL: Common wiring
AA: Display Area
NA: Non-displayable area
Claims (11)
상기 기판 상면에 복수의 화소가 배치되는 표시 영역 및 상기 표시 영역의 적어도 일측면에 배치되는 비표시 영역;
상기 복수의 화소에 배치되는 복수의 박막 트랜지스터;
상기 복수의 박막 트랜지스터 상에 배치되는 패시베이션층;
상기 패시베이션층 상부에 배치되고 상기 복수의 박막 트랜지스터와 전기적으로 연결되는 복수의 LED,
상기 비표시 영역에 배치되는 복수의 제1 배선;
상기 기판의 하면에 배치되는 복수의 링크 배선;
상기 복수의 제1 배선 및 상기 복수의 링크 배선을 연결하고, 상기 기판의 측면에 배치되는 복수의 사이드 배선; 및
상기 복수의 링크 배선은 상기 기판 상면에 배치된 적어도 하나의 박막 트랜지스터와 일부 중첩하는, 표시 장치.substrate;
A display area in which a plurality of pixels are arranged on the upper surface of the substrate and a non-display area arranged on at least one side of the display area;
A plurality of thin film transistors arranged in the plurality of pixels;
A passivation layer disposed on the plurality of thin film transistors;
A plurality of LEDs arranged on the upper part of the passivation layer and electrically connected to the plurality of thin film transistors;
A plurality of first wires arranged in the above non-display area;
A plurality of link wirings arranged on the lower surface of the above substrate;
A plurality of side wires connecting the plurality of first wires and the plurality of link wires and arranged on the side of the substrate; and
A display device, wherein the plurality of link wirings partially overlap at least one thin film transistor arranged on the upper surface of the substrate.
상기 복수의 LED의 측면의 일부분을 둘러싸는 제1 평탄화층을 더 포함하는, 표시 장치.In the first paragraph
A display device further comprising a first planarizing layer surrounding a portion of a side surface of the plurality of LEDs.
상기 복수의 박막 트랜지스터와 전기적으로 연결되는 제1 전극을 더 포함하고,
상기 복수의 LED 각각은 복수의 LED 상측에 배치되는 n전극 및 p전극을 포함하고,
상기 제1 전극은 상기 n전극 또는 상기 p전극과 전기적으로 연결되는, 표시 장치.In the first paragraph
Further comprising a first electrode electrically connected to the plurality of thin film transistors,
Each of the above plurality of LEDs includes an n electrode and a p electrode arranged on the upper side of the plurality of LEDs,
A display device, wherein the first electrode is electrically connected to the n electrode or the p electrode.
상기 복수의 사이드 배선 상에 배치되는 절연층을 더 포함하고,
상기 복수의 사이드 배선 및 상기 절연층은 상기 기판 상의 적어도 하나의 박막 트랜지스터와 중첩하는, 표시 장치.In the first paragraph
Further comprising an insulating layer disposed on the plurality of side wirings,
A display device, wherein the plurality of side wirings and the insulating layer overlap at least one thin film transistor on the substrate.
상기 절연층은 블랙 물질을 포함하는, 표시 장치.In Article 4
A display device, wherein the insulating layer comprises a black material.
상기 복수의 사이드 배선 각각은,
상기 기판 상에 배치된 제1 부분;
상기 기판의 측면에 배치된 제2 부분; 및
상기 기판의 하부에 배치된 제3 부분을 포함하고,
상기 제1 부분의 길이는 상기 제3 부분의 길이와 상이한, 표시 장치.In the first paragraph
Each of the above multiple side wirings,
A first part disposed on the above substrate;
a second part arranged on the side of the substrate; and
Including a third part arranged on the lower part of the above substrate,
A display device wherein the length of the first portion is different from the length of the third portion.
상기 제3 부분의 길이는 상기 제1 부분의 길이보다 긴, 표시 장치.In Article 6
A display device wherein the length of the third portion is longer than the length of the first portion.
상기 복수의 LED의 측면의 일부분을 둘러싸는 제1 평탄화층을 더 포함하고,
상기 제3 부분은 상기 제1 평탄화층과 일부 중첩하는, 표시 장치.In Article 6
Further comprising a first planarizing layer surrounding a portion of the side surface of the plurality of LEDs;
A display device, wherein the third portion partially overlaps the first flattening layer.
상기 제1 평탄화층의 측면은 상기 기판의 상면에 대하여 경사면을 갖고,
상기 제1 부분의 측면은 상기 기판의 상면에 대하여 경사면을 갖는, 표시 장치.In Article 8
The side surface of the first flattening layer has an inclined surface with respect to the upper surface of the substrate,
A display device, wherein the side surface of the first portion has an inclined surface with respect to the upper surface of the substrate.
상기 복수의 링크 배선은 상기 표시 영역의 일부분과 중첩하는, 표시 장치.In the first paragraph
A display device wherein the plurality of link wirings overlap a portion of the display area.
상기 복수의 사이드 배선 상에 배치되어 상기 복수의 사이드 배선의 측면의 일부를 덮는 절연층을 더 포함하고,
상기 절연층 및 상기 복수의 사이드 배선은 상기 표시 영역의 일부분과 중첩하는, 표시 장치.
In the first paragraph
Further comprising an insulating layer disposed on the plurality of side wirings and covering a portion of the side surfaces of the plurality of side wirings;
A display device, wherein the insulating layer and the plurality of side wirings overlap a portion of the display area.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170136060 | 2017-10-19 | ||
| KR20170136060 | 2017-10-19 | ||
| KR1020240024361A KR102700525B1 (en) | 2017-10-19 | 2024-02-20 | Display device and method of manufacturing of the same |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020240024361A Division KR102700525B1 (en) | 2017-10-19 | 2024-02-20 | Display device and method of manufacturing of the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20240135584A true KR20240135584A (en) | 2024-09-11 |
Family
ID=66282482
Family Applications (5)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180124882A KR102655727B1 (en) | 2017-10-19 | 2018-10-19 | Display device and method of manufacturing of the same |
| KR1020180124864A KR102640288B1 (en) | 2017-10-19 | 2018-10-19 | Display device and method of manufacturing of the same |
| KR1020180124861A KR102670836B1 (en) | 2017-10-19 | 2018-10-19 | Manufacturing device |
| KR1020240024361A KR102700525B1 (en) | 2017-10-19 | 2024-02-20 | Display device and method of manufacturing of the same |
| KR1020240114209A KR20240135584A (en) | 2017-10-19 | 2024-08-26 | Display device and method of manufacturing of the same |
Family Applications Before (4)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180124882A KR102655727B1 (en) | 2017-10-19 | 2018-10-19 | Display device and method of manufacturing of the same |
| KR1020180124864A KR102640288B1 (en) | 2017-10-19 | 2018-10-19 | Display device and method of manufacturing of the same |
| KR1020180124861A KR102670836B1 (en) | 2017-10-19 | 2018-10-19 | Manufacturing device |
| KR1020240024361A KR102700525B1 (en) | 2017-10-19 | 2024-02-20 | Display device and method of manufacturing of the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (5) | KR102655727B1 (en) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021025514A2 (en) * | 2019-08-06 | 2021-02-11 | 주식회사 에이맵플러스 | Light source module, display panel, patterns of display panel, display device, and method for manufacturing same |
| KR102345738B1 (en) * | 2019-11-01 | 2022-01-03 | 주식회사 에이맵플러스 | Display panel, forming method of pattern thereof and manufacturing appartus for the forming method of pattern thereof |
| CN114600227A (en) * | 2019-11-20 | 2022-06-07 | 乐金显示有限公司 | Side wiring manufacturing device, side wiring manufacturing method, and display device manufacturing method |
| KR102696659B1 (en) * | 2019-11-22 | 2024-08-19 | 엘지디스플레이 주식회사 | Light emitting display apparatus |
| WO2021102810A1 (en) * | 2019-11-28 | 2021-06-03 | 京东方科技集团股份有限公司 | Display substrate, display panel, and spliced screen |
| TWI756939B (en) * | 2020-11-25 | 2022-03-01 | 友達光電股份有限公司 | Substrate device, display panel and manufactory method thereof |
| JP2024505740A (en) * | 2021-02-10 | 2024-02-07 | コーニング インコーポレイテッド | Method and apparatus for manufacturing substrates with wraparound electrodes |
| KR102328078B1 (en) | 2021-04-13 | 2021-11-18 | 주식회사 에이맵플러스 | Display panel, display device and manufacturing method thereof |
| US12080225B2 (en) | 2022-10-11 | 2024-09-03 | Samsung Display Co., Ltd. | Display device and tiled display device including the same |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3303109B2 (en) * | 1993-05-31 | 2002-07-15 | シチズン時計株式会社 | Solder ball supply device and supply method |
| JP3607647B2 (en) * | 2001-08-09 | 2005-01-05 | 株式会社東芝 | Matrix display panel |
| JP4148085B2 (en) * | 2003-09-26 | 2008-09-10 | セイコーエプソン株式会社 | An electro-optical device manufacturing method, an electro-optical device manufactured by the electro-optical device manufacturing method, and an electronic apparatus equipped with the electro-optical device. |
| JP2007266628A (en) * | 2007-06-18 | 2007-10-11 | Fujitsu Ltd | Underfilling method of semiconductor device |
| US20090068790A1 (en) * | 2007-09-07 | 2009-03-12 | Vertical Circuits, Inc. | Electrical Interconnect Formed by Pulsed Dispense |
| JP5076922B2 (en) * | 2008-01-25 | 2012-11-21 | 株式会社日立プラントテクノロジー | Solder ball printing device |
| KR101633373B1 (en) * | 2012-01-09 | 2016-06-24 | 삼성전자 주식회사 | COF package and semiconductor comprising the same |
| US9367094B2 (en) * | 2013-12-17 | 2016-06-14 | Apple Inc. | Display module and system applications |
| JP2015175969A (en) * | 2014-03-14 | 2015-10-05 | 日本放送協会 | Tile type display and method of manufacturing the same |
| KR102465382B1 (en) * | 2015-08-31 | 2022-11-10 | 삼성디스플레이 주식회사 | Diplay apparatus and manufacturing method for the same |
-
2018
- 2018-10-19 KR KR1020180124882A patent/KR102655727B1/en active IP Right Grant
- 2018-10-19 KR KR1020180124864A patent/KR102640288B1/en active IP Right Grant
- 2018-10-19 KR KR1020180124861A patent/KR102670836B1/en active IP Right Grant
-
2024
- 2024-02-20 KR KR1020240024361A patent/KR102700525B1/en active IP Right Grant
- 2024-08-26 KR KR1020240114209A patent/KR20240135584A/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| KR102700525B1 (en) | 2024-08-30 |
| KR20190044016A (en) | 2019-04-29 |
| KR102670836B1 (en) | 2024-05-30 |
| KR102655727B1 (en) | 2024-04-08 |
| KR20190044014A (en) | 2019-04-29 |
| KR20190044015A (en) | 2019-04-29 |
| KR102640288B1 (en) | 2024-02-23 |
| KR20240028391A (en) | 2024-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102700525B1 (en) | Display device and method of manufacturing of the same | |
| KR102554461B1 (en) | Stretchable display device | |
| KR102664207B1 (en) | Stretchable display device and manufacturing method the same | |
| CN111129270B (en) | Micro LED display device | |
| CN107564923B (en) | Array substrate, preparation method thereof and flexible display device | |
| US8022625B2 (en) | Electro-luminescence device for improved display quality by suppressing irregularity of the gap and method of manufacturing electro-luminescence device | |
| KR102635781B1 (en) | Wiring film and display device including the same | |
| KR102426624B1 (en) | Display device and manufacturing method of the same | |
| CN209729911U (en) | A kind of array substrate, display panel and display device | |
| US11856828B2 (en) | Display device and method of manufacturing the same | |
| KR20190051629A (en) | Displauy device and method of manufacturing the same | |
| CN112289948B (en) | Organic light emitting diode display panel and manufacturing method thereof | |
| KR20240156356A (en) | Display device and method of manufacturing the same | |
| KR102433358B1 (en) | Display device | |
| KR102653774B1 (en) | Stretchable display device | |
| US20220167537A1 (en) | Device for manufacturing side line, method of manufacturing side line and method of manufacturing display device | |
| KR102696659B1 (en) | Light emitting display apparatus | |
| US20240178200A1 (en) | Display device | |
| US20230215905A1 (en) | Display device | |
| US11824064B2 (en) | Display device, method of manufacturing the same, and tiled display device including the same | |
| KR20240058744A (en) | Display device | |
| KR20230048740A (en) | Display device using micro led and manufacturing method thereof | |
| KR20170074577A (en) | Method for manufacturing display device using semiconductor light emitting device | |
| KR20070051638A (en) | Organic electro luminescent emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent |