KR20240040045A

KR20240040045A - 단락 회로 조건을 검출하기 위한 게이트 드라이버 시스템

Info

Publication number: KR20240040045A
Application number: KR1020230124941A
Authority: KR
Inventors: 유퀴앙 퀴우; 빈 브라이언 티안
Original assignee: 인피니언 테크놀로지스 오스트리아 아게
Priority date: 2022-09-20
Filing date: 2023-09-19
Publication date: 2024-03-27
Also published as: CN117748908A; JP2024045055A; US20240097669A1; US12119810B2; DE102023208797A1

Abstract

드라이버 시스템은 제1 출력 노드에서 제1 부하 전류를 생성하는 제1 하프 브리지와, 제2 출력 노드에서 제2 부하 전류를 생성하는 제2 하프 브리지와, 제1 출력 노드에 결합된 제1 전압 충전 디바이스와, 제2 출력 노드에 결합된 제2 전압 충전 디바이스를 포함한다. 드라이버 시스템에서 단락 회로 조건을 검출하는 방법은, 제1 전압 충전 디바이스의 제1 충전 전압이 제1 임계 전압까지 충전되는 제1 충전 시간을 검출하는 단계와, 제2 전압 충전 디바이스의 제2 충전 전압이 제2 임계 전압까지 충전되는 제2 충전 시간을 검출하는 단계와, 제1 충전 시간과 제2 충전 시간의 시간차가 시간차 임계치 미만인 조건에서 단락 회로 조건을 검출하는 단계를 포함한다.

Description

단락 회로 조건을 검출하기 위한 게이트 드라이버 시스템{GATE DRIVER SYSTEM FOR DETECTING A SHORT CIRCUIT CONDITION}

전기 모터나 전기 기계를 구동하는 것과 같은 자동차, 소비자 가전 및 산업 응용 분야의 현대적 디바이스의 많은 기능은 전력 반도체 디바이스에 의존한다. 예를 들어, 절연 게이트 양극 트랜지스터(IGBT), 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET) 및 다이오드 등 몇몇 예들은 전력 공급 디바이스 및 전력 변환기의 스위치를 포함하되 이에 제한되지 않는 다양한 응용 분야에 사용되어 왔다.

일반적으로 전력 인버터는 각 모터 위상에 대해 2개의 상보형 트랜지스터(예컨대, 하이 측 트랜지스터와 로우 측 트랜지스터)에 의해 구성되고, 여기서 2개의 상보형 트랜지스터는 모터 권선에 연결된 출력 패드를 구동하기 위해 하프 브리지를 형성한다. 2개의 상보형 트랜지스터를 구동하는 데 사용되는 게이트 드라이버에는 양극 공급 레일에 의한 고정 양극 전압과 음극 공급 레일에 의한 고정 음극 전압이 공급된다. 양극 공급 레일은 2개의 상보형 트랜지스터의 하이 측 트랜지스터를 통해 출력 패드에 연결되어 모터 권선에 부하 전류를 공급하고, 음극 공급 레일은 2개의 상보형 트랜지스터의 로우 측 트랜지스터를 통해 출력 패드에 연결되어 모터 권선에 부하 전류를 공급하여, 모터 권선으로부터의 부하 전류를 싱크(sink)한다. 2개의 상보형 트랜지스터는 교차 전도(cross-conduction)를 방지하기 위해 켜고 꺼지는 상보형이다.

모터 위상 전류(motor phase current)라고도 하는 부하 전류는 제어 전극(때때로 게이트 전극이라고도 함)에 의해 제어될 수 있다. 예를 들어, 게이트 드라이버로부터 대응하는 제어 신호를 수신하면, 제어 전극은 자신의 트랜지스터를 전도 상태 또는 차단 상태 중 하나로 설정할 수 있다. 각 트랜지스터에 대한 제어 신호의 진폭은 스위칭 상태 사이에서 2개의 상보형 트랜지스터를 구동하기 위해 변할 수 있다. 그렇게 하여, 모터가 구동된다. 예를 들어, MOSFET의 게이트-소스 전압(Vgs)은 MOSFET을 끄기 위해 일반적으로 대략 0으로 하락하여 구동되고, MOSFET을 완전히 켜기 위해 일반적으로 최대값으로 구동된다. 이러한 이유로 게이트-소스 전압(Vgs)을 제어 전압이라 부를 수 있다.

동작 중에는 모터 제어 알고리즘에 따라 모터가 구동되어 제어 신호의 전기적 주파수에 대응하는 원하는 모터 속도를 얻을 수 있다.

하나 이상의 구현은 모터를 구동하도록 구성된 드라이버 시스템을 제공한다. 드라이버 시스템은, 제1 출력 노드에 연결된 제1 하이 측 트랜지스터와 제1 로우 측 트랜지스터를 포함하는 제1 하프 브리지 회로 - 제1 하이 측 트랜지스터와 제1 로우 측 트랜지스터는 협력하여 모터를 구동하기 위한 제1 출력 노드에서 제1 부하 전류를 생성하도록 구성됨 - 와, 제2 출력 노드에 연결된 제2 하이 측 트랜지스터와 제2 로우 측 트랜지스터를 포함하는 제2 하프 브리지 회로 - 제2 하이 측 트랜지스터와 제2 로우 측 트랜지스터는 협력하여 모터를 구동하기 위한 제2 출력 노드에서 제2 부하 전류를 생성하도록 구성됨 - 와, 제1 전력 공급기 및 제1 출력 노드에 연결된 제1 전압 충전 디바이스와, 제2 전력 공급기 및 제2 출력 노드에 연결된 제2 전압 충전 디바이스와, 제1 전압 충전 디바이스의 제1 충전 전압과 제2 전압 충전 디바이스의 제2 충전 전압을 모니터링하고, 제1 충전 전압이 제1 임계 전압까지 충전되는 제1 충전 시간을 검출하고, 제2 충전 전압이 제2 임계 전압까지 충전되는 제2 충전 시간을 검출하고, 제1 충전 시간과 제2 충전 시간 사이의 시간차가 시간차 임계치 미만인 조건에서 단락 회로 조건을 검출하도록 구성된 진단 회로를 포함한다.

하나 이상의 구현은 드라이버 시스템에서 단락 회로 조건을 검출하는 방법을 제공하되, 드라이버 시스템은 제1 출력 노드에서 제1 부하 전류를 생성하도록 구성된 제1 하프 브리지 회로와, 제2 출력 노드에서 제2 부하 전류를 생성하도록 구성된 제2 하프 브리지 회로와, 제1 전력 공급기 및 제1 출력 노드에 연결된 제1 전압 충전 디바이스와, 제2 전력 공급기 및 제2 출력 노드에 연결된 제2 전압 충전 디바이스를 포함한다. 방법은, 제1 전압 충전 디바이스의 제1 충전 전압과 제2 전압 충전 디바이스의 제2 충전 전압을 모니터링하는 단계와, 제1 충전 전압이 제1 임계 전압까지 충전되는 제1 충전 시간을 검출하는 단계와, 제2 충전 전압이 제2 임계 전압까지 충전되는 제2 충전 시간을 검출하는 단계와, 제1 충전 시간과 제2 충전 시간 사이의 시간차가 시간차 임계치 미만인 조건에서 단락 회로 조건을 검출하는 단계를 포함한다.

첨부된 도면을 참조하여 구현이 본 명세서에 설명된다.
도 1은 하나 이상의 구현에 따른 모터 제어 시스템을 예시하는 개략적인 블록도를 도시한다.
도 2는 하나 이상의 구현에 따른 게이트 드라이버 시스템의 개략적인 블록도를 도시한다.
도 3a는 하나 이상의 구현에 따른 다중 위상 게이트 드라이버 시스템의 개략도를 도시한다.
도 3b는 단락 회로 조건이 존재하지 않는 동안 도 3a에 도시된 구현에 따른 단락 회로 진단 동작 과정에서 존재하는 다양한 신호의 신호 다이어그램을 도시한다.
도 3c는 일 예에 따라 단락 회로 조건이 존재하는 동안 도 3a에 도시된 다중 위상 게이트 드라이버 시스템의 개략도를 도시한다.
도 3d는 단락 회로 조건이 존재하는 동안 도 3c에 도시된 구현에 따른 단락 회로 진단 동작 과정에서 존재하는 다양한 신호의 신호 다이어그램을 도시한다.
도 4는 하나 이상의 구현에 따른 진단 회로의 개략도를 도시한다.
도 5a는 단락 회로 조건이 존재하지 않는 동안 도 3a에 도시된 구현에 따른 단락 회로 진단 동작 과정에서 존재하는 다양한 신호의 신호 다이어그램을 도시한다.
도 5b는 단락 회로 조건이 존재하는 동안 도 3c에 도시된 구현에 따른 단락 회로 진단 동작 과정에서 존재하는 다양한 신호의 신호 다이어그램을 도시한다.
도 6은 하나 이상의 구현에 따라 모터 시동 전에 다중 위상 게이트 드라이버 시스템에서 단락 회로 조건을 검출하기 위한 방법의 흐름도를 도시한다.

아래에서는 예시적인 구현에 대한 보다 철저한 설명을 제공하기 위해 세부사항이 설명된다. 그러나 이러한 구현이 이러한 특정 세부사항 없이 실행될 수 있다는 것이 해당 기술 분야의 통상의 기술자에게 명백할 것이다. 다른 경우에는, 구현이 모호해지는 것을 피하기 위해 잘 알려진 구조 및 디바이스를 상세하게 설명하기보다는 블록도 형식이나 개략도 형식으로 도시된다. 또한, 이하에서 설명되는 상이한 구현들의 특징들은 달리 구체적으로 언급되지 않는 한 서로 결합될 수 있다.

또한, 균등하거나 동일한 구성요소 또는 균등하거나 동일한 기능성을 갖는 구성요소는 이하의 설명에서 균등하거나 동일한 참조번호로 표시된다. 도면에서 동일하거나 기능적으로 균등한 구성요소에 대해서는 동일한 참조번호를 부여하였으므로, 동일한 참조번호를 갖는 구성요소에 대해서는 중복되는 설명이 생략될 수 있다. 따라서, 동일하거나 유사한 참조번호를 갖는 구성요소에 대해 제공된 설명은 상호 교환 가능하다.

이와 관련하여, "상단", "하단", "아래", "위", "앞", "뒤", "선행", "후행" 등과 같은 방향 용어는 설명되는 도면의 방향을 참조하여 사용될 수 있다. 본 명세서에 설명된 구현의 일부는 다양한 방향으로 배치될 수 있으므로 방향 용어는 설명을 위해 사용될 뿐 결코 제한되지 않는다. 청구범위에 의해 정의된 범위를 벗어나지 않으면서 다른 구현이 활용될 수 있고 구조적 또는 논리적 변경이 이루어질 수 있다는 것이 이해되어야 한다. 그러므로 다음의 상세한 설명은 제한적인 의미로 받아들여져서는 안 된다.

어떤 구성요소가 다른 구성요소와 "연결" 또는 "결합"된다고 언급할 경우, 이는 다른 구성요소에 직접 연결되거나 결합될 수도 있고, 개재되는 구성요소들이 존재할 수도 있음을 이해할 것이다. 반대로, 어떤 구성요소가 다른 구성요소와 "직접 연결"되거나 "직접 결합"되어 있다고 할 때에는, 중간에 끼어드는 요소가 존재하지 않는 것을 의미한다. 요소들 간의 관계를 설명하는 데 사용되는 다른 단어도 유사한 방식으로 해석되어야 합니다(예컨대, "사이에" 대 "직접 사이에", "인접" 대 "직접 인접" 등).

본 명세서에 설명되거나 도면에 도시된 구현에서, 연결 또는 결합의 일반적인 목적 예를 들어 특정 종류의 신호를 전송하거나 특정 종류의 정보를 전송하기 위한 목적이 본질적으로 유지되는 한, 임의의 직접적인 전기 연결 또는 결합, 예를 들어 추가적인 개재 요소가 없는 임의의 연결 또는 결합은 또한 간접적인 연결 또는 결합, 예를 들어 하나 이상의 추가적인 개재 요소와의 연결 또는 결합에 의해 구현될 수 있고, 그 반대일 수도 있다. 상이한 구현의 기능을 결합하여 추가 구현을 형성할 수 있다. 예를 들어, 구현 중 하나에 관해 설명된 변형 또는 수정은 달리 언급되지 않는 한 다른 구현에도 적용될 수 있다.

"실질적으로" 및 "대략"이라는 용어는 여기에 설명된 구현의 측면에서 벗어나지 않고 업계에서 허용 가능한 것으로 간주되는 작은 제조 오차(예를 들어, 5% 이내)를 설명하기 위해 여기에서 사용될 수 있다. 예를 들어, 대략적인 저항값을 갖는 저항기는 실제로 대략적인 저항값의 5% 이내 범주의 저항을 가질 수 있습니다.

본 개시에 있어서, "제1", "제2" 등의 서수를 포함하는 표현은 다양한 구성요소를 변형할 수 있다. 그러나 그러한 요소는 위의 표현에 의해 제한되지 않는다. 예를 들어 위의 표현은 요소의 순서 및/또는 중요성을 제한하지 않는다. 위의 표현은 단지 한 요소를 다른 요소와 구별하기 위한 목적으로 사용된다. 예를 들어, 제1 상자와 제2 상자는 둘 다 상자이지만 서로 다른 상자를 나타낸다. 추가적인 예를 들면, 본 개시의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.

전력 스위치 또는 트랜지스터 스위치라고도 불리는 전력 트랜지스터는 부하 전류를 구동하는데 사용될 수 있는 전력 반도체 소자이다. 전력 트랜지스터는 제1 부하 단자(예를 들어, 소스 또는 이미터)와 제2 부하 단자(예를 들어, 드레인 또는 컬렉터)를 포함한다. 추가적으로, 전력 트랜지스터의 부하 전류 경로는 전력 트랜지스터의 제어 단자에 연결된 제어 전극(때때로 게이트라고도 함)에 의해 제어될 수 있다. 전력 트랜지스터의 부하 전류 경로는 전력 트랜지스터의 제어 전극에 인가되는 제어 전압에 의해 전도성이 제어되는 게이트 제어 전도성 채널이다. 예를 들어, 전력 트랜지스터는 제어 전극을 활성화 및 비활성화하여 "온(on)" 또는 "오프(off)"로 전환될 수 있다. 예를 들어, 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET)의 게이트와 소스에 거쳐 양의 전압을 인가하면 MOSFET이 "온" 상태로 유지되는 반면, 게이트와 소스에 걸쳐 대략 0 또는 약간의 음의 전압을 인가하면 MOSFET이 "오프” 상태로 된다.

트랜지스터를 켜고 끄기 위한 턴-온 프로세스와 턴-오프 프로세스가 있다. n채널 트랜지스터의 턴-온 프로세스 동안, 게이트 드라이버는 n채널 트랜지스터를 켜기에 충분한 전압으로 게이트 전압을 충전하기 위해 n채널 트랜지스터의 게이트에 게이트 전류(예컨대, 온 전류)를 제공(소스(source))하는 데 사용될 수 있다. 이에 반해, n채널 트랜지스터의 턴-오프 프로세스 동안, 게이트 드라이버는 n채널 트랜지스터를 끄기에 충분한 게이트 전압으로 방전하기 위해 n채널 트랜지스터의 게이트로부터 게이트 전류(예컨대, 오프 전류)를 인출(싱크(sink))하는 데 사용된다. 전압 펄스는 PWM(pulse-width modulation) 방식에 따라 제어 신호로서 게이트 드라이버로부터 출력될 수 있다. 따라서, n채널 트랜지스터를 제어하기 위한 PWM 사이클 동안 제어 신호는 온 전압 레벨과 오프 전압 레벨 사이에서 스위칭될 수 있다. 이는 차례로 게이트 전압을 충전 및 방전하여 n채널 트랜지스터를 각각 켜고 끈다.

p채널 트랜지스터의 경우에는 그 반대이다. 게이트 드라이버는 p채널 트랜지스터를 켜기에 충분한 전압으로 게이트 전압을 방전시키기 위해 p채널 트랜지스터의 게이트로부터 게이트 전류(예를 들어, 온 전류)를 인출(싱크)하는 데 사용될 수 있다. 이에 반해, p채널 트랜지스터의 턴오프 프로세스 동안, 게이트 드라이버는 p채널 트랜지스터를 끄기에 충분한 p채널 트랜지스터의 게이트 전압으로 충전하기 위해 p채널 트랜지스터의 게이트에 게이트 전류(예를 들어, 오프 전류)를 제공(소스)하는 데 사용된다. p채널 트랜지스터의 게이트에 인가되는 제어 신호는 p채널 트랜지스터를 제어하는 PWM 사이클 동안 온 전압 레벨과 오프 전압 레벨 사이에서 스위칭될 수 있다. 이는 차례로 게이트 전압을 충전 및 방전하여 p채널 트랜지스터를 각각 켜고 끈다.

n채널 및 p채널 트랜지스터 모두, 게이트-소스 전압(Vgs)이 대략 0 값 또는 임계 전압 미만일 때 n채널 및 p채널 트랜지스터는 꺼지고, 게이트-소스 전압(Vgs)이 임계 전압 이상일 때 n채널 및 p채널 트랜지스터는 켜진다.

이러한 방식으로 부하를 구동하기 위해, 2개의 트랜지스터는 일반적으로 하프 브리지 구성으로 배열되고, 하이 측 트랜지스터와 로우 측 트랜지스터를 포함한다. 하이 측 트랜지스터는 하이 측 공급 전위에 연결된 p채널 트랜지스터일 수 있고, 로우 측 트랜지스터는 로우 측 공급 전위에 연결된 n채널 트랜지스터일 수 있다. 일부 구현에서, 하이 측 트랜지스터와 로우 측 트랜지스터는 동일한 트랜지스터 유형(예를 들어, 둘 다 n-채널 유형 또는 둘 다 p-채널 유형)일 수 있다.

부하 전류가 하프 브리지로부터 부하 쪽으로 흐를 때 부하 전류를 양의 부하 전류라고 하고, 부하 전류가 부하로부터 하프 브리지 쪽으로 흐를 때 부하 전류를 음의 부하 전류라고 한다. 하이 측 트랜지스터는 켜져 있을 때 상보형 로우 측 트랜지스터가 꺼진 동안(예컨대, 로우 측 트랜지스터가 차단되거나 고임피던스 모드임) 부하 전류를 부하에 공급하기 위해 양의 부하 전류를 전도하는 역할을 한다. 부하로부터 부하 전류를 싱크하기 위해 하이 측 및 로우 측 트랜지스터의 역할은 바뀐다. 여기에서 로우 측 트랜지스터는 켜져 있을 때 상보형 하이 측 트랜지스터가 꺼진 동안(예컨대, 하이 측 트랜지스터가 차단되거나 고임피던스 모드임) 부하 전류를 부하로부터 싱크하기 위해 음의 부하 전류를 전도하는 역할을 한다. 2개의 상보형 트랜지스터는 일반적으로 둘 다 동시에 켜지지 않도록 스위칭된다.

트랜지스터는 다른 예시들 중에서도 절연 게이트 양극성 트랜지스터(IGBT) 및 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET)(예를 들어, Si MOSFET 또는 SiC MOSFET)를 포함할 수 있다. 한 유형의 트랜지스터가 다른 유형의 트랜지스터로 대체될 수 있다는 것이 이해될 것이다. 이러한 맥락에서, IGBT를 MOSFET으로 대체할 때, MOSFET의 드레인은 IGBT의 콜렉터로 대체될 수 있고, MOSFET의 소스는 IGBT의 이미터로 대체될 수 있으며, MOSFET의 드레인-소스 전압 Vds는 IGBT의 콜렉터-이미터 전압 Vce로 대체될 수 있고, MOSFET의 게이트-소스 전압 Vgs는 본 명세서에 설명된 예 중 어느 하나에서 IGBT의 게이트-이미터 전압 Vge를 대체할 수 있거나 그 반대로 대체될 수 있다.

본 개시에 설명된 일부 구현은 전기 모터를 구동하는 데 사용되는 하프 브리지에 속하지만 이에 제한되지는 않는다. 예를 들어, 다중 위상 인버터는 전력 인버터의 일종으로, 다중 위상의 부하(예를 들어, 3상 모터)를 공급하여 다중 위상 전력을 제공하도록 구성된다. 예를 들어, 3상 전력은 서로 전기적 위상이 120도씩 다른 3개의 대칭 사인파를 포함한다. 대칭형 3상 전원 공급 시스템에서 3개의 도체 각각은 공통 기준에 대해 동일한 주파수 및 전압 진폭을 갖는 교류(AC)를 전달하지만 구동 주기의 1/3의 위상차가 있다. 위상차로 인해 3개 도체 중 어느 하나의 전압은 구동 사이클의 1/3에서 전압 피크에 도달하며, 3개 도체의 전압 피크는 실질적으로 동일한 위상 지연으로 구동 사이클 내에서 서로 분배된다. 이 위상 지연은 밸런싱된 선형 부하에 일정한 전력 전달을 제공한다. 또한 전기 모터에서 회전 자기장을 생성하는 것도 가능하다.

3상 인버터는 3개의 위상마다 하나씩, 3개의 인버터 레그를 포함하고, 각 인버터 레그는 직류(DC) 전압원과 서로 병렬로 연결된다. 각 인버터 레그는 위에서 설명한 것처럼 위상 부하를 구동하기 위하여 DC를 AC로 변환하기 위해 하프 브리지 구성으로 배열된 한 쌍의 트랜지스터를 포함한다. 그러나 다중 위상 인버터는 3상으로 제한되지 않고 각 위상에 대한 인버터 레그가 있는 2상 또는 3상 이상을 포함할 수 있다. 어떤 경우에, 2개의 하프 브리지는, 단상 부하로서 2개의 하프 브리지 사이에 크로스바로 연결된 부하(예컨대, 모터)를 갖춘 H 브리지 회로로 연결될 수 있다.

위상 단락(phase short)이라고도 불리는 단락 회로는 제1 하프 브리지의 하이 측 트랜지스터와 제2 하프 브리지의 로우 측 트랜지스터가 턴온될 때 2개의 하프 브리지에 걸쳐 발생할 수 있다. 예를 들어, 제1 하프 브리지와 제2 하프 브리지의 출력 패드가 로우 인덕턴스로 함께 연결되면(예컨대, 직접 연결에 의해) 모터의 모터 하우징 내부 또는 외부에서 단락 회로가 발생할 수 있다. 여기서, "로우 인덕턴스"란 제1 하프 브리지와 제2 하프 브리지의 출력 패드가 모터의 각 모터 권선에 의해 연결되지 않음을 의미한다. 이로 인해 함께 단락된 제1 하프 브리지의 하이 측 트랜지스터와 제2 하프 브리지의 로우 측 트랜지스터에 큰 전류가 흐를 수 있다.

이러한 단락 회로 조건을 검출하기 위해, 가능한 한 가지 방법은 전력 인버터의 로우 측 전력 트랜지스터와 음의 공급기 레일 사이에 연결된 션트 저항기 상의 전압을 모니터링하는 것이다. 전력 인버터가 다중 하프 브리지를 포함하는 경우 각 로우 측 전력 트랜지스터는 션트 저항기에 의해 음의 공급기 레일에 연결될 수 있으므로 각 부하 전류는 션트 저항기를 통해 흐르게 된다. 단락 회로가 발생하면, 단락 회로 전류로 인해 션트 저항기에 높은 피크 전압이 발생할 것이다. 그러나 이 방법을 사용하면 하이 측 트랜지스터 중 하나가 부하 전류를 전도하는 동안 단락 회로가 발생한 후에만 단락 회로 조건이 검출된다. 결과적으로 이 방법은 단락 회로 발생 시 턴온되는 하이 측 트랜지스터나 로우 측 트랜지스터를 완벽하게 보호하지 못한다. 임의의 개입 작업(예컨대, 비상 차단(emergency shutdown))을 수행하기 전에 하이 측 트랜지스터와 로우 측 트랜지스터가 이러한 높은 전류를 전도하도록 허용하는 것은 하이 측 트랜지스터와 로우 측 트랜지스터의 손상을 방지하거나 전도하는 것을 방지하기에는 너무 늦을 수 있거나, 또는 이러한 높은 전류를 전도하는 것은 하이 측 트랜지스터와 로우 측 트랜지스터의 수명에 전반적으로 부정적인 영향을 미칠 수 있다.

따라서, 본 명세서에 개시된 일부 구현예는 단락 회로 조건을 진단하고 단락 회로 발생을 예방함으로써 전력 인버터의 트랜지스터의 손상을 방지할 수 있는 게이트 드라이버 시스템에 관한 것이다.

하나 이상의 구현은 모터를 구동하도록 구성된 드라이버 시스템에 관한 것이다. 드라이버 시스템은 제1 하프 브리지 회로, 제2 하프 브리지 회로, 제1 전압 충전 디바이스, 제2 전압 충전 디바이스 및 진단 회로를 포함한다. 제1 하프 브리지 회로는 제1 출력 노드에 연결된 제1 하이 측 트랜지스터와 제1 로우 측 트랜지스터를 포함하며, 여기서 제1 하이 측 트랜지스터와 제1 로우 측 트랜지스터는 협력하여 모터를 구동하기 위한 제1 출력 노드에서 제1 부하 전류를 생성하도록 구성된다. 제2 하프 브리지 회로는 제2 출력 노드에 연결된 제2 하이 측 트랜지스터와 제2 로우 측 트랜지스터를 포함하며, 여기서 제2 하이 측 트랜지스터와 제2 로우 측 트랜지스터는 협력하여 모터를 구동하기 위한 제2 출력 노드에서 제2 부하 전류를 생성하도록 구성된다. 제1 전압 충전 디바이스는 제1 전력 공급기 및 제1 출력 노드에 연결된다. 제2 전압 충전 디바이스는 제2 전력 공급기 및 제2 출력 노드에 연결된다. 진단 회로는, 제1 전압 충전 디바이스의 제1 충전 전압과 제2 전압 충전 디바이스의 제2 충전 전압을 모니터링하고, 제1 충전 전압이 제1 임계 전압으로 충전되는 제1 충전 시간을 검출하고, 제2 충전 전압이 제2 임계 전압으로 충전되는 제2 충전 시간을 검출하고, 제1 충전 시간과 제2 충전 시간의 시간차가 시간차 임계치 미만인 조건에서 단락 회로 조건을 검출하는 단계를 포함한다.

도 1은 하나 이상의 구현에 따른 모터 제어 시스템(100)을 예시하는 개략적인 블록도를 도시한다. 특히, 모터 제어 시스템(100)은 전력 인버터(102), 컨트롤러(104) 및 게이트 드라이버 시스템(106)을 포함한다. 컨트롤러(104)와 게이트 드라이버 시스템(106)은 모터 제어 유닛으로서 함께 작동한다. 일부 구현에서, 모터 제어 유닛은 컨트롤러(104)와 게이트 드라이버 시스템(106)이 단일 IC 상에 배열되는 모놀리식 집적 회로(IC)일 수 있다. 일부 구현에서, 모터 제어 유닛은 예를 들어, 컨트롤러(104)가 제1 IC에 배열되고 게이트 드라이버 시스템(106)이 하나 이상의 제2 IC에 배열되는 2개 이상의 IC로 분할될 수 있다. 본 명세서에 설명된 구현은 모터를 구동하는 것에 관한 것이지만, 본 명세서에 설명된 개념은 다른 유형의 유도성 부하로 확장될 수 있으며 모터에 제한되지 않는다는 것이 이해될 것이다.

모터 제어 시스템(100)은 3상(U, V, W)을 포함하는 모터(M)(예를 들어, AC 모터의 일종인 영구자석 동기 모터(PMSM))에 더 결합된다. 이 예에서 전력 인버터는 모터 M을 구동하기 위해 3상 전압을 공급하여 3상 전력을 제공하도록 구성된 3상 전압 생성기이다.

크기 및 위상 모두에서의 편차는 모터(M)에서의 전력 및 토크 손실을 초래할 수 있다. 따라서, 컨트롤러(104)는 모터(M)에 공급되는 전압의 크기 및 위상을 실시간으로 모니터링 및 제어하도록 구성되어 피드백 제어 루프를 기반으로 적절한 전류 밸런스가 유지되도록 할 수 있다.

모터(M)용 전력 인버터(102)는 상보형 쌍으로 배열된 6개의 트랜지스터(108u, 108v, 108w, 109u, 109v, 109w)의 스위칭 어레이를 포함한다. 각 상보형 쌍은 하프 브리지 회로를 형성하고 모터(M)에 위상 전압을 공급하는 하나의 인버터 레그를 구성한다. 따라서, 각 인버터 레그는 하이 측 트랜지스터(108u, 108v 또는 108w)와 로우 측 트랜지스터(109u, 109v 또는 109w)를 포함한다. 추가적으로, 각각의 트랜지스터(108u, 108v, 108w, 109u, 109v, 109w)는 대응하는 프리휠링 다이오드(D1 내지 D6)에 역평행하게 연결될 수 있다. 프리휠링 다이오드(D1 내지 D6)는 고전압 피크 및 손실을 방지하기 위해 각 트랜지스터(108u, 108v, 108w, 109u, 109v 및 109w)가 꺼지는 동안 부하 전류에 대한 대체 전류 경로를 제공한다. 예를 들어, 프리휠링 다이오드(D1)는 하이 측 트랜지스터(108u)가 턴 오프되는 동안 하이 측 트랜지스터(108u)에 대해 대체 전류 경로를 제공한다. 마찬가지로, 프리휠링 다이오드(D2)는 로우 측 트랜지스터(109u)가 턴 오프되는 동안 로우 측 트랜지스터(109u)에 대해 대체 전류 경로를 제공한다.

부하 전류 경로(U, V 및 W)는 상보형 트랜지스터 사이에 위치한 각 인버터 레그(예컨대, 각 하프 브리지 회로의 출력)의 출력 패드(Uout, Vout 또는 Wout)에서 연장되어 모터(M)와 같은 부하에 결합되도록 구성된다. 각 부하 전류 경로(U, V 및 W)는 대응 위상 전류(Iu, Iv 및 Iw)를 전달한다. 각 위상 전류(Iu, Iv 및 Iw)는 모터(M)의 실제 모터 속도에 직접적으로 대응하는 AC 전기 주파수를 갖는다.

전력 인버터(102)는 DC 전력 공급기(예를 들어, 배터리 또는 다이오드 브리지 정류기) 및 게이트 드라이버 시스템(106)에 결합된다.

컨트롤러(104)는 마이크로 컨트롤러 또는 다른 하드웨어 기반 컨트롤러일 수 있으며, 모터 제어 시스템(100)의 모터 제어 기능을 실시간(또는 거의 실시간)으로 수행하고 게이트 드라이버 시스템(106)에 PWM 제어 신호를 전송한다. 컨트롤러(104)는 각 트랜지스터의 상태 및 궁극적으로 각 부하 전류 경로(U, V 및 W)에 제공되는 각 위상 전류를 제어하기 위해 PWM 방식을 채택할 수 있다. 게이트 드라이버 시스템(106)은 트랜지스터(108u, 108v, 108w, 109u, 109v 및 109w)의 스위칭 상태(예를 들어, 온 및 오프 상태)를 제어하기 위한 PWM 제어 신호에 기초하여 드라이버 신호를 생성한다. 따라서, 부하 전류 경로(U, V 및 W)는 트랜지스터(108u, 108v, 108w, 109u, 109v 및 109w)의 제어 전극(예를 들어, 게이트 전극)을 제어함으로써 컨트롤러(104) 및 게이트 드라이버 시스템(106)에 의해 제어될 수 있다. 예를 들어, 컨트롤러(104)로부터 PWM 제어 신호를 수신하면, 게이트 드라이버 시스템(106)은 대응하는 트랜지스터(108u, 108v, 108w, 109u, 109v 또는 109w)를 전도 상태(예를 들어, 온 상태) 또는 차단 상태(예를 들어, 오프 상태) 중 하나로 설정할 수 있다.

게이트 드라이버 시스템(106)은 스위칭 상태들 사이에서 트랜지스터(108u, 108v, 108w, 109u, 109v 및 109w)를 구동하기 위한 하나 이상의 게이트 드라이버를 포함할 수 있다. 예를 들어, 게이트 드라이버 시스템(106)은 각각의 하프 브리지 회로에 대한 게이트 드라이버를 포함할 수 있다. 게이트 드라이버 시스템(106)은 컨트롤러(104)로부터 PWM 제어 신호를 포함하는 명령어를 수신하고, 수신된 명령어 및 제어 신호에 따라 트랜지스터(108u, 108v, 108w, 109u, 109v 및 109w)를 각각 켜고 끄도록 구성될 수 있다. 예를 들어, 트랜지스터(108u, 108v, 108w, 109u, 109v 또는 109w)의 턴온 프로세스 동안, 게이트 드라이버 시스템(106)은 게이트를 충전하기 위해 트랜지스터(108u, 108v, 108w, 109u, 109v 또는 109w)의 게이트에 게이트 전류를 제공(소스)하는 데 사용될 수 있다. 대조적으로, 턴오프 프로세스 동안, 게이트 드라이버 시스템(106)은 게이트를 방전하기 위해 트랜지스터(108u, 108v, 108w, 109u, 109v 또는 109w)의 게이트로부터 게이트 전류를 인출(싱크)하는 데 사용될 수 있다.

또한, 전력 인버터(102)의 트랜지스터(108u, 108v, 108w, 109u, 109v 및 109w)는 동일한 인버터 레그의 하이 측 및 로우 측 트랜지스터가 동시에 켜지지 않도록 제어되고 그렇지 않는다면 DC 전력 공급기는 단락될 수 있다. 이 요구사항은 모터 제어 알고리즘에 따라 인버터 레그 내의 트랜지스터(108u, 108v, 108w, 109u, 109v 및 109w)의 상보적인 동작에 의해 충족될 수 있다. 데드 타임이 컨트롤러(104)에 의해 부과될 수 있으며 그 동안 동일한 인버터 레그의 하이 측 및 로우 측 트랜지스터는 모두가 동시에 꺼진다.

정상 동작 동안, 모터(M)는 모터 제어 알고리즘에 따라 구동되어 제어 신호의 전기적 주파수에 대응되는 원하는 모터 속도를 달성할 수 있다. 하나의 하프 브리지의 하이 측 트랜지스터(108u, 108v 또는 108w) 중 하나와 다른 하프 브리지의 로우 측 트랜지스터(109u, 109v 또는 109w) 중 하나가 켜진 경우 2개의 하프 브리지와 관련된 단락 회로가 발생할 수 있다. 예를 들어, 2개의 하프 브리지의 출력 패드(Wout, Vout 또는 Uout)가 로우 인덕턴스로 함께 연결된 경우 모터(M)의 모터 하우징 내부 또는 외부에서 위상 단락이 발생할 수 있다. 이는 함께 단락되어 있는 2개의 하프 브리지의 하이 측 트랜지스터(108u, 108v 또는 108w)와 로우 측 트랜지스터(109u, 109v 또는 109w)에 큰 전류가 흐르게 할 수 있다. 예를 들어, 하이 측 트랜지스터(108u)와 로우 측 트랜지스터(109v)가 턴온되고 출력 패드(Uout 및 Vout)가 함께 단락될 때 단락 회로가 발생할 수 있다. 하이 측 트랜지스터(108u)와 로우 측 트랜지스터(109)가 턴온된 동안 출력 패드(Uout 및 Vout) 사이에 직접 연결과 같은 로우 인덕턴스의 연결이 존재하면, 하이 측 트랜지스터(108u)와 로우 측 트랜지스터(109v)를 통해 흐르는 전류는 스파이크를 일으키고 잠재적으로 하이 측 트랜지스터(108u) 및 로우 측 트랜지스터(109v)에 손상을 일으킬 수 있다.

따라서, 본 명세서에 설명된 일부 구현은 단락 회로가 실제로 발생하기 전에 이러한 단락 회로 조건을 검출하고 단락 회로 결함을 시그널링하는 것에 관한 것이다. 단락 회로 조건은 검출되어 컨트롤러(104)에 시그널링 되어야 하는 결함 조건으로서, 컨트롤러(104)로 하여금 단락 회로가 발생하는 것을 방지하기 위해 적절한 조치를 취할 수 있도록 한다. 일단 단락 회로 결함이 시그널링되면, 컨트롤러(104)는 하이 측 트랜지스터(108u, 108v 및 108w)가 켜지지 않도록(예를 들어, 하이 측 트랜지스터(108u, 108v 및 108w)의 스위칭을 비활성화함으로써) 막고, 이는 단락 회로가 발생하는 것을 예방할 수 있다. 단락 회로는 하이 측 트랜지스터(108u, 108v 또는 108w) 중 하나가 켜진 경우에만 발생할 수 있다. 이는 또한 모터(M)의 시동을 방지한다. 일단 단락 회로 조건이 검출되면, 단락 회로 조건이 진단되고 가능한 한 수리될 수 있으며, 이로써 하이 측 및 로우 측 트랜지스터(108u, 108v, 108w, 109u, 109v 및 109w) 중 하나 이상의 손상을 방지할 수 있다.

위에서 지적한 바와 같이, 도 1은 단지 예시로서 제공된다. 다른 예들이 가능하며 도 1과 관련하여 설명된 것과 다를 수 있다. 예를 들어, 일부 구현에서는 모터 위상 수가 다르거나 2개의 하프 브리지가 H 브리지 회로로 연결될 수 있다. 일부 구현에서는 위에 제공된 개시 내용을 벗어나지 않으면서 추가적인 회로 컴포넌트가 추가될 수 있다.

도 2는 하나 이상의 구현에 따른 게이트 드라이버 시스템(200)의 개략적인 블록도를 도시한다. 게이트 드라이버 시스템(200)은 도 1의 게이트 드라이버 시스템(106)에 대응할 수 있다. 도 2에 도시된 바와 같이, 게이트 드라이버 시스템(200)은 단상 모터 구동 스테이지(201)(예를 들어, 인버터 레그 또는 하프 브리지 회로)와 단상 모터 구동 스테이지(201)에 전기적으로 연결된 게이트 드라이버(206)를 포함한다. 게이트 드라이버 시스템(200)은 게이트 드라이버 시스템(200)에서의 각 인버터 레그마다 중복될 수 있다.

단상 모터 구동 스테이지(201)는 모터(M)에 부하 전류(I_LOAD)를 공급하도록 제어되는 하이 측 트랜지스터(208u)와 로우 측 트랜지스터(209u)를 포함한다. 즉, 이 예에서 단상 모터 구동 스테이지(201)는 도 1과 관련하여 설명된 모터(M)의 U 위상 인버터 레그에 대응한다. 그러나 단상 모터 구동 스테이지(201)는 모터 제어 시스템(100)에서의 임의의 인버터 레그에 대응할 수 있다.

게이트 드라이버(206)는 로우 측 트랜지스터(209u)를 구동하는 데 사용되는 로우 측 게이트 드라이버(210)와 하이 측 트랜지스터(208u)를 구동하는 데 사용되는 하이 측 게이트 드라이버(220)를 포함하는 모놀리식 게이트 드라이버이다. 로우 측 및 하이 측 게이트 드라이버(210, 220)는 모두 컨트롤러(104)와 같은 컨트롤러로부터 수신된 PWM 제어 신호(LIN 및 HIN)에 기초하여 각각의 로우 측 트랜지스터(209u) 및 하이 측 트랜지스터(208u)의 게이트 구동을 수행한다.

PWM 제어 신호는 게이트 드라이버(206)의 PWM 로직 유닛(225)에서 컨트롤러(104)로부터 수신된다. PWM 로직 유닛(225)은 컨트롤러(104)로부터 PWM 제어 신호(LIN 및 HIN)를 수신하고, 하이 측 트랜지스터(208u)와 로우 측 트랜지스터(209u)가 모두 동시에 꺼진 동안의 구현되는 최소 데드 타임이 있음을 보장한다. 결국, PWM 제어 신호(LIN 및 HIN)은 각각의 로우 측 및 하이 측 게이트 드라이버(210 및 220)에 전달된다. 일부 구현에서, 하이 측 게이트 드라이버(220)에 제공되는 PWM 제어 신호(HIN)는 레벨 시프터(230)를 통해 전달될 수 있다. 레벨 시프터(230)는 PWM 제어 신호(HIN)를 변환(예컨대, 레벨 시프트)하여 게이트 드라이버(206)의 저전압 전력 영역에서 고전압 전력 영역으로 제어 정보를 전달하는데 사용된다. 이 지점에서 로우 측 및 하이 측 게이트 드라이버(210, 220)가 게이트 구동을 수행한다.

로우 측 및 하이 측 게이트 드라이버(210 및 220)는 각각 별도의 프리 드라이버 회로(240 및 250)와 버퍼(245 및 255)를 포함한다. 프리 드라이버 회로(240, 250)는 PWM 제어 신호(LIN 및 HIN 신호)를 수신하고, 이에 기초하여 전류 Io+를 생성하는 데 사용되는 소스 FET(Field Effect Transistor)와 같은 각각의 제1 전류원의 온/오프 상태를 제어하도록 구성된다. 또한, 프리 드라이버 회로(240 및 250)는 PWM 제어 신호(LIN 및 HIN 신호)를 수신하고 이에 기초하여 전류 Io-를 생성하는 데 사용되는 싱크 FET와 같은 각각의 제2 전류원의 온/오프 상태를 제어하도록 구성된다. 각각의 전류원은 버퍼(245 및 255)에 제공된다. 따라서, 버퍼(245 및 255)는 각각의 로우 측 트랜지스터(209u) 및 하이 측 트랜지스터(208u)에 대한 턴온 전류(Io+) 및 턴오프 전류(Io-)를 생성하는 데 사용되는 한 쌍의 상보형 FET를 포함할 수 있다.

각각의 프리 드라이버 회로(240 및 250)는 버퍼(245 및 255)의 전류원의 제어를 통해 온 전류(Io+)와 오프 전류(Io-)의 진폭을 제어하도록 구성된 조정기(regulator)를 더 포함할 수 있다. 즉, 각 조정기는 특정 전류 기능을 사용하도록 각각의 버퍼(245 및 255)에 명령한다.

게이트 드라이버(206)는 컨트롤러(104)로부터 PWM 제어 신호를 수신하고, 수신된 PWM 제어 신호에 따라 각각의 하이 측 및 로우 측 트랜지스터(208u 및 209u)를 턴 온 또는 턴 오프하도록 구성될 수 있다. 예를 들어, 하이 측 및 로우 측 트랜지스터(208u 및 209u)의 턴온 프로세스 동안, 게이트 드라이버(206)는 게이트를 충전하기 위해 게이트 전류(Io+)를 하이 측 트랜지스터(208u) 또는 로우 측 트랜지스터(209u) 중 하나의 게이트에 제공(소스)하는 데 사용될 수 있다. 대조적으로, 턴오프 프로세스 동안, 게이트 드라이버(206)는 게이트를 방전시키기 위해 하이 측 트랜지스터(208u) 또는 로우 측 트랜지스터(209u) 중 하나의 게이트로부터 게이트 전류(Io-)를 인출(싱크)하는 데 사용될 수 있다.

따라서, 컨트롤러(104)는 게이트 드라이버(206)와 전기적으로 연결되어 이들 사이의 정보 및 제어 신호의 전달을 하고, 게이트 드라이버(206)는 하이 측 및 로우 측 트랜지스터(208u 및 209u)의 구동을 위해 단상 모터 구동 스테이지(201)와 전기적으로 연결된다.

게이트 드라이버 시스템(200)은 전압 충전 디바이스(270)를 충전하기 위한 부트스트랩 다이오드(260)를 더 포함한다. 이 경우, 전압 충전 디바이스(270)는 부트스트랩 커패시터이다. 그러나, 전압 충전 디바이스(270)는 충전 가능한 배터리일 수도 있고, 다른 형태의 전압 충전 디바이스일 수도 있다.

또한, VB는 하이 측 플로팅 공급 전압을 나타내고, VS는 하이 측 플로팅 접지 전압을 나타내고, VCC는 로우 측 고정 공급 전압을 나타내고, VSS는 로우 측 접지 전압을 나타내고, HO는 하이 측 플로팅 출력 전압을 위한 출력 단자를 나타내고, LO는 로우 측 출력 전압을 위한 출력 단자를 나타내고, DC+는 DC 링크 양의 전원(positive supply)을 나타내고, DC-는 DC 링크 음의 전원(negative supply)을 나타내고, HIN 및 LIN은 컨트롤러(104)로부터 수신된 PWM 제어 신호(예를 들어, 로직 입력 전압)를 나타낸다. 로우 측 고정 공급 전압(VCC)은 또한 고정 공급 전압을 사용하여 동작하는 게이트 드라이버(206)의 특정 로직 컴포넌트에 전력을 제공하고 부트스트랩 다이오드(260)가 순방향 바이어스될 때 전압 충전 디바이스(270)를 충전하는 데 사용된다.

일반적으로 VB = VCC - VS - VD이며, 여기서 VD는 부트스트랩 다이오드(260)에 걸친 순방향 바이어스 전압 강하이다. 구현의 일례로서, 로우 측 고정 공급 전압(VCC)이 15V이고 하이 측 플로팅 접지 전압(VS)이 0V이며 부트스트랩 다이오드(260)가 순방향 바이어스되고 VD = 0.5V의 순방향 바이어스 전압 강하를 가질 경우, VB = 15V - 0V - 0.5V = 14.5V가 된다. 즉, 정상 동작 동안 게이트 드라이버(206)의 하이 측에 공급되는 전압 충전 디바이스(270)로 인해 하이 측 플로팅 공급 전압(VB)은 하이 측 플로팅 접지 전압(VS)보다 약 15V 정도 높다. DC 링크 양의 전원(DC+)을 제공하는 양의 전력 공급 레일은 예를 들어 200 내지 1200V 범위에 있을 수 있지만 이에 제한되지 않는다. 게다가, 하이 측 플로팅 접지 전압(VS)은 로우 측 트랜지스터(209u)가 온(그리고 하이 측 트랜지스터(208u)가 오프)일 때 DC-(예를 들어, VSS 또는 0V)와 동일하다. DC 링크 음의 전원(DC-)을 제공하는 음의 전력 공급 레일은 도시된 것처럼 VSS로 단락될 수 있지만 반드시 그럴 필요는 없다. 이 경우, 하이 측 플로팅 공급 전압(VB)은 15V에 가깝고, 전압 충전 디바이스(270)는 부트스트랩 다이오드(260)를 통해 로우 측 고정 공급 전압(VCC)에 의해 충전된다. 그렇지 않은 경우, 하이 측 플로팅 접지 전압(VS)은 하이 측 트랜지스터(208u)가 온(그리고 로우 측 트랜지스터(209u)가 오프)이고 부트스트랩 다이오드(260)가 역방향 바이어스되고 비전도성일 때 DC 링크 양의 전원(DC+)과 같다. 부트스트랩 다이오드(260)가 역방향 바이어스되는 경우, 하이 측 플로팅 공급 전압(VB)은 DC 링크 양의 전원(DC+)보다 15V 높고 전압 충전 디바이스(270)는 천천히 방전된다. 본 명세서에 사용된 특정 회로 값 및 디바이스 매개변수는 많은 가능한 구현 중 하나 이상의 가능한 구현에 대한 설명을 위한 예로서 제공되며 명시적으로 언급되지 않는 한 어떤 방식으로든 제한하거나 필수적인 것으로 취급되어서는 안 된다는 것이 인식될 것이다.

전술한 전압들은 게이트 드라이버(206)의 하이 측 전압 도메인이 게이트 드라이버(206)의 로우 측 전압 도메인보다 높은 전압 또는 전력 도메인에서 동작하도록 설정된다. 예를 들어, DC 링크 양의 전원(DC+)이 1200V일 때, 로우 측 고정 공급 전압(VCC)은 15V로 설정되고 하이 측 플로팅 공급 전압(VB)은 최대 1215V에서 동작할 수 있다.

게이트 드라이버(206)는 컨트롤러(104)로부터 명령어를 수신하여 PWM 제어 신호를 사용하여 하이 측 플로팅 접지 전압(VS)에 연결된 모터 위상(예를 들어, 단상 모터 구동 스테이지(201))을 구동하도록 구성된다. PWM 제어 신호(HIN 및 LIN)으로 도시된 이러한 PWM 제어 신호는 게이트 드라이버(206)에 의해 수신되고 적절한 로직(예를 들어, 로우 측 게이트 드라이버(210)에 대한 PWM 로직 유닛(225) 및 하이 측 게이트 드라이버(220)에 대한 레벨 시프터(230))을 통해 하이 측 게이트 드라이버(220) 및 로우 측 게이트 드라이버(210)를 통해 전달된다. 로우 측 게이트 드라이버(210)는 PWM 제어 신호(LIN)를 수신하도록 구성되고 하이 측 게이트 드라이버(220)는 PWM 제어 신호(HIN)를 수신하도록 구성되고 게이트 드라이버(206)의 출력 단자(HO 및 LO)를 사용하여 로우 측 트랜지스터(209u) 및 하이 측 트랜지스터(208u)를 각각 구동하도록 구성된다.

전술한 바와 같이, 도 2는 단지 예시로서 제공된다. 다른 예들이 가능하며 도 2와 관련하여 설명된 것과 다를 수 있다. 예를 들어, 일부 구현에서, 하이 측 게이트 드라이버(220)는 컨트롤러(104)로부터 직접 PWM 제어 신호를 수신할 수 있다. 일부 구현에서, 부트스트랩 다이오드(260)는 게이트 드라이버(206) 외부에 위치할 수 있다. 일부 구현에서, 로우 측 접지 전압(VSS)은 접지 전위와 다른 공급 전위에 연결될 수 있다. 일부 구현에서, 위에 제공된 개시 내용을 벗어나지 않고 추가적인 회로 컴포넌트가 추가될 수 있다.

도 3A는 하나 이상의 구현에 따른 다중 위상 게이트 드라이버 시스템(300)의 개략도를 도시한다. 다중 위상 게이트 드라이버 시스템(300)은 도 1의 게이트 드라이버 시스템(106) 및/또는 도 2의 게이트 드라이버 시스템(200)에 대응할 수 있다. 도 3a에 도시된 바와 같이, 다중 위상 게이트 드라이버 시스템(300)은 3개의 단상 모터 구동 스테이지(예를 들어, 인버터 레그 또는 하프 브리지 회로)를 포함하며, 이들 각각은 3개의 게이트 드라이버(306u, 306v 및 306w) 중 하나에 의해 각각 구동된다. 구체적으로, 게이트 드라이버(306u)는 입력 단자(IN)에서 수신된 PWM 제어 신호(HIN 및 LIN)에 기초하여 스위칭 상태 사이에서 트랜지스터(308u 및 309u)를 구동하기 위한 게이트 제어 신호를 생성하고, 게이트 드라이버(306v)는 입력 단자(IN)에서 수신된 PWM 제어 신호(HIN 및 LIN)에 기초하여 스위칭 상태 사이에서 트랜지스터(308v 및 309v)를 구동하기 위한 게이트 제어 신호를 생성하고, 게이트 드라이버(306w)는 입력 단자(IN)에서 수신된 PWM 제어 신호(HIN 및 LIN)에 기초하여 스위칭 상태 사이에서 트랜지스터(308w 및 309w)를 구동하기 위한 게이트 제어 신호를 생성한다.

저항(R)은 게이트 드라이버(306u, 306v 및 306w)의 각 출력 단자(HO 및 LO)를 게이트 제어 신호를 전달하기 위한 각 트랜지스터(308u, 308v, 308w, 309u, 309v 및 309w)의 게이트에 연결하는데 사용된다. 저항(R)의 저항값은 10 내지 200옴일 수 있으나, 이에 제한되는 것은 아니다. 게이트 제어 신호는 하이 신호 레벨로 설정되어 트랜지스터를 턴온시킬 수 있고, 로우 신호 레벨로 설정되어 트랜지스터를 턴오프시킬 수 있다. 결과적으로, 게이트 제어 신호는 가변 구동 신호로 지칭될 수 있다. 예를 들어, 게이트 제어 신호는 PWM 듀티 사이클에 따라 하이 신호 레벨과 로우 신호 레벨 사이를 스위칭하는 PWM 구동 신호일 수 있다. 모터의 작동 모드 동안, 게이트 제어 신호는 PWM 구동 신호로 생성될 수 있다.

또한, 각 게이트 드라이버는 부트스트랩 다이오드 및 전압 충전 디바이스와 연관되어 있다. 부트스트랩 다이오드(360u) 및 전압 충전 디바이스(370u)는 게이트 드라이버(306u)에 대응한다. 전압 충전 디바이스(370u)는 부트스트랩 다이오드(360u)를 통해 전력 공급기(VCC)에 연결된다. 전압 충전 디바이스(370u)의 한 단자는 게이트 드라이버(306u)의 하이 측 플로팅 공급 전압(VB)에 연결되고, 전압 충전 디바이스(370u)의 다른 단자는 게이트 드라이버(306u)의 하이 측 플로팅 접지 전압(VS)에 연결되는데, 이는 또한 게이트 드라이버(306u)의 출력 패드(Uout)에도 연결된다. 따라서, 전압 충전 디바이스(370u)에 걸리는 전압은 충전 전압(Vbs_U)으로 지칭될 수 있다. 전압 충전 디바이스(370u)가 충전됨에 따라, 충전 전압(Vbs_U)은 최대 전압 레벨(예를 들어, VCC-VD)까지 상승한다. 전압 충전 디바이스(370u)가 방전됨에 따라, 충전 전압(Vbs_U)은 최소 전압 레벨(예를 들어, 0V)까지 감소한다.

유사하게, 부트스트랩 다이오드(360v)와 전압 충전 디바이스(370v)는 게이트 드라이버(306v)에 대응된다. 전압 충전 디바이스(370v)는 부트스트랩 다이오드(360v)를 통해 전력 공급기(VCC)에 연결된다. 전압 충전 디바이스(370v)의 한 단자는 게이트 드라이버(306v)의 하이 측 플로팅 공급 전압(VB)에 연결되고, 전압 충전 디바이스(370v)의 다른 단자는 게이트 드라이버(306v)의 하이 측 플로팅 접지 전압(VS)에 연결되며, 이는 또한 게이트 드라이버(306v)의 출력 패드(Vout)에도 연결된다. 따라서, 전압 충전 디바이스(370v)에 걸리는 전압은 충전 전압(Vbs_V)으로 지칭될 수 있다. 전압 충전 디바이스(370v)가 충전됨에 따라, 충전 전압(Vbs_V)은 최대 전압 레벨(예를 들어, VCC-VD)까지 상승한다. 전압 충전 디바이스(370v)가 방전됨에 따라, 충전 전압(Vbs_V)은 최소 전압 레벨(예를 들어, 0V)까지 감소한다.

마찬가지로, 부트스트랩 다이오드(360w)와 전압 충전 디바이스(370w)는 게이트 드라이버(306w)에 대응된다. 전압 충전 디바이스(370w)는 부트스트랩 다이오드(360w)를 통해 전력 공급기(VCC)에 연결된다. 전압 충전 디바이스(370w)의 한 단자는 게이트 드라이버(306w)의 하이 측 플로팅 공급 전압(VB)에 연결되고, 전압 충전 디바이스(370w)의 다른 단자는 게이트 드라이버(306w)의 하이 측 플로팅 접지 전압(VS)에 연결되며, 이는 또한 게이트 드라이버(306w)의 출력 패드(Uout)에도 연결된다. 따라서, 전압 충전 디바이스(370w)에 걸리는 전압은 충전 전압(Vbs_W)으로 지칭될 수 있다. 전압 충전 디바이스(370w)가 충전됨에 따라, 충전 전압(Vbs_W)은 최대 전압 레벨(예를 들어, VCC-VD)까지 상승한다. 전압 충전 디바이스(370w)가 방전됨에 따라, 충전 전압(Vbs_W)은 최소 전압 레벨(예를 들어, 0V)까지 감소한다.

단락 회로 진단 동작 동안, 게이트 드라이버(306u, 306v 및 306w)는 하이 측 트랜지스터(308u, 308v, 308w)를 오프 상태로 유지하여 실제 단락 회로가 발생하는 것을 방지한다. 또한, 단락 회로 진단 동작 동안, 로우 측 트랜지스터(309u, 309v 및 309w) 중 2개는 오프로 유지되고, 로우 측 트랜지스터 중 하나는 가변 구동 신호(예를 들어, PWM 구동 신호)에 의해 스위치 온 및 오프된다. 즉, 트랜지스터(308u, 308v, 308w, 309u, 309v 및 309w)의 6개 트랜지스터 중 하나만이 온 오프 스위칭되고 트랜지스터(308u, 308v, 308w, 309u, 309v 및 309w)의 나머지 5개 트랜지스터는 오프로 유지된다. 이 예에서, 로우 측 트랜지스터(309u)의 게이트는 그것의 게이트 제어 신호로서 PWM 구동 신호를 수신하고 다른 트랜지스터(308u, 308v, 308w, 309v 및 309w)는 로우 신호 레벨로 설정된 게이트 제어 신호를 수신한다. 결과적으로, 도시된 바와 같이 전류(I1, I2 및 I3)에 대한 전류 경로가 형성되어, 전압 충전 디바이스(370u, 370v 및 370w)로 하여금 각각의 최소 전압 레벨에서 각각의 최대 전압 레벨까지 충전되도록 할 수 있다.

도 3a는 단락 회로 조건이 존재하지 않는 정상적인 동작 조건(예를 들어, 출력 패드(Uout, Vout 또는 Wout) 중 어느 것도 함께 직접 연결되지 않음)을 도시한다. 이 경우, 전류(I1)는 전압 충전 디바이스(370u)로부터 로우 측 트랜지스터(309u)를 통해 흐르고, 전류(I2)는 전압 충전 디바이스(370v)로부터 모터(M)을 거쳐 로우 측 트랜지스터(309u)를 통해 흐르고, 전류(I3)는 전압 충전 디바이스(370w)로부터 모터(M)을 거쳐 로우 측 트랜지스터(309u)를 통해 흐른다. 전류(I1)가 더 짧은 전류 경로를 갖고 모터(M)의 모터 권선을 통과할 필요가 없기 때문에, 전압 충전 디바이스(370u)는 전압 충전 디바이스(370v 및 370w)보다 빠른 속도로 충전된다. 즉, PWM 구동 신호를 수신하는 로우 측 트랜지스터(309u, 309v 또는 309w)와 연관된 전압 충전 디바이스(370u, 370v 또는 370w)는 다른 전압 충전 디바이스(370u, 370v 및 370w)보다 빠르게 충전할 수 있다. 또한, 단락 회로 조건이 없는 경우, PWM 구동 신호를 수신하는 로우 측 트랜지스터(309u, 309v 또는 309w)와 연관된 전압 충전 디바이스(370u, 370v 또는 370w)의 충전 시간은 다른 전압 충전 디바이스(370u, 370v 및 370w)의 충전 시간보다 적어도 미리 정해진 마진 또는 시간 차이만큼 빨리 발생할 수 있다.

여기서, "충전 시간"이란 전압 충전 디바이스(370u, 370v 및 370w) 중 어느 하나가 최소 전압 레벨로부터 각각의 임계 전압까지 충전하는데 걸리는 시간을 나타낸다. 전압 충전 디바이스(370u, 370v 및 370w)의 임계 전압은 전압 충전 디바이스(370u, 370v 및 370w)의 정전 용량과 같은 디바이스 파라미터에 따라 동일할 수도 있고 상이할 수도 있다. 임계 전압은 예를 들어, 전압 충전 디바이스(370u, 370v 및 370w) 각각의 최대 전압 레벨의 미리 정해진 백분율(예를 들어, 70 내지 95%)일 수 있다.

전술한 바와 같이, 도 3a는 단지 예로서 제공된다. 다른 예들이 가능하며 도 3a와 관련하여 설명된 것과 다를 수 있다. 예를 들어, 일부 구현에서, 게이트 드라이버(306u, 306v alc 306w)는 동일한 IC 상에 배열될 수 있다. 일부 구현에서는 앞서 제공된 개시 내용을 벗어나지 않고 추가적인 회로 컴포넌트가 추가될 수 있다.

도 3b는 단락 회로 조건이 존재하지 않는 동안 도 3a에 도시된 구현에 따른 단락 회로 진단 동작 과정에서 존재하는 다양한 신호의 신호 다이어그램을 도시한다. 상단에는 로우 측 트랜지스터 중 하나에 적용되는 PWM 구동 신호가 309u, 309v 또는 309w로 도시된다. 이 예에서, PWM 구동 신호는 로우 측 트랜지스터(309u)의 게이트에 인가된다. 결과적으로, 전압 충전 디바이스(370u)의 충전 시간은 가장 빠르며, 단락 회로 조건이 없는 경우 전압 충전 디바이스(370v, 370w)의 충전 시간보다 적어도 일정 마진만큼 일찍 발생한다. 단락 회로 진단 동작은 PWM 구동 신호가 초기화되는 시간인 시작 시간(Tstart)에 시작된다. PWM 구동 신호가 초기화되면, 전압 충전 디바이스(370u, 370v 및 370w)는 최소 전압 레벨로부터 최대 전압 레벨까지 충전을 시작한다.

전압 충전 디바이스(370u, 370v 또는 370w)의 충전 전압(Vbs_U, Vbs_V 및 Vbs_W)이 각각 도시되어 있다. 충전 시간 신호(Trig_U, Trig_V 및 Trig_W)는 각각의 충전 전압(Vbs_U, Vbs_V 또는 Vbs_W)이 각각의 임계 전압으로 충전될 때 트리거된다. 예를 들어, 진단 회로는 충전 전압(Vbs_U)을 측정하고 충전 전압(Vbs_U)을 제1 임계 전압과 비교함으로써 전압 충전 디바이스(370u)의 제1 충전 시간(T1)을 검출하기 위해 충전 전압(Vbs_U)을 모니터링할 수 있다. 진단 회로는 충전 전압(Vbs_U)이 제1 임계 전압까지 충전되는 제1 충전 시간(T1)을 검출할 수 있다. 충전 시간 신호(Trig_U)는 제1 임계 전압을 만족하는 충전 전압(Vbs_U)(예를 들어, 충전 전압(Vbs_U)이 제1 임계 전압과 동일해짐)에 응답하여 신호 천이(signal transition)로 표시된 제1 충전 시간(T1)에 제1 신호 레벨로부터 제2 신호 레벨로 토글링될 수 있다. 제1 신호 레벨로부터 제2 신호 레벨로의 신호 천이는, 예를 들어 상승 에지 신호 천이, 하강 에지 신호 천이, 또는 신호 펄스로 수행될 수 있다.

유사하게, 진단 회로는 충전 전압(Vbs_V)을 측정하고 충전 전압(Vbs_V)을 제2 임계 전압과 비교함으로써 전압 충전 디바이스(370v)의 제2 충전 시간(T2)을 검출하기 위해 충전 전압(Vbs_V)을 모니터링할 수 있다. 일부 구현에서, 제1 및 제2 임계 전압은 동일할 수 있다. 일부 구현에서, 제1 및 제2 임계 전압은 상이할 수 있다. 진단 회로는 충전 전압(Vbs_V)이 제2 임계 전압까지 충전되는 제2 충전 시간(T2)을 검출할 수 있다. 충전 시간 신호(Trig_V)는 제2 임계 전압을 만족하는 충전 전압(Vbs_V)(예를 들어, 충전 전압(Vbs_V))이 제2 임계 전압과 동일해짐)에 응답하여 신호 천이로 표시된 제2 충전 시간(T2)에 제1 신호 레벨로부터 제2 신호 레벨로 토글링될 수 있다. 제1 신호 레벨로부터 제2 신호 레벨로의 신호 천이는, 예를 들어 상승 에지 신호 천이, 하강 에지 신호 천이, 또는 신호 펄스로 수행될 수 있다.

유사하게, 진단 회로는 충전 전압(Vbs_W)을 측정하고 충전 전압(Vbs_W)을 제3 임계 전압과 비교함으로써 전압 충전 디바이스(370w)의 제3 충전 시간(T3)을 검출하기 위해 충전 전압(Vbs_W)을 모니터링할 수 있다. 일부 구현에서, 제3 임계 전압은 제1 및 제2 임계 전압과 동일할 수 있다. 일부 구현에서, 제1, 제2 및 제3 임계 전압 중 하나 이상은 다른 임계 전압과 상이할 수 있다. 진단 회로는 충전 전압(Vbs_W)이 제3 임계 전압까지 충전되는 제3 충전 시간(T3)을 검출할 수 있다. 충전 시간 신호(Trig_W)는 제3 임계 전압을 만족하는 충전 전압(Vbs_W)(예를 들어, 충전 전압(Vbs_W)이 제3 임계 전압과 동일해짐)에 응답하여 신호 천이로 표시된 제3 충전 시간(T3)에 제1 신호 레벨로부터 제2 신호 레벨로 토글링될 수 있다. 제1 신호 레벨로부터 제2 신호 레벨로의 신호 천이는, 예를 들어 상승 에지 신호 천이, 하강 에지 신호 천이, 또는 신호 펄스로 수행될 수 있다.

전압 충전 디바이스(370u, 370v 및 370w)의 충전은 로우 측 트랜지스터(309u, 309v 또는 309w) 중 하나에 제공되는 PWM 구동 신호에 의해 시작 시간(Tstart)에 시작된다. 따라서, 제1 충전 시간(T1)은 시작 시간(Tstart)으로부터 제1 충전 전압(Vbs_U)이 제1 임계 전압까지 충전되는 시간까지의 제1 기간으로 정의된다. 제2 충전 시간(T2)은 시작 시간(Tstart)으로부터 제2 충전 전압(Vbs_V)이 제2 임계 전압까지 충전되는 시간까지의 제2 기간으로 정의된다. 제3 충전 시간(T3)은 시작 시간(Tstart)으로부터 제3 충전 전압(Vbs_W)이 제3 임계 전압까지 충전되는 시간까지의 제3 기간으로 정의된다.

이와 같이, 제1, 제2 및 제3 충전 시간(T1, T2 및 T3)을 검출하고 비교하여 단락 회로 조건이 존재하는지 여부를 판단할 수 있다. 예를 들어, 만약 제1 및 제2 충전 시간(T1 및 T2)의 시간차(Tdiff1)가 시간차 임계치(Tth)보다 작은 경우(예를 들어, T2 - T1 < Tth), 또는 만약 제1 및 제3 충전 시간(T1 및 T3)의 시간차(Tdiff2)가 시간차 임계cl(Tth)보다 작은 경우(예를 들어, T3 - T1 < Tth), 단락 회로 조건이 존재한다. 만약 제1 및 제2 충전 시간(T1 및 T2)의 시간차(Tdiff1)가 시간차 임계치(Tth) 이상인 경우(예를 들어, T2 - T1 ≥ Tth), 또는 만약 제1 및 제3 충전시간(T1 및 T3)의 시간차(Tdiff2)가 시간차 임계치(Tth) 이상인 경우(예를 들어, T3 - T1 ≥ Tth), 단락 회로 조건이 존재하지 않으며 정상 동작 조건이 검출될 수 있다.

전술한 바와 같이, 전압 충전 디바이스(370u)는 PWM 구동 신호를 수신하는 로우 측 트랜지스터(예를 들어, 로우 측 트랜지스터(309u))와 연관되어 있기 때문에 가장 빠르게 충전된다. 그 결과, 제1 충전 시간(T1)을 기준으로 제2 및 제3 충전 시간(T2 및 T3)을 비교하여 단락 회로 조건을 진단하게 된다. 그러나, PWM 구동 신호가 로우 측 트랜지스터(309u)에 인가될 경우 단락 회로 조건을 진단하기 위해 제2 및 제3 충전 시간(T2 및 T3)은 서로 비교되지 않는다. 반면에, 만약 PWM 구동 신호가 로우 측 트랜지스터(309v)에 인가되면, 전압 충전 디바이스(370v)는 가장 빠르게 충전하고, 제1 및 제3 충전 시간(T1 및 T3)은 단락 회로 조건을 진단하기 위해 제2 충전 시간(T2)에 대해 비교될 것이다(예를 들어, T1-T2 및 T3-T2). 유사하게, 만약 PWM 구동 신호가 로우 측 트랜지스터(309w)에 인가되면, 전압 충전 디바이스(370w)는 가장 빠르게 충전하고, 제1 및 제2 충전 시간(T1 및 T2)은 단락 회로 조건을 진단하기 위해 제3 충전 시간(T3)에 대해 비교될 것이다(예를 들어, T1-T3 및 T2-T3).

전술한 바와 같이, 도 3B는 단지 예로서 제공된다. 다른 예들이 가능하며 도 3b와 관련하여 설명된 것과 다를 수 있다. 예를 들어, 일부 구현에서, 임계 전압은 동일할 수도 있고 상이할 수도 있다. 일부 구현에서, 제2 및 제3 충전 시간(T2 및 T3)은 서로 다른 시점에 발생할 수 있다. 일부 구현에서, 충전 시간 신호(Trig_U, Trig_V, 및 Trig_W)는 각각의 충전 조건(예를 들어, 임계 조건) 중 하나가 만족됨을 나타내기 위해 다른 형태를 가질 수 있다. 일부 구현에서는 PWM 구동 신호 대신에 다양한 유형의 가변 구동 신호가 사용될 수 있다.

도 3c는 일 예에 따라 단락 회로 조건이 존재하는 동안 다중 위상 게이트 드라이버 시스템(300)의 개략도를 도시한다. 이 예에서는 출력 패드(Uout 및 Vout)이 서로 직접 연결된다(즉, 서로 단락됨). 전류(I2)는 더 이상 모터(M)의 모터 권선을 통해 흐르지 않는다. 단락 회로 조건의 결과로, 전압 충전 디바이스(370v)는 정상 동작 조건에서보다 더 빨리 충전된다. 따라서, 전압 충전 디바이스(370)의 충전 전압(Vbs_V)은 최소 전압 레벨로부터 제2 임계 전압까지 더 빠르게 상승하고, 충전 시간 신호(Trig_V)가 더 일찍 트리거링된다(예를 들어, 제2 충전 시간(T2)이 시작 시간(Tstart)에 가까워지고 또한 제1 충전 시간(T1)에도 가까워짐). 만약 제1 및 제2 충전 시간(T1 및 T2) 사이의 시간차(Tdiff1)가 시간차 임계치(Tth)보다 작으면(예를 들어, T2-T1<Tth), 단락 회로 조건이 검출되어 컨트롤러(104)에 시그널링될 수 있다. 그 후, 컨트롤러(104)는 하이 측 트랜지스터(308u, 308v 및 308w)를 오프 상태로 유지하기 위해 하이 측 트랜지스터(308u, 308v 및 308w)에 대한 게이트 제어 신호를 로우 신호 레벨로 유지함으로써 모터(M)의 시동(startup)을 방지할 수 있다. 즉, 하이 측 트랜지스터(308u, 308v 및 308w)에 대해서는 PWM 스위칭이 시작되지 않는다. 이렇게 하면 단락 회로가 발생하지 않고 완전히 방지될 수 있어서, 트랜지스터(308u, 308v, 308w, 309u, 309v 및 309w)의 손상을 방지할 수 있다. 한편, 진단 회로가 정상 동작 조건을 검출하는 조건에서, 진단 회로는 하이 측 트랜지스터(308u, 308v 및 308w)의 각각의 스위칭 상태 사이에서 PWM 스위칭을 인에이블하여 모터(M)를 시작하도록 구성된다. 로우 측 트랜지스터(309u, 309v 및 309w)의 PWM 스위칭은 또한 모터(M)을 시작하기 위해 인에이블된다.

전술한 바와 같이, 도 3c는 단지 예시로서 제공된다. 다른 예들이 가능하며 도 3c와 관련하여 설명된 것과 다를 수 있다. 예를 들어, 일부 구현에서, 게이트 드라이버(306u, 306v 및 306w)는 동일한 IC 상에 배열될 수 있다. 일부 구현에서는 표시된 위치와 다른 위치에서 단락 회로가 발생할 수 있다. 일부 구현에서는 위에 제공된 개시 내용을 벗어나지 않고 추가적인 회로 컴포넌트가 추가될 수 있다.

도 3d는 단락 회로 조건이 존재하는 동안 도 3c에 도시된 구현에 따른 단락 회로 진단 동작 과정에서 존재하는 다양한 신호의 신호 다이어그램을 도시한다. 충전 시간 신호(Trig_U, Trig_V 및 Trig_W)는 각각 제1, 제2 및 제3 충전 시간(T1, T2 및 T3)을 나타낸다. 출력 패드(Uout 및 Vout) 사이의 단락 회로 조건으로 인해, 전압 충전 디바이스(370v)의 충전 전압(Vbs_V)은 최소 전압 레벨로부터 제2 임계 전압까지 더 빠르게 증가하고, 충전 시간 신호(Trig_V)는 더 일찍 트리거링된다(예를 들어, 제2 충전 시간(T2)이 시작 시간(Tstart)에 가까워지고 또한 제1 충전 시간(T1)에도 가까워짐). 이 경우, 진단 회로는 제1 및 제2 충전 시간(T1, T2)의 시간차(Tdiff1)가 시간차 임계치(Tth)보다 작으며, 출력 패드(Uout 및 Vout) 사이에 단락 회로 조건이 존재한다고 판단할 수 있다. 진단 회로는 또한 제1 및 제3 충전 시간(T1 및 T3) 사이의 시간차(Tdiff2)가 시간차 임계치(Tth) 이상이며, 출력 패드(Uout 및 Wout) 사이의 단락 회로 조건이 존재하지 않는 것으로 판단할 수 있다.

따라서, 진단 회로는 다중 위상 게이트 드라이버 시스템(300) 내에서 단락 회로 조건의 위치를 판별할 수 있고, 이는 기술자의 진단 및 수리 시간을 단축할 수 있다. 단락 회로 조건을 검출한 것에 응답하여, 진단 회로는 컨트롤러(104)에 단락 회로 결함을 시그널링할 수 있다. 진단 회로는 두 위상이 함께 단락되었음을 표시함으로써 단락 회로 결함을 시그널링할 때 결함 위치를 나타낼 수 있다. 예를 들어, 만약 제1 및 제2 충전 시간(T1 및 T2) 사이의 시간차(Tdiff1)가 시간차 임계치(Tth) 미만이면, 진단 회로는 단락 회로 조건이 출력 패드(Uout 및 Vout) 사이에 존재한다는 단락 회로 결함을 시그널링할 수 있다.

단락 회로 결함을 나타내는 신호를 수신한 것에 응답하여, 컨트롤러(104)는 하이 측 트랜지스터(308u, 308v 및 308w)를 오프 상태로 유지하기 위해 하이 측 트랜지스터(308u, 308v 및 308w)에 대한 게이트 제어 신호를 로우 신호 레벨로 유지함으로써 모터(M)의 시동을 방지할 수 있다. 즉, 하이 측 트랜지스터(308u, 308v 및 308w)에 대해서는 PWM 스위칭이 시작되지 않는다. 이렇게 하면 단락 회로가 발생할 수 없고 완전히 방지될 수 있어서, 트랜지스터(308u, 308v, 308w, 309u, 309v 및 309w)의 손상을 방지할 수 있다. 한편, 진단 회로가 정상 동작 조건을 검출하는 조건에서, 진단 회로는 하이 측 트랜지스터(308u, 308v 및 308w)의 각각의 스위칭 상태 사이에서 PWM 스위칭을 인에이블하여 모터(M)를 시작하도록 구성된다. 컨트롤러(104)는 또한 외부 디바이스, 예를 들어 기술자가 수리를 위해 사용하는 외부 디바이스에 결함 위치를 제공할 수 있다.

전술한 바와 같이, 도 3d는 단지 예시일 뿐이다. 다른 예들이 가능하며 도 3d와 관련하여 설명된 것과 다를 수 있다. 일부 구현에서, 임계 전압은 동일할 수도 있고 상이할 수도 있다. 일부 구현에서, 제2 및 제3 충전 시간(T2 및 T3)은 모두 단락 회로를 나타낼 수 있다. 일부 구현에서, 충전 시간 신호(Trig_U, Trig_V 및 Trig_W)는 각각의 충전 조건(예를 들어, 임계 조건) 중 하나가 만족됨을 나타내기 위해 다른 형태를 가질 수 있다. 일부 구현에서는 PWM 구동 신호 대신에 다양한 유형의 가변 구동 신호가 사용될 수 있다.

도 4는 하나 이상의 구현에 따른 진단 회로(400)의 개략도를 도시한다. 컨트롤러(104)는 진단 회로(400)의 일부일 수 있다. 예를 들어, 컨트롤러(104)는 위에 설명된 방식으로 단락 회로 진단 동작 동안 게이트 드라이버(306u, 306v 및 306w)에게 트랜지스터(308u, 308v, 308w, 309u, 309v 및 309w) 중 5개를 오프 상태로 유지하고, 로우 측 트랜지스터(309u, 309v 또는 309w) 중 하나에 PWM 구동 신호를 제공하도록 지시할 수 있다. 컨트롤러(104)는 또한 PWM 구동 신호가 로우 측 트랜지스터(309u, 309v 또는 309w) 중 다른 하나에 제공되는 동안 추가적인 단락 회로 진단 동작을 개시할 수 있다. 그렇게 함으로써, 단락 회로 조건에 대한 가능한 모든 위치를 테스트하여 다중 위상 게이트 드라이버 시스템(예를 들어, 다중 위상 게이트 드라이버 시스템(300)) 전체가 정상적으로 작동하는지 여부를 결정할 수 있다.

진단 회로(400)는 전압 충전 디바이스(370u)의 충전 전압(Vbs_U)을 측정하기 위해 전압 충전 디바이스(370u)에 연결된다. 예를 들어, 진단 회로(400)는 단자(VB)에 또는 게이트 드라이버(306u)의 단자(VB 및 VS)에 연결되어 충전 전압(Vbs_U)을 측정할 수 있다. 유사하게, 진단 회로(400)는 전압 충전 디바이스(370v)의 충전 전압(Vbs_V)을 측정하기 위해 전압 충전 디바이스(370v)에 연결된다. 예를 들어, 진단 회로(400)는 단자(VB)에 또는 게이트 드라이버(306v)의 단자(VB 및 VS)에 연결되어 충전 전압(Vbs_V)을 측정할 수 있다. 유사하게, 진단 회로(400)는 전압 충전 디바이스(370w)의 충전 전압(Vbs_W)을 측정하기 위해 전압 충전 디바이스(370w)에 연결된다. 예를 들어, 진단 회로(400)는 단자(VB)에 또는 게이트 드라이버(306w)의 단자(VB 및 VS)에 연결되어 충전 전압(Vbs_W)을 측정할 수 있다. 이에 따라, 진단 회로(400)는 단락 회로 진단 동작 동안 충전 전압(Vbs_U, Vbs_V 및 Vbs_W)을 모니터링하여 각각의 충전 시간(T1, T2 및 T3)을 검출할 수 있다.

진단 회로(400)는 단락 회로 진단 동작 동안 충전 전압(Vbs_U, Vbs_V 및 Vbs_W)을 각각의 제1, 제2 및 제3 임계 전압(Ref1, Ref2 및 Ref3)과 비교하여 충전 시간(T1, T2 및 T3)을 검출할 수 있다. 진단 회로(400)는 각각의 충전 조건이 만족되면 충전 시간 신호(Trig_U, Trig_V 및 Trig_W)를 트리거하는 비교기(401, 402 및 403)를 포함할 수 있다. 예를 들어, 비교기(401)는 충전 전압(Vbs_U)과 제1 임계 전압(Ref1)을 비교하여, 충전 전압(Vbs_U)이 제1 임계 전압(Ref1) 이상일 때 충전 시간 신호(Trig_U)를 트리거링한다. 비교기(402)는 충전 전압(Vbs_V)과 제2 임계 전압(Ref2)을 비교하여, 충전 전압(Vbs_V)이 제2 임계 전압(Ref2) 이상일 때 충전 시간 신호(Trig_V)를 트리거링한다. 비교기(403)는 충전 전압(Vbs_W)과 제3 임계 전압(Ref3)을 비교하여, 충전 전압(Vbs_W)이 제3 임계 전압(Ref3) 이상일 때 충전 시간 신호(Trig_W)를 트리거링한다. 따라서, 비교기(401, 402 및 403)의 비교 결과는 각각 제1, 제2 및 제3 충전 시간(T1, T2 및 T3)을 검출하는데 사용된다.

진단 회로(400)는 충전 시간 신호(Trig_U, Trig_V 및 Trig_W)에 기초하여 제1, 제2 및 제3 충전 시간(T1, T2 및 T3)을 평가하는 프로세서(404)를 더 포함한다. 예를 들어, 프로세서(404)는 제1 및 제2 충전 시간(T1 및 T2) 사이의 시간차(Tdiff1)를 계산하고, 제1 및 제3 충전 시간(T1 및 T3) 사이의 시간차(Tdiff2)를 계산하고, 시간차(Tdiff1 또는 Tdiff2) 중 어느 하나가 시간차 임계치(Tth)보다 작은지 결정할 수 있다. 만약 시간차(Tdiff1 또는 Tdiff2) 중 어느 하나가 시간차 임계치(Tth)보다 작으면(예를 들어, 각각의 비교 결과에 기초하여), 프로세서(404)는 단락 회로 조건을 검출하고 단락 회로 결함 신호를 통해 컨트롤러(104)에 단락 회로 결함을 시그널링한다. 즉, 프로세서(404)는 제2 충전 시간(T2) 또는 제3 충전 시간(T3)이 제1 충전 시간(T1)에 비해 시간차 임계치(Tth)보다 작은 시간 지연으로 발생하는 조건에서 단락 회로 조건을 검출한다. 프로세서(404)는 제1 충전 시간(T1)을 기준으로 시간차 임계치(Tth) 이상인 각각의 시간 지연에 제2 충전 시간(T2)과 제3 충전 시간(T3)이 모두 발생하는 조건에서 정상 동작 조건을 검출한다.

프로세서(404)는 어느 두 위상이 함께 단락되었는지 표시함으로써 단락 회로 결함을 시그널링할 때 결함 위치를 표시할 수 있다. 예를 들어, 만약 제1 및 제2 충전 시간(T1 및 T2) 사이의 시간차(Tdiff1)가 시간차 임계치(Tth)보다 작다면, 프로세서(404)는 출력 패드(Uout 및 Vout) 사이에 단락 회로 조건이 존재한다는 단락 회로 결함 신호에 결함 정보를 포함할 수 있다.

대안적으로, 도 5a 및 도 5b에 도시된 바와 같이, 프로세서(404)는 프로세서(404)가 시작 시간(Tstart)으로부터 연장되는 미리 결정된 시간 기간(Tjudge) 내에 임의의 2개의 충전 시간(T1 및 T2, T1 및 T3, 또는 T2 및 T3)을 검출하는 조건에서 단락 회로 조건을 검출하도록 구성된다. 만약 충전 시간(T1, T2 및 T3) 중 하나만 미리 결정된 시간 기간(Tjudge) 내에 발생하는 경우, 정상 동작 조건이 존재하고 프로세서(404)에 의해 검출될 수 있다.

전술된 바와 같이, 도 4는 단지 예시로서 제공된다. 다른 예들이 가능하며 도 4와 관련하여 설명된 것과 다를 수 있다. 예를 들어, 일부 구현에서는 제1, 제2 및 제3 임계 전압(Ref1, Ref2 및 Ref3)에 대한 충전 전압(Vbs_U, Vbs_V 및 Vbs_W)을 모니터링하기 위해 상이한 유형의 컴포넌트가 사용될 수 있다. 대안적으로, 제1, 제2 및 제3 임계 전압(Ref1, Ref2 및 Ref3)에 대한 충전 전압(Vbs_U, Vbs_V 및 Vbs_W)의 모니터링은 프로세서 기반(예를 들어, 프로세서(404)에 의해 수행됨)일 수 있다. 일부 구현에서는 위에 제공된 개시 내용을 벗어나지 않고 추가적인 회로 컴포넌트가 추가될 수 있다.

도 5a는 단락 회로 조건이 존재하지 않는 동안 도 3a에 도시된 구현에 따른 단락 회로 진단 동작 과정에서 존재하는 다양한 신호의 신호 다이어그램을 도시한다. 대안적인 평가 방법을 사용하여, 프로세서(404)는 시작 시간(Tstart)로부터 시작 시간(Tstart)보다 미리 정의된 기간만큼 이후의 시간까지 연장되는 미리 결정된 시간 기간(Tjudge)에 대해 충전 시간(T1, T2 및 T3)을 평가하도록 구성된다. 이 경우, 미리 결정된 시간 기간(Tjudge) 내에 제1 충전 시간(T1)만 발생하고, 소정 시간(Tjudge)이 경과한 후에 제2 및 제3 충전 시간(T2 및 T3)이 발생한다. 이러한 시나리오는 제1 충전 시간(T1)에 비해 제2 및 제3 충전 시간(T2 및 T3)의 시간 지연이 정상 동작하기에 충분함을 나타낸다. 이 시나리오에서, 프로세서(404)는 정상 동작 조건을 검출하고 모터(M)의 시작을 인에이블하기 위해 정상 동작 조건을 컨트롤러(104)에 시그널링할 수 있다.

전술한 바와 같이, 도 5A는 단지 예시로서 제공된다. 다른 예들이 가능하며 도 5a와 관련하여 설명된 것과 다를 수 있다. 예를 들어, 일부 구현에서, 제2 및 제3 충전 시간(T2 및 T3)은 서로 다른 시점에 발생할 수 있다. 일부 구현에서, 충전 시간 신호(Trig_U, Trig_V 및 Trig_W)는 각각의 충전 조건(예를 들어, 임계 조건) 중 하나가 만족됨을 나타내기 위해 다른 형태를 가질 수 있다. 일부 구현에서는 PWM 구동 신호 대신에 다양한 유형의 가변 구동 신호가 사용될 수 있다.

도 5b는 단락 회로 조건이 존재하는 동안 도 3c에 도시된 구현에 따른 단락 회로 진단 동작 과정에서 존재하는 다양한 신호의 신호 다이어그램을 도시한다. 대안적인 평가 방법을 사용하여, 프로세서(404)는 미리 정의된 기간 동안 시작 시간(Tstart)으로부터 연장되는 미리 결정된 시간 기간(Tjudge)에 관해 충전 시간(T1, T2 및 T3)을 평가하도록 구성된다. 이 경우, 미리 정해진 시간(Tjudge) 내에 두 번의 충전 시간(예를 들어, 제1 충전 시간(T1)과 제2 충전 시간(T2))이 발생한다. 이러한 시나리오는 제1 충전 시간(T1)에 비해 제2 충전 시간(T2)의 시간 지연이 정상 동작하기에 충분하지 않음을 나타낸다. 프로세서(404)는 출력 패드(Uout 및 Vout) 사이에 단락 회로 조건이 존재함을 검출할 수 있고 모터(M)의 시작을 디스에이블하기 위해 컨트롤러(104)에 단락 회로 결함을 시그널링할 수 있다.

전술한 바와 같이, 5b는 단지 예로서 제공된다. 다른 예들이 가능하며 도 5b와 관련하여 설명된 것과 다를 수 있다. 예를 들어, 일부 구현에서, 제2 및 제3 충전 시간(T2 및 T3)은 모두 단락 회로를 나타낼 수 있다. 일부 구현에서, 충전 시간 신호(Trig_U, Trig_V 및 Trig_W)는 각각의 충전 조건(예를 들어, 임계 조건) 중 하나가 만족됨을 나타내기 위해 다른 형태를 가질 수 있다. 일부 구현에서는 PWM 구동 신호 대신에 다양한 유형의 가변 구동 신호가 사용될 수 있다.

도 6은 하나 이상의 구현에 따라 모터 시동 전에 다중 위상 게이트 드라이버 시스템에서 단락 회로 조건을 검출하기 위한 방법(600)의 흐름도를 도시한다. 동작(605)에서, 제1 PWM 구동 신호는 제1 로우 측 트랜지스터(예를 들어, 로우 측 트랜지스터(309u, 309v 및 309w) 중 하나)에 인가된다. 동작(610)에서, 제1 로우 측 트랜지스터에 제1 PWM 구동 신호가 인가되는 동안 단락 회로 조건이 검출되는지 판단한다. 만약 동작(610)에서 단락 회로 조건이 검출되면, 하이 측 트랜지스터(308u, 308v 및 308w)에 대해 PWM 스위칭이 디스에이블된다(동작 615). 만약 동작(610)에서 단락 조건이 검출되지 않으면, 동작(620)에서 제2 PWM 구동 신호가 제2 로우 측 트랜지스터(예를 들어, 로우 측 트랜지스터(309u, 309v 및 309w) 중 다른 트랜지스터)에 인가된다. 동작(625)에서는, 제2 PWM 구동 신호가 제2 로우 측 트랜지스터에 인가되는 동안 단락 회로 조건이 검출되는지 여부가 판단된다. 만약 동작(625)에서 단락 회로 조건이 검출되면, 하이 측 트랜지스터(308u, 308v 및 308w)에 대해 PWM 스위칭이 디스에이블된다(동작 630). 만약 동작(625)에서 단락 회로 조건이 검출되지 않으면, 다중 위상 게이트 드라이버 시스템에 단락 회로가 존재하지 않는 것으로 판단된다(동작 635). 동작(640)에서 모든 트랜지스터(308u, 308v, 308w, 309u, 309v 및 309w)에 대한 PWM 스위칭을 인에이블하여 모터를 시동시킨다.

전술된 바와 같이, 도 6은 단지 예시로서 제공된다. 다른 예들이 가능하며 도 6과 관련하여 설명된 것과 다를 수 있다. 예를 들어, 일부 구현에서는 위에 제공된 개시 내용을 벗어나지 않고 추가적인 단계가 추가될 수 있다.

본 명세서에 기술된 일부 측면은 다음과 같이 요약될 수 있다.

1. 모터를 구동하도록 구성된 드라이버 시스템으로서, 제1 출력 노드에 연결된 제1 하이 측 트랜지스터와 제1 로우 측 트랜지스터를 포함하는 제1 하프 브리지 회로 - 상기 제1 하이 측 트랜지스터와 상기 제1 로우 측 트랜지스터는 협력하여 상기 모터를 구동하기 위한 상기 제1 출력 노드에서 제1 부하 전류를 생성하도록 구성됨 - 와, 제2 출력 노드에 연결된 제2 하이 측 트랜지스터와 제2 로우 측 트랜지스터를 포함하는 제2 하프 브리지 회로 - 상기 제2 하이 측 트랜지스터와 상기 제2 로우 측 트랜지스터는 협력하여 상기 모터를 구동하기 위한 제2 출력 노드에서 제2 부하 전류를 생성하도록 구성됨 - 와, 제1 전력 공급기 및 상기 제1 출력 노드에 연결된 제1 전압 충전 디바이스와, 제2 전력 공급기 및 상기 제2 출력 노드에 연결된 제2 전압 충전 디바이스와, 상기 제1 전압 충전 디바이스의 제1 충전 전압과 상기 제2 전압 충전 디바이스의 제2 충전 전압을 모니터링하고, 상기 제1 충전 전압이 제1 임계 전압까지 충전되는 제1 충전 시간을 검출하고, 상기 제2 충전 전압이 제2 임계 전압까지 충전되는 제2 충전 시간을 검출하고, 상기 제1 충전 시간과 상기 제2 충전 시간 사이의 시간차가 시간차 임계치 미만인 조건에서 단락 회로 조건을 검출하도록 구성된 진단 회로를 포함하는 드라이버 시스템.

2. 전술된 측면 중 어느 하나의 드라이버 시스템으로서, 상기 진단 회로는, 상기 제1 충전 시간과 상기 제2 충전 시간의 상기 시간차가 상기 시간차 임계치 이상인 조건에서 정상 동작 조건을 검출하도록 구성되는 드라이버 시스템.

3. 전술된 측면 중 어느 하나의 드라이버 시스템으로서, 상기 진단 회로는, 상기 제2 충전 시간이 상기 제1 충전 시간에 비해 상기 시간차 임계치보다 작은 시간 지연으로 발생하는 조건에서 상기 단락 회로 조건을 검출하도록 구성되는 드라이버 시스템.

4. 전술된 측면 중 어느 하나의 드라이버 시스템으로서, 상기 진단 회로는, 상기 제2 충전 시간이 상기 제1 충전 시간에 비해 상기 시간차 임계치 이상인 시간 지연으로 발생하는 조건에서 정상 동작 조건을 검출하도록 구성되는 드라이버 시스템.

5. 전술된 측면 중 어느 하나의 드라이버 시스템으로서, 적어도 온 상태 및 오프 상태를 포함하는 각각의 스위칭 상태들 사이에서 상기 제1 하이 측 트랜지스터, 상기 제1 로우 측 트랜지스터, 상기 제2 하이 측 트랜지스터 및 상기 제2 로우 측 트랜지스터를 구동하기 위한 제어 신호를 생성하도록 구성된 드라이버 회로를 더 포함하되,

상기 진단 회로가 상기 제1 전압 충전 디바이스의 상기 제1 충전 전압과 상기 제2 전압 충전 디바이스의 상기 제2 충전 전압을 모니터링하는 동안, 상기 드라이버 회로는 상기 제1 하이 측 트랜지스터, 상기 제2 하이 측 트랜지스터 및 상기 제2 로우 측 트랜지스터를 상기 오프 상태로 유지하고, 상기 제1 로우 측 트랜지스터를 상기 온 상태 및 상기 오프 상태 사이에서 구동하도록 구성되는 드라이버 시스템.

6. 전술된 측면 중 어느 하나의 드라이버 시스템으로서, 상기 진단 회로가 상기 제1 전압 충전 디바이스의 상기 제1 충전 전압과 상기 제2 전압 충전 디바이스의 상기 제2 충전 전압을 모니터링하는 동안, 상기 드라이버 회로는 상기 제어 신호 중 하나를 가변 구동 신호로서 생성하고 상기 가변 구동 신호를 상기 제1 로우 측 트랜지스터의 제어 단자에 제공하여 상기 제1 로우 측 트랜지스터를 상기 온 상태 및 상기 오프 상태 사이에서 구동하도록 구성되는 드라이버 시스템.

7. 전술된 측면 중 어느 하나의 드라이버 시스템으로서, 상기 가변 구동 신호는 펄스폭 변조(PWM) 구동 신호인 드라이버 시스템.

8. 전술된 측면 중 어느 하나의 드라이버 시스템으로서, 상기 드라이버 회로는 시작 시간에 상기 가변 구동 신호를 시작하도록 구성되고, 상기 제1 전압 충전 디바이스의 충전과 상기 제2 전압 충전 디바이스의 충전은 상기 시작 시간에 시작되는 드라이버 시스템.

9. 전술된 측면 중 어느 하나의 드라이버 시스템으로서, 상기 진단 회로는 상기 제1 충전 시간을 상기 시작 시간으로부터 상기 제1 충전 전압이 상기 제1 임계 전압으로 충전되는 제1 후속 시간까지의 제1 기간으로 결정하고, 상기 제2 충전 시간을 상기 시작 시간으로부터 상기 제2 충전 전압이 상기 제2 임계 전압으로 충전되는 제2 후속 시간까지의 제2 기간으로 결정하도록 구성되는 드라이버 시스템.

10. 전술된 측면 중 어느 하나의 드라이버 시스템으로서, 상기 드라이버 회로는, 각각의 스위칭 상태들 사이에서 상기 제1 하이 측 트랜지스터와 상기 제1 로우 측 트랜지스터를 구동하기 위한 상기 제어 신호를 생성하도록 구성된 제1 드라이버와, 각각의 스위칭 상태들 사이에서 상기 제2 하이 측 트랜지스터와 상기 제2 로우 측 트랜지스터를 구동하기 위한 상기 제어 신호를 생성하도록 구성된 제2 드라이버를 포함하는 드라이버 시스템.

11. 전술된 측면 중 어느 하나의 드라이버 시스템으로서, 상기 제1 하이 측 트랜지스터, 상기 제2 하이 측 트랜지스터 및 상기 제2 로우 측 트랜지스터가 상기 오프 상태에 있는 동안 그리고 상기 제1 로우 측 트랜지스터가 상기 온 상태 및 상기 오프 상태 사이에서 구동되는 동안, 제1 전류는 상기 제1 전압 충전 디바이스로부터 상기 제1 출력 노드를 통해 그리고 상기 제1 로우 측 트랜지스터를 통해 흐르도록 구성되고, 제2 전류는 상기 제2 전압 충전 디바이스로부터 상기 제2 출력 노드를 통해 그리고 상기 제1 로우 측 트랜지스터를 통해 흐르도록 구성되고, 정상 동작 조건 하에서, 상기 제2 전류는 상기 모터의 모터 권선을 통해 상기 제2 출력 노드로부터 상기 제1 로우 측 트랜지스터로 흐르도록 구성되고, 상기 단락 회로 조건이 존재하는 결함 조건 하에서, 상기 제2 전류는 단락 회로를 통해 상기 제2 출력 노드로부터 상기 제1 로우 측 트랜지스터로 흐르도록 구성되는 드라이버 시스템.

12. 전술된 측면 중 어느 하나의 드라이버 시스템으로서, 적어도 온 상태 및 오프 상태를 포함하는 각각의 스위칭 상태들 사이에서 상기 제1 하이 측 트랜지스터, 상기 제1 로우 측 트랜지스터, 상기 제2 하이 측 트랜지스터 및 상기 제2 로우 측 트랜지스터를 구동하기 위한 제어 신호를 생성하도록 구성된 드라이버 회로를 더 포함하되, 상기 진단 회로가 상기 제1 전압 충전 디바이스의 상기 제1 충전 전압과 상기 제2 전압 충전 디바이스의 상기 제2 충전 전압을 모니터링하는 동안, 상기 드라이버 회로는 상기 제1 하이 측 트랜지스터, 상기 제2 하이 측 트랜지스터 및 상기 제2 로우 측 트랜지스터를 오프 상태로 유지하고, 상기 제1 로우 측 트랜지스터를 상기 온 상태 및 상기 오프 상태 사이에서 구동하도록 구성되고, 상기 진단 회로는, 상기 제1 충전 시간과 상기 제2 충전 시간의 상기 시간차가 상기 시간차 임계치 이상인 조건에서 정상 동작 조건을 검출하도록 구성되고, 상기 진단 회로가 상기 정상 동작 조건을 검출하는 조건에서, 상기 진단 회로는 상기 제1 하이 측 트랜지스터와 상기 제2 하이 측 트랜지스터의 스위칭을 각각의 스위칭 상태들 사이에서 인에이블하도록 구성되는 드라이버 시스템.

13. 전술된 측면 중 어느 하나의 드라이버 시스템으로서, 상기 진단 회로가 상기 단락 회로 조건을 검출하는 조건에서, 상기 진단 회로는 상기 제1 하이 측 트랜지스터와 상기 제2 하이 측 트랜지스터의 스위칭을 각각의 스위칭 상태들 사이에서 디스에이블하도록 구성되는 드라이버 시스템.

14. 전술된 측면 중 어느 하나의 드라이버 시스템으로서, 상기 진단 회로는 상기 제1 충전 전압을 상기 제1 임계 전압과 비교하여 제1 비교 결과를 생성하도록 구성된 제1 비교기 회로와, 상기 제2 충전 전압을 상기 제2 임계 전압과 비교하도록 구성된 제2 비교기 회로를 포함하고, 상기 진단 회로는 상기 제1 비교 결과에 기초하여 상기 제1 충전 시간을 검출하고, 상기 제2 비교 결과에 기초하여 상기 제2 충전 시간을 검출하는 드라이버 시스템.

15. 전술된 측면 중 어느 하나의 드라이버 시스템으로서, 상기 진단 회로는 상기 제1 충전 시간과 상기 제2 충전 시간에 기초하여 상기 시간차를 계산하고, 상기 시간차를 상기 시간차 임계치와 비교하여 제3 비교 결과를 생성하고, 상기 제3 비교 결과에 기초하여 상기 단락 회로 조건을 검출하도록 구성되는 드라이버 시스템.

16. 전술된 측면 중 어느 하나의 드라이버 시스템으로서, 적어도 온 상태 및 오프 상태를 포함하는 각각의 스위칭 상태들 사이에서 상기 제1 하이 측 트랜지스터, 상기 제1 로우 측 트랜지스터, 상기 제2 하이 측 트랜지스터 및 상기 제2 로우 측 트랜지스터를 구동하기 위한 제어 신호를 생성하도록 구성된 드라이버 회로를 더 포함하되, 상기 드라이버 회로는 시작 시간에 상기 제1 전압 충전 디바이스의 충전과 상기 제2 전압 충전 디바이스의 충전을 개시하도록 구성되고, 상기 진단 회로는 상기 진단 회로가 상기 시작 시간으로부터 연장되는 미리 결정된 시간 기간 내에 상기 제1 충전 시간과 상기 제2 충전 시간을 모두 검출하는 조건에서 상기 단락 회로 조건을 검출하도록 구성되는 드라이버 시스템.

17. 전술된 측면 중 어느 하나의 드라이버 시스템으로서, 상기 진단 회로는 상기 진단 회로가 상기 제2 충전 시간이 상기 시작 시간으로부터 연장되는 상기 미리 결정된 시간 기간과 동일하거나 더 늦은 시간에 발생함을 검출하는 조건에서 정상 동작 조건을 검출하도록 구성되는 드라이버 시스템.

18. 전술된 측면 중 어느 하나의 드라이버 시스템으로서, 상기 제1 전력 공급기와 상기 제2 전력 공급기는 동일한 전력 공급기인 드라이버 시스템.

19. 전술된 측면 중 어느 하나의 드라이버 시스템으로서, 상기 제1 전압 충전 디바이스는 제1 부트스트랩 커패시터이고, 상기 제2 전압 충전 디바이스는 제2 부트스트랩 커패시터인 드라이버 시스템.

20. 전술된 측면 중 어느 하나의 드라이버 시스템으로서, 상기 제1 충전 전압은 상기 제1 부트스트랩 커패시터를 거치는 전압을 나타내고, 상기 제2 충전 전압은 상기 제2 부트스트랩 커패시터를 거치는 전압을 나타내는 드라이버 시스템.

21. 전술된 측면 중 어느 하나의 드라이버 시스템으로서, 각각의 스위칭 상태들 사이에서 상기 제1 하이 측 트랜지스터와 상기 제1 로우 측 트랜지스터를 구동하도록 구성된 제1 드라이버와, 각각의 스위칭 상태들 사이에서 상기 제2 하이 측 트랜지스터와 상기 제2 로우 측 트랜지스터를 구동하도록 구성된 제2 드라이버를 더 포함하되, 상기 제1 충전 전압은 상기 제1 드라이버의 제1 하이 측 플로팅 공급 전압이고, 상기 제2 충전 전압은 상기 제2 드라이버의 제2 하이 측 플로팅 공급 전압인 드라이버 시스템.

22. 전술된 측면 중 어느 하나의 드라이버 시스템으로서, 제3 출력 노드에 결합된 제3 하이 측 트랜지스터와 제3 로우 측 트랜지스터를 포함하는 제3 하프 브리지 회로 - 상기 제3 하이 측 트랜지스터와 상기 제3 로우 측 트랜지스터는 협력하여 상기 모터를 구동하기 위해 상기 제3 출력 노드에서 제3 부하 전류를 생성하도록 구성됨 - 와, 제3 전력 공급기 및 상기 제3 출력 노드에 결합된 제3 전압 충전 디바이스를 더 포함하되, 상기 진단 회로는 상기 제1 전압 충전 디바이스의 상기 제1 충전 전압, 상기 제2 전압 충전 디바이스의 상기 제2 충전 전압 및 상기 제3 전압 충전 디바이스의 제3 충전 전압을 모니터링하고, 상기 제1 충전 전압이 상기 제1 임계 전압까지 충전되는 상기 제1 충전 시간을 검출하고, 상기 제2 충전 전압이 상기 제2 임계 전압까지 충전되는 상기 제2 충전 시간을 검출하고, 상기 제3 충전 전압이 제3 임계 전압까지 충전되는 상기 제3 충전 시간을 검출하고, 상기 제1 충전 시간과 상기 제2 충전 시간의 제1 시간차가 상기 시간차 임계치보다 작거나 상기 제1 충전 시간과 상기 제3 충전 시간의 제2 시간차가 상기 시간차 임계치보다 작은 조건에서 상기 단락 회로 조건을 검출하도록 구성되는 드라이버 시스템.

23. 전술된 측면 중 어느 하나의 드라이버 시스템으로서, 상기 진단 회로는 상기 제1 시간차와 상기 제2 시간차가 모두 상기 시간차 임계치 이상인 조건에서 정상 동작 조건을 검출하도록 구성되는 드라이버 시스템.

24. 전술된 측면 중 어느 하나의 드라이버 시스템으로서, 적어도 온 상태 및 오프 상태를 포함하는 각각의 스위칭 상태들 사이에서 상기 제1 하이 측 트랜지스터, 상기 제1 로우 측 트랜지스터, 상기 제2 하이 측 트랜지스터, 상기 제2 로우 측 트랜지스터, 상기 제3 하이 측 트랜지스터 및 상기 제3 로우 측 트랜지스터를 구동하기 위한 제어 신호를 생성하도록 구성된 드라이버 회로를 더 포함하되, 상기 진단 회로가 상기 제1 전압 충전 디바이스의 상기 제1 충전 전압과 상기 제2 전압 충전 디바이스의 상기 제2 충전 전압을 모니터링하는 동안, 상기 드라이버 회로는 상기 제1 하이 측 트랜지스터, 상기 제2 하이 측 트랜지스터, 상기 제3 하이 측 트랜지스터, 상기 제2 로우 측 트랜지스터 및 상기 제3 로우 측 트랜지스터를 오프 상태로 유지하고, 상기 제1 로우 측 트랜지스터를 상기 온 상태 및 상기 오프 상태 사이에서 구동하도록 구성되고, 상기 진단 회로가 상기 정상 동작 조건을 검출하는 조건에서, 상기 진단 회로는 상기 제1 하이 측 트랜지스터, 상기 제2 하이 측 트랜지스터 및 상기 제3 하이 측 트랜지스터의 스위칭을 각각의 스위칭 상태들 사이에서 인에이블하도록 구성되는 드라이버 시스템.

25. 전술된 측면 중 어느 하나의 드라이버 시스템으로서, 상기 진단 회로가 상기 단락 회로 조건을 검출하는 조건에서, 상기 진단 회로는 상기 제1 하이 측 트랜지스터, 상기 제2 하이 측 트랜지스터 및 상기 제3 하이 측 트랜지스터의 스위칭을 각각의 스위칭 상태들 사이에서 디스에이블하도록 구성되는 드라이버 시스템.

26. 전술된 측면 중 어느 하나의 드라이버 시스템으로서, 상기 제1 전력 공급기, 상기 제2 전력 공급기 및 상기 제3 전력 공급기는 동일한 전력 공급기인 드라이버 시스템.

27. 전술된 측면 중 어느 하나의 드라이버 시스템으로서, 상기 진단 회로가 상기 단락 회로 조건을 검출하는 조건에서, 상기 진단 회로는 상기 단락 회로 조건의 결함 위치를 나타내는 단락 회로 결함 신호를 생성하도록 구성되는 드라이버 시스템.

28. 드라이버 시스템에서 단락 회로 조건을 검출하기 위한 방법으로서, 상기 드라이버 시스템은 제1 출력 노드에서 제1 부하 전류를 생성하도록 구성된 제1 하프 브리지 회로와, 제2 출력 노드에서 제2 부하 전류를 생성하도록 구성된 제2 하프 브리지 회로와, 제1 전력 공급기 및 제1 출력 노드에 연결된 제1 전압 충전 디바이스와, 제2 전력 공급기 및 제2 출력 노드에 연결된 제2 전압 충전 디바이스를 포함하고, 상기 방법은, 상기 제1 전압 충전 디바이스의 제1 충전 전압과 상기 제2 전압 충전 디바이스의 제2 충전 전압을 모니터링하는 단계와, 상기 제1 충전 전압이 제1 임계 전압까지 충전되는 제1 충전 시간을 검출하는 단계와, 상기 제2 충전 전압이 제2 임계 전압까지 충전되는 제2 충전 시간을 검출하는 단계와, 상기 제1 충전 시간과 상기 제2 충전 시간 사이의 시간차가 시간차 임계치 미만인 조건에서 상기 단락 회로 조건을 검출하는 단계를 포함하는 단락 회로 조건 검출 방법.

29. 제28 측면의 방법으로서, 상기 제1 충전 시간과 상기 제2 충전 시간 사이의 상기 시간차가 상기 시간 차 임계치 이상인 조건에서 정상 동작 조건을 검출하는 단계를 더 포함하는 단락 회로 조건 검출 방법.

전술한 개시는 예시 및 설명을 제공하지만, 개시된 정확한 형태로 구현을 제한하거나 총망라하려는 의도는 아니다. 위의 개시 내용에 비추어 수정 및 변형이 가능하거나 구현의 실행을 통해 획득될 수 있다.

본 명세서에서 사용된 바와 같이, 컴포넌트라는 용어는 하드웨어, 펌웨어, 또는 하드웨어와 소프트웨어의 조합으로 광범위하게 해석되도록 의도된다.

임계치와 관련하여 일부 구현이 본 명세서에 설명된다. 본 명세서에서 사용되는 바와 같이, 임계치를 만족시킨다는 것은 임계치보다 큰, 임계치보다 많은, 임계치보다 높은, 임계치보다 크거나 같은, 임계치보다 작은, 임계치보다 적은, 임계치보다 낮은, 임계치보다 작거나 같은, 임계치와 같은 값 등을 의미할 수 있다.

본 명세서에 설명된 시스템 및/또는 방법은 다양한 형태의 하드웨어, 펌웨어, 또는 하드웨어와 소프트웨어의 조합으로 구현될 수 있다는 것이 명백할 것이다. 이러한 시스템 및/또는 방법을 구현하는 데 사용되는 실제 특수 제어 하드웨어 또는 소프트웨어 코드는 구현을 제한하지 않는다. 따라서, 시스템 및/또는 방법의 동작 및 가동은 특정 소프트웨어 코드를 참조하지 않고 본 명세서에 설명되었으며, 소프트웨어 및 하드웨어는 본 명세서의 설명에 기초하여 시스템 및/또는 방법을 구현하도록 설계될 수 있다는 것이 이해된다.

임의의 프로세싱 컴포넌트는 하드 디스크나 반도체 메모리 디바이스와 같은 비일시적 컴퓨터 판독가능 기록 매체로부터 소프트웨어 프로그램을 판독하고 실행하는 중앙 처리 디바이스(CPU) 또는 기타 프로세서로 구현될 수 있다. 예를 들어, 명령어는 하나 이상의 CPU, 디지털 신호 프로세서(DSP), 범용 마이크로프로세서, 주문형 집적 회로(ASIC), 필드 프로그래밍 가능 논리 어레이(FPLA), 프로그래머블 로직 컨트롤러(PLC) 또는 기타 동등한 통합 또는 개별 로직 회로와 같은 하나 이상의 프로세서에 의해 실행될 수 있다. 따라서, 본 명세서에 사용된 용어 "프로세서"는 전술한 구조 중 임의의 것 또는 본 명세서에 설명된 기술의 구현에 적합한 임의의 다른 구조를 지칭한다.

하드웨어를 포함하는 컨트롤러는 또한 본 개시의 기술 중 하나 이상을 수행할 수도 있다. 하나 이상의 프로세서를 포함하는 컨트롤러는 수정 기능을 더 포함할 수 있는 수용, 분석 및 제어 기능을 수행하기 위해 전기 신호 및 디지털 알고리즘을 사용할 수 있다. 이러한 하드웨어, 소프트웨어 및 펌웨어는 본 개시에 설명된 다양한 기술을 지원하기 위해 동일한 디바이스 내에서 또는 별도의 디바이스 내에서 구현될 수 있다.

신호 프로세싱 회로 및/또는 신호 조건화(conditioning) 회로는 원시 측정 데이터의 형태로 하나 이상의 컴포넌트로부터 하나 이상의 신호(예를 들어, 측정 신호)를 수신할 수 있고 측정 신호로부터 추가 정보를 도출할 수 있다. 본 명세서에서 사용되는 신호 조건화는 신호가 추가 프로세싱을 위한 다음 스테이지의 요구 사항을 충족시키는 방식으로 아날로그 신호를 조작하는 것을 의미한다. 신호 조건화는 아날로그에서 디지털로의 변환(예컨대, 아날로그-디지털 변환기를 통해), 증폭, 필터링, 변환, 바이어싱, 범위 매칭, 격리 및 조건화 후 프로세싱에 적합한 신호를 만드는 데 필요한 기타 프로세스를 포함할 수 있다.

특징들의 특정 조합이 청구범위에 인용되고 및/또는 명세서에 개시되어 있더라도, 이들 조합은 가능한 구현의 개시를 제한하려는 의도는 아니다. 실제로, 이들 특징 중 다수는 청구범위에 구체적으로 인용되지 않고 및/또는 명세서에 개시되지 않은 방식으로 결합될 수 있다. 아래에 나열된 각 종속항은 단 하나의 청구항에만 직접적으로 의존할 수 있지만, 가능한 구현의 개시는 청구항 세트의 다른 모든 청구항과 조합된 각 종속항을 포함한다.

또한, 명세서 또는 청구범위에 개시된 다수의 행위 또는 기능의 개시는 특정 순서 내에 있는 것으로 해석될 수 없다는 것이 이해되어야 한다. 따라서, 여러 행위나 기능의 개시는 그러한 행위나 기능이 기술적인 이유로 상호 교환 가능하지 않는 한 이를 특정 순서로 제한하지 않는다. 또한, 일부 구현에서는 단일 행위가 여러 하위 행위를 포함하거나 여러 하위 행위로 분할될 수 있다. 그러한 하위 행위는 명시적으로 제외되지 않는 한 이러한 단일 행위의 개시에 포함되고 그 일부일 수 있다.

본 명세서에 사용된 어떠한 구성요소, 행위 또는 명령어도 명시적으로 설명되지 않는 한 중요하거나 필수적인 것으로 해석되어서는 안 된다. 또한, 본 명세서에서 사용된 관사 "일" 및 "하나"는 하나 이상의 항목을 포함하도록 의도되었으며, "하나 이상"과 상호교환적으로 사용될 수 있다. 또한, 본 명세서에서 사용되는 용어 "세트"는 하나 이상의 항목(예를 들어, 관련 항목, 관련 없는 항목, 관련 항목 및 관련 없는 항목의 조합 등)을 포함하도록 의도되고, "하나 이상"과 상호교환적으로 사용될 수 있다. 하나의 항목만 의도된 경우 "하나"라는 용어 또는 이와 유사한 언어가 사용된다. 또한, 본 명세서에서 사용된 용어 "가지다", "갖다", "가지고 있다" 등은 개방형(open-ended) 용어로 의도된다. 또한, "~에 기초하여"라는 문구는 달리 명시적으로 언급되지 않는 한 "적어도 부분적으로 ~에 기초하여"를 의미하도록 의도된다.

Claims

모터를 구동하도록 구성된 드라이버 시스템으로서,
제1 출력 노드에 연결된 제1 하이 측 트랜지스터와 제1 로우 측 트랜지스터를 포함하는 제1 하프 브리지 회로 - 상기 제1 하이 측 트랜지스터와 상기 제1 로우 측 트랜지스터는 협력하여 상기 모터를 구동하기 위한 상기 제1 출력 노드에서 제1 부하 전류를 생성하도록 구성됨 - 와,
제2 출력 노드에 연결된 제2 하이 측 트랜지스터와 제2 로우 측 트랜지스터를 포함하는 제2 하프 브리지 회로 - 상기 제2 하이 측 트랜지스터와 상기 제2 로우 측 트랜지스터는 협력하여 상기 모터를 구동하기 위한 제2 출력 노드에서 제2 부하 전류를 생성하도록 구성됨 - 와,
제1 전력 공급기 및 상기 제1 출력 노드에 연결된 제1 전압 충전 디바이스와,
제2 전력 공급기 및 상기 제2 출력 노드에 연결된 제2 전압 충전 디바이스와,
상기 제1 전압 충전 디바이스의 제1 충전 전압과 상기 제2 전압 충전 디바이스의 제2 충전 전압을 모니터링하고, 상기 제1 충전 전압이 제1 임계 전압까지 충전되는 제1 충전 시간을 검출하고, 상기 제2 충전 전압이 제2 임계 전압까지 충전되는 제2 충전 시간을 검출하고, 상기 제1 충전 시간과 상기 제2 충전 시간 사이의 시간차가 시간차 임계치 미만인 조건에서 단락 회로 조건을 검출하도록 구성된 진단 회로
를 포함하는 드라이버 시스템.
제1항에 있어서,
상기 진단 회로는, 상기 제1 충전 시간과 상기 제2 충전 시간의 상기 시간차가 상기 시간차 임계치 이상인 조건에서 정상 동작 조건을 검출하도록 구성되는
드라이버 시스템.
제1항에 있어서,
상기 진단 회로는, 상기 제2 충전 시간이 상기 제1 충전 시간에 비해 상기 시간차 임계치보다 작은 시간 지연으로 발생하는 조건에서 상기 단락 회로 조건을 검출하도록 구성되는
드라이버 시스템.
제3항에 있어서,
상기 진단 회로는, 상기 제2 충전 시간이 상기 제1 충전 시간에 비해 상기 시간차 임계치 이상인 시간 지연으로 발생하는 조건에서 정상 동작 조건을 검출하도록 구성되는
드라이버 시스템.
제1항에 있어서,
적어도 온 상태 및 오프 상태를 포함하는 각각의 스위칭 상태들 사이에서 상기 제1 하이 측 트랜지스터, 상기 제1 로우 측 트랜지스터, 상기 제2 하이 측 트랜지스터 및 상기 제2 로우 측 트랜지스터를 구동하기 위한 제어 신호를 생성하도록 구성된 드라이버 회로
를 더 포함하되,
상기 진단 회로가 상기 제1 전압 충전 디바이스의 상기 제1 충전 전압과 상기 제2 전압 충전 디바이스의 상기 제2 충전 전압을 모니터링하는 동안, 상기 드라이버 회로는 상기 제1 하이 측 트랜지스터, 상기 제2 하이 측 트랜지스터 및 상기 제2 로우 측 트랜지스터를 상기 오프 상태로 유지하고, 상기 제1 로우 측 트랜지스터를 상기 온 상태 및 상기 오프 상태 사이에서 구동하도록 구성되는
드라이버 시스템.
제5항에 있어서,
상기 진단 회로가 상기 제1 전압 충전 디바이스의 상기 제1 충전 전압과 상기 제2 전압 충전 디바이스의 상기 제2 충전 전압을 모니터링하는 동안, 상기 드라이버 회로는 상기 제어 신호 중 하나를 가변 구동 신호로서 생성하고 상기 가변 구동 신호를 상기 제1 로우 측 트랜지스터의 제어 단자에 제공하여 상기 제1 로우 측 트랜지스터를 상기 온 상태 및 상기 오프 상태 사이에서 구동하도록 구성되는
드라이버 시스템.
제6항에 있어서,
상기 가변 구동 신호는 펄스폭 변조(PWM) 구동 신호인
드라이버 시스템.
제6항에 있어서,
상기 드라이버 회로는 시작 시간에 상기 가변 구동 신호를 시작하도록 구성되고, 상기 제1 전압 충전 디바이스의 충전과 상기 제2 전압 충전 디바이스의 충전은 상기 시작 시간에 시작되는
드라이버 시스템.
제8항에 있어서,
상기 진단 회로는 상기 제1 충전 시간을 상기 시작 시간으로부터 상기 제1 충전 전압이 상기 제1 임계 전압으로 충전되는 제1 후속 시간까지의 제1 기간으로 결정하고, 상기 제2 충전 시간을 상기 시작 시간으로부터 상기 제2 충전 전압이 상기 제2 임계 전압으로 충전되는 제2 후속 시간까지의 제2 기간으로 결정하도록 구성되는
드라이버 시스템.
제5항에 있어서,
상기 드라이버 회로는,
각각의 스위칭 상태들 사이에서 상기 제1 하이 측 트랜지스터와 상기 제1 로우 측 트랜지스터를 구동하기 위한 상기 제어 신호를 생성하도록 구성된 제1 드라이버와,
각각의 스위칭 상태들 사이에서 상기 제2 하이 측 트랜지스터와 상기 제2 로우 측 트랜지스터를 구동하기 위한 상기 제어 신호를 생성하도록 구성된 제2 드라이버를 포함하는
드라이버 시스템.
제5항에 있어서,
상기 제1 하이 측 트랜지스터, 상기 제2 하이 측 트랜지스터 및 상기 제2 로우 측 트랜지스터가 상기 오프 상태에 있는 동안 그리고 상기 제1 로우 측 트랜지스터가 상기 온 상태 및 상기 오프 상태 사이에서 구동되는 동안, 제1 전류는 상기 제1 전압 충전 디바이스로부터 상기 제1 출력 노드를 통해 그리고 상기 제1 로우 측 트랜지스터를 통해 흐르도록 구성되고, 제2 전류는 상기 제2 전압 충전 디바이스로부터 상기 제2 출력 노드를 통해 그리고 상기 제1 로우 측 트랜지스터를 통해 흐르도록 구성되고,
정상 동작 조건 하에서, 상기 제2 전류는 상기 모터의 모터 권선을 통해 상기 제2 출력 노드로부터 상기 제1 로우 측 트랜지스터로 흐르도록 구성되고,
상기 단락 회로 조건이 존재하는 결함 조건 하에서, 상기 제2 전류는 단락 회로를 통해 상기 제2 출력 노드로부터 상기 제1 로우 측 트랜지스터로 흐르도록 구성되는
드라이버 시스템.
제1항에 있어서,
적어도 온 상태 및 오프 상태를 포함하는 각각의 스위칭 상태들 사이에서 상기 제1 하이 측 트랜지스터, 상기 제1 로우 측 트랜지스터, 상기 제2 하이 측 트랜지스터 및 상기 제2 로우 측 트랜지스터를 구동하기 위한 제어 신호를 생성하도록 구성된 드라이버 회로
를 더 포함하되,
상기 진단 회로가 상기 제1 전압 충전 디바이스의 상기 제1 충전 전압과 상기 제2 전압 충전 디바이스의 상기 제2 충전 전압을 모니터링하는 동안, 상기 드라이버 회로는 상기 제1 하이 측 트랜지스터, 상기 제2 하이 측 트랜지스터 및 상기 제2 로우 측 트랜지스터를 오프 상태로 유지하고, 상기 제1 로우 측 트랜지스터를 상기 온 상태 및 상기 오프 상태 사이에서 구동하도록 구성되고,
상기 진단 회로는, 상기 제1 충전 시간과 상기 제2 충전 시간의 상기 시간차가 상기 시간차 임계치 이상인 조건에서 정상 동작 조건을 검출하도록 구성되고,
상기 진단 회로가 상기 정상 동작 조건을 검출하는 조건에서, 상기 진단 회로는 상기 제1 하이 측 트랜지스터와 상기 제2 하이 측 트랜지스터의 스위칭을 각각의 스위칭 상태들 사이에서 인에이블하도록 구성되는
드라이버 시스템.
제1항에 있어서,
상기 진단 회로가 상기 단락 회로 조건을 검출하는 조건에서, 상기 진단 회로는 상기 제1 하이 측 트랜지스터와 상기 제2 하이 측 트랜지스터의 스위칭을 각각의 스위칭 상태들 사이에서 디스에이블하도록 구성되는
드라이버 시스템.
제1항에 있어서,
상기 진단 회로는 상기 제1 충전 전압을 상기 제1 임계 전압과 비교하여 제1 비교 결과를 생성하도록 구성된 제1 비교기 회로와, 상기 제2 충전 전압을 상기 제2 임계 전압과 비교하도록 구성된 제2 비교기 회로를 포함하고, 상기 진단 회로는 상기 제1 비교 결과에 기초하여 상기 제1 충전 시간을 검출하고, 상기 제2 비교 결과에 기초하여 상기 제2 충전 시간을 검출하는
드라이버 시스템.
제14항에 있어서,
상기 진단 회로는 상기 제1 충전 시간과 상기 제2 충전 시간에 기초하여 상기 시간차를 계산하고, 상기 시간차를 상기 시간차 임계치와 비교하여 제3 비교 결과를 생성하고, 상기 제3 비교 결과에 기초하여 상기 단락 회로 조건을 검출하도록 구성되는
드라이버 시스템.
제1항에 있어서,
적어도 온 상태 및 오프 상태를 포함하는 각각의 스위칭 상태들 사이에서 상기 제1 하이 측 트랜지스터, 상기 제1 로우 측 트랜지스터, 상기 제2 하이 측 트랜지스터 및 상기 제2 로우 측 트랜지스터를 구동하기 위한 제어 신호를 생성하도록 구성된 드라이버 회로
를 더 포함하되,
상기 드라이버 회로는 시작 시간에 상기 제1 전압 충전 디바이스의 충전과 상기 제2 전압 충전 디바이스의 충전을 개시하도록 구성되고,
상기 진단 회로는 상기 진단 회로가 상기 시작 시간으로부터 연장되는 미리 결정된 시간 기간 내에 상기 제1 충전 시간과 상기 제2 충전 시간을 모두 검출하는 조건에서 상기 단락 회로 조건을 검출하도록 구성되는
드라이버 시스템.
제16항에 있어서,
상기 진단 회로는 상기 진단 회로가 상기 제2 충전 시간이 상기 시작 시간으로부터 연장되는 상기 미리 결정된 시간 기간과 동일하거나 더 늦은 시간에 발생함을 검출하는 조건에서 정상 동작 조건을 검출하도록 구성되는
드라이버 시스템.
제1항에 있어서,
상기 제1 전력 공급기와 상기 제2 전력 공급기는 동일한 전력 공급기인
드라이버 시스템.
제1항에 있어서,
상기 제1 전압 충전 디바이스는 제1 부트스트랩 커패시터이고, 상기 제2 전압 충전 디바이스는 제2 부트스트랩 커패시터인
드라이버 시스템.
제19항에 있어서,
상기 제1 충전 전압은 상기 제1 부트스트랩 커패시터를 거치는 전압을 나타내고, 상기 제2 충전 전압은 상기 제2 부트스트랩 커패시터를 거치는 전압을 나타내는
드라이버 시스템.
제19항에 있어서,
각각의 스위칭 상태들 사이에서 상기 제1 하이 측 트랜지스터와 상기 제1 로우 측 트랜지스터를 구동하도록 구성된 제1 드라이버와,
각각의 스위칭 상태들 사이에서 상기 제2 하이 측 트랜지스터와 상기 제2 로우 측 트랜지스터를 구동하도록 구성된 제2 드라이버
를 더 포함하되,
상기 제1 충전 전압은 상기 제1 드라이버의 제1 하이 측 플로팅 공급 전압이고, 상기 제2 충전 전압은 상기 제2 드라이버의 제2 하이 측 플로팅 공급 전압인
드라이버 시스템.
제1항에 있어서,
제3 출력 노드에 결합된 제3 하이 측 트랜지스터와 제3 로우 측 트랜지스터를 포함하는 제3 하프 브리지 회로 - 상기 제3 하이 측 트랜지스터와 상기 제3 로우 측 트랜지스터는 협력하여 상기 모터를 구동하기 위해 상기 제3 출력 노드에서 제3 부하 전류를 생성하도록 구성됨 - 와,
제3 전력 공급기 및 상기 제3 출력 노드에 결합된 제3 전압 충전 디바이스
를 더 포함하되,
상기 진단 회로는 상기 제1 전압 충전 디바이스의 상기 제1 충전 전압, 상기 제2 전압 충전 디바이스의 상기 제2 충전 전압 및 상기 제3 전압 충전 디바이스의 제3 충전 전압을 모니터링하고, 상기 제1 충전 전압이 상기 제1 임계 전압까지 충전되는 상기 제1 충전 시간을 검출하고, 상기 제2 충전 전압이 상기 제2 임계 전압까지 충전되는 상기 제2 충전 시간을 검출하고, 상기 제3 충전 전압이 제3 임계 전압까지 충전되는 상기 제3 충전 시간을 검출하고, 상기 제1 충전 시간과 상기 제2 충전 시간의 제1 시간차가 상기 시간차 임계치보다 작거나 상기 제1 충전 시간과 상기 제3 충전 시간의 제2 시간차가 상기 시간차 임계치보다 작은 조건에서 상기 단락 회로 조건을 검출하도록 구성되는
드라이버 시스템.
제22항에 있어서,
상기 진단 회로는 상기 제1 시간차와 상기 제2 시간차가 모두 상기 시간차 임계치 이상인 조건에서 정상 동작 조건을 검출하도록 구성되는
드라이버 시스템.
제23항에 있어서,
적어도 온 상태 및 오프 상태를 포함하는 각각의 스위칭 상태들 사이에서 상기 제1 하이 측 트랜지스터, 상기 제1 로우 측 트랜지스터, 상기 제2 하이 측 트랜지스터, 상기 제2 로우 측 트랜지스터, 상기 제3 하이 측 트랜지스터 및 상기 제3 로우 측 트랜지스터를 구동하기 위한 제어 신호를 생성하도록 구성된 드라이버 회로
를 더 포함하되,
상기 진단 회로가 상기 제1 전압 충전 디바이스의 상기 제1 충전 전압과 상기 제2 전압 충전 디바이스의 상기 제2 충전 전압을 모니터링하는 동안, 상기 드라이버 회로는 상기 제1 하이 측 트랜지스터, 상기 제2 하이 측 트랜지스터, 상기 제3 하이 측 트랜지스터, 상기 제2 로우 측 트랜지스터 및 상기 제3 로우 측 트랜지스터를 오프 상태로 유지하고, 상기 제1 로우 측 트랜지스터를 상기 온 상태 및 상기 오프 상태 사이에서 구동하도록 구성되고,
상기 진단 회로가 상기 정상 동작 조건을 검출하는 조건에서, 상기 진단 회로는 상기 제1 하이 측 트랜지스터, 상기 제2 하이 측 트랜지스터 및 상기 제3 하이 측 트랜지스터의 스위칭을 각각의 스위칭 상태들 사이에서 인에이블하도록 구성되는
드라이버 시스템.
제24항에 있어서,
상기 진단 회로가 상기 단락 회로 조건을 검출하는 조건에서, 상기 진단 회로는 상기 제1 하이 측 트랜지스터, 상기 제2 하이 측 트랜지스터 및 상기 제3 하이 측 트랜지스터의 스위칭을 각각의 스위칭 상태들 사이에서 디스에이블하도록 구성되는
드라이버 시스템.
제22항에 있어서,
상기 제1 전력 공급기, 상기 제2 전력 공급기 및 상기 제3 전력 공급기는 동일한 전력 공급기인
드라이버 시스템.
제22항에 있어서,
상기 진단 회로가 상기 단락 회로 조건을 검출하는 조건에서, 상기 진단 회로는 상기 단락 회로 조건의 결함 위치를 나타내는 단락 회로 결함 신호를 생성하도록 구성되는
드라이버 시스템.
드라이버 시스템에서 단락 회로 조건을 검출하기 위한 방법으로서,
상기 드라이버 시스템은 제1 출력 노드에서 제1 부하 전류를 생성하도록 구성된 제1 하프 브리지 회로와, 제2 출력 노드에서 제2 부하 전류를 생성하도록 구성된 제2 하프 브리지 회로와, 제1 전력 공급기 및 제1 출력 노드에 연결된 제1 전압 충전 디바이스와, 제2 전력 공급기 및 제2 출력 노드에 연결된 제2 전압 충전 디바이스를 포함하고,
상기 방법은,
상기 제1 전압 충전 디바이스의 제1 충전 전압과 상기 제2 전압 충전 디바이스의 제2 충전 전압을 모니터링하는 단계와,
상기 제1 충전 전압이 제1 임계 전압까지 충전되는 제1 충전 시간을 검출하는 단계와,
상기 제2 충전 전압이 제2 임계 전압까지 충전되는 제2 충전 시간을 검출하는 단계와,
상기 제1 충전 시간과 상기 제2 충전 시간 사이의 시간차가 시간차 임계치 미만인 조건에서 상기 단락 회로 조건을 검출하는 단계
를 포함하는 단락 회로 조건 검출 방법.
제28항에 있어서,
상기 제1 충전 시간과 상기 제2 충전 시간 사이의 상기 시간차가 상기 시간 차 임계치 이상인 조건에서 정상 동작 조건을 검출하는 단계
를 더 포함하는 단락 회로 조건 검출 방법.