KR20240009076A

KR20240009076A - 오디오와 비디오의 출력을 동기화하는 전자 장치 및 그 제어 방법

Info

Publication number: KR20240009076A
Application number: KR1020220086137A
Authority: KR
Inventors: 이상은; 강흥석
Original assignee: 삼성전자주식회사
Priority date: 2022-07-13
Filing date: 2022-07-13
Publication date: 2024-01-22
Also published as: WO2024014651A1

Abstract

본 개시는 오디오와 비디오의 출력을 동기화하는 전자 장치 및 그 제어 방법에 관한 것이다. 일 실시예에 따른 전자 장치는 하나 이상의 메모리; 하나 이상의 디스플레이 컴포넌트; 하나 이상의 오디오 컴포넌트; 상기 메모리, 상기 디스플레이 패널, 및 상기 오디오 컴포넌트 중 적어도 일부와 전기적으로 연결된 하나 이상의 프로세서를 포함한다. 여기서, 하나 이상의 프로세서는 피드백 회로부와 전기적으로 연결되어, 비디오와 연관된 제1 신호, 오디오와 연관된 제2 신호를 상기 피드백 회로부로 전송하고, 상기 피드백 회로부로부터 수신된 피드백 신호에 기초하여, 상기 제1 신호의 전압 레벨이 전환되는 제1 시점, 및 상기 제2 신호의 전압 레벨이 전환되는 제2 시점 간의 시간 차를 획득하고, 상기 시간 차가 줄어들도록 상기 오디오 또는 비디오의 출력 타이밍을 제어할 수 있다.

Description

오디오와 비디오의 출력을 동기화하는 전자 장치 및 그 제어 방법{ELECTRONIC DEVICE FOR SYNCHRONIZING OUTPUT OF AUDIO AND VIDEO AND METHOD FOR CONTROLLING THE SAME}

본 개시는 오디오와 비디오의 출력을 동기화하는 전자 장치 및 그 제어 방법에 관한 것이다.

오디오/비디오 시스템은, 멀티미디어 컨텐츠를 사용자에게 제공할 수 있다. 시스템은 비디오 데이터와 오디오 데이터를 별도로 획득하고, 비디오 데이터와 오디오 데이터를 동기화하여 출력할 수 있다. 한편, 오디오/비디오 시스템은, 비디오 신호 경로에 처리 지연을 야기하는 MPEG 디코딩과 같은 다양한 유형의 비디오 처리를 종종 사용한다. 오디오 신호 경로를 비디오 신호 경로에 동기화하기 위해 오디오 신호 경로에 유사한 지연이 반영되어야 했다.

본 개시는 오디오와 비디오 출력을 자동으로 동기화 하기 위한 전자 장치 및 그 제어 방법을 제공하고자 한다.

일 실시예에 따른 전자 장치는, 오디오와 비디오의 출력을 동기화하는 전자 장치로서, 하나 이상의 메모리; 하나 이상의 디스플레이 컴포넌트; 하나 이상의 오디오 컴포넌트; 상기 메모리, 상기 디스플레이 컴포넌트, 및 상기 오디오 컴포넌트 중 적어도 일부와 전기적으로 연결된 하나 이상의 프로세서를 포함한다. 일 실시예에서, 상기 하나 이상의 프로세서는 피드백 회로부와 전기적으로 연결되어, 비디오와 연관된 제1 신호, 오디오와 연관된 제2 신호를 상기 피드백 회로부로 전송할 수 있다. 일 실시예에서, 상기 하나 이상의 프로세서는, 상기 피드백 회로부로부터 수신된 피드백 신호에 기초하여, 상기 제1 신호의 전압 레벨이 전환되는 제1 시점, 및 상기 제2 신호의 전압 레벨이 전환되는 제2 시점 간의 시간 차를 획득할 수 있다. 일 실시예에서, 상기 하나 이상의 프로세서는, 상기 시간 차에 기초하여 상기 오디오 또는 비디오의 출력 타이밍을 제어할 수 있다.

일 실시예에서, 상기 피드백 회로부는, 상기 프로세서의 하나 이상의 GPIO(General Purpose Input/Output) 포트와 전기적으로 연결된 XOR 게이트를 포함할 수 있다.

일 실시예에서, 상기 제1 신호는 제1 GPIO 포트를 통해 상기 피드백 회로부로 전송되고, 상기 제2 신호는 제2 GPIO 포트를 통해 상기 피드백 회로부로 전송되고, 상기 피드백 신호는 제3 GPIO 포트를 통해 상기 피드백 회로부로부터 수신될 수 있다.

일 실시예에서, 상기 피드백 신호의 전압 레벨은, 상기 제1 신호 및 상기 제2 신호의 전압 레벨에 기초하여 결정될 수 있다.

일 실시예에서, 상기 피드백 신호의 전압 레벨은, 상기 제1 신호의 전압 레벨이 전환되는 상기 제1 시점 및 상기 제2 신호의 전압 레벨이 전환되는 상기 제2 시점에 전환될 수 있다.

일 실시예에서, 상기 제1 신호의 전압 레벨은, 하나 이상의 프로세서에 의해, 비디오 신호가 디코딩되는 시점 또는 상기 비디오 신호가 타이밍 컨트롤러나 디스플레이 컴포넌트로 전송되는 시점에 전환될 수 있다.

일 실시예에서, 상기 제2 신호의 전압 레벨은, 하나 이상의 프로세서에 의해, 오디오 신호가 디코딩 되는 시점 또는 상기 오디오 신호가 사운드 증폭부나 오디오 컴포넌트로 전송되는 시점에 전환될 수 있다.

일 실시예에서, 상기 시간 차는, 비디오 신호와 오디오 신호가 디코딩되는 시점 간에 형성되는 제1 딜레이 시간 및 상기 비디오 신호와 상기 오디오 신호가 다른 시스템 컴포넌트로 전송되는 시점 간에 형성되는 제2 딜레이 시간을 포함할 수 있다.

일 실시예에서, 상기 하나 이상의 프로세서는, 상기 제1 딜레이 시간 및 상기 제2 딜레이 시간 중 적어도 하나가 미리 설정된 임계 범위를 벗어나면, 상기 제1 딜레이 시간 및 제2 딜레이 시간 중 적어도 하나가 상기 임계 범위 내로 식별되도록 오디오 또는 비디오의 출력 타이밍을 제어할 수 있다.

일 실시예에서, 상기 하나 이상의 프로세서는, 상기 제2 딜레이 시간이 미리 설정된 임계 범위를 벗어나면, 상기 제1 딜레이 시간 및 상기 제2 딜레이 시간 중 적어도 하나가 상기 임계 범위 내로 식별되도록 오디오 또는 비디오의 출력 타이밍을 제어할 수 있다.

일 실시예에 따른 전자 장치는, 오디오와 비디오의 출력을 동기화하는 전자 장치로서, 하나 이상의 디스플레이 컴포넌트 및 상기 디스플레이 컴포넌트와 전기적으로 연결된 타이밍 컨트롤러; 하나 이상의 오디오 컴포넌트 및 상기 오디오 컴포넌트와 전기적으로 연결된 사운드 증폭부; 상기 타이밍 컨트롤러, 및 상기 사운드 증폭부 중 적어도 일부와 전기적으로 연결된 프로세싱 회로부를 포함한다. 일 실시예에서, 상기 프로세싱 회로부는 피드백 회로부와 전기적으로 연결되어, 비디오와 연관된 제1 신호를 상기 피드백 회로부로 전송하도록 구성된 제1 GPIO 포트, 오디오와 연관된 제2 신호를 상기 피드백 회로부로 전송하도록 구성된 제2 GPIO 포트, 상기 피드백 회로부로부터 피드백 신호를 수신하도록 구성된 제3 GPIO 포트를 포함할 수 있다.

일 실시예에서, 상기 프로세싱 회로부는, 상기 피드백 회로부로부터 수신된 피드백 신호에 기초하여, 상기 제1 신호의 전압 레벨이 전환되는 제1 시점, 및 상기 제2 신호의 전압 레벨이 전환되는 제2 시점 간의 시간 차를 획득할 수 있다.

일 실시예에서, 상기 프로세싱 회로부는, 상기 시간 차에 기초하여 상기 오디오 또는 비디오의 출력 타이밍을 제어할 수 있다.

일 실시예에서, 상기 제1 신호의 전압 레벨은, 하나 이상의 프로세싱 회로부에 의해, 비디오 신호가 디코딩되는 시점 또는 상기 비디오 신호가 타이밍 컨트롤러나 디스플레이 컴포넌트로 전송되는 시점에 전환될 수 있다.

일 실시예에서, 상기 제2 신호의 전압 레벨은, 하나 이상의 프로세싱 회로부에 의해, 오디오 신호가 디코딩 되는 시점 또는 상기 오디오 신호가 사운드 증폭부나 오디오 컴포넌트로 전송되는 시점에 전환될 수 있다.

일 실시예에서, 상기 피드백 회로부는, 상기 제1 내지 제3 GPIO 포트와 전기적으로 연결된 XOR 게이트를 포함할 수 있다.

일 실시예에 따른 전자 장치의 제어 방법은, 오디오와 비디오 출력을 동기화하는 전자 장치의 제어 방법으로서, 하나 이상의 프로세서가 피드백 회로부로 비디오와 연관된 제1 신호, 오디오와 연관된 제2 신호를 전송하는 동작, 피드백 회로부로부터 수신된 피드백 신호에 기초하여 제1 신호의 전압 레벨이 전환되는 제1 시점, 제2 신호의 전압 레벨이 전환되는 제2 시점 간의 시간 차를 획득하는 동작, 상기 시간 차에 기초하여 오디오나 비디오의 출력 타이밍을 제어하는 동작을 포함한다.

일 실시예에 따른 Non-Transitory CRM(Computer Readable Medium)은 하나 이상의 명령어(instructions)을 저장하고, 상기 하나 이상의 명령어는 전자 장치 또는 상기 전자 장치와 커플링된 다른 전자 장치에 구비된 하나 이상의 프로세서에 의해 실행되고, 상기 하나 이상의 명령어는 전술한 전자 장치의 각 동작 및 제어 방법의 각 동작에 상응한다.

본 개시의 일 실시예에 따른 전자 장치는 사용자 입력에 따라 미세조정되지 않더라도 오디오와 비디오 출력 간의 딜레이가 최소화되도록 자동으로 오디오나 비디오 출력 타이밍을 제어할 수 있다.

일 실시예에 따른 전자 장치는 상기 딜레이가 최소화되도록 오디오와 비디오의 디코딩 타이밍을 제어할 수 있다.

일 실시예에 따른 전자 장치는 오디오와 비디오 간의 딜레이, 즉 립 싱크 문제가 식별되면 디스플레이 상에 이를 안내하는 메시지 윈도우를 표시함으로써 사용자 의도에 기반한 립 싱크 문제의 해결을 가능하게 할 수 있다.

본 개시의 예시적 실시예들에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 아니하며, 언급되지 아니한 다른 효과들은 이하의 기재로부터 본 개시의 예시적 실시예들이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 도출되고 이해될 수 있다. 즉, 본 개시의 예시적 실시예들을 실시함에 따른 의도하지 아니한 효과들 역시 본 개시의 예시적 실시예들로부터 당해 기술분야의 통상의 지식을 가진 자에 의해 도출될 수 있다.

도 1 및 도 2는 일 실시예에 따른 전자 장치의 블록도이다.
도 3 내지 도 5는 일 실시예에 따른 파형도이다.
도 6은 일 실시예에 따른 동기화 방법의 순서도이다.
도 7은 일 실시예에 따른 머신-사용자 상호작용에 따른 동기화를 설명하기 위한 예시도이다.
이하의 설명에서 첨부된 도면들이 참조되며, 실시될 수 있는 특정 예들이 도면들 내에서 예시로서 도시된다. 또한, 다양한 예들의 범주를 벗어나지 않으면서 다른 예들이 이용될 수 있고 구조적 변경이 행해질 수 있다.

이하에서는 도면을 참조하여 본 개시의 실시예에 대하여 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 개시는 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면의 설명과 관련하여, 동일하거나 유사한 구성요소에 대해서는 동일하거나 유사한 참조 부호가 사용될 수 있다. 또한, 도면 및 관련된 설명에서는, 잘 알려진 기능 및 구성에 대한 설명이 명확성과 간결성을 위해 생략될 수 있다.

도 1은 일 실시예에 따른 전자 장치의 블록도이다.

본 개시의 일 실시예에 따른 전자 장치(100)는 입력 컴포넌트(160), 프로세서(110), 오디오 컴포넌트(140), 디스플레이 컴포넌트(150), 및 피드백 회로부(180) 중 적어도 일부를 포함할 수 있다.

일 실시예에서, 오디오 컴포넌트(140)는 이를 구동하기 위한 오디오 회로부를 포함할 수 있다. 일 실시예에서, 디스플레이 컴포넌트(150)는 이를 구동하기 위한 디스플레이 회로부를 포함할 수 있다. 오디오 회로부 및/또는 디스플레이 회로부는 프로세싱 회로부와 전기적으로 연결될 수 있다.

일 실시예에서, 하나 이상의 입력 컴포넌트(160)는 외부 장치의 영상이나 음성 신호를 프로세서(110)로 제공할 수 있다. 프로세서(110)는 수신된 외부 A/V 신호를 처리하여 다른 시스템 컴포넌트로 송신할 수 있다. A/V 신호를 수신하는 시스템 컴포넌트는, 예를 들어, 프로세서(110), 오디오 컴포넌트(140), 디스플레이 컴포넌트(150), 또는 피드백 회로부(180)를 포함할 수 있으나, 이에 한정되는 것은 아니다.

일 실시예에서, A/V 신호는, 오디오 신호, 비디오 신호, 또는 그들의 조합으로 이루어질 수 있다.

일 실시예에서, 오디오 신호 및 비디오 신호는 서로 다른 입력 컴포넌트(160)를 통해 입력될 수 있다. 일 실시예에서, 오디오 신호는 제1 입력부, 비디오 신호는 제2 입력부를 통해 입력될 수 있다. 일 실시예에서, 제1 입력부 및 제2 입력부는 서로에 대해 독립적인 컴포넌트로 프로세서(110)와 전기적으로 연결될 수 있다. 한편, 일 실시예에서, A/V 신호는 하나의 입력 컴포넌트(160)를 통해 입력될 수 있다.

일 실시예에서, 프로세서(110)는 오디오 컴포넌트(140) 및/또는 디스플레이 컴포넌트(150)와 전기적으로 연결될 수 있다. 프로세서(110)는 입력 컴포넌트(160)로부터 수신된 A/V 신호를 전처리하여 오디오 컴포넌트(140)로 송신하거나, 수신된 A/V 신호를 오디오 컴포넌트(140)로 송신할 수 있다. 프로세서(110)는 입력 컴포넌트(160)로부터 수신된 A/V 신호를 전처리하여 디스플레이 컴포넌트(150)로 송신하거나, 수신된 A/V 신호를 디스플레이 컴포넌트(150)로 송신할 수 있다.

일 실시예에서, 하나 이상의 프로세서(110)는 컨트롤러를 구성할 수 있다. 일 실시예에서, 컨트롤러는 통신 제어 프로세서, 어플리케이션프로세서, 그래픽 처리 프로세서, 메모리 제어 프로세서, 마이콤(MICOM)과 같은 다양한 프로세서 중 적어도 일부의 집합으로 구성될 수 있다. 일 실시예에서, 하나 이상의 프로세서(110)는 메인 컨트롤러와 타이밍 컨트롤러를 구성할 수 있으며, 해당 컨트롤러(들)에 대해서는 도 2를 참조하여 후술한다.

일 실시예에서, 프로세서(110)는 A/V 신호가 다른 시스템 컴포넌트(예를 들어, 오디오 컴포넌트(140), 디스플레이 컴포넌트(150), 트랜시버 등)로 제공되는 것에 기초하여 하나 이상의 GPIO 신호를 획득할 수 있다.

일 실시예에서, 프로세서(110)는 오디오 신호가 다른 시스템 컴포넌트로 제공되는 것에 기초하여 제1 GPIO 신호를 획득할 수 있다. 일 실시예에서, 프로세서(110)는 비디오 신호가 다른 시스템 컴포넌트로 제공되는 것에 기초하여 제2 GPIO 신호를 획득할 수 있다.

일 실시예에서, 제1 GPIO 신호 및 제2 GPIO 신호 중 적어도 하나는 오디오 컴포넌트(140), 디스플레이 컴포넌트(150), 또는 트랜시버와 같은 시스템 컴포넌트들 중 적어도 일부로부터 수신된 응답 신호에 기초하여 생성될 수 있다.

일 실시예에서, 프로세서(110)는 오디오 컴포넌트(140) 및/또는 디스플레이 컴포넌트(150)로 A/V 신호를 송신할 뿐만 아니라, 오디오 컴포넌트(140)의 회로부 및/또는 디스플레이 컴포넌트(150)의 회로부로부터 A/V 신호의 송신에 관한 응답 신호를 수신할 수도 있다.

일 실시예에서, 응답 신호는 비디오 신호와 오디오 신호 간의 동기화를 위해 이용될 수 있다. 일 실시예에서, 응답 신호는 비디오 신호와 오디오 신호의 출력 시점 간의 지연을 나타내거나, 지연을 식별하기 위해 이용될 수 있다.

일 실시예에서, 제1, 제2 GPIO 신호는 적어도 하나의 GPIO 포트를 통해 본 개시의 일 실시예에 적용되는 피드백 회로부(180)로 제공될 수 있다. 일 실시예에서, GPIO 포트는 프로세서(110)의 적어도 일부로 구성되거나 프로세서(110)와 전기적으로 결합되도록 구성될 수 있다. 일 실시예에서, GPIO 포트는 프로세서(110)에 마련된 핀 형태의 단자로 구성될 수 있다. 일 실시예에서 GPIO 포트는 프로세싱 회로부의 적어도 일부의 전기 단자로 구성될 수 있다.

일 실시예에서, 피드백 회로부(180)는 하나 이상의 XOR 게이트를 포함하거나, 이것으로 구성될 수 있다. 일 실시예에서, 피드백 회로부(180)는 프로세서(110)(또는 프로세싱 회로부)와 전기적으로 연결될 수 있다. 일 실시예에서, 피드백 회로부(180)는 하나 이상의 GPIO 포트를 통해 프로세서(110)와 전기 신호를 송수신할 수 있다. 일 실시예에서 피드백 회로부(180)는, 제1 GPIO 포트를 통해 제1 GPIO 신호를 수신하고, 제2 GPIO 포트를 통해 제2 GPIO 신호를 수신할 수 있다. 제1 GPIO 신호 및 제2 GPIO 신호는 소스 신호(예를 들어, 소스 오디오 데이터, 소스 비디오 데이터)의 속성에 기초하여 구별될 수 있다. 제1 GPIO 신호는 오디오와 연관된 GPIO 신호, 제2 GPIO 신호는 비디오와 연관된 GPIO 신호일 수 있다.

일 실시예에서, XOR 게이트의 제1, 제2 단자는 입력 단자로서, 제1 단자를 통해 제1 GPIO 신호가 입력되고, 제2 단자를 통해 제2 GPIO 신호가 입력될 수 있다. 일 실시예에서, XOR 게이트의 제3 단자는 출력 단자로서, XOR 게이트의 논리 연산 결과를 프로세서(110)로 전송하도록 프로세서(110)와 전기적으로 연결될 수 있다.

일 실시예에서, 제1 GPIO 신호, 제2 GPIO 신호는 하이 레벨 또는 로우 레벨로 제공될 수 있다. 일 실시예에서, 제1 GPIO 신호와 제2 GPIO 신호 각각의 하이 레벨에서의 전압 값과 로우 레벨에서의 전압 값은 동일하거나 상이할 수 있으며, 이에 제한되지 않는다.

일 실시예에서, 입력되는 제1 GPIO 신호 및 제2 GPIO 신호의 전압 레벨(하이 레벨, 또는 로우 레벨)이 상이한 경우, 피드백 회로부(180)는 제1 레벨의 피드백 신호를 출력할 수 있다. 일 실시예에서, 입력되는 제1 GPIO 신호 및 제2 GPIO 신호의 전압 레벨이 동일한 경우, 피드백 회로부(180)는 제2 레벨의 피드백 신호를 출력할 수 있다. 여기서, 제1 레벨과 제2 레벨은 각각 하이 레벨 또는 로우 레벨 중 어느 하나일 수 있으며, 제1 레벨과 제2 레벨은 서로 다른 전압 레벨을 갖는다. 예를 들어, 제1 레벨이 하이 레벨이면 제2 레벨은 로우 레벨로 구현될 수 있다. 예를 들어, 제1 레벨이 로우 레벨이면 제2 레벨은 하이 레벨로 구현될 수 있다.

일 실시예에서, 프로세서(110)는 제1 GPIO 신호와 제2 GPIO 신호의 전압 레벨이 상이하게 유지되는 시간을 식별할 수 있다. 일 실시예에서, 제1 GPIO 신호와 제2 GPIO 신호의 전압 레벨이 상이하게 유지되는 동안 피드백 회로부(180)는 제1 레벨의 피드백 신호(제1 피드백 신호)를 프로세서(110)로 제공한다. 일 실시예에서, 제1 GPIO 신호와 제2 GPIO 신호의 전압 레벨이 동일하게 유지되는 동안 피드백 회로부(180)는 제2 레벨의 피드백 신호(제2 피드백 신호)를 프로세서(110)로 제공한다.

일 실시예에서, 프로세서(110)는 제1 피드백 신호가 수신되는 시점부터 제2 피드백 신호가 수신되는 시점까지의 시간을 식별할 수 있다. 제1 피드백 신호가 수신되는 시점으로부터 제2 피드백 신호가 수신되는 시점까지의 시간은 오디오와 비디오 출력 간의 지연를 야기할 수 있다.

일 실시예에서, 프로세서(110)는 제1 피드백 신호가 수신된 시점으로부터 제2 피드백 신호가 수신되는 시점까지의 시간이 미리 설정된 임계 범위를 벗어나면, 오디오 신호, 비디오 신호 또는 둘 모두에 대한 출력 타이밍 또는 디코딩 타이밍을 제어할 수 있다.

일 실시예에서, 프로세서(110)는 제1 피드백 신호가 수신된 시점으로부터 제2 피드백 신호가 수신되는 시점까지의 시간이 미리 설정된 임계 범위 내이면, 오디오 신호, 비디오 신호 또는 둘 모두에 대한 출력 타이밍 또는 디코딩 타이밍을 현 상태로 유지할 수 있다.

일 실시예에서, 임계 범위는, 소정의 음의 시간 값에서 소정의 양의 시간 값까지의 범위로 설정될 수 있다. 예를 들어, 임계 범위는, -100 ms 내지 600 ms 로 설정될 수 있으나, 이에 한정되는 것은 아니다.

일 실시예에서, 임계 범위는 사용자 설정에 기초하여 변경될 수 있다. 사용자 설정은 전자 장치에 대한 사용자 입력에 기초하여 생성되거나 변경될 수 있다. 사용자 입력은 장치의 적어도 일부로 구성된 입력 장치(예를 들어, 하드키, 터치 스크린 등), 또는 장치와 유선 또는 무선으로 통신 가능한 외부 장치(예를 들어, STB, 리모트 컨트롤러 등)로부터 수신되는 명령에 기초하여 획득될 수 있다.

또한, 일 실시예에서, 임계 범위는 소정의 임계 값으로 설정될 수 있다. 임계 값은 양의 절대 값으로 설정될 수 있다. 임계 값이 적용되는 일 실시예의 경우, 하나 이상의 프로세서(110)는 제1 피드백 신호 및 제2 피드백 신호에 기초하여 식별된 시간 값에 대한 절대 값과 임계 값을 비교할 수 있다. 일 실시예에서, 식별된 시간의 절대 값이 소정의 임계 값 보다 크면, 하나 이상의 프로세서(110)는 식별된 시간의 절대 값이 임계 값 보다 작아질 때까지 오디오 신호, 비디오 신호 또는 둘 모두에 대한 출력 타이밍 또는 디코딩 타이밍을 제어할 수 있다.

도 2는 일 실시예에 따른 전자 장치의 블록도이다.

본 개시의 일 실시예에 따른 전자 장치(200)는 메인 컨트롤러(211), 복수의 GPIO 포트, 사운드 증폭부(241), 오디오 컴포넌트(242), 타이밍 컨트롤러(251), 디스플레이 컴포넌트(252), 피드백 회로부(280) 중 적어도 일부를 포함하거나, 이들로 구성될 수 있다.

일 실시예에서, 컨트롤러는 하나 이상의 프로세서, 또는 그들의 집합으로 구성될 수 있다. 일 실시예에서, 컨트롤러는 메인 컨트롤러(211) 및 타이밍 컨트롤러(251)를 포함할 수 있다. 일 실시예에서, 메인 컨트롤러(211)는 전기적으로 연결된 다른 시스템 컴포넌트들을 제어할 수 있다. 일 실시예에서, 메인 컨트롤러(211)는 전기적으로 연결된 타이밍 컨트롤러(251)를 제어함으로써 전자 장치(200)에 포함된 디스플레이 컴포넌트(252)를 제어할 수 있다.

일 실시예에서, 메인 컨트롤러(211)는 전자 장치를 구동하기 위해 전기적으로 연결된 하나 이상의 시스템 컴포넌트들을 제어할 수 있다. 일 실시예에서, 메인 컨트롤러(211)는 복수의 GPIO 포트, 타이밍 컨트롤러(251), 사운드 증폭부(241)와 전기적으로 연결될 수 있다. 일 실시예에서, 메인 컨트롤러(211)는, 오디오 컴포넌트(242), 디스플레이 컴포넌트(252) 및 피드백 회로부(280)와 전기적으로 연결될 수 있다.

일 실시예에서, 메인 컨트롤러(211)는 오디오와 연관된 제1 GPIO 포트(213), 비디오와 연관된 제2 GPIO 포트(214)를 통해 피드백 회로부(280)로 전기 신호를 제공할 수 있다. 일 실시예에서, 메인 컨트롤러(211)는 제3 GPIO 포트(215)를 통해 피드백 회로부(280)로부터 전기 신호(예를 들어, 피드백 신호)를 수신할 수 있다.

일 실시예에서, 제1 GPIO 포트(213), 제2 GPIO 포트(214)는 각각 제1 GPIO 신호, 제2 GPIO 신호를 피드백 회로부(280)로 전송할 수 있다. 일 실시예에서, 제3 GPIO 포트(215)는 제3 GPIO 신호를 피드백 회로부(280)로부터 수신할 수 있다. 본 개시에서, 제3 GPIO 신호는 피드백 신호로 호칭될 수 있다. 본 개시에서, 피드백 신호는 제1 피드백 신호, 제2 피드백 신호를 포함할 수 있다. 제1 피드백 신호와 제2 피드백 신호는 상이한 전압 레벨을 갖도록 실현될 수 있다.

일 실시예에서, 메인 컨트롤러(211)는 다른 시스템 컴포넌트(예를 들어, 사운드 증폭부(241), 트랜시버(미도시), 타이밍 컨트롤러(251) 등)과 신호, 데이터, 또는 정보를 송수신할 수 있다. 일 실시예에서, 메인 컨트롤러(211)는 다른 시스템 컴포넌트로 오디오 신호, 또는 비디오 신호를 전송할 수 있다.

일 실시예에서, 메인 컨트롤러(211)는 다른 시스템 컴포넌트로 오디오 신호 및/또는 비디오 신호를 전송하는 것에 응답하여 제1 GPIO 신호 또는 제2 GPIO 신호 중 적어도 하나의 전압 레벨을 전환할 수 있다.

일 실시예에서, 메인 컨트롤러(211)는 다른 시스템 컴포넌트로 오디오 신호를 전송하는 것에 응답하여 제1 GPIO 신호의 전압 레벨을 전환할 수 있다. 일 실시예에서, 메인 컨트롤러(211)는 다른 시스템 컴포넌트로 비디오 신호를 전송하는 것에 응답하여 제2 GPIO 신호의 전압 레벨을 전환할 수 있다.

일 실시예에서, 제1 GPIO 신호 및 제2 GPIO 신호 중 적어도 하나는 다른 시스템 컴포넌트로부터 수신된 응답 신호에 기초하여 생성될 수 있다. 본 개시에서, 응답 신호는 메인 컨트롤러(211)가 다른 시스템 컴포넌트(예를 들어, 사운드 증폭부(241), 또는 타이밍 컨트롤러(251))로 전기적인 제어 신호를 전송하는 것에 기초하여, 상기 전기적인 제어 신호를 수신한 다른 시스템 컴포넌트가 메인 컨트롤러(211)로 전송하는 신호를 말한다.

일 실시예에서, 응답 신호는 시스템 컴포넌트의 유형에 따라 제1 응답 신호, 제2 응답 신호와 같이 구분될 수 있다. 예를 들어, 사운드 증폭부(241)로부터 수신되는 응답 신호는 제1 응답 신호로, 타이밍 컨트롤러(251)로부터 수신되는 응답 신호는 제2 응답 신호로 구분될 수 있다.

일 실시예에서, 메인 컨트롤러(211)는 사운드 증폭부(241)로부터 수신된 제1 응답 신호, 타이밍 컨트롤러(251)로부터 수신된 제2 응답 신호를 이용하여 오디오 신호와 비디오 신호 간의 딜레이(delay)를 식별할 수 있다. 이하에서, 응답 신호(들)에 기초한 GPIO 신호의 획득 또는 생성 동작을 설명한다.

일 실시예에서, 메인 컨트롤러(211)는 사운드 증폭부(241)와 전기 신호를 송수신할 수 있다. 일 실시예에서, 메인 컨트롤러(211)는 I2S와 같은 시스템 인터페이스를 통해 사운드 증폭부(241)와 연결될 수 있다. 메인 컨트롤러(211)는 I2S 인터페이스에 기반하여 사운드 증폭부(241)를 제어할 수 있다. 메인 컨트롤러(211)는, 예를 들어, LRCLK(Left Right Clock), BCLK(Bit Clock), SDATA(Serial Data)를 사운드 증폭부(241)로 전송할 수 있다.

일 실시예에서, 사운드 증폭부(241)는 오디오 컴포넌트(242)(예를 들어, 스피커)와 전기적으로 연결될 수 있다. 사운드 증폭부(241)는 오디오 신호의 증폭을 위한 동작을 수행할 수 있다. 사운드 증폭부(241)에 의해 증폭된 신호는 오디오 컴포넌트(242)를 통해 출력될 수 있다. 일 실시예에서, 사운드 증폭부(241)는 오디오 컴포넌트(242)의 적어도 일부로 포함되도록 구성될 수 있다. 일 실시예에서, 사운드 증폭부(241)는 메인 컨트롤러(211)의 적어도 일부로 포함되도록 구성될 수 있다. 일 실시예에서, 메인 컨트롤러(211)와 사운드 증폭부(241)는 일체로 하나의 SoC를 구성할 수 있다.

일 실시예에서, 사운드 증폭부(241)는 오디오 컴포넌트(242)로 증폭된 신호를 전송하는 것과 동시에, 직후에, 또는 직전에 메인 컨트롤러(211)로 응답 신호를 전송할 수 있다. 일 실시예에서, 메인 컨트롤러(211)는 사운드 증폭부(241)로부터 수신된 응답 신호에 기초하여, 제1 GPIO 신호의 전압 레벨을 제어할 수 있다. 일 실시예에서, 메인 컨트롤러(211)는 응답 신호에 기초하여 제1 GPIO 신호의 전압 레벨을 하이 레벨에서 로우 레벨로 전환하거나, 로우 레벨에서 하이 레벨로 전환할 수 있다.

일 실시예에서, 메인 컨트롤러(211)는 타이밍 컨트롤러(251)와 전기 신호를 송수신할 수 있다.

일 실시예에서, 메인 컨트롤러(211)는 Vx1와 같은 시스템 인터페이스를 통해 타이밍 컨트롤러(251)와 연결될 수 있다. 메인 컨트롤러(211)는 Vx1 인터페이스에 기반하여 타이밍 컨트롤러(251)를 제어할 수 있다.

일 실시예에서, 타이밍 컨트롤러(251)는 디스플레이 컴포넌트(252)의 동작을 제어하기 위한 전기 신호를 전송할 수 있다. 예를 들어, 타이밍 컨트롤러(251)는 디스플레이 패널의 구동 드라이버(예를 들어, 소스 드라이버, 게이트 드라이버)의 동작 타이밍을 제어하기 위한 클록 신호를 생성할 수 있다. 타이밍 컨트롤러(251)는 클록 신호를 전술한 소스 드라이버 및 게이트 드라이버로 전송할 수 있다. 디스플레이 컴포넌트(252)(예를 들어, 디스플레이 패널)은 타이밍 컨트롤러(251)로부터 수신된 신호에 기초하여 영상 데이터를 출력할 수 있다.

일 실시예에서, 타이밍 컨트롤러(251)는 디스플레이 컴포넌트(252)의 적어도 일부로 포함되도록 구성될 수 있다. 일 실시예에서, 타이밍 컨트롤러(251)는 메인 컨트롤러(211)의 적어도 일부로 포함되도록 구성될 수 있다. 일 실시예에서, 메인 컨트롤러(211)와 타이밍 컨트롤러(251)는 일체로 하나의 프로세서(도 1의 110)를 구성할 수 있다.

일 실시예에서, 타이밍 컨트롤러(251)는 디스플레이 컴포넌트(252)로 제어 신호를 전송하는 것과 동시에, 직후에, 또는 직전에 메인 컨트롤러(211)로 응답 신호를 전송할 수 있다. 일 실시예에서, 메인 컨트롤러(211)는 타이밍 컨트롤러(251)로부터 수신된 응답 신호에 기초하여, 제2 GPIO 신호의 전압 레벨을 제어할 수 있다. 일 실시예에서, 메인 컨트롤러(211)는 응답 신호에 기초하여 제2 GPIO 신호의 전압 레벨을 하이 레벨에서 로우 레벨로 전환하거나, 로우 레벨에서 하이 레벨로 전환할 수 있다.

본 개시의 일 실시예에 따른 장치는 하나 이상의 트랜시버(미도시)를 통해 외부 장치와 통신할 수 있다. 일 실시예에서, 메인 컨트롤러(211)는 적어도 일부로 트랜시버를 포함하거나, 트랜시버와 전기적으로 연결될 수 있다.

일 실시예에서, 메인 컨트롤러(211)는 외부 장치로 오디오 신호 또는 비디오 신호를 전송하는 것에 응답하여 제1 GPIO 신호를 제어할 수 있다. 일 실시예에서, 메인 컨트롤러(211)는 외부 장치로 오디오 신호를 전송하는 것에 응답하여 제1 GPIO 신호의 전압 레벨을 전환할 수 있다. 일 실시예에서, 메인 컨트롤러(211)는 외부 장치로 비디오 신호를 전송하는 것에 응답하여 제1 GPIO 신호의 전압 레벨을 전환할 수 있다.

일 실시예에서, 메인 컨트롤러(211)는 외부 장치로부터 오디오 신호 또는 비디오 신호를 수신하는 것에 응답하여 제2 GPIO 신호를 제어할 수 있다. 일 실시예에서, 메인 컨트롤러(211)는 외부 장치로부터 오디오 신호를 수신하는 것에 응답하여 제2 GPIO 신호의 전압 레벨을 전환할 수 있다. 일 실시예에서, 메인 컨트롤러(211)는 외부 장치로부터 비디오 신호를 수신하는 것에 응답하여 제2 GPIO 신호의 전압 레벨을 전환할 수 있다.

일 실시예에서, 메인 컨트롤러(211)는 외부 장치로부터 응답 신호를 수신하는 것에 응답하여 제1 GPIO 신호 및 제2 GPIO 신호를 제어할 수 있다. 일 실시예에서, 메인 컨트롤러(211)는 외부 장치로부터 제1 응답 신호를 수신하는 것에 응답하여 제1 GPIO 신호의 전압 레벨을 전환할 수 있다. 일 실시예에서, 메인 컨트롤러(211)는 외부 장치로부터 제2 응답 신호를 수신하는 것에 응답하여 제2 GPIO 신호의 전압 레벨을 전환할 수 있다.

일 실시예에서, 제1, 제2 GPIO 신호는 적어도 하나의 GPIO 포트를 통해 본 개시의 일 실시예에 적용되는 피드백 회로부(280)로 제공될 수 있다. 일 실시예에서, 적어도 하나의 GPIO 포트는 메인 컨트롤러(211)의 적어도 일부로 구성되거나 메인 컨트롤러(211)와 전기적으로 결합되도록 구성될 수 있다. 일 실시예에서, 적어도 하나의 GPIO 포트는 메인 컨트롤러(211)에 마련된 핀 형태의 단자로 구성될 수 있다. 일 실시예에서 적어도 하나의 GPIO 포트는 메인 컨트롤러(211) 회로부의 적어도 일부의 전기 단자로 구성될 수 있다.

일 실시예에서, 피드백 회로부(280)는 하나 이상의 XOR 게이트를 포함하거나, 이것으로 구성될 수 있다. 일 실시예에서, 피드백 회로부(280)는 메인 컨트롤러(211)(또는 프로세싱 회로부)와 전기적으로 연결될 수 있다. 일 실시예에서, 피드백 회로부(280)는 하나 이상의 GPIO 포트를 통해 메인 컨트롤러(211)와 전기 신호를 송수신할 수 있다. 일 실시예에서 피드백 회로부(280)는, 제1 GPIO 포트(213)를 통해 제1 GPIO 신호를 수신하고, 제2 GPIO 포트(214)를 통해 제2 GPIO 신호를 수신할 수 있다. 제1 GPIO 신호 및 제2 GPIO 신호는 소스 신호(예를 들어, 소스 오디오 신호, 소스 비디오 신호)의 속성에 기초하여 구별될 수 있다. 제1 GPIO 신호는 오디오와 연관된 GPIO 신호, 제2 GPIO 신호는 비디오와 연관된 GPIO 신호일 수 있다.

일 실시예에서, XOR 게이트의 제1, 제2 단자는 입력 단자로서, 제1 단자를 통해 제1 GPIO 신호가 입력되고, 제2 단자를 통해 제2 GPIO 신호가 입력될 수 있다. 일 실시예에서, XOR 게이트의 제3 단자는 출력 단자로서, XOR 게이트의 논리 연산 결과를 메인 컨트롤러(211)로 전송하도록 메인 컨트롤러(211)와 전기적으로 연결될 수 있다.

일 실시예에서, 입력되는 제1 GPIO 신호 및 제2 GPIO 신호의 전압 레벨(하이 레벨, 또는 로우 레벨)이 상이한 경우, 피드백 회로부(280)는 제1 레벨의 피드백 신호를 출력할 수 있다. 일 실시예에서, 입력되는 제1 GPIO 신호 및 제2 GPIO 신호의 전압 레벨이 동일한 경우, 피드백 회로부(280)는 제2 레벨의 피드백 신호를 출력할 수 있다. 여기서, 제1 레벨과 제2 레벨은 각각 하이 레벨 또는 로우 레벨 중 어느 하나일 수 있으며, 제1 레벨과 제2 레벨은 서로 다른 전압 레벨을 갖는다. 예를 들어, 제1 레벨이 하이 레벨이면 제2 레벨은 로우 레벨로 구현될 수 있다. 예를 들어, 제1 레벨이 로우 레벨이면 제2 레벨은 하이 레벨로 구현될 수 있다.

일 실시예에서, 메인 컨트롤러(211)는 제1 GPIO 신호와 제2 GPIO 신호의 전압 레벨이 상이하게 유지되는 시간을 식별할 수 있다. 일 실시예에서, 제1 GPIO 제1 GPIO 신호와 제2 GPIO 신호의 전압 레벨이 상이하게 유지되는 동안 피드백 회로부(280)는 제1 레벨의 피드백 신호(제1 피드백 신호)를 메인 컨트롤러(211)로 제공한다. 일 실시예에서, 전압 레벨이 동일하게 유지되는 동안 피드백 회로부(280)는 제2 레벨의 피드백 신호(제2 피드백 신호)를 메인 컨트롤러(211)로 제공한다.

일 실시예에서, 메인 컨트롤러(211)는 제1 피드백 신호가 수신되는 시점부터 제2 피드백 신호가 수신되는 시점까지의 시간을 식별할 수 있다. 제1 피드백 신호가 수신되는 시점으로부터 제2 피드백 신호가 수신되는 시점까지의 시간은 오디오와 비디오 간이 지연을 야기할 수 있다.

일 실시예에서, 메인 컨트롤러(211)는 제1 피드백 신호가 수신된 시점으로부터 제2 피드백 신호가 수신되는 시점까지의 시간이 미리 설정된 임계 범위를 벗어나면, 오디오 신호, 비디오 신호 또는 둘 모두에 대한 출력 타이밍 또는 디코딩 타이밍을 제어할 수 있다.

일 실시예에서, 메인 컨트롤러(211)는 제1 피드백 신호가 수신된 시점으로부터 제2 피드백 신호가 수신되는 시점까지의 시간이 미리 설정된 임계 범위 내이면, 오디오 신호, 비디오 신호 또는 둘 모두에 대한 출력 타이밍 또는 디코딩 타이밍을 현 상태로 유지할 수 있다.

또한, 일 실시예에서, 임계 범위는 소정의 임계 값으로 설정될 수 있다. 임계 값은 양의 절대 값으로 설정될 수 있다. 임계 값이 적용되는 일 실시예의 경우, 메인 컨트롤러(211)는 제1 피드백 신호 및 제2 피드백 신호에 기초하여 식별된 시간 값에 대한 절대 값과 임계 값을 비교할 수 있다. 일 실시예에서, 식별된 시간의 절대 값이 소정의 임계 값 보다 크면, 메인 컨트롤러(211)는 식별된 시간의 절대 값이 임계 값 보다 작아질 때까지 오디오 신호, 비디오 신호 또는 둘 모두에 대한 출력 타이밍 또는 디코딩 타이밍을 제어할 수 있다.

이하 개시에서, 도 3 내지 도 5의 파형도를 참조하여, 도 2의 프로세서, 및 도 3의 메인 컨트롤러가 제1 GPIO 신호 및 제2 GPIO 신호에 기초하여 오디오/비디오 신호의 딜레이를 식별하고, 딜레이가 최소화되도록 제어하는 동작에 대해 보다 상세히 설명한다. 이하의 개시의 '프로세서' 및 '메인 컨트롤러'는 상호 혼용될 수 있다.

일 실시예에서, 프로세서는 제1 GPIO 신호는 오디오와 연관된 GPIO 신호를 나타내고, 제2 GPIO 신호는 비디오와 연관된 GPIO 신호를 나타낸다. 본 개시에서, 제1 GPIO 신호는 “GPIO (Audio)”, 제2 GPIO 신호는 “GPIO (Video)”로 표현할 수 있다.

또한, 제1 GPIO 신호 및 제2 GPIO 신호가 입력됨에 따라 피드백 회로부는 제3 GPIO 신호를 출력할 수 있다. 본 개시에서, 제3 GPIO 신호는 “GPIO (Feedback)”으로 표현할 수 있다. 일 실시예에서, 제3 GPIO 신호는 제1 피드백 신호, 제2 피드백 신호로 언급될 수 있다. 제1 피드백 신호는 제1 레벨의 전압을 갖는 피드백 신호를, 제2 피드백 신호는 제2 레벨의 전압을 갖는 피드백 신호이다.

일 실시예에서, 피드백 회로부는 제1 GPIO 신호 및 제2 GPIO 신호 각각의 전압 레벨에 기초하여 제1 피드백 신호 또는 제2 피드백 신호 중 어느 하나를 출력할 수 있다.

도 3 내지 도 5는 일 실시예에 따른 파형도이다.

일 실시예에서, 제1 GPIO 신호 및 제2 GPIO 신호의 전압 레벨은 데이터가 디코딩 되는 것에 응답하여 전환될 수 있다.

도 3을 참조하면, 비디오 신호는 T1 시점에 디코딩되고, 상기 비디오 신호가 디코딩되는 것(VDE)에 응답하여 제2 GPIO 신호는 전압 레벨이 전환될 수 있다. 도 4에 도시된 바에 의하면, 전압 레벨은 비디오 신호가 디코딩되는 것(VDE)에 응답하여 로우 레벨에서 하이 레벨로 전환된다.

다시 도 3을 참조하면, 오디오 신호는 T2 시점에 디코딩되고, 상기 오디오 신호가 디코딩 되는 것(ADE)에 응답하여 제1 GPIO 신호는 전압 레벨이 전환될 수 있다. 도 4에 도시된 바에 의하면, 전압 레벨은 오디오 신호가 디코딩되는 것(ADE)에 응답하여 로우 레벨에서 하이 레벨로 전환된다.

이에 따라, T1 시점으로부터 T2 시점까지의 시간동안, 제1 GPIO 신호는 로우 레벨로 유지되고, 제2 GPIO 신호는 하이 레벨로 유지될 수 있다. 이러한 T1 시점으로부터 T2 시점까지의 시간은 오디오와 비디오 간의 딜레이를 야기할 수 있으며, 이를 '제1 딜레이 시간(AVD1)'이라 호칭할 수 있다.

일 실시예에서, 프로세서는, 제1 GPIO 신호와 제2 GPIO 신호의 전압 레벨이 상이한 구간, 즉 제1 딜레이 시간이 식별되면, 제1 딜레이 시간의 값에 기초하여 오디오, 비디오, 또는 둘 모두의 디코딩 타이밍(예를 들어, VDE, ADE)을 제어할 수 있다. 일 실시예에서, 프로세서는 제1 딜레이 시간(AVD1)이 식별되면, 제1 딜레이 시간(AVD1)의 값에 기초하여 오디오, 비디오, 또는 둘 모두의 출력 타이밍을 제어할 수 있다.

일 실시예에서, 제1 GPIO 신호 및 제2 GPIO 신호의 전압 레벨은 데이터(예를 들어, 비디오 신호, 오디오 신호)가 출력되는 것(VDO, ADO)에 응답하여 전환될 수 있다.

또한, 일 실시예에서, 제1 GPIO 신호 및 제2 GPIO 신호의 전압 레벨은 다른 시스템 컴포넌트(예를 들어, 사운드 증폭부, 타이밍 컨트롤러, 트랜시버 등)로부터 수신된 응답 신호가 수신되는 것에 응답하여 전환될 수 있다. 이 경우, 응답 신호는 프로세서가 다른 시스템 컴포넌트로 데이터를 전송하는 것에 응답하여 다른 시스템 컴포넌트로부터 수신될 수 있다.

도 4를 참조하면, 프로세서는 T3 시점에 비디오 신호를 전송하거나, 상기 비디오 신호의 전송에 대한 응답 신호를 수신할 수 있다. 일 실시예에서, 비디오 신호를 전송하는 것(VDO), 또는 상기 전송에 관련된 응답 신호를 수신하는 것에 응답하여 제2 GPIO 신호의 전압 레벨이 전환될 수 있다. 도 5에 도시된 바에 의하면, 제2 GPIO 신호의 전압 레벨은 비디오 신호가 전송되거나(VDO), 관련된 응답 신호가 수신되는 것에 응답하여 로우 레벨에서 하이 레벨로 전환된다.

도 4를 참조하면, 프로세서는 T4 시점에 오디오 신호를 전송하거나, 상기 오디오 신호의 전송에 대한 응답 신호를 수신할 수 있다. 일 실시예에서, 오디오 신호가 전송하는 것(ADO), 또는 상기 전송에 관련된 응답 신호를 수신하는 것에 응답하여 제1 GPIO 신호의 전압 레벨이 전환될 수 있다. 도 4에 도시된 바에 의하면, 제1 GPIO 신호의 전압 레벨은 오디오 신호가 전송되거나(ADO), 관련된 응답 신호가 수신되는 것에 응답하여 로우 레벨에서 하이 레벨로 전환된다.

이에 따라, T3 시점으로부터 T4 시점까지의 시간동안, 제1 GPIO 신호는 하이 레벨로 유지되고, 제2 GPIO 신호는 로우 레벨로 유지될 수 있다. 이러한 T3 시점으로부터 T4 시점까지의 시간은 오디오와 비디오 간의 딜레이를 야기할 수 있으며, 이를 '제2 딜레이 시간(AVD2)'이라 호칭할 수 있다.

일 실시예에서, 프로세서는, 제1 GPIO 신호와 제2 GPIO 신호의 전압 레벨이 상이한 구간, 즉 제2 딜레이 시간이 식별되면, 제2 딜레이 시간(AVD2)의 값에 기초하여 오디오, 비디오, 또는 둘 모두의 디코딩 타이밍을 제어할 수 있다. 일 실시예에서, 프로세서는 제2 딜레이 시간(AVD2)이 식별되면, 제2 딜레이 시간(AVD2)에 기초하여 오디오, 비디오, 또는 둘 모두의 출력 타이밍(예를 들어, VDO, ADO)을 제어할 수 있다.

본 개시에서, 오디오 신호(데이터), 또는 비디오 신호(데이터)의 '전송'은 다른 시스템 컴포넌트로 전송하는 것으로서, 오디오 신호(데이터), 또는 비디오 신호(데이터)가 프로세서(또는 메인 컨트롤러)에 의해 '출력'되는 것으로 이해될 수 있다.

도 5를 참조하면, 일 실시예에서, 하나 이상의 프로세서는 제1 딜레이 시간, 제2 딜레이 시간 중 적어도 일부, 또는 전부를 이용하여 디코딩 타이밍(VDE, ADE)이나 출력 타이밍(VDO, ADO)을 제어할 수 있다.

일 실시예에서, 하나 이상의 프로세서는 제1 딜레이 시간(AVD1), 제2 딜레이 시간(AVD2)에 기초하여, 상기 제1, 제2 딜레이 시간(AVD2)이 미리 설정된 임계 범위 내로 식별되도록 오디오, 비디오 또는 둘 모두의 디코딩 타이밍(VDE, ADE), 및/또는 출력 타이밍(VDO, ADO)을 제어할 수 있다.

일 실시예에서, 하나 이상의 프로세서는 제1 딜레이 시간(AVD1), 제2 딜레이 시간(AVD2) 중 적어도 하나라도 미리 설정된 임계 범위를 벗어나면, 하나 이상의 프로세서는 출력되는 오디오와 비디오 간의 딜레이가 미리 설정된 임계 범위 내로 식별되도록 비디오 또는 오디오의 디코딩 타이밍이나 출력 타이밍을 제어할 수 있다.

일 실시예에서, 하나 이상의 프로세서는 제1 딜레이 시간(AVD1), 제2 딜레이 시간(AVD2)의 합이 미리 설정된 임계 범위를 벗어나면, 하나 이상의 프로세서는 출력되는 오디오와 비디오 간의 딜레이가 미리 설정된 임계 범위 내로 식별되도록 비디오 또는 오디오의 디코딩 타이밍(VDE, ADE)이나 출력 타이밍(ADO, VDO)을 제어할 수 있다.

도 6은 일 실시예에 따른 동기화 방법의 순서도이다.

일 실시예에서, 전자 장치의 하나 이상의 프로세서, 또는 메인 컨트롤러는 오디오와 비디오를 동기화 하기 위한 제어 방법을 지원할 수 있다. 전자 장치의 메모리는 상기 제어 방법에 관련된 명령어가 기록된 프로그램을 저장하고, 메모리에 전기적으로 연결된 프로세서 또는 메인 컨트롤러는 명령어에 기초하여 제어 방법을 실현할 수 있다.

동작 610에서, 하나 이상의 프로세서는 GPIO 신호를 피드백 회로부로 전송할 수 있다. 일 실시예에서, GPIO 신호는, 오디오와 연관된 제1 GPIO 신호, 비디오와 연관된 제2 GPIO 신호를 포함할 수 있다. 일 실시예에서, 각각의 GPIO 신호는 프로세서에 마련된 GPIO 포트를 통해 피드백 회로부로 전송될 수 있다. 일 실시예에서, 제1 GPIO 신호는 제1 GPIO 포트, 제2 GPIO 신호는 제2 GPIO 포트를 통해 피드백 회로부로 전송될 수 있다.

동작 620에서, 하나 이상의 프로세서는 피드백 회로부로부터 응답(피드백 신호)를 수신할 수 있다. 피드백 신호는 제1 피드백 신호, 제2 피드백 신호를 포함할 수 있으며, 각각의 피드백 신호는 서로 다른 전압 레벨을 갖는 것으로 구분될 수 있다. 일 실시예에서, 피드백 신호는 제1 GPIO 포트, 제2 GPIO 포트와 다른 제3 GPIO 포트를 통해 수신될 수 있다.

일 실시예에서, 피드백 회로부는 XOR 게이트를 포함할 수 있다. 제1 GPIO 포트, 제2 GPIO 포트는 XOR 게이트의 입력 단자 측에 전기적으로 연결될 수 있고, 제3 GPIO 포트는 XOR 게이트의 출력 단차 측에 전기적으로 연결될 수 있다.

동작 630에서, 하나 이상의 프로세서는 피드백 신호에 기초하여 GPIO 신호들 각각의 전압 레벨이 전환되는 시점의 시간차(딜레이 시간)를 식별할 수 있다. 예를 들어, 프로세서는 제1 피드백 신호가 수신되는 시점부터 제2 피드백 신호가 수신되는 시점까지의 시간을 식별할 수 있다. 제1 피드백 신호가 수신되는 시점으로부터 제2 피드백 신호가 수신되는 시점까지의 시간은 출력 지연을 야기할 수 있다. 일 실시예에서 프로세서는 피드백 신호의 전압 레벨이 전환되는 적어도 두 개의 시점에 기초하여 딜레이 시간을 식별할 수 있다.

동작 640에서, 하나 이상의 프로세서는 시간차가 미리 설정된 임계 범위 내로 식별되도록 오디오, 또는 비디오를 동기화할 수 있다. 일 실시예에서, 프로세서는 시간차가 미리 설정된 임계 범위 내로 식별되도록 오디오 또는 비디오의 디코딩 타이밍을 제어하거나, 출력 타이밍을 제어할 수 있다.

일 실시예에서, 프로세서는 제1 피드백 신호가 수신된 시점으로부터 제2 피드백 신호가 수신되는 시점까지의 시간이 미리 설정된 임계 범위를 벗어나면, 오디오 신호, 비디오 신호 또는 둘 모두에 대한 출력 타이밍 또는 디코딩 타이밍을 제어할 수 있다.

일 실시예에서, 프로세서는 제1 피드백 신호가 수신된 시점으로부터 제2 피드백 신호가 수신되는 시점까지의 시간이 미리 설정된 임계 범위 내이면, 오디오 신호, 비디오 신호 또는 둘 모두에 대한 출력 타이밍 또는 디코딩 타이밍을 현 상태로 유지할 수 있다.

도 7은 일 실시예에 따른 머신-사용자 상호작용에 따른 동기화를 설명하기 위한 예시도이다.

일 실시예에서, 디스플레이 모듈을 구비한 전자 장치는 디스플레이 상에 비디오-오디오의 동기화를 위한 유저 인터페이스 표현(User Interface Representation)을 표시할 수 있다.

도 7의 (a)를 참조하면, 일 실시예에서, 전자 장치가 디스플레이 상에 멀티미디어 컨텐츠(710)의 출력을 유지하는 동안, 하나 이상의 프로세서는 적어도 주기적으로, 또는 적어도 계속적으로 오디오와 비디오 간의 제1, 제2 딜레이 시간(도 3 내지 도 5 참조)을 식별할 수 있다.

도 7의 (b)를 참조하면, 일 실시예에서, 하나 이상의 프로세서는 제1, 제2 딜레이 시간, 또는 제1, 제2 딜레이 시간의 합과 미리 설정된 임계 범위를 비교할 수 있다. 하나 이상의 프로세서는 비교 결과 임계 범위를 벗어난 것으로 식별되면, 동기화 안내 메시지(720b)를 표시할 수 있다. 동기화 안내 메시지는, 예를 들어, “Sync를 조절하시겠습니까? YES/NO”와 같은 텍스트 메시지를 포함할 수 있다.

도 7의 (c)를 참조하면, 일 실시예에서, 전자 장치는 동기화 안내 메시지(720b)에 대한 사용자 입력이 수신되는 것에 응답하여 딜레이 상태 정보를 질의하는 메시지(720c)를 디스플레이 상에 표시할 수 있다. 상태 정보를 질의하는 메시지(720c)는, 예를 들어, “음성이 영상보다 늦게 들리십니까? YES/NO”와 같은 텍스트 메시지를 포함할 수 있다. YES를 선택하는 입력이 수신되면, 하나 이상의 프로세서는 오디오 출력이 비디오 출력보다 지연되는 것으로 식별할 수 있다. NO를 선택하는 입력이 수신되면, 하나 이상의 프로세서는 비디오 출력이 오디오 출력보다 지연되는 것으로 식별할 수 있다. 본 개시의 일 실시예에 따르면, 피드백 회로부는 오디오 출력과 비디오 출력 간의 딜레이 시간을 측정할 수 있을 뿐, 어느 것이 중 지연되어 출력되는지 식별하기 어려우나, 이처럼 사용자의 입력에 기초하여 지연되는 요소를 식별할 수 있다.

한편, 사용자 입력은 외부 장치(예를 들어, 사용자 단말, 리모트 컨트롤러 등)에 의해 입력되거나, 전자 장치에 구비된 별도의 입력 장치(예를 들어, 하드키, 터치 스크린)에 의해 입력될 수 있으나, 이에 한정되는 것은 아니다.

도 7의 (d)를 참조하면, 일 실시예에서, 하나 이상의 프로세서는 오디오 또는 비디오의 디코딩 타이밍이나 출력 타이밍의 제어가 완료되는 것에 응답하여 싱크 완료 메시지(720d)를 디스플레이 상에 표시할 수 있다. 싱크 완료 메시지(720d)는, 예를 들어, “Sync 조절을 마쳤습니다”와 같은 텍스트 메시지를 포함할 수 있다.

본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 디스플레이 장치, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.

이로 제한되는 것은 아니나, 본 개시의 일 실시예에 따른 전자 장치는, 프로세서, 메모리, 트랜시버, 오디오 컴포넌트, 디스플레이 컴포넌트, 및/또는 입력 컴포넌트 중 적어도 일부를 포함한다.

일 실시예에서, 하나 이상의 프로세서는, 장치의 동작을 지원하기 위한 저장 및 프로세싱 회로부를 포함할 수 있다. 저장 및 프로세싱 회로부는 비휘발성 메모리(예를 들어, 플래시 메모리, 또는 SSD(Solid State Drive)를 형성하도록 구성된 다른 전기적 프로그래밍 가능한 ROM), 휘발성 메모리(예를 들어, 정적 또는 동적 RAM) 등과 같은 스토리지를 포함할 수 있다. 프로세서 내의 프로세싱 회로부는 전자 장치의 동작을 제어하는 데 사용될 수 있다. 프로세싱 회로부는 하나 이상의 마이크로프로세서(들), 마이크로제어기(들), 디지털 신호 프로세서(들), 기저대역 프로세서(들), 전력 관리 섹션(들), 오디오 칩(들), 주문형 집적 회로(들) 등에 기초할 수 있다. 이하에서 설명되는 트랜시버 및 메모리는 프로세서의 일 실시예로서 프로세서의 적어도 일부로서 특유의 기능 또는 동작을 수행하는 기능적 요소로 제공되거나, 독립적인 기능 또는 동작을 수행하는 주체로서 별개의 하드웨어 구성요소로 제공될 수도 있다.

일 실시예에서, 하나 이상의 메모리는 본 개시에서 예시적으로 설명된 방법들 및/또는 절차들 중 임의의 것에 대응하거나 이들을 포함하는 동작들을 포함하는, 장치의 프로토콜, 구성, 제어 및 다른 기능들에서 사용되는 변수들을 저장하기 위해 하나 이상의 프로세서에 대한 메모리 영역을 포함할 수 있다. 나아가 메모리는 비휘발성 메모리, 휘발성 메모리, 또는 이들의 조합을 포함할 수 있다. 더욱이 메모리는 하나 이상의 포맷들의 착탈식 메모리 카드들(예를 들어, SD 카드, 메모리 스틱, 콤팩트 플래시 등)이 삽입 및 제거될 수 있게 하는 메모리 슬롯과 인터페이싱할 수 있다.

일 실시예에서 트랜시버는 무선 통신 모듈 또는 RF 모듈을 포함할 수 있다. 무선 통신 모듈은, 예를 들면, Wi-Fi, BT, GPS 또는 NFC를 포함할 수 있다. 예를 들면, 무선 통신 모듈은 무선 주파수를 이용하여 무선 통신 기능을 제공할 수 있다. 추가적으로 또는 대체적으로, 무선 통신 모듈은 장치(100)를 네트워크(예: Internet, LAN, WAN, telecommunication network, cellular network, satellite network, POTS 또는 5G network 등)와 연결시키기 위한 네트워크 인터페이스 또는 모뎀 등을 포함할 수 있다. RF 모듈은 데이터의 송수신, 예를 들면, RF 신호 또는 호출된 전자 신호의 송수신을 담당할 수 있다. 일 례로, RF 모듈는 PAM(power amp module), 주파수 필터(frequency filter) 또는 LNA(low noise amplifier) 등을 포함할 수 있다. 또한, RF 모듈은 무선통신에서 자유공간상의 전자파를 송수신하기 위한 부품, 예를 들면, 도체 또는 도선 등을 더 포함할 수 있다.

일 실시예에서 오디오 컴포넌트는, 미디어 컨텐츠의 음성, 음악과 같은 소리를 출력하기 위한 전자 모듈, 또는 전자 장치이다. 일 실시예에서 오디오 컴포넌트는 주변기기 인터페이스로부터 오디오 데이터를 수신할 수 있다. 수신된 오디오 데이터는 전기 신호로 변환되어 스피커로 전송된다. 스피커는 전기 신호를 인간이 들을 수 있는 음파로 변환하여 출력한다. 오디오 컴포넌트는, 예를 들어, 리시버, 스피커, 버저 등이 포함될 수 있으나, 이에 한정되는 것은 아니다.

일 실시예에서 디스플레이 컴포넌트는, 영상 또는 이미지를 출력하기 위한 전자 모듈, 또는 전자 장치이다. 디스플레이 컴포넌트는, 예를 들어, 싱글 디스플레이 패널, 또는 멀티 디스플레이 패널을 포함한다. 싱글 디스플레이 패널을 구비하는 경우, 장치는 하나의 디스플레이 화면을 출력할 수 있다. 멀티 디스플레이 패널을 구비하는 경우, 장치는 2 이상의 디스플레이 패널의 출력이 조합된 형태로서의 통합 화면을 출력할 수 있다. 한편, 싱글 디스플레이 패널이 구비된 경우에도 하나의 출력 화면에 복수의 윈도우가 포함될 수도 있으므로, 하나의 출력은 하나의 윈도우 한정될 것은 아니다. 일 실시예에서, 멀티 디스플레이 패널은, 예를 들어, TV 장치, 모니터 장치, MR 장치, AR 장치, 또는 VR 장치에 구비될 수 있다. 일 구현예에서, MR 장치, AR 장치, 또는 VR 장치에 구비되는 경우, 멀티 디스플레이 패널은 각각의 눈에 대해 MR, AR, 또는 VR 컨텐츠를 제공할 수 있다.

일 실시예에서, 하나 이상의 디스플레이 컴포넌트은 사용자 인터페이스를 제시하도록 구성된다. 일 구현예들에서, 하나 이상의 디스플레이 컴포넌트는 홀로그래픽, 디지털 광 프로세싱(DLP, Digital Light Processing), 액정 디스플레이(LCD, Liquid Crystal Display), 실리콘 액정(LcoS, Liquid Crystal on Silicon), 유기 발광 전계 효과 트랜지스터(OLET, Organic Light Emitting Transistor), 유기 발광 다이오드(OLED, Organic Light Emitting Diode), 표면-전도 전자-방출기 디스플레이(SED, Surface-conduction Electron-emitter Display), 전계-방출 디스플레이(FED, Field Emission Display), 양자점 발광 다이오드(QD-LED, Quantum Dot Light Emitting Diode), 마이크로-전자-기계 시스템(MEMS, MicroElectroMechanical Mystem), 또는 유사 디스플레이 유형들에 대응한다. 일 구현예들에서, 하나 이상의 디스플레이 컴포넌트(150)은 회절, 반사, 편광, 홀로그래픽 등 도파관 디스플레이에 대응한다.

일 실시예에서 입력 컴포넌트는 사용자의 입력을 수신하기 위한 사용자 입력 컴포넌트를 포함한다. 사용자 입력 컴포넌트는 사용자의 입력을 수신하기 위한 전자 모듈, 또는 전자 장치이다. 사용자 입력 컴포넌트는, 예를 들어, 키패드, 버튼, 터치 패드, 또는 터치 스크린을 포함할 수 있으나, 이에 한정되는 것은 아니다. 일 실시예에서, 사용자는 원격 제어 장치를 이용하여 본 개시의 일 실시예에 따른 장치와 관련된 제어 명령을 입력할 수 있다.

일 실시예에서 입력 컴포넌트는 A/V 입력을 수신하기 위한 A/V 입력부를 포함한다. A/V 입력부는 외부 장치의 영상이나 음성 신호를 본 개시의 일 실시예에 따른 장치로 제공할 수 있다. A/V 입력부는, 예를 들어, USB 단자, CVBS(Composite Video Banking Sync) 단자, 컴포넌트 단자, S-비디오 단자(아날로그), DVI(Digital Visual Interface) 단자, HDMI(High Definition Multimedia Interface) 단자, RGB 단자, D-SUB 단자 등을 포함할 수 있으나, 이에 한정되는 것은 아니다.

일 실시예에서, 하나 이상의 프로세서, 하나 이상의 메모리, 하나 이상의 트랜시버, 하나 이상의 오디오 컴포넌트, 하나 이상의 디스플레이 컴포넌트, 및/또는 하나 이상의 입력 컴포넌트는, 각각 하나 이상의 버스에 의해 상호 연결될 수 있다. 일 실시예에서, 하나 이상의 버스는 시스템 컴포넌트들 간의 통신을 상호연결하거나 제어하는 회로부를 포함한다.

본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 예를 들면, 단수로 표현된 구성요소는 문맥상 명백하게 단수만을 의미하지 않는다면 복수의 구성요소를 포함하는 개념으로 이해되어야 한다. 본 문서에서 사용되는 '및/또는'이라는 용어는, 열거되는 항목들 중 하나 이상의 항목에 의한 임의의 가능한 모든 조합들을 포괄하는 것임이 이해되어야 한다. 본 개시에서 사용되는 '포함하다,' '가지다,' '구성되다' 등의 용어는 본 개시 상에 기재된 특징, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것일 뿐이고, 이러한 용어의 사용에 의해 하나 또는 그 이상의 다른 특징들이나 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하려는 것은 아니다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나", "A, B 또는 C", "A, B 및 C 중 적어도 하나", 및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다.

본 문서의 다양한 실시예들에서 사용된 용어 "~부" 또는 "~모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. "~부" 또는 "~모듈"은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일 실시예에 따르면, "~부" 또는 "~모듈"은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.

본 문서의 다양한 실시예들에서 사용된 용어 “~할 경우”는 문맥에 따라 “~할 때”, 또는 “~할 시” 또는 “결정하는 것에 응답하여” 또는 “검출하는 것에 응답하여”를 의미하는 것으로 해석될 수 있다. 유사하게, “~라고 결정되는 경우” 또는 “~이 검출되는 경우”는 문맥에 따라 “결정 시” 또는 “결정하는 것에 응답하여”, 또는 “검출 시” 또는 “검출하는 것에 응답하여”를 의미하는 것으로 해석될 수 있다.

본 문서를 통해 설명된 전자 장치(100, 200)에 의해 실행되는 프로그램은 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 프로그램은 컴퓨터로 읽을 수 있는 명령어들을 수행할 수 있는 모든 시스템에 의해 수행될 수 있다.

소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령어(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로 (collectively) 처리 장치를 명령할 수 있다. 소프트웨어는, 컴퓨터로 읽을 수 있는 저장 매체(computer-readable storage media)에 저장된 명령어를 포함하는 컴퓨터 프로그램으로 구현될 수 있다. 컴퓨터가 읽을 수 있는 저장 매체로는, 예를 들어 마그네틱 저장 매체(예컨대, ROM(Read-Only Memory), RAM(Random-Access Memory), 플로피 디스크, 하드 디스크 등) 및 광학적 판독 매체(예컨대, 시디롬(CD-ROM), 디브이디(DVD: Digital Versatile Disc)) 등이 있다. 컴퓨터가 읽을 수 있는 저장 매체는 네트워크로 연결된 컴퓨터 시스템들에 분산되어, 분산 방식으로 컴퓨터가 판독 가능한 코드가 저장되고 실행될 수 있다. 컴퓨터 프로그램은 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.

다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.

Claims

오디오와 비디오의 출력을 동기화하는 전자 장치에 있어서,
하나 이상의 메모리;
하나 이상의 디스플레이 컴포넌트;
하나 이상의 오디오 컴포넌트;
상기 메모리, 상기 디스플레이 컴포넌트, 및 상기 오디오 컴포넌트 중 적어도 일부와 전기적으로 연결된 하나 이상의 프로세서를 포함하고,
상기 하나 이상의 프로세서는 피드백 회로부와 전기적으로 연결되어, 비디오와 연관된 제1 신호, 오디오와 연관된 제2 신호를 상기 피드백 회로부로 전송하고,
상기 피드백 회로부로부터 수신된 피드백 신호에 기초하여, 상기 제1 신호의 전압 레벨이 전환되는 제1 시점, 및 상기 제2 신호의 전압 레벨이 전환되는 제2 시점 간의 시간 차를 획득하고,
상기 시간 차에 기초하여 상기 오디오 또는 비디오의 출력 타이밍을 제어하는, 전자 장치.
제1항에 있어서,
상기 피드백 회로부는, 상기 프로세서의 하나 이상의 GPIO(General Purpose Input/Output) 포트와 전기적으로 연결된 XOR 게이트를 포함하는, 전자 장치.
제2항에 있어서,
상기 제1 신호는 제1 GPIO 포트를 통해 상기 피드백 회로부로 전송되고,
상기 제2 신호는 제2 GPIO 포트를 통해 상기 피드백 회로부로 전송되고,
상기 피드백 신호는 제3 GPIO 포트를 통해 상기 피드백 회로부로부터 수신되는, 전자 장치.
제2항에 있어서,
상기 피드백 신호의 전압 레벨은, 상기 제1 신호 및 상기 제2 신호의 전압 레벨에 기초하여 결정되는, 전자 장치.
제2항에 있어서,
상기 피드백 신호의 전압 레벨은, 상기 제1 신호의 전압 레벨이 전환되는 상기 제1 시점 및 상기 제2 신호의 전압 레벨이 전환되는 상기 제2 시점에 전환되는, 전자 장치.
제1항에 있어서,
상기 제1 신호의 전압 레벨은, 하나 이상의 프로세서에 의해, 비디오 신호가 디코딩되는 시점 또는 상기 비디오 신호가 타이밍 컨트롤러나 디스플레이 컴포넌트로 전송되는 시점에 전환되는, 전자 장치.
제1항에 있어서,
상기 제2 신호의 전압 레벨은, 하나 이상의 프로세서에 의해, 오디오 신호가 디코딩 되는 시점 또는 상기 오디오 신호가 사운드 증폭부나 오디오 컴포넌트로 전송되는 시점에 전환되는, 전자 장치.
제1항에 있어서,
상기 시간 차는,
비디오 신호와 오디오 신호가 디코딩되는 시점 간에 형성되는 제1 딜레이 시간 및 상기 비디오 신호와 상기 오디오 신호가 다른 시스템 컴포넌트로 전송되는 시점 간에 형성되는 제2 딜레이 시간을 포함하는, 전자 장치.
제8항에 있어서,
상기 하나 이상의 프로세서는,
상기 제1 딜레이 시간 및 상기 제2 딜레이 시간 중 적어도 하나가 미리 설정된 임계 범위를 벗어나면, 상기 제1 딜레이 시간 및 제2 딜레이 시간 중 적어도 하나가 상기 임계 범위 내로 식별되도록 오디오 또는 비디오의 출력 타이밍을 제어하는, 전자 장치.
제8항에 있어서,
상기 하나 이상의 프로세서는,
상기 제2 딜레이 시간이 미리 설정된 임계 범위를 벗어나면, 상기 제1 딜레이 시간 및 상기 제2 딜레이 시간 중 적어도 하나가 상기 임계 범위 내로 식별되도록 오디오 또는 비디오의 출력 타이밍을 제어하는, 전자 장치.
오디오와 비디오의 출력을 동기화하는 전자 장치에 있어서,
하나 이상의 디스플레이 컴포넌트 및 상기 디스플레이 컴포넌트와 전기적으로 연결된 타이밍 컨트롤러;
하나 이상의 오디오 컴포넌트 및 상기 오디오 컴포넌트와 전기적으로 연결된 사운드 증폭부;
상기 타이밍 컨트롤러, 및 상기 사운드 증폭부 중 적어도 일부와 전기적으로 연결된 프로세싱 회로부를 포함하고,
상기 프로세싱 회로부는 피드백 회로부와 전기적으로 연결되어, 비디오와 연관된 제1 신호를 상기 피드백 회로부로 전송하도록 구성된 제1 GPIO 포트, 오디오와 연관된 제2 신호를 상기 피드백 회로부로 전송하도록 구성된 제2 GPIO 포트, 상기 피드백 회로부로부터 피드백 신호를 수신하도록 구성된 제3 GPIO 포트를 포함하는, 전자 장치.
제11항에 있어서,
상기 프로세싱 회로부는,
상기 피드백 회로부로부터 수신된 피드백 신호에 기초하여, 상기 제1 신호의 전압 레벨이 전환되는 제1 시점, 및 상기 제2 신호의 전압 레벨이 전환되는 제2 시점 간의 시간 차를 획득하고,
상기 시간 차에 기초하여 상기 오디오 또는 비디오의 출력 타이밍을 제어하는, 전자 장치.
제11항에 있어서,
상기 제1 신호의 전압 레벨은, 하나 이상의 프로세싱 회로부에 의해, 비디오 신호가 디코딩되는 시점 또는 상기 비디오 신호가 타이밍 컨트롤러나 디스플레이 컴포넌트로 전송되는 시점에 전환되는, 전자 장치.
제11항에 있어서,
상기 제2 신호의 전압 레벨은, 하나 이상의 프로세싱 회로부에 의해, 오디오 신호가 디코딩 되는 시점 또는 상기 오디오 신호가 사운드 증폭부나 오디오 컴포넌트로 전송되는 시점에 전환되는, 전자 장치.
제11항에 있어서,
상기 피드백 회로부는, 상기 제1 내지 제3 GPIO 포트와 전기적으로 연결된 XOR 게이트를 포함하는, 전자 장치.