KR20240005175A

KR20240005175A - 멀티 채널 신호의 동기화 방법, 전원 모듈, 전자 기기 및 전원 기기

Info

Publication number: KR20240005175A
Application number: KR1020237044428A
Authority: KR
Inventors: 후후 하오; 위에 왕
Original assignee: 리골 테크놀로지스 컴퍼니 리미티드
Priority date: 2021-05-28
Filing date: 2022-05-25
Publication date: 2024-01-11
Also published as: EP4350962A4; KR102724983B1; WO2022247852A1; JP7484029B1; EP4350962A1; US20240106437A1; CN113285579A; JP2024523152A; CN113285579B

Abstract

멀티 채널 신호의 동기화 방법, 전원 모듈, 전자 기기 및 전원 기기에 있어서, 멀티 채널 신호의 동기화 방법에서, 전원 제1 모듈(700)을 통해 복수 개의 서로 격리된 전원 제2 모듈(800)을 연결하고, 사용자가 입력한 총 데이터 정보에 따라, 각 전원 제2 모듈(800)에 타깃 데이터 정보 및 타깃 시간 길이를 할당하고, 다음 전원 제1 모듈(700)을 통해 각 전원 제2 모듈(800)에 클록 신호를 동기 송신함으로써, 각 전원 제2 모듈(800)을 트리거하여 타깃 데이터 정보에 대응되는 데이터 신호를 동기 출력하도록 하고, 데이터 신호의 출력 시간 길이가 타깃 시간 길이와 동일하도록 제어한다.

Description

멀티 채널 신호의 동기화 방법, 전원 모듈, 전자 기기 및 전원 기기

본 출원은 2021년05월28에 출원된, 출원 번호가 202110590872.8이고, 명칭이 "멀티 채널 신호의 동기화 방법, 전원 모듈, 전자 기기 및 전원 기기"인 중국 특허 출원의 우선권을 주장하며, 여기서 그 전문은 참조로서 인용된다.

본 출원은 전원 기술분야에 관한 것이며, 특히 신호 동기화 방법, 전원 모듈, 전자 기기 및 전원 기기에 관한 것이다.

멀티 채널 신호 동기 출력은 다용도를 구현할 수 있고, 예를 들어 멀티 채널에 의해 출력되는 데이터 신호가 전압 또는 전류 신호일 경우, 멀티 채널 신호 출력은 멀티 채널의 전원 출력에 해당된다. 멀티 채널 전원에서 각 채널은 상대적으로 격리되므로, 동기화를 어떻게 구현할 지는 본 분야의 핵심적 과제로 되었다.

현재, 멀티 채널 전원의 동기화 방법은, 일반적으로 각 채널 출력 기기에 대응되게 출력되는 데이터 신호를 수집한 후, 각 채널 출력 기기의 연장 파라미터를 결정해야 하고, 각 채널의 데이터 신호가 동기 출력되는 목적에 도달할기 위해 연장 조정을 각각 수행하며, 즉 테스트 결과에 따라 각 채널 출력 기기에 대응되는 연장 파라미터를 조정하여야 한다. 상기 동기화 방법의 개발 비용은 비교적 높고, 개발 주기 또한 비교적 길다.

이에 감안하여, 본 출원의 실시예는 배경 기술에 존재하는 적어도 하나의 문제를 해결하기 위해 멀티 채널 신호의 동기화 방법, 전원 모듈, 전자 기기 및 전원 기기를 제공한다.

제1 측면에 있어서, 본 출원의 실시예에 제공하는 멀티 채널 신호의 동기화 방법은, 전원 제1 모듈에 적용되고, 상기 전원 제1 모듈은 적어도 두 개의 서로 격리된 전원 제2 모듈과 서로 연결되며, 상기 방법은,

사용자가 미리 입력한 총 데이터 정보에 따라, 각 전원 제2 모듈에 타깃 데이터 정보 및 타깃 시간 길이를 할당하는 단계; 및

각 상기 전원 제2 모듈에 클록 신호를 동기 송신하고, 각 상기 전원 제2 모듈을 트리거하여 상기 타깃 데이터 정보에 대응되는 데이터 신호를 출력하도록 하되, 상기 데이터 신호의 출력 시간 길이는 상기 타깃 시간 길이와 동일한 단계를 포함한다.

제2 측면에 있어서, 본 출원의 실시예에서 제공하는 멀티 채널 신호의 동기화 방법은, 전원 제2 모듈에 적용되고, 적어도 두 개의 상기 전원 제2 모듈은 서로 격리되며 모두 전원 제1 모듈에 연결되고, 상기 방법은,

상기 전원 제1 모듈에 의해 송신된 타깃 데이터 정보 및 타깃 시간 길이를 수신하는 단계; 및

상기 전원 제1 모듈에 의해 송신된 클록 신호를 다른 상기 전원 제2 모듈과 동기 수신하고, 상기 클록 신호가 트리거될 경우, 상기 타깃 데이터 정보에 대응되는 데이터 신호를 출력하며, 상기 클록 신호에 따라, 상기 데이터 신호의 출력 시간 길이가 상기 타깃 시간 길이와 동일하도록 제어하는 단계를 포함한다.

제3 측면에 있어서, 본 출원의 실시예에서는 전원 모듈을 제공하고, 상기 전원 모듈은 전원 제1 모듈을 포함하고, 상기 전원 제1 모듈은 복수 개의 서로 격리된 전원 제2 모듈과 서로 연결되며, 상기 전원 제1 모듈은,

사용자가 미리 입력한 총 데이터 정보에 따라, 각 상기 전원 제2 모듈에 타깃 데이터 정보 및 타깃 시간 길이를 할당하도록 구성된 할당 모듈; 및

각 상기 전원 제2 모듈에 클록 신호를 동기 송신하고, 각 상기 전원 제2 모듈을 트리거하여 상기 타깃 데이터 정보에 대응되는 데이터 신호를 출력하도록 하되, 상기 데이터 신호의 출력 시간 길이는 상기 타깃 시간 길이와 동일하도록 구성된 트리거 모듈을 포함한다.

제4 측면에 있어서, 본 출원의 실시예에서 제공하는 전자 기기는 메모리, 프로세서 및 상기 메모리에 저장되고 상기 프로세서에서 작동 가능한 컴퓨터 프로그램을 포함하며, 상기 컴퓨터 프로그램이 상기 프로세서에 의해 실행될 경우 상기 임의의 하나의 방법의 단계를 구현한다.

제5 측면에 있어서, 본 출원의 실시예에서는 컴퓨터 판독 가능한 저장 매체를 제공하며, 상기 컴퓨터 판독 가능한 저장 매체에는 컴퓨터 프로그램이 저장되어 있고, 상기 컴퓨터 프로그램이 상기 프로세서에 의해 실행될 경우 상기 임의의 하나의 방법의 단계를 구현한다.

제6 측면에 있어서, 본 출원의 실시예에서 제공하는 전원 기기는, 위에서 서술한 전원 모듈, 및 상기 전원 모듈 중의 상기 전원 제1 모듈에 연결된 전원 제2 모듈을 포함하고; 상기 전원 제1 모듈은 마이크로 프로세서 플레이트를 포함하고, 상기 전원 제2 모듈은 서브 채널 플레이트를 포함하며, 상기 서브 채널 플레이트는 직렬 인터페이스, 프로그래밍 가능한 논리 게이트 어레이(FPGA) 칩, 디지털 아날로그 변환기(DAC), 아날로그 디지털 변환기(ADC), 저장 유닛 및 격리 전원을 포함하고, 상기 마이크로 프로세서는 상기 직렬 인터페이스를 통해 데이터를 서브 채널 플레이트로 전송한다.

본 출원의 실시예에서 제공하는 멀티 채널 신호의 동기화 방법, 전원 모듈, 전자 기기 및 전원 기기에 있어서, 전원 제1 모듈을 통해 복수 개의 서로 격리된 전원 제2 모듈 기기를 연결하고, 사용자가 입력한 총 데이터 정보에 따라, 각 전원 제2 모듈에 타깃 데이터 정보 및 타깃 시간 길이를 할당하고, 다음 전원 제1 모듈을 통해 각 전원 제2 모듈에 클록 신호를 동기 송신함으로써, 각 전원 제2 모듈을 트리거하여 타깃 데이터 정보에 대응되는 데이터 신호를 동기 출력하도록 하고, 데이터 신호의 출력 시간 길이가 타깃 시간 길이와 동일하도록 제어하며, 이로써 각 전원 제2 모듈에 의해 출력된 데이터 신호가 동기화되도록 유지하는 것을 구현한다. 종래 기술에서 각 전원 기기의 테스트 결과에 따라 각 전원 기기의 연장 파라미터를 조정하는 것에 비해, 본 출원의 실시예에서 제공하는 멀티 채널 신호의 동기화 방법은, 매 번 동기화할 경우 모두 테스트할 필요가 없어, 멀티 채널 신호의 동기화 비용 및 동기화 조정 시간을 줄인다.

여기서 설명하는 도면은 본 출원에 대한 추가적인 이해를 제공하기 위한 것이고, 본 출원의 일부분을 구성하며, 본 출원의 예시적 실시예 및 그 설명은 본 출원을 해석하기 위한 것일 뿐, 본 출원에 대한 적합하지 않은 한정을 구성하지 않는다. 도면에서,
도 1은 본 출원의 실시예 중 첫 번째 타입의 멀티 채널 신호의 동기화 방법의 흐름도이고;
도 2는 본 출원의 실시예 중 두 번째 타입의 멀티 채널 신호의 동기화 방법의 흐름도이며;
도 3은 본 출원의 실시예 중 세 번째 타입의 멀티 채널 신호의 동기화 방법의 흐름도이고;
도 4는 본 출원의 실시예 중 네 번째 타입의 멀티 채널 신호의 동기화 방법의 흐름도이며;
도 5는 본 출원의 실시예 중 다섯 번째 타입의 멀티 채널 신호의 동기화 방법의 흐름도이고;
도 6은 본 출원의 실시예 중 여섯 번째 타입의 멀티 채널 신호의 동기화 방법의 흐름도이며;
도 7은 본 출원의 실시예 중 전원 모듈의 모듈 예시도이고;
도 8은 본 출원의 실시예 중 전원 모듈의 모듈 예시도이며;
도 9는 본 출원의 실시예 중 전원 기기의 작동 흐름 예시도이다.

본 출원의 목적, 기술 방안 및 장점을 더욱 명확하게 하기 위해, 아래에 본 출원의 구체적인 실시예 및 상응한 도면을 결합하여 본 출원의 기술방안에 대해 명확하고 완정한 설명을 수행한다. 물론, 설명한 실시예는 단지 본 발명의 일부 실시예일 뿐 모든 실시예가 아니다. 본 출원의 실시예에 기반하여 본 기술분야에서 통상의 지식을 가진 자들이 창의적 노동을 부여하지 않고 획득한 모든 기타 실시예는 모두 본 출원의 보호범위에 속한다.

여기서 사용한 용어의 목적은 다만 구체적인 실시예를 설명하기 위한 것일 뿐 본 출원의 한정으로 되지 않는다. 여기서 사용할 경우, 단수 형태의 "하나", "한 개" 및 "상기/해당"은, 앞뒤 문장에서 명확히 다른 방식을 지적하지 않는 한, 복수 형태를 포함하는 것을 의도할 수도 있다. 또한, "포함"이라는 용어는 본 명세서에서 사용될 경우, 상기 특징, 정수, 단계, 동작, 요소 및/또는 부재의 존재를 결정하지만, 하나 또는 복수 개의 다른 특징, 정수, 단계, 동작, 요소 및/또는 부재가 존재하거나 추가되는 것을 배제하지 않는다. 여기서 사용할 경우, 용어 "및/또는"은 관련 나열 항목의 임의의 및 모든 조합을 포함한다.

응당 이해해야 할 것은, 구조가 다른 구조에 "연결된" 또는 "결합된" 것으로 언급될 경우, 그것은 다른 구조에 직접 연결되거나 결합될 수 있고, 또는 중간의 구조가 존재할 수 있다. 반대로, 구조가 다른 구조에 "직접 연결된" 또는 "직접 결합된" 것으로 언급될 경우, 중간의 구조가 존재하지 않는다. 응당 이해해야 할 것은, 용어 제1, 제2, 제3 등을 사용하여 각 요소, 부재, 영역, 층 및/또는 부분을 설명할 수 있지만, 이러한 요소, 부재, 영역, 층 및/또는 부분은 이러한 용어에 한정되지 않는다. 이러한 용어는 다만 그 중의 하나 또는 다른 하나를 구분하기 위한 것이다. 따라서, 본 출원의 가르침을 벗어나지 않는 전제하에, 아래에 토론되는 제1 요소, 부재, 영역, 층 또는 부분은 제2 요소, 부재, 영역, 층 또는 부분을 나타낼 수도 있다. 제2 요소, 부재, 영역, 층 또는 부분이 토론될 경우, 본 출원에 반드시 제1 요소, 부재, 영역, 층 또는 부분이 존재하는 것을 의미하는 것은 아니다.

도 1에서 나타낸 바와 같이, 본 출원의 실시예의 멀티 채널 신호의 동기화 방법의 첫 번째 실시형태는, 전원 제1 모듈에 적용될 수 있고, 상기 전원 제1 모듈은 복수 개의 서로 격리된 전원 제2 모듈에 서로 연결되고, 여기서, 전원 제1 모듈은 전원 시스템 중의 마스터 기기일 수 있고, 전원 제2 모듈은 전원 기기 중의 슬레이브 기기일 수 있다. 도 1에서 나타낸 바와 같이, 상기 동기화 방법은 아래의 단계를 포함한다.

단계(S104)에 있어서, 사용자가 미리 입력한 총 데이터 정보에 따라, 각 상기 전원 제2 모듈에 타깃 데이터 정보 및 타깃 시간 길이를 할당한다. 이후 전원 제2 모듈은 타깃 데이터 정보에 따라 대응되는 데이터 신호를 출력하고, 상기 데이터 신호의 지속 시간 길이는 전원 제2 모듈에 할당된 타깃 시간 길이와 동일하여야 한다.

단계(S106)에 있어서, 각 상기 전원 제2 모듈에 클록 신호를 동기 송신하고, 각 상기 전원 제2 모듈을 트리거하여 상기 타깃 데이터 정보에 대응되는 데이터 신호를 출력하도록 하되, 상기 데이터 신호의 출력 시간 길이는 상기 타깃 시간 길이와 동일하다.

종래 기술에서 각 전원 기기의 테스트 결과에 따라 각 전원 기기의 연장 파라미터를 조정하는 것에 비해, 본 출원의 실시예에서 제공하는 멀티 채널 신호의 동기화 방법은, 매 번 동기화할 경우 모두 테스트할 필요가 없어, 멀티 채널 신호의 동기화 비용 및 동기화 조정 시간을 줄인다.

여기서, 사용자가 미리 입력한 총 데이터 정보는 사용자가 직접 전원 제1 모듈에서 입력한 것일 수 있고, 사용자가 전원 제2 모듈에서 입력한 후, 전원 제1 모듈에 의해 판독 및 수신된 것일 수도 있다. 여기서, 전원 제1 모듈에는 트리거 인터페이스, 키보드, 마우스 등 입력 기기가 포함될 수 있고, 대응되게, 전원 제2 모듈에는 트리거 인터페이스, 키보드, 마우스 등 입력 기기가 포함될 수 있으며, 사용자는 이러한 입력 기기를 통해 총 데이터 정보를 입력한다.

사용자가 미리 입력한 총 데이터 정보를 획득한 후, 전원 제1 모듈은 총 데이터 정보에 대해 분석을 수행하고, 이로써 할당 방안을 얻어, 전원 제2 모듈에 타깃 데이터 정보 및 타깃 시간 길이를 할당한다.

전원 제1 모듈을 통해 각 전원 제2 모듈에 할당한 타깃 데이터 정보는 완전히 상이할 수 있고, 일부 동일할 수 있거나 완전히 동일할 수도 있으며, 모든 전원 제2 모듈의 타깃 시간 길이는 모두 동일함으로써, 전원 제2 모듈이 출력한 데이터 신호의 출력 시간 길이가 동일하도록 한다.

여기서, 각 전원 제2 모듈에 동기 송신한 클록 신호의 주파수는 수요에 따라 설정할 수 있고, 예를 들어 10KHz, 5KHz 또는 15KHz 등등일 수 있다. 클록 신호의 N(N은 1, 2, 3 등등) 번째의 상승 에지 또는 하강 에지를 통해 전원 제2 모듈을 트리거하여 데이터 신호를 출력하도록 약정할 수 있고, 클록 신호는 전원 제2 모듈에 동기 송신되므로, 각 전원 제2 모듈은 클록 신호의 트리거에 의해 대응되는 데이터 신호를 동시에 출력하고, 클록 신호에 따라 데이터 신호의 출력 시간 길이에 대해 시간을 카운트하여 출력 시간 길이가 타깃 시간 길이와 동일하도록 하고, 각 전원 제2 모듈에 할당한 타깃 시간 길이가 모두 동일하므로, 각 전원 제2 모듈이 출력한 데이터 신호는 동일한 시각에 마감하며, 즉 모든 전원 제2 모듈이 출력한 데이터 신호가 동기화되는 목적을 구현한다.

여기서, 총 데이터 정보는 전원 제2 모듈이 출력한 데이터 신호의 타입, 파형, 주파수, 평균값, 유효값 또는 진폭 중 적어도 하나를 포함한다. 데이터 신호의 타입은 전압 신호 및/또는 전류 신호를 포함할 수 있고, 파형은 정현파, 구형파 등등일 수 있다. 타입, 파형, 주파수 등이 총 데이터 정보의 한 항에 속할 경우, 타입, 파형, 주파수 등을 선택할 수 있는 것을 나타내고; 타입, 파형, 주파수 등이 총 데이터 정보의 한 항에 속하지 않을 경우, 타입, 파형, 주파수 등에 대해 이미 디폴트 방식을 채택하였다는 것을 나타낸다. 데이터 신호의 타입이 전압 신호일 경우, 유효값은 10볼트, 5볼트 또는 3볼트 등등일 수 있다. 또한, 타깃 시간 길이는 5초, 30초, 60초 등등일 수 있다.

본 출원의 실시예에서, 사용자가 입력한 총 데이터 정보는 각 전원 제2 모듈 중의 타깃 데이터 정보 중 데이터의 그룹 수량, 타깃 데이터 정보 중 각 그룹 데이터의 시간 길이, 데이터 신호의 순환 횟수, 또는 전원 제2 모듈의 종결 상태 중 적어도 하나를 더 포함할 수 있다. 각 전원 제2 모듈 중의 타깃 데이터 정보 중 데이터의 그룹 수량은 한 그룹, 두 그룹 또는 세 그룹 이상일 수 있고, 각 전원 제2 모듈은 타깃 데이터 정보 중 각 그룹의 데이터에 따라 각각의 신호를 대응되게 출력하며, 즉 각 그룹 데이터는 모두 각각의 신호에 대응되고, 각 그룹 데이터에 대응되는 시간 길이는 동일하거나 상이할 수 있다. 데이터 신호의 순환 횟수는 1회, 2회 또는 3회 이상일 수 있고, 타깃 데이터 정보 중의 각 그룹 데이터에 대응되는 신호가 첫 번째로 출력 완성된 후, 순환 횟수에 따라 각 그룹 데이터에 대응되는 신호를 순환 출력한다. 각 전원 제2 기기가 출력한 신호의 총 개수는 각 전원 제2 모듈 중의 타깃 데이터 정보 중 데이터의 그룹 수량과 순환 횟수의 적과 동일하다. 타깃 데이터 정보 중 각 그룹 데이터에 대응되는 시간 길이가 동일할 경우, 각 그룹 데이터에 대응되는 시간 길이와 타깃 데이터 정보 중 데이터의 그룹 수량, 순환 횟수의 적은 타깃 데이터 정보에 대응되는 타깃 시간 길이와 동일하다.

전원 제2 모듈의 종결 상태는, 순환 횟수가 유한값일 경우, 전원 제2기기가 총 데이터 정보에 따라 결정한 출력되는 신호의 총 개수를 완성한 후의 상태를 의미한다. 종결 상태는 출력 오프, 또는 타깃 데이터 정보 중 마지막 하나의 그룹 데이터에 대응되는 신호를 유지하는 것을 포함한다. 출력 오프는 즉 출력되는 신호가 0이며, 다시 말해 아무런 신호 출력이 없고; 마지막 한 그룹 데이터에 대응되는 신호인 전압 신호의 유효값이 5볼트이면, 전류의 유효값은 1암페어이고, 종결 상태가 선택한 것이 타깃 데이터 신호 중 마지막 한 그룹 데이터에 대응되는 신호이면, 종결 상태는 전압 5볼트, 전류 1암페어이다.

도 2에서 나타낸 바와 같이, 본 실시예의 동기화 방법의 두 번째 실시형태는 단계(S202), 단계(S204) 및 단계(S206)를 포함한다. 또한, 단계(S202) 및 단계(S204)의 선후 순서는 단계(S202)가 먼저일 수 있고, 단계(S204)가 먼저 일 수도 있으며, 또는 동시에 수행될 수 있고, 본 출원의 실시예는 구체적으로 한정하지 않는다.

단계(S202)에 있어서, 각 상기 전원 제2 모듈에 각 상기 전원 제2 모듈의 논리 회로가 클록 리셋을 완성하도록 하는 동기 명령어를 송신한다. 클록 리셋된 후, 전원 제2 모듈의 논리 회로에서의 클록 각 위치는 모두 0으로 설정된다. 여기서, 전원 제1 모듈에 의해 전원 제2 모듈에 송신되는 동기 명령어는 직렬 포트를 통해 송신할 수 있고, 직렬 포트는 SPI(Serial Peripheral Interface, 직렬 주변 장치 인터페이스), 또는 I2C(Inter IC Bus, 인터 IC 버스), 또는 URAT(Universal Asynchronous Receiver Transmitter, 만능 비동기 송수신기)일 수 있다. 또한, 전원 제1 모듈과 전원 제2 모듈 사이의 다른 통신 내용은 상기 직렬 포트에 기반하여 구현될 수 있다. 물론, 전원 제1 모듈과 전원 제2 모듈 사이는 직렬 포트에 기반하여 데이터 전송을 구현하는 것이 아니라, 다른 방식으로 데이터 전송을 구현할 수도 있다.

단계(S204)에 있어서, 사용자가 미리 입력한 총 데이터 정보에 따라, 각 상기 전원 제2 모듈에 타깃 데이터 정보 및 타깃 시간 길이를 할당한다.

단계(S206)에 있어서, 각 상기 전원 제2 모듈에 클록 신호를 동기 송신하고, 각 상기 전원 제2 모듈을 트리거하여 상기 타깃 데이터 정보에 대응되는 데이터 신호를 출력하도록 하되, 상기 데이터 신호의 출력 시간 길이는 상기 타깃 시간 길이와 동일하다.

단계(S204)는 단계(S104)를 참조할 수 있고, 단계(S206)는 단계(S106)를 참조할 수 있으며, 여기서 더 이상 반복하여 설명하지 않는다.

도 3에서 나타낸 바와 같이, 본 실시예의 동기화 방법의 세 번째 실시형태는 단계(S304) 및 단계(S306)를 포함한다.

단계(S304)에 있어서, 사용자가 미리 입력한 총 데이터 정보에 따라, 각 상기 전원 제2 모듈에 타깃 데이터 정보 및 타깃 시간 길이를 할당한다.

여기서, 타깃 데이터 정보는 적어도 두 그룹(예를 들어 두 그룹, 세 그룹, 네 그룹 등)의 데이터, 및 대응되는 적어도 두 그룹(예를 들어 두 그룹, 세 그룹, 네 그룹 등)의 시간 길이를 포함한다. 단계(S306)에 있어서, 상기 타깃 데이터 정보 중의 여러 개 그룹 데이터에 대응되는 시간 길이로, 순서에 따라 순차적으로 각 그룹 데이터에 대응되는 데이터 신호를 출력하고, 이전 그룹 데이터 신호가 출력 완성되면 자동으로 다음 그룹 데이터 신호의 출력을 트리거한다.

타깃 데이터 정보에 포함된 제1 그룹 데이터 및 대응되는 제1 타깃 시간 길이, 제2 그룹 데이터 및 대응되는 제2 타깃 시간 길이를 예로 들면, 즉 타깃 데이터 정보 중 데이터의 그룹 수량이 두 그룹일 경우, 단계(S306)는 아래의 단계를 포함한다.

단계(S3061)에 있어서, 각 상기 전원 제2 모듈을 트리거하여 상기 제1 그룹 데이터에 대응되는 제1 데이터 신호를 출력하도록 하고, 상기 클록 신호에 기반하여, 상기 제1 데이터 신호의 출력 시간 길이가 상기 제1 타깃 시간 길이와 동일하도록 제어한다. 여기서, 각 전원 제2 모듈에 대응되는 제1 데이터 신호(또는 제1 그룹 데이터)는 완전히 동일할 수 있고, 일부 동일할 수 있거나 완전히 동일하지 않을 수 있으며, 예를 들어 제1 데이터 신호의 타입이 완전히 동일하면, 모두 전압 신호 또는 전류 신호이고, 주파수도 완전히 동일하며, 유효값은 일부 상이하거나 완전히 동일할 수 있다. 또한, 각 전원 제2 모듈의 제1 타깃 시간 길이는 모두 동일하다.

단계(S3062)에 있어서, 상기 제1 데이터 신호의 출력 시간 길이가 상기 제1 타깃 시간 길이와 동일할 경우, 각 상기 전원 제2 모듈을 트리거하여 상기 제2 그룹 데이터에 대응되는 제2 데이터 신호를 출력하도록 하고, 상기 클록 신호에 기반하여, 상기 제2 데이터 신호의 출력 시간 길이가 상기 제2 타깃 시간 길이와 동일하도록 제어한다. 제1 데이터 신호의 출력 시간 길이가 제1 타깃 시간 길이에 도달하면, 제1 데이터 신호의 출력 완성을 나타내고, 이때 자동으로 전원 제2 모듈을 트리거하여 제2 데이터 신호를 출력하며, 제2 데이터 신호의 출력 시간 길이가 제2 타깃 시간 길이와 동일하도록 제어한다. 마찬가지로, 각 전원 제2 모듈의 제2 데이터 신호(또는 제2 그룹 데이터)는 완전히 동일할 수 있고, 일부 동일할 수 있거나 완전히 동일하지 않을 수 있으며, 예를 들어 제2 데이터 신호의 타입이 완전히 동일하면, 모두 전압 신호 또는 전류 신호이고, 주파수도 완전히 동일하며, 유효값은 일부 상이하거나 완전히 동일할 수 있다. 또한, 각 전원 제2 모듈의 제2 타깃 시간 길이는 모두 동일하다.

본 출원의 실시예의 멀티 채널 신호의 동기화 방법의 네 번째 실시형태에 있어서, 전원 제2 모듈에 적용될 수 있고, 각 전원 제2 모듈은 서로 격리되며 모두 전원 제1 모듈에 연결되고, 도 4에서 나타낸 바와 같이, 상기 동기화 방법은 아래의 단계를 포함한다.

단계(S404)에 있어서, 상기 전원 제1 모듈에 의해 송신되고 사용자가 입력한 총 데이터 정보에 의해 결정된 타깃 데이터 정보 및 타깃 시간 길이를 수신한다.

단계(S406)에 있어서, 상기 전원 제1 모듈에 의해 송신된 클록 신호를 다른 상기 전원 제2 모듈과 동기 수신하고, 상기 클록 신호가 트리거될 경우, 상기 타깃 데이터 정보에 대응되는 데이터 신호를 출력하며, 상기 클록 신호에 따라, 상기 데이터 신호의 출력 시간 길이가 상기 타깃 시간 길이와 동일하도록 제어한다.

여기서, 전원 제2 모듈이 타깃 데이터 정보 및 타깃 시간 길이를 수신한 후, 타깃 데이터 정보 및 타깃 시간 길이를 저장할 수 있다.

본 출원의 실시예의 동기화 방법에 있어서, 전원 제2 모듈이 타깃 데이터 정보 및 타깃 시간 길이를 수신한 후, 전원 제1 모듈이 송신한 클록 신호에 의해 트리거된 전제하에, 타깃 데이터 신호에 대응되는 데이터 신호를 출력하고, 데이터 신호의 출력 시간 길이는 타깃 시간 길이와 동일하며, 즉 상기 데이터 신호의 지속 시간 길이는 타깃 시간 길이와 동일하다.

여기서, 사용자는 총 데이터 정보를 미리 입력할 수 있고, 전원 제1 모듈에 의해 해석된 후 할당 방안을 얻어, 각 전원 제2 모듈에 타깃 데이터 정보 및 타깃 시간 길이를 할당한다. 미리 입력한 총 데이터 정보는 사용자가 직접 전원 제1 모듈에서 입력한 것일 수 있고, 사용자가 전원 제2 모듈에서 입력한 후, 전원 제1 모듈에 의해 판독 및 수신된 것일 수도 있다. 여기서, 전원 제1 모듈에는 트리거 인터페이스, 키보드, 마우스 등 입력 기기가 포함될 수 있고, 대응되게, 전원 제2 모듈에는 트리거 인터페이스, 키보드, 마우스 등 입력 기기가 포함될 수 있으며, 사용자는 이러한 입력 기기를 통해 총 데이터 정보를 입력한다.

여기서, 각 전원 제2 모듈이 동기 수신한 클록 신호의 주파수는 수요에 따라 설정될 수 있고, 예를 들어 10KHz, 5KHz 또는 15KHz 등등일 수 있다. 클록 신호의 N(N은 1, 2, 3 등등) 번째의 상승 에지 또는 하강 에지를 통해 전원 제2 모듈을 트리거하여 데이터 신호를 출력하도록 약정할 수 있고, 각 전원 제2 모듈이 클록 신호를 동기 수신하므로, 각 전원 제2 모듈은 클록 신호의 트리거에 의해 대응되는 데이터 신호를 동시에 출력하고, 클록 신호에 따라 데이터 신호의 출력 시간 길이에 대해 시간을 카운트하여 출력 시간 길이가 타깃 시간 길이와 동일하도록 하고, 각 전원 제2 모듈에 할당한 타깃 시간 길이가 모두 동일하므로, 각 전원 제2 모듈이 출력한 데이터 신호는 동일한 시각에 마감하며, 즉 모든 전원 제2 모듈이 출력한 데이터 신호가 동기화되는 목적을 구현한다.

여기서, 사용자가 입력한 총 데이터 정보는 전원 제2 모듈이 출력한 데이터 신호의 타입, 파형, 주파수, 평균값, 유효값 또는 진폭 중 적어도 하나를 포함한다. 데이터 신호의 타입은 전압 신호 또는 전원 신호를 포함할 수 있고, 파형은 정현파, 구형파 등등일 수 있다. 타입, 파형, 주파수 등이 사용자가 입력한 총 데이터 정보의 한 항에 속할 경우, 타입, 파형, 주파수 등을 선택할 수 있는 것을 나타내고; 타입, 파형, 주파수 등이 총 데이터 정보의 한 항에 속하지 않을 경우, 타입, 파형, 주파수 등에 대해 이미 디폴트 방식을 채택하였다는 것을 나타낸다. 데이터 신호의 타입이 전압 신호일 경우, 유효값은 10볼트, 5볼트 또는 3볼트 등등일 수 있다. 또한, 타깃 시간 길이는 5초, 30초, 60초 등등일 수 있다.

전원 제2 모듈의 종결 상태는, 순환 횟수가 유한값일 경우, 전원 제2 기기가 총 데이터 정보에 따라 결정한 출력되는 신호의 총 개수를 완성한 후의 상태를 의미한다. 종결 상태는 출력 오프, 또는 타깃 데이터 정보 중 마지막 하나의 그룹 데이터에 대응되는 신호를 유지하는 것을 포함한다. 출력 오프는 즉 출력되는 신호가 0이며, 다시 말해 아무런 신호 출력이 없고; 마지막 한 그룹 데이터에 대응되는 신호인 전압 신호의 유효값이 5 볼트이면, 전류의 유효값은 1암페어이고, 종결 상태가 선택한 것이 타깃 데이터 신호 중 마지막 한 그룹 데이터에 대응되는 신호이면, 종결 상태는 전압 5볼트, 전류1암페어이다.

도 5에서 나타낸 바와 같이, 본 실시예의 동기화 방법의 다섯 번째 실시형태는 단계(S502), 단계(S504) 및 단계(S506)를 포함한다. 단계(S502) 및 단계(S504)의 선후 순서는 단계(S502)가 먼저일 수 있고, 단계(S504)가 먼저 일 수도 있으며, 또는 동시에 수행될 수 있고, 본 출원의 실시예는 구체적으로 한정하지 않는다.

단계(S502)에 있어서, 전원 제1 모듈에 의해 송신된 동기 명령어를 수신하고, 상기 동기 명령어에 따라 다른 상기 전원 제2 모듈의 논리 회로와 함께 클록 리셋을 완성한다. 클록 리셋된 후, 각 전원 제2 모듈의 논리 회로에서의 타이머의 각 위치는 모두 0으로 설정된다. 여기서, 전원 제2 모듈이 수신하는 전원 제1 모듈에 의해 송신된 동기 명령어는 직렬 포트를 통해 송신할 수 있고, 직렬 포트는 SPI(Serial Peripheral Interface, 직렬 주변 장치 인터페이스), 또는 I2C(Inter IC Bus, 인터 IC 버스), 또는 URAT(Universal Asynchronous Receiver Transmitter, 만능 비동기 송수신기)일 수 있다. 또한, 전원 제1 모듈과 전원 제2 모듈 사이의 다른 통신 내용은 상기 직렬 포트에 기반하여 구현될 수도 있다.

단계(S504)에 있어서, 상기 전원 제1 모듈에 의해 송신되고 사용자가 입력한 총 데이터 정보에 의해 결정된 타깃 데이터 정보 및 타깃 시간 길이를 수신한다.

단계(S506)에 있어서, 상기 전원 제1 모듈에 의해 송신된 클록 신호를 다른 상기 전원 제2 모듈과 동기 수신하고, 상기 클록 신호가 트리거될 경우, 상기 타깃 데이터 정보에 대응되는 데이터 신호를 출력하며, 상기 클록 신호에 따라, 상기 데이터 신호의 출력 시간 길이가 상기 타깃 시간 길이와 동일하도록 제어한다.

단계(S504)는 단계(S404)를 참조할 수 있고, 단계(S406)는 단계(S406)를 참조할 수 있으며, 여기서 더 이상 반복하여 설명하지 않는다.

도 6에서 나타낸 바와 같이, 본 실시예의 동기화 방법의 여섯 번째 실시형태는 단계(S604) 및 단계(S606)를 포함한다.

단계(S604)에 있어서, 상기 전원 제1 모듈에 의해 송신되고 사용자가 입력한 총 데이터 정보에 의해 결정된 타깃 데이터 정보 및 타깃 시간 길이를 수신한다.

여기서, 단계(S604)는 단계(S404)를 참조할 수 있고, 여기서 더 이상 반복하여 설명하지 않는다. 단계(S604)에 있어서, 타깃 데이터 정보는 적어도 두 그룹(예를 들어 두 그룹, 세 그룹, 네 그룹 등)의 데이터, 및 대응되는 적어도 두 그룹(예를 들어 두 그룹, 세 그룹, 네 그룹 등)의 시간 길이를 포함할 수 있다. 단계(S606)에 있어서, 상기 타깃 데이터 정보 중의 여러 개 그룹 데이터에 대응되는 시간 길이로, 순서에 따라 순차적으로 각 그룹 데이터에 대응되는 데이터 신호를 출력하고, 이전 그룹 데이터 신호가 출력 완성되면 자동으로 다음 그룹 데이터 신호의 출력을 트리거한다.

타깃 데이터 정보에 포함된 제1 그룹 데이터 및 대응되는 제1 타깃 시간 길이, 제2 그룹 데이터 및 대응되는 제2 타깃 시간 길이를 예로 들면, 즉 타깃 데이터 정보 중 데이터의 그룹 수량이 두 그룹일 경우, 단계(S606)는 아래의 단계를 포함한다.

단계(S6061)에 있어서, 상기 클록 신호가 트리거될 경우, 상기 제1 그룹 데이터에 대응되는 제1 데이터 신호를 출력하고, 상기 클록 신호에 기반하여, 상기 제1 데이터 신호의 출력 시간 길이가 상기 제1 타깃 시간 길이와 동일하도록 제어한다. 여기서, 각 전원 제2 모듈에 대응되는 제1 데이터 신호(또는 제1 그룹 데이터)는 완전히 동일할 수 있고, 일부 동일할 수 있거나 완전히 동일하지 않을 수 있으며, 예를 들어 제1 데이터 신호의 타입이 완전히 동일하면, 모두 전압 신호 또는 전류 신호이고, 주파수도 완전히 동일하며, 유효값은 일부 상이하거나 완전히 동일할 수 있다. 또한, 각 전원 제2 모듈의 제1 타깃 시간 길이는 모두 동일하다.

단계(S6062)에 있어서, 상기 제1 데이터 신호의 출력 시간 길이가 상기 제1 타깃 시간 길이와 동일함에 의해 트리거되어, 상기 제2 그룹 데이터에 대응되는 제2 데이터 신호를 출력하도록 하고, 상기 클록 신호에 기반하여, 상기 제2 데이터 신호의 출력 시간 길이가 상기 제2 타깃 시간 길이와 동일하도록 제어한다. 제1 데이터 신호의 출력 시간 길이가 제1 타깃 시간 길이에 도달하면, 전원 제2 모듈의 제1 데이터 신호의 출력 완성을 나타내고, 이때 전원 제2 모듈은 트리거되어 제2 데이터 신호를 계속 출력하며, 제2 데이터 신호의 출력 시간 길이가 제2 타깃 시간 길이와 동일하도록 제어한다. 마찬가지로, 각 전원 제2 모듈에 대응되는 제2 데이터 신호(또는 제2 그룹 데이터)는 완전히 동일할 수 있고, 일부 동일할 수 있거나 완전히 동일하지 않을 수 있으며, 예를 들어 제2 데이터 신호의 타입이 완전히 동일하면, 모두 전압 신호 또는 전류 신호이고, 주파수도 완전히 동일하며, 유효값은 일부 상이하거나 완전히 동일할 수 있다. 또한, 각 전원 제2 모듈의 제2 타깃 시간 길이는 모두 동일하다.

본 출원의 실시예는 전원 모듈을 제공하고, 상기 전원 모듈은 전원 제1 모듈(700)을 포함한다. 도 7은 본 출원의 실시예에서 제공하는 전원 제1 모듈(700)의 모듈 예시도이고, 상기 전원 제1 모듈(700)은 복수 개의 서로 격리된 전원 제2 모듈(800)과 서로 연결되며, 상기 전원 제1 모듈(700)은,

사용자가 미리 입력한 총 데이터 정보에 따라, 각 상기 전원 제2 모듈에 타깃 데이터 정보 및 타깃 시간 길이를 할당하도록 구성된 할당 모듈(710); 및

각 상기 전원 제2 모듈에 클록 신호를 동기 송신하고, 각 상기 전원 제2 모듈을 트리거하여 상기 타깃 데이터 정보에 대응되는 데이터 신호를 출력하도록 하되, 상기 데이터 신호의 출력 시간 길이는 상기 타깃 시간 길이와 동일하도록 구성된 트리거 모듈(720)을 포함한다.

일 실시예에서, 상기 전원 제1 모듈(700)은,

각 상기 전원 제2 모듈(800)에 클록 신호를 동기 송신하는 단계 이전, 각 상기 전원 제2 모듈(800)에 각 상기 전원 제2 모듈(800)의 논리 회로가 클록 리셋을 완성하도록 하는 동기 명령어를 송신하도록 구성된 리셋 송신 모듈을 포함한다.

일 실시예에 있어서, 상기 타깃 데이터 정보는 상기 데이터 신호의 타입, 파형, 주파수, 평균값, 유효값 또는 진폭 중 적어도 하나를 포함하고; 상기 데이터 신호의 타입은 전압 신호 및 전류 신호를 포함한다.

일 실시예에 있어서, 상기 타깃 데이터 정보는 제1 그룹 데이터 및 대응되는 제1 타깃 시간 길이, 및 제2 그룹 데이터 및 대응되는 제2 타깃 시간 길이를 포함한다.

상기 트리거 모듈은, 구체적으로 각 상기 전원 제2 모듈(800)을 트리거하여 상기 제1 그룹 데이터에 대응되는 제1 데이터 신호를 출력하도록 하고, 상기 클록 신호에 기반하여, 상기 제1 데이터 신호의 출력 시간 길이가 상기 제1 타깃 시간 길이와 동일하게 제어하도록 구성되고;

또한 상기 제1 데이터 신호의 출력 시간 길이가 상기 제1 타깃 시간 길이와 동일할 경우, 각 상기 전원 제2 모듈(800)을 트리거하여 상기 제2 그룹 데이터에 대응되는 제2 데이터 신호를 출력하도록 하고, 상기 클록 신호에 기반하여, 상기 제2 데이터 신호의 출력 시간 길이가 상기 제2 타깃 시간 길이와 동일하게 제어하도록 구성된다.

일 실시예에 있어서, 각 상기 전원 제2 모듈(800)에 타깃 데이터 정보 및 타깃 시간 길이를 할당함에 있어서, 상이한 상기 전원 제2 모듈(800)에 할당된 타깃 데이터 정보는 동일하거나 상이하다.

본 출원의 실시예의 전원 제1 모듈(700)은 도 1 내지 도 3 중의 각 과정을 구현할 수 있고, 동일한 기술적 효과에 도달할 수 있다.

본 출원의 실시예는 전원 모듈을 더 제공하며, 상기 전원 모듈은 전원 제2 모듈(800)을 포함하고, 도 8은 본 출원의 실시예에서 제공하는 전원 제2 모듈(800)의 모듈 예시도이며, 적어도 두 개의 상기 전원 제2 모듈(800)은 서로 격리되고 모두 전원 제1 모듈(700)에 연결되고, 상기 전원 제2 모듈(800)은,

상기 전원 제1 모듈(700)에 의해 송신되고 사용자가 입력한 총 데이터 정보에 의해 결정된 타깃 데이터 정보 및 타깃 시간 길이를 수신하도록 구성된 수신 모듈(810);

상기 전원 제1 모듈(700)에 의해 송신된 클록 신호를 다른 상기 전원 제2 모듈(800)과 동기 수신하고, 상기 클록 신호가 트리거될 경우, 상기 타깃 데이터 정보에 대응되는 데이터 신호를 출력하며, 상기 클록 신호에 따라, 상기 데이터 신호의 출력 시간 길이가 상기 타깃 시간 길이에 대응하게 제어하도록 구성된 출력 모듈(820)을 포함한다.

일 실시예에 있어서, 상기 전원 제2 모듈(800)은 리셋 수행 모듈을 더 포함하고, 상기 리셋 수행 모듈은 상기 전원 제1 모듈(700)에 의해 송신된 클록 신호를 수신하는 단계 이전, 전원 제1 모듈(700)에 의해 송신된 동기 명령어를 수신하고, 상기 동기 명령어에 따라 다른 상기 전원 제2 모듈(800)의 논리 회로와 함께 클록 리셋을 완성하도록 구성된다.

일 실시예에 있어서, 상기 타깃 데이터 정보는 상기 데이터 신호의 타입, 파형, 주파수, 평균값 또는 진폭 중 적어도 하나를 더 포함하고; 상기 데이터 신호의 타입은 전압 신호 및 전류 신호를 포함한다.

여기서, 상기 출력 모듈은, 구체적으로 상기 클록 신호에 의해 트리거된 전제하에, 상기 제1 그룹 데이터에 대응되는 제1 데이터 신호를 출력하고, 상기 클록 신호에 기반하여, 상기 제1 데이터 신호의 출력 시간 길이가 상기 제1 타깃 시간 길이와 동일하도록 구성되고; 또한 상기 제1 데이터 신호의 출력 시간 길이가 상기 제1 타깃 시간 길이와 동일함에 의해 트리거되어, 상기 제2 그룹 데이터에 대응되는 제2 데이터 신호를 출력하도록 하고, 상기 클록 신호에 기반하여, 상기 제2 데이터 신호의 출력 시간 길이가 상기 제2 타깃 시간 길이와 동일하게 제어하도록 구성된다.

본 출원의 실시예의 전원 제2 모듈(800)은 도 4 내지 도 6 중의 각 과정을 구현할 수 있고, 동일한 기술적 효과에 도달할 수 있다.

본 출원은 전원 기기를 더 제공하며, 상기 전원 기기는 상기 전원 제1 모듈(700) 및 전원 제2 모듈(800)을 포함할 수 있고, 전원 제1 모듈(700) 및 전원 제2 모듈(800)과 동일한 기술적 효과에 도달할 수 있다. 전원 기기에 있어서, 전원 제1 모듈(700)은 마스터 기기로 사용되고, 전원 제2 모듈(800)은 슬레이브 기기로 사용되며, 양자 사이는 직렬 포트를 통해 통신할 수 있다.

일 실시예에 있어서, 전원 제1 모듈(700)은 마이크로 프로세서를 포함할 수 있고, 전원 제2 모듈(800)은 채널 플레이트를 포함하며, 상기 서브 채널 플레이트는 직렬 인터페이스, FPGA 칩, DAC, ADC, 저장 유닛 및 격리 전원을 포함하고; 상기 마이크로 프로세서는 상기 직렬 인터페이스를 통해 상기 서브 채널 플레이트에 데이터를 전달한다. 여기서, 마이크로 프로세서는 ARM 플레이트, 또는 마이크로 컨트롤러 플레이트 등일 수 있다.

상기 전원 기기는 멀티 채널 전압 전류의 동기 출력을 구현하고, 아래의 단계에 따라 전압 전류 신호의 동기 출력을 구현하도록 구성된다. 1) 멀티 채널 전압 전류의 동기 출력된 전압 전류값은 ARM 플레이트가 직렬 포트 UART를 통해 하달하며, FPGA 칩은 데이터를 수신하고 저장 유닛 FLASH에 저장하고; 2) 전압 전류값이 저장 완성되면, ARM 플레이트가 직렬 포트를 통해 동기 신호를 하달하고, 복수 개의 채널 프레이트 카드 중의 FPGA 칩이 동기 신호를 수신한 후 동시에 대응되는 TIMER 모듈 클록 타이머를 리셋하며; 3) ARM 플레이트가 SYNC 클록 신호를 생성하고 동시에 복수 개의 채널 플레이트 카드에 송신하며, FPGA 칩 중의 TIMER 모듈 클록 타이머가 SYNC 클록 신호에 따라 카운트를 수행하고, 현재 데이터 설정 시간과 비교하여 현재 전압 전류값을 출력하며, 현재 데이터 설정 시간과 타이머 시간이 동일할 경우, 타이머를 클리어하고 데이터가 송신 완성될 때까지, 다음 그룹 설정 시간의 카운트 업데이트 및 데이터 송신을 수행한다.

도 9는 전원 기기의 작동 흐름을 나타내고, 각 전원 제2 모듈이 동기 명령어를 수신하였는지 여부를 판단한다(단계(S901)). 동기 명령어가 수신되었음을 결정한 후, 전원 제2 모듈에서의 타이머를 클리어 한다(단계(S902)). 전원 제1 모듈의 클록 신호에 따라, 미리 수신된 타깃 데이터 정보에 기반하여 전압 또는 전류 설정값을 출력한다(단계(S903)). 다음, 미리 수신된 타깃 시간 길이 주기성에 따라 클록 카운트가 상기 그룹의 타깃 시간 길이와 동일한지 여부를 판단하고(단계(S904)), 동일하면, 전압 또는 전류 설정값의 출력 시간 길이가 타깃 시간 길이에 도달한 것을 나타내고, 동일하지 않으면, 타이머는 계속하여 시간을 카운트하며, 전압 또는 전류 설정값은 여전히 출력 상태를 유지한다. 카운터의 카운트가 타깃 시간 길이에 도달하면, 시간 카운트를 시작하고 다음 그룹의 전압 또는 전류 설정값을 출력하며(단계(S905)), 주기적으로 클록 카운트가 상기 그룹의 타깃 시간 길이와 동일한지 여부를 판단하고(단계(S906)), 양자가 동일하면, 종료될 때까지, 계속하여 다음 그룹의 전압 또는 전류 설정값을 출력하며; 양자가 동일하지 않으면, 마찬가지로, 타이머는 계속하여 시간을 카운트하고 상기 그룹 전압 또는 전류 설정값의 출력을 유지한다.

여기서, 주기적으로 클록 카운트가 현재 그룹의 타깃 시간 길이와 동일한지 여부를 판단함에 있어서, 판단 주파수는 클록 신호의 주파수에 의해 확정될 수 있다.

본 출원의 실시예는 전자 기기를 더 제공하며, 상기 전자 기기는 프로세서, 메모리 및 상기 메모리에 저장되고 상기 프로세서에서 작동 가능한 프로그램 또는 명령어를 포함하며, 상기 프로그램 또는 명령어는 상기 프로세서에 의해 실행되어 도 1 내지 도 6 중의 각 과정을 구현한다. 전자 기기는 이동 단말 등 청결 기기를 제어하는 기기일 수 있다.

본 출원은 컴퓨터 판독 가능 저장 매체를 더 제공하고, 컴퓨터 판독 가능 저장 매체에는 청결 기기의 제어 프로그램이 저장되어 있으며, 상기 전원 제1 모듈 또는 전원 제2 모듈의 제어 프로그램이 프로세서에 의해 실행될 경우, 상기 제어 방법의 과정을 구현하고, 동일한 기술적 효과를 달성할 수 있으며, 중복되는 것을 피하기 위하여 여기서 더 이상 반복하지 않는다. 여기서, 상기 판독 가능 저장 매체는, 예를 들어 읽기 전용 메모리(Read-Only Memory, ROM으로 약칭함), 랜덤 액세스 메모리(Random Access Memory, RAM으로 약칭함), 자기 디스크 또는 시디롬 등일 수 있다.

설명해야 할 것은, 본 출원에서 제공하는 각 실시예는 동일한 구상에 속하고; 각 실시예에 기재된 기술방안에서 각 기술 특징 사이에는 충돌되지 않는 전제하에, 임의로 조합될 수 있다. 이상은 다만 본 출원의 실시예일 뿐, 본 출원을 한정하는 것은 아니다. 본 기술분야의 통상의 지식을 가진 자들에게 있어서, 본 출원은 여러 가지 개변 및 변화가 있을 수 있다. 본 출원의 정신 및 원리 내에서 진행한 임의의 수정, 동등 대체, 개선 등은, 모두 본 출원의 청구범위 내에 포함되어야 한다.

700: 전원 제1 모듈; 710: 할당 모듈; 720: 트리거 모듈;
800: 전원 제2 모듈; 810: 수신 모듈; 820: 출력 모듈

Claims

멀티 채널 신호의 동기화 방법으로서,
전원 제1 모듈에 적용되고, 상기 전원 제1 모듈은 적어도 두 개의 서로 격리된 전원 제2 모듈과 서로 연결되며, 상기 방법은,
사용자가 미리 입력한 총 데이터 정보에 따라, 각 전원 제2 모듈에 타깃 데이터 정보 및 타깃 시간 길이를 할당하는 단계; 및
각 상기 전원 제2 모듈에 클록 신호를 동기 송신하고, 각 상기 전원 제2 모듈을 트리거하여 상기 타깃 데이터 정보에 대응되는 데이터 신호를 출력하도록 하되, 상기 데이터 신호의 출력 시간 길이는 상기 타깃 시간 길이와 동일한 단계를 포함하는 것을 특징으로 하는 멀티 채널 신호의 동기화 방법.
제1항에 있어서,
각 상기 전원 제2 모듈에 클록 신호를 동기 송신하는 단계 이전,
각 상기 전원 제2 모듈에 각 상기 전원 제2 모듈의 논리 회로가 클록 리셋을 완성하도록 하는 동기 명령어를 송신하는 단계를 더 포함하는 것을 특징으로 하는 멀티 채널 신호의 동기화 방법.
제1항에 있어서,
상기 총 데이터 정보는 상기 데이터 신호의 타입, 파형, 주파수, 평균값, 유효값 또는 진폭 중 적어도 하나를 포함하고; 상기 데이터 신호의 타입은 전압 신호 및/또는 전류 신호를 포함하는 것을 특징으로 하는 멀티 채널 신호의 동기화 방법.
제1항에 있어서,
상기 총 데이터 정보는 각 상기 전원 제2 모듈 중의 상기 타깃 데이터 정보 중 데이터의 그룹 수량, 상기 타깃 데이터 정보 중 각 그룹의 데이터에 대응되는 시간 길이, 상기 데이터 신호의 순환 횟수, 상기 전원 제2 모듈의 종결 상태 중 적어도 하나를 포함하고; 상기 종결 상태는 출력 오프 또는 상기 타깃 데이터 정보 중 마지막 한 그룹의 데이터에 대응되는 신호를 유지하는 것을 포함하는 것을 특징으로 하는 멀티 채널 신호의 동기화 방법.
제1 항에 있어서,
상기 타깃 데이터 정보는 제1 그룹 데이터 및 대응되는 제1 타깃 시간 길이, 및 제2 그룹 데이터 및 대응되는 제2 타깃 시간 길이를 포함하고;
각 상기 전원 제2 모듈을 트리거하여 상기 타깃 데이터 정보에 대응되는 데이터 신호를 출력하도록 하되, 상기 데이터 신호의 출력 시간 길이는 상기 타깃 시간 길이와 동일한 단계는,
각 상기 전원 제2 모듈을 트리거하여 상기 제1 그룹 데이터에 대응되는 제1 데이터 신호를 출력하도록 하고, 상기 클록 신호에 기반하여, 상기 제1 데이터 신호의 출력 시간 길이가 상기 제1 타깃 시간 길이와 동일하도록 제어하는 단계; 및
상기 제1 데이터 신호의 출력 시간 길이가 상기 제1 타깃 시간 길이와 동일할 경우, 각 상기 전원 제2 모듈을 트리거하여 상기 제2 그룹 데이터에 대응되는 제2 데이터 신호를 출력하도록 하고, 상기 클록 신호에 기반하여, 상기 제2 데이터 신호의 출력 시간 길이가 상기 제2 타깃 시간 길이와 동일하도록 제어하는 단계를 포함하는 것을 특징으로 하는 멀티 채널 신호의 동기화 방법.
제1항에 있어서,
각 상기 전원 제2 모듈에 타깃 데이터 정보 및 타깃 시간 길이를 할당하는 상기 단계에서, 상이한 상기 전원 제2 모듈에 할당된 타깃 데이터 정보는 동일하거나 상이한 것을 특징으로 하는 멀티 채널 신호의 동기화 방법.
멀티 채널 신호의 동기화 방법으로서,
전원 제2 모듈에 적용되고, 적어도 두 개의 상기 전원 제2 모듈은 서로 격리되며 모두 전원 제1 모듈에 연결되고, 상기 방법은,
상기 전원 제1 모듈에 의해 송신되고 사용자가 입력한 총 데이터 정보에 의해 결정된 타깃 데이터 정보 및 타깃 시간 길이를 수신하는 단계; 및
상기 전원 제1 모듈에 의해 송신된 클록 신호를 다른 상기 전원 제2 모듈과 동기 수신하고, 상기 클록 신호가 트리거될 경우, 상기 타깃 데이터 정보에 대응되는 데이터 신호를 출력하며, 상기 클록 신호에 따라, 상기 데이터 신호의 출력 시간 길이가 상기 타깃 시간 길이와 동일하도록 제어하는 단계를 포함하는 것을 특징으로 하는 멀티 채널 신호의 동기화 방법.
제7항에 있어서,
상기 전원 제1 모듈에 의해 송신된 클록 신호를 수신하는 단계 이전,
전원 제1 모듈에 의해 송신된 동기 명령어를 수신하고, 상기 동기 명령어에 따라 다른 상기 전원 제2 모듈의 논리 회로와 함께 클록 리셋을 완성하는 단계를 더 포함하는 것을 특징으로 하는 멀티 채널 신호의 동기화 방법.
제7 항에 있어서,
상기 총 데이터 정보는 상기 데이터 신호의 타입, 파형, 주파수, 평균값 또는 진폭 중 적어도 하나를 포함하고; 상기 데이터 신호의 타입은 전압 신호 및/또는 전류 신호를 포함하는 것을 특징으로 하는 멀티 채널 신호의 동기화 방법.
제7항에 있어서,
상기 총 데이터 정보는 각 상기 전원 제2 모듈 중의 상기 타깃 데이터 정보 중 데이터의 그룹 수량, 상기 타깃 데이터 정보 중 각 그룹의 데이터에 대응되는 시간 길이, 상기 데이터 신호의 순환 횟수, 상기 전원 제2 모듈의 종결 상태 중 적어도 하나를 포함하고; 상기 종결 상태는 출력 오프 또는 상기 타깃 데이터 정보 중 마지막 한 그룹의 데이터에 대응되는 신호를 유지하는 것을 포함하는 것을 특징으로 하는 멀티 채널 신호의 동기화 방법.
제7항에 있어서,
상기 타깃 데이터 정보는 제1 그룹 데이터 및 대응되는 제1 타깃 시간 길이, 및 제2 그룹 데이터 및 대응되는 제2 타깃 시간 길이를 포함하고;
상기 클록 신호가 트리거될 경우, 상기 타깃 데이터 정보에 대응되는 데이터 신호를 출력하며, 상기 클록 신호에 따라, 상기 데이터 신호의 출력 시간 길이가 상기 타깃 시간 길이와 동일하도록 제어하는 단계는,
상기 클록 신호가 트리거될 경우, 상기 제1 그룹 데이터에 대응되는 제1 데이터 신호를 출력하고, 상기 클록 신호에 기반하여, 상기 제1 데이터 신호의 출력 시간 길이가 상기 제1 타깃 시간 길이와 동일하도록 제어하는 단계; 및
상기 제1 데이터 신호의 출력 시간 길이가 상기 제1 타깃 시간 길이와 동일함에 의해 트리거되어, 상기 제2 그룹 데이터에 대응되는 제2 데이터 신호를 출력하도록 하고, 상기 클록 신호에 기반하여, 상기 제2 데이터 신호의 출력 시간 길이가 상기 제2 타깃 시간 길이와 동일하도록 제어하는 단계를 포함하는 것을 특징으로 하는 멀티 채널 신호의 동기화 방법.
전원 모듈로서,
상기 전원 모듈은 전원 제1 모듈을 포함하고, 상기 전원 제1 모듈은 복수 개의 서로 격리된 전원 제2 모듈과 서로 연결되며, 상기 전원 제1 모듈은,
사용자가 미리 입력한 총 데이터 정보에 따라, 각 상기 전원 제2 모듈에 타깃 데이터 정보 및 타깃 시간 길이를 할당하도록 구성된 할당 모듈; 및
각 상기 전원 제2 모듈에 클록 신호를 동기 송신하고, 각 상기 전원 제2 모듈을 트리거하여 상기 타깃 데이터 정보에 대응되는 데이터 신호를 출력하도록 하되, 상기 데이터 신호의 출력 시간 길이는 상기 타깃 시간 길이와 동일하도록 구성된 트리거 모듈을 포함하는 것을 특징으로 하는 전원 모듈.
전자 기기로서,
메모리, 프로세서 및 상기 메모리에 저장되고 상기 프로세서에서 작동 가능한 컴퓨터 프로그램을 포함하며, 상기 컴퓨터 프로그램이 상기 프로세서에 의해 실행될 경우 제1항 내지 제6항 또는 제7항 내지 제11항 중 어느 한 항에 따른 방법의 단계를 구현하는 것을 특징으로 하는 전자 기기.
컴퓨터 판독 가능한 저장 매체로서,
상기 컴퓨터 판독 가능한 저장 매체에는 컴퓨터 프로그램이 저장되어 있고, 상기 컴퓨터 프로그램이 상기 프로세서에 의해 실행될 경우 제1항 내지 제6항 또는 제7항 내지 제11항 중 어느 한 항에 따른 방법의 단계를 구현하는 것을 특징으로 하는 컴퓨터 판독 가능한 저장 매체.
전원 기기로서,
제12항에 따른 전원 모듈, 및 상기 전원 모듈 중의 상기 전원 제1 모듈에 연결된 전원 제2 모듈을 포함하고; 상기 전원 제1 모듈은 마이크로 프로세서 플레이트를 포함하고, 상기 전원 제2 모듈은 서브 채널 플레이트를 포함하며, 상기 서브 채널 플레이트는 직렬 인터페이스, 프로그래밍 가능한 논리 게이트 어레이(FPGA) 칩, 디지털 아날로그 변환기(DAC), 아날로그 디지털 변환기(ADC), 저장 유닛 및 격리 전원을 포함하고, 상기 마이크로 프로세서는 상기 직렬 인터페이스를 통해 데이터를 서브 채널 플레이트로 전송하는 것을 특징으로 하는 전원 기기.