[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20230167644A - Probe card with high alignment precision - Google Patents

Probe card with high alignment precision Download PDF

Info

Publication number
KR20230167644A
KR20230167644A KR1020220067768A KR20220067768A KR20230167644A KR 20230167644 A KR20230167644 A KR 20230167644A KR 1020220067768 A KR1020220067768 A KR 1020220067768A KR 20220067768 A KR20220067768 A KR 20220067768A KR 20230167644 A KR20230167644 A KR 20230167644A
Authority
KR
South Korea
Prior art keywords
alignment key
probe card
circular
alignment
probe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
KR1020220067768A
Other languages
Korean (ko)
Inventor
이산하
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020220067768A priority Critical patent/KR20230167644A/en
Publication of KR20230167644A publication Critical patent/KR20230167644A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

The present invention relates to a probe card having high alignment accuracy by forming a plurality of alignment keys at a position where a recognition error does not occur. The probe card according to an embodiment includes: a base substrate having a plurality of via electrodes formed therein; a space converter including a circuit pattern layer formed on an upper surface of the base substrate and connected to the via electrodes to test a semiconductor wafer, an insulating layer insulating the circuit pattern layer, and a needle wiring pattern layer formed on an upper surface of the insulating layer and connected to the circuit pattern layer; a plurality of probe needles connected to the needle wiring pattern layer; a plurality of first alignment key patterns formed on an upper surface of the insulating layer at a position spaced apart from the probe needles by a predetermined distance; and a plurality of second alignment key patterns formed at positions spaced apart from the plurality of first alignment key patterns by a predetermined distance, respectively.

Description

정렬 정밀도가 높은 프로브 카드{Probe card with high alignment precision}Probe card with high alignment precision}

본 발명은 프로브 카드에 관한 것으로, 보다 상세하게는, 인식 에러가 발생되지 않는 위치에 복수 개의 정렬키를 형성하여 정렬 정밀도가 높은 프로브 카드에 관한 것이다.The present invention relates to a probe card, and more specifically, to a probe card with high alignment accuracy by forming a plurality of alignment keys in positions where recognition errors do not occur.

일반적으로, 프로브 테스트 공정은 반도체 기판에 형성된 각각의 다이에 대한 전기적 특성을 검사하는 공정으로서, 반도체 기판에 형성된 각각의 다이들이 전기적으로 양호한 상태인지 여부를 판별하는 공정이다. 상기 프로브 테스트 공정은 EDS(electric die sorting) 공정이라고도 불리우며, 프로브 카드(probe card)를 이용해 수행하고 있다. 상기 프로브 카드는 반도체 제조 공정 중 웨이퍼의 상태를 테스트하기 위한 핵심 부품으로, 웨이퍼의 전기적 신호를 테스터로 전달해주는 역할을 한다. Generally, the probe test process is a process of examining the electrical characteristics of each die formed on a semiconductor substrate, and is a process of determining whether each die formed on the semiconductor substrate is in good electrical condition. The probe test process is also called an electric die sorting (EDS) process and is performed using a probe card. The probe card is a key component for testing the condition of the wafer during the semiconductor manufacturing process, and serves to transmit the wafer's electrical signal to the tester.

상기 프로브 테스트 공정은 프로버 장비에서 웨이퍼와 프로브 카드를 정렬하여 프로브 카드의 팁을 웨이퍼 패드에 접촉시켜 수행하며, 프로브 카드에 형성된 팁의 위치를 파악하여 프로브 카드를 정렬하도록 하고 있다. The probe test process is performed by aligning the wafer and the probe card in the prober equipment and bringing the tip of the probe card into contact with the wafer pad. The probe card is aligned by identifying the position of the tip formed on the probe card.

하지만, 프로브 니들에 형성된 팁을 이용하여 프로브 카드를 정렬하는 기존의 방법은 정밀도가 낮아 프로브 카드의 정렬을 위해 소모되는 시간이 크고, 정렬 불량으로 검사의 신뢰성을 저하시킬 수 있다는 문제가 있다.However, the existing method of aligning the probe card using the tip formed on the probe needle has a problem in that the precision is low, so it takes a lot of time to align the probe card, and the reliability of the inspection can be reduced due to poor alignment.

또한, 상기 프로브 카드는 정렬키 또는 팁을 기판 상에 본딩시켜 제조하나, 제조한 프로브 카드별로 본딩 위치가 다소 상이하여 공차가 쉽게 발생하여 동일한 프로브 카드를 활용하는 경우에도 산포 경향이 다양하게 나타나 정렬 정밀도가 저하된다는 문제가 있어 이를 보완할 수 있는 방법에 대한 연구가 필요하다.In addition, the probe card is manufactured by bonding the alignment key or tip to the substrate, but the bonding position is somewhat different for each probe card manufactured, so tolerances easily occur, so even when the same probe card is used, the alignment tendency is varied. There is a problem of decreased precision, so research is needed on ways to compensate for this.

일 실시예에 따르면, 인식 에러가 발생되지 않는 위치에 복수 개의 정렬키를 형성시킴에 따라 정렬 정밀도가 높은 프로브 카드에 대한 기술 내용을 제공하고자 하는 것이다.According to one embodiment, the aim is to provide technical details on a probe card with high alignment precision by forming a plurality of alignment keys in positions where recognition errors do not occur.

또한, 기판 상에 정렬키를 패터닝 방법으로 형성시켜 공차가 발생되지 않도록 함에 따라 동일한 프로브 카드를 활용하는 경우 동일한 산포 경향을 나타냄에 따라 검사 신뢰성을 확보할 수 있는 프로브 카드에 대한 기술 내용을 제공하고자 하는 것이다.In addition, as alignment keys are formed on the substrate using a patterning method to prevent tolerances, the method shows the same distribution tendency when using the same probe card, thereby providing technical information about the probe card that can ensure inspection reliability. It is done.

실시예에 따른 프로브 카드는, 내부에 복수 개의 비아 전극이 형성된 베이스 기판; 상기 베이스 기판의 상면에 형성되고, 상기 비아 전극과 연결되어 반도체 웨이퍼 테스트를 위한 회로 패턴층, 상기 회로 패턴층을 절연하는 절연층 및 상기 절연층의 상면에 형성되고 상기 회로 패턴층과 연결되는 니들 배선 패턴층을 포함하는 공간 변환기; 상기 니들 배선 패턴층 상에 연결되는 복수 개의 프로브 니들; 상기 절연층의 상면에 상기 프로브 니들로 부터 일정거리 만큼 이격된 위치에 형성되는 복수 개의 제1 정렬키 패턴; 및 상기 복수 개의 제1 정렬키 패턴에서 일정거리 만큼 이격된 위치에 각각 형성되는 복수 개의 제2 정렬키 패턴을 포함한다.A probe card according to an embodiment includes a base substrate having a plurality of via electrodes formed therein; A circuit pattern layer formed on the upper surface of the base substrate and connected to the via electrode for semiconductor wafer testing, an insulating layer insulating the circuit pattern layer, and a needle formed on the upper surface of the insulating layer and connected to the circuit pattern layer. a spatial converter including a wiring pattern layer; a plurality of probe needles connected to the needle wiring pattern layer; a plurality of first alignment key patterns formed on the upper surface of the insulating layer at positions spaced apart from the probe needle by a predetermined distance; and a plurality of second alignment key patterns each formed at a position spaced apart from the plurality of first alignment key patterns by a predetermined distance.

일 실시예에 따르면, 상기 제1 정렬키 패턴은, 상기 니들 배선 패턴층 상에 형성되는 최외각 프로브 니들로부터 100 내지 1,000 ㎛의 거리만큼 이격된 위치에 형성되는 원형 정렬키를 포함할 수 있고, 상기 원형 정렬키는 양각 또는 음각 구조를 가질 수 있으며, 도전성 금속층 및 도금층을 포함하는 2중층 구조를 가질 수 있다.According to one embodiment, the first alignment key pattern may include a circular alignment key formed at a distance of 100 to 1,000 ㎛ from the outermost probe needle formed on the needle wiring pattern layer, The circular alignment key may have an embossed or engraved structure, and may have a double-layer structure including a conductive metal layer and a plating layer.

일 실시예에 따르면, 상기 제1 정렬키 패턴은, 상기 제1 정렬키 패턴은, 상기 니들 배선 패턴층 상에 형성되는 최외각 프로브 니들로부터 100 내지 1,000 ㎛의 거리만큼 이격된 위치에 형성되는 제1 원형 양각 정렬키, 상기 제1 원형 양각 정렬키에서 100 내지 500 ㎛의 거리만큼 이격된 위치에 형성되는 제2 원형 양각 정렬키, 상기 제2 원형 양각 정렬키에서 100 내지 500 ㎛의 거리만큼 이격된 위치에 형성되는 제3 원형 음각 정렬키를 포함하는 구조를 가질 수 있다.According to one embodiment, the first alignment key pattern is formed at a position spaced apart from the outermost probe needle formed on the needle wiring pattern layer by a distance of 100 to 1,000 ㎛. 1 circular embossed alignment key, a second circular embossed alignment key formed at a distance of 100 to 500 ㎛ from the first circular embossed alignment key, and spaced apart from the second circular embossed alignment key at a distance of 100 to 500 ㎛ It may have a structure including a third circular engraved alignment key formed at the desired position.

일 실시예에 따르면, 상기 제2 정렬키 패턴은, 4개의 정사각형 정렬키가 동일한 간격으로 이격된 위치에 형성되어 동일한 선폭의 직교 구획 라인이 형성하도록 배치된 격자 패턴일 수 있다.According to one embodiment, the second alignment key pattern may be a grid pattern in which four square alignment keys are formed at equally spaced positions to form orthogonal division lines with the same line width.

실시예에 따른 프로브 카드는 기판 상에 패턴을 형성하는 방식으로 인식 에러가 발생되지 않는 위치에 복수의 정렬키 패턴을 형성시킴에 따라 프로브 카드별로 공차가 발생하지 않고, 정렬 정밀도를 향상시킬 수 있어 정렬 불량으로 인한 검사 신뢰성 저하를 방지할 수 있으며, 가동률 향상과 테스트 자동화를 구현할 수 있다.The probe card according to the embodiment forms a pattern on the substrate, forming a plurality of alignment key patterns in positions where recognition errors do not occur, thereby eliminating tolerances for each probe card and improving alignment precision. Deterioration of inspection reliability due to misalignment can be prevented, and operation rate can be improved and test automation can be implemented.

또한, 반도체 웨이퍼와 접촉되지 않는 정렬핀을 추가로 형성하여 사용 횟수와 사용 시간에 관계없이 동일한 정렬이 가능하여 테스트 품질을 일정하게 유지할 수 있다.In addition, by forming additional alignment pins that do not contact the semiconductor wafer, the same alignment is possible regardless of the number of times and time of use, thereby maintaining consistent test quality.

도 1은 실시예에 따른 프로브 카드의 구조를 나타낸 단면도이다.
도 2는 실시예에 따른 프로브 카드의 기본 구조를 나타낸 상면도이다.
도 3은 실시예에 따른 프로브 카드의 일례를 나타낸 상면도이다.
도 4는 실시예에 따른 프로브 카드가 설치되는 웨이퍼 검사 장치의 일례를 나타낸 구조도이다.
도 5는 실시예에 따른 프로브 카드를 이용하여 웨이퍼를 검사하는 방법을 나타낸 공정도이다.
1 is a cross-sectional view showing the structure of a probe card according to an embodiment.
Figure 2 is a top view showing the basic structure of a probe card according to an embodiment.
Figure 3 is a top view showing an example of a probe card according to an embodiment.
Figure 4 is a structural diagram showing an example of a wafer inspection device in which a probe card is installed according to an embodiment.
Figure 5 is a process diagram showing a method of inspecting a wafer using a probe card according to an embodiment.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시 예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시 예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시 예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다. 또한, 본 발명에서 제시된 목적 또는 효과는 특정 실시예가 이를 전부 포함하여야 한다거나 그러한 효과만을 포함하여야 한다는 의미는 아니므로, 본 발명의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.Below, with reference to the attached drawings, embodiments of the present invention will be described in detail so that those skilled in the art can easily implement the present invention. However, since the description of the present invention is only an example for structural and functional explanation, the scope of the present invention should not be construed as limited by the examples described in the text. In other words, since the embodiments can be modified in various ways and can take various forms, the scope of rights of the present invention should be understood to include equivalents that can realize the technical idea. In addition, the purpose or effect presented in the present invention does not mean that a specific embodiment must include all or only such effects, so the scope of the present invention should not be understood as limited thereby.

본 발명에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.The meaning of terms described in the present invention should be understood as follows.

"제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결될 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다고 언급된 때에는 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 한편, 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.Terms such as “first” and “second” are used to distinguish one component from another component, and the scope of rights should not be limited by these terms. For example, a first component may be named a second component, and similarly, the second component may also be named a first component. When a component is referred to as being “connected” to another component, it should be understood that it may be directly connected to the other component, but that other components may also exist in between. On the other hand, when a component is referred to as being “directly connected” to another component, it should be understood that there are no other components in between. Meanwhile, other expressions that describe the relationship between components, such as "between" and "immediately between" or "neighboring" and "directly neighboring" should be interpreted similarly.

단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.Singular expressions should be understood to include plural expressions, unless the context clearly indicates otherwise, and terms such as “comprise” or “have” refer to the specified features, numbers, steps, operations, components, parts, or them. It is intended to specify the existence of a combination, and should be understood as not excluding in advance the possibility of the presence or addition of one or more other features, numbers, steps, operations, components, parts, or combinations thereof.

여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.All terms used herein, unless otherwise defined, have the same meaning as commonly understood by a person of ordinary skill in the field to which the present invention pertains. Terms defined in commonly used dictionaries should be interpreted as consistent with the meaning they have in the context of the related technology, and cannot be interpreted as having an ideal or excessively formal meaning unless clearly defined in the present invention.

도 1 내지 도 3은 실시예에 따른 프로브 카드를 나타낸 도면이다.1 to 3 are diagrams showing a probe card according to an embodiment.

도 1 내지 도 3을 참조하면, 실시예에 따른 프로브 카드는, 베이스 기판(110); 공간 변환기(120); 프로브 니들(130); 제1 정렬키 패턴(140) 및 제2 정렬키 패턴(150)을 포함하는 구조를 갖는다.Referring to Figures 1 to 3, a probe card according to an embodiment includes a base substrate 110; spatial converter 120; Probe needle 130; It has a structure including a first alignment key pattern 140 and a second alignment key pattern 150.

상기 베이스 기판(110)은, 상면에는 공간 변환기(120), 프로브 니들(130), 제1 정렬키 패턴(140)과 제2 정렬키 패턴(150)이 각각 형성되어 프로브 카드를 형성하기 위한 지지체 역할을 한다. The base substrate 110 has a spatial converter 120, a probe needle 130, a first alignment key pattern 140, and a second alignment key pattern 150 formed on its upper surface, respectively, to form a support for forming a probe card. It plays a role.

상기 베이스 기판(110)은 도전성 금속 소재를 이용해 형성된 복수 개의 비아 전극(111)이 미리 설정된 패턴으로 내부에 형성된 구조를 가질 수 있다. The base substrate 110 may have a structure in which a plurality of via electrodes 111 formed using a conductive metal material are formed in a preset pattern.

상기 베이스 기판(110)의 상면에는 공간 변환기(120)가 형성될 수 있으며, 하면에는 LGA 패드(113)가 형성될 수 있다. A spatial converter 120 may be formed on the upper surface of the base substrate 110, and an LGA pad 113 may be formed on the lower surface.

상기 LGA(land ground array) 패드(113)는 인터포저 등을 이용해 인쇄회로기판과 프로브 니들(130)을 전기적으로 연결되기 위해 형성되며, 일면에 비아 전극(111)이 연결되고, 타면에 인터포저(미도시)가 연결되어 인쇄회로기판(미도시)과 연결되는 구조를 형성할 수 있다. The LGA (land ground array) pad 113 is formed to electrically connect the printed circuit board and the probe needle 130 using an interposer, etc., and a via electrode 111 is connected to one side and an interposer to the other side. (not shown) may be connected to form a structure connected to a printed circuit board (not shown).

이에 따라, 베이스 기판(110)은 반도체 웨이퍼를 검사하기 위해서 반도체 검사 장비로부터 수신한 검사 신호를 후술할 공간 변환기(120)로 전달하여 수신한 전기 신호가 공간 변환기(120)를 통해 프로브 니들(130)로 전달되도록 하며, 비아 전극(111)을 통해 공간 변환기(120)로부터 수신한 결과 신호를 반도체 검사 장비로 전달할 수 있다. Accordingly, the base substrate 110 transmits the inspection signal received from the semiconductor inspection equipment to the spatial converter 120, which will be described later, in order to inspect the semiconductor wafer, and the received electrical signal is transmitted through the spatial converter 120 to the probe needle 130. ), and the resulting signal received from the spatial converter 120 through the via electrode 111 can be transmitted to semiconductor inspection equipment.

상기 베이스 기판(110)은, 알루미나 세라믹 재질로 이루어진 세라믹 기판 또는 유리 기판 등을 사용할 수 있다. 특히, 상기 세라믹 기판은 고온 동시 소성 세라믹(high temperature co-fired ceramic) 또는 저온 동시 소성 세라믹(low temperature co-fired ceramic)으로 제조한 것을 대표적인 예로들 수 있다. The base substrate 110 may be a ceramic substrate made of alumina ceramic material or a glass substrate. In particular, the ceramic substrate may be made of high temperature co-fired ceramic or low temperature co-fired ceramic.

상기 공간 변환기(space transformer, 120)는 베이스 기판(110)의 일면에 형성된다. 공간 변환기(120)는 베이스 기판(110)부터 수신한 검사 신호를 프로브 니들(130)로 전달하고, 프로브 니들(130)로부터 수신한 결과를 베이스 기판(110)으로 전달할 수 있다. The space transformer 120 is formed on one side of the base substrate 110. The spatial converter 120 may transmit the test signal received from the base substrate 110 to the probe needle 130 and transmit the result received from the probe needle 130 to the base substrate 110.

이를 위해, 공간 변환기(120)는 회로 패턴층(121), 절연층(123), 비아 배선(125)과 니들 배선 패턴(127)을 포함하는 구조를 갖는다.To this end, the space converter 120 has a structure including a circuit pattern layer 121, an insulating layer 123, a via wiring 125, and a needle wiring pattern 127.

상기 회로 패턴층(121)은 베이스 기판(110)의 상면에 형성되어 비아 전극(111)과 전기적으로 연결된다. 회로 패턴층(121)은 구리(Cu), 니켈(Ni), 몰리브덴(Mo), 금(Au) 등과 같은 도전성 금속 소재로 형성시킬 수 있다. 상기 회로 패턴층(121)은 통상적인 박막 증착 공정에 의해 형성될 수 있다. 상기 박막 증착 공정은 PVD(physical vapor deposition), CVD(chemical vapor deposition), ALD(atomic Layer Deposition) 등의 방법뿐만 아니라 박막을 형성할 수 있는 다양한 공정이 적용될 수 있다. 특히, 회로 패턴층(121)은 니켈(Ni) 및 금(Au)이 각각 적층된 형태로 형성될 수 있다. 물론, 적층된 금속은 니켈과 금으로 한정되지 않으면 상황에 따라 다양한 금속이 사용될 수 있다.The circuit pattern layer 121 is formed on the upper surface of the base substrate 110 and is electrically connected to the via electrode 111. The circuit pattern layer 121 may be formed of a conductive metal material such as copper (Cu), nickel (Ni), molybdenum (Mo), or gold (Au). The circuit pattern layer 121 may be formed through a typical thin film deposition process. The thin film deposition process may include methods such as physical vapor deposition (PVD), chemical vapor deposition (CVD), and atomic layer deposition (ALD), as well as various processes capable of forming a thin film. In particular, the circuit pattern layer 121 may be formed by stacking nickel (Ni) and gold (Au), respectively. Of course, the laminated metal is not limited to nickel and gold, and various metals can be used depending on the situation.

상기 절연층(123)은 베이스 기판(110)의 상면에 형성되고, 회로 패턴층(121)을 전기적으로 절연하는 역할을 한다. 절연층(123)은 폴리이미드를 포함하는 내열성 수지로 형성할 수 있다. 폴리이미드(polyimide, PI)는 주쇄에 이미드 결합(-CO-NH-CO-)을 가지는 내열성 수지로서, 내열성이 우수하고, 고온에서 장기간 사용해도 특성이 노화되지 않는 장점을 가진다.The insulating layer 123 is formed on the upper surface of the base substrate 110 and serves to electrically insulate the circuit pattern layer 121. The insulating layer 123 may be formed of a heat-resistant resin containing polyimide. Polyimide (PI) is a heat-resistant resin that has an imide bond (-CO-NH-CO-) in the main chain. It has excellent heat resistance and has the advantage of not aging even when used for a long time at high temperatures.

상기 회로 패턴층(121)은 비아 배선(125)에 의해 절연층(123)의 상면에 형성되는 니들 배선 패턴(127)과 전기적으로 연결될 수 있다. 상기 니들 배선 패턴(127)에는 프로브 니들(130)이 연결될 수 있다.The circuit pattern layer 121 may be electrically connected to the needle wiring pattern 127 formed on the upper surface of the insulating layer 123 by a via wiring 125. A probe needle 130 may be connected to the needle wiring pattern 127.

상기 공간 변환기(120)에서 상기 회로 패턴층(121) 및 절연층(123)은 적어도 한층 이상 형성할 수 있으며, 도면에는 상기 회로 패턴층(121) 및 절연층(123)을 포함하는 공간 변환기(120)가 2층 구조로 이루어진 것으로 도시하고 있으나, 상기 회로 패턴층(121) 및 절연층(123)은 목적에 맞게 복수 개로 형성될 수 있다. In the spatial converter 120, the circuit pattern layer 121 and the insulating layer 123 can be formed at least one layer, and in the drawing, the spatial converter including the circuit pattern layer 121 and the insulating layer 123 ( Although 120) is shown as having a two-layer structure, the circuit pattern layer 121 and the insulating layer 123 may be formed in plural pieces to suit the purpose.

보다 구체적으로, 상기 공간 변환기(120)는 베이스 기판(110)의 피치와 반도체 웨이퍼에 형성된 반도체 소자의 패드들의 피치의 차이를 보상하기 위한 것일 수 있다. 이에 따라, 상기 회로 패턴층(121) 및 절연층(123)은 목적에 맞게 복수 개로 형성될 수 있다. More specifically, the spatial converter 120 may be used to compensate for the difference between the pitch of the base substrate 110 and the pitch of the pads of the semiconductor devices formed on the semiconductor wafer. Accordingly, the circuit pattern layer 121 and the insulating layer 123 may be formed in plural pieces to suit the purpose.

상기 프로브 니들(130)은 프로브 카드의 중심 부분에 복수 개가 형성되어 반도체 웨이퍼에 전기적으로 접속하기 위한 탐침 구조를 형성하고, 공간 변환기(120)의 절연층(123) 상면에 형성된 니들 배선 패턴(127)에 설치된다. The probe needles 130 are formed in plural numbers in the center of the probe card to form a probe structure for electrical connection to the semiconductor wafer, and the needle wiring pattern 127 is formed on the upper surface of the insulating layer 123 of the space converter 120. ) is installed.

구체적으로, 상기 프로브 니들(130)은 반도체 웨이퍼에 형성된 각 다이의 단자에 그 일단이 접촉되도록 얇은 두께를 갖는 니들 형상으로 형성될 수 있다. 상기 프로브 니들(130)은 일단이 각 다이의 패드들에 접촉되도록 소정 각도로 굴절될 수 있으나, 이에 한정되는 것은 아니다. 그리고 프로브 니들(130)의 타단은 니들 배선 패턴(127)에 납땜 등의 방법으로 연결될 수 있다.Specifically, the probe needle 130 may be formed in a needle shape with a thin thickness so that one end thereof contacts the terminal of each die formed on the semiconductor wafer. The probe needle 130 may be bent at a predetermined angle so that one end contacts the pads of each die, but the probe needle 130 is not limited to this. And the other end of the probe needle 130 may be connected to the needle wiring pattern 127 by a method such as soldering.

상기 프로브 니들(130)은 반도체 웨이퍼를 검사하기 위해 활용되는 통상적인 다양한 형태의 프로브 니들을 이용해 구현할 수 있다. 예를 들면, 니들형, 수직형 또는 캔틸레버형 구조의 프로브 니들을 도입할 수 있다. 특히, 상기 프로브 니들(130)은 공간 변환기(130)의 상면에 형성되는 기단부(131), 기단부(131)의 상면에서 측면 방향으로 연장되는 빔(133), 빔(133)의 타단에 수직하게 돌출 형성되어 반도체 웨이퍼에 형성된 다이에 각각 접촉되는 프로브 팁(135)을 포함하는 구조를 가질 수 있다. 상기와 같은 프로브 니들(130)은 도전성 금속 소재를 이용해 제조한 것을 사용할 수 있다.The probe needle 130 can be implemented using various types of probe needles commonly used to inspect semiconductor wafers. For example, a probe needle with a needle-type, vertical, or cantilever-type structure can be introduced. In particular, the probe needle 130 has a proximal end 131 formed on the upper surface of the space converter 130, a beam 133 extending in the lateral direction from the upper surface of the proximal end 131, and a beam 133 perpendicular to the other end of the beam 133. It may have a structure including probe tips 135 that are protruding and each contact a die formed on a semiconductor wafer. The probe needle 130 as described above may be manufactured using a conductive metal material.

상기 제1 정렬키 패턴(140) 및 제2 정렬키 패턴(150)은 프로브 니들(130) 외각의 공간 변환기(120) 또는 베이스 기판(110) 상에 각각 형성되어 각각 반도체 웨이퍼에 프로브 니들(130)에 형성된 프로브 팁(135)을 물리적으로 접촉시키기 위해 프로브 카드(100)를 반도체 웨이퍼에 위치하도록 정렬하기 위한 용도일 수 있다. The first alignment key pattern 140 and the second alignment key pattern 150 are formed on the spatial converter 120 or the base substrate 110 outside the probe needle 130, respectively, and are respectively formed on the semiconductor wafer by the probe needle 130. ) may be used to align the probe card 100 to be positioned on the semiconductor wafer in order to physically contact the probe tip 135 formed on the semiconductor wafer.

상기 제1 정렬키 패턴(140)은 공간 변화기(120)의 절연층(123) 상면에 형성될 수 있다. 제1 정렬키 패턴(140)은 원형의 형상을 가질 수 있고, 절연층(123)의 하부로 내입 형성된 음각 구조, 절연층(123)의 상부로 돌출 형성된 양각 구조를 가질 수 있다.The first alignment key pattern 140 may be formed on the upper surface of the insulating layer 123 of the space changer 120. The first alignment key pattern 140 may have a circular shape, and may have a concave structure formed into the lower part of the insulating layer 123 or an embossed structure protruding from the upper part of the insulating layer 123.

상기 제1 정렬키 패턴(140)은 절연층(123) 상에 형성된 니들 배선 패턴(127)에서 최외각 프로브 니들이 설치되는 특정 DUT에서 일정 거리만큼 이격된 위치에 고정 형성될 수 있다. The first alignment key pattern 140 may be fixedly formed at a position spaced a certain distance away from a specific DUT where the outermost probe needle is installed in the needle wiring pattern 127 formed on the insulating layer 123.

일례로, 상기 제1 정렬키 패턴은, 상기 니들 배선 패턴층(127) 상에 형성되는 최외각 프로브 니들로부터 100 내지 1,000 ㎛의 거리만큼 이격된 위치에 형성될 수 있다.For example, the first alignment key pattern may be formed at a position spaced apart from the outermost probe needle formed on the needle wiring pattern layer 127 by a distance of 100 to 1,000 μm.

상기 제1 정렬키 패턴(140)은 니들 배선 패턴(127)이 형성되지 않은 부분에 형성될 수 있고, 제1 정렬키 패턴은 도금 공정에 의해 형성될 수 있으며, 이에 제한받는 것은 아니다. 구체적으로, 상기 원형 정렬키는 상기 절연층의 상면에 돌출 형성되는 도전성 금속층 및 상기 도전성 금속층의 상면에 형성되는 도금층을 포함하는 2중층 구조의 원형 양각 정렬키를 포함할 수 있다. 또는, 상기 원형 정렬키는 상기 절연층의 하면에 내입 형성되는 도전성 금속층과, 및 상기 도전성 금속층의 상면에 형성되고 상기 절연층의 하면에 내입 형성되는 도금층을 포함하는 2중층 구조의 원형 음각 정렬키를 포함할 수 있다.The first alignment key pattern 140 may be formed in a portion where the needle wiring pattern 127 is not formed, and the first alignment key pattern may be formed through a plating process, but is not limited thereto. Specifically, the circular alignment key may include a circular embossed alignment key with a double-layer structure including a conductive metal layer protruding from the upper surface of the insulating layer and a plating layer formed on the upper surface of the conductive metal layer. Alternatively, the circular alignment key is a circular engraved alignment key of a double-layer structure including a conductive metal layer formed inside the lower surface of the insulating layer, and a plating layer formed on the upper surface of the conductive metal layer and formed inside the lower surface of the insulating layer. may include.

상기 제1 정렬키 패턴(140)은 절연층(123) 상에 위치가 패턴화되어 프로브 카드 상에서 일정 위치에 고정된 형태로 형성될 수 있다. 이에 따라, 반복 사용, 사용시간 경과에 따른 경시 변화가 없어 테스트를 반복 수행하는 경우에도 안정적인 정렬이 가능하고, 형성 위치에 오차를 최소화할 수 있다. The first alignment key pattern 140 may be formed in a patterned position on the insulating layer 123 and fixed at a certain position on the probe card. Accordingly, there is no change over time due to repeated use or usage time, so stable alignment is possible even when repeated tests are performed, and errors in the formation position can be minimized.

특히, 상기 제1 정렬키 패턴(140)은 절연층(123) 형성시 최외각 프로브 니들이 설치되는 특정 DUT의 상면 도는 하면에 양각 또는 음각 구조의 정렬키를 포함하는 구조를 가질 수 있다.In particular, the first alignment key pattern 140 may have a structure that includes an alignment key that is embossed or engraved on the upper or lower surface of a specific DUT where the outermost probe needle is installed when forming the insulating layer 123.

상기 제1 정렬키 패턴(140)은 원형의 형상을 가질 수 있고, 절연층(123)의 상면에 내입 형성된 음각 원형 정렬키 또는 양각 원형 정렬키를 포함할 수 있다. 제1 정렬키 패턴(140)은 저배율의 정렬키로서의 역할을 한다. 원형 모양은 평면 좌표계에서 어떠한 방향으로든 대칭적이기 때문에 저배율 정렬키로서 용이하게 사용될 수 있다.The first alignment key pattern 140 may have a circular shape and may include an engraved circular alignment key or an embossed circular alignment key formed inside the upper surface of the insulating layer 123. The first alignment key pattern 140 serves as a low-magnification alignment key. Because the circular shape is symmetrical in any direction in the plane coordinate system, it can be easily used as a low-magnification alignment key.

상기 원형 정렬키는 적어도 한 개 이상 형성할 수 있으며, 양각 원형 정렬키와 음각 원형 정렬키를 조합하여 형성시키도록 함에 따라 불량이 발생될 것을 방지하기 위해서, 복수의 정렬키를 형성하도록 할 수 있다. At least one circular alignment key can be formed, and in order to prevent defects from occurring by combining an embossed circular alignment key and an engraved circular alignment key, a plurality of alignment keys can be formed. .

일례로, 상기 제1 정렬키 패턴(140)은 도 3에 도시된 바와 같이, 최외각 프로브 니들의 일측에 설치되는 제1 원형 양각 정렬키(141), 제1 원형 양각 정렬키(141)에 인접하는 위치에 설치되는 제2 원형 양각 정렬키(143), 제2 원형 양각 정렬키(143)에 인접하는 위치에 설치되는 제3 원형 음각 정렬키(145)를 포함하는 구조를 가질 수 있다. 상기 제1 원형 양각 정렬키(141)는 최외각 프로브 니들로부터 100 내지 1,000 ㎛의 거리(d1)만큼 이격된 위치에 형성될 수 있고, 제2 원형 양각 정렬키(143)는 제1 원형 양각 정렬키(141)로부터 100 내지 500 ㎛의 거리(d2)만큼 이격된 위치에 형성될 수 있고, 제3 원형 음각 정렬키(145)는 제2 원형 양각 정렬키(143)로부터 100 내지 500 ㎛의 거리(d3)만큼 이격된 위치에 형성될 수 있다. 특히, 상기 제1 원형 양각 정렬키(141)는 최외각 프로브 니들로부터 300 ㎛ 이격된 위치의 상단 또는 하단에 형성될 수 있다. 상기 제2 원형 양각 정렬키(143)는 제1 원형 양각 정렬키(141)로부터 300 ㎛ 이격된 위치의 상단 또는 하단에 형성될 수 있다. 상기 제3 원형 양각 정렬키(145)는 제2 원형 양각 정렬키(143)로부터 300 ㎛ 이격된 위치의 상단 또는 하단에 형성될 수 있다. 또한, 제2 정렬키 패턴(150)은 제3 원형 음각 정렬키(145)로부터 1,000 내지 5,000 ㎛의 거리(d4)만큼 이격된 위치에 형성될 수 있다. For example, as shown in FIG. 3, the first alignment key pattern 140 is attached to the first circular embossed alignment key 141 installed on one side of the outermost probe needle and the first circular embossed alignment key 141. It may have a structure including a second circular embossed alignment key 143 installed at an adjacent position, and a third circular engraved alignment key 145 installed at a position adjacent to the second circular embossed alignment key 143. The first circular embossed alignment key 141 may be formed at a position spaced apart from the outermost probe needle by a distance d1 of 100 to 1,000 ㎛, and the second circular embossed alignment key 143 may be formed at a position spaced apart from the outermost probe needle by a distance d1 of 100 to 1,000 ㎛. It may be formed at a position spaced apart from the key 141 by a distance d2 of 100 to 500 ㎛, and the third circular engraved alignment key 145 is at a distance of 100 to 500 ㎛ from the second circular embossed alignment key 143. It can be formed at a location spaced apart by (d3). In particular, the first circular embossed alignment key 141 may be formed at the top or bottom of the outermost probe needle at a distance of 300 ㎛. The second circular embossed alignment key 143 may be formed at the top or bottom of the first circular embossed alignment key 141 at a distance of 300 ㎛. The third circular embossed alignment key 145 may be formed at the top or bottom of the second circular embossed alignment key 143 at a distance of 300 ㎛. Additionally, the second alignment key pattern 150 may be formed at a position spaced apart from the third circular engraved alignment key 145 by a distance d4 of 1,000 to 5,000 ㎛.

상기 제1 내지 제3 원형 정렬키(141, 143, 145)는 각각 정밀도와 박리 방지를 고려하여 크기를 조절하여 형성할 수 있다. The first to third circular alignment keys 141, 143, and 145 can each be formed by adjusting their sizes in consideration of precision and prevention of peeling.

일례로, 상기 제1 원형 양각 정렬키(141)는 지름이 30 내지 70 ㎛인 원형 구조를 가질 수 있고, 제2 원형 양각 정렬키(143)은 지름이 50 내지 100 ㎛인 원형 구조를 가질 수 있으며, 제3 원형 음각 정렬키(145)는 지름이 30 내지 70 ㎛인 원형 구조를 가질 수 있다. 특히, 제1 원형 양각 정렬키(141)는 지름이 50 ㎛인 원형 양각 구조를 가질 수 있고, 제2 원형 양각 정렬키(143)은 지름이 75 ㎛인 원형 양각 구조를 가질 수 있으며, 제3 원형 음각 정렬키(145)는 지름이 50 ㎛인 원형 음각 구조를 가질 수 있다.For example, the first circular embossed alignment key 141 may have a circular structure with a diameter of 30 to 70 ㎛, and the second circular embossed alignment key 143 may have a circular structure with a diameter of 50 to 100 ㎛. The third circular engraved alignment key 145 may have a circular structure with a diameter of 30 to 70 ㎛. In particular, the first circular embossed alignment key 141 may have a circular embossed structure with a diameter of 50 ㎛, the second circular embossed alignment key 143 may have a circular embossed structure with a diameter of 75 ㎛, and the third The circular engraved alignment key 145 may have a circular engraved structure with a diameter of 50 ㎛.

아울러, 상기 제1 및 제2 원형 양각 정렬키(141, 143)는 카메라가 정렬키를 오인식하는 것을 방지할 수 있도록 1 내지 5 ㎛의 두께를 갖도록 절연층의 상면으로 돌출 형성시킬 수 있다. 상기 제3 원형 양각 정렬키(145)는 1 내지 5 ㎛의 두께를 갖도록 절연층의 하면으로 내입 형성시킬 수 있다. In addition, the first and second circular embossed alignment keys 141 and 143 may be formed to protrude from the upper surface of the insulating layer to have a thickness of 1 to 5 μm to prevent the camera from misrecognizing the alignment key. The third circular embossed alignment key 145 may be formed into the lower surface of the insulating layer to have a thickness of 1 to 5 ㎛.

상기 제1 정렬키 패턴(140)은 프로브 카드의 크기와 모양에 따라 형성 위치와 개수가 결정될 수 있다. 상기 제1 정렬키 패턴(140) 및 제2 정렬키 패턴(150)은 프로브 카드의 가장자리에 대칭적으로 복수 개가 형성될 수 있다. 즉, 상기 제1 정렬키 패턴 및 제2 정렬키 패턴은 각각 상기 베이스 기판의 중심을 기준으로 가장자리에서 각각 대칭적으로 복수 개가 형성될 수 있다.The formation location and number of the first alignment key patterns 140 may be determined depending on the size and shape of the probe card. A plurality of the first alignment key pattern 140 and the second alignment key pattern 150 may be formed symmetrically at the edge of the probe card. That is, a plurality of the first and second alignment key patterns may be formed symmetrically at the edges of the base substrate with respect to the center.

일례로, 상기 프로브 카드(100)가 원형인 경우 전체 원호를 4등분하여 원호의 가장 자리에 균등하게 분포되거나, 원의 중심을 기준으로 대칭적인 위치에 4개의 제1 정렬키 패턴(140) 및 제2 정렬키 패턴(150)이 형성될 수 있다. 이때, 제1 정렬키 패턴(140) 및 제2 정렬키 패턴(150)은 각각 프로브 카드의 중심을 기준으로 가장자리에서 각각 대칭적으로 형성될 수 있다. For example, if the probe card 100 is circular, the entire arc is divided into four equal parts and distributed evenly at the edges of the arc, or four first alignment key patterns 140 are placed at symmetrical positions with respect to the center of the circle. A second alignment key pattern 150 may be formed. At this time, the first alignment key pattern 140 and the second alignment key pattern 150 may be formed symmetrically at the edges with respect to the center of the probe card.

상기 제2 정렬키 패턴(150)은 제1 정렬키 패턴(140)과 미리 설정된 거리만큼 이격된 위치에 형성될 수 있다. 제2 정렬키 패턴(150)은 렌즈의 분해능을 기준으로 고배율 정렬키로 구분할 수 있으며, 정렬 공차를 최소화할 수 있다. 제2 정렬키 패턴(150)은 난반사와 프로브 니들에 형성된 팁에 의한 오인식을 방지하기 위해서 테스트 DUT의 외부에 배치된다.The second alignment key pattern 150 may be formed at a position spaced apart from the first alignment key pattern 140 by a preset distance. The second alignment key pattern 150 can be classified into a high-magnification alignment key based on the resolution of the lens, and alignment tolerance can be minimized. The second alignment key pattern 150 is placed outside the test DUT to prevent diffuse reflection and misrecognition due to the tip formed on the probe needle.

상기 제2 정렬키 패턴(150)은 4개의 정사각형 정렬키가 동일한 간격으로 이격된 위치에 형성되어 동일한 선폭의 ‘+’ 모양의 직교 구획 라인이 형성하도록 배치된 격자 패턴일 수 있으며, 이와 같은 패턴은 직교하는 방향으로 대칭적이기 때문에 카테시안 좌표(X, Y)를 통한 고배율 정렬키로서 용이하게 사용될 수 있다.The second alignment key pattern 150 may be a grid pattern in which four square alignment keys are formed at equally spaced positions to form '+' shaped orthogonal division lines with the same line width, such a pattern. Since is symmetrical in the orthogonal direction, it can be easily used as a high-magnification alignment key through Cartesian coordinates (X, Y).

상기 제2 정렬키 패턴(150)은 상기 제1 정렬키 패턴(140)으로부터 1,000 내지 5,000 ㎛의 거리만큼 이격된 위치에 배치될 수 있다. 특히, 상기 제2 정렬키 패턴(150)은 상기 제1 정렬키 패턴(140)으로부터 3,700 ㎛의 거리만큼 이격된 위치에 배치될 수 있다. The second alignment key pattern 150 may be disposed at a distance of 1,000 to 5,000 ㎛ from the first alignment key pattern 140. In particular, the second alignment key pattern 150 may be disposed at a distance of 3,700 ㎛ from the first alignment key pattern 140.

또한, 상기 제2 정렬키 패턴(150)은 10 ㎛ × 10 ㎛ 내지 100 ㎛ × 100 ㎛의 면적을 가질 수 있다. 상기 직교 구획 라인은 0.5 내지 5 ㎛의 선폭을 가질 수 있다. 특히, 제2 정렬키 패턴(150)은 36 ㎛ × 36 ㎛의 면적을 가질 수 있다. 상기 직교 구획 라인은 2 ㎛의 선폭을 가질 수 있다. Additionally, the second alignment key pattern 150 may have an area of 10 ㎛ × 10 ㎛ to 100 ㎛ × 100 ㎛. The orthogonal section lines may have a line width of 0.5 to 5 ㎛. In particular, the second alignment key pattern 150 may have an area of 36 ㎛ × 36 ㎛. The orthogonal section line may have a line width of 2 μm.

또한, 상기 제1 정렬키 패턴(140) 및 제2 정렬키 패턴(150)은 베이스 기판(110)의 중심을 가로지르는 기준선(A, B)을 기준으로 중앙이 위치하도록 일직선 상에 배치될 수 있다.In addition, the first alignment key pattern 140 and the second alignment key pattern 150 may be arranged in a straight line so that their centers are located based on the reference lines A and B crossing the center of the base substrate 110. there is.

그리고, 상기와 같은 상기 제1 정렬키 패턴(140) 및 제2 정렬키 패턴(150)은 절연층 상에 패턴을 형성하기 위해 활용되는 포토레지스트를 활용한 식각 및 노광 공정 등과 같은 패터닝 방법을 통해 형성시킬 수 있다. 이에 따라, 정렬키가 기판 상에 패터닝 방법에 의해 형성됨에 따라 형성 위치가 동일하며, 동일한 방법으로 제조한 프로브 카드를 사용할 경우 동일한 산포 경향을 나타낼 수 있고, 공차가 발생되지 않아 정렬 정밀도가 높은 프로브 카드를 제조할 수 있으며, 기존의 본딩 방법으로 제조한 프로브 카드를 대체하여 검사 정밀도를 확보할 수 있다. In addition, the first alignment key pattern 140 and the second alignment key pattern 150 as described above are formed through a patterning method such as an etching and exposure process using a photoresist used to form a pattern on an insulating layer. It can be formed. Accordingly, since the alignment key is formed by a patterning method on the substrate, the formation position is the same, and when using probe cards manufactured by the same method, the same distribution tendency can be displayed, and the probe has high alignment precision because no tolerance occurs. Cards can be manufactured, and inspection precision can be secured by replacing probe cards manufactured using the existing bonding method.

실시예에 따른 프로브 카드(100)는, 정렬핀(160)을 더 포함할 수 있다. 정렬핀(160)은 제품의 종류에 관계없는 표준화된 위치에 설치될 수 있으며, 일정한 형상을 가지고 있어 표준화가 가능하다. 상기 정렬핀(160)은 표준 형상의 셋업 핀을 이용해 구현할 수 있다. 특히, 정렬핀(160)은 니들 배선 패턴(127)에서 최외각 프로브 니들이 설치되는 위치에 설치될 수 있고, 이에 따라, 제1 정렬키 패턴(140)과 인접하는 위치에 형성될 수 있다.The probe card 100 according to the embodiment may further include an alignment pin 160. The alignment pin 160 can be installed in a standardized position regardless of the type of product, and has a constant shape, making standardization possible. The alignment pin 160 can be implemented using a standard shape setup pin. In particular, the alignment pin 160 may be installed at a position where the outermost probe needle is installed in the needle wiring pattern 127, and accordingly, may be formed at a position adjacent to the first alignment key pattern 140.

상기한 바와 같은 실시예에 따른 프로브 카드(100)는 노광 및 식각 공정 등을 활용하여 기판 상에 패턴을 형성하는 방식으로 인식 에러가 발생되지 않는 위치에 복수의 정렬키 패턴을 형성시킴에 따라 프로브 카드별로 공차가 발생하지 않고, 정렬 정밀도를 향상시킬 수 있어 정렬 불량으로 인한 검사 신뢰성 저하를 방지할 수 있으며, 가동률 향상과 테스트 자동화를 구현할 수 있다.The probe card 100 according to the above-described embodiment forms a pattern on a substrate using an exposure and etching process, thereby forming a plurality of alignment key patterns at positions where recognition errors do not occur, thereby forming a probe. Tolerances do not occur for each card, and alignment precision can be improved, preventing a decrease in inspection reliability due to misalignment, improving operation rate, and implementing test automation.

또한, 반도체 웨이퍼와 접촉되지 않는 정렬핀(160)을 추가로 형성하여 사용 횟수와 사용 시간에 관계없이 동일한 정렬이 가능하여 테스트 품질을 일정하게 유지할 수 있다.In addition, by additionally forming alignment pins 160 that do not contact the semiconductor wafer, the same alignment is possible regardless of the number of times and time of use, thereby maintaining consistent test quality.

한편, 도 4는 실시예에 따른 프로브 카드가 설치되는 웨이퍼 검사 장치를 나타낸 구조도이다.Meanwhile, Figure 4 is a structural diagram showing a wafer inspection device in which a probe card is installed according to an embodiment.

도 4를 참조하면, 실시예에 따른 프로브 카드가 설치되는 웨이퍼 검사 장치는, 프로브 카드(100), 웨이퍼 스테이지(200), 프로브 헤드(300), 프로버(400), 컨트롤러(500), 복수 개의 카메라(C1, C2, C3)를 포함하는 구조를 가질 수 있다.Referring to FIG. 4, the wafer inspection device in which the probe card according to the embodiment is installed includes a probe card 100, a wafer stage 200, a probe head 300, a prober 400, a controller 500, and a plurality of It may have a structure including cameras C1, C2, and C3.

웨이퍼 스테이지(200)는, 웨이퍼(W)를 고정하여 웨이퍼(W)의 전기적인 특성 검사를 수행하도록 한다. 이를 위해, 웨이퍼 스테이지(200)는 웨이퍼(W)가 고정되는 고정척, 고정척을 이동시키는 가이드 및 모터를 포함하는 구조를 가질 수 있다. 웨이퍼 스테이지(200)는, 검사를 위한 웨이퍼를 이송하고, 고정척에 웨이퍼를 고정하기 위한 이송 수단이 구비될 수 있다.The wafer stage 200 fixes the wafer W and performs an electrical characteristic inspection of the wafer W. To this end, the wafer stage 200 may have a structure including a fixed chuck on which the wafer W is fixed, a guide for moving the fixed chuck, and a motor. The wafer stage 200 may be provided with transfer means for transferring a wafer for inspection and fixing the wafer to a fixing chuck.

프로브 헤드(300)는 프로브 카드(100)가 설치되고, 승강 및 하강이 가능한 구조를 형성하여 프로브 카드(100)의 프로브 니들(130)을 웨이퍼(W)에 접촉시키도록 하는 역할을 한다.The probe head 300 is installed with the probe card 100 and forms a structure that can be raised and lowered, and serves to bring the probe needle 130 of the probe card 100 into contact with the wafer (W).

프로버(400)는 프로브 카드(100)와 전기적으로 연결되고, 전원을 공급하여 웨이퍼(W)의 전기적 특성을 검사하도록 한다. The prober 400 is electrically connected to the probe card 100 and supplies power to inspect the electrical characteristics of the wafer (W).

컨트롤러(500)는 웨이퍼 스테이지(200), 프로브 헤드(300), 프로버(400)의 구동을 제어하는 역할을 한다. The controller 500 controls the operation of the wafer stage 200, probe head 300, and prober 400.

웨이퍼 스테이지(200)와 프로브 헤드(300)는 인접하는 위치에 설치되는 복수 개의 카메라(C1, C2, C3)에 의해 상호간의 위치를 파악할 수 있다. The wafer stage 200 and the probe head 300 can determine their respective positions using a plurality of cameras C1, C2, and C3 installed in adjacent positions.

구체적으로, 프로브 헤드(300)의 상부와 웨이퍼 스테이지(200)의 측면에는 각각 복수 개의 제1 및 제2 카메라(C1, C2)가 형성되어 웨이퍼 스테이지(200)와 프로브 헤드(300)를 촬영할 수 있다. 웨이퍼 스테이지(200)의 측면에 고정 설치되는 제3 카메라(C3)는 웨이퍼 스테이지(200)의 측면에서 프로브 카드(100)를 촬영하도록 한다. 제1 및 제2 카메라(C1, C2)는 고정된 구조를 가지며, 제3 카메라(C3)는 웨이퍼 스테이지(200)와 함께 수평 방향으로 이동이 가능한 구조를 형성하며, 프로브 카드(100)에 형성된 정렬키 패턴(140, 150)을 인식하여 프로브 카드(100)의 위치를 확인할 수 있도록 한다. 컨트롤러(500)는 제1 및 제2 카메라(C1, C2)에서 수득한 웨이퍼 스테이지(200)와 프로브 카드(100)의 영상 정보를 이용해 웨이퍼(W)와 프로브 카드(100)가 지정된 위치에 정렬되도록 웨이퍼 스테이지(200)와 프로브 헤드(300)의 구동을 제어하고, 프로브 카드(100)를 정렬시키고 정렬이 완료되면 웨이퍼(W)를 검사하도록 웨이퍼 스테이지(200), 프로브 헤드(300), 프로버(400)의 구동을 각각 제어할 수 있다. Specifically, a plurality of first and second cameras C1 and C2 are formed on the upper part of the probe head 300 and the side of the wafer stage 200, respectively, to photograph the wafer stage 200 and the probe head 300. there is. The third camera C3, which is fixedly installed on the side of the wafer stage 200, photographs the probe card 100 from the side of the wafer stage 200. The first and second cameras C1 and C2 have a fixed structure, and the third camera C3 forms a structure that can move in the horizontal direction together with the wafer stage 200 and is formed on the probe card 100. The position of the probe card 100 can be confirmed by recognizing the alignment key patterns 140 and 150. The controller 500 uses image information of the wafer stage 200 and the probe card 100 obtained from the first and second cameras C1 and C2 to align the wafer W and the probe card 100 at the designated position. Control the operation of the wafer stage 200 and the probe head 300 as much as possible, align the probe card 100, and inspect the wafer W when the alignment is completed. The operation of each burr 400 can be controlled.

또한, 컨트롤러(500)는 해당 위치에서 색인된 인덱스 신호 또는 이미지에 해당 정렬키 패턴(140, 150)이 위치되도록 프로브 헤드(300)를 수평 이동시키면서 프로브 카드(100)를 정렬시킬 수 있다. Additionally, the controller 500 may align the probe card 100 by horizontally moving the probe head 300 so that the corresponding alignment key patterns 140 and 150 are positioned on the index signal or image indexed at the corresponding location.

따라서, 컨트롤러(500)는 해당 위치 또는 좌표에서 정렬키 패턴(140, 150)이 색인된 정보를 저장하는 데이터 베이스를 포함할 수 있다.Accordingly, the controller 500 may include a database that stores information indexed by the alignment key patterns 140 and 150 at the corresponding location or coordinates.

한편, 도 5는 실시예에 따른 프로브 카드(100)를 이용하여 웨이퍼(W)를 검사하는 방법을 나타낸 공정도이다. Meanwhile, FIG. 5 is a process diagram showing a method of inspecting a wafer W using the probe card 100 according to an embodiment.

도 5를 참조하면, 웨이퍼 검사 방법은, 제1 정렬키 패턴(140)을 이용해 프로브 카드(100)를 저배율 정렬하는 단계(S100); 제2 정렬키 패턴(150)을 이용해 프로브 카드(100)를 고배율 정렬하는 단계(S200); 테스트를 위한 웨이퍼를 정렬하는 단계(S300) 및 웨이퍼를 테스트하는 단계(S400)를 포함할 수 있다. Referring to FIG. 5, the wafer inspection method includes aligning the probe card 100 at low magnification using the first alignment key pattern 140 (S100); Sorting the probe card 100 at high magnification using the second alignment key pattern 150 (S200); It may include arranging a wafer for testing (S300) and testing the wafer (S400).

구체적으로, 웨이퍼 검사 방법은, 웨이퍼 스테이지(200)에 웨이퍼(W)가 로딩되면 제1 정렬키 패턴(140)을 이용해 프로브 카드(100)를 저배율로 정렬할 수 있다. 이때, 제3 카메라(C3)는 프로브 카드(100)의 표면을 저배율로 확대 촬영하여 제1 정렬키 패턴을 촬영하도록 하여 제1 영상 정보를 수집하며, 수집한 제1 영상 정보를 컨트롤러(500)로 전송할 수 있다. 컨트롤러(500)는 수집한 제1 영상 정보를 이용해 프로브 카드를 저배율로 정렬시키도록 한다. Specifically, in the wafer inspection method, when the wafer W is loaded on the wafer stage 200, the probe card 100 can be aligned at low magnification using the first alignment key pattern 140. At this time, the third camera (C3) captures the first alignment key pattern by enlarging the surface of the probe card 100 at low magnification to collect first image information, and transmits the collected first image information to the controller 500. It can be sent to . The controller 500 uses the collected first image information to align the probe cards at low magnification.

이후, 제3 카메라(C3)는 프로브 카드(100)의 표면을 고배율로 확대 촬영하여 제2 정렬키 패턴(150)을 촬영하도록 하여 제2 영상 정보를 수집하며, 수집한 제2 영상 정보를 컨트롤러(500)로 전송할 수 있다. 컨트롤러(500)는 수집한 제2 영상 정보를 이용해 프로브 카드(100)를 고배율로 정렬시키도록 한다. 이때, 제3 카메라(C3)는 프로브 카드(100)의 가장자리에 형성된 복수 개의 제2 정렬키 패턴(150)에 수직하는 위치까지 이동하면서 제2 정렬키 패턴(150)의 평면 위치를 검출하여 프로브 카드(100)를 고배율 정렬할 수 있도록 한다. Afterwards, the third camera (C3) collects second image information by enlarging the surface of the probe card 100 at high magnification to capture the second alignment key pattern 150, and transmits the collected second image information to the controller. It can be sent to (500). The controller 500 uses the collected second image information to align the probe card 100 at high magnification. At this time, the third camera (C3) moves to a position perpendicular to the plurality of second alignment key patterns 150 formed at the edge of the probe card 100, detects the planar position of the second alignment key pattern 150, and probes the probe card 100. It allows the cards 100 to be aligned at high magnification.

다음, 웨이퍼 스테이지(200)를 이동시켜 웨이퍼(W)가 프로브 카드(100)와 대응되는 위치에 배치되도록 웨이퍼(W)를 정렬한다. Next, the wafer stage 200 is moved to align the wafer W so that the wafer W is placed in a position corresponding to the probe card 100.

이후, 웨이퍼 스테이지(200)에 설치된 웨이퍼(W)의 전기적 특성을 검사하도록 한다. Afterwards, the electrical characteristics of the wafer W installed on the wafer stage 200 are inspected.

이와 같은, 과정 중, 실시예에 따른 프로브 카드(100)를 활용할 경우, 컨트롤러(500)는 프로브 카드(100)의 중심을 기준으로 대칭적인 위치에 2개의 가상 정렬선을 생성한다. 다음, 컨트롤러(500)는 제3 카메라에서 촬영한 제2 영상 정보를 이용해 제1 원형 양각 정렬키(141)와 제2 원형 양각 정렬키(143)의 공통 외접선 사이에 형성된 4개의 내부 영역 사이에 가상 정렬선이 배치되도록 프로브 카드(100)를 저배율 정렬하도록 한다. During this process, when using the probe card 100 according to the embodiment, the controller 500 creates two virtual alignment lines at symmetrical positions with respect to the center of the probe card 100. Next, the controller 500 uses the second image information captured by the third camera to create Align the probe card 100 at low magnification so that the virtual alignment line is placed.

상기와 같이 공통 외접선 사이에 형성된 내부 영역에 가상 정렬선이 배치되도록 프로브 카드(100)를 저배율로 정렬하고, 저배율로 정렬한 프로브 카드(100)를 제3 원형 음각 정렬키(145)의 외접선과 제2 정렬키 패턴(150)의 직교 중심 라인의 중심점에 가상 정렬선이 배치되도록 고배율 정렬하도록 한다. As described above, the probe card 100 is aligned at low magnification so that a virtual alignment line is placed in the inner area formed between common external lines, and the probe card 100 aligned at low magnification is aligned with the external line of the third circular engraved alignment key 145. Align at high magnification so that the virtual alignment line is placed at the center point of the orthogonal center line of the second alignment key pattern 150.

이때, 상기 제1 원형 양각 정렬키(141), 제2 원형 양각 정렬키(143), 제3 원형 음각 정렬키(145) 및 제2 정렬키 패턴(150)은 일직선 상에 배치됨에 따라 저배율 정렬을 통해 프로브 카드(100)의 가상 정렬선을 배치한 다음, 제3 원형 음각 정렬키(145)의 외접선과 제2 정렬키 패턴(150)의 직교 중심 라인의 중심점에 프로브 카드(100)의 가상 정렬선이 배치되도록 고배율 정렬하도록 하여 단시간에 프로브 카드(100)를 정밀하게 정렬할 수 있다.At this time, the first circular embossed alignment key 141, the second circular embossed alignment key 143, the third circular embossed alignment key 145, and the second alignment key pattern 150 are aligned at low magnification as they are arranged in a straight line. After placing the virtual alignment line of the probe card 100, the virtual alignment line of the probe card 100 is located at the center point of the circumscribed line of the third circular engraved alignment key 145 and the orthogonal center line of the second alignment key pattern 150. The probe card 100 can be precisely aligned in a short time by aligning at high magnification so that the alignment line is placed.

실시예에 따른 프로브 카드(100)는 제1 정렬키 패턴(140) 및 제2 정렬키 패턴(150)을 이용하여 프로브 카드(100)를 저배율로 정렬하도록 한 다음 고배율로 정밀하게 정렬하도록 하여 프로브 카드(100)의 정렬시간을 크게 단축시킬 수 있어 생산성을 극대화시킬 수 있다. The probe card 100 according to the embodiment aligns the probe card 100 at low magnification using the first alignment key pattern 140 and the second alignment key pattern 150, and then precisely aligns the probe at high magnification. The sorting time for the cards 100 can be greatly shortened, thereby maximizing productivity.

특히, 제1 원형 양각 정렬키(141)와 제2 원형 양각 정렬키(143)의 공통 외접선 사이에 형성된 내부 영역에 가상 정렬선이 배치되도록 저배율 정렬한 다음, 저배율로 정렬한 프로브 카드(100)를 제3 원형 음각 정렬키(145)의 외접선과 제2 정렬키 패턴(150)의 직교 중심 라인의 중심점에 가상 정렬선이 배치되도록 고배율 정렬하여 정렬 정밀도를 크게 향상시킬 수 있으며, 이에 따라, 검사 신뢰성을 확보할 수 있도록 한다.In particular, the probe card 100 is aligned at low magnification so that a virtual alignment line is placed in the inner area formed between the common circumscribed line of the first circular embossed alignment key 141 and the second circular embossed alignment key 143, and then aligned at low magnification. Alignment precision can be greatly improved by aligning at high magnification so that the virtual alignment line is placed at the center point of the circumferential line of the third circular engraved alignment key 145 and the orthogonal center line of the second alignment key pattern 150. Accordingly, the inspection accuracy can be greatly improved. Ensure reliability.

상술한 바와 같이 개시된 본 발명의 바람직한 실시예들에 대한 상세한 설명은 당업자가 본 발명을 구현하고 실시할 수 있도록 제공되었다. 상기에서는 본 발명의 바람직한 실시 예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 본 발명의 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 예를 들어, 당업자는 상술한 실시 예들에 기재된 각 구성을 서로 조합하는 방식으로 이용할 수 있다. 따라서, 본 발명은 여기에 나타난 실시형태들에 제한되려는 것이 아니라, 여기서 개시된 원리들 및 신규한 특징들과 일치하는 최광의 범위를 부여하려는 것이다.A detailed description of preferred embodiments of the invention disclosed above is provided to enable any person skilled in the art to make or practice the invention. Although the present invention has been described above with reference to preferred embodiments, those skilled in the art will understand that various modifications and changes can be made to the present invention without departing from the scope of the present invention. For example, a person skilled in the art may use each configuration described in the above-described embodiments by combining them with each other. Accordingly, the present invention is not intended to be limited to the embodiments shown herein but is to be accorded the widest scope consistent with the principles and novel features disclosed herein.

본 발명은 본 발명의 정신 및 필수적 특징을 벗어나지 않는 범위에서 다른 특정한 형태로 구체화될 수 있다. 따라서, 상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니 되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다. 본 발명은 여기에 나타난 실시형태들에 제한되려는 것이 아니라, 여기서 개시된 원리들 및 신규한 특징들과 일치하는 최광의 범위를 부여하려는 것이다. 또한, 특허청구범위에서 명시적인 인용 관계가 있지 않은 청구항들을 결합하여 실시 예를 구성하거나 출원 후의 보정에 의해 새로운 청구항으로 포함할 수 있다.The present invention may be embodied in other specific forms without departing from the spirit and essential features of the present invention. Accordingly, the above detailed description should not be construed as restrictive in all respects and should be considered illustrative. The scope of the present invention should be determined by reasonable interpretation of the appended claims, and all changes within the equivalent scope of the present invention are included in the scope of the present invention. The present invention is not intended to be limited to the embodiments shown herein but is to be accorded the widest scope consistent with the principles and novel features disclosed herein. In addition, claims that do not have an explicit reference relationship in the patent claims can be combined to form an embodiment or included as a new claim through amendment after filing.

100 : 프로브 카드 110 : 베이스 기판
120 : 공간 변환기 130 : 프로브 니들
140 : 제1 정렬키 패턴 150 : 제2 정렬키 패턴
160 : 정렬핀 200 : 웨이퍼 스테이지
300 : 프로브 헤드 400 : 프로버
500 : 컨트롤러 C1 내지 C3 : 카메라
100: probe card 110: base board
120: spatial converter 130: probe needle
140: first sort key pattern 150: second sort key pattern
160: alignment pin 200: wafer stage
300: Probe head 400: Prober
500: Controller C1 to C3: Camera

Claims (12)

내부에 복수 개의 비아 전극이 형성된 베이스 기판;
상기 베이스 기판의 상면에 형성되고, 상기 비아 전극과 연결되어 반도체 웨이퍼 테스트를 위한 회로 패턴층, 상기 회로 패턴층을 절연하는 절연층 및 상기 절연층의 상면에 형성되고 상기 회로 패턴층과 연결되는 니들 배선 패턴층을 포함하는 공간 변환기;
상기 니들 배선 패턴층 상에 연결되는 복수 개의 프로브 니들;
상기 절연층의 상면에 상기 프로브 니들로 부터 일정거리 만큼 이격된 위치에 형성되는 복수 개의 제1 정렬키 패턴; 및
상기 복수 개의 제1 정렬키 패턴에서 일정거리 만큼 이격된 위치에 각각 형성되는 복수 개의 제2 정렬키 패턴을 포함하는 프로브 카드.
A base substrate with a plurality of via electrodes formed therein;
A circuit pattern layer formed on the upper surface of the base substrate and connected to the via electrode for semiconductor wafer testing, an insulating layer insulating the circuit pattern layer, and a needle formed on the upper surface of the insulating layer and connected to the circuit pattern layer. a spatial converter including a wiring pattern layer;
a plurality of probe needles connected to the needle wiring pattern layer;
a plurality of first alignment key patterns formed on the upper surface of the insulating layer at positions spaced apart from the probe needle by a predetermined distance; and
A probe card including a plurality of second alignment key patterns each formed at a position spaced apart from the plurality of first alignment key patterns by a predetermined distance.
제1항에 있어서,
상기 제1 정렬키 패턴은, 상기 니들 배선 패턴층 상에 형성되는 최외각 프로브 니들로부터 100 내지 1,000 ㎛의 거리만큼 이격된 위치에 형성되는 원형 정렬키를 포함하는 프로브 카드.
According to paragraph 1,
The first alignment key pattern includes a circular alignment key formed at a distance of 100 to 1,000 ㎛ from the outermost probe needle formed on the needle wiring pattern layer.
제2항에 있어서,
상기 원형 정렬키는 상기 절연층의 상면에 돌출 형성되는 도전성 금속층 및 상기 도전성 금속층의 상면에 형성되는 도금층을 포함하는 2중층 구조의 원형 양각 정렬키인 프로브 카드.
According to paragraph 2,
The probe card is a circular embossed alignment key with a double-layer structure, wherein the circular alignment key includes a conductive metal layer protruding from the upper surface of the insulating layer and a plating layer formed on the upper surface of the conductive metal layer.
제2항에 있어서,
상기 원형 정렬키는 상기 절연층의 하면에 내입 형성되는 도전성 금속층과, 상기 도전성 금속층의 상면에 형성되고 상기 절연층의 하면에 내입 형성되는 도금층을 포함하는 2중층 구조의 원형 음각 정렬키인 프로브 카드.
According to paragraph 2,
The circular alignment key is a probe card that is a circular engraved alignment key of a double-layer structure including a conductive metal layer formed inside the lower surface of the insulating layer and a plating layer formed on the upper surface of the conductive metal layer and formed inside the lower surface of the insulating layer. .
제1항에 있어서,
상기 제1 정렬키 패턴은, 상기 니들 배선 패턴층 상에 형성되는 최외각 프로브 니들로부터 100 내지 1,000 ㎛의 거리만큼 이격된 위치에 형성되는 제1 원형 양각 정렬키, 상기 제1 원형 양각 정렬키에서 100 내지 500 ㎛의 거리만큼 이격된 위치에 형성되는 제2 원형 양각 정렬키, 상기 제2 원형 양각 정렬키에서 100 내지 500 ㎛의 거리만큼 이격된 위치에 형성되는 제3 원형 음각 정렬키를 포함하는 프로브 카드.
According to paragraph 1,
The first alignment key pattern includes a first circular embossed alignment key formed at a distance of 100 to 1,000 ㎛ from the outermost probe needle formed on the needle wiring pattern layer, and the first circular embossed alignment key. A second circular embossed alignment key formed at a position spaced apart by a distance of 100 to 500 ㎛, and a third circular engraved alignment key formed at a position spaced apart from the second circular embossed alignment key at a distance of 100 to 500 ㎛. Probe card.
제5항에 있어서,
상기 제1 원형 양각 정렬키는 지름이 30 내지 70 ㎛이고, 상기 제2 원형 양각 정렬키는 지름이 50 내지 100 ㎛이며, 상기 제3 원형 음각 정렬키는 지름이 30 내지 70 ㎛인 프로브 카드.
According to clause 5,
The first circular embossed alignment key has a diameter of 30 to 70 ㎛, the second circular embossed alignment key has a diameter of 50 to 100 ㎛, and the third circular engraved alignment key has a diameter of 30 to 70 ㎛.
제5항에 있어서,
상기 제1 원형 양각 정렬키 및 상기 제2 원형 양각 정렬키는 각각 두께가 1 내지 5 ㎛인 것을 특징으로 하는 프로브 카드.
According to clause 5,
The probe card, wherein the first circular embossed alignment key and the second circular embossed alignment key each have a thickness of 1 to 5 ㎛.
제5항에 있어서,
상기 제1 정렬키 패턴 및 제2 정렬키 패턴은 각각 상기 베이스 기판의 중심을 기준으로 가장자리에서 각각 대칭적으로 복수 개가 형성되는 프로브 카드.
According to clause 5,
A probe card in which a plurality of the first and second alignment key patterns are formed symmetrically at edges of the base substrate with respect to the center of the base substrate.
제1항에 있어서,
상기 제2 정렬키 패턴은, 4개의 정사각형 정렬키가 동일한 간격으로 이격된 위치에 형성되어 동일한 선폭의 직교 구획 라인이 형성하도록 배치된 격자 패턴인 프로브 카드.
According to paragraph 1,
The second alignment key pattern is a grid pattern in which four square alignment keys are formed at equally spaced positions to form orthogonal division lines of the same line width.
제1항에 있어서,
상기 제2 정렬키 패턴은 상기 제1 정렬키 패턴으로부터 1,000 내지 5,000 ㎛의 거리만큼 이격된 위치에 형성되는 프로브 카드.
According to paragraph 1,
The probe card wherein the second alignment key pattern is formed at a location spaced apart from the first alignment key pattern by a distance of 1,000 to 5,000 ㎛.
제1항에 있어서,
상기 제2 정렬키 패턴은 10 ㎛ × 10 ㎛ 내지 100㎛ × 100 ㎛의 면적을 갖는 프로브 카드.
According to paragraph 1,
The second alignment key pattern is a probe card having an area of 10 ㎛ × 10 ㎛ to 100 ㎛ × 100 ㎛.
제1항에 있어서,
상기 니들 배선 패턴층 상에 연결되는 복수 개의 프로브 니들의 최외각에 설치되는 복수 개의 정렬 니들을 더 포함하는 프로브 카드.
According to paragraph 1,
A probe card further comprising a plurality of alignment needles installed on the outermost surfaces of the plurality of probe needles connected to the needle wiring pattern layer.
KR1020220067768A 2022-06-02 2022-06-02 Probe card with high alignment precision Pending KR20230167644A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220067768A KR20230167644A (en) 2022-06-02 2022-06-02 Probe card with high alignment precision

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220067768A KR20230167644A (en) 2022-06-02 2022-06-02 Probe card with high alignment precision

Publications (1)

Publication Number Publication Date
KR20230167644A true KR20230167644A (en) 2023-12-11

Family

ID=89163069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220067768A Pending KR20230167644A (en) 2022-06-02 2022-06-02 Probe card with high alignment precision

Country Status (1)

Country Link
KR (1) KR20230167644A (en)

Similar Documents

Publication Publication Date Title
KR100938038B1 (en) Transmission circuit, connection sheet, probe sheet, probe card, semiconductor inspection device, and method of manufacturing semiconductor device
KR100508419B1 (en) Contact structure formed by microfabrication process
US20130299221A1 (en) Space transformer for probe card and method of manufacturing the same
KR860000227B1 (en) Miniature circuit processing devices and matrix test heads for use therein
KR20000006268A (en) Probe contactor formed by photolithography process
KR20020093802A (en) Contact structure and production method thereof and probe contact assembly using same
JPH08201427A (en) A probe assembly and a positioning board in which a plurality of probes are positioned and arranged
CN116699368B (en) Vertical probe card and manufacturing process thereof
US7750655B2 (en) Multilayer substrate and probe card
JP2007010671A (en) Method and apparatus for electrically inspecting a subject, and method for manufacturing a contact device used during the inspection
US9459286B2 (en) Large-area probe card and method of manufacturing the same
KR200454211Y1 (en) Probe Assembly with Guide Structure
KR20230167644A (en) Probe card with high alignment precision
TW202202854A (en) Probe head and probe card having the same
TWI484192B (en) Probe card, inspection device and inspection method
JP4391738B2 (en) Method for collecting probe contact position, method for correcting probe contact position, and method for eliminating contact error between probe devices
KR200443286Y1 (en) Probe card and needle on the probe card
KR102490034B1 (en) Aligning Module and transfer method for the electro-conductive contact pin
Zhou et al. Key technologies of high-end SOC probe card
US20250093385A1 (en) Probe head structures for circuit probe test systems and methods of forming the same
US20250216419A1 (en) Probe head for loopback testing and methods of forming the same
TWI889129B (en) Probe card, probe head for circuit probe test system, and method of fabricating the probe card
KR20100118815A (en) Automatic insert system and automatic insert method using the same
KR101946450B1 (en) Interface board of a testing head for a test equipment of electronic devices and corresponding testing head
US20240103071A1 (en) Alignment chip for probe card, probe card and probe card repair method

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20220602

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20250519

Comment text: Request for Examination of Application