[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20230156618A - 정적 전력 소모를 감소시킨 픽셀 및 디스플레이 장치 - Google Patents

정적 전력 소모를 감소시킨 픽셀 및 디스플레이 장치 Download PDF

Info

Publication number
KR20230156618A
KR20230156618A KR1020220076549A KR20220076549A KR20230156618A KR 20230156618 A KR20230156618 A KR 20230156618A KR 1020220076549 A KR1020220076549 A KR 1020220076549A KR 20220076549 A KR20220076549 A KR 20220076549A KR 20230156618 A KR20230156618 A KR 20230156618A
Authority
KR
South Korea
Prior art keywords
unit
capacitor
bias
circuit
driving circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020220076549A
Other languages
English (en)
Other versions
KR102773774B1 (ko
Inventor
황성호
김지한
이지행
배혜민
정대영
Original Assignee
주식회사 사피엔반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 사피엔반도체 filed Critical 주식회사 사피엔반도체
Priority to US17/946,601 priority Critical patent/US11922860B2/en
Priority to EP23156228.1A priority patent/EP4273845A1/en
Priority to CN202310239162.XA priority patent/CN117012138A/zh
Priority to US18/498,244 priority patent/US12190797B2/en
Publication of KR20230156618A publication Critical patent/KR20230156618A/ko
Application granted granted Critical
Publication of KR102773774B1 publication Critical patent/KR102773774B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 개시에 따른 픽셀 구동 회로는 데이터 기입 모드(data writing mode)에서, 하나 이상의 발광 소자의 구동에 관한 신호를 제어하는 제1 회로 및 구동 모드(driving mode)에서, 상기 제1 회로로부터 전송된 신호에 기초하여 상기 하나 이상의 발광 소자에 전력을 공급하는 제2 회로를 포함한다.

Description

정적 전력 소모를 감소시킨 픽셀 및 디스플레이 장치{PIXEL AND DISPLAY APPARATUS REDUCING STATIC POWER CONSUMPTION}
본 발명은 디스플레이 장치에 포함되는 픽셀에 관한 것으로서, 구체적으로 정적 전력 소모를 감소시킨 픽셀에 관한 것이다.
일반적인 디스플레이 장치는 복수의 픽셀을 포함하며, M * N개의 픽셀이 배치되어 구성된다. 각각의 픽셀은 하나 이상의 발광소자를 포함할 수 있으며, 일반적으로 3개의 발광소자(R, G, B)로 구성된다. 각각의 발광소자를 서브 픽셀이라고 부른다.
서브 픽셀의 구동을 제어하는 다양한 방법 중 단일 프레임동안 서브 프레임의 발광을 제어할 비디오 데이터를 내장 메모리에 저장하고, PWM(Pulse Width Modulation) 신호를 통해 계조를 제어하는 PWM 제어 방식이 존재한다. PWM 제어를 위해서 각각의 픽셀을 구동하기 위한 픽셀 구동 회로는 트랜지스터로 구현될 수 있지만, 트랜지스터의 동작 영역에 따라 디지털 회로(digital circuit)와 아날로그 회로(analog circuit)로 나누어질 수 있다.
디지털 회로는 '0'과 '1'을 표현하기 위해 On-Off에 해당하는 차단 영역과 비포화영역에서 동작한다. 반면, AMP 또는 바이어스와 같은 아날로그 회로(아날로그 스위치 제외)의 경우 포화 영역에서 동작하기 때문에, 회로의 동작 시간 동안 일정한 전류를 계속 소비해야 한다. 디스플레이 구동 모드 또는 화면에 따라 항상 같은 전력이 필요하지 않을 수 있는 바, 픽셀 구동 회로에서 정적 전력 소모를 감소시킬 수 있는 방법이 필요하다.
전술한 배경기술은 발명자가 본 발명의 도출을 위해 보유하고 있었거나, 본 발명의 도출 과정에서 습득한 기술 정보로서, 반드시 본 발명의 출원 전에 일반 공중에게 공개된 공지기술이라 할 수는 없다.
본 개시의 목적은 저전력 픽셀 구동 회로를 제공하는 데 있다. 본 개시가 해결하고자 하는 과제는 이상에서 언급한 과제에 한정되지 않으며, 언급되지 않은 본 개시의 다른 과제 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 개시의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 개시가 해결하고자 하는 과제 및 장점들은 특허 청구범위에 나타난 수단 및 그 조합에 의해 실현될 수 있음을 알 수 있을 것이다.
본 개시의 제1 측면에 따른 픽셀 구동 회로는, 데이터 기입 모드(data writing mode)에서, 하나 이상의 발광 소자의 구동에 관한 신호를 제어하는 제1 회로; 및 구동 모드(driving mode)에서, 상기 제1 회로로부터 전송된 신호에 기초하여 상기 하나 이상의 발광 소자에 전력을 공급하는 제2 회로;를 포함한다.
본 개시의 제2 측면에 따른 디스플레이 장치는, 행과 열을 형성하는 복수의 픽셀 구동 회로의 배열을 포함하는, 디스플레이 패널; 상기 디스플레이 패널에 포함된 배열 중 행 방향으로 배열된 픽셀 구동 회로들에 순차적으로 로우(row) 신호를 출력하는 스캔 구동 회로; 및 상기 디스플레이 패널에 포함된 배열 중 열 방향으로 배열된 픽셀 구동 회로들에 상기 복수의 픽셀 구동 회로의 각각에 대응하는 발광 소자들의 구동과 관련된 컬럼(column) 신호를 출력하는 데이터 구동 회로;를 포함하되, 상기 복수의 픽셀 구동 회로 각각은 제1 측면에 따른 픽셀 구동 회로이다.
캐패시터의 충전 횟수를 감소시켜, 픽셀을 구동하기 위해 소모되는 전력을 감소시킬 수 있다.
또한, 캐패시터의 충전을 위해 필요한 바이어스 전력을 선별적으로 공급하여, 픽셀을 구동하기 위해 소모되는 전력을 감소시킬 수 있다.
도 1은 본 개시의 일 실시예에 따른 복수의 픽셀 구동 회로를 포함하는 디스플레이 장치이다.
도 2는 본 개시의 일 실시예에 따른 픽셀 구동 회로를 개략적으로 도시한 블록도이다.
도 3은 본 개시의 일 실시예에 따른 구동부의 구성 및 동작을 설명하기 위한 개략적인 도면이다.
도 4는 본 개시의 일 실시예에 따른 서브 구동부의 구성을 설명하기 위한 회로도이다.
도 5는 본 개시의 일 실시예에 따른 캐패시터 데이터에 따른 캐패시터부의 충전 횟수에 대한 예시적인 도면이다.
도 6은 본 개시의 일 실시예에 따른 바이어스부에 의한 전력 공급 여부 제어를 설명하기 위한 예시적인 도면이다.
도 7은 본 개시의 일 실시예에 따른 충전 횟수가 정의된 경우의 바이어스부에 의한 전력 공급 제어를 설명하기 위한 예시적인 도면이다.
도 8은 본 개시의 일 실시예에 따른 전력 생성부의 회로도이다.
도 9는 본 명세서에 따른 전력 생성부가 로우 신호와 컬럼 신호를 이용하여 기준 전압을 출력하는 것에 관한 타이밍도이다.
도 10은 일반적인 플립플롭의 구성을 개략적으로 도시한 블록도이다.
도 11은 본 개시의 일 실시예에 따른 비디오 데이터 리셋 구간에서 로우 신호와 컬럼 신호의 타이밍도이다.
도 12는 본 명세서에 따른 캐패시터 데이터와 비디오 데이터의 기입 및 PWM 구동 구간을 나타내는 예시적인 도면이다.
본 개시의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 설명되는 실시예들을 참조하면 명확해질 것이다. 그러나 본 개시는 아래에서 제시되는 실시예들로 한정되는 것이 아니라, 서로 다른 다양한 형태로 구현될 수 있고, 본 개시의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 아래에 제시되는 실시예들은 본 개시가 완전하도록 하며, 본 개시가 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 본 개시를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 개시의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
실시예들에서 사용되는 용어는 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 명세서에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 명세서의 전반에 걸친 내용을 토대로 정의되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한, 명세서에서 사용되는 "제 1" 또는 "제 2" 등과 같이 서수를 포함하는 용어는 다양한 구성 요소들을 설명하는데 사용할 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용될 수 있다.
이하의 실시예에서, 소자 상태와 연관되어 사용되는 "온(ON)"은 소자의 활성화된 상태를 지칭하고, "오프(OFF)"는 소자의 비활성화된 상태를 지칭할 수 있다. 소자에 의해 수신된 신호와 연관되어 사용되는 "온"은 소자를 활성화하는 신호를 지칭하고, "오프"는 소자를 비활성화하는 신호를 지칭할 수 있다. 소자는 높은 전압 또는 낮은 전압에 의해 활성화될 수 있다. 예를 들어, P타입 트랜지스터는 낮은 전압에 의해 활성화될 수 있다. N타입 트랜지스터는 높은 전압에 의해 활성화된다. 따라서, P타입 트랜지스터와 N타입 트랜지스터에 대한 "온" 전압은 반대(낮음 대 높음) 전압 레벨임을 이해하여야 한다.
하나의 소자(elements)가 다른 소자와 "연결된(connected to)"이라고 지칭되는 것은 다른 소자와 직접 연결 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다.
도 1은 본 개시의 일 실시예에 따른 복수의 픽셀 구동 회로를 포함하는 디스플레이 장치이다.
도 1을 참조하면, 본 개시의 일 실시예에 따른 디스플레이 장치(100)는 디스플레이 패널(110), 스캔 구동 회로(120), 데이터 구동 회로(130) 및 제어부(140)를 포함할 수 있다.
본 개시에서, 디스플레이 패널(110)은 복수의 픽셀(pixel, PX)을 포함할 수 있다. 일 실시예에서, 복수의 픽셀(PX)은 M * N(M 및 N은 자연수임)개의 픽셀이 매트릭스의 형태로 배열되어 구성될 수 있으나, 복수의 픽셀(PX)이 배열되는 방식은 지그재그 형 등 다른 실시예에 따라 다양한 패턴으로 배열될 수 있다.
본 개시에서, 디스플레이 패널(110)은 LCD(liquid crystal display), LED(light emitting diode) 디스플레이, OLED(organic LED) 디스플레이, AMOLED(active-matrix OLED) 디스플레이, ECD(Electrochromic Display), DMD(Digital Mirror Device), AMD(Actuated Mirror Device), GLV(Grating Light Valve), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 중 하나로 구현될 수 있고, 그 밖에 다른 종류의 평판 디스플레이 또는 플렉서블(flexible) 디스플레이로 구현될 수 있다. 본 개시에서 디스플레이 패널(110)은 일 예시로서 LED 디스플레이로 구현되는 것으로 설명하겠다.
본 개시에서, 복수의 픽셀(PX)의 각각은 하나 이상의 발광소자를 포함할 수 있다. 일 실시예에서, 발광소자는 발광다이오드(LED)일 수 있다. 발광다이오드는 80um이하의 크기를 가진 마이크로 LED(Micro LED)일 수 있다. 일 실시예에서, 하나의 픽셀(PX)은 서로 다른 색을 가진 복수의 발광소자를 통해 다양한 색을 출력할 수 있다. 일 예시로, 하나의 픽셀(PX)은 적색, 녹색, 청색으로 구성된 발광소자를 포함할 수 있다. 다른 예시로, 하나의 픽셀(PX)은 백색 발광소자를 더 포함할 수 있으며, 백색 발광소자가 적색, 녹색, 청색 발광소자 중 어느 하나를 대체할 수도 있다. 다른 예시로, 하나의 픽셀(PX)은 하나의 백색 발광소자로 구성될 수도 있다. 하나의 픽셀(PX)에 복수의 발광소자가 포함되는 실시예에서, 하나의 픽셀(PX)에 포함된 각각의 발광소자를 '서브 픽셀(sub pixel)'이라고 지칭할 수 있다.
본 개시에서, 각각의 픽셀(PX)은 픽셀에 포함된 발광소자 즉, 서브 픽셀을 구동시키는 픽셀 구동 회로를 포함할 수 있다. 본 개시에서, 픽셀 구동 회로는 스캔 구동 회로(120) 및/또는 데이터 구동 회로(130)에서 출력된 신호에 의해 서브 픽셀의 턴 온(turn on) 또는 턴 오프(turn off) 동작을 구동시킬 수 있다. 일 실시예에서, 픽셀 구동 회로는 적어도 하나의 트랜지스터, 적어도 하나의 캐패시터 등을 포함할 수 있다. 일 실시예에서, 픽셀 구동 회로는 반도체 웨이퍼 상에 적층 구조에 의해 구현될 수 있다.
본 개시에서, 디스플레이 패널(110)은 행(row) 방향으로 배열된 하나 이상의 스캔 라인(SL1~SLm) 및 열(column) 방향으로 배열된 하나 이상의 데이터 라인(DL1~DLn)을 포함할 수 있다. 본 개시에서, 픽셀(PX)은 하나 이상의 스캔 라인(SL1~SLm) 및 하나 이상의 데이터 라인(DL1~DLn)의 교차 지점에 위치할 수 있다. 각각의 픽셀(PX)은 어느 하나의 스캔 라인(SLk) 및 어느 하나의 데이터 라인(DLk)과 연결될 수 있다. 하나 이상의 스캔 라인(SL1~SLm)은 스캔 구동 회로(120)에 연결되고, 하나 이상의 데이터 라인(DL1~DLn)은 데이터 구동 회로(130)에 연결될 수 있다.
본 개시에서, 스캔 구동 회로(120)는 하나 이상의 스캔 라인(SL1~SLm) 중 어느 하나에 연결된 하나 이상의 픽셀이 구동되도록 하는 신호(이하, 로우 신호)를 출력할 수 있다. 바람직하게, 스캔 구동 회로(120)는 하나 이상의 스캔 라인(SL1~SLm)을 순차적으로 선택할 수 있다. 예를 들어, 제1 스캔 구동 기간 동안 제1 스캔 라인(SL1)에 연결된 픽셀이 구동되고, 제2 스캔 구동 기간 동안 제2 스캔 라인(SL2)에 연결된 픽셀이 구동될 수 있다. 본 개시의 스캔 구동 회로(120)의 동작은 상세히 후술한다.
본 개시에서, 데이터 구동 회로(130)는 하나 이상의 데이터 라인(DL1~DLn)을 통해서 각각의 픽셀로 계조(gradation)와 관련된 신호(이하, 컬럼 신호)를 출력할 수 있다. 하나의 데이터 라인은 종 방향으로 하나 이상의 픽셀과 연결되어 있지만, 스캔 구동 회로(120)에 의해 선택된 스캔 라인과 연결된 픽셀들에게만 계조와 관련된 신호가 입력될 수 있다. 본 개시의 데이터 구동 회로(130)의 동작은 상세히 후술한다.
본 개시에서, 제어부(140)는 스캔 구동 회로(120) 및 데이터 구동 회로(130)의 동작을 실행하도록 제어 신호를 출력할 수 있다. 제어부(140)는 하나의 영상 프레임에 해당하는 영상 데이터에 대응하는 제어 신호를 스캔 구동 회로(120) 또는 데이터 구동 회로(130)로 출력할 수 있다.
도 2는 본 개시의 일 실시예에 따른 픽셀 구동 회로를 개략적으로 도시한 블록도이다.
도 2를 참조하면, 본 개시의 픽셀 구동 회로(200)는 제1 회로(210) 및 제2 회로(220)를 포함할 수 있다. 본 개시에서, 제1 회로(210)는 디지털 회로로도 지칭할 수 있으며, 데이터 기입 모드(data writing mode)에서 동작할 수 있다. 본 개시에서, 제2 회로(220)는 아날로그 회로로도 지칭할 수 있으며, 구동 모드(driving mode)에서 동작할 수 있다.
도 2에 도시되지는 않지만, 본 개시의 픽셀 구동 회로(200)가 전력을 공급받기 위한 단자(VCC, GND), 하나 이상의 발광 소자에 발광 제어 신호를 출력하기 위한 단자(R, G, B), 스캔 구동 회로(120)에서 출력된 로우 신호를 입력받기 위한 단자(ROW) 및 데이터 구동 회로(130)에서 출력된 컬럼 신호를 입력받기 위한 단자(COL)를 포함할 수 있고, 전술한 단자들을 통해 전력 및 신호가 입출력될 수 있도록 전기적 연결이 구성될 수 있다는 것을 통상의 기술자는 쉽게 이해할 수 있을 것이다.
일 실시예에서, 제1 회로(210)는 제어부(211) 및 메모리(212)를 포함할 수 있다. 전술한 바와 같이, 제1 회로(210)는 데이터 기입 모드에서 동작할 수 있다.
일 실시예에서, 메모리(212)는 본 개시의 픽셀 또는 발광소자의 제어와 관련된 데이터를 저장하도록 구성될 수 있다. 일 실시예에서, 메모리(212)는 비디오 메모리(미도시) 및 충전 제어 메모리(미도시)를 포함할 수 있다. 비디오 메모리는 하나 이상의 발광소자의 구동과 관련된 데이터, 즉 비디오 데이터를 저장할 수 있다. 비디오 메모리에 저장되는 비디오 데이터는 한 프레임 또는 하나의 PWM 사이클동안 발광소자가 빛을 발산하는 계조에 관한 데이터를 지칭할 수 있다. 충전 제어 메모리는 후술할 구동부(222)에 포함된 캐패시터의 충전과 관련된 캐패시터 데이터를 저장할 수 있다. 본 개시의 메모리의 동작에 대해서는 상세히 후술한다.
일 실시예에서, 제어부(211)는 구동부(222)에 포함된 캐패시터의 동작을 제어할 수 있다. 일 실시예에서, 제어부(211)는 충전 제어 메모리에 저장된 캐패시터 데이터에 기초하여 캐패시터의 충전 여부를 제어할 수 있다. 본 개시의 캐패시터의 동작에 대해서는 상세히 후술한다.
일 실시예에서, 제2 회로(220)는 바이어스부(221) 및 구동부(222)를 포함할 수 있다. 전술한 바와 같이, 제2 회로(220)는 구동 모드에서 동작할 수 있다.
일 실시예에서, 구동부(222)는 메모리(212)에 저장된 데이터에 기초하여 하나 이상의 발광소자에 전력 공급을 제어할 수 있다. 구체적으로, 구동부(222)는 비디오 메모리에 저장된 비디오 데이터에 기초하여 하나 이상의 발광 소자에 전력을 공급할 수 있다. 일 실시예에서, 구동부(222)는 PWM 구동 방식에 따라 발광소자의 전력 공급을 제어하도록 구성될 수 있으며, PWM 구동 방식은 통상의 기술자에게 알려진 기술이므로, 상세한 설명은 생략한다.
일 실시예에서, 바이어스부(221)는 구동부(222)에 바이어스 전력을 공급할 수 있다. 바이어스 전력 공급을 위해, 바이어스부(221)는 전력을 공급받기 위한 단자(VCC)와 연결될 수 있다. 본 개시의 바이어스부의 동작에 대해서는 상세히 후술한다.
본 개시의 픽셀 구동 회로(200)는 전력 생성부(미도시)를 더 포함할 수 있다. 전력 생성부는 스캔 구동 회로(120)에서 출력된 로우 신호와 데이터 구동 회로(130)에서 출력된 컬럼 신호에 기초하여 메모리(212)에 기준 전압(VDD)을 출력할 수 있다. 본 개시의 전력 생성부의 구성 및 동작에 대해서는 후술한다.
본 개시의 픽셀 구동 회로(200)는 메모리(212)에 저장된 데이터를 초기화시키는 리셋 신호(RSTB)를 메모리(212)에 출력하는 리셋부(미도시)를 더 포함할 수 있다. 본 개시의 리셋부의 구성 및 동작에 대해서는 후술한다.
도 3은 본 개시의 일 실시예에 따른 구동부의 구성 및 동작을 설명하기 위한 개략적인 도면이다.
도 3을 참조하면, 제어부(310), 바이어스부(320) 및 하나 이상의 서브 구동부(331)를 포함하는 구동부(330)가 도시된다. 도 3에서, 제어부(310)는 도 2의 제어부(211)에 대응되는 구성일 수 있고, 바이어스부(320)는 도 2의 바이어스부(221)에 대응되는 구성일 수 있으며, 구동부(330)는 도 2의 구동부(222)에 대응되는 구성일 수 있다.
본 개시에서, 구동부(330)는 하나 이상의 발광소자에 전력 공급을 제어할 수 있다. 일 실시예에서, 구동부(330)는 하나 이상의 발광소자에 각각 대응하는 하나 이상의 서브 구동부(331)를 포함할 수 있다. 즉, 본 개시의 픽셀은 하나 이상의 발광소자를 포함할 수 있고, 하나의 서브 구동부(331)는 하나의 발광 소자에 대응되도록 구성될 수 있다.
전술한 바와 같이, 구동부(330)는 메모리에 저장된 데이터에 기초하여 하나 이상의 발광소자에 전력 공급을 제어할 수 있다. 구체적으로, 서브 구동부(331)는 메모리에 저장된 데이터에 기초하여 발광소자에 전력 공급을 제어할 수 있다. 서브 구동부(331)는 비디오 메모리에 저장된 비디오 데이터에 기초하여 발광소자에 전력을 공급할 수 있다. 일 실시예에서, 서브 구동부(331)는 발광소자의 구동에 필요한 전력을 충전하는 캐패시터부를 포함할 수 있으며, 본 개시의 캐패시터부에 대해서는 상세히 후술한다.
본 개시에서, 바이어스부(320)는 구동부(330)에 바이어스 전력을 공급할 수 있으며, 구체적으로 바이어스부(320)는 서브 구동부(331)에 바이어스 전력을 공급할 수 있다. 바이어스부(320)는 서브 구동부(331)에 바이어스 전력을 공급하기 위해, 픽셀 구동 회로가 전력을 공급받기 위한 단자(VCC)와 연결될 수 있다.
일 실시예에서, 바이어스부(320)에 의한 서브 구동부(331)에 대한 전력 공급 여부는 제어부(310)로부터 출력되는 제어 신호(CTRL)에 의해 제어될 수 있다. 일 실시예에서, 바이어스부(320)의 서브 구동부(331)에 대한 전력 공급 여부를 제어하는 제어 신호(CTRL)는 제어부(310)로부터 출력될 수 있다. 일 실시예에서, 제어부(310)의 캐패시터의 동작을 제어하는 기능은 제어부(310)와는 별도의 구성에서 수행될 수도 있으나, 이에 한정되지 않는다.
일 실시예에서, 바이어스부(320)에 의해 공급된 전력은 서브 구동부(331)에 포함된 캐패시터에 저장될 수 있다.
일 실시예에서, 제어부(310)는 메모리에 저장된 캐패시터 데이터에 기초하여 캐패시터의 충전 여부를 제어할 수 있다. 다시 말해, 제어부(310)는 메모리에 저장된 캐패시터 데이터에 기초하여, 제어 신호(CTRL)를 출력하여 바이어스부(320)의 전력 공급 여부 및 캐패시터의 충전 여부를 제어할 수 있다.
도 4는 본 개시의 일 실시예에 따른 서브 구동부의 구성을 설명하기 위한 회로도이다.
도 4를 참조하면, 일 실시예에 따른 서브 구동부(400)는 캐패시터부(401), 충전부(402), 방전부(403) 및 스위치부(SW)를 포함할 수 있다. 도 4에서, 서브 구동부(400)는 도 3의 서브 구동부(331)에 대응되는 구성일 수 있다.
도 4를 참조하면, 충전부(402)는 픽셀 양전원 및 픽셀 음전원 사이에 연결될 수 있다. 방전부(403)는 픽셀 양전원 및 픽셀 음전원 사이에 연결될 수 있다. 캐패시터부(401)는 충전부(402)와 방전부(403) 사이에 연결될 수 있다. 스위치부(SW)는 충전부(402)와 캐패시터부(401) 사이에 연결될 수 있다. 스위치부(SW)는 제어부에서 출력된 제어 신호(CTRL)에 의해 턴 온 또는 턴 오프될 수 있다.
도 4에 도시된 예시는 캐패시터부(401)가 두 개의 캐패시터(C1, C2)로 구성된 예시이다. 제1 캐패시터(C1)는 충전부(402)와 방전부(403)를 연결하는 제1 연결라인과 픽셀 음전원(GND) 사이에 연결될 수 있다. 제2 캐패시터(C2)는 충전부(402)와 방전부(403)를 연결하는 제2 연결라인과 픽셀 음전원 사이에 연결될 수 있다. 이 경우, 충전부(402)는 픽셀 양전원 및 픽셀 음전원 사이에서 각각 제1 캐패시터(C1)와 제2 캐패시터(C2)와 연결된 제1 충전 트랜지스터(TC1)와 제2 충전 트랜지스터(TC2)를 포함할 수 있다. 방전부(403)는 픽셀 양전원 및 픽셀 음전원 사이에서 각각 제1 캐패시터(C1)와 제2 캐패시터(C2)와 연결된 제1 방전 트랜지스터(TD1)와 제2 방전 트랜지스터(TD2)를 포함할 수 있다. 스위치부(SW)는 제1 충전 트랜지스터(TC1)와 제1 캐패시터(C1) 사이에 연결된 제1 스위칭 소자(SW1) 및 제2 충전 트랜지스터(TC2)와 제2 캐패시터(C2) 사이에 연결된 제2 스위칭 소자(SW2)를 포함할 수 있다. 스위치부(SW)는 제1 충전 트랜지스터(TC1)와 제2 충전 트랜지스터(TC2) 사이에 연결된 제3 스위칭 소자(SW3)를 더 포함할 수 있다. 서브 구동부(400)는 픽셀 양전원 및 픽셀 음전원 사이에서 방전부(403)와 직렬로 연결된 PWM 스위칭 소자(SWPWM)를 더 포함할 수 있다. PWM 스위칭 소자(SWPWM)는 메모리에 저장된 비디오 데이터에 따라 턴 온 또는 턴 오프될 수 있다.
도 4의 서브 구동부(400)는 예시로서 제공되며, 서브 구동부(400)에 포함된 소자 및 소자의 연결에 따른 회로 구성은 도 4에 도시된 실시예와 상이하게 구성될 수도 있다. 예를 들어, 도 4에는 서브 구동부(400)가 NMOSFET인 트랜지스터를 포함하는 것으로 도시되지만, 다른 실시예에서, 서브 구동부(400)는 PMOSFET인 트랜지스터를 포함할 수 있고, 이러한 실시예에서, 제1 캐패시터(C1)과 제2 캐패시터(C2)는 픽셀 음전원(GND)이 아닌 전력을 공급받기 위한 단자(VCC)와 연결될 수 있다.
도 5는 본 개시의 일 실시예에 따른 캐패시터 데이터에 따른 캐패시터부의 충전 횟수에 대한 예시적인 도면이다.
도 5를 참조하면, 메모리에 저장된 캐패시터 데이터(Cap data)가 3-bits이고 비디오 데이터가 12-bits인 예시가 도시된다.
본 개시에서, 캐패시터 데이터는 1주기(즉, 단일 프레임)에서 캐패시터부가 최대로 충전될 수 있는 횟수에 대응될수 있다. 즉, 캐패시터 데이터를 통해 캐패시터부의 단일 프레임 내 충전 횟수가 정의될 수 있다.
도 5를 참조하면, 예를 들어, 캐패시터 데이터가 <000>인 경우, 제어부는 1주기 내 12번 모두 캐패시터부가 충전되도록 제어 신호를 출력할 수 있다. 캐패시터 데이터가 <001>인 경우, 제어부는 캐패시터 데이터가 <001>인 경우, 제어부는 1주기 내 1번만 캐패시터부가 충전되도록 제어 신호를 출력할 수 있다. 캐패시터 데이터가 <010>인 경우, 제어부는 1주기 내 2번 캐패시터부가 충전되도록 제어 신호를 출력할 수 있다. 캐패시터 데이터가 <011>인 경우, 제어부는 1주기 내 3번 캐패시터부가 충전되도록 제어 신호를 출력할 수 있다. 즉, 메모리에 저장된 캐패시터 데이터의 값은 1주기동안 캐패시터부의 충전 횟수에 관한 값이고, 제어부는 메모리에 저장된 캐패시터 데이터에 따라 캐패시터부의 충전을 제어하는 제어 신호를 캐패시터부에 출력할 수 있다. 다만, 도 5에 도시된 예시는 이해를 돕기 위한 것으로, 캐패시터 데이터의 비트 수, 캐패시터 데이터에 따른 충전 횟수는 임의의 방식으로 적합하게 설정될 수 있다.
도 6은 본 개시의 일 실시예에 따른 바이어스부에 의한 전력 공급 여부 제어를 설명하기 위한 예시적인 도면이다.
본 개시에서, 전술한 바와 같이, 제어부는 제어 신호를 통해, 바이어스부에 의한 전력 공급 여부를 제어할 수 있다.
일 실시예에서, 제어부는 구동 모드에서만 바이어스부에 의해 전력이 공급되도록 바이어스부를 제어할 수 있다. 전술한 바와 같이, 본 개시의 픽셀 구동 회로는 두 가지 모드, 데이터 기입 모드 또는 구동 모드에 해당할 수 있다. 제어부는 픽셀 구동 회로가 구동 모드인 경우에만 바이어스부를 동작(턴 온)시킴으로써 전력 소모가 감소될 수 있다.
일 실시예에서, 제어부는, 캐패시터부가 바이어스부에 의해 공급되는 바이어스 전력에 의해 충전되면 바이어스부가 전력 공급을 중단하도록 바이어스부를 제어할 수 있다. 캐패시터부가 충전되면, 바이어스부의 동작을 제한함으로써, 전력 소모가 감소될 수 있다.
일 실시예에서, 제어부는, 캐패시터부가 바이어스부에 의해 공급되는 바이어스 전력에 의해 충전되면 바이어스부가 전력 공급을 중단하도록 바이어스부를 제어하되, 비디오 데이터의 비트 값이 1인 경우에만 바이어스부가 바이어스 전력을 공급하도록 제어할 수 있다. 다시 말해, 본 실시예에서, 제어부는 메모리에 저장된 비디오 데이터를 판독하고, 비디오 데이터의 비트 값이 1인 것에만 대응하여 바이어스부를 작동시키고, 캐패시터부가 바이어스 전력에 의해 충전되면, 바이어스부의 동작을 제한할 수 있다. 본 실시예에서, 제어부는 비디오 데이터의 비트 값이 0인 것에 대응하여서는 바이어스부를 작동시키지 않을 수 있다. 비디오 데이터의 값이 0인 경우에는, 발광 소자를 구동할 필요가 없고, 이에 따라 캐패시터부를 충전할 필요 또한 없다. 본 실시예에서는, 바이어스부의 동작 제어를 통해, 캐패시터부를 충전할 필요가 없는 경우에는 바이어스 전력 공급을 차단함으로써, 전력 소모가 감소될 수 있다.
도 6을 참조하면, 제어부가 비디오 데이터의 값이 1인 경우에만 바이어스부가 바이어스 전력을 공급하는 실시예를 설명하기 위한 타이밍도가 도시된다.
예를 들어, 도 6을 참조하면, 비디오 데이터가 (11111111111)인 경우, 모든 비디오 데이터의 값이 1이므로, 제어부는 비디오 데이터의 모든 비트에 대응하여 바이어스부를 작동시킬 수 있다.
한편, 도 6을 참조하면, 캐패시터 비디오 데이터가 (10101010101)인 경우, 제어부는 비디오 데이터의 비트 값이 1인 것에만 대응하여 바이어스부를 작동시킬 수 있다. 반면에, 비디오 데이터의 비트 값이 0인 것에 대응하여서는, 전술한 바와 같이, 발광 소자를 구동할 필요가 없으므로 캐패시터부가 충전되지 않는다. 본 실시예는, 캐패시터부의 충전에 필요한 바이어스 전력 공급을 차단함으로써, 이를 구현한다.
도 6을 참조하면, 캐패시터 비디오 데이터가 (00000000111)인 경우에도, 비디오 데이터의 비트 값이 0인 것에 대응하여서는, 캐패시터부가 충전되지 않는 것이 도시된다.
한편, 도 6을 참조하면, 캐패시터 비디오 데이터가 (00000000000)인 경우, 모든 비디오 데이터의 값이 0이므로, 제어부는 비디오 데이터의 모든 비트에 대응하여 바이어스부를 작동시키지 않을 수 있고, 이에 따라 캐패시터부가 모든 비트에 대응하여 충전되지 않는다.
도 7은 본 개시의 일 실시예에 따른 충전 횟수가 정의된 경우의 바이어스부에 의한 전력 공급 제어를 설명하기 위한 예시적인 도면이다.
도 5를 참조하여 전술한 바와 같이, 캐패시터 데이터를 통해 캐패시터부의 단일 프레임 내 충전 횟수가 정의될 수 있고, 도 6을 참조하여 전술한 바와 같이, 제어부는 비디오 데이터의 비트 값이 1인 것에만 대응하여 바이어스부를 작동시킬 수 있다.
일 실시예에서, 충전 횟수가 정의된 경우에, 제어부는 비디오 데이터의 비트 값이 1인 경우에만 바이어스가 전력을 공급하고, 캐패시터가 바이어스 전력에 의해 충전되면, 바이어스가 전력 공급을 중단하도록 바이어스부를 제어하되, 바이어스 전력 공급이 단일 프레임 내에서 충전 횟수만큼만 이루어지도록 바이어스부를 제어할 수 있다. 구체적으로, 제어부는 비디오 데이터의 비트 값이 1인 것에만 대응하여 바이어스부를 작동시키되, 단일 프레임 내에서 바이어스부를 작동시키는 횟수가 제한될 수 있다. 즉, 제어부는 단일 프레임 내에서 비디오 데이터에 포함된 값이 1인 비트의 수가 충전 횟수를 초과하는 경우, 비디오 데이터의 비트 값이 1인 비트 중 충전 횟수만큼의 일부에 대응하여서는 캐패시터부가 충전되고, 나머지에 대응하여서는 캐패시터부가 충전되지 않도록, 바이어스부의 동작을 제어할 수 있다. 바람직하게는, 상위 비트에 대해서 비트 값이 1인 것에 대응하여 바이어스부를 작동시키고, 바이어스부의 작동 횟수가 단일 프레임 내에서 정의된 충전 횟수에 도달하면, 이후 하위 비트에서는 바이어스부를 작동시키지 않을 수 있다. 본 실시예에서, 충전 횟수를 초과하는 비트에 대해서는 제어부가 바이어스 전력 공급을 차단함으로써, 전력 소모가 감소될 수 있다.
도 7을 참조하면, 비디오 데이터가 (10101010101)인 경우에, 다양한 충전 횟수에 따른 캐패시터부의 충전에 관한 실시예를 설명하기 위한 타이밍도가 도시된다.
도 7을 참조하면, 충전 횟수가 정의되지 않거나, 캐패시터부가 단일 프레임 내에서 비디오 데이터의 비트 값이 1인 모든 비트에 대해서 충전되도록 정의(All times)된 예시가 도시된다. 도시된 바와 같이, 제어부는, 충전 횟수가 정의되지 않거나, 캐패시터부가 단일 프레임 내에서 비디오 데이터의 모든 비트에 대해서 충전되도록 정의된 경우, 캐패시터부가 비디오 데이터의 비트 값이 1인 것 전부에 대응하여 충전되도록 할 수 있다. 다시 말해, 제어부는 바이어스 전력 공급이 단일 프레임 내에서 비디오 데이터의 비트 값이 1인 것 전부에 대응하여 이루어지도록, 바이어스부를 제어할 수 있다.
도 7을 참조하면, 충전 횟수가 1로 정의된 경우, 캐패시터부가 단일 프레임 내에서 비디오 데이터의 비트 값이 1인 비트 중 하나에 대해서만 충전되는 예시가 도시된다. 도시된 바와 같이, 제어부는, 충전 횟수가 1로 정의된 경우, 캐패시터부가 비디오 데이터의 비트 값이 1인 비트 중 하나에만 대응하여 충전되도록 할 수 있다. 다시 말해, 제어부는 바이어스 전력 공급이 단일 프레임 내에서 1회만 이루어지도록 바이어스부를 제어할 수 있다.
마찬가지로, 도 7을 참조하면, 충전 횟수가 K로 정의된 경우, 캐패시터부가 단일 프레임 내에서 비디오 데이터의 비트 값이 1인 비트 중 K개의 비트에 대해서만 충전되는 예시가 도시된다. 도시된 바와 같이, 제어부는, 충전 횟수가 K로 정의된 경우, 캐패시터부가 비디오 데이터의 비트 값인 1인 비트 중 K개의 비트에만 대응하여 충전되도록 할 수 있다. 즉, 도 7에 도시된 예시에서, 단일 프레임 내에서 비디오 데이터의 비트 값이 1인 비트는 6개이지만, 충전 횟수가 K로 정의되기 때문에, 캐패시터부는 6개의 비트 중 K개의 비트에만 대응하여 충전될 수 있고, K개를 제외한 나머지 비트에 대응하여서는 충전되지 않을 수 있다. 다시 말해, 제어부는 바이어스 전력 공급이 단일 프레임 내에서 최대 K회 이루어지도록 바이어스부를 제어할 수 있다.
도 7을 참조하면, 도 7에 도시된 예시에서 단일 프레임 내에서 비디오 데이터의 비트 값이 1인 비트는 6개이므로, 충전 횟수가 6이상의 값으로 정의되는 경우에는, 비트 값이 1인 모든 비트에 대응하여 캐패시터부가 충전될 수 있다.
도 7에 도시된 예시에서, 충전 횟수가 정의된 경우, 비디오 데이터의 비트 값이 1인 비트 중 상위 비트에 우선적으로 대응하여 캐패시터부가 충전되지만, 이는 예시로서 제공되며, 임의의 적합한 방식이 적용될 수 있다.
도 7에 도시된 비디오 데이터는 예시로서 제공되며, 임의의 단일 프레임 내 비트 수, 비트 값 및 비트 값이 1인 비트의 개수를 포함하는 비디오 데이터에 본 개시의 방식이 적용될 수 있다는 것을 통상의 기술자는 이해할 수 있을 것이다.
일 실시예에서, 캐패시터부의 단일 프레임 내 충전 횟수는 사용자가 정의할 수 있는 것일 수 있다.
이하에서는, 본 개시의 메모리에 기준 전압을 출력하고, 데이터를 기입하는 방법에 대해서 설명한다.
도 8은 본 개시의 일 실시예에 따른 전력 생성부의 회로도이다.
전술한 바와 같이, 본 개시의 일 실시예에 따른 픽셀 구동 회로는 전력 생성부를 포함할 수 있다. 전력 생성부는 스캔 구동 회로에서 출력된 로우 신호와 데이터 구동 회로에서 출력된 컬럼 신호를 이용하여 메모리에 기준 전압을 출력할 수 있다.
도 8을 참조하면, 본 명세서의 일 실시예에 따른 전력 생성부(800)는 트랜지스터(810), NAND 게이트(820) 및 시간 지연 소자(830)를 포함할 수 있다. 전력 생성부(800)는 로우 신호의 입력단(ROW)과 컬럼 신호의 입력단(COL)과 연결되어 로우 신호 및 컬럼 신호를 수신할 수 있다. 또한, 전력 생성부(800)는 기준 전압(VDD_INT)을 메모리로 출력하는 기준 전압 출력단을 구비할 수 있다.
트랜지스터(810)는 로우 신호의 입력단과 기준 전압의 출력단 사이에 배치될 수 있다. 일 실시예에 따르면, 트랜지스터(810)는 PMOSFET일 수 있다. PMOSFET의 드레인 단자와 소스 단자는 로우 신호의 입력단과 기준 전압의 출력단에 연결되고, PMOSFET의 게이트 단자는 NAND 게이트의 신호 출력단에 연결될 수 있다. 참고로, PMOSFET은 게이트 단자에 입력된 신호가 로직 하이(Logic High, '1')일 때 턴 오프 되고, 게이트 단자에 입력된 신호가 로직 로우(Logic Low, '0')일 때 턴 온 된다.
NAND 게이트(820)는 트랜지스터(810)의 중간 단자(게이트 단자)와 컬럼 신호의 입력단 사이에 배치될 수 있다. NAND 게이트(820)는 논리 회로 소자로서, 2개의 입력단과 1개의 출력단을 가질 수 있다. NAND 게이트(820)의 2개의 입력단 중 하나에는 컬럼 신호가 입력되고, 나머지 하나에는 지연된 로우 신호가 입력될 수 있다. 참고로, NAND 게이트(820)는 입력이 모두 로직 하이([1,1])인 경우에만 로직 로우를 출력하고, 나머지 경우에는([0,0], [1,0], [0,1]) 모두 로직 하이를 출력한다.
시간 지연 소자(830)는 로우 신호의 입력단과 NAND 게이트 사이에 배치될 수 있다. 시간지연소자(830)는 로우 신호를 입력 받아 미리 설정된 시간만큼 지연시키고, 지연된 로우 신호를 NAND 게이트(820)의 입력단 중 어느 하나로 출력할 수 있다. 일 예시로, 지연시간은 0.5ns~1ns일 수 있다.
도 9는 본 명세서에 따른 전력 생성부가 로우 신호와 컬럼 신호를 이용하여 기준 전압을 출력하는 것에 관한 타이밍도이다.
도 9를 참조하면, 'ROW'은 로우 신호의 입력단을 통해 입력된 로우 신호를 의미하고, 'ROW_D'은 로우 신호가 시간 지연 소자(예컨대, 도 8의 시간 지연 소자(830))를 지나서 지연된 로우 신호를 의미하며, 'COL'은 컬럼 신호의 입력단을 통해 입력된 컬럼 신호를 의미하고, 'CTRL'은 NAND 게이트(예컨대, 도 8의 NAND 게이트(820))에서 출력된 신호를 의미한다.
먼저 로우 신호는 로직 하이 상태에서 로직 로우로 변화하고, 미리 설정된 시간동안 로직 로우를 유지한 후 다시 로직 하이 상태로 변화하는 특성을 가질 수 있다. 컬럼 신호 역시, 로직 하이 상태에서 로직 로우로 변화하고, 미리 설정된 시간동안 로직 로우를 유지한 후 다시 로직 하이 상태로 변화하는 특성을 가질 수 있다. 이때, 컬럼 신호는 로우 신호가 로직 로우 상태가 되기 전에 약간 앞서서 먼저 로직 하이에서 로직 로우로 변화할 수 있다. 또한, 컬럼 신호는 메모리에 입력하고자 하는 데이터가 로직 로우('0')인 경우와 로직 하이('1')인 경우, 로직 로우를 유지하는 시간 차이가 있을 수 있다. 로직 로우('0') 데이터에 해당할 경우, 컬럼 신호는 로우 신호가 로직 하이로 변화된 후에 로직 로우에서 로직 하이로 변화할 수 있다(도 9의 (a) 참조). 로직 하이('1') 데이터에 해당할 경우, 컬럼 신호는 로우 신호가 로직 하이로 변화되기 전에 로직 로우에서 로직 하이로 변화할 수 있다(도 9의 (b) 참조).
지연된 로우 신호와 컬럼 신호의 타이밍에 따라 NAND 게이트에서는 로직 로우에서 로직 하이, 다시 로직 로우로 변화될 수 있다. 전술한 바와 같이, 트랜지스터(예컨대, 도 8의 트랜지스터(810), PMOSFET)는 로직 로우 신호에 의해 온(On)되고, 로직 하이 신호에 의해 오프(Off)되었다가, 다시 로직 로우 신호에 의해 온(On)될 수 있다.
도 9의 (c)를 참조하면, 로우 신호(ROW)가 로직 하이(high)일 때, 트랜지스터가 온(On) 상태이므로, 기준 전압의 출력단에 기준 전압(VDD_INT)를 출력할 수 있다. 반면, 로우 신호(ROW)가 로직 로우(low)일 때, 트랜지스터가 오프(Off) 상태이므로, 기준 전압의 출력단의 기준 전압(VDD_INT)을 유지할 수 있다. 이를 위해, 전력 생성부(예컨대, 도 8의 전력 생성부(800))는 기준 전압의 출력단과 회로 접지 사이에 배치된 캐패시터(예컨대, 도 8의 캐패시터(840))를 더 포함할 수 있다. 캐패시터는 트랜지스터가 오프(Off) 상태이므로 기준 전압의 출력단의 기준 전압(VDD_INT)을 유지하는 역할을 할 수 있다.
도 10은 일반적인 플립플롭의 구성을 개략적으로 도시한 블록도이다.
도 10을 참조하면, 컬럼 신호는 플립플롭(FF)의 데이터 신호 입력단(D)으로 입력되고, 로우 신호는 클럭 신호 입력단(CLK)로 입력될 수 있다. 도 9의 (a)를 참조하면, 로우 신호가 로직 로우에서 로직 하이로 변화되는 순간(rising edge)에 컬럼 신호가 로직 로우 상태이면, 로직 로우 데이터('0')가 플립플롭(FF)에 입력될 수 있다. 또한, 도 9의 (b)를 참조하면, 로우 신호가 로직 로우에서 로직 하이로 변화되는 순간(rising edge)에 컬럼 신호가 로직 하이 상태이면, 로직 하이 데이터('1')가 플립플롭(FF)에 입력될 수 있다. 즉, 본 개시에서는 로우 신호와 컬럼 신호의 타이밍을 통해 전력 생성부에서 기준 전력을 출력하면서도, 동시에 같은 신호를 이용하여 캐패시터 데이터 또는 비디오 데이터를 입력할 수 있다. 본 개시에서는 본 개시의 메모리가 다수의 플립플롭으로 구성되는 예시로써 설명하였으나, 이에 제한되는 것은 아니다.
한편, 전술한 바와 같이, 본 개시의 픽셀 구동 회로는 메모리에 저장된 데이터를 초기화시키는 리셋 신호(RSTB)를 메모리에 출력하는 리셋부를 더 포함할 수 있다.
도 11은 본 개시의 일 실시예에 따른 비디오 데이터 리셋 구간에서 로우 신호와 컬럼 신호의 타이밍도이다.
도 11을 참조하면, 리셋부(1100)는 로우 신호가 입력되는 데이터 신호 입력단(D), 컬럼 신호가 입력되는 클럭 신호 입력단(CLK) 및 리셋 신호(RSTB)가 출력되는 신호 출력단(Q)을 가질 수 있다. 이때, 클럭 신호 입력단(CLK)에 입력되는 컬럼 신호는 데이터 구동 회로에서 출력된 컬럼 신호가 반전된 상태로 입력될 수 있다. 따라서, 리셋부(1100)는 컬럼 신호를 반전시키기 위해 클럭 신호 입력단(CLK)에 입력된 신호 반전기(미도시)를 더 포함할 수 있다.
비디오 데이터 리셋 구간(RESET)에서, 스캔 구동 회로는 기준 간격보다 더 긴 시간동안 로직 로우 상태를 유지하는 로우 신호를 출력할 수 있다. 비디오 데이터 리셋 구간(RESET)에서, 데이터 구동 회로는 로우 신호가 로직 로우 상태를 유지하는 동안 로직 하이에서 로직 로우로 변화하는 컬럼 신호를 출력할 수 있다. 본 개시에서, 리셋 신호(RSTB)는 로직 로우('0')에서 메모리에 저장된 데이터를 초기화 시킬 수 있다. 따라서, 도 11에 도시된 리셋 신호(RSTB)는 컬럼 신호가 반전되지 않은 상태의 신호인 점을 이해하여야 한다.
도 12는 본 명세서에 따른 캐패시터 데이터와 비디오 데이터의 기입 및 PWM 구동 구간을 나타내는 예시적인 도면이다.
도 12의 (a)를 참조하면, 일 실시예에서, 로우 신호 및 컬럼 신호는 1주기(1H)마다 캐패시터 데이터(capacitor data) 기입(write) 구간과 비디오 데이터(video data) 기입 구간 및 PWM 구동 구간을 포함하는 신호일 수 있다. 즉, 캐패시터 데이터가 매 주기마다 새롭게 입력될 수 있다.
도 12의 (b)를 참조하면, 다른 실시예에서, 로우 신호 및 컬럼 신호는 1회의 캐패시터 데이터 기입 구간과 1주기(1H)마다 비디오 데이터 기입 구간 및 PWM 구동 구간을 포함하는 신호일 수 있다. 즉, 본 실시예는 캐패시터 데이터가 최초 1회만 입력된 후, 추가적인 제어 없이 변경되지 않는 경우에 관한다.
도 12의 (c)를 참조하면, 또 다른 실시예에서, 로우 신호 및 컬럼 신호는 미리 설정된 주기마다의 캐패시터 데이터 기입 구간과, 1주기(1H)마다 비디오 데이터 기입 구간 및 PWM 구동 구간의 반복을 포함하는 신호일 수 있다. 즉, 캐패시터 데이터가 일정한 간격마다 새롭게 입력될 수 있다.
전술한 실시예들에서, 주기 H는 1 프레임에 해당할 수 있고, 1 프레임 내 미리 나누어진 간격일 수도 있다.
전술한 스캔 구동 회로, 데이터 구동 회로는, 전술한 다양한 제어 로직을 실행하기 위해 본 발명이 속한 기술분야에서 알려진 프로세서, ASIC(application-specific integrated circuit), 다른 칩셋, 논리 회로, 레지스터, 통신 모뎀, 데이터 처리 장치 등을 포함할 수 있다. 또한, 전술한 제어 로직이 소프트웨어로 구현될 때, 스캔 구동 회로, 데이터 구동 회로는 프로그램 모듈의 집합으로 구현될 수 있다. 이때, 프로그램 모듈은 메모리 장치에 저장되고, 프로세서에 의해 실행될 수 있다.
프로그램은 컴퓨터가 프로그램을 읽어 들여 프로그램으로 구현된 방법들을 실행시키기 위하여, 컴퓨터의 프로세서(CPU)가 컴퓨터의 장치 인터페이스를 통해 읽을 수 있는 C/C++, C#, JAVA, Python, 기계어 등의 컴퓨터 언어로 코드화된 코드(Code)를 포함할 수 있다. 이러한 코드는 방법들을 실행하는 필요한 기능들을 정의한 함수 등과 관련된 기능적인 코드(functional code)를 포함할 수 있고, 기능들을 컴퓨터의 프로세서가 소정의 절차대로 실행시키는 데 필요한 실행 절차 관련 제어 코드를 포함할 수 있다. 또한, 이러한 코드는 기능들을 컴퓨터의 프로세서가 실행시키는 데 필요한 추가 정보나 미디어가 컴퓨터의 내부 또는 외부 메모리의 어느 위치(주소 번지)에서 참조되어야 하는지에 대한 메모리 참조관련 코드를 더 포함할 수 있다. 또한, 컴퓨터의 프로세서가 기능들을 실행시키기 위하여 원격(remote)에 있는 어떠한 다른 컴퓨터나 서버 등과 통신이 필요한 경우, 코드는 컴퓨터의 통신 모듈을 이용하여 원격에 있는 어떠한 다른 컴퓨터나 서버 등과 어떻게 통신해야 하는지, 통신 시 어떠한 정보나 미디어를 송수신해야 하는지 등에 대한 통신 관련 코드를 더 포함할 수 있다.
프로그램이 저장되는 저장 매체는 레지스터, 캐쉬 메모리 등과 같이 짧은 순간 동안 데이터를 저장하는 매체가 아니라 반영구적으로 데이터를 저장하며, 기기에 의해 판독이 가능한 매체를 의미한다. 구체적으로, 저장 매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광 데이터 저장장치 등이 있지만, 이에 제한되지 않는다. 즉, 프로그램은 컴퓨터가 접속할 수 있는 다양한 서버 상의 다양한 기록매체 또는 사용자의 컴퓨터상의 다양한 기록매체에 저장될 수 있다. 또한, 저장 매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산 방식으로 컴퓨터가 읽을 수 있는 코드가 저장될 수 있다.
본 실시예와 관련된 기술 분야에서 통상의 지식을 가진 자는 전술한 기재의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 사상은 상기 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 또는 이로부터 등가적으로 변경된 모든 범위는 본 발명의 사상의 범주에 속한다고 할 것이다.

Claims (11)

  1. 데이터 기입 모드(data writing mode)에서, 하나 이상의 발광 소자의 구동에 관한 신호를 제어하는 제1 회로; 및
    구동 모드(driving mode)에서, 상기 제1 회로로부터 전송된 신호에 기초하여 상기 하나 이상의 발광 소자에 전력을 공급하는 제2 회로;
    를 포함하는,
    픽셀 구동 회로.
  2. 제1 항에 있어서,
    상기 제1 회로는,
    상기 하나 이상의 발광 소자의 구동에 관한 비디오 데이터 및 캐패시터의 충전에 관한 캐패시터 데이터를 저장하고, 상기 비디오 데이터 및 상기 캐패시터 데이터에 대응하는 제어 신호를 출력하는,
    픽셀 구동 회로.
  3. 제2 항에 있어서,
    상기 제2 회로는,
    상기 하나 이상의 발광 소자에 전력을 공급하는 구동부; 및
    상기 구동부에 바이어스 전력을 공급하는 바이어스부;
    를 포함하는,
    픽셀 구동 회로.
  4. 제3 항에 있어서,
    상기 구동부는,
    각각이 상기 하나 이상의 발광 소자에 대응하는 하나 이상의 서브 구동부를 포함하고,
    상기 하나 이상의 서브 구동부 각각은 캐패시터를 포함하고,
    상기 제1 회로는,
    상기 캐패시터 데이터에 기초하여, 상기 하나 이상의 서브 구동부에 포함된 캐패시터의 충전 여부를 제어하는 제어부;
    를 포함하는,
    픽셀 구동 회로.
  5. 제3 항에 있어서,
    상기 제1 회로는,
    상기 비디오 데이터에 기초하여 상기 바이어스부를 제어함으로써, 상기 바이어스부에 의한 바이어스 전력 공급 여부를 제어하는 제어부;
    를 포함하는,
    픽셀 구동 회로.
  6. 제5 항에 있어서,
    상기 제어부는,
    상기 바이어스부가 상기 구동 모드에서만 상기 바이어스 전력을 공급하도록, 상기 바이어스부를 제어하는,
    픽셀 구동 회로.
  7. 제5 항에 있어서,
    상기 제어부는,
    상기 캐패시터가 상기 바이어스 전력에 의해 충전되면, 상기 바이어스부가 전력 공급을 중단하도록, 상기 바이어스부를 제어하는,
    픽셀 구동 회로.
  8. 제5 항에 있어서,
    상기 제어부는,
    상기 비디오 데이터의 비트 값이 1인 경우에만 상기 바이어스부가 전력을 공급하고, 상기 캐패시터가 상기 바이어스 전력에 의해 충전되면, 상기 바이어스부가 전력 공급을 중단하도록, 상기 바이어스부를 제어하는,
    픽셀 구동 회로.
  9. 제8 항에 있어서,
    충전 횟수가 K로 정의된 경우에,
    상기 제어부는,
    상기 바이어스 전력 공급이 단일 프레임 내에서 최대 상기 K회 이루어지도록, 상기 바이어스부를 제어하는,
    픽셀 구동 회로.
  10. 제9 항에 있어서,
    상기 충전 횟수는, 사용자가 정의할 수 있는 것인,
    픽셀 구동 회로.
  11. 행과 열을 형성하는 복수의 픽셀 구동 회로의 배열을 포함하는, 디스플레이 패널;
    상기 디스플레이 패널에 포함된 배열 중 행 방향으로 배열된 픽셀 구동 회로들에 순차적으로 로우(row) 신호를 출력하는 스캔 구동 회로; 및
    상기 디스플레이 패널에 포함된 배열 중 열 방향으로 배열된 픽셀 구동 회로들에 상기 복수의 픽셀 구동 회로의 각각에 대응하는 발광 소자들의 구동과 관련된 컬럼(column) 신호를 출력하는 데이터 구동 회로;
    를 포함하되,
    상기 복수의 픽셀 구동 회로의 각각은 제1 항 내지 제9 항 중 어느 한 항에 따른 픽셀 구동 회로인,
    디스플레이 장치.

KR1020220076549A 2022-05-06 2022-06-23 정적 전력 소모를 감소시킨 픽셀 및 디스플레이 장치 Active KR102773774B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US17/946,601 US11922860B2 (en) 2022-05-06 2022-09-16 Pixel and display apparatus of which static power consumption is reduced
EP23156228.1A EP4273845A1 (en) 2022-05-06 2023-02-13 Pixel and display apparatus of which static power consumption is reduced
CN202310239162.XA CN117012138A (zh) 2022-05-06 2023-03-14 降低静态功耗的像素和显示装置
US18/498,244 US12190797B2 (en) 2022-05-06 2023-10-31 Pixel and display apparatus of which static power consumption is reduced

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220055973 2022-05-06
KR20220055973 2022-05-06

Publications (2)

Publication Number Publication Date
KR20230156618A true KR20230156618A (ko) 2023-11-14
KR102773774B1 KR102773774B1 (ko) 2025-02-27

Family

ID=88745095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220076549A Active KR102773774B1 (ko) 2022-05-06 2022-06-23 정적 전력 소모를 감소시킨 픽셀 및 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR102773774B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050030284A (ko) * 2003-09-25 2005-03-30 삼성전자주식회사 스캔 드라이버와, 이를 갖는 평판표시장치 및 이의 구동방법
KR102220960B1 (ko) * 2020-12-24 2021-02-26 주식회사 사피엔반도체 정적 전력 소모를 감소시킨 픽셀 회로 및 구동 방법
KR20210053821A (ko) * 2021-04-22 2021-05-12 주식회사 사피엔반도체 픽셀 및 이를 포함하는 표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050030284A (ko) * 2003-09-25 2005-03-30 삼성전자주식회사 스캔 드라이버와, 이를 갖는 평판표시장치 및 이의 구동방법
KR102220960B1 (ko) * 2020-12-24 2021-02-26 주식회사 사피엔반도체 정적 전력 소모를 감소시킨 픽셀 회로 및 구동 방법
KR20210053821A (ko) * 2021-04-22 2021-05-12 주식회사 사피엔반도체 픽셀 및 이를 포함하는 표시장치

Also Published As

Publication number Publication date
KR102773774B1 (ko) 2025-02-27

Similar Documents

Publication Publication Date Title
CN111009210B (zh) 显示面板以及显示面板的驱动方法
KR102156270B1 (ko) 동일한 픽셀 메모리를 이용하여 저화질 모드와 고화질 모드로 동작이 가능한 서브 픽셀 구동 회로 및 이를 포함하는 디스플레이 장치
CN112449714B (zh) 显示面板、显示装置及驱动方法
KR102220960B1 (ko) 정적 전력 소모를 감소시킨 픽셀 회로 및 구동 방법
CN112513963A (zh) 显示面板及显示装置
WO2021000235A1 (zh) 显示面板、显示装置及驱动方法
KR102137636B1 (ko) 접점 수가 감소한 픽셀 및 디지털 구동 방법
KR20190058087A (ko) 게이트 구동부 및 이를 포함한 전계발광 표시장치
US11170705B2 (en) Minimulized pixel circuit
KR102773774B1 (ko) 정적 전력 소모를 감소시킨 픽셀 및 디스플레이 장치
US11922860B2 (en) Pixel and display apparatus of which static power consumption is reduced
US20080174613A1 (en) Active matrix display device
US12190797B2 (en) Pixel and display apparatus of which static power consumption is reduced
TWI759067B (zh) 顯示裝置及驅動方法
US20100085388A1 (en) Active matrix display device
US12136385B2 (en) Pixel and display apparatus digitally controlling reset of memory
US12175937B2 (en) Pixel, display device reducing static power consumption and driving method thereof
US20250140174A1 (en) Pixel driving circuit and display apparatus
CN117012138A (zh) 降低静态功耗的像素和显示装置
US11373579B2 (en) Display device
KR20250100052A (ko) 게이트신호 발생회로 및 이를 포함하는 표시장치
CN118824153A (zh) 显示面板和显示装置
CN119418653A (zh) 驱动芯片、显示模组及显示装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20220623

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230913

Patent event code: PE09021S01D

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240530

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20250218

PG1601 Publication of registration