[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20230105714A - Display device - Google Patents

Display device Download PDF

Info

Publication number
KR20230105714A
KR20230105714A KR1020220000468A KR20220000468A KR20230105714A KR 20230105714 A KR20230105714 A KR 20230105714A KR 1020220000468 A KR1020220000468 A KR 1020220000468A KR 20220000468 A KR20220000468 A KR 20220000468A KR 20230105714 A KR20230105714 A KR 20230105714A
Authority
KR
South Korea
Prior art keywords
transistor
initialization
period
reference node
electrode
Prior art date
Application number
KR1020220000468A
Other languages
Korean (ko)
Inventor
배민석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220000468A priority Critical patent/KR20230105714A/en
Priority to US17/899,373 priority patent/US11922876B2/en
Priority to CN202310002627.XA priority patent/CN116386532A/en
Publication of KR20230105714A publication Critical patent/KR20230105714A/en
Priority to US18/368,575 priority patent/US20240005862A1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2074Display of intermediate tones using sub-pixels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266Details of drivers for scan electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275Details of drivers for data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0426Layout of electrodes and connections
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/043Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0819Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243Details of the generation of driving signals
    • G09G2310/0251Precharge or discharge of pixel before applying new pixel voltage
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • G09G2320/045Compensation of drifts in the characteristics of light emitting or modulating elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

A display device includes a display panel including a plurality of pixels, wherein one of the pixels includes a light emitting element connected to a first reference node and configured to generate light, a driving transistor connected between a power line configured to receive a power voltage and the first reference node, a scan transistor connected between a data line configured to receive a data signal and the driving transistor and configured to receive a scan signal, a first capacitor connected between the first reference node and a second reference node, and a shared transistor connected between the first reference node and the second reference node and configured to receive a shared control signal, wherein the first capacitor and the shared transistor are connected in series between the first reference node and the second reference node, and wherein a control electrode of the driving transistor is connected to the second reference node. According to the present invention, it is possible to constantly maintain the amount of light emitted from the light emitting element regardless of a change in mobility of the transistor.

Description

표시 장치{DISPLAY DEVICE}Display device {DISPLAY DEVICE}

본 발명은 표시 장치에 관한 것으로, 좀 더 구체적으로는 표시 품질의 신뢰성을 향상하기 위한 표시 장치에 관한 것이다.The present invention relates to a display device, and more particularly, to a display device for improving reliability of display quality.

텔레비전, 휴대 전화, 태블릿 컴퓨터, 네비게이션, 게임기 등과 같은 멀티 미디어 장치에 사용되는 다양한 표시 장치들이 개발되고 있다.Various display devices used in multimedia devices such as televisions, mobile phones, tablet computers, navigation devices, and game machines are being developed.

이러한 표시 장치들의 사용 분야가 다양해짐에 따라 표시 장치들에 표시되는 영상을 표시하기 위한 표시 패널의 종류도 다양해지고 있다. As the fields of use of these display devices diversify, the types of display panels for displaying images displayed on the display devices are also diversifying.

최근 들어, 표시 패널은 발광형 표시 패널을 포함하고, 발광형 표시 패널은 유기발광 표시 패널 또는 퀀텀닷 발광 표시 패널 등을 포함할 수 있다.Recently, a display panel includes a light emitting display panel, and the light emitting display panel may include an organic light emitting display panel or a quantum dot light emitting display panel.

본 발명은 트랜지스터의 특성 변화와 무관하게 표시 품질의 신뢰성을 유지할 수 있는 표시 장치를 제공하는 것을 목적으로 한다.An object of the present invention is to provide a display device capable of maintaining reliability of display quality regardless of changes in transistor characteristics.

본 발명의 일 실시예에 따른 표시 장치는 복수 개의 화소들을 포함하는 표시 패널을 포함한다. 상기 화소들 중 하나는, 제1 기준 노드에 연결되고 광을 발생하는 발광 소자 및 전원 전압을 수신하는 전원 라인과 상기 제1 기준 노드 사이에 접속된 구동 트랜지스터를 포함한다. 상기 화소들 중 하나는 데이터 신호를 수신하는 데이터 라인과 상기 구동 트랜지스터 사이에 접속되고, 스캔 신호를 수신하는 스캔 트랜지스터를 포함한다. 상기 화소들 중 하나는 상기 제1 기준 노드와 제2 기준 노드 사이에 접속되는 제1 커패시터 및 상기 제1 기준 노드와 상기 제2 기준 노드 사이에 접속되고, 공유 제어 신호를 수신하는 공유 트랜지스터를 포함한다. 상기 제1 커패시터와 상기 공유 트랜지스터는 상기 제1 기준 노드와 상기 제2 기준 노드 사이에서 직렬로 연결된다. 상기 구동 트랜지스터의 제어 전극은 상기 제2 기준 노드에 연결된다.A display device according to an exemplary embodiment of the present invention includes a display panel including a plurality of pixels. One of the pixels includes a light emitting element connected to a first reference node and generating light, and a driving transistor connected between a power supply line receiving a power supply voltage and the first reference node. One of the pixels includes a scan transistor connected between a data line receiving a data signal and the driving transistor and receiving a scan signal. One of the pixels includes a first capacitor connected between the first reference node and a second reference node, and a sharing transistor connected between the first reference node and the second reference node and receiving a sharing control signal. do. The first capacitor and the sharing transistor are connected in series between the first reference node and the second reference node. A control electrode of the driving transistor is connected to the second reference node.

본 발명의 일 실시예로 상기 하나의 화소는, 상기 제2 기준 노드와 기준 전압을 수신하는 기준 전압 라인 사이에 접속된 제2 커패시터를 더 포함한다.In one embodiment of the present invention, the one pixel further includes a second capacitor connected between the second reference node and a reference voltage line receiving a reference voltage.

본 발명의 일 실시예로 상기 기준 전압은 그라운드 전압일 수 있다.In an embodiment of the present invention, the reference voltage may be a ground voltage.

본 발명의 일 실시예로 상기 구동 트랜지스터는 상기 전원 라인과 연결된 제1 전극, 상기 제1 기준 노드와 연결된 제2 전극 및 상기 제2 기준 노드와 연결된 제어 전극을 포함한다. 상기 스캔 트랜지스터는 상기 데이터 라인과 연결된 제1 전극, 상기 제1 기준 노드와 연결된 제2 전극 및 상기 스캔 신호를 수신하는 제어 전극을 포함한다. 상기 공유 트랜지스터는 상기 제1 기준 노드와 연결된 제1 전극, 상기 제1 커패시터와 연결된 제2 전극 및 상기 공유 제어 신호를 수신하는 제어 전극을 포함한다.In an embodiment of the present invention, the driving transistor includes a first electrode connected to the power line, a second electrode connected to the first reference node, and a control electrode connected to the second reference node. The scan transistor includes a first electrode connected to the data line, a second electrode connected to the first reference node, and a control electrode receiving the scan signal. The sharing transistor includes a first electrode connected to the first reference node, a second electrode connected to the first capacitor, and a control electrode receiving the sharing control signal.

본 발명의 일 실시예로 상기 제1 커패시터는 상기 공유 트랜지스터의 상기 제2 전극과 연결된 제1 전극 및 상기 제2 기준 노드와 연결된 제2 전극을 포함한다. 상기 제2 커패시터는 상기 제2 기준 노드와 연결된 제1 전극 및 상기 기준 전압 라인과 연결된 제2 전극을 포함한다.In an embodiment of the present invention, the first capacitor includes a first electrode connected to the second electrode of the sharing transistor and a second electrode connected to the second reference node. The second capacitor includes a first electrode connected to the second reference node and a second electrode connected to the reference voltage line.

본 발명의 일 실시예로 상기 하나의 화소는, 상기 구동 트랜지스터와 상기 제2 기준 노드 사이에 접속된 보상 트랜지스터를 더 포함한다. 상기 보상 트랜지스터는 상기 구동 트랜지스터와 연결된 제1 전극, 상기 제2 기준 노드에 연결된 제2 전극 및 보상 스캔 신호를 수신하는 제어 전극을 포함한다.In one embodiment of the present invention, the one pixel further includes a compensation transistor connected between the driving transistor and the second reference node. The compensation transistor includes a first electrode connected to the driving transistor, a second electrode connected to the second reference node, and a control electrode receiving a compensation scan signal.

본 발명의 일 실시예로 상기 하나의 화소는, 제1 초기화 전압을 수신하는 제1 초기화 라인과 상기 제1 기준 노드 사이에 접속된 제1 초기화 트랜지스터를 더 포함한다. 상기 제1 초기화 트랜지스터는 상기 제1 기준 노드와 연결된 제1 전극, 상기 제1 초기화 라인과 연결된 제2 전극 및 제1 초기화 스캔 신호를 수신하는 제어 전극을 포함한다.In one embodiment of the present invention, the one pixel further includes a first initialization transistor connected between a first initialization line receiving a first initialization voltage and the first reference node. The first initialization transistor includes a first electrode connected to the first reference node, a second electrode connected to the first initialization line, and a control electrode receiving a first initialization scan signal.

본 발명의 일 실시예로 상기 하나의 화소는, 제2 초기화 전압을 수신하는 제2 초기화 라인과 상기 제2 기준 노드 사이에 접속된 제2 초기화 트랜지스터를 더 포함한다. 상기 제2 초기화 트랜지스터는 상기 제2 기준 노드와 연결된 제1 전극, 상기 제2 초기화 라인과 연결된 제2 전극 및 제2 초기화 스캔 신호를 수신하는 제어 전극을 포함한다.In one embodiment of the present invention, the one pixel further includes a second initialization transistor connected between a second initialization line receiving a second initialization voltage and the second reference node. The second initialization transistor includes a first electrode connected to the second reference node, a second electrode connected to the second initialization line, and a control electrode receiving a second initialization scan signal.

본 발명의 일 실시예로 상기 하나의 화소는, 상기 전원 라인과 상기 구동 트랜지스터 사이에 접속된 발광 제어 트랜지스터를 더 포함한다. 상기 발광 제어 트랜지스터는 상기 전원 라인과 연결된 제1 전극, 상기 구동 트랜지스터와 연결된 제2 전극 및 발광 제어 신호를 수신하는 제어 전극을 포함한다.In one embodiment of the present invention, the one pixel further includes a light emission control transistor connected between the power line and the driving transistor. The emission control transistor includes a first electrode connected to the power line, a second electrode connected to the driving transistor, and a control electrode receiving an emission control signal.

본 발명의 일 실시예로 상기 스캔 신호는 상기 스캔 트랜지스터를 턴-온시키는 스캔 구간을 포함한다. 상기 보상 스캔 신호는 상기 보상 트랜지스터를 턴-온시키는 보상 구간을 포함한다. 한 프레임 내에서 상기 스캔 구간과 상기 보상 구간은 중첩된다.In one embodiment of the present invention, the scan signal includes a scan period for turning on the scan transistor. The compensation scan signal includes a compensation period for turning on the compensation transistor. The scan period and the compensation period overlap within one frame.

본 발명의 일 실시예로 상기 제1 초기화 스캔 신호는 상기 제1 초기화 트랜지스터를 턴-온시키는 제1 초기화 구간을 포함한다. 상기 제2 초기화 스캔 신호는 상기 제2 초기화 트랜지스터를 턴-온시키는 제2 초기화 구간을 포함한다. 상기 한 프레임 내에서, 상기 제2 초기화 구간은 상기 스캔 구간 및 상기 보상 구간보다 앞서고, 상기 제1 초기화 구간은 상기 스캔 구간 및 상기 보상 구간보다 뒤쳐진다.In an embodiment of the present invention, the first initialization scan signal includes a first initialization period for turning on the first initialization transistor. The second initialization scan signal includes a second initialization period for turning on the second initialization transistor. Within the one frame, the second initialization period precedes the scan period and the compensation period, and the first initialization period lags behind the scan period and the compensation period.

본 발명의 일 실시예로 상기 제1 초기화 스캔 신호는 상기 제1 초기화 트랜지스터를 턴-온시키는 제3 초기화 구간을 더 포함한다. 상기 한 프레임 내에서, 상기 제3 초기화 구간은 상기 스캔 구간 및 상기 보상 구간보다 앞선다.In an embodiment of the present invention, the first initialization scan signal further includes a third initialization period for turning on the first initialization transistor. Within the one frame, the third initialization period precedes the scan period and the compensation period.

본 발명의 일 실시예로 상기 공유 제어 신호는 상기 공유 트랜지스터를 턴-온시키는 공유 구간을 포함한다. 상기 한 프레임 내에서, 상기 공유 구간은 상기 제1 초기화 구간보다 뒤쳐진다.In an embodiment of the present invention, the sharing control signal includes a sharing period for turning on the sharing transistor. Within the one frame, the sharing period lags behind the first initialization period.

본 발명의 일 실시예로 상기 발광 제어 신호는 상기 발광 제어 트랜지스터를 턴-온시키는 발광 구간을 포함한다. 상기 한 프레임 내에서, 상기 발광 구간은 상기 제1 초기화 구간보다 뒤쳐진다.In one embodiment of the present invention, the emission control signal includes an emission period for turning on the emission control transistor. Within the one frame, the emission period lags behind the first initialization period.

본 발명의 일 실시예로 상기 한 프레임 내에서, 상기 공유 구간과 상기 발광 구간은 중첩된다.In one embodiment of the present invention, in the one frame, the sharing section and the emission section overlap.

본 발명의 일 실시예에 따른 표시 장치는 복수 개의 화소들을 포함하는 표시 패널을 포함한다. 상기 화소들 중 하나는, 제1 기준 노드에 연결되고 광을 발생하는 발광 소자 및 전원 전압을 수신하는 전원 라인과 상기 제1 기준 노드 사이에 접속된 구동 트랜지스터를 포함한다. 상기 화소들 중 하나는, 데이터 라인과 상기 구동 트랜지스터 사이에 접속되고, 스캔 신호를 수신하는 제어 전극을 포함하는 스캔 트랜지스터를 포함한다. 상기 화소들 중 하나는, 상기 제1 기준 노드와 제2 기준 노드 사이에 연결되는 제1 커패시터 및 상기 제1 기준 노드와 상기 제2 기준 노드 사이에 접속되고, 공유 제어 신호를 수신하는 공유 트랜지스터를 포함한다. 상기 스캔 신호는 상기 스캔 트랜지스터를 각각 턴-온시키는 스캔 구간 및 제1 초기화 구간을 포함한다. 상기 스캔 구간동안 상기 데이터 라인에는 데이터 신호가 인가되고, 상기 제1 초기화 구간동안 상기 데이터 라인에는 제1 초기화 전압이 인가된다. 상기 제1 커패시터와 상기 공유 트랜지스터는 상기 제1 기준 노드와 상기 제2 기준 노드 사이에서 직렬로 연결된다. 상기 구동 트랜지스터의 제어 전극은 상기 제2 기준 노드에 연결된다.A display device according to an exemplary embodiment of the present invention includes a display panel including a plurality of pixels. One of the pixels includes a light emitting element connected to a first reference node and generating light, and a driving transistor connected between a power supply line receiving a power supply voltage and the first reference node. One of the pixels includes a scan transistor connected between a data line and the driving transistor and including a control electrode receiving a scan signal. One of the pixels includes a first capacitor connected between the first reference node and a second reference node and a sharing transistor connected between the first reference node and the second reference node and receiving a sharing control signal. include The scan signal includes a scan period for turning on each of the scan transistors and a first initialization period. A data signal is applied to the data line during the scan period, and a first initialization voltage is applied to the data line during the first initialization period. The first capacitor and the sharing transistor are connected in series between the first reference node and the second reference node. A control electrode of the driving transistor is connected to the second reference node.

본 발명의 일 실시예로 상기 하나의 화소는, 상기 제2 기준 노드와 기준 전압을 수신하는 기준 전압 라인 사이에 연결된 제2 커패시터를 더 포함한다. 상기 공유 트랜지스터는 상기 제1 기준 노드와 연결된 제1 전극, 상기 제1 커패시터와 연결된 제2 전극 및 상기 제어 전극을 포함한다. 상기 제1 커패시터는 상기 공유 트랜지스터의 상기 제2 전극과 연결된 제1 전극 및 상기 제2 기준 노드와 연결된 제2 전극을 포함한다. 상기 제2 커패시터는 상기 제2 기준 노드와 연결된 제1 전극 및 상기 기준 전압 라인과 연결된 제2 전극을 포함한다.In one embodiment of the present invention, the one pixel further includes a second capacitor connected between the second reference node and a reference voltage line receiving a reference voltage. The sharing transistor includes a first electrode connected to the first reference node, a second electrode connected to the first capacitor, and the control electrode. The first capacitor includes a first electrode connected to the second electrode of the sharing transistor and a second electrode connected to the second reference node. The second capacitor includes a first electrode connected to the second reference node and a second electrode connected to the reference voltage line.

본 발명의 일 실시예로 상기 하나의 화소는 상기 전원 라인과 상기 구동 트랜지스터 사이에 접속된 발광 제어 트랜지스터를 더 포함한다. 상기 발광 제어 트랜지스터는 상기 전원 라인과 연결된 제1 전극, 상기 구동 트랜지스터와 연결된 제2 전극 및 발광 제어 신호를 수신하는 제어 전극을 포함한다. 상기 공유 제어 신호는 상기 공유 트랜지스터를 턴-온시키는 공유 구간을 포함한다. 상기 발광 제어 신호는 상기 발광 제어 트랜지스터를 턴-온 시키는 발광 구간을 포함한다. 한 프레임 내에서, 상기 스캔 구간은 상기 제1 초기화 구간보다 앞서고, 상기 제1 초기화 구간은 상기 공유 구간 및 상기 발광 구간보다 앞선다. 상기 한 프레임 내에서, 상기 공유 구간과 상기 발광 구간은 중첩된다.In one embodiment of the present invention, the one pixel further includes a light emitting control transistor connected between the power line and the driving transistor. The emission control transistor includes a first electrode connected to the power line, a second electrode connected to the driving transistor, and a control electrode receiving an emission control signal. The sharing control signal includes a sharing period for turning on the sharing transistor. The emission control signal includes an emission period for turning on the emission control transistor. Within one frame, the scan period precedes the first initialization period, and the first initialization period precedes the sharing period and the emission period. Within the one frame, the sharing period and the emission period overlap.

본 발명의 일 실시예로 상기 하나의 화소는 상기 구동 트랜지스터와 상기 제2 기준 노드 사이에 접속된 보상 트랜지스터를 더 포함한다. 상기 보상 트랜지스터는 상기 구동 트랜지스터와 연결된 제1 전극, 상기 제2 기준 노드에 연결된 제2 전극 및 보상 스캔 신호를 수신하는 제어 전극을 포함한다. 상기 보상 스캔 신호는 상기 보상 트랜지스터를 턴-온 시키는 보상 구간을 포함한다. 상기 한 프레임 내에서, 상기 보상 구간은 상기 제1 초기화 구간보다 앞서고, 상기 보상 구간과 상기 스캔 구간은 중첩된다.In one embodiment of the present invention, the one pixel further includes a compensation transistor connected between the driving transistor and the second reference node. The compensation transistor includes a first electrode connected to the driving transistor, a second electrode connected to the second reference node, and a control electrode receiving a compensation scan signal. The compensation scan signal includes a compensation period for turning on the compensation transistor. Within the one frame, the compensation period precedes the first initialization period, and the compensation period and the scan period overlap.

본 발명의 일 실시예로 상기 하나의 화소는, 제2 초기화 전압을 수신하는 초기화 라인과 상기 제2 기준 노드 사이에 접속된 초기화 트랜지스터를 더 포함한다. 상기 초기화 트랜지스터는 상기 제2 기준 노드와 연결된 제1 전극, 상기 초기화 라인과 연결된 제2 전극 및 초기화 스캔 신호를 수신하는 제어 전극을 포함한다. 상기 초기화 스캔 신호는, 상기 제1 초기화 트랜지스터를 턴-온 시키는 제2 초기화 구간을 포함한다. 상기 한 프레임 내에서, 상기 제2 초기화 구간은 상기 보상 구간 및 상기 스캔 구간보다 앞선다.In one embodiment of the present invention, the one pixel further includes an initialization transistor connected between an initialization line receiving a second initialization voltage and the second reference node. The initialization transistor includes a first electrode connected to the second reference node, a second electrode connected to the initialization line, and a control electrode receiving an initialization scan signal. The initialization scan signal includes a second initialization period for turning on the first initialization transistor. Within the one frame, the second initialization period precedes the compensation period and the scan period.

본 발명에 따르면, 발광 소자를 구동하기 위한 트랜지스터의 특성 변화와 무관하게 표시 장치의 표시 품질의 신뢰성을 유지할 수 있다. 구체적으로, 트랜지스터의 모빌리티(mobility)에 대응하여 발광 소자로 흐르는 전류의 크기가 결정되도록 하여 트랜지스터의 모빌리티 변화와 무관하게 발광 소자에서 발광되는 양을 일정하게 유지할 수 있다. 또한, 트랜지스터의 문턱 전압(threshold voltage)와 무관하게 발광 소자로 흐르는 전류의 크기가 결정되도록 하여 트랜지스터의 문턱 전압의 변화와 무관하게 발광 소자에서 발광되는 양을 일정하게 유지할 수 있다.According to the present invention, reliability of display quality of a display device can be maintained regardless of a change in characteristics of a transistor for driving a light emitting device. Specifically, the amount of light emitted from the light emitting device can be maintained constant regardless of the change in the mobility of the transistor by determining the magnitude of the current flowing through the light emitting device in correspondence with the mobility of the transistor. In addition, the amount of light emitted from the light emitting device can be maintained constant regardless of the change in the threshold voltage of the transistor by determining the magnitude of the current flowing through the light emitting device regardless of the threshold voltage of the transistor.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 블럭도이다.
도 3은 본 발명의 일 실시예에 따른 화소의 회로도이다.
도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 화소의 동작을 설명하기 위한 회로도들이다.
도 5는 도 3에 도시된 화소를 구동하기 위한 구동신호들의 파형도이다.
도 6은 본 발명의 일 실시예에 따른 화소의 회로도들이다.
도 7은 본 발명의 일 실시예에 따른 화소의 회로도들이다.
도 8은 도 7에 도시된 화소를 구동하기 위한 구동신호들의 파형도이다.
1 is a perspective view of a display device according to an exemplary embodiment of the present invention.
2 is a block diagram of a display device according to an exemplary embodiment of the present invention.
3 is a circuit diagram of a pixel according to an embodiment of the present invention.
4A to 4D are circuit diagrams for explaining an operation of a pixel according to an exemplary embodiment of the present invention.
FIG. 5 is a waveform diagram of driving signals for driving the pixel shown in FIG. 3 .
6 is a circuit diagram of a pixel according to an embodiment of the present invention.
7 is circuit diagrams of a pixel according to an embodiment of the present invention.
FIG. 8 is a waveform diagram of driving signals for driving the pixel shown in FIG. 7 .

본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다. In this specification, when an element (or region, layer, section, etc.) is referred to as being “on,” “connected to,” or “coupled to” another element, it is directly placed/placed on the other element. It means that they can be connected/combined or a third component may be placed between them.

동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.Like reference numerals designate like components. Also, in the drawings, the thickness, ratio, and dimensions of components are exaggerated for effective description of technical content. “And/or” includes any combination of one or more that the associated elements may define.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.Terms such as first and second may be used to describe various components, but the components should not be limited by the terms. These terms are only used for the purpose of distinguishing one component from another. For example, a first element may be termed a second element, and similarly, a second element may be termed a first element, without departing from the scope of the present invention. Singular expressions include plural expressions unless the context clearly dictates otherwise.

또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.In addition, terms such as “below”, “lower side”, “above”, and “upper side” are used to describe the relationship between components shown in the drawings. The above terms are relative concepts and will be described based on the directions shown in the drawings.

"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. Terms such as "include" or "have" are intended to indicate that a feature, number, step, operation, component, part, or combination thereof described in the specification exists, but that one or more other features, numbers, or steps are present. However, it should be understood that it does not preclude the possibility of existence or addition of operations, components, parts, or combinations thereof.

다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.Unless defined otherwise, all terms (including technical terms and scientific terms) used herein have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. In addition, terms such as terms defined in commonly used dictionaries should be interpreted as having a meaning consistent with the meaning in the context of the related art, and unless explicitly defined herein, interpreted as too idealistic or too formal. It shouldn't be.

이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the drawings.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.1 is a perspective view of a display device according to an exemplary embodiment of the present invention.

도 1을 참조하면, 표시 장치(DD)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 도1 에는 표시 장치(DD)가 스마트폰인 것을 예시적으로 도시하였다. 그러나, 본 발명은 이에 제한되지 않으며, 표시 장치(DD)는 텔레비전, 모니터 등과 같은 대형 표시 장치를 비롯하여, 태블릿, 노트북, 자동차 내비게이션, 게임기 등과 같은 중소형 표시 장치일 수 있다. 이것들은 단지 실시예로서 제시된 것들로서, 본 발명의 개념에서 벗어나지 않은 이상 다른 형태의 표시 장치를 포함할 수 있음은 물론이다. Referring to FIG. 1 , the display device DD may be a device activated according to an electrical signal. 1 exemplarily illustrates that the display device DD is a smart phone. However, the present invention is not limited thereto, and the display device DD may be a large display device such as a television or a monitor, or a small or medium-sized display device such as a tablet, a laptop computer, a car navigation system, or a game machine. These are merely presented as examples and, of course, other types of display devices may be included as long as they do not deviate from the concept of the present invention.

표시 장치(DD)는 제1 방향(DR1)으로 장변을 갖고, 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 단변을 갖으며, 꼭지점들이 둥근 사각 형상을 갖는다. 그러나, 표시 장치(DD)의 형상은 이에 한정되지 않고, 다양한 형상의 표시 장치(DD)가 제공될 수 있다. 표시 장치(DD)는 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 표시면(IS)에 제3 방향(DR3)을 향해 영상(IM)을 표시할 수 있다. 영상(IM)이 표시되는 표시면(IS)은 표시 장치(DD)의 전면(front surface)과 대응될 수 있다. The display device DD has a long side in a first direction DR1, a short side in a second direction DR2 crossing the first direction DR1, and has a quadrangular shape with rounded vertices. However, the shape of the display device DD is not limited thereto, and display devices DD of various shapes may be provided. The display device DD may display the image IM in the third direction DR3 on the display surface IS parallel to the first and second directions DR1 and DR2 respectively. The display surface IS on which the image IM is displayed may correspond to the front surface of the display device DD.

본 실시예에서는 영상(IM)이 표시되는 방향을 기준으로 각 부재들의 전면(또는 상면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향(opposing)되고, 전면과 배면 각각의 법선 방향은 제3 방향(DR3)과 평행할 수 있다. In this embodiment, the front (or upper surface) and the rear surface (or lower surface) of each member are defined based on the direction in which the image IM is displayed. The front surface and the rear surface oppose each other in the third direction DR3, and a normal direction of each of the front surface and the rear surface may be parallel to the third direction DR3.

제3 방향(DR3)에서의 전면과 배면 사이의 이격 거리는 표시 장치(DD)의 제3 방향(DR3)에서의 두께와 대응될 수 있다. 한편, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다.The distance between the front and rear surfaces in the third direction DR3 may correspond to the thickness of the display device DD in the third direction DR3. Meanwhile, directions indicated by the first to third directions DR1 , DR2 , and DR3 may be converted into other directions as a relative concept.

표시 장치(DD)의 표시면(IS)은 투과 영역(TA) 및 베젤 영역(BZA)으로 구분될 수 있다. 투과 영역(TA)은 영상(IM)이 표시되는 영역일 수 있다. 사용자는 투과 영역(TA)을 통해 영상(IM)을 시인한다. 본 실시예에서, 투과 영역(TA)은 꼭지점들이 둥근 사각 형상으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 투과 영역(TA)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.The display surface IS of the display device DD may be divided into a transmissive area TA and a bezel area BZA. The transmission area TA may be an area where the image IM is displayed. The user views the image IM through the transmission area TA. In this embodiment, the transmission area TA is shown as a quadrangular shape with rounded vertices. However, this is shown as an example, and the transmission area TA may have various shapes, and is not limited to one embodiment.

베젤 영역(BZA)은 투과 영역(TA)에 인접한다. 베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 베젤 영역(BZA)은 투과 영역(TA)을 에워쌀 수 있다. 이에 따라, 투과 영역(TA)의 형상은 실질적으로 베젤 영역(BZA)에 의해 정의될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 베젤 영역(BZA)은 투과 영역(TA)의 일 측에만 인접하여 배치될 수도 있고, 생략될 수도 있다. 본 발명의 일 실시예에 따른 표시 장치(DD)는 다양한 실시예들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.The bezel area BZA is adjacent to the transmission area TA. The bezel area BZA may have a predetermined color. The bezel area BZA may surround the transmission area TA. Accordingly, the shape of the transmission area TA may be substantially defined by the bezel area BZA. However, this is shown as an example, and the bezel area BZA may be disposed adjacent to only one side of the transmission area TA or may be omitted. The display device DD according to an embodiment of the present invention may include various embodiments, and is not limited to any one embodiment.

표시 장치(DD)는 윈도우(WM) 및 외부 케이스(EDC)를 포함한다. 윈도우(WM)는 영상(IM)을 출사할 수 있는 투명한 물질로 이루어질 수 있다. 예를 들어, 유리, 사파이어, 플라스틱 등으로 구성될 수 있다. 외부 케이스(EDC)는 윈도우(WM)와 결합되어 표시 장치(DD)의 외관을 정의할 수 있다. 외부 케이스(EDC)는 외부로부터 표시 장치(DD)로 가해지는 충격을 흡수하며, 표시 장치(DD)로 침투되는 이물질/수분 등을 방지하여 외부 케이스(EDC)에 수용된 구성들을 보호한다.The display device DD includes a window WM and an outer case EDC. The window WM may be made of a transparent material capable of emitting an image IM. For example, it may be made of glass, sapphire, plastic, or the like. The outer case EDC may be combined with the window WM to define the appearance of the display device DD. The outer case EDC absorbs an impact applied to the display device DD from the outside and prevents foreign substances/moisture from penetrating into the display device DD to protect components accommodated in the outer case EDC.

도 2는 본 발명의 일 실시예에 따른 표시 장치의 블럭도이다.2 is a block diagram of a display device according to an exemplary embodiment of the present invention.

도 2를 참조하면, 표시 장치(DD)는 표시 패널(DP), 컨트롤러(CP), 소스 구동 블럭(SDB), 게이트 구동 블럭(GDB) 및 전압 생성 블럭(VGB)을 포함할 수 있다.Referring to FIG. 2 , the display device DD may include a display panel DP, a controller CP, a source driving block SDB, a gate driving block GDB, and a voltage generating block VGB.

본 발명의 일 실시예에 따른 표시 패널(DP)은 발광형 표시 패널일 수 있다. 그 일 예로 표시 패널(DP)은 유기 발광 표시 패널, 무기 발광 표시 패널 또는 퀀텀닷(quantum dot) 발광 표시 패널일 수 있다. 유기 발광 표시 패널의 발광층은 유기 발광 물질을 포함할 수 있다. 무기 발광 표시 패널의 발광층은 무기 발광 물질을 포함할 수 있다. 퀀텀닷 발광 표시 패널의 발광층은 퀀텀닷, 및 퀀텀로드 등을 포함할 수 있다. 이하, 본 실시예에서 표시 패널(DP)은 유기 발광 표시 패널로 설명된다.The display panel DP according to an exemplary embodiment of the present invention may be a light emitting display panel. For example, the display panel DP may be an organic light emitting display panel, an inorganic light emitting display panel, or a quantum dot light emitting display panel. The light emitting layer of the organic light emitting display panel may include an organic light emitting material. The light emitting layer of the inorganic light emitting display panel may include an inorganic light emitting material. The light emitting layer of the quantum dot light emitting display panel may include quantum dots and quantum rods. Hereinafter, in this embodiment, the display panel DP will be described as an organic light emitting display panel.

본 발명의 일 예로, 표시 패널(DP)은 복수 개의 화소들(PX), 복수 개의 스캔 라인들(SSL), 복수 개의 제1 초기화 스캔 라인들(ISL1), 복수 개의 제2 초기화 스캔 라인들(ISL2), 복수 개의 공유 제어 라인들(SCL), 복수 개의 보상 스캔 라인들(CSL), 복수 개의 발광 제어 라인들(ECL) 및 복수 개의 데이터 라인들(DL)을 포함한다.As an example of the present invention, the display panel DP includes a plurality of pixels PX, a plurality of scan lines SSL, a plurality of first initialization scan lines ISL1, and a plurality of second initialization scan lines ( ISL2), a plurality of sharing control lines (SCL), a plurality of compensation scan lines (CSL), a plurality of emission control lines (ECL), and a plurality of data lines (DL).

스캔 라인들(SSL), 제1 초기화 스캔 라인들(ISL1), 제2 초기화 스캔 라인들(ISL2), 공유 제어 라인들(SCL), 보상 스캔 라인들(CSL) 및 발광 제어 라인들(ECL)은 각각 게이트 구동 블럭(GDB)으로부터 제2 방향(DR2)으로 연장되고, 제1 방향(DR1)으로 서로 이격되어 배열된다. 데이터 라인들(DL)은 소스 구동 블럭(SDB)으로부터 제1 방향(DR1)으로 연장되고, 제2 방향(DR2)으로 서로 이격되어 배열된다.Scan lines SSL, first initialization scan lines ISL1, second initialization scan lines ISL2, sharing control lines SCL, compensation scan lines CSL, and emission control lines ECL Each extends from the gate driving block GDB in the second direction DR2 and is spaced apart from each other in the first direction DR1. The data lines DL extend from the source driving block SDB in a first direction DR1 and are spaced apart from each other in a second direction DR2.

화소들(PX) 각각은 스캔 라인들(SSL) 중 대응되는 하나의 스캔 라인, 제1 초기화 스캔 라인들(ISL1) 중 대응되는 하나의 제1 초기화 스캔 라인, 제2 초기화 스캔 라인들(ISL2) 중 대응되는 하나의 제2 초기화 스캔 라인, 공유 제어 라인들(SCL) 중 대응되는 하나의 공유 제어 라인, 보상 스캔 라인들(CSL) 중 대응되는 하나의 보상 스캔 라인 및 발광 제어 라인들(ECL) 중 대응되는 하나의 발광 제어 라인에 전기적으로 연결된다. 또한, 화소들(PX) 각각은 데이터 라인들(DL) 중 대응되는 하나의 데이터 라인에 전기적으로 연결된다. 다만, 화소들(PX)의 구동회로의 구성에 따라, 화소들(PX)과 스캔 라인들(SSL), 제1 초기화 스캔 라인들(ISL1), 제2 초기화 스캔 라인들(ISL2), 공유 제어 라인들(SCL), 보상 스캔 라인들(CSL), 발광 제어 라인들(ECL) 및 데이터 라인들(DL)과의 연결 관계는 변경될 수 있다.Each of the pixels PX includes a corresponding one of the scan lines SSL, a corresponding one of the first initialization scan lines ISL1 , and second initialization scan lines ISL2 . a corresponding one of the second initialization scan lines, a corresponding one of the shared control lines (SCL), a corresponding one of the compensation scan lines (CSL), and a corresponding one of the emission control lines (ECL) is electrically connected to a corresponding one of the emission control lines. Also, each of the pixels PX is electrically connected to a corresponding one of the data lines DL. However, according to the configuration of the driving circuit of the pixels PX, the pixels PX, the scan lines SSL, the first initialization scan lines ISL1, the second initialization scan lines ISL2, and the sharing control A connection relationship between the lines SCL, the compensation scan lines CSL, the emission control lines ECL, and the data lines DL may be changed.

화소들(PX) 각각은 컬러광을 생성하는 발광 소자(ED, 도 3 참조)를 포함할 수 있다. 예컨대, 화소들(PX)은 레드 컬러광을 생성하는 레드 화소들, 그린 컬러광을 생성하는 그린 화소들, 및 블루 컬러광을 생성하는 블루 화소들을 포함할 수 있다. 레드 화소의 발광 소자, 그린 화소의 발광 소자 및 블루 화소의 발광 소자는 서로 다른 물질의 발광층을 포함할 수 있다. 본 발명의 일 예로, 화소들(PX) 각각은 백색 컬러광을 생성하는 백색 화소들을 포함할 수도 있다.Each of the pixels PX may include a light emitting element ED (refer to FIG. 3 ) generating color light. For example, the pixels PX may include red pixels generating red color light, green pixels generating green color light, and blue pixels generating blue color light. A light emitting device of a red pixel, a light emitting device of a green pixel, and a light emitting device of a blue pixel may include light emitting layers of different materials. As an example of the present invention, each of the pixels PX may include white pixels generating white color light.

컨트롤러(CP)는 외부로부터 영상 신호(RGB) 및 제어 신호(CTRL)를 수신한다. 컨트롤러(CP)는 소스 구동 블럭(SDB)과의 인터페이스(interface) 사양에 맞도록 영상 신호(RGB)의 데이터 포맷을 변환하여 영상 데이터(IMD)를 생성한다. 컨트롤러(CP)는 제어 신호(CTRL)에 기초하여 소스 구동 신호(SDS), 게이트 제어 신호(GDS) 및 전압 제어 신호(VCS)를 생성한다. 본 발명의 일 예로, 제어 신호(CTRL)는 수직 동기 신호, 수평 동기 신호 및 메인 클럭 등을 포함할 수 있다. The controller CP receives an image signal RGB and a control signal CTRL from the outside. The controller CP converts the data format of the image signal RGB to meet the interface specification with the source driving block SDB to generate the image data IMD. The controller CP generates a source driving signal SDS, a gate control signal GDS, and a voltage control signal VCS based on the control signal CTRL. As an example of the present invention, the control signal CTRL may include a vertical sync signal, a horizontal sync signal, and a main clock.

컨트롤러(CP)는 영상 데이터(IMD) 및 소스 구동 신호(SDS)를 소스 구동 블럭(SDB)에 송신한다. 소스 구동 신호(SDS)는 소스 구동 블럭(SDB)의 동작을 개시하는 수평 시작 신호를 포함할 수 있다. 소스 구동 블럭(SDB)은 소스 구동 신호(SDS)에 응답하여, 영상 데이터(IMD)에 기초한 데이터 신호(DS)를 생성한다. 소스 구동 블럭(SDB)은 데이터 신호(DS)를 복수 개의 데이터 라인들(DL)에 출력한다. 데이터 신호(DS)는 영상 데이터(IMD)의 계조 값에 대응하는 아날로그 전압일 수 있다.The controller CP transmits the image data IMD and the source driving signal SDS to the source driving block SDB. The source driving signal SDS may include a horizontal start signal initiating an operation of the source driving block SDB. The source driving block SDB generates a data signal DS based on the image data IMD in response to the source driving signal SDS. The source driving block SDB outputs the data signal DS to a plurality of data lines DL. The data signal DS may be an analog voltage corresponding to the grayscale value of the image data IMD.

컨트롤러(CP)는 전압 제어 신호(VCS)를 전압 생성 블럭(VGB)으로 송신한다. 전압 생성 블럭(VGB)은 전압 제어 신호(VCS)를 토대로 표시 패널(DP)의 동작에 필요한 전압들을 생성한다. 본 발명의 일 예로, 전압 생성 블럭(VGB)은 제1 전원 전압(ELVDD), 제2 전원 전압(ELVSS), 제1 초기화 전압(Vinit1) 및 제2 초기화 전압(Vinit2)을 생성한다. 본 발명의 일 예로, 제1 전원 전압(ELVDD)의 전압 레벨은 제2 전원 전압(ELVSS)의 전압 레벨보다 크다. 본 발명의 일 예로, 제1 전원 전압(ELVDD)의 전압 레벨은 대략 4V 내지 7V일 수 있다. 제2 전원 전압(ELVSS)의 전압 레벨은 대략 0V 내지 -3V일 수 있다. 제1 초기화 전압(Vinit1)의 전압 레벨은 대략 -3.5V 내지 -5V일 수 있다. 제2 초기화 전압(Vinit2)의 전압 레벨은 대략 -3.5V 내지 -5V일 수 있다. 본 발명의 일 예로, 제1 초기화 전압(Vinit1)과 제2 초기화 전압(Vinit2)은 동일한 전압 레벨을 가질 수도 있다. 다만, 본 발명은 이에 제한되지 않고, 화소들(PX)의 구동회로의 구성 또는 화소들(PX) 각각에 포함된 발광 소자(ED)의 특성 등에 따라 전압 생성 블럭(VGB)이 생성하는 제1 전원 전압(ELVDD), 제2 전원 전압(ELVSS), 제1 초기화 전압(Vinit1) 및 제2 초기화 전압(Vinit2)의 전압 레벨은 변경될 수 있다.The controller CP transmits the voltage control signal VCS to the voltage generating block VGB. The voltage generation block VGB generates voltages necessary for the operation of the display panel DP based on the voltage control signal VCS. As an example of the present invention, the voltage generation block VGB generates a first power supply voltage ELVDD, a second power supply voltage ELVSS, a first initialization voltage Vinit1 and a second initialization voltage Vinit2. As an example of the present invention, the voltage level of the first power supply voltage ELVDD is higher than that of the second power supply voltage ELVSS. As an example of the present invention, the voltage level of the first power supply voltage ELVDD may be approximately 4V to 7V. The voltage level of the second power supply voltage ELVSS may be approximately 0V to -3V. The voltage level of the first initialization voltage Vinit1 may be approximately -3.5V to -5V. The voltage level of the second initialization voltage Vinit2 may be approximately -3.5V to -5V. As an example of the present invention, the first initialization voltage Vinit1 and the second initialization voltage Vinit2 may have the same voltage level. However, the present invention is not limited thereto, and the first voltage generation block VGB generates the first voltage according to the configuration of the driving circuit of the pixels PX or the characteristics of the light emitting element ED included in each of the pixels PX. Voltage levels of the power supply voltage ELVDD, the second power supply voltage ELVSS, the first initialization voltage Vinit1 and the second initialization voltage Vinit2 may be changed.

전압 생성 블럭(VGB)은 표시 패널(DP)에 제1 전원 전압(ELVDD), 제2 전원 전압(ELVSS), 제1 초기화 전압(Vinit1) 및 제2 초기화 전압(Vinit2)을 인가한다.The voltage generation block VGB applies the first power voltage ELVDD, the second power voltage ELVSS, the first initialization voltage Vinit1 and the second initialization voltage Vinit2 to the display panel DP.

컨트롤러(CP)는 게이트 제어 신호(GDS)를 게이트 구동 블럭(GDB)으로 송신한다. 게이트 구동 블럭(GDB)은 게이트 제어 신호(GDS)를 토대로 복수의 구동 신호들(SS, ISS1, ISS2, SCS, CSS, ECS)을 생성한다. The controller CP transmits the gate control signal GDS to the gate driving block GDB. The gate driving block GDB generates a plurality of driving signals SS, ISS1, ISS2, SCS, CSS, and ECS based on the gate control signal GDS.

구동 신호들(SS, ISS1, ISS2, SCS, CSS, ECS)은 복수의 스캔 신호들(SS), 복수의 제1 초기화 스캔 신호들(ISS1), 복수의 제2 초기화 스캔 신호들(ISS2), 복수의 공유 제어 신호들(SCS), 복수의 보상 스캔 신호들(CSS) 및 복수의 발광 제어 신호들(ECS)을 포함한다.The driving signals SS, ISS1, ISS2, SCS, CSS, and ECS include a plurality of scan signals SS, a plurality of first initialization scan signals ISS1, a plurality of second initialization scan signals ISS2, It includes a plurality of sharing control signals (SCS), a plurality of compensation scan signals (CSS), and a plurality of emission control signals (ECS).

게이트 구동 블럭(GDB)은 스캔 신호들(SS)을 스캔 라인들(SSL)에 각각 출력한다. 게이트 구동 블럭(GDB)은 제1 초기화 스캔 신호들(ISS1)을 제1 초기화 스캔 라인들(ISL1)에 각각 출력한다. 게이트 구동 블럭(GDB)은 제2 초기화 스캔 신호들(ISS2)을 제2 초기화 스캔 라인들(ISL2)에 각각 출력한다. 게이트 구동 블럭(GDB)은 공유 제어 신호들(SCS)을 공유 제어 라인들(SCL)에 각각 출력한다. 게이트 구동 블럭(GDB)은 보상 스캔 신호들(CSS)을 보상 스캔 라인들(CSL)에 각각 출력한다. The gate driving block GDB outputs scan signals SS to scan lines SSL, respectively. The gate driving block GDB outputs the first initialization scan signals ISS1 to the first initialization scan lines ISL1, respectively. The gate driving block GDB outputs the second initialization scan signals ISS2 to the second initialization scan lines ISL2, respectively. The gate driving block GDB outputs the shared control signals SCS to the shared control lines SCL, respectively. The gate driving block GDB outputs the compensation scan signals CSS to the compensation scan lines CSL, respectively.

본 발명의 일 예로, 게이트 구동 블럭(GDB)은 표시 패널(DP)에 내장될 수 있다. 즉, 표시 패널(DP)에 화소들(PX)을 형성하는 박막 공정을 통해 게이트 구동 블럭(GDB)은 표시 패널(DP)에 직접 형성될 수 있다.As an example of the present invention, the gate driving block GDB may be embedded in the display panel DP. That is, the gate driving block GDB may be directly formed on the display panel DP through a thin film process of forming the pixels PX on the display panel DP.

도 3은 본 발명의 일 실시예에 따른 화소의 회로도이다.3 is a circuit diagram of a pixel according to an embodiment of the present invention.

도 2 및 도 3을 참조하면, 도 3에는 표시 패널(DP)에 포함된 복수의 화소들(PX) 중 i번째 스캔 라인(SSLi) 및 j번째 데이터 라인(DLj)에 연결된 화소(PXij)가 예시적으로 도시된다.Referring to FIGS. 2 and 3 , in FIG. 3 , among the plurality of pixels PX included in the display panel DP, a pixel PXij connected to the i th scan line SSLi and the j th data line DLj is Illustratively shown.

도 2 및 도 3을 참조하면, 화소들(PX) 각각은 제1 전원 라인(RL1), 제2 전원 라인(RL2), 제1 초기화 전원 라인(VIL1), 제2 초기화 전원 라인(VIL2) 및 기준 전원 라인(VRL)과 연결된다. 제1 전원 라인(RL1)은 전압 생성 블럭(VGB)으로부터 제1 전원 전압(ELVDD)을 수신한다. 제2 전원 라인(RL2)은 전압 생성 블럭(VGB)으로부터 제2 전원 전압(ELVSS)을 수신한다. 제1 초기화 전원 라인(VIL1)은 전압 생성 블럭(VGB)으로부터 제1 초기화 전압(Vinit1)을 수신한다. 제2 초기화 전원 라인(VIL2)은 전압 생성 블럭(VGB)으로부터 제2 초기화 전압(Vinit2)을 수신한다.Referring to FIGS. 2 and 3 , each of the pixels PX includes a first power line RL1 , a second power line RL2 , a first initialization power line VIL1 , a second initialization power line VIL2 , and It is connected to the reference power line (VRL). The first power line RL1 receives the first power voltage ELVDD from the voltage generation block VGB. The second power line RL2 receives the second power voltage ELVSS from the voltage generation block VGB. The first initialization power line VIL1 receives the first initialization voltage Vinit1 from the voltage generation block VGB. The second initialization power supply line VIL2 receives the second initialization voltage Vinit2 from the voltage generation block VGB.

본 발명의 일 예로, 화소(PXij)는 제1 내지 제7 트랜지스터들(T1~T7), 제1 커패시터(Cst1), 제2 커패시터(Cst2) 및 발광 소자(ED)를 포함한다. 본 발명의 일 예로, 제1 내지 제7 트랜지스터들(T1~T7)은 N 타입(n-channel MOSFET)으로 구비될 수 있다. 또한, 본 발명의 일 예로, 제1 내지 제7 트랜지스터들(T1~T7) 중 일부는 N 타입(n-channel MOSFET)으로 구비되고, 나머지는 P 타입(p-channel MOSFET)으로 구비될 수 있다. 구체적으로, 1 내지 제7 트랜지스터들(T1 내지 T7) 중 제3 및 제 4 트랜지스터들(T3, T4)는 N 타입으로 구비되며, 나머지 트랜지스터들(T1, T2, T5, T6)은 P 타입으로 구비될 수 있다. 다만, 본 발명은 이에 제한되지 않고, 제1 내지 제7 트랜지스터들(T1 내지 T7) 중 제1, 제3 및 제4 트랜지스터들(T1, T3, T4)은 N 타입으로 구비되고, 나머지 트랜지스터들은 P 타입으로 구비될 수 있다. 본 실시예에서 제1 내지 제7 트랜지스터들(T1~T7) 각각은 N타입의 트랜지스터인 것으로 설명된다.As an example of the present invention, the pixel PXij includes first to seventh transistors T1 to T7 , a first capacitor Cst1 , a second capacitor Cst2 , and a light emitting element ED. As an example of the present invention, the first to seventh transistors T1 to T7 may be provided as N-type (n-channel MOSFET). In addition, as an example of the present invention, some of the first to seventh transistors T1 to T7 may be provided as N-type (n-channel MOSFETs) and others may be provided as P-type (p-channel MOSFETs). . Specifically, among the first to seventh transistors T1 to T7, the third and fourth transistors T3 and T4 are N-type, and the remaining transistors T1, T2, T5, and T6 are P-type. may be provided. However, the present invention is not limited thereto, and among the first to seventh transistors T1 to T7, the first, third, and fourth transistors T1, T3, and T4 are provided as N-type, and the remaining transistors are It may be provided as a P type. In this embodiment, each of the first to seventh transistors T1 to T7 is described as being an N-type transistor.

본 발명의 일 예로, 제1 내지 제7 트랜지스터들(T1~T7)은 산화물 반도체층을 갖는 트랜지스터들일 수 있다. 본 발명의 일 예로, 금속 산화물 반도체는 결정질 또는 비정질 산화물 반도체를 포함할 수 있다. 예를 들어, 산화물 반도체는 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 티타늄(Ti) 등의 금속 산화물 또는 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 티타늄(Ti) 등의 금속과 이들의 산화물의 혼합물을 포함할 수 있다. 산화물 반도체는 인듐-주석 산화물(ITO), 인듐-갈륨-아연 산화물(IGZO), 아연 산화물(ZnO), 인듐-아연 산화물(IZnO), 아연-인듐 산화물(ZIO), 인듐 산화물(InO), 티타늄 산화물(TiO), 인듐-아연-주석 산화물(IZTO), 아연-주석 산화물(ZTO) 등을 포함할 수 있다. 본 발명은 이에 제한되지 않고, 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T6, T7) 중 적어도 하나는 저온 폴리 실리콘(low-temperature polycrystalline silicon) 반도체층을 갖는 트랜지스터일 수 있고, 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T6, T7) 중 적어도 하나는 산화물 반도체층을 갖는 트랜지스터일 수 있다. 본 발명의 일 예로, 제1 트랜지스터(T1)는 산화물 반도체층을 갖는 트랜지스터들이고, 제2 내지 7 트랜지스터들(T2, T3, T4, T5, T6, T7)은 저온 폴리 실리콘 반도체층을 갖는 트랜지스터들일 수 있다.As an example of the present invention, the first to seventh transistors T1 to T7 may be transistors having an oxide semiconductor layer. As an example of the present invention, the metal oxide semiconductor may include a crystalline or amorphous oxide semiconductor. For example, the oxide semiconductor is a metal oxide such as zinc (Zn), indium (In), gallium (Ga), tin (Sn), titanium (Ti), or zinc (Zn), indium (In), gallium (Ga) , tin (Sn), may include a mixture of metals such as titanium (Ti) and their oxides. Oxide semiconductors include indium-tin oxide (ITO), indium-gallium-zinc oxide (IGZO), zinc oxide (ZnO), indium-zinc oxide (IZnO), zinc-indium oxide (ZIO), indium oxide (InO), titanium oxide (TiO), indium-zinc-tin oxide (IZTO), zinc-tin oxide (ZTO), and the like. The present invention is not limited thereto, and at least one of the first to seventh transistors T1, T2, T3, T4, T5, T6, and T7 is a transistor having a low-temperature polycrystalline silicon semiconductor layer. and at least one of the first to seventh transistors T1 , T2 , T3 , T4 , T5 , T6 , and T7 may be a transistor having an oxide semiconductor layer. As an example of the present invention, the first transistor T1 is a transistor having an oxide semiconductor layer, and the second to seventh transistors T2, T3, T4, T5, T6, and T7 are transistors having a low-temperature polysilicon semiconductor layer. can

본 명세서에서 “트랜지스터가 신호라인에 접속된다”는 “트랜지스터의 소스 전극, 드레인 전극, 게이트 전극 중 어느 하나의 전극이 신호 라인과 일체의 형상을 갖거나, 연결전극을 통해서 연결된 것”을 의미한다. 또한, “트랜지스터가 다른 트랜지스터와 전기적으로 연결된다”는 것은 “트랜지스터의 소스 전극, 드레인 전극, 게이트 전극 중 어느 하나의 전극이 다른 트랜지스터의 소스 전극, 드레인 전극, 게이트 전극 중 어느 하나의 전극과 일체의 형상을 갖거나, 연결전극을 통해서 연결된 것”을 의미한다.In this specification, "a transistor is connected to a signal line" means "one of the source electrode, drain electrode, and gate electrode of the transistor has an integral shape with the signal line or is connected through a connection electrode." . In addition, “a transistor is electrically connected to another transistor” means that “one of the source electrode, drain electrode, and gate electrode of a transistor is integrated with any one of the source electrode, drain electrode, and gate electrode of another transistor. It means “that which has the shape of or is connected through a connecting electrode.

이하, 제1 내지 제7 트랜지스터들(T1~T7)은 각각 제1 전극, 제2 전극 및 제어 전극을 포함한다.Hereinafter, the first to seventh transistors T1 to T7 each include a first electrode, a second electrode, and a control electrode.

제1 트랜지스터(T1)는 제1 전원 전압(ELVDD)을 수신하는 제1 전원 라인(RL1)과 제1 기준 노드(RN1) 사이에 접속된다. 제1 트랜지스터(T1)의 제1 전극(EL1_1)은 제1 전원 라인(RL1)과 전기적으로 연결된다. 제1 트랜지스터(T1)의 제2 전극(EL2_1)은 제1 기준 노드(RN1)와 전기적으로 연결된다. 제1 트랜지스터(T1)의 제어 전극(CE1)은 제2 기준 노드(RN2)와 전기적으로 연결된다. 이하, 제1 트랜지스터(T1)는 구동 트랜지스터(T1)로 지칭될 수 있다.The first transistor T1 is connected between the first power line RL1 receiving the first power voltage ELVDD and the first reference node RN1. The first electrode EL1_1 of the first transistor T1 is electrically connected to the first power line RL1. The second electrode EL2_1 of the first transistor T1 is electrically connected to the first reference node RN1. The control electrode CE1 of the first transistor T1 is electrically connected to the second reference node RN2. Hereinafter, the first transistor T1 may be referred to as a driving transistor T1.

제2 트랜지스터(T2)는 j번째 데이터 라인(DLj)과 구동 트랜지스터(T1) 사이에 접속된다. 제2 트랜지스터(T2)의 제1 전극(EL1_2)은 j번째 데이터 라인(DLj)에 전기적으로 연결된다. 제2 트랜지스터(T2)의 제2 전극(EL2_2)은 구동 트랜지스터(T1)의 제2 전극(EL2_1)에 전기적으로 연결된다. 본 실시예에서 제2 트랜지스터(T2)의 제어 전극(CE2)은 i번째 스캔 라인(SSLi)에 전기적으로 연결된다. 본 발명의 일 예로, i번째 스캔 신호(SSi)는 i번째 스캔 라인(SSLi)을 통해 제2 트랜지스터(T2)의 제어 전극(CE2)으로 전달될 수 있다. 데이터 신호(DSj)는 j번째 데이터 라인(DLj)을 통해 제2 트랜지스터(T2)의 제2 전극(EL2_2)으로 전달될 수 있다. 이하, 제2 트랜지스터(T2)는 스캔 트랜지스터(T2)로 지칭될 수 있다.The second transistor T2 is connected between the j-th data line DLj and the driving transistor T1. The first electrode EL1_2 of the second transistor T2 is electrically connected to the j-th data line DLj. The second electrode EL2_2 of the second transistor T2 is electrically connected to the second electrode EL2_1 of the driving transistor T1. In this embodiment, the control electrode CE2 of the second transistor T2 is electrically connected to the i-th scan line SSLi. As an example of the present invention, the i-th scan signal SSi may be transferred to the control electrode CE2 of the second transistor T2 through the i-th scan line SSLi. The data signal DSj may be transmitted to the second electrode EL2_2 of the second transistor T2 through the j-th data line DLj. Hereinafter, the second transistor T2 may be referred to as a scan transistor T2.

제3 트랜지스터(T3)는 제1 기준 노드(RN1)와 제1 커패시터(Cst1) 사이에 접속된다. 제3 트랜지스터(T3)의 제1 전극(EL1_3)은 제1 기준 노드(RN1)에 전기적으로 연결되고, 제3 트랜지스터(T3)의 제2 전극(EL2_3)은 제1 커패시터(Cst1)에 전기적으로 연결된다. 제3 트랜지스터(T3)의 제어 전극(CE3)은 i번째 공유 제어 라인(SCLi)에 전기적으로 연결된다. 본 발명의 일 예로, i번째 공유 제어 신호(SCSi)는 i번째 공유 제어 라인(SCLi)을 통해 제3 트랜지스터(T3)의 제어 전극(CE3)으로 전달될 수 있다. 이하, 제3 트랜지스터(T3)는 공유 제어 트랜지스터(T3)로 지칭될 수 있다.The third transistor T3 is connected between the first reference node RN1 and the first capacitor Cst1. The first electrode EL1_3 of the third transistor T3 is electrically connected to the first reference node RN1, and the second electrode EL2_3 of the third transistor T3 is electrically connected to the first capacitor Cst1. Connected. The control electrode CE3 of the third transistor T3 is electrically connected to the i-th shared control line SCLi. As an example of the present invention, the i-th shared control signal SCSi may be transmitted to the control electrode CE3 of the third transistor T3 through the i-th shared control line SCLi. Hereinafter, the third transistor T3 may be referred to as a sharing control transistor T3.

제1 커패시터(Cst1)는 제1 기준 노드(RN1)와 제2 기준 노드(RN2) 사이에 접속된다. 구체적으로, 제1 커패시터(Cst1)는 공유 제어 트랜지스터(T3)와 제2 기준 노드(RN2) 사이에 접속된다. 제1 커패시터(Cst1)는 공유 제어 트랜지스터(T3)의 제2 전극(EL2_3)과 연결된 제1 전극(Cst1_1) 및 제2 기준 노드(RN2)와 연결된 제2 전극(Cst1_2)을 포함한다.A first capacitor Cst1 is connected between the first reference node RN1 and the second reference node RN2. Specifically, the first capacitor Cst1 is connected between the common control transistor T3 and the second reference node RN2. The first capacitor Cst1 includes a first electrode Cst1_1 connected to the second electrode EL2_3 of the common control transistor T3 and a second electrode Cst1_2 connected to the second reference node RN2.

제2 커패시터(Cst2)는 제2 기준 노드(RN2)와 기준 전압을 수신하는 기준 전압 라인(VRL) 사이에 접속된다. 제2 커패시터(Cst2)는 제2 기준 노드(RN2)와 연결된 제1 전극(Cst2_1) 및 기준 전압 라인(VRL)과 연결된 제2 전극(Cst2_2)을 포함한다. 본 발명의 일 예로, 기준 전압은 그라운드 전압일 수 있다. The second capacitor Cst2 is connected between the second reference node RN2 and the reference voltage line VRL receiving the reference voltage. The second capacitor Cst2 includes a first electrode Cst2_1 connected to the second reference node RN2 and a second electrode Cst2_2 connected to the reference voltage line VRL. As an example of the present invention, the reference voltage may be a ground voltage.

제4 트랜지스터(T4)는 구동 트랜지스터(T1)와 제2 기준 노드(RN2) 사이에 접속된다. 제4 트랜지스터(T4)의 제1 전극(EL1_4)은 구동 트랜지스터(T1)의 제1 전극(EL1_1)에 전기적으로 연결된다. 제4 트랜지스터(T4)의 제2 전극(EL2_4)은 제2 기준 노드(RN2)에 전기적으로 연결된다. 제4 트랜지스터(T4)의 제어 전극(CE4)은 i번째 보상 스캔 라인(CSLi)에 전기적으로 연결될 수 있다. 본 발명의 일 예로, i번째 보상 스캔 신호(CSSi)는 i번째 보상 스캔 라인(CSLi)을 통해 제4 트랜지스터(T4)의 제어 전극(CE4)으로 전달될 수 있다. 이하, 제4 트랜지스터(T4)는 보상 트랜지스터(T4)로 지칭될 수 있다. 본 실시예에서, 보상 트랜지스터(T4)는 복수 개의 게이트를 포함할 수 있다. 보상 트랜지스터(T4)는 복수 개의 게이트를 가짐으로써 화소(PXij)의 누설전류를 감소시킬 수 있다.The fourth transistor T4 is connected between the driving transistor T1 and the second reference node RN2. The first electrode EL1_4 of the fourth transistor T4 is electrically connected to the first electrode EL1_1 of the driving transistor T1. The second electrode EL2_4 of the fourth transistor T4 is electrically connected to the second reference node RN2. The control electrode CE4 of the fourth transistor T4 may be electrically connected to the i-th compensation scan line CSLi. As an example of the present invention, the i-th compensation scan signal CSSi may be transmitted to the control electrode CE4 of the fourth transistor T4 through the i-th compensation scan line CSLi. Hereinafter, the fourth transistor T4 may be referred to as a compensation transistor T4. In this embodiment, the compensating transistor T4 may include a plurality of gates. The compensation transistor T4 may reduce leakage current of the pixel PXij by having a plurality of gates.

제5 트랜지스터(T5)는 제1 초기화 전압(Vinit1)을 수신하는 제1 초기화 라인(VIL1)과 제1 기준 노드(RN1) 사이에 접속된다. 제5 트랜지스터(T5)의 제1 전극(EL1_5)은 제1 기준 노드(RN1)에 전기적으로 연결된다. 제5 트랜지스터(T5)의 제2 전극(EL2_5)은 제1 초기화 라인(VIL1)에 전기적으로 연결된다. 제5 트랜지스터(T5)의 제어 전극(CE5)은 i번째 제1 초기화 스캔 라인(ISL1i)에 전기적으로 연결될 수 있다. 본 발명의 일 예로, i번째 제1 초기화 스캔 신호(ISS1i)는 i번째 제1 초기화 스캔 라인(ISL1i)을 통해 제5 트랜지스터(T5)의 제어 전극(CE5)으로 전달될 수 있다. 이하, 제5 트랜지스터(T5)는 제1 초기화 트랜지스터(T5)로 지칭될 수 있다.The fifth transistor T5 is connected between the first initialization line VIL1 receiving the first initialization voltage Vinit1 and the first reference node RN1. The first electrode EL1_5 of the fifth transistor T5 is electrically connected to the first reference node RN1. The second electrode EL2_5 of the fifth transistor T5 is electrically connected to the first initialization line VIL1. The control electrode CE5 of the fifth transistor T5 may be electrically connected to the i-th first initialization scan line ISL1i. As an example of the present invention, the i-th first initialization scan signal ISS1i may be transmitted to the control electrode CE5 of the fifth transistor T5 through the i-th first initialization scan line ISL1i. Hereinafter, the fifth transistor T5 may be referred to as a first initialization transistor T5.

제6 트랜지스터(T6)는 제2 기준 노드(RN2)와 제2 초기화 전압(Vinit2)을 수신하는 제2 초기화 라인(VIL2) 사이에 접속된다. 제6 트랜지스터(T6)의 제1 전극(EL1_6)은 제2 기준 노드(RN2)에 전기적으로 연결된다. 제6 트랜지스터(T6)의 제2 전극(EL2_6)은 제2 초기화 라인(VIL2)에 전기적으로 연결된다. 제6 트랜지스터(T6)의 제어 전극(CE6)은 i번째 제2 초기화 스캔 라인(ISL2i)에 전기적으로 연결될 수 있다. 본 발명의 일 예로, i번째 제2 초기화 스캔 신호(ISS2i)는 i번째 제2 초기화 스캔 라인(ISL2i)을 통해 제6 트랜지스터(T6)의 제어 전극(CE6)으로 전달될 수 있다. 이하, 제6 트랜지스터(T6)는 제2 초기화 트랜지스터(T6)로 지칭될 수 있다.The sixth transistor T6 is connected between the second reference node RN2 and the second initialization line VIL2 receiving the second initialization voltage Vinit2. The first electrode EL1_6 of the sixth transistor T6 is electrically connected to the second reference node RN2. The second electrode EL2_6 of the sixth transistor T6 is electrically connected to the second initialization line VIL2. The control electrode CE6 of the sixth transistor T6 may be electrically connected to the i-th second initialization scan line ISL2i. As an example of the present invention, the i-th second initialization scan signal ISS2i may be transferred to the control electrode CE6 of the sixth transistor T6 through the i-th second initialization scan line ISL2i. Hereinafter, the sixth transistor T6 may be referred to as a second initialization transistor T6.

제7 트랜지스터(T7)는 제1 전원 라인(RL1)과 구동 트랜지스터(T1) 사이에 접속된다. 제7 트랜지스터(T7)의 제1 전극(EL1_7)은 제1 전원 라인(RL1)에 전기적으로 연결된다. 제7 트랜지스터(T7)의 제2 전극(EL2_7)은 구동 트랜지스터(T1)의 제1 전극(EL1_1)에 전기적으로 연결된다. 제7 트랜지스터(T7)의 제어 전극(CE7)은 i번째 발광 제어 라인(ECLi)에 전기적으로 연결될 수 있다. i번째 발광 제어 신호(ECSi)는 i번째 발광 제어 라인(ECLi)을 통해 제7 트랜지스터(T7)의 제어 전극(CE7)으로 전달될 수 있다. 이하, 제7 트랜지스터(T7)는 발광 제어 트랜지스터(T7)로 지칭될 수 있다. 본 발명의 일 예로, i번째 발광 제어 라인(ECLi)으로 제공되는 i번째 발광 제어 신호(ECSi)는, i번째 공유 제어 라인(SCLi)으로 제공되는 i번째 공유 제어 신호(SCSi)와 동일한 신호일 수 있다.The seventh transistor T7 is connected between the first power line RL1 and the driving transistor T1. The first electrode EL1_7 of the seventh transistor T7 is electrically connected to the first power line RL1. The second electrode EL2_7 of the seventh transistor T7 is electrically connected to the first electrode EL1_1 of the driving transistor T1. The control electrode CE7 of the seventh transistor T7 may be electrically connected to the i-th emission control line ECLi. The i-th emission control signal ECSi may be transmitted to the control electrode CE7 of the seventh transistor T7 through the i-th emission control line ECLi. Hereinafter, the seventh transistor T7 may be referred to as an emission control transistor T7. As an example of the present invention, the i-th emission control signal ECSi provided to the i-th emission control line ECLi may be the same signal as the i-th shared control signal SCSi provided to the i-th shared control line SCLi. there is.

발광 소자(ED)는 제1 기준 노드(RN1)와 제2 전원 전압(ELVSS)을 수신하는 제2 전원 라인(RL2) 사이에 접속된다. 발광 소자(ED)는 구동 트랜지스터(T1)를 통해 흐르는 구동 전류(IED)를 받아 발광한다.The light emitting element ED is connected between the first reference node RN1 and the second power line RL2 receiving the second power voltage ELVSS. The light emitting element ED receives the driving current I ED flowing through the driving transistor T1 and emits light.

도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 화소의 동작을 설명하기 위한 회로도들이다. 도 5는 도 3에 도시된 화소를 구동하기 위한 구동신호들의 파형도이다. 이하, 도 3에서 설명한 구성 및 신호와 동일한 구성 및 신호에 대해서는 동일한 도면 부호를 부여하고, 설명은 생략하기로 한다.4A to 4D are circuit diagrams for explaining an operation of a pixel according to an exemplary embodiment of the present invention. FIG. 5 is a waveform diagram of driving signals for driving the pixel shown in FIG. 3 . Hereinafter, the same reference numerals are assigned to the same components and signals as those described in FIG. 3, and descriptions thereof will be omitted.

도 2 및 도 5를 참조하면, 게이트 구동 블럭(GDB)은 스캔 신호들(SS), 제1 초기화 스캔 신호들(ISS1), 제2 초기화 스캔 신호들(ISS2), 공유 제어 신호들(SCS), 보상 스캔 신호들(CSS) 및 발광 제어 신호들(ECS)을 순차적으로 표시 패널(DP)으로 송신한다. 스캔 신호들(SS), 제1 초기화 스캔 신호들(ISS1), 제2 초기화 스캔 신호들(ISS2), 공유 제어 신호들(SCS), 보상 스캔 신호들(CSS) 및 발광 제어 신호들(ECS) 각각은 일부 구간 동안에 하이 레벨을 갖고 일부 구간 동안 로우 레벨을 가질 수 있다. 이때, N타입의 트랜지스터들은 대응하는 신호가 하이 레벨을 가질 때 턴-온되고 P타입의 트랜지스터들은 대응하는 신호가 로우 레벨을 가질 때 턴-온된다. 이하, 도 3 내지 도 4d에서는 화소(PXij)에 포함된 트랜지스터들(T1~T7)이 N타입인 경우를 예로 들어 설명한다. 2 and 5, the gate driving block GDB includes scan signals SS, first initial scan signals ISS1, second initial scan signals ISS2, and sharing control signals SCS. , compensation scan signals CSS and emission control signals ECS are sequentially transmitted to the display panel DP. Scan signals SS, first initialization scan signals ISS1, second initialization scan signals ISS2, sharing control signals SCS, compensation scan signals CSS and emission control signals ECS Each may have a high level for some intervals and a low level for some intervals. At this time, the N-type transistors are turned on when the corresponding signal has a high level, and the P-type transistors are turned on when the corresponding signal has a low level. Hereinafter, a case in which the transistors T1 to T7 included in the pixel PXij are N-type will be described as an example in FIGS. 3 to 4D.

도 4a 및 도 5를 참조하면, 한 프레임(1 frame) 내에서, i번째 제2 초기화 스캔 신호(ISS2i)가 하이 레벨을 갖는 구간을 제2 초기화 구간(ISW2)이라 할 때, 제2 초기화 구간(ISW2)동안 제2 초기화 트랜지스터(T6)는 턴-온 된다. 제2 초기화 트랜지스터(T6)가 턴-온 되면, 제2 초기화 트랜지스터(T6)를 통해 제2 초기화 전압(Vinit2)이 제2 기준 노드(RN2)에 전달된다. 따라서 제2 기준 노드(RN2)가 제2 초기화 전압(Vinit2)으로 초기화 되고, 제2 기준 노드(RN2)와 전기적으로 연결된 구동 트랜지스터(T1)의 제어 전극(CE1)도 제2 초기화 전압(Vinit2)으로 초기화된다.Referring to FIGS. 4A and 5 , when a period in which the ith second initialization scan signal ISS2i has a high level within one frame is referred to as a second initialization period ISW2, the second initialization period During (ISW2), the second initialization transistor T6 is turned on. When the second initialization transistor T6 is turned on, the second initialization voltage Vinit2 is transmitted to the second reference node RN2 through the second initialization transistor T6. Accordingly, the second reference node RN2 is initialized to the second initialization voltage Vinit2, and the control electrode CE1 of the driving transistor T1 electrically connected to the second reference node RN2 also has the second initialization voltage Vinit2. is initialized with

한 프레임(1 frame) 내에서, i번째 제1 초기화 스캔 신호(ISS1i)는 하이 레벨을 갖는 제1 초기화 구간(ISW1) 및 제3 초기화 구간(ISW3)을 포함한다. 제3 초기화 구간(ISW3)동안 제1 초기화 트랜지스터(T5)는 턴-온 된다. 제1 초기화 트랜지스터(T5)가 턴-온되면, 제1 초기화 트랜지스터(T5)를 통해 제1 초기화 전압(Vinit1)이 제1 기준 노드(RN1)에 전달된다. 따라서 제1 기준 노드(RN1)가 제1 초기화 전압(Vinit1)으로 초기화 되고, 제1 기준 노드(RN1)와 전기적으로 연결된 구동 트랜지스터(T1)의 제2 전극 전극(EL2_1) 및 발광 소자(ED)의 애노드도 제1 초기화 전압(Vinit1)으로 초기화된다.Within one frame (1 frame), the i-th first initialization scan signal ISS1i includes a first initialization period ISW1 and a third initialization period ISW3 having a high level. During the third initialization period ISW3, the first initialization transistor T5 is turned on. When the first initialization transistor T5 is turned on, the first initialization voltage Vinit1 is transmitted to the first reference node RN1 through the first initialization transistor T5. Accordingly, the first reference node RN1 is initialized to the first initialization voltage Vinit1, and the second electrode EL2_1 of the driving transistor T1 and the light emitting element ED are electrically connected to the first reference node RN1. The anode of is also initialized to the first initialization voltage Vinit1.

도 4b 및 도 5를 참조하면, 한 프레임(1 frame) 내에서, i번째 스캔 신호(SSi)는 하이 레벨을 갖는 스캔 구간(SSW)을 포함한다. 스캔 구간(SSW)동안 스캔 트랜지스터(T2)는 턴-온 된다. 스캔 트랜지스터(T2)가 턴-온되면, 스캔 트랜지스터(T2)를 통해 데이터 신호(DSj)가 제1 기준 노드(RN1)에 전달된다. 따라서 제1 기준 노드(RN1)와 전기적으로 연결된 구동 트랜지스터(T1)의 제2 전극 전극(EL2_1)에 데이터 신호(DSj)가 전달된다.Referring to FIGS. 4B and 5 , within one frame (1 frame), the ith scan signal SSi includes a scan period SSW having a high level. During the scan period SSW, the scan transistor T2 is turned on. When the scan transistor T2 is turned on, the data signal DSj is transmitted to the first reference node RN1 through the scan transistor T2. Accordingly, the data signal DSj is transmitted to the second electrode EL2_1 of the driving transistor T1 electrically connected to the first reference node RN1.

한 프레임(1 frame) 내에서, i번째 보상 스캔 신호(CSSi)는 하이 레벨을 갖는 보상 구간(CSW)을 포함한다. 보상 구간(CSW)동안 보상 트랜지스터(T4)는 턴-온 된다. 보상 트랜지스터(T4)가 턴-온되면, 구동 트랜지스터(T1)는 턴-온 된 보상 트랜지스터(T4)에 의하여 다이오드 연결(diode connected)되고, 순방향으로 바이어스된다. Within one frame (1 frame), the i-th compensation scan signal CSSi includes a compensation period CSW having a high level. During the compensation period CSW, the compensation transistor T4 is turned on. When the compensation transistor T4 is turned on, the driving transistor T1 is diode-connected by the turned-on compensation transistor T4 and forward biased.

본 발명의 일 예로, 한 프레임(1 frame) 내에서 스캔 구간(SWW)과 보상 구간(CSW)은 중첩될 수 있다. 이 경우, 구동 트랜지스터(T1)의 제2 전극(EL2_1)에 인가된 데이터 신호(DSj)에 포함된 전위에서 구동 트랜지스터(T1)의 문턱 전압(threshold voltage, Vth)의 크기만큼이 감소한 보상 전압

Figure pat00001
이 보상 트랜지스터(T4)를 통해 구동 트랜지스터(T1)의 제1 전극(EL1_1) 및 제어 전극(CE1)에 인가된다. 이때, 제2 커패시터(Cst2)의 양단에는 보상 전압
Figure pat00002
과 그라운드 전압이 인가되고, 제2 커패시터(Cst2)에는 양단의 전압차
Figure pat00003
에 대응하는 전하가 저장될 수 있다.As an example of the present invention, the scan period (SWW) and the compensation period (CSW) may overlap within one frame (1 frame). In this case, the compensation voltage reduced by the magnitude of the threshold voltage (Vth) of the driving transistor T1 from the potential included in the data signal DSj applied to the second electrode EL2_1 of the driving transistor T1.
Figure pat00001
The voltage is applied to the first electrode EL1_1 and the control electrode CE1 of the driving transistor T1 through the compensation transistor T4. At this time, a compensation voltage is applied to both ends of the second capacitor Cst2.
Figure pat00002
and ground voltage are applied, and the voltage difference between both ends is applied to the second capacitor Cst2.
Figure pat00003
A charge corresponding to may be stored.

본 발명의 일 예로, 한 프레임(1 frame) 내에서 제2 초기화 구간(ISW2) 및 제3 초기화 구간(ISW3)은 스캔 구간(SWW) 및 보상 구간(CSW)보다 앞설 수 있고, 제1 초기화 구간(ISW1)은 스캔 구간(SWW) 및 보상 구간(CSW)보다 뒤쳐질 수 있다.As an example of the present invention, within one frame (1 frame), the second initialization period (ISW2) and the third initialization period (ISW3) may precede the scan period (SWW) and the compensation period (CSW), and the first initialization period (ISW1) may lag behind the scan period (SWW) and the compensation period (CSW).

도 4c 및 도 5를 참조하면, 제1 초기화 구간(ISW1)동안 제1 초기화 트랜지스터(T5)는 턴-온 된다. 제1 초기화 트랜지스터(T5)가 턴-온되면, 제1 초기화 트랜지스터(T5)를 통해 제1 초기화 전압(Vinit1)이 제1 기준 노드(RN1)에 전달된다. 따라서, 스캔 트랜지스터(T2)를 통해 데이터 신호(DSj)가 제공된 제1 기준 노드(RN1)에 제1 초기화 전압(Vinit1)을 제공할 수 있다.Referring to FIGS. 4C and 5 , the first initialization transistor T5 is turned on during the first initialization period ISW1. When the first initialization transistor T5 is turned on, the first initialization voltage Vinit1 is transmitted to the first reference node RN1 through the first initialization transistor T5. Accordingly, the first initialization voltage Vinit1 may be applied to the first reference node RN1 to which the data signal DSj is supplied through the scan transistor T2.

도 4d 및 도 5를 참조하면, 한 프레임(1 frame) 내에서, i번째 발광 제어 신호(ECSi)가 하이 레벨을 갖는 구간을 발광 구간(ECW)이라 할 때, 발광 구간(ECW)동안 발광 제어 트랜지스터(T7)는 턴-온 된다. 발광 제어 트랜지스터(T7)가 턴-온 되면, 발광 제어 트랜지스터(T7)를 통해 제1 전원 전압(ELVDD)이 구동 트랜지스터(T1)의 제1 전극(EL1_1)에 인가된다. 이 경우, 구동 트랜지스터(T1)를 통하여 구동 트랜지스터(T1)의 제1 전극(EL1_1)의 전위와 제어 전극(CE1)의 전위의 차이에 따르는 구동 전류(IED)가 발생한다. 구동 전류(IED)는 구동 트랜지스터(T1)를 통하여 발광 소자(ED)에 전달된다. 발광 소자(ED)는 구동 전류(IED)를 받아 발광한다. 이때, 발광 제어 트랜지스터(T7)가 턴-온된 구간동안, 제2 커패시터(Cst2)에 저장된 전하를 통해 구동 트랜지스터(T1)가 턴-온 상태를 갖도록 하는 구동 트랜지스터(T1)의 제어 전극(CE1)의 전위가 유지될 수 있다. 본 발명의 일 예로, 한 프레임(1 frame) 내에서 발광 구간(ECW)은 제1 초기화 구간(ISW1)보다 뒤쳐질 수 있다.Referring to FIGS. 4D and 5 , when a period in which the ith light emission control signal ECSi has a high level is referred to as an emission period ECW within one frame, emission control during the emission period ECW. Transistor T7 is turned on. When the emission control transistor T7 is turned on, the first power supply voltage ELVDD is applied to the first electrode EL1_1 of the driving transistor T1 through the emission control transistor T7. In this case, a driving current I ED according to a difference between the potential of the first electrode EL1_1 of the driving transistor T1 and the potential of the control electrode CE1 is generated through the driving transistor T1. The driving current I ED is transferred to the light emitting element ED through the driving transistor T1. The light emitting element ED emits light by receiving the driving current I ED . At this time, the control electrode CE1 of the driving transistor T1 allows the driving transistor T1 to be turned on through the charge stored in the second capacitor Cst2 during the period in which the light emitting control transistor T7 is turned on. potential can be maintained. As an example of the present invention, the emission period ECW may lag behind the first initialization period ISW1 within one frame.

또한, 한 프레임(1 frame) 내에서, i번째 공유 제어 신호(SCSi)가 하이 레벨을 갖는 구간을 공유 구간(SCW)이라 할 때, 공유 구간(SCW)동안 공유 제어 트랜지스터(T3)는 턴-온 된다. 턴-온된 발광 제어 트랜지스터(T7) 및 구동 트랜지스터(T1)를 통하여 흐르는 구동 전류(IED)에 의하여, 제1 기준 노드(RN1)에 전하가 쌓이게 된다. 구동 전류(IED)에 의해 전하가 쌓인 제1 기준 노드(RN1)의 전위는 발광 전압(VOLED, 미도시)라 지칭한다. 공유 제어 트랜지스터(T3)가 턴-온 되면, 직렬로 연결된 제1 및 제2 커패시터들(Cst1, Cst2)에 의하여 제1 기준 노드(RN1)에 쌓인 전하가 분배되고, 제2 기준 노드(RN2)에는

Figure pat00004
에 해당하는 전하가 분배된다. 따라서 제2 커패시터(Cst2)에는 보상 구간(CSW)에서 저장된 전하와 공유 구간(SCW)에서 분배된 전하가 더해진 합산 전하
Figure pat00005
가 저장된다. 구동 트랜지스터(T1)의 전류-전압 관계에 따르면, 구동 전류(IED)는 아래의 수학식 1과 같이 정의된다.In addition, when a period in which the ith sharing control signal SCSi has a high level within one frame is referred to as a sharing period SCW, during the sharing period SCW, the sharing control transistor T3 turns- come on Charges are accumulated on the first reference node RN1 by the driving current I ED flowing through the turned-on light emitting control transistor T7 and the driving transistor T1. The potential of the first reference node RN1 at which charge is accumulated by the driving current I ED is referred to as a light emitting voltage VOLED (not shown). When the sharing control transistor T3 is turned on, the charge accumulated in the first reference node RN1 is distributed by the first and second capacitors Cst1 and Cst2 connected in series, and the second reference node RN2 in
Figure pat00004
The charge corresponding to is distributed. Therefore, the sum of the charge stored in the compensation section CSW and the charge distributed in the sharing section SCW is added to the second capacitor Cst2.
Figure pat00005
is stored According to the current-voltage relationship of the driving transistor T1, the driving current I ED is defined as in Equation 1 below.

[수학식 1][Equation 1]

Figure pat00006
Figure pat00006

여기서, α는 구동 트랜지스터(T1)에 포함된 반도체층의 면적 및 길이에 대응하는 상수이고, β는 구동 트랜지스터(T1)의 모빌리티(mobility) 특성을 나타내고, C1은 제1 커패시터(Cst1)의 커패시턴스(capacitance)이며, C2는 제2 커패시터(Cst2)의 커패시턴스이며, VOLED는 발광 전압이며, DSj는 데이터 신호이다. 본 발명의 일 예로, 한 프레임(1 frame) 내에서 공유 구간(SCW)은 제1 초기화 구간(ISW1)보다 뒤쳐질 수 있다. 한 프레임(1 frame) 내에서 공유 구간(SCW)은 발광 구간(ECW)과 중첩될 수 있다.Here, α is a constant corresponding to the area and length of the semiconductor layer included in the driving transistor T1, β represents the mobility characteristic of the driving transistor T1, and C1 is the capacitance of the first capacitor Cst1. (capacitance), C2 is the capacitance of the second capacitor Cst2, VOLED is the emission voltage, and DSj is the data signal. As an example of the present invention, the sharing period (SCW) within one frame (1 frame) may lag behind the first initialization period (ISW1). Within one frame, the sharing period (SCW) may overlap with the emission period (ECW).

이때, 구동 트랜지스터(T1)의 모빌리티(β)가 커지면, 구동 트랜지스터(T1)를 통해 흐르는 전류의 크기가 커지고, 이에 따라 제1 기준 노드(RN1)에 쌓이는 전하의 양이 증가하여 발광 전압(VOLED)의 크기도 커진다. 이에 따라 구동 전류(IED)의 크기는 작아진다. 반면, 구동 트랜지스터(T1)의 모빌리티(β)가 작아지면, 구동 트랜지스터(T1)를 통해 흐르는 전류의 크기도 작아지고, 이에 따라 제1 기준 노드(RN1)에 쌓이는 전하의 양이 감소하여 발광 전압(VOLED)의 크기도 작아진다. 이에 따라 구동 전류(IED)의 크기는 커진다. 따라서, 본 발명은, 구동 트랜지스터(T1)의 모빌리티(β)의 크기와 구동 전류(IED)의 크기가 네거티브 피드백(negative feedback)을 통하여 결정되도록 하여, 구동 트랜지스터(T1)의 모빌리티의 변화와 무관하게 표시 패널(DP, 도 2 참조)에서 표시되는 영상(IM, 도 1 참조)의 표시 품질의 신뢰성을 유지할 수 있다.At this time, when the mobility β of the driving transistor T1 increases, the magnitude of the current flowing through the driving transistor T1 increases, and accordingly, the amount of charge accumulated on the first reference node RN1 increases, thereby increasing the emission voltage VOLED. ) also increases in size. Accordingly, the size of the driving current (I ED ) is reduced. On the other hand, when the mobility β of the driving transistor T1 decreases, the magnitude of the current flowing through the driving transistor T1 also decreases, and accordingly, the amount of charge accumulated on the first reference node RN1 decreases, thereby reducing the emission voltage. The size of (VOLED) also becomes smaller. Accordingly, the magnitude of the driving current (I ED ) increases. Therefore, according to the present invention, the magnitude of the mobility β and the magnitude of the driving current I ED of the driving transistor T1 are determined through negative feedback, so that the change in the mobility of the driving transistor T1 and Regardless, reliability of the display quality of the image (IM, see FIG. 1) displayed on the display panel (DP, see FIG. 2) can be maintained.

또한, 본 발명의 구동 전류(IED)는 구동 트랜지스터(T1)의 문턱 전압(Vth)과 무관하게 결정되므로, 구동 트랜지스터(T1)의 문턱 전압(Vth)과 무관하게 표시 패널(DP)에서 표시되는 영상(IM)의 표시 품질의 신뢰성을 유지할 수 있다.In addition, since the driving current (I ED ) of the present invention is determined regardless of the threshold voltage (Vth) of the driving transistor T1, it is displayed on the display panel DP regardless of the threshold voltage (Vth) of the driving transistor T1. Reliability of the display quality of the image IM can be maintained.

도 6은 본 발명의 일 실시예에 따른 화소의 회로도들이다. 이하, 도 3 내지 도 5를 참조하여 설명한 구성 및 신호와 동일한 구성 및 신호에 대하여는 동일한 도면 부호를 부여하고, 설명은 생략하기로 한다.6 is a circuit diagram of a pixel according to an embodiment of the present invention. Hereinafter, the same reference numerals are assigned to the same components and signals as those described with reference to FIGS. 3 to 5, and descriptions thereof will be omitted.

도 6을 참조하면, 제1 커패시터(Cst1)는 공유 제어 트랜지스터(T3)와 제2 기준 노드(RN2) 사이에 접속된다. 제1 커패시터(Cst1)는 공유 제어 트랜지스터(T3)의 제2 전극(EL2_3)과 연결된 제1 전극(CSt1_1) 및 제2 기준 노드(RN2)와 연결된 제2 전극(Cst1_2)을 포함한다.Referring to FIG. 6 , the first capacitor Cst1 is connected between the common control transistor T3 and the second reference node RN2. The first capacitor Cst1 includes a first electrode CSt1_1 connected to the second electrode EL2_3 of the common control transistor T3 and a second electrode Cst1_2 connected to the second reference node RN2.

제2 커패시터(Cst2_a)는 제2 기준 노드(RN2)와 기준 전압을 수신하는 기준 전압 라인(VRL_a) 사이에 접속된다. 본 발명의 일 예로, 기준 전압은 제1 전원 전압(ELVDD)일 수 있다. 제2 커패시터(Cst2_a)는 제2 기준 노드(RN2)와 연결된 제1 전극(Cst2_1a) 및 기준 전압 라인(VRL_a)과 연결된 제2 전극(Cst2_2a)을 포함한다.The second capacitor Cst2_a is connected between the second reference node RN2 and the reference voltage line VRL_a receiving the reference voltage. As an example of the present invention, the reference voltage may be the first power supply voltage ELVDD. The second capacitor Cst2_a includes a first electrode Cst2_1a connected to the second reference node RN2 and a second electrode Cst2_2a connected to the reference voltage line VRL_a.

도 5 및 도 6을 참조하면, 제2 커패시터(Cst2_a)가 제1 전원 전압(ELVDD)을 수신하는 기준 전압 라인(VRL_a)에 연결될 경우, 스캔 구간(SWW) 및 보상 구간(CSW)에서 제2 커패시터(Cst2)에는 양단의 전압차

Figure pat00007
에 대응하는 전하가 저장될 수 있다. 또한, 발광 구간(ECW) 및 공유 구간(SCW)에서 제2 기준 노드(RN2)에는
Figure pat00008
에 해당하는 전하가 분배되고, 제2 커패시터(Cst2_a)는
Figure pat00009
에 해당하는 전하가 저장된다.Referring to FIGS. 5 and 6 , when the second capacitor Cst2_a is connected to the reference voltage line VRL_a receiving the first power voltage ELVDD, the second capacitor Cst2_a in the scan period SWW and the compensation period CSW The voltage difference between both ends of the capacitor (Cst2)
Figure pat00007
A charge corresponding to may be stored. In addition, in the emission period ECW and the sharing period SCW, the second reference node RN2 has
Figure pat00008
The charge corresponding to is distributed, and the second capacitor Cst2_a
Figure pat00009
The charge corresponding to is stored.

이때, 구동 트랜지스터(T1)의 전류-전압 관계에 따르면, 구동 전류(IED)는 아래의 수학식 2과 같이 정의된다.At this time, according to the current-voltage relationship of the driving transistor T1, the driving current I ED is defined as in Equation 2 below.

[수학식 2][Equation 2]

Figure pat00010
Figure pat00010

여기서, α는 구동 트랜지스터(T1)에 포함된 반도체층의 면적 및 길이에 대응하는 상수이고, β는 구동 트랜지스터(T1)의 모빌리티(mobility) 특성을 나타내고, C1은 제1 커패시터(Cst1)의 커패시턴스(capacitance)이며, C2는 제2 커패시터(Cst2_a)의 커패시턴스이며, VOLED는 발광 전압이며, ELVDD는 제1 전원 전압이며 DSj는 데이터 신호이다. Here, α is a constant corresponding to the area and length of the semiconductor layer included in the driving transistor T1, β represents the mobility characteristic of the driving transistor T1, and C1 is the capacitance of the first capacitor Cst1. (capacitance), C2 is the capacitance of the second capacitor Cst2_a, VOLED is the light emitting voltage, ELVDD is the first power supply voltage, and DSj is the data signal.

다만, 본 발명은 이에 제한되지 않고, 다만, 본 발명은 이에 제한되지 않고, 기준 전압은 제2 전원 전압(ELVSS), 제1 초기화 전압(Vinit1) 및 제2 초기화 전압(Vinit2) 중 어느 하나의 전압일 수도 있다. 이 경우, 제2 커패시터(Cst2_a)에 저장되는 전하의 크기 및 구동 전류(IED)의 크기는 기준 전압 라인(VRL_a)에 인가되는 기준 전압의 종류 및 해당하는 크기에 대응하여 달라질 수 있다.However, the present invention is not limited thereto, but the present invention is not limited thereto, and the reference voltage is any one of the second power supply voltage ELVSS, the first initialization voltage Vinit1 and the second initialization voltage Vinit2. It may be voltage. In this case, the magnitude of the charge stored in the second capacitor Cst2_a and the magnitude of the driving current I ED may vary according to the type and corresponding magnitude of the reference voltage applied to the reference voltage line VRL_a.

도 7은 본 발명의 일 실시예에 따른 화소의 회로도들이다. 도 8은 도 7에 도시된 화소를 구동하기 위한 구동신호들의 파형도이다. 7 is circuit diagrams of a pixel according to an embodiment of the present invention. FIG. 8 is a waveform diagram of driving signals for driving the pixel shown in FIG. 7 .

도 7을 참조하면, 화소(PXij)는 제1 내지 제6 트랜지스터들(T1_a~T6_a), 제1 커패시터(Cst1_a), 제2 커패시터(Cst2_a) 및 발광 소자(ED_a)를 포함한다. 본 실시예에서 제1 내지 제6 트랜지스터들(T1_a~T6_a) 각각은 N타입의 트랜지스터인 것으로 설명된다. 이하, 제1 내지 제6 트랜지스터들(T1_a~T6_a)은 각각 제1 전극, 제2 전극 및 제어 전극을 포함한다.Referring to FIG. 7 , the pixel PXij includes first to sixth transistors T1_a to T6_a, a first capacitor Cst1_a, a second capacitor Cst2_a, and a light emitting element ED_a. In this embodiment, each of the first to sixth transistors T1_a to T6_a is described as being an N-type transistor. Hereinafter, each of the first to sixth transistors T1_a to T6_a includes a first electrode, a second electrode, and a control electrode.

제1 트랜지스터(T1_a)는 제1 전원 전압(ELVDD)을 수신하는 제1 전원 라인(RL1_a)과 제1 기준 노드(RN1_a) 사이에 접속된다. 제1 트랜지스터(T1_a)의 제1 전극(EL1_1a)은 제1 전원 라인(RL1_a)과 전기적으로 연결된다. 제1 트랜지스터(T1_a)의 제2 전극(EL2_1_a)은 제1 기준 노드(RN1_a)와 전기적으로 연결된다. 제1 트랜지스터(T1_a)의 제어 전극(CE1_a)은 제2 기준 노드(RN2_a)와 전기적으로 연결된다. 이하, 제1 트랜지스터(T1_a)는 구동 트랜지스터(T1_a)로 지칭될 수 있다.The first transistor T1_a is connected between the first power line RL1_a receiving the first power voltage ELVDD and the first reference node RN1_a. The first electrode EL1_1a of the first transistor T1_a is electrically connected to the first power line RL1_a. The second electrode EL2_1_a of the first transistor T1_a is electrically connected to the first reference node RN1_a. The control electrode CE1_a of the first transistor T1_a is electrically connected to the second reference node RN2_a. Hereinafter, the first transistor T1_a may be referred to as a driving transistor T1_a.

제2 트랜지스터(T2_a)는 j번째 데이터 라인(DLj_a)과 구동 트랜지스터(T1_a) 사이에 접속된다. 제2 트랜지스터(T2_a)의 제1 전극(EL1_2a)은 j번째 데이터 라인(DLj_a)에 전기적으로 연결된다. 제2 트랜지스터(T2_a)의 제2 전극(EL2_2a)은 구동 트랜지스터(T1_a)의 제2 전극(EL2_1a)에 전기적으로 연결된다. 본 실시예에서 제2 트랜지스터(T2_a)의 제어 전극(CE2_a)은 i번째 스캔 신호(SSi_a)가 인가되는 i번째 스캔 라인(SSLi_a)에 전기적으로 연결된다. 데이터 신호(DSj)는 j번째 데이터 라인(DLj_a)을 통해 제2 트랜지스터(T2_a)의 제2 전극(EL2_2a)으로 전달될 수 있다. 또한, 제1 초기화 신호(Vinit1)는 j번째 데이터 라인(DLj_a)을 통해 제2 트랜지스터(T2_a)의 제2 전극(EL2_2a)로 전달될 수 있다. 데이터 신호(DSj) 또는 제1 초기화 신호(Vinit1)가 j번째 데이터 라인(DLj_a)을 통해 제2 트랜지스터(T2_a)의 제2 전극(EL2_2a)로 전달되는 동작에 대하여는 도 8에 대한 설명에서 후술한다. 이하, 제2 트랜지스터(T2_a)는 스캔 트랜지스터(T2_a)로 지칭될 수 있다.The second transistor T2_a is connected between the j-th data line DLj_a and the driving transistor T1_a. The first electrode EL1_2a of the second transistor T2_a is electrically connected to the j-th data line DLj_a. The second electrode EL2_2a of the second transistor T2_a is electrically connected to the second electrode EL2_1a of the driving transistor T1_a. In this embodiment, the control electrode CE2_a of the second transistor T2_a is electrically connected to the i-th scan line SSLi_a to which the i-th scan signal SSi_a is applied. The data signal DSj may be transferred to the second electrode EL2_2a of the second transistor T2_a through the j-th data line DLj_a. Also, the first initialization signal Vinit1 may be transferred to the second electrode EL2_2a of the second transistor T2_a through the j-th data line DLj_a. An operation in which the data signal DSj or the first initialization signal Vinit1 is transferred to the second electrode EL2_2a of the second transistor T2_a through the j-th data line DLj_a will be described later with reference to FIG. 8 . . Hereinafter, the second transistor T2_a may be referred to as a scan transistor T2_a.

제3 트랜지스터(T3_a)는 제1 기준 노드(RN1_a)와 제1 커패시터(Cst1_a) 사이에 접속된다. 제3 트랜지스터(T3_a)의 제1 전극(EL1_3a)은 제1 기준 노드(RN1_a)에 전기적으로 연결되고, 제3 트랜지스터(T3_a)의 제2 전극(EL2_3a)은 제1 커패시터(Cst1_a)에 전기적으로 연결된다. 제3 트랜지스터(T3_a)의 제어 전극(CE3_a)은 i번째 공유 제어 신호(SCSi_a)가 인가되는 i번째 공유 제어 라인(SCLi_a)에 전기적으로 연결된다. 본 발명의 일 예로, i번째 공유 제어 신호(SCSi_a)는 i번째 공유 제어 라인(SCLi_a)을 통해 제3 트랜지스터(T3_a)의 제어 전극(CE3_a)으로 전달될 수 있다. 이하, 제3 트랜지스터(T3_a)는 공유 제어 트랜지스터(T3_a)로 지칭될 수 있다The third transistor T3_a is connected between the first reference node RN1_a and the first capacitor Cst1_a. The first electrode EL1_3a of the third transistor T3_a is electrically connected to the first reference node RN1_a, and the second electrode EL2_3a of the third transistor T3_a is electrically connected to the first capacitor Cst1_a. Connected. The control electrode CE3_a of the third transistor T3_a is electrically connected to the i-th shared control line SCLi_a to which the i-th shared control signal SCSi_a is applied. As an example of the present invention, the i-th shared control signal SCSi_a may be transmitted to the control electrode CE3_a of the third transistor T3_a through the i-th shared control line SCLi_a. Hereinafter, the third transistor T3_a may be referred to as a sharing control transistor T3_a.

제1 커패시터(Cst1_a)는 제1 기준 노드(RN1_a)와 제2 기준 노드(RN2_a) 사이에 접속된다. 구체적으로, 제1 커패시터(Cst1_a)는 공유 제어 트랜지스터(T3_a)의 제2 전극(EL2_3a)과 연결된 제1 전극(Cst1_1a) 및 제2 기준 노드(RN2_a)와 연결된 제2 전극(Cst1_2a)을 포함한다.The first capacitor Cst1_a is connected between the first reference node RN1_a and the second reference node RN2_a. Specifically, the first capacitor Cst1_a includes a first electrode Cst1_1a connected to the second electrode EL2_3a of the common control transistor T3_a and a second electrode Cst1_2a connected to the second reference node RN2_a. .

제2 커패시터(Cst2_b)는 제2 기준 노드(RN2_a)와 기준 전압을 수신하는 기준 전압 라인(VRL_b) 사이에 접속된다. 제2 커패시터(Cst2_b)는 제2 기준 노드(RN2_a)와 연결된 제1 전극(Cst2_1b) 및 기준 전압 라인(VRL_b)과 연결된 제2 전극(Cst2_2b)을 포함한다. 본 발명의 일 예로, 기준 전압은 그라운드 전압일 수 있다. The second capacitor Cst2_b is connected between the second reference node RN2_a and the reference voltage line VRL_b receiving the reference voltage. The second capacitor Cst2_b includes a first electrode Cst2_1b connected to the second reference node RN2_a and a second electrode Cst2_2b connected to the reference voltage line VRL_b. As an example of the present invention, the reference voltage may be a ground voltage.

제4 트랜지스터(T4_a)는 구동 트랜지스터(T1_a)와 제2 기준 노드(RN2_a) 사이에 접속된다. 제4 트랜지스터(T4_a)의 제1 전극(EL1_4a)은 구동 트랜지스터(T1_a)의 제1 전극(EL1_1a)에 전기적으로 연결된다. 제4 트랜지스터(T4_a)의 제2 전극(EL2_4a)은 제2 기준 노드(RN2_a)에 전기적으로 연결된다. 제4 트랜지스터(T4_a)의 제어 전극(CE4_a)은 i번째 보상 스캔 신호(CSSi_a)가 인가되는 i번째 보상 스캔 라인(CSLi_a)에 전기적으로 연결될 수 있다. 이하, 제4 트랜지스터(T4_a)는 보상 트랜지스터(T4_a)로 지칭될 수 있다. 본 실시예에서, 보상 트랜지스터(T4_a)는 복수 개의 게이트를 포함할 수 있다. 보상 트랜지스터(T4_a)는 복수 개의 게이트를 가짐으로써 화소(PXij)의 누설전류를 감소시킬 수 있다.The fourth transistor T4_a is connected between the driving transistor T1_a and the second reference node RN2_a. The first electrode EL1_4a of the fourth transistor T4_a is electrically connected to the first electrode EL1_1a of the driving transistor T1_a. The second electrode EL2_4a of the fourth transistor T4_a is electrically connected to the second reference node RN2_a. The control electrode CE4_a of the fourth transistor T4_a may be electrically connected to the i-th compensation scan line CSLi_a to which the i-th compensation scan signal CSSi_a is applied. Hereinafter, the fourth transistor T4_a may be referred to as a compensation transistor T4_a. In this embodiment, the compensating transistor T4_a may include a plurality of gates. The compensation transistor T4_a may reduce leakage current of the pixel PXij by having a plurality of gates.

제5 트랜지스터(T5_a)는 제2 기준 노드(RN2_a)와 제2 초기화 전압(Vinit2)을 수신하는 초기화 라인(VIL_a) 사이에 접속된다. 제5 트랜지스터(T5_a)의 제1 전극(EL1_5a)은 제2 기준 노드(RN2_a)에 전기적으로 연결된다. 제5 트랜지스터(T5_a)의 제2 전극(EL2_5a)은 초기화 라인(VIL_a)에 전기적으로 연결된다. 제5 트랜지스터(T5_a)의 제어 전극(CE5_a)은 i번째 초기화 스캔 신호(ISSi_a)가 인가되는 i번째 초기화 스캔 라인(ISLi_a)에 전기적으로 연결될 수 있다. 이하, 제5 트랜지스터(T5_a)는 초기화 트랜지스터(T5_a)로 지칭될 수 있다.The fifth transistor T5_a is connected between the second reference node RN2_a and the initialization line VIL_a receiving the second initialization voltage Vinit2. The first electrode EL1_5a of the fifth transistor T5_a is electrically connected to the second reference node RN2_a. The second electrode EL2_5a of the fifth transistor T5_a is electrically connected to the initialization line VIL_a. The control electrode CE5_a of the fifth transistor T5_a may be electrically connected to the i th initial scan line ISLi_a to which the i th initial scan signal ISSi_a is applied. Hereinafter, the fifth transistor T5_a may be referred to as an initialization transistor T5_a.

제6 트랜지스터(T6_a)는 제1 전원 라인(RL1_a)과 구동 트랜지스터(T1_a) 사이에 접속된다. 제6 트랜지스터(T6_a)의 제1 전극(EL1_6a)은 제1 전원 라인(RL1_a)에 전기적으로 연결된다. 제6 트랜지스터(T6_a)의 제2 전극(EL2_6a)은 구동 트랜지스터(T1_a)의 제1 전극(EL1_a1)에 전기적으로 연결된다. 제6 트랜지스터(T6_a)의 제어 전극(CE6_a)은 i번째 발광 제어 신호(ECSi_a)가 인가되는 i번째 발광 제어 라인(ECLi_a)에 전기적으로 연결될 수 있다. 이하, 제6 트랜지스터(T6_a)는 발광 제어 트랜지스터(T6_a)로 지칭될 수 있다. 본 발명의 일 예로, i번째 발광 제어 라인(ECLi_a)으로 제공되는 i번째 발광 제어 신호(ECSi_a)는, i번째 공유 제어 라인(SCLi_a)으로 제공되는 i번째 공유 제어 신호(SCSi_a)와 동일한 신호일 수 있다.The sixth transistor T6_a is connected between the first power line RL1_a and the driving transistor T1_a. The first electrode EL1_6a of the sixth transistor T6_a is electrically connected to the first power line RL1_a. The second electrode EL2_6a of the sixth transistor T6_a is electrically connected to the first electrode EL1_a1 of the driving transistor T1_a. The control electrode CE6_a of the sixth transistor T6_a may be electrically connected to the i-th emission control line ECLi_a to which the i-th emission control signal ECSi_a is applied. Hereinafter, the sixth transistor T6_a may be referred to as an emission control transistor T6_a. As an example of the present invention, the i-th emission control signal ECSi_a provided to the i-th emission control line ECLi_a may be the same signal as the i-th shared control signal SCSi_a provided to the i-th shared control line SCLi_a. there is.

발광 소자(ED_a)는 제1 기준 노드(RN1_a)와 제2 전원 전압(ELVSS)을 수신하는 제2 전원 라인(RL2_a) 사이에 접속된다. 발광 소자(ED_a)는 구동 트랜지스터(T1_a)를 통해 흐르는 구동 전류(IED)를 받아 발광한다.The light emitting element ED_a is connected between the first reference node RN1_a and the second power line RL2_a receiving the second power voltage ELVSS. The light emitting element ED_a receives the driving current I ED flowing through the driving transistor T1_a and emits light.

도 8에는, 도 7에 도시된 화소(PXij)를 구동하기 위한 신호들이 도시되어 있다. 이하, 도 4a 내지 도 5에 기재된 화소(PXij)의 동작과 동일한 동작에 대하여는 구체적인 설명을 생략하도록 한다.FIG. 8 shows signals for driving the pixel PXij shown in FIG. 7 . Hereinafter, a detailed description of the same operation as that of the pixel PXij described in FIGS. 4A to 5 will be omitted.

도 8을 참조하면, 한 프레임(1 frame) 내에서 i번째 초기화 스캔 신호(ISSi_a)가 하이 레벨을 갖는 구간을 제2 초기화 구간(ISW2_a)이라 할 때, 제2 초기화 구간(ISW2_a)동안 초기화 트랜지스터(T5_a)는 턴-온 된다. Referring to FIG. 8 , when a period in which the ith initialization scan signal ISSi_a has a high level within one frame is referred to as a second initialization period ISW2_a, an initialization transistor during the second initialization period ISW2_a. (T5_a) is turned on.

한 프레임(1 frame) 내에서, i번째 스캔 신호(SSi_a)는 하이 레벨을 갖는 스캔 구간(SSW_a) 및 제1 초기화 구간(ISW1_a)을 포함한다. 스캔 구간(SSW_a)동안 스캔 트랜지스터(T2_a)는 턴-온 된다. 스캔 구간(SSW_a)과 중첩하는 구간동안, j번째 데이터 라인(DLj_a)에는 데이터 신호(DSj)가 인가된다. 스캔 구간(SSW2_a)동안 스캔 트랜지스터(T2_a)를 통해 데이터 신호(DSj)가 제1 기준 노드(RN1_a)에 전달된다. 따라서 제1 기준 노드(RN1_a)와 전기적으로 연결된 구동 트랜지스터(T1_a)의 제2 전극 전극(EL2_1a)에 데이터 신호(DSj)가 전달된다.Within one frame (1 frame), the ith scan signal SSi_a includes a scan period SSW_a having a high level and a first initialization period ISW1_a. During the scan period SSW_a, the scan transistor T2_a is turned on. During a period overlapping the scan period SSW_a, the data signal DSj is applied to the j-th data line DLj_a. During the scan period SSW2_a, the data signal DSj is transferred to the first reference node RN1_a through the scan transistor T2_a. Accordingly, the data signal DSj is transmitted to the second electrode EL2_1a of the driving transistor T1_a electrically connected to the first reference node RN1_a.

본 발명의 일 예로, 스캔 구간(SSW_a)동안 j번째 데이터 라인(DLj_a)에는 데이터 신호(DSj)가 인가된다. 제1 초기화 구간(ISW1_a)동안 스캔 트랜지스터(T2_a)는 턴-온 된다. 제1 초기화 구간(ISW1_a)과 중첩하는 구간동안, j번째 데이터 라인(DLj_a)에는 제1 초기화 전압(Vinit1)이 인가된다. 본 발명의 일 예로, 제1 초기화 구간(ISW1_a)동안 j번째 데이터 라인(DLj_a)에는 제1 초기화 전압(Vinit1)이 인가된다. 제1 초기화 구간(SSW1_a)동안 스캔 트랜지스터(T2_a)를 통해 제1 초기화 전압(Vinit1) 제1 기준 노드(RN1_a)에 전달된다. 따라서 제1 기준 노드(RN1_a)와 전기적으로 연결된 구동 트랜지스터(T1_a)의 제2 전극 전극(EL2_1a) 및 발광 소자(ED_a)에 제1 초기화 전압(Vinit1)이 인가된다.As an example of the present invention, the data signal DSj is applied to the j-th data line DLj_a during the scan period SSW_a. During the first initialization period ISW1_a, the scan transistor T2_a is turned on. During a period overlapping the first initialization period ISW1_a, the first initialization voltage Vinit1 is applied to the j-th data line DLj_a. As an example of the present invention, the first initialization voltage Vinit1 is applied to the j-th data line DLj_a during the first initialization period ISW1_a. During the first initialization period SSW1_a, the first initialization voltage Vinit1 is transmitted to the first reference node RN1_a through the scan transistor T2_a. Accordingly, the first initialization voltage Vinit1 is applied to the second electrode EL2_1a of the driving transistor T1_a electrically connected to the first reference node RN1_a and the light emitting element ED_a.

한 프레임(1 frame) 내에서, i번째 보상 스캔 신호(CSSi_a)는 하이 레벨을 갖는 보상 구간(CSW_a)을 포함한다. 보상 구간(CSW_a)동안 보상 트랜지스터(T4_a)는 턴-온 된다.Within one frame (1 frame), the i-th compensation scan signal CSSi_a includes a compensation period CSW_a having a high level. During the compensation period CSW_a, the compensation transistor T4_a is turned on.

한 프레임(1 frame) 내에서, i번째 발광 제어 신호(ECSi_a)는 하이 레벨을 갖는 발광 구간(ECW_a)을 포함한다. 발광 구간(ECW)동안 발광 제어 트랜지스터(T6_a)는 턴-온 된다.Within one frame (1 frame), the ith emission control signal ECSi_a includes an emission period ECW_a having a high level. During the emission period ECW, the emission control transistor T6_a is turned on.

한 프레임(1 frame) 내에서, i번째 공유 제어 신호(SCSi_a)는 하이 레벨을 갖는 공유 구간(SCW_a)을 포함한다. 공유 구간(SCW_a)동안 공유 제어 트랜지스터(T3_a)는 턴-온 된다.Within one frame (1 frame), the i-th sharing control signal SCSi_a includes a sharing period SCW_a having a high level. During the sharing period SCW_a, the sharing control transistor T3_a is turned on.

따라서, 도 7에 도시된 구동 회로를 포함하는 화소(PXij_a)는 도 3에 도시된 구동 회로를 포함하는 화소(PXij)와 같이 구동 트랜지스터(T1_a)의 모빌리티 및 문턱 전압(Vth)의 변화와 무관하게 표시 패널(DP, 도 2 참조)에서 표시되는 영상(IM, 도 1 참조)의 표시 품질의 신뢰성을 유지할 수 있다.Accordingly, the pixel PXij_a including the driving circuit shown in FIG. 7 is independent of the mobility of the driving transistor T1_a and the change in the threshold voltage Vth like the pixel PXij including the driving circuit shown in FIG. 3 . Thus, the reliability of the display quality of the image (IM, see FIG. 1) displayed on the display panel (DP, see FIG. 2) can be maintained.

이상에서와 같이 도면과 명세서에서 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.As described above, embodiments have been disclosed in the drawings and specifications. Although specific terms are used herein, they are only used for the purpose of describing the present invention and are not used to limit the scope of the present invention described in the claims or defining the meaning. Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention should be determined by the technical spirit of the appended claims.

DD: 표시 장치 DP: 표시 패널
PX: 화소들 ED: 발광 소자
RN1: 제1 기준 노드 RN2: 제2 기준 노드
ELVDD: 전원 전압 RL1: 제1 전원 라인
DL: 데이터 라인 T1~T7: 제1 내지 제7 트랜지스터
Cst1: 제1 커패시터 Cst2: 제2 트랜지스터
ISS1: 제1 초기화 스캔 신호 ISS2: 제2 초기화 스캔 신호
CSS: 보상 스캔 신호 SCS: 공유 제어 신호
ECS: 발광 제어 신호 SS: 스캔 신호
DD: display device DP: display panel
PX: pixels ED: light emitting element
RN1: first reference node RN2: second reference node
ELVDD: power supply voltage RL1: first power line
DL: data lines T1 to T7: first to seventh transistors
Cst1: first capacitor Cst2: second transistor
ISS1: first initialization scan signal ISS2: second initialization scan signal
CSS: compensation scan signal SCS: shared control signal
ECS: light control signal SS: scan signal

Claims (20)

복수 개의 화소들을 포함하는 표시 패널을 포함하고,
상기 화소들 중 하나는,
제1 기준 노드에 연결되고, 광을 발생하는 발광 소자;
전원 전압을 수신하는 전원 라인과 상기 제1 기준 노드 사이에 접속된 구동 트랜지스터;
데이터 신호를 수신하는 데이터 라인과 상기 구동 트랜지스터 사이에 접속되고, 스캔 신호를 수신하는 스캔 트랜지스터;
상기 제1 기준 노드와 제2 기준 노드 사이에 접속되는 제1 커패시터; 및
상기 제1 기준 노드와 상기 제2 기준 노드 사이에 접속되고, 공유 제어 신호를 수신하는 공유 트랜지스터를 포함하고,
상기 제1 커패시터 및 상기 공유 트랜지스터는, 상기 제1 기준 노드와 상기 제2 기준 노드 사이에서 직렬로 연결되며,
상기 구동 트랜지스터의 제어 전극은, 상기 제2 기준 노드에 연결되는 표시 장치.
A display panel including a plurality of pixels;
One of the pixels,
a light emitting element connected to the first reference node and generating light;
a driving transistor connected between a power line receiving a power voltage and the first reference node;
a scan transistor connected between a data line receiving a data signal and the driving transistor and receiving a scan signal;
a first capacitor connected between the first reference node and the second reference node; and
A sharing transistor connected between the first reference node and the second reference node and receiving a sharing control signal;
The first capacitor and the sharing transistor are connected in series between the first reference node and the second reference node;
A control electrode of the driving transistor is connected to the second reference node.
제1 항에 있어서,
상기 하나의 화소는,
상기 제2 기준 노드와 기준 전압을 수신하는 기준 전압 라인 사이에 접속된 제2 커패시터를 더 포함하는 표시 장치.
According to claim 1,
The one pixel,
and a second capacitor connected between the second reference node and a reference voltage line receiving a reference voltage.
제2 항에 있어서,
상기 기준 전압은, 그라운드 전압인 표시 장치.
According to claim 2,
The reference voltage is a ground voltage.
제2 항에 있어서,
상기 구동 트랜지스터는,
상기 전원 라인과 연결된 제1 전극, 상기 제1 기준 노드와 연결된 제2 전극 및 상기 제2 기준 노드와 연결된 제어 전극을 포함하고,
상기 스캔 트랜지스터는,
상기 데이터 라인과 연결된 제1 전극, 상기 제1 기준 노드와 연결된 제2 전극 및 상기 스캔 신호를 수신하는 제어 전극을 포함하며,
상기 공유 트랜지스터는,
상기 제1 기준 노드와 연결된 제1 전극, 상기 제1 커패시터와 연결된 제2 전극 및 상기 공유 제어 신호를 수신하는 제어 전극을 포함하는 표시 장치.
According to claim 2,
The driving transistor is
a first electrode connected to the power line, a second electrode connected to the first reference node, and a control electrode connected to the second reference node;
The scan transistor,
A first electrode connected to the data line, a second electrode connected to the first reference node, and a control electrode receiving the scan signal,
The sharing transistor,
A display device comprising: a first electrode connected to the first reference node, a second electrode connected to the first capacitor, and a control electrode receiving the sharing control signal.
제4 항에 있어서,
상기 제1 커패시터는, 상기 공유 트랜지스터의 상기 제2 전극과 연결된 제1 전극 및 상기 제2 기준 노드와 연결된 제2 전극을 포함하고,
상기 제2 커패시터는,
상기 제2 기준 노드와 연결된 제1 전극 및 상기 기준 전압 라인과 연결된 제2 전극을 포함하는 표시 장치.
According to claim 4,
The first capacitor includes a first electrode connected to the second electrode of the sharing transistor and a second electrode connected to the second reference node;
The second capacitor,
A display device comprising a first electrode connected to the second reference node and a second electrode connected to the reference voltage line.
제2 항에 있어서,
상기 하나의 화소는,
상기 구동 트랜지스터와 상기 제2 기준 노드 사이에 접속된 보상 트랜지스터를 더 포함하고,
상기 보상 트랜지스터는,
상기 구동 트랜지스터와 연결된 제1 전극, 상기 제2 기준 노드에 연결된 제2 전극 및 보상 스캔 신호를 수신하는 제어 전극을 포함하는 표시 장치.
According to claim 2,
The one pixel,
A compensation transistor connected between the driving transistor and the second reference node;
The compensation transistor,
A display device comprising: a first electrode connected to the driving transistor, a second electrode connected to the second reference node, and a control electrode receiving a compensation scan signal.
제6 항에 있어서,
상기 하나의 화소는,
제1 초기화 전압을 수신하는 제1 초기화 라인과 상기 제1 기준 노드 사이에 접속된 제1 초기화 트랜지스터를 더 포함하고,
상기 제1 초기화 트랜지스터는,
상기 제1 기준 노드와 연결된 제1 전극, 상기 제1 초기화 라인과 연결된 제2 전극 및 제1 초기화 스캔 신호를 수신하는 제어 전극을 포함하는 표시 장치.
According to claim 6,
The one pixel,
a first initialization transistor connected between a first initialization line receiving a first initialization voltage and the first reference node;
The first initialization transistor,
A display device comprising: a first electrode connected to the first reference node, a second electrode connected to the first initialization line, and a control electrode receiving a first initialization scan signal.
제7 항에 있어서,
상기 하나의 화소는,
제2 초기화 전압을 수신하는 제2 초기화 라인과 상기 제2 기준 노드 사이에 접속된 제2 초기화 트랜지스터를 더 포함하고,
상기 제2 초기화 트랜지스터는,
상기 제2 기준 노드와 연결된 제1 전극, 상기 제2 초기화 라인과 연결된 제2 전극 및 제2 초기화 스캔 신호를 수신하는 제어 전극을 포함하는 표시 장치.
According to claim 7,
The one pixel,
a second initialization transistor connected between a second initialization line receiving a second initialization voltage and the second reference node;
The second initialization transistor,
A display device comprising: a first electrode connected to the second reference node, a second electrode connected to the second initialization line, and a control electrode receiving a second initialization scan signal.
제8 항에 있어서,
상기 전원 라인과 상기 구동 트랜지스터 사이에 접속된 발광 제어 트랜지스터를 더 포함하고,
상기 발광 제어 트랜지스터는,
상기 전원 라인과 연결된 제1 전극, 상기 구동 트랜지스터와 연결된 제2 전극 및 발광 제어 신호를 수신하는 제어 전극을 포함하는 표시 장치.
According to claim 8,
Further comprising a light emission control transistor connected between the power line and the driving transistor,
The emission control transistor,
A display device comprising: a first electrode connected to the power line, a second electrode connected to the driving transistor, and a control electrode receiving a light emission control signal.
제9 항에 있어서,
상기 스캔 신호는, 상기 스캔 트랜지스터를 턴-온시키는 스캔 구간을 포함하고,
상기 보상 스캔 신호는, 상기 보상 트랜지스터를 턴-온시키는 보상 구간을 포함하며,
한 프레임 내에서,
상기 스캔 구간과 상기 보상 구간은 중첩되는 표시 장치.
According to claim 9,
The scan signal includes a scan period in which the scan transistor is turned on;
The compensation scan signal includes a compensation period for turning on the compensation transistor,
within a frame,
The display device of claim 1 , wherein the scan period and the compensation period overlap.
제10 항에 있어서,
상기 제1 초기화 스캔 신호는, 상기 제1 초기화 트랜지스터를 턴-온시키는 제1 초기화 구간을 포함하고,
상기 제2 초기화 스캔 신호는, 상기 제2 초기화 트랜지스터를 턴-온시키는 제2 초기화 구간을 포함하며,
상기 한 프레임 내에서,
상기 제2 초기화 구간은, 상기 스캔 구간 및 상기 보상 구간보다 앞서고, 상기 제1 초기화 구간은 상기 스캔 구간 및 상기 보상 구간보다 뒤쳐지는 표시 장치.
According to claim 10,
The first initialization scan signal includes a first initialization period for turning on the first initialization transistor;
The second initialization scan signal includes a second initialization period for turning on the second initialization transistor;
Within the above frame,
The second initialization period precedes the scan period and the compensation period, and the first initialization period lags behind the scan period and the compensation period.
제11 항에 있어서,
상기 제1 초기화 스캔 신호는, 상기 제1 초기화 트랜지스터를 턴-온시키는 제3 초기화 구간을 더 포함하며,
상기 한 프레임 내에서,
상기 제3 초기화 구간은 상기 스캔 구간 및 상기 보상 구간보다 앞서는 표시 장치.
According to claim 11,
The first initialization scan signal further includes a third initialization period for turning on the first initialization transistor;
Within the above frame,
The third initialization period precedes the scan period and the compensation period.
제11 항에 있어서,
상기 공유 제어 신호는, 상기 공유 트랜지스터를 턴-온시키는 공유 구간을 포함하며,
상기 한 프레임 내에서,
상기 공유 구간은 상기 제1 초기화 구간보다 뒤쳐지는 표시 장치.
According to claim 11,
The sharing control signal includes a sharing period for turning on the sharing transistor;
Within the above frame,
The sharing period is behind the first initialization period.
제13 항에 있어서,
상기 발광 제어 신호는, 상기 발광 제어 트랜지스터를 턴-온시키는 발광 구간을 포함하며,
상기 한 프레임 내에서,
상기 발광 구간은 상기 제1 초기화 구간보다 뒤쳐지는 표시 장치.
According to claim 13,
The light emitting control signal includes a light emitting period for turning on the light emitting control transistor;
Within the above frame,
The display device of claim 1 , wherein the emission period lags behind the first initialization period.
제14 항에 있어서,
상기 한 프레임 내에서,
상기 공유 구간과 상기 발광 구간은 중첩되는 표시 장치.
According to claim 14,
Within the above frame,
The display device of claim 1 , wherein the sharing period and the emission period overlap.
복수 개의 화소들을 포함하는 표시 패널을 포함하고,
상기 화소들 중 하나는,
제1 기준 노드에 연결되고, 광을 발생하는 발광 소자,
전원 전압을 수신하는 전원 라인과 상기 제1 기준 노드 사이에 접속된 구동 트랜지스터;
데이터 라인과 상기 구동 트랜지스터 사이에 접속되고, 스캔 신호를 수신하는 제어 전극을 포함하는 스캔 트랜지스터;
상기 제1 기준 노드와 제2 기준 노드 사이에 접속되는 제1 커패시터; 및
상기 제1 기준 노드와 상기 제2 기준 노드 사이에 접속되며, 공유 제어 신호를 수신하는 제어 전극을 포함하는 공유 트랜지스터를 포함하고,
상기 스캔 신호는, 상기 스캔 트랜지스터를 각각 턴-온시키는 스캔 구간 및 제1 초기화 구간을 포함하고,
상기 스캔 구간동안, 상기 데이터 라인에는 데이터 신호가 인가되고,
상기 제1 초기화 구간동안, 상기 데이터 라인에는 제1 초기화 전압이 인가되며,
상기 제1 커패시터와 상기 공유 트랜지스터는 상기 제1 기준 노드와 상기 제2 기준 노드 사이에서 직렬로 연결되며,
상기 구동 트랜지스터의 제어 전극은, 상기 제2 기준 노드에 연결되는 표시 장치.
A display panel including a plurality of pixels;
One of the pixels,
A light emitting element connected to the first reference node and generating light;
a driving transistor connected between a power line receiving a power voltage and the first reference node;
a scan transistor connected between a data line and the driving transistor and including a control electrode receiving a scan signal;
a first capacitor connected between the first reference node and the second reference node; and
A sharing transistor connected between the first reference node and the second reference node and including a control electrode receiving a sharing control signal;
The scan signal includes a scan period and a first initialization period for turning on the scan transistors, respectively;
During the scan period, a data signal is applied to the data line;
During the first initialization period, a first initialization voltage is applied to the data line;
The first capacitor and the sharing transistor are connected in series between the first reference node and the second reference node;
A control electrode of the driving transistor is connected to the second reference node.
제16 항에 있어서,
상기 하나의 화소는,
상기 제2 기준 노드와 기준 전압을 수신하는 기준 전압 라인 사이에 연결된 제2 커패시터를 더 포함하고,
상기 공유 트랜지스터는,
상기 제1 기준 노드와 연결된 제1 전극, 상기 제1 커패시터와 연결된 제2 전극 및 상기 제어 전극을 포함하고,
상기 제1 커패시터는, 상기 공유 트랜지스터의 상기 제2 전극과 연결된 제1 전극 및 상기 제2 기준 노드와 연결된 제2 전극을 포함하고,
상기 제2 커패시터는,
상기 제2 기준 노드와 연결된 제1 전극 및 상기 기준 전압 라인과 연결된 제2 전극을 포함하는 표시 장치.
According to claim 16,
The one pixel,
A second capacitor connected between the second reference node and a reference voltage line receiving a reference voltage;
The sharing transistor,
a first electrode connected to the first reference node, a second electrode connected to the first capacitor, and the control electrode;
The first capacitor includes a first electrode connected to the second electrode of the sharing transistor and a second electrode connected to the second reference node;
The second capacitor,
A display device comprising a first electrode connected to the second reference node and a second electrode connected to the reference voltage line.
제16 항에 있어서,
상기 하나의 화소는,
상기 전원 라인과 상기 구동 트랜지스터 사이에 접속된 발광 제어 트랜지스터를 더 포함하고,
상기 발광 제어 트랜지스터는,
상기 전원 라인과 연결된 제1 전극, 상기 구동 트랜지스터와 연결된 제2 전극 및 발광 제어 신호를 수신하는 제어 전극을 포함하고,
상기 공유 제어 신호는, 상기 공유 트랜지스터를 턴-온시키는 공유 구간을 포함하고,
상기 발광 제어 신호는, 상기 발광 제어 트랜지스터를 턴-온 시키는 발광 구간을 포함하며,
한 프레임 내에서,
상기 스캔 구간은 상기 제1 초기화 구간보다 앞서고, 상기 제1 초기화 구간은 상기 공유 구간 및 상기 발광 구간보다 앞서며,
상기 공유 구간과 상기 발광 구간은 중첩되는 표시 장치.
According to claim 16,
The one pixel,
Further comprising a light emission control transistor connected between the power line and the driving transistor,
The emission control transistor,
a first electrode connected to the power line, a second electrode connected to the driving transistor, and a control electrode receiving a light emission control signal;
The sharing control signal includes a sharing period for turning on the sharing transistor;
The light emitting control signal includes a light emitting period for turning on the light emitting control transistor;
within a frame,
The scan period precedes the first initialization period, and the first initialization period precedes the sharing period and the emission period;
The display device of claim 1 , wherein the sharing period and the emission period overlap.
제18 항에 있어서,
상기 하나의 화소는,
상기 구동 트랜지스터와 상기 제2 기준 노드 사이에 접속된 보상 트랜지스터를 더 포함하고,
상기 보상 트랜지스터는,
상기 구동 트랜지스터와 연결된 제1 전극, 상기 제2 기준 노드에 연결된 제2 전극 및 보상 스캔 신호를 수신하는 제어 전극을 포함하고,
상기 보상 스캔 신호는, 상기 보상 트랜지스터를 턴-온 시키는 보상 구간을 포함하며,
상기 한 프레임 내에서,
상기 보상 구간은 상기 제1 초기화 구간보다 앞서고,
상기 보상 구간과 상기 스캔 구간은 중첩되는 표시 장치.
According to claim 18,
The one pixel,
A compensation transistor connected between the driving transistor and the second reference node;
The compensation transistor,
A first electrode connected to the driving transistor, a second electrode connected to the second reference node, and a control electrode receiving a compensation scan signal;
The compensation scan signal includes a compensation period for turning on the compensation transistor,
Within the above frame,
The compensation period precedes the first initialization period,
The compensation period and the scan period overlap.
제19 항에 있어서,
상기 하나의 화소는,
제2 초기화 전압을 수신하는 초기화 라인과 상기 제2 기준 노드 사이에 접속된 초기화 트랜지스터를 더 포함하고,
상기 초기화 트랜지스터는,
상기 제2 기준 노드와 연결된 제1 전극, 상기 초기화 라인과 연결된 제2 전극 및 초기화 스캔 신호를 수신하는 제어 전극을 포함하고,
상기 초기화 스캔 신호는, 상기 초기화 트랜지스터를 턴-온 시키는 제2 초기화 구간을 포함하고,
상기 한 프레임 내에서, 상기 제2 초기화 구간은 상기 보상 구간 및 상기 스캔 구간보다 앞서는 표시 장치.
According to claim 19,
The one pixel,
An initialization transistor connected between an initialization line receiving a second initialization voltage and the second reference node;
The initialization transistor,
a first electrode connected to the second reference node, a second electrode connected to the initialization line, and a control electrode receiving an initialization scan signal;
The initialization scan signal includes a second initialization period for turning on the initialization transistor;
Within the one frame, the second initialization period precedes the compensation period and the scan period.
KR1020220000468A 2022-01-03 2022-01-03 Display device KR20230105714A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020220000468A KR20230105714A (en) 2022-01-03 2022-01-03 Display device
US17/899,373 US11922876B2 (en) 2022-01-03 2022-08-30 Display device
CN202310002627.XA CN116386532A (en) 2022-01-03 2023-01-03 Display device
US18/368,575 US20240005862A1 (en) 2022-01-03 2023-09-15 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220000468A KR20230105714A (en) 2022-01-03 2022-01-03 Display device

Publications (1)

Publication Number Publication Date
KR20230105714A true KR20230105714A (en) 2023-07-12

Family

ID=86968153

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220000468A KR20230105714A (en) 2022-01-03 2022-01-03 Display device

Country Status (3)

Country Link
US (2) US11922876B2 (en)
KR (1) KR20230105714A (en)
CN (1) CN116386532A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230028681A (en) * 2021-08-20 2023-03-02 삼성디스플레이 주식회사 Display device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101064452B1 (en) * 2010-02-17 2011-09-14 삼성모바일디스플레이주식회사 Pixel and organic light emitting display device using same
KR101296908B1 (en) * 2010-08-26 2013-08-14 엘지디스플레이 주식회사 Organic Light Emitting Diode Display And 3D Image Display Device Using The Same
TWI415076B (en) * 2010-11-11 2013-11-11 Au Optronics Corp Pixel driving circuit of an organic light emitting diode
KR20140067583A (en) * 2012-11-27 2014-06-05 엘지디스플레이 주식회사 Organic light emitting diode display device and method for driving the same
US9697767B2 (en) * 2013-07-08 2017-07-04 Boe Technology Group Co., Ltd. LED pixel unit circuit, driving method thereof, and display panel
JP2015045830A (en) * 2013-08-29 2015-03-12 三星ディスプレイ株式會社Samsung Display Co.,Ltd. Electro-optic device
CN104157238B (en) * 2014-07-21 2016-08-17 京东方科技集团股份有限公司 Image element circuit, the driving method of image element circuit and display device
KR20160054140A (en) * 2014-11-05 2016-05-16 삼성디스플레이 주식회사 Organic light emitting display device and driving method thereof
CN104465715B (en) * 2014-12-30 2017-11-07 上海天马有机发光显示技术有限公司 Image element circuit, driving method, display panel and display device
KR102356593B1 (en) * 2015-01-14 2022-01-28 삼성디스플레이 주식회사 Organic light-emitting display apparatus and driving method thereof
US10360826B2 (en) 2015-10-09 2019-07-23 Apple Inc. Systems and methods for indirect light-emitting-diode voltage sensing in an electronic display
KR20170074618A (en) 2015-12-22 2017-06-30 엘지디스플레이 주식회사 Sub-pixel of organic light emitting display device and organic light emitting display device including the same
CN106531085B (en) * 2017-01-05 2019-05-24 上海天马有机发光显示技术有限公司 Organic light emitting display panel and its driving method, organic light-emitting display device
CN106652908B (en) * 2017-01-05 2019-03-12 上海天马有机发光显示技术有限公司 Organic light emitting display panel and its driving method, organic light-emitting display device
KR102660207B1 (en) 2017-02-09 2024-04-25 삼성디스플레이 주식회사 Pixel and display device having the same
KR102486085B1 (en) 2017-11-30 2023-01-06 엘지디스플레이 주식회사 Pixel and light emitting display apparatus comprising the same

Also Published As

Publication number Publication date
US11922876B2 (en) 2024-03-05
CN116386532A (en) 2023-07-04
US20230215354A1 (en) 2023-07-06
US20240005862A1 (en) 2024-01-04

Similar Documents

Publication Publication Date Title
US11107873B2 (en) Display apparatus
CN102136250B (en) Display device and electronic device
US20200111419A1 (en) Organic light emitting display panel
US9214506B2 (en) Pixel unit driving circuit, method for driving pixel unit driving circuit and display device
CN105096838B (en) Display panel and its driving method and display device
KR102241704B1 (en) Pixel circuit and organic light emitting display device having the same
KR102665322B1 (en) Thin film transistor substrate, and display apparatus
CN105225636B (en) Pixel-driving circuit, driving method, array base palte and display device
US11222603B2 (en) Display device and driving method thereof
US12002426B2 (en) Pixel and organic light-emitting display apparatus
US8982016B2 (en) Display device, driving method thereof, and electronic device
CN108682392A (en) Pixel circuit and its driving method, display panel, production method and display device
CN105206221A (en) Pixel driving circuit, driving method, array substrate and display device
WO2015188533A1 (en) Pixel-driving circuit, driving method, array substrate, and display device
CN103218970A (en) Active matrix organic light emitting diode (AMOLED) pixel unit, driving method and display device
CN109523953A (en) Active matrix organic light-emitting diode pixel-driving circuit
US11875741B2 (en) Pixel and display device
TW200926113A (en) Display device, method for driving the same, and electronic apparatus
KR20220154320A (en) Display apparatus
KR20070059403A (en) Display device and driving method thereof
KR20230105714A (en) Display device
US12094413B2 (en) Pixel with gate of driving transistor directly connected to drain and and display device including the same
US12148372B2 (en) Driving circuit, driving method, and display panel
CN220691686U (en) Display device
US20240365629A1 (en) Display device