[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20230082680A - 성막 방법 및 성막 장치 - Google Patents

성막 방법 및 성막 장치 Download PDF

Info

Publication number
KR20230082680A
KR20230082680A KR1020237015651A KR20237015651A KR20230082680A KR 20230082680 A KR20230082680 A KR 20230082680A KR 1020237015651 A KR1020237015651 A KR 1020237015651A KR 20237015651 A KR20237015651 A KR 20237015651A KR 20230082680 A KR20230082680 A KR 20230082680A
Authority
KR
South Korea
Prior art keywords
film
gas
concave portion
plasma
forming
Prior art date
Application number
KR1020237015651A
Other languages
English (en)
Inventor
요시히로 가토
준야 스즈키
도시오 하세가와
고우지 시모무라
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20230082680A publication Critical patent/KR20230082680A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 개시의 일 양태에 의한 성막 방법은, 기판의 표면에 형성된 오목부 내에 막을 매립하는 성막 방법으로서, (a) 원료 가스를 상기 오목부 내에 흡착시키는 공정과, (b) 반응 가스를 상기 원료 가스와 반응시켜서 막을 형성하는 공정과, (c) 수소 가스 및 희가스를 포함하는 플라스마 생성용 가스를 플라스마에 의해 활성화시켜서 상기 오목부 내에 공급하고, 상기 막을 수축시키는 공정을 갖는 제1 처리를 구비하고, 상기 공정(a) 및 상기 공정(b)를 포함하는 복수회의 사이클을 실행하고, 상기 복수회의 사이클의 적어도 일부가 상기 공정(c)를 포함한다.

Description

성막 방법 및 성막 장치
본 개시는, 성막 방법 및 성막 장치에 관한 것이다.
반도체 디바이스 제조에 있어서의 절연막이나 금속 등의 배선 성막 프로세스에 있어서, 구조의 미세화에 수반하여 애스펙트비가 높은 트렌치에 보이드(간극) 없이 매립을 행하는 것이 요구되고 있다. 매립성이 좋은 성막 방법으로서 ALD법이 있지만 보이드가 발생하는 경우가 있어서, 매립성의 개선이 필요해지고 있다.
매립성을 개선하는 하나의 방법으로서, 흡착 저해 프로세스를 이용하는 방법을 들 수 있다(예를 들어, 특허문헌 1 참조). 이 방법에서는, 전구체의 흡착을 저해하는 가스를 평탄부 및 패턴 개구부 부근에 적극적으로 흡착시킴으로써 개구부에서의 막의 오버행을 억제해서 보이드나 심이 없는 매립이 가능하게 된다.
매립성을 개선하는 다른 방법으로서, 성막과 에칭을 교대로 행하는 방법이 있다(예를 들어, 특허문헌 2 참조). 이 방법에서는, 성막 후에 패턴 입구에 가까운 곳의 에칭 레이트가 높은 것과 같은 비등방적인 에칭을 행함으로써, 보이드나 심이 없는 매립이 가능하게 된다.
일본 특허 공개 제2018-137369호 공보 일본 특허 공개 제2015-018879호 공보
본 개시는, 애스펙트비가 높은 오목부 내에 보텀업성이 높은 막의 매립 성막을 할 수 있는 기술을 제공한다.
본 개시의 일 양태에 의한 성막 방법은, 기판의 표면에 형성된 오목부 내에 막을 매립하는 성막 방법으로서, (a) 원료 가스를 상기 오목부 내에 흡착시키는 공정과, (b) 반응 가스를 상기 원료 가스와 반응시켜서 막을 형성하는 공정과, (c) 수소 가스 및 희가스를 포함하는 플라스마 생성용 가스를 플라스마에 의해 활성화시켜서 상기 오목부 내에 공급하여, 상기 막을 수축시키는 공정을 갖는 제1 처리를 구비하고, 상기 공정(a) 및 상기 공정(b)를 포함하는 복수회의 사이클을 실행하고, 상기 복수회의 사이클의 적어도 일부가 상기 공정(c)를 포함한다.
본 개시에 의하면, 애스펙트비가 높은 오목부 내에 보텀업성이 높은 막의 매립 성막을 할 수 있다.
도 1은 실시 형태의 성막 방법을 실시하는 성막 장치의 일례를 도시하는 개략 단면도이다.
도 2는 실시 형태의 성막 방법의 일례를 나타내는 흐름도이다.
도 3은 실시 형태의 성막 방법의 가스 공급 시퀀스의 일례를 도시하는 도면이다.
도 4는 실시 형태의 성막 방법의 일례를 도시하는 공정 단면도이다.
도 5a는 라이너 막, SiOCN 막 및 캡 막을 이 순서로 성막하는 경우의 성막 방법의 일례를 도시하는 공정 단면도이다.
도 5b는 라이너 막, SiOCN 막 및 캡 막을 이 순서로 성막하는 경우의 성막 방법의 일례를 도시하는 공정 단면도이다.
도 5c는 라이너 막, SiOCN 막 및 캡 막을 이 순서로 성막하는 경우의 성막 방법의 일례를 도시하는 공정 단면도이다.
도 5d는 라이너 막, SiOCN 막 및 캡 막을 이 순서로 성막하는 경우의 성막 방법의 일례를 도시하는 공정 단면도이다.
도 6a는 라이너 막 및 라미네이트 막을 이 순서로 성막하는 경우의 성막 방법의 일례를 도시하는 공정 단면도이다.
도 6b는 라이너 막 및 라미네이트 막을 이 순서로 성막하는 경우의 성막 방법의 일례를 도시하는 공정 단면도이다.
도 6c는 라이너 막 및 라미네이트 막을 이 순서로 성막하는 경우의 성막 방법의 일례를 도시하는 공정 단면도이다.
도 6d는 라이너 막 및 라미네이트 막을 이 순서로 성막하는 경우의 성막 방법의 일례를 도시하는 공정 단면도이다.
도 7은 수축 공정을 행하는 빈도를 변경했을 때의 피복성을 평가한 결과를 도시하는 도면이다.
도 8은 도 7의 피복성의 평가 방법을 설명하기 위한 도면이다.
도 9는 실시 형태의 성막 방법을 실시한 결과를 도시하는 도면이다.
이하, 첨부의 도면을 참조하면서, 본 개시의 비한정적 예시의 실시 형태에 대해서 설명한다. 첨부의 전 도면 중, 동일하거나 또는 대응하는 부재 또는 부품에 대해서는, 동일하거나 또는 대응하는 참조 부호를 붙이고, 중복되는 설명을 생략한다.
(성막 장치)
도 1을 참조하여, 실시 형태의 성막 방법을 실시하는 성막 장치의 일례에 대해서 설명한다. 성막 장치는, 처리 용기(1), 적재대(2), 샤워 헤드(3), 배기부(4), 가스 공급부(5), RF 전력 공급부(8), 제어부(9) 등을 갖는다.
처리 용기(1)는, 알루미늄 등의 금속에 의해 구성되고, 대략 원통상을 갖고 있다. 처리 용기(1)는, 웨이퍼(W)를 수용한다. 처리 용기(1)의 측벽에는, 웨이퍼(W)를 반입 또는 반출하기 위한 반입출구(11)가 형성되어 있다. 반입출구(11)는, 게이트 밸브(12)에 의해 개폐된다. 처리 용기(1)의 본체 위에는, 단면이 직사각 형상을 이루는 원환상의 배기 덕트(13)가 마련되어 있다. 배기 덕트(13)에는, 내주면을 따라서 슬릿(13a)이 형성되어 있다. 배기 덕트(13)의 외벽에는, 배기구(13b)가 형성되어 있다. 배기 덕트(13)의 상면에는, 절연체 부재(16)를 개재해서 처리 용기(1)의 상부 개구를 막도록 천장벽(14)이 마련되어 있다. 배기 덕트(13)와 절연체 부재(16)와의 사이는 시일 링(15)으로 기밀하게 밀봉되어 있다. 구획 부재(17)는, 적재대(2)(및 커버 부재(22))가 후술하는 처리 위치로 상승했을 때, 처리 용기(1)의 내부를 상하로 구획한다.
적재대(2)는, 처리 용기(1) 내에서 웨이퍼(W)를 수평하게 지지한다. 적재대(2)는, 웨이퍼(W)에 대응한 크기의 원판상으로 형성되어 있고, 지지 부재(23)에 지지되어 있다. 적재대(2)는, AlN 등의 세라믹스 재료나, 알루미늄이나 니켈 합금 등의 금속 재료로 형성되어 있고, 내부에 웨이퍼(W)를 가열하기 위한 히터(21)가 매립되어 있다. 히터(21)는, 히터 전원(도시하지 않음)으로부터 급전되어서 발열한다. 그리고, 적재대(2)의 상면 근방에 마련된 열전대(도시하지 않음)의 온도 신호에 의해 히터(21)의 출력을 제어함으로써, 웨이퍼(W)가 소정의 온도로 제어된다. 적재대(2)에는, 상면의 외주 영역 및 측면을 덮도록 알루미나 등의 세라믹스에 의해 형성된 커버 부재(22)가 마련되어 있다.
적재대(2)의 저면에는, 적재대(2)를 지지하는 지지 부재(23)가 마련되어 있다. 지지 부재(23)는, 적재대(2)의 저면 중앙에서 처리 용기(1)의 저벽에 형성된 구멍부를 관통해서 처리 용기(1)의 하방으로 연장되고, 그 하단이 승강 기구(24)에 접속되어 있다. 승강 기구(24)에 의해 적재대(2)가 지지 부재(23)를 개재하여, 도 1에 도시된 처리 위치와, 그 하방이 이점 쇄선으로 도시된 웨이퍼(W)의 반송이 가능한 반송 위치 사이에서 승강한다. 지지 부재(23)의 처리 용기(1)의 하방에는, 플랜지부(25)가 설치되어 있다. 처리 용기(1)의 저면과 플랜지부(25)와의 사이에는, 벨로우즈(26)가 마련되어 있다. 벨로우즈(26)는, 처리 용기(1) 내의 분위기를 외기와 구획하고, 적재대(2)의 승강 동작에 따라 신축한다.
처리 용기(1)의 저면 근방에는, 승강판(27a)으로부터 상방으로 돌출되도록 3개(2개만 도시)의 웨이퍼 지지 핀(27)이 마련되어 있다. 웨이퍼 지지 핀(27)은, 처리 용기(1)의 하방에 마련된 승강 기구(28)에 의해 승강판(27a)을 개재해서 승강한다. 웨이퍼 지지 핀(27)은, 반송 위치에 있는 적재대(2)에 마련된 관통 구멍(2a)에 삽입 관통되어서 적재대(2)의 상면에 대하여 돌출 함몰 가능하게 되어 있다. 웨이퍼 지지 핀(27)을 승강시킴으로써, 반송 기구(도시하지 않음)와 적재대(2)와의 사이에서 웨이퍼(W)의 수수가 행해진다.
샤워 헤드(3)는, 처리 용기(1) 내에 처리 가스를 샤워 상으로 공급한다. 샤워 헤드(3)는, 금속제이며, 적재대(2)에 대향하도록 마련되어 있고, 적재대(2)와 거의 동일한 직경을 갖고 있다. 샤워 헤드(3)는, 본체부(31) 및 샤워 플레이트(32)를 갖는다. 본체부(31)는, 처리 용기(1)의 천장벽(14)에 고정되어 있다. 샤워 플레이트(32)는, 본체부(31) 아래에 접속되어 있다. 본체부(31)와 샤워 플레이트(32)와의 사이에는, 가스 확산 공간(33)이 형성되어 있다. 가스 확산 공간(33)에는, 처리 용기(1)의 천장벽(14) 및 본체부(31)의 중앙을 관통하도록 가스 도입 구멍(36)이 마련되어 있다. 샤워 플레이트(32)의 주연부에는 하방으로 돌출하는 환상 돌기부(34)가 형성되어 있다. 환상 돌기부(34)의 내측 평탄부에는, 가스 토출 구멍(35)이 형성되어 있다. 적재대(2)가 처리 위치에 존재한 상태에서는, 적재대(2)와 샤워 플레이트(32)와의 사이에 처리 공간(38)이 형성되고, 커버 부재(22)의 상면과 환상 돌기부(34)가 근접해서 환상 간극(39)이 형성된다.
배기부(4)는, 처리 용기(1)의 내부를 배기한다. 배기부(4)는, 배기구(13b)에 접속된 배기 배관(41)과, 배기 배관(41)에 접속된 진공 펌프나 압력 제어 밸브 등을 갖는 배기 기구(42)를 갖는다. 처리 시에는, 처리 용기(1) 내의 가스가 슬릿(13a)을 개재해서 배기 덕트(13)에 이르고, 배기 덕트(13)로부터 배기 배관(41)을 통해서 배기 기구(42)에 의해 배기된다.
가스 공급부(5)는, 샤워 헤드(3)에 각종 처리 가스를 공급한다. 가스 공급부(5)는, 가스원(51) 및 가스 라인(52)을 포함한다. 가스원(51)은, 예를 들어 각종 처리 가스의 공급원, 매스플로우 컨트롤러, 밸브(모두 도시하지 않음)를 포함한다. 각종 처리 가스는, 후술하는 실시 형태의 성막 방법에 있어서 사용되는 Si 함유 전구체, 질화제, 산화제 및 퍼지 가스를 포함한다. 각종 가스는, 가스원(51)으로부터 가스 라인(52) 및 가스 도입 구멍(36)을 개재해서 가스 확산 공간(33)에 도입된다.
또한, 성막 장치는, 용량 결합 플라즈마 장치이며, 적재대(2)가 하부 전극으로서 기능하고, 샤워 헤드(3)가 상부 전극으로서 기능한다. 적재대(2)는, 콘덴서(도시하지 않음)를 개재해서 접지되어 있다. 단, 적재대(2)는, 예를 들어 콘덴서를 통하지 않고 접지되어 있어도 되고, 콘덴서와 코일을 조합한 회로를 개재해서 접지되어 있어도 된다. 샤워 헤드(3)는, RF 전력 공급부(8)에 접속되어 있다.
RF 전력 공급부(8)는, 고주파 전력(이하, 「RF 전력」 이라고도 함)을 샤워 헤드(3)에 공급한다. RF 전력 공급부(8)는, RF 전원(81), 정합기(82) 및 급전 라인(83)을 갖는다. RF 전원(81)은, RF 전력을 발생하는 전원이다. RF 전력은, 플라스마의 생성에 적합한 주파수를 갖는다. RF 전력의 주파수는, 예를 들어 저주파수대의 450 KHz에서 마이크로파대의 2.45 GHz의 범위 내의 주파수이다. RF 전원(81)은, 정합기(82) 및 급전 라인(83)을 개재해서 샤워 헤드(3)의 본체부(31)에 접속되어 있다. 정합기(82)는, RF 전원(81)의 내부 임피던스에 부하 임피던스를 정합시키기 위한 회로를 갖는다. 또한, RF 전력 공급부(8)는, 상부 전극이 되는 샤워 헤드(3)에 RF 전력을 공급하는 것으로서 설명했지만, 이것에 한정되는 것은 아니다. 하부 전극이 되는 적재대(2)에 RF 전력을 공급하는 구성이어도 된다.
제어부(9)는, 예를 들어 컴퓨터이며, CPU(Central Processing Unit), RAM(Random Access Memory), ROM(Read Only Memory), 보조 기억 장치 등을 구비한다. CPU는, ROM 또는 보조 기억 장치에 저장된 프로그램에 기초하여 동작하고, 성막 장치의 동작을 제어한다. 제어부(9)는, 성막 장치의 내부에 마련되어 있어도 되고, 외부에 마련되어 있어도 된다. 제어부(9)가 성막 장치의 외부에 마련되어 있을 경우, 제어부(9)는, 유선 또는 무선 등의 통신 수단에 의해, 성막 장치를 제어할 수 있다.
(성막 방법)
도 1 내지 도 4를 참조하여, 실시 형태의 성막 방법의 일례에 대해서 설명한다. 이하에서는, 전술한 성막 장치에 의해, 기판의 표면에 형성된 오목부 내에 실리콘산탄질화 막(SiOCN 막)을 매립할 경우를 예로 들어 설명한다.
먼저, 제어부(9)는, 처리 용기(1) 내에, 표면에 오목부(101)가 형성된 기판(100)을 반입한다. 기판(100)은, 예를 들어 실리콘 웨이퍼 등의 반도체 웨이퍼이다. 오목부(101)는, 예를 들어 트렌치, 홀이다. 제어부(9)는, 승강 기구(24)를 제어해서 적재대(2)를 반송 위치로 하강시킨 상태에서, 게이트 밸브(12)를 개방한다. 계속해서, 반송 암(도시하지 않음)에 의해, 반입출구(11)를 개재해서 처리 용기(1) 내에 기판(100)을 반입하고, 히터(21)에 의해 소정의 온도로 가열된 적재대(2) 위에 적재한다. 계속해서, 제어부(9)는, 승강 기구(24)를 제어해서 적재대(2)를 처리 위치까지 상승시키고, 배기 기구(42)에 의해 처리 용기(1) 내를 소정의 진공도까지 감압한다.
계속해서, 제어부(9)는, 흡착 공정 S1을 실행한다. 흡착 공정 S1에서는, 가스 공급부(5)로부터 샤워 헤드(3)를 개재해서 처리 용기(1) 내에 Si 함유 전구체를 공급한다. 이에 의해, Si 함유 전구체가 오목부(101) 내에 흡착하고, 오목부(101) 내에 Si 함유 전구체의 흡착층이 형성된다. Si 함유 전구체로서는, 예를 들어 1,1,3,3-테트라클로로-1,3-디실라시클로부탄(C2H4Cl4Si2) 등의 규소(Si), 탄소(C) 및 할로겐을 포함하는 전구체를 들 수 있다. 흡착 공정 S1의 후에, 처리 용기(1) 내에 잔존하는 Si 함유 전구체 등을 배기하는 퍼지 공정을 실행해도 된다.
계속해서, 제어부(9)는, 제1 반응 공정 S2를 실행한다. 제1 반응 공정 S2에서는, 가스 공급부(5)로부터 샤워 헤드(3)를 개재해서 처리 용기(1) 내에 질화제를 공급한다. 이에 의해, 질화제가 Si 함유 전구체와 반응하고, 오목부(101) 내에 형성된 흡착층이 질화된다. 질화제로서는, 예를 들어 암모니아(NH3)를 들 수 있다. 제1 반응 공정 S2의 후에, 처리 용기(1) 내에 잔존하는 질화제 등을 배기하는 퍼지 공정을 실행해도 된다.
계속해서, 제어부(9)는, 흡착 공정 S1 및 제1 반응 공정 S2를 포함하는 사이클의 반복 횟수가 X회(X는 자연수) 이상인지의 여부를 판정한다(제1 판정 공정 S3). 해당 사이클의 반복 횟수가 X회 이상인 경우, 제어부(9)는, 처리를 제2 반응 공정 S4로 나아가게 한다. 한편, 해당 사이클의 반복 횟수가 X회 미만인 경우, 제어부(9)는, 처리를 흡착 공정 S1로 복귀시킨다. 이와 같이, 제어부(9)는, 해당 사이클의 반복 횟수가 X회에 도달할 때까지 흡착 공정 S1 및 제1 반응 공정 S2를 포함하는 사이클을 반복한다. 이에 의해, 오목부(101) 내에 소정의 막 두께를 갖는 SiCN 막이 형성된다.
계속해서, 제어부(9)는, 제2 반응 공정 S4를 실행한다. 제2 반응 공정 S4에서는, 가스 공급부(5)로부터 샤워 헤드(3)를 개재해서 처리 용기(1) 내에 산화제를 공급한다. 이에 의해, 산화제가 Si 함유 전구체와 반응하고, 오목부(101) 내에 형성된 흡착층이 산화된다. 산화제로서는, 예를 들어 산소(O2), 오존(O3), 수증기(H2O), 과산화수소(H2O2), 이소프로필알코올(IPA)을 들 수 있다. 제2 반응 공정 S4의 후에, 처리 용기(1) 내에 잔존하는 산화제 등을 배기하는 퍼지 공정을 실행해도 된다.
계속해서, 제어부(9)는, 흡착 공정 S1, 제1 반응 공정 S2, 제1 판정 공정 S3 및 제2 반응 공정 S4를 포함하는 사이클의 반복 횟수가 Y회(Y는 자연수) 이상인지의 여부를 판정한다(제2 판정 공정 S5). 해당 사이클의 반복 횟수가 Y회 이상인 경우, 제어부(9)는, 처리를 수축 공정 S6으로 나아가게 한다. 한편, 해당 사이클의 반복 횟수가 Y회 미만인 경우, 제어부(9)는, 처리를 흡착 공정 S1로 복귀시킨다. 이와 같이, 제어부(9)는, 해당 사이클의 반복 횟수가 Y회에 도달할 때까지 흡착 공정 S1, 제1 반응 공정 S2, 제1 판정 공정 S3 및 제2 반응 공정 S4를 포함하는 사이클을 반복한다. 이에 의해, 오목부(101) 내에 소정의 막 두께를 갖는 SiOCN 막(102)이 형성된다.
계속해서, 제어부(9)는, 수축 공정 S6을 실행한다. 수축 공정 S6에서는, 가스 공급부(5)로부터 샤워 헤드(3)를 개재해서 처리 용기(1) 내에, 수소(H2) 및 희가스를 포함하는 플라스마 생성용 가스를 공급함과 함께, RF 전력 공급부(8)로부터 샤워 헤드(3)에 RF 전력을 공급함으로써, 처리 공간(38)에 플라스마를 생성한다. 이에 의해, 오목부(101) 내에 형성된 SiOCN 막(102)이 개질된다. 이때, 플라스마에 포함되는 이온이나 라디칼이, 예를 들어 SiOCN 막(102) 중의 CH3 기, NH2 기, OH 기와 같은 종단부 기를 자르거나, CHx, NHx, OH의 H를 제거하거나 한다. 이에 의해, SiOCN 막(102)의 표면에 미결합손(댕글링 본드)이 발생하고, 해당 미결합손끼리가 새롭게 Si-C-Si, Si-N-Si, Si-O-Si와 같은 결합을 형성한다. 그 때문에, SiOCN 막(102)이 수축(슈링크) 한다. 플라스마에 포함되는 이온은, 오목부(101)의 저부(101b)로 향할수록 도달하기 어렵기 때문에, 오목부(101)의 상부(101t)에서는 SiOCN 막(102)이 수축하기 쉽지만, 오목부(101)의 하부(101u)에서는 SiOCN 막(102)이 거의 수축하지 않는다. 그 때문에, 오목부(101)의 하부(101u)일수록 성막 속도(성막 레이트)가 높아진다. 희가스로서는, 예를 들어 헬륨(He), 네온(Ne), 아르곤(Ar), 크립톤(Kr), 크세논(Xe)의 어느 것, 또는 이들 중 2종류 이상의 혼합 가스를 이용할 수 있다. 개질 공정 S6의 후에, 처리 용기(1) 내에 잔존하는 플라스마 생성용 가스 등을 배기하는 퍼지 공정을 실행해도 된다.
계속해서, 제어부(9)는, 흡착 공정 S1, 제1 반응 공정 S2, 제1 판정 공정 S3, 제2 반응 공정 S4, 제2 판정 공정 S5 및 수축 공정 S6을 포함하는 사이클의 반복 횟수가 Z회(Z는 자연수) 이상인지의 여부를 판정한다(제3 판정 공정 S7). 해당 사이클의 반복 횟수가 Z회 이상인 경우, 제어부(9)는, 처리를 종료한다. 한편, 해당 사이클의 반복 횟수가 Z회 미만인 경우, 제어부(9)는, 처리를 흡착 공정 S1로 복귀시킨다. 이와 같이, 제어부(9)는, 해당 사이클의 반복 횟수가 Z회에 도달할 때까지, 흡착 공정 S1, 제1 반응 공정 S2, 제1 판정 공정 S3, 제2 반응 공정 S4, 제2 판정 공정 S5 및 수축 공정 S6을 포함하는 사이클을 반복한다. 이에 의해, 오목부(101) 내에 V자 상으로 SiOCN 막(102)이 매립된다. 즉, 오목부(101) 내에 보텀업성이 높은 SiOCN 막(102)의 매립 성막을 할 수 있다. 그 결과, 보이드(공극)나 심(이음매)을 발생시키지 않고 오목부(101) 내에 SiOCN 막(102)을 매립할 수 있다.
이상으로 설명한 실시 형태의 성막 방법에 의하면, 흡착 공정 S1, 제1 반응 공정 S2, 제1 판정 공정 S3 및 제2 반응 공정 S4를 포함하는 복수회의 사이클을 실행하고, 해당 복수회의 사이클의 적어도 일부가 수축 공정 S6을 포함한다. 이에 의해, 오목부(101)의 하부(101u)에 대하여 오목부(101)의 상부(101t)에 형성된 SiOCN 막(102)을 선택적으로 수축시켜서, 성막 속도를 낮게 한다. 그 결과, 오목부(101) 내에 V자 상으로 SiOCN 막(102)을 매립할 수 있다. 즉, 보텀업성이 높은 SiOCN 막(102)의 매립 성막을 할 수 있다.
또한, 실시 형태의 성막 방법에 의하면, SiOCN 막(102)에 대한 수축 공정 S6에 있어서의 플라스마의 영향도를 제어함으로써, SiOCN 막(102)이 수축하는 양을 조정할 수 있다. 예를 들어, SiOCN 막(102)에 대한 수축 공정 S6에 있어서의 플라스마의 영향도를 작게 할수록, SiOCN 막(102)이 수축하는 양을 작게 할 수 있다. 플라스마의 영향도는, 예를 들어 빈도, RF 전력, 시간을 포함한다. 빈도는, 흡착 공정 S1, 제1 반응 공정 S2, 제1 판정 공정 S3 및 제2 반응 공정 S4를 포함하는 사이클을 몇번 반복한 후에 수축 공정 S6을 행할지를 나타내는 지표이다. RF 전력은, 수축 공정 S6에 있어서 RF 전력 공급부(8)로부터 샤워 헤드(3)에 공급하는 RF 전력이다. 시간은, 수축 공정 S6에 있어서 RF 전력 공급부(8)로부터 샤워 헤드(3)에 RF 전력을 공급하는 시간이다.
예를 들어, 애스펙트비가 높은 오목부(101)에 SiOCN 막(102)을 매립할 경우, 매립의 초기 단계에서는 SiOCN 막(102)에 대한 플라스마의 영향도를 크게 하는 것이 바람직하다. 이에 의해, 애스펙트비가 높은 오목부(101)에 보텀업성이 높은 매립을 행할 수 있다. 구체적으로는, 빈도를 높게 하거나, RF 전력을 크게 하거나, 시간을 길게 하거나, 이들의 2개 이상을 조합하거나 하는 것이 바람직하다. 그리고, 매립의 후기 단계로 진행함에 따라서, SiOCN 막(102)에 대한 플라스마의 영향도를 서서히 작게 하는 것이 바람직하다. 이에 의해, 수축 공정 S6에 있어서 SiOCN 막(102)이 수축하는 양이 작아지므로, 성막 속도가 높아지고, 스루풋이 향상된다. 구체적으로는, 빈도를 서서히 낮게 하거나, RF 전력을 서서히 작게 하거나, 시간을 서서히 짧게 하거나, 이들의 2개 이상을 조합하거나 하는 것이 바람직하다. 또한, 매립의 후기 단계에서는, 오목부(101)의 하부(101u)가 이미 매립되어 있으므로, SiOCN 막(102)이 수축하는 양을 작게 해도, 보이드나 심은 발생하기 어렵다. 또한, 매립의 후기 단계에서는, 수축 공정 S6을 행하지 않도록 해도 된다.
또한, 상기의 실시 형태의 성막 방법에서는, 제1 반응 공정 S2가 흡착층을 질화시키는 공정이며, 제2 반응 공정 S4가 흡착층을 산화시키는 공정일 경우를 설명했지만, 본 개시는 이것에 한정되지 않는다. 예를 들어, 제1 반응 공정 S2가 흡착층을 산화시키는 공정이며, 제2 반응 공정 S4가 흡착층을 질화시키는 공정이여도 된다.
또한, 상기의 실시 형태의 성막 방법에서는, 흡착 공정 S1 및 제1 반응 공정 S2를 이 순서로 반복할 경우를 설명했지만, 본 개시는 이것에 한정되지 않는다. 예를 들어, 흡착 공정 S1과 제1 반응 공정 S2의 순서를 교체해도 된다. 즉, 제1 반응 공정 S2 및 흡착 공정 S1을 이 순서로 반복하게 해도 된다. 이 경우, 제1 판정 공정 S3의 후에, 제1 반응 공정 S2를 실행한 후에, 제2 반응 공정 S4를 실행하도록 해도 된다.
또한, 상기의 실시 형태의 성막 방법에서는, 오목부(101)에 매립하는 막으로서 SiOCN 막(102)을 설명했지만, 본 개시는, 이것에 한정되지 않는다. 예를 들어, 오목부(101)에 매립하는 막은, SiO2 막, SiN 막, SiC 막, SiOC 막, SiON 막, SiCN 막, TiN 막, TaN 막, Ta2O5 막, HfO 막, ZrO 막이여도 된다. 이들의 막을 오목부(101)에 매립할 경우, 상기의 실시 형태의 제2 반응 공정 S4 및 제2 판정 공정 S5를 생략할 수 있다.
또한, 애스펙트비가 높은 오목부에의 매립 성막에서는, 보이드나 심의 발생을 억제하기 위해서 플라스마 처리의 강도를 높이거나, 플라스마 처리의 시간을 길게 하거나 하는 것이 바람직하다. 그러나, 플라스마 처리의 강도를 높이거나, 플라스마 처리의 시간을 길게 하거나 하면, 오목부를 형성하고 있는 하지막(특히 Low-k 막)이 손상을 받을 경우가 있다. 그래서, 오목부 내에 미리 하지막의 보호를 목적으로 한 막(이하 「라이너 막」이라고 함)을 성막한 후, 전술한 실시 형태의 성막 방법에 의해 오목부 내에 SiOCN 막을 매립하는 것이 바람직하다. 라이너 막으로서는, 예를 들어 SiN 막, SiO2 막, SiC 막, SiCN 막, SiON 막, SiOCN 막을 들 수 있다.
또한, 오목부에 매립하는 막으로서, 유전율이 낮고, 또한 애싱 내성이나 에칭 내성이 높은 막이 요구되는 경우가 있다. 그러나, 비교적 저 유전율의 막에서는 충분한 내성이 얻어지기 어렵고, 내성이 높은 막은 유전율이 높아져버린다. 그래서, 전술한 실시 형태의 성막 방법에 있어서 유전율이 낮아지는 조건에서 오목부에 막을 매립한 후, 매립된 막을 애싱 내성이나 에칭 내성이 높은 막(이하 「캡 막」이라고 함)으로 덮는 것이 바람직하다. 이에 의해, 오목부 내에 매립된 막 전체로서, 유전율이 낮고, 또한 애싱 내성이나 에칭 내성이 높아진다. 캡 막으로서는, 예를 들어 SiC 막, SiCN 막을 들 수 있다.
도 5a 내지 도 5d는, 라이너 막, SiOCN 막 및 캡 막을 이 순서로 성막하는 경우의 성막 방법의 일례를 도시하는 공정 단면도이다. 먼저, 도 5a에 도시되는 바와 같이, 오목부(201)를 형성하는 Low-k 막 등의 하지막(200)을 준비한다. 이어서, 도 5b에 도시되는 바와 같이, 오목부(201) 내에 라이너 막(203)을 예를 들어 컨포멀하게 성막한다. 이어서, 도 5c에 도시되는 바와 같이, 라이너 막(203)이 성막된 오목부(201) 내에, 전술한 실시 형태의 성막 방법에 의해, 예를 들어 오목부(201) 내가 완전히 메워지지 않을 정도로 SiOCN 막(202)을 매립한다. 이어서, 도 5d에 도시되는 바와 같이, SiOCN 막(202)이 매립된 오목부(201) 내에 캡 막(204)을 성막해서 오목부(201)를 완전히 매립한다.
또한, 오목부에, 비교적 유전율이 낮은 제1 막과, 애싱 내성이나 에칭 내성이 높은 제2 막을 교대로 적층한 막(이하 「라미네이트 막」이라고 함)을 매립해도 된다. 제1 막으로서는, 예를 들어 SiO2 막, SiOC 막, SiON 막, SiOCN 막을 들 수 있다. 제2 막으로서는, 예를 들어 SiC 막, SiCN 막을 들 수 있다. 이때, 제1 막을 전술한 실시 형태의 성막 방법에 의해 성막하면, 애싱 내성이나 에칭 내성이 높은 막은 컨포멀한 막이여도 된다. 제1 막과 제2 막과의 막 두께비는, 예를 들어 라미네이트 막을 성막하고 있는 사이에 일정하여도 되고, 라미네이트 막을 성막하고 있는 도중에 변화시켜도 된다. 예를 들어, 애스펙트비가 높은 오목부에 막을 매립할 경우, 초기의 단계에서는 제2 막에 대한 제1 막의 비율을 높게 하는 것이 바람직하다. 이에 의해, 오목부의 저부 근방에 있어서 보텀업성이 높은 성막이 행해지기 때문에, 오목부 내에 보이드가 발생하는 것을 억제할 수 있다. 또한, 매립이 진행함에 따라서 제1 막에 대한 제2 막의 비율을 높게 하는 것이 바람직하다. 이에 의해, 오목부의 표면(개구) 측에 있어서 애싱 내성이나 에칭 내성이 높은 제2 막이 주로 성막되어, 애싱 내성이나 에칭 내성이 높아진다. 제1 막에 대한 제2 막의 비율을 높게 할 경우, 제1 막에 대한 제2 막의 비율을, 단계적(계단 상)으로 변화시켜도 되고, 연속적(경사 상)으로 변화시켜도 된다.
도 6a 내지 도 6d는, 라이너 막 및 라미네이트 막을 이 순서로 성막하는 경우의 성막 방법의 일례를 도시하는 공정 단면도이다. 먼저, 도 6a에 도시되는 바와 같이, 오목부(301)를 형성하는 Low-k 막 등의 하지막(300)을 준비한다. 이어서, 도 6b에 도시되는 바와 같이, 오목부(301) 내에 라이너 막(303)을 예를 들어 컨포멀하게 성막한다. 이어서, 도 6c에 도시되는 바와 같이 라이너 막(303)이 성막된 오목부(301) 내에 제1 막(304a)과 제2 막(304b)을 교대로 형성함으로써 라미네이트 막(304)을 성막하고, 도 6d에 도시되는 바와 같이 오목부(301) 내를 라미네이트 막(304)으로 완전히 매립한다.
(실시예)
도 7을 참조하여, 실시 형태의 성막 방법에 의한 효과를 확인하기 위해서 실시한 실시예에 대해서 설명한다. 실시예에서는, 실시 형태의 성막 방법에 있어서, 수축 공정 S6을 행하는 빈도를 변경해서 오목부에 SiOCN 막을 성막했다. 보다 구체적으로는, Si 함유 전구체와 질화제와의 교대 공급을 X회 반복한 후에, 산화제를 공급하는 것을 Y회 반복하고, 계속해서 H2 플라스마 처리를 행하는 사이클을 원하는 막 두께에 도달할 때까지 반복함으로써, 오목부 내에 SiOCN 막을 성막했다. 또한, 비교를 위해서, 수축 공정 S6을 행하지 않은 것 이외에는 실시예와 동일한 조건에서, 오목부에 SiOCN 막을 성막했다. 또한, 성막한 각각의 SiOCN 막에 대해서, 오목부에 대한 SiOCN 막의 피복성(커버리지)을 평가했다. 또한, 실시예에 있어서는, 오목부로서 트렌치, Si 함유 전구체로서 테트라클로로디실라시클로부탄(C2H4Cl4Si2), 질화제로서 NH3, 산화제로서 H2O를 사용했다.
도 7은, 수축 공정 S6을 행하는 빈도를 변경했을 때의 피복성을 평가한 결과를 도시하는 도면이다. 도 7에 있어서, 횡축은 수축 공정 S6을 행하는 빈도를 나타내고, 종축은 오목부에 대한 SiOCN 막의 피복성을 나타낸다. 도 7에서는, 수축 공정 S6의 빈도를, X*Y의 사이클을 몇 사이클 행한 후에 수축 공정 S6을 행했는지의 지표로 나타낸다. 구체적으로는, 「X*Y=64」, 「X*Y=16」, 「X*Y=4」 및 「X*Y=1」은, 각각 X*Y의 값이 64회, 16회, 4회 및 1회에 도달한 후에 수축 공정 S6을 행하는 사이클을 원하는 막 두께에 도달할 때까지 반복했을 때의 결과를 나타낸다. 또한, 도 7에서는, 도 8에 도시되는 바와 같이, 트렌치(T) 내의 상부의 측면(TOP)의 막 두께에 대한 중간부의 측면(MID) 및 하부의 측면(BTM)의 막 두께의 비율을, 오목부에 대한 SiOCN 막의 피복성[%]으로서 나타낸다.
도 7에 도시되는 바와 같이, 수축 공정 S6을 행하지 않은 경우(도 7 중의 「플라스마 없음」을 참조), MID 및 BTM의 피복성은 100%보다 작다. 즉, MID 및 BTM의 막 두께는, TOP의 막 두께보다 얇아지고 있다. 이에 대해, 수축 공정 S6을 행한 경우, X*Y의 값을 64로 설정하면, MID 및 BTM의 피복성은 100% 정도이다. 이 결과로부터, X*Y의 값을 64로 설정함으로써, 트렌치(T) 내에 컨포멀하게 성막할 수 있음을 알 수 있다. 또한, 수축 공정 S6을 행한 경우, X*Y의 값이 작아질수록, MID 및 BTM의 피복성이 커지고 있다. 이 결과로부터, 수축 공정 S6을 행하는 빈도를 높게 함으로써, MID 및 BTM의 막 두께가 TOP의 막 두께보다 두꺼워지는 보텀업성이 높은 성막(V자 성막)이 가능함을 알 수 있다.
이렇게 도 7의 결과로부터, 수축 공정 S6을 행하는 빈도를 변경해서 오목부에 SiOCN 막을 성막함으로써, 트렌치 내에 보텀업성이 높은 SiOCN 막을 성막할 수 있음이 드러났다. 또한, 수축 공정 S6을 행하는 빈도를 제어함으로써, 매립 특성을 조정할 수 있음이 드러났다.
도 9는, 실시 형태의 성막 방법을 실시한 결과를 도시하는 도면이며, X*Y의 값이 1인 경우 트렌치(T) 내에 매립된 SiOCN 막의 단면을 나타내는 SEM 화상이다. 트렌치(T)의 폭에 대한 높이의 비(애스펙트비)는 약 7이다. 도 9에 도시되는 바와 같이, 보이드나 심을 발생시키지 않고 트렌치(T) 내에 SiOCN 막이 매립되어 있음을 알 수 있다. 도 9의 결과로부터, 트렌치(T)의 애스펙트비가 높은 경우에 있어서도, 수축 공정 S6을 행하는 빈도를 높게 함으로써, 보이드나 심을 발생시키지 않고 트렌치(T) 내에 SiOCN 막을 성막할 수 있음이 드러났다.
또한, 상기의 실시 형태에 있어서, Si 함유 전구체는 원료 가스의 일례이며, 질화제는 반응 가스의 일례이며, 산화제는 제2 반응 가스의 일례이다.
금회 개시된 실시 형태는 모든 점에서 예시이며 제한적인 것은 아니라고 생각되어야 한다. 상기의 실시 형태는, 첨부의 청구범위 및 그 취지를 일탈하지 않고, 다양한 형태로 생략, 치환, 변경되어도 된다.
본 국제 출원은, 2020년 10월 19일에 출원한 일본 특허 출원 제2020-175461호에 기초하는 우선권을 주장하는 것이며, 당해 출원의 전체 내용을 본 국제 출원에 원용한다.
S1: 흡착 공정
S2: 제1 반응 공정
S4: 제2 반응 공정
S6: 수축 공정

Claims (13)

  1. 기판의 표면에 형성된 오목부 내에 막을 매립하는 성막 방법으로서,
    (a) 원료 가스를 상기 오목부 내에 흡착시키는 공정과,
    (b) 반응 가스를 상기 원료 가스와 반응시켜서 막을 형성하는 공정과,
    (c) 수소 가스 및 희가스를 포함하는 플라스마 생성용 가스를 플라스마에 의해 활성화시켜서 상기 오목부 내에 공급하여, 상기 막을 수축시키는 공정
    을 갖는 제1 처리를 구비하고,
    상기 공정(a) 및 상기 공정(b)를 포함하는 복수회의 사이클을 실행하고, 상기 복수회의 사이클의 적어도 일부가 상기 공정(c)를 포함하는,
    성막 방법.
  2. 제1항에 있어서,
    상기 막에 대한 상기 플라스마의 영향도를 서서히 작게 하는, 성막 방법.
  3. 제2항에 있어서,
    상기 플라스마의 영향도는, 상기 복수회의 사이클에 포함되는 상기 공정(c)의 빈도를 포함하는, 성막 방법.
  4. 제2항 또는 제3항에 있어서,
    상기 플라스마의 영향도는, 상기 공정(c)에 있어서 상기 플라스마를 생성하기 위한 전력을 포함하는, 성막 방법.
  5. 제2항 내지 제4항 중 어느 한항에 있어서,
    상기 플라스마의 영향도는, 상기 공정(c)에 있어서 상기 플라스마가 생성되는 시간을 포함하는, 성막 방법.
  6. 제1항 내지 제5항 중 어느 한항에 있어서,
    상기 원료 가스는, 규소(Si) 및 금속의 적어도 하나를 포함하고,
    상기 반응 가스는, 산소(O), 질소(N) 및 탄소(C)의 적어도 하나를 포함하는, 성막 방법.
  7. 제1항 내지 제6항 중 어느 한항에 있어서,
    (d) 상기 반응 가스와 다른 제2 반응 가스를 상기 원료 가스와 반응시켜서 막을 형성하는 공정을 더 갖고,
    상기 공정(a), 상기 공정(b) 및 상기 공정(d)를 포함하는 복수회의 사이클을 실행하고, 상기 복수회의 사이클의 적어도 일부가 상기 공정(c)를 포함하는, 성막 방법.
  8. 제7항에 있어서,
    상기 원료 가스는, 규소(Si) 및 금속의 적어도 하나를 포함하고,
    상기 반응 가스는, 산소(O), 질소(N) 및 탄소(C)의 적어도 하나를 포함하고,
    상기 제2 반응 가스는, 산소(O), 질소(N) 및 탄소(C) 중 상기 반응 가스와는 다른 원소를 포함하는, 성막 방법.
  9. 제1항 내지 제8항 중 어느 한항에 있어서,
    상기 오목부는, 트렌치 또는 홀인, 성막 방법.
  10. 제1항 내지 제9항 중 어느 한항에 있어서,
    (e) 상기 제1 처리 전에 행해지는 공정으로서, 상기 오목부 내에 라이너 막을 형성하는 공정을 포함하는, 성막 방법.
  11. 제1항 내지 제10항 중 어느 한항에 있어서,
    상기 제1 처리의 후에 상기 제1 처리에서 성막된 상기 막을 덮고, 상기 막보다 애싱 내성 및 에칭 내성이 높은 막을 성막하는 제2 처리를 구비하는, 성막 방법.
  12. 제1항 내지 제11항 중 어느 한항에 있어서,
    상기 제1 처리와, 상기 제1 처리에서 성막된 상기 막보다 애싱 내성 및 에칭 내성이 높은 막을 성막하는 제3 처리를 교대로 반복하는 것을 포함하는, 성막 방법.
  13. 오목부가 표면에 형성된 기판을 수용하는 처리 용기와,
    상기 처리 용기 내에 원료 가스, 반응 가스 및 플라스마 생성용 가스를 공급하는 가스 공급부와,
    플라스마를 발생시키기 위한 RF 전력 공급부와,
    제어부
    를 구비하고,
    상기 플라스마 생성용 가스는, 수소 가스 및 희가스를 포함하고,
    상기 제어부는,
    (a) 상기 원료 가스를 상기 오목부 내에 흡착시키는 공정과,
    (b) 반응 가스를 상기 원료 가스와 반응시켜서 막을 형성하는 공정과,
    (c) 상기 플라스마 생성용 가스를 플라스마에 의해 활성화시켜서 상기 오목부 내에 공급하여, 상기 막을 수축시키는 공정
    을 실행하도록 상기 가스 공급부 및 상기 RF 전력 공급부를 제어하도록 구성되고,
    상기 제어부는,
    상기 공정(a) 및 상기 공정(b)를 포함하는 복수회의 사이클을 실행하고, 상기 복수회의 사이클의 적어도 일부가 상기 공정(c)를 포함하도록 상기 가스 공급부 및 상기 RF 전력 공급부를 제어하도록 구성되는,
    성막 장치.
KR1020237015651A 2020-10-19 2021-10-08 성막 방법 및 성막 장치 KR20230082680A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020175461 2020-10-19
JPJP-P-2020-175461 2020-10-19
PCT/JP2021/037447 WO2022085499A1 (ja) 2020-10-19 2021-10-08 成膜方法及び成膜装置

Publications (1)

Publication Number Publication Date
KR20230082680A true KR20230082680A (ko) 2023-06-08

Family

ID=81290390

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237015651A KR20230082680A (ko) 2020-10-19 2021-10-08 성막 방법 및 성막 장치

Country Status (3)

Country Link
US (1) US20230399737A1 (ko)
KR (1) KR20230082680A (ko)
WO (1) WO2022085499A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015018879A (ja) 2013-07-09 2015-01-29 東京エレクトロン株式会社 基板処理方法及び制御装置
JP2018137369A (ja) 2017-02-22 2018-08-30 東京エレクトロン株式会社 成膜方法及び成膜装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786492B2 (en) * 2015-11-12 2017-10-10 Asm Ip Holding B.V. Formation of SiOCN thin films
JP6594804B2 (ja) * 2016-03-11 2019-10-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP7224217B2 (ja) * 2019-03-15 2023-02-17 東京エレクトロン株式会社 成膜方法及び成膜装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015018879A (ja) 2013-07-09 2015-01-29 東京エレクトロン株式会社 基板処理方法及び制御装置
JP2018137369A (ja) 2017-02-22 2018-08-30 東京エレクトロン株式会社 成膜方法及び成膜装置

Also Published As

Publication number Publication date
US20230399737A1 (en) 2023-12-14
WO2022085499A1 (ja) 2022-04-28

Similar Documents

Publication Publication Date Title
KR102216529B1 (ko) 반도체 장치의 제조 방법
JP5660205B2 (ja) 成膜方法
KR100874517B1 (ko) 플라즈마 처리 방법
US9018689B1 (en) Substrate processing apparatus and method of manufacturing semiconductor device
EP1742273A1 (en) Method of forming gate insulating film, storage medium and computer program
JPWO2011033987A1 (ja) 成膜方法、半導体素子の製造方法、絶縁膜および半導体素子
KR102334581B1 (ko) 실리콘 질화막의 성막 방법 및 성막 장치
WO2021100560A1 (ja) 基板処理方法及び基板処理装置
KR20230082680A (ko) 성막 방법 및 성막 장치
WO2022158332A1 (ja) シリコン窒化膜の形成方法及び成膜装置
WO2021070682A1 (ja) 基板処理方法及び基板処理装置
WO2022224863A1 (ja) 成膜方法及び成膜装置
KR20230040893A (ko) 성막 방법 및 성막 장치
KR20220100009A (ko) 기판 처리 방법 및 기판 처리 장치
KR20060058723A (ko) 반도체 장치, 반도체 장치의 제조 방법, 반도체 제조 장치및 컴퓨터 기록 매체
WO2022059505A1 (ja) ＳｉＮ膜埋め込み方法及び成膜装置
WO2022065315A1 (ja) 凹部埋め込み方法及び基板処理装置
WO2024166748A1 (ja) 基板処理方法
WO2024195530A1 (ja) 成膜方法及び成膜装置
WO2024018968A1 (ja) 基板処理方法及び基板処理装置
JP2023118554A (ja) シリコン窒化膜の形成方法及び成膜装置
KR20230132856A (ko) 성막 방법, 처리 장치 및 처리 시스템
JP2008182194A (ja) 半導体装置の製造方法