[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20230052887A - 이미지 데이터 전송 시간의 적응적 구성 - Google Patents

이미지 데이터 전송 시간의 적응적 구성 Download PDF

Info

Publication number
KR20230052887A
KR20230052887A KR1020237005004A KR20237005004A KR20230052887A KR 20230052887 A KR20230052887 A KR 20230052887A KR 1020237005004 A KR1020237005004 A KR 1020237005004A KR 20237005004 A KR20237005004 A KR 20237005004A KR 20230052887 A KR20230052887 A KR 20230052887A
Authority
KR
South Korea
Prior art keywords
display panel
image data
display
refresh interval
data transfer
Prior art date
Application number
KR1020237005004A
Other languages
English (en)
Inventor
난 장
쥔즈 자오
용쥔 수
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20230052887A publication Critical patent/KR20230052887A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/08—Power processing, i.e. workload management for processors involved in display operations, such as CPUs or GPUs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

본 개시의 특정 양태들은, 디스플레이 경로를 따라 프로세서로부터 디스플레이 패널로 이미지 데이터를 전송하기 위한 이미지 데이터 전송 시간을 구성하기 위한 방법들 및 장치를 제공한다. 예를 들어, 일 개시된 방법은 프로세서에 의해 디스플레이 패널로부터, 디스플레이 패널의 디스플레이 패널 리프레시 간격을 표시하는 디스플레이 패널 리프레시 간격 표시를 수신하는 단계를 포함하며, 디스플레이 패널의 디스플레이 패널 리프레시 간격은 디스플레이 패널의 디스플레이 주기의 시간 지속기간에 대응한다. 상기 방법에 따르면, 디스플레이 패널은 각각의 디스플레이 주기를 리프레시하도록 구성된다. 이미지 데이터 전송 시간은 디스플레이 패널 리프레시 간격에 기초하여 컴퓨팅된다. 디스플레이 경로의 하나 이상의 컴포넌트들은 컴퓨팅된 이미지 데이터 전송 시간을 지원하도록 구성된다.

Description

이미지 데이터 전송 시간의 적응적 구성
본 개시는 일반적으로 디스플레이 패널들에 관한 것으로, 보다 구체적으로는 디스플레이 패널들을 위한 구성 또는 디스플레이를 위한 하나 이상의 기법들에 관한 것이다.
컴퓨팅 디바이스들은 종종 그래픽 프로세싱 유닛(GPU)을 사용하여 디스플레이를 위한 그래픽 데이터를 렌더링한다. 이러한 컴퓨팅 디바이스들은, 예를 들어 컴퓨터 워크스테이션들, 이른바 스마트폰들과 같은 모바일 폰들, 임베딩된 시스템들, 개인용 컴퓨터들, 태블릿 컴퓨터들 및 비디오 게임 콘솔들을 포함할 수도 있다. GPU들은, 함께 동작하여 그래픽 프로세싱 커맨드들을 실행하고 프레임을 출력하는 하나 이상의 프로세싱 스테이지들을 포함하는 그래픽 프로세싱 파이프라인을 실행한다. 중앙 프로세싱 유닛(CPU)은 GPU에 하나 이상의 그래픽 프로세 커맨드들을 발행함으로써 GPU의 동작을 제어할 수도 있다. 현대의 CPU들은 통상적으로 다수의 애플리케이션들을 동시에 실행할 수 있으며, 그 각각은 실행 동안 GPU를 활용할 필요가 있을 수도 있다.
GPU에 의해 출력된 프레임들은, 특정 양태들에서, 컴퓨팅 디바이스의 디스플레이 프로세싱 유닛(DPU)에 의해 추가로 프로세싱되며, 컴퓨팅 디바이스는 그 후 DPU에 의해 프로세싱된 프레임들을 디스플레이하거나 달리 제시하도록 구성된 디스플레이 패널(예를 들어, 디스플레이 클라이언트)에 이미지 데이터를 출력할 수도 있다. 예를 들어, 디스플레이 클라이언트는 이미지들을 제시하기 위한 디스플레이 및 디스플레이를 제어(예를 들어, 디스플레이의 리프레시(refresh))하기 위한 디스플레이 제어기(예를 들어, 디스플레이 드라이버 집적 회로(display driver integrated circuit; DDIC))를 포함한다.
디스플레이 패널은, 특정 양태들에서, 비디오 모드 또는 커맨드 모드에서 (예를 들어, 선택적으로) 동작할 수도 있다. 비디오 모드에서, 디스플레이 패널의 리프레시는 호스트 프로세서(예를 들어, DPU, GPU 및/또는 CPU)에 의해 제어될 수도 있다. 예를 들어, 호스트 프로세서는 리프레시 타임라인/동기화(synchronization) 신호(예를 들어, 일련의 펄스들, 구형파 등)를 디스플레이 제어기에 제공할 수도 있으며, 이는 제공된 리프레시 타임라인/동기화 신호(예를 들어, 리프레시 빈도에 대응함)에 따라 디스플레이를 리프레시한다. 명령 모드에서, 디스플레이 패널은 (예를 들어, 호스트 프로세서와 독립적으로) 디스플레이 패널 자체의 디스플레이 제어기에 의해 생성된 (예를 들어, 셀프-) 리프레시 타임라인/신호(예를 들어, (예를 들어, 셀프-) 리프레시 빈도에 대응함)에 기초하여 리프레시할 수도 있다.
이미지 지터(jitter)와 같은 디스플레이 실패(failure)들이 명령 모드에서 발생할 수도 있다. 지터 (또는 리프레시 지터)는 디스플레이 패널 리프레시 간격의 실제 주기성으로부터의 편차를 지칭할 수도 있다. 비디오 또는 이미지 지터는, 예를 들어 디스플레이 패널 리프레시 간격이 이미지 데이터 전송 시간보다 작아질 때와 같이, 동기화 신호들의 변질(corruption) 또는 전송 실패로 인해 비디오 이미지 프레임들의 부분들이 변위될(displaced) 때 발생할 수도 있다.
디스플레이 제어기와 같은 디스플레이 패널의 하드웨어 구성들에 의해 제한되어, 디스플레이 패널의 동작 온도 및/또는 에이징은 디스플레이 패널 리프레시 간격들 (또는 대응하는 셀프-리프레시 비율들)에서의 실질적인 변동(variation)들을 야기할 수도 있다. 이러한 변동들에 대처하기 위해 안전 마진(safety margin)이 내장되더라도, 디스플레이 패널 리프레시 간격들이, 이미지 지터를 초래하는 과도한 변동들을 갖는 경우 여전히 디스플레이 패널에서의 실패들이 발생한다.
다음은 이러한 양태들의 기본적인 이해를 제공하기 위해 하나 이상의 양태들의 단순화된 개요를 제시한다. 이 개요는, 모든 고려된 양태들의 광범위한 개관이 아니며, 모든 양태들의 핵심 요소들을 식별하지도 않고 임의의 또는 모든 양태들의 범위를 묘사하지도 않도록 의도된 것이다. 그의 유일한 목적은, 추후 제시되는 보다 상세한 설명에 대한 도입부로서 단순화된 형태로 하나 이상의 양태들의 일부 개념들을 제시하는 것이다.
본 개시의 특정 양태들은 본 명세서에서 논의된 바와 같이 디스플레이 경로를 따라 프로세서로부터 디스플레이 패널로 이미지 데이터를 전송하기 위한 이미지 데이터 전송 시간을 구성하기 위한 방법을 제공한다. 방법은, 프로세서에 의해 디스플레이 패널로부터, 디스플레이 패널의 디스플레이 패널 리프레시 간격을 표시하는 디스플레이 패널 리프레시 간격 표시를 수신하는 단계를 포함한다. 디스플레이 패널의 디스플레이 패널 리프레시 간격은 디스플레이 패널의 디스플레이 주기의 시간 지속기간에 대응한다. 디스플레이 패널은 각각의 디스플레이 주기를 리프레시하도록 구성된다. 방법은, 디스플레이 패널 리프레시 간격에 기초하여 이미지 데이터 전송 시간을 컴퓨팅하는 단계; 및 컴퓨팅된 이미지 데이터 전송 시간을 지원하도록 디스플레이 경로의 하나 이상의 컴포넌트들을 구성하는 단계를 더 포함한다.
본 개시의 특정 양태들은 프로세서, 디스플레이 경로, 및 디스플레이 패널을 포함하는 컴퓨팅 디바이스를 제공한다. 프로세서는, 디스플레이 패널로부터, 디스플레이 패널의 디스플레이 패널 리프레시 간격을 표시하는 디스플레이 패널 리프레시 간격 표시를 수신하도록 구성된다. 디스플레이 패널의 디스플레이 패널 리프레시 간격은 디스플레이 패널의 디스플레이 주기의 시간 지속기간에 대응한다. 디스플레이 패널은 각각의 디스플레이 주기를 리프레시하도록 구성될 수도 있다. 프로세서는, 디스플레이 패널 리프레시 간격에 기초하여 이미지 데이터 전송 시간을 컴퓨팅하도록 구성된다. 이미지 데이터 전송 시간은 디스플레이 경로를 따라 프로세서로부터 디스플레이 패널로 이미지 데이터를 전송하기 위한 시간이다. 프로세서는, 컴퓨팅된 이미지 데이터 전송 시간을 지원하도록 디스플레이 경로의 하나 이상의 컴포넌트들을 구성하도록 구성된다.
본 개시의 특정 양태들은, 디스플레이 패널의 디스플레이 패널 리프레시 간격을 표시하는 디스플레이 패널 리프레시 간격 표시를 수신하기 위한 수단을 포함하는 컴퓨팅 디바이스를 제공한다. 디스플레이 패널의 디스플레이 패널 리프레시 간격은 디스플레이 패널의 디스플레이 주기의 시간 지속기간에 대응한다. 디스플레이 패널은 각각의 디스플레이 주기를 리프레시하도록 구성될 수도 있다. 컴퓨팅 디바이스는 또한, 디스플레이 패널 리프레시 간격에 기초하여 이미지 데이터 전송 시간을 컴퓨팅하기 위한 수단을 포함한다. 이미지 데이터 전송 시간은 디스플레이 경로를 따라 디스플레이 패널로 이미지 데이터를 전송하기 위한 것이다. 컴퓨팅 디바이스는, 컴퓨팅된 이미지 데이터 전송 시간을 지원하도록 디스플레이 경로의 하나 이상의 컴포넌트들을 구성하기 위한 수단을 더 포함한다.
본 개시의 특정 양태들은, 본 명세서에서 논의된 바와 같은 컴퓨팅 디바이스에 의해 실행될 때, 컴퓨팅 디바이스로 하여금, 디스플레이 경로를 따라 프로세서로부터 디스플레이 패널로 이미지 데이터를 전송하기 위한 이미지 데이터 전송 시간을 구성하게 하는 명령들을 저장하는 비일시적 컴퓨터 판독가능 매체를 제공한다. 예를 들어, 비일시적 컴퓨터 판독가능 매체는 컴퓨팅 디바이스에 의해 실행될 때, 컴퓨팅 디바이스로 하여금, 프로세서에 의해 디스플레이 패널로부터, 디스플레이 패널의 디스플레이 패널 리프레시 간격을 표시하는 디스플레이 패널 리프레시 간격 표시를 수신하게 하는 명령들을 저장한다. 디스플레이 패널의 디스플레이 패널 리프레시 간격은 디스플레이 패널의 디스플레이 주기의 시간 지속기간에 대응한다. 디스플레이 패널은 각각의 디스플레이 주기를 리프레시하도록 구성될 수도 있다. 비일시적 컴퓨터 판독가능 매체는, 컴퓨팅 디바이스에 의해 실행될 때, 컴퓨팅 디바이스로 하여금 추가로, 디스플레이 패널 리프레시 간격에 기초하여 이미지 데이터 전송 시간을 컴퓨팅하게 하고; 컴퓨팅된 이미지 데이터 전송 시간을 지원하도록 디스플레이 경로의 하나 이상의 컴포넌트들을 구성하게 하는 명령들을 저장한다.
본 개시의 하나 이상의 예들의 상세들이 첨부 도면들 및 이하의 설명에 제시된다. 본 개시의 다른 특징들, 목적들 및 이점들은 설명 및 도면들로부터, 그리고 청구항들로부터 명확해질 것이다.
본 개시의 상기 언급된 특징들이 상세히 이해될 수 있는 방식으로, 위에서 간략히 요약된, 보다 상세한 설명이 양태들을 참조하여 이루어질 수도 있으며, 이 양태들 중 일부는 첨부된 도면들에 예시된다. 그러나, 첨부된 도면들은 본 개시의 특정한 통상적인 양태들만을 예시할 뿐이고 따라서, 본 설명이 다른 동등하게 효과적인 양태들을 인정할 수도 있으므로, 본 개시의 범위의 한정으로 간주되어서는 안된다는 것에 유의해야 한다.
도 1은, 본 개시의 하나 이상의 기법들에 따른, 이미지 데이터 전송 시간을 컴퓨팅하고 컴퓨팅된 이미지 데이터 전송 시간을 지원하도록 디스플레이 경로를 구성하도록 구성된 예시적인 컴퓨팅 디바이스를 예시하는 블록도이다.
도 2는, 본 개시의 하나 이상의 기법들에 따른, 디스플레이 패널 리프레시 간격들의 예시적인 타임라인을 예시한다.
도 3은, 본 개시의 특정 양태들에 따른, 컴퓨팅 디바이스가 컴퓨팅된 이미지 데이터 전송 시간을 지원하도록 디스플레이 경로를 구성하기 위한 예시적인 동작들을 예시한다.
같은 번호들은 같은 엘리먼트들을 나타낸다.
일반적으로, 본 명세서에 개시된 양태들은 호스트 프로세서(예를 들어, 디스플레이 프로세싱 유닛(DPU), 그래픽 프로세싱 유닛(GPU), 및/또는 중앙 프로세싱 유닛(CPU))와 디스플레이 패널(예를 들어, 디스플레이 패널의 디스플레이 제어기) 사이의 디스플레이 경로 상에서 데이터를 전송하기 위한 이미지 데이터 전송 시간을 적응적으로 컴퓨팅하기 위한 기법들을 제공한다. 특정 양태들에서, 이미지 데이터 전송 시간은 디스플레이 패널의 디스플레이 패널 리프레시 간격에 기초하여 계산된다. 특정 양태들에서, 기법들은 컴퓨팅된 이미지 데이터 전송 시간을 지원하도록 디스플레이 경로의 하나 이상의 컴포넌트들을 구성하는 것을 포함한다. 디스플레이 경로는 호스트 프로세서와 디스플레이 패널 사이의 경로이다. 디스플레이 경로는 데이터 링크, 버스, DSI(Display Serial Interface) 네트워크 온 칩(NOC), 시스템 메모리(예를 들어, 더블 데이터 레이트 동기식 동적 랜덤 액세스 메모리 또는 "DDR") 등 중 하나 이상과 같은 하나 이상의 컴포넌트들을 포함할 수도 있다. 이미지 데이터 전송 시간은 호스트 프로세서부터 디스플레이 패널까지의 디스플레이 경로 상에서, 프레임과 같은, 이미지 데이터를 전송하기 위한 시간이다. 패널 리프레시 표시 동기화 신호는 디스플레이 패널 리프레시 간격 표시로 지칭될 수도 있으며, 이는 디스플레이 패널로부터 호스트 프로세서로 전송된다. 디스플레이 패널 리프레시 간격 표시는 디스플레이 패널에 대한 디스플레이 패널 리프레시 간격을 표시한다. 개시된 기법들은, 모니터링된 디스플레이 패널 리프레시 간격에 기초하여, 호스트 프로세서가 디스플레이 패널 리프레시 간격에 기초하여 적응적으로 결정된 이미지 데이터 전송 시간에서, 각각의 프레임과 같은, 이미지 데이터의 전송을 지원하도록 디스플레이 경로의 하나 이상의 컴포넌트들을 구성할 수도 있다는 것을 제공한다.
고정된 이미지 데이터 전송 시간을 사용하는 구현과 대조적으로, 본 개시는 디스플레이 패널에 의해 표시되고 호스트 프로세서에 의해 모니터링되는 디스플레이 패널 리프레시 간격에 기초하여 이미지 데이터 전송 시간을 적응적으로 컴퓨팅하기 위한 기법들을 제공한다. 예를 들어, 호스트 프로세서는 디스플레이 패널의 디스플레이 패널 리프레시 간격을 표시하는 디스플레이 패널 리프레시 간격 표시를 디스플레이 패널로부터 수신할 수도 있다. 디스플레이 패널의 디스플레이 패널 리프레시 간격은 디스플레이 패널의 디스플레이 주기의 시간 지속기간에 대응한다. 디스플레이 패널은 각각의 디스플레이 주기를 리프레시하도록 구성된다. 그 다음, 프로세서는 디스플레이 패널 리프레시 간격에 기초하여 이미지 데이터 전송 시간을 컴퓨팅하고, 컴퓨팅된 이미지 데이터 전송 시간을 지원하도록 디스플레이 경로의 하나 이상의 컴포넌트들(예를 들어, DSI, NOC, DDR, 데이터 링크 등)을 구성한다. 컴퓨팅된 이미지 데이터 전송 시간은, 상기 하나 이상의 컴포넌트들을 구성하는 데 사용되는 사전에 설정된 이미지 데이터 전송 시간과 상이할 수도 있다.
특정 기법들을 사용하여, 이미지 데이터 전송 시간은 사전구성되고 디스플레이 패널 리프레시 간격이 변동할 때 변하지 않을 수 있다. 예를 들어, 디스플레이 패널 리프레시 간격의 예상된 변동들에 관한 통계적 속성을 갖는 알려진 디스플레이 패널에 대해 안전 마진이 제공된다. 그 후, 일정한 이미지 데이터 전송 시간은 결정되고 디스플레이 경로를 따라 하나 이상의 컴포넌트들의 설정들을 구성하는 데 사용된다. 그러나, 동작 환경이 변함(이를테면, 온도 변동들 등)에 따라, 및/또는 디스플레이 패널이 에이징됨에 따라, 디스플레이 패널의 디스플레이 패널 리프레시 간격은 예상된 변동를 초과할 수도 있어서, 디스플레이 패널의 실제 디스플레이 패널 리프레시 간격은 심지어 안전 마진보다 훨씬 작아, 디스플레이 경로를 따른 하나 이상의 컴포넌트들의 구성들을 적용가능하지 않게 하여 이미지 지터와 같은 디스플레이 실패들을 초래한다. 이미지 지터는 사용자 인터페이스(UI) 쟁크(jank)를 추가로 야기할 수도 있다. 예를 들어, 이미지 데이터 전송 시간에 대한 소프트웨어 하드코드는: 애플리케이션 프로세서의 전력, DSI 비트 클록 상한, 및 디바이스 실패율을 밸런싱할 필요가 있을 수도 있다. 소프트웨어 구성된 이미지 데이터 전송 시간 값이 너무 낮아서 실제 디스플레이 패널 리프레시 간격을 수용하는 데 필요한 것보다 낮으면, DPU, DSI, NOC, 및/또는 DDR 클록은 더 낮은 리프레시 간격을 수용하도록 구성될 필요가 있을 수도 있고, 이에 의해 필요한 것보다 더 빠르게 컴포넌트들을 작동(run)하기 위한 초과 전력 소비를 초래할 수도 있다. 이미지 데이터 전송 시간이 너무 길어 실제 디스플레이 패널 리프레시 간격을 수용할 수 없다면, UI 쟁크가 발생할 것이다.
본 개시는, 특정 양태들에서, 디스플레이 패널의 능동적으로 모니터링된 리프레시 간격에 기초하여 디스플레이 경로를 따라 하나 이상의 컴포넌트들을 적응적으로 구성하는 유리한 기법들을 제공한다. 그 결과, 특정 양태들에서, 디스플레이 패널의 성능이 향상되고, 디스플레이 패널 실패율들이 감소하고, 전력 효율이 증가한다. 특정 양태들에서, 기법들은 명령 모드에서 동작가능한 디스플레이 패널들을 갖는 디지털 디바이스들에 적용가능하다. 특정 양태들에서, 추가로, DSI 클록 캘리브레이션(calibration) 방법들에 비해, 개시된 기법들은 DSI 비트 클록에 의존하지 않는다. 예를 들어, 일부 디스플레이 경로는 DDIC 비트 클록 캘리브레이션을 사용하여 DDIC 클록 생성기를 구성하고 고정된 DSI 비트 클록을 설정할 수도 있다. 이러한 방법은 동적 DSI 비트 클록 특징 및 비용 높은 전력 소비를 을 상실한다. 높은 전력 소비는, 디스플레이 패널이 보다 낮은 초당 프레임 수(frames-per-second; FPS)로 구성될 때 더 중요할 수도 있다. 따라서, DSI 비트 클록 캘리브레이션 방법은 UI 평활도의 부족을 겪을 수도 있다. 특정 양태들에서, 개시된 기법들은 DSI 비트 클록 교정 방법의 단점들을 극복한다 - 기법들은 RF(Radio Frequency)에 대한 동적 DSI 비트 클록 조정과 호환가능하고, 전력을 절약하며, FPS 스위칭과 호환가능하고, 필요한 경우 이미지 데이터 전송 레이트를 부스팅할 수 있어(즉, 이미지 데이터 전송 시간을 감소시킬 수 있음), 평활한 UI 경험을 초래한다.
시스템들, 장치들, 컴퓨터 프로그램 제품들, 및 방법들의 다양한 양태들은 첨부된 도면을 참조하여 이하에 보다 충분하게 설명된다. 그러나, 본 개시는 많은 상이한 형태들로 구현될 수도 있고 본 개시의 전반에 걸쳐 제시된 임의의 특정 구조 또는 기능으로 한정되는 것으로 해석되지 않아야 한다. 오히려, 이들 양태들이 제공되어 본 개시는 철저하고 완전할 것이고 당업자에게 본 개시의 범위를 충분하게 전달할 것이다. 본 명세서에서의 교시들에 기초하여 당업자는, 본 개시의 다른 양태들과 독립적으로 구현되든 또는 그와 조합하여 구현되든, 본 개시의 범위가 본 명세서에서 개시된 시스템들, 장치들, 컴퓨터 프로그램 제품들, 및 방법들의 임의의 양태를 커버하도록 의도됨을 이해할 것이다. 예를 들어, 본 명세서에서 제시된 임의의 수의 양태들을 사용하여 장치가 구현될 수도 있거나 방법이 실시될 수도 있다. 또한, 본 개시의 범위는 본 명세서에 제시된 본 개시의 다양한 양태들에 더하여 또는 그 외로 다른 구조, 기능성, 또는 구조 및 기능성을 사용하여 실시되는 그러한 장치 또는 방법을 커버하도록 의도된다. 본 명세서에 개시된 임의의 양태는 청구항의 하나 이상의 엘리먼트들에 의해 구현될 수도 있다.
다양한 양태들이 본 명세서에서 설명되지만, 이들 양태들의 많은 변형들 및 치환(permutation)들은 본 개시의 범위 내에 속한다. 본 개시의 양태들의 일부 잠재적인 이익들 및 이점들이 언급되지만, 본 개시의 범위는 특정 이익들, 사용들, 또는 목적들로 한정되도록 의도되지 않는다. 오히려, 본 개시의 양태들은 상이한 무선(wireless) 기술들, 시스템 구성들, 네트워크들, 및 송신 프로토콜들에 폭넓게 적용가능한 것으로 의도되며, 이들 중 일부가 도면들 및 다음의 설명에서 예로서 예시된다. 상세한 설명 및 도면들은 본 개시를 한정하는 것이 아니라 단순히 예시하는 것이며, 본 개시의 범위는 첨부된 청구항들 및 그 등가물들에 의해 정의된다.
다양한 장치들 및 방법들을 참조하여 여러 양태들이 제시된다. 이들 장치 및 방법들은 다양한 블록들, 컴포넌트들, 회로들, 프로세스들, 알고리즘들 등("엘리먼트들"로 총칭됨)에 의해 다음의 상세한 설명에서 설명되며 첨부 도면들에서 예시된다. 이들 엘리먼트들은 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이들의 임의의 조합을 사용하여 구현될 수도 있다. 이러한 엘리먼트들이 하드웨어로서 구현되는지 또는 소프트웨어로서 구현되는지는 전체 시스템에 부과된 설계 제약들 및 특정 애플리케이션에 의존한다.
예로서, 엘리먼트, 또는 엘리먼트의 임의의 부분, 또는 엘리먼트들의 임의의 조합은 (프로세싱 유닛들로도 지칭될 수도 있는) 하나 이상의 프로세서들을 포함하는 "프로세싱 시스템"으로서 구현될 수도 있다. 프로세서들의 예들은, 마이크로프로세서들, 마이크로제어기들, 그래픽 프로세싱 유닛(GPU)들, 범용 GPU(GPGPU)들, 중앙 프로세싱 유닛(CPU)들, 애플리케이션 프로세서들, 디지털 신호 프로세서(DSP)들, RISC(reduced instruction set computing) 프로세서들, 시스템 온 칩(SOC)들, 기저대역 프로세서들, 주문형 집적회로(ASIC)들, 필드 프로그래밍가능 게이트 어레이(FPGA)들, 프로그래밍가능 로직 디바이스(PLD)들, 스테이트 머신들, 게이티드 로직, 이산 하드웨어 회로들, 및 본 개시 전반에 걸쳐 설명된 다양한 기능성을 수행하도록 구성된 다른 적합한 하드웨어를 포함한다.
프로세싱 시스템에서의 하나 이상의 프로세서들이 소프트웨어를 실행할 수도 있다. 소프트웨어는 소프트웨어, 펌웨어, 미들웨어, 마이크로코드, 하드웨어 기술 언어, 또는 다른 것으로 지칭되든지 간에, 명령들, 명령 세트들, 코드, 코드 세그먼트들, 프로그램 코드, 프로그램들, 서브프로그램들, 소프트웨어 컴포넌트들, 애플리케이션들, 소프트웨어 애플리케이션들, 소프트웨어 패키지들, 루틴들, 서브루틴들, 오브젝트들, 실행물(executable)들, 실행의 스레드들, 절차들, 기능들 등을 의미하는 것으로 폭넓게 해석될 수 있다. 애플리케이션이라는 용어는 소프트웨어를 지칭할 수도 있다. 본 명세서에서 설명된 바와 같이, 하나 이상의 기법들은 하나 이상의 기능들을 수행하도록 구성되는 애플리케이션, 즉 소프트웨어를 지칭할 수도 있다. 그러한 예들에서, 애플리케이션은 메모리, 예를 들어 프로세서의 온 칩(on-chip) 메모리, 시스템 메모리, 또는 임의의 다른 메모리 상에 저장될 수도 있다.
프로세서와 같은, 본 명세서에 설명된 하드웨어는 애플리케이션을 실행하도록 구성될 수도 있다. 예를 들어 애플리케이션은, 하드웨어에 의해 실행될 때 하드웨어로 하여금 본 명세서에서 설명된 하나 이상의 기법들을 수행하게 하는 코드를 포함하는 것으로 설명될 수도 있다. 일 예로, 하드웨어는 메모리로부터의 코드에 액세스하고 메모리로부터의 액세스된 코드를 실행하여 본 명세서에서 설명된 하나 이상의 기법들을 수행할 수도 있다. 일부 예들에서, 본 개시에서 컴포넌트들은 식별된다. 그러한 예들에서, 컴포넌트들은 하드웨어, 소프트웨어, 또는 이들의 조합일 수도 있다. 컴포넌트들은 별개의 컴포넌트들 또는 단일 컴포넌트의 서브컴포넌트들일 수도 있다.
이에 따라, 본 명세서에 설명된 하나 이상의 예들에서, 설명된 기능들은 하드웨어, 소프트웨어, 또는 이들의 임의의 조합에서 구현될 수도 있다. 소프트웨어에서 구현되는 경우, 기능들은 컴퓨터 판독가능 매체 상에 하나 이상의 명령 또는 코드로서 저장되거나 또는 인코딩될 수도 있다. 컴퓨터 판독가능 매체들은 컴퓨터 저장 매체들을 포함한다. 저장 매체들은 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능한 매체들일 수도 있다. 제한이 아닌 예로서, 이러한 컴퓨터 판독가능 매체들은 랜덤 액세스 메모리(RAM), 판독전용 메모리(ROM), EEPROM(electrically erasable programmable ROM), 광학 디스크 스토리지, 자기 디스크 스토리지, 다른 자기 저장 디바이스들, 상기 언급된 타입들의 컴퓨터 판독가능 매체들의 조합, 또는 컴퓨터에 의해 액세스될 수 있는 명령들 또는 데이터 구조들의 형태로 컴퓨터 실행가능 코드를 저장하는데 사용될 수 있는 임의의 다른 매체를 포함할 수 있다.
본 명세서에 사용된 바와 같이, 용어 "콘텐츠"의 예들은 "그래픽 콘텐츠", "이미지"를 지칭할 수도 있으며, 그 역 또한 마찬가지이다. 이는, 용어들이 형용사, 명사 또는 다른 품사들로서 사용되고 있는지에 관계없이 참이다. 일부 예들에서, 본 명세서에서 사용되는 바와 같이, 용어 "그래픽 콘텐츠"는 그래픽 프로세싱 파이프라인의 하나 이상의 프로세스들에 의해 생성된 콘텐츠를 지칭할 수도 있다. 일부 예들에서, 본 명세서에서 사용되는 바와 같이, 용어 "그래픽 콘텐츠"는 그래픽 프로세싱을 수행하도록 구성된 프로세싱 유닛에 의해 생성된 콘텐츠를 지칭할 수도 있다. 일부 예들에서, 본 명세서에서 사용되는 바와 같이, 용어 "그래픽 콘텐츠"는 그래픽 프로세싱 유닛에 의해 생성된 콘텐츠를 지칭할 수도 있다.
일부 예들에서, 본 명세서에서 사용되는 바와 같이, 용어 "디스플레이 콘텐츠"는 디스플레 프로세싱을 수행하도록 구성된 프로세싱 유닛에 의해 생성된 콘텐츠를 지칭할 수도 있다. 일부 예들에서, 본 명세서에서 사용되는 바와 같이, 용어 "디스플레이 콘텐츠"는 디스플레이 프로세싱 유닛에 의해 생성된 콘텐츠를 지칭할 수도 있다. 그래픽 콘텐츠는 디스플레이 콘텐츠가 되도록 프로세싱될 수도 있다. 예를 들어, 그래픽 프로세싱 유닛은 프레임과 같은 그래픽 콘텐츠를 버퍼(프레임버퍼로 지칭될 수도 있음)에 출력할 수도 있다. 디스플레이 프로세싱 유닛은 버퍼로부터의 하나 이상의 프레임들과 같은 그래픽 콘텐츠를 판독하고, 그에 대해 하나 이상의 디스플레이 프로세싱 기법들을 수행하여 디스플레이 콘텐츠를 생성할 수도 있다. 예를 들어, 디스플레이 프로세싱 유닛은 프레임을 생성하기 위해 하나 이상의 렌더링된 레이어들에 대해 합성(composition)을 수행하도록 구성될 수도 있다.
다른 예로서, 디스플레이 프로세싱 유닛은 둘 이상의 레이어들을 함께 단일 프레임으로 합성(composing), 블렌딩, 또는 달리 결합하도록 구성될 수도 있다. 디스플레이 프로세싱 유닛은 프레임에 대해 스케일링, 예컨대 업스케일링 또는 다운스케일링을 수행하도록 구성될 수도 있다. 일부 예들에서, 프레임은 계층을 지칭할 수도 있다. 다른 예들에서, 프레임은 프레임을 형성하도록 이미 함께 블렌딩된 둘 이상의 계층들을 지칭할 수도 있으며, 즉 프레임은 둘 이상의 계층들을 포함하고, 둘 이상의 계층들을 포함하는 프레임이 후속적으로 블렌딩될 수도 있다.
도 1은, 본 개시의 하나 이상의 기법들에 따른, 이미지 데이터 전송 시간(140)을 컴퓨팅하고 컴퓨팅된 이미지 데이터 전송 시간(140)을 지원하도록 디스플레이 경로(138)를 구성하도록 구성된 예시적인 컴퓨팅 디바이스(104)를 포함하는 예시적인 시스템(100)을 도시하는 블록도이다. 컴퓨팅 디바이스(104)는 본 명세서에 설명된 다양한 기능들을 수행하기 위한 하나 이상의 컴포넌트들 또는 회로들을 포함할 수도 있다. 일부 예들에서, 컴퓨팅 디바이스(104)의 하나 이상의 컴포넌트들은 SOC의 컴포넌트들일 수도 있다. 컴퓨팅 디바이스(104)는 본 개시의 하나 이상의 기법들을 수행하도록 구성된 하나 이상의 컴포넌트들을 포함할 수도 있다. 도시된 예에서, 컴퓨팅 디바이스(104)는 프로세서(120) 및 시스템 메모리(124)를 포함할 수도 있다.
일부 예들에서, 컴퓨팅 디바이스(104)는 다수의 추가적인 또는 대안적인 컴포넌트들, 예를 들어 통신 인터페이스(126), 트랜시버(132), 수신기(128), 송신기(130), 디스플레이 프로세서(127), 및 디스플레이 클라이언트(131)를 포함할 수 있다. 디스플레이 클라이언트(131)에 대한 언급은 하나 이상의 디스플레이들을 지칭할 수도 있다. 예를 들어, 디스플레이 클라이언트(131)는 단일의 디스플레이 또는 다수의 디스플레이들을 포함할 수도 있다. 디스플레이 클라이언트(131)는 제1 디스플레이 (패널) 및 제2 디스플레이 (패널), 또는 폴더블 또는 분리형 디스플레이를 포함할 수도 있다. 다른 예들에서, 그래픽 프로세싱의 결과들은 디바이스 상에 디스플레이되지 않을 수도 있어, 예를 들어 제1 및 제2 디스플레이들은 그것 상에서의 제시를 위한 어떠한 프레임들도 수신하지 않을 수도 있다. 대신에, 프레임들 또는 그래픽 프로세싱 결과들은 다른 디바이스로 전송될 수도 있다. 일부 양태들에서, 이는 스플릿 렌더링(split-rendering)으로 지칭될 수 있다.
디스플레이 클라이언트(131)는 프로세서(120) 및/또는 디스플레이 프로세서(127)로부터 이미지 데이터를 수신할 수도 있고 그에 의해 제어될 수도 있다. 프로세서(120)는 내부 메모리(121)를 포함할 수도 있다. 프로세서(120)는 그래픽 프로세싱 파이프라인(107)에서와 같은 그래픽 프로세싱을 수행하도록 구성될 수도 있다. 일부 예들에서, 컴퓨팅 디바이스(104)는, 디스플레이 클라이언트(131)에 의한 제시 전에 프로세서(120)에 의해 생성된 하나 이상의 프레임들에 대해 하나 이상의 디스플레이 프로세싱 기법들을 수행하기 위한, 디스플레이 프로세서(127)와 같은, 디스플레이 프로세서 또는 디스플레이 프로세싱 유닛을 포함할 수도 있다. 디스플레이 프로세서(127)는 디스플레이 프로세싱을 수행하도록 구성될 수도 있다. 예를 들어, 디스플레이 프로세서(127)는 프로세서(120)에 의해 생성된 하나 이상의 프레임들에 대해 하나 이상의 디스플레이 프로세싱 기법들을 수행하도록 구성될 수도 있다. 디스플레이 프로세서(127)는, 예를 들어 MIPI DSI (Mobile Industry Processor Interface, Display Serial Interface)와 같은 인터페이스 프로토콜에 따라 이미지 데이터를 디스플레이 클라이언트(131)에 출력할 수도 있다.
디스플레이 클라이언트(131)는 디스플레이 프로세서(127)에 의해 프로세싱된 프레임들을 디스플레이하거나 달리 제시하도록 구성될 수도 있다. 일부 예들에서, 디스플레이 클라이언트(131)는 액정 디스플레이(LCD), 플라즈마 디스플레이, 유기 발광 다이오드(OLED) 디스플레이, 프로젝션 디스플레이 디바이스, 증강 현실 디스플레이 디바이스, 가상 현실 디스플레이 디바이스, 헤드 마운티드 디스플레이, 또는 임의의 다른 타입의 디스플레이 디바이스 중 하나 이상을 포함할 수도 있다.
도 1의 예시된 예에서, 디스플레이 클라이언트(131)는 디스플레이 제어기(133), 버퍼(134), 디스플레이(136), 및 핀(141)을 포함한다. 예시적인 디스플레이(136)는 이미지 데이터를 디스플레이하기 위한 복수의 픽셀 엘리먼트들을 포함한다. 디스플레이 제어기(133)는 디스플레이 드라이버 집적 회로(DDIC)일 수도 있다. 디스플레이 제어기(133)는 디스플레이 프로세서(127)로부터 이미지 데이터를 수신하고 수신된 이미지 데이터를 버퍼(134)에 저장할 수도 있다. 일부 예들에서, 디스플레이 제어기(133)는 버퍼(134)에 저장된 이미지 데이터를 디스플레이(136)에 출력할 수도 있다. 따라서, 버퍼(134)는 디스플레이 클라이언트(131)에 대한 로컬 메모리를 나타낼 수도 있다. 일부 예들에서, 디스플레이 제어기(133)는 디스플레이 프로세서(127)로부터 수신된 이미지 데이터를 디스플레이(136)에 출력할 수도 있다. 일부 양태들에서, 디스플레이 제어기(133)는 디스플레이(136)의 리프레시를 제어하는 디스플레이 패널 내의 제어기이다. 디스플레이 제어기(133)는 수신된 이미지 데이터를 디스플레이하도록 디스플레이(136)를 구동한다.
디스플레이 제어기(133)는, 내부 클록을 사용함에 의해서와 같이, 내부 리프레시 간격(135)을 특정할 수도 있다. 리프레시 간격(135)은 디스플레이 주기(예컨대, 프레임, 리프레시 사이클 등)에 대해 디스플레이(136)를 리프레시하는데 사용되는 시간이다. 예를 들어, 디스플레이(136)는 특정 빈도로 리프레시될 수도 있다. 리프레시 간격(135)은 그 특정 빈도의 역이다. 리프레시 간격(135)은, 디스플레이 클라이언트(131)가 커맨드 모드에서 동작하고 있을 때와 같이, 디스플레이 클라이언트(131)가 동작하고 있을 때 가변적일 수도 있다. 예를 들어, 디스플레이 패널 리프레시 간격(135)은 디스플레이 주기에서 디스플레이 주기로(예컨대, 프레임 대 프레임으로) 변할 수도 있다. 가변성은 디스플레이의 온도, 시간 경과에 따른 사용으로부터의 디스플레이의 에이징 등과 같은 하나 이상의 요인들에 기초할 수도 있다. 이러한 변동은 리프레시 지터로 지칭될 수도 있다.
디스플레이 클라이언트(131)는, 디스플레이 패널 리프레시 간격 표시들(142)을 디스플레이 프로세서(127), 프로세서(120), 또는 양자 모두로 전송하도록 구성된 핀(141)을 포함할 수도 있다. 디스플레이 패널 리프레시 간격 표시(142)는 디스플레이 클라이언트(131)로부터(또는 디스플레이 제어기(133)로부터) 디스플레이 프로세서(127)로 전송된 표시이다. 디스플레이 패널 리프레시 간격 표시(142)는 디스플레이(136)에 대한 디스플레이 패널 리프레시 간격(135)을 표시한다. 표시(142)는, 일련의 펄스들을 포함하는 신호로서, 2 개의 연속적인 펄스들 사이의 시간은 현재 디스플레이 패널 리프레시 간격에 대응하는, 상기 일련의 펄스들을 포함하는 신호; 디스플레이 리프레시 간격을 표시하는 패킷; 일련의 타임스탬프들로서, 2 개의 연속적인 타임스탬프들 사이의 시간은 현재 디스플레이 패널 리프레시 간격에 대응하는, 상기 일련의 타임스탬프들, 셀프-리프레시 타임라인 등 중 하나 이상일 수도 있다. 일부 경우들에서, 디스플레이 패널 리프레시 간격 표시(142)는 TE 신호들로 지칭될 수도 있다.
또한, 상술한 바와 같이, 디스플레이 클라이언트(131)는 MIPI DSI 표준들에 따라 구성될 수도 있다. MIPI DSI 표준은 비디오 모드 및 커맨드 모드를 지원한다. 디스플레이 클라이언트(131)가 비디오 모드에서 동작하고 있는 예들에서, 디스플레이 프로세서(127)는 디스플레이 클라이언트(131)의 그래픽 콘텐츠를 연속적으로 리프레시할 수도 있다. 예를 들어, 전체 그래픽 콘텐츠는 리프레시 사이클마다 (예를 들어, 라인 별로) 리프레시될 수도 있다.
디스플레이 클라이언트(131)가 커맨드 모드에서 동작하고 있는 예들에서, 디스플레이 프로세서(127)는 프레임의 그래픽 콘텐츠를 버퍼(134)에 기입(write)할 수도 있다. 일부 이러한 예들에서, 디스플레이 프로세서(127)는 디스플레이 클라이언트(131)의 그래픽 콘텐츠를 연속적으로 리프레시하지 않을 수도 있다. 대신에, 디스플레이 프로세서(127)는 버퍼(134)에서의 그래픽 콘텐츠의 렌더링 및 소비를 조정하는데 수직 동기화(Vsync) 펄스를 사용할 수도 있다. 예를 들어, Vsync 펄스가 생성될 때, 디스플레이 프로세서(127)는 새로운 그래픽 콘텐츠를 버퍼(134)에 출력할 수도 있다. 따라서, Vsync 펄스의 생성은 버퍼(134)에서의 현재 그래픽 콘텐츠가 언제 렌더링되었는지를 표시할 수도 있다.
명령 모드에서 동작할 때, 디스플레이 프로세서(127)는 이미지 데이터 전송 시간(140)을 결정하며, 이는 프레임 전송 시간으로도 지칭될 수 있다. 이미지 데이터 전송 시간(140)은, 프레임과 같은 이미지 데이터를 디스플레이 경로(138) 상에서 디스플레이 프로세서(127)로부터 디스플레이 클라이언트(131)로 전송하기 위한 시간을 포함한다. 이미지 데이터 전송 시간(140)은, (예를 들어, 프로세서(120)에 의해) 이미지 데이터를 렌더링하기 위한 시간 및 (예를 들어, 디스플레이 프로세서(127)에 의해) 이미지 데이터를 합성하기 위한 시간으로부터 별개일 수도 있다. 특정 양태들에서, 디스플레이 프로세서(127)는 이미지 데이터 전송 시간(140)을 계산하도록 구성된다.
디스플레이 경로(138)는 컴퓨팅 디바이스(예를 들어, 컴퓨팅 디바이스(104))의 프로세서(예를 들어, 디스플레이 프로세서(127) 또는 프로세서(120))와 디스플레이 패널(예를 들어, 디스플레이 클라이언트(131)의 디스플레이 제어기(132)와 같은, 디스플레이 클라이언트(131)) 사이의 경로이다. 디스플레이 경로(138)는 데이터 링크, 버스, DSI(display serial interface), 네트워크 온 칩(NOC), 시스템 메모리(예를 들어, DDR 메모리와 같은 시스템 메모리(124)) 등 중 하나 이상과 같은 하나 이상의 컴포넌트들을 포함할 수도 있다. 예를 들어, 프로세서(120) 또는 디스플레이 프로세서(127)는 시스템 메모리(124) (또는 존재하는 경우, 디스플레이 프로세서(127) 내의 전용 메모리)로부터 이미지 데이터(예컨대, 비디오, 정지 이미지, 프레임 등에 대응함)를 검색(retrieve)하고, 디스플레이 경로(138)를 사용하여 이미지 데이터를 디스플레이 클라이언트(131)로 전송할 수도 있다.
디스플레이 프로세서(127)는 이미지 데이터 전송 시간(140)을 지원하도록 디스플레이 경로(138)의 하나 이상의 컴포넌트들을 구성할 수도 있다. 특정 양태들에서, 디스플레이 프로세서(127)는 이미지 데이터 전송 시간(140)에 기초하여 이미지 데이터를 렌더링하기 위한 시간 및/또는 이미지 데이터를 합성하기 위한 시간을 제어한다. 예를 들어, 이미지 데이터는 각각의 디스플레이 패널 리프레시 간격(135)에 대해 새로운 이미지 데이터가 수신되는 것을 허용하도록 적합한 지속기간 내에 렌더링, 합성 및 전송될 필요가 있을 수도 있다. 일부 양태들에서, 프로세서(120)는 각각의 디스플레이 경로(즉, 프로세서(120)로부터 디스플레이 클라이언트(131)까지)를 위한 이미지 데이터 전송 시간(140)을 결정하기 위해 프로세서(127)와 동시에 또는 그를 대신하여 동작할 수도 있다. 예를 들어, 디스플레이 프로세서(127)가 하나 이상의 컴포넌트들을 구성할 때, 디스플레이 프로세서(127)는 컴퓨팅된 이미지 데이터 전송 시간과 사전에 컴퓨팅된 이미지 데이터 전송 시간 사이의 차이가 임계치를 초과할 때 상기 하나 이상의 컴포넌트들의 설정들을 조정할 수도 있다. 디스플레이 프로세서(127)는 차이가 임계치를 초과하지 않을 때 상기 하나 이상의 컴포넌트들의 설정들을 조정하는 것을 억제할 수도 있다. 이는, 불필요한 전력 소비를 야기할 수도 있는, 설정들이 지속적으로 변경되지 않는 것을 보장하는데 도움이 될 수도 있다.
일부 경우들에서, 디스플레이 프로세서(127)는 특정 이미지 데이터 전송 시간(140)을 지원하도록 시스템 메모리, 데이터 링크, 버스, DSI, NOC, 컴퓨팅 디바이스(104)의 다른 리소스들 등 중 하나 이상의 설정들을 구성함으로써, 디스플레이 경로(138)를 구성할 수도 있다. 더 짧은 이미지 데이터 전송 시간(140)을 지원하기 위해, 디스플레이 프로세서(127)는 컴퓨팅 디바이스(104)에서 더 높은 전력 소비를 야기하는 설정들로 디스플레이 경로(138)를 구성하여, 예컨대 디스플레이 프로세서(127)와 디스플레이(136) 사이에서 이미지 데이터를 더 빠르게 전송할 수도 있다(즉, 더 높은 전송 레이트 및 대응하는 더 짧은 이미지 데이터 전송 시간(140)).
유사하게, 더 긴 이미지 데이터 전송 시간을 지원하기 위해, 디스플레이 프로세서(127)는 컴퓨팅 디바이스(104)에서 더 낮은 전력 소비를 야기하는 설정들로 디스플레이 경로(138)를 구성하여, 예컨대 디스플레이 프로세서(127)와 디스플레이 패널(136) 사이에서 이미지 데이터를 더 느리게 전송할 수도 있다(즉, 더 낮은 전송 레이트 및 대응하는 더 긴 이미지 데이터 전송 시간(104)). 더욱이, 디스플레이 경로가 지원할 수 있는 한계 또는 임계 이미지 데이터 전송 시간이 있을 수도 있으며, 이는 디스플레이 경로(138)가 임계치보다 빠른 레이트로, 또는 임계 이미지 데이터 전송 시간보다 작은 이미지 데이터 전송 시간(140) 내에, 이미지 데이터를 전송할 수 없음을 의미한다.
특정 양태들에서, 디스플레이 프로세서(127)는 디스플레이 경로(138)가 컴퓨팅된 이미지 데이터 전송 시간(140)을 지원할 수 있는지를 결정할 수도 있다. 디스플레이 경로(138)가 컴퓨팅된 이미지 데이터 전송 시간(140)을 지원할 수 없는 경우, 디스플레이 프로세서(127)는 (리프레시 간격(135)을 연장하는 것에 대응하는) 리프레시 비율을 감소시키도록 디스플레이 클라이언트(131)에게 표시하는 표시를 디스플레이 클라이언트(131)로 전송할 수도 있다.
특정 양태들에서, 디스플레이 클라이언트(131)는 디스플레이 클라이언트(131)의 디스플레이 제어기(133)의 타이밍 엔진(예를 들어, 클록 회로 등)에 기초하여 디스플레이(136)를 자율적으로 리프레시하도록 구성된다. 예를 들어, 디스플레이 클라이언트(131)는 명령 모드에서 작동하도록 구성될 수도 있으며 여기서, 디스플레이(136)는 디스플레이 제어기(133)에 의해 생성된 셀프-리프레시 타임라인/신호에 기초하여 자율적으로 리프레시한다. 따라서, 명령 모드에서, 디스플레이 클라이언트(131)는 디스플레이(136)에 대해 특정적인 셀프-리프레시 타임라인에 따라 디스플레이(136)를 셀프-리프레시한다. 이는, 디스플레이 클라이언트가 비디오 모드에서 작동할 때와 대조적일 수도 있다. 비디오 모드에서, 디스플레이 제어기는 디스플레이 프로세서(127)로부터 리프레시 타임라인/신호를 수신하고 디스플레이 프로세서(127)로부터 수신된 리프레시 신호에 기초하여 디스플레이(136)를 리프레시할 수도 있다.
시스템 메모리(124)와 같은 프로세서(120) 외부의 메모리는 프로세서(120)에 액세스가능할 수도 있다. 예를 들어, 프로세서(120)는 시스템 메모리(124)와 같은 외부 메모리로부터 판독 및/또는 그에 기록하도록 구성될 수도 있다. 프로세서(120)는 버스를 통해 시스템 메모리(124)에 통신가능하게 커플링될 수도 있다. 일부 예들에서, 프로세서(120) 및 시스템 메모리(124)는 버스 또는 상이한 커넥션을 통해 서로 통신가능하게 커플링될 수도 있다.
일부 예들에서, 컴퓨팅 디바이스(104)는 시스템 메모리(124) 및/또는 통신 인터페이스(126)와 같은 임의의 소스로부터 그래픽 및/또는 디스플레이 콘텐츠를 수신하도록 구성된 콘텐츠 인코더/디코더를 포함할 수도 있다는 것이 인식되어야 한다. 시스템 메모리(124)는 수신된 인코딩된 또는 디코딩된 콘텐츠를 저장하도록 구성될 수도 있다. 일부 예들에서, 콘텐츠 인코더/디코더는, 예를 들어 시스템 메모리(124) 및/또는 통신 인터페이스(126)로부터, 인코딩된 또는 디코딩된 콘텐츠를 인코딩된 픽셀 데이터의 형태로 수신하도록 구성될 수도 있다. 일부 예들에서, 콘텐츠 인코더/디코더는 임의의 콘텐츠를 인코딩 또는 디코딩하도록 구성될 수도 있다.
내부 메모리(121) 또는 시스템 메모리(124)는 하나 이상의 휘발성 또는 비휘발성 메모리들 또는 저장 디바이스들을 포함할 수도 있다. 일부 예들에서, 내부 메모리(121) 또는 시스템 메모리(124)는 RAM, SRAM, DRAM, EPROM(erasable programmable ROM), EEPROM(electrically erasable programmable ROM), 플래시 메모리, 자기 데이터 매체 또는 광학 저장 매체, 또는 임의의 다른 타입의 메모리를 포함할 수도 있다.
내부 메모리(121) 또는 시스템 메모리(124)는 일부 예들에 따른 비일시적 저장 매체일 수도 있다. 용어 "비일시적(non-transitory)"은, 저장 매체가 캐리어파(carrier wave) 또는 전파된 신호(propagated signal)에서 구현되지 않는다는 것을 나타낼 수도 있다. 그러나, 용어 "비일시적"은 내부 메모리(121) 또는 시스템 메모리(124)가 이동가능하지 않음을 또는 그의 콘텐츠들이 정적임을 의미하는 것으로 해석되지 않아야 한다. 일 예로서, 시스템 메모리(124)는 컴퓨팅 디바이스(104)로부터 제거되고 다른 디바이스로 이동될 수도 있다. 다른 예로서, 시스템 메모리(124)는 컴퓨팅 디바이스(104)로부터 제거가능하지 않을 수도 있다.
프로세서(120)는 중앙 프로세싱 유닛(CPU), 그래픽 프로세싱 유닛(GPU), 범용 GPU(GPGPU), 또는 그래픽 프로세싱을 수행하도록 구성될 수도 있는 임의의 다른 프로세싱 유닛일 수도 있다. 일부 예들에서, 프로세서(120)는 컴퓨팅 디바이스(104)의 마더보드에 통합될 수도 있다. 일부 예들에서, 프로세서(120)는 컴퓨팅 디바이스(104)의 마더보드 내의 포트에 설치되는 그래픽 카드 상에 존재할 수도 있거나, 그렇지 않으면 컴퓨팅 디바이스(104)와 상호동작하도록 구성된 주변 디바이스 내에 통합될 수도 있다. 프로세서(120)는 하나 이상의 마이크로프로세서들, GPU들, 주문형 집적회로(ASIC)들, 필드 프로그래밍가능 로직 어레이(FPGA)들, 산술 논리 유닛(ALU)들, 디지털 신호 프로세서(DSP)들, 이산 로직, 소프트웨어, 하드웨어, 펌웨어, 다른 등가의 집적 또는 이산 로직 회로부, 또는 이들의 임의의 조합과 같은 하나 이상의 프로세서들을 포함할 수도 있다. 기법들이 소프트웨어에서 부분적으로 구현되면, 프로세서(120)는 적합한 비일시적 컴퓨터 판독가능 저장 매체, 예컨대 내부 메모리(121)에 소프트웨어를 위한 명령들을 저장할 수도 있고, 본 개시의 기법들을 수행하도록 하나 이상의 프로세서들을 사용하여 하드웨어에서 명령들을 실행할 수도 있다. 하드웨어, 소프트웨어, 하드웨어와 소프트웨어의 조합 등을 포함하는 전술한 것들 중 임의의 것은 하나 이상의 프로세서들인 것으로 고려될 수도 있다. 일부 양태들에서, 프로세서(120)는 디스플레이 프로세서(127)를 포함하거나 그와 통합될 수도 있다.
일부 양태들에서, 시스템(100)은 통신 인터페이스(126)를 포함할 수 있다. 통신 인터페이스(126)는 수신기(128) 및 송신기(130)를 포함할 수도 있다. 수신기(128)는 컴퓨팅 디바이스(104)와 관련하여 본 명세서에 설명된 임의의 수신 기능을 수행하도록 구성될 수도 있다. 추가적으로, 수신기(128)는 정보, 예를 들어 눈 또는 머리 포지션 정보, 렌더링 커맨드들, 또는 위치 정보를 다른 디바이스로부터 수신하도록 구성될 수도 있다. 송신기(130)는 컴퓨팅 디바이스(104)와 관련하여 본 명세서에 설명된 임의의 송신 기능을 수행하도록 구성될 수도 있다. 예를 들어, 송신기(130)는 콘텐츠에 대한 요청을 포함할 수도 있는 정보를 다른 디바이스로 송신하도록 구성될 수도 있다. 수신기(128) 및 송신기(130)는 트랜시버(132)에 결합될 수도 있다. 이러한 예들에서, 트랜시버 (132)는 컴퓨팅 디바이스(104)에 대하여 본 명세서에 설명된 임의의 수신 기능 및/또는 송신 기능을 수행하도록 구성될 수도 있다.
일부 예들에서, 디스플레이 클라이언트(131)를 통한 디스플레이를 위한 프로세서(120)로부터의 그래픽 콘텐츠는 정적일 수도 있거나 변할 수도 있다. 따라서, 디스플레이 프로세서(127)는 디스플레이 클라이언트(131)를 통해 디스플레이되는 그래픽 콘텐츠를 주기적으로 리프레시할 수도 있다. 예를 들어, 디스플레이 프로세서(127)는 시스템 메모리(124)로부터 그래픽 콘텐츠를 주기적으로 검색할 수도 있으며, 여기서 그래픽 콘텐츠는 그래픽 콘텐츠를 시스템 메모리(124)에 출력하는 애플리케이션 (및/또는 프로세서(120))의 실행에 의해 업데이트되었을 수도 있다.
특정 양태들에서, 디스플레이(136)가 디스플레이 클라이언트(131) 내에 도시되었지만, 디스플레이(136) 또는 디스플레이 클라이언트(131)는 둘 이상의 디스플레이 패널들을 지칭할 수도 있다. 일부 경우들에서, 디스플레이 클라이언트(131)와 유사한 둘 이상의 디스플레이 클라이언트들은 유사하게 디스플레이 프로세서(127), 프로세서(120), 또는 양자 모두에 접속될 수도 있다.
도 1에 도시된 바와 같이, 특정 양태들에서, 디스플레이 프로세서(127)(디스플레이 프로세싱 유닛(DPU)으로도 지칭됨)는 디스플레이 클라이언트(131)의 기능들을 동작하도록 구성될 수도 있다. 예를 들어, 특정 양태들에서, 디스플레이 프로세서(127)는, 프레임에 대응하는 것과 같은 복수의 코드 워드(code word)들을 디스플레이 제어기(133)에 출력하도록 구성된다. 각각의 코드 워드는 디지털 도메인에서 이진(binary) 수로 표현될 수도 있다. 각각의 코드 워드는 디스플레이(136)의 픽셀(예컨대, 적색, 녹색, 청색, 백색 등)에 대응할 수도 있다.
디스플레이 제어기(133)는 디스플레이 프로세서(127)로부터 수신된 코드 워드들을 디스플레이(136)의 픽셀들을 구동하는데 사용되는 아날로그 신호들로 변환하도록 구성될 수도 있다. 특정 양태들에서, 픽셀에 대응하는 각각의 코드 워드에 대해, 디스플레이 제어기(133)는 픽셀을 특정 밝기(brightness) 레벨로 구동하는 아날로그 신호(들)로 코드 워드를 변환하도록 구성된다. 따라서, 특정 양태들에서, 코드 워드 및/또는 아날로그 신호(들)는 픽셀에 대한 밝기 레벨에 대응한다.
특정 양태들에서, 프로세서(120), 디스플레이 프로세서 (127), 또는 양자 모두는 디스플레이 클라이언트(131)로부터 디스플레이 패널 리프레시 간격 표시(142)를 수신하도록 구성될 수도 있다. 디스플레이 패널 리프레시 간격 표시(142)는 디스플레이 패널(136)의 디스플레이 주기의 시간 지속기간에 대응하는 디스플레이 패널 리프레시 간격(135)을 표시한다. 디스플레이 패널(136)은 각각의 디스플레이 주기를 리프레시하도록 구성된다. 이미지 데이터 전송 시간(140)은 디스플레이 패널 리프레시 간격(135)에 기초하여 컴퓨팅될 수도 있다. 디스플레이 프로세서(127)는 컴퓨팅된 이미지 데이터 전송 시간(140)을 지원하도록 디스플레이 경로(138)의 하나 이상의 컴포넌트들을 구성한다.
일부 경우들에서, 디스플레이 프로세서(127)는 디스플레이 클라이언트(131)의 복수의 디스플레이 주기들에 대응하는 디스플레이 클라이언트(131)의 복수의 디스플레이 패널 리프레시 간격들(135)을 표시하는 하나 이상의 디스플레이 패널 리프레시 간격 표시들(142)을 수신한다. 이와 같이, 이미지 데이터 전송 시간(140)을 컴퓨팅하는 것은, 복수의 디스플레이 패널 리프레시 간격들(135)에 시간 필터(temporal filter)를 적용하여, 필터링된 디스플레이 패널 리프레시 간격(도시되지 않음)을 생성하는 것 및 필터링된 디스플레이 패널 리프레시 간격에 기초하여 이미지 데이터 전송 시간(140)을 컴퓨팅하는 것을 포함할 수도 있다. 예를 들어, 시간 필터는 필터링된 디스플레이 패널 리프레시 간격을 복수의 디스플레이 패널 리프레시 간격들의 평균, 최빈값(mode), 중앙값(median), 최소값 또는 최대값 중 하나로서 컴퓨팅할 수 있다. 특정 양태들에서, 필터링된 디스플레이 패널 리프레시 간격에 기초하여 이미지 데이터 전송 시간(140)을 컴퓨팅하는 것은, 필터링된 디스플레이 패널 리프레시 간격 마이너스 디스플레이 패널 상에의 이미지 데이터의 디스플레이를 제어하기 위한 이미지 데이터 제어 오버헤드 시간에 기초하여 이미지 데이터 전송 시간(140)을 컴퓨팅하는 것을 포함한다.
일부 경우들에서, 이미지 데이터 전송 시간(140)은 디스플레이(136) 상에서의 이미지 데이터의 디스플레이를 제어하기 위한 이미지 데이터 제어 오버헤드 시간에 기초하여 컴퓨팅될 수도 있다. 이미지 데이터 제어 오버헤드 시간은 고정될 수도 있다. 예를 들어, 이미지 데이터 전송 시간은 디스플레이 패널 리프레시 간격(135) 마이너스 이미지 데이터 제어 오버헤드 시간에 기초하여 컴퓨팅될 수도 있다. 이미지 데이터 제어 오버헤드 시간은, 단일 디스플레이 주기 동안 디스플레이(136)에서의 이미지 데이터의 디스플레이를 제어하기 위한 오버헤드를 위해 컴퓨팅 디바이스(104)에 의해 할당된 시간이다. 예를 들어, 이미지 데이터 제어 오버헤드 시간은 소프트웨어 제어 지연을 포함한다. 일부 양태들에서, 이미지 데이터 제어 오버헤드 시간의 값은, 예를 들어 주어진 하드웨어 구성에 대해 동일한 소프트웨어 제어를 실행할 때, 일정하거나 고정된다.
본 명세서에서 설명된 바와 같이, 컴퓨팅 디바이스(104)와 같은 디바이스는 본 명세서에서 설명된 하나 이상의 기법들을 수행하도록 구성된 임의의 디바이스, 장치 또는 시스템을 지칭할 수도 있다. 예를 들어, 디바이스는 서버, 기지국, 사용자 장비, 클라이언트 디바이스, 스테이션, 액세스 포인트, 컴퓨터, 예를 들어 개인용 컴퓨터, 데스크톱 컴퓨터, 랩톱 컴퓨터, 태블릿 컴퓨터, 컴퓨터 워크스테이션, 또는 메인프레임 컴퓨터, 최종 제품(end product), 장치, 전화기, 스마트폰, 서버, 비디오 게임 플랫폼 또는 콘솔, 핸드헬드 디바이스, 예를 들어 휴대용 비디오 게임 디바이스 또는 PDA(personal digital assistant), 웨어러블 컴퓨팅 디바이스, 예를 들어 스마트 워치, 증강 현실 디바이스, 또는 가상 현실 디바이스, 비웨어러블(non-wearable) 디바이스, 디스플레이 또는 디스플레이 디바이스, 텔레비전, 텔레비전 셋톱 박스, 중간 네트워크 디바이스, 디지털 미디어 플레이어, 비디오 스트리밍 디바이스, 콘텐츠 스트리밍 디바이스, 인카(in-car) 컴퓨터, 임의의 모바일 디바이스, 그래픽 콘텐츠를 생성하도록 구성된 임의의 디바이스, 또는 본 명세서에 설명된 하나 이상의 기법들을 수행하도록 구성된 임의의 디바이스일 수도 있다. 본 명세서에서의 프로세스들은 특정 컴포넌트(예를 들어, GPU)에 의해 수행되는 것으로 설명될 수도 있지만, 추가 실시예들에서, 개시된 실시예들과 일치하는, 다른 컴포넌트들(예를 들어, CPU)을 사용하여 수행될 수 있다.
도 2는, 본 개시의 하나 이상의 기법들에 따른, 디스플레이 패널 리프레시 간격들의 예시적인 리프레시 타임라인(200)을 예시한다. 예시적인 리프레시 타임라인(200)은 (도 1의 디스플레이(136)와 같은) 디스플레이를 리프레시하는데 사용되는 신호를 제시한다. 리프레시 타임라인(200)은 일련의 펄스들(210)을 포함하며, 이 펄스들은 시작(예를 들어, 각각의 펄스(210)는 t 1 에서의 상승 에지와 같은 상승 에지를 가짐)하고 종료(예를 들어, 각각의 펄스(210)는 t 3 에서의 트레일링 에지와 같은 트레일링 에지를 가짐)한다. 또한, 도시된 바와 같은 P i 및 P i+1 와 같은 펄스들 사이의 시간 주기 P가 존재할 수도 있으며, 여기서 i 는 1부터 1 보다 큰 임의의 정수까지의 펄스(210) 중 하나의 라벨 또는 인덱스이다. 보다 일반적인 용어로는, 디스플레이 주기 P는 펄스의 시간 지속기간 플러스 펄스들 사이의 시간 주기일 수도 있다. 디스플레이 주기의 지속기간은, 도 1의 리프레시 간격(135)과 같은 디스플레이 패널 리프레시 간격이다. 특정 양태들에서, 리프레시 타임라인(200)은 디스플레이 패널 리프레시 간격 표시(142)로서 사용될 수도 있는 동기화 신호(예컨대, 수직 동기화(vsync) 신호)에 대응한다.
일부 양태들에서, P i 및 P i+1 은 일정한 빈도의 동기화 신호들을 제공하기 위해 동일할 것으로 요구된다. 그러나, 실제로는, P i 및 P i+1 은 종종 상이하다 (그러나 제조된 바와 같은 특정한 통계적으로 제어된 변동들 이내임). 위에서 논의된 바와 같이, 고온, 에이징, 및 다른 하드웨어 변화들은 디스플레이 주기 P를 추가로 변경하여, P i ≠ P i+1 , 및/또는 과도한 차이 변동들을 초래할 것이다. 특정한 맥락들에서, 디스플레이 패널의 셀프-리프레시 빈도(즉, 주기성의 역)에서의 변동은, 품질 제어에 따라 ±2%, ±5%, 또는 다른 범위들과 같은 값을 갖는 TE 지터로 지칭될 수도 있다. 상기 범위는 통상적인 온도 범위에 대한 디스플레이 패널 통상값으로 지칭될 수도 있다. 이러한 범위를 확대하기 위해 안전 마진이 부과될 수도 있다. 예를 들어, 디스플레이 패널이 ±2%로 예상 TE 지터를 갖는 경우, 디스플레이 패널 제조자는 예상 변동을 ±4% 이상으로 설정할 수도 있고, 예상 변동 값에 기초하여 실패율 또는 준수율(compliance rate)을 평가할 수도 있다.
예를 들어, 120 Hz의 셀프-리프레시 비율 및 ±2%의 예상 TE 지터를 갖는 디스플레이 패널이 주어지면, 예상 변동은 ±4%로 설정될 수도 있으며, 이는 리프레시 간격이 8.01 ms와 8.67 ms 사이에서 변동한다(1/120*(1±4%)로 결정됨). 이미지 데이터 전송 시간이 충분하지 않을 때 실패가 발생하기 때문에, 더 낮은 값이 취해진다. 0.8 ms 제어 지연 (또는 위에서 논의된 이미지 데이터 제어 오버헤드 시간)이 있다고 가정하면, 이미지 데이터 전송 시간은 최소한 8.01 - 0.8 = 7.21 ms이어야 한다. 디스플레이 경로(예를 들어, 디스플레이 경로(138)) 상의 하나 이상의 컴포넌트들은 이러한 최소 이미지 데이터 전송 시간을 사용하여 조정된 설정들(예를 들어, DPU, DSI, NOC, 또는 DDR에 대한 클록 값들)을 가져야 한다. 그러나 안전 마진에 기초한 이러한 고정된 설정은, 리프레시 간격의 실제 변동이 ±4% 기대값을 초과할 때 실패를 회피하지 못한다.
개시된 기법들은, 예상 변동을 사용하는 대신에, (도 1의 디스플레이 패널 리프레시 간격 표시(142)를 사용하는 것과 같이) 실제의, 변동하는 디스플레이 패널 리프레시 간격을 모니터링하고, 리프레시 간격의 변동이 예상 값을 현저히 초과할 때에도 디스플레이 실패들을 회피하도록 적응적으로 (도 1의 이미지 데이터 전송 시간(140)과 같은) 대응하는 이미지 데이터 전송 시간을 결정한다. 예시적인 동작들이 아래에서 설명된다.
도 3은, 본 개시의 특정 양태들에 따른, 컴퓨팅 디바이스가 컴퓨팅된 이미지 데이터 전송 시간을 지원하도록 디스플레이 경로를 구성하기 위한 예시적인 동작들(300)을 예시한다. 예시적인 동작들(300)은 컴퓨팅 디바이스 또는 컴퓨팅 시스템 상에서 수행될 수도 있다. 일부 실시예들에서, 컴퓨팅 디바이스는 프로세서 및 내장(integral) 디스플레이를 포함하고; 컴퓨팅 시스템은 외부 디스플레이를 포함할 수도 있다(내부 디스플레이 또는 외부 디스플레이 중 어느 하나는 "디스플레이 패널"로 지칭될 수도 있음). 예시적인 동작들(300)은 컴퓨팅 디바이스 또는 컴퓨팅 시스템을 형성하는 다양한 컴포넌트들에 의해 수행될 수도 있지만, 이러한 다양한 컴포넌트들은 멀리 떨어져 있을 수도 있다.
도 3에 도시된 바와 같이, 305에서, 동작(300)은 프로세서에 의해 디스플레이 패널로부터, 디스플레이 패널의 디스플레이 패널 리프레시 간격을 표시하는 디스플레이 패널 리프레시 간격 표시를 수신함으로써 시작된다. 디스플레이 패널의 디스플레이 패널 리프레시 간격은 디스플레이 패널의 디스플레이 주기의 시간 지속기간에 대응한다. 디스플레이 패널은 각각의 디스플레이 주기를 리프레시하도록 구성된다. 예를 들어, 디스플레이 패널 리프레시 간격 표시는, 펄스로 표현되는 TE 신호일 수도 있다. 프로세서는 TE 신호 입력 및 디스플레이 패널 리프레시 간격을 모니터링 및 기록할 수도 있다. 디스플레이 패널 리프레시 간격들은 8.2 ms, 8.3 ms, 7.5 ms, 7.4 ms 등등(즉, 실제 측정들에서의 상수값이 아님)일 수도 있다.
310에서, 디스플레이 패널 리프레시 간격에 기초하여 이미지 데이터 전송 시간이 컴퓨팅된다. 예를 들어, 프로세서는 디스플레이 패널 리프레시 간격들에 시간 필터를 적용하여 예를 들면 7.5 ms와 같은 필터링된 디스플레이 패널 리프레시 간격을 생성할 수도 있다. 이미지 데이터 전송 시간은 필터링된 디스플레이 패널 리프레시 간격에 기초하여 컴퓨팅된다. 시간 필터는 필터링된 디스플레이 패널 리프레시 간격을 복수의 디스플레이 패널 리프레시 간격들의 평균, 최빈값, 중앙값, 최소값 또는 최대값 중 하나로서 컴퓨팅할 수도 있다. 일부 양태들에서 이미지 데이터 전송 시간은, 필터링된 디스플레이 패널 리프레시 간격 마이너스 디스플레이 패널 상에서의 이미지 데이터의 디스플레이를 제어하기 위한 이미지 데이터 제어 오버헤드 시간에 기초하여 컴퓨팅될 수도 있다. 예를 들어, 이미지 데이터 제어 오버헤드 시간은 0.8 ms일 수도 있다. 따라서 이미지 데이터 전송 시간은 6.7 ms이다. 이 전송 시간은 디스플레이 패널의 현재 실제 리프레시 비율을 반영하고, 측정된 실제 리프레시 비율에 기초하여 변할 수도 있다.
315에서, 컴퓨팅된 이미지 데이터 전송 시간을 지원하도록 디스플레이 경로의 하나 이상의 컴포넌트들이 구성된다. 예를 들어, 상기 6.7 ms 이미지 데이터 전송 시간을 계산하기 전에, 기존의 또는 사전의 이미지 데이터 전송 시간은 7.5 ms로 설정될 수도 있고 상기 하나 이상의 컴포넌트들은 그에 따라 구성될 수도 있다. 6.7 ms의 현재 이미지 데이터 전송 시간을 결정할 때, 디스플레이 경로 상에 있는 DPU, DSI, DDR, NOC, 및 다른 것들과 같은 하나 이상의 컴포넌트들의 클록 구성들은 런타임(run time) 동안 업데이트될 수 있다. 이러한 튜닝은 디스플레이 패널 리프레시 간격 표시가 능동적으로 모니터링됨에 따라 계속될 수도 있다.
일부 경우들에서, 하나 이상의 컴포넌트들을 구성하는 것은, 컴퓨팅된 이미지 데이터 전송 시간과 사전에 컴퓨팅된 이미지 데이터 전송 시간 사이의 차이가 임계치를 초과할 때 하나 이상의 컴포넌트들의 설정들을 조정하는 것; 및 그 차이가 임계치를 초과하지 않을 때 하나 이상의 컴포넌트들의 설정들을 조정하는 것을 억제하는 것을 포함한다. 일부 경우들에서, 프로세서는 디스플레이 경로가 컴퓨팅된 이미지 데이터 전송 시간을 지원할 수 있는지를 결정할 수도 있다. 디스플레이 경로가 컴퓨팅된 이미지 데이터 전송 시간을 지원할 수 없을 때, 프로세서는 디스플레이 패널의 리프레시 비율을 감소시키도록 디스플레이 패널에게 표시하는 표시를 디스플레이 패널로 전송할 수도 있다.
일부 구현들에서, 동작들(300)은 프로세서에 의해 제2 디스플레이 패널로부터, 제2 디스플레이 패널의 제2 디스플레이 패널 리프레시 간격을 표시하는 제2 디스플레이 패널 리프레시 간격 표시를 수신하는 것을 더 포함할 수도 있다. 제2 이미지 데이터 전송 시간은, 제2 디스플레이 경로를 따라 프로세서로부터 제2 디스플레이 패널로 이미지 데이터를 전송하기 위해 컴퓨팅될 수도 있다. 하나 이상의 컴포넌트들 중 적어도 하나는 또한 제2 디스플레이 경로의 일부이다. 하나 이상의 컴포넌트들은 또한 제2 이미지 데이터 전송 시간을 지원하도록 구성될 수도 있다. 일부 양태들에서, 이미지 데이터의 렌더링 시간 또는 합성 시간 중 적어도 하나는 컴퓨팅된 이미지 데이터 전송 시간에 기초하여 구성된다.
일 구성에서, 디스플레이 프로세싱을 위한 방법 또는 장치가 제공된다. 장치는 프로세싱 유닛, 디스플레이 프로세서, 디스플레이 프로세싱 유닛(DPU), 그래픽 프로세싱 유닛(GPU), 비디오 프로세서, 또는 디스플레이 프로세싱을 수행할 수 있는 일부 다른 프로세서일 수도 있다. 일부 예들에서, 장치는 컴퓨팅 디바이스(104)내의 프로세서(120)일 수도 있거나, 또는 컴퓨팅 디바이스(104) 또는 다른 디바이스 내의 일부 다른 하드웨어일 수도 있다.
본 개시에 따르면, 용어 "또는"은 문맥이 달리 지시하지 않는 경우 "및/또는"으로서 해석될 수도 있다. 추가적으로, "하나 이상" 또는 "적어도 하나" 등과 같은 문구들이 본 명세서에 개시된 일부 특징들에 대해 사용되었고 다른 특징들에 대해서는 사용되지 않았을 수도 있지만, 그러한 언어가 사용되지 않은 특징들은 문맥이 달리 지시하지 않는 경우 그러한 의미를 암시되게 한 것으로 해석될 수도 있다.
하나 이상의 예들에서, 본 명세서에서 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합에서 구현될 수도 있다. 예를 들어, 용어 "프로세싱 유닛"이 본 개시 전반에 걸쳐 사용되었지만, 그러한 프로세싱 유닛들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합에서 구현될 수도 있다. 임의의 기능, 프로세싱 유닛, 본 명세서에서 설명된 기법, 또는 다른 모듈이 소프트웨어에서 구현되는 경우, 기능, 프로세싱 유닛, 본 명세서에서 설명된 기법, 또는 다른 모듈은 컴퓨터 판독가능 매체 상의 하나 이상의 명령들 또는 코드로서 저장되거나 송신될 수도 있다. 컴퓨터 판독가능 매체들은 한 장소로부터 다른 장소로의 컴퓨터 프로그램의 전송을 용이하게 하는 임의의 매체를 포함하는 통신 매체들 또는 컴퓨터 데이터 저장 매체들을 포함할 수도 있다. 이러한 방식으로, 컴퓨터 판독가능 매체들은 일반적으로 (1) 비일시적인, 유형의(tangible) 컴퓨터 판독가능 저장 매체들 또는 (2) 신호 또는 캐리어파와 같은 통신 매체에 대응할 수도 있다.
데이터 저장 매체들은, 본 개시에서 설명된 기법들의 구현을 위한 명령들, 코드, 및/또는 데이터 구조들을 검색하기 위해 하나 이상의 컴퓨터들 또는 하나 이상의 프로세서들에 의해 액세스될 수 있는 임의의 이용가능한 매체들일 수도 있다. 한정이 아닌 예로서, 그러한 컴퓨터 판독가능 매체들은 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 스토리지, 자기 디스크 스토리지 또는 다른 자기 저장 디바이스들을 포함할 수 있다. 디스크(disk) 및 디스크(disc)는, 본 명세서에서 사용된 바와 같이, 컴팩트 디스크(CD), 레이저 디스크, 광학 디스크, 디지털 다기능 디스크(DVD), 플로피 디스크, 및 블루레이 디스크를 포함하며, 여기서 디스크(disk)들은 보통 데이터를 자기적으로 재생(reproduce)하는 한편, 디스크(disc)들은 레이저들로 데이터를 광학적으로 재생한다. 상기의 조합들은 또한, 컴퓨터 판독가능 매체들의 범위 내에 포함되어야 한다. 컴퓨터 프로그램 제품은 컴퓨터 판독가능 매체를 포함할 수도 있다.
코드는 하나 이상의 디지털 신호 프로세서(DSP)들, 범용 마이크로프로세서들, 주문형 집적 회로(ASIC)들, 산술 로직 유닛(ALU)들, 필드 프로그래밍가능 로직 어레이(FPGA)들, 또는 다른 균등한 집적 또는 이산 로직 회로부와 같은 하나 이상의 프로세서들에 의해 실행될 수도 있다. 이에 따라, 본 명세서에 사용된 바와 같은 용어 "프로세서"는 전술한 구조 또는 본 명세서에서 설명된 기법들의 구현에 적합한 임의의 다른 구조 중 임의의 것을 지칭할 수도 있다. 또한, 그 기법들은 하나 이상의 회로들 또는 로직 엘리먼트들에서 완전히 구현될 수도 있다.
본 개시의 기법들은, 무선 핸드셋, 집적 회로(IC) 또는 IC들의 세트, 예컨대 칩 세트를 포함하여, 광범위하게 다양한 디바이스들 또는 장치들에서 구현될 수도 있다. 다양한 컴포넌트들, 모듈들 또는 유닛들은 개시된 기법들을 수행하도록 구성된 디바이스들의 기능적 양태들을 강조하도록 본 개시에 설명되지만, 상이한 하드웨어 유닛들에 의한 실현을 반드시 필요로 하는 것은 아니다. 오히려, 상술한 바와 같이, 다양한 유닛들이 임의의 하드웨어 유닛에 결합될 수도 있거나, 적합한 소프트웨어 및/또는 펌웨어와 함께, 상술한 바와 같은 하나 이상의 프로세서들을 포함하는 상호동작적인 하드웨어 유닛들의 집합에 의해 제공될 수도 있다.
다양한 예들이 설명되었다. 이들 및 다른 예들은 다음의 청구항들의 범위 내에 있다.

Claims (44)

  1. 디스플레이 경로를 따라 프로세서로부터 디스플레이 패널로 이미지 데이터를 전송하기 위한 이미지 데이터 전송 시간을 구성하기 위한 방법으로서,
    상기 프로세서에 의해 상기 디스플레이 패널로부터, 상기 디스플레이 패널의 디스플레이 패널 리프레시 간격을 표시하는 디스플레이 패널 리프레시 간격 표시를 수신하는 단계로서, 상기 디스플레이 패널의 상기 디스플레이 패널 리프레시 간격은 상기 디스플레이 패널의 디스플레이 주기의 시간 지속기간에 대응하고, 상기 디스플레이 패널은 각각의 디스플레이 주기를 리프레시하도록 구성되는, 상기 디스플레이 패널 리프레시 간격 표시를 수신하는 단계;
    상기 디스플레이 패널 리프레시 간격에 기초하여 상기 이미지 데이터 전송 시간을 컴퓨팅하는 단계; 및
    상기 컴퓨팅된 이미지 데이터 전송 시간을 지원하도록 상기 디스플레이 경로의 하나 이상의 컴포넌트들을 구성하는 단계를 포함하는, 이미지 데이터 전송 시간을 구성하기 위한 방법.
  2. 제 1 항에 있어서,
    상기 디스플레이 패널 리프레시 간격 표시를 수신하는 단계는, 상기 디스플레이 패널의 복수의 디스플레이 주기들에 대응하는 상기 디스플레이 패널의 복수의 디스플레이 패널 리프레시 간격들을 표시하는 하나 이상의 디스플레이 패널 리프레시 간격 표시들을 수신하는 단계를 포함하고, 상기 이미지 데이터 전송 시간을 컴퓨팅하는 단계는:
    상기 복수의 디스플레이 패널 리프레시 간격들에 시간 필터를 적용하여 필터링된 디스플레이 패널 리프레시 간격을 생성하는 단계; 및
    상기 필터링된 디스플레이 패널 리프레시 간격에 기초하여 상기 이미지 데이터 전송 시간을 컴퓨팅하는 단계를 포함하는, 이미지 데이터 전송 시간을 구성하기 위한 방법.
  3. 제 2 항에 있어서,
    상기 시간 필터는 상기 필터링된 디스플레이 패널 리프레시 간격을 상기 복수의 디스플레이 패널 리프레시 간격들의 평균, 최빈값, 중앙값, 최소값 또는 최대값 중 하나로서 컴퓨팅하는, 이미지 데이터 전송 시간을 구성하기 위한 방법.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 필터링된 디스플레이 패널 리프레시 간격에 기초하여 상기 이미지 데이터 전송 시간을 컴퓨팅하는 단계는, 상기 필터링된 디스플레이 패널 리프레시 간격 마이너스 상기 디스플레이 패널 상에서의 상기 이미지 데이터의 디스플레이를 제어하기 위한 이미지 데이터 제어 오버헤드 시간에 기초하여 상기 이미지 데이터 전송 시간을 컴퓨팅하는 단계를 포함하는, 이미지 데이터 전송 시간을 구성하기 위한 방법.
  5. 제 1 항에 있어서,
    상기 이미지 데이터 전송 시간을 컴퓨팅하는 단계는, 상기 디스플레이 패널 상에서의 상기 이미지 데이터의 디스플레이를 제어하기 위한 이미지 데이터 제어 오버헤드 시간에 추가로 기초하는, 이미지 데이터 전송 시간을 구성하기 위한 방법.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 이미지 데이터 제어 오버헤드 시간은 고정되는, 이미지 데이터 전송 시간을 구성하기 위한 방법.
  7. 제 5 항에 있어서,
    상기 디스플레이 패널 리프레시 간격에 기초하여 상기 이미지 데이터 전송 시간을 컴퓨팅하는 단계는, 상기 디스플레이 패널 리프레시 간격 마이너스 상기 이미지 데이터 제어 오버헤드 시간에 기초하여 상기 이미지 데이터 전송 시간을 컴퓨팅하는 단계를 포함하는, 이미지 데이터 전송 시간을 구성하기 위한 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 하나 이상의 컴포넌트들을 구성하는 단계는:
    상기 컴퓨팅된 이미지 데이터 전송 시간과 사전에 컴퓨팅된 이미지 데이터 전송 시간 사이의 차이가 임계치를 초과할 때 상기 하나 이상의 컴포넌트들의 설정들을 조정하는 단계; 및
    상기 차이가 상기 임계치를 초과하지 않을 때 상기 하나 이상의 컴포넌트들의 상기 설정들을 조정하는 것을 억제하는 단계를 포함하는, 이미지 데이터 전송 시간을 구성하기 위한 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 디스플레이 경로가 상기 컴퓨팅된 이미지 데이터 전송 시간을 지원할 수 있는지를 결정하는 단계; 및
    상기 디스플레이 경로가 상기 컴퓨팅된 이미지 데이터 전송 시간을 지원할 수 없을 때, 상기 프로세서로부터 상기 디스플레이 패널로, 상기 디스플레이 패널의 리프레시 비율을 감소시키도록 상기 디스플레이 패널에게 표시하는 표시를 전송하는 단계
    를 더 포함하는, 이미지 데이터 전송 시간을 구성하기 위한 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 프로세서에 의해 제2 디스플레이 패널로부터, 상기 제2 디스플레이 패널의 제2 디스플레이 패널 리프레시 간격을 표시하는 제2 디스플레이 패널 리프레시 간격 표시를 수신하는 단계; 및
    제2 디스플레이 경로를 따라 상기 프로세서로부터 상기 제2 디스플레이 패널로 상기 이미지 데이터를 전송하기 위한 제2 이미지 데이터 전송 시간을 컴퓨팅하는 단계
    를 더 포함하며, 상기 하나 이상의 컴포넌트들 중 적어도 하나는 또한 상기 제2 디스플레이 경로의 일부이고, 상기 하나 이상의 컴포넌트들을 구성하는 단계는, 상기 제2 이미지 데이터 전송 시간을 또한 지원하도록 상기 하나 이상의 컴포넌트들을 구성하는 단계를 포함하는, 이미지 데이터 전송 시간을 구성하기 위한 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 컴퓨팅된 이미지 데이터 전송 시간에 기초하여 상기 이미지 데이터의 렌더링 시간 또는 합성 시간 중 적어도 하나를 구성하는 단계를 더 포함하는, 이미지 데이터 전송 시간을 구성하기 위한 방법.
  12. 컴퓨팅 디바이스로서,
    디스플레이 패널;
    디스플레이 경로; 및
    프로세서를 포함하고,
    상기 프로세서는:
    상기 디스플레이 패널로부터, 상기 디스플레이 패널의 디스플레이 패널 리프레시 간격을 표시하는 디스플레이 패널 리프레시 간격 표시를 수신하는 것으로서, 상기 디스플레이 패널의 상기 디스플레이 패널 리프레시 간격은 상기 디스플레이 패널의 디스플레이 주기의 시간 지속기간에 대응하고, 상기 디스플레이 패널은 각각의 디스플레이 주기를 리프레시하도록 구성되는, 상기 디스플레이 패널 리프레시 간격 표시를 수신하고;
    상기 디스플레이 패널 리프레시 간격에 기초하여 이미지 데이터 전송 시간을 컴퓨팅하는 것으로서, 상기 이미지 데이터 전송 시간은 상기 디스플레이 경로를 따라 상기 프로세서로부터 상기 디스플레이 패널로 이미지 데이터를 전송하기 위한 시간인, 상기 이미지 데이터 전송 시간을 컴퓨팅하고; 그리고
    상기 컴퓨팅된 이미지 데이터 전송 시간을 지원하도록 상기 디스플레이 경로의 하나 이상의 컴포넌트들을 구성하도록
    구성되는, 컴퓨팅 디바이스.
  13. 제 12 항에 있어서,
    상기 디스플레이 패널 리프레시 간격 표시를 수신하는 것은, 상기 디스플레이 패널의 복수의 디스플레이 주기들에 대응하는 상기 디스플레이 패널의 복수의 디스플레이 패널 리프레시 간격들을 표시하는 하나 이상의 디스플레이 패널 리프레시 간격 표시들을 수신하는 것을 포함하고, 상기 이미지 데이터 전송 시간을 컴퓨팅하는 것은:
    상기 복수의 디스플레이 패널 리프레시 간격들에 시간 필터를 적용하여 필터링된 디스플레이 패널 리프레시 간격을 생성하는 것; 및
    상기 필터링된 디스플레이 패널 리프레시 간격에 기초하여 상기 이미지 데이터 전송 시간을 컴퓨팅하는 것을 포함하는, 컴퓨팅 디바이스.
  14. 제 13 항에 있어서,
    상기 시간 필터는 상기 필터링된 디스플레이 패널 리프레시 간격을 상기 복수의 디스플레이 패널 리프레시 간격들의 평균, 최빈값, 중앙값, 최소값 또는 최대값 중 하나로서 컴퓨팅하는, 컴퓨팅 디바이스.
  15. 제 13 항 또는 제 14 항에 있어서,
    상기 필터링된 디스플레이 패널 리프레시 간격에 기초하여 상기 이미지 데이터 전송 시간을 컴퓨팅하는 것은, 상기 필터링된 디스플레이 패널 리프레시 간격 마이너스 상기 디스플레이 패널 상에서의 상기 이미지 데이터의 디스플레이를 제어하기 위한 이미지 데이터 제어 오버헤드 시간에 기초하여 상기 이미지 데이터 전송 시간을 컴퓨팅하는 것을 포함하는, 컴퓨팅 디바이스.
  16. 제 12 항에 있어서,
    상기 이미지 데이터 전송 시간을 컴퓨팅하는 것은, 상기 디스플레이 패널 상에서의 상기 이미지 데이터의 디스플레이를 제어하기 위한 이미지 데이터 제어 오버헤드 시간에 추가로 기초하는, 컴퓨팅 디바이스.
  17. 제 15 항 또는 제 16 항에 있어서,
    상기 이미지 데이터 제어 오버헤드 시간은 고정되는, 컴퓨팅 디바이스.
  18. 제 16 항에 있어서,
    상기 디스플레이 패널 리프레시 간격에 기초하여 상기 이미지 데이터 전송 시간을 컴퓨팅하는 것은, 상기 디스플레이 패널 리프레시 간격 마이너스 상기 이미지 데이터 제어 오버헤드 시간에 기초하여 상기 이미지 데이터 전송 시간을 컴퓨팅하는 것을 포함하는, 컴퓨팅 디바이스.
  19. 제 12 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 프로세서는:
    상기 컴퓨팅된 이미지 데이터 전송 시간과 사전에 컴퓨팅된 이미지 데이터 전송 시간 사이의 차이가 임계치를 초과할 때 상기 하나 이상의 컴포넌트들의 설정들을 조정하고; 그리고
    상기 차이가 상기 임계치를 초과하지 않을 때 상기 하나 이상의 컴포넌트들의 상기 설정들을 조정하는 것을 억제함으로써
    상기 하나 이상의 컴포넌트들을 구성하도록 구성되는, 컴퓨팅 디바이스.
  20. 제 12 항 내지 제 19 항 중 어느 한 항에 있어서,
    상기 프로세서는:
    상기 디스플레이 경로가 상기 컴퓨팅된 이미지 데이터 전송 시간을 지원할 수 있는지를 결정하고; 그리고
    상기 디스플레이 경로가 상기 컴퓨팅된 이미지 데이터 전송 시간을 지원할 수 없을 때, 상기 디스플레이 패널로, 상기 디스플레이 패널의 리프레시 비율을 감소시키도록 상기 디스플레이 패널에게 표시하는 표시를 전송하도록
    추가로 구성되는, 컴퓨팅 디바이스.
  21. 제 12 항 내지 제 20 항 중 어느 한 항에 있어서,
    상기 프로세서는:
    제2 디스플레이 패널로부터, 상기 제2 디스플레이 패널의 제2 디스플레이 패널 리프레시 간격을 표시하는 제2 디스플레이 패널 리프레시 간격 표시를 수신하고; 그리고
    제2 디스플레이 경로를 따라 상기 프로세서로부터 상기 제2 디스플레이 패널로 상기 이미지 데이터를 전송하기 위한 제2 이미지 데이터 전송 시간을 컴퓨팅하도록
    추가로 구성되며, 상기 하나 이상의 컴포넌트들 중 적어도 하나는 또한 상기 제2 디스플레이 경로의 일부이고, 상기 하나 이상의 컴포넌트들을 구성하는 것은, 상기 제2 이미지 데이터 전송 시간을 또한 지원하도록 상기 하나 이상의 컴포넌트들을 구성하는 것을 포함하는, 컴퓨팅 디바이스.
  22. 제 12 항 내지 제 21 항 중 어느 한 항에 있어서,
    상기 프로세서는, 상기 컴퓨팅된 이미지 데이터 전송 시간에 기초하여 상기 이미지 데이터의 렌더링 시간 또는 합성 시간 중 적어도 하나를 구성하도록 추가로 구성되는, 컴퓨팅 디바이스.
  23. 명령들이 저장된 비일시적 컴퓨터 판독가능 저장 매체로서,
    상기 명령들은 프로세서에 의해 실행될 때 상기 프로세서로 하여금 디스플레이 경로를 따라 상기 프로세서로부터 디스플레이 패널로 이미지 데이터를 전송하기 위한 이미지 데이터 전송 시간을 구성하기 위한 방법을 수행하게 하며, 상기 방법은:
    상기 프로세서에 의해 상기 디스플레이 패널로부터, 상기 디스플레이 패널의 디스플레이 패널 리프레시 간격을 표시하는 디스플레이 패널 리프레시 간격 표시를 수신하는 단계로서, 상기 디스플레이 패널의 상기 디스플레이 패널 리프레시 간격은 상기 디스플레이 패널의 디스플레이 주기의 시간 지속기간에 대응하고, 상기 디스플레이 패널은 각각의 디스플레이 주기를 리프레시하도록 구성되는, 상기 디스플레이 패널 리프레시 간격 표시를 수신하는 단계;
    상기 디스플레이 패널 리프레시 간격에 기초하여 상기 이미지 데이터 전송 시간을 컴퓨팅하는 단계; 및
    상기 컴퓨팅된 이미지 데이터 전송 시간을 지원하도록 상기 디스플레이 경로의 하나 이상의 컴포넌트들을 구성하는 단계를 포함하는, 비일시적 컴퓨터 판독가능 저장 매체.
  24. 제 23 항에 있어서,
    상기 디스플레이 패널 리프레시 간격 표시를 수신하는 단계는, 상기 디스플레이 패널의 복수의 디스플레이 주기들에 대응하는 상기 디스플레이 패널의 복수의 디스플레이 패널 리프레시 간격들을 표시하는 하나 이상의 디스플레이 패널 리프레시 간격 표시들을 수신하는 단계를 포함하고, 상기 이미지 데이터 전송 시간을 컴퓨팅하는 단계는:
    상기 복수의 디스플레이 패널 리프레시 간격들에 시간 필터를 적용하여 필터링된 디스플레이 패널 리프레시 간격을 생성하는 단계; 및
    상기 필터링된 디스플레이 패널 리프레시 간격에 기초하여 상기 이미지 데이터 전송 시간을 컴퓨팅하는 단계를 포함하는, 비일시적 컴퓨터 판독가능 저장 매체.
  25. 제 24 항에 있어서,
    상기 시간 필터는 상기 필터링된 디스플레이 패널 리프레시 간격을 상기 복수의 디스플레이 패널 리프레시 간격들의 평균, 최빈값, 중앙값, 최소값 또는 최대값 중 하나로서 컴퓨팅하는, 비일시적 컴퓨터 판독가능 저장 매체.
  26. 제 24 항 또는 제 25 항에 있어서,
    상기 필터링된 디스플레이 패널 리프레시 간격에 기초하여 상기 이미지 데이터 전송 시간을 컴퓨팅하는 단계는, 상기 필터링된 디스플레이 패널 리프레시 간격 마이너스 상기 디스플레이 패널 상에서의 상기 이미지 데이터의 디스플레이를 제어하기 위한 이미지 데이터 제어 오버헤드 시간에 기초하여 상기 이미지 데이터 전송 시간을 컴퓨팅하는 단계를 포함하는, 비일시적 컴퓨터 판독가능 저장 매체.
  27. 제 23 항에 있어서,
    상기 이미지 데이터 전송 시간을 컴퓨팅하는 단계는, 상기 디스플레이 패널 상에서의 상기 이미지 데이터의 디스플레이를 제어하기 위한 이미지 데이터 제어 오버헤드 시간에 추가로 기초하는, 비일시적 컴퓨터 판독가능 저장 매체.
  28. 제 26 항 또는 제 27 항에 있어서,
    상기 이미지 데이터 제어 오버헤드 시간은 고정되는, 비일시적 컴퓨터 판독가능 저장 매체.
  29. 제 27 항에 있어서,
    상기 디스플레이 패널 리프레시 간격에 기초하여 상기 이미지 데이터 전송 시간을 컴퓨팅하는 단계는, 상기 디스플레이 패널 리프레시 간격 마이너스 상기 이미지 데이터 제어 오버헤드 시간에 기초하여 상기 이미지 데이터 전송 시간을 컴퓨팅하는 단계를 포함하는, 비일시적 컴퓨터 판독가능 저장 매체.
  30. 제 23 항 내지 제 29 항 중 어느 한 항에 있어서,
    상기 하나 이상의 컴포넌트들을 구성하는 단계는:
    상기 컴퓨팅된 이미지 데이터 전송 시간과 사전에 컴퓨팅된 이미지 데이터 전송 시간 사이의 차이가 임계치를 초과할 때 상기 하나 이상의 컴포넌트들의 설정들을 조정하는 단계; 및
    상기 차이가 상기 임계치를 초과하지 않을 때 상기 하나 이상의 컴포넌트들의 상기 설정들을 조정하는 것을 억제하는 단계
    를 포함하는, 비일시적 컴퓨터 판독가능 저장 매체.
  31. 제 23 항 내지 제 30 항 중 어느 한 항에 있어서,
    상기 방법은:
    상기 디스플레이 경로가 상기 컴퓨팅된 이미지 데이터 전송 시간을 지원할 수 있는지를 결정하는 단계; 및
    상기 디스플레이 경로가 상기 컴퓨팅된 이미지 데이터 전송 시간을 지원할 수 없을 때, 상기 프로세서로부터 상기 디스플레이 패널로, 상기 디스플레이 패널의 리프레시 비율을 감소시키도록 상기 디스플레이 패널에게 표시하는 표시를 전송하는 단계
    를 더 포함하는, 비일시적 컴퓨터 판독가능 저장 매체.
  32. 제 23 항 내지 제 31 항 중 어느 한 항에 있어서,
    상기 방법은:
    상기 프로세서에 의해 제2 디스플레이 패널로부터, 상기 제2 디스플레이 패널의 제2 디스플레이 패널 리프레시 간격을 표시하는 제2 디스플레이 패널 리프레시 간격 표시를 수신하는 단계; 및
    제2 디스플레이 경로를 따라 상기 프로세서로부터 상기 제2 디스플레이 패널로 상기 이미지 데이터를 전송하기 위한 제2 이미지 데이터 전송 시간을 컴퓨팅하는 단계
    를 더 포함하며, 상기 하나 이상의 컴포넌트들 중 적어도 하나는 또한 상기 제2 디스플레이 경로의 일부이고, 상기 하나 이상의 컴포넌트들을 구성하는 단계는, 상기 제2 이미지 데이터 전송 시간을 또한 지원하도록 상기 하나 이상의 컴포넌트들을 구성하는 단계를 포함하는, 비일시적 컴퓨터 판독가능 저장 매체.
  33. 제 23 항 내지 제 32 항 중 어느 한 항에 있어서,
    상기 방법은,
    상기 컴퓨팅된 이미지 데이터 전송 시간에 기초하여 상기 이미지 데이터의 렌더링 시간 또는 합성 시간 중 적어도 하나를 구성하는 단계를 더 포함하는, 비일시적 컴퓨터 판독가능 저장 매체.
  34. 컴퓨팅 디바이스로서,
    디스플레이 패널로부터, 상기 디스플레이 패널의 디스플레이 패널 리프레시 간격을 표시하는 디스플레이 패널 리프레시 간격 표시를 수신하기 위한 수단으로서, 상기 디스플레이 패널의 상기 디스플레이 패널 리프레시 간격은 상기 디스플레이 패널의 디스플레이 주기의 시간 지속기간에 대응하고, 상기 디스플레이 패널은 각각의 디스플레이 주기를 리프레시하도록 구성되는, 상기 디스플레이 패널 리프레시 간격 표시를 수신하기 위한 수단;
    상기 디스플레이 패널 리프레시 간격에 기초하여 이미지 데이터 전송 시간을 컴퓨팅하기 위한 수단으로서, 상기 이미지 데이터 전송 시간은 디스플레이 경로를 따라 상기 디스플레이 패널로 이미지 데이터를 전송하기 위한 것인, 상기 이미지 데이터 전송 시간을 컴퓨팅하기 위한 수단; 및
    상기 컴퓨팅된 이미지 데이터 전송 시간을 지원하도록 상기 디스플레이 경로의 하나 이상의 컴포넌트들을 구성하기 위한 수단을 포함하는, 컴퓨팅 디바이스.
  35. 제 34 항에 있어서,
    상기 디스플레이 패널 리프레시 간격 표시를 수신하기 위한 수단은, 상기 디스플레이 패널의 복수의 디스플레이 주기들에 대응하는 상기 디스플레이 패널의 복수의 디스플레이 패널 리프레시 간격들을 표시하는 하나 이상의 디스플레이 패널 리프레시 간격 표시들을 수신하도록 구성되고, 상기 이미지 데이터 전송 시간을 컴퓨팅하기 위한 수단은:
    상기 복수의 디스플레이 패널 리프레시 간격들에 시간 필터를 적용하여 필터링된 디스플레이 패널 리프레시 간격을 생성하고; 그리고
    상기 필터링된 디스플레이 패널 리프레시 간격에 기초하여 상기 이미지 데이터 전송 시간을 컴퓨팅하도록 구성되는, 컴퓨팅 디바이스.
  36. 제 35 항에 있어서,
    상기 시간 필터는 상기 필터링된 디스플레이 패널 리프레시 간격을 상기 복수의 디스플레이 패널 리프레시 간격들의 평균, 최빈값, 중앙값, 최소값 또는 최대값 중 하나로서 컴퓨팅하는, 컴퓨팅 디바이스.
  37. 제 35 항 또는 제 36 항에 있어서,
    상기 필터링된 디스플레이 패널 리프레시 간격에 기초하여 상기 이미지 데이터 전송 시간을 컴퓨팅하는 것은, 상기 필터링된 디스플레이 패널 리프레시 간격 마이너스 상기 디스플레이 패널 상에서의 상기 이미지 데이터의 디스플레이를 제어하기 위한 이미지 데이터 제어 오버헤드 시간에 기초하여 상기 이미지 데이터 전송 시간을 컴퓨팅하는 것을 포함하는, 컴퓨팅 디바이스.
  38. 제 34 항에 있어서,
    상기 이미지 데이터 전송 시간을 컴퓨팅하기 위한 수단은, 상기 디스플레이 패널 상에서의 상기 이미지 데이터의 디스플레이를 제어하기 위한 이미지 데이터 제어 오버헤드 시간에 기초하여 상기 이미지 데이터 전송 시간을 컴퓨팅하도록 추가로 구성되는, 컴퓨팅 디바이스.
  39. 제 37 항 또는 제 38 항에 있어서,
    상기 이미지 데이터 제어 오버헤드 시간은 고정되는, 컴퓨팅 디바이스.
  40. 제 38 항에 있어서,
    상기 이미지 데이터 전송 시간을 컴퓨팅하기 위한 수단은, 상기 디스플레이 패널 리프레시 간격 마이너스 상기 이미지 데이터 제어 오버헤드 시간에 기초하여 상기 이미지 데이터 전송 시간을 컴퓨팅하도록 구성되는, 컴퓨팅 디바이스.
  41. 제 34 항 내지 제 40 항 중 어느 한 항에 있어서,
    상기 하나 이상의 컴포넌트들을 구성하기 위한 수단은:
    상기 컴퓨팅된 이미지 데이터 전송 시간과 사전에 컴퓨팅된 이미지 데이터 전송 시간 사이의 차이가 임계치를 초과할 때 상기 하나 이상의 컴포넌트들의 설정들을 조정하고; 그리고
    상기 차이가 상기 임계치를 초과하지 않을 때 상기 하나 이상의 컴포넌트들의 상기 설정들을 조정하는 것을 억제하도록
    구성되는, 컴퓨팅 디바이스.
  42. 제 34 항 내지 제 41 항 중 어느 한 항에 있어서,
    상기 디스플레이 경로가 상기 컴퓨팅된 이미지 데이터 전송 시간을 지원할 수 있는지를 결정하기 위한 수단; 및
    상기 디스플레이 경로가 상기 컴퓨팅된 이미지 데이터 전송 시간을 지원할 수 없을 때, 상기 디스플레이 패널로, 상기 디스플레이 패널의 리프레시 비율을 감소시키도록 상기 디스플레이 패널에게 표시하는 표시를 전송하기 위한 수단
    을 더 포함하는, 컴퓨팅 디바이스.
  43. 제 34 항 내지 제 42 항 중 어느 한 항에 있어서,
    제2 디스플레이 패널로부터, 상기 제2 디스플레이 패널의 제2 디스플레이 패널 리프레시 간격을 표시하는 제2 디스플레이 패널 리프레시 간격 표시를 수신하기 위한 수단; 및
    제2 디스플레이 경로를 따라 상기 제2 디스플레이 패널로 상기 이미지 데이터를 전송하기 위한 제2 이미지 데이터 전송 시간을 컴퓨팅하기 위한 수단
    을 더 포함하며, 상기 하나 이상의 컴포넌트들 중 적어도 하나는 또한 상기 제2 디스플레이 경로의 일부이고, 상기 하나 이상의 컴포넌트들을 구성하기 위한 수단은, 상기 제2 이미지 데이터 전송 시간을 또한 지원하도록 상기 하나 이상의 컴포넌트들을 구성하도록 구성되는, 컴퓨팅 디바이스.
  44. 제 34 항 내지 제 43 항 중 어느 한 항에 있어서,
    상기 컴퓨팅된 이미지 데이터 전송 시간에 기초하여 상기 이미지 데이터의 렌더링 시간 또는 합성 시간 중 적어도 하나를 구성하기 위한 수단을 더 포함하는, 컴퓨팅 디바이스.
KR1020237005004A 2020-08-17 2020-08-17 이미지 데이터 전송 시간의 적응적 구성 KR20230052887A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/109454 WO2022036486A1 (en) 2020-08-17 2020-08-17 Adaptively configuring image data transfer time

Publications (1)

Publication Number Publication Date
KR20230052887A true KR20230052887A (ko) 2023-04-20

Family

ID=80322470

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237005004A KR20230052887A (ko) 2020-08-17 2020-08-17 이미지 데이터 전송 시간의 적응적 구성

Country Status (7)

Country Link
US (1) US11990082B2 (ko)
EP (1) EP4196977A4 (ko)
KR (1) KR20230052887A (ko)
CN (1) CN116097337A (ko)
BR (1) BR112023002054A2 (ko)
TW (1) TW202209092A (ko)
WO (1) WO2022036486A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230073736A1 (en) * 2020-02-21 2023-03-09 Qualcomm Incorporated Reduced display processing unit transfer time to compensate for delayed graphics processing unit render time

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7054790B1 (en) * 2000-05-18 2006-05-30 Maxtor Corporation Method and apparatus for storage device performance measurement
CL2006002230A1 (es) * 2005-08-24 2008-03-24 Qualcomm Inc Procesador y metodo para asignar uno de multiples intervalos de tiempo de transmision a un dispositivo de usuario; un agendador que agenda un dispositivo de usuario a un ancho de banda y un tiempo de transmision; un aparato para agendar dispositivos
CN102543023B (zh) * 2012-01-10 2014-04-02 硅谷数模半导体（北京）有限公司 接收设备、视频刷新频率的控制方法、装置及系统
JP6239288B2 (ja) * 2013-07-11 2017-11-29 シナプティクス・ジャパン合同会社 液晶表示ドライバｉｃ
JP6397030B2 (ja) * 2014-08-11 2018-09-26 マクセル株式会社 表示装置
US9905199B2 (en) * 2014-09-17 2018-02-27 Mediatek Inc. Processor for use in dynamic refresh rate switching and related electronic device and method
US9984664B2 (en) * 2015-03-18 2018-05-29 Ati Technologies Ulc Method and apparatus for compensating for variable refresh rate display range limitations
WO2017009889A1 (ja) * 2015-07-10 2017-01-19 富士通株式会社 情報処理装置、表示制御プログラム及び表示制御方法
JP6703800B2 (ja) * 2016-04-01 2020-06-03 シャープ株式会社 表示装置、表示装置の制御方法、および制御プログラム
US10412341B2 (en) * 2016-05-16 2019-09-10 Nec Display Solutions, Ltd. Image display device, frame transmission interval control method, and image display system
US20190057647A1 (en) * 2017-08-18 2019-02-21 Universal Display Corporation Low latency low video bandwidth oled display architecture
CN108563605B (zh) * 2018-03-23 2022-11-29 上海掌门科技有限公司 一种调整电子阅读器刷新率的方法、设备和计算机存储介质
CN108615508A (zh) * 2018-04-02 2018-10-02 屏丽科技成都有限责任公司 一种用于改变液晶屏显示方式的方法及使用该方法的lcd投影设备

Also Published As

Publication number Publication date
US20230267871A1 (en) 2023-08-24
CN116097337A (zh) 2023-05-09
US11990082B2 (en) 2024-05-21
BR112023002054A2 (pt) 2023-03-07
TW202209092A (zh) 2022-03-01
EP4196977A4 (en) 2024-04-03
EP4196977A1 (en) 2023-06-21
WO2022036486A1 (en) 2022-02-24

Similar Documents

Publication Publication Date Title
JP5770312B2 (ja) 電子デバイス上での静止画像の検出およびリソースの使用の低減
US20230073736A1 (en) Reduced display processing unit transfer time to compensate for delayed graphics processing unit render time
US11990082B2 (en) Adaptively configuring image data transfer time
WO2022082363A1 (en) Processing image data by prioritizing layer property
CN114174980B (zh) 用于刷新多个显示器的方法和装置
US11847995B2 (en) Video data processing based on sampling rate
US20230074876A1 (en) Delaying dsi clock change based on frame update to provide smoother user interface experience
US20240242690A1 (en) Software vsync filtering
US11948534B2 (en) Display cycle control system
US20240169953A1 (en) Display processing unit (dpu) pixel rate based on display region of interest (roi) geometry
US20210358079A1 (en) Methods and apparatus for adaptive rendering
WO2021243562A1 (en) Compensating for pixel decay for a display
WO2021102772A1 (en) Methods and apparatus to smooth edge portions of an irregularly-shaped display
US10755666B2 (en) Content refresh on a display with hybrid refresh mode
WO2021248370A1 (en) Methods and apparatus for reducing frame drop via adaptive scheduling

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal