[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20230049869A - Wafer protective tape - Google Patents

Wafer protective tape Download PDF

Info

Publication number
KR20230049869A
KR20230049869A KR1020210132876A KR20210132876A KR20230049869A KR 20230049869 A KR20230049869 A KR 20230049869A KR 1020210132876 A KR1020210132876 A KR 1020210132876A KR 20210132876 A KR20210132876 A KR 20210132876A KR 20230049869 A KR20230049869 A KR 20230049869A
Authority
KR
South Korea
Prior art keywords
protection tape
wafer protection
weight
wafer
soft adhesive
Prior art date
Application number
KR1020210132876A
Other languages
Korean (ko)
Inventor
윤근영
김효림
조형준
조영석
최재원
Original Assignee
(주)이녹스첨단소재
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)이녹스첨단소재 filed Critical (주)이녹스첨단소재
Priority to KR1020210132876A priority Critical patent/KR20230049869A/en
Priority to JP2022160665A priority patent/JP2023056499A/en
Priority to TW111138102A priority patent/TWI835334B/en
Priority to CN202211221579.5A priority patent/CN115948127A/en
Publication of KR20230049869A publication Critical patent/KR20230049869A/en

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00Adhesives in the form of films or foils
    • C09J7/20Adhesives in the form of films or foils characterised by their carriers
    • C09J7/29Laminated material
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/30Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers
    • B32B27/306Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers comprising vinyl acetate or vinyl alcohol (co)polymers
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00Adhesives in the form of films or foils
    • C09J7/20Adhesives in the form of films or foils characterised by their carriers
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00Adhesives in the form of films or foils
    • C09J7/30Adhesives in the form of films or foils characterised by the adhesive composition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/65Structure, shape, material or disposition of the connectors prior to the connecting process
    • H01L24/67Structure, shape, material or disposition of the connectors prior to the connecting process of a plurality of connectors
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00Additional features of adhesives in the form of films or foils
    • C09J2301/30Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/302Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier the adhesive being pressure-sensitive, i.e. tacky at temperatures inferior to 30°C
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00Additional features of adhesives in the form of films or foils
    • C09J2301/30Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/314Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier the adhesive layer and/or the carrier being conductive

Landscapes

  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Laminated Bodies (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

The present invention relates to a wafer protective tape which includes: a release layer; a soft adhesive layer disposed on the release layer; and a hard layer disposed on the soft adhesive layer and including a polymer resin and a colorant, and satisfies the following general formula 1. General chemical formula 1: 0 % <= │A + B │ <= 1.0 %, wherein A represents the rate of a change (%) in the longitudinal direction after heating the wafer protective tape at 150 deg. C for 1 hour, and B represents the rate of a change (%) in the width direction after heating the wafer protective tape at 150 deg. C for 1 hour.

Description

웨이퍼 보호 테이프 {WAFER PROTECTIVE TAPE}Wafer Protection Tape {WAFER PROTECTIVE TAPE}

본 발명은 웨이퍼 보호 테이프에 관한 것이다. 보다 구체적으로, 본 발명은 반도체 칩을 보호하는 에폭시 봉지제로서의 역할을 대체할 수 있으면서, 박형화 및 원가 절감을 도모할 수 있는 웨이퍼 보호 테이프에 관한 것이다.The present invention relates to wafer protection tapes. More specifically, the present invention relates to a wafer protection tape that can replace a role as an epoxy encapsulant for protecting a semiconductor chip, and can achieve thinning and cost reduction.

최근, 반도체 디바이스와 그 패키지의 박형화 및 소형화의 요구가 증대되고 있다. 따라서, 반도체 디바이스 및 그 패키지로서, 반도체 칩이 기판에 반도체 칩의 본딩패드와 기판의 회로패턴이 서로 대향하는 형태로 고정되는 플립 칩 본딩 방식이 널리 이용되어 왔다.[0002] In recent years, there has been an increasing demand for thinning and miniaturizing semiconductor devices and their packages. Therefore, as a semiconductor device and its package, a flip chip bonding method in which a semiconductor chip is fixed to a substrate in such a way that bonding pads of the semiconductor chip and circuit patterns of the substrate face each other has been widely used.

이하, 첨부된 도면을 참조하여 종래의 칩 사이즈 반도체 패키지에 대하여 설명하도록 한다.Hereinafter, a conventional chip size semiconductor package will be described with reference to the accompanying drawings.

도 1은 종래의 칩 사이즈 반도체 패키지를 나타낸 단면도이다.1 is a cross-sectional view showing a conventional chip size semiconductor package.

도 1에 도시된 바와 같이, 종래의 칩 사이즈 반도체 패키지(1)는 기판(10)과, 기판(10) 상에 실장된 적어도 하나의 반도체 칩(20)과, 기판(10)의 상면 및 반도체 칩(20)을 밀봉하는 에폭시 봉지제(40)를 포함한다.As shown in FIG. 1 , a conventional chip size semiconductor package 1 includes a substrate 10, at least one semiconductor chip 20 mounted on the substrate 10, and an upper surface of the substrate 10 and a semiconductor It includes an epoxy encapsulant 40 that seals the chip 20 .

여기서, 기판(10)에는 회로패턴(12)이 배치되어 있고, 반도체 칩(20)에는 본딩패드(22)가 배치되어 있다. 일 예로, 기판(10)의 회로패턴(12)과 반도체 칩(20)의 본딩패드(22)는 범프(30)를 매개로 전기적으로 접속되며, 기판(10)과 반도체 칩(20) 사이에 충진되는 충진 부재(35)에 의해 물리적으로 연결되는 플립 칩 본딩이 이루어질 수 있다.Here, circuit patterns 12 are disposed on the substrate 10 , and bonding pads 22 are disposed on the semiconductor chip 20 . For example, the circuit pattern 12 of the substrate 10 and the bonding pad 22 of the semiconductor chip 20 are electrically connected via bumps 30, and a gap exists between the substrate 10 and the semiconductor chip 20. Flip chip bonding physically connected by the filling member 35 to be filled may be performed.

아울러, 에폭시 봉지제(40)는 기판(10)의 상면과 더불어, 반도체 칩(20)의 후면 전체를 덮도록 형성된다.In addition, the epoxy encapsulant 40 is formed to cover the entire rear surface of the semiconductor chip 20 as well as the upper surface of the substrate 10 .

전술한 일반적인 칩 사이즈 반도체 패키지(1)는 에폭시 봉지제(40)가 기판(10)의 상면과 더불어, 반도체 칩(20)의 후면 전체를 덮도록 코팅하고, 경화시키는 방식으로 형성되고 있다. 이에 따라, 일반적인 칩 사이즈 반도체 패키지(1)는 공정 비용이 많이 소요되며, 기판(10)의 상면 및 반도체 칩(20)의 후면 전체를 덮도록 에폭시 봉지제(40)가 형성되는데 기인하여 일정 두께 이상을 확보해야 하는 구조이므로 박형화를 구현하는데 어려움이 있었다.The above-described general chip size semiconductor package 1 is formed by coating and curing the epoxy encapsulant 40 to cover the entire rear surface of the semiconductor chip 20 as well as the upper surface of the substrate 10. Accordingly, a typical chip size semiconductor package 1 requires a lot of processing cost, and has a certain thickness due to the formation of the epoxy encapsulant 40 to cover the entire upper surface of the substrate 10 and the rear surface of the semiconductor chip 20. Since it is a structure that must secure the ideal, there was difficulty in implementing thinning.

본 발명의 배경 기술은 한국등록특허 제10-1074571호 등에 개시되어 있다.The background art of the present invention is disclosed in Korean Patent Registration No. 10-1074571 and the like.

본 발명의 목적은 반도체 칩을 보호하는 에폭시 봉지제로서의 역할을 대체할 수 있으면서, 박형화 및 원가 절감을 도모할 수 있는 웨이퍼 보호 테이프를 제공하는 것이다.An object of the present invention is to provide a wafer protection tape that can replace a role as an epoxy encapsulant for protecting semiconductor chips, and can achieve thinning and cost reduction.

또한, 본 발명의 목적은 550nm 이하의 파장에서 2% 이하의 광투과도를 갖고, 1,000 ~ 1,500nm의 파장에서 5 ~ 15%의 광투과도를 갖는 웨이퍼 보호 테이프를 제공하는 것이다.Another object of the present invention is to provide a wafer protection tape having a light transmittance of 2% or less at a wavelength of 550 nm or less and a light transmittance of 5 to 15% at a wavelength of 1,000 to 1,500 nm.

본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.The object of the present invention is not limited to the above-mentioned object, and other objects and advantages of the present invention not mentioned above can be understood by the following description and will be more clearly understood by the examples of the present invention. It will also be readily apparent that the objects and advantages of the present invention may be realized by means of the instrumentalities and combinations thereof set forth in the claims.

상술한 기술적 과제를 해결하기 위하여, 본 발명에 따른 웨이퍼 보호 테이프는 이형층; 상기 이형층 상에 배치된 연질 접착층; 및 상기 연질 접착층 상에 배치되며, 고분자 수지 및 착색제를 포함하는 경질층;을 포함하며, 하기 일반식 1을 만족하는 것을 특징으로 한다.In order to solve the above technical problem, the wafer protection tape according to the present invention is a release layer; a soft adhesive layer disposed on the release layer; and a hard layer disposed on the soft adhesive layer and including a polymer resin and a colorant, which satisfies the following general formula 1.

[일반식 1][Formula 1]

0% ≤ │A + B│≤ 1.0%0% ≤ │A + B│≤ 1.0%

(여기서, A는 상기 웨이퍼 보호 테이프를 150℃에서 1시간 동안 가열한 후의 길이 방향에서의 변화율(%)을 나타내고, B는 상기 웨이퍼 보호 테이프를 150℃에서 1시간 동안 가열한 후의 폭 방향에서의 변화율(%)을 나타냄.)(Where A represents the change rate (%) in the longitudinal direction after heating the wafer protection tape at 150 ° C. for 1 hour, and B represents the change rate (%) in the width direction after heating the wafer protection tape at 150 ° C. for 1 hour. Indicates the rate of change (%).)

여기서, 상기 이형층은 25 ~ 50㎛의 두께를 갖고, 상기 연질 접착층은 10 ~ 50㎛의 두께를 가지며, 상기 경질층은 10 ~ 50㎛의 두께를 갖는다.Here, the release layer has a thickness of 25 to 50 μm, the soft adhesive layer has a thickness of 10 to 50 μm, and the hard layer has a thickness of 10 to 50 μm.

상기 경질층은 상기 고분자 수지 90 ~ 95 중량% 및 착색제 5 ~ 10 중량%를 포함한다.The hard layer includes 90 to 95% by weight of the polymer resin and 5 to 10% by weight of the colorant.

상기 고분자 수지는 PI, PEEK 및 PEN 중 선택된 1종 이상을 포함한다.The polymer resin includes at least one selected from among PI, PEEK and PEN.

상기 착색제는 카본 블랙, 산화철, 이산화망간, 아닐린 블랙 및 활성탄을 포함하는 블랙안료 중 선택된 1종 이상을 포함한다.The colorant includes at least one selected from black pigments including carbon black, iron oxide, manganese dioxide, aniline black, and activated carbon.

아울러, 상기 연질 접착층은 열가소성 수지 60 ~ 75 중량%, 에폭시 수지 10 ~ 25 중량%, 경화제 2 ~ 10 중량%, 무기충전제 4 ~ 15 중량%, 경화촉진제 0.1 ~ 2 중량% 및 커플링제 0.1 ~ 4 중량%를 포함한다.In addition, the soft adhesive layer includes 60 to 75 wt% of a thermoplastic resin, 10 to 25 wt% of an epoxy resin, 2 to 10 wt% of a curing agent, 4 to 15 wt% of an inorganic filler, 0.1 to 2 wt% of a curing accelerator, and 0.1 to 4 wt% of a coupling agent. Including weight percent.

상기 열가소성 수지는 300,000 ~ 1,000,000의 수평균분자량을 갖는다.The thermoplastic resin has a number average molecular weight of 300,000 to 1,000,000.

상기 웨이퍼 보호 테이프는, 25℃에서 3,000 ~ 8,000MPa의 저장탄성률을 갖는다.The wafer protection tape has a storage modulus of 3,000 to 8,000 MPa at 25°C.

상기 웨이퍼 보호 테이프는, 550nm 이하의 파장에서 2% 이하의 광투과도를 갖고, 1,000 ~ 1,500nm의 파장에서 5 ~ 15%의 광투과도를 갖는다.The wafer protection tape has a light transmittance of 2% or less at a wavelength of 550 nm or less, and a light transmittance of 5 to 15% at a wavelength of 1,000 to 1,500 nm.

또한, 상기 웨이퍼 보호 테이프는, 상기 경질층 상에 배치된 보호층;을 더 포함할 수 있다.In addition, the wafer protection tape may further include a protection layer disposed on the hard layer.

본 발명에 따른 웨이퍼 보호 테이프는 이형층 상에 연질 접착층 및 경질층이 차례로 적층되는 구조로 이루어지며, 연질 접착층 및 경질층이 에폭시 봉지제를 대체할 수 있어, 에폭시 봉지제를 삭제하는 것이 가능하다.The wafer protection tape according to the present invention has a structure in which a soft adhesive layer and a hard layer are sequentially laminated on a release layer, and the soft adhesive layer and the hard layer can replace the epoxy encapsulant, so it is possible to eliminate the epoxy encapsulant .

따라서, 본 발명에 따른 웨이퍼 보호 테이프는 반도체 칩을 보호하는 에폭시 봉지제로서의 역할을 대체하는 것이 가능할 뿐만 아니라, 이형층 상에 연질 접착층 및 경질층이 차례로 적층되는 초 박막의 얇은 두께를 갖는다.Therefore, the wafer protection tape according to the present invention can replace the role of an epoxy encapsulant for protecting semiconductor chips, and has a thin thickness of an ultra-thin layer in which a soft adhesive layer and a hard layer are sequentially laminated on the release layer.

이 결과, 본 발명에 따른 웨이퍼 보호 테이프는 최종 제품인 칩 사이즈 반도체 패키지로 제작할 시, 반도체 칩의 후면만을 선택적으로 보호하도록 부착하는 것이 가능하므로, 초 박형 구조를 가질 수 있고, 에폭시 봉지제를 대체하여 얇은 두께의 웨이퍼 보호 테이프의 적용으로 원가를 획기적으로 절감할 수 있게 된다.As a result, when the wafer protection tape according to the present invention is manufactured as a final product, a chip-size semiconductor package, it is possible to attach it to selectively protect only the rear surface of a semiconductor chip, so it can have an ultra-thin structure and can replace epoxy encapsulant By applying a thin wafer protection tape, cost can be drastically reduced.

본 발명의 효과는 이상에서 언급한 효과에 제한되지 않으며, 언급되지 않은 또 다른 효과는 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The effects of the present invention are not limited to the effects mentioned above, and other effects not mentioned will be clearly understood by those skilled in the art from the description below.

상술한 효과와 더불어 본 발명의 구체적인 효과는 이하 발명을 실시하기 위한 구체적인 사항을 설명하면서 함께 기술한다.In addition to the effects described above, specific effects of the present invention will be described together while explaining specific details for carrying out the present invention.

도 1은 종래의 칩 사이즈 반도체 패키지를 나타낸 단면도.
도 2는 본 발명의 실시예에 따른 칩 사이즈 반도체 패키지를 나타낸 단면도.
도 3은 본 발명의 실시예에 따른 웨이퍼 보호 테이프를 나타낸 단면도.
도 4는 본 발명의 변형예에 따른 웨이퍼 보호 테이프를 나타낸 단면도.
1 is a cross-sectional view showing a conventional chip size semiconductor package.
2 is a cross-sectional view showing a chip size semiconductor package according to an embodiment of the present invention.
Figure 3 is a cross-sectional view showing a wafer protection tape according to an embodiment of the present invention.
4 is a cross-sectional view showing a wafer protection tape according to a modified example of the present invention.

전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용된다.The above objects, features and advantages will be described later in detail with reference to the accompanying drawings, and accordingly, those skilled in the art to which the present invention belongs will be able to easily implement the technical spirit of the present invention. In describing the present invention, if it is determined that the detailed description of the known technology related to the present invention may unnecessarily obscure the subject matter of the present invention, the detailed description will be omitted. Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the accompanying drawings. In the drawings, the same reference numerals are used to indicate the same or similar components.

본 명세서에서 구성요소의 "상부 (또는 하부)" 또는 구성요소의 "상 (또는 하)"에 임의의 구성이 배치된다는 것은, 임의의 구성이 상기 구성요소의 상면 (또는 하면)에 접하여 배치되는 것뿐만 아니라, 상기 구성요소와 상기 구성요소 상에 (또는 하에) 배치된 임의의 구성 사이에 다른 구성이 개재될 수 있음을 의미할 수 있다. In the present specification, the arrangement of an arbitrary element on the "upper (or lower)" or "upper (or lower)" of a component means that an arbitrary element is placed in contact with the upper (or lower) surface of the component. In addition, it may mean that other components may be interposed between the component and any component disposed on (or under) the component.

본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "구성된다" 또는 "포함한다" 등의 용어는 명세서 상에 기재된 여러 구성 요소들을 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소들을 더 포함할 수 있는 것으로 해석되어야 한다.Singular expressions used herein include plural expressions unless the context clearly dictates otherwise. In this application, terms such as "consists of" or "includes" should not be construed as necessarily including all of the various components described in the specification, some of which may not be included, or additional configurations It should be construed as possibly including more elements.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 웨이퍼 보호 테이프에 대하여 설명하도록 한다.Hereinafter, a wafer protection tape according to a preferred embodiment of the present invention will be described with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따른 칩 사이즈 반도체 패키지를 나타낸 단면도이다.2 is a cross-sectional view showing a chip size semiconductor package according to an embodiment of the present invention.

도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 칩 사이즈 반도체 패키지(300)는 기판(210)과, 기판(210) 상에 실장된 적어도 하나의 반도체 칩(220)과, 반도체 칩(220)을 보호하는 웨이퍼 보호 테이프(100)를 포함한다.As shown in FIG. 2 , a chip size semiconductor package 300 according to an embodiment of the present invention includes a substrate 210, at least one semiconductor chip 220 mounted on the substrate 210, and a semiconductor chip ( 220) includes a wafer protection tape 100.

여기서, 기판(210)에는 회로패턴(212)이 배치되어 있고, 반도체 칩(220)에는 본딩패드(222)가 배치되어 있다. 일 예로, 기판(210)의 회로패턴(212)과 반도체 칩(220)의 본딩패드(222)는 범프(230)를 매개로 전기적으로 접속되며, 기판(210)과 반도체 칩(220) 사이에 충진되는 충진 부재(235)에 의해 물리적으로 연결되는 플립 칩 본딩이 이루어질 수 있다.Here, circuit patterns 212 are disposed on the substrate 210 , and bonding pads 222 are disposed on the semiconductor chip 220 . For example, the circuit pattern 212 of the substrate 210 and the bonding pad 222 of the semiconductor chip 220 are electrically connected via bumps 230, and a gap exists between the substrate 210 and the semiconductor chip 220. Flip chip bonding that is physically connected by the filling member 235 to be filled may be performed.

본 발명의 웨이퍼 보호 테이프(100)는, 종래의 에폭시 봉지제와 달리, 반도체 칩(220)의 후면만을 덮도록 배치되어 있으며, 에폭시 봉지제의 두께 대비 대략 70% 이하의 두께를 갖는다.Unlike the conventional epoxy encapsulant, the wafer protection tape 100 of the present invention is disposed to cover only the rear surface of the semiconductor chip 220 and has a thickness of about 70% or less of the thickness of the epoxy encapsulant.

이에 따라, 본 발명의 웨이퍼 보호 테이프(100)는, 종래의 에폭시 봉지제와 달리, 기판(210) 상에는 웨이퍼 보호 테이프(100)가 부착되어 있지 않고, 반도체 칩(220)의 후면만을 선택적으로 덮는 구조이므로, 종래의 에폭시 봉지제에 비하여, 그 두께 및 사용량을 현저히 감소시킬 수 있게 된다.Accordingly, the wafer protection tape 100 of the present invention, unlike the conventional epoxy encapsulant, does not have the wafer protection tape 100 attached to the substrate 210, and selectively covers only the rear surface of the semiconductor chip 220. Because of the structure, it is possible to significantly reduce the thickness and amount of use compared to conventional epoxy encapsulants.

이러한 웨이퍼 보호 테이프(100)는, 칩 사이즈 반도체 패키지(300)에 적용할 시, 생산 수율을 향상시키기 위해 웨이퍼 레벨에서 부착 작업이 이루어지게 된다.When the wafer protection tape 100 is applied to the chip size semiconductor package 300, an attachment operation is performed at the wafer level to improve production yield.

즉, 웨이퍼 보호 테이프(100)는 백그라인딩 처리된 반도체 웨이퍼의 후면에 부착된 상태에서 큐어링 처리된다. 이후, 반도체 웨이퍼의 후면에 부착된 웨이퍼 보호 테이프(100)에 레이저 마킹 처리를 실시하고, 반도체 웨이퍼의 전면에 쏘잉 테이프를 부착한 후, 개별 칩으로 절단한 상태에서 기판(210)에 플립 칩 본딩되어 칩 사이즈 반도체 패키지(300)로 제작되는 것이다.That is, the wafer protection tape 100 is cured while attached to the back surface of the back-grinding semiconductor wafer. Thereafter, a laser marking process is performed on the wafer protection tape 100 attached to the back side of the semiconductor wafer, and after attaching the sawing tape to the front side of the semiconductor wafer, flip chip bonding to the substrate 210 in a state of being cut into individual chips. It is to be manufactured as a chip size semiconductor package (300).

여기서, 본 발명의 웨이퍼 보호 테이프(100)는 연질 접착층(140) 및 경질층(160)이 차례로 적층되는 2층 구조로 이루어질 수 있다. 여기서, 웨이퍼 보호 테이프(100)의 연질 접착층(140)이 반도체 칩(220)의 후면에 맞닿도록 부착되게 된다.Here, the wafer protection tape 100 of the present invention may have a two-layer structure in which a soft adhesive layer 140 and a hard layer 160 are sequentially stacked. Here, the soft adhesive layer 140 of the wafer protection tape 100 is attached so as to come into contact with the back surface of the semiconductor chip 220 .

전술한 본 발명의 실시예에 따른 칩 사이즈 반도체 패키지(300)는 반도체 칩(220)의 후면 보호가 가능한 기계적 강도를 가지면서도 우수한 레이저 마킹 특성을 갖는 웨이퍼 보호 테이프(100)를 도입하는 것에 의해, 에폭시 봉지제를 대체하면서 박형화를 도모하는 것이 가능해질 수 있다.The chip-size semiconductor package 300 according to the embodiment of the present invention described above has mechanical strength capable of protecting the back side of the semiconductor chip 220 and has excellent laser marking characteristics, by introducing the wafer protection tape 100, It may become possible to promote thinning while replacing the epoxy encapsulant.

이와 같이, 본 발명의 실시예에 따른 칩 사이즈 반도체 패키지(300)는 반도체 칩(220)을 보호하는 에폭시 봉지제로서의 역할을 대체하는 것이 가능할 뿐만 아니라, 연질 접착층(140) 및 경질층(160)이 차례로 적층되는 초 박막의 얇은 두께를 갖는다.In this way, the chip size semiconductor package 300 according to an embodiment of the present invention can replace the role of an epoxy encapsulant protecting the semiconductor chip 220, and the soft adhesive layer 140 and the hard layer 160 It has a thin thickness of ultra-thin, which is laminated in turn.

따라서, 본 발명의 실시예에 따른 칩 사이즈 반도체 패키지(300)는 반도체 칩(220)의 후면만을 선택적으로 보호하도록 부착하는 것이 가능하므로, 초 박형 구조를 가질 수 있고, 에폭시 봉지제를 대체할 수 있는 얇은 두께의 웨이퍼 보호 테이프(100)의 적용으로 원가를 획기적으로 절감할 수 있게 된다.Therefore, since the chip size semiconductor package 300 according to an embodiment of the present invention can be attached to selectively protect only the rear surface of the semiconductor chip 220, it can have an ultra-thin structure and can replace the epoxy encapsulant. The application of the thin-walled wafer protection tape 100 can drastically reduce costs.

이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 웨이퍼 보호 테이프에 대하여 보다 구체적으로 설명하도록 한다.Hereinafter, a wafer protection tape according to an embodiment of the present invention will be described in more detail with reference to the accompanying drawings.

도 3은 본 발명의 실시예에 따른 웨이퍼 보호 테이프를 나타낸 단면도이다.3 is a cross-sectional view showing a wafer protection tape according to an embodiment of the present invention.

도 3을 참조하면, 본 발명의 실시예에 따른 웨이퍼 보호 테이프(100)는 이형층(120), 연질 접착층(140) 및 경질층(160)을 포함한다.Referring to FIG. 3 , the wafer protection tape 100 according to an embodiment of the present invention includes a release layer 120 , a soft adhesive layer 140 and a hard layer 160 .

이형층(120)은 연질 접착층(140)을 보호하는 역할을 한다. 이러한 이형층(120)은 반도체 웨이퍼와의 접착시, 제거되어 연질 접착층(140)을 매개로 반도체 웨이퍼와 접착이 이루어지게 된다.The release layer 120 serves to protect the soft adhesive layer 140 . When the release layer 120 is bonded to the semiconductor wafer, it is removed and bonded to the semiconductor wafer via the soft adhesive layer 140 .

이형층(120)은 25 ~ 50㎛의 두께를 갖는 것이 바람직하고, 보다 바람직하게는 30 ~ 45㎛의 두께를 갖는 것이 좋다.The release layer 120 preferably has a thickness of 25 to 50 μm, and more preferably has a thickness of 30 to 45 μm.

이러한 이형층(120)은 스크래치 등의 외부 요인으로 인한 데미지(damage)로부터 연질 접착층(140)을 보호한다. 이형층(120)은 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN) 등의 폴리에스테르계, 폴리이미드(PI)계, 폴리아미드이미드(PAI)계 중 선택된 1종 이상의 수지로 형성될 수 있다.The release layer 120 protects the soft adhesive layer 140 from damage caused by external factors such as scratches. The release layer 120 may be formed of at least one resin selected from among polyesters such as polyethylene terephthalate (PET) and polyethylene naphthalate (PEN), polyimide (PI), and polyamideimide (PAI). .

연질 접착층(140)은 이형층(120) 상에 배치된다. 이러한 연질 접착층(140)은 충격완화와 더불어, 반도체 웨이퍼와의 접착을 위해 사용된다. 이를 위해, 본 발명의 실시예에 따른 웨이퍼 보호 테이프(100)는 연질 접착층(140)의 하부에 부착되어 있는 이형층(120)을 제거한 상태에서, 반도체 웨이퍼에 부착하여 사용하는 것이 바람직하다.The soft adhesive layer 140 is disposed on the release layer 120 . The soft adhesive layer 140 is used for bonding with a semiconductor wafer as well as mitigating impact. To this end, it is preferable to use the wafer protection tape 100 according to the embodiment of the present invention by attaching it to a semiconductor wafer in a state in which the release layer 120 attached to the lower portion of the soft adhesive layer 140 is removed.

연질 접착층(140)은 10 ~ 50㎛의 두께를 갖는 것이 바람직하고, 보다 바람직한 두께 범위로는 15 ~ 30㎛를 제시할 수 있다. 연질 접착층(140)의 두께가 10㎛ 미만일 경우에는 충분한 내충격성을 확보하지 못할 우려가 있다.반대로, 연질 접착층(140)의 두께가 50㎛를 초과할 경우에는 과도한 두께 설계로 인하여 박형화에 불리하다.The soft adhesive layer 140 preferably has a thickness of 10 to 50 μm, and a more preferable thickness range may be 15 to 30 μm. If the thickness of the soft adhesive layer 140 is less than 10 μm, there is a risk that sufficient impact resistance may not be secured. Conversely, if the thickness of the soft adhesive layer 140 exceeds 50 μm, it is disadvantageous to thinning due to excessive thickness design. .

연질 접착층(140)은 열가소성 수지 60 ~ 75 중량%, 에폭시 수지 10 ~ 25 중량%, 경화제 2 ~ 10 중량%, 무기충전제 4 ~ 15 중량%, 경화촉진제 0.1 ~ 2 중량% 및 커플링제 0.1 ~ 4 중량%를 포함한다.The soft adhesive layer 140 includes 60 to 75 wt% of a thermoplastic resin, 10 to 25 wt% of an epoxy resin, 2 to 10 wt% of a hardener, 4 to 15 wt% of an inorganic filler, 0.1 to 2 wt% of a hardening accelerator, and 0.1 to 4 wt% of a coupling agent. Including weight percent.

여기서, 열가소성 수지는 300,000 ~ 1,000,000의 수평균분자량을 갖는 것이 바람직하고, 보다 바람직한 수평균분자량 범위로는 700,000 ~ 900,000를 제시할 수 있다. 열가소성 수지의 수평균분자량이 300,000 미만일 경우에는 내열성이 부족하여 신뢰성이 저하되는 문제가 있을 수 있다. 반대로, 열가소성 수지의 수평균분자량이 1,000,000을 초과할 경우에는 응집력이 과다하여 초기 부착 특성이 저하되는 문제가 있을 수 있으므로 바람직하지 못하다.Here, the thermoplastic resin preferably has a number average molecular weight of 300,000 to 1,000,000, and a more preferable number average molecular weight range of 700,000 to 900,000 may be suggested. When the number average molecular weight of the thermoplastic resin is less than 300,000, there may be a problem in that reliability is lowered due to insufficient heat resistance. Conversely, when the number average molecular weight of the thermoplastic resin exceeds 1,000,000, cohesive force is excessive and initial adhesion characteristics may be deteriorated, which is not preferable.

이러한 열가소성 수지로는 아크릴 공중합체 수지를 사용할 수 있으며, 바람직하게는 유리전이온도 10℃ ~ 20℃인 아크릴 공중합체 수지를 이용할 수 있고, 더욱 바람직하게는 유리전이온도 12℃ ~ 18℃인 것을 이용할 수 있다. 아크릴 공중합체 수지는 에틸아크릴레이트, 부틸아크릴레이트, 메틸메타아크릴레이트, 글리시딜 아크릴레이트 및 아크릴로니트릴의 공중합체일 수 있다. 이때, 공중합체의 단량체인 글리시딜 아크릴레이트 및 아크릴로니트릴은 6.5 ~ 12 중량비로 공중합되어 있을 수 있고, 더욱 바람직하게는 글리시딜 아크릴레이트 및 아크릴로니트릴은 8 ~ 10 중량비로 공중합될 수 있다.As such a thermoplastic resin, an acrylic copolymer resin may be used, preferably an acrylic copolymer resin having a glass transition temperature of 10 ° C to 20 ° C, and more preferably an acrylic copolymer resin having a glass transition temperature of 12 ° C to 18 ° C. can The acrylic copolymer resin may be a copolymer of ethyl acrylate, butyl acrylate, methyl methacrylate, glycidyl acrylate and acrylonitrile. In this case, glycidyl acrylate and acrylonitrile, which are monomers of the copolymer, may be copolymerized in a weight ratio of 6.5 to 12, and more preferably, glycidyl acrylate and acrylonitrile may be copolymerized in a weight ratio of 8 to 10. there is.

열가소성 수지는 연질 접착층(140) 전체 중량의 60 ~ 75 중량%의 함량비로 첨가되는 것이 바람직하고, 보다 바람직한 범위로는 62 ~ 73 중량%를 제시할 수 있다. 열가소성 수지의 첨가량이 60 중량% 미만일 경우에는 연질 접착층(140)의 경화 전탄성이 부족하여 접착 효과가 떨어지고 제조가 어려운 문제가 있을 수 있다. 반대로, 열가소성 수지의 첨가량이 75 중량%를 초과할 경우에는 전체 가교도가 낮아 경화 후 접착력 저하 및 내열성이 부족한 문제를 야기할 수 있다.The thermoplastic resin is preferably added in a content ratio of 60 to 75% by weight of the total weight of the soft adhesive layer 140, and a more preferable range may be 62 to 73% by weight. If the addition amount of the thermoplastic resin is less than 60% by weight, the elasticity of the soft adhesive layer 140 is insufficient before curing, and thus the adhesive effect is low and manufacturing is difficult. Conversely, when the amount of the thermoplastic resin added exceeds 75% by weight, the total degree of crosslinking is low, resulting in a decrease in adhesive strength and insufficient heat resistance after curing.

에폭시 수지는 비스페놀계 에폭시 수지 및 크레졸 노볼락계 에폭시 수지를 1 : 0.2 ~ 1 : 1.2의 중량비로 혼합한 것을 사용하는 것이 바람직하고, 보다 바람직한 범위로는 1 : 0.6 ~ 1 : 1의 중량비를 제시할 수 있다. 이때, 크레졸 노볼락계 에폭시 수지 사용량이 비스페놀계 에폭시 수지 대비 0.2 중량비 미만일 경우에는 3차원 가교를 형성하는 가교점이 부족하여 내열성이 부족할 수 있고, 크레졸 노볼락계 에폭시 수지 사용량이 비스페놀계 에폭시 수지 대비 1.2 중량비를 초과할 경우에는 가교도가 너무 높아 내충격성에 취약한 문제가 있을 수 있다. 그리고, 비스페놀계 에폭시 수지는 당량 400 ~ 500g/eq 및 연화점 57 ~ 70℃인 비스페놀A 에폭시 수지를, 더욱 바람직하게는 당량 440 ~ 495g/eq 및 연화점 60℃ ~ 68℃인 비스페놀A 에폭시 수지를 사용하는 것이 좋다. 또한, 크레졸 노볼락계 에폭시 수지는 당량 150 ~ 250 g/eq 및 연화점 48 ~ 54℃인 크레졸노볼락 에폭시 수지를 사용할 수 있으며, 더욱 바람직하게는 당량 180 ~ 220 g/eq 및 연화점 50 ~ 54℃인 크레졸노볼락 에폭시 수지를 사용하는 것이 좋다.As the epoxy resin, it is preferable to use a mixture of a bisphenol-based epoxy resin and a cresol novolak-based epoxy resin in a weight ratio of 1: 0.2 to 1: 1.2, and a more preferable range is 1: 0.6 to 1: 1 in weight ratio. can do. At this time, when the amount of cresol novolak-based epoxy resin used is less than 0.2 weight ratio compared to the bisphenol-based epoxy resin, heat resistance may be insufficient due to lack of crosslinking points forming three-dimensional crosslinking, and the amount of cresol novolak-based epoxy resin used is 1.2% compared to the bisphenol-based epoxy resin. When the weight ratio is exceeded, the crosslinking degree is too high, and there may be a problem in that the impact resistance is vulnerable. In addition, the bisphenol-based epoxy resin is a bisphenol A epoxy resin having an equivalent weight of 400 to 500 g / eq and a softening point of 57 to 70 ° C, more preferably a bisphenol A epoxy resin having an equivalent weight of 440 to 495 g / eq and a softening point of 60 ° C to 68 ° C. It is good to do. In addition, the cresol novolak-based epoxy resin may use a cresol novolac epoxy resin having an equivalent weight of 150 to 250 g/eq and a softening point of 48 to 54° C., more preferably an equivalent weight of 180 to 220 g/eq and a softening point of 50 to 54° C. It is preferable to use phosphorus cresol novolac epoxy resin.

에폭시 수지는 연질 접착층(140) 전체 중량의 10 ~ 25 중량%의 함량비로 첨가되는 것이 바람직하고, 보다 바람직한 범위로는 14 ~ 19 중량%를 제시할 수 있다. 에폭시 수지의 첨가량이 10 중량% 미만일 경우에는 경화 후 접착력이 부족한 문제가 있을 수 있다. 반대로, 에폭시 수지의 첨가량이 25 중량%를 초과할 경우에는 경화 전후의 취성이 강하여 제단 시 접착 효과 감소 현상이 발생하며, 경화 후 내충격성에 문제가 있을 수 있다.The epoxy resin is preferably added in a content ratio of 10 to 25% by weight of the total weight of the soft adhesive layer 140, and 14 to 19% by weight may be suggested as a more preferable range. When the added amount of the epoxy resin is less than 10% by weight, there may be a problem of insufficient adhesive strength after curing. Conversely, if the amount of the epoxy resin added exceeds 25% by weight, brittleness before and after curing is strong, resulting in a decrease in adhesive effect during cutting, and there may be a problem in impact resistance after curing.

경화제는 당업계에서 사용하는 일반적인 것을 사용할 수 있으며, 바람직하게는 OH 당량 95 ~ 120 g/eq 및 연화점 110 ~ 130℃인 페놀노볼락 수지를 사용할 수 있고, 더욱 바람직하게는 OH 당량 100 ~ 110 g/eq 및 연화점 115℃ ~ 125℃인 페놀 노볼락 수지를 사용하는 것이 좋다.As the curing agent, a general curing agent used in the art may be used, preferably a phenol novolac resin having an OH equivalent weight of 95 to 120 g/eq and a softening point of 110 to 130 ° C., more preferably an OH equivalent weight of 100 to 110 g It is recommended to use a phenolic novolak resin with /eq and a softening point of 115 ° C to 125 ° C.

경화제는 연질 접착제층(140) 전체 중량의 2 ~ 10 중량%의 함량비로 첨가되는 것이 바람직하고, 보다 바람직한 범위로는 4 ~ 7 중량%를 제시할 수 있다. 경화제의 첨가량이 2 중량% 미만일 경우에는 경화 후 가교 밀도가 너무 낮아 접착력이 부족한 문제가 있을 수 있다. 반대로, 경화제의 첨가량이 10 중량%를 초과할 경우에는 미반응 경화제의 잔존으로 인하여 신뢰성이 저하되는 문제를 유발할 수 있다.The curing agent is preferably added in a content ratio of 2 to 10% by weight of the total weight of the soft adhesive layer 140, and a more preferable range may be 4 to 7% by weight. When the addition amount of the curing agent is less than 2% by weight, the crosslinking density after curing is too low, and there may be a problem of insufficient adhesive strength. Conversely, when the added amount of the curing agent exceeds 10% by weight, reliability may deteriorate due to the remaining unreacted curing agent.

무기충진제는 치수 안정성 및 내열성을 보완하는 하는 역할을 하는 것으로서, 실리카, 알루미나, 카본블랙, 이산화티타늄 및 티탄산바륨 중에서 선택된 1종 이상을 사용할 수 있다. 그리고, 무기충진제는 평균입경 10 ~ 100㎚인 것을 사용하는 것이 바람직하고, 보다 바람직하게는 20 ~ 40nm인 것을 사용하는 것이 좋다.The inorganic filler serves to supplement dimensional stability and heat resistance, and at least one selected from silica, alumina, carbon black, titanium dioxide, and barium titanate may be used. In addition, it is preferable to use inorganic fillers having an average particle diameter of 10 to 100 nm, and more preferably to use those having an average particle diameter of 20 to 40 nm.

무기충진제는 연질 접착제층(140) 전체 중량의 4 ~ 15 중량%의 함량비로 첨가되는 것이 바람직하고, 보다 바람직한 범위로는 7 ~ 12 중량%를 제시할 수 있다. 무기충진제의 첨가량이 4 중량% 미만일 경우에는 열팽창 계수가 상승하여 열 팽창 및 수축에 의해 반도체 웨이퍼와의 접착력이 저하하는 문제가 있을 수 있다. 반대로, 무기충진제의 첨가량이 15 중량%를 초과할 경우에는 접착력이 현저히 저하하는 문제가 있을 수 잇다.The inorganic filler is preferably added in a content ratio of 4 to 15% by weight of the total weight of the soft adhesive layer 140, and 7 to 12% by weight may be presented as a more preferable range. If the addition amount of the inorganic filler is less than 4% by weight, the thermal expansion coefficient may increase and the adhesive force with the semiconductor wafer may decrease due to thermal expansion and contraction. Conversely, when the amount of the inorganic filler added exceeds 15% by weight, there may be a problem in that the adhesive strength is significantly lowered.

경화촉진제는 B-스테이지 상태의 연질층이 반도체 칩에 적용된 후, 열을 가하여 경화시킬 때, 경화를 촉진시키는 역할을 하는 것으로서, 이미다졸계 경화촉진제 또는 인계 경화촉진제를 사용할 수 있으며, 바람직하게는 이미다졸계 경화촉진제를 사용하는 것이 좋다. 이때, 상기 이미다졸계 경화촉 진제로는 시코쿠사의 2E4MZ, 2E4MZ-A, 2E4MZ-CN, 2PZ, 2PZ-CN, 2P4MZ, C11Z, C11Z-CN, C11Z-CNS, C17Z, 2MZ, 2MZ-H, 2PHZ-S, 2PHZ-PW, 2P4MHZ-PW 및 TBZ 중에서 선택된 1종 이상을 포함할 수 있다. 그리고, 상기 인계 경화촉진제는 트리페닐포스핀, 트리부틸포스핀, 트리톨릴포스핀, 트리자일릴포스핀, 포스핀 옥사이드, 트리페닐포스포늄 테트라페닐보레이트, 테트라페닐포스포늄 및 테트라페닐포레이트 중에서 선택된 1종 이상을 포함할 수 있다.The curing accelerator serves to accelerate curing when the B-stage soft layer is applied to the semiconductor chip and then cured by applying heat, and an imidazole-based curing accelerator or a phosphorus-based curing accelerator may be used, preferably. It is preferable to use an imidazole-based curing accelerator. At this time, the imidazole-based curing accelerator is Shikoku's 2E4MZ, 2E4MZ-A, 2E4MZ-CN, 2PZ, 2PZ-CN, 2P4MZ, C11Z, C11Z-CN, C11Z-CNS, C17Z, 2MZ, 2MZ-H, 2PHZ -S, 2PHZ-PW, 2P4MHZ-PW, and at least one selected from TBZ may be included. In addition, the phosphorus-based curing accelerator is triphenylphosphine, tributylphosphine, tritolylphosphine, trixylylphosphine, phosphine oxide, triphenylphosphonium tetraphenylborate, tetraphenylphosphonium and tetraphenylporate. One or more selected species may be included.

경화 촉진제는 연질 접착제층(140) 전체 중량의 0.1 ~ 2 중량%의 함량비로 첨가되는 것이 바람직하고, 보다 바람직한 범위로는 0.3 ~ 0.6 중량%를 제시할 수 있다. 경화촉진제 첨가량이 0.1 중량% 미만일 경우에는 공정 중 제품 경화 시간이 너무 길어짐으로 생산성이 현저히 저하하는 문제가 있을 수 있다. 반대로, 경화 촉진제의 첨가량이 1 중량%를 초과하여 과다 첨가될 경우에는 경시 안정성이 부족하여 사용기간이 감소하는 문제가 있을 수 있다.The hardening accelerator is preferably added in a content ratio of 0.1 to 2% by weight of the total weight of the soft adhesive layer 140, and 0.3 to 0.6% by weight may be presented as a more preferable range. If the addition amount of the curing accelerator is less than 0.1% by weight, the curing time of the product during the process may be too long, resulting in a significant decrease in productivity. Conversely, when the curing accelerator is added in excess of 1% by weight, there may be a problem in that the shelf life is reduced due to lack of stability over time.

커플링제는 무기충진제의 표면과 유기물질간의 화학적 결합으로 인해 접착력을 증대하는 역할을 하는 것으로서, 당업계에서 사용하는 일반적인 커플링제를 사용할 수 있으나, 바람직하게는 실란 커플링제를 사용할 수 있다.The coupling agent serves to increase adhesion due to chemical bonding between the surface of the inorganic filler and the organic material, and a general coupling agent used in the art may be used, but a silane coupling agent may be preferably used.

이러한 커플링제는 연질 접착제층(140) 전체 중량의 0.1 ~ 4 중량%의 함량비로 첨가되는 것이 바람직하고, 보다 바람직한 범위로는 0.3 ~ 2.0 중량%를 제시할 수 있다. 커플링제 첨가량이 0.1 중량% 미만일 경우에는 무기충진제 표면을 충분히 감싸지 못하여 접착력이 저하하는 문제가 있을 수 있다. 반대로, 커플링제의 첨가량이 4 중량%를 초과하여 과다 첨가될 경우에는 휘발성 저분자물질의 함량이 너무 높아져 잔존하는 커플링제로 인해 신뢰성이 저하하는 문제가 있을 수 있다.The coupling agent is preferably added in a content ratio of 0.1 to 4% by weight of the total weight of the soft adhesive layer 140, and a more preferable range may be 0.3 to 2.0% by weight. If the amount of the coupling agent is less than 0.1% by weight, the surface of the inorganic filler may not be sufficiently covered, resulting in a decrease in adhesive strength. Conversely, when the amount of the coupling agent is excessively added, exceeding 4% by weight, the content of the volatile low-molecular-weight substance becomes too high, and reliability may deteriorate due to the remaining coupling agent.

경질층(160)은 연질 접착층(140) 상에 배치되며, 고분자 수지 및 착색제를 포함한다.The hard layer 160 is disposed on the soft adhesive layer 140 and includes a polymer resin and a colorant.

이러한 경질층(160)은 10 ~ 50㎛의 두께를 갖는 것이 바람직하고, 보다 바람직한 두께 범위로는 12.5 ~ 25㎛를 제시할 수 있다. 경질층(160)의 두께가 10㎛ 미만일 경우에는 충분한 내구성 및 강도를 확보하는데 어려움이 따를 수 있다. 반대로, 경질층(160)의 두께가 50㎛를 초과할 경우에는 불필요하게 두꺼워져서 박막 및 경량화에 불리하다.The hard layer 160 preferably has a thickness of 10 to 50 μm, and a more preferable thickness range may be 12.5 to 25 μm. When the thickness of the hard layer 160 is less than 10 μm, it may be difficult to secure sufficient durability and strength. Conversely, when the thickness of the hard layer 160 exceeds 50 μm, it becomes unnecessarily thick, which is disadvantageous to thin film and light weight.

이러한 경질층(160)은 고분자 수지 90 ~ 95 중량% 및 착색제 5 ~ 10 중량%를 포함한다.The hard layer 160 includes 90 to 95% by weight of a polymer resin and 5 to 10% by weight of a colorant.

고분자 수지는 PI(polyimide), PEEK(polyetherether ketone) 및 PEN(polyethylene Naphthalate film) 중 선택된 1종 이상을 포함하며, 이 중 PI를 이용하는 것이 보다 바람직하다.The polymer resin includes at least one selected from polyimide (PI), polyetherether ketone (PEEK), and polyethylene naphthalate film (PEN), and among these, it is more preferable to use PI.

착색제는 카본 블랙, 산화철, 이산화망간, 아닐린 블랙 및 활성탄을 포함하는 블랙안료 중 선택된 1종 이상을 포함한다.The colorant includes at least one selected from black pigments including carbon black, iron oxide, manganese dioxide, aniline black, and activated carbon.

여기서, 착색제의 첨가량이 경질층(160) 전체 중량의 5 중량% 미만으로 첨가될 경우에는 투과율이 증가하여 레이저 마킹 성능이 부족할 수 있으므로, 에폭시 봉지제를 대체하여 사용하는데 어려움이 따를 수 있다. 반대로, 착색제의 첨가량이 경질층(160) 전체 중량의 10 중량%를 초과하여 다량 첨가될 경우에는 필름의 경도(hardness)가 증가하며, IR 투과가 되지 않아 최종 제품에서 검사를 진행하지 못할 우려가 있다.Here, when the amount of the colorant added is less than 5% by weight of the total weight of the hard layer 160, the laser marking performance may be insufficient due to an increase in transmittance, so it may be difficult to use it as a substitute for the epoxy encapsulant. Conversely, when the amount of the colorant is added in excess of 10% by weight of the total weight of the hard layer 160, the hardness of the film increases, and there is a concern that the inspection cannot be performed in the final product because IR transmission is not performed. there is.

경질층(160)은 강도 및 경도가 우수한 고분자 수지, 특히 PI(polyimide) 재질의 고분자 수지가 이용되는 것에 의해, 반도체 칩의 후면 보호가 가능한 기계적 강도를 가지면서도 우수한 레이저 마킹 특성을 갖게 된다.The hard layer 160 has excellent laser marking characteristics while having mechanical strength capable of protecting the rear surface of a semiconductor chip by using a polymer resin having excellent strength and hardness, in particular, a polymer resin made of polyimide (PI).

이 결과, 본 발명의 실시예에 따른 웨이퍼 보호 테이프(100)를 반도체 웨이퍼의 후면에 연질 접착층(140)을 매개로 접착할 시, 연질 접착층(140) 상에 배치된 경질층(160)이 보호막을 형성하여 외부 충격으로부터 반도체 칩을 보호하는 에폭시 봉지제로서의 역할을 대체할 수 있으면서 얇은 두께 적용이 가능하여 박형화를 도모할 수 있게 된다.As a result, when the wafer protection tape 100 according to the embodiment of the present invention is bonded to the back surface of a semiconductor wafer via the soft adhesive layer 140, the hard layer 160 disposed on the soft adhesive layer 140 forms a protective film. It is possible to apply a thin thickness while being able to replace the role of an epoxy encapsulant that protects the semiconductor chip from external impact by forming a thinning can be achieved.

아울러, 본 발명의 실시예에 따른 웨이퍼 보호 테이프(100)는 반도체 칩을 보호하는 에폭시 봉지제로서의 역할을 대체하는 것이 가능할 뿐만 아니라, 이형층(120) 상에 연질 접착층(140) 및 경질층(160)이 차례로 적층되는 초 박막의 얇은 두께를 갖는다. 따라서, 본 발명의 실시예에 따른 웨이퍼 보호 테이프(100)는 최종 제품인 칩 사이즈 반도체 패키지로 제작할 시, 반도체 칩의 후면만을 선택적으로 보호하도록 부착하는 것이 가능하므로, 초 박형 구조를 가질 수 있고, 에폭시 봉지제를 대체하여 얇은 두께의 웨이퍼 보호 테이프(100)로 적용 가능하므로, 원가를 획기적으로 절감할 수 있는 구조적인 이점을 갖는다.In addition, the wafer protection tape 100 according to an embodiment of the present invention can replace the role of an epoxy encapsulant for protecting semiconductor chips, and the soft adhesive layer 140 and the hard layer ( 160) has a thin thickness of an ultra-thin layer that is sequentially laminated. Therefore, when the wafer protection tape 100 according to an embodiment of the present invention is manufactured as a final product, a chip-size semiconductor package, it is possible to selectively attach only the rear surface of a semiconductor chip to protect it, so it can have an ultra-thin structure, and epoxy Since it can be applied as a thin wafer protection tape 100 instead of an encapsulant, it has a structural advantage that can drastically reduce costs.

아울러, 본 발명의 실시예에 따른 웨이퍼 보호 테이프(100)는 하기의 [일반식 1]을 만족한다.In addition, the wafer protection tape 100 according to an embodiment of the present invention satisfies the following [General Formula 1].

[일반식 1][Formula 1]

0% ≤ │A + B│≤ 1.0%0% ≤ │A + B│≤ 1.0%

여기서, A는 웨이퍼 보호 테이프를 150℃에서 1시간 동안 가열한 후의 길이 방향(MD 방향)에서의 변화율(%)을 나타내고, B는 웨이퍼 보호 테이프를 150℃에서 1시간 동안 가열한 후의 폭 방향(TD 방향)에서의 변화율(%)을 나타낸다.Here, A represents the change rate (%) in the longitudinal direction (MD direction) after heating the wafer protection tape at 150 ° C. for 1 hour, and B represents the width direction after heating the wafer protection tape at 150 ° C. for 1 hour ( TD direction) represents the rate of change (%).

이와 같이, 본 발명의 실시예에 따른 웨이퍼 보호 테이프(100)는 연질 접착층(140) 및 경질층(160)이 차례로 적층되는 적층 구조로 이루어지는 것에 의해, 고온 환경에서도 수축률이 거의 변화하지 않는 것을 실험을 통하여 입증하였다.As described above, the wafer protection tape 100 according to the embodiment of the present invention has a laminated structure in which the soft adhesive layer 140 and the hard layer 160 are sequentially laminated, so that the shrinkage rate hardly changes even in a high temperature environment. proved through.

또한, 본 발명의 실시예에 따른 웨이퍼 보호 테이프(100)는, 25℃에서 3,000 ~ 8,000MPa의 저장탄성률을 갖는다.In addition, the wafer protection tape 100 according to an embodiment of the present invention has a storage modulus of 3,000 to 8,000 MPa at 25°C.

또한, 본 발명의 실시예에 따른 웨이퍼 보호 테이프(100)는, 550nm 이하의 파장에서 2% 이하의 광투과도를 갖고, 1,000 ~ 1,500nm의 파장에서 5 ~ 15%의 광투과도를 갖는다.In addition, the wafer protection tape 100 according to an embodiment of the present invention has a light transmittance of 2% or less at a wavelength of 550 nm or less, and a light transmittance of 5 to 15% at a wavelength of 1,000 to 1,500 nm.

한편, 도 4는 본 발명의 변형예에 따른 웨이퍼 보호 테이프를 나타낸 단면도이다.Meanwhile, FIG. 4 is a cross-sectional view showing a wafer protection tape according to a modified example of the present invention.

도 4에 도시된 바와 같이, 본 발명의 변형예에 따른 웨이퍼 보호 테이프(100)는 경질층(160) 상에 배치되는 보호층(180)을 더 포함하는 것을 제외하고는, 도 3을 참조하여 설명한 실시예에 따른 웨이퍼 보호 테이프와 실질적으로 동일한 구성을 갖는다.As shown in FIG. 4, the wafer protection tape 100 according to the modified example of the present invention, with reference to FIG. 3, except that it further includes a protective layer 180 disposed on the hard layer 160. It has substantially the same configuration as the wafer protection tape according to the described embodiment.

여기서, 보호층(180)은 경질층(160)을 보호하는 역할을 한다. 이러한 보호층(180)은, 이형층(120)과 마찬가지로, 반도체 웨이퍼와의 부착시 제거되는 것이 바람직하다.Here, the protective layer 180 serves to protect the hard layer 160 . Like the release layer 120, the protective layer 180 is preferably removed when attaching to the semiconductor wafer.

보호층(180)은, 이형층(120)과 마찬가지로, 25 ~ 50㎛의 두께를 갖는 것이 바람직하고, 보다 바람직하게는 30 ~ 45㎛의 두께를 갖는 것이 좋다.The protective layer 180, like the release layer 120, preferably has a thickness of 25 to 50 μm, and more preferably has a thickness of 30 to 45 μm.

이러한 보호층(180)은 스크래치 등의 외부 요인으로 인한 데미지(damage)로부터 경질 필름을 보호한다. 이러한 보호층(180)은, 이형층(120)과 마찬가지로, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN) 등의 폴리에스테르계, 폴리이미드(PI)계, 폴리아미드이미드(PAI)계 중 선택된 1종 이상의 수지로 형성될 수 있다.The protective layer 180 protects the hard film from damage caused by external factors such as scratches. Like the release layer 120, the protective layer 180 is selected from polyesters such as polyethylene terephthalate (PET) and polyethylene naphthalate (PEN), polyimide (PI), and polyamideimide (PAI). It may be formed of one or more selected resins.

지금까지 살펴본 바와 같이, 본 발명의 실시예에 따른 웨이퍼 보호 테이프는 이형층 상에 연질 접착층 및 경질층이 차례로 적층되는 구조로 이루어지며, 연질 접착층 및 경질층이 에폭시 봉지제를 대체할 수 있어, 에폭시 봉지제를 삭제하는 것이 가능하다.As described above, the wafer protection tape according to the embodiment of the present invention has a structure in which a soft adhesive layer and a hard layer are sequentially laminated on a release layer, and the soft adhesive layer and the hard layer can replace the epoxy encapsulant, It is possible to eliminate the epoxy encapsulant.

따라서, 본 발명의 실시예에 따른 웨이퍼 보호 테이프는 반도체 칩을 보호하는 에폭시 봉지제로서의 역할을 대체하는 것이 가능할 뿐만 아니라, 이형층 상에 연질 접착층 및 경질층이 차례로 적층되는 초 박막의 얇은 두께를 갖는다.Therefore, the wafer protection tape according to an embodiment of the present invention can replace the role of an epoxy encapsulant that protects a semiconductor chip, and also reduces the thickness of an ultra-thin film in which a soft adhesive layer and a hard layer are sequentially laminated on a release layer. have

이 결과, 본 발명의 실시예에 따른 웨이퍼 보호 테이프는 최종 제품인 칩 사이즈 반도체 패키지로 제작할 시, 반도체 칩의 후면만을 선택적으로 보호하도록 부착하는 것이 가능하므로, 초 박형 구조를 가질 수 있고, 에폭시 봉지제를 대체하여 얇은 두께의 웨이퍼 보호 테이프의 적용으로 원가를 획기적으로 절감할 수 있게 된다.As a result, when the wafer protection tape according to the embodiment of the present invention is manufactured as a final product, a chip-size semiconductor package, it is possible to selectively attach only the rear surface of the semiconductor chip to protect it, so it can have an ultra-thin structure, and an epoxy encapsulant It is possible to drastically reduce costs by applying a thin wafer protection tape instead of .

이하, 본 발명의 바람직한 실시예를 통해 본 발명의 구성 및 작용을 더욱 상세히 설명하기로 한다. 다만, 이는 본 발명의 바람직한 예시로 제시된 것이며 어떠한 의미로도 이에 의해 본 발명이 제한되는 것으로 해석될 수는 없다.Hereinafter, the configuration and operation of the present invention will be described in more detail through preferred embodiments of the present invention. However, this is presented as a preferred example of the present invention and cannot be construed as limiting the present invention by this in any sense.

본 명세서 기재되지 않은 내용은 당업자라면 충분히 기술적으로 유추할 수 있는 것이므로 그 설명을 생략하기로 한다.Contents not described in this specification can be sufficiently technically inferred by those skilled in the art, so the description thereof will be omitted.

<제조예><Production Example>

1. 웨이퍼 보호 테이프 제조1. Manufacture of wafer protection tape

실시예 1Example 1

열가소성 수지로서 수평균분자량 800,000 및 유리전이온도 15℃이며, 글리시딜아크릴레이트 3 중량%를 함유한 아크릴 공중합체(N사, 상품명: SG-P3) 67 중량%, 당량 475 g/eq 및 연화점 65℃인 비스페놀A 에폭시 수지(K 화학사, 상품명 : YD-011) 8 중량%, 당량 200 g/eq 및 연화점 52℃인 크레졸 노볼락 에폭시 수지(K 화학사, 상품명 : YDCN 1P) 8 중량%, 경화제로서 OH 당량 106 g/eq 및 연화점 120℃인 페놀노볼락 수지(코오롱유화사의 상품명 : KPH-F2004) 6 중량%, 평균입경 15 ~ 17㎚인 실리카(E사의 에어로실 R972) 9.5 중량%, 경화촉진제인 이미다졸 화합물(시코쿠화성사의 큐아졸 2PH) 0.5 중량% 및 실란 커플링제 (신에츠사의 KBM-303) 1 중량%를 혼합하여 제조된 연질 접착제 조성물을 준비하였다.As a thermoplastic resin, it has a number average molecular weight of 800,000 and a glass transition temperature of 15 ° C. Acrylic copolymer containing 3% by weight of glycidyl acrylate (Company N, trade name: SG-P3) 67% by weight, equivalent weight 475 g / eq, and softening point Bisphenol A epoxy resin (K Chemicals, trade name: YD-011) at 65 ° C. 8% by weight, equivalent weight 200 g / eq and softening point 52 ° C. cresol novolac epoxy resin (K Chemicals, trade name: YDCN 1P) 8% by weight, curing agent As OH equivalent 106 g / eq and softening point 120 ℃ phenol novolac resin (Kolon Petrochemical Co., Ltd. trade name: KPH-F2004) 6% by weight, average particle diameter 15 ~ 17 ㎚ Silica (E company Aerosil R972) 9.5% by weight, cured A soft adhesive composition prepared by mixing 0.5% by weight of an imidazole compound (Cuazole 2PH, manufactured by Shikoku Kasei) as an accelerator and 1% by weight of a silane coupling agent (KBM-303, manufactured by Shin-Etsu) was prepared.

다음으로, 25㎛의 두께를 가지며, 블랙안료가 첨가된 PI 재질의 경질층의 일면에 위의 방법으로 제조된 연질 접착제 조성물을 캐스팅하고, 140℃에서 5분 동안 열풍 건조시켜 20㎛ 두께의 연질층을 형성하여 웨이퍼 보호 테이프를 제조하였다. 여기서, 블랙안료는 경질필름 전체 100wt에 대하여, 7wt%로 첨가된 것을 이용하였다.Next, having a thickness of 25 μm, the soft adhesive composition prepared by the above method was cast on one side of the hard layer made of PI material to which black pigment was added, and dried in hot air at 140 ° C. for 5 minutes to obtain a soft adhesive composition having a thickness of 20 μm. The layers were formed to prepare a wafer protection tape. Here, the black pigment was added in an amount of 7wt% based on 100wt of the entire hard film.

실시예 2 ~ 5 및 비교예 1 ~ 2Examples 2 to 5 and Comparative Examples 1 to 2

경질층으로 표 1에 기재된 것을 이용한 것을 제외하고는 실시예 1과 동일한 방법으로 실시예 2 ~ 5 및 비교예 1 ~ 2에 따른 웨이퍼 보호 테이프를 각각 제조하였다.Wafer protection tapes according to Examples 2 to 5 and Comparative Examples 1 to 2 were prepared in the same manner as in Example 1, except that those described in Table 1 were used as the hard layer.

[표 1][Table 1]

Figure pat00001
Figure pat00001

2. 물성 평가2. Property evaluation

표 2는 실시예 1 ~ 5 및 비교예 1 ~ 2에 따라 제조된 웨이퍼 보호 테이프에 대한 물성 평가 결과를 나타낸 것이다.Table 2 shows the evaluation results of physical properties of the wafer protection tapes manufactured according to Examples 1 to 5 and Comparative Examples 1 to 2.

1) 저장탄성률1) Storage modulus

저장탄성률은 동적열기계분석장치(Perkin Elmer사, Diamond DMA)를 이용하여 20mm×5mm(가로×세로) 크기 50층으로 적층시킨 시편을 측정 온도 -30℃ ~ 300℃(승온속도 10℃/min), 측정 주파수 10Hz를 적용하여 측정 방법에 의거하여 측정하고 25℃에서의 저장탄성률 값을 나타내었다.The storage modulus was measured using a dynamic thermomechanical analyzer (Perkin Elmer, Diamond DMA). A specimen laminated with 50 layers in size of 20 mm × 5 mm (width × height) was measured according to the measurement method by applying a measurement temperature of -30 ° C to 300 ° C (heating rate 10 ° C / min) and a measurement frequency of 10 Hz, and at 25 ° C The storage modulus values are shown.

2) 투과도2) Permeability

투과도는 자외선-가시광 분광 분석계(Perkin Elmer사, Lambda 1050+)를 이용하여 측정범위 2,500 ~ 250nm, 측정간격 1nm 및 측정속도 284.37nm/min 조건으로 측정하여, 532nm 및 1,260nm에서 측정된 투과도 값을 나타내었다.Transmittance was measured using an ultraviolet-visible light spectrometer (Perkin Elmer, Lambda 1050+) under the conditions of a measurement range of 2,500 to 250 nm, a measurement interval of 1 nm, and a measurement speed of 284.37 nm/min, and the transmittance values measured at 532 nm and 1,260 nm were obtained. showed up

3) 수축률3) Shrinkage rate

수축률은 3D 스캐너를 이용하여 100mm×100mm(가로×세로) 크기의 시편을 150℃에서 1시간 동안 가열하고, 가열 전과 후의 길이방향 및 폭방향에 대한 수축률을 측정하였다.For the shrinkage rate, a specimen having a size of 100 mm × 100 mm (width × length) was heated at 150 ° C. for 1 hour using a 3D scanner, and the shrinkage rates in the longitudinal and transverse directions before and after heating were measured.

[표 2][Table 2]

Figure pat00002
Figure pat00002

표 2에 도시된 바와 같이, 실시예 1 ~ 5에 따라 제조된 웨이퍼 보호 테이프는 목표값에 해당하는 25℃에서 3,000 ~ 8,000MPa의 저장탄성률, 550nm 이하의 파장에서 2% 이하의 광투과도 및 1,000 ~ 1,500nm의 파장에서 5 ~ 15%의 광투과도 값을 모두 만족하는 것을 확인할 수 있다.As shown in Table 2, the wafer protection tapes prepared according to Examples 1 to 5 had a storage modulus of 3,000 to 8,000 MPa at 25 ° C. corresponding to the target value, a light transmittance of 2% or less at a wavelength of 550 nm or less, and a light transmittance of 1,000 It can be seen that all of the light transmittance values of 5 to 15% are satisfied at a wavelength of ~ 1,500 nm.

또한, 실시예 1 ~ 5에 따라 제조된 웨이퍼 보호 테이프는 길이방향 변화율(A) 및 폭방향 변화율에 큰 변화가 없었으며, 이 결과 수축률 │A + B│이 1.0% 이하, 보다 구체적으로는 0.11 이하를 만족하는 것을 확인하였다.In addition, the wafer protection tapes prepared according to Examples 1 to 5 showed no significant change in the change rate in the longitudinal direction (A) and the change rate in the width direction, and as a result, the shrinkage rate |A + B│ was 1.0% or less, more specifically 0.11 It was confirmed that the following was satisfied.

반면, 비교예 1에 따라 제조된 웨이퍼 보호 테이프는 25℃에서의 저장탄성률과 수축률은 목표값을 만족하였으나, 532nm 및 1,260nm의 파장에서의 광투과도가 목표값을 모두 만족하지 못하는 것을 확인할 수 있다.On the other hand, the wafer protection tape prepared according to Comparative Example 1 satisfied the target values for the storage modulus and shrinkage at 25 ° C, but the light transmittance at wavelengths of 532 nm and 1,260 nm did not satisfy all target values. .

아울러, 비교예 2에 따라 제조된 웨이퍼 보호 테이프는 532nm 및 1,260nm의 파장에서의 광투과도가 목표값을 만족하였으나, 25℃에서의 저장탄성률과 수축률 값이 모두 목표값을 벗어난 것을 확인할 수 있다.In addition, the wafer protection tape prepared according to Comparative Example 2 satisfied the target values in light transmittance at wavelengths of 532 nm and 1,260 nm, but both the storage modulus and shrinkage at 25 ° C were outside the target values.

3. 공정성 평가3. Fairness evaluation

표 3은 실시예 1 ~ 5 및 비교예 1 ~ 2에 따라 제조된 웨이퍼 보호 테이프를 이용한 공정성 평가 결과를 나타낸 것이다.Table 3 shows the fairness evaluation results using the wafer protection tapes manufactured according to Examples 1 to 5 and Comparative Examples 1 to 2.

1) 내충격성1) Impact resistance

9mm×12mm×300㎛(가로×세로×두께) 크기의 실리콘 웨이퍼 칩에 웨이퍼 보호 테이프를 부착하고 경화한 후, 지름 50mm, 무게 500g의 구슬을 250mm 높이에서 자유 낙하시켜 하단부 실리콘 웨이퍼 칩의 균열을 현미경으로 판단하였다. 이때, 1mm 이상 크기의 균열 발생 유무 확인하였다.After attaching the wafer protection tape to a silicon wafer chip with a size of 9mm × 12mm × 300㎛ (width × length × thickness) and curing it, beads with a diameter of 50 mm and a weight of 500 g are freely dropped from a height of 250 mm to prevent cracks in the silicon wafer chip at the bottom. It was judged under a microscope. At this time, it was confirmed whether or not cracks with a size of 1 mm or more were generated.

2) 비파괴검사 (EV Group, EVG20)2) Non-destructive testing (EV Group, EVG20)

웨이퍼 보호 테이프가 부착된 실리콘 웨이퍼 칩을 IR 검사기를 통해 4면 검사가 가능시 양호, 불가능시 불량으로 판별하였다.The silicon wafer chip to which the wafer protection tape was attached was judged to be good if four-side inspection was possible through an IR inspector, and bad if not possible.

3) 레이저 마킹 특성 평가(EO techinics, GEF211)3) Evaluation of laser marking characteristics (EO techinics, GEF211)

레이저 마킹은 Green laser 532nm Power 0.2W, 글자크기 200×300㎛로 실시하였다. 이때, 레이저를 통해 각인된 글자를 50배 확대한 현미경으로 식별 가능시 양호, 불가능할시 불량을 판별하였다.Laser marking was performed with Green laser 532nm Power 0.2W, font size 200 × 300㎛. At this time, with a microscope that magnified the letters engraved with the laser 50 times, it was judged good when it could be identified, and bad when it was impossible.

4) 칩 휨 평가4) Evaluation of chip warpage

10mm×10mm×100㎛(가로×세로×두께) 크기의 실리콘 웨이퍼 칩에 웨이퍼 보호 테이프를 부착하고, 150℃에서 2시간 동안 경화한 후 실리콘 웨이퍼 칩의 휨 정도가 2mm 이하 양호, 2mm 이상 불량으로 판별하였다.Wafer protection tape was attached to a silicon wafer chip with a size of 10mm × 10mm × 100㎛ (width × length × thickness) and cured at 150 ° C for 2 hours. determined.

[표 3][Table 3]

Figure pat00003
Figure pat00003

표 3에 도시된 바와 같이, 실시예 1 ~ 5에 따라 제조된 웨이퍼 보호 테이프를 이용한 공정성 평가 결과, 내충격성, 비파괴 검사, 레이저 마킹 특성 및 칩 휨 평가 모두 양호한 것으로 평가되었다.As shown in Table 3, as a result of processability evaluation using the wafer protection tapes manufactured according to Examples 1 to 5, impact resistance, non-destructive inspection, laser marking characteristics, and chip warpage evaluation were all evaluated as good.

반면, 비교예 1에 따라 제조된 웨이퍼 보호 테이프를 이용한 공정성 평가에서는 내충격성, 비파괴 검사 및 칩 휨 평가는 양호 하였으나, 레이저 마킹 특성이 좋지 않은 것을 확인하였는데, 이는 블랙안료가 첨가되지 않은 경질층이 이용되는데 기인한 것으로 판단된다.On the other hand, in the fairness evaluation using the wafer protection tape manufactured according to Comparative Example 1, the impact resistance, non-destructive test and chip warpage evaluation were good, but it was confirmed that the laser marking characteristics were not good, which is because the hard layer without the black pigment was added. It is believed to be due to its use.

아울러, 비교예 2에 따라 제조된 웨이퍼 보호 테이프를 이용한 공정성 평가 에서는 비파괴 검사 및 레이저 마킹 특성을 양호하였으나, 내충격성 및 칩 휨 평가 특성이 좋지 않은 것을 확인하였는데, 이는 경질층으로 PET 필름이 이용되는데 기인한 것으로 판단된다.In addition, in the fairness evaluation using the wafer protection tape manufactured according to Comparative Example 2, it was confirmed that the non-destructive inspection and laser marking characteristics were good, but the impact resistance and chip warpage evaluation characteristics were not good. This is because a PET film is used as a hard layer. It is judged to be caused by

이상과 같이 본 발명에 대해서 예시한 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명이 한정되는 것은 아니며, 본 발명의 기술사상의 범위 내에서 통상의 기술자에 의해 다양한 변형이 이루어질 수 있음은 자명하다. 아울러 앞서 본 발명의 실시예를 설명하면서 본 발명의 구성에 따른 작용 효과를 명시적으로 기재하여 설명하지 않았을 지라도, 해당 구성에 의해 예측 가능한 효과 또한 인정되어야 함은 당연하다.As described above, the present invention has been described with reference to the drawings illustrated, but the present invention is not limited by the embodiments and drawings disclosed herein, and various modifications are made by those skilled in the art within the scope of the technical idea of the present invention. It is obvious that variations can be made. In addition, although the operation and effect according to the configuration of the present invention have not been explicitly described and described while describing the embodiments of the present invention above, it is natural that the effects predictable by the corresponding configuration should also be recognized.

100 : 웨이퍼 보호 테이프
120 : 이형층
140 : 연질 접착층
160 : 경질층
100: wafer protection tape
120: release layer
140: soft adhesive layer
160: hard layer

Claims (10)

이형층;
상기 이형층 상에 배치된 연질 접착층; 및
상기 연질 접착층 상에 배치되며, 고분자 수지 및 착색제를 포함하는 경질층;을 포함하며,
하기 일반식 1을 만족하는 것을 특징으로 하는,
웨이퍼 보호 테이프.

[일반식 1]
0% ≤ │A + B│≤ 1.0%
(여기서, A는 상기 웨이퍼 보호 테이프를 150℃에서 1시간 동안 가열한 후의 길이 방향에서의 변화율(%)을 나타내고, B는 상기 웨이퍼 보호 테이프를 150℃에서 1시간 동안 가열한 후의 폭 방향에서의 변화율(%)을 나타냄.)
release layer;
a soft adhesive layer disposed on the release layer; and
A hard layer disposed on the soft adhesive layer and including a polymer resin and a colorant;
Characterized in that it satisfies the following general formula 1,
Wafer Protection Tape.

[Formula 1]
0% ≤ │A + B│≤ 1.0%
(Where, A represents the change rate (%) in the longitudinal direction after heating the wafer protection tape at 150 ° C. for 1 hour, and B represents the change rate (%) in the width direction after heating the wafer protection tape at 150 ° C. for 1 hour. Indicates the rate of change (%).)
제1항에 있어서,
상기 이형층은 25 ~ 50㎛의 두께를 갖고,
상기 연질 접착층은 10 ~ 50㎛의 두께를 가지며,
상기 경질층은 10 ~ 50㎛의 두께를 갖는 것을 특징으로 하는,
웨이퍼 보호 테이프.
According to claim 1,
The release layer has a thickness of 25 to 50 μm,
The soft adhesive layer has a thickness of 10 to 50 μm,
The hard layer is characterized in that it has a thickness of 10 ~ 50㎛,
Wafer Protection Tape.
제1항에 있어서,
상기 경질층은
상기 고분자 수지 90 ~ 95 중량% 및 착색제 5 ~ 10 중량%를 포함하는 것을 특징으로 하는,
웨이퍼 보호 테이프.
According to claim 1,
The hard layer is
Characterized in that it comprises 90 to 95% by weight of the polymer resin and 5 to 10% by weight of the colorant,
Wafer Protection Tape.
제3항에 있어서,
상기 고분자 수지는
PI, PEEK 및 PEN 중 선택된 1종 이상을 포함하는 것을 특징으로 하는,
웨이퍼 보호 테이프.
According to claim 3,
The polymer resin is
Characterized in that it contains at least one selected from PI, PEEK and PEN,
Wafer Protection Tape.
제3항에 있어서,
상기 착색제는
카본 블랙, 산화철, 이산화망간, 아닐린 블랙 및 활성탄을 포함하는 블랙안료 중 선택된 1종 이상을 포함하는 것을 특징으로 하는,
웨이퍼 보호 테이프.
According to claim 3,
The colorant
Characterized in that it comprises at least one selected from black pigments including carbon black, iron oxide, manganese dioxide, aniline black and activated carbon,
Wafer Protection Tape.
제1항에 있어서,
상기 연질 접착층은
열가소성 수지 60 ~ 75 중량%, 에폭시 수지 10 ~ 25 중량%, 경화제 2 ~ 10 중량%, 무기충전제 4 ~ 15 중량%, 경화촉진제 0.1 ~ 2 중량% 및 커플링제 0.1 ~ 4 중량%를 포함하는 것을 특징으로 하는,
웨이퍼 보호 테이프.
According to claim 1,
The soft adhesive layer is
60 to 75% by weight of thermoplastic resin, 10 to 25% by weight of epoxy resin, 2 to 10% by weight of curing agent, 4 to 15% by weight of inorganic filler, 0.1 to 2% by weight of curing accelerator, and 0.1 to 4% by weight of coupling agent characterized by,
Wafer Protection Tape.
제6항에 있어서,
상기 열가소성 수지는
300,000 ~ 1,000,000의 수평균분자량을 갖는 것을 특징으로 하는,
웨이퍼 보호 테이프.
According to claim 6,
The thermoplastic resin is
Characterized in that it has a number average molecular weight of 300,000 to 1,000,000,
Wafer Protection Tape.
제1항에 있어서,
상기 웨이퍼 보호 테이프는,
25℃에서 3,000 ~ 8,000MPa의 저장탄성률을 갖는 것을 특징으로 하는,
웨이퍼 보호 테이프.
According to claim 1,
The wafer protection tape,
Characterized in that it has a storage modulus of 3,000 to 8,000 MPa at 25 ° C,
Wafer Protection Tape.
제1항에 있어서,
상기 웨이퍼 보호 테이프는,
550nm 이하의 파장에서 2% 이하의 광투과도를 갖고,
1,000 ~ 1,500nm의 파장에서 5 ~ 15%의 광투과도를 갖는 것을 특징으로 하는,
웨이퍼 보호 테이프.
According to claim 1,
The wafer protection tape,
It has a light transmittance of 2% or less at a wavelength of 550 nm or less,
Characterized in that it has a light transmittance of 5 to 15% at a wavelength of 1,000 to 1,500 nm,
Wafer Protection Tape.
제1항에 있어서,
상기 웨이퍼 보호 테이프는,
상기 경질층 상에 배치된 보호층;
을 더 포함하는 것을 특징으로 하는,
웨이퍼 보호 테이프.
According to claim 1,
The wafer protection tape,
a protective layer disposed on the hard layer;
Characterized in that it further comprises,
Wafer Protection Tape.
KR1020210132876A 2021-10-07 2021-10-07 Wafer protective tape KR20230049869A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210132876A KR20230049869A (en) 2021-10-07 2021-10-07 Wafer protective tape
JP2022160665A JP2023056499A (en) 2021-10-07 2022-10-05 Wafer protective tape
TW111138102A TWI835334B (en) 2021-10-07 2022-10-06 Wafer protective tape
CN202211221579.5A CN115948127A (en) 2021-10-07 2022-10-08 Wafer protection adhesive tape

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210132876A KR20230049869A (en) 2021-10-07 2021-10-07 Wafer protective tape

Publications (1)

Publication Number Publication Date
KR20230049869A true KR20230049869A (en) 2023-04-14

Family

ID=85901663

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210132876A KR20230049869A (en) 2021-10-07 2021-10-07 Wafer protective tape

Country Status (4)

Country Link
JP (1) JP2023056499A (en)
KR (1) KR20230049869A (en)
CN (1) CN115948127A (en)
TW (1) TWI835334B (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4364508B2 (en) * 2002-12-27 2009-11-18 リンテック株式会社 Protective film forming sheet for chip back surface and manufacturing method of chip with protective film
JP2009130233A (en) * 2007-11-27 2009-06-11 Furukawa Electric Co Ltd:The Film for chip protection
JP5501938B2 (en) * 2009-12-24 2014-05-28 日東電工株式会社 Flip chip type film for semiconductor backside
DE102012210386A1 (en) * 2012-06-20 2013-12-24 Tesa Se Edge protection strip

Also Published As

Publication number Publication date
TW202315921A (en) 2023-04-16
CN115948127A (en) 2023-04-11
TWI835334B (en) 2024-03-11
JP2023056499A (en) 2023-04-19

Similar Documents

Publication Publication Date Title
TWI516530B (en) A film for forming a protective film, and a composite sheet for forming a protective film
CN109111867A (en) Cut die bonding film
TWI619209B (en) Packaging material with semiconductor package substrate, semiconductor device, and method of manufacturing semiconductor device
KR20110128863A (en) Semiconductor protection film-forming film with dicing sheet, method for manufacturing semiconductor device using same, and semiconductor device
JP2013006893A (en) High thermal conductivity resin composition, high thermal conductivity cured product, adhesive film, sealing film, and semiconductor device using them
KR102451368B1 (en) Heat dissipation die bonding film and dicing die bonding film
JP5180507B2 (en) Protective film forming sheet for chip and semiconductor chip with protective film
CN110028917A (en) Adhering film and adhering film with cutting belt
US20140179832A1 (en) Epoxy resin composition for encapsulating a semiconductor device and semiconductor device encapsulated using the same
CN108076669A (en) Band used for sealing electronic device
CN104726032A (en) Adhesive film, dicing/die-bonding film, method for manufacturing semiconductor device, and semiconductor device
CN104838489A (en) Protective-film-forming composition, protective-film-forming sheet, and chip with curable protective film
CN109111871A (en) Dicing tape integrated cementability piece
KR102486893B1 (en) Resin composition, cured product, encapsulation film and encapsulation structure
TW201506117A (en) Thermosetting die bonding film, die bonding film attached with cutting sheet, and semiconductor device manufacturing method
TWI724179B (en) Adhesive film and die-cut die-bonded integrated film
JP2008248129A (en) Sheet for forming protective film for chip, and semiconductor chip with protective film
KR20230049869A (en) Wafer protective tape
TW201506116A (en) Thermosetting die-bonding film, die-bonding film with dicing sheet and process for producing semiconductor device
KR102505321B1 (en) Encapsulation film, encapsulation structure, and manufacturing method of the encapsulation structure
CN110776715A (en) Epoxy resin composition for encapsulating semiconductor device and semiconductor device
KR102305022B1 (en) Fod adhesive film and semiconductor package comprising thereof
TWI798313B (en) Reinforced film for fingerprint recognition sensor, manufacturing method thereof and fingerprint recognition sensor module using the same
WO2020241594A1 (en) Encapsulating resin composition and electronic component device
TWI473856B (en) Epoxy resin composition for encapsulating semiconductor device and semiconductor device encapsulated with the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal