[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20230018731A - 픽셀 회로 및 이를 포함하는 표시 패널 - Google Patents

픽셀 회로 및 이를 포함하는 표시 패널 Download PDF

Info

Publication number
KR20230018731A
KR20230018731A KR1020210100602A KR20210100602A KR20230018731A KR 20230018731 A KR20230018731 A KR 20230018731A KR 1020210100602 A KR1020210100602 A KR 1020210100602A KR 20210100602 A KR20210100602 A KR 20210100602A KR 20230018731 A KR20230018731 A KR 20230018731A
Authority
KR
South Korea
Prior art keywords
transistor
pixel circuit
pixel
light emitting
driving
Prior art date
Application number
KR1020210100602A
Other languages
English (en)
Inventor
정진우
남상진
이현석
유승진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210100602A priority Critical patent/KR20230018731A/ko
Priority to CN202210723516.3A priority patent/CN115691409A/zh
Priority to US17/869,621 priority patent/US20230033778A1/en
Priority to JP2022117641A priority patent/JP7531551B2/ja
Priority to EP22186929.0A priority patent/EP4125082A1/en
Priority to TW111128635A priority patent/TWI827175B/zh
Publication of KR20230018731A publication Critical patent/KR20230018731A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

실시예에 의한 픽셀 회로, 표시 패널 및 이를 이용한 표시 장치가 개시된다. 실시예에 따른 픽셀 회로는 제1 EM 신호의 펄스가 인가되는 제1 EM 트랜지스터와, 제1 발광 소자를 구동하는 제1 구동 트랜지스터를 구비하는 제1 픽셀 회로; 및 제2 EM 신호의 펄스가 인가되는 제2 EM 트랜지스터와, 제2 발광 소자를 구동하는 제2 구동 트랜지스터를 구비하는 제2 픽셀 회로를 포함하고, 상기 제1 EM 트랜지스터와 상기 제1 구동 트랜지스터 사이의 노드와 상기 제2 EM 트랜지스터와 상기 제2 구동 트랜지스터 사이의 노드가 연결된다.

Description

픽셀 회로 및 이를 포함하는 표시 패널{PIXEL CIRCUIT AND DISPLAY PANEL INCLUDING THE SAME}
본 발명은 픽셀 회로 및 이를 포함하는 표시 패널에 관한 것이다.
표시장치는 액정 표시장치(Liquid Crystal Display: LCD), 전계 발광 표시장치(Electroluminescence Display), 전계 방출 표시장치(Field Emission Display: FED), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP) 등이 있다.
전계 발광 표시장치는 발광층의 재료에 따라 무기 발광 표시장치와 유기 발광 표시장치로 나뉘어진다. 액티브 매트릭스 타입(active matrix type)의 유기 발광 표시장치는 스스로 발광하는 자발광 소자 예를 들어, 유기 발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 이용하여 입력 영상을 재현한다. 유기 발광 표시장치는 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다.
표시장치 중 일부 예컨대, 액정 표시장치나 유기 발광 표시장치에는 복수의 서브 픽셀을 포함하는 표시 패널, 표시 패널을 구동하는 구동 신호를 출력하는 구동부 및 표시패널 또는 구동부에 공급할 전원을 생성하는 전원 공급부 등이 포함된다. 구동부에는 표시패널에 스캔 신호 또는 게이트 신호를 공급하는 게이트 구동부 및 표시패널에 데이터신호를 공급하는 데이터 구동부 등이 포함된다.
이러한 표시장치는 표시 패널에 형성된 복수의 서브 픽셀들에 구동 신호 예컨대, 스캔 신호, EM 신호 및 데이터 신호 등이 공급되면, 선택된 서브 픽셀이 빛을 투과시키거나 빛을 직접 발광을 하게 됨으로써 영상을 표시할 수 있다.
이때, 서브 픽셀 내 EM 신호가 인가되는 EM 트랜지스터는 듀티 구동이 가능한데, 스캔 트랜지스터, 센싱 트랜지스터 대비 상대적으로 1 프레임 기준 휘도 유지를 위해 지속 구동된다. 따라서 100% 듀티 구동 시 EM 트랜지스터의 신뢰성이 취약하다.
본 발명은 전술한 필요성 및/또는 문제점을 해결하는 것을 목적으로 한다.
본 발명은 EM 트랜지스터의 신뢰성 확보가 가능한 픽셀 회로 및 이를 포함하는 표시 패널을 제공한다.
본 발명의 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 픽셀 회로는 제1 EM 신호의 펄스가 인가되는 제1 EM 트랜지스터와, 제1 발광 소자를 구동하는 제1 구동 트랜지스터를 구비하는 제1 픽셀 회로; 및 제2 EM 신호의 펄스가 인가되는 제2 EM 트랜지스터와, 제2 발광 소자를 구동하는 제2 구동 트랜지스터를 구비하는 제2 픽셀 회로를 포함하고, 상기 제1 EM 트랜지스터와 상기 제1 구동 트랜지스터 사이의 노드와 상기 제2 EM 트랜지스터와 상기 제2 구동 트랜지스터 사이의 노드가 연결된다.
본 발명의 표시 패널은 고전위 전압 라인과 저전위 전압 라인 사이에 형성된 전류 패스를 통해 흐르는 전류에 의해 발광하는 발광 소자와, EM 신호에 응답하여 상기 전류 패스를 스위칭하는 EM 트랜지스터를 포함하는 복수의 픽셀 회로들을 포함하고, 적어도 두개의 픽셀 회로들 간에 상기 전류 패스가 서로 연결된다.
본 발명은 데이터 라인을 공유하는 인접한 픽셀들 간 EM 소자들의 소스 노드를 연결시켜 하나의 EM 소자로 다수의 발광 소자를 구동시키도록 함으로써, EM 소자가 구동하는 듀티비가 감소하여 스트레스를 줄이기 때문에 신뢰성을 확보할 수 있다.
본 발명의 EM 라인 및 EM 신호의 추가없이 EM 트랜지스터의 구동 비율울 낮출 수 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 제1 실시예에 따른 픽셀 회로를 보여주는 도면이다.
도 2a 내지 도 2b는 도 1에 도시된 픽셀 회로의 동작 원리를 설명하기 위한 도면들이다.
도 3 내지 도 4는 본 발명의 다른 실시예에 따른 픽셀 회로를 보여주는 회로도이다.
도 5는 표시 패널 내 픽셀 회로의 연결 상태를 보여주는 도면이다.
도 6은 도 5에 도시된 픽셀 회로의 구동 타이밍을 나타내는 도면이다.
도 7a 내지 도 7b는 도 5에 도시된 픽셀 회로의 구동 원리를 설명하기 위한 도면이다.
도 8은 본 발명의 제4 실시예에 따른 픽셀 회로를 보여주는 도면들이다.
도 9a 내지 도 9c는 도 8에 도시된 픽셀 회로의 구동 원리를 설명하기 위한 도면이다.
도 10은 본 발명의 제5 실시예에 따른 픽셀 회로를 보여주는 도면이다.
도 11 내지 도 12는 본 발명의 다른 실시예에 따른 픽셀 회로를 보여주는 회로도이다.
도 13a 내지 도 13b는 도 10에 도시된 픽셀 회로의 구동 원리를 설명하기 위한 도면이다.
도 14는 본 발명의 제8 실시예에 따른 픽셀 회로를 보여주는 도면이다.
도 15 내지 도 16은 본 발명의 픽셀 회로에 적용 가능한 다양한 픽셀 회로를 보여주는 도면들이다.
도 17은 본 발명의 실시예에 따른 표시 장치를 보여주는 블록도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
실시예 설명에서, 제1, 제2 등이 다양한 구성 요소들을 서술하기 위해서 사용되지만, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
여러 실시예들의 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 픽셀 회로를 보여주는 도면이고, 도 2a 내지 도 2b는 도 1에 도시된 픽셀 회로의 동작 원리를 설명하기 위한 도면들이다.
도 1을 참조하면, 일 실시예에 따른 픽셀 회로는 컬럼 방향으로 배치된 제1 픽셀 회로(PXL1)와 제2 픽셀 회로(PXL2)를 포함한다. 제1 픽셀 회로(PXL1)와 제2 픽셀 회로(PXL2) 각각은 발광 소자(EL), 발광 소자(EL)를 구동하는 구동 트랜지스터(DT), 구동 트랜지스터(DT)에 연결된 전류 패스를 스위칭하는 EM 트랜지스터(Tem)를 포함한다. 구동 트랜지스터(DT)와 EM 트랜지스터(ST)는 n 채널 Oxide 트랜지스터들로 구현될 수 있다.
제1 픽셀 회로(PXL1)는 제1 발광 소자(EL1), 제1 구동 트랜지스터(DT1), 제1 EM 트랜지스터(Tem1)를 포함한다. 제1 EM 트랜지스터(Tem1)는 제1 전원 라인과 제1a 노드(N1a) 사이에 연결되고, 제1 구동 트랜지스터(DT1)는 제1a 노드(N1a)와 제2a 노드(N2a) 사이에 연결되고, 제1 발광 소자(EL1)는 제1b 노드(N2a)와 저전위 전압 라인 사이에 연결된다.
제1 EM 트랜지스터(Tem1)는 EM 신호의 게이트 온 전압이 인가되면 턴-온되어 픽셀 구동 전압(EVDD)을 제1a 노드(N1a)에 공급한다. 제1 EM 트랜지스터(Tem1)는 EM 신호가 인가되는 게이트 라인에 연결된 게이트, 픽셀 구동 전압이 공급되는 제1 전원 라인에 연결된 제1 전극, 및 제1a 노드(N1a)에 연결된 제2 전극을 포함한다.
제1 구동 트랜지스터(DT1)는 게이트-소스간 전압(Vgs)에 따라 제1 발광 소자(EL1)에 전류를 공급하여 제1 발광 소자(EL1)를 구동한다. 제1 구동 트랜지스터(DT1)는 데이터 전압이 인가되는 게이트(또는 게이트 전극), 제1a 노드(N1a)에 연결된 제1 전극(또는 드레인 전극), 제2a 노드(N2a)에 연결된 제2 전극(또는 소스 전극)을 포함한다.
제2 픽셀 회로(PXL2)는 제2 발광 소자(EL2), 제2 구동 트랜지스터(DT2), 제2 EM 트랜지스터(Tem2)를 포함한다. 제2 EM 트랜지스터(Tem2)는 제1 전원 라인과 제1b 노드(N1b) 사이에 연결되고, 제2 구동 트랜지스터(DT2)는 제1b 노드(N1b)와 제2b 노드(N2b) 사이에 연결되고, 제2 발광 소자(EL2)는 제2b 노드(N2b)와 제2 전원 라인 사이에 연결된다.
제2 EM 트랜지스터는 EM 신호의 게이트 온 전압이 인가되면 턴-온되어 픽셀 구동 전압(EVDD)을 제1b 노드(N1b)에 공급한다. 제2 EM 트랜지스터(Tem2)는 EM 신호가 인가되는 게이트 라인에 연결된 게이트, 픽셀 구동 전압이 공급되는 제1 전원 라인에 연결된 제1 전극, 및 제1b 노드(N1b)에 연결된 제2 전극을 포함한다.
제2 구동 트랜지스터(DT2)는 게이트-소스간 전압(Vgs)에 따라 제2 발광 소자(EL2)에 전류를 공급하여 제2 발광 소자(EL2)를 구동한다. 제2 구동 트랜지스터(DT2)는 데이터 전압이 인가되는 게이트, 제1b 노드(N1b)에 연결된 제1 전극, 제2b 노드(N2b)에 연결된 제2 전극을 포함한다.
이때, 제1 픽셀 회로(PXL1) 내 제1a 노드(N1a)와 제2 픽셀 회로(PXL2) 내 제1b 노드(N1b)는 서로 연결된다. 제1a 노드(N1a)와 제1b 노드(N1b)는 연결 배선으로 연결된 하나의 제1 노드(N1)이다. 제1 EM 트랜지스터(Tem1)에 EM 신호의 게이트 온 전압이 인가되면 턴-온되어 픽셀 구동 전압을 제1a 노드(N1a)와 제1b 노드(N1b)에 공급한다. 제1a 노드(N1a)에 연결된 제1 구동 트랜지스터(DT1)와 제1b 노드(N1b)에 연결된 제2 구동 트랜지스터(DT2)는 게이트-소스 간 전압에 따라 제1 발광 소자(EL1)와 제2 발광 소자(EL2)에 전류를 공급하여 제1 발광 소자(EL1)와 제2 발광 소자(EL2)를 구동한다.
또한 제2 EM 트랜지스터(Tem2)에 EM 신호의 게이트 온 전압이 인가되면 턴-온되어 픽셀 구동 전압을 제1b 노드(N1b)와 제1a 노드(N1a)에 공급한다. 제1b 노드(N1b)에 연결된 제2 구동 트랜지스터(DT2)와 제1a 노드(N1a)에 연결된 제1 구동 트랜지스터(DT1)는 게이트-소스 간 전압에 따라 제2 발광 소자(EL2)와 제1 발광 소자(EL1)에 전류를 공급하여 제2 발광 소자(EL2)와 제1 발광 소자(EL1)를 구동한다.
도 2a 내지 도 2b를 참조하면, 제1 픽셀 회로(PXL1)와 제2 픽셀 회로(PXL2)가 연결된 경우, 제1 EM 트랜지스터(Tem1)가 턴-온되는 경우 픽셀 구동 전압이 인가되어 제1 발광 소자(EL1)와 제2 발광 소자(EL2)가 모두 구동하고, 제2 EM 트랜지스터(Tem2)가 턴-온되는 경우 픽셀 구동 전압이 인가되어 제1 발광 소자(EL1)와 제2 발광 소자(EL2)가 모두 구동한다.
이때, 제1 발광 소자(EL1)와 제2 발광 소자(EL2)가 발광하는 발광 듀티비(duty ratio)는 제1 EM 트랜지스터(Tem1)와 제2 EM 트랜지스터(Tem2)에 인가되는 EM 신호의 듀티비와 다르다. 실시예에서 발광 듀티비는 EM 신호의 듀티비보다 크다. 여기서 발광 듀티비는 발광 구간과 비발광 구간을 포함하는 한 주기에서 발광 구간의 비율을 의미한다. EM 신호의 듀티비는 온 구간과 오프 구간을 포함하는 한 주기에서 온 구간의 비율을 의미한다.
예컨대, 도 2a와 같이 EM 신호의 듀티비가 25%인 경우, 발광 듀티비는 50%일 수 있다. 도 2b와 같이 EM 신호의 듀티비가 50%인 경우, 발광 듀티비는 100%일 수 있다.
EM 신호의 듀티비는 (발광 듀티비 / 픽셀 회로의 개수)의 값이다. 실시예에 따르면 두 개의 픽셀 회로가 연결되는 경우 EM 신호의 듀티비는 발광 듀티비의 1/2이 되기 때문에 스위치 소자의 구동 횟수를 줄여 그만큼 스트레스를 감소시킨다.
도 3 내지 도 4는 본 발명의 다른 실시예에 따른 픽셀 회로를 보여주는 회로도이다.
도 3을 참조하면, 제2 실시예에 따른 픽셀 회로는 컬럼 방향으로 배치되어 데이터 라인을 공유하는 제1 픽셀 회로(PLX1)와 제2 픽셀 회로(PLX2)를 포함한다. 제1 픽셀 회로(PLX1)와 제2 픽셀 회로(PLX1) 각각은 발광 소자(EL), 발광 소자(EL)를 구동하는 구동 트랜지스터(DT), 구동 트랜지스터(DT)에 연결된 전류 패스를 스위칭하는 EM 트랜지스터(Tem), 센싱 트랜지스터(Tsense), 스캔 트랜지스터(Tscan), 및 구동 트랜지스터(DT)의 게이트-소스간 전압(Vgs)을 저장하는 커패시터(Cst)를 포함한다. 구동 트랜지스터(DT)와 EM 트랜지스터(Tem), 센싱 트랜지스터(Tsense), 스캔 트랜지스터(Tscan)는 n 채널 Oxide 트랜지스터들로 구현될 수 있다.
발광 소자(EL)는 데이터 전압(Vdata)에 따라 변하는 구동 트랜지스터(DT)의 게이트-소스간 전압(Vgs)에 따라 구동 트랜지스터(DT)의 채널을 통해 인가되는 전류에 의해 발광된다. 발광 소자(EL)는 애노드와 캐소드 사이에 형성된 유기 화합물층을 포함한 EL로 구현될 수 있다. 유기 화합물층은 정공주입층(HIL), 정공수송층(HTL), 발광층(EML), 전자수송층(ETL) 및 전자주입층(EIL) 등을 포함할 수 있으나 이에 한정되지 않는다. 발광 소자(EL)의 애노드는 제2 노드(n2)를 통해 구동 트랜지스터(DT)에 연결되고, 발광 소자(EL)의 캐소드는 저전위 전원 전압(EVSS)이 인가되는 제2 전원 라인(42)에 연결된다.
스캔 트랜지스터(Tscan)는 스캔 신호(SCAN)의 게이트 온 전압(VGH)에 따라 턴-온되어 데이터 라인을 제3 노드(N3)에 연결하여 데이터 전압(Vdata)을 제3 노드(N3)에 연결된 구동 트랜지스터(DT)에 공급한다. 제3 노드(N3)는 구동 트랜지스터(DT)의 게이트에 연결된다. 따라서, 구동 트랜지스터(DT)의 게이트 전압은 제3 노드(N3)의 전압과 같다. 스캔 트랜지스터(Tscan)는 스캔 신호(SCAN)가 인가되는 제1 게이트 라인에 연결된 게이트, 데이터 라인에 연결된 제1 전극, 및 제3 노드(N3)에 연결된 제2 전극을 포함한다.
센싱 트랜지스터(Tsense)는 센싱 신호(SENSE)의 게이트 온 전압(VGH)에 따라 턴-온되어 기준 전압(Vref)을 제2 노드(N2)에 공급한다. 센싱 트랜지스터(Tsense)는 스캔 신호(SCAN)가 인가되는 제1 게이트 라인에 연결된 게이트, 기준 전압(Vref)이 인가되는 기준 전압 라인(43)에 연결된 제1 전극, 및 제2 노드(N2)에 연결된 제2 전극을 포함한다.
EM 트랜지스터(Tem)는 EM 신호(EM)의 게이트 온 전압(VEH)에 따라 턴-온되어 픽셀 구동 전압(EVDD)을 제1 노드(N1)에 공급한다. EM 트랜지스터(Tem)는 EM 신호(EM)가 인가되는 EM 라인에 연결된 게이트, 픽셀 구동 전압(EVDD)이 공급되는 제1 전원 라인(41)에 연결된 제1 전극, 및 제1 노드(N1)에 연결된 제2 전극을 포함한다.
제1 픽셀 회로(PLX1)와 제2 픽셀 회로(PLX2) 내 제3 스위치 소자의 소스 노드는 서로 연결된다. 즉, 제1 픽셀 회로(PLX1)와 제2 픽셀 회로(PLX2)의 제1 노드(N1)가 서로 연결된다.
구동 트랜지스터(DT)는 게이트-소스간 전압(Vgs)에 따라 발광 소자(EL)에 전류를 공급하여 발광 소자(EL)를 구동한다. 구동 트랜지스터(DT)는 제3 노드(N3)에 연결된 게이트, 제1 노드(N1)에 연결된 제1 전극(또는 드레인), 및 제2 노드(N2)를 통해 발광 소자(EL)의 애노드에 연결된 제2 전극(또는 소스)을 포함한다.
스토리지 커패시터(Cst)는 제3 노드(N3)와 제2 노드(N2) 사이에 연결된다. 스토리지 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트-소스 간 전압(Vgs)을 충전한다.
센싱 모드에서 구동 트랜지스터(DT)의 채널을 통해 흐르는 전류 또는 구동 트랜지스터(DT)와 발광 소자(EL) 사이의 전압이 기준 전압 라인을 통해 센싱된다. 기준 전압 라인을 통해 흐르는 전류는 적분기를 통해 전압으로 변환되고 아날로그-디지털 변환기(Analog-to-digital converter, ADC)를 통해 디지털 데이터로 변환된다. 이 디지털 데이터는 구동 트랜지스터(DT)의 문턱 전압 또는 이동도 정보를 포함한 센싱 데이터이다. 센싱 데이터는 데이터 연산부로 전송된다. 데이터 연산부는 ADC로부터의 센싱 데이터를 입력 받아 센싱 데이터를 바탕으로 선택된 보상값을 픽셀 데이터에 더하거나 곱하여 픽셀들의 구동 편차와 열화를 보상할 수 있다.
도 4를 참조하면, 제3 실시예에 따른 픽셀 회로는 컬럼 방향으로 배치되어 데이터 라인을 공유하는 제1 픽셀 회로(PLX1)와 제2 픽셀 회로(PLX2)를 포함한다. 제1 픽셀 회로(PLX1)와 제2 픽셀 회로(PLX2) 각각은 제2 실시예의 구성에 초기화 전압 라인과 제3 노드(N3) 사이에 연결된 초기화 트랜지스터(Tinit)를 더 포함한다. 이 픽셀 회로에서 구동 트랜지스터(DT)와 EM 트랜지스터(Tem), 센싱 트랜지스터(Tsense), 스캔 트랜지스터(Tscan), 초기화 트랜지스터(Tinit)는 n 채널 Oxide 트랜지스터들로 구현될 수 있다.
초기화 트랜지스터(Tinit)는 초기화 신호(VINIT)에 응답하여 초기화 전압(VINIT)을 인가한다. 이때 초기화 전압(VINIT)은 초기화 전압 라인을 통해 제3 노드(N3)에 인가된다.
도 5는 표시 패널 내 픽셀 회로의 연결 상태를 보여주는 도면이고, 도 6은 도 5에 도시된 픽셀 회로의 구동 타이밍을 나타내는 도면이고, 도 7a 내지 도 7b는 도 5에 도시된 픽셀 회로의 구동 원리를 설명하기 위한 도면이다.
도 5 내지 도 6을 참조하면, 표시 패널은 데이터 라인을 공유하는 다수의 픽셀 회로(PXL)들을 포함한다. 다수의 픽셀 회로(PXL)들은 2개씩 병렬 연결된다. 즉, 인접한 2개의 픽셀 회로 간 EM 소자의 소스 노드가 연결되어, 2개의 픽셀 회로들은 병렬 연결된다.
이때, EM 신호는 내부 보상을 위한 구간과 듀티 구동을 위한 구간으로 구분되어 구동될 수 있다. EM 신호는 프레임별로 교번적으로 인가되지만 구동 타이밍은 동일하다.
도 7a를 참조하면, 첫번째 프레임 기간에 홀수번째 EM 라인에 EM 신호의 게이트 온 전압이 인가되어 첫번째 EM 라인과 세번째 EM 라인에 각각 연결된 첫번째 픽셀 회로(PXL_11, PXL_N1)와 세번째 픽셀 회로(PXL_13, PXL_N3) 내 EM 트랜지스터(Tem)가 온 된다. 즉, 첫번째 픽셀 회로(PXL_11, PXL_N1) 내 EM 트랜지스터(Tem)가 온 되면, 픽셀 구동 전압이 인가되어 첫번째 픽셀 회로(PXL_11, PXL_N1)와 두번째 픽셀 회로(PXL_12, PXL_N2)의 발광 소자가 구동된다. 세번째 픽셀 회로(PXL_13, PXL_N3) 내 EM 트랜지스터(Tem)가 온 되면, 픽셀 구동 전압이 인가되어 세번째 픽셀 회로(PXL_13, PXL_N3)와 네번째 픽셀 회로(PXL_14, PXL_N4)의 발광 소자가 구동된다.
도 7b를 참조하면, 두번째 프레임 기간에 짝수번째 EM 라인에 EM 신호의 게이트 온 전압이 인가되어 두번째 EM 라인과 네번째 EM 라인에 각각 연결된 두번째 픽셀 회로(PXL_12, PXL_N2)와 네번째 픽셀 회로(PXL_14, PXL_N4) 내 EM 트랜지스터(Tem)가 온 된다. 즉, 두번째 픽셀 회로(PXL_12, PXL_N2) 내 EM 트랜지스터(Tem)가 온 되면, 픽셀 구동 전압이 인가되어 두번째 픽셀 회로(PXL_12, PXL_N2)와 첫번째 픽셀 회로(PXL_11, PXL_N1)의 발광 소자가 구동된다. 네번째 픽셀 회로(PXL_14, PXL_N4) 내 EM 트랜지스터가 온 되면, 픽셀 구동 전압이 인가되어 네번째 픽셀 회로(PXL_14, PXL_N4)와 세번째 픽셀 회로(PXL_13, PXL_N3)의 발광 소자가 구동된다.
발광 소자가 100% 듀티비로 구동되는 상태에서 EM 트랜지스터는 50% 듀티비로 구동된다. 이때, EM 트랜지스터는 2 수평기간(2H) 단위로 EM 신호를 공유하게 된다.
이처럼 홀수번째 프레임 기간에는 홀수번째 픽셀 회로 내 EM 소자를 온 시켜 병렬 연결된 픽셀 회로 내 발광 소자를 구동시키고, 짝수번째 프레임 기간에는 짝수번째 픽셀 회로 내 EM 소자를 온 시켜 병렬 연결된 픽셀 회로 내 발광 소자를 구동시킨다. 따라서 2개의 EM 소자를 교번 구동시키면서 발광 소자를 모두 구동시킬 수 있다.
도 8은 본 발명의 제4 실시예에 따른 픽셀 회로를 보여주는 도면들이고, 도 9a 내지 도 9c는 도 8에 도시된 픽셀 회로의 구동 원리를 설명하기 위한 도면이다.
도 8을 참조하면, 제4 실시예에 따른 픽셀 회로는 컬럼 방향으로 배치된 제1 픽셀 회로(PXL1), 제2 픽셀 회로(PXL2), 제3 픽셀 회로(PXL3)를 포함한다. 제1 픽셀 회로(PXL1), 제2 픽셀 회로(PXL2), 제3 픽셀 회로(PXL3) 각각은 발광 소자(EL), 발광 소자(EL)를 구동하는 구동 트랜지스터(DT), 구동 트랜지스터(DT)에 연결된 전류 패스를 스위칭하는 EM 트랜지스터(Tem)를 포함한다.
이때, 제1 픽셀 회로(PXL1) 내 제1a 노드(N1a), 제2 픽셀 회로(PXL2) 내 제1b 노드(N1b), 제3 픽셀 회로(PXL3) 내 제1c 노드(N1c)는 서로 연결된다. 제1a 노드(N1a), 제1b 노드(N1b), 제1c 노드(N1c)는 연결 배선으로 연결된 하나의 제1 노드(N1)이다. 제1 픽셀 회로(PXL1) 내 제1 EM 트랜지스터(Tem1) 또는 제2 픽셀 회로(PXL2) 내 제2 EM 트랜지스터(Tem2) 또는 제3 픽셀 회로(PXL3) 내 제3 EM 트랜지스터(Tem3)에 EM 신호의 게이트 온 전압이 인가되면 턴-온되어 픽셀 구동 전압을 제1 픽셀 회로(PXL1), 제2 픽셀 회로(PXL2), 제3 픽셀 회로(PXL3)의 제1 노드(N1)에 공급한다. 제1 픽셀 회로(PXL1) 내 제1 노드(N1)에 연결된 구동 트랜지스터(DT), 제2 픽셀 회로(PXL2) 내 제1 노드(N1)에 연결된 구동 트랜지스터(DT), 제3픽셀 회로(PXL3) 내 제1 노드(N1)에 연결된 구동 트랜지스터(DT)는 게이트-소스 간 전압에 따라 제1 발광 소자(EL1), 제2 발광 소자(EL2), 제3 발광 소자(EL3)에 전류를 공급하여 제1 발광 소자(EL1), 제2 발광 소자(EL2), 제3 발광 소자(EL3)를 구동시킨다.
이때, 제1 발광 소자(EL1), 제2 발광 소자(EL2), 제3 발광 소자(EL3)가 발광하는 발광 듀티비는 제1 EM 트랜지스터, 제2 EM 트랜지스터, 제3 EM 트랜지스터에 인가되는 EM 신호의 듀티비와 다르다. 실시예에서 발광 듀티비는 EM 신호의 듀티비보다 크다.
여기서는 2개의 픽셀 회로와 3개의 픽셀 회로가 연결되는 경우를 일 예로 설명하고 있지만, 반드시 이에 한정되지 않고 그 이상의 픽셀 회로가 연결될 수 있다. 즉, 실시예에 따른 픽셀 회로는 적어도 2개의 픽셀 회로를 연결할 수 있다. 연결하는 픽셀 회로의 개수가 많아질수록 EM 신호의 듀티비는 점점 작아질 수 있다. EM 신호의 듀티비가 점점 작아지면 스위치 소자의 스트레스 또한 점점 감소하게 된다.
도 9a를 참조하면, 첫번째 프레임 기간에 첫번째 EM 라인에 EM 신호의 게이트 온 전압이 인가되어 첫번째 EM 라인에 연결된 첫번째 픽셀 회로(PXL_11, PXL_N1) 내 EM 트랜지스터(Tem)가 온 된다. 첫번째 픽셀 회로(PXL_11, PXL_N1) 내 EM 트랜지스터(Tem)가 온 되면, 픽셀 구동 전압이 인가되어 첫번째 픽셀 회로(PXL_11, PXL_N1), 두번째 픽셀 회로(PXL_12, PXL_N2), 세번째 픽셀 회로(PXL_13, PXL_N3) 내 발광 소자(EL)가 구동된다.
이때, 두번째 픽셀 회로(PXL_12, PXL_N2)와 세번째 픽셀 회로(PXL_13, PXL_N3) 내 EM 트랜지스터(Tem)에는 게이트 오프 전압이 인가되어 오프된다.
도 9b를 참조하면, 두번째 프레임 기간에 두번째 EM 라인에 EM 신호의 게이트 온 전압이 인가되어 두번째 EM 라인에 연결된 두번째 픽셀 회로(PXL_12, PXL_N2) 내 EM 트랜지스터(Tem)가 온 된다. 두번째 픽셀 회로(PXL_12, PXL_N2) 내 EM 트랜지스터(Tem)가 온 되면, 픽셀 구동 전압이 인가되어 두번째 픽셀 회로(PXL_12, PXL_N2), 세번째 픽셀 회로(PXL_13, PXL_N3), 첫번째 픽셀 회로(PXL_11, PXL_N1)의 발광 소자(EL)가 구동된다.
이때, 첫번째 픽셀 회로(PXL_11, PXL_N1)와 세번째 픽셀 회로(PXL_13, PXL_N3) 내 EM 트랜지스터(Tem)에는 게이트 오프 전압이 인가되어 오프된다.
도 9c를 참조하면, 세번째 프레임 기간에 세번째 EM 라인에 EM 신호의 게이트 온 전압이 인가되어 세번째 EM 라인에 연결된 세번째 픽셀 회로(PXL_13, PXL_N3) 내 EM 트랜지스터(Tem)가 온 된다. 세번째 픽셀 회로(PXL_13, PXL_N3) 내 EM 트랜지스터(Tem)가 온 되면, 픽셀 구동 전압이 인가되어 세번째 픽셀 회로(PXL_13, PXL_N3), 첫번째 픽셀 회로(PXL_11, PXL_N1), 두번째 픽셀 회로(PXL_12, PXL_N2) 내 발광 소자(EL)가 구동된다.
이때, 첫번째 픽셀 회로(PXL_11, PXL_N1)와 두번째 픽셀 회로(PXL_12, PXL_N2) 내 EM 트랜지스터(Tem)에는 게이트 오프 전압이 인가되어 오프된다.
발광 소자가 100% 듀티비로 구동되는 상태에서 EM 트랜지스터는 대략33% 듀티비로 구동된다. 이때, EM 트랜지스터는 3 수평기간(3H) 단위로 EM 신호를 공유하게 된다.
이처럼 3개의 픽셀 회로가 연결되는 경우 각 프레임 기간 동안 3개의 픽셀 회로 내 EM 소자가 순차적으로 온되되, 3개의 픽셀 회로 내 발광 소자는 모두 구동된다. 따라서 3개의 EM 소자를 교번 구동시키면서 발광 소자를 모두 구동시킬 수 있다.
도 10은 본 발명의 제5 실시예에 따른 픽셀 회로를 보여주는 도면이다.
도 10을 참조하면, 다른 실시예에 따른 픽셀 회로는 라인 방향으로 배치된 제1 픽셀 회로(PXL1), 제2 픽셀 회로(PXL2)를 포함한다. 제1 픽셀 회로(PXL1), 제2 픽셀 회로(PXL2) 각각은 발광 소자(EL), 발광 소자(EL)를 구동하는 구동 트랜지스터(DT), 구동 트랜지스터(DT)에 연결된 전류 패스를 스위칭하는 EM 트랜지스터(Tem)를 포함한다.
제1 픽셀 회로(PXL1)는 제1 발광 소자(EL1), 제1 구동 트랜지스터(DT1), 제1 EM 트랜지스터(Tem1)를 포함한다. 제1 EM 트랜지스터(Tem1)는 제1 전원 라인과 제1a 노드(N1a) 사이에 연결되고, 제1 구동 트랜지스터(DT1)는 제1a 노드(N1a)와 제2a 노드(N2a) 사이에 연결되고, 제1 발광 소자(EL1)는 제2a 노드(N2a)와 저전위 전압 라인 사이에 연결된다.
제1 EM 트랜지스터(Tem1)는 제1 EM 신호(EM1)의 게이트 온 전압이 인가되면 턴-온되어 픽셀 구동 전압(EVDD)을 제1a 노드(N1a)에 공급한다. 제1 EM 트랜지스터(Tem1)는 제1 EM 신호(EM)가 인가되는 게이트 라인에 연결된 게이트, 픽셀 구동 전압이 공급되는 제1 전원 라인에 연결된 제1 전극, 및 제1a 노드(N1a)에 연결된 제2 전극을 포함한다.
제1 구동 트랜지스터(DT1)는 게이트-소스간 전압(Vgs)에 따라 제1 발광 소자(EL1)에 전류를 공급하여 제1 발광 소자(EL1)를 구동한다. 제1 구동 트랜지스터(DT1)는 데이터 전압이 인가되는 게이트, 제1a 노드(N1a)에 연결된 제1 전극, 제2a 노드(N2a)에 연결된 제2 전극을 포함한다.
제2 픽셀 회로(PXL2)는 제2 발광 소자(EL2), 제2 구동 트랜지스터(DT2), 제2 EM 트랜지스터(Tem2)를 포함한다. 제2 EM 트랜지스터(Tem2)는 제1 전원 라인과 제1b 노드(N1b) 사이에 연결되고, 제2 구동 트랜지스터(DT2)는 제1b 노드(N1b)와 제2b 노드(N2b) 사이에 연결되고, 제2 발광 소자(EL2)는 제2b 노드(N2b)와 제2 전원 라인 사이에 연결된다.
제2 EM 트랜지스터는 제2 EM 신호(EM2)의 게이트 온 전압이 인가되면 턴-온되어 픽셀 구동 전압(EVDD)을 제1b 노드(N1b)에 공급한다. 제2 EM 트랜지스터(Tem2)는 제2 EM 신호(EM2)가 인가되는 게이트 라인에 연결된 게이트, 픽셀 구동 전압이 공급되는 제1 전원 라인에 연결된 제1 전극, 및 제1b 노드(N1b)에 연결된 제2 전극을 포함한다.
제2 구동 트랜지스터(DT2)는 게이트-소스간 전압(Vgs)에 따라 제2 발광 소자(EL2)에 전류를 공급하여 제2 발광 소자(EL2)를 구동한다. 제2 구동 트랜지스터(DT2)는 데이터 전압이 인가되는 게이트, 제1b 노드(N1b)에 연결된 제1 전극, 제2b 노드(N2b)에 연결된 제2 전극을 포함한다.
이때, 제1 픽셀 회로(PXL1) 내 제1a 노드(N1a)와 제2 픽셀 회로(PXL2) 내 제1b 노드(N1b)는 서로 연결된다. 제1a 노드(N1a)와 제1b 노드(N1b)는 연결 배선으로 연결된 하나의 제1 노드(N1)이다. 제1 EM 트랜지스터(Tem1)에 제1 EM 신호(EM1)의 게이트 온 전압이 인가되면 턴-온되어 픽셀 구동 전압을 제1a 노드(N1a)와 제1b 노드(N1b)에 공급한다. 제1a 노드(N1a)에 연결된 제1 구동 트랜지스터(DT1)와 제1b 노드(N1b)에 연결된 제2 구동 트랜지스터(DT2)는 게이트-소스 간 전압에 따라 제1 발광 소자(EL1)와 제2 발광 소자(EL2)에 전류를 공급하여 제1 발광 소자(EL1)와 제2 발광 소자(EL2)를 구동한다.
또한 제2 EM 트랜지스터(Tem2)에 제2 EM 신호(EM2)의 게이트 온 전압이 인가되면 턴-온되어 픽셀 구동 전압을 제1b 노드(N1b)와 제1a 노드(N1a)에 공급한다. 제1b 노드(N1b)에 연결된 제2 구동 트랜지스터(DT2)와 제1a 노드(N1a)에 연결된 제1 구동 트랜지스터(DT1)는 게이트-소스 간 전압에 따라 제2 발광 소자(EL2)와 제1 발광 소자(EL1)에 전류를 공급하여 제2 발광 소자(EL2)와 제1 발광 소자(EL1)를 구동한다.
도 11 내지 도 12는 본 발명의 다른 실시예에 따른 픽셀 회로를 보여주는 회로도이다.
도 11을 참조하면, 실시예에 따른 픽셀 회로는 라인 방향으로 배치된 제1 픽셀 회로(PXL1)와 제2 픽셀 회로(PXL2)를 포함한다. 제1 픽셀 회로(PXL1)와 제2 픽셀 회로(PXL2) 각각은 발광 소자(EL), 발광 소자(EL)를 구동하는 구동 트랜지스터(DT), 구동 트랜지스터(DT)에 연결된 전류 패스를 스위칭하는 EM 트랜지스터(Tem), 센싱 트랜지스터(Tsense), 스캔 트랜지스터(Tscan), 및 구동 트랜지스터(DT)의 게이트-소스간 전압(Vgs)을 저장하는 커패시터(Cst)를 포함한다.
도 12를 참조하면, 실시예에 따른 픽셀 회로는 라인 방향으로 배치된 제1 픽셀 회로(PXL1)와 제2 픽셀 회로(PXL2)를 포함한다. 제1 픽셀 회로(PXL1)와 제2 픽셀 회로(PXL2) 각각은 초기화 전압 라인과 제3 노드 사이에 연결된 초기화 트랜지스터(Tinit)를 더 포함한다. 이 픽셀 회로에서 구동 트랜지스터(DT)와 EM 트랜지스터(Tem), 센싱 트랜지스터(Tsense), 스캔 트랜지스터(Tscan), 초기화 트랜지스터(Tinit)는 n 채널 Oxide 트랜지스터들로 구현될 수 있다.
초기화 트랜지스터(Tinit)는 초기화 신호(INIT)에 응답하여 초기화 전압(VINIT)을 인가한다. 초기화 전압(VINIT)은 초기화 전압 라인을 통해 제1 노드(N1)에 인가된다.
도 13a 내지 도 13b는 도 10에 도시된 픽셀 회로의 구동 원리를 설명하기 위한 도면이다.
도 13a를 참조하면, 홀수번째 프레임 기간에 홀수측 EM 라인에 제1 EM 신호(EM1)의 게이트 온 전압이 인가되어 홀수측 EM 라인에 연결된 각 픽셀 라인별 홀수번째 픽셀 회로(PXL_11, PXL_21, PXL_31, PXL_41) 내 EM 트랜지스터(Tem)가 온 된다. 홀수번째 픽셀 회로(PXL_11, PXL_21, PXL_31, PXL_41) 내 EM 트랜지스터(Tem)가 온 되면, 픽셀 구동 전압이 인가되어 홀수번째 픽셀 회로(PXL_11, PXL_21, PXL_31, PXL_41)와 짝수번째 픽셀 회로(PXL_12, PXL_22, PXL_32, PXL_42)의 발광 소자(EL)가 모두 구동된다.
이때, 짝수번째 픽셀 회로 내 EM 소자에는 게이트 오프 전압이 인가되어 오프된다.
도 13b를 참조하면, 짝수번째 프레임 기간에 짝수측 EM 라인에 제2 EM 신호(EM2)의 게이트 온 전압이 인가되어 짝수측 EM 라인에 연결된 각 픽셀 라인별 짝수번째 픽셀 회로(PXL_12, PXL_22, PXL_32, PXL_42) 내 EM 트랜지스터(Tem)가 온 된다. 짝수번째 픽셀 회로(PXL_12, PXL_22, PXL_32, PXL_42) 내 EM 트랜지스터(Tem)가 온 되면, 픽셀 구동 전압이 인가되어 짝수번째 픽셀 회로(PXL_12, PXL_22, PXL_32, PXL_42)와 홀수번째 픽셀 회로(PXL_11, PXL_21, PXL_31, PXL_41)의 발광 소자(EL)가 모두 구동된다.
이때, 홀수번째 픽셀 회로 내 EM 소자에는 게이트 오프 전압이 인가되어 오프된다.
발광 소자가 100% 듀티비로 구동되는 상태에서 EM 트랜지스터는 50% 듀티비로 구동된다. 이때, EM 트랜지스터는 2 수평기간(2H) 단위로 EM 신호를 공유하게 된다.
도 14는 본 발명의 제8 실시예에 따른 픽셀 회로를 보여주는 도면이다.
도 14를 참조하면, 제8 실시예에 따른 픽셀 회로는 라인 방향으로 배치된 제1 픽셀 회로(PXL1), 제2 픽셀 회로(PXL2), 제3 픽셀 회로(PXL3)를 포함하고, 제1 픽셀 회로(PXL1), 제2 픽셀 회로(PXL2), 제3 픽셀 회로(PXL3) 각각은 발광 소자(EL1, EL2, EL3), 발광 소자(EL1, EL2, EL3)를 구동하는 구동 트랜지스터(DT1, DT2, DT3), 구동 트랜지스터(DT1, DT2, DT3)에 연결된 전류 패스를 스위칭하는 EM 트랜지스터(Tem1, Tem2, Tem3)를 포함한다.
이때, 제1 픽셀 회로(PXL1) 내 제1a 노드(N1a), 제2 픽셀 회로(PXL2) 내 제1b 노드(N1b), 제3 픽셀 회로(PXL3) 내 제1c 노드(N1c)는 서로 연결된다. 제1a 노드(N1a), 제1b 노드(N1b), 제1c 노드(N1c)는 연결 배선으로 연결된 하나의 제1 노드(N1)이다. 제1 픽셀 회로(PXL1) 내 EM 트랜지스터(Tem) 또는 제2 픽셀 회로(PXL2) 내 EM 트랜지스터(Tem) 또는 제3 픽셀 회로(PXL3) 내 EM 트랜지스터(Tem)에 EM 신호의 게이트 온 전압이 인가되면 턴-온되어 픽셀 구동 전압(EVDD)을 제1 픽셀 회로(PXL1), 제2 픽셀 회로(PXL2), 제3 픽셀 회로(PXL3)의 제1 노드(N1)에 공급한다. 제1 픽셀 회로(PXL1) 내 제1a 노드(N1a)에 연결된 구동 트랜지스터(DT1), 제2 픽셀 회로(PXL2) 내 제1b 노드(N1b)에 연결된 구동 트랜지스터(DT2), 제3픽셀 회로(PXL3) 내 제1c 노드(N1c)에 연결된 구동 트랜지스터(DT3)는 게이트-소스 간 전압에 따라 제1 발광 소자(EL1), 제2 발광 소자(EL2), 제3 발광 소자(EL3)에 전류를 공급하여 제1 발광 소자(EL1), 제2 발광 소자(EL2), 제3 발광 소자(EL3)를 구동시킨다.
발광 소자가 100% 듀티비로 구동되는 상태에서 EM 트랜지스터는 대략33% 듀티비로 구동된다. 이때, EM 트랜지스터는 3 수평기간(3H) 단위로 EM 신호를 공유하게 된다.
도 15 내지 도 16은 본 발명의 픽셀 회로에 적용 가능한 다양한 픽셀 회로를 보여주는 도면들이다.
도 15를 참조하면, 픽셀 회로는 발광 소자(EL), 발광 소자(EL)를 구동하는 구동 트랜지스터(DT), 구동 트랜지스터(DT)에 연결된 전류 패스를 스위칭하는 EM 트랜지스터(Tem)를 포함한다.
EM 트랜지스터(Tem)는 구동 트랜지스터(DT)와 발광 소자(EL) 사이에 연결되고, EM 공유 노드(100)를 통해 발광 소자(EL)와 연결된다. EM 트랜지스터(Tem)는 EM 공유 노드(100)를 통해 적어도 하나의 다른 픽셀 회로 내 발광 소자와 모두 연결된다.
도 16을 참조하면, 픽셀 회로는 발광 소자(EL), 발광 소자(EL)를 구동하는 구동 트랜지스터(DT), 구동 트랜지스터(DT)에 연결된 전류 패스를 스위칭하는 제1 EM 트랜지스터(Tem1), 제2 EM 트랜지스터(Tem2)를 포함한다.
제1 EM 트랜지스터(Tem1)는 픽셀 구동 전압(EVDD)이 제1 전원 라인과 구동 트랜지스터(DT) 사이에 연결되고, 제1 EM 공유 노드(101)를 통해 구동 트랜지스터(DT)에 연결된다. 제1 EM 트랜지스터(Tem1)는 제1 EM 공유 노드(101)를 통해 적어도 하나의 다른 픽실 회로 내 구동 트랜지스터와 모두 연결된다.
제2 EM 트랜지스터(Tem2)는 구동 트랜지스터(DT)와 발광 소자(EL) 사이에 연결되고, 제2 EM 공유 노드(102)를 통해 발광 소자(EL)와 연결된다. 제2 EM 트랜지스터(Tem2)는 제2 EM 공유 노드(102)를 통해 적어도 하나의 다른 픽셀 회로 내 발광 소자와 모두 연결된다.
실시예는 이와 같이 다양한 픽셀 회로를 이용하여 구현될 수 있는데, 반드시 이에 한정되지 않고 EM 신호를 공유할 수 있는 어떠한 형태의 픽셀 회로도 적용 가능하다.
이하에서는 실시예에 따른 픽셀 회로가 적용된 표시패널이 구비된 표시 장치를 설명한다.
도 17은 본 발명의 실시예에 따른 표시 장치를 보여주는 블록도이다.
도 17을 참조하면, 본 발명의 실시예에 따른 표시장치는 표시패널(100), 표시패널(100)의 픽셀들에 픽셀 데이터를 기입(write)하기 위한 표시패널 구동회로, 및 픽셀들과 표시패널 구동회로의 구동에 필요한 전원을 발생하는 전원부(140)를 포함한다.
표시패널(100)은 입력 영상을 표시하는 픽셀 어레이(AA)를 포함한다. 픽셀 어레이(AA)는 다수의 데이터 라인들(102), 데이터 라인들(102)과 교차되는 다수의 게이트 라인들(103), 및 매트릭스 형태로 배치되는 픽셀들을 포함한다.
픽셀 어레이(AA)는 다수의 픽셀 라인들(L1~Ln)을 포함한다. 픽셀 라인들(L1~Ln) 각각은 표시패널(100)의 픽셀 어레이(AA)에서 라인 방향(X)을 따라 배치된 1 라인의 픽셀들을 포함한다. 1 픽셀 라인에 배치된 픽셀들은 게이트 라인들(103)을 공유한다. 데이터 라인 방향을 따라 컬럼 방향(Y)으로 배치된 서브 픽셀들은 동일한 데이터 라인(102)을 공유한다. 1 수평 기간(1H)은 1 프레임 기간을 픽셀 라인들(L1~Ln)의 총 개수로 나눈 시간이다.
픽셀들은 컬럼 방향 또는 라인 방향으로 적어도 2개의 픽셀들마다 서로 연결된다. 이때, 다수의 픽셀들 내 EM 트랜지스터의 소스 노드가 연결되어 EM 신호를 공유한다.
표시패널(100) 상에 터치 센서들이 배치될 수 있다. 터치 입력은 별도의 터치 센서들을 이용하여 센싱되거나 픽셀들을 통해 센싱될 수 있다. 터치 센서들은 온-셀(On-cell type) 또는 애드 온 타입(Add on type)으로 표시패널의 화면 상에 배치되거나 픽셀 어레이(AA)에 내장되는 인-셀(In-cell type) 터치 센서들로 구현될 수 있다.
표시패널(100)은 플렉시블 표시패널로 구현될 수 있다. 플렉시블 표시패널은 플라스틱 EL 패널로 제작될 수 있다. 플라스틱 EL 패널의 백 플레이트(Back plate) 상에 유기 박막 필름이 배치되고, 유기 박막 필름 상에 픽셀 어레이(AA)가 형성될 수 있다.
플라스틱 EL의 백 플레이트는 PET(Polyethylene terephthalate) 기판일 수 있다. 백 플레이트 상에 유기 박막 필름이 형성된다. 유기 박막 필름 상에 픽셀 어레이(AA)와 터치 센서 어레이가 형성될 수 있다. 백 플레이트는 픽셀 어레이(AA)가 습도에 노출되지 않도록 투습을 차단한다. 유기 박막 필름은 얇은 PI(Polyimide) 필름 기판일 수 있다. 유기 박막 필름 상에 도시하지 않은 절연 물질로 다층의 버퍼막이 형성될 수 있다. 유기 박막 필름 상에 픽셀 어레이(AA)와 터치 센서 어레이에 인가되는 전원이나 신호를 공급하기 위한 배선들이 형성될 수 있다.
픽셀들 각각은 컬러 구현을 위하여 적색 서브 픽셀(이하 "R 서브 픽셀"이라 함), 녹색 서브 픽셀(이하 "G 서브 픽셀"이라 함), 청색 서브 픽셀(이하 "B 서브 픽셀"이라 함)로 나뉘어질 수 있다. 픽셀들 각각은 백색 서브 픽셀을 더 포함할 수 있다. 서브 픽셀들(101) 각각은 픽셀 회로를 포함한다. 픽셀 회로는 데이터 라인(102)과 게이트 라인(103)에 연결된다.
이하에서 픽셀은 서브 픽셀과 같은 의미로 해석될 수 있다.
전원부(140)는 직류-직류 변환기(DC-DC Converter)를 이용하여 표시패널(100)의 픽셀 어레이(AA)와 표시패널 구동회로의 구동에 필요한 직류(DC) 전원을 발생한다. 직류-직류 변환기는 차지 펌프(Charge pump), 레귤레이터(Regulator), 벅 변환기(Buck Converter), 부스트 변환기(Boost Converter) 등을 포함할 수 있다. 전원부(140)는 도시하지 않은 호스트 시스템으로부터의 직류 입력 전압을 조정하여 감마 기준 전압(VGMA), 게이트 온 전압(VGH, VEH). 게이트 오프 전압(VGL, VEL), 픽셀 구동 전압(EVDD), 픽셀 저전위 전원 전압(EVSS) 등의 직류 전압을 발생할 수 있다. 감마 기준 전압(VGMA)은 데이터 구동부(110)에 공급된다. 게이트 온 전압(VGH, VEH)과 게이트 오프 전압(VGL, VEL)은 게이트 구동부(120)에 공급된다. 픽셀 구동 전압(EVDD)과 픽셀 저전위 전원 전압(EVSS)은 픽셀들에 공통으로 공급된다.
표시패널 구동회로는 타이밍 콘트롤러(Timing controller, TCON)(130)의 제어 하에 표시패널(100)의 픽셀들에 입력 영상의 픽셀 데이터(디지털 데이터)를 기입한다.
표시패널 구동회로는 데이터 구동부(110)와 게이트 구동부(120)를 구비한다.
데이터 구동부(110)와 데이터 라인들(102) 사이에 디멀티플렉서(Demultiplexer, DEMUX)(112)가 배치될 수 있다. 디멀티플렉서(112)는 데이터 구동부(110)의 한 채널을 다수의 데이터 라인들(102)에 순차적으로 연결하여 데이터 구동부(110)의 한 채널로부터 출력되는 데이터 전압을 데이터 라인들(102)에 시분할 분배함으로써 데이터 구동부(110)의 채널 개수를 줄일 수 있다. 디멀티플렉서 어레이(112)는 생략될 수 있다. 이 경우, 데이터 구동부(110)의 출력 버퍼들(AMP)은 데이터 라인들(102)에 직접 연결된다.
표시패널 구동회로는 터치 센서들을 구동하기 위한 터치 센서 구동부를 더 구비할 수 있다. 터치 센서 구동부는 도 1에서 생략되어 있다. 모바일 기기에서 타이밍 콘트롤러(130), 전원부(140), 데이터 구동부(110) 등은 하나의 드라이브 IC(Integrated Circuit)에 집적될 수 있다.
데이터 구동부(110)는 DAC(Digital to Analog Converter)를 이용하여 매 프레임 기간마다 타이밍 콘트롤러(130)로부터 수신되는 입력 영상의 픽셀 데이터를 감마 보상 전압으로 변환하여 데이터 전압(Vdata)을 발생한다. 감마 기준 전압(VGMA)은 분압 회로를 통해 계조별로 분압된다. 감마 기준 전압(VGMA)으로부터 분압된 감마 보상 전압은 데이터 구동부(110)의 DAC에 제공된다. 데이터 전압(Vdata)은 데이터 구동부(110)의 채널들 각각에서 출력 버퍼(AMP)를 통해 출력된다.
데이터 구동부(110)에서 하나의 채널에 포함된 출력 버퍼(AMP)는 디멀티플렉서 어레이(112)를 통해 이웃한 데이터 라인들(102)에 연결될 수 있다. 디멀티플렉서 어레이(112)는 표시패널(100)의 기판 상에 직접 형성되거나, 데이터 구동부(110)와 함께 하나의 드라이브 IC에 집적될 수 있다.
게이트 구동부(120)는 픽셀 어레이(AA)의 TFT 어레이와 함께 표시패널(100) 상의 베젤 영역(Bezel, BZ) 상에 직접 형성되는 GIP(Gate in panel) 회로로 구현될 수 있다. 게이트 구동부(120)는 타이밍 콘트롤러(130)의 제어 하에 게이트 신호를 게이트 라인들(103)로 순차적으로 출력한다. 게이트 구동부(120)는 시프트 레지스터(Shift register)를 이용하여 게이트 신호를 시프트시킴으로써 그 신호들을 게이트 라인들(103)에 순차적으로 공급할 수 있다.
게이트 신호는 데이터 전압에 동기되어 데이터가 기입될 라인의 픽셀들을 선택하기 위한 스캔 신호와, 데이터 전압이 충전된 픽셀들의 발광 시간을 정의하는 EM 신호를 포함할 수 있다.
게이트 구동부(120)는 스캔 구동부(121)와 EM 구동부(122)를 포함할 수 있다.
스캔 구동부(121)는 타이밍 콘트롤러(130)로부터의 스타트 펄스(start pulse)와 시프트 클럭(Shift clock)에 응답하여 스캔 신호(SCAN)를 출력하고, 시프트 클럭 타이밍에 맞추어 스캔 신호(SCAN)를 시프트한다. EM 구동부(122)는 타이밍 콘트롤러(130)로부터의 스타트 펄스와 시프트 클럭에 응답하여 EM 신호(EM)를 출력하고, 시프트 클럭에 따라 EM 신호(EM)를 순차적으로 시프트한다. 따라서, 스캔 신호(SCAN)와 EM 신호(EM)는 픽셀 라인들(L1~Ln)의 게이트 라인들(103)에 순차적으로 공급된다. 베젤(bezel)이 없는 모델의 경우에, 게이트 구동부(120)를 구성하는 트랜지스터들 중 적어도 일부와 클럭 배선들이 픽셀 어레이(AA) 내에 분산 배치될 수 있다.
타이밍 콘트롤러(130)는 도시하지 않은 호스트 시스템으로부터 입력 영상의 디지털 비디오 데이터(DATA)와, 그와 동기되는 타이밍 신호를 수신한다. 타이밍 신호는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 메인 클럭(CLK) 및 데이터 인에이블신호(Data Enable, DE) 등을 포함한다. 데이터 인에이블신호(DE)를 카운트하는 방법으로 수직 기간과 수평 기간을 알 수 있기 때문에 수직 동기신호(Vsync)와 수평 동기신호(Hsync)는 생략될 수 있다. 데이터 인에이블신호(DE)는 1 수평 기간(1H)의 주기를 갖는다.
호스트 시스템은 TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, 개인용 컴퓨터(PC), 홈 시어터 시스템, 차량용 시스템, 모바일 기기의 시스템 중 어느 하나일 수 있다.
타이밍 콘트롤러(130)는 입력 프레임 주파수를 i 배 체배하여 입력 프레임 주파수Хi(i는 0 보다 큰 양의 정수) Hz의 프레임 주파수로 표시패널 구동회로의 동작 타이밍을 제어할 수 있다. 입력 프레임 주파수는 NTSC(National Television Standards Committee) 방식에서 60Hz이며, PAL(Phase-Alternating Line) 방식에서 50Hz이다.
타이밍 콘트롤러(130)는 호스트 시스템으로부터 수신된 타이밍 신호(Vsync, Hsync, DE)를 바탕으로서 데이터 구동부(110)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호, 디멀티플렉서 어레이(112)의 동작 타이밍을 제어하기 위한 MUX 신호(MUX1, MUX2), 게이트 구동부(120)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호를 발생한다.
타이밍 콘트롤러(130)로부터 출력된 게이트 타이밍 제어신호의 전압 레벨은 도시하지 않은 레벨 시프터(Level shifter)를 통해 게이트 온 전압(VGH, VEH)과 게이트 오프 전압(VGL, VEL)으로 변환되어 게이트 구동부(120)에 공급될 수 있다. 즉, 레벨 시프터는 게이트 타이밍 제어신호의 로우 레벨 전압(low level voltage)을 게이트 로우 전압(VGL, VEL)으로 변환하고, 게이트 타이밍 제어신호의 하이 레벨 전압(high level voltage)을 게이트 하이 전압(VGH, VEH)으로 변환한다. 게이트 타이밍 제어신호는 스타트 펄스와 시프트 클럭을 포함한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시패널
110: 데이터 구동부
120: 게이트 구동부
121: 스캔 구동부
122: EM 구동부
140: 전원부

Claims (14)

  1. 제1 EM 신호의 펄스가 인가되는 제1 EM 트랜지스터와, 제1 발광 소자를 구동하는 제1 구동 트랜지스터를 구비하는 제1 픽셀 회로; 및
    제2 EM 신호의 펄스가 인가되는 제2 EM 트랜지스터와, 제2 발광 소자를 구동하는 제2 구동 트랜지스터를 구비하는 제2 픽셀 회로를 포함하고,
    상기 제1 EM 트랜지스터와 상기 제1 구동 트랜지스터 사이의 노드와 상기 제2 EM 트랜지스터와 상기 제2 구동 트랜지스터 사이의 노드가 연결되는, 픽셀 회로.
  2. 제1항에 있어서,
    상기 제1 픽셀 회로와 상기 제2 픽셀 회로는 데이터 라인을 서로 공유하는, 픽셀 회로.
  3. 제1항에 있어서,
    상기 제1 픽셀 회로와 상기 제2 픽셀 회로는 스캔 라인을 서로 공유하되, EM 라인이 서로 다른, 픽셀 회로.
  4. 제1항에 있어서,
    1 프레임 기간 동안 상기 제1 발광 소자와 제2 발광 소자가 발광하는 발광 듀티비는 상기 제1 EM 트랜지스터와 상기 제2 EM 트랜지스터의 게이트 전극에 인가되는 EM 신호의 듀티비보다 큰 값인, 픽셀 회로.
  5. 제1항에 있어서,
    상기 제2 픽셀 회로는 적어도 하나의 픽셀 회로를 포함하고,
    상기 제1 픽셀 회로와 상기 적어도 하나의 픽셀 회로는 서로 다른 프레임 기간에 EM 신호의 펄스를 인가받는, 픽셀 회로.
  6. 제1항에 있어서,
    상기 제1 픽셀 회로는,
    데이터 라인과 상기 구동 트랜지스터의 게이트 전극 사이에 연결되는 제1 스캔 트랜지스터;
    상기 구동 트랜지스터의 소스 전극과 기준 전압 라인 사이에 연결되는 제1 센싱 트랜지스터; 및
    상기 게이트 전극과 상기 소스 전극 사이에 연결되는 제1 커패시터를 더 포함하는, 픽셀 회로.
  7. 제1항에 있어서,
    상기 제2 픽셀 회로는,
    데이터 라인과 상기 구동 트랜지스터의 게이트 전극 사이에 연결되는 제2 스캔 트랜지스터;
    상기 구동 트랜지스터의 소스 전극과 기준 전압 라인 사이에 연결되는 제2 센싱 트랜지스터; 및
    상기 게이트 전극과 상기 소스 전극 사이에 연결되는 제2 커패시터를 더 포함하는, 픽셀 회로.
  8. 고전위 전압 라인과 저전위 전압 라인 사이에 형성된 전류 패스를 통해 흐르는 전류에 의해 발광하는 발광 소자와, EM 신호에 응답하여 상기 전류 패스를 스위칭하는 EM 트랜지스터를 포함하는 복수의 픽셀 회로들을 포함하고,
    적어도 두개의 픽셀 회로들 간에 상기 전류 패스가 서로 연결되는, 표시 패널.
  9. 제8항에 있어서,
    1 프레임 기간 동안 상기 발광 소자가 발광하는 발광 듀티비는 상기 EM 트랜지스터의 게이트 전극에 인가되는 EM 신호의 듀티비보다 큰 값인, 표시 패널.
  10. 제9항에 있어서,
    상기 EM 신호의 듀티비는 (발광 듀티비 / 연결된 픽셀 회로의 개수)에 의한 값인, 표시 패널.
  11. 제8항에 있어서,
    상기 적어도 두개의 픽셀 회로는 서로 다른 프레임 기간에 EM 신호의 펄스를 인가받는, 표시 패널.
  12. 제8항에 있어서,
    상기 적어도 두개의 픽셀 회로들 각각은,
    상기 전류 패스를 통해 전류를 공급하는 구동 트랜지스터;
    데이터 라인과 상기 구동 트랜지스터의 게이트 전극 사이에 연결되는 스캔 트랜지스터;
    상기 구동 트랜지스터의 소스 전극과 기준 전압 라인 사이에 연결되는 센싱 트랜지스터; 및
    상기 게이트 전극과 소스 전극 사이에 연결되는 커패시터를 더 포함하는, 표시 패널.
  13. 제8항에 있어서,
    상기 적어도 두개의 픽셀 회로들은 데이터 라인을 서로 공유하는, 표시 패널.
  14. 제8항에 있어서,
    상기 적어도 두개의 픽셀 회로들은 스캔 라인을 서로 공유하되, EM 라인이 서로 다른, 표시 패널.
KR1020210100602A 2021-07-30 2021-07-30 픽셀 회로 및 이를 포함하는 표시 패널 KR20230018731A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020210100602A KR20230018731A (ko) 2021-07-30 2021-07-30 픽셀 회로 및 이를 포함하는 표시 패널
CN202210723516.3A CN115691409A (zh) 2021-07-30 2022-06-24 像素电路和包括该像素电路的显示面板
US17/869,621 US20230033778A1 (en) 2021-07-30 2022-07-20 Pixel Circuit and Display Panel Including the Same
JP2022117641A JP7531551B2 (ja) 2021-07-30 2022-07-25 ピクセル回路及びこれを含む表示パネル
EP22186929.0A EP4125082A1 (en) 2021-07-30 2022-07-26 Pixel circuit and display panel including the same
TW111128635A TWI827175B (zh) 2021-07-30 2022-07-29 像素電路及包含其的顯示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210100602A KR20230018731A (ko) 2021-07-30 2021-07-30 픽셀 회로 및 이를 포함하는 표시 패널

Publications (1)

Publication Number Publication Date
KR20230018731A true KR20230018731A (ko) 2023-02-07

Family

ID=82742636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210100602A KR20230018731A (ko) 2021-07-30 2021-07-30 픽셀 회로 및 이를 포함하는 표시 패널

Country Status (6)

Country Link
US (1) US20230033778A1 (ko)
EP (1) EP4125082A1 (ko)
JP (1) JP7531551B2 (ko)
KR (1) KR20230018731A (ko)
CN (1) CN115691409A (ko)
TW (1) TWI827175B (ko)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030038522A (ko) * 2001-11-09 2003-05-16 산요 덴키 가부시키가이샤 광학 소자의 휘도 데이터를 초기화하는 기능을 갖는 표시장치
JP4364849B2 (ja) * 2004-11-22 2009-11-18 三星モバイルディスプレイ株式會社 発光表示装置
KR101928506B1 (ko) * 2012-07-06 2018-12-13 삼성디스플레이 주식회사 표시장치 및 그 구동 방법
US9336717B2 (en) * 2012-12-11 2016-05-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
KR102028996B1 (ko) * 2013-06-28 2019-10-07 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치와 그 구동방법
KR102072678B1 (ko) * 2013-07-09 2020-02-04 삼성디스플레이 주식회사 유기 발광 표시 장치
US9495910B2 (en) 2013-11-22 2016-11-15 Global Oled Technology Llc Pixel circuit, driving method, display device, and inspection method
KR102403003B1 (ko) * 2014-11-21 2022-05-30 삼성디스플레이 주식회사 픽셀 회로 및 이를 포함하는 유기 발광 표시 장치
CN104599641A (zh) * 2015-03-02 2015-05-06 京东方科技集团股份有限公司 Oled像素单元及其驱动方法、oled显示装置
KR102360015B1 (ko) * 2015-07-27 2022-02-10 삼성디스플레이 주식회사 화소, 화소를 포함하는 유기전계발광 표시장치 및 유기전계발광 표시장치의 구동 방법
KR102442177B1 (ko) * 2015-09-16 2022-09-13 삼성디스플레이 주식회사 화소, 화소를 포함하는 유기전계발광 표시장치 및 화소의 구동 방법
KR102312348B1 (ko) * 2017-06-30 2021-10-13 엘지디스플레이 주식회사 표시패널과 이를 이용한 전계 발광 표시장치
CN110226195A (zh) * 2018-11-22 2019-09-10 京东方科技集团股份有限公司 用于单列中的多行像素的显示驱动电路、显示装置和显示方法

Also Published As

Publication number Publication date
JP7531551B2 (ja) 2024-08-09
CN115691409A (zh) 2023-02-03
TW202305768A (zh) 2023-02-01
JP2023020985A (ja) 2023-02-09
TWI827175B (zh) 2023-12-21
EP4125082A1 (en) 2023-02-01
US20230033778A1 (en) 2023-02-02

Similar Documents

Publication Publication Date Title
KR102312348B1 (ko) 표시패널과 이를 이용한 전계 발광 표시장치
KR102369624B1 (ko) 표시패널과 이를 이용한 전계 발광 표시장치
CN112349241B (zh) 显示装置及其驱动方法
EP4116964A1 (en) Gate driver and display device using the same
US11955085B2 (en) Inverter circuit, gate driver using the same, and display device
US11430368B2 (en) Data driving device and display device using the same
KR102608779B1 (ko) 표시장치와 그 구동 방법
US11798489B2 (en) Gate driver and display device using the same
US11862104B2 (en) Gate driver and display device including the same
US12067941B2 (en) Pixel circuit and display panel including same
US20230105266A1 (en) Gate driver and display device including the same
JP7531551B2 (ja) ピクセル回路及びこれを含む表示パネル
US11663971B2 (en) Pixel circuit and display device including the same
US11735116B2 (en) Pixel circuit, method for driving the pixel circuit and display device including the same for improving data charging
US12148385B2 (en) Sensing circuit and display device including the same
KR102666272B1 (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR102601611B1 (ko) 데이터 스위칭 장치와 이를 이용한 표시장치
US20240177674A1 (en) Sensing Circuit and Display Device Including the Same
KR20230009262A (ko) 픽셀 회로 및 이를 포함하는 표시 패널
KR20230009296A (ko) 픽셀 회로 및 이를 포함하는 표시 패널
KR20240100957A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
GB2611619A (en) Pixel circuit and display device including the same
KR20230009259A (ko) 게이트 구동부 및 이를 포함하는 표시 패널
KR20200141854A (ko) 픽셀 회로와 이를 이용한 표시장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal