[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20220149895A - display panel and display apparatus - Google Patents

display panel and display apparatus Download PDF

Info

Publication number
KR20220149895A
KR20220149895A KR1020210162787A KR20210162787A KR20220149895A KR 20220149895 A KR20220149895 A KR 20220149895A KR 1020210162787 A KR1020210162787 A KR 1020210162787A KR 20210162787 A KR20210162787 A KR 20210162787A KR 20220149895 A KR20220149895 A KR 20220149895A
Authority
KR
South Korea
Prior art keywords
layer
dam
opening
dam part
metal layer
Prior art date
Application number
KR1020210162787A
Other languages
Korean (ko)
Inventor
전우식
곽원규
김상열
방경남
윤성식
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to US17/570,458 priority Critical patent/US20220352486A1/en
Priority to EP22161511.5A priority patent/EP4083982B1/en
Priority to CN202220971625.2U priority patent/CN217562575U/en
Priority to CN202210442027.0A priority patent/CN115274776A/en
Publication of KR20220149895A publication Critical patent/KR20220149895A/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • H01L27/3276
    • H01L27/322
    • H01L27/3223
    • H01L27/3234
    • H01L51/0031
    • H01L51/5253
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/38Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65OLEDs integrated with inorganic image sensors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/88Dummy elements, i.e. elements having non-functional features
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70Testing, e.g. accelerated lifetime tests

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

The present invention provides a display panel which comprises: a substrate including an opening area, a display area at least partially surrounding the opening area, and an middle area between the opening area and the display area; a light emitting diode disposed on the display area and including a first electrode, a second electrode, and a functional layer between the first electrode and the second electrode; a first dam part located in the middle area; a crack detection layer located between the display area and the first dam part; and a planarization layer disposed on the crack detection layer.

Description

표시 패널 및 표시 장치{display panel and display apparatus}Display panel and display apparatus

본 발명의 실시예들은 표시 패널 및 이를 포함한 표시 장치에 관한 것이다.Embodiments of the present invention relate to a display panel and a display device including the same.

근래에 표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.2. Description of the Related Art In recent years, display devices have diversified their uses. In addition, the thickness of the display device is thin and the weight is light, and the range of its use is widening.

표시 장치 중 표시영역이 차지하는 면적을 확대하면서, 표시 장치에 접목 또는 연계하는 다양한 기능들이 추가되고 있다. 면적을 확대하면서 다양한 기능을 추가하기 위한 방안으로서 표시영역에 다양한 구성요소를 배치할 수 있는 표시 장치의 연구가 이루어지고 있다.While the area occupied by the display area of the display device is increasing, various functions grafted or linked to the display device are being added. As a method for adding various functions while increasing the area, research on a display device capable of arranging various components in a display area is being conducted.

본 발명은 표시영역 내에 다양한 종류의 컴포넌트들을 배치할 수 있는 개구영역을 갖는 표시 패널과 이를 포함하는 표시 장치를 제공할 수 있다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.The present invention can provide a display panel having an opening area in which various types of components can be arranged in the display area, and a display device including the same. However, these problems are exemplary, and the scope of the present invention is not limited thereto.

본 발명의 일 관점에 따르면, 개구영역, 상기 개구영역을 적어도 일부 둘러싸는 표시영역 및 상기 개구영역과 상기 표시영역 사이의 중간영역을 포함하는 기판; 상기 표시영역 상에 배치되고, 제1 전극, 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이의 기능층을 포함하는 발광다이오드; 상기 중간영역에 위치하는 제1 댐부; 상기 표시영역과 제1 댐부 사이에 위치하는 크랙감지층; 및 상기 크랙감지층 상에 배치된 평탄화층;을 구비하는 표시 패널이 제공된다.According to one aspect of the present invention, there is provided a substrate comprising: a substrate including an opening region, a display region surrounding at least a portion of the opening region, and an intermediate region between the opening region and the display region; a light emitting diode disposed on the display area and including a first electrode, a second electrode, and a functional layer between the first electrode and the second electrode; a first dam located in the middle region; a crack sensing layer positioned between the display area and the first dam; and a planarization layer disposed on the crack sensing layer.

본 실시예에 있어서, 상기 제1 댐부와 상기 개구영역 사이에 위치하는 제2 댐부를 더 포함할 수 있다.In this embodiment, a second dam portion positioned between the first dam portion and the opening region may be further included.

본 실시예에 있어서, 상기 제1 댐부 및 상기 제2 댐부 중 적어도 하나와 중첩되는 금속층을 더 포함할 수 있다.In the present embodiment, a metal layer overlapping at least one of the first dam portion and the second dam portion may be further included.

본 실시예에 있어서, 상기 금속층은 상기 제1 댐부의 상면 및 상기 제2 댐부와 인접한 상기 제1 댐부의 측면과 적어도 일부 중첩되고, 상기 금속층은 상기 제2 댐부의 상면, 상기 제1 댐부와 인접한 상기 제2 댐부의 제1 측면 및 상기 개구영역과 인접한 상기 제2 댐부의 제2 측면과 적어도 일부 중첩될 수 있다.In this embodiment, the metal layer overlaps at least a portion of an upper surface of the first dam part and a side surface of the first dam part adjacent to the second dam part, and the metal layer includes an upper surface of the second dam part and adjacent to the first dam part. A first side surface of the second dam unit and a second side surface of the second dam unit adjacent to the opening region may at least partially overlap.

본 실시예에 있어서, 상기 금속층은 상기 제2 댐부의 상기 상면, 상기 제2 댐부의 상기 제1 측면 및 상기 제2 댐부의 상기 제2 측면 중 적어도 하나와 중첩되는 개구를 포함할 수 있다.In this embodiment, the metal layer may include an opening overlapping at least one of the upper surface of the second dam part, the first side surface of the second dam part, and the second side surface of the second dam part.

본 실시예에 있어서, 상기 금속층은 제1 금속층과 제2 금속층을 포함하고, 상기 제1 금속층과 상기 제2 금속층은 적어도 일부 중첩될 수 있다.In this embodiment, the metal layer may include a first metal layer and a second metal layer, and the first metal layer and the second metal layer may overlap at least partially.

본 실시예에 있어서, 상기 평탄화층은 상기 제2 금속층을 덮을 수 있다.In this embodiment, the planarization layer may cover the second metal layer.

본 실시예에 있어서, 상기 발광다이오드 상에 배치되되, 순차적으로 적층된 제1 터치절연층, 제1 도전층, 제2 터치절연층 및 제2 도전층을 포함하는 입력감지층을 더 포함할 수 있다.In this embodiment, it may further include an input sensing layer disposed on the light emitting diode, the input sensing layer including a first touch insulating layer, a first conductive layer, a second touch insulating layer and a second conductive layer sequentially stacked. have.

본 실시예에 있어서, 상기 제1 터치절연층 및 상기 제2 터치절연층은 상기 표시영역으로부터 상기 중간영역으로 연장되고, 상기 금속층은 상기 제1 터치절연층 또는 상기 제2 터치절연층 상에 배치될 수 있다.In this embodiment, the first touch insulating layer and the second touch insulating layer extend from the display area to the intermediate area, and the metal layer is disposed on the first touch insulating layer or the second touch insulating layer can be

본 실시예에 있어서, 상기 제1 금속층은 상기 제1 터치절연층 상에 배치되고, 상기 제2 금속층은 상기 제2 터치절연층 상에 배치될 수 있다.In this embodiment, the first metal layer may be disposed on the first touch insulating layer, and the second metal layer may be disposed on the second touch insulating layer.

본 실시예에 있어서, 상기 평탄화층은 16,000 옹스트롬(Å) 내지 150,000 옹스트롬(Å)의 두께를 가질 수 있다.In this embodiment, the planarization layer may have a thickness of 16,000 angstroms (Å) to 150,000 angstroms (Å).

본 실시예에 있어서, 상기 평탄화층은 상기 크랙감지층 상에 직접 배치될 수 있다.In this embodiment, the planarization layer may be directly disposed on the crack sensing layer.

본 실시예에 있어서, 상기 크랙감지층은 상기 제1 댐부와 적어도 일부 중첩할 수 있다.In this embodiment, the crack sensing layer may at least partially overlap the first dam part.

본 실시예에 있어서, 상기 크랙감지층은 제1 크랙감지층 및 제2 크랙감지층을 포함하고, 상기 제1 크랙감지층은 상기 표시영역과 상기 개구영역 사이에 위치하고, 상기 제2 크랙감지층은 상기 제1 크랙감지층과 상기 개구영역 사이에 위치할 수 있다.In this embodiment, the crack sensing layer includes a first crack sensing layer and a second crack sensing layer, wherein the first crack sensing layer is located between the display area and the opening area, and the second crack sensing layer may be positioned between the first crack sensing layer and the opening region.

본 실시예에 있어서, 상기 제1 크랙감지층과 상기 제2 크랙감지층 사이의 폭은 2㎛ 이상일 수 있다.In this embodiment, the width between the first crack sensing layer and the second crack sensing layer may be 2㎛ or more.

본 실시예에 있어서, 상기 제1 크랙감지층과 상기 제2 크랙감지층은 일체로 구비될 수 있다.In this embodiment, the first crack sensing layer and the second crack sensing layer may be provided integrally.

본 실시예에 있어서, 상기 크랙감지층은 상기 제1 터치절연층 또는 상기 제2 터치절연층 상에 직접 배치될 수 있다.In this embodiment, the crack sensing layer may be directly disposed on the first touch insulating layer or the second touch insulating layer.

본 실시예에 있어서, 상기 제2 전극은 상기 표시영역으로부터 상기 중간영역으로 연장되고, 상기 제2 전극은 상기 개구영역에 대응되는 홀을 포함할 수 있다.In the present embodiment, the second electrode may extend from the display area to the intermediate area, and the second electrode may include a hole corresponding to the opening area.

본 실시예에 있어서, 상기 기능층은 상기 표시영역으로부터 상기 중간영역으로 연장되고, 상기 기능층은 상기 중간영역에 위치한 적어도 하나의 개구를 포함할 수 있다.In the present exemplary embodiment, the functional layer may extend from the display area to the intermediate area, and the functional layer may include at least one opening positioned in the intermediate area.

본 실시예에 있어서, 상기 기판 상에 배치되는 적어도 하나의 무기절연층을 더 포함하고, 상기 기능층의 적어도 하나의 개구는 상기 적어도 하나의 무기절연층 상에 위치할 수 있다.In this embodiment, at least one inorganic insulating layer disposed on the substrate may be further included, and at least one opening of the functional layer may be located on the at least one inorganic insulating layer.

본 실시예에 있어서, 상기 적어도 하나의 개구는 제1 개구, 제2 개구 및 제3 개구를 포함하고, 상기 제1 개구는 상기 표시영역과 상기 제1 댐부 사이에 위치하고, 상기 제2 개구는 상기 제1 댐부와 상기 제2 댐부 사이에 위치하며, 상기 제3 개구는 상기 제2 댐부와 상기 개구영역 사이에 위치할 수 있다.In the present embodiment, the at least one opening includes a first opening, a second opening, and a third opening, the first opening is located between the display area and the first dam part, and the second opening is the It may be positioned between the first dam part and the second dam part, and the third opening may be positioned between the second dam part and the opening area.

본 실시예에 있어서, 상기 발광다이오드 상에 배치되되, 순차적으로 적층된 제1 무기막층, 유기막층 및 제2 무기막층을 포함하는 봉지층을 더 포함할 수 있다.In this embodiment, it may further include an encapsulation layer disposed on the light emitting diode, the encapsulation layer including a first inorganic film layer, an organic film layer, and a second inorganic film layer sequentially stacked.

본 실시예에 있어서, 상기 봉지층은 상기 표시영역으로부터 상기 중간영역으로 연장되고, 상기 봉지층은 상기 기능층의 적어도 하나의 개구와 중첩될 수 있다.In the present embodiment, the encapsulation layer may extend from the display area to the intermediate area, and the encapsulation layer may overlap at least one opening of the functional layer.

본 실시예에 있어서, 상기 표시영역과 상기 크랙감지층 사이에 위치하는 얼라인 마크를 더 포함할 수 있다.In this embodiment, an alignment mark positioned between the display area and the crack sensing layer may be further included.

본 발명의 다른 관점에 따르면, 개구영역, 상기 개구영역을 적어도 일부 둘러싸는 표시영역 및 상기 개구영역과 상기 표시영역 사이의 중간영역을 포함하는 표시 패널; 및 상기 표시 패널의 하면 상에 배치되되 상기 개구영역에 적어도 일부 중첩되는 컴포넌트;를 구비하고, 상기 표시 패널은, 상기 표시영역 상에 배치되고, 제1 전극, 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이의 기능층을 포함하는 발광다이오드; 상기 중간영역에 위치하는 제1 댐부; 상기 표시영역과 제1 댐 사이에 위치하는 크랙감지층; 및 상기 크랙감지층 상에 배치된 평탄화층;을 구비하는, 표시 장치가 제공된다.According to another aspect of the present invention, there is provided a display panel comprising: a display panel including an opening region, a display region surrounding at least a portion of the opening region, and an intermediate region between the opening region and the display region; and a component disposed on a lower surface of the display panel and at least partially overlapping the opening area, wherein the display panel is disposed on the display area and includes a first electrode, a second electrode, and the first electrode; a light emitting diode including a functional layer between the second electrodes; a first dam located in the middle region; a crack sensing layer positioned between the display area and the first dam; and a planarization layer disposed on the crack sensing layer.

본 실시예에 있어서, 상기 제1 댐부와 상기 개구영역 사이에 위치하는 제2 댐을 더 포함할 수 있다.In the present embodiment, a second dam positioned between the first dam part and the opening area may be further included.

본 실시예에 있어서, 상기 제1 댐부 및 상기 제2 댐부 중 적어도 하나의 중첩되는 금속층을 더 포함할 수 있다.In this embodiment, at least one overlapping metal layer of the first dam portion and the second dam portion may be further included.

본 실시예에 있어서, 상기 금속층은 제1 금속층과 제2 금속층을 포함하고, 상기 제1 금속층과 상기 제2 금속층은 적어도 일부 중첩될 수 있다.In this embodiment, the metal layer may include a first metal layer and a second metal layer, and the first metal layer and the second metal layer may overlap at least partially.

본 실시예에 있어서, 상기 평탄화층은 상기 제2 금속층을 덮을 수 있다.In this embodiment, the planarization layer may cover the second metal layer.

본 실시예에 있어서, 상기 컴포넌트는 촬상 소자 또는 센서를 포함할 수 있다.In this embodiment, the component may include an imaging device or a sensor.

본 발명의 다른 관점에 따르면, 개구영역, 상기 개구영역을 적어도 일부 둘러싸는 표시영역 및 상기 개구영역과 상기 표시영역 사이의 중간영역을 포함하는 기판; 상기 표시영역 상에 배치되고, 제1 전극, 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이의 기능층을 포함하는 발광다이오드; 상기 중간영역에 위치하는 제1 댐부; 상기 표시영역과 제1 댐부 사이에 위치하되, 상기 제1 댐부와 적어도 일부 중첩되는 크랙감지층; 및 상기 제1 댐부와 상기 개구영역 사이에 위치하는 제2 댐부;를 구비하는, 표시 패널이 제공된다.According to another aspect of the present invention, there is provided a substrate comprising: a substrate including an opening region, a display region surrounding at least a portion of the opening region, and an intermediate region between the opening region and the display region; a light emitting diode disposed on the display area and including a first electrode, a second electrode, and a functional layer between the first electrode and the second electrode; a first dam located in the middle region; a crack sensing layer positioned between the display area and the first dam portion and at least partially overlapping the first dam portion; and a second dam portion positioned between the first dam portion and the opening region.

본 실시예에 있어서, 상기 제2 댐부와 상기 개구영역 사이에 위치하는 제3 댐부를 더 포함할 수 있다.In the present embodiment, a third dam portion positioned between the second dam portion and the opening region may be further included.

본 실시예에 있어서, 상기 제1 댐부는 제1 높이를 갖고, 상기 제2 댐부는 상기 제1 높이와 동일한 제2 높이를 가질 수 있다.In this embodiment, the first dam portion may have a first height, and the second dam portion may have a second height equal to the first height.

본 실시예에 있어서, 상기 제3 댐부는 상기 제1 높이보다 작은 제3 높이를 가질 수 있다.In this embodiment, the third dam portion may have a third height that is smaller than the first height.

본 실시예에 있어서, 상기 기판 상에 배치된 무기절연층을 더 포함하고, 상기 무기절연층에는 홈이 정의될 수 있다.In the present embodiment, an inorganic insulating layer disposed on the substrate may be further included, and a groove may be defined in the inorganic insulating layer.

본 실시예에 있어서, 상기 홈은 상기 제3 댐부와 상기 개구영역 사이에 위치할 수 있다.In the present embodiment, the groove may be positioned between the third dam part and the opening area.

본 실시예에 있어서, 상기 기능층은 상기 표시영역으로부터 상기 중간영역으로 연장되고, 상기 기능층은 상기 중간영역에 위치한 적어도 하나의 개구를 포함할 수 있다.In the present exemplary embodiment, the functional layer may extend from the display area to the intermediate area, and the functional layer may include at least one opening positioned in the intermediate area.

본 실시예에 있어서, 상기 적어도 하나의 개구는 제1 개구, 제2 개구, 제3 개구 및 제4 개구를 포함하고, 상기 제1 개구는 상기 표시영역과 상기 제1 댐부 사이에 위치하고, 상기 제2 개구는 상기 제1 댐부와 상기 제2 댐부 사이에 위치하며, 상기 제3 개구는 상기 제2 댐부와 상기 제3 댐부 사이에 위치하고, 상기 제4 개구는 상기 제3 댐부와 상기 개구영역 사이에 위치할 수 있다.In the present embodiment, the at least one opening includes a first opening, a second opening, a third opening, and a fourth opening, wherein the first opening is located between the display area and the first dam part, and A second opening is positioned between the first dam part and the second dam part, the third opening is positioned between the second dam part and the third dam part, and the fourth opening is between the third dam part and the opening area. can be located

본 실시예에 있어서, 상기 중간영역 상에 배치되고, 상기 제1 댐부, 상기 제2 댐부 및 상기 제3 댐부 중 적어도 하나와 중첩되는 금속층을 더 포함할 수 있다.In the present exemplary embodiment, a metal layer disposed on the intermediate region and overlapping at least one of the first dam part, the second dam part, and the third dam part may be further included.

본 실시예에 있어서, 상기 금속층은 상기 제4 개구와 적어도 일부 중첩될 수 있다.In this embodiment, the metal layer may at least partially overlap the fourth opening.

전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.Other aspects, features and advantages other than those described above will become apparent from the following detailed description, claims and drawings for carrying out the invention.

본 발명의 실시예들에 관한 표시 패널은 개구영역을 중심으로 수분과 같은 외부 불순물이 표시요소들을 손상시키는 것을 방지할 수 있으며, 개구영역 주변의 중간영역에서 발생된 크랙 감지 수준이 향상될 수 있다. 그러나 이와 같은 효과는 예시적인 것으로, 실시예들에 따른 효과는 후술하는 내용을 통해 자세하게 설명한다.In the display panel according to the exemplary embodiments of the present invention, external impurities such as moisture may be prevented from damaging the display elements centered on the opening region, and the level of crack detection generated in the intermediate region around the opening region may be improved. . However, such an effect is exemplary, and the effect according to the embodiments will be described in detail below.

도 1은 일 실시예에 따른 표시 장치를 개략적으로 나타낸 사시도이다.
도 2는 일 실시예에 따른 표시 장치를 개략적으로 나타낸 단면도로서, 도 1의 I-I' 선에 따른 단면도이다.
도 3은 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이다.
도 4는 일 실시예에 따른 발광다이오드 및 발광다이오드에 연결된 회로를 개략적으로 나타낸 등가회로도이다.
도 5는 일 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 평면도이다.
도 6은 일 실시예에 따른 표시 패널의 단면도로서, 도 5의 II-II' 선에 따른 단면에 해당한다.
도 7은 일 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 평면도이다.
도 8은 일 실시예에 따른 표시 패널의 단면도로서, 도 7의 III-III' 선에 따른 단면에 해당한다.
도 9는 일 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 평면도이다.
도 10은 일 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 평면도로서, 도 9의 A 부분을 확대한 도면이다.
도 11은 일 실시예에 따른 표시 패널의 단면도로서, 도 9의 IV-IV' 선에 따른 단면에 해당한다.
도 12는 일 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 단면도이다.
도 13a 내지 도 13c는 표시 패널의 일부를 개략적으로 나타낸 단면도들이다.
도 14a 내지 도 14c는 표시 패널의 일부를 개략적으로 나타낸 단면도들이다.
도 15a 내지 도 15c는 표시 패널의 일부를 개략적으로 나타낸 단면도들이다.
도 16a 내지 도 16c는 표시 패널의 일부를 개략적으로 나타낸 단면도들이다.
도 17a 내지 도 17c는 표시 패널의 일부를 개략적으로 나타낸 단면도들이다.
도 18a 내지 도 18c는 표시 패널의 일부를 개략적으로 나타낸 단면도들이다.
도 19a 내지 도 19c는 표시 패널의 일부를 개략적으로 나타낸 단면도들이다.
도 20은 일 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 단면도이다.
도 21은 일 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 단면도이다.
도 22a 내지 도 22c는 표시 패널의 일부를 개략적으로 나타낸 단면도들이다.
도 23a 내지 도 23c는 표시 패널의 일부를 개략적으로 나타낸 단면도들이다.
도 24a 내지 도 24c는 표시 패널의 일부를 개략적으로 나타낸 단면도들이다.
1 is a perspective view schematically illustrating a display device according to an exemplary embodiment.
FIG. 2 is a schematic cross-sectional view of a display device according to an exemplary embodiment, and is a cross-sectional view taken along line II′ of FIG. 1 .
3 is a plan view schematically illustrating a display panel according to an exemplary embodiment.
4 is an equivalent circuit diagram schematically illustrating a light emitting diode and a circuit connected to the light emitting diode according to an embodiment.
5 is a plan view schematically illustrating a portion of a display panel according to an exemplary embodiment.
6 is a cross-sectional view of a display panel according to an exemplary embodiment, and corresponds to a cross-section taken along line II-II′ of FIG. 5 .
7 is a plan view schematically illustrating a portion of a display panel according to an exemplary embodiment.
8 is a cross-sectional view of a display panel according to an exemplary embodiment, which corresponds to a cross-section taken along line III-III′ of FIG. 7 .
9 is a plan view schematically illustrating a portion of a display panel according to an exemplary embodiment.
10 is a plan view schematically illustrating a portion of a display panel according to an exemplary embodiment, and is an enlarged view of portion A of FIG. 9 .
11 is a cross-sectional view of a display panel according to an exemplary embodiment, which corresponds to a cross-section taken along line IV-IV' of FIG. 9 .
12 is a cross-sectional view schematically illustrating a portion of a display panel according to an exemplary embodiment.
13A to 13C are cross-sectional views schematically illustrating a portion of a display panel.
14A to 14C are cross-sectional views schematically illustrating a portion of a display panel.
15A to 15C are cross-sectional views schematically illustrating a portion of a display panel.
16A to 16C are cross-sectional views schematically illustrating a portion of a display panel.
17A to 17C are cross-sectional views schematically illustrating a portion of a display panel.
18A to 18C are cross-sectional views schematically illustrating a portion of a display panel.
19A to 19C are cross-sectional views schematically illustrating a portion of a display panel.
20 is a cross-sectional view schematically illustrating a portion of a display panel according to an exemplary embodiment.
21 is a cross-sectional view schematically illustrating a portion of a display panel according to an exemplary embodiment.
22A to 22C are cross-sectional views schematically illustrating a portion of a display panel.
23A to 23C are cross-sectional views schematically illustrating a portion of a display panel.
24A to 24C are cross-sectional views schematically illustrating a portion of a display panel.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.Since the present invention can apply various transformations and can have various embodiments, specific embodiments are illustrated in the drawings and described in detail in the detailed description. Effects and features of the present invention, and a method for achieving them, will become apparent with reference to the embodiments described below in detail in conjunction with the drawings. However, the present invention is not limited to the embodiments disclosed below and may be implemented in various forms.

이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.In the following embodiments, terms such as first, second, etc. are used for the purpose of distinguishing one component from another, not in a limiting sense.

이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.In the following examples, the singular expression includes the plural expression unless the context clearly dictates otherwise.

이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서 상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.In the following embodiments, terms such as include or have means that the features or components described in the specification are present, and the possibility of adding one or more other features or components is not excluded in advance.

이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.In the following embodiments, when it is said that a part such as a film, region, or component is on or on another part, not only when it is directly on the other part, but also another film, region, component, etc. is interposed therebetween. Including cases where there is

도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예를 들어, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.In the drawings, the size of the components may be exaggerated or reduced for convenience of description. For example, since the size and thickness of each component shown in the drawings are arbitrarily indicated for convenience of description, the present invention is not necessarily limited to the illustrated bar.

본 명세서에서 "A 및/또는 B"는 A이거나, B이거나, A와 B인 경우를 나타낸다. 또한, 본 명세서에서 "A 및 B 중 적어도 어느 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.As used herein, "A and/or B" refers to A, B, or A and B. In addition, in the present specification, "at least one of A and B" refers to A, B, or A and B.

이하의 실시예에서, 배선이 "제1 방향 또는 제2 방향으로 연장된다"는 의미는 직선 형상으로 연장되는 것뿐 아니라, 제1 방향 또는 제2 방향을 따라 지그재그 또는 곡선으로 연장되는 것도 포함한다.In the following embodiments, the meaning of the wiring "extending in the first direction or the second direction" includes not only extending linearly, but also extending in a zigzag or curved manner along the first or second direction .

이하의 실시예들에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다. 이하의 실시예들에서, "중첩"이라 할 때, 이는 "평면상" 및 "단면상" 중첩을 포함한다.In the following embodiments, when "on a plane", it means when the target part is viewed from above, and when "in cross-section", it means when viewed from the side in a cross-section obtained by cutting the target part vertically. In the following examples, when referring to "overlap", it includes "on a plane" and "on a cross-section" overlap.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, and the same or corresponding components are given the same reference numerals when described with reference to the drawings.

도 1은 일 실시예에 따른 표시 장치를 개략적으로 나타낸 사시도이다.1 is a perspective view schematically illustrating a display device according to an exemplary embodiment.

도 1을 참조하면, 표시 장치(1)는 동영상이나 정지영상을 표시하는 장치로서, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 내비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 표시 장치 뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다. 또한, 일 실시예에 따른 표시 장치(1)는 스마트 워치(smart watch), 워치 폰(watch phone), 안경형 디스플레이, 및 헤드 장착형 디스플레이(head mounted display, HMD)와 같이 웨어러블 장치(wearable device)에 사용될 수 있다. 또한, 일 실시예에 따른 표시 장치(1)는 자동차의 계기판, 및 자동차의 센터페시아(center fascia) 또는 대쉬보드에 배치된 CID(Center Information Display), 자동차의 사이드 미러를 대신하는 룸 미러 디스플레이(room mirror display), 자동차의 뒷좌석용 엔터테인먼트로, 앞좌석의 배면에 배치되는 디스플레이로 사용될 수 있다. 도 1에서는 설명의 편의를 위해 일 실시예에 따른 표시 장치(1)가 스마트 폰으로 사용되는 것을 도시한다.Referring to FIG. 1 , a display device 1 is a device that displays a moving image or still image, and includes a mobile phone, a smart phone, a tablet personal computer (PC), a mobile communication terminal, and an electronic notebook. , e-book, PMP (portable multimedia player), navigation, UMPC (Ultra Mobile PC), etc., as well as portable display devices such as televisions, laptops, monitors, billboards, display of various products such as Internet of Things (IOT) It can be used as a screen. In addition, the display device 1 according to an embodiment is a wearable device such as a smart watch, a watch phone, a glasses-type display, and a head mounted display (HMD). can be used In addition, the display device 1 according to an embodiment includes a dashboard of a vehicle, a center information display (CID) disposed on a center fascia or dashboard of the vehicle, and a rearview mirror display ( room mirror display), as entertainment for the rear seat of a car, can be used as a display placed on the back of the front seat. 1 illustrates that the display device 1 according to an exemplary embodiment is used as a smart phone for convenience of description.

표시 장치(1)는 평면상 직사각형 형태로 이루어질 수 있다. 예를 들어, 표시 장치(1)는 도 1과 같이 x 방향의 단변과 y 방향의 장변을 갖는 직사각형의 평면 형태를 가질 수 있다. x 방향의 단변과 y 방향의 장변이 만나는 모서리는 소정의 곡률을 갖도록 둥글게 형성되거나 직각으로 형성될 수 있다. 표시 장치(1)의 평면 형태는 직사각형에 한정되지 않고, 다른 다각형, 타원형, 또는 비정형 형상으로 형성될 수 있다.The display device 1 may have a rectangular shape in plan view. For example, the display device 1 may have a rectangular planar shape having a short side in an x-direction and a long side in the y-direction as shown in FIG. 1 . An edge where the short side in the x direction and the long side in the y direction meet may be rounded to have a predetermined curvature or may be formed at a right angle. The planar shape of the display device 1 is not limited to a rectangular shape, and may be formed in other polygonal, elliptical, or irregular shapes.

일 실시예에서, 표시 장치(1)는 개구영역(OA, 또는 제1 영역) 및 개구영역(OA)을 적어도 둘러싸는 표시영역(DA, 또는 제2 영역)을 포함할 수 있다. 표시 장치(1)는 개구영역(OA)과 표시영역(DA) 사이에 위치하는 중간영역(MA, 또는 제3 영역), 및 표시영역(DA)의 외측, 예컨대 표시영역(DA)을 둘러싸는 외곽영역(PA, 또는 제4 영역)을 포함할 수 있다. 중간영역(MA)은 평면 상에서 개구영역(OA)을 전체적으로 둘러싸는 폐루프 형상을 가질 수 있다.In an embodiment, the display device 1 may include an opening area OA, or a first area, and a display area DA, or a second area, which at least surrounds the opening area OA. The display device 1 includes an intermediate area MA or a third area positioned between the opening area OA and the display area DA, and an outer side of the display area DA, for example, surrounding the display area DA. It may include an outer area (PA, or a fourth area). The intermediate area MA may have a closed-loop shape completely surrounding the opening area OA on a plane.

개구영역(OA)은 표시영역(DA)의 내측에 위치할 수 있다. 일 실시예에서, 개구영역(OA)은 도 1에 도시된 바와 같이 표시영역(DA)의 상측 가운데에 배치될 수 있다. 또는, 개구영역(OA)은 표시영역(DA)의 좌상측에 배치되거나, 표시영역(DA)의 우상측에 배치되는 것과 같이 다양하게 배치될 수 있다. 도 1에서는 개구영역(OA)이 하나 배치된 것을 도시하나, 일 실시예에서 개구영역(OA)은 복수 개 구비될 수 있다.The opening area OA may be located inside the display area DA. In an exemplary embodiment, the opening area OA may be disposed at an upper center of the display area DA as shown in FIG. 1 . Alternatively, the opening area OA may be disposed in various ways, such as disposed on the upper left side of the display area DA or disposed on the right side of the display area DA. 1 illustrates that one opening area OA is disposed, but in an exemplary embodiment, a plurality of opening areas OA may be provided.

도 2는 일 실시예에 따른 표시 장치를 개략적으로 나타낸 단면도로서, 도 1의 I-I' 선에 따른 단면도이다.FIG. 2 is a schematic cross-sectional view of a display device according to an exemplary embodiment, and is a cross-sectional view taken along line II′ of FIG. 1 .

도 2를 참조하면, 표시 장치(1)는 표시 패널(10) 및 컴포넌트(70)를 포함할 수 있다. 일 실시예에서, 컴포넌트(70)는 표시 패널(10)의 하부(또는, 아래)에 배치될 수 있고, 컴포넌트(70)는 개구영역(OA)과 적어도 일부 중첩될 수 있다. 표시 패널(10) 및 컴포넌트(70)는 하우징(HS)에 수용될 수 있다.Referring to FIG. 2 , the display device 1 may include a display panel 10 and a component 70 . In an embodiment, the component 70 may be disposed under (or under) the display panel 10 , and the component 70 may at least partially overlap the opening area OA. The display panel 10 and the component 70 may be accommodated in the housing HS.

표시 패널(10)은 이미지생성층(20), 입력감지층(40), 광학기능층(50) 및 커버윈도우(60)를 포함할 수 있다.The display panel 10 may include an image generating layer 20 , an input sensing layer 40 , an optical function layer 50 , and a cover window 60 .

이미지생성층(20)은 이미지를 표시하기 위하여 빛을 방출하는 표시요소(또는, 발광요소)들을 포함할 수 있다. 표시요소는 발광다이오드, 예컨대 유기 발광층을 포함하는 유기발광다이오드를 포함할 수 있다. 일 실시예에서, 발광다이오드는 무기물을 포함하는 무기발광다이오드일 수 있다. 무기발광다이오드는 무기물 반도체 기반의 재료들을 포함하는 PN다이오드를 포함할 수 있다. PN 접합 다이오드에 순방향으로 전압을 인가하면 정공과 전자가 주입되고, 그 정공과 전자의 재결합으로 생기는 에너지를 빛 에너지로 변환시켜 소정의 색상의 빛을 방출할 수 있다. 전술한 무기발광다이오드는 수~수백 마이크로미터, 또는 수~수백 나노미터의 폭을 가질 수 있다. 일 실시예에서, 이미지생성층(20)은 양자점발광다이오드를 포함할 수 있다. 예컨대, 이미지생성층(20)의 발광층은 유기물을 포함하거나, 무기물을 포함하거나, 양자점을 포함하거나, 유기물과 양자점을 포함하거나, 무기물과 양자점을 포함할 수 있다.The image generating layer 20 may include display elements (or light emitting elements) that emit light to display an image. The display element may include a light emitting diode, for example, an organic light emitting diode including an organic light emitting layer. In one embodiment, the light emitting diode may be an inorganic light emitting diode including an inorganic material. The inorganic light emitting diode may include a PN diode including inorganic semiconductor-based materials. When a voltage is applied to the PN junction diode in a forward direction, holes and electrons are injected, and energy generated by recombination of the holes and electrons is converted into light energy to emit light of a predetermined color. The above-described inorganic light emitting diode may have a width of several to several hundred micrometers, or several to several hundred nanometers. In one embodiment, the image generating layer 20 may include a quantum dot light emitting diode. For example, the emission layer of the image generating layer 20 may include an organic material, an inorganic material, a quantum dot, an organic material and a quantum dot, or an inorganic material and a quantum dot.

입력감지층(40)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 입력감지층(40)은 감지전극(sensing electrode 또는 touch electrode) 및 감지전극과 연결된 신호라인(trace line)들을 포함할 수 있다. 입력감지층(40)은 이미지생성층(20) 상에 배치될 수 있다. 입력감지층(40)은 뮤추얼 캡 방식 또는/및 셀프 캡 방식으로 외부 입력을 감지할 수 있다.The input sensing layer 40 may acquire coordinate information according to an external input, for example, a touch event. The input sensing layer 40 may include a sensing electrode or a touch electrode and trace lines connected to the sensing electrode. The input sensing layer 40 may be disposed on the image generating layer 20 . The input sensing layer 40 may sense an external input using a mutual cap method and/or a self-cap method.

입력감지층(40)은 이미지생성층(20) 상에 직접 형성되거나, 별도로 형성된 후 광학투명점착제와 같은 점착층을 통해 결합될 수 있다. 예컨대, 입력감지층(40)은 이미지생성층(20)을 형성하는 공정 이후에 연속적으로 이뤄질 수 있으며, 이 경우 점착층은 입력감지층(40)과 이미지생성층(20) 사이에 개재되지 않을 수 있다. 도 2에는 입력감지층(40)이 이미지생성층(20)과 광학기능층(50) 사이에 개재된 것을 도시하지만, 일 실시예에서 입력감지층(40)은 광학기능층(50) 상에 배치될 수도 있다.The input sensing layer 40 may be directly formed on the image generating layer 20 or may be separately formed and then coupled through an adhesive layer such as an optically transparent adhesive. For example, the input sensing layer 40 may be formed continuously after the process of forming the image generating layer 20 . In this case, the adhesive layer may not be interposed between the input sensing layer 40 and the image generating layer 20 . can Although FIG. 2 shows that the input sensing layer 40 is interposed between the image generating layer 20 and the optical functional layer 50 , in one embodiment, the input sensing layer 40 is disposed on the optical functional layer 50 . may be placed.

광학기능층(50)은 반사방지층을 포함할 수 있다. 반사방지층은 커버윈도우(60)를 통해 외부에서 표시 패널(10)을 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다. 반사방지층은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 일 실시예에서, 반사방지층은 블랙매트릭스와 컬러필터들을 포함할 수 있다. 컬러필터들은 이미지생성층(20)의 발광다이오드들 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다. 일 실시예에서, 광학기능층(50)은 약 100㎛의 두께로 구비될 수 있다.The optical function layer 50 may include an anti-reflection layer. The anti-reflection layer may reduce reflectance of light (external light) incident toward the display panel 10 from the outside through the cover window 60 . The anti-reflection layer may include a retarder and a polarizer. In an embodiment, the anti-reflection layer may include a black matrix and color filters. The color filters may be arranged in consideration of the color of light emitted from each of the light emitting diodes of the image generating layer 20 . In one embodiment, the optical function layer 50 may be provided with a thickness of about 100㎛.

개구영역(OA)의 투과율을 향상시키기 위하여 표시 패널(10)은 표시 패널(10)을 구성하는 층들 중 일부를 관통하는 개구(10OP)를 포함할 수 있다. 개구(10OP)는 이미지생성층(20), 입력감지층(40) 및 광학기능층(50)을 각각 관통하는 개구(20OP, 40OP, 50OP)를 포함할 수 있다. 이미지생성층(20)의 개구(20OP), 입력감지층(40)의 개구(40OP) 및 광학기능층(50)의 개구(50OP)는 중첩하여 표시 패널(10)의 개구(10OP)를 형성할 수 있다.In order to improve the transmittance of the opening area OA, the display panel 10 may include an opening 10OP passing through some of the layers constituting the display panel 10 . The opening 10OP may include openings 20OP, 40OP, and 50OP penetrating the image generating layer 20 , the input sensing layer 40 , and the optical function layer 50 , respectively. The opening 20OP of the image generating layer 20 , the opening 40OP of the input sensing layer 40 , and the opening 50OP of the optical function layer 50 overlap to form an opening 10OP of the display panel 10 . can do.

커버윈도우(60)는 광학기능층(50) 상에 배치될 수 있다. 커버윈도우(60)는 광학기능층(50)과의 사이에 개재된 투명 광학투명점착제(OCA, optical clear adhesive)와 같은 점착층을 통해 결합될 수 있다. 커버윈도우(60)는 이미지생성층(20)의 제1 개구(20OP), 입력감지층(40)의 제2 개구(40OP) 및 광학기능층(50)의 제3 개구(50OP)를 커버할 수 있다. 도시되지는 않았으나, 광학투명점착제 및/또는 커버윈도우(60)도 개구를 포함할 수도 있다. 일 실시예에서, 광학투명접착제는 약 100㎛의 두께로 구비될 수 있고, 커버윈도우(60)는 약 660㎛의 두께로 구비될 수 있다.The cover window 60 may be disposed on the optical function layer 50 . The cover window 60 may be coupled through an adhesive layer such as an optical clear adhesive (OCA) interposed between the cover window 60 and the optical functional layer 50 . The cover window 60 may cover the first opening 20OP of the image generating layer 20 , the second opening 40OP of the input sensing layer 40 , and the third opening 50OP of the optical function layer 50 . can Although not shown, the optically transparent adhesive and/or the cover window 60 may also include an opening. In one embodiment, the optically transparent adhesive may be provided with a thickness of about 100㎛, the cover window 60 may be provided with a thickness of about 660㎛.

커버윈도우(60)는 글래스재 또는 플라스틱재를 포함할 수 있다. 글래스재는 초박형 글래스(Ultra-thin glass)를 포함할 수 있다. 플라스틱재는 폴리에테르술폰, 폴리아크릴레이트, 폴리에테르 이미드, 폴리에틸렌 나프탈레이트, 폴리에틸렌 테레프탈레이트, 폴리페닐렌 설파이드, 폴리아릴레이트, 폴리이미드, 폴리카보네이트 또는 셀룰로오스 아세테이트 프로피오네이트 등을 포함할 수 있다. The cover window 60 may include a glass material or a plastic material. The glass material may include ultra-thin glass. The plastic material may include polyethersulfone, polyacrylate, polyetherimide, polyethylene naphthalate, polyethylene terephthalate, polyphenylene sulfide, polyarylate, polyimide, polycarbonate, or cellulose acetate propionate.

개구영역(OA)은 표시 장치(1)에 다양한 기능을 부가하기 위한 컴포넌트(70)가 위치하는 일종의 컴포넌트영역(예, 센서영역, 카메라영역, 스피커영역 등)일 수 있다.The opening area OA may be a kind of component area (eg, a sensor area, a camera area, a speaker area, etc.) in which the component 70 for adding various functions to the display device 1 is located.

컴포넌트(70)는 전자요소를 포함할 수 있다. 예컨대, 컴포넌트(70)는 빛이나 음향을 이용하는 전자요소일 수 있다. 예컨대, 전자요소는 적외선 센서와 같이 빛을 이용하는 센서, 빛을 수광하여 이미지를 촬상하는 카메라, 빛이나 음향을 출력하고 감지하여 거리를 측정하거나 지문 등을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 소리를 출력하는 스피커 등을 포함할 수 있다. 빛을 이용하는 전자요소는, 가시광, 적외선광, 자외선광 등과 같이 다양한 파장 대역의 빛을 이용할 수 있다. 개구영역(OA)은 컴포넌트(70)로부터 외부로 출력되거나 외부로부터 전자요소를 향해 진행하는 빛 또는/및 음향이 투과할 수 있는 영역에 해당한다.Component 70 may include electronic components. For example, the component 70 may be an electronic element using light or sound. For example, the electronic element is a sensor that uses light, such as an infrared sensor, a camera that captures an image by receiving light, a sensor that measures a distance or recognizes a fingerprint by outputting and sensing light or sound, a small lamp that outputs light, or , a speaker outputting sound, and the like. Electronic elements using light may use light of various wavelength bands, such as visible light, infrared light, ultraviolet light, and the like. The opening area OA corresponds to an area through which light output from the component 70 or traveling toward the electronic element from the outside can pass.

도 3은 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이다.3 is a plan view schematically illustrating a display panel according to an exemplary embodiment.

도 3을 참조하면, 표시 패널(10)은 개구영역(OA), 표시영역(DA), 중간영역(MA), 및 외곽영역(PA)을 포함할 수 있다. 예컨대, 표시 패널(10)에 포함된 기판(100)이 개구영역(OA), 표시영역(DA), 중간영역(MA), 및 외곽영역(PA)을 포함하는 것으로 이해될 수도 있다.Referring to FIG. 3 , the display panel 10 may include an opening area OA, a display area DA, an intermediate area MA, and an outer area PA. For example, it may be understood that the substrate 100 included in the display panel 10 includes an opening area OA, a display area DA, an intermediate area MA, and an outer area PA.

표시 패널(10)은 표시영역(DA)에 배치된 복수의 부화소(P)를 포함하며, 표시 패널(10)은 각 부화소(P)에서 방출되는 빛을 이용하여 이미지를 표시할 수 있다. 각 부화소(P)는 발광다이오드를 이용하여 적색, 녹색, 또는 청색의 빛을 방출할 수 있다. 각 부화소의 발광다이오드는 스캔라인(SL) 및 데이터라인(DL)에 전기적으로 연결될 수 있다.The display panel 10 includes a plurality of sub-pixels P disposed in the display area DA, and the display panel 10 may display an image using light emitted from each sub-pixel P. . Each sub-pixel P may emit red, green, or blue light using a light emitting diode. The light emitting diode of each sub-pixel may be electrically connected to the scan line SL and the data line DL.

외곽영역(PA)에는 각 부화소(P)에 스캔신호를 제공하는 스캔 드라이버(2100), 각 부화소(P)에 데이터신호를 제공하는 데이터 드라이버(2200)가 배치될 수 있다. 또한, 외곽영역(PA)에는 제1 전원전압 및 제2 전원전압을 제공하기 위한 제1 메인 전원배선(미도시) 및 제2 메인 전원배선(미도시)이 배치될 수 있다. 스캔 드라이버(2100)는 표시영역(DA)을 사이에 두고 양측에 각각 배치될 수 있다. 이 경우 개구영역(OA)을 중심으로 좌측에 배치된 부화소(P)는 좌측에 배치된 스캔 드라이버(2100)에 연결되고, 개구영역(OA)을 중심으로 우측에 배치된 부화소(P)는 우측에 배치된 스캔 드라이버(2100)에 연결될 수 있다.A scan driver 2100 providing a scan signal to each sub-pixel P and a data driver 2200 providing a data signal to each sub-pixel P may be disposed in the outer area PA. Also, a first main power line (not shown) and a second main power line (not shown) for providing the first power voltage and the second power voltage may be disposed in the outer area PA. The scan drivers 2100 may be disposed on both sides of the display area DA therebetween. In this case, the sub-pixel P disposed on the left side with respect to the opening area OA is connected to the scan driver 2100 disposed on the left side, and the sub-pixel P disposed on the right side with the opening area OA as the center. may be connected to the scan driver 2100 disposed on the right side.

일 실시예에서, 중간영역(MA)은 개구영역(OA)을 둘러쌀 수 있다. 중간영역(MA)은 빛을 방출하는 발광다이오드와 같은 표시요소가 배치되지 않은 영역으로, 중간영역(MA)에는 개구영역(OA) 주변에 구비된 부화소(P)들에 신호를 제공하는 신호라인들이 지나갈 수 있다. 예컨대, 데이터라인(DL)들 및/또는 스캔라인(SL)들은 표시영역(DA)을 가로지르되, 데이터라인(DL)들 및/또는 스캔라인(SL)들의 일 부분들은 개구영역(OA)에 형성된 표시 패널(10)의 개구(10OP)의 에지를 따라 중간영역(MA)에서 우회될 수 있다. 일 실시예에서, 도 3은 데이터라인(DL)들이 y 방향을 따라 표시영역(DA)을 가로지르되 일부 데이터라인(DL)들이 중간영역(MA)에서 개구영역(OA)을 부분적으로 둘러싸도록 우회하는 것을 도시한다. 스캔라인(SL)들은 x 방향을 따라 표시영역(DA)을 가로지르되, 개구영역(OA)을 사이에 두고 상호 이격될 수 있다. 즉, 동일한 행에 배치된 스캔라인(SL)들은 개구영역(OA)을 사이에 두고 단선(또는, 단절, 분리)될 수 있다.In an embodiment, the intermediate area MA may surround the opening area OA. The middle area MA is an area where a display element such as a light emitting diode is not disposed. In the middle area MA, a signal is provided to the sub-pixels P provided around the opening area OA. Lines can pass. For example, the data lines DL and/or the scan lines SL cross the display area DA, and some of the data lines DL and/or the scan lines SL cross the open area OA. It may be bypassed in the intermediate area MA along the edge of the opening 10OP of the display panel 10 formed in the display panel 10 . In an exemplary embodiment, FIG. 3 shows data lines DL crossing the display area DA along the y-direction while some data lines DL partially surround the opening area OA in the middle area MA. Detour shows. The scan lines SL may cross the display area DA along the x-direction and may be spaced apart from each other with the opening area OA interposed therebetween. That is, the scan lines SL arranged in the same row may be disconnected (or disconnected or separated) with the opening area OA interposed therebetween.

도 3에는 데이터 드라이버(2200)가 기판(100)의 일 측변에 인접하게 배치된 것을 도시하나, 일 실시예에서, 데이터 드라이버(2200)는 표시 패널(10)의 일 측에 배치된 패드와 전기적으로 접속된 회로기판(printed circuit board) 상에 배치될 수 있다. 회로기판은 가요성을 가질 수 있으며, 회로기판의 일부는 기판(100)의 배면 아래에 위치하도록 구부러질 수 있다.3 illustrates that the data driver 2200 is disposed adjacent to one side of the substrate 100 . In an embodiment, the data driver 2200 is electrically connected to a pad disposed at one side of the display panel 10 . may be disposed on a printed circuit board connected to the The circuit board may have flexibility, and a portion of the circuit board may be bent to be positioned under the rear surface of the substrate 100 .

도 4는 일 실시예에 따른 발광다이오드 및 발광다이오드에 연결된 회로를 개략적으로 나타낸 등가회로도이다.4 is an equivalent circuit diagram schematically illustrating a light emitting diode and a circuit connected to the light emitting diode according to an embodiment.

도 4를 참조하면, 도 3을 참조하여 설명한 부화소(P)는 발광다이오드(LED)를 통해 빛을 방출할 수 있고, 발광다이오드는 화소회로(PC)와 전기적으로 연결될 수 있다.Referring to FIG. 4 , the sub-pixel P described with reference to FIG. 3 may emit light through a light emitting diode LED, and the light emitting diode may be electrically connected to the pixel circuit PC.

화소회로(PC)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7) 및 스토리지 커패시터(Cst)를 포함할 수 있다.The pixel circuit PC includes a first transistor T1 , a second transistor T2 , a third transistor T3 , a fourth transistor T4 , a fifth transistor T5 , a sixth transistor T6 , and a seventh transistor T6 . It may include a transistor T7 and a storage capacitor Cst.

제2 트랜지스터(T2)는 스위칭 박막트랜지스터로서, 스캔라인(SL) 및 데이터라인(DL)에 연결되며, 스캔라인(SL)으로부터 입력되는 스위칭 전압(또는, 스위칭 신호, Sn)에 기초하여 데이터라인(DL)으로부터 입력된 데이터 전압(또는, 데이터 신호, Dm)을 제1 트랜지스터(T1)로 전달할 수 있다. 스토리지 커패시터(Cst)는 제2 트랜지스터(T2)와 구동전압라인(PL)에 연결되며, 제2 트랜지스터(T2)로부터 전달받은 전압과 구동전압라인(PL)에 공급되는 제1 전원전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.The second transistor T2 is a switching thin film transistor, is connected to the scan line SL and the data line DL, and is a data line based on a switching voltage (or a switching signal, Sn) input from the scan line SL. The data voltage (or data signal, Dm) input from DL may be transferred to the first transistor T1 . The storage capacitor Cst is connected to the second transistor T2 and the driving voltage line PL, and the voltage received from the second transistor T2 and the first power voltage ELVDD supplied to the driving voltage line PL. It is possible to store the voltage corresponding to the difference of .

제1 트랜지스터(T1)는 구동 박막트랜지스터로서, 구동전압라인(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압라인(PL)으로부터 발광다이오드(LED)를 흐르는 구동 전류를 제어할 수 있다. 발광다이오드(LED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 발광다이오드(LED)의 제2 전극(예컨대, 캐소드)은 제2 전원전압(ELVSS)을 공급받을 수 있다.The first transistor T1 is a driving thin film transistor, which is connected to the driving voltage line PL and the storage capacitor Cst, and is supplied from the driving voltage line PL to the light emitting diode ( The driving current flowing through the LED) can be controlled. The light emitting diode (LED) may emit light having a predetermined luminance by a driving current. The second electrode (eg, the cathode) of the light emitting diode LED may receive the second power voltage ELVSS.

제3 트랜지스터(T3)는 보상 박막트랜지스터로서, 제3 트랜지스터(T3)의 게이트전극은 스캔라인(SL)에 연결될 수 있다. 제3 트랜지스터(T3)의 소스전극(또는, 드레인전극)은 제1 트랜지스터(T1)의 드레인전극(또는, 소스전극)과 연결되어 있으면서 제6 트랜지스터(T6)를 경유하여 발광다이오드(LED)의 제1 전극(예컨대, 애노드)과 연결될 수 있다. 제3 트랜지스터(T3)의 드레인전극(또는, 소스전극)은 스토리지 커패시터(Cst)의 어느 하나의 전극, 제4 트랜지스터(T4)의 소스전극(또는, 드레인전극) 및 제1 트랜지스터(T1)의 게이트전극과 연결될 수 있다. 제3 트랜지스터(T3)는 스캔라인(SL)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온(turn on)되어 제1 트랜지스터(T1)의 게이트전극과 드레인전극을 서로 연결하여 제1 트랜지스터(T1)를 다이오드 연결(diode-connection)시킨다.The third transistor T3 is a compensation thin film transistor, and a gate electrode of the third transistor T3 may be connected to the scan line SL. The source electrode (or drain electrode) of the third transistor T3 is connected to the drain electrode (or the source electrode) of the first transistor T1 , and the light emitting diode LED is connected via the sixth transistor T6. It may be connected to the first electrode (eg, an anode). The drain electrode (or source electrode) of the third transistor T3 is any one electrode of the storage capacitor Cst, the source electrode (or drain electrode) of the fourth transistor T4, and the first transistor T1. It may be connected to the gate electrode. The third transistor T3 is turned on according to the scan signal Sn received through the scan line SL to connect the gate electrode and the drain electrode of the first transistor T1 to each other to connect the first transistor ( T1) is diode-connected.

제4 트랜지스터(T4)의 초기화 박막트랜지스터로서, 게이트전극은 이전 스캔라인(SL-1)과 연결될 수 있다. 제4 트랜지스터(T4)의 드레인전극(또는, 소스전극)은 초기화전압선(VL)과 연결될 수 있다. 제4 트랜지스터(T4)의 소스전극(또는, 드레인전극)은 스토리지 커패시터(Cst)의 어느 하나의 전극, 제3 트랜지스터(T3)의 드레인전극(또는, 소스전극) 및 제1 트랜지스터(T1)의 게이트전극과 연결될 수 있다. 제4 트랜지스터(T4)는 이전 스캔라인(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴 온 되어 초기화 전압(Vint)을 제1 트랜지스터(T1)의 게이트전극에 전달하여 제1 트랜지스터(T1)의 게이트전극의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.As the initialization thin film transistor of the fourth transistor T4 , the gate electrode may be connected to the previous scan line SL-1. The drain electrode (or the source electrode) of the fourth transistor T4 may be connected to the initialization voltage line VL. The source electrode (or drain electrode) of the fourth transistor T4 includes any one electrode of the storage capacitor Cst, the drain electrode (or source electrode) of the third transistor T3 and the first transistor T1. It may be connected to the gate electrode. The fourth transistor T4 is turned on according to the previous scan signal Sn-1 received through the previous scan line SL-1 to transmit the initialization voltage Vint to the gate electrode of the first transistor T1. An initialization operation for initializing the voltage of the gate electrode of the first transistor T1 may be performed.

제5 트랜지스터(T5)는 동작제어 박막트랜지스터로서, 게이트전극은 발광제어라인(EL)과 연결될 수 있다. 제5 트랜지스터(T5)의 소스전극(또는, 드레인전극)은 구동전압라인(PL)과 연결될 수 있다. 제5 트랜지스터(T5)의 드레인전극(또는, 소스전극)은 제1 트랜지스터(T1)의 소스전극(또는, 드레인전극) 및 제2 트랜지스터(T2)의 드레인전극(또는, 소스전극)과 연결되어 있다.The fifth transistor T5 is an operation control thin film transistor, and a gate electrode may be connected to the emission control line EL. A source electrode (or a drain electrode) of the fifth transistor T5 may be connected to the driving voltage line PL. The drain electrode (or source electrode) of the fifth transistor T5 is connected to the source electrode (or drain electrode) of the first transistor T1 and the drain electrode (or source electrode) of the second transistor T2 , have.

제6 트랜지스터(T6)는 발광제어 박막트랜지스터로서, 게이트전극은 발광제어라인(EL)과 연결될 수 있다. 제6 트랜지스터(T6)의 소스전극(또는, 드레인전극)은 제1 트랜지스터(T1)의 드레인전극(또는, 소스전극) 및 제3 트랜지스터(T3)의 소스전극(또는, 드레인전극)과 연결될 수 있다. 제6 트랜지스터(T6)의 드레인전극(또는, 소스전극)은 발광다이오드(LED)의 제1 전극과 전기적으로 연결될 수 있다. 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 발광제어라인(EL)을 통해 전달받은 발광제어 신호(En)에 따라 동시에 턴 온 되어 구동전압(ELVDD)이 발광다이오드(LED)에 전달되며, 발광다이오드(LED)에 구동 전류가 흐르게 된다.The sixth transistor T6 is an emission control thin film transistor, and a gate electrode may be connected to the emission control line EL. The source electrode (or drain electrode) of the sixth transistor T6 may be connected to the drain electrode (or source electrode) of the first transistor T1 and the source electrode (or drain electrode) of the third transistor T3 . have. The drain electrode (or source electrode) of the sixth transistor T6 may be electrically connected to the first electrode of the light emitting diode LED. The fifth transistor T5 and the sixth transistor T6 are simultaneously turned on according to the light emission control signal En received through the light emission control line EL, and the driving voltage ELVDD is transmitted to the light emitting diode LED. , a driving current flows through the light emitting diode (LED).

제7 트랜지스터(T7)는 발광다이오드(LED)의 제1 전극을 초기화하는 초기화 박막트랜지스터일 수 있다. 제7 트랜지스터(T7)의 게이트전극은 이후 스캔라인(SL+1)에 연결될 수 있다. 제7 트랜지스터(T7)의 소스전극(또는, 드레인전극)은 발광다이오드(LED)의 제1 전극과 연결될 수 있다. 제7 트랜지스터(T7)의 드레인전극(또는, 소스전극)은 초기화전압선(VL)과 연결될 수 있다. 제7 트랜지스터(T7)는 이후 스캔라인(SL+1)을 통해 전달받은 이후 스캔 신호(Sn+1)에 따라 턴 온 되어 발광다이오드(LED)의 제1 전극을 초기화시킬 수 있다. The seventh transistor T7 may be an initialization thin film transistor that initializes the first electrode of the light emitting diode LED. The gate electrode of the seventh transistor T7 may then be connected to the scan line SL+1. The source electrode (or drain electrode) of the seventh transistor T7 may be connected to the first electrode of the light emitting diode LED. A drain electrode (or a source electrode) of the seventh transistor T7 may be connected to the initialization voltage line VL. After being transmitted through the scan line SL+1, the seventh transistor T7 may be turned on according to the scan signal Sn+1 to initialize the first electrode of the light emitting diode LED.

도 4에서는, 제4 트랜지스터(T4)와 제7 트랜지스터(T7)가 각각 이전 스캔라인(SL-1) 및 이후 스캔라인(SL+1)에 연결된 경우를 도시하였으나, 일 실시예에서, 제4 트랜지스터(T4)와 제7 트랜지스터(T7)는 모두 이전 스캔라인(SLn-1)에 연결되어 이전 스캔 신호(Sn-1)에 따라 구동할 수 있다.In FIG. 4 , the fourth transistor T4 and the seventh transistor T7 are respectively connected to the previous scan line SL-1 and the subsequent scan line SL+1. However, in one embodiment, the fourth transistor T7 Both the transistor T4 and the seventh transistor T7 are connected to the previous scan line SLn-1 to be driven according to the previous scan signal Sn-1.

스토리지 커패시터(Cst)의 하나의 전극은 구동전압라인(PL)과 연결될 수 있다. 스토리지 커패시터(Cst)의 다른 하나의 전극은 제1 트랜지스터(T1)의 게이트전극, 제3 트랜지스터(T3)의 드레인전극(또는, 소스전극) 및 제4 트랜지스터(T4)의 소스전극(또는, 드레인전극)에 함께 연결될 수 있다.One electrode of the storage capacitor Cst may be connected to the driving voltage line PL. The other electrode of the storage capacitor Cst is the gate electrode of the first transistor T1 , the drain electrode (or source electrode) of the third transistor T3 , and the source electrode (or drain electrode) of the fourth transistor T4 . electrodes) can be connected together.

발광다이오드(LED)의 제2 전극은 공통전압(ELVSS)을 제공받을 수 있다. 발광다이오드(LED)는 제1 트랜지스터(T1)로부터 구동 전류를 전달받아 발광할 수 있다.The second electrode of the light emitting diode LED may receive the common voltage ELVSS. The light emitting diode LED may receive a driving current from the first transistor T1 to emit light.

일 실시예에서, 복수의 트랜지스터(T1 내지 T7)들은 모두 실리콘을 포함하는 반도체층을 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.In an embodiment, all of the plurality of transistors T1 to T7 may include a semiconductor layer including silicon. However, the present invention is not limited thereto.

일 실시예에서, 복수의 트랜지스터(T1 내지 T7)들 중 적어도 하나의 트랜지스터는 산화물을 포함하는 반도체층을 포함하며, 나머지 트랜지스터는 실리콘을 포함하는 반도체층을 포함할 수 있다. 구체적으로, 표시 패널(10)의 밝기에 직접적으로 영향을 미치는 제1 트랜지스터(T1)의 경우 높은 신뢰성을 갖는 다결정 실리콘으로 구성된 실리콘 반도체를 포함하도록 구성하며, 이를 통해 고해상도의 표시 패널(10)을 구현할 수 있다.In an embodiment, at least one of the plurality of transistors T1 to T7 may include a semiconductor layer including an oxide, and the other transistors may include a semiconductor layer including silicon. Specifically, in the case of the first transistor T1 , which directly affects the brightness of the display panel 10 , it is configured to include a silicon semiconductor made of polycrystalline silicon having high reliability. can be implemented

한편, 산화물 반도체는 높은 캐리어 이동도(high carrier mobility) 및 낮은 누설 전류를 가지므로, 구동 시간이 길더라도 전압 강하가 크지 않다. 즉, 저주파 구동 시에도 전압 강하에 따른 화상의 색상 변화가 크지 않으므로, 저주파 구동이 가능하다. 이와 같이 산화물 반도체의 경우 누설전류가 적은 이점을 갖기에, 제1 트랜지스터(T1)의 게이트전극에 연결되는 제3 트랜지스터(T3) 및 제4 트랜지스터(T4) 중 적어도 하나를 산화물 반도체로 채용하여 제1 트랜지스터(T1)의 게이트전극으로 흘러갈 수 있는 누설 전류를 방지하는 동시에 소비전력을 줄일 수 있다. 이 경우, 도 4의 화소회로(PC)에 신호선 및/또는 전압선이 추가될 수도 있다. 또한, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4) 이외의 다른 트랜지스터가 산화물을 포함하는 반도체층을 포함할 수도 있다. 예컨대, 제7 트랜지스터(T7)가 산화물 반도체를 포함하는 반도체층을 포함할 수 있다.On the other hand, since the oxide semiconductor has high carrier mobility and low leakage current, the voltage drop is not large even if the driving time is long. That is, since the color change of the image according to the voltage drop is not large even during low-frequency driving, low-frequency driving is possible. As described above, in the case of the oxide semiconductor, since the leakage current is small, at least one of the third transistor T3 and the fourth transistor T4 connected to the gate electrode of the first transistor T1 is used as an oxide semiconductor. 1 It is possible to prevent leakage current flowing to the gate electrode of the transistor T1 and reduce power consumption. In this case, a signal line and/or a voltage line may be added to the pixel circuit PC of FIG. 4 . In addition, transistors other than the third transistor T3 and the fourth transistor T4 may include a semiconductor layer including an oxide. For example, the seventh transistor T7 may include a semiconductor layer including an oxide semiconductor.

도 5는 일 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 평면도이다.5 is a plan view schematically illustrating a portion of a display panel according to an exemplary embodiment.

도 5를 참조하면, 부화소(P)들을 표시영역(DA)에 배치될 수 있다. 개구영역(OA)과 표시영역(DA) 사이에는 중간영역(MA)이 위치할 수 있다. 개구영역(OA)에 인접한 부화소(P)들은 평면 상에서 개구영역(OA)을 중심으로 상호 이격되어 배치될 수 있다. 도 5의 평면 상에서, 부화소(P)들은 개구영역(OA)을 중심으로 상하로 이격되어 배치되거나, 개구영역(OA)을 중심으로 좌우로 이격되어 배치될 수 있다. 앞서 도 3과 도 4를 참조하여 설명한 바와 같이 각 부화소(P)는 발광다이오드에서 방출되는 적색, 녹색, 청색의 빛을 이용하므로, 도 5에 도시된 부화소(P)들의 위치는 각각 발광다이오드들의 위치에 해당한다. 따라서, 부화소(P)들이 평면 상에서 개구영역(OA)을 중심으로 상호 이격되어 배치된다고 함은 발광다이오드들이 평면 상에서 개구영역(OA)을 중심으로 상호 이격되어 배치되는 것을 나타낼 수 있다. 예컨대, 평면 상에서, 발광다이오드들은 개구영역(OA)을 중심으로 상하로 이격되어 배치되거나, 개구영역(OA)을 중심으로 좌우로 이격되어 배치될 수 있다.Referring to FIG. 5 , the sub-pixels P may be disposed in the display area DA. An intermediate area MA may be positioned between the opening area OA and the display area DA. The subpixels P adjacent to the opening area OA may be disposed to be spaced apart from each other with respect to the opening area OA on a plane. On the plane of FIG. 5 , the sub-pixels P may be vertically spaced apart from each other with respect to the opening area OA, or may be disposed left and right with the opening area OA as the center. As described above with reference to FIGS. 3 and 4 , each sub-pixel P uses red, green, and blue light emitted from a light emitting diode, so the positions of the sub-pixels P shown in FIG. 5 emit light, respectively. It corresponds to the position of the diodes. Accordingly, the fact that the sub-pixels P are spaced apart from each other with respect to the opening area OA on a plane may indicate that the light emitting diodes are spaced apart from each other about the opening area OA on a plane. For example, on a plane, the light emitting diodes may be disposed to be vertically spaced apart from each other with respect to the opening area OA, or may be disposed to be spaced apart from each other in the left and right directions based on the opening area OA.

각 부화소(P)의 발광다이오드에 연결된 화소회로로 신호를 공급하는 신호라인들 중 개구영역(OA)과 인접한 신호라인들은 개구영역(OA) 및/또는 개구(10OP)를 우회할 수 있다. 표시영역(DA)을 지나는 데이터라인(DL)들 중 일부 데이터라인(DL)은, 개구영역(OA)을 사이에 두고 위와 아래에 각각 배치된 부화소(P)들에 데이터신호를 제공하도록 ±y 방향으로 연장되되, 중간영역(MA)에서 개구영역(OA) 및/또는 개구(10OP)의 에지를 따라 우회할 수 있다.Among the signal lines supplying signals to the pixel circuit connected to the light emitting diode of each sub-pixel P, signal lines adjacent to the opening area OA may bypass the opening area OA and/or the opening 10OP. Some of the data lines DL among the data lines DL passing through the display area DA provide a data signal to the sub-pixels P respectively disposed above and below the opening area OA therebetween. It extends in the y-direction, and may be bypassed along the edge of the opening area OA and/or the opening 10OP in the intermediate area MA.

데이터라인(DL)들 중 적어도 하나의 데이터라인(DL)의 우회 부분(DL-C)은 표시영역(DA)을 가로지르는 연장 부분(DL-L)과 서로 다른층 상에 형성될 수 있으며, 데이터라인(DL)의 우회 부분(DL-C)과 연장 부분(DL-L)은 콘택홀(CNT)을 통해 접속될 수 있다. 다만 본 발명이 이에 한정되는 것은 아니다. 데이터라인(DL)들 중 적어도 하나의 데이터라인(DL)의 우회 부분(DL-C)은 연장 부분(DL-L)과 동일층 상에 위치하며, 일체로 형성될 수 있다.The bypass portion DL-C of at least one data line DL among the data lines DL may be formed on a different layer from the extension portion DL-L crossing the display area DA, The bypass portion DL-C and the extension portion DL-L of the data line DL may be connected through the contact hole CNT. However, the present invention is not limited thereto. The bypass portion DL-C of the at least one data line DL among the data lines DL may be disposed on the same layer as the extension portion DL-L and may be integrally formed.

스캔라인(SL)은 개구영역(OA)을 중심으로 분리 또는 단절될 수 있으며, 개구영역(OA)을 중심으로 좌측에 배치된 스캔라인(SL)은 앞서 도 3을 참조하여 설명한 바와 같이 표시영역(DA)을 중심으로 좌측에 배치된 스캔 드라이버(2100)로부터 신호를 전달받을 수 있고, 개구영역(OA)의 우측에 배치된 스캔라인(SL)은 도 3에 도시된 표시영역(DA)의 우측에 배치된 스캔 드라이버(2100)로부터 신호를 전달받을 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 표시영역(DA)을 지나는 스캔라인(SL)들 중 일부 스캔라인(SL)은, 개구영역(OA)을 사이에 두고 좌측과 우측에 각각 배치된 부화소(P)들에 스캔신호를 제공하도록 ±x 방향으로 연장되되, 중간영역(MA)에서 개구영역(OA) 및/또는 개구(10OP)의 에지를 따라 우회할 수 있다.The scan line SL may be separated or disconnected based on the opening area OA, and the scan line SL disposed on the left side with respect to the opening area OA is the display area as described above with reference to FIG. 3 . A signal may be received from the scan driver 2100 disposed on the left side with respect to the DA, and the scan line SL disposed on the right side of the opening area OA is the display area DA shown in FIG. 3 . A signal may be received from the scan driver 2100 disposed on the right side. However, the present invention is not limited thereto. Some of the scan lines SL passing through the display area DA provide scan signals to the sub-pixels P respectively disposed on the left and right sides with the opening area OA interposed therebetween. It extends in the ±x direction, and may be bypassed along the edge of the opening area OA and/or the opening 10OP in the intermediate area MA.

도 6은 일 실시예에 따른 표시 패널의 단면도로서, 도 5의 II-II' 선에 따른 단면에 해당한다.6 is a cross-sectional view of a display panel according to an exemplary embodiment, and corresponds to a cross-section taken along line II-II′ of FIG. 5 .

도 6을 참조하면, 표시 패널(10)은 기판(100), 무기절연층(IIL), 유기절연층(OIL), 화소회로(PC), 연결전극(CM), 유기발광다이오드(OLED), 화소정의막(118), 스페이서(119), 및 봉지층(300)을 포함할 수 있다. 즉, 표시 패널(10)의 표시영역(DA) 상에는 기판(100), 무기절연층(IIL), 유기절연층(OIL), 화소회로(PC), 연결전극(CM), 유기발광다이오드(OLED), 화소정의막(118), 스페이서(119), 및 봉지층(300)이 배치될 수 있다.Referring to FIG. 6 , the display panel 10 includes a substrate 100 , an inorganic insulating layer (IIL), an organic insulating layer (OIL), a pixel circuit (PC), a connection electrode (CM), an organic light emitting diode (OLED), It may include a pixel defining layer 118 , a spacer 119 , and an encapsulation layer 300 . That is, on the display area DA of the display panel 10 , the substrate 100 , the inorganic insulating layer IIL, the organic insulating layer OIL, the pixel circuit PC, the connection electrode CM, and the organic light emitting diode OLED ), a pixel defining layer 118 , a spacer 119 , and an encapsulation layer 300 may be disposed.

기판(100)은 제1 베이스층(100a), 제1 배리어층(100b), 제2 베이스층(100c), 및 제2 배리어층(100d)을 포함할 수 있다. 일 실시예에서, 제1 베이스층(100a), 제1 배리어층(100b), 제2 베이스층(100c), 및 제2 배리어층(100d)은 차례로 적층될 수 있다.The substrate 100 may include a first base layer 100a, a first barrier layer 100b, a second base layer 100c, and a second barrier layer 100d. In an embodiment, the first base layer 100a, the first barrier layer 100b, the second base layer 100c, and the second barrier layer 100d may be sequentially stacked.

제1 베이스층(100a) 및 제2 베이스층(100c) 중 적어도 하나는 폴리에테르술폰(polyethersulfone), 폴리아릴레이트(polyarylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 셀룰로오스 트리 아세테이트, 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate) 등과 같은 고분자 수지를 포함할 수 있다.At least one of the first base layer 100a and the second base layer 100c may include polyethersulfone, polyarylate, polyetherimide, polyethylene naphthalate, and polyethylene. It may include a polymer resin such as polyethylene terephthalate, polyphenylene sulfide, polyimide, polycarbonate, cellulose triacetate, cellulose acetate propionate, and the like. have.

제1 배리어층(100b) 및 제2 배리어층(100d)은 외부 이물질의 침투를 방지하는 배리어층으로, 실리콘질화물(SiNX), 실리콘산화물(SiO2), 및/또는 실리콘산질화물(SiON)과 같은 무기물을 포함하는 단일층 또는 다층일 수 있다.The first barrier layer 100b and the second barrier layer 100d are barrier layers for preventing penetration of external foreign substances, and include silicon nitride (SiN X ), silicon oxide (SiO 2 ), and/or silicon oxynitride (SiON). It may be a single layer or a multilayer including an inorganic material such as

무기절연층(IIL)은 기판(100) 상에 배치될 수 있다. 무기절연층(IIL)은 버퍼층(111), 제1 게이트절연층(112), 제2 게이트절연층(113), 및 층간절연층(114)을 포함할 수 있다. 표시영역(DA)에는 화소회로(PC)가 배치될 수 있다. 화소회로(PC)는 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함할 수 있다.The inorganic insulating layer IIL may be disposed on the substrate 100 . The inorganic insulating layer IIL may include a buffer layer 111 , a first gate insulating layer 112 , a second gate insulating layer 113 , and an interlayer insulating layer 114 . A pixel circuit PC may be disposed in the display area DA. The pixel circuit PC may include a thin film transistor TFT and a storage capacitor Cst.

버퍼층(111)은 기판(100) 상에 배치될 수 있다. 버퍼층(111)은 실리콘질화물(SiNX), 실리콘산질화물(SiON) 및 실리콘산화물(SiO2)과 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.The buffer layer 111 may be disposed on the substrate 100 . The buffer layer 111 may include an inorganic insulating material such as silicon nitride (SiN X ), silicon oxynitride (SiON), and silicon oxide (SiO 2 ), and may be a single layer or a multi-layer including the aforementioned inorganic insulating material.

박막트랜지스터(TFT)는 반도체층(Act), 게이트전극(GE), 소스전극(SE), 및 드레인전극(DE)을 포함할 수 있다. 반도체층(Act)은 버퍼층(111) 상에 배치될 수 있다. 반도체층(Act)은 폴리 실리콘을 포함할 수 있다. 또는, 반도체층(Act)은 비정질(amorphous) 실리콘을 포함하거나, 산화물 반도체를 포함하거나, 유기 반도체 등을 포함할 수 있다. 반도체층(Act)은 채널영역 및 채널영역의 양측에 각각 배치된 드레인영역 및 소스영역을 포함할 수 있다.The thin film transistor TFT may include a semiconductor layer Act, a gate electrode GE, a source electrode SE, and a drain electrode DE. The semiconductor layer Act may be disposed on the buffer layer 111 . The semiconductor layer Act may include polysilicon. Alternatively, the semiconductor layer Act may include amorphous silicon, an oxide semiconductor, or an organic semiconductor. The semiconductor layer Act may include a channel region and a drain region and a source region respectively disposed on both sides of the channel region.

게이트전극(GE)은 채널영역과 중첩할 수 있다. 게이트전극(GE)은 저저항 금속 물질을 포함할 수 있다. 게이트전극(GE)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 전술한 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.The gate electrode GE may overlap the channel region. The gate electrode GE may include a low-resistance metal material. The gate electrode GE may include a conductive material including molybdenum (Mo), aluminum (Al), copper (Cu), titanium (Ti), etc. have.

반도체층(Act)과 게이트전극(GE) 사이의 제1 게이트절연층(112)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 징크산화물(ZnO)등과 같은 무기 절연물을 포함할 수 있다.The first gate insulating layer 112 between the semiconductor layer Act and the gate electrode GE is formed of silicon oxide (SiO 2 ), silicon nitride (SiN X ), silicon oxynitride (SiON), and aluminum oxide (Al 2 O 3 ). ), titanium oxide (TiO 2 ), tantalum oxide (Ta 2 O 5 ), hafnium oxide (HfO 2 ), or an inorganic insulating material such as zinc oxide (ZnO).

제2 게이트절연층(113)은 게이트전극(GE)을 덮도록 구비될 수 있다. 제2 게이트절연층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 징크산화물(ZnO) 등과 같은 무기 절연물을 포함할 수 있다.The second gate insulating layer 113 may be provided to cover the gate electrode GE. The second gate insulating layer 113 is silicon oxide (SiO 2 ), silicon nitride (SiN X ), silicon oxynitride (SiON), aluminum oxide (Al 2 O 3 ), titanium oxide (TiO 2 ), tantalum oxide (Ta) 2 O 5 ), hafnium oxide (HfO 2 ), or an inorganic insulating material such as zinc oxide (ZnO) may be included.

제2 게이트절연층(113) 상부에는 스토리지 커패시터(Cst)의 상부전극(CE2)이 배치될 수 있다. 상부전극(CE2)은 그 아래의 게이트전극(GE)과 중첩할 수 있다. 이때, 제2 게이트절연층(113)을 사이에 두고 중첩하는 게이트전극(GE) 및 상부전극(CE2)은 스토리지 커패시터(Cst)를 형성할 수 있다. 즉, 게이트전극(GE)은 스토리지 커패시터(Cst)의 하부전극(CE1)으로 기능할 수 있다.An upper electrode CE2 of the storage capacitor Cst may be disposed on the second gate insulating layer 113 . The upper electrode CE2 may overlap the gate electrode GE below it. In this case, the gate electrode GE and the upper electrode CE2 overlapping with the second gate insulating layer 113 interposed therebetween may form the storage capacitor Cst. That is, the gate electrode GE may function as the lower electrode CE1 of the storage capacitor Cst.

이와 같이, 스토리지 커패시터(Cst)와 박막트랜지스터(TFT)가 중첩되어 형성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 예컨대, 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩되지 않도록 형성될 수도 있다.As described above, the storage capacitor Cst and the thin film transistor TFT may be overlapped. However, the present invention is not limited thereto. For example, the storage capacitor Cst may be formed not to overlap the thin film transistor TFT.

상부전극(CE2)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.The upper electrode CE2 includes aluminum (Al), platinum (Pt), palladium (Pd), silver (Ag), magnesium (Mg), gold (Au), nickel (Ni), neodymium (Nd), and iridium (Ir). , chromium (Cr), calcium (Ca), molybdenum (Mo), titanium (Ti), tungsten (W), and/or copper (Cu), and may be a single layer or multiple layers of the aforementioned materials. .

층간절연층(114)은 상부전극(CE2)을 덮을 수 있다. 층간절연층(114)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 징크산화물(ZnO) 등을 포함할 수 있다. 층간절연층(114)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.The interlayer insulating layer 114 may cover the upper electrode CE2 . The interlayer insulating layer 114 is silicon oxide (SiO 2 ), silicon nitride (SiN X ), silicon oxynitride (SiON), aluminum oxide (Al 2 O 3 ), titanium oxide (TiO 2 ), tantalum oxide (Ta 2 O) 5 ), hafnium oxide (HfO 2 ), or zinc oxide (ZnO). The interlayer insulating layer 114 may be a single layer or a multilayer including the aforementioned inorganic insulating material.

드레인전극(DE) 및 소스전극(SE)은 각각 층간절연층(114) 상에 위치할 수 있다. 드레인전극(DE) 및 소스전극(SE)은 각각 제1 게이트절연층(112), 제2 게이트절연층(113), 및 층간절연층(114)에 구비된 컨택홀을 통해 반도체층(Act)과 연결될 수 있다. 드레인전극(DE) 및 소스전극(SE)은 전도성이 좋은 재료를 포함할 수 있다. 드레인전극(DE) 및 소스전극(SE)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 드레인전극(DE) 및 소스전극(SE)은 Ti/Al/Ti의 다층 구조를 가질 수 있다.The drain electrode DE and the source electrode SE may be respectively positioned on the interlayer insulating layer 114 . The drain electrode DE and the source electrode SE are respectively connected to the semiconductor layer Act through contact holes provided in the first gate insulating layer 112 , the second gate insulating layer 113 , and the interlayer insulating layer 114 . can be connected with The drain electrode DE and the source electrode SE may include a material having good conductivity. The drain electrode DE and the source electrode SE may include a conductive material including molybdenum (Mo), aluminum (Al), copper (Cu), titanium (Ti), and the like, and a multilayer including the above material. Alternatively, it may be formed as a single layer. In an embodiment, the drain electrode DE and the source electrode SE may have a multilayer structure of Ti/Al/Ti.

유기절연층(OIL)은 무기절연층(IIL) 상에 배치될 수 있다. 유기절연층(OIL)은 제1 유기절연층(115) 및 제2 유기절연층(116)을 포함할 수 있다. 제1 유기절연층(115)은 드레인전극(DE) 및 소스전극(SE)을 덮으며 배치될 수 있다. 제1 유기절연층(115)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다.The organic insulating layer OIL may be disposed on the inorganic insulating layer IIL. The organic insulating layer OIL may include a first organic insulating layer 115 and a second organic insulating layer 116 . The first organic insulating layer 115 may be disposed to cover the drain electrode DE and the source electrode SE. The first organic insulating layer 115 is a general-purpose polymer such as Polymethylmethacrylate (PMMA) or Polystyrene (PS), a polymer derivative having a phenolic group, an acrylic polymer, an imide-based polymer, an arylether-based polymer, an amide-based polymer, and a fluorine-based polymer. , p-xylene-based polymers, vinyl alcohol-based polymers, and organic insulators such as blends thereof.

연결전극(CM)은 제1 유기절연층(115) 상에 배치될 수 있다. 이때, 연결전극(CM)은 제1 유기절연층(115)의 컨택홀을 통해 드레인전극(DE) 또는 소스전극(SE)과 연결될 수 있다. 연결전극(CM)은 전도성이 좋은 재료를 포함할 수 있다. 연결전극(CM)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예에서, 연결전극(CM)은 Ti/Al/Ti의 다층 구조를 가질 수 있다.The connection electrode CM may be disposed on the first organic insulating layer 115 . In this case, the connection electrode CM may be connected to the drain electrode DE or the source electrode SE through the contact hole of the first organic insulating layer 115 . The connection electrode CM may include a material having good conductivity. The connection electrode CM may include a conductive material including molybdenum (Mo), aluminum (Al), copper (Cu), titanium (Ti), and the like, and may be formed as a multi-layer or a single layer including the above material. have. In an embodiment, the connection electrode CM may have a multilayer structure of Ti/Al/Ti.

제2 유기절연층(116)은 연결전극(CM)을 덮으며 배치될 수 있다. 제2 유기절연층(116)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다.The second organic insulating layer 116 may be disposed to cover the connection electrode CM. The second organic insulating layer 116 is a general-purpose polymer such as Polymethylmethacrylate (PMMA) or Polystyrene (PS), a polymer derivative having a phenolic group, an acrylic polymer, an imide-based polymer, an arylether-based polymer, an amide-based polymer, and a fluorine-based polymer. , p-xylene-based polymers, vinyl alcohol-based polymers, and organic insulators such as blends thereof.

제2 유기절연층(116) 상에는 발광다이오드가 배치될 수 있다. 예컨대, 제2 유기절연층(116) 상에는 유기발광다이오드(OLED)가 배치될 수 있다. 또는, 도시되지는 않았으나, 제2 유기절연층(116) 상에는 무기발광다이오드 등이 배치될 수도 있다.A light emitting diode may be disposed on the second organic insulating layer 116 . For example, an organic light emitting diode (OLED) may be disposed on the second organic insulating layer 116 . Alternatively, although not shown, an inorganic light emitting diode may be disposed on the second organic insulating layer 116 .

유기발광다이오드(OLED)는 제2 유기절연층(116) 상에 배치될 수 있다. 유기발광다이오드(OLED)는 적색, 녹색, 또는 청색 빛을 방출하거나, 적색, 녹색, 청색, 또는 백색의 빛을 방출할 수 있다. 유기발광다이오드(OLED)는 제1 전극(211), 발광층(212b), 기능층(212f), 제2 전극(213), 및 캡핑층(215)을 포함할 수 있다. 제1 전극(211)은 유기발광다이오드(OLED)의 화소전극(예컨대, 애노드)일 수 있고, 제2 전극(213)은 유기발광다이오드(OLED)의 대향전극(예컨대, 캐소드)일 수 있다.The organic light emitting diode OLED may be disposed on the second organic insulating layer 116 . The organic light emitting diode (OLED) may emit red, green, or blue light, or may emit red, green, blue, or white light. The organic light emitting diode (OLED) may include a first electrode 211 , an emission layer 212b , a functional layer 212f , a second electrode 213 , and a capping layer 215 . The first electrode 211 may be a pixel electrode (eg, an anode) of the organic light emitting diode (OLED), and the second electrode 213 may be a counter electrode (eg, a cathode) of the organic light emitting diode (OLED).

제1 전극(211)은 제2 유기절연층(116) 상에 배치될 수 있다. 제1 전극(211)은 제2 유기절연층(116)에 정의된 컨택홀을 통해 연결전극(CM)과 전기적으로 연결될 수 있다. 제1 전극(211)은 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 징크산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄징크산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 일 실시예에서, 제1 전극(211)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 일 실시예에서, 제1 전극(211)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다. 예를 들어, 제1 전극(211)은 ITO/Ag/ITO의 다층 구조를 가질 수 있다.The first electrode 211 may be disposed on the second organic insulating layer 116 . The first electrode 211 may be electrically connected to the connection electrode CM through a contact hole defined in the second organic insulating layer 116 . The first electrode 211 includes indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), indium oxide (In 2 O 3 : indium oxide), It may include a conductive oxide such as indium gallium oxide (IGO) or aluminum zinc oxide (AZO). In an embodiment, the first electrode 211 may include silver (Ag), magnesium (Mg), aluminum (Al), platinum (Pt), palladium (Pd), gold (Au), nickel (Ni), or neodymium (Nd). ), iridium (Ir), chromium (Cr), or a reflective film including a compound thereof. In an embodiment, the first electrode 211 may further include a film formed of ITO, IZO, ZnO, or In 2 O 3 above/under the above-described reflective film. For example, the first electrode 211 may have a multilayer structure of ITO/Ag/ITO.

제1 전극(211) 상에는 제1 전극(211)의 적어도 일부를 노출시키는 개구를 구비한 화소정의막(118)이 배치될 수 있다. 화소정의막(118)의 개구는 유기발광다이오드(OLED)에서 방출되는 빛의 발광영역을 정의할 수 있다. 예를 들어, 개구의 폭이 발광영역의 폭에 해당할 수 있다.A pixel defining layer 118 having an opening exposing at least a portion of the first electrode 211 may be disposed on the first electrode 211 . The opening of the pixel defining layer 118 may define an emission region of light emitted from the organic light emitting diode (OLED). For example, the width of the opening may correspond to the width of the light emitting region.

이러한 화소정의막(118)은 유기절연물을 포함할 수 있다. 또는 화소정의막(118)은 실리콘나이트라이드나 실리콘옥시나이트라이드, 또는 실리콘옥사이드와 같은 무기절연물을 포함할 수 있다. 또는, 화소정의막(118)은 유기절연물 및 무기절연물을 포함할 수 있다. 일 실시예에서, 화소정의막(118)은 광차단 물질을 포함하며, 블랙으로 구비될 수 있다. 광차단 물질은 카본 블랙, 탄소나노튜브, 블랙 염료를 포함하는 수지 또는 페이스트, 금속 입자, 예컨대, 니켈, 알루미늄, 몰리브덴, 및 그의 합금, 금속 산화물 입자(예컨대, 크롬 산화물) 또는 금속 질화물 입자(예컨대, 크롬 질화물) 등을 포함할 수 있다. 화소정의막(118)이 광차단 물질을 포함하는 경우, 화소정의막(118)의 하부에 배치된 금속 구조물들에 의한 외광 반사를 줄일 수 있다.The pixel defining layer 118 may include an organic insulator. Alternatively, the pixel defining layer 118 may include an inorganic insulating material such as silicon nitride, silicon oxynitride, or silicon oxide. Alternatively, the pixel defining layer 118 may include an organic insulating material and an inorganic insulating material. In an embodiment, the pixel defining layer 118 includes a light blocking material and may be provided in black. The light-blocking material may include carbon black, carbon nanotubes, a resin or paste containing black dye, metal particles such as nickel, aluminum, molybdenum, and alloys thereof, metal oxide particles (eg, chromium oxide) or metal nitride particles (eg, , chromium nitride) and the like. When the pixel defining layer 118 includes a light blocking material, reflection of external light by the metal structures disposed under the pixel defining layer 118 may be reduced.

화소정의막(118) 상에는 스페이서(119)가 배치될 수 있다. 스페이서(119)는 폴리이미드와 같은 유기 절연물을 포함할 수 있다. 또는, 스페이서(119)는 실리콘질화물(SiNX)나 실리콘산화물(SiO2)과 같은 무기절연물을 포함하거나, 유기절연물 및 무기절연물을 포함할 수 있다.A spacer 119 may be disposed on the pixel defining layer 118 . The spacer 119 may include an organic insulating material such as polyimide. Alternatively, the spacer 119 may include an inorganic insulating material such as silicon nitride (SiN X ) or silicon oxide (SiO 2 ), or may include an organic insulating material and an inorganic insulating material.

일 실시예에서, 스페이서(119)는 화소정의막(118)과 동일한 물질을 포함할 수 있다. 이 경우, 화소정의막(118)과 스페이서(119)는 하프 톤 마스크 등을 이용한 마스크 공정에서 함께 형성될 수 있다. 일 실시예에서, 스페이서(119)와 화소정의막(118)은 다른 물질을 포함할 수 있다.In an embodiment, the spacer 119 may include the same material as the pixel defining layer 118 . In this case, the pixel defining layer 118 and the spacer 119 may be formed together in a mask process using a half-tone mask or the like. In an embodiment, the spacer 119 and the pixel defining layer 118 may include different materials.

발광층(212b)은 화소정의막(118)의 개구에 배치될 수 있다. 발광층(212b)은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다.The emission layer 212b may be disposed in the opening of the pixel defining layer 118 . The light emitting layer 212b may include a polymer or a low molecular weight organic material that emits light of a predetermined color.

기능층(212f)은 제1 전극(211)과 발광층(212b) 사이의 제1 기능층(212a), 및 발광층(212b)과 제2 전극(213) 사이의 제2 기능층(212c) 중 적어도 어느 하나를 포함할 수 있다. 예를 들어, 제1 전극(211)과 발광층(212b) 사이에는 제1 기능층(212a)이 배치될 수 있으며, 발광층(212b)과 제2 전극(213) 사이에는 제2 기능층(212c)이 생략될 수 있다. 일 실시예에서, 제1 전극(211)과 발광층(212b) 사이의 제1 기능층(212a)은 생략되고, 발광층(212b)과 제2 전극(213) 사이에는 제2 기능층(212c)이 배치될 수 있다. 일 실시예에서, 제1 전극(211)과 발광층(212b) 사이에는 제1 기능층(212a)이 배치되고, 발광층(212b)과 제2 전극(213) 사이에는 제2 기능층(212c)이 배치될 수 있다. 이하에서는, 제1 기능층(212a) 및 제2 기능층(212c)이 각각 배치되는 경우를 중심으로 상세히 설명하기로 한다.The functional layer 212f is at least one of a first functional layer 212a between the first electrode 211 and the light emitting layer 212b and a second functional layer 212c between the light emitting layer 212b and the second electrode 213 . may include any one. For example, a first functional layer 212a may be disposed between the first electrode 211 and the emission layer 212b, and a second functional layer 212c may be disposed between the emission layer 212b and the second electrode 213. This may be omitted. In one embodiment, the first functional layer 212a between the first electrode 211 and the light emitting layer 212b is omitted, and the second functional layer 212c is formed between the light emitting layer 212b and the second electrode 213 . can be placed. In an embodiment, the first functional layer 212a is disposed between the first electrode 211 and the light emitting layer 212b , and the second functional layer 212c is disposed between the light emitting layer 212b and the second electrode 213 . can be placed. Hereinafter, the case in which the first functional layer 212a and the second functional layer 212c are respectively disposed will be described in detail.

제1 기능층(212a)은 예컨대, 홀 수송층(HTL: Hole Transport Layer)을 포함하거나, 홀 수송층과 홀 주입층(HIL: Hole Injection Layer)을 포함할 수 있다. 제2 기능층(212c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제1 기능층(212a) 및/또는 제2 기능층(212c)은 후술할 제2 전극(213)과 마찬가지로 기판(100)을 전체적으로 커버하도록 형성되는 공통층일 수 있다.The first functional layer 212a may include, for example, a hole transport layer (HTL) or a hole transport layer and a hole injection layer (HIL). The second functional layer 212c may include an electron transport layer (ETL) and/or an electron injection layer (EIL). The first functional layer 212a and/or the second functional layer 212c may be a common layer formed to completely cover the substrate 100 like the second electrode 213 to be described later.

제2 전극(213)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 제2 전극(213)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 제2 전극(213)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.The second electrode 213 may be made of a conductive material having a low work function. For example, the second electrode 213 may include silver (Ag), magnesium (Mg), aluminum (Al), platinum (Pt), palladium (Pd), gold (Au), nickel (Ni), neodymium (Nd), and iridium. (Ir), chromium (Cr), lithium (Li), calcium (Ca), or may include a (semi) transparent layer containing an alloy thereof. Alternatively, the second electrode 213 may further include a layer such as ITO, IZO, ZnO, or In 2 O 3 on the (semi)transparent layer including the above-described material.

일 실시예에서, 제2 전극(213) 상에 캡핑층(215)이 배치될 수 있다. 캡핑층(215)은 LiF, 무기물, 또는/및 유기물을 포함할 수 있다.In an embodiment, a capping layer 215 may be disposed on the second electrode 213 . The capping layer 215 may include LiF, an inorganic material, and/or an organic material.

봉지층(300)은 유기발광다이오드(OLED)를 덮을 수 있다. 봉지층(300)은 제2 전극(213) 및/또는 캡핑층(215) 상에 배치될 수 있다. 일 실시예에서, 봉지층(300)은 적어도 하나의 무기막층 및 적어도 하나의 유기막층을 포함할 수 있다. 도 6은 봉지층(300)이 순차적으로 적층된 제1 무기막층(310), 유기막층(320) 및 제2 무기막층(330)을 포함하는 것을 도시한다.The encapsulation layer 300 may cover the organic light emitting diode (OLED). The encapsulation layer 300 may be disposed on the second electrode 213 and/or the capping layer 215 . In an embodiment, the encapsulation layer 300 may include at least one inorganic layer and at least one organic layer. 6 illustrates that the encapsulation layer 300 includes a first inorganic layer 310 , an organic layer 320 , and a second inorganic layer 330 sequentially stacked.

제1 무기막층(310) 및 제2 무기막층(330)은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 중 하나 이상의 무기물을 포함할 수 있다. 제1 무기막층(310) 및 제2 무기막층(330)은 전술한 물질을 포함하는 단일 층 또는 다층일 수 있다. 유기막층(320)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예에서, 유기막층(320)은 아크릴레이트(acrylate)를 포함할 수 있다.The first inorganic layer 310 and the second inorganic layer 330 may include at least one inorganic material among aluminum oxide, titanium oxide, tantalum oxide, hafnium oxide, zinc oxide, silicon oxide, silicon nitride, and silicon oxynitride. have. The first inorganic layer 310 and the second inorganic layer 330 may be a single layer or a multilayer including the above-described materials. The organic layer 320 may include a polymer-based material. The polymer-based material may include an acrylic resin, an epoxy-based resin, polyimide, polyethylene, and the like. In an embodiment, the organic layer 320 may include an acrylate.

제1 무기막층(310) 및 제2 무기막층(330)의 두께는 서로 다를 수 있다. 제1 무기막층(310)의 두께가 제2 무기막층(330)의 두께 보다 클 수 있다. 또는, 제2 무기막층(330)의 두께가 제1 무기막층(310)의 두께 보다 크거나, 제1 무기막층(310) 및 제2 무기막층(330)의 두께는 서로 동일할 수 있다.The thickness of the first inorganic layer 310 and the second inorganic layer 330 may be different from each other. The thickness of the first inorganic layer 310 may be greater than the thickness of the second inorganic layer 330 . Alternatively, the thickness of the second inorganic layer 330 may be greater than the thickness of the first inorganic layer 310 , or the thickness of the first inorganic layer 310 and the second inorganic layer 330 may be the same.

봉지층(300) 상에는 입력감지층(40)이 배치될 수 있다. 입력감지층(40)은 제1 터치절연층(410), 제2 터치절연층(420), 제1 도전층(430), 제3 터치절연층(440), 제2 도전층(450), 및 평탄화층(460)을 포함할 수 있다.An input sensing layer 40 may be disposed on the encapsulation layer 300 . The input sensing layer 40 includes a first touch insulating layer 410 , a second touch insulating layer 420 , a first conductive layer 430 , a third touch insulating layer 440 , a second conductive layer 450 , and a planarization layer 460 .

일 실시예에서, 제2 무기막층(330) 상에 제1 터치절연층(410)이 배치될 수 있고, 제1 터치절연층(410) 상에 제2 터치절연층(420)이 배치될 수 있다. 일 실시예에서, 제1 터치절연층(410)과 제2 터치절연층(420)은 무기절연물 및/또는 유기절연물을 포함할 수 있다. 예컨대, 제1 터치절연층(410), 제2 터치절연층(420)은 실리콘옥사이드, 실리콘나이트라이드, 및/또는 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있다.In an embodiment, the first touch insulating layer 410 may be disposed on the second inorganic layer 330 , and the second touch insulating layer 420 may be disposed on the first touch insulating layer 410 . have. In an embodiment, the first touch insulating layer 410 and the second touch insulating layer 420 may include an inorganic insulating material and/or an organic insulating material. For example, the first touch insulating layer 410 and the second touch insulating layer 420 may include an inorganic insulating material such as silicon oxide, silicon nitride, and/or silicon oxynitride.

일 실시예에서, 제1 터치절연층(410) 및 제2 터치절연층(420) 중 적어도 하나는 생략될 수 있다. 예컨대, 제1 터치절연층(410)은 생략될 수 있다. 이 경우, 제2 무기막층(330) 상에 제2 터치절연층(420)이 배치될 수 있고, 제2 터치절연층(420) 상에 제1 도전층(430)이 배치될 수 있다.In an embodiment, at least one of the first touch insulating layer 410 and the second touch insulating layer 420 may be omitted. For example, the first touch insulating layer 410 may be omitted. In this case, the second touch insulating layer 420 may be disposed on the second inorganic layer 330 , and the first conductive layer 430 may be disposed on the second touch insulating layer 420 .

제2 터치절연층(420) 상에는 제1 도전층(430)이 배치될 수 있고, 제1 도전층(430) 상에는 제3 터치절연층(440)이 배치될 수 있다. 일 실시예에서, 제3 터치절연층(440)은 무기절연물 및/또는 유기절연물을 포함할 수 있다. 예컨대, 제3 터치절연층(440)은 실리콘옥사이드, 실리콘나이트라이드, 및/또는 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있다.A first conductive layer 430 may be disposed on the second touch insulating layer 420 , and a third touch insulating layer 440 may be disposed on the first conductive layer 430 . In an embodiment, the third touch insulating layer 440 may include an inorganic insulating material and/or an organic insulating material. For example, the third touch insulating layer 440 may include an inorganic insulating material such as silicon oxide, silicon nitride, and/or silicon oxynitride.

제3 터치절연층(440) 상에는 제2 도전층(450)이 배치될 수 있다. 입력감지층(40)의 터치전극(TE)은 제1 도전층(430) 및 제2 도전층(450)이 접속된 구조를 포함할 수 있다. 또는, 터치전극(TE)은 제1 도전층(430) 및 제2 도전층(450) 중 어느 하나의 층에 형성될 수 있으며, 해당 도전층에 구비된 메탈라인을 포함할 수 있다. 제1 도전층(430) 및 제2 도전층(450)은 각각 알루미늄(Al), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo) 및 인듐틴산화물(ITO) 중 적어도 하나를 포함할 수 있으며, 전술한 물질을 포함하는 단층 또는 다층으로 이루어질 수 있다. 예컨대, 제1 도전층(430) 및 제2 도전층(450)은 각각 티타늄층/알루미늄층/티타늄층의 3층 구조를 가질 수 있다.A second conductive layer 450 may be disposed on the third touch insulating layer 440 . The touch electrode TE of the input sensing layer 40 may include a structure in which the first conductive layer 430 and the second conductive layer 450 are connected. Alternatively, the touch electrode TE may be formed on any one of the first conductive layer 430 and the second conductive layer 450 , and may include a metal line provided in the corresponding conductive layer. Each of the first conductive layer 430 and the second conductive layer 450 may include at least one of aluminum (Al), copper (Cu), titanium (Ti), molybdenum (Mo), and indium tin oxide (ITO). and may be formed of a single layer or multiple layers including the above-mentioned material. For example, the first conductive layer 430 and the second conductive layer 450 may each have a three-layer structure of a titanium layer/aluminum layer/titanium layer.

일 실시예에서, 평탄화층(460)은 제2 도전층(450)을 덮을 수 있다. 평탄화층(460)은 유기절연물을 포함할 수 있다.In an embodiment, the planarization layer 460 may cover the second conductive layer 450 . The planarization layer 460 may include an organic insulator.

도 7은 일 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 평면도이다. 도 7의 표시 패널에도 도 5에 도시된 데이터라인(DL), 스캔라인(SL) 등이 배치될 수 있으나, 설명의 편의를 위해 생략하였다.7 is a plan view schematically illustrating a portion of a display panel according to an exemplary embodiment. The data line DL and the scan line SL shown in FIG. 5 may also be disposed on the display panel of FIG. 7 , but are omitted for convenience of description.

도 7을 참조하면, 중간영역(MA)에는 제1 댐부(DP1) 및 제2 댐부(DP2)가 배치될 수 있다. 평면 상에서 제1 댐부(DP1) 및 제2 댐부(DP2)는 각각 개구영역(OA)을 둘러싸는 폐루프 형상일 수 있다. 또한, 평면 상에서, 제1 댐부(DP1) 및 제2 댐부(DP2)는 서로 이격되어 배열될 수 있다.Referring to FIG. 7 , a first dam part DP1 and a second dam part DP2 may be disposed in the intermediate area MA. Each of the first dam part DP1 and the second dam part DP2 may have a closed loop shape surrounding the opening area OA on a plan view. Also, on a plan view, the first dam part DP1 and the second dam part DP2 may be arranged to be spaced apart from each other.

일 실시예에서, 제1 댐부(DP1)는 표시영역(DA)과 개구영역(OA) 사이에 위치할 수 있고, 제2 댐부(DP2)는 제1 댐부(DP1)와 개구영역(OA) 사이에 위치할 수 있다. 즉, 제2 댐부(DP2)가 제1 댐부(DP1)에 비해 개구영역(OA)과 더 가까운 곳에 배치(또는, 위치)될 수 있다.In an embodiment, the first dam part DP1 may be positioned between the display area DA and the opening area OA, and the second dam part DP2 is between the first dam part DP1 and the opening area OA. can be located in That is, the second dam part DP2 may be disposed (or positioned) closer to the opening area OA than the first dam part DP1 .

도 7에서는 중간영역(MA)에 2개의 댐부(DP1, DP2)가 배치된 것이 도시되어 있으나, 본 발명이 이에 한정되는 것은 아니다. 중간영역(MA)에는 1개의 댐부가 배치될 수 있고, 중간영역(MA)에는 2개 이상의 댐부가 배치될 수 있는 등 다양한 변형이 가능하다.Although it is shown in FIG. 7 that the two dam parts DP1 and DP2 are disposed in the middle area MA, the present invention is not limited thereto. Various modifications are possible, such as one dam unit may be disposed in the intermediate area MA, and two or more dam units may be disposed in the intermediate area MA.

도 8은 일 실시예에 따른 표시 패널의 단면도로서, 도 7의 III-III' 선에 따른 단면에 해당한다. 구체적으로, 도 8은 중간영역(MA) 상에 배치된 구성요소들을 설명하기 위한 도면으로써, 도 8에 있어서, 도 6과 동일한 참조 부호는 동일부재를 의미하는 바, 중복된 설명은 생략하기로 한다.8 is a cross-sectional view of a display panel according to an exemplary embodiment, which corresponds to a cross-section taken along line III-III′ of FIG. 7 . Specifically, FIG. 8 is a view for explaining the components disposed on the intermediate area MA. In FIG. 8, the same reference numerals as those of FIG. 6 mean the same members, and the redundant description will be omitted. do.

도 8을 참조하면, 일 실시예에서, 제1 베이스층(100a), 제1 배리어층(100b), 제2 베이스층(100c), 및 제2 배리어층(100d)은 연속적으로 배치될 수 있다. 예를 들어, 제1 베이스층(100a), 제1 배리어층(100b), 제2 베이스층(100c), 및 제2 배리어층(100d)은 표시영역(DA, 도 6)으로부터 개구영역(OA)으로의 방향으로 연속적으로 배치될 수 있다.Referring to FIG. 8 , in one embodiment, the first base layer 100a , the first barrier layer 100b , the second base layer 100c , and the second barrier layer 100d may be continuously disposed. . For example, the first base layer 100a , the first barrier layer 100b , the second base layer 100c , and the second barrier layer 100d are separated from the display area DA ( FIG. 6 ) in the opening area OA. ) can be arranged consecutively in the direction of

일 실시예에서, 기판(100) 상에는 무기절연층(IIL)이 배치될 수 있다. 무기절연층(IIL)은 표시영역(DA, 도 6) 상에 배치되되, 무기절연층(IIL)은 표시영역(DA)으로부터 중간영역(MA)으로 연장될 수 있다. 도 6에서 전술한 바와 같이, 무기절연층(IIL)은 버퍼층(111, 도 6), 제1 게이트절연층(112, 도 6), 제2 게이트절연층(113, 도 6), 및 층간절연층(114, 도 6)을 포함할 수 있다. 다만, 중간영역(MA)에서 버퍼층(111), 제1 게이트절연층(112), 제2 게이트절연층(113), 및 층간절연층(114) 중 적어도 하나는 생략될 수도 있다.In an embodiment, an inorganic insulating layer (IIL) may be disposed on the substrate 100 . The inorganic insulating layer IIL is disposed on the display area DA ( FIG. 6 ), and the inorganic insulating layer IIL may extend from the display area DA to the intermediate area MA. As described above with reference to FIG. 6 , the inorganic insulating layer IIL includes the buffer layer 111 ( FIG. 6 ), the first gate insulating layer 112 ( FIG. 6 ), the second gate insulating layer 113 ( FIG. 6 ), and interlayer insulation. layer 114 (FIG. 6). However, in the intermediate region MA, at least one of the buffer layer 111 , the first gate insulating layer 112 , the second gate insulating layer 113 , and the interlayer insulating layer 114 may be omitted.

무기절연층(IIL) 상에는 유기절연층(OIL)이 배치될 수 있다. 유기절연층(OIL)은 표시영역(DA, 도 6) 상에 배치되되, 유기절연층(OIL)은 표시영역(DA)으로부터 중간영역(MA)으로 연장될 수 있다. 도 6에서 전술한 바와 같이, 유기절연층(OIL)은 제1 유기절연층(115) 및 제2 유기절연층(116)을 포함할 수 있다. 일 실시예에서, 제2 유기절연층(116)은 제1 유기절연층(115)의 측면을 덮을 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 예컨대, 제2 유기절연층(116)은 제1 유기절연층(115)의 측면을 노출시킬 수도 있다.An organic insulating layer OIL may be disposed on the inorganic insulating layer IIL. The organic insulating layer OIL is disposed on the display area DA ( FIG. 6 ), and the organic insulating layer OIL may extend from the display area DA to the intermediate area MA. 6 , the organic insulating layer OIL may include a first organic insulating layer 115 and a second organic insulating layer 116 . In an embodiment, the second organic insulating layer 116 may cover a side surface of the first organic insulating layer 115 . However, the present invention is not limited thereto. For example, the second organic insulating layer 116 may expose a side surface of the first organic insulating layer 115 .

또한, 제2 유기절연층(116) 상에는 화소정의막(118)이 배치될 수 있다. 화소정의막(118)은 표시영역(DA, 도 6) 상에 배치되되, 화소정의막(118)은 표시영역(DA)으로부터 중간영역(MA)으로 연장될 수 있다.Also, a pixel defining layer 118 may be disposed on the second organic insulating layer 116 . The pixel defining layer 118 is disposed on the display area DA ( FIG. 6 ), and the pixel defining layer 118 may extend from the display area DA to the intermediate area MA.

도 7에서 전술한 바와 같이, 중간영역(MA) 상에는 제1 댐부(DP1)와 제2 댐부(DP2)가 배치(또는, 위치)될 수 있다. 제1 댐부(DP1)와 제2 댐부(DP2)는 무기절연층(IIL)의 상면에 배치될 수 있다. 예를 들어, 제1 댐부(DP1)와 제2 댐부(DP2)는 층간절연층(114, 도 6)의 상면에 배치될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 일 실시예에서, 제1 댐부(DP1)와 제2 댐부(DP2)는 버퍼층(111, 도 6)의 상면, 제1 게이트절연층(112, 도 6)의 상면, 또는 제2 게이트절연층(113, 도 6)의 상면에 배치될 수도 있다.As described above in FIG. 7 , the first dam part DP1 and the second dam part DP2 may be disposed (or positioned) on the intermediate area MA. The first dam part DP1 and the second dam part DP2 may be disposed on the upper surface of the inorganic insulating layer IIL. For example, the first dam part DP1 and the second dam part DP2 may be disposed on the upper surface of the interlayer insulating layer 114 ( FIG. 6 ). However, the present invention is not limited thereto. In one embodiment, the first dam part DP1 and the second dam part DP2 are the upper surface of the buffer layer 111 ( FIG. 6 ), the upper surface of the first gate insulating layer 112 ( FIG. 6 ), or the second gate insulating layer ( 113 (Fig. 6) may be disposed on the upper surface.

일 실시예에서, 제1 댐부(DP1)와 제2 댐부(DP2)는 복수의 층이 적층되어 구비될 수 있다. 제1 댐부(DP1)는 제2 유기패턴층(116a), 제3 유기패턴층(118a), 및 제4 유기패턴층(119a)을 포함할 수 있고, 제2 댐부(DP2)는 제1 유기패턴층(115a), 제2 유기패턴층(116a), 제3 유기패턴층(118a), 및 제4 유기패턴층(119a)을 포함할 수 있다. 도 8에서는 제1 댐부(DP1)가 제2 유기패턴층(116a)을 포함하는 것으로 도시되어 있으나, 본 발명이 이에 한정되는 것은 아니다. 제1 댐부(DP1)가 제1 유기패턴층(115a)을 포함할 수도 있다.In an embodiment, the first dam part DP1 and the second dam part DP2 may be provided by stacking a plurality of layers. The first dam part DP1 may include a second organic pattern layer 116a, a third organic pattern layer 118a, and a fourth organic pattern layer 119a, and the second dam part DP2 includes a first organic pattern layer 119a. It may include a pattern layer 115a, a second organic pattern layer 116a, a third organic pattern layer 118a, and a fourth organic pattern layer 119a. In FIG. 8 , the first dam part DP1 is illustrated as including the second organic pattern layer 116a, but the present invention is not limited thereto. The first dam portion DP1 may include the first organic pattern layer 115a.

일 실시예에서, 제1 댐부(DP1)는 3개의 유기패턴층으로 구비되고, 제2 댐부(DP2)는 4개의 유기패턴층으로 구비되므로, 제2 댐부(DP2)의 높이가 제1 댐부(DP1)의 높이에 비해 높게 구비될 수 있다. 즉, 무기절연층(IIL)의 상면으로부터 제2 댐부(DP2)의 높이가 제1 댐부(DP1)의 높이에 비해 높게 구비될 수 있다.In one embodiment, since the first dam part DP1 is provided with three organic pattern layers, and the second dam part DP2 is provided with four organic pattern layers, the height of the second dam part DP2 is equal to the height of the first dam part ( It may be provided higher than the height of DP1). That is, the height of the second dam portion DP2 from the upper surface of the inorganic insulating layer IIL may be higher than that of the first dam portion DP1 .

제1 유기패턴층(115a)은 제1 유기절연층(115)과 분리되어 구비될 수 있다. 제1 유기패턴층(115a)은 제1 유기절연층(115)과 동일한 물질을 포함할 수 있다. The first organic pattern layer 115a may be provided separately from the first organic insulating layer 115 . The first organic pattern layer 115a may include the same material as the first organic insulating layer 115 .

제2 유기패턴층(116a)은 제2 유기절연층(116)과 분리되어 구비될 수 있다. 제2 유기패턴층(116a)은 제2 유기절연층(116)과 동일한 물질을 포함할 수 있다.The second organic pattern layer 116a may be provided separately from the second organic insulating layer 116 . The second organic pattern layer 116a may include the same material as the second organic insulating layer 116 .

제3 유기패턴층(118a)은 제2 유기패턴층(116a) 상에 배치될 수 있다. 일 실시예에서, 제3 유기패턴층(118a)은 제2 유기패턴층(116a)의 상면에 배치될 수 있다. 제3 유기패턴층(118a)은 화소정의막(118)과 분리되어 배치될 수 있다. 제3 유기패턴층(118a)은 화소정의막(118)과 동일한 물질을 포함할 수 있다.The third organic pattern layer 118a may be disposed on the second organic pattern layer 116a. In an embodiment, the third organic pattern layer 118a may be disposed on the upper surface of the second organic pattern layer 116a. The third organic pattern layer 118a may be disposed separately from the pixel defining layer 118 . The third organic pattern layer 118a may include the same material as the pixel defining layer 118 .

제4 유기패턴층(119a)은 제3 유기패턴층(118a) 상에 배치될 수 있다. 제4 유기패턴층(119a)은 스페이서(119)와 분리되어 배치될 수 있다. 제4 유기패턴층(119a)은 스페이서(119)와 동일한 물질을 포함할 수 있다.The fourth organic pattern layer 119a may be disposed on the third organic pattern layer 118a. The fourth organic pattern layer 119a may be disposed separately from the spacer 119 . The fourth organic pattern layer 119a may include the same material as the spacer 119 .

기능층(212f)은 중간영역(MA) 상에 배치될 수 있다. 기능층(212f)은 표시영역(DA, 도 6) 상에 배치되되, 기능층(212f)의 적어도 일부는 표시영역(DA)으로부터 중간영역(MA)으로 연장될 수 있다. 기능층(212f)은 도 6에서 전술한 제1 기능층(212a) 및 제2 기능층(212c) 중 적어도 하나를 포함할 수 있다.The functional layer 212f may be disposed on the intermediate region MA. The functional layer 212f is disposed on the display area DA ( FIG. 6 ), and at least a portion of the functional layer 212f may extend from the display area DA to the intermediate area MA. The functional layer 212f may include at least one of the first functional layer 212a and the second functional layer 212c described above with reference to FIG. 6 .

일 실시예에서, 기능층(212f)은 중간영역(MA)에서 단절될 수 있다. 즉, 기능층(212f)은 중간영역(MA)에 위치한 적어도 하나의 개구(212fOP1, 212fOP2, 212fOP3)를 포함할 수 있다.In an embodiment, the functional layer 212f may be disconnected from the intermediate region MA. That is, the functional layer 212f may include at least one opening 212fOP1 , 212fOP2 , and 212fOP3 positioned in the intermediate area MA.

도시되지는 않았으나, 희생층을 무기절연층(IIL) 상에 형성하고, 희생층 상에 기능층(212f)을 형성한 후, 기판(100)의 배면에서 레이저를 조사하여 희생층을 제거하는 공정에서 희생층 상에 형성된 기능층(212f)도 함께 제거되어 기능층(212f)에 개구(212fOP1, 212fOP2, 212fOP3)가 형성될 수 있다.Although not shown, a process of forming a sacrificial layer on the inorganic insulating layer (IIL), forming a functional layer 212f on the sacrificial layer, and then irradiating a laser from the back surface of the substrate 100 to remove the sacrificial layer The functional layer 212f formed on the sacrificial layer may also be removed to form openings 212fOP1, 212fOP2, and 212fOP3 in the functional layer 212f.

기능층(212f)의 적어도 하나의 개구(212fOP1, 212fOP2, 212fOP3)는 무기절연층(IIL) 상에 위치할 수 있다. 예컨대, 기능층(212f)은 무기절연층(IIL)의 상면에 배치되되, 기능층(212f)에 정의된 적어도 하나의 개구(212fOP1, 212fOP2, 212fOP3)를 통해 무기절연층(IIL)의 상면이 노출될 수 있다.At least one opening 212fOP1 , 212fOP2 , and 212fOP3 of the functional layer 212f may be disposed on the inorganic insulating layer IIL. For example, the functional layer 212f is disposed on the upper surface of the inorganic insulating layer IIL, and the upper surface of the inorganic insulating layer IIL is formed through at least one opening 212fOP1, 212fOP2, and 212fOP3 defined in the functional layer 212f. may be exposed.

일 실시예에서, 기능층(212f)은 제1 개구(212fOP1), 제2 개구(212fOP2), 및 제3 개구(212fOP3)를 포함할 수 있다. 일 실시예에서, 제1 개구(212fOP1)는 표시영역(DA, 도 7)과 제1 댐부(DP1) 사이에 위치할 수 있고, 제2 개구(212fOP2)는 제1 댐부(DP1)와 제2 댐부(DP2) 사이에 위치할 수 있으며, 제3 개구(212fOP3)는 제2 댐부(DP2)와 개구영역(OA) 사이에 위치할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 제1 개구(212fOP1)와 제2 개구(212fOP2)가 표시영역(DA, 도 7)과 제1 댐부(DP1) 사이에 위치할 수 있고, 제3 개구(212fOP3)가 제2 댐부(DP2)와 개구영역(OA) 사이에 위치할 수 있다. 또한, 제1 개구(212fOP1)가 표시영역(DA, 도 7)과 제1 댐부(DP1) 사이에 위치할 수 있고, 제2 개구(212fOP2)와 제3 개구(212fOP3)가 제2 댐부(DP2)와 개구영역(OA) 사이에 위치할 수 있는 등 다양한 변형이 가능하다.In an embodiment, the functional layer 212f may include a first opening 212fOP1 , a second opening 212fOP2 , and a third opening 212fOP3 . In an exemplary embodiment, the first opening 212fOP1 may be positioned between the display area DA ( FIG. 7 ) and the first dam portion DP1 , and the second opening 212fOP2 may include the first dam portion DP1 and the second dam portion DP1 . It may be positioned between the dam part DP2 , and the third opening 212fOP3 may be positioned between the second dam part DP2 and the opening area OA. However, the present invention is not limited thereto. The first opening 212fOP1 and the second opening 212fOP2 may be positioned between the display area DA ( FIG. 7 ) and the first dam part DP1 , and the third opening 212fOP3 may be positioned between the second dam part DP2 and the second dam part DP2 . It may be located between the opening areas OA. Also, the first opening 212fOP1 may be positioned between the display area DA ( FIG. 7 ) and the first dam part DP1 , and the second opening 212fOP2 and the third opening 212fOP3 may be positioned between the second dam part DP2 . ) and the opening area OA, and various modifications are possible.

또한, 도 8에서는 기능층(212f)에 3개의 개구가 정의된 것으로 도시되어 있으나, 기능층(212f)에는 1개의 개구가 정의되거나, 2개의 개구가 정의되거나, 4개 이상의 개구가 정의될 수 있는 등 다양한 변형이 가능하다.In addition, although it is illustrated that three openings are defined in the functional layer 212f in FIG. 8 , one opening, two openings, or four or more openings may be defined in the functional layer 212f. Various modifications are possible.

일 실시예에서, 기능층(212f)에 적어도 하나의 개구(212fOP1, 212fOP2, 212fOP3)가 정의됨으로써, 개구영역(OA) 부근의 산소 또는 수분이 표시영역(DA)의 발광다이오드로 침투(또는, 확산)되는 것을 방지 또는 최소화할 수 있다.In an embodiment, at least one opening 212fOP1 , 212fOP2 , and 212fOP3 is defined in the functional layer 212f , so that oxygen or moisture in the vicinity of the opening area OA permeates into the light emitting diode of the display area DA (or, diffusion) can be prevented or minimized.

제2 전극(213) 및 캡핑층(215)은 중간영역(MA) 상에 배치될 수 있다. 제2 전극(213), 및 캡핑층(215)은 표시영역(DA, 도 6) 상에 배치되되, 제2 전극(213) 및 캡핑층(215)의 적어도 일부는 표시영역(DA)으로부터 중간영역(MA)으로 연장될 수 있다.The second electrode 213 and the capping layer 215 may be disposed on the intermediate region MA. The second electrode 213 and the capping layer 215 are disposed on the display area DA ( FIG. 6 ), and at least a portion of the second electrode 213 and the capping layer 215 is in the middle from the display area DA. It may extend to the area MA.

일 실시예에서, 제2 전극(213), 및 캡핑층(215)은 중간영역(MA)에서 단절될 수 있다. 중간영역(MA) 상에 배치된 제2 전극(213), 및 캡핑층(215)은 개구영역(OA)에 대응되는 홀(213H, 215H)을 포함할 수 있다. 제2 전극(213) 및 캡핑층(215)에 정의된 홀(213H, 215H)은 중간영역(MA)에 위치할 수 있다. 제2 전극(213), 및 캡핑층(215)에 정의된 홀(213H, 215H)을 통해 기능층(212f) 및/또는 무기절연층(IIL)의 적어도 일부가 노출될 수 있다.In an embodiment, the second electrode 213 and the capping layer 215 may be disconnected from the intermediate region MA. The second electrode 213 and the capping layer 215 disposed on the intermediate area MA may include holes 213H and 215H corresponding to the opening area OA. Holes 213H and 215H defined in the second electrode 213 and the capping layer 215 may be located in the intermediate region MA. At least a portion of the functional layer 212f and/or the inorganic insulating layer IIL may be exposed through the holes 213H and 215H defined in the second electrode 213 and the capping layer 215 .

도 7 및 도 8에 도시된 바와 같이, 제2 전극(213)에 정의된 홀(213H)의 면적은 개구영역(OA)의 면적보다 클 수 있다. 제2 전극(213)에 정의된 홀(213H)이 개구영역(OA)의 면적보다 크게 구비됨으로써, 개구영역(OA) 부근의 산소 또는 수분이 표시영역(DA)의 발광다이오드로 침투(또는, 확산)되는 것을 방지 또는 최소화할 수 있다.7 and 8 , the area of the hole 213H defined in the second electrode 213 may be larger than the area of the opening area OA. The hole 213H defined in the second electrode 213 is provided to be larger than the area of the open area OA, so that oxygen or moisture near the open area OA penetrates (or, diffusion) can be prevented or minimized.

또한, 캡핑층(215)에 정의된 홀(215H)의 면적은 개구영역(OA)의 면적보다 클 수 있다. 캡핑층(215)에 정의된 홀(215H)이 개구영역(OA)의 면적보다 크게 구비됨으로써, 개구영역(OA) 부근의 산소 또는 수분이 표시영역(DA)의 발광다이오드로 침투(또는, 확산)되는 것을 방지 또는 최소화할 수 있다.Also, the area of the hole 215H defined in the capping layer 215 may be larger than the area of the opening area OA. The hole 215H defined in the capping layer 215 is provided to be larger than the area of the open area OA, so that oxygen or moisture in the vicinity of the open area OA penetrates (or diffuses) into the light emitting diode of the display area DA. ) can be prevented or minimized.

봉지층(300)은 중간영역(MA) 상에 배치될 수 있다. 봉지층(300)은 표시영역(DA, 도 6) 상에 배치되되, 봉지층(300)의 적어도 일부는 표시영역(DA)으로부터 중간영역(MA)으로 연장될 수 있다. 일 실시예에서, 봉지층(300)은 순차적으로 적층된 제1 무기막층(310), 유기막층(320), 및 제2 무기막층(330)을 포함할 수 있다. 제1 무기막층(310), 유기막층(320), 및 제2 무기막층(330) 각각은 표시영역(DA)으로부터 중간영역(MA)으로 연장될 수 있다.The encapsulation layer 300 may be disposed on the intermediate area MA. The encapsulation layer 300 is disposed on the display area DA ( FIG. 6 ), and at least a portion of the encapsulation layer 300 may extend from the display area DA to the intermediate area MA. In an embodiment, the encapsulation layer 300 may include a first inorganic layer 310 , an organic layer 320 , and a second inorganic layer 330 that are sequentially stacked. Each of the first inorganic layer 310 , the organic layer 320 , and the second inorganic layer 330 may extend from the display area DA to the middle area MA.

유기막층(320)은 모노머를 도포한 후 이를 경화하여 형성하는 바, 유기막층(320)을 형성하는 모노머의 흐름은 댐부(DP1, DP2)에 의해 제어될 수 있다. 즉, 중간영역(MA)에 제1 댐부(DP1) 및/또는 제2 댐부(DP2)가 배치됨으로써, 유기막층(320)을 형성하는 모노머가 개구영역(OA) 측으로 흐르는 것을 방지 또는 최소화할 수 있다. 예컨대, 유기막층(320)의 단부는 제1 댐부(DP1) 및/또는 제2 댐부(DP2)의 일측에 위치할 수 있다.The organic layer 320 is formed by applying a monomer and then curing it. The flow of the monomer forming the organic layer 320 may be controlled by the dams DP1 and DP2. That is, by disposing the first dam portion DP1 and/or the second dam portion DP2 in the intermediate area MA, the flow of the monomer forming the organic layer 320 toward the opening area OA can be prevented or minimized. have. For example, an end of the organic layer 320 may be positioned at one side of the first dam part DP1 and/or the second dam part DP2 .

유기막층(320)의 단부가 제1 댐부(DP1) 및/또는 제2 댐부(DP2)의 일측에 위치하는 바, 제1 무기막층(310)과 제2 무기막층(330)은 제1 댐부(DP1) 및/또는 제2 댐부(DP2)의 상면에서 직접 접촉할 수 있다.The end of the organic layer 320 is located on one side of the first dam part DP1 and/or the second dam part DP2, and the first inorganic layer 310 and the second inorganic layer 330 are formed on the first dam part ( DP1) and/or the upper surface of the second dam part DP2 may be in direct contact.

봉지층(300)은 기능층(212f)에 정의된 적어도 하나의 개구(212fOP1, 212fOP2, 212fOP3)와 중첩될 수 있다. 봉지층(300)의 제1 무기막층(310), 유기막층(320), 및 제2 무기막층(330)은 기능층(212f)에 정의된 제1 개구(212fOP1)와 중첩될 수 있다.The encapsulation layer 300 may overlap at least one opening 212fOP1 , 212fOP2 , and 212fOP3 defined in the functional layer 212f . The first inorganic layer 310 , the organic layer 320 , and the second inorganic layer 330 of the encapsulation layer 300 may overlap the first opening 212fOP1 defined in the functional layer 212f .

일 실시예에서, 제1 무기막층(310)은 기능층(212f)에 정의된 제1 개구(212fOP1)에 의해 적어도 일부가 노출된 무기절연층(IIL)의 상면에 직접 배치(또는, 접촉)될 수 있다. 또한, 일 실시예에서, 제1 무기막층(310)은 기능층(212f)에 정의된 제2 개구(212fOP2)와 제3 개구(212fOP3)에 의해 적어도 일부가 노출된 무기절연층(IIL)의 상면에 직접 배치(또는, 접촉)될 수 있다.In one embodiment, the first inorganic layer 310 is disposed directly on (or in contact with) the upper surface of the inorganic insulating layer IIL, at least a portion of which is exposed by the first opening 212fOP1 defined in the functional layer 212f. can be In addition, in an embodiment, the first inorganic layer 310 is formed of an inorganic insulating layer (IIL) at least partially exposed by the second openings 212fOP2 and the third openings 212fOP3 defined in the functional layer 212f. It may be disposed (or contacted) directly on the upper surface.

입력감지층(40)은 중간영역(MA) 상에 배치될 수 있다. 입력감지층(40)은 표시영역(DA, 도 6) 상에 배치되되, 입력감지층(40)의 적어도 일부는 표시영역(DA)으로부터 중간영역(MA)으로 연장될 수 있다. 일 실시예에서, 입력감지층(40)은 순차적으로 적층된 제1 터치절연층(410), 제2 터치절연층(420), 제3 터치절연층(440), 및 평탄화층(460)을 포함할 수 있고, 제1 터치절연층(410), 제2 터치절연층(420), 제3 터치절연층(440), 및 평탄화층(460) 각각은 표시영역(DA)으로부터 중간영역(MA)으로 연장될 수 있다. 다만, 제1 터치절연층(410) 및/또는 제2 터치절연층(420)은 생략될 수도 있다.The input sensing layer 40 may be disposed on the intermediate area MA. The input sensing layer 40 is disposed on the display area DA ( FIG. 6 ), and at least a portion of the input sensing layer 40 may extend from the display area DA to the intermediate area MA. In an embodiment, the input sensing layer 40 is formed by sequentially stacking the first touch insulating layer 410 , the second touch insulating layer 420 , the third touch insulating layer 440 , and the planarization layer 460 . Each of the first touch insulating layer 410 , the second touch insulating layer 420 , the third touch insulating layer 440 , and the planarization layer 460 is formed from the display area DA to the middle area MA ) can be extended. However, the first touch insulating layer 410 and/or the second touch insulating layer 420 may be omitted.

중간영역(MA)의 제2 터치절연층(420) 상에는 얼라인 마크(470)가 배치될 수 있다. 일 실시예에서, 얼라인 마크(470)는 도 6에서 전술한 제1 도전층(430, 도 6)과 동일한 층에 동일한 물질로 구비될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 예컨대, 얼라인 마크(470)는 제2 도전층(450, 도 6)과 동일한 층에 동일한 물질로 구비될 수도 있다.An alignment mark 470 may be disposed on the second touch insulating layer 420 of the intermediate area MA. In an embodiment, the alignment mark 470 may be formed of the same material as that of the first conductive layer 430 ( FIG. 6 ) described above in FIG. 6 . However, the present invention is not limited thereto. For example, the alignment mark 470 may be formed of the same material as that of the second conductive layer 450 ( FIG. 6 ).

일 실시예에서, 얼라인 마크(470)는 표시영역(DA)과 제1 댐부(DP1) 사이에 위치할 수 있다. 표시영역(DA)과 제1 댐부(DP1) 사이에 위치한 얼라인 마크(470)를 이용하여 레이저 공정을 수행함으로써, 레이저 공정 정확도를 향상시킬 수 있고, 커팅 불량이 발생하는 것을 방지 또는 최소화할 수 있다.In an embodiment, the alignment mark 470 may be positioned between the display area DA and the first dam portion DP1 . By performing the laser process using the alignment mark 470 positioned between the display area DA and the first dam part DP1, the laser process accuracy can be improved, and cutting defects can be prevented or minimized. have.

표시영역(DA) 상에는 제1 유기절연층(115)과 제2 유기절연층(116)이 배치되는 반면, 중간영역(MA)의 일부 영역에는 제1 유기절연층(115)과 제2 유기절연층(116)이 배치되지 않을 수 있다. 따라서, 표시영역(DA)과 중간영역(MA)에 단차가 존재할 수 있다.The first organic insulating layer 115 and the second organic insulating layer 116 are disposed on the display area DA, while the first organic insulating layer 115 and the second organic insulating layer 116 are disposed in a portion of the middle area MA. Layer 116 may not be disposed. Accordingly, a step may exist between the display area DA and the intermediate area MA.

평탄화층(460)은 중간영역(MA)에 위치할 수 있다. 평탄화층(460)은 중간영역(MA)을 평탄화시킬 수 있다. 즉, 평탄화층(460)은 표시영역(DA)과 중간영역(MA)에 단차가 발생하는 것을 방지 또는 최소화할 수 있다. 평탄화층(460)은 제3 터치절연층(440) 상에 배치될 수 있다. 평탄화층(460)은 그 아래에 구비된 구조를 커버할 수 있다.The planarization layer 460 may be located in the intermediate area MA. The planarization layer 460 may planarize the intermediate area MA. That is, the planarization layer 460 may prevent or minimize a step difference between the display area DA and the intermediate area MA. The planarization layer 460 may be disposed on the third touch insulating layer 440 . The planarization layer 460 may cover the structure provided thereunder.

일 실시예에서, 평탄화층(460)은 16,000 옹스트롬(Å) 내지 150,000 옹스트롬(Å)의 두께로 구비될 수 있다. 평탄화층(460)의 두께가 16,000 옹스트롬(Å) 미만인 경우, 표시영역(DA)과 중간영역(MA)의 단차로 인해 평탄화층(460)과 광학기능층(50) 사이에 기포가 발생할 수 있다. 반면에, 평탄화층(460)의 두께가 150,000 옹스트롬(Å) 초과인 경우, 평탄화층(460)의 두께 산포가 증가할 수 있고, 표시영역(DA)과 중간영역(MA)의 단차가 증가할 수 있다. 따라서, 평탄화층(460)이 16,000 옹스트롬(Å) 내지 150,000 옹스트롬(Å)의 두께로 구비됨으로써, 표시영역(DA)과 중간영역(MA)에 단차가 발생하는 것을 방지 또는 최소화할 수 있다.In an embodiment, the planarization layer 460 may have a thickness of 16,000 angstroms (Å) to 150,000 angstroms (Å). When the thickness of the planarization layer 460 is less than 16,000 angstroms (Å), bubbles may be generated between the planarization layer 460 and the optical functional layer 50 due to the step difference between the display area DA and the intermediate area MA. . On the other hand, when the thickness of the planarization layer 460 is greater than 150,000 angstroms (Å), the thickness distribution of the planarization layer 460 may increase, and the step difference between the display area DA and the intermediate area MA may increase. can Accordingly, since the planarization layer 460 has a thickness of 16,000 angstroms (Å) to 150,000 angstroms (Å), it is possible to prevent or minimize a step difference between the display area DA and the intermediate area MA.

일 실시예에서, 표시영역(DA)과 중간영역(MA)에 각각 배치된 평탄화층(460)의 두께를 조절하여 표시영역(DA)과 중간영역(MA)의 단차를 감소시킬 수 있고, 평탄화층(460)을 형성하는 물질을 도포한 후 대기 시간을 조절하거나 표면 처리를 추가하거나 여러 번의 노광을 수행하는 등의 방법을 통해 표시영역(DA)과 중간영역(MA)의 단차를 감소시킬 수 있다.In an embodiment, the difference in height between the display area DA and the intermediate area MA may be reduced by adjusting the thickness of the planarization layer 460 disposed in the display area DA and the intermediate area MA, respectively, and planarization may be performed. After applying the material forming the layer 460, the step difference between the display area DA and the intermediate area MA can be reduced by adjusting the waiting time, adding surface treatment, or performing multiple exposures. have.

일 실시예에서, 중간영역(MA) 상에 배치된 평탄화층(460)의 두께는 표시영역(DA) 상에 배치된 평탄화층(460)의 두께보다 크거나 같을 수 있다. 또한, 중간영역(MA) 상에 배치된 평탄화층(460)의 상면과 표시영역(DA) 상에 배치된 평탄화층(460)의 상면의 높이 차이는 2㎛ 이하일 수 있다.In an embodiment, the thickness of the planarization layer 460 disposed on the intermediate area MA may be greater than or equal to the thickness of the planarization layer 460 disposed on the display area DA. Also, a height difference between the top surface of the planarization layer 460 disposed on the intermediate area MA and the top surface of the planarization layer 460 disposed on the display area DA may be 2 μm or less.

도 8의 개구영역(OA)을 참조하면, 표시 패널(10)은 개구(10OP)를 포함할 수 있다. 표시 패널(10)의 개구(10OP)는 표시 패널(10)을 이루는 구성요소들의 개구들을 포함할 수 있다. 예컨대, 표시 패널(10)의 개구(10OP)는 기판(100)의 개구(100OP), 평탄화층(460)의 개구(460OP) 등을 포함할 수 있다.Referring to the opening area OA of FIG. 8 , the display panel 10 may include an opening 10OP. The opening 10OP of the display panel 10 may include openings of components constituting the display panel 10 . For example, the opening 10OP of the display panel 10 may include the opening 100OP of the substrate 100 , the opening 460OP of the planarization layer 460 , and the like.

표시 패널(10)을 이루는 구성요소들의 개구는 동시에 형성될 수 있다. 따라서, 기판(100)의 개구(100OP)를 정의하는 기판(100)의 내측면(100IS)과 평탄화층(460)의 개구(460OP)를 정의하는 평탄화층(460)의 내측면(460IS)은 동일한 수직 선상에 위치할 수 있다.The openings of the components constituting the display panel 10 may be simultaneously formed. Accordingly, the inner surface 100IS of the substrate 100 defining the opening 100OP of the substrate 100 and the inner surface 460IS of the planarization layer 460 defining the opening 460OP of the planarization layer 460 are They may be located on the same vertical line.

도 9는 일 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 평면도이다. 도 9의 표시 패널에도 도 5에 도시된 데이터라인(DL), 스캔라인(SL) 등이 배치될 수 있고, 도 7에 도시된 제1 댐부(DP1), 제2 댐부(DP2) 등이 배치될 수 있으나, 설명의 편의를 위해 생략하였다.9 is a plan view schematically illustrating a portion of a display panel according to an exemplary embodiment. The data line DL and the scan line SL shown in FIG. 5 may be disposed on the display panel of FIG. 9 , and the first dam part DP1 and the second dam part DP2 shown in FIG. 7 may be disposed. However, it is omitted for convenience of description.

도 9를 참조하면, 중간영역(MA) 상에는 크랙감지층(510)이 배치될 수 있다. 일 실시예에서, 크랙감지층(510)은 개구영역(OA)을 둘레를 따라 배치될 수 있다. 크랙감지층(510)은 개구영역(OA) 및/또는 개구영역(OA) 주변의 중간영역(MA)에서 발생한 크랙을 감지하는 역할을 할 수 있다. 크랙감지층(510)은 표시 패널(10)의 일측에 구비된 패드(또는, 패드부)와 연결될 수 있다.Referring to FIG. 9 , a crack sensing layer 510 may be disposed on the intermediate area MA. In an embodiment, the crack sensing layer 510 may be disposed along the periphery of the opening area OA. The crack sensing layer 510 may serve to detect cracks occurring in the opening area OA and/or the intermediate area MA around the opening area OA. The crack sensing layer 510 may be connected to a pad (or a pad part) provided on one side of the display panel 10 .

일 실시예에서, 크랙감지층(510)은 제1 크랙감지층(511)과 제2 크랙감지층(513)을 포함할 수 있다. 일 실시예에서, 제1 크랙감지층(511)은 개구영역(OA)과 표시영역(DA) 사이에 위치할 수 있고, 제2 크랙감지층(513)은 개구영역(OA)과 제1 크랙감지층(511) 사이에 위치할 수 있다. 즉, 제2 크랙감지층(513)이 제1 크랙감지층(511)에 비해 개구영역(OA)과 더욱 인접한 곳에 위치할 수 있다. 일 실시예에서, 제1 크랙감지층(511)과 제2 크랙감지층(513)은 일체로 구비될 수 있다.In an embodiment, the crack sensing layer 510 may include a first crack sensing layer 511 and a second crack sensing layer 513 . In an embodiment, the first crack sensing layer 511 may be positioned between the opening area OA and the display area DA, and the second crack sensing layer 513 may be disposed between the opening area OA and the first crack. It may be located between the sensing layers 511 . That is, the second crack sensing layer 513 may be located closer to the opening area OA than the first crack sensing layer 511 . In one embodiment, the first crack sensing layer 511 and the second crack sensing layer 513 may be provided integrally.

도 10은 일 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 평면도로서, 도 9의 A 부분을 확대한 도면이다.10 is a plan view schematically illustrating a portion of a display panel according to an exemplary embodiment, and is an enlarged view of portion A of FIG. 9 .

도 10을 참조하면, 크랙감지층(510)은 제1 크랙감지층(511)과 제2 크랙감지층(513)을 포함할 수 있고, 제1 크랙감지층(511)은 제1 폭(W1)으로 구비될 수 있고, 제2 크랙감지층(513)은 제2 폭(W2)으로 구비될 수 있다.Referring to FIG. 10 , the crack sensing layer 510 may include a first crack sensing layer 511 and a second crack sensing layer 513 , and the first crack sensing layer 511 has a first width W1 . ), and the second crack sensing layer 513 may be provided with a second width W2.

일 실시예에서, 제1 크랙감지층(511)의 제1 폭(W1)과 제2 크랙감지층(513)의 제2 폭(W2)은 모두 1㎛ 이상일 수 있다. 일 실시예에서, 제1 크랙감지층(511)의 제1 폭(W1)과 제2 크랙감지층(513)의 제2 폭(W2)은 동일할 수 있다. 또는, 일 실시예에서, 제1 크랙감지층(511)의 제1 폭(W1)과 제2 크랙감지층(513)의 제2 폭(W2)은 서로 상이할 수 있다. 예컨대, 제2 크랙감지층(513)의 제2 폭(W2)이 제1 크랙감지층(511)의 제1 폭(W1)보다 크게 구비될 수 있고, 제1 크랙감지층(511)의 제1 폭(W1)이 제2 크랙감지층(513)의 제2 폭(W2)보다 크게 구비될 수 있다.In one embodiment, both the first width W1 of the first crack sensing layer 511 and the second width W2 of the second crack sensing layer 513 may be greater than or equal to 1 μm. In an embodiment, the first width W1 of the first crack sensing layer 511 and the second width W2 of the second crack sensing layer 513 may be the same. Alternatively, in an embodiment, the first width W1 of the first crack sensing layer 511 and the second width W2 of the second crack sensing layer 513 may be different from each other. For example, the second width W2 of the second crack sensing layer 513 may be greater than the first width W1 of the first crack sensing layer 511 , and the second width W2 of the first crack sensing layer 511 is One width W1 may be greater than the second width W2 of the second crack sensing layer 513 .

일 실시예에서, 제1 크랙감지층(511)과 제2 크랙감지층(513)은 제3 폭(W3)만큼 이격될 수 있다. 이때, 제1 크랙감지층(511)과 제2 크랙감지층(513) 사이의 제3 폭(W3)은 최인접한 제1 크랙감지층(511)과 제2 크랙감지층(513) 사이의 최소 폭을 의미할 수 있다. 일 실시예에서, 제1 크랙감지층(511)과 제2 크랙감지층(513) 사이의 제3 폭(W3)은 2㎛ 이상일 수 있다. 즉, 제1 크랙감지층(511)과 제2 크랙감지층(513)은 서로 2㎛ 이상 이격되며 중간영역(MA) 상에 위치할 수 있다.In an embodiment, the first crack sensing layer 511 and the second crack sensing layer 513 may be spaced apart by a third width W3. At this time, the third width W3 between the first crack sensing layer 511 and the second crack sensing layer 513 is the minimum between the first crack sensing layer 511 and the second crack sensing layer 513 closest to each other. It can mean width. In an embodiment, the third width W3 between the first crack sensing layer 511 and the second crack sensing layer 513 may be 2 μm or more. That is, the first crack sensing layer 511 and the second crack sensing layer 513 may be spaced apart from each other by 2 μm or more and located on the intermediate region MA.

도 11은 일 실시예에 따른 표시 패널의 단면도로서, 도 9의 IV-IV' 선에 따른 단면에 해당한다. 도 11의 실시예는 제3 터치절연층(440) 상에 크랙감지층(510)이 배치된다는 점에서 도 8의 실시예와 차이가 있다. 도 11에 있어서 도 8과 동일한 참조 부호는 동일부재를 의미하는 바, 중복된 설명은 생략하기로 한다.11 is a cross-sectional view of a display panel according to an exemplary embodiment, which corresponds to a cross-section taken along line IV-IV' of FIG. 9 . The embodiment of FIG. 11 is different from the embodiment of FIG. 8 in that the crack sensing layer 510 is disposed on the third touch insulating layer 440 . In FIG. 11 , the same reference numerals as those of FIG. 8 mean the same members, and repeated descriptions will be omitted.

도 11을 참조하면, 중간영역(MA) 상에는 크랙감지층(510)이 배치될 수 있다. 크랙감지층(510)은 제1 크랙감지층(511)과 제2 크랙감지층(513)을 포함할 수 있다. 일 실시예에서, 크랙감지층(510)은 표시영역(DA)과 제1 댐부(DP1) 사이에 위치할 수 있다. 일 실시예에서, 크랙감지층(510)은 제1 댐부(DP1)와 적어도 일부 중첩될 수 있다. 예컨대, 크랙감지층(510)의 제2 크랙감지층(513)이 제1 댐부(DP1)와 적어도 일부 중첩될 수 있다.Referring to FIG. 11 , a crack sensing layer 510 may be disposed on the intermediate area MA. The crack sensing layer 510 may include a first crack sensing layer 511 and a second crack sensing layer 513 . In an embodiment, the crack sensing layer 510 may be positioned between the display area DA and the first dam part DP1. In an embodiment, the crack sensing layer 510 may at least partially overlap the first dam portion DP1. For example, the second crack sensing layer 513 of the crack sensing layer 510 may at least partially overlap the first dam portion DP1.

구체적으로, 크랙감지층(510)은 제1 댐부(DP1)의 상면(DP1a)과 적어도 일부 중첩될 수 있다. 또한, 크랙감지층(510)은 표시영역(DA)과 인접한 제1 댐부(DP1)의 제1 측면(DP1b)과 적어도 일부 중첩될 수 있다.Specifically, the crack sensing layer 510 may at least partially overlap the upper surface DP1a of the first dam portion DP1. Also, the crack sensing layer 510 may at least partially overlap the first side surface DP1b of the first dam part DP1 adjacent to the display area DA.

또한, 도시되지는 않았으나, 크랙감지층(510)은 제2 댐부(DP2)와 인접한 제1 댐부(DP1)의 제2 측면(DP1c)과 적어도 일부 중첩될 수 있고, 제2 댐부(DP2)의 상면(DP2a)과 적어도 일부 중첩될 수 있으며, 제1 댐부(DP1)와 인접한 제2 댐부(DP2)의 제1 측면(DP2b)과 적어도 일부 중첩될 수 있고, 개구영역(OA)과 인접한 제2 댐부(DP2)의 제2 측면(DP2c)과 적어도 일부 중첩될 수 있다.Also, although not shown, the crack sensing layer 510 may at least partially overlap the second side surface DP1c of the first dam part DP1 adjacent to the second dam part DP2, and At least partially overlapping the upper surface DP2a, at least partially overlapping with the first side surface DP2b of the second dam portion DP2 adjacent to the first dam portion DP1, and at least partially overlapping the second dam portion DP1 adjacent to the opening area OA The second side surface DP2c of the dam part DP2 may at least partially overlap.

일 실시예에서, 크랙감지층(510)은 제3 터치절연층(440) 상에 배치될 수 있다. 예컨대, 크랙감지층(510)은 제3 터치절연층(440)의 상면에 직접 배치될 수 있다. 크랙감지층(510)이 제3 터치절연층(440)의 상면에 직접 배치되는 경우, 크랙감지층(510)은 제2 도전층(450, 도 6)과 동일한 층에 동일한 물질로 구비될 수 있다.In an embodiment, the crack sensing layer 510 may be disposed on the third touch insulating layer 440 . For example, the crack sensing layer 510 may be directly disposed on the upper surface of the third touch insulating layer 440 . When the crack sensing layer 510 is disposed directly on the upper surface of the third touch insulating layer 440 , the crack sensing layer 510 may be provided on the same layer as the second conductive layer 450 ( FIG. 6 ) and made of the same material. have.

다만, 본 발명이 이에 한정되는 것은 아니다. 크랙감지층(510)은 제1 터치절연층(410) 또는 제2 터치절연층(420) 상에 배치될 수도 있다. 예컨대, 크랙감지층(510)은 제1 터치절연층(410) 또는 제2 터치절연층(420)의 상면에 직접 배치될 수도 있다.However, the present invention is not limited thereto. The crack sensing layer 510 may be disposed on the first touch insulating layer 410 or the second touch insulating layer 420 . For example, the crack sensing layer 510 may be directly disposed on the upper surface of the first touch insulating layer 410 or the second touch insulating layer 420 .

일 실시예에서, 크랙감지층(510) 상에는 평탄화층(460)이 배치될 수 있다. 예컨대, 평탄화층(460)은 크랙감지층(510)을 덮을 수 있다. 평탄화층(460)은 유기절연층으로 구비될 수 있다.In an embodiment, a planarization layer 460 may be disposed on the crack sensing layer 510 . For example, the planarization layer 460 may cover the crack sensing layer 510 . The planarization layer 460 may be provided as an organic insulating layer.

무기절연층(또는, 터치절연층) 상에 유기절연층(또는, 평탄화층)이 배치되고, 유기절연층(또는, 평탄화층) 상에 크랙감지층(510)이 배치되는 경우, 유기절연층(또는, 평탄화층)의 두께로 인해 크랙이 발생하는 지점과 크랙감지층(510) 사이의 거리가 증가하여 크랙감지층(510)의 크랙 센싱 민감도가 저하될 수 있다. 일 실시예에서, 무기절연층(또는, 터치절연층) 상에 크랙감지층(510)이 배치되고, 크랙감지층(510) 상에 유기절연층(또는, 평탄화층)이 배치됨으로써, 크랙이 발생하는 지점과 크랙감지층(510) 사이의 거리가 감소하여 크랙감지층(510)의 크랙 센싱 민감도가 향상될 수 있다. 즉, 크랙감지층(510)의 크랙 센싱 수준이 향상될 수 있다.When the organic insulating layer (or planarization layer) is disposed on the inorganic insulating layer (or the touch insulating layer) and the crack sensing layer 510 is disposed on the organic insulating layer (or the planarization layer), the organic insulating layer (or, the thickness of the planarization layer) may increase the distance between the point at which a crack occurs and the crack sensing layer 510, so that the crack sensing sensitivity of the crack sensing layer 510 may be reduced. In one embodiment, the crack sensing layer 510 is disposed on the inorganic insulating layer (or the touch insulating layer), and the organic insulating layer (or the planarization layer) is disposed on the crack sensing layer 510 , so that cracks are prevented. Since the distance between the occurrence point and the crack sensing layer 510 is reduced, the crack sensing sensitivity of the crack sensing layer 510 may be improved. That is, the crack sensing level of the crack sensing layer 510 may be improved.

도 12는 일 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 단면도이다. 도 12의 실시예는 크랙감지층(510)이 복수 개 구비된다는 점에서 도 11의 실시예와 차이가 있다. 도 12에 있어서, 도 11과 동일한 참조 부호는 동일부재를 의미하는 바, 중복된 설명은 생략하기로 한다.12 is a cross-sectional view schematically illustrating a portion of a display panel according to an exemplary embodiment. The embodiment of FIG. 12 is different from the embodiment of FIG. 11 in that a plurality of crack sensing layers 510 are provided. In FIG. 12 , the same reference numerals as those of FIG. 11 mean the same members, and repeated descriptions will be omitted.

도 12를 참조하면, 중간영역(MA) 상에는 복수 개의 크랙감지층(510)이 배치될 수 있다. 제3 터치절연층(440) 상에는 복수 개의 크랙감지층(510)이 배치될 수 있다. 각각의 크랙감지층(510)은 제1 크랙감지층(511)과 제2 크랙감지층(513)을 포함할 수 있다. 도 12에서는 4개의 크랙감지층(510)이 중간영역(MA) 상에 위치하는 것이 도시되어 있으나, 본 발명이 이에 한정되는 것은 아니다. 크랙감지층(510)은 2개, 3개 또는 5개 이상으로 구비될 수도 있다.Referring to FIG. 12 , a plurality of crack sensing layers 510 may be disposed on the intermediate area MA. A plurality of crack sensing layers 510 may be disposed on the third touch insulating layer 440 . Each crack sensing layer 510 may include a first crack sensing layer 511 and a second crack sensing layer 513 . Although it is shown in FIG. 12 that the four crack sensing layers 510 are positioned on the intermediate area MA, the present invention is not limited thereto. Two, three, or five or more crack sensing layers 510 may be provided.

일 실시예에서, 크랙감지층(510)은 표시영역(DA)과 제1 댐부(DP1) 사이에 배치될 수 있고, 제1 댐부(DP1)와 제2 댐부(DP2) 사이에 배치될 수 있으며, 제2 댐부(DP2) 상에 배치될 수 있고, 제2 댐부(DP2)와 개구영역(OA) 상에 배치될 수 있다.In one embodiment, the crack detection layer 510 may be disposed between the display area DA and the first dam part DP1, and may be disposed between the first dam part DP1 and the second dam part DP2, , may be disposed on the second dam part DP2 , and may be disposed on the second dam part DP2 and the opening area OA.

구체적으로, 크랙감지층(510)은 표시영역(DA)과 제1 댐부(DP1) 사이에 위치될 수 있다. 이 경우, 크랙감지층(510)은 제1 댐부(DP1)의 상면(DP1a) 및/또는 제1 댐부(DP1)의 제1 측면(DP1b)과 적어도 일부 중첩될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.Specifically, the crack sensing layer 510 may be positioned between the display area DA and the first dam part DP1. In this case, the crack sensing layer 510 may at least partially overlap the top surface DP1a of the first dam part DP1 and/or the first side surface DP1b of the first dam part DP1. However, the present invention is not limited thereto.

크랙감지층(510)은 제1 댐부(DP1)와 제2 댐부(DP2) 사이에 위치될 수 있다. 이 경우, 크랙감지층(510)은 제1 댐부(DP1)의 상면(DP1a) 및/또는 제1 댐부(DP1)의 제2 측면(DP1c)과 적어도 일부 중첩될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.The crack sensing layer 510 may be positioned between the first dam part DP1 and the second dam part DP2 . In this case, the crack sensing layer 510 may at least partially overlap the top surface DP1a of the first dam part DP1 and/or the second side surface DP1c of the first dam part DP1. However, the present invention is not limited thereto.

크랙감지층(510)은 제2 댐부(DP2) 상에 위치할 수 있다. 이 경우, 크랙감지층(510)은 제2 댐부(DP2)의 상면(DP2a), 제2 댐부(DP2)의 제1 측면(DP2b) 및 제2 댐부(DP2)의 제2 측면(DP2c) 중 적어도 하나와 적어도 일부 중첩될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.The crack sensing layer 510 may be located on the second dam portion DP2. In this case, the crack sensing layer 510 is formed of the top surface DP2a of the second dam part DP2, the first side surface DP2b of the second dam part DP2, and the second side surface DP2c of the second dam part DP2. At least one may overlap at least partially. However, the present invention is not limited thereto.

크랙감지층(510)은 제2 댐부(DP2)와 개구영역(OA) 사이에 위치할 수 있다. 이 경우, 크랙감지층(510)은 기능층(212f)에 정의된 개구(212fOP3)와 적어도 일부 중첩될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.The crack sensing layer 510 may be positioned between the second dam part DP2 and the opening area OA. In this case, the crack sensing layer 510 may at least partially overlap the opening 212fOP3 defined in the functional layer 212f. However, the present invention is not limited thereto.

도 13a 내지 도 13c는 표시 패널의 일부를 개략적으로 나타낸 단면도들이다. 도 13a 내지 도 13c의 실시예들은 중간영역(MA)에 금속층(520)이 배치된다는 점에서 도 11의 실시예와 차이가 있다. 도 13a 내지 도 13c에 있어서, 도 11과 동일한 참조 부호는 동일부재를 의미하는 바, 중복된 설명은 생략하기로 한다.13A to 13C are cross-sectional views schematically illustrating a portion of a display panel. 13A to 13C are different from the embodiment of FIG. 11 in that the metal layer 520 is disposed in the intermediate area MA. In FIGS. 13A to 13C , the same reference numerals as those of FIG. 11 mean the same members, and thus a redundant description will be omitted.

도 13a 내지 도 13c를 참조하면, 중간영역(MA) 상에는 금속층(520)이 배치될 수 있다. 일 실시예에서, 금속층(520)은 제1 댐부(DP1) 및 제2 댐부(DP2) 중 적어도 하나와 중첩될 수 있다. 예컨대, 금속층(520)은 제1 댐부(DP1) 및 제2 댐부(DP2)와 중첩될 수 있다. 또는, 금속층(520)은 제1 댐부(DP1) 및 제2 댐부(DP2) 중 적어도 하나를 덮을 수 있다.13A to 13C , a metal layer 520 may be disposed on the intermediate area MA. In an embodiment, the metal layer 520 may overlap at least one of the first dam part DP1 and the second dam part DP2 . For example, the metal layer 520 may overlap the first dam part DP1 and the second dam part DP2 . Alternatively, the metal layer 520 may cover at least one of the first dam part DP1 and the second dam part DP2 .

일 실시예에서, 금속층(520)은 제2 터치절연층(420) 및/또는 제3 터치절연층(440) 상에 배치될 수 있다. 일 실시예에서, 도 13a에 도시된 바와 같이, 금속층(520)은 제1 금속층(521)과 제2 금속층(523)을 포함할 수 있고, 제1 금속층(521)은 제2 터치절연층(420) 상에 배치될 수 있고, 제2 금속층(523)은 제3 터치절연층(440) 상에 배치될 수 있다. 일 실시예에서, 제1 금속층(521)은 전술한 제1 도전층(430, 도 6)과 동일한 층에 동일한 물질로 구비될 수 있고, 제2 금속층(523)은 전술한 제2 도전층(450, 도 6)과 동일한 층에 동일한 물질로 구비될 수 있다. 일 실시예에서, 제1 금속층(521)과 제2 금속층(523)은 적어도 일부 중첩될 수 있다.In an embodiment, the metal layer 520 may be disposed on the second touch insulating layer 420 and/or the third touch insulating layer 440 . In one embodiment, as shown in FIG. 13A , the metal layer 520 may include a first metal layer 521 and a second metal layer 523, and the first metal layer 521 is a second touch insulating layer ( It may be disposed on the 420 , and the second metal layer 523 may be disposed on the third touch insulating layer 440 . In one embodiment, the first metal layer 521 may be provided on the same layer as the aforementioned first conductive layer 430 ( FIG. 6 ) and made of the same material, and the second metal layer 523 is the aforementioned second conductive layer ( 450 (FIG. 6) may be provided in the same layer and the same material. In an embodiment, the first metal layer 521 and the second metal layer 523 may at least partially overlap.

일 실시예에서, 금속층(520)은 제1 댐부(DP1)의 상면(DP1a)과 적어도 일부 중첩될 수 있고, 제2 댐부(DP2)와 인접한 제1 댐부(DP1)의 제2 측면(DP1c)과 적어도 일부 중첩될 수 있다. 구체적으로, 제1 금속층(521)과 제2 금속층(523)은 제1 댐부(DP1)의 상면(DP1a)과 적어도 일부 중첩될 수 있고, 제2 댐부(DP2)와 인접한 제1 댐부(DP1)의 제2 측면(DP1c)과 적어도 일부 중첩될 수 있다. 또는, 금속층(520)은 제1 댐부(DP1)의 상면(DP1a)을 적어도 일부 덮을 수 있고, 제2 댐부(DP2)와 인접한 제1 댐부(DP1)의 제2 측면(DP1c)을 적어도 일부 덮을 수 있다. 구체적으로, 제1 금속층(521)과 제2 금속층(523)은 제1 댐부(DP1)의 상면(DP1a)을 적어도 일부 덮을 수 있고, 제2 댐부(DP2)와 인접한 제1 댐부(DP1)의 제2 측면(DP2c)을 적어도 일부 덮을 수 있다.In an embodiment, the metal layer 520 may at least partially overlap the upper surface DP1a of the first dam part DP1 and the second side surface DP1c of the first dam part DP1 adjacent to the second dam part DP2. and may overlap at least partially. Specifically, the first metal layer 521 and the second metal layer 523 may at least partially overlap the upper surface DP1a of the first dam part DP1, and the first dam part DP1 adjacent to the second dam part DP2. may at least partially overlap the second side surface DP1c of the . Alternatively, the metal layer 520 may at least partially cover the upper surface DP1a of the first dam unit DP1 and may at least partially cover the second side surface DP1c of the first dam unit DP1 adjacent to the second dam unit DP2. can Specifically, the first metal layer 521 and the second metal layer 523 may at least partially cover the upper surface DP1a of the first dam part DP1, At least a part of the second side surface DP2c may be covered.

또한, 금속층(520)은 제1 댐부(DP1)와 제2 댐부(DP2) 사이에 배치될 수 있다. 구체적으로, 제1 금속층(521)과 제2 금속층(523)은 제1 댐부(DP1)와 제2 댐부(DP2) 사이에 배치될 수 있다.Also, the metal layer 520 may be disposed between the first dam part DP1 and the second dam part DP2 . Specifically, the first metal layer 521 and the second metal layer 523 may be disposed between the first dam part DP1 and the second dam part DP2 .

일 실시예에서, 금속층(520)은 제2 댐부(DP2)의 상면(DP2a)과 적어도 일부 중첩될 수 있고, 제1 댐부(DP1)와 인접한 제2 댐부(DP2)의 제1 측면(DP2b)과 적어도 일부 중첩될 수 있으며, 개구영역(OA)과 인접한 제2 댐부(DP2)의 제2 측면(DP2c)과 적어도 일부 중첩될 수 있다. 구체적으로, 제1 금속층(521)과 제2 금속층(523)은 제2 댐부(DP2)의 상면(DP2a)과 적어도 일부 중첩될 수 있고, 제2 댐부(DP2)의 제1 측면(DP2b)과 적어도 일부 중첩될 수 있으며, 제2 댐부(DP2)의 제2 측면(DP2c)과 적어도 일부 중첩될 수 있다. 또는, 금속층(520)은 제2 댐부(DP2)의 상면(DP2a)을 적어도 일부 덮을 수 있고, 제1 댐부(DP1)와 인접한 제2 댐부(DP2)의 제1 측면(DP2b)을 적어도 일부 덮을 수 있으며, 개구영역(OA)과 인접한 제2 댐부(DP2)의 제2 측면(DP2c)을 적어도 일부 덮을 수 있다. 구체적으로, 제1 금속층(521)과 제2 금속층(523)은 제2 댐부(DP2)의 상면(DP2a)을 적어도 일부 덮을 수 있고, 제2 댐부(DP2)의 제1 측면(DP2b)을 적어도 일부 덮을 수 있으며, 제2 댐부(DP2)의 제2 측면(DP2c)을 적어도 일부 덮을 수 있다.In an embodiment, the metal layer 520 may at least partially overlap the upper surface DP2a of the second dam part DP2, and the first side surface DP2b of the second dam part DP2 adjacent to the first dam part DP1. may at least partially overlap with the second side surface DP2c of the second dam portion DP2 adjacent to the opening area OA. Specifically, the first metal layer 521 and the second metal layer 523 may at least partially overlap the upper surface DP2a of the second dam portion DP2, and may overlap the first side surface DP2b of the second dam portion DP2 and It may at least partially overlap, and may at least partially overlap the second side surface DP2c of the second dam part DP2. Alternatively, the metal layer 520 may at least partially cover the upper surface DP2a of the second dam unit DP2 and may at least partially cover the first side surface DP2b of the second dam unit DP2 adjacent to the first dam unit DP1. In addition, at least a portion of the second side surface DP2c of the second dam portion DP2 adjacent to the opening area OA may be covered. Specifically, the first metal layer 521 and the second metal layer 523 may at least partially cover the upper surface DP2a of the second dam part DP2 and at least cover the first side surface DP2b of the second dam part DP2. It may partially cover, and at least a portion of the second side surface DP2c of the second dam part DP2 may be covered.

일 실시예에서, 금속층(520)은 중간영역(MA)에서 단절될 수 있다. 즉, 금속층(520)은 제2 댐부(DP2)와 중첩되는 개구(521OP 523OP)를 포함할 수 있다. 예컨대, 금속층(520)에 정의된 개구(521OP 523OP)는 제2 댐부(DP2)의 상면(DP2a)과 적어도 일부 중첩될 수 있다.In an embodiment, the metal layer 520 may be disconnected from the intermediate region MA. That is, the metal layer 520 may include an opening 521OP 523OP overlapping the second dam portion DP2 . For example, the opening 521OP 523OP defined in the metal layer 520 may at least partially overlap the upper surface DP2a of the second dam portion DP2.

일 실시예에서, 제1 금속층(521)은 중간영역(MA)에서 단절될 수 있다. 즉, 제1 금속층(521)은 제2 댐부(DP2)와 중첩되는 개구(521OP)를 포함할 수 있다. 예컨대, 제1 금속층(521)에 정의된 개구(521OP)는 제2 댐부(DP2)의 상면(DP2a)과 적어도 일부 중첩될 수 있다.In an embodiment, the first metal layer 521 may be disconnected from the intermediate region MA. That is, the first metal layer 521 may include an opening 521OP overlapping the second dam portion DP2 . For example, the opening 521OP defined in the first metal layer 521 may at least partially overlap the upper surface DP2a of the second dam portion DP2.

일 실시예에서, 제2 금속층(523)은 중간영역(MA)에서 단절될 수 있다. 즉, 제2 금속층(523)은 제2 댐부(DP2)와 중첩되는 개구(523OP)를 포함할 수 있다. 예컨대, 제2 금속층(523)에 정의된 개구(523OP)는 제2 댐부(DP2)의 상면(DP2a)과 적어도 일부 중첩될 수 있다.In an embodiment, the second metal layer 523 may be disconnected from the intermediate region MA. That is, the second metal layer 523 may include an opening 523OP overlapping the second dam portion DP2 . For example, the opening 523OP defined in the second metal layer 523 may at least partially overlap the upper surface DP2a of the second dam part DP2.

제1 금속층(521)과 제2 금속층(523)이 각각 제2 댐부(DP2)와 중첩되는 개구(521OP, 523OP)를 포함함으로써, 개구영역(OA) 및/또는 개구영역(OA) 주변의 중간영역(MA)에서 발생된 크랙이 표시영역(DA)의 발광다이오드로 전달(또는, 전파)되는 것을 방지 또는 최소화할 수 있다.Since the first metal layer 521 and the second metal layer 523 include openings 521OP and 523OP overlapping the second dam portion DP2, respectively, the opening area OA and/or the middle of the periphery of the opening area OA. It is possible to prevent or minimize cracks generated in the area MA from being transmitted (or propagated) to the light emitting diodes of the display area DA.

제1 터치절연층(410)과 제2 터치절연층(420) 상에 금속층이 형성되지 않는 경우, 댐부(DP1, DP2)의 높이로 인해 댐부(DP1, DP2)의 상면 또는 측면에 잔막이 형성되어 불량이 발생하는 경우가 존재하였다.When the metal layer is not formed on the first touch insulating layer 410 and the second touch insulating layer 420 , a residual film is formed on the top or side surfaces of the dam parts DP1 and DP2 due to the height of the dam parts DP1 and DP2 . There were cases where defects occurred.

금속층(520)이 제1 댐부(DP1) 및 제2 댐부(DP2)와 중첩되도록 구비됨으로써, 제1 댐부(DP1) 및 제2 댐부(DP2)와 중첩되는 잔막이 발생하는 것을 방지 또는 최소화할 수 있고 스트링거(Stringer) 현상이 발생하는 것을 방지 또는 최소화할 수 있다.Since the metal layer 520 is provided to overlap the first dam part DP1 and the second dam part DP2, the generation of a residual film overlapping the first dam part DP1 and the second dam part DP2 can be prevented or minimized. And it can prevent or minimize the occurrence of stringer phenomenon.

구체적으로, 제1 금속층(521)이 제1 댐부(DP1)의 상면(DP1a), 제1 댐부(DP1)의 제2 측면(DP2c), 제2 댐부(DP2)의 상면(DP2a), 제2 댐부(DP2)의 제1 측면(DP2b) 및 제2 댐부(DP2)의 제2 측면(DP2c)과 적어도 일부 중첩되도록 구비됨으로써, 제1 도전층(430, 도 6)을 형성하는 공정 시, 제1 댐부(DP1) 및 제2 댐부(DP2)와 인접한 위치에 잔막이 발생하는 것을 방지 또는 최소화할 수 있고 스트링거(Stringer) 현상이 발생하는 것을 방지 또는 최소화할 수 있다.Specifically, the first metal layer 521 includes an upper surface DP1a of the first dam part DP1 , a second side surface DP2c of the first dam part DP1 , an upper surface DP2a of the second dam part DP2 , and a second The first side surface DP2b of the dam portion DP2 and the second side surface DP2c of the second dam portion DP2 are provided to overlap at least partially, so that during the process of forming the first conductive layer 430 ( FIG. 6 ), the first conductive layer 430 ( FIG. 6 ) is formed. It is possible to prevent or minimize the occurrence of a residual film at a position adjacent to the first dam part DP1 and the second dam part DP2 , and it is possible to prevent or minimize the occurrence of a stringer phenomenon.

또한, 제2 금속층(523)이 제1 댐부(DP1)의 상면(DP1a), 제1 댐부(DP1)의 제2 측면(DP2c), 제2 댐부(DP2)의 상면(DP2a), 제2 댐부(DP2)의 제1 측면(DP2b) 및 제2 댐부(DP2)의 제2 측면(DP2c)과 적어도 일부 중첩되도록 구비됨으로써, 제2 도전층(450, 도 6)을 형성하는 공정 시, 제1 댐부(DP1) 및 제2 댐부(DP2)와 인접한 위치에 잔막이 발생하는 것을 방지 또는 최소화할 수 있고 스트링거(Stringer) 현상이 발생하는 것을 방지 또는 최소화할 수 있다.In addition, the second metal layer 523 includes an upper surface DP1a of the first dam part DP1, a second side surface DP2c of the first dam part DP1, an upper surface DP2a of the second dam part DP2, and a second dam part. The first side surface DP2b of the DP2 and the second side surface DP2c of the second dam part DP2 are provided to overlap at least partially, so that during the process of forming the second conductive layer 450 ( FIG. 6 ), the first It is possible to prevent or minimize the occurrence of a residual film at a position adjacent to the dam part DP1 and the second dam part DP2 , and it is possible to prevent or minimize the occurrence of a stringer phenomenon.

또한, 금속층(예컨대, 제1 금속층(521)과 제2 금속층(523))이 댐부(DP1, DP2)의 상면과 측면에 중첩되도록 배치됨으로써, 개구영역(OA) 및/또는 개구영역(OA) 주변의 중간영역(MA)에서 발생된 크랙이 표시영역(DA)의 발광다이오드로 전달(또는, 전파)되는 것을 방지 또는 최소화할 수 있고, 크랙의 에너지를 일부 흡수하여 크랙에 의해 표시영역(DA)의 발광다이오드가 손상되는 것을 방지 또는 최소화할 수 있다.In addition, the metal layer (eg, the first metal layer 521 and the second metal layer 523 ) is disposed to overlap the top and side surfaces of the dam parts DP1 and DP2, so that the opening area OA and/or the opening area OA is formed. It is possible to prevent or minimize the propagation (or propagation) of cracks generated in the surrounding intermediate area MA to the light emitting diodes of the display area DA, and absorb some of the energy of the cracks and cause the cracks to form the display area DA. ) to prevent or minimize damage to the light emitting diode.

일 실시예에서, 도 13b에 도시된 바와 같이, 금속층(520)은 제2 터치절연층(420) 상에만 배치될 수 있고, 금속층(520)의 적어도 일부는 중간영역(MA)에서 단절될 수 있다. 즉, 금속층(520)은 제2 댐부(DP2)와 중첩되는 개구(520OP)를 포함할 수 있다. 예컨대, 금속층(520)에 정의된 개구(520OP)는 제2 댐부(DP2)의 상면(DP2a)과 적어도 일부 중첩될 수 있다.In an embodiment, as shown in FIG. 13B , the metal layer 520 may be disposed only on the second touch insulating layer 420 , and at least a portion of the metal layer 520 may be cut off in the intermediate region MA. have. That is, the metal layer 520 may include an opening 520OP overlapping the second dam portion DP2 . For example, the opening 520OP defined in the metal layer 520 may at least partially overlap the upper surface DP2a of the second dam part DP2 .

일 실시예에서, 도 13c에 도시된 바와 같이, 금속층(520)은 제3 터치절연층(440) 상에만 배치될 수 있고, 금속층(520)의 적어도 일부는 중간영역(MA)에서 단절될 수 있다. 즉, 금속층(520)은 제2 댐부(DP2)와 중첩되는 개구(520OP)를 포함할 수 있다. 예컨대, 금속층(520)에 정의된 개구(520OP)는 제2 댐부(DP2)의 상면(DP2a)과 적어도 일부 중첩될 수 있다.In an embodiment, as shown in FIG. 13C , the metal layer 520 may be disposed only on the third touch insulating layer 440 , and at least a portion of the metal layer 520 may be cut off in the intermediate region MA. have. That is, the metal layer 520 may include an opening 520OP overlapping the second dam portion DP2 . For example, the opening 520OP defined in the metal layer 520 may at least partially overlap the upper surface DP2a of the second dam part DP2 .

도 14a 내지 도 14c는 표시 패널의 일부를 개략적으로 나타낸 단면도들이다. 도 14a 내지 도 14c의 실시예들은 금속층(520)이 일체로 구비된다는 점에서 도 13a 내디 도 13c의 실시예들과 차이가 있다. 도 14a 내지 도 14c에 있어서, 도 13a 내지 도 13c와 동일한 참조 부호는 동일부재를 의미하는 바, 중복된 설명은 생략하기로 한다.14A to 14C are cross-sectional views schematically illustrating a portion of a display panel. The embodiments of FIGS. 14A to 14C are different from the embodiments of FIGS. 13A and 13C in that the metal layer 520 is integrally provided. In FIGS. 14A to 14C , the same reference numerals as those of FIGS. 13A to 13C mean the same member, and a duplicate description will be omitted.

도 14a 내지 도 14c를 참조하면, 금속층(520)은 제2 터치절연층(420) 및/또는 제3 터치절연층(440) 상에 배치될 수 있다. 또는, 금속층(520)은 제1 금속층(521)과 제2 금속층(523)을 포함할 수 있고, 제1 금속층(521)은 제2 터치절연층(420) 상에 배치될 수 있고, 제2 금속층(523)은 제3 터치절연층(440) 상에 배치될 수 있다.14A to 14C , the metal layer 520 may be disposed on the second touch insulating layer 420 and/or the third touch insulating layer 440 . Alternatively, the metal layer 520 may include a first metal layer 521 and a second metal layer 523 , and the first metal layer 521 may be disposed on the second touch insulating layer 420 , and the second The metal layer 523 may be disposed on the third touch insulating layer 440 .

일 실시예에서, 금속층(520)은 제1 댐부(DP1)의 상면(DP1a)과 제1 댐부(DP1)의 제2 측면(DP1c)과 완전히 중첩될 수 있다. 구체적으로, 제1 금속층(521)과 제2 금속층(523)은 제1 댐부(DP1)의 상면(DP1a)과 제1 댐부(DP1)의 제2 측면(DP1c)과 완전히 중첩될 수 있다. 또는, 금속층(520)은 제1 댐부(DP1)의 상면(DP1a)과 제1 댐부(DP1)의 제2 측면(DP1c)을 완전히 덮을 수 있다. 구체적으로, 제1 금속층(521)과 제2 금속층(523)은 제1 댐부(DP1)의 상면(DP1a)과 제1 댐부(DP1)의 제2 측면(DP1c)을 완전히 덮을 수 있다.In an embodiment, the metal layer 520 may completely overlap the top surface DP1a of the first dam part DP1 and the second side surface DP1c of the first dam part DP1. Specifically, the first metal layer 521 and the second metal layer 523 may completely overlap the upper surface DP1a of the first dam part DP1 and the second side surface DP1c of the first dam part DP1. Alternatively, the metal layer 520 may completely cover the upper surface DP1a of the first dam portion DP1 and the second side surface DP1c of the first dam portion DP1 . Specifically, the first metal layer 521 and the second metal layer 523 may completely cover the upper surface DP1a of the first dam part DP1 and the second side surface DP1c of the first dam part DP1 .

또한, 금속층(520)은 제2 댐부(DP2)의 상면(DP2a), 제2 댐부(DP2)의 제1 측면(DP2b) 및 제2 댐부(DP2)의 제2 측면(DP2c)과 완전히 중첩될 수 있다. 구체적으로, 제1 금속층(521)과 제2 금속층(523)은 제2 댐부(DP2)의 상면(DP2a), 제2 댐부(DP2)의 제1 측면(DP2b) 및 제2 댐부(DP2)의 제2 측면(DP2c)과 완전히 중첩될 수 있다. 또는, 금속층(520)은 제2 댐부(DP2)의 상면(DP2a), 제2 댐부(DP2)의 제1 측면(DP2b) 및 제2 댐부(DP2)의 제2 측면(DP2c)을 완전히 덮을 수 있다. 구체적으로, 제1 금속층(521)과 제2 금속층(523)은 제2 댐부(DP2)의 상면(DP2a), 제2 댐부(DP2)의 제1 측면(DP2b) 및 제2 댐부(DP2)의 제2 측면(DP2c)을 완전히 덮을 수 있다.In addition, the metal layer 520 may completely overlap the upper surface DP2a of the second dam part DP2, the first side surface DP2b of the second dam part DP2, and the second side surface DP2c of the second dam part DP2. can Specifically, the first metal layer 521 and the second metal layer 523 are formed on the upper surface DP2a of the second dam part DP2, the first side surface DP2b of the second dam part DP2, and the second dam part DP2. It may completely overlap the second side surface DP2c. Alternatively, the metal layer 520 may completely cover the upper surface DP2a of the second dam part DP2, the first side surface DP2b of the second dam part DP2, and the second side surface DP2c of the second dam part DP2. have. Specifically, the first metal layer 521 and the second metal layer 523 are formed on the upper surface DP2a of the second dam part DP2, the first side surface DP2b of the second dam part DP2, and the second dam part DP2. The second side surface DP2c may be completely covered.

즉, 금속층(520)은 제2 댐부(DP2)의 상면(DP2a) 상에 위치한 개구(521OP, 523OP)를 포함하지 않을 수 있다. 금속층(520)은 일체로 구비되되, 제1 댐부(DP1)의 상면(DP1a), 제1 댐부(DP1)의 제2 측면(DP1c), 제2 댐부(DP2)의 상면(DP2a), 제2 댐부(DP2)의 제1 측면(DP2b) 및 제2 댐부(DP2)의 제2 측면(DP2c)과 완전히 중첩될 수 있다.That is, the metal layer 520 may not include the openings 521OP and 523OP located on the upper surface DP2a of the second dam part DP2 . The metal layer 520 is provided integrally, the upper surface DP1a of the first dam portion DP1, the second side surface DP1c of the first dam portion DP1, the upper surface DP2a of the second dam portion DP2, the second The first side surface DP2b of the dam portion DP2 and the second side surface DP2c of the second dam portion DP2 may completely overlap.

즉, 제1 금속층(521)은 일체로 구비되되, 일체로 구비된 제1 금속층(521)은 제1 댐부(DP1)의 상면(DP1a), 제1 댐부(DP1)의 제2 측면(DP1c), 제2 댐부(DP2)의 상면(DP2a), 제2 댐부(DP2)의 제1 측면(DP2b) 및 제2 댐부(DP2)의 제2 측면(DP2c)과 완전히 중첩될 수 있다. 또한, 제2 금속층(523)은 일체로 구비되되, 일체로 구비된 제2 금속층(523)은 제1 댐부(DP1)의 상면(DP1a), 제1 댐부(DP1)의 제2 측면(DP1c), 제2 댐부(DP2)의 상면(DP2a), 제2 댐부(DP2)의 제1 측면(DP2b) 및 제2 댐부(DP2)의 제2 측면(DP2c)과 완전히 중첩될 수 있다.That is, the first metal layer 521 is integrally provided, and the integrally provided first metal layer 521 includes the upper surface DP1a of the first dam part DP1 and the second side surface DP1c of the first dam part DP1. , may completely overlap the upper surface DP2a of the second dam part DP2 , the first side surface DP2b of the second dam part DP2 , and the second side surface DP2c of the second dam part DP2 . In addition, the second metal layer 523 is integrally provided, and the integrally provided second metal layer 523 includes the upper surface DP1a of the first dam part DP1 and the second side surface DP1c of the first dam part DP1. , may completely overlap the upper surface DP2a of the second dam part DP2 , the first side surface DP2b of the second dam part DP2 , and the second side surface DP2c of the second dam part DP2 .

일 실시예에서, 도 14b에 도시된 바와 같이, 금속층(520)은 제2 터치절연층(420) 상에만 배치될 수 있다. 또한, 일 실시예에서, 도 14c에 도시된 바와 같이, 금속층(520)은 제3 터치절연층(440) 상에만 배치될 수 있다.In an embodiment, as shown in FIG. 14B , the metal layer 520 may be disposed only on the second touch insulating layer 420 . Also, in one embodiment, as shown in FIG. 14C , the metal layer 520 may be disposed only on the third touch insulating layer 440 .

도 15a 내지 도 15c는 표시 패널의 일부를 개략적으로 나타낸 단면도들이다. 도 15a 내지 도 15c의 실시예들은 금속층(520)이 제1 댐부(DP1)와 중첩되지 않는다는 점에서 도 13a 내지 도 13c의 실시예들과 차이가 있다. 도 15a 내지 도 15c에 있어서, 도 13a 내지 도 13c와 동일한 참조 부호는 동일부재를 의미하는 바, 중복된 설명은 생략하기로 한다.15A to 15C are cross-sectional views schematically illustrating a portion of a display panel. The embodiments of FIGS. 15A to 15C are different from the embodiments of FIGS. 13A to 13C in that the metal layer 520 does not overlap the first dam portion DP1. In FIGS. 15A to 15C , the same reference numerals as those of FIGS. 13A to 13C mean the same member, and thus a redundant description will be omitted.

도 15a 내지 도 15c를 참조하면, 금속층(520)은 제2 터치절연층(420) 및/또는 제3 터치절연층(440) 상에 배치될 수 있다. 또는, 금속층(520)은 제1 금속층(521)과 제2 금속층(523)을 포함할 수 있고, 제1 금속층(521)은 제2 터치절연층(420) 상에 배치될 수 있고, 제2 금속층(523)은 제3 터치절연층(440) 상에 배치될 수 있다.15A to 15C , the metal layer 520 may be disposed on the second touch insulating layer 420 and/or the third touch insulating layer 440 . Alternatively, the metal layer 520 may include a first metal layer 521 and a second metal layer 523 , and the first metal layer 521 may be disposed on the second touch insulating layer 420 , and the second The metal layer 523 may be disposed on the third touch insulating layer 440 .

일 실시예에서, 금속층(520)은 제1 댐부(DP1)와 중첩되지 않을 수 있고 제2 댐부(DP2)와 중첩될 수 있다. 즉, 금속층(520)은 제1 댐부(DP1) 상에는 배치되지 않고, 제2 댐부(DP2) 상에만 배치될 수 있다. 또는, 금속층(520)은 제1 댐부(DP1)는 덮지 않고 제2 댐부(DP2)를 덮을 수 있다.In an embodiment, the metal layer 520 may not overlap the first dam portion DP1 and may overlap the second dam portion DP2 . That is, the metal layer 520 may not be disposed on the first dam part DP1 , but may be disposed only on the second dam part DP2 . Alternatively, the metal layer 520 may cover the second dam portion DP2 without covering the first dam portion DP1 .

구체적으로, 제1 금속층(521)과 제2 금속층(523)은 제2 댐부(DP2)와 적어도 일부 중첩될 수 있고, 제1 금속층(521)과 제2 금속층(523)은 제1 댐부(DP1)와는 중첩되지 않을 수 있다. 예컨대, 제1 금속층(521)과 제2 금속층(523)은 제2 댐부(DP2)의 상면(DP2a)과 적어도 일부 중첩될 수 있고, 제2 댐부(DP2)의 제1 측면(DP2b)과 적어도 일부 중첩될 수 있으며, 제2 댐부(DP2)의 제2 측면(DP2c)과 적어도 일부 중첩될 수 있다. 또한, 제1 금속층(521)과 제2 금속층(523)은 각각 제2 댐부(DP2)의 상면(DP2a)과 중첩되는 개구(521OP, 523OP)를 포함할 수 있다.In detail, the first metal layer 521 and the second metal layer 523 may at least partially overlap the second dam part DP2 , and the first metal layer 521 and the second metal layer 523 may overlap the first dam part DP1 . ) may not overlap. For example, the first metal layer 521 and the second metal layer 523 may at least partially overlap the upper surface DP2a of the second dam part DP2, and at least partially overlap the first side surface DP2b of the second dam part DP2. It may partially overlap, and may at least partially overlap the second side surface DP2c of the second dam portion DP2. Also, the first metal layer 521 and the second metal layer 523 may include openings 521OP and 523OP that overlap the upper surface DP2a of the second dam part DP2, respectively.

일 실시예에서, 도 15b에 도시된 바와 같이, 금속층(520)은 제2 터치절연층(420) 상에만 배치될 수 있고, 금속층(520)의 적어도 일부는 중간영역(MA)에서 단절될 수 있다. 즉, 금속층(520)은 제2 댐부(DP2)와 중첩되는 개구(520OP)를 포함할 수 있다. 예컨대, 금속층(520)에 정의된 개구(520OP)는 제2 댐부(DP2)의 상면(DP2a)과 적어도 일부 중첩될 수 있다.In one embodiment, as shown in FIG. 15B , the metal layer 520 may be disposed only on the second touch insulating layer 420 , and at least a portion of the metal layer 520 may be cut off in the intermediate region MA. have. That is, the metal layer 520 may include an opening 520OP overlapping the second dam portion DP2 . For example, the opening 520OP defined in the metal layer 520 may at least partially overlap the upper surface DP2a of the second dam part DP2 .

일 실시예에서, 도 15c에 도시된 바와 같이, 금속층(520)은 제3 터치절연층(440) 상에만 배치될 수 있고, 금속층(520)의 적어도 일부는 중간영역(MA)에서 단절될 수 있다. 즉, 금속층(520)은 제2 댐부(DP2)와 중첩되는 개구(520OP)를 포함할 수 있다. 예컨대, 금속층(520)에 정의된 개구(520OP)는 제2 댐부(DP2)의 상면(DP2a)과 적어도 일부 중첩될 수 있다.In an embodiment, as shown in FIG. 15C , the metal layer 520 may be disposed only on the third touch insulating layer 440 , and at least a portion of the metal layer 520 may be cut off in the intermediate region MA. have. That is, the metal layer 520 may include an opening 520OP overlapping the second dam portion DP2 . For example, the opening 520OP defined in the metal layer 520 may at least partially overlap the upper surface DP2a of the second dam part DP2 .

도 16a 내지 도 16c는 표시 패널의 일부를 개략적으로 나타낸 단면도이다. 도 16a 내지 도 16c의 실시예들은 금속층(520)이 일체로 구비된다는 점에서 도 15a 내지 도 15c의 실시예들과 차이가 있다. 도 16a 내지 도 16c에 있어서, 도 15a 내지 도 15c와 동일한 참조 부호는 동일부재를 의미하는 바, 중복된 설명은 생략하기로 한다.16A to 16C are cross-sectional views schematically illustrating a portion of a display panel. The embodiments of FIGS. 16A to 16C are different from the embodiments of FIGS. 15A to 15C in that the metal layer 520 is integrally provided. In FIGS. 16A to 16C , the same reference numerals as those of FIGS. 15A to 15C mean the same member, and thus a redundant description will be omitted.

도 16a 내지 도 16c를 참조하면, 금속층(520)은 제2 터치절연층(420) 및/또는 제3 터치절연층(440) 상에 배치될 수 있다. 또는, 금속층(520)은 제1 금속층(521)과 제2 금속층(523)을 포함할 수 있고, 제1 금속층(521)은 제2 터치절연층(420) 상에 배치될 수 있고, 제2 금속층(523)은 제3 터치절연층(440) 상에 배치될 수 있다.16A to 16C , the metal layer 520 may be disposed on the second touch insulating layer 420 and/or the third touch insulating layer 440 . Alternatively, the metal layer 520 may include a first metal layer 521 and a second metal layer 523 , and the first metal layer 521 may be disposed on the second touch insulating layer 420 , and the second The metal layer 523 may be disposed on the third touch insulating layer 440 .

일 실시예에서, 금속층(520)은 제2 댐부(DP2)의 상면(DP1a), 제2 댐부(DP2)의 제1 측면(DP2b), 및 제2 댐부(DP2)의 제2 측면(DP2c)과 완전히 중첩될 수 있다. 즉, 금속층(520)은 일체로 구비되되, 제2 댐부(DP2)의 상면(DP1a), 제2 댐부(DP2)의 제1 측면(DP2b), 및 제2 댐부(DP2)의 제2 측면(DP2c)과 완전히 중첩될 수 있다. 또는, 금속층(520)은 제2 댐부(DP2)의 상면(DP1a), 제2 댐부(DP2)의 제1 측면(DP2b), 및 제2 댐부(DP2)의 제2 측면(DP2c)을 완전히 덮을 수 있다.In an exemplary embodiment, the metal layer 520 includes the upper surface DP1a of the second dam portion DP2, the first side surface DP2b of the second dam portion DP2, and the second side surface DP2c of the second dam portion DP2. can be completely overlapped with That is, the metal layer 520 is provided integrally, the upper surface DP1a of the second dam part DP2, the first side surface DP2b of the second dam part DP2, and the second side surface DP2 of the second dam part DP2. DP2c) can be completely overlapped. Alternatively, the metal layer 520 may completely cover the upper surface DP1a of the second dam part DP2, the first side surface DP2b of the second dam part DP2, and the second side surface DP2c of the second dam part DP2. can

구체적으로, 제1 금속층(521)은 일체로 구비되되, 일체로 구비된 제1 금속층(521)은 제2 댐부(DP2)의 상면(DP1a), 제2 댐부(DP2)의 제1 측면(DP2b), 및 제2 댐부(DP2)의 제2 측면(DP2c)과 완전히 중첩될 수 있다. 또한, 제2 금속층(523)은 일체로 구비되되, 일체로 구비된 제2 금속층(523)은 제2 댐부(DP2)의 상면(DP1a), 제2 댐부(DP2)의 제1 측면(DP2b), 및 제2 댐부(DP2)의 제2 측면(DP2c)과 완전히 중첩될 수 있다.Specifically, the first metal layer 521 is integrally provided, and the integrally provided first metal layer 521 includes the upper surface DP1a of the second dam part DP2 and the first side surface DP2b of the second dam part DP2. ) and the second side surface DP2c of the second dam part DP2 may be completely overlapped. In addition, the second metal layer 523 is provided integrally, and the integrally provided second metal layer 523 includes the upper surface DP1a of the second dam part DP2 and the first side surface DP2b of the second dam part DP2. , and may completely overlap the second side surface DP2c of the second dam part DP2.

일 실시예에서, 도 16b에 도시된 바와 같이, 금속층(520)은 제2 터치절연층(420) 상에만 배치될 수 있다. 또한, 일 실시예에서, 도 16c에 도시된 바와 같이, 금속층(520)은 제3 터치절연층(440) 상에만 배치될 수 있다.In an embodiment, as shown in FIG. 16B , the metal layer 520 may be disposed only on the second touch insulating layer 420 . Also, in one embodiment, as shown in FIG. 16C , the metal layer 520 may be disposed only on the third touch insulating layer 440 .

도 17a 내지 도 17c는 표시 패널의 일부를 개략적으로 나타낸 단면도들이다. 도 17a 내지 도 17c의 실시예들은 금속층(520)이 제2 댐부(DP2)의 제1 측면(DP2b)과 중첩되지 않는다는 점에서 도 13a 내지 도 13c의 실시예들과 차이가 있다. 도 17a 내지 도 17c에 있어서, 도 13a 내지 도 13c와 동일한 참조 부호는 동일부재를 의미하는 바, 중복된 설명은 생략하기로 한다.17A to 17C are cross-sectional views schematically illustrating a portion of a display panel. The embodiments of FIGS. 17A to 17C are different from the embodiments of FIGS. 13A to 13C in that the metal layer 520 does not overlap the first side surface DP2b of the second dam part DP2. In FIGS. 17A to 17C , the same reference numerals as those of FIGS. 13A to 13C mean the same member, and a duplicate description will be omitted.

도 17a 내지 도 17c를 참조하면, 금속층(520)은 제2 터치절연층(420) 및/또는 제3 터치절연층(440) 상에 배치될 수 있다. 또는, 금속층(520)은 제1 금속층(521)과 제2 금속층(523)을 포함할 수 있고, 제1 금속층(521)은 제2 터치절연층(420) 상에 배치될 수 있고, 제2 금속층(523)은 제3 터치절연층(440) 상에 배치될 수 있다.17A to 17C , the metal layer 520 may be disposed on the second touch insulating layer 420 and/or the third touch insulating layer 440 . Alternatively, the metal layer 520 may include a first metal layer 521 and a second metal layer 523 , and the first metal layer 521 may be disposed on the second touch insulating layer 420 , and the second The metal layer 523 may be disposed on the third touch insulating layer 440 .

일 실시예에서, 금속층(520)은 제1 댐부(DP1)의 상면(DP1a), 제1 댐부(DP1)의 제2 측면(DP1c), 제2 댐부(DP2)의 상면(DP2a), 및 제2 댐부(DP2)의 제2 측면(DP2c)과 적어도 일부 중첩되되, 제2 댐부(DP2)의 제1 측면(DP2b)과는 중첩되지 않을 수 있다. 또는, 금속층(520)은 제1 댐부(DP1)의 상면(DP1a), 제1 댐부(DP1)의 제2 측면(DP1c), 제2 댐부(DP2)의 상면(DP2a), 및 제2 댐부(DP2)의 제2 측면(DP2c)의 적어도 일부 덮을 수 있고, 제2 댐부(DP2)의 제1 측면(DP2b)은 덮지 않을 수 있다.In an embodiment, the metal layer 520 includes the upper surface DP1a of the first dam part DP1, the second side surface DP1c of the first dam part DP1, the upper surface DP2a of the second dam part DP2, and the second The second dam portion DP2 may at least partially overlap the second side surface DP2c, but may not overlap the first side surface DP2b of the second dam portion DP2. Alternatively, the metal layer 520 may include an upper surface DP1a of the first dam part DP1, a second side surface DP1c of the first dam part DP1, an upper surface DP2a of the second dam part DP2, and a second dam part DP1a. At least a portion of the second side surface DP2c of the DP2 may be covered, and the first side surface DP2b of the second dam portion DP2 may not be covered.

구체적으로, 제1 금속층(521)과 제2 금속층(523)은 제1 댐부(DP1)의 상면(DP1a), 제1 댐부(DP1)의 제2 측면(DP1c), 제2 댐부(DP2)의 상면(DP2a), 및 제2 댐부(DP2)의 제2 측면(DP2c)과 적어도 일부 중첩되되, 제2 댐부(DP2)의 제1 측면(DP2b)과는 중첩되지 않을 수 있다. 또는, 제1 금속층(521)과 제2 금속층(523)은 제1 댐부(DP1)의 상면(DP1a), 제1 댐부(DP1)의 제2 측면(DP1c), 제2 댐부(DP2)의 상면(DP2a), 및 제2 댐부(DP2)의 제2 측면(DP2c)의 적어도 일부를 덮되, 제2 댐부(DP2)의 제1 측면(DP2b)은 덮지 않을 수 있다.Specifically, the first metal layer 521 and the second metal layer 523 are formed on the upper surface DP1a of the first dam part DP1, the second side surface DP1c of the first dam part DP1, and the second dam part DP2. At least partially overlapping the upper surface DP2a and the second side surface DP2c of the second dam portion DP2, but may not overlap the first side surface DP2b of the second dam portion DP2. Alternatively, the first metal layer 521 and the second metal layer 523 may be formed on the top surface DP1a of the first dam part DP1 , the second side surface DP1c of the first dam part DP1 , and the top surface of the second dam part DP2 . At least a portion of the DP2a and the second side surface DP2c of the second dam unit DP2 may be covered, but the first side surface DP2b of the second dam unit DP2 may not be covered.

일 실시예에서, 제1 금속층(521)과 제2 금속층(523)은 각각 제2 댐부(DP2)의 상면(DP2a)의 적어도 일부 및 제2 댐부(DP2)의 제1 측면(DP2b)과 중첩되는 개구(521OP, 523OP)를 포함할 수 있다.In an embodiment, the first metal layer 521 and the second metal layer 523 overlap at least a portion of the upper surface DP2a of the second dam part DP2 and the first side surface DP2b of the second dam part DP2, respectively. and openings 521OP and 523OP.

일 실시예에서, 도 17b에 도시된 바와 같이, 금속층(520)은 제2 터치절연층(420) 상에만 배치될 수 있고, 금속층(520)의 적어도 일부는 중간영역(MA)에서 단절될 수 있다. 즉, 금속층(520)은 제2 댐부(DP2)와 중첩되는 개구(520OP)를 포함할 수 있다. 예컨대, 금속층(520)에 정의된 개구(520OP)는 제2 댐부(DP2)의 상면(DP2a) 및 제2 댐부(DP2)의 제1 측면(DP2b)과 적어도 일부 중첩될 수 있다.In one embodiment, as shown in FIG. 17B , the metal layer 520 may be disposed only on the second touch insulating layer 420 , and at least a portion of the metal layer 520 may be cut off in the intermediate region MA. have. That is, the metal layer 520 may include an opening 520OP overlapping the second dam portion DP2 . For example, the opening 520OP defined in the metal layer 520 may at least partially overlap the upper surface DP2a of the second dam part DP2 and the first side surface DP2b of the second dam part DP2.

일 실시예에서, 도 17c에 도시된 바와 같이, 금속층(520)은 제3 터치절연층(440) 상에만 배치될 수 있고, 금속층(520)의 적어도 일부는 중간영역(MA)에서 단절될 수 있다. 즉, 금속층(520)은 제2 댐부(DP2)와 중첩되는 개구(520OP)를 포함할 수 있다. 예컨대, 금속층(520)에 정의된 개구(520OP)는 제2 댐부(DP2)의 상면(DP2a) 및 제2 댐부(DP2)의 제1 측면(DP2b)과 적어도 일부 중첩될 수 있다.In one embodiment, as shown in FIG. 17C , the metal layer 520 may be disposed only on the third touch insulating layer 440 , and at least a portion of the metal layer 520 may be cut off in the intermediate region MA. have. That is, the metal layer 520 may include an opening 520OP overlapping the second dam portion DP2 . For example, the opening 520OP defined in the metal layer 520 may at least partially overlap the upper surface DP2a of the second dam part DP2 and the first side surface DP2b of the second dam part DP2.

도 18a 내지 도 18c는 표시 패널의 일부를 개략적으로 나타낸 단면도들이다. 도 18a 내지 도 18c의 실시예들은 금속층(520)이 제1 댐부(DP1)와 중첩되지 않는다는 점에서 도 17a 내지 도 17c의 실시예들과 차이가 있다. 도 18a 내지 도 18c에 있어서, 도 17a 내지 도 17c와 동일한 참조 부호는 동일부재를 의미하는 바, 중복된 설명은 생략하기로 한다.18A to 18C are cross-sectional views schematically illustrating a portion of a display panel. The embodiments of FIGS. 18A to 18C are different from the embodiments of FIGS. 17A to 17C in that the metal layer 520 does not overlap the first dam portion DP1. In FIGS. 18A to 18C , the same reference numerals as those of FIGS. 17A to 17C mean the same member, and a duplicate description will be omitted.

도 18a 내지 도 18c을 참조하면, 금속층(520)은 제2 터치절연층(420) 및/또는 제3 터치절연층(440) 상에 배치될 수 있다. 또는, 금속층(520)은 제1 금속층(521)과 제2 금속층(523)을 포함할 수 있고, 제1 금속층(521)은 제2 터치절연층(420) 상에 배치될 수 있고, 제2 금속층(523)은 제3 터치절연층(440) 상에 배치될 수 있다.18A to 18C , the metal layer 520 may be disposed on the second touch insulating layer 420 and/or the third touch insulating layer 440 . Alternatively, the metal layer 520 may include a first metal layer 521 and a second metal layer 523 , and the first metal layer 521 may be disposed on the second touch insulating layer 420 , and the second The metal layer 523 may be disposed on the third touch insulating layer 440 .

일 실시예에서, 금속층(520)은 제1 댐부(DP1)와 비중첩될 수 있고, 제2 댐부(DP2)와 중첩될 수 있다. 즉, 금속층(520)은 제1 댐부(DP1) 상에는 배치되지 않고, 제2 댐부(DP2) 상에만 배치될 수 있다. 또는, 금속층(520)은 제1 댐부(DP1)를 덮지 않고, 제2 댐부(DP2)를 덮을 수 있다.In an embodiment, the metal layer 520 may not overlap the first dam portion DP1 and may overlap the second dam portion DP2 . That is, the metal layer 520 may not be disposed on the first dam part DP1 , but may be disposed only on the second dam part DP2 . Alternatively, the metal layer 520 may cover the second dam portion DP2 without covering the first dam portion DP1 .

구체적으로, 제1 금속층(521)과 제2 금속층(523)은 제2 댐부(DP2)와 적어도 일부 중첩될 수 있고, 제1 금속층(521)과 제2 금속층(523)은 제1 댐부(DP1)와는 중첩되지 않을 수 있다. 예컨대, 제1 금속층(521)과 제2 금속층(523)은 제2 댐부(DP2)의 상면(DP2a)과 적어도 일부 중첩될 수 있고, 제2 댐부(DP2)의 제2 측면(DP2c)과 적어도 일부 중첩될 수 있다. 또한, 제1 금속층(521)과 제2 금속층(523)은 각각 제2 댐부(DP2)의 상면(DP2a)의 적어도 일부 및 제2 댐부(DP2)의 제1 측면(DP2b)과 중첩되는 개구(521OP, 523OP)를 포함할 수 있다.In detail, the first metal layer 521 and the second metal layer 523 may at least partially overlap the second dam part DP2 , and the first metal layer 521 and the second metal layer 523 may overlap the first dam part DP1 . ) may not overlap. For example, the first metal layer 521 and the second metal layer 523 may at least partially overlap the upper surface DP2a of the second dam part DP2, and at least partially overlap the second side surface DP2c of the second dam part DP2. Some may overlap. In addition, the first metal layer 521 and the second metal layer 523 have openings overlapping with at least a portion of the upper surface DP2a of the second dam portion DP2 and the first side surface DP2b of the second dam portion DP2, respectively. 521OP, 523OP).

일 실시예에서, 도 18b에 도시된 바와 같이, 금속층(520)은 제2 터치절연층(420) 상에만 배치될 수 있고, 금속층(520)의 적어도 일부는 중간영역(MA)에서 단절될 수 있다. 즉, 금속층(520)은 제2 댐부(DP2)와 중첩되는 개구(520OP)를 포함할 수 있다. 예컨대, 금속층(520)에 정의된 개구(520OP)는 제2 댐부(DP2)의 상면(DP2a) 및 제2 댐부(DP2)의 제1 측면(DP2b)과 적어도 일부 중첩될 수 있다.In an embodiment, as shown in FIG. 18B , the metal layer 520 may be disposed only on the second touch insulating layer 420 , and at least a portion of the metal layer 520 may be cut off in the intermediate region MA. have. That is, the metal layer 520 may include an opening 520OP overlapping the second dam portion DP2 . For example, the opening 520OP defined in the metal layer 520 may at least partially overlap the upper surface DP2a of the second dam part DP2 and the first side surface DP2b of the second dam part DP2.

일 실시예에서, 도 18c에 도시된 바와 같이, 금속층(520)은 제3 터치절연층(440) 상에만 배치될 수 있고, 금속층(520)의 적어도 일부는 중간영역(MA)에서 단절될 수 있다. 즉, 금속층(520)은 제2 댐부(DP2)와 중첩되는 개구(520OP)를 포함할 수 있다. 예컨대, 금속층(520)에 정의된 개구(520OP)는 제2 댐부(DP2)의 상면(DP2a) 및 제2 댐부(DP2)의 제1 측면(DP2b)과 적어도 일부 중첩될 수 있다.In an embodiment, as shown in FIG. 18C , the metal layer 520 may be disposed only on the third touch insulating layer 440 , and at least a portion of the metal layer 520 may be cut off in the intermediate region MA. have. That is, the metal layer 520 may include an opening 520OP overlapping the second dam portion DP2 . For example, the opening 520OP defined in the metal layer 520 may at least partially overlap the upper surface DP2a of the second dam part DP2 and the first side surface DP2b of the second dam part DP2.

도 19a 내지 도 19c는 표시 패널의 일부를 개략적으로 나타낸 단면도들이다. 도 19a 내지 도 19c의 실시예들은 금속층(520)이 제2 댐부(DP2)의 제1 측면(DP2b)과 중첩되고, 제2 댐부(DP2)의 제2 측면(DP2c)과는 중첩되지 않는다는 점에서 도 18a 내지 도 18c의 실시예들과 차이가 있다. 도 19a 내지 도 19c에 있어서, 도 18a 내지 도 18c와 동일한 참조 부호는 동일부재를 의미하는 바, 중복된 설명은 생략하기로 한다.19A to 19C are cross-sectional views schematically illustrating a portion of a display panel. 19A to 19C show that the metal layer 520 overlaps the first side surface DP2b of the second dam unit DP2 and does not overlap the second side surface DP2c of the second dam unit DP2. is different from the embodiments of FIGS. 18A to 18C . In FIGS. 19A to 19C , the same reference numerals as those of FIGS. 18A to 18C mean the same member, and a duplicate description will be omitted.

도 19a 내지 도 19c를 참조하면, 금속층(520)은 제2 터치절연층(420) 및/또는 제3 터치절연층(440) 상에 배치될 수 있다. 또는, 금속층(520)은 제1 금속층(521)과 제2 금속층(523)을 포함할 수 있고, 제1 금속층(521)은 제2 터치절연층(420) 상에 배치될 수 있고, 제2 금속층(523)은 제3 터치절연층(440) 상에 배치될 수 있다.19A to 19C , the metal layer 520 may be disposed on the second touch insulating layer 420 and/or the third touch insulating layer 440 . Alternatively, the metal layer 520 may include a first metal layer 521 and a second metal layer 523 , and the first metal layer 521 may be disposed on the second touch insulating layer 420 , and the second The metal layer 523 may be disposed on the third touch insulating layer 440 .

일 실시예에서, 금속층(520)은 제2 댐부(DP2)의 제1 측면(DP2b)과 중첩될 수 있고, 제2 댐부(DP2)의 제2 측면(DP2c)과는 중첩되지 않을 수 있다. 또는, 금속층(520)은 제2 댐부(DP2)의 제1 측면(DP2b)의 적어도 일부를 덮을 수 있고 제2 댐부(DP2)의 제2 측면(DP2c)은 덮지 않을 수 있다.In an embodiment, the metal layer 520 may overlap the first side surface DP2b of the second dam unit DP2 and may not overlap the second side surface DP2c of the second dam unit DP2. Alternatively, the metal layer 520 may cover at least a portion of the first side surface DP2b of the second dam portion DP2 and may not cover the second side surface DP2c of the second dam portion DP2 .

구체적으로, 제1 금속층(521)과 제2 금속층(523)은 제2 댐부(DP2)의 상면(DP2a)과 적어도 일부 중첩될 수 있고, 제2 댐부(DP2)의 제1 측면(DP2b)과 적어도 일부 중첩될 수 있다. 또한, 제1 금속층(521)과 제2 금속층(523)은 각각 제2 댐부(DP2)의 상면(DP2a)의 적어도 일부 및 제2 댐부(DP2)의 제2 측면(DP2c)과 중첩되는 개구(521OP, 523OP)를 포함할 수 있다.Specifically, the first metal layer 521 and the second metal layer 523 may at least partially overlap the upper surface DP2a of the second dam portion DP2, and may overlap the first side surface DP2b of the second dam portion DP2 and At least some overlap. In addition, the first metal layer 521 and the second metal layer 523 have openings overlapping with at least a portion of the upper surface DP2a of the second dam portion DP2 and the second side surface DP2c of the second dam portion DP2, respectively. 521OP, 523OP).

일 실시예에서, 도 19b에 도시된 바와 같이, 금속층(520)은 제2 터치절연층(420) 상에만 배치될 수 있고, 금속층(520)의 적어도 일부는 중간영역(MA)에서 단절될 수 있다. 즉, 금속층(520)은 제2 댐부(DP2)와 중첩되는 개구(520OP)를 포함할 수 있다. 예컨대, 금속층(520)에 정의된 개구(520OP)는 제2 댐부(DP2)의 상면(DP2a) 및 제2 댐부(DP2)의 제2 측면(DP2c)과 적어도 일부 중첩될 수 있다.In an embodiment, as shown in FIG. 19B , the metal layer 520 may be disposed only on the second touch insulating layer 420 , and at least a portion of the metal layer 520 may be cut off in the intermediate region MA. have. That is, the metal layer 520 may include an opening 520OP overlapping the second dam portion DP2 . For example, the opening 520OP defined in the metal layer 520 may at least partially overlap the upper surface DP2a of the second dam portion DP2 and the second side surface DP2c of the second dam portion DP2 .

일 실시예에서, 도 19c에 도시된 바와 같이, 금속층(520)은 제3 터치절연층(440) 상에만 배치될 수 있고, 금속층(520)의 적어도 일부는 중간영역(MA)에서 단절될 수 있다. 즉, 금속층(520)은 제2 댐부(DP2)와 중첩되는 개구(520OP)를 포함할 수 있다. 예컨대, 금속층(520)에 정의된 개구(520OP)는 제2 댐부(DP2)의 상면(DP2a) 및 제2 댐부(DP2)의 제2 측면(DP2c)과 적어도 일부 중첩될 수 있다.In an embodiment, as shown in FIG. 19C , the metal layer 520 may be disposed only on the third touch insulating layer 440 , and at least a portion of the metal layer 520 may be cut off in the intermediate region MA. have. That is, the metal layer 520 may include an opening 520OP overlapping the second dam portion DP2 . For example, the opening 520OP defined in the metal layer 520 may at least partially overlap the upper surface DP2a of the second dam portion DP2 and the second side surface DP2c of the second dam portion DP2 .

도 20은 일 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 단면도이다. 도 20의 실시예는 제1 금속층이 제1 댐부와 적어도 일부 중첩되고, 제2 금속층이 제2 댐부와 적어도 일부 중첩된다는 점에서 도 13a의 실시예와 차이가 있다. 도 20에 있어서 도 13a와 동일한 참조 부호는 동일부재를 의미하는 바, 중복된 설명은 생략하기로 한다.20 is a cross-sectional view schematically illustrating a portion of a display panel according to an exemplary embodiment. The embodiment of FIG. 20 is different from the embodiment of FIG. 13A in that the first metal layer at least partially overlaps the first dam portion and the second metal layer at least partially overlaps the second dam portion. In FIG. 20 , the same reference numerals as those of FIG. 13A mean the same members, and a duplicate description will be omitted.

도 20을 참조하면, 중간영역(MA) 상에는 금속층(520)이 배치될 수 있다. 일 실시예에서, 금속층(520)은 제1 댐부(DP1) 및 제2 댐부(DP2) 중 적어도 하나와 중첩될 수 있다.Referring to FIG. 20 , a metal layer 520 may be disposed on the intermediate region MA. In an embodiment, the metal layer 520 may overlap at least one of the first dam part DP1 and the second dam part DP2 .

금속층(520)은 제2 터치절연층(420) 및/또는 제3 터치절연층(440) 상에 배치될 수 있다. 예컨대, 금속층(520)은 제1 금속층(521)과 제2 금속층(523)을 포함할 수 있고, 제1 금속층(521)은 제2 터치절연층(420) 상에 배치될 수 있고, 제2 금속층(523)은 제3 터치절연층(440) 상에 배치될 수 있다.The metal layer 520 may be disposed on the second touch insulating layer 420 and/or the third touch insulating layer 440 . For example, the metal layer 520 may include a first metal layer 521 and a second metal layer 523 , and the first metal layer 521 may be disposed on the second touch insulating layer 420 , and the second The metal layer 523 may be disposed on the third touch insulating layer 440 .

일 실시예에서, 제1 금속층(521)은 제1 댐부(DP1)와 적어도 일부 중첩될 수 있고, 제2 금속층(523)은 제2 댐부(DP2)와 적어도 일부 중첩될 수 있다. 구체적으로, 제1 금속층(521)은 제1 댐부(DP1)의 상면(DP1a) 및 제1 댐부(DP1)의 제2 측면(DP1c)과 적어도 일부 중첩될 수 있고, 제2 금속층(523)은 제2 댐부(DP2)의 상면(DP2a), 제2 댐부(DP2)의 제1 측면(DP2b) 및 제2 댐부(DP2)의 제2 측면(DP2c)과 적어도 일부 중첩될 수 있다.In an embodiment, the first metal layer 521 may at least partially overlap the first dam portion DP1 , and the second metal layer 523 may at least partially overlap the second dam portion DP2 . Specifically, the first metal layer 521 may at least partially overlap the top surface DP1a of the first dam part DP1 and the second side surface DP1c of the first dam part DP1, and the second metal layer 523 may The upper surface DP2a of the second dam part DP2, the first side surface DP2b of the second dam part DP2, and the second side surface DP2c of the second dam part DP2 may at least partially overlap.

일 실시예에서, 제2 금속층(523)은 중간영역(MA)에서 단절될 수 있다. 즉, 제2 금속층(523)은 제2 댐부(DP2)와 중첩되는 개구(523OP)를 포함할 수 있다. 예컨대, 제2 금속층(523)에 정의된 개구(523OP)는 제2 댐부(DP2)의 상면(DP2a)과 적어도 일부 중첩될 수 있다.In an embodiment, the second metal layer 523 may be disconnected from the intermediate region MA. That is, the second metal layer 523 may include an opening 523OP overlapping the second dam portion DP2 . For example, the opening 523OP defined in the second metal layer 523 may at least partially overlap the upper surface DP2a of the second dam part DP2.

도 21은 일 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 단면도이다. 도 21의 실시예는 제1 금속층이 제2 댐부와 적어도 일부 중첩되고, 제2 금속층이 제1 댐부와 적어도 일부 중첩된다는 점에서 도 13a의 실시예와 차이가 있다. 도 21에 있어서 도 13a와 동일한 참조 부호는 동일부재를 의미하는 바, 중복된 설명은 생략하기로 한다.21 is a cross-sectional view schematically illustrating a portion of a display panel according to an exemplary embodiment. The embodiment of FIG. 21 is different from the embodiment of FIG. 13A in that the first metal layer at least partially overlaps the second dam portion and the second metal layer at least partially overlaps the first dam portion. In FIG. 21 , the same reference numerals as those of FIG. 13A mean the same members, and a redundant description will be omitted.

도 21을 참조하면, 중간영역(MA) 상에는 금속층(520)이 배치될 수 있다. 일 실시예에서, 금속층(520)은 제1 댐부(DP1) 및 제2 댐부(DP2) 중 적어도 하나와 중첩될 수 있다.Referring to FIG. 21 , a metal layer 520 may be disposed on the intermediate area MA. In an embodiment, the metal layer 520 may overlap at least one of the first dam part DP1 and the second dam part DP2 .

금속층(520)은 제2 터치절연층(420) 및/또는 제3 터치절연층(440) 상에 배치될 수 있다. 예컨대, 금속층(520)은 제1 금속층(521)과 제2 금속층(523)을 포함할 수 있고, 제1 금속층(521)은 제2 터치절연층(420) 상에 배치될 수 있고, 제2 금속층(523)은 제3 터치절연층(440) 상에 배치될 수 있다.The metal layer 520 may be disposed on the second touch insulating layer 420 and/or the third touch insulating layer 440 . For example, the metal layer 520 may include a first metal layer 521 and a second metal layer 523 , and the first metal layer 521 may be disposed on the second touch insulating layer 420 , and the second The metal layer 523 may be disposed on the third touch insulating layer 440 .

일 실시예에서, 제1 금속층(521)은 제2 댐부(DP2)와 적어도 일부 중첩될 수 있고, 제2 금속층(523)은 제1 댐부(DP1)와 적어도 일부 중첩될 수 있다. 구체적으로, 제1 금속층(521)은 제2 댐부(DP2)의 상면(DP2a), 제2 댐부(DP2)의 제1 측면(DP2b) 및 제2 댐부(DP2)의 제2 측면(DP2c)과 적어도 일부 중첩될 수 있고, 제2 금속층(523)은 제1 댐부(DP1)의 상면(DP1a) 및 제1 댐부(DP1)의 제2 측면(DP1c)과 적어도 일부 중첩될 수 있다.In an embodiment, the first metal layer 521 may at least partially overlap the second dam portion DP2 , and the second metal layer 523 may at least partially overlap the first dam portion DP1 . Specifically, the first metal layer 521 includes the upper surface DP2a of the second dam part DP2, the first side surface DP2b of the second dam part DP2, and the second side surface DP2c of the second dam part DP2. At least a portion of the second metal layer 523 may overlap the upper surface DP1a of the first dam portion DP1 and the second side surface DP1c of the first dam portion DP1 at least partially.

일 실시예에서, 제1 금속층(521)은 중간영역(MA)에서 단절될 수 있다. 즉, 제1 금속층(521)은 제2 댐부(DP2)와 중첩되는 개구(521OP)를 포함할 수 있다. 예컨대, 제1 금속층(521)에 정의된 개구(521OP)는 제2 댐부(DP2)의 상면(DP2a)과 적어도 일부 중첩될 수 있다.In an embodiment, the first metal layer 521 may be disconnected from the intermediate region MA. That is, the first metal layer 521 may include an opening 521OP overlapping the second dam portion DP2 . For example, the opening 521OP defined in the first metal layer 521 may at least partially overlap the upper surface DP2a of the second dam portion DP2.

개구영역(OA) 부근의 산소 또는 수분이 표시영역(DA)의 발광다이오드로 침투(또는, 확산)되는 것을 방지하기 위해 기판(100) 또는 유기절연층(OIL) 내에 그루브를 형성하는 경우, 그루브를 채우기 위한 유기절연층이 필요할 수 있고, 이때, 그루브를 채우기 위한 공정은 제1 터치절연층(410)과 제2 터치절연층(420)을 형성하는 공정 사이에 수행될 수 있다.When a groove is formed in the substrate 100 or the organic insulating layer OIL to prevent oxygen or moisture near the opening area OA from penetrating (or diffusing) into the light emitting diode of the display area DA, the groove An organic insulating layer may be required to fill the . In this case, the process for filling the groove may be performed between the process of forming the first touch insulating layer 410 and the second touch insulating layer 420 .

일 실시예에 따른 표시 패널(10)은 기판(100) 또는 유기절연층(OIL) 내에 그루브가 없는 구조를 가짐으로써, 그루브를 채우기 위한 공정이 수행되지 않아도 되므로 표시 패널의 제조 공정이 단순화될 수 있다. 또한, 제2 도전층(450) 상에 형성된 평탄화층(460)을 이용하여 표시영역(DA)과 중간영역(MA)의 단차를 최소화할 수 있다.Since the display panel 10 according to an exemplary embodiment has a structure in which there is no groove in the substrate 100 or the organic insulating layer OIL, a process for filling the groove is not required, so that the manufacturing process of the display panel can be simplified. have. Also, a step difference between the display area DA and the intermediate area MA may be minimized by using the planarization layer 460 formed on the second conductive layer 450 .

도 22a 내지 도 22c는 표시 패널의 일부를 개략적으로 나타낸 단면도들이다. 도 22a 내지 도 22c에 있어서, 도 14a 내지 도 14c와 동일한 참조 부호는 동일부재를 의미하는 바, 중복된 설명은 생략하기로 한다.22A to 22C are cross-sectional views schematically illustrating a portion of a display panel. In FIGS. 22A to 22C , the same reference numerals as those of FIGS. 14A to 14C mean the same member, and a duplicate description will be omitted.

도 22a 내지 도 22c를 참조하면, 금속층(520)은 제2 터치절연층(420) 및/또는 제3 터치절연층(440) 상에 배치될 수 있다. 금속층(520)은 제1 금속층(521)과 제2 금속층(523)을 포함할 수 있다. 제1 금속층(521)은 제2 터치절연층(420) 상에 배치될 수 있고, 제2 금속층(523)은 제3 터치절연층(440) 상에 배치될 수 있다.22A to 22C , the metal layer 520 may be disposed on the second touch insulating layer 420 and/or the third touch insulating layer 440 . The metal layer 520 may include a first metal layer 521 and a second metal layer 523 . The first metal layer 521 may be disposed on the second touch insulating layer 420 , and the second metal layer 523 may be disposed on the third touch insulating layer 440 .

일 실시예에서, 금속층(520)은 제1 댐부(DP1)의 상면(DP1a), 제1 댐부(DP1)의 제1 측면(DP1b), 및 제1 댐부(DP1)의 제2 측면(DP1c)과 중첩(또는, 완전히 중첩)될 수 있다. 구체적으로, 제1 금속층(521)과 제2 금속층(523) 각각은 제1 댐부(DP1)의 상면(DP1a), 제1 댐부(DP1)의 제1 측면(DP1b), 및 제1 댐부(DP1)의 제2 측면(DP1c)과 중첩(또는, 완전히 중첩)될 수 있다.In an exemplary embodiment, the metal layer 520 includes a top surface DP1a of the first dam part DP1, a first side surface DP1b of the first dam part DP1, and a second side surface DP1c of the first dam part DP1. may overlap (or completely overlap) with Specifically, each of the first metal layer 521 and the second metal layer 523 includes the upper surface DP1a of the first dam part DP1 , the first side surface DP1b of the first dam part DP1 , and the first dam part DP1 . ) may overlap (or completely overlap) the second side surface DP1c.

다른 표현으로, 금속층(520)은 제1 댐부(DP1)의 상면(DP1a), 제1 댐부(DP1)의 제1 측면(DP1b), 및 제1 댐부(DP1)의 제2 측면(DP1c)을 덮을(또는, 완전히 덮을) 수 있다. 구체적으로, 제1 금속층(521)과 제2 금속층(523) 각각은 제1 댐부(DP1)의 상면(DP1a), 제1 댐부(DP1)의 제1 측면(DP1b), 및 제1 댐부(DP1)의 제2 측면(DP1c)을 덮을(또는, 완전히 덮을) 수 있다.In other words, the metal layer 520 forms the upper surface DP1a of the first dam part DP1, the first side surface DP1b of the first dam part DP1, and the second side surface DP1c of the first dam part DP1. It can be covered (or completely covered). Specifically, each of the first metal layer 521 and the second metal layer 523 includes the upper surface DP1a of the first dam part DP1 , the first side surface DP1b of the first dam part DP1 , and the first dam part DP1 . ) may cover (or completely cover) the second side surface DP1c.

또한, 금속층(520)은 제2 댐부(DP2)의 상면(DP2a), 제2 댐부(DP2)의 제1 측면(DP2b), 및 제2 댐부(DP2)의 제2 측면(DP2c)과 중첩(또는, 완전히 중첩)될 수 있다. 구체적으로, 제1 금속층(521)과 제2 금속층(523) 각각은 제2 댐부(DP2)의 상면(DP2a), 제2 댐부(DP2)의 제1 측면(DP2b), 및 제2 댐부(DP2)의 제2 측면(DP2c)과 중첩(또는, 완전히 중첩)될 수 있다.In addition, the metal layer 520 overlaps with the upper surface DP2a of the second dam part DP2, the first side surface DP2b of the second dam part DP2, and the second side surface DP2c of the second dam part DP2. or completely overlapping). Specifically, each of the first metal layer 521 and the second metal layer 523 includes the upper surface DP2a of the second dam part DP2 , the first side surface DP2b of the second dam part DP2 , and the second dam part DP2 . ) may overlap (or completely overlap) the second side surface DP2c.

다른 표현으로, 금속층(520)은 제2 댐부(DP2)의 상면(DP2a), 제2 댐부(DP2)의 제1 측면(DP2b), 및 제2 댐부(DP2)의 제2 측면(DP2c)을 덮을(또는, 완전히 덮을) 수 있다. 구체적으로, 제1 금속층(521)과 제2 금속층(523) 각각은 제2 댐부(DP2)의 상면(DP2a), 제2 댐부(DP2)의 제1 측면(DP2b), 및 제2 댐부(DP2)의 제2 측면(DP2c)을 덮을(또는, 완전히 덮을) 수 있다.In other words, the metal layer 520 forms the upper surface DP2a of the second dam part DP2, the first side surface DP2b of the second dam part DP2, and the second side surface DP2c of the second dam part DP2. It can be covered (or completely covered). Specifically, each of the first metal layer 521 and the second metal layer 523 includes the upper surface DP2a of the second dam part DP2 , the first side surface DP2b of the second dam part DP2 , and the second dam part DP2 . ) may cover (or completely cover) the second side surface DP2c.

즉, 금속층(520)은 일체로 구비되어 제1 댐부(DP1) 및 제2 댐부(DP2)와 중첩(또는, 완전히 중첩)될 수 있다. 예컨대, 금속층(520)은 일체로 구비되어 제1 댐부(DP1)의 상면(DP1a), 제1 댐부(DP1)의 제1 측면(DP1b), 제1 댐부(DP1)의 제2 측면(DP1c), 제2 댐부(DP2)의 상면(DP2a), 제2 댐부(DP2)의 제1 측면(DP2b) 및 제2 댐부(DP2)의 제2 측면(DP2c)과 중첩(또는, 완전히 중첩)될 수 있다. 구체적으로, 제1 금속층(521)과 제2 금속층(523) 각각은 일체로 구비되어 제1 댐부(DP1)의 상면(DP1a), 제1 댐부(DP1)의 제1 측면(DP1b), 제1 댐부(DP1)의 제2 측면(DP1c), 제2 댐부(DP2)의 상면(DP2a), 제2 댐부(DP2)의 제1 측면(DP2b) 및 제2 댐부(DP2)의 제2 측면(DP2c)과 중첩(또는, 완전히 중첩)될 수 있다.That is, the metal layer 520 may be integrally provided to overlap (or completely overlap) the first dam part DP1 and the second dam part DP2 . For example, the metal layer 520 is provided integrally to the upper surface DP1a of the first dam part DP1, the first side surface DP1b of the first dam part DP1, and the second side surface DP1c of the first dam part DP1. , may overlap (or completely overlap) the upper surface DP2a of the second dam portion DP2, the first side surface DP2b of the second dam portion DP2, and the second side surface DP2c of the second dam portion DP2 have. Specifically, each of the first metal layer 521 and the second metal layer 523 is provided integrally to the upper surface DP1a of the first dam part DP1, the first side surface DP1b of the first dam part DP1, and the first The second side surface DP1c of the dam part DP1, the upper surface DP2a of the second dam part DP2, the first side surface DP2b of the second dam part DP2, and the second side surface DP2c of the second dam part DP2 ) and (or completely overlapping).

다른 표현으로, 금속층(520)은 일체로 구비되어 제1 댐부(DP1) 및 제2 댐부(DP2)를 덮을(또는, 완전히 덮을) 수 있다. 예컨대, 금속층(520)은 일체로 구비되어 제1 댐부(DP1)의 상면(DP1a), 제1 댐부(DP1)의 제1 측면(DP1b), 제1 댐부(DP1)의 제2 측면(DP1c), 제2 댐부(DP2)의 상면(DP2a), 제2 댐부(DP2)의 제1 측면(DP2b) 및 제2 댐부(DP2)의 제2 측면(DP2c)을 덮을(또는, 완전히 덮을) 수 있다. 구체적으로, 제1 금속층(521)과 제2 금속층(523) 각각은 일체로 구비되어 제1 댐부(DP1)의 상면(DP1a), 제1 댐부(DP1)의 제1 측면(DP1b), 제1 댐부(DP1)의 제2 측면(DP1c), 제2 댐부(DP2)의 상면(DP2a), 제2 댐부(DP2)의 제1 측면(DP2b) 및 제2 댐부(DP2)의 제2 측면(DP2c)을 덮을(또는, 완전히 덮을) 수 있다.In other words, the metal layer 520 may be integrally provided to cover (or completely cover) the first dam part DP1 and the second dam part DP2 . For example, the metal layer 520 is provided integrally to the upper surface DP1a of the first dam part DP1, the first side surface DP1b of the first dam part DP1, and the second side surface DP1c of the first dam part DP1. , the upper surface DP2a of the second dam part DP2, the first side surface DP2b of the second dam part DP2, and the second side surface DP2c of the second dam part DP2 may be covered (or completely covered). . Specifically, each of the first metal layer 521 and the second metal layer 523 is provided integrally to the upper surface DP1a of the first dam part DP1, the first side surface DP1b of the first dam part DP1, and the first The second side surface DP1c of the dam part DP1, the upper surface DP2a of the second dam part DP2, the first side surface DP2b of the second dam part DP2, and the second side surface DP2c of the second dam part DP2 ) can be covered (or completely covered).

일 실시예에서, 도 22b에 도시된 바와 같이, 금속층(520)은 제2 터치절연층(420) 상에만 배치될 수 있다. 또한, 일 실시예에서, 도 22c에 도시된 바와 같이, 금속층(520)은 제3 터치절연층(440) 상에만 배치될 수 있다.In an embodiment, as shown in FIG. 22B , the metal layer 520 may be disposed only on the second touch insulating layer 420 . Also, in one embodiment, as shown in FIG. 22C , the metal layer 520 may be disposed only on the third touch insulating layer 440 .

일 실시예에서, 도 22a 내지 도 22c에 도시된 바와 같이 크랙감지층(510)은 제1 크랙감지층(511)과 제2 크랙감지층(513)을 포함할 수 있다. 크랙감지층(510)은 기능층(212f)에 정의된 제1 개구(212fOP1)와 제1 댐부(DP1) 사이에 위치할 수 있다.In an embodiment, as shown in FIGS. 22A to 22C , the crack sensing layer 510 may include a first crack sensing layer 511 and a second crack sensing layer 513 . The crack sensing layer 510 may be positioned between the first opening 212fOP1 defined in the functional layer 212f and the first dam portion DP1.

도 23a 내지 도 23c는 표시 패널의 일부를 개략적으로 나타낸 단면도들이다. 구체적으로, 도 23a 내지 도 23c는 중간영역(MA) 상에 배치된 구성요소들을 설명하기 위한 도면들이다. 도 23a 내지 도 23c에 있어서, 도 6과 동일한 참조 부호는 동일부재를 의미하는 바, 중복된 설명은 생략하기로 한다.23A to 23C are cross-sectional views schematically illustrating a portion of a display panel. Specifically, FIGS. 23A to 23C are diagrams for explaining components disposed on the intermediate area MA. In FIGS. 23A to 23C , the same reference numerals as those of FIG. 6 mean the same members, and thus a redundant description will be omitted.

도 23a 내지 도 23c를 참조하면, 일 실시예에서, 기판(100)은 제1 베이스층(100a), 제1 배리어층(100b), 제2 베이스층(100c), 및 제2 배리어층(100d)을 포함할 수 있다. 제1 베이스층(100a), 제1 배리어층(100b), 제2 베이스층(100c), 및 제2 배리어층(100d)은 연속적으로 배치될 수 있다. 예를 들어, 제1 베이스층(100a), 제1 배리어층(100b), 제2 베이스층(100c), 및 제2 배리어층(100d)은 표시영역(DA, 도 6)으로부터 개구영역(OA)으로의 방향으로 연속적으로 배치될 수 있다.23A to 23C , in an embodiment, the substrate 100 includes a first base layer 100a, a first barrier layer 100b, a second base layer 100c, and a second barrier layer 100d. ) may be included. The first base layer 100a , the first barrier layer 100b , the second base layer 100c , and the second barrier layer 100d may be continuously disposed. For example, the first base layer 100a , the first barrier layer 100b , the second base layer 100c , and the second barrier layer 100d are separated from the display area DA ( FIG. 6 ) in the opening area OA. ) can be arranged consecutively in the direction of

일 실시예에서, 기판(100) 상에는 무기절연층(IIL)이 배치될 수 있다. 무기절연층(IIL)은 버퍼층(111), 제1 게이트절연층(112), 제2 게이트절연층(113), 및 층간절연층(114)을 포함할 수 있다. 다만, 중간영역(MA)에서 버퍼층(111), 제1 게이트절연층(112), 제2 게이트절연층(113), 및 층간절연층(114) 중 적어도 하나는 생략될 수도 있다.In an embodiment, an inorganic insulating layer (IIL) may be disposed on the substrate 100 . The inorganic insulating layer IIL may include a buffer layer 111 , a first gate insulating layer 112 , a second gate insulating layer 113 , and an interlayer insulating layer 114 . However, in the intermediate region MA, at least one of the buffer layer 111 , the first gate insulating layer 112 , the second gate insulating layer 113 , and the interlayer insulating layer 114 may be omitted.

무기절연층(IIL) 상에는 유기절연층(OIL)이 배치될 수 있다. 유기절연층(OIL)은 제1 유기절연층(115) 및 제2 유기절연층(116)을 포함할 수 있다. 일 실시예에서, 제2 유기절연층(116)은 제1 유기절연층(115)의 측면을 덮을 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 예컨대, 제2 유기절연층(116)은 제1 유기절연층(115)의 측면을 노출시킬 수도 있다. 또한, 제2 유기절연층(116) 상에는 화소정의막(118)이 배치될 수 있다.An organic insulating layer OIL may be disposed on the inorganic insulating layer IIL. The organic insulating layer OIL may include a first organic insulating layer 115 and a second organic insulating layer 116 . In an embodiment, the second organic insulating layer 116 may cover a side surface of the first organic insulating layer 115 . However, the present invention is not limited thereto. For example, the second organic insulating layer 116 may expose a side surface of the first organic insulating layer 115 . Also, a pixel defining layer 118 may be disposed on the second organic insulating layer 116 .

도 7에서 전술한 바와 같이, 중간영역(MA) 상에는 제1 댐부(DP1)와 제2 댐부(DP2)가 배치(또는, 위치)될 수 있다. 또한, 중간영역(MA) 상에는 제3 댐부(DP3)가 배치(또는, 위치)될 수 있다. 제1 댐부(DP1), 제2 댐부(DP2), 및 제3 댐부(DP3) 중 제1 댐부(DP1)가 표시영역(DA, 도 7)과 가장 가까운 곳에 위치할 수 있고, 제3 댐부(DP3)가 개구영역(OA)과 가장 가까운 곳에 위치할 수 있으며, 제2 댐부(DP2)는 제1 댐부(DP1)와 제3 댐부(DP3) 사이에 위치할 수 있다. 도 23a에는 중간영역(MA) 상에 3개의 댐부(DP1, DP2, DP3)가 구비된 것으로 도시되어 있으나, 본 발명이 이에 한정되는 것은 아니다. 중간영역(MA)에는 1개, 2개, 4개 등 다양한 개수의 댐부가 구비될 수 있다.As described above in FIG. 7 , the first dam part DP1 and the second dam part DP2 may be disposed (or positioned) on the intermediate area MA. Also, the third dam part DP3 may be disposed (or positioned) on the intermediate area MA. Among the first dam part DP1, the second dam part DP2, and the third dam part DP3, the first dam part DP1 may be positioned closest to the display area DA ( FIG. 7 ), and the third dam part ( The DP3 may be positioned closest to the opening area OA, and the second dam part DP2 may be positioned between the first dam part DP1 and the third dam part DP3. 23A shows that three dam parts DP1, DP2, and DP3 are provided on the intermediate area MA, but the present invention is not limited thereto. Various numbers of dam units such as one, two, four, etc., may be provided in the intermediate area MA.

제1 댐부(DP1), 제2 댐부(DP2), 및 제3 댐부(DP3)는 무기절연층(IIL) 상에 배치될 수 있다. 예를 들어, 제1 댐부(DP1), 제2 댐부(DP2), 및 제3 댐부(DP3)는 층간절연층(114)의 상면에 배치될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 일 실시예에서, 제1 댐부(DP1), 제2 댐부(DP2), 및 제3 댐부(DP3)는 버퍼층(111)의 상면, 제1 게이트절연층(112)의 상면, 및 제2 게이트절연층(113)의 상면 중 하나의 상면에 배치될 수도 있다.The first dam part DP1 , the second dam part DP2 , and the third dam part DP3 may be disposed on the inorganic insulating layer IIL. For example, the first dam part DP1 , the second dam part DP2 , and the third dam part DP3 may be disposed on the upper surface of the interlayer insulating layer 114 . However, the present invention is not limited thereto. In an exemplary embodiment, the first dam part DP1 , the second dam part DP2 , and the third dam part DP3 may include a top surface of the buffer layer 111 , a top surface of the first gate insulating layer 112 , and a second gate insulation It may be disposed on one of the top surfaces of the layer 113 .

일 실시예에서, 제1 댐부(DP1) 및 제2 댐부(DP2)는 복수의 층이 적층되어 구비될 수 있다. 제1 댐부(DP1) 및 제2 댐부(DP2)는 제2 유기패턴층(116a), 제3 유기패턴층(118a), 및 제4 유기패턴층(119a)을 포함할 수 있다. 예컨대, 제1 댐부(DP1) 및 제2 댐부(DP2)는 제2 유기패턴층(116a), 제3 유기패턴층(118a), 및 제4 유기패턴층(119a)이 적층된 구조로 구비될 수 있다. 제2 유기패턴층(116a)은 제2 유기절연층(116)과 동일한 물질을 포함할 수 있고 동일한 공정으로 형성될 수 있다. 제3 유기패턴층(118a)은 화소정의막(118)과 동일한 물질을 포함할 수 있고 동일한 공정으로 형성될 수 있다. 제4 유기패턴층(119a)은 도 6에서 전술한 스페이서(119, 도 6)와 동일한 물질을 포함할 수 있고 동일한 공정으로 형성될 수 있다.In an embodiment, the first dam part DP1 and the second dam part DP2 may be provided by stacking a plurality of layers. The first dam part DP1 and the second dam part DP2 may include a second organic pattern layer 116a , a third organic pattern layer 118a , and a fourth organic pattern layer 119a . For example, the first dam part DP1 and the second dam part DP2 may be provided in a structure in which the second organic pattern layer 116a, the third organic pattern layer 118a, and the fourth organic pattern layer 119a are stacked. can The second organic pattern layer 116a may include the same material as the second organic insulating layer 116 and may be formed by the same process. The third organic pattern layer 118a may include the same material as the pixel defining layer 118 and may be formed by the same process. The fourth organic pattern layer 119a may include the same material as the spacers 119 ( FIG. 6 ) described above with reference to FIG. 6 , and may be formed by the same process.

다만, 도시되지는 않았으나, 제1 댐부(DP1) 및 제2 댐부(DP2) 각각은 제1 유기절연층(115)과 동일한 물질을 포함할 수 있고 동일한 공정에서 형성되는 제1 유기패턴층, 제2 유기패턴층(116a), 제3 유기패턴층(118a), 및 제4 유기패턴층(119a) 중 둘 이상의 층을 포함할 수 있다.However, although not shown, each of the first dam portion DP1 and the second dam portion DP2 may include the same material as the first organic insulating layer 115, and may include a first organic pattern layer formed in the same process, and a first organic pattern layer formed in the same process. Two or more layers of the organic pattern layer 116a, the third organic pattern layer 118a, and the fourth organic pattern layer 119a may be included.

일 실시예에서, 제1 댐부(DP1)와 제2 댐부(DP2)는 동일한 높이로 구비될 수 있다. 예컨대, 제1 댐부(DP1)의 제1 높이(h1)와 제2 댐부(DP2)의 제2 높이(h2)는 서로 동일할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 제1 댐부(DP1)의 제1 높이(h1)가 제2 댐부(DP2)의 제2 높이(h2)보다 크거나 작을 수도 있다. 이때, 높이는 무기절연층(IIL)의 상면으로부터 댐부의 상면까지의 길이일 수 있다.In an embodiment, the first dam part DP1 and the second dam part DP2 may be provided at the same height. For example, the first height h1 of the first dam part DP1 and the second height h2 of the second dam part DP2 may be equal to each other. However, the present invention is not limited thereto. The first height h1 of the first dam portion DP1 may be greater or smaller than the second height h2 of the second dam portion DP2. In this case, the height may be a length from the upper surface of the inorganic insulating layer IIL to the upper surface of the dam part.

일 실시예에서, 제3 댐부(DP3)는 제1 댐부(DP1) 및/또는 제2 댐부(DP2)보다 낮은 높이로 구비될 수 있다. 예컨대, 제3 댐부(DP3)의 제3 높이(h3)는 제1 댐부(DP1)의 제1 높이(h1) 및/또는 제2 댐부(DP2)의 제2 높이(h2)보다 낮을 수 있다.In an embodiment, the third dam part DP3 may be provided at a height lower than that of the first dam part DP1 and/or the second dam part DP2 . For example, the third height h3 of the third dam part DP3 may be lower than the first height h1 of the first dam part DP1 and/or the second height h2 of the second dam part DP2.

기능층(212f)은 중간영역(MA) 상에 배치될 수 있다. 기능층(212f)은 표시영역(DA) 상에 배치되되, 기능층(212f)의 적어도 일부는 표시영역(DA)으로부터 중간영역(MA)으로 연장될 수 있다. 기능층(212f)은 도 6에서 전술한 제1 기능층(212a, 도 6) 및 제2 기능층(212c, 도 6) 중 적어도 하나를 포함할 수 있다.The functional layer 212f may be disposed on the intermediate area MA. The functional layer 212f is disposed on the display area DA, and at least a portion of the functional layer 212f may extend from the display area DA to the intermediate area MA. The functional layer 212f may include at least one of the first functional layer 212a ( FIG. 6 ) and the second functional layer 212c ( FIG. 6 ) described above with reference to FIG. 6 .

일 실시예에서, 기능층(212f)은 중간영역(MA)에서 단절될 수 있다. 즉, 기능층(212f)은 중간영역(MA)에 위치한 적어도 하나의 개구(212fOP1, 212fOP2, 212fOP3, 212fOP4)를 포함할 수 있다.In an embodiment, the functional layer 212f may be disconnected from the intermediate region MA. That is, the functional layer 212f may include at least one opening 212fOP1 , 212fOP2 , 212fOP3 , and 212fOP4 positioned in the intermediate area MA.

도시되지는 않았으나, 희생층을 무기절연층(IIL) 상에 형성하고, 희생층 상에 기능층(212f)을 형성한 후, 기판(100)의 배면에서 레이저를 조사하여 희생층을 제거하는 공정 중 희생층 상에 형성된 기능층(212f)도 함께 제거되어 기능층(212f)에 개구(212fOP1, 212fOP2, 212fOP3, 212fOP4)가 형성될 수 있다.Although not shown, a process of forming a sacrificial layer on the inorganic insulating layer (IIL), forming a functional layer 212f on the sacrificial layer, and then irradiating a laser from the back surface of the substrate 100 to remove the sacrificial layer The functional layer 212f formed on the heavy sacrificial layer may also be removed to form openings 212fOP1 , 212fOP2 , 212fOP3 , and 212fOP4 in the functional layer 212f .

기능층(212f)에 정의된 적어도 하나의 개구(212fOP1, 212fOP2, 212fOP3, 212fOP4)는 무기절연층(IIL) 상에 위치할 수 있다. 예컨대, 기능층(212f)은 무기절연층(IIL)의 상면에 배치되되, 기능층(212f)에 정의된 적어도 하나의 개구(212fOP1, 212fOP2, 212fOP3, 212fOP4)를 통해 무기절연층(IIL)의 상면이 노출될 수 있다.At least one opening 212fOP1 , 212fOP2 , 212fOP3 , and 212fOP4 defined in the functional layer 212f may be positioned on the inorganic insulating layer IIL. For example, the functional layer 212f is disposed on the upper surface of the inorganic insulating layer IIL, and through at least one opening 212fOP1, 212fOP2, 212fOP3, and 212fOP4 defined in the functional layer 212f. The upper surface may be exposed.

일 실시예에서, 기능층(212f)은 제1 개구(212fOP1), 제2 개구(212fOP2), 제3 개구(212fOP3), 및 제4 개구(212fOP4)를 포함할 수 있다. 일 실시예에서, 제1 개구(212fOP1)는 표시영역(DA, 도 7)과 제1 댐부(DP1) 사이에 위치할 수 있고, 제2 개구(212fOP2)는 제1 댐부(DP1)와 제2 댐부(DP2) 사이에 위치할 수 있으며, 제3 개구(212fOP3)는 제2 댐부(DP2)와 제3 댐부(DP3) 사이에 위치할 수 있고, 제4 개구(212fOP4)는 제3 댐부(DP3)와 개구영역(OA) 사이에 위치할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.In an embodiment, the functional layer 212f may include a first opening 212fOP1 , a second opening 212fOP2 , a third opening 212fOP3 , and a fourth opening 212fOP4 . In an exemplary embodiment, the first opening 212fOP1 may be positioned between the display area DA ( FIG. 7 ) and the first dam portion DP1 , and the second opening 212fOP2 may include the first dam portion DP1 and the second dam portion DP1 . It may be positioned between the dam parts DP2 , the third opening 212fOP3 may be positioned between the second dam part DP2 and the third dam part DP3 , and the fourth opening 212fOP4 may be positioned between the third dam part DP3 . ) and the opening area OA. However, the present invention is not limited thereto.

일 실시예에서, 기능층(212f)에 적어도 하나의 개구(212fOP1, 212fOP2, 212fOP3, 212fOP4)가 정의됨으로써, 개구영역(OA) 부근의 산소 또는 수분이 표시영역(DA)의 발광다이오드로 침투(또는, 확산)되는 것을 방지 또는 최소화할 수 있다.In an embodiment, at least one opening 212fOP1 , 212fOP2 , 212fOP3 , and 212fOP4 is defined in the functional layer 212f , so that oxygen or moisture in the vicinity of the opening area OA penetrates into the light emitting diode of the display area DA ( Or, diffusion) can be prevented or minimized.

제2 전극(213) 및 캡핑층(215)은 중간영역(MA) 상에 배치될 수 있다. 제2 전극(213), 및 캡핑층(215)은 표시영역(DA) 상에 배치되되, 제2 전극(213) 및 캡핑층(215)의 적어도 일부는 표시영역(DA)으로부터 중간영역(MA)으로 연장될 수 있다.The second electrode 213 and the capping layer 215 may be disposed on the intermediate region MA. The second electrode 213 and the capping layer 215 are disposed on the display area DA, and at least a portion of the second electrode 213 and the capping layer 215 extends from the display area DA to the middle area MA ) can be extended.

일 실시예에서, 제2 전극(213) 및 캡핑층(215)은 중간영역(MA)에서 단절될 수 있다. 중간영역(MA) 상에 배치된 제2 전극(213) 및 캡핑층(215) 각각은 개구영역(OA)에 대응되는 홀(213H, 215H)들을 포함할 수 있다. 제2 전극(213) 및 캡핑층(215) 각각에 정의된 홀(213H, 215H)들은 중간영역(MA)에 위치할 수 있다. 제2 전극(213) 및 캡핑층(215) 각각에 정의된 홀(213H, 215H)들을 통해 기능층(212f) 및/또는 무기절연층(IIL)의 적어도 일부가 노출될 수 있다.In an embodiment, the second electrode 213 and the capping layer 215 may be disconnected from the intermediate region MA. Each of the second electrode 213 and the capping layer 215 disposed on the intermediate area MA may include holes 213H and 215H corresponding to the opening area OA. Holes 213H and 215H defined in each of the second electrode 213 and the capping layer 215 may be located in the intermediate region MA. At least a portion of the functional layer 212f and/or the inorganic insulating layer IIL may be exposed through the holes 213H and 215H defined in the second electrode 213 and the capping layer 215 , respectively.

봉지층(300)은 중간영역(MA) 상에 배치될 수 있다. 봉지층(300)은 표시영역(DA, 도 6) 상에 배치되되, 봉지층(300)의 적어도 일부는 표시영역(DA)으로부터 중간영역(MA)으로 연장될 수 있다. 일 실시예에서, 봉지층(300)은 순차적으로 적층된 제1 무기막층(310), 유기막층(320), 및 제2 무기막층(330)을 포함할 수 있다. 제1 무기막층(310), 유기막층(320), 및 제2 무기막층(330) 각각은 표시영역(DA)으로부터 중간영역(MA)으로 연장될 수 있다.The encapsulation layer 300 may be disposed on the intermediate area MA. The encapsulation layer 300 is disposed on the display area DA ( FIG. 6 ), and at least a portion of the encapsulation layer 300 may extend from the display area DA to the intermediate area MA. In an embodiment, the encapsulation layer 300 may include a first inorganic layer 310 , an organic layer 320 , and a second inorganic layer 330 that are sequentially stacked. Each of the first inorganic layer 310 , the organic layer 320 , and the second inorganic layer 330 may extend from the display area DA to the middle area MA.

유기막층(320)은 모노머를 도포한 후 이를 경화하여 형성하는 바, 유기막층(320)을 형성하는 모노머의 흐름은 댐부(DP1, DP2)에 의해 제어될 수 있다. 즉, 중간영역(MA)에 제1 댐부(DP1) 및/또는 제2 댐부(DP2)가 배치됨으로써, 유기막층(320)을 형성하는 모노머가 개구영역(OA) 측으로 흐르는 것을 방지 또는 최소화할 수 있다. 예컨대, 유기막층(320)의 단부는 제1 댐부(DP1) 및/또는 제2 댐부(DP2)의 일측에 위치할 수 있다.The organic layer 320 is formed by applying a monomer and then curing it. The flow of the monomer forming the organic layer 320 may be controlled by the dams DP1 and DP2. That is, by disposing the first dam portion DP1 and/or the second dam portion DP2 in the intermediate area MA, the flow of the monomer forming the organic layer 320 toward the opening area OA can be prevented or minimized. have. For example, an end of the organic layer 320 may be positioned at one side of the first dam part DP1 and/or the second dam part DP2 .

유기막층(320)의 단부가 제1 댐부(DP1) 및/또는 제2 댐부(DP2)의 일측에 위치하는 바, 제1 무기막층(310)과 제2 무기막층(330)은 제1 댐부(DP1) 및/또는 제2 댐부(DP2)의 상면에서 직접 접촉할 수 있다.The end of the organic layer 320 is located on one side of the first dam part DP1 and/or the second dam part DP2, and the first inorganic layer 310 and the second inorganic layer 330 are formed on the first dam part ( DP1) and/or the upper surface of the second dam part DP2 may be in direct contact.

또한, 제2 댐부(DP2)와 개구영역(OA) 사이에 제3 댐부(DP3)가 추가적으로 구비될 수 있고, 제3 댐부(DP3) 또한, 유기막층(320)을 형성하는 모노머의 흐름을 제어할 수 있다. 따라서, 제3 댐부(DP3)가 추가적으로 구비됨으로써, 유기막층(320)을 형성하는 모노머가 개구영역(OA) 측으로 흐르는 것을 방지 또는 최소화할 수 있다.In addition, a third dam part DP3 may be additionally provided between the second dam part DP2 and the opening area OA, and the third dam part DP3 also controls the flow of monomers forming the organic layer 320 . can do. Accordingly, since the third dam portion DP3 is additionally provided, it is possible to prevent or minimize the flow of the monomer forming the organic layer 320 toward the opening area OA.

봉지층(300)은 기능층(212f)에 정의된 적어도 하나의 개구(212fOP1, 212fOP2, 212fOP3, 212fOP4)와 중첩될 수 있다. 봉지층(300)의 제1 무기막층(310), 유기막층(320), 및 제2 무기막층(330)은 기능층(212f)에 정의된 제1 개구(212fOP1)와 중첩될 수 있다.The encapsulation layer 300 may overlap at least one opening 212fOP1 , 212fOP2 , 212fOP3 , and 212fOP4 defined in the functional layer 212f . The first inorganic layer 310 , the organic layer 320 , and the second inorganic layer 330 of the encapsulation layer 300 may overlap the first opening 212fOP1 defined in the functional layer 212f .

일 실시예에서, 제1 무기막층(310)은 기능층(212f)에 정의된 제1 개구(212fOP1)에 의해 적어도 일부가 노출된 무기절연층(IIL)의 상면에 직접 배치(또는, 접촉)될 수 있다. 또한, 일 실시예에서, 제1 무기막층(310)은 기능층(212f)에 정의된 제2 개구(212fOP2), 제3 개구(212fOP3), 제4 개구(212fOP4)에 의해 적어도 일부가 노출된 무기절연층(IIL)의 상면에 직접 배치(또는, 접촉)될 수 있다.In one embodiment, the first inorganic layer 310 is disposed directly on (or in contact with) the upper surface of the inorganic insulating layer IIL, at least a portion of which is exposed by the first opening 212fOP1 defined in the functional layer 212f. can be In addition, in an embodiment, the first inorganic layer 310 is at least partially exposed by the second opening 212fOP2 , the third opening 212fOP3 , and the fourth opening 212fOP4 defined in the functional layer 212f . It may be directly disposed on (or in contact with) the upper surface of the inorganic insulating layer (IIL).

입력감지층(40)은 중간영역(MA) 상에 배치될 수 있다. 입력감지층(40)은 표시영역(DA, 도 6) 상에 배치되되, 입력감지층(40)의 적어도 일부는 표시영역(DA)으로부터 중간영역(MA)으로 연장될 수 있다. 일 실시예에서, 입력감지층(40)은 순차적으로 적층된 제1 터치절연층(410), 제2 터치절연층(420), 제3 터치절연층(440), 및 평탄화층(460)을 포함할 수 있고, 제1 터치절연층(410), 제2 터치절연층(420), 제3 터치절연층(440), 및 평탄화층(460) 각각은 표시영역(DA)으로부터 중간영역(MA)으로 연장될 수 있다. 다만, 제1 터치절연층(410) 및/또는 제2 터치절연층(420)은 생략될 수도 있다.The input sensing layer 40 may be disposed on the intermediate area MA. The input sensing layer 40 is disposed on the display area DA ( FIG. 6 ), and at least a portion of the input sensing layer 40 may extend from the display area DA to the intermediate area MA. In an embodiment, the input sensing layer 40 is formed by sequentially stacking the first touch insulating layer 410 , the second touch insulating layer 420 , the third touch insulating layer 440 , and the planarization layer 460 . Each of the first touch insulating layer 410 , the second touch insulating layer 420 , the third touch insulating layer 440 , and the planarization layer 460 is formed from the display area DA to the middle area MA ) can be extended. However, the first touch insulating layer 410 and/or the second touch insulating layer 420 may be omitted.

중간영역(MA)의 제2 터치절연층(420) 상에는 얼라인 마크(470)가 배치될 수 있다. 일 실시예에서, 얼라인 마크(470)는 도 6에서 전술한 제1 도전층(430, 도 6)과 동일한 층에 동일한 물질로 구비될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 예컨대, 얼라인 마크(470)는 제2 도전층(450, 도 6)과 동일한 층에 동일한 물질로 구비될 수도 있다.An alignment mark 470 may be disposed on the second touch insulating layer 420 of the intermediate area MA. In an embodiment, the alignment mark 470 may be formed of the same material as that of the first conductive layer 430 ( FIG. 6 ) described above in FIG. 6 . However, the present invention is not limited thereto. For example, the alignment mark 470 may be formed of the same material as that of the second conductive layer 450 ( FIG. 6 ).

평탄화층(460)은 중간영역(MA)에 위치할 수 있다. 평탄화층(460)은 중간영역(MA)을 평탄화시킬 수 있다. 즉, 평탄화층(460)은 표시영역(DA)과 중간영역(MA)에 단차가 발생하는 것을 방지 또는 최소화할 수 있다. 평탄화층(460)은 제3 터치절연층(440) 상에 배치될 수 있다. 평탄화층(460)은 그 아래에 구비된 구조를 커버할 수 있다.The planarization layer 460 may be located in the intermediate area MA. The planarization layer 460 may planarize the intermediate area MA. That is, the planarization layer 460 may prevent or minimize a step difference between the display area DA and the intermediate area MA. The planarization layer 460 may be disposed on the third touch insulating layer 440 . The planarization layer 460 may cover the structure provided thereunder.

표시 패널(10)은 개구(10OP)를 포함할 수 있다. 표시 패널(10)의 개구(10OP)는 표시 패널(10)을 이루는 구성요소들의 개구들을 포함할 수 있다. 예컨대, 표시 패널(10)의 개구(10OP)는 기판(100)의 개구(100OP), 평탄화층(460)의 개구(460OP) 등을 포함할 수 있다.The display panel 10 may include an opening 10OP. The opening 10OP of the display panel 10 may include openings of components constituting the display panel 10 . For example, the opening 10OP of the display panel 10 may include the opening 100OP of the substrate 100 , the opening 460OP of the planarization layer 460 , and the like.

일 실시예에서, 중간영역(MA) 상에는 크랙감지층(510)이 배치될 수 있다. 크랙감지층(510)은 제1 크랙감지층(511)과 제2 크랙감지층(513)을 포함할 수 있다. 일 실시예에서, 크랙감지층(510)은 표시영역(DA)과 제1 댐부(DP1) 사이에 위치할 수 있다. 또한, 크랙감지층(510)은 기능층(212f)에 정의된 제1 개구(212fOP1)와 제1 댐부(DP1) 사이에 위치할 수 있다. 일 실시예에서, 크랙감지층(510)은 제1 댐부(DP1)와 적어도 일부 중첩될 수 있다. 예컨대, 크랙감지층(510)의 제2 크랙감지층(513)이 제1 댐부(DP1)와 적어도 일부 중첩될 수 있다. 또한, 크랙감지층(510)은 제1 개구(212fOP1)와는 중첩되지 않을 수 있다.In an embodiment, a crack sensing layer 510 may be disposed on the intermediate area MA. The crack sensing layer 510 may include a first crack sensing layer 511 and a second crack sensing layer 513 . In an embodiment, the crack sensing layer 510 may be positioned between the display area DA and the first dam part DP1. Also, the crack sensing layer 510 may be positioned between the first opening 212fOP1 defined in the functional layer 212f and the first dam portion DP1. In an embodiment, the crack sensing layer 510 may at least partially overlap the first dam portion DP1. For example, the second crack sensing layer 513 of the crack sensing layer 510 may at least partially overlap the first dam portion DP1. Also, the crack sensing layer 510 may not overlap the first opening 212fOP1 .

크랙감지층(510)은 제3 터치절연층(440) 상에 배치될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 크랙감지층(510)은 제1 터치절연층(410) 또는 제2 터치절연층(420) 상에 배치될 수도 있다.The crack sensing layer 510 may be disposed on the third touch insulating layer 440 . However, the present invention is not limited thereto. The crack sensing layer 510 may be disposed on the first touch insulating layer 410 or the second touch insulating layer 420 .

일 실시예에서, 중간영역(MA) 상에는 금속층(520)이 배치될 수 있다. 일 실시예에서, 금속층(520)은 제1 댐부(DP1), 제2 댐부(DP2), 및 제3 댐부(DP3) 중 적어도 하나와 중첩될 수 있다. 다른 표현으로, 금속층(520)은 제1 댐부(DP1), 제2 댐부(DP2), 및 제3 댐부(DP3) 중 적어도 하나를 덮을 수 있다.In an embodiment, a metal layer 520 may be disposed on the intermediate region MA. In an embodiment, the metal layer 520 may overlap at least one of the first dam part DP1 , the second dam part DP2 , and the third dam part DP3 . In other words, the metal layer 520 may cover at least one of the first dam part DP1 , the second dam part DP2 , and the third dam part DP3 .

일 실시예에서, 금속층(520)은 제2 터치절연층(420) 및/또는 제3 터치절연층(440) 상에 배치될 수 있다. 금속층(520)은 제1 금속층(521)과 제2 금속층(523)을 포함할 수 있다. 제1 금속층(521)은 제2 터치절연층(420) 상에 배치될 수 있고, 제2 금속층(523)은 제3 터치절연층(440) 상에 배치될 수 있다.In an embodiment, the metal layer 520 may be disposed on the second touch insulating layer 420 and/or the third touch insulating layer 440 . The metal layer 520 may include a first metal layer 521 and a second metal layer 523 . The first metal layer 521 may be disposed on the second touch insulating layer 420 , and the second metal layer 523 may be disposed on the third touch insulating layer 440 .

본 명세서에서 제1 댐부(DP1)의 제1 측면(DP1b)은 제1 댐부(DP1)의 측면 중 표시영역(DA)과 인접한 측면을 의미할 수 있고, 제1 댐부(DP1)의 제2 측면(DP1c)은 제1 댐부(DP1)의 측면 중 제2 댐부(DP2)와 인접한 측면을 의미할 수 있다. 또한, 제2 댐부(DP2)의 제1 측면(DP2b)은 제2 댐부(DP2)의 측면 중 제1 댐부(DP1)와 인접한 측면을 의미할 수 있고, 제2 댐부(DP2)의 제2 측면(DP2c)은 제2 댐부(DP2)의 측면 중 제3 댐부(DP3)와 인접한 측면을 의미할 수 있다. 또한, 제3 댐부(DP3)의 제1 측면(DP3b)은 제3 댐부(DP3)의 측면 중 제2 댐부(DP2)와 인접한 측면을 의미할 수 있고, 제3 댐부(DP3)의 제2 측면(DP3c)은 제3 댐부(DP3)의 측면 중 개구영역(OA)과 인접한 측면을 의미할 수 있다.In this specification, the first side surface DP1b of the first dam unit DP1 may mean a side adjacent to the display area DA among the side surfaces of the first dam unit DP1, and the second side surface of the first dam unit DP1 (DP1c) may mean a side adjacent to the second dam part DP2 among the side surfaces of the first dam part DP1. Also, the first side surface DP2b of the second dam part DP2 may mean a side adjacent to the first dam part DP1 among the side surfaces of the second dam part DP2, and the second side surface of the second dam part DP2 (DP2c) may mean a side adjacent to the third dam part DP3 among the side surfaces of the second dam part DP2. Also, the first side surface DP3b of the third dam unit DP3 may mean a side adjacent to the second dam unit DP2 among the side surfaces of the third dam unit DP3, and the second side surface of the third dam unit DP3 DP3c may mean a side adjacent to the opening area OA among side surfaces of the third dam part DP3 .

일 실시예에서, 금속층(520)은 제1 댐부(DP1)의 상면(DP1a) 및 제1 댐부(DP1)의 제2 측면(DP1c)과 적어도 일부 중첩될 수 있다. 구체적으로, 제1 금속층(521)과 제2 금속층(523) 각각은 제1 댐부(DP1)의 상면(DP1a) 및 제1 댐부(DP1)의 제2 측면(DP1c)과 적어도 일부 중첩될 수 있다.In an embodiment, the metal layer 520 may at least partially overlap the upper surface DP1a of the first dam portion DP1 and the second side surface DP1c of the first dam portion DP1. Specifically, each of the first metal layer 521 and the second metal layer 523 may at least partially overlap the upper surface DP1a of the first dam part DP1 and the second side surface DP1c of the first dam part DP1. .

다른 표현으로, 금속층(520)은 제1 댐부(DP1)의 상면(DP1a) 및 제1 댐부(DP1)의 제2 측면(DP1c)을 적어도 일부 덮을 수 있다. 구체적으로, 제1 금속층(521)과 제2 금속층(523) 각각은 제1 댐부(DP1)의 상면(DP1a) 및 제1 댐부(DP1)의 제2 측면(DP1c)을 적어도 일부 덮을 수 있다.In other words, the metal layer 520 may at least partially cover the upper surface DP1a of the first dam portion DP1 and the second side surface DP1c of the first dam portion DP1 . Specifically, each of the first metal layer 521 and the second metal layer 523 may at least partially cover the upper surface DP1a of the first dam part DP1 and the second side surface DP1c of the first dam part DP1 .

또한, 금속층(520)은 제2 댐부(DP2)의 상면(DP2a), 제2 댐부(DP2)의 제1 측면(DP2b), 및 제2 댐부(DP2)의 제2 측면(DP2c)과 중첩(또는, 완전히 중첩)될 수 있다. 구체적으로, 제1 금속층(521)과 제2 금속층(523) 각각은 제2 댐부(DP2)의 상면(DP2a), 제2 댐부(DP2)의 제1 측면(DP2b), 및 제2 댐부(DP2)의 제2 측면(DP2c)과 중첩(또는, 완전히 중첩)될 수 있다.In addition, the metal layer 520 overlaps with the upper surface DP2a of the second dam part DP2, the first side surface DP2b of the second dam part DP2, and the second side surface DP2c of the second dam part DP2. or completely overlapping). Specifically, each of the first metal layer 521 and the second metal layer 523 includes the upper surface DP2a of the second dam part DP2 , the first side surface DP2b of the second dam part DP2 , and the second dam part DP2 . ) may overlap (or completely overlap) the second side surface DP2c.

다른 표현으로, 금속층(520)은 제2 댐부(DP2)의 상면(DP2a), 제2 댐부(DP2)의 제1 측면(DP2b), 및 제2 댐부(DP2)의 제2 측면(DP2c)을 덮을(또는, 완전히 덮을) 수 있다. 구체적으로, 제1 금속층(521)과 제2 금속층(523) 각각은 제2 댐부(DP2)의 상면(DP2a), 제2 댐부(DP2)의 제1 측면(DP2b), 및 제2 댐부(DP2)의 제2 측면(DP2c)을 덮을(또는, 완전히 덮을) 수 있다.In other words, the metal layer 520 forms the upper surface DP2a of the second dam part DP2, the first side surface DP2b of the second dam part DP2, and the second side surface DP2c of the second dam part DP2. It can be covered (or completely covered). Specifically, each of the first metal layer 521 and the second metal layer 523 includes the upper surface DP2a of the second dam part DP2 , the first side surface DP2b of the second dam part DP2 , and the second dam part DP2 . ) may cover (or completely cover) the second side surface DP2c.

또한, 금속층(520)은 제3 댐부(DP3)의 상면(DP3a), 제3 댐부(DP3)의 제1 측면(DP3b), 및 제3 댐부(DP3)의 제2 측면(DP3c)과 중첩(또는, 완전히 중첩)될 수 있다. 구체적으로, 제1 금속층(521)과 제2 금속층(523) 각각은 제3 댐부(DP3)의 상면(DP3a), 제3 댐부(DP3)의 제1 측면(DP3b), 및 제3 댐부(DP3)의 제2 측면(DP3c)과 중첩(또는, 완전히 중첩)될 수 있다.In addition, the metal layer 520 overlaps the upper surface DP3a of the third dam portion DP3, the first side surface DP3b of the third dam portion DP3, and the second side surface DP3c of the third dam portion DP3 ( or completely overlapping). Specifically, each of the first metal layer 521 and the second metal layer 523 includes the upper surface DP3a of the third dam part DP3 , the first side surface DP3b of the third dam part DP3 , and the third dam part DP3 . ) may overlap (or completely overlap) the second side surface DP3c.

다른 표현으로, 금속층(520)은 제3 댐부(DP3)의 상면(DP3a), 제3 댐부(DP3)의 제1 측면(DP3b), 및 제3 댐부(DP3)의 제2 측면(DP3c)을 덮을(또는, 완전히 덮을) 수 있다. 구체적으로, 제1 금속층(521)과 제2 금속층(523) 각각은 제3 댐부(DP3)의 상면(DP3a), 제3 댐부(DP3)의 제1 측면(DP3b), 및 제3 댐부(DP3)의 제2 측면(DP3c)을 덮을(또는, 완전히 덮을) 수 있다.In other words, the metal layer 520 forms the upper surface DP3a of the third dam part DP3, the first side surface DP3b of the third dam part DP3, and the second side surface DP3c of the third dam part DP3. It can be covered (or completely covered). Specifically, each of the first metal layer 521 and the second metal layer 523 includes the upper surface DP3a of the third dam part DP3 , the first side surface DP3b of the third dam part DP3 , and the third dam part DP3 . ) may cover (or completely cover) the second side surface DP3c.

즉, 금속층(520)은 일체로 구비되어 제1 댐부(DP1), 제2 댐부(DP2), 및 제3 댐부(DP3)와 적어도 일부 중첩될 수 있다. 예컨대, 금속층(520)은 일체로 구비되어 제1 댐부(DP1)의 상면(DP1a), 제1 댐부(DP1)의 제2 측면(DP1c), 제2 댐부(DP2)의 상면(DP2a), 제2 댐부(DP2)의 제1 측면(DP2b), 제2 댐부(DP2)의 제2 측면(DP2c), 제3 댐부(DP3)의 상면(DP3a), 제3 댐부(DP3)의 제1 측면(DP3b) 및 제3 댐부(DP3)의 제2 측면(DP3c)과 적어도 일부 중첩될 수 있다. 구체적으로, 제1 금속층(521)과 제2 금속층(523) 각각은 일체로 구비되어 제1 댐부(DP1)의 상면(DP1a), 제1 댐부(DP1)의 제2 측면(DP1c), 제2 댐부(DP2)의 상면(DP2a), 제2 댐부(DP2)의 제1 측면(DP2b), 제2 댐부(DP2)의 제2 측면(DP2c), 제3 댐부(DP3)의 상면(DP3a), 제3 댐부(DP3)의 제1 측면(DP3b) 및 제3 댐부(DP3)의 제2 측면(DP3c)과 적어도 일부 중첩될 수 있다.That is, the metal layer 520 may be integrally provided and may at least partially overlap the first dam part DP1 , the second dam part DP2 , and the third dam part DP3 . For example, the metal layer 520 is provided integrally with the upper surface DP1a of the first dam portion DP1, the second side surface DP1c of the first dam portion DP1, the upper surface DP2a of the second dam portion DP2, and the second 2 The first side surface DP2b of the dam unit DP2, the second side surface DP2c of the second dam unit DP2, the upper surface DP3a of the third dam unit DP3, and the first side surface DP3 of the third dam unit DP3 DP3b) and the second side surface DP3c of the third dam part DP3 may at least partially overlap. Specifically, each of the first metal layer 521 and the second metal layer 523 is provided integrally to the upper surface DP1a of the first dam part DP1, the second side surface DP1c of the first dam part DP1, and the second The top surface DP2a of the dam part DP2, the first side surface DP2b of the second dam part DP2, the second side surface DP2c of the second dam part DP2, the top surface DP3a of the third dam part DP3, The first side surface DP3b of the third dam unit DP3 and the second side surface DP3c of the third dam unit DP3 may at least partially overlap.

다른 표현으로, 금속층(520)은 일체로 구비되어 제1 댐부(DP1), 제2 댐부(DP2), 및 제3 댐부(DP3)를 적어도 일부 덮을 수 있다. 예컨대, 금속층(520)은 일체로 구비되어 제1 댐부(DP1)의 상면(DP1a), 제1 댐부(DP1)의 제2 측면(DP1c), 제2 댐부(DP2)의 상면(DP2a), 제2 댐부(DP2)의 제1 측면(DP2b), 제2 댐부(DP2)의 제2 측면(DP2c), 제3 댐부(DP3)의 상면(DP3a), 제3 댐부(DP3)의 제1 측면(DP3b) 및 제3 댐부(DP3)의 제2 측면(DP3c)을 적어도 일부 덮을 수 있다. 구체적으로, 제1 금속층(521)과 제2 금속층(523) 각각은 일체로 구비되어 제1 댐부(DP1)의 상면(DP1a), 제1 댐부(DP1)의 제2 측면(DP1c), 제2 댐부(DP2)의 상면(DP2a), 제2 댐부(DP2)의 제1 측면(DP2b), 제2 댐부(DP2)의 제2 측면(DP2c), 제3 댐부(DP3)의 상면(DP3a), 제3 댐부(DP3)의 제1 측면(DP3b) 및 제3 댐부(DP3)의 제2 측면(DP3c)을 적어도 일부 덮을 수 있다.In other words, the metal layer 520 may be integrally provided to at least partially cover the first dam part DP1 , the second dam part DP2 , and the third dam part DP3 . For example, the metal layer 520 is provided integrally with the upper surface DP1a of the first dam portion DP1, the second side surface DP1c of the first dam portion DP1, the upper surface DP2a of the second dam portion DP2, and the second 2 The first side surface DP2b of the dam unit DP2, the second side surface DP2c of the second dam unit DP2, the upper surface DP3a of the third dam unit DP3, and the first side surface DP3 of the third dam unit DP3 DP3b) and the second side surface DP3c of the third dam part DP3 may be partially covered. Specifically, each of the first metal layer 521 and the second metal layer 523 is provided integrally to the upper surface DP1a of the first dam part DP1, the second side surface DP1c of the first dam part DP1, and the second The top surface DP2a of the dam part DP2, the first side surface DP2b of the second dam part DP2, the second side surface DP2c of the second dam part DP2, the top surface DP3a of the third dam part DP3, At least a portion of the first side surface DP3b of the third dam unit DP3 and the second side surface DP3c of the third dam unit DP3 may be covered.

일 실시예에서, 도 23b에 도시된 바와 같이, 금속층(520)은 제2 터치절연층(420) 상에만 배치될 수 있다. 또한, 일 실시예에서, 도 23c에 도시된 바와 같이, 금속층(520)은 제3 터치절연층(440) 상에만 배치될 수 있다.In an embodiment, as shown in FIG. 23B , the metal layer 520 may be disposed only on the second touch insulating layer 420 . Also, in one embodiment, as shown in FIG. 23C , the metal layer 520 may be disposed only on the third touch insulating layer 440 .

일 실시예에서, 무기절연층(IIL)에는 개구영역(OA) 및/또는 개구영역(OA) 주변의 중간영역(MA)에서 발생한 크랙이 표시영역(DA)으로 전달되는 것을 방지하기 위한 홈(IILs)이 정의될 수 있다. 무기절연층(IIL)의 적어도 일부가 제거되어 홈(IILs)이 형성될 수 있다. 예컨대, 제1 게이트절연층(112), 제2 게이트절연층(113), 및 층간절연층(114)의 적어도 일부가 제거되어 홈(IILs)이 형성될 수 있다. 제1 게이트절연층(112), 제2 게이트절연층(113), 및 층간절연층(114)에 정의된 홈(IILs)을 통해 버퍼층(111)의 상면의 적어도 일부가 노출될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 버퍼층(111)의 적어도 일부가 함께 제거되어 버퍼층(111)에도 홈(IILs)이 형성될 수 있다.In an embodiment, the inorganic insulating layer IIL has a groove (for preventing cracks generated in the opening area OA and/or the intermediate area MA around the opening area OA from being transmitted to the display area DA). IILs) can be defined. At least a portion of the inorganic insulating layer IIL may be removed to form the grooves IILs. For example, at least a portion of the first gate insulating layer 112 , the second gate insulating layer 113 , and the interlayer insulating layer 114 may be removed to form the grooves IILs. At least a portion of the upper surface of the buffer layer 111 may be exposed through the grooves IILs defined in the first gate insulating layer 112 , the second gate insulating layer 113 , and the interlayer insulating layer 114 . However, the present invention is not limited thereto. At least a portion of the buffer layer 111 may be removed together to form grooves IILs in the buffer layer 111 .

일 실시예에서, 홈(IILs)은 제3 댐부(DP3)와 개구영역(OA) 사이에 위치할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 무기절연층(IIL)에 정의된 홈(IILs)은 제1 댐부(DP1)와 제2 댐부(DP2) 사이에 위치하거나, 제2 댐부(DP2)와 제3 댐부(DP3) 사이에 위치할 수도 있다. 일 실시예에서, 홈(IILs)은 개구영역(OA)의 둘레를 따라 배치될 수 있다.In an embodiment, the grooves IILs may be positioned between the third dam part DP3 and the opening area OA. However, the present invention is not limited thereto. The grooves IILs defined in the inorganic insulating layer IIL may be positioned between the first dam part DP1 and the second dam part DP2 or between the second dam part DP2 and the third dam part DP3. have. In an embodiment, the grooves IILs may be disposed along the circumference of the opening area OA.

일 실시예에서, 홈(IILs) 내에는 기능층(212f), 제1 무기막층(310), 제2 무기막층(330), 제1 터치절연층(410), 제2 터치절연층(420), 및 제3 터치절연층(440) 중 적어도 하나가 배치될 수 있다.In one embodiment, the functional layer 212f, the first inorganic layer 310, the second inorganic layer 330, the first touch insulating layer 410, and the second touch insulating layer 420 in the grooves IILs. , and at least one of the third touch insulating layer 440 may be disposed.

중간영역(MA)에 배치된 무기절연층(IIL)에 홈(IILs)이 정의됨으로써, 개구영역(OA) 및/또는 개구영역(OA) 주변의 중간영역(MA)에서 발생한 크랙이 표시영역(DA)으로 전달되는 것이 방지 또는 최소화될 수 있다.As the grooves IILs are defined in the inorganic insulating layer IIL disposed in the intermediate area MA, cracks generated in the open area OA and/or the intermediate area MA around the open area OA are formed in the display area ( DA) can be prevented or minimized.

도 24a 내지 도 24c는 표시 패널의 일부를 개략적으로 나타낸 단면도들이다. 구체적으로, 도 24a 내지 도 24c는 중간영역(MA) 상에 배치된 구성요소들을 설명하기 위한 도면들이다. 도 24a 내지 도 24c에 있어서, 도 23a 내지 도 23c와 동일한 참조 부호는 동일부재를 의미하는 바, 중복된 설명은 생략하기로 한다.24A to 24C are cross-sectional views schematically illustrating a portion of a display panel. Specifically, FIGS. 24A to 24C are diagrams for explaining components disposed on the intermediate area MA. In FIGS. 24A to 24C , the same reference numerals as those of FIGS. 23A to 23C mean the same member, and a duplicate description will be omitted.

도 24a 내지 도 24c를 참조하면, 중간영역(MA) 상에는 제1 댐부(DP1)와 제2 댐부(DP2)가 배치(또는, 위치)될 수 있다. 제1 댐부(DP1) 및 제2 댐부(DP2) 중 제1 댐부(DP1)가 표시영역(DA, 도 7)과 가까운 곳에 위치할 수 있고, 제2 댐부(DP2)가 개구영역(OA, 도 7)과 가까운 곳에 위치할 수 있다. 도 24a에는 중간영역(MA) 상에 2개의 댐부(DP1, DP2)가 구비된 것으로 도시되어 있으나, 본 발명이 이에 한정되는 것은 아니다. 중간영역(MA)에는 1개, 3개, 4개 등 다양한 개수의 댐부가 구비될 수 있다.24A to 24C , the first dam part DP1 and the second dam part DP2 may be disposed (or positioned) on the intermediate area MA. The first dam part DP1 of the first dam part DP1 and the second dam part DP2 may be located near the display area DA ( FIG. 7 ), and the second dam part DP2 may be located near the opening area OA ( FIG. 7 ). 7) can be located close to Although it is illustrated that two dam parts DP1 and DP2 are provided on the intermediate area MA in FIG. 24A , the present invention is not limited thereto. Various numbers of dams, such as one, three, four, etc., may be provided in the intermediate area MA.

일 실시예에서, 제1 댐부(DP1)와 제2 댐부(DP2)는 동일한 높이로 구비될 수 있다. 예컨대, 제1 댐부(DP1)의 제1 높이(h1)와 제2 댐부(DP2)의 제2 높이(h2)는 서로 동일할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 제1 댐부(DP1)의 제1 높이(h1)가 제2 댐부(DP2)의 제2 높이(h2)보다 크거나 작을 수도 있다.In an embodiment, the first dam part DP1 and the second dam part DP2 may be provided at the same height. For example, the first height h1 of the first dam part DP1 and the second height h2 of the second dam part DP2 may be equal to each other. However, the present invention is not limited thereto. The first height h1 of the first dam portion DP1 may be greater or smaller than the second height h2 of the second dam portion DP2.

일 실시예에서, 중간영역(MA) 상에는 크랙감지층(510)이 배치될 수 있다. 크랙감지층(510)은 제1 크랙감지층(511)과 제2 크랙감지층(513)을 포함할 수 있다. 일 실시예에서, 크랙감지층(510)은 표시영역(DA)과 제1 댐부(DP1) 사이에 위치할 수 있다. 또한, 크랙감지층(510)은 기능층(212f)에 정의된 제1 개구(212fOP1)와 제1 댐부(DP1) 사이에 위치할 수 있다.In an embodiment, a crack sensing layer 510 may be disposed on the intermediate area MA. The crack sensing layer 510 may include a first crack sensing layer 511 and a second crack sensing layer 513 . In an embodiment, the crack sensing layer 510 may be positioned between the display area DA and the first dam part DP1. Also, the crack sensing layer 510 may be positioned between the first opening 212fOP1 defined in the functional layer 212f and the first dam portion DP1.

일 실시예에서, 중간영역(MA) 상에는 금속층(520)이 배치될 수 있다. 일 실시예에서, 금속층(520)은 제1 댐부(DP1) 및 제2 댐부(DP2) 중 적어도 하나와 중첩될 수 있다. 다른 표현으로, 금속층(520)은 제1 댐부(DP1) 및 제2 댐부(DP2) 중 적어도 하나를 덮을 수 있다.In an embodiment, a metal layer 520 may be disposed on the intermediate region MA. In an embodiment, the metal layer 520 may overlap at least one of the first dam part DP1 and the second dam part DP2 . In other words, the metal layer 520 may cover at least one of the first dam part DP1 and the second dam part DP2 .

일 실시예에서, 금속층(520)은 제1 댐부(DP1)의 상면(DP1a), 제1 댐부(DP1)의 제1 측면(DP1b) 및 제1 댐부(DP1)의 제2 측면(DP1c)과 중첩(또는, 완전히 중첩)될 수 있다. 구체적으로, 제1 금속층(521)과 제2 금속층(523) 각각은 제1 댐부(DP1)의 상면(DP1a), 제1 댐부(DP1)의 제1 측면(DP1b) 및 제1 댐부(DP1)의 제2 측면(DP1c)과 중첩(또는, 완전히 중첩)될 수 있다.In an embodiment, the metal layer 520 includes the upper surface DP1a of the first dam part DP1, the first side surface DP1b of the first dam part DP1, and the second side surface DP1c of the first dam part DP1. They may overlap (or completely overlap). Specifically, each of the first metal layer 521 and the second metal layer 523 includes the upper surface DP1a of the first dam part DP1, the first side surface DP1b of the first dam part DP1, and the first dam part DP1. It may overlap (or completely overlap) the second side surface DP1c of .

다른 표현으로, 금속층(520)은 제1 댐부(DP1)의 상면(DP1a), 제1 댐부(DP1)의 제1 측면(DP1b) 및 제1 댐부(DP1)의 제2 측면(DP1c)을 덮을(또는, 완전히 덮을) 수 있다. 구체적으로, 제1 금속층(521)과 제2 금속층(523) 각각은 제1 댐부(DP1)의 상면(DP1a), 제1 댐부(DP1)의 제1 측면(DP1b) 및 제1 댐부(DP1)의 제2 측면(DP1c)을 덮을(또는, 완전히 덮을) 수 있다.In other words, the metal layer 520 may cover the top surface DP1a of the first dam part DP1 , the first side surface DP1b of the first dam part DP1 , and the second side surface DP1c of the first dam part DP1 . (or completely covered). Specifically, each of the first metal layer 521 and the second metal layer 523 includes the upper surface DP1a of the first dam part DP1, the first side surface DP1b of the first dam part DP1, and the first dam part DP1. It may cover (or completely cover) the second side surface DP1c of

또한, 금속층(520)은 제2 댐부(DP2)의 상면(DP2a), 제2 댐부(DP2)의 제1 측면(DP2b), 및 제2 댐부(DP2)의 제2 측면(DP2c)과 중첩(또는, 완전히 중첩)될 수 있다. 구체적으로, 제1 금속층(521)과 제2 금속층(523) 각각은 제2 댐부(DP2)의 상면(DP2a), 제2 댐부(DP2)의 제1 측면(DP2b), 및 제2 댐부(DP2)의 제2 측면(DP2c)과 중첩(또는, 완전히 중첩)될 수 있다.In addition, the metal layer 520 overlaps with the upper surface DP2a of the second dam part DP2, the first side surface DP2b of the second dam part DP2, and the second side surface DP2c of the second dam part DP2. or completely overlapping). Specifically, each of the first metal layer 521 and the second metal layer 523 includes the upper surface DP2a of the second dam part DP2 , the first side surface DP2b of the second dam part DP2 , and the second dam part DP2 . ) may overlap (or completely overlap) the second side surface DP2c.

다른 표현으로, 금속층(520)은 제2 댐부(DP2)의 상면(DP2a), 제2 댐부(DP2)의 제1 측면(DP2b), 및 제2 댐부(DP2)의 제2 측면(DP2c)을 덮을(또는, 완전히 덮을) 수 있다. 구체적으로, 제1 금속층(521)과 제2 금속층(523) 각각은 제2 댐부(DP2)의 상면(DP2a), 제2 댐부(DP2)의 제1 측면(DP2b), 및 제2 댐부(DP2)의 제2 측면(DP2c)을 덮을(또는, 완전히 덮을) 수 있다.In other words, the metal layer 520 forms the upper surface DP2a of the second dam part DP2, the first side surface DP2b of the second dam part DP2, and the second side surface DP2c of the second dam part DP2. It can be covered (or completely covered). Specifically, each of the first metal layer 521 and the second metal layer 523 includes the upper surface DP2a of the second dam part DP2 , the first side surface DP2b of the second dam part DP2 , and the second dam part DP2 . ) may cover (or completely cover) the second side surface DP2c.

즉, 금속층(520)은 일체로 구비되어 제1 댐부(DP1) 및 제2 댐부(DP2)와 중첩(또는, 완전히 중첩)될 수 있다. 예컨대, 금속층(520)은 일체로 구비되어 제1 댐부(DP1)의 상면(DP1a), 제1 댐부(DP1)의 제1 측면(DP1b), 제1 댐부(DP1)의 제2 측면(DP1c), 제2 댐부(DP2)의 상면(DP2a), 제2 댐부(DP2)의 제1 측면(DP2b) 및 제2 댐부(DP2)의 제2 측면(DP2c)과 중첩(또는, 완전히 중첩)될 수 있다. 구체적으로, 제1 금속층(521)과 제2 금속층(523) 각각은 일체로 구비되어 제1 댐부(DP1)의 상면(DP1a), 제1 댐부(DP1)의 제1 측면(DP1b), 제1 댐부(DP1)의 제2 측면(DP1c), 제2 댐부(DP2)의 상면(DP2a), 제2 댐부(DP2)의 제1 측면(DP2b) 및 제2 댐부(DP2)의 제2 측면(DP2c)과 중첩(또는, 완전히 중첩)될 수 있다.That is, the metal layer 520 may be integrally provided to overlap (or completely overlap) the first dam part DP1 and the second dam part DP2 . For example, the metal layer 520 is provided integrally to the upper surface DP1a of the first dam part DP1, the first side surface DP1b of the first dam part DP1, and the second side surface DP1c of the first dam part DP1. , may overlap (or completely overlap) the upper surface DP2a of the second dam portion DP2, the first side surface DP2b of the second dam portion DP2, and the second side surface DP2c of the second dam portion DP2 have. Specifically, each of the first metal layer 521 and the second metal layer 523 is provided integrally to the upper surface DP1a of the first dam part DP1, the first side surface DP1b of the first dam part DP1, and the first The second side surface DP1c of the dam part DP1, the upper surface DP2a of the second dam part DP2, the first side surface DP2b of the second dam part DP2, and the second side surface DP2c of the second dam part DP2 ) and (or completely overlapping).

다른 표현으로, 금속층(520)은 일체로 구비되어 제1 댐부(DP1) 및 제2 댐부(DP2)를 덮을(또는, 완전히 덮을) 수 있다. 예컨대, 금속층(520)은 일체로 구비되어 제1 댐부(DP1)의 상면(DP1a), 제1 댐부(DP1)의 제1 측면(DP1b), 제1 댐부(DP1)의 제2 측면(DP1c), 제2 댐부(DP2)의 상면(DP2a), 제2 댐부(DP2)의 제1 측면(DP2b) 및 제2 댐부(DP2)의 제2 측면(DP2c)을 덮을(또는, 완전히 덮을) 수 있다. 구체적으로, 제1 금속층(521)과 제2 금속층(523) 각각은 일체로 구비되어 제1 댐부(DP1)의 상면(DP1a), 제1 댐부(DP1)의 제1 측면(DP1b), 제1 댐부(DP1)의 제2 측면(DP1c), 제2 댐부(DP2)의 상면(DP2a), 제2 댐부(DP2)의 제1 측면(DP2b) 및 제2 댐부(DP2)의 제2 측면(DP2c)을 덮을(또는, 완전히 덮을) 수 있다.In other words, the metal layer 520 may be integrally provided to cover (or completely cover) the first dam part DP1 and the second dam part DP2 . For example, the metal layer 520 is provided integrally to the upper surface DP1a of the first dam part DP1, the first side surface DP1b of the first dam part DP1, and the second side surface DP1c of the first dam part DP1. , the upper surface DP2a of the second dam part DP2, the first side surface DP2b of the second dam part DP2, and the second side surface DP2c of the second dam part DP2 may be covered (or completely covered). . Specifically, each of the first metal layer 521 and the second metal layer 523 is provided integrally to the upper surface DP1a of the first dam part DP1, the first side surface DP1b of the first dam part DP1, and the first The second side surface DP1c of the dam part DP1, the upper surface DP2a of the second dam part DP2, the first side surface DP2b of the second dam part DP2, and the second side surface DP2c of the second dam part DP2 ) can be covered (or completely covered).

일 실시예에서, 도 24b에 도시된 바와 같이, 금속층(520)은 제2 터치절연층(420) 상에만 배치될 수 있다. 또한, 일 실시예에서, 도 24c에 도시된 바와 같이, 금속층(520)은 제3 터치절연층(440) 상에만 배치될 수 있다.In an embodiment, as shown in FIG. 24B , the metal layer 520 may be disposed only on the second touch insulating layer 420 . Also, in one embodiment, as shown in FIG. 24C , the metal layer 520 may be disposed only on the third touch insulating layer 440 .

일 실시예에서, 무기절연층(IIL)에는 개구영역(OA) 및/또는 개구영역(OA) 주변의 중간영역(MA)에서 발생한 크랙이 표시영역(DA)으로 전달되는 것을 방지하기 위한 홈(IILs1, IILs2)들이 정의될 수 있다. 무기절연층(IIL)의 적어도 일부가 제거되어 홈(IILs1, IILs2)들이 형성될 수 있다. 예컨대, 제1 게이트절연층(112), 제2 게이트절연층(113), 및 층간절연층(114)의 적어도 일부가 제거되어 제1 홈(IILs1) 및 제2 홈(IILs2)이 형성될 수 있다. 제1 게이트절연층(112), 제2 게이트절연층(113), 및 층간절연층(114)에 정의된 홈(IILs1, IILs2)들을 통해 버퍼층(111)의 상면의 적어도 일부가 노출될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 버퍼층(111)의 적어도 일부가 함께 제거되어 버퍼층(111)에도 홈(IILs1, IILs2)들이 형성될 수 있다.In an embodiment, the inorganic insulating layer IIL has a groove (for preventing cracks generated in the opening area OA and/or the intermediate area MA around the opening area OA from being transmitted to the display area DA). IILs1, IILs2) may be defined. At least a portion of the inorganic insulating layer IIL may be removed to form grooves IILs1 and IILs2 . For example, at least a portion of the first gate insulating layer 112 , the second gate insulating layer 113 , and the interlayer insulating layer 114 may be removed to form a first groove IILs1 and a second groove IILs2 . have. At least a portion of the upper surface of the buffer layer 111 may be exposed through the grooves IILs1 and IILs2 defined in the first gate insulating layer 112 , the second gate insulating layer 113 , and the interlayer insulating layer 114 . . However, the present invention is not limited thereto. At least a portion of the buffer layer 111 may be removed together to form grooves IILs1 and IILs2 in the buffer layer 111 .

일 실시예에서, 제1 홈(IILs1) 및 제2 홈(IILs2)은 제2 댐부(DP2)와 개구영역(OA) 사이에 위치할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 무기절연층(IIL)에 정의된 제1 홈(IILs1) 및 제2 홈(IILs2)은 제1 댐부(DP1)와 제2 댐부(DP2) 사이에 위치할 수도 있다. 일 실시예에서, 제1 홈(IILs1) 및 제2 홈(IILs2)은 개구영역(OA)의 둘레를 따라 배치될 수 있다.In an embodiment, the first groove IILs1 and the second groove IILs2 may be positioned between the second dam part DP2 and the opening area OA. However, the present invention is not limited thereto. The first groove IILs1 and the second groove IILs2 defined in the inorganic insulating layer IIL may be positioned between the first dam part DP1 and the second dam part DP2 . In an embodiment, the first groove IILs1 and the second groove IILs2 may be disposed along the periphery of the opening area OA.

일 실시예에서, 무기절연층(IIL) 상에는 제1 유기패턴층(115a)이 배치될 수 있다. 제1 유기패턴층(115a)은 제1 유기절연층(115)과 동일한 물질을 포함할 수 있고, 동일한 공정으로 형성될 수 있다.In an embodiment, the first organic pattern layer 115a may be disposed on the inorganic insulating layer IIL. The first organic pattern layer 115a may include the same material as the first organic insulating layer 115 and may be formed by the same process.

일 실시예에서, 제1 유기패턴층(115a)은 무기절연층(IIL)에 정의된 제1 홈(IILs1) 및 제2 홈(IILs2)을 채울 수 있다. 예컨대, 제1 유기패턴층(115a)은 무기절연층(IIL)에 정의된 제1 홈(IILs1) 및 제2 홈(IILs2) 내에 배치될 수 있다.In an embodiment, the first organic pattern layer 115a may fill the first and second grooves IILs1 and IILs2 defined in the inorganic insulating layer IIL. For example, the first organic pattern layer 115a may be disposed in the first groove IILs1 and the second groove IILs2 defined in the inorganic insulating layer IIL.

중간영역(MA)에 배치된 무기절연층(IIL)에 홈(IILs1, IILs2)들이 정의되고, 홈(IILs1, IILs2)들 내에 제1 유기패턴층(115a)이 배치됨으로써, 개구영역(OA) 및/또는 개구영역(OA) 주변의 중간영역(MA)에서 발생한 크랙이 표시영역(DA)으로 전달되는 것이 방지 또는 최소화될 수 있다.Grooves IILs1 and IILs2 are defined in the inorganic insulating layer IIL disposed in the intermediate area MA, and the first organic pattern layer 115a is disposed in the grooves IILs1 and IILs2, thereby forming the opening area OA. And/or the cracks generated in the intermediate area MA around the opening area OA may be prevented or minimized from being transmitted to the display area DA.

일 실시예에서, 기능층(212f)은 중간영역(MA)에서 단절될 수 있다. 즉, 기능층(212f)은 중간영역(MA)에 위치한 적어도 하나의 개구(212fOP1, 212fOP2, 212fOP3, 212fOP4)를 포함할 수 있다.In an embodiment, the functional layer 212f may be disconnected from the intermediate region MA. That is, the functional layer 212f may include at least one opening 212fOP1 , 212fOP2 , 212fOP3 , and 212fOP4 positioned in the intermediate area MA.

기능층(212f)에 정의된 적어도 하나의 개구(212fOP1, 212fOP2, 212fOP3, 212fOP4)는 무기절연층(IIL) 상에 위치할 수 있다. 예컨대, 기능층(212f)은 무기절연층(IIL)의 상면에 배치되되, 기능층(212f)에 정의된 적어도 하나의 개구(212fOP1, 212fOP2, 212fOP3, 212fOP4)를 통해 무기절연층(IIL)의 상면이 노출될 수 있다.At least one opening 212fOP1 , 212fOP2 , 212fOP3 , and 212fOP4 defined in the functional layer 212f may be positioned on the inorganic insulating layer IIL. For example, the functional layer 212f is disposed on the upper surface of the inorganic insulating layer IIL, and through at least one opening 212fOP1, 212fOP2, 212fOP3, and 212fOP4 defined in the functional layer 212f. The upper surface may be exposed.

일 실시예에서, 기능층(212f)은 제1 개구(212fOP1), 제2 개구(212fOP2), 제3 개구(212fOP3), 및 제4 개구(212fOP4)를 포함할 수 있다. 일 실시예에서, 제1 개구(212fOP1)는 표시영역(DA, 도 7)과 제1 댐부(DP1) 사이에 위치할 수 있고, 제2 개구(212fOP2)는 제1 댐부(DP1)와 제2 댐부(DP2) 사이에 위치할 수 있으며, 제3 개구(212fOP3)는 제2 댐부(DP2)와 제1 유기패턴층(115a) 사이에 위치할 수 있고, 제4 개구(212fOP4)는 제1 유기패턴층(115a)과 개구영역(OA) 사이에 위치할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.In an embodiment, the functional layer 212f may include a first opening 212fOP1 , a second opening 212fOP2 , a third opening 212fOP3 , and a fourth opening 212fOP4 . In an exemplary embodiment, the first opening 212fOP1 may be positioned between the display area DA ( FIG. 7 ) and the first dam portion DP1 , and the second opening 212fOP2 may include the first dam portion DP1 and the second dam portion DP1 . It may be positioned between the dam part DP2 , the third opening 212fOP3 may be positioned between the second dam part DP2 and the first organic pattern layer 115a , and the fourth opening 212fOP4 may be positioned between the first organic pattern layer 115a . It may be positioned between the pattern layer 115a and the opening area OA. However, the present invention is not limited thereto.

일 실시예에서, 기능층(212f)에 적어도 하나의 개구(212fOP1, 212fOP2, 212fOP3, 212fOP4)가 정의됨으로써, 개구영역(OA) 부근의 산소 또는 수분이 표시영역(DA)의 발광다이오드로 침투(또는, 확산)되는 것을 방지 또는 최소화할 수 있다.In an embodiment, at least one opening 212fOP1 , 212fOP2 , 212fOP3 , and 212fOP4 is defined in the functional layer 212f , so that oxygen or moisture in the vicinity of the opening area OA penetrates into the light emitting diode of the display area DA ( Or, diffusion) can be prevented or minimized.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiment shown in the drawings, which is only exemplary, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention should be determined by the technical spirit of the appended claims.

1: 표시 장치
10: 표시 패널
460: 평탄화층
510: 크랙감지층
520: 금속층
1: display device
10: display panel
460: planarization layer
510: crack detection layer
520: metal layer

Claims (40)

개구영역, 상기 개구영역을 적어도 일부 둘러싸는 표시영역 및 상기 개구영역과 상기 표시영역 사이의 중간영역을 포함하는 기판;
상기 표시영역 상에 배치되고, 제1 전극, 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이의 기능층을 포함하는 발광다이오드;
상기 중간영역에 위치하는 제1 댐부;
상기 표시영역과 제1 댐부 사이에 위치하는 크랙감지층; 및
상기 크랙감지층 상에 배치된 평탄화층;
을 구비하는, 표시 패널.
a substrate including an opening region, a display region surrounding at least a portion of the opening region, and an intermediate region between the opening region and the display region;
a light emitting diode disposed on the display area and including a first electrode, a second electrode, and a functional layer between the first electrode and the second electrode;
a first dam located in the middle region;
a crack sensing layer positioned between the display area and the first dam; and
a planarization layer disposed on the crack sensing layer;
A display panel comprising a.
제1항에 있어서,
상기 제1 댐부와 상기 개구영역 사이에 위치하는 제2 댐부를 더 포함하는, 표시 패널.
According to claim 1,
The display panel of claim 1 , further comprising a second dam part positioned between the first dam part and the opening area.
제2항에 있어서,
상기 제1 댐부 및 상기 제2 댐부 중 적어도 하나와 중첩되는 금속층을 더 포함하는, 표시 패널.
3. The method of claim 2,
and a metal layer overlapping at least one of the first dam part and the second dam part.
제3항에 있어서,
상기 금속층은 상기 제1 댐부의 상면 및 상기 제2 댐부와 인접한 상기 제1 댐부의 측면과 적어도 일부 중첩되고,
상기 금속층은 상기 제2 댐부의 상면, 상기 제1 댐부와 인접한 상기 제2 댐부의 제1 측면 및 상기 개구영역과 인접한 상기 제2 댐부의 제2 측면과 적어도 일부 중첩되는, 표시 패널.
4. The method of claim 3,
the metal layer overlaps at least partially with an upper surface of the first dam part and a side surface of the first dam part adjacent to the second dam part;
The metal layer at least partially overlaps a top surface of the second dam part, a first side surface of the second dam part adjacent to the first dam part, and a second side surface of the second dam part adjacent to the opening area.
제4항에 있어서,
상기 금속층은 상기 제2 댐부의 상기 상면, 상기 제2 댐부의 상기 제1 측면 및 상기 제2 댐부의 상기 제2 측면 중 적어도 하나와 중첩되는 개구를 포함하는, 표시 패널.
5. The method of claim 4,
The metal layer includes an opening overlapping at least one of the top surface of the second dam part, the first side surface of the second dam part, and the second side surface of the second dam part.
제4항에 있어서,
상기 금속층은 제1 금속층과 제2 금속층을 포함하고, 상기 제1 금속층과 상기 제2 금속층은 적어도 일부 중첩되는, 표시 패널.
5. The method of claim 4,
The metal layer includes a first metal layer and a second metal layer, and the first metal layer and the second metal layer at least partially overlap.
제6항에 있어서,
상기 평탄화층은 상기 제2 금속층을 덮는, 표시 패널.
7. The method of claim 6,
The planarization layer covers the second metal layer.
제6항에 있어서,
상기 발광다이오드 상에 배치되되, 순차적으로 적층된 제1 터치절연층, 제1 도전층, 제2 터치절연층 및 제2 도전층을 포함하는 입력감지층을 더 포함하는, 표시 패널.
7. The method of claim 6,
and an input sensing layer disposed on the light emitting diode, the input sensing layer including a first touch insulating layer, a first conductive layer, a second touch insulating layer, and a second conductive layer sequentially stacked.
제8항에 있어서,
상기 제1 터치절연층 및 상기 제2 터치절연층은 상기 표시영역으로부터 상기 중간영역으로 연장되고, 상기 금속층은 상기 제1 터치절연층 또는 상기 제2 터치절연층 상에 배치되는, 표시 패널.
9. The method of claim 8,
The first touch insulating layer and the second touch insulating layer extend from the display area to the intermediate area, and the metal layer is disposed on the first touch insulating layer or the second touch insulating layer.
제8항에 있어서,
상기 제1 금속층은 상기 제1 터치절연층 상에 배치되고, 상기 제2 금속층은 상기 제2 터치절연층 상에 배치되는, 표시 패널.
9. The method of claim 8,
The first metal layer is disposed on the first touch insulating layer, and the second metal layer is disposed on the second touch insulating layer.
제1항에 있어서,
상기 평탄화층은 16,000 옹스트롬(Å) 내지 150,000 옹스트롬(Å)의 두께를 갖는, 표시 패널.
According to claim 1,
The planarization layer has a thickness of 16,000 angstroms (Å) to 150,000 angstroms (Å).
제1항에 있어서,
상기 평탄화층은 상기 크랙감지층 상에 직접 배치되는, 표시 패널.
According to claim 1,
and the planarization layer is disposed directly on the crack detection layer.
제1항에 있어서,
상기 크랙감지층은 상기 제1 댐부와 적어도 일부 중첩하는, 표시 패널.
According to claim 1,
The crack sensing layer at least partially overlaps the first dam portion.
제1항에 있어서,
상기 크랙감지층은 제1 크랙감지층 및 제2 크랙감지층을 포함하고,
상기 제1 크랙감지층은 상기 표시영역과 상기 개구영역 사이에 위치하고, 상기 제2 크랙감지층은 상기 제1 크랙감지층과 상기 개구영역 사이에 위치하는, 표시 패널.
According to claim 1,
The crack sensing layer includes a first crack sensing layer and a second crack sensing layer,
The first crack detecting layer is positioned between the display area and the opening area, and the second crack detecting layer is positioned between the first crack detecting layer and the opening area.
제14항에 있어서,
상기 제1 크랙감지층과 상기 제2 크랙감지층 사이의 폭은 2㎛ 이상인, 표시 패널.
15. The method of claim 14,
A width between the first crack sensing layer and the second crack sensing layer is 2 μm or more.
제14항에 있어서,
상기 제1 크랙감지층과 상기 제2 크랙감지층은 일체로 구비되는, 표시 패널.
15. The method of claim 14,
and the first crack sensing layer and the second crack sensing layer are integrally provided.
제9항에 있어서,
상기 크랙감지층은 상기 제1 터치절연층 또는 상기 제2 터치절연층 상에 직접 배치되는, 표시 패널.
10. The method of claim 9,
The crack sensing layer is disposed directly on the first touch insulating layer or the second touch insulating layer.
제1항에 있어서,
상기 제2 전극은 상기 표시영역으로부터 상기 중간영역으로 연장되고, 상기 제2 전극은 상기 개구영역에 대응되는 홀을 포함하는, 표시 패널.
According to claim 1,
The second electrode extends from the display area to the intermediate area, and the second electrode includes a hole corresponding to the opening area.
제2항에 있어서,
상기 기능층은 상기 표시영역으로부터 상기 중간영역으로 연장되고, 상기 기능층은 상기 중간영역에 위치한 적어도 하나의 개구를 포함하는, 표시 패널.
3. The method of claim 2,
The functional layer extends from the display area to the intermediate area, and the functional layer includes at least one opening positioned in the intermediate area.
제19항에 있어서,
상기 기판 상에 배치되는 적어도 하나의 무기절연층을 더 포함하고,
상기 기능층의 적어도 하나의 개구는 상기 적어도 하나의 무기절연층 상에 위치하는, 표시 패널.
20. The method of claim 19,
It further comprises at least one inorganic insulating layer disposed on the substrate,
The at least one opening of the functional layer is located on the at least one inorganic insulating layer.
제20항에 있어서,
상기 적어도 하나의 개구는 제1 개구, 제2 개구 및 제3 개구를 포함하고,
상기 제1 개구는 상기 표시영역과 상기 제1 댐부 사이에 위치하고, 상기 제2 개구는 상기 제1 댐부와 상기 제2 댐부 사이에 위치하며, 상기 제3 개구는 상기 제2 댐부와 상기 개구영역 사이에 위치하는, 표시 패널.
21. The method of claim 20,
the at least one opening comprises a first opening, a second opening and a third opening;
The first opening is positioned between the display area and the first dam part, the second opening is positioned between the first dam part and the second dam part, and the third opening is between the second dam part and the opening area. Located in the display panel.
제19항에 있어서,
상기 발광다이오드 상에 배치되되, 순차적으로 적층된 제1 무기막층, 유기막층 및 제2 무기막층을 포함하는 봉지층을 더 포함하는, 표시 패널.
20. The method of claim 19,
The display panel further comprising: an encapsulation layer disposed on the light emitting diode, the encapsulation layer including a first inorganic layer, an organic layer, and a second inorganic layer that are sequentially stacked.
제22항에 있어서,
상기 봉지층은 상기 표시영역으로부터 상기 중간영역으로 연장되고, 상기 봉지층은 상기 기능층의 적어도 하나의 개구와 중첩되는, 표시 패널.
23. The method of claim 22,
The encapsulation layer extends from the display area to the intermediate area, and the encapsulation layer overlaps at least one opening of the functional layer.
제1항에 있어서,
상기 표시영역과 상기 크랙감지층 사이에 위치하는 얼라인 마크를 더 포함하는, 표시 패널.
According to claim 1,
and an alignment mark positioned between the display area and the crack sensing layer.
개구영역, 상기 개구영역을 적어도 일부 둘러싸는 표시영역 및 상기 개구영역과 상기 표시영역 사이의 중간영역을 포함하는 표시 패널; 및
상기 표시 패널의 하면 상에 배치되되 상기 개구영역에 적어도 일부 중첩되는 컴포넌트;
를 구비하고,
상기 표시 패널은,
상기 표시영역 상에 배치되고, 제1 전극, 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이의 기능층을 포함하는 발광다이오드;
상기 중간영역에 위치하는 제1 댐부;
상기 표시영역과 제1 댐 사이에 위치하는 크랙감지층; 및
상기 크랙감지층 상에 배치된 평탄화층;
을 구비하는, 표시 장치.
a display panel including an opening area, a display area surrounding at least a portion of the opening area, and an intermediate area between the opening area and the display area; and
a component disposed on a lower surface of the display panel and overlapping at least a part of the opening area;
to provide
The display panel is
a light emitting diode disposed on the display area and including a first electrode, a second electrode, and a functional layer between the first electrode and the second electrode;
a first dam located in the middle region;
a crack sensing layer positioned between the display area and the first dam; and
a planarization layer disposed on the crack sensing layer;
A display device comprising:
제25항에 있어서,
상기 제1 댐부와 상기 개구영역 사이에 위치하는 제2 댐부를 더 포함하는, 표시 장치.
26. The method of claim 25,
and a second dam portion positioned between the first dam portion and the opening region.
제26항에 있어서,
상기 제1 댐부 및 상기 제2 댐부 중 적어도 하나의 중첩되는 금속층을 더 포함하는, 표시 장치.
27. The method of claim 26,
and a metal layer overlapping at least one of the first dam part and the second dam part.
제27항에 있어서,
상기 금속층은 제1 금속층과 제2 금속층을 포함하고, 상기 제1 금속층과 상기 제2 금속층은 적어도 일부 중첩되는, 표시 장치.
28. The method of claim 27,
The metal layer includes a first metal layer and a second metal layer, and the first metal layer and the second metal layer at least partially overlap.
제28항에 있어서,
상기 평탄화층은 상기 제2 금속층을 덮는, 표시 장치.
29. The method of claim 28,
The planarization layer covers the second metal layer.
제25항에 있어서,
상기 컴포넌트는 촬상 소자 또는 센서를 포함하는, 표시 장치.
26. The method of claim 25,
wherein the component comprises an imaging element or a sensor.
개구영역, 상기 개구영역을 적어도 일부 둘러싸는 표시영역 및 상기 개구영역과 상기 표시영역 사이의 중간영역을 포함하는 기판;
상기 표시영역 상에 배치되고, 제1 전극, 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이의 기능층을 포함하는 발광다이오드;
상기 중간영역에 위치하는 제1 댐부;
상기 표시영역과 제1 댐부 사이에 위치하되, 상기 제1 댐부와 적어도 일부 중첩되는 크랙감지층; 및
상기 제1 댐부와 상기 개구영역 사이에 위치하는 제2 댐부;
를 구비하는, 표시 패널.
a substrate including an opening region, a display region surrounding at least a portion of the opening region, and an intermediate region between the opening region and the display region;
a light emitting diode disposed on the display area and including a first electrode, a second electrode, and a functional layer between the first electrode and the second electrode;
a first dam located in the middle region;
a crack sensing layer positioned between the display area and the first dam portion and at least partially overlapping the first dam portion; and
a second dam part positioned between the first dam part and the opening area;
A display panel comprising a.
제31항에 있어서,
상기 제2 댐부와 상기 개구영역 사이에 위치하는 제3 댐부를 더 포함하는, 표시 패널.
32. The method of claim 31,
and a third dam portion positioned between the second dam portion and the opening region.
제32항에 있어서,
상기 제1 댐부는 제1 높이를 갖고, 상기 제2 댐부는 상기 제1 높이와 동일한 제2 높이를 갖는, 표시 패널.
33. The method of claim 32,
The first dam portion has a first height, and the second dam portion has a second height equal to the first height.
제33항에 있어서,
상기 제3 댐부는 상기 제1 높이보다 작은 제3 높이를 갖는, 표시 패널.
34. The method of claim 33,
The third dam portion has a third height that is smaller than the first height.
제32항에 있어서,
상기 기판 상에 배치된 무기절연층을 더 포함하고,
상기 무기절연층에는 홈이 정의된, 표시 패널.
33. The method of claim 32,
Further comprising an inorganic insulating layer disposed on the substrate,
A display panel, wherein a groove is defined in the inorganic insulating layer.
제35항에 있어서,
상기 홈은 상기 제3 댐부와 상기 개구영역 사이에 위치하는, 표시 패널.
36. The method of claim 35,
The groove is positioned between the third dam part and the opening area.
제35항에 있어서,
상기 기능층은 상기 표시영역으로부터 상기 중간영역으로 연장되고,
상기 기능층은 상기 중간영역에 위치한 적어도 하나의 개구를 포함하는, 표시 패널.
36. The method of claim 35,
the functional layer extends from the display area to the intermediate area;
and the functional layer includes at least one opening positioned in the intermediate region.
제37항에 있어서,
상기 적어도 하나의 개구는 제1 개구, 제2 개구, 제3 개구 및 제4 개구를 포함하고,
상기 제1 개구는 상기 표시영역과 상기 제1 댐부 사이에 위치하고, 상기 제2 개구는 상기 제1 댐부와 상기 제2 댐부 사이에 위치하며, 상기 제3 개구는 상기 제2 댐부와 상기 제3 댐부 사이에 위치하고, 상기 제4 개구는 상기 제3 댐부와 상기 개구영역 사이에 위치하는, 표시 패널.
38. The method of claim 37,
the at least one opening comprises a first opening, a second opening, a third opening and a fourth opening;
The first opening is positioned between the display area and the first dam part, the second opening is positioned between the first dam part and the second dam part, and the third opening is the second dam part and the third dam part. and the fourth opening is positioned between the third dam part and the opening area.
제38항에 있어서,
상기 중간영역 상에 배치되고, 상기 제1 댐부, 상기 제2 댐부 및 상기 제3 댐부 중 적어도 하나와 중첩되는 금속층을 더 포함하는, 표시 패널.
39. The method of claim 38,
and a metal layer disposed on the intermediate region and overlapping at least one of the first dam part, the second dam part, and the third dam part.
제39항에 있어서,
상기 금속층은 상기 제4 개구와 적어도 일부 중첩되는, 표시 패널.
40. The method of claim 39,
The metal layer at least partially overlaps the fourth opening.
KR1020210162787A 2021-04-30 2021-11-23 display panel and display apparatus KR20220149895A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US17/570,458 US20220352486A1 (en) 2021-04-30 2022-01-07 Display panel and display apparatus
EP22161511.5A EP4083982B1 (en) 2021-04-30 2022-03-11 Display panel and display apparatus
CN202220971625.2U CN217562575U (en) 2021-04-30 2022-04-25 Display panel
CN202210442027.0A CN115274776A (en) 2021-04-30 2022-04-25 Display panel

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210056768 2021-04-30
KR20210056768 2021-04-30

Publications (1)

Publication Number Publication Date
KR20220149895A true KR20220149895A (en) 2022-11-09

Family

ID=84040278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210162787A KR20220149895A (en) 2021-04-30 2021-11-23 display panel and display apparatus

Country Status (1)

Country Link
KR (1) KR20220149895A (en)

Similar Documents

Publication Publication Date Title
US11825705B2 (en) Display panel including area for component inside display area and display apparatus including the same
US11004914B2 (en) Display apparatus
KR20210103037A (en) display device and electric apparatus
KR20200100238A (en) Display panel
US20240349529A1 (en) Display panel, method of manufacturing the same, and electronic apparatus using the same
KR20220068308A (en) Display apparatus
US12069894B2 (en) Display apparatus comprising irradiated regions and dams and method of manufacturing the same
CN217562575U (en) Display panel
KR20210140837A (en) Display device and electric apparatus including the same
KR20210036456A (en) Display panel and display apparatus comprising the same
KR20220149895A (en) display panel and display apparatus
CN220210914U (en) Display panel and display device
US12048187B2 (en) Display panel and electronic device
US20230200197A1 (en) Method of manufacturing display panel
US20230232653A1 (en) Display panel
US20240065055A1 (en) Display apparatus
CN221449028U (en) Apparatus for manufacturing display device
US20240306449A1 (en) Display panel
US20240324313A1 (en) Display apparatus
US20230165053A1 (en) Display apparatus
KR20220087664A (en) Display panel
KR20240049738A (en) Display panel and method for manufacturing display panel
KR20240073210A (en) Display device and method for manufacturing the same
KR20220094303A (en) Display device and method of manufacturing of the display device
KR20240033773A (en) Display device