KR20220100779A

KR20220100779A - 표시 구동 회로, 이를 포함하는 표시 장치, 및 표시 장치의 구동 방법

Info

Publication number: KR20220100779A
Application number: KR1020210002884A
Authority: KR
Inventors: 김현창; 채세병
Original assignee: 삼성디스플레이 주식회사
Priority date: 2021-01-08
Filing date: 2021-01-08
Publication date: 2022-07-18
Also published as: US20230177995A1; US20220223082A1; US20240046833A1; US11587487B2; US11854453B2; CN114792503A

Abstract

표시 구동 회로는, 주파수 제어 신호에 따른 주파수로 클럭 신호를 생성하는 클럭 신호 발생부; 상기 클럭 신호의 상기 주파수와 외부로부터 공급되는 기준 클럭 신호에 기초하여 산출되는 타겟 주파수 사이의 편차에 기초하여 상기 클럭 신호의 주파수 변화량을 적응적으로 가변하는 주파수 변화량 결정부; 및 주파수 변화량에 기초하여 클럭 신호의 주파수를 업데이트하는 주파수 제어 신호를 생성하고, 주파수 제어 신호를 클럭 신호 발생부에 제공하는 주파수 제어부를 포함한다.

Description

표시 구동 회로, 이를 포함하는 표시 장치, 및 표시 장치의 구동 방법{DISPLAY DRIVING CIRCUIT, DISPLAY DEVICE INCLUDING THE SAME, AND METHOD OF DRIVING DISPLAY DEVICE}

본 발명은 표시 장치에 관한 것으로서, 더욱 상세하게는 표시 구동 회로를 포함하는 표시 장치 및 이의 구동 방법에 관한 것이다.

표시 장치는 영상을 표시하는 화소들을 포함하는 화소부 및 화소부의 구동을 제어하는 표시 구동 회로를 포함한다. 표시 구동 회로는 화소부의 영상 표시 및 표시 장치에 이용되는 다양한 제어 신호들(예를 들어, 동기 신호, 데이터 신호, 주사 신호 등)의 타이밍을 결정하는 기준이 되는 클럭 신호를 생성한다.

클럭 신호의 주파수는 외부로부터 공급되는 기준 클럭 신호에 기초하여 제어되고, 영상이 표시되는 동안 표시 장치의 구동 조건에 따라 클럭 신호의 주파수가 조절될 수 있다.

본 발명의 일 목적은 클럭 신호의 주파수와 타겟 주파수의 차이에 기초하여 주파수 변화량을 선택(또는, 갱신)하고, 주파수 변화량에 따라 클럭 신호의 주파수를 타겟 주파수를 향해 제어하는 표시 구동 회로를 제공하는 것이다.

본 발명의 다른 목적은 상기 표시 구동 회로를 포함하는 표시 장치 및 이의 구동 방법을 제공하는 것이다.

다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.

본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 표시 구동 회로는, 주파수 제어 신호에 따른 주파수로 클럭 신호를 생성하는 클럭 신호 발생부; 상기 클럭 신호의 상기 주파수와 외부로부터 공급되는 기준 클럭 신호에 기초하여 산출되는 타겟 주파수 사이의 편차의 크기에 기초하여 상기 클럭 신호의 주파수 변화량을 적응적으로 가변하는 주파수 변화량 결정부; 및 상기 주파수 변화량에 기초하여 상기 클럭 신호의 상기 주파수를 업데이트하는 상기 주파수 제어 신호를 생성하고, 상기 주파수 제어 신호를 상기 클럭 신호 발생부에 제공하는 주파수 제어부를 포함할 수 있다.

일 실시예에 의하면, 상기 주파수 변화량 결정부는, 카운트 인에이블 기간에 상기 클럭 신호를 카운트한 값에 기초하여 상기 클럭 신호의 현재 주파수를 산출하는 제1 주파수 연산부; 상기 카운트 인에이블 기간에 상기 기준 클럭 신호를 카운트한 값에 기초하여 상기 클럭 신호의 타겟 주파수를 산출하는 제2 주파수 연산부; 및 상기 현재 주파수와 상기 타겟 주파수의 편차인 주파수 편차와 기 설정된 기준 편차들 중 적어도 하나를 비교한 결과에 기초하여 상기 주파수 변화량을 결정하는 결정부를 포함할 수 있다.

일 실시예에 의하면, 상기 주파수 편차가 제1 기준 편차 이하인 경우에 결정되는 제1 주파수 변화량은, 상기 주파수 편차가 상기 제1 기준 편차보다 크고 제2 기준 편차 이하인 경우에 결정되는 제2 주파수 변화량보다 작을 수 있다.

일 실시예에 의하면, 영상 표시 모드에서, 상기 클럭 신호 발생부는 기 설정된 프레임 간격으로 상기 클럭 신호의 상기 주파수를 상기 타겟 주파수에 가까워지도록 변경할 수 있다.

일 실시예에 의하면, 상기 클럭 신호의 상기 주파수의 변화량은 상기 타겟 주파수에 도달할 때까지 프레임 경과에 따라 단계적으로 감소할 수 있다.

일 실시예에 의하면, 상기 제1 주파수 연산부는, 상기 카운트 인에이블 기간에 상기 클럭 신호를 카운트하는 제1 카운터; 및 상기 제1 카운터로부터 상기 카운트 인에이블 기간 동안 공급된 값들의 총합을 상기 현재 주파수에 대응하는 제1 결과로서 산출하는 제1 연산부를 포함할 수 있다.

일 실시예에 의하면, 상기 제2 주파수 연산부는, 상기 카운트 인에이블 기간에 상기 기준 클럭 신호를 카운트하는 제2 카운터; 상기 타겟 주파수에 대한 상기 기준 주파수의 비(ratio)를 상기 제2 카운터로부터 공급되는 값에 곱하는 곱셈부; 및 상기 곱셈부에서 연산된 결과의 총합을 상기 타겟 주파수에 대응하는 제2 결과로서 산출하는 제2 연산부를 포함할 수 있다.

일 실시예에 의하면, 상기 결정부는 상기 제1 결과와 상기 제2 결과의 차이를 상기 기준 편차들 중 상기 적어도 하나와 비교할 수 있다.

일 실시예에 의하면, 상기 제2 주파수 연산부는, 상기 카운트 인에이블 기간에 상기 기준 클럭 신호를 카운트하는 제2 카운터; 상기 제2 카운터로부터 상기 카운트 인에이블 기간 동안 공급된 값들의 총합을 산출하는 제2 연산부; 및 상기 타겟 주파수에 대한 상기 기준 주파수의 비(ratio)를 상기 제2 연산부로부터 공급되는 값에 곱하여 상기 타겟 주파수에 대응하는 제2 결과로서 산출하는 곱셈부를 포함할 수 있다.

일 실시예에 의하면, 상기 주파수 제어부는 기 설정된 프레임의 블랭크 기간에 상기 주파수 제어 신호를 상기 클럭 신호 발생부에 제공할 수 있다.

일 실시예에 의하면, 상기 표시 구동 회로는, 외부로부터 공급되는 제어 신호 및 상기 타겟 주파수에 기초하여, 상기 제1 주파수 연산부 및 상기 제2 주파수 연산부를 제어하고, 상기 주파수 제어 신호가 상기 주파수 제어 신호를 출력하는 타이밍을 제어하는, 주파수 보상 제어부를 더 포함할 수 있다.

본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 표시 장치의 구동 방법은, 카운트 인에이블 기간에 클럭 신호 발생부로부터 출력되는 클럭 신호를 카운트하여 클럭 신호의 현재 주파수에 대응하는 제1 클럭수를 산출하는 단계; 상기 카운트 인에이블 기간에 외부로부터 제공되는 기준 클럭 신호를 카운트하여 상기 클럭 신호의 타겟 주파수에 대응하는 제2 클럭수를 산출하는 단계; 상기 제1 클럭수와 상기 제2 클럭수의 차이에 대응하는 주파수 편차를 기 설정된 기준 클럭수들에 대응하는 기준 편차들 중 적어도 하나와 비교하는 단계; 상기 비교 결과에 기초하여 상기 클럭 신호의 주파수 변화량을 결정하는 단계; 및 프레임의 블랭크 기간에 상기 주파수 변화량에 기초하여 상기 클럭 신호의 주파수를 업데이트하는 단계를 포함할 수 있다. 상기 주파수 편차가 클수록 상기 주파수 변화량이 클 수 있다.

일 실시예에 의하면, 상기 제2 결과를 산출하는 단계는, 상기 타겟 주파수에 대한 상기 기준 클럭 신호의 주파수인 기준 주파수의 비를 상기 기준 클럭 신호를 카운트한 값에 곱하여 상기 제2 클럭수를 산출할 수 있다.

일 실시예에 의하면, 기 설정된 프레임 간격으로 상기 클럭 신호의 상기 주파수를 상기 타겟 주파수에 가까워지도록 변경할 수 있다.

일 실시예에 의하면, 상기 클럭 신호의 주파수의 변화량은 상기 타겟 주파수에 도달할 때까지 단계적으로 감소할 수 있다.

본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 표시 장치는, 화소들을 포함하며, 영상을 표시하는 화소부; 및 상기 영상에 상응하는 데이터 신호들을 상기 화소부에 제공하고, 상기 데이터 신호의 출력 타이밍을 제어하는 클럭 신호를 출력하는 표시 구동 회로를 포함할 수 있다. 상기 표시 구동 회로는, 주파수 제어 신호에 따른 주파수로 상기 클럭 신호를 생성하는 클럭 신호 발생부; 상기 클럭 신호의 상기 주파수와 외부로부터 공급되는 기준 클럭 신호에 기초하여 산출되는 타겟 주파수 사이의 편차의 크기에 기초하여 상기 클럭 신호의 주파수 변화량을 적응적으로 가변하는 주파수 변화량 결정부; 및 상기 주파수 변화량에 기초하여 상기 클럭 신호의 상기 주파수를 업데이트하는 상기 주파수 제어 신호를 생성하고, 상기 주파수 제어 신호를 상기 클럭 신호 발생부에 제공하는 주파수 제어부를 포함할 수 있다.

본 발명의 실시예들에 따른 표시 구동 회로, 표시 장치, 및 표시 장치의 구동 방법은 현재의 클럭 주파수와 타겟 주파수의 편차에 따라 주파수 변화량을 적응적으로 조절할 수 있다. 따라서, 영상 표시 중(또는, 표시 모드에서) 클럭 주파수를 타겟 주파수 수준으로 맞추는 데에 소요되는 시간(예를 들어, 트래킹 시간)이 크게 감소될 수 있다. 그러므로, 영상 표시 중 클럭 주파수의 변경에 따른 화면 이상(휘도 변경, 크로스토크, 플리커 등)이 저감 내지 최소화될 수 있다.

다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.

도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 본 발명의 실시예들에 따른 표시 구동 회로를 나타내는 블록도이다.
도 3은 도 2의 표시 구동 회로의 일 예를 나타내는 블록도이다.
도 4는 도 3의 표시 구동 회로의 동작을 일 예를 나타내는 타이밍도이다.
도 5a는 도 3의 표시 구동 회로에서 출력되는 클럭 신호의 주파수 변화의 일 예를 나타내는 도면이다.
도 5b는 주파수 편차, 기준 주파수, 및 주파수 변화량의 관계의 일 예를 설명하기 위한 도면이다.
도 6은 도 3의 표시 구동 회로에서 출력되는 클럭 신호의 주파수 변화의 다른 일 예를 나타내는 도면이다.
도 7은 블랭크 기간에서의 도 3의 표시 구동 회로의 동작의 일 예를 나타내는 타이밍도이다.
도 8은 도 3의 표시 구동 회로가 클럭 신호의 주파수를 변경하는 주기의 일 예를 나타내는 타이밍도이다.
도 9는 도 2의 표시 구동 회로의 다른 일 예를 나타내는 블록도이다.
도 10은 본 발명의 실시예들에 따른 표시 장치의 구동 방법을 나타내는 순서도이다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.

도 1을 참조하면, 표시 장치(1000)는, 화소부(10), 주사 구동부(20), 데이터 구동부(30), 및 타이밍 제어부(40)를 포함할 수 있다.

표시 장치(1000)는 평면 표시 장치, 플렉서블(flexible) 표시 장치, 커브드(curved) 표시 장치, 폴더블(foldable) 표시 장치, 벤더블(bendable) 표시 장치, 스트레쳐블(stretchable) 표시 장치일 수 있다. 또한, 표시 장치(1000)는 투명 표시 장치, 헤드 마운트(head-mounted) 표시 장치, 웨어러블(wearable) 표시 장치 등에 적용될 수 있다. 또한, 표시 장치(1000)는 스마트폰, 태블릿, 스마트 패드, TV, 모니터 등의 다양한 전자 기기에 적용될 수 있다.

표시 장치(1000)는 복수의 자발광 소자들을 포함하는 자발광 표시 장치로 구현될 수 있다. 예를 들어, 표시 장치(1000)는 유기 발광 소자들을 포함하는 유기 발광 표시 장치, 무기 발광 소자들을 포함하는 표시 장치, 또는 무기 물질 및 유기 물질이 복합적으로 구성된 발광 소자들을 포함하는 표시 장치일 수 있다. 다만, 이는 예시적인 것으로서, 표시 장치(1000)는 액정 표시 장치, 플라즈마 표시 장치, 퀀텀닷 표시 장치 등으로 구현될 수도 있다.

화소부(10)는 주사선들(S1 내지 Sn, 단, n은 1보다 큰 정수), 데이터선들(D1 내지 Dm, 단, m은 1보다 큰 정수), 및 화소(PX)들을 포함할 수 있다. 화소(PX)들은 데이터선들(D1 내지 Dm) 및 주사선들(S1 내지 Sn)에 전기적으로 연결될 수 있다. 실시예에 따라, 화소(PX)들 각각에는 적어도 하나의 주사선이 접속될 수 있다.

화소(PX)들은 데이터선들(D1 내지 Dm)로부터 공급되는 데이터 신호에 대응하는 계조 및 휘도로 발광할 수 있다.

주사 구동부(20)는 타이밍 제어부(40)로부터 주사 제어 신호(SCS)를 수신할 수 있다. 주사 제어 신호(SCS)를 공급받은 주사 구동부(20)는 주사선들(S1 내지 Sn)로 주사 신호를 공급할 수 있다. 예를 들어, 주사 제어 신호(SCS)는 개시 신호, 주사 클럭 신호들 등을 포함할 수 있다.

주사 구동부(20)는 화소부(10)의 일 영역(또는, 표시 패널의 일 영역) 상에 형성되거나, IC로 구현되고 연성 회로 기판에 실장되어 화소부(10)와 연결될 수도 있다. 일 실시예에서, 주사 구동부(20)는 화소부(10)를 사이에 두고 양측에 위치될 수도 있다.

데이터 구동부(30)는 데이터 제어 신호(DCS) 및 영상 데이터(RGB)에 기초하여 데이터 신호(또는, 데이터 전압)을 생성하고, 데이터 신호를 데이터선들(D1 내지 Dm)에 제공할 수 있다. 여기서, 데이터 제어 신호(DCS)는 데이터 구동부(30)의 동작을 제어하는 신호이며, 샘플링 신호, 소스 출력 신호 등을 포함할 수 있다.

데이터 구동부(30)는 IC(예를 들어, 구동 IC)로 구현되고, 연성 회로 기판에 실장되어 화소부(10)와 연결될 수도 있다.

타이밍 제어부(40)는 외부(예를 들어, 그래픽 프로세서)로부터 입력 영상 데이터를 수신할 수 있다. 타이밍 제어부(40)는 외부로부터 공급되는 제어 신호에 기초하여 주사 제어 신호(SCS) 및 데이터 제어 신호(DCS)를 생성할 수 있다. 또한, 타이밍 제어부(40)는 입력 영상 데이터를 화소부(10)의 화소 배열에 부합하는 영상 데이터(RGB)로 재배열하여 출력할 수 있다.

일 실시예에서, 데이터 구동부(30) 및 타이밍 제어부(40)의 적어도 일부의 기능은 표시 구동 회로(100)로서 통합될 수 있다. 예를 들어, 표시 구동 회로(100)는 데이터 구동부(30) 및 타이밍 제어부(40)의 기능을 모두 수행하는 집적 회로 형태로 제공될 수 있다.

표시 구동 회로(100)는 표시 장치의 프레임 주파수에 대응하는 출력 신호를 기반으로 동기 신호들(수직 동기 신호 및 수평 동기 신호)을 생성할 수 있다. 클럭 신호를 출력하는 표시 구동 회로(100)의 구성은 도 2 이하를 참조하여 자세히 설명하기로 한다.

한편, 도 1에는 n개의 주사선들(S1 내지 Sn)이 도시되었지만, 본 발명이 이에 한정되지는 않는다. 일례로, 화소(PX)들의 회로 구조에 대응하여 현재 수평 라인(또는 현재 화소행)에 위치된 화소(PX)들은 이전 수평 라인(또는 이전 화소행)에 위치된 주사선 및/또는 이후 수평 라인(또는 이후 화소행)에 위치된 주사선과 추가로 접속될 수 있다. 이를 위하여, 화소부(10)에는 도시되지 않은 더미 주사선들이 추가로 형성될 수 있다.

또한, 화소(PX)의 회로 구조에 대응하여 화소(PX)들에는 발광 제어선들이 추가로 연결될 수 있다. 표시 장치(1000)는 발광 제어선들의 구동을 위한 발광 구동부를 더 포함할 수 있다.

도 2는 본 발명의 실시예들에 따른 표시 구동 회로를 나타내는 블록도이다.

도 2를 참조하면, 표시 장치에 포함되는 표시 구동 회로(100)는 주파수 변화량 결정부(120), 주파수 제어부(140), 및 클럭 신호 발생부(160)를 포함할 수 있다.

주파수 변화량 결정부(120)는 외부로부터 공급되는 기준 클럭 신호(R_CLK)의 주파수인 기준 주파수와 클럭 신호 발생부(160)로부터 출력되는 클럭 신호(CLK)의 주파수 편차에 기초하여 클럭 신호(CLK)의 주파수 변화량을 결정할 수 있다. 예를 들어, 클럭 신호(CLK)는 주파수 변화량 결정부(120)로 피드백되고, 피드백된 클럭 신호(CLK)에 기초하여 클럭 신호(CLK)의 주파수가 타겟 주파수에 도달하도록 조절될 수 있다.

일 실시예예서, 주파수 변화량 결정부(120)는 제1 주파수 연산부(122), 제2 주파수 연산부(124), 및 결정부(126)를 포함할 수 있다.

제1 주파수 연산부(122)는 피드백되는 클럭 신호(CLK)를 수신할 수 있다. 제1 주파수 연산부(122)는 카운트 인에이블 기간에 클럭 신호(CLK)를 카운트한 값에 기초하여 클럭 신호(CLK)의 현재 주파수(F1)를 산출할 수 있다. 예를 들어, 제1 주파수 연산부(122)는 카운트 인에이블 기간 동안 클럭 신호(CLK)가 카운트된 횟수를 출력할 수 있다.

카운트 인에이블 기간 동안 클럭 신호(CLK)가 카운트된 횟수(예를 들어, 제1 클럭수)는 클럭 신호(CLK)의 현재 주파수(F1)로 이해될 수 있다. 실시예에 따라, 카운트 인에이블 기간 동안 클럭 신호(CLK)가 카운트된 횟수는 추가적인 연산을 통해 클럭 신호(CLK)의 현재 주파수(F1)로 변환될 수 있다.

카운트 인에이블 기간은 한 프레임의 일부 기간으로 설정될 수 있다. 다만, 이는 예시적인 것으로서, 카운트 인에이블 기간이 이에 한정되는 것은 아니다. 예를 들어, 카운트 인에이블 기간은 복수의 연속된 프레임들을 포함하는 기간으로 설정될 수 있다.

기준 클럭 신호(R_CLK)는 표시 장치(1000) 외부의 프로세서 등으로부터 공급될 수 있다. 기준 클럭 신호(R_CLK)는 클럭 신호(CLK)를 생성하기 위한 기준이 되며, 외부의 환경 변화에 강건하도록 생성될 수 있다. 즉, 기준 클럭 신호(R_CLK)의 주파수 및 전압 레벨은 주변의 온도 변화, 전원 전압의 변화 등에 의한 영향이 상대적으로 작을 수 있다.

표시 구동 회로(100)는 기준 클럭 신호(R_CLK)에 대한 주파수 체배 등을 통해 고주파수의 클럭 신호(CLK)를 생성할 수 있다. 일반적으로, 기준 출력 신호(R_CLK)의 기준 주파수와 클럭 신호(CLK)의 주파수는 큰 차이를 갖는다. 예를 들어, 기준 주파수는 약 32.768kHz(킬로-헤르츠)로 설정되고, 클럭 신호(CLK)의 주파수는 1MHz(메가-헤르츠) 이상의 값을 가질 수 있다. 예를 들어, 클럭 신호(CLK)의 주파수는 표시 장치(1000)의 구동 조건에 따라 1MHz 내지 150MHz의 범위에서 결정될 수 있다.

제2 주파수 연산부(124)는 카운트 인에이블 기간에 기준 클럭 신호(R_CLK)를 카운트한 값에 기초하여 클럭 신호(CLK)의 타겟 주파수(F2)를 산출할 수 있다. 예를 들어, 제2 주파수 연산부(124)는 카운트 인에이블 기간 동안 기준 클럭 신호(R_CLK)가 카운트된 횟수를 출력할 수 있다.

앞서 설명된 바와 같이, 기준 주파수는 클럭 신호의 주파수 및 타겟 주파수(F2)와 큰 차이를 가지므로, 카운트 인에이블 기간 동안 기준 클럭 신호(R_CLK)가 카운트된 횟수가 타겟 주파수(F2)에 대응할 수는 없다. 따라서, 제2 주파수 연산부(124)는 타겟 주파수에 대한 기준 주파수의 비(ratio)를 상기 카운트된 값에 곱하여 타겟 주파수(F2)에 대응하는 카운트 횟수(예를 들어, 제2 클럭수)를 획득할 수 있다.

예를 들어, 카운트 인에이블 기간 동안 기준 클럭 신호(R_CLK)가 카운트된 횟수에 타겟 주파수에 대한 기준 주파수의 비가 곱해진 값(제2 클럭수)은 타겟 주파수(F2)로 이해될 수 있다. 실시예에 따라, 카운트 인에이블 기간 동안 기준 클럭 신호(R_CLK)가 카운트된 횟수에 타겟 주파수에 대한 기준 주파수의 비가 곱해진 값은 추가적인 연산을 통해 타겟 주파수(F2)로 변환될 수 있다.

결정부(126)는 현재 주파수(F1)와 타겟 주파수(F2)의 차이(이하, 주파수 편차라 함)와 기 설정된 기준 편차들(RDV[k:0], 단, k는 자연수) 중 적어도 하나를 비교할 수 있다. 결정부(126)는 주파수 편차가 속하는 조건에 부합하는 출력 값을 주파수 변화량(FCA)으로 선택할 수 있다.

예를 들어, 기준 편차들(RDV[k:0])은 k비트로 표현되며, 서로 다른 값을 가질 수 있다. 예를 들어, 기준 편차들(RDV[k:0]) 각각은 소정의 델타 값으로 이해될 수 있으며, 주파수 편차 및/또는 이에 대응하는 클럭수와 관련된 정보를 포함할 수 있다.

예를 들어, 기준 편차들(RDV[k:0])은 제1 내지 제2^k 기준 편차들을 포함할 수 있다. 제1 기준 편차는 가장 작은 델타 값(또는, 가장 작은 클럭수)을 가지며, 제2^k 기준 편차는 가장 큰 델타 값(또는, 가장 큰 클럭수)을 가질 수 있다. 델타값은 제2^k 기준 편차로 갈수록 증가할 수 있다. 이에 따라, 기준 편차들(RDV[k:0])에 의해 타겟 주파수(F2)를 기준으로 소정의 델타 범위들이 정의될 수 있다.

일 실시예에서, 결정부(126)는 주파수 편차가 속하는 델타 범위에 기초하여 주파수 변화량(FCA)을 결정할 수 있다. 주파수 편차가 제1 기준 편차 이하인 경우, 주파수 변화량(FCA)으로서 제1 주파수 변화량이 출력될 수 있다. 주파수 편차가 제1 기준 편차보다 크고 제2 기준 편차 이하인 경우, 주파수 변화량(FCA)으로서 제2 주파수 변화량이 출력될 수 있다. 이 때, 제1 주파수 변화량은 제2 주파수 변화량보다 작을 수 있다.

즉, 현재 주파수(F1)와 타겟 주파수(F2)의 차이가 클수록 주파수 변화량(FCA)이 더 큰 값으로 결정될 수 있다.

다시 말하면, 결정부(126)는 현재 주파수(F1)와 타겟 주파수(F2)의 차이에 따라 주파수 변화량(FCA)을 적응적으로 조절할 수 있다. 따라서, 영상 표시 중(또는, 표시 모드에서) 클럭 신호(CLK)의 출력 주파수를 타겟 주파수(F2) 수준으로 맞추는 데에 소요되는 시간(예를 들어, 트래킹 시간(tracking time))이 크게 감소될 수 있다.

결정부(126)는 주파수 편차를 이용하여 기준 편차들(RDV[k:0])로부터 하나를 선택하고, 이에 대응하는 출력 값을 결정하는 다양한 형태의 하드웨어 및/또는 소프트웨어를 포함할 수 있다. 예를 들어, 결정부(126)는 비교기 등의 연산 회로, 메모리 등을 포함할 수 있다.

주파수 제어부(140)는 주파수 변화량(FCA)에 기초하여 클럭 신호(CLK)의 주파수를 업데이트하는 주파수 제어 신호(FCON)를 생성할 수 있다. 주파수 제어부(140)는 업데이트 제어 신호(UDT_CON)에 응답하여 주파수 제어 신호(FCON)를 클럭 신호 발생부(160)에 제공할 수 있다.

업데이트 제어 신호(UDT_CON)에 의해 소정의 주기로 클럭 신호(CLK)의 주파수가 업데이트될 수 있다.

클럭 신호 발생부(160)는 주파수 제어 신호(FCON)에 따른 주파수로 클럭 신호(CLK)를 생성할 수 있다. 클럭 신호(CLK)의 주파수는 기준 주파수보다 높을 수 있다. 일 실시예에서, 클럭 신호 발생부(160)는 클럭 신호를 발생시키는 오실레이터를 포함할 수 있다.

클럭 신호(CLK)는 표시 장치(1000)에 포함되는 다양한 구동 회로들 및 로직 회로들의 구동 타이밍을 전반적으로 제어할 수 있다. 예를 들어, 클럭 신호(CLK)는 수직 동기 신호, 수평 동기 신호, 데이터 인에이블 신호 등의 출력 타이밍을 결정할 수 있다.

도 3은 도 2의 표시 구동 회로의 일 예를 나타내는 블록도이다.

도 3에서는 도 2를 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다.

도 2 및 도 3을 참조하면, 표시 구동 회로(100)는 주파수 변화량 결정부(120), 주파수 제어부(140), 클럭 신호 발생부(160), 및 주파수 보상 제어부(180)를 포함할 수 있다.

주파수 보상 제어부(180)는 외부의 프로세서 등으로부터 타겟 주파수 정보(I_FT) 및 제어 신호(CON)를 수신할 수 있다.

타겟 주파수 정보(I_FT)는 클럭 신호(CLK)가 출력되어야 할 타겟 주파수 값으로 이해될 수 있다. 주파수 보상 제어부(180)는 타겟 주파수 정보(I_FT)를 이용하여 타겟 주파수(F_T)에 대한 기준 주파수(F_R)의 비를 주파수 계수(N)로서 산출할 수 있다. 예를 들어, 주파수 계수(N)는 타겟 주파수(F_T)를 기준 주파수(F_R)로 나눈 값(N = F_T/F_R)으로 결정될 수 있다. 주파수 계수(N)는 기준 클럭 신호(R_CLK)를 카운트한 결과(예를 들어, 클럭수)에 적용될 수 있다.

제어 신호(CON)는 주파수 변화량 결정부(120) 및 주파수 제어부(140)의 구동을 제어하기 위한 신호일 수 있다. 일 실시예에서, 주파수 보상 제어부(180)는 제어 신호(CON)에 기초하여 제1 인에이블 신호(EN1), 제2 인에이블 신호(EN2), 및 업데이트 제어 신호(UDT_CON)를 생성할 수 있다.

제1 인에이블 신호(EN1)는 제1 카운터(1222) 및 제2 카운터(1242)의 동작(활성화)을 제어할 수 있다. 제2 인에이블 신호(EN2)는 제1 연산부(1224) 및 제2 연산부(1246)의 동작(활성화)을 제어할 수 있다.

업데이트 제어 신호(UDT_CON)는 클럭 신호(CLK)의 주파수의 업데이트 시점(주기)을 제어할 수 있다. 예를 들어, 업데이트 제어 신호(UDT_CON)가 공급되는 시점에 대응하여 클럭 신호(CLK)의 주파수는 소정의 프레임 주기로 조절될 수 있다.

도 2를 참조하여 설명된 바와 같이, 주파수 변화량 결정부(120)는 제1 주파수 연산부(122), 제2 주파수 연산부(124), 및 결정부(126)를 포함할 수 있다.

일 실시예에서, 제1 주파수 연산부(122)는 제1 카운터(1222) 및 제1 연산부(1224)를 포함할 수 있다.

제1 카운터(1222)는 제1 인에이블 신호(EN1)에 기초하여 카운트 인에이블 기간에 클럭 신호(CLK)를 카운트하여 제1 카운트 값(CT1)을 생성할 수 있다.

제1 연산부(1224)는 제2 인에이블 신호(EN2)에 기초하여 제1 카운터(1222)로부터 카운트 인에이블 기간 동안 공급된 제1 카운트 값(CT1)들의 총합인 제1 클럭수를 제1 결과(RV1)로서 산출할 수 있다. 제1 결과(RV1, 제1 클럭수)는 클럭 신호(CLK)의 현재 주파수(도 2의 F1)에 대응하는 값으로 이해될 수 있다. 제1 연산부(1224)는 가산 회로 등을 포함할 수 있다.

일 실시예에서, 제2 주파수 연산부(124)는 제2 카운터(1242), 곱셈부(1244), 및 제2 연산부(1246)를 포함할 수 있다.

제2 카운터(1242)는 제1 인에이블 신호(EN1)에 기초하여 카운트 인에이블 기간에 기준 클럭 신호(R_CLK)를 카운트하여 제2 카운트 값(CT2)을 생성할 수 있다.

곱셈부(1244)는 제2 카운트 값(CT2)에 주파수 계수(N)를 곱할 수 있다. 카운트 인에이블 기간에 생성되는 곱셈부(1244)의 출력(CV)은 제2 연산부(1246)에 제공될 수 있다.

제2 연산부(1246)는 곱셈부(1244)의 출력(CV)의 총합인 제2 클럭수를 제2 결과(RV2, 제2 클럭수)로서 산출할 수 있다. 여기서, 주파수 계수(N)는 타겟 주파수(F_T)를 기준 주파수(F_R)로 나눈 값(N = F_T/F_R)이므로, 제2 결과(RV2)로부터 타겟 주파수(F_T)가 도출될 수 있다.

다시 말하면, 제2 결과(RV2)로부터 도출되는 값(예를 들어, 도 2의 F2)는 타겟 주파수(F_T)에 대응하는 값으로 이해될 수 있다. 타겟 주파수 정보(I_FT)에 포함되는 실제 타겟 주파수(F_T)와 기준 클럭 신호(R_CLK)의 카운팅에 기초한 제2 결과(RV2)로부터 도출되는 타겟 주파수(F2)는 정확히 동일하지 않을 수 있다. 그러나, 이러한 편차는 클럭 신호(CLK)의 주파수를 조절하는 구동에서 무시할 수 있을 정도의 오차이다.

결정부(126)는 제1 결과(RV1)와 제2 결과(RV2)의 차이와 기 설정된 기준 편차들(RDV[k:0])을 비교할 수 있다. 결정부(126)는 기준 편차들(RDV[k:0])에 의해 정의되는 델타 범위들 중 현재 주파수(F1)와 타겟 주파수(F2)의 차이(즉, 주파수 편차)가 속하는 델타 범위에 설정된 출력 값을 주파수 변화량(FCA)으로 선택할 수 있다.

주파수 제어부(140)는 업데이트 제어 신호(UDT_CON)에 응답하여 주파수 제어 신호(FCON)를 클럭 신호 발생부(160)에 제공할 수 있다. 클럭 신호 발생부(160)는 주파수 제어 신호(FCON)에 따른 주파수 및 타이밍으로 클럭 신호(CLK)를 생성할 수 있다.

도 4는 도 3의 표시 구동 회로의 동작을 일 예를 나타내는 타이밍도이다.

도 1, 도 3, 및 도 4를 참조하면, 표시 구동 회로(100)는 표시 장치(1000)의 슬립 아웃 후 영상이 표시되는 기간에 빠르게 클럭 신호(CLK)의 주파수(이하, 클럭 주파수(F_C)라 함)를 타겟 주파수(F_T)로 트래킹할 수 있다.

슬립 아웃 신호(SLEEP_OUT)에 의해 표시 장치(1000)의 영상 표시 동작이 활성화되면, 클럭 주파수(F_C)가 정밀하게 조절될 수 있다. 즉, 슬립 아웃 신호(SLEEP_OUT)에 응답하여 표시 구동 회로(100)는 영상 표시 모드로 동작할 수 있다.

기준 클럭 신호(R_CLK)는 기준 주파수(F_R)의 일정한 주파수로 표시 구동 회로(100)에 공급될 수 있다. 예를 들어, 기준 주파수(F_R)는 약 32.768kHz일 수 있다.

한편, 표시 장치(1000)가 슬립 아웃되면 수직 동기 신호(Vsync)가 프레임 단위로 출력될 수 있다. 수직 동기 신호(Vsync)는 프레임의 블랭크 기간마다 출력(활성화)될 수 있다.

제1 인에이블 신호(EN1)는 영상이 표시되는 프레임 기간 내에서 활성화될 수 있다. 제1 인에이블 신호(EN1)가 활성화되는 기간은 제1 기간 또는 카운트 인에이블 기간으로 정의될 수 있다. 제1 인에이블 신호(EN1)에 응답하여 제1 카운터(1222) 및 제2 카운터(1242)는 각각 클럭 신호(CLK) 및 기준 클럭 신호(R_CLK)를 카운트할 수 있다.

일 실시예에서, 제2 인에이블 신호(EN2)는 제1 기간 이후의 제2 기간에 활성화될 수 있다. 제1 연산부(1224) 및 제2 연산부(1246)는 각각 제2 인에이블 신호(EN2)에 응답하여 제1 기간 동안 제공된 값들(CT1 또는 CV)의 총합(예를 들어, 제1 결과(RV1) 및 제2 결과(RV2))을 산출할 수 있다. 제1 연산부(1224) 및 제2 연산부(1246)는 제공되는 값들을 일시적으로 저장하는 메모리 등의 저장부를 포함할 수도 있다.

다른 실시예에서, 제2 인에이블 신호(EN2)는 제1 인에이블 신호(EN1)와 실질적으로 동일한 기간 동안 활성화될 수 있다. 이 경우, 제1 연산부(1224) 및 제2 연산부(1246)는 각각 제공되는 값들의 총합을 실시간으로 누적(누산)할 수 있다.

일 실시예에서, 클럭 주파수(F_C)는 수직 동기 신호(Vsync)가 공급되는 블랭크 기간에 변경될 수 있다. 클럭 주파수(F_C)는 블랭크 기간에 타겟 주파수(F_T)에 더욱 가까워지도록 조절될 수 있다. 또한, 블랭크 기간 이후에는, 클럭 신호(CLK)가 이전 블랭크 기간에서 변경된 주파수로 출력될 수 있다. 즉, 표시되는 영상의 출력에 영향이 적은 블랭크 기간에 클럭 주파수(F_C)가 변경됨으로써, 클럭 주파수(F_C) 변경에 따른 화면 이상이 최소화될 수 있다.

도 5a는 도 3의 표시 구동 회로에서 출력되는 클럭 신호의 주파수 변화의 일 예를 나타내는 도면이고, 도 5b는 주파수 편차, 기준 주파수, 및 주파수 변화량의 관계의 일 예를 설명하기 위한 도면이다.

도 3, 도 4, 도 5a, 및 도 5b를 참조하면, 표시 구동 회로(100)는 기 설정된 프레임 간격으로 클럭 신호(CLK)의 주파수(클럭 주파수(F_C))를 타겟 주파수(F_T)에 가까워지도록 변경할 수 있다.

도 5a 및 도 5b는 표시 구동 회로 내에 5개의 주파수 변경 스텝(FCS)들의 정의를 위한 기준 편차들(DRV1 내지 DRV4) 및 이에 대응하는 주파수 변화량들(VCA1 내지 VCA5)이 설정된 일 예를 보여준다. 다만, 이는 예시적인 것으로서, 클럭 주파수(F_C)의 변화 형태, 기준 편차, 주파수 변화량이 이에 한정되는 것은 아니다.

일 실시예에서, 클럭 주파수(F_C)와 타겟 주파수(F_T)의 차이의 절대 값으로 이해될 수 있는 주파수 편차(FD)와 기준 편차들(DRV1 내지 DRV4) 사이의 관계에 따라 주파수 변경 스텝(FCS)이 제어될 수 있다. 예를 들어, 주파수 편차(FD)는 타겟 주파수(F_T)에 대응하는 클럭수와 클럭 주파수(F_C)에 대응하는 클럭수의 차 값에 대응하고, 기준 편차들(DRV1 내지 DRV4) 각각은 소정의 기 설정된 클럭수에 대응할 수 있다. 다만, 이는 예시적인 것으로서, 주파수 편차(FD) 및 기준 편차들(DRV1 내지 DRV4)은 각각 클럭수로부터 변환된 주파수 값으로 연산될 수도 있다.

주파수 변경 스텝(FCS)은 기 설정된 주파수 변경 시점에 변화되는 주파수의 크기(주파수 변화량)를 정의할 수 있다.

일 실시예에서, 제1 내지 제4 기준 편차들(DRV1 내지 DRV4)은 각각 주파수의 델타 값 또는 소정의 클럭수로 정의될 수 있다. 예를 들어, 제2 기준 편차(DRV2)는 제1 기준 편차(DRV1)보다 크고, 제3 기준 편차(DRV3)보다 작을 수 있다. 제3 기준 편차(DRV3)는 제4 기준 편차(DRV4)보다 작을 수 있다. 제1 내지 제4 기준 편차들(DRV1 내지 DRV4)에 의해 타겟 주파수(F_T)를 기준으로 5개의 델타 범위들이 정의될 수 있다. 델타 범위들은 제1 내지 제5 주파수 변경 스텝들(STEP1 내지 STEP5)에 대응할 수 있다. 예를 들어, 도 5b에 도시된 바와 같이, 1 내지 제4 기준 편차들(DRV1 내지 DRV4)에 기초하여 정의되는 델타 범위들의 조건에 따라 주파수 변경 스텝(FCS) 및 이에 대응하는 주파수 변화량(FCA)이 결정될 수 있다.

또한, 주파수 편차(FD)가 커질수록 주파수 변경 스텝(FCS)에 따라 주파수 변화량(FCA)이 증가할 수 있다. 예를 들어, 제2 주파수 변화량(FCA2)은 제1 주파수 변화량(FCA1)보다 크고, 제3 주파수 변화량(FCA3)보다 작을 수 있다. 제4 주파수 변화량(FCA4)은 제3 주파수 변화량(FCA3)보다 크고, 제5 주파수 변화량(FCA5)보다 작을 수 있다.

주파수 편차(FD)가 제4 기준 편차(DRV4)보다 큰 경우, 표시 구동 회로(100)의 결정부(126)는 주파수 변경 스텝(FCS)을 제5 주파수 변경 스텝(STEP5)으로 결정하고, 주파수 변화량(FCA)을 제5 주파수 변화량(FCA5)으로 결정할 수 있다. 이에 따라, 클럭 주파수(F_C)는 제5 주파수 변화량(FCA5) 만큼 타겟 주파수(F_T)에 가까워지도록 변경될 수 있다.

주파수 편차(FD)가 제3 기준 편차(DRV3)보다 크고 제4 기준 편차(DRV4) 이하인 경우, 표시 구동 회로(100)는 제4 주파수 변경 스텝(STEP4)에 의해 클럭 주파수(F_C)를 변경할 수 있다. 클럭 주파수(F_C)는 제4 주파수 변화량(FCA4) 만큼 타겟 주파수(F_T)에 가까워지도록 변경될 수 있다.

주파수 편차(FD)가 제2 기준 편차(DRV2)보다 크고 제3 기준 편차(DRV3) 이하인 경우, 표시 구동 회로(100)는 제3 주파수 변경 스텝(STEP3)에 의해 클럭 주파수(F_C)를 변경할 수 있다. 클럭 주파수(F_C)는 제3 주파수 변화량(FCA3) 만큼 타겟 주파수(F_T)에 가까워지도록 변경될 수 있다.

주파수 편차(FD)가 제1 기준 편차(DRV1)보다 크고 제2 기준 편차(DRV2) 이하인 경우, 표시 구동 회로(100)는 제2 주파수 변경 스텝(STEP2)에 의해 클럭 주파수(F_C)를 변경할 수 있다. 클럭 주파수(F_C)는 제2 주파수 변화량(FCA2) 만큼 타겟 주파수(F_T)에 가까워지도록 변경될 수 있다.

주파수 편차(FD)가 제1 기준 편차(DRV1) 이하인 경우, 표시 구동 회로(100)는 제1 주파수 변경 스텝(STEP1)에 의해 클럭 주파수(F_C)를 변경할 수 있다. 클럭 주파수(F_C)는 제1 주파수 변화량(FCA1) 만큼 타겟 주파수(F_T)에 가까워지도록 변경될 수 있다.

이와 같이, 주파수 편차(FD)의 크기에 따라 제1 내지 제5 주파수 변경 스텝들(STEP1 내지 STEP5) 중 하나로 클럭 주파수(F_C)의 조절(트래킹)이 진행될 수 있다.

일 실시예에서, 도 5a에 도시된 바와 같이, 클럭 주파수(F_C)의 주파수 변화량(FCA)은 프레임 경과에 따라 타겟 주파수(F_T)를 향해 단계적으로 감소될 수 있다.

최종적으로, 클럭 주파수(F_C)는 제1 주파수 변화량(FCA1)에 따라 타겟 주파수(F_T)와 동일하거나 유사한 값으로 결정될 수 있다.

일 실시예에서, 제1 내지 제5 주파수 변화량들(FCA1 내지 FCA5) 및/또는 제1 내지 제4 기준 편차들(DRV4)은 표시 모드에서 최초에 산출되는 주파수 편차(FD)에 따라 가변할 수 있다. 최초에 검출되는 주파수 편차(FD)는 타겟 주파수(F_T)와 표시 모드에서 최초에 검출되는 현재 주파수(F_C) 사이의 차이로 이해될 수 있다.

예를 들어, 최초에 산출되는 주파수 편차(FD)가 클수록 최대 주파수 변화량을 갖는 제5 주파수 변화량(FCA5)에 설정되는 주파수 변화량이 증가할 수 있다. 최대 주파수 변화량의 변화에 대응하여 나머지 주파수 변화량들(예를 들어, FCA1 내지 FCA4)도 변할 수 있다.

최초에 산출되는 주파수 편차(FD)와 최대 주파수 변화량 사이의 관계는 선형적인 관계 또는 지수 함수 관계로 설정될 수 있다.

일 실시예에서, 최초에 산출되는 주파수 편차(FD)에 따라 설정되는 주파수 변경 스텝(FCS)들 및 이에 대응하는 주파수 변화량들의 개수도 가변될 수 있다. 예를 들어, 최초에 산출되는 주파수 편차(FD)가 작을수록 이에 설정되는 주파수 변경 스텝(FCS)들도 감소될 수 있다.

다만, 이는 예시적인 것으로서, 주파수 변경 스텝(FCS), 주파수 변화량(FCA), 기준 편차 등의 값들 및 개수가 이에 한정되는 것은 아니다.

한편, 오실레이터를 포함하는 클럭 신호 발생부(160)는 주변의 온도 변화 또는 전원 전압의 변화 등과 같은 환경적 요소에 따른 영향을 받을 수 있다. 이 경우, 클럭 신호 발생부(160)로부터 출력되는 클럭 신호(CLK)의 주파수가 변할 수 있다. 예를 들어, 표시 장치(1000)의 장시간 사용에 따른 발열로 클럭 신호(CLK)의 주파수가 변할 수 있다.

도 4 및 도 5a에 도시된 바와 같이, 표시 구동 회로(100)는 표시 모드에서 피드백되는 클럭 신호(CLK)의 주파수(즉, 클럭 주파수(F_C))를 지속적으로 체크할 수 있다. 따라서, 환경 요인에 의해 클럭 주파수(F_C)가 타겟 주파수(F_T)를 벗어나더라도, 주파수 변경 스텝(FCS)에 의해 클럭 주파수(F_C)가 자동적으로 빠르게 타겟 주파수(F_T)로 보정될 수 있다. 또한, 환경 요인 변화(즉, 온도 변화, 클럭 신호 생성에 관련된 전압 레벨의 변화 등)를 감지하는 구성, 및 상기 감지된 결과에 기초하여 주파수 보정을 위한 오프셋 값 등을 설정하는 별도의 하드웨어 및 소프트웨어의 구성이 제거(내지 생략)될 수 있다.

상술한 바와 같이, 본 발명의 실시예들에 따른 표시 구동 회로(100) 및 이를 포함하는 표시 장치(1000)는 현재의 클럭 주파수(F_C)와 타겟 주파수(F_T)의 편차(즉, 주파수 편차(FD))에 따라 주파수 변화량(FCA)을 적응적으로 조절할 수 있다. 따라서, 영상 표시 중(또는, 표시 모드에서) 클럭 주파수(F_C)를 타겟 주파수(F_T) 수준으로 맞추는 데에 소요되는 시간(예를 들어, 트래킹 시간)이 크게 감소될 수 있다. 그러므로, 영상 표시 중 클럭 주파수(F_C)의 변경에 따른 화면 이상(휘도 변경, 크로스토크, 플리커 등)이 저감 내지 최소화될 수 있다.

도 6은 도 3의 표시 구동 회로에서 출력되는 클럭 신호의 주파수 변화의 다른 일 예를 나타내는 도면이다.

도 6에서는 도 5a 및 도 5b를 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다.

도 3, 도 4, 및 도 6을 참조하면, 표시 구동 회로(100)는 기 설정된 프레임 간격으로 클럭 신호(CLK)의 주파수(클럭 주파수(F_C))를 타겟 주파수(F_T)에 가까워지도록 변경할 수 있다.

도 5a의 실시예와 다르게, 도 6의 구동은 2개의 주파수 변경 스텝(예를 들어, 제1 주파수 변경 스텝(STEP1) 및 제5 주파수 변경 스텝(STEP5))을 통해 클럭 주파수(F_C)를 타겟 주파수(F_T)를 향하도록 단계적으로 변경할 수 있다.

이와 같이, 표시 구동 회로(100)는 설계에 따라 다양한 형식의 주파수 변경 스텝을 이용하여 최적의 경로로 클럭 주파수(F_C)를 안정화할 수 있다.

도 7은 블랭크 기간에서의 도 3의 표시 구동 회로의 동작의 일 예를 나타내는 타이밍도이고, 도 8은 도 3의 표시 구동 회로가 클럭 신호의 주파수를 변경하는 주기의 일 예를 나타내는 타이밍도이다.

도 1, 도 3, 도 4, 도 7, 및 도 8을 참조하면, 클럭 신호 발생부(160)는 주파수 제어 신호(FCON)에 응답하여 클럭 신호(CLK)의 주파수를 변경할 수 있다.

각각의 블랭크 기간(VBLANK)은, 각 프레임의 데이터 신호들(DS)이 출력되는 소스 출력 기간들의 사이에 배치되는 수직 블랭크 기간일 수 있다.

블랭크 기간(VBLANK)은, 수직 동기 신호(Vsync)가 공급되는 기간을 포함하며, 수직 동기 신호(Vsync)의 공급 전후에 배치되는 소정의 기간을 더 포함할 수 있다. 예를 들어, 블랭크 기간(VBLANK)은 소스 출력 기간들의 사이에 연속적으로 배치된 프론트 포치 기간(PFP) 및 백 포치 기간(PBP)을 포함할 수 있다. 실시예에 따라, 프론트 포치 기간(PFP)은 각 프레임의 소스 출력 기간의 직후에 배치되며, 백 포치 기간(PBP)은 후속 프레임의 소 스 출력 기간의 직전에 배치될 수 있다. 수직 동기 신호(Vsync)는 백 포치 기간(PBP)에 공급될 수 있다.

일 실시예에서, 데이터 구동부(30)는 프론트 포치 기간(PFP) 동안 소정의 프론트 포치 전압(VFP)을 출력하고, 백 포치 기간(PBP) 동안 소정의 백 포치 전압(VBP)을 출력할 수 있다. 프론트 포치 전압(VFP) 및 백 포치 전압(VBP)은 블랙 계조 전압일 수 있으나, 이에 한정되지는 않는다.

일 실시예에서, 주파수 제어 신호(FCON)는 프론트 포치 기간(PFP)에 클럭 신호 발생부(160)로 공급될 수 있다. 따라서, 클럭 신호 발생부(160)는 프론트 포치 기간에 클럭 신호(CLK)의 주파수를 변경할 수 있다. 다만, 이는 예시적인 것으로서 주파수 제어 신호(FCON)가 공급되는 기간이 이에 한정되는 것은 아니다.

예를 들어, 주파수 제어 신호(FCON)는 프론트 포치 기간(PFP) 및 백 포치 기간(PBP)에 걸쳐 공급될 수도 있다. 즉, 클럭 신호(CLK)의 주파수 변경은 블랭크 기간(VBLANK) 내에서 진행될 수 있다.

일 실시예에서, 도 8에 도시된 바와 같이, 수직 동기 신호(Vsync)는 1 프레임(1F)마다 공급되며, 주파수 제어 신호(FCON)는 3 프레임 간격으로 공급될 수 있다. 따라서, 클럭 신호(CLK)의 주파수 변경은 3 프레임 간격으로 이루어질 수 있다. 또한, 주파수 제어 신호(FCON)는 수직 동기 신호(Vsync)의 적어도 일부에 중첩하여 공급될 수 있다.

이와 같이, 클럭 신호(CLK)의 주파수 변경 주기는 조건에 따라 다양하게 설정될 수 있다.

도 9는 도 2의 표시 구동 회로의 다른 일 예를 나타내는 블록도이다.

도 9에서는 도 3을 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다. 도 9의 표시 구동 회로(100A)는 제2 연산부(1246)와 곱셈부(1244)의 배치 순서 이외에는 도 3의 표시 구동 회로(100)와 실질적으로 동일하거나 유사할 수 있다.

도 9를 참조하면, 표시 구동 회로(100)는 주파수 변화량 결정부(120A), 주파수 제어부(140), 클럭 신호 발생부(160), 및 주파수 보상 제어부(180)를 포함할 수 있다.

주파수 변화량 결정부(120A)는 제1 주파수 연산부(122), 제2 주파수 연산부(124A), 및 결정부(126)를 포함할 수 있다.

일 실시예에서, 제2 주파수 연산부(124A)는 제2 카운터(1242), 곱셈부(1244), 및 제2 연산부(1246)를 포함할 수 있다. 도 3의 실시예와 다르게, 제2 카운터(1242)에서 출력된 제2 카운트 값(CT2)은 제2 연산부(1246)로 제공될 수 있다.

제2 연산부(1246)는 제2 카운트 값(CT2)을 누적 연산하여 출력할 수 있다. 제2 연산부(1246)의 출력(CV')은 곱셈부(1244)에 제공될 수 있다.

곱셈부(1244)는 제2 연산부(1246)의 출력(CV')과 주파수 계수(N)를 곱하여 제2 결과(RV2)를 생성할 수 있다. 제2 결과(RV2)는 도 3을 통해 설명된 제2 결과(RV2)와 실질적으로 동일할 수 있다.

결정부(126)는 제1 결과(RV1)와 제2 결과(RV2)의 차이에 기초하여 주파수 변화량(FCA)을 결정할 수 있다.

도 10은 본 발명의 실시예들에 따른 표시 장치의 구동 방법을 나타내는 순서도이다.

도 10을 참조하면, 표시 장치의 구동 방법은 카운트 인에이블 기간에 클럭 신호를 카운트하여 클럭 신호의 현재 주파수에 대응하는 제1 클럭수를 산출(S100)하고, 기준 클럭 신호를 카운트하여 클럭 신호의 타겟 주파수에 대응하는 제2 클럭수를 산출(S200)하는 것을 포함할 수 있다.

또한, 표시 장치의 구동 방법은 제1 클럭수와 제2 클럭수의 차이에 대응하는 주파수 편차를 산출하고, 주파수 편차를 기 설정된 기준 클럭수들에 대응하는 기준 편차들 중 적어도 하나와 비교(S300)할 수 있다.

상기 비교 결과에 기초하여 클럭 신호의 주파수 변화량이 결정(S400)될 수 있다. 표시 장치의 구동 방법은 기 설정된 프레임의 블랭크 기간에 상기 주파수 변화량에 기초하여 클럭 신호의 주파수를 업데이트(S500)하고, 해당 주파수로 클럭 신호를 출력할 수 있다. 여기서, 주파수 편차가 클수록 업데이트되는 주파수 변화량이 클 수 있다.

S100 내지 S500의 단계들을 포함하는 표시 장치의 구동 방법은 도 1 내지 도 9를 참조하여 자세히 설명되었으므로, 중복되는 내용의 반복은 생략하기로 한다.

상술한 바와 같이, 본 발명의 실시예들에 따른 표시 구동 회로, 표시 장치, 및 표시 장치의 구동 방법은 현재의 클럭 주파수와 타겟 주파수의 편차에 따라 주파수 변화량을 적응적으로 조절할 수 있다. 따라서, 영상 표시 중(또는, 표시 모드에서) 클럭 주파수를 타겟 주파수 수준으로 맞추는 데에 소요되는 시간(예를 들어, 트래킹 시간)이 크게 감소될 수 있다. 그러므로, 영상 표시 중 클럭 주파수의 변경에 따른 화면 이상(휘도 변경, 크로스토크, 플리커 등)이 저감 내지 최소화될 수 있다.

이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

10: 화소부 20: 주사 구동부
30: 데이터 구동부 40: 타이밍 제어부
100: 표시 구동 회로 120: 주파수 변화량 결정부
122: 제1 주파수 연산부 124: 제2 주파수 연산부
126: 결정부 140: 주파수 제어부
160: 클럭 신호 발생부 180: 주파수 보상 제어부
1222: 제1 카운터 1224: 제1 연산부
1242: 제2 카운터 1244: 곱셈부
1246: 제2 연산부 1000: 표시 장치

Claims

주파수 제어 신호에 따른 주파수로 클럭 신호를 생성하는 클럭 신호 발생부;
상기 클럭 신호의 상기 주파수와 외부로부터 공급되는 기준 클럭 신호에 기초하여 산출되는 타겟 주파수 사이의 편차의 크기에 기초하여 상기 클럭 신호의 주파수 변화량을 적응적으로 가변하는 주파수 변화량 결정부; 및
상기 주파수 변화량에 기초하여 상기 클럭 신호의 상기 주파수를 업데이트하는 상기 주파수 제어 신호를 생성하고, 상기 주파수 제어 신호를 상기 클럭 신호 발생부에 제공하는 주파수 제어부를 포함하는, 표시 구동 회로.
제 1 항에 있어서, 상기 주파수 변화량 결정부는,
카운트 인에이블 기간에 상기 클럭 신호를 카운트한 값에 기초하여 상기 클럭 신호의 현재 주파수를 산출하는 제1 주파수 연산부;
상기 카운트 인에이블 기간에 상기 기준 클럭 신호를 카운트한 값에 기초하여 상기 클럭 신호의 타겟 주파수를 산출하는 제2 주파수 연산부; 및
상기 현재 주파수와 상기 타겟 주파수의 편차인 주파수 편차와 기 설정된 기준 편차들 중 적어도 하나를 비교한 결과에 기초하여 상기 주파수 변화량을 결정하는 결정부를 포함하는, 표시 구동 회로.
제 2 항에 있어서, 상기 주파수 편차가 제1 기준 편차 이하인 경우에 결정되는 제1 주파수 변화량은, 상기 주파수 편차가 상기 제1 기준 편차보다 크고 제2 기준 편차 이하인 경우에 결정되는 제2 주파수 변화량보다 작은, 표시 구동 회로.
제 2 항에 있어서, 영상 표시 모드에서, 상기 클럭 신호 발생부는 기 설정된 프레임 간격으로 상기 클럭 신호의 상기 주파수를 상기 타겟 주파수에 가까워지도록 변경하는, 표시 구동 회로.
제 4 항에 있어서, 상기 클럭 신호의 상기 주파수의 변화량은 상기 타겟 주파수에 도달할 때까지 프레임 경과에 따라 단계적으로 감소하는, 표시 구동 회로.
제 2 항에 있어서, 상기 제1 주파수 연산부는,
상기 카운트 인에이블 기간에 상기 클럭 신호를 카운트하는 제1 카운터; 및
상기 제1 카운터로부터 상기 카운트 인에이블 기간 동안 공급된 값들의 총합을 상기 현재 주파수에 대응하는 제1 결과로서 산출하는 제1 연산부를 포함하는, 표시 구동 회로.
제 6 항에 있어서, 상기 제2 주파수 연산부는,
상기 카운트 인에이블 기간에 상기 기준 클럭 신호를 카운트하는 제2 카운터;
상기 타겟 주파수에 대한 상기 기준 주파수의 비(ratio)를 상기 제2 카운터로부터 공급되는 값에 곱하는 곱셈부; 및
상기 곱셈부에서 연산된 결과의 총합을 상기 타겟 주파수에 대응하는 제2 결과로서 산출하는 제2 연산부를 포함하는, 표시 구동 회로.
제 7 항에 있어서, 상기 결정부는 상기 제1 결과와 상기 제2 결과의 차이를 상기 기준 편차들 중 상기 적어도 하나와 비교하는, 표시 구동 회로.
제 6 항에 있어서, 상기 제2 주파수 연산부는,
상기 카운트 인에이블 기간에 상기 기준 클럭 신호를 카운트하는 제2 카운터;
상기 제2 카운터로부터 상기 카운트 인에이블 기간 동안 공급된 값들의 총합을 산출하는 제2 연산부; 및
상기 타겟 주파수에 대한 상기 기준 주파수의 비(ratio)를 상기 제2 연산부로부터 공급되는 값에 곱하여 상기 타겟 주파수에 대응하는 제2 결과로서 산출하는 곱셈부를 포함하는, 표시 구동 회로.
제 2 항에 있어서, 상기 주파수 제어부는 기 설정된 프레임의 블랭크 기간에 상기 주파수 제어 신호를 상기 클럭 신호 발생부에 제공하는, 표시 구동 회로.
제 2 항에 있어서,
외부로부터 공급되는 제어 신호 및 상기 타겟 주파수에 기초하여, 상기 제1 주파수 연산부 및 상기 제2 주파수 연산부를 제어하고, 상기 주파수 제어 신호가 상기 주파수 제어 신호를 출력하는 타이밍을 제어하는, 주파수 보상 제어부를 더 포함하는, 표시 구동 회로.
카운트 인에이블 기간에 클럭 신호 발생부로부터 출력되는 클럭 신호를 카운트하여 클럭 신호의 현재 주파수에 대응하는 제1 클럭수를 산출하는 단계;
상기 카운트 인에이블 기간에 외부로부터 제공되는 기준 클럭 신호를 카운트하여 상기 클럭 신호의 타겟 주파수에 대응하는 제2 클럭수를 산출하는 단계;
상기 제1 클럭수와 상기 제2 클럭수의 차이에 대응하는 주파수 편차를 기 설정된 기준 클럭수들에 대응하는 기준 편차들 중 적어도 하나와 비교하는 단계;
상기 비교 결과에 기초하여 상기 클럭 신호의 주파수 변화량을 결정하는 단계; 및
프레임의 블랭크 기간에 상기 주파수 변화량에 기초하여 상기 클럭 신호의 주파수를 업데이트하는 단계를 포함하고,
상기 주파수 편차가 클수록 상기 주파수 변화량이 큰, 표시 장치의 구동 방법.
제 12 항에 있어서, 상기 제2 결과를 산출하는 단계는,
상기 타겟 주파수에 대한 상기 기준 클럭 신호의 주파수인 기준 주파수의 비를 상기 기준 클럭 신호를 카운트한 값에 곱하여 상기 제2 클럭수를 산출하는, 표시 장치의 구동 방법.
제 12 항에 있어서, 상기 주파수 편차가 제1 기준 편차 이하인 경우에 결정되는 제1 주파수 변화량은, 상기 주파수 편차가 상기 제1 기준 편차보다 크고 제2 기준 편차 이하인 경우에 결정되는 제2 주파수 변화량보다 작은, 표시 장치의 구동 방법.
제 12 항에 있어서, 기 설정된 프레임 간격으로 상기 클럭 신호의 상기 주파수를 상기 타겟 주파수에 가까워지도록 변경하는, 표시 장치의 구동 방법.
제 15 항에 있어서, 상기 클럭 신호의 주파수의 변화량은 상기 타겟 주파수에 도달할 때까지 단계적으로 감소하는, 표시 장치의 구동 방법.
화소들을 포함하며, 영상을 표시하는 화소부; 및
상기 영상에 상응하는 데이터 신호들을 상기 화소부에 제공하고, 상기 데이터 신호의 출력 타이밍을 제어하는 클럭 신호를 출력하는 표시 구동 회로를 포함하고,
상기 표시 구동 회로는,
주파수 제어 신호에 따른 주파수로 상기 클럭 신호를 생성하는 클럭 신호 발생부;
상기 클럭 신호의 상기 주파수와 외부로부터 공급되는 기준 클럭 신호에 기초하여 산출되는 타겟 주파수 사이의 편차의 크기에 기초하여 상기 클럭 신호의 주파수 변화량을 적응적으로 가변하는 주파수 변화량 결정부; 및
상기 주파수 변화량에 기초하여 상기 클럭 신호의 상기 주파수를 업데이트하는 상기 주파수 제어 신호를 생성하고, 상기 주파수 제어 신호를 상기 클럭 신호 발생부에 제공하는 주파수 제어부를 포함하는, 표시 장치.
제 17 항에 있어서, 상기 주파수 변화량 결정부는,
카운트 인에이블 기간에 상기 클럭 신호를 카운트한 값에 기초하여 상기 클럭 신호의 현재 주파수를 산출하는 제1 주파수 연산부;
상기 카운트 인에이블 기간에 상기 기준 클럭 신호를 카운트한 값에 기초하여 상기 클럭 신호의 타겟 주파수를 산출하는 제2 주파수 연산부; 및
상기 현재 주파수와 상기 타겟 주파수의 편차인 주파수 편차와 기 설정된 기준 편차들 중 적어도 하나를 비교한 결과에 기초하여 상기 주파수 변화량을 결정하는 결정부를 포함하는, 표시 장치.
제 18 항에 있어서, 영상 표시 모드에서, 상기 클럭 신호 발생부는 기 설정된 프레임 간격으로 상기 클럭 신호의 상기 주파수를 상기 타겟 주파수에 가까워지도록 변경하는, 표시 장치.
제 19 항에 있어서, 상기 클럭 신호의 상기 주파수의 변화량은 상기 타겟 주파수에 도달할 때까지 프레임 경과에 따라 단계적으로 감소하는, 표시 장치.