[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20220085927A - 주사구동부 및 이를 포함하는 표시장치 - Google Patents

주사구동부 및 이를 포함하는 표시장치 Download PDF

Info

Publication number
KR20220085927A
KR20220085927A KR1020200175830A KR20200175830A KR20220085927A KR 20220085927 A KR20220085927 A KR 20220085927A KR 1020200175830 A KR1020200175830 A KR 1020200175830A KR 20200175830 A KR20200175830 A KR 20200175830A KR 20220085927 A KR20220085927 A KR 20220085927A
Authority
KR
South Korea
Prior art keywords
voltage
transistor
signal
control
control node
Prior art date
Application number
KR1020200175830A
Other languages
English (en)
Inventor
최양화
황정환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200175830A priority Critical patent/KR20220085927A/ko
Priority to US17/377,293 priority patent/US11568822B2/en
Priority to EP21205338.3A priority patent/EP4016514A1/en
Priority to CN202111458963.2A priority patent/CN114639350A/zh
Publication of KR20220085927A publication Critical patent/KR20220085927A/ko
Priority to US18/103,260 priority patent/US12148391B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 일 실시예는, 한 프레임 기간 중 표시기간 동안 복수의 화소들 각각에 연결된 제1주사선 및 제2주사선 각각에 제1주사신호 및 제2주사신호를 출력하고, 상기 한 프레임 기간 중 블랙삽입기간에 상기 복수의 화소들 각각에 연결된 제3주사선으로 제3주사신호를 출력하는 주사구동부;를 포함하고, 상기 주사구동부는, 제1개시신호에 의해 구동을 시작하고, 상기 표시기간에 상기 제1주사선들 및 상기 제2주사선들로 각각 제1주사신호 및 제2주사신호를 출력하는 복수의 제1스테이지들; 및 제2개시신호에 의해 구동을 시작하고, 상기 블랙삽입기간에 상기 제3주사선들로 제3주사신호를 출력하는 복수의 제2스테이지들;을 포함하는 표시장치를 개시한다.

Description

주사구동부 및 이를 포함하는 표시장치{Scan Driver and Display Device comprising Scan Driver}
본 발명은 주사구동부 및 이를 포함하는 표시장치에 관한 것이다.
표시장치는 복수의 화소들을 포함하는 화소부, 주사구동부, 데이터구동부, 제어부 등을 포함한다. 주사구동부는 주사선들에 연결되는 스테이지들을 구비하며, 스테이지들은 제어부로부터의 신호들에 대응하여 자신과 연결된 주사선으로 주사신호를 공급한다.
표시장치의 동영상 응답시간(Motion Picture Response Time, MPRT)을 단축하기 위해서 블랙 영상을 삽입하는 기술이 제안되었다. 이는 영상 프레임들 간의 사이에 블랙 영상을 표시하여 이전 프레임의 영상을 소거하는 효과를 기대하기 위한 것이다.
본 발명은 동영상 응답 속도를 개선할 수 있는 표시장치를 제공하기 위한 것이다. 본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 본 발명의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 표시장치는, 복수의 화소들; 및 한 프레임 기간 중 표시기간 동안 상기 복수의 화소들 각각에 연결된 제1주사선 및 제2주사선 각각에 제1주사신호 및 제2주사신호를 출력하고, 상기 한 프레임 기간 중 블랙삽입기간에 상기 복수의 화소들 각각에 연결된 제3주사선으로 제3주사신호를 출력하는 주사구동부;를 포함하고, 상기 주사구동부는, 제1개시신호에 의해 구동을 시작하고, 상기 표시기간에 상기 제1주사선들 및 상기 제2주사선들로 각각 제1주사신호 및 제2주사신호를 출력하는 복수의 제1스테이지들; 및 제2개시신호에 의해 구동을 시작하고, 상기 블랙삽입기간에 상기 제3주사선들로 제3주사신호를 출력하는 복수의 제2스테이지들;을 포함한다.
상기 제1스테이지들은 상기 한 프레임 기간 동안 상기 제1주사신호 및 상기 제2주사신호 각각을 순차적으로 출력하고, 상기 제2스테이지들은 상기 한 프레임 기간 동안 상기 제3주사신호를 순차적으로 출력하되, 상기 제2스테이지들 각각은 상기 제3주사신호를 복수의 제3주사선들로 동시에 출력할 수 있다.
상기 제1주사신호 및 상기 제2주사신호는 각각 1수평기간(H)만큼 쉬프트되어 순차 출력되고, 상기 제3주사신호는 bH(b는 2의 배수)만큼 쉬프트되어 순차 출력될 수 있다.
상기 제1스테이지의 개수와 상기 제2스테이지의 개수는 b:1이고, b는 2의 배수일 수 있다.
상기 제1스테이지들 각각은, 제1전압의 입력단자와 상기 제1전압보다 낮은 제2전압의 입력단자 사이에 연결되고, 이전 제1캐리신호 및 제어신호에 기초하여 제1제어노드의 전압 및 제2제어노드의 전압을 제어하는 제1노드제어부; 상기 제1제어노드의 전압에 기초하여 제1제어클럭신호를 상기 제1주사신호로 출력하는 제1출력제어부; 상기 제1제어노드의 전압에 기초하여 제2제어클럭신호를 상기 제2주사신호로 출력하는 제2출력제어부; 및 상기 제1제어노드의 전압에 기초하여 제1캐리클럭신호를 제1캐리신호로 출력하는 제3출력제어부;를 포함할 수 있다.
상기 제1노드제어부는, 상기 제2전압의 입력단자와 상기 제1제어노드 사이에 연결되고, 제5제어신호의 입력단자에 연결된 게이트전극을 포함하는 한 쌍의 제1트랜지스터들; 상기 제2전압의 입력단자와 상기 제1제어노드 사이에 연결되고, 다음 제1캐리신호의 입력단자에 연결된 게이트전극을 포함하는 한 쌍의 제2트랜지스터들; 상기 이전 제1캐리신호의 입력단자와 상기 제1제어노드 사이에 연결되고, 상기 이전 제1캐리신호의 입력단자에 연결된 게이트전극을 포함하는 한 쌍의 제4트랜지스터들; 및 상기 제1전압의 입력단자와 상기 제4트랜지스터들 사이의 중간노드에 연결되고, 상기 제1제어노드에 연결된 게이트전극을 포함하는 한 쌍의 제28트랜지스터들;을 포함할 수 있다.
상기 제1출력제어부는, 상기 제1주사신호를 출력하는 제1출력단자에 연결된 제1출력노드와 제1제어클럭신호의 입력단자 사이에 연결되고, 상기 제1제어노드에 연결된 게이트전극을 포함하는 제6트랜지스터; 상기 제1출력노드와 상기 제2전압보다 낮은 제4전압의 입력단자 사이에 연결되고, 상기 제2제어노드에 연결된 게이트전극을 포함하는 제8트랜지스터; 및 상기 제1제어노드와 상기 제1출력노드 사이에 연결된 제1커패시터;를 포함할 수 있다.
상기 제2출력제어부는, 상기 제2주사신호를 출력하는 제2출력단자에 연결된 제2출력노드와 제2제어클럭신호의 입력단자 사이에 연결되고, 상기 제1제어노드에 연결된 게이트전극을 포함하는 제9트랜지스터; 상기 제2출력노드와 상기 제2전압보다 낮은 제4전압의 입력단자 사이에 연결되고, 상기 제2제어노드에 연결된 게이트전극을 포함하는 제11트랜지스터; 및 상기 제1제어노드와 상기 제2출력노드 사이에 연결된 제2커패시터;를 포함할 수 있다.
상기 제3출력제어부는, 상기 제1캐리신호를 출력하는 제3출력단자에 연결된 제3출력노드와 제1캐리클럭신호의 입력단자 사이에 연결되고, 상기 제1제어노드에 연결된 게이트전극을 포함하는 제12트랜지스터; 상기 제3출력노드와 상기 제2전압의 입력단자 사이에 연결되고, 상기 제2제어노드에 연결된 게이트전극을 포함하는 제14트랜지스터; 및 상기 제1제어노드와 상기 제3출력노드 사이에 연결된 제3커패시터;를 포함할 수 있다.
상기 제1스테이지들 각각은, 상기 제1제어노드와 상기 제2제어노드의 사이에 연결되고, 상기 제1제어노드의 전압을 반전하여 상기 제2제어노드로 공급하는 제1인버터;를 더 포함할 수 있다.
상기 제1인버터는, 상기 제1제어노드와 상기 제2전압의 입력단자 사이에 연결되고, 다음 제1스테이지의 제2제어노드에 연결된 게이트전극을 포함하는 한 쌍의 제3트랜지스터들; 상기 제1제어노드와 상기 제2전압의 입력단자 사이에 연결되고, 상기 제2제어노드에 연결된 게이트전극을 포함하는 한 쌍의 제5트랜지스터들; 제3제어신호의 입력단자와 상기 제2전압보다 낮은 제3전압의 입력단자 사이에 연결되고, 상기 제1제어노드에 연결된 게이트전극을 포함하는 제16트랜지스터; 상기 제3제어신호의 입력단자와 상기 제3전압의 입력단자 사이에 연결되고, 상기 다음 제1스테이지의 제1제어노드에 연결된 게이트전극을 포함하는 제17트랜지스터; 상기 제3제어신호의 입력단자와 상기 제2제어노드 사이에 연결된 제18트랜지스터; 상기 제3제어신호의 입력단자와 상기 제18트랜지스터의 게이트전극 사이에 연결되고, 상기 제3제어신호의 입력단자에 연결된 게이트전극을 포함하는 제15트랜지스터; 상기 제2전압의 입력단자와 상기 제2제어노드 사이에 연결되고, 상기 제1제어노드에 연결된 게이트전극을 포함하는 제19트랜지스터; 및 상기 제2전압의 입력단자와 상기 제2제어노드 사이에 연결되고, 상기 이전 제1캐리신호의 입력단자에 연결된 게이트전극을 포함하는 제20트랜지스터;를 포함할 수 있다.
상기 주사구동부는, 상기 제1전압의 입력단자와 상기 제2전압의 입력단자 사이에 연결되고, 한 프레임 기간 중 센싱기간에 제2제어신호에 응답하여 상기 제1제어노드에 상기 제1전압을 전달하고, 상기 제2제어노드에 상기 제2전압을 전달하는 복수의 선택구동회로들;을 더 포함할 수 있다.
상기 복수의 화소들 각각은, 구동트랜지스터; 상기 구동트랜지스터의 게이트전극과 데이터선 사이에 연결되고, 상기 제1주사선에 연결된 게이트전극을 포함하는 스위칭 트랜지스터; 상기 구동트랜지스터와 초기화전압을 인가하는 전원 사이에 연결되고, 상기 제2주사선에 연결된 게이트전극을 포함하는 제1제어트랜지스터; 및 상기 구동트랜지스터의 게이트전극과 블랙데이터에 대응하는 전압을 인가하는 전원 사이에 연결되고, 상기 제3주사선에 연결된 게이트전극을 포함하는 제2제어트랜지스터;를 포함할 수 있다.
상기 제2스테이지들 각각은, 제1전압의 입력단자와 상기 제1전압보다 낮은 제2전압의 입력단자 사이에 연결되고, 이전 제2캐리신호 및 제어신호에 기초하여 제3제어노드의 전압 및 제4제어노드의 전압을 제어하는 제2노드제어부; 상기 제3제어노드의 전압에 기초하여 제3제어클럭신호를 상기 제3주사신호로 출력하는 제4출력제어부; 및 상기 제3제어노드의 전압에 기초하여 제2캐리클럭신호를 제2캐리신호로 출력하는 제5출력제어부;를 포함할 수 있다.
상기 제2노드제어부는, 상기 제2전압의 입력단자와 상기 제3제어노드 사이에 연결되고, 제5제어신호의 입력단자에 연결된 게이트전극을 포함하는 한 쌍의 제1트랜지스터들; 상기 제2전압의 입력단자와 상기 제3제어노드 사이에 연결되고, 다음 제2캐리신호의 입력단자에 연결된 게이트전극을 포함하는 한 쌍의 제2트랜지스터들; 상기 이전 제2캐리신호의 입력단자와 상기 제3제어노드 사이에 연결되고, 상기 이전 제2캐리신호의 입력단자에 연결된 게이트전극을 포함하는 한 쌍의 제4트랜지스터들; 및 상기 제1전압의 입력단자와 상기 제4트랜지스터들 사이의 중간노드에 연결되고, 상기 제3제어노드에 연결된 게이트전극을 포함하는 한 쌍의 제28트랜지스터들;을 포함할 수 있다.
상기 제4출력제어부는, 상기 제3주사신호를 출력하는 제4출력단자에 연결된 제4출력노드와 제3제어클럭신호의 입력단자 사이에 연결되고, 상기 제3제어노드에 연결된 게이트전극을 포함하는 제6트랜지스터; 상기 제4출력노드와 상기 제2전압보다 낮은 제4전압의 입력단자 사이에 연결되고, 상기 제4제어노드에 연결된 게이트전극을 포함하는 제8트랜지스터; 및 상기 제3제어노드와 상기 제4출력노드 사이에 연결된 제4커패시터;를 포함할 수 있다.
상기 제5출력제어부는, 상기 제2캐리신호를 출력하는 제5출력단자에 연결된 제5출력노드와 제2캐리클럭신호의 입력단자 사이에 연결되고, 상기 제3제어노드에 연결된 게이트전극을 포함하는 제12트랜지스터; 상기 제5출력노드와 상기 제2전압의 입력단자 사이에 연결되고, 상기 제4제어노드에 연결된 게이트전극을 포함하는 제14트랜지스터; 및 상기 제3제어노드와 상기 제5출력노드 사이에 연결된 제5커패시터;를 포함할 수 있다.
상기 제2스테이지들 각각은, 상기 제3제어노드와 상기 제4제어노드 사이에 연결되고, 상기 제3제어노드의 전압을 반전하여 상기 제4제어노드로 공급하는 제2인버터;를 더 포함할 수 있다.
상기 제2인버터는, 상기 제3제어노드와 상기 제2전압의 입력단자 사이에 연결되고, 다음 제2스테이지의 제4제어노드에 연결된 게이트전극을 포함하는 한 쌍의 제3트랜지스터들; 상기 제3제어노드와 상기 제2전압의 입력단자 사이에 연결되고, 상기 제4제어노드에 연결된 게이트전극을 포함하는 한 쌍의 제5트랜지스터들; 제3제어신호의 입력단자와 상기 제2전압보다 낮은 제3전압의 입력단자 사이에 연결되고, 상기 제3제어노드에 연결된 게이트전극을 포함하는 제16트랜지스터; 상기 제3제어신호의 입력단자와 상기 제3전압의 입력단자 사이에 연결되고, 상기 다음 제2스테이지의 제3제어노드에 연결된 게이트전극을 포함하는 제17트랜지스터; 상기 제3제어신호의 입력단자와 상기 제4제어노드 사이에 연결된 제18트랜지스터; 상기 제3제어신호의 입력단자와 상기 제18트랜지스터의 게이트전극 사이에 연결되고, 상기 제3제어신호의 입력단자에 연결된 게이트전극을 포함하는 제15트랜지스터; 상기 제2전압의 입력단자와 상기 제4제어노드 사이에 연결되고, 상기 제3제어노드에 연결된 게이트전극을 포함하는 제19트랜지스터; 및 상기 제2전압의 입력단자와 상기 제4제어노드 사이에 연결되고, 상기 이전 제2캐리신호의 입력단자에 연결된 게이트전극을 포함하는 제20트랜지스터;를 포함할 수 있다.
본 발명의 일 실시예에 따른 주사구동부는, 제1개시신호에 의해 구동을 시작하고, 제1제어노드와 제2제어노드의 전압 레벨에 따라 제1주사신호 및 제2주사신호를 출력하는 복수의 제1스테이지들; 한 쌍의 제1스테이지들에 연결되고, 상기 제1제어노드와 상기 제2제어노드로 각각 제1전압 및 상기 제1전압보다 낮은 제2전압을 전달하는 복수의 선택구동회로들; 및 제2개시신호에 의해 구동을 시작하고, 제3제어노드와 제4제어노드의 전압 레벨에 따라 제3주사신호를 출력하는 복수의 제2스테이지들;을 포함하고, 상기 제1스테이지들은 한 프레임 기간 동안 상기 제1주사신호 및 상기 제2주사신호 각각을 순차적으로 출력하고, 상기 제2스테이지들은 상기 한 프레임 기간 동안 상기 제3주사신호를 순차적으로 출력하고, 상기 제1주사신호 및 상기 제2주사신호는 각각 1수평기간(H)만큼 쉬프트되어 순차 출력되고, 상기 제3주사신호는 bH(b는 2의 배수)만큼 쉬프트되어 순차 출력된다.
본 발명의 실시예에 따라 한 프레임 기간 내에서 화소로 블랙데이터를 삽입하기 위한 구동회로를 영상 표시를 위한 구동회로와 독립적으로 구비함으로써, 영상 데이터 기입을 위한 주사시간 및 블랙데이터 기입을 위한 주사시간을 충분히 확보할 수 있어, 동영상 응답 속도를 개선할 수 있다.
본 발명의 효과는 상술한 효과로 한정되는 것이 아니며, 본 발명의 사상에서 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 일 실시예에 따른 표시장치를 개략적으로 나타낸 도면이다.
도 2는 일 실시예에 따른 화소를 나타낸 등가 회로도이다.
도 3a 및 도 3b는 일 실시예에 따른 표시장치의 구동을 설명하기 위한 도면들이다.
도 4는 일 실시예에 따른 주사구동부를 개략적으로 나타낸 도면이다.
도 5는 일 실시예에 따른 선택구동부를 개략적으로 나타낸 회로도이다.
도 6은 일 실시예에 따른 제1스테이지의 일부를 개략적으로 나타낸 도면이다.
도 7은 도 5 및 도 6에 도시된 선택구동회로와 제1스테이지를 보다 구체적으로 나타낸 회로도이다.
도 8a 및 도 8b는 각각 도 7에 도시된 선택구동회로 및 제1스테이지의 구동 방법을 설명하는 타이밍도이다.
도 9는 도 7의 선택구동회로 및 제1스테이지의 구동에 의해 출력되는 제1주사신호의 출력 타이밍이다.
도 10은 일 실시예에 따른 제2스테이지의 일부를 개략적으로 나타낸 도면이다.
도 11은 도 10에 도시된 제2스테이지를 보다 구체적으로 나타낸 회로도이다.
도 12a 및 도 12b 각각은 도 11에 도시된 제2스테이지의 구동 방법을 설명하는 타이밍도이다.
도 13는 도 11에 도시된 제2스테이지의 구동에 의해 출력되는 제3주사신호의 출력 타이밍이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예를 들어, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
본 명세서에서 "A 및/또는 B"는 A이거나, B이거나, A와 B인 경우를 나타낸다. 또한, 본 명세서에서 "A 및 B 중 적어도 어느 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, X와 Y가 연결되어 있다고 할 때, X와 Y가 전기적으로 연결되어 있는 경우, X와 Y가 기능적으로 연결되어 있는 경우, X와 Y가 직접 연결되어 있는 경우를 포함할 수 있다. 여기에서, X, Y는 대상물(예를 들면, 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)일 수 있다. 따라서, 소정의 연결 관계, 예를 들면, 도면 또는 상세한 설명에 표시된 연결 관계에 한정되지 않고, 도면 또는 상세한 설명에 표시된 연결 관계 이외의 것도 포함할 수 있다.
X와 Y가 전기적으로 연결되어 있는 경우는, 예를 들어, X와 Y의 전기적인 연결을 가능하게 하는 소자(예를 들면, 스위치, 트랜지스터, 용량소자, 인덕터, 저항소자, 다이오드 등)가, X와 Y 사이에 1개 이상 연결되는 경우를 포함할 수 있다.
이하의 실시예에서, 소자 상태와 연관되어 사용되는 "온(ON)"은 소자의 활성화된 상태를 지칭하고, "오프(OFF)"는 소자의 비활성화된 상태를 지칭할 수 있다. 소자에 의해 수신된 신호와 연관되어 사용되는 "온"은 소자를 활성화하는 신호를 지칭하고, "오프"는 소자를 비활성화하는 신호를 지칭할 수 있다. 소자는 하이레벨의 전압 또는 로우레벨의 전압에 의해 활성화될 수 있다. 예를 들어, P채널 트랜지스터는 로우레벨 전압에 의해 활성화되고, N채널 트랜지스터는 하이레벨 전압에 의해 활성화된다. 따라서, P채널 트랜지스터와 N채널 트랜지스터에 대한 "온" 전압은 반대(낮음 대 높음) 전압 레벨임을 이해해야 한다.
도 1은 일 실시예에 따른 표시장치를 개략적으로 나타낸 도면이다.
본 발명의 실시예들에 따른 표시장치(10)는 스마트폰, 휴대폰, 스마트 워치, 내비게이션 장치, 게임기, TV, 차량용 헤드 유닛, 노트북 컴퓨터, 랩탑 컴퓨터, 태블릿(Tablet) 컴퓨터, PMP(Personal Media Player), PDA(Personal Digital Assistants) 등의 전자장치로 구현될 수 있다. 또한, 전자장치는 플렉서블 장치일 수 있다.
도 1을 참조하면, 표시장치(10)는 표시패널(110), 주사구동부(130), 데이터구동부(150), 및 제어부(190)를 포함할 수 있다. 도 1에서는 표시패널(110)을 주사구동부(130) 등의 구동 회로들과 분리하여 도시하였지만, 본 발명이 이에 한정되지는 않는다. 예컨대, 주사구동부(130) 및/또는 데이터구동부(150)는 표시패널(110)에 직접 형성되거나 집적될 수도 있다.
주사구동부(130)는 복수의 제1주사선들(SL11 내지 SL1n)에 연결되고, 제어부(190)로부터의 주사 제어신호에 대응하여 제1주사신호를 생성하고, 이를 제1주사선들(SL11 내지 SL1n)에 순차적으로 공급할 수 있다. 주사구동부(130)는 복수의 제2주사선들(SL21 내지 SL2n)에 연결되고, 제어부(190)로부터의 주사 제어신호에 대응하여 제2주사신호를 생성하고, 이를 제2주사선들(SL21 내지 SL2n)에 순차적으로 공급할 수 있다. 주사구동부(130)는 복수의 제3주사선들(SL31 내지 SL3n)에 연결되고, 제어부(190)로부터의 주사 제어신호에 대응하여 제3주사신호를 생성하고, 이를 제3주사선들(SL31 내지 SL3n)에 순차적으로 공급할 수 있다. 제1 내지 제3주사신호는 화소(P)에 포함된 트랜지스터가 턴-온될 수 있는 온 전압으로 설정될 수 있다. 온 전압은 하이레벨 또는 로우레벨의 전압일 수 있다.
데이터구동부(150)는 복수의 데이터선들(DL1 내지 DLm)에 연결되고, 제어부(190)로부터의 데이터 제어신호에 대응하여 표시기간 동안 데이터신호를 데이터선들(DL1 내지 DLm)에 공급할 수 있다. 데이터선들(DL1 내지 DLm)로 공급된 데이터신호는 주사신호가 공급된 화소(P)들로 공급될 수 있다. 이를 위하여, 데이터구동부(150)는 주사신호와 동기되도록 데이터선들(DL1 내지 DLm)로 데이터신호를 공급할 수 있다.
표시패널(110)에는 복수의 제1 내지 제3주사선들(SL11 내지 SL1n, SL21 내지 SL2n, SL31 내지 SL3n), 복수의 데이터선들(DL1 내지 DLm), 및 이들에 연결된 복수의 화소(P)들이 구비될 수 있다.
복수의 화소(P)들은 제1방향(행방향)(D1) 및 제2방향(열방향)(D2)으로 반복적으로 배열될 수 있다. 각 화소(P)는 복수의 제1주사선들(SL11 내지 SL1n) 중 대응하는 제1주사선(SL1), 복수의 제2주사선들(SL21 내지 SL2n) 중 대응하는 제2주사선(SL2), 복수의 제3주사선들(SL31 내지 SL3n) 중 대응하는 제3주사선(SL3), 복수의 데이터선들(DL1 내지 DLm) 중 대응하는 데이터선(DL)에 연결될 수 있다.
복수의 제1주사선들(SL11 내지 SL1n)은 열방향으로 일정하게 이격되며 행방향으로 연장되고, 각각 제1주사신호를 전달할 수 있다. 복수의 제2주사선들(SL21 내지 SL2n)은 열 방향으로 일정하게 이격되며 행방향으로 연장되고, 각각 제2주사신호를 전달할 수 있다. 복수의 제3주사선들(SL31 내지 SL3n)은 열방향으로 일정하게 이격되며 행방향으로 연장되고, 각각 제3주사신호를 전달할 수 있다. 복수의 데이터선들(DL1 내지 DLm)은 행방향으로 일정하게 이격되며 열방향으로 연장되고, 각각 데이터신호를 전달할 수 있다.
표시패널(110)이 유기전계발광 표시장치의 표시패널인 경우, 표시패널(110)의 화소(P)들로 제1전원전압(ELVDD) 및 제2전원전압(ELVSS)이 공급될 수 있다. 제1전원전압(ELVDD)은 각 화소(P)에 포함된 표시요소의 제1전극(화소전극 또는 애노드전극)에 제공되는 하이 레벨 전압일 수 있다. 제2전원전압(ELVSS)은 각 화소(P)에 포함된 표시요소의 제2전극(대향전극 또는 캐소드전극)에 제공되는 로우 레벨 전압일 수 있다. 제1전원전압(ELVDD)과 제2전원전압(ELVSS)은 복수의 화소(P)들을 발광시키기 위한 구동전압이다. 일 실시예에서 표시패널(110)의 화소(P)들로 초기화전압(VINT)이 더 공급될 수 있다.
제어부(190)는 외부로부터 입력된 신호들에 기초하여 주사 제어신호, 및 데이터 제어신호를 생성할 수 있다. 제어부(190)는 주사 제어신호를 주사구동부(130)로 공급하고, 데이터 제어신호를 데이터구동부(150)로 공급할 수 있다.
주사 제어신호는 복수의 클럭신호들(CR_CK1 내지 CR_CK6, SC_CK1 내지 SC_CK6, SS_CK1 내지 SS_CK6, BICR_CK1 및 BICR_CK2, BISC_CK1 및 BISC_CK2), 제1개시신호(STV) 및 제2개시신호(BI_STV)를 포함할 수 있다. 제1개시신호(STV)는 첫번째 제1주사신호 및 제2주사신호의 출력 타이밍을 제어할 수 있다. 제2개시신호(BI_STV)는 첫번째 제3주사신호의 출력 타이밍을 제어할 수 있다.
데이터 제어신호는 소스 개시신호 및 클럭신호들이 포함될 수 있다. 소스 개시신호는 데이터의 샘플링 시작 시점을 제어하며, 클럭신호들은 샘플링 동작을 제어하기 위하여 사용될 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 표시장치로서, 유기발광표시장치를 예로 하여 설명하지만, 본 발명의 표시장치는 이에 제한되지 않는다. 다른 실시예로서, 본 발명의 표시장치는 무기발광표시장치(Inorganic Light Emitting Display 또는 무기EL표시장치), 퀀텀닷발광표시장치(Quantum dot Light Emitting Display)와 같은 표시장치일 수 있다.
도 2는 일 실시예에 따른 화소를 나타낸 등가 회로도이다.
도 2를 참조하면, 화소(P)들 각각은 화소회로(PC)와 화소회로(PC)에 연결된 표시요소로서 유기발광다이오드(OLED)를 포함할 수 있다. 화소회로(PC)는 제1트랜지스터(T1: 구동트랜지스터), 제2트랜지스터(T2: 스위칭트랜지스터), 제3트랜지스터(T3: 제1제어트랜지스터), 제4트랜지스터(T4: 제2제어트랜지스터), 및 커패시터(Cst)를 포함한다.
제1트랜지스터(T1)는 제1전원전압(ELVDD)을 공급하는 제1전원에 연결된 제1전극, 유기발광다이오드(OLED)의 제1전극(화소전극)에 연결된 제2전극을 포함할 수 있다. 제1트랜지스터(T1)의 게이트전극은 노드(Na)에 연결될 수 있다. 제1트랜지스터(T1)는 커패시터(Cst)에 저장된 전압에 대응하여 제1전원으로부터 유기발광다이오드(OLED)에 흐르는 구동전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
제2트랜지스터(T2)는 제1주사선(SL1)에 연결된 게이트전극, 데이터선(DL)에 연결된 제1전극, 노드(Na)에 연결된 제2전극을 포함할 수 있다. 제2트랜지스터(T2)는 제1주사선(SL1)을 통해 입력되는 제1주사신호(SC)에 따라 턴-온되어 데이터선(DL)과 노드(Na)를 전기적으로 연결하고, 데이터선(DL)을 통해 입력된 데이터신호(DS)를 노드(Na)로 전달할 수 있다.
제3트랜지스터(T3)는 제2주사선(SL2)에 연결된 게이트전극, 제1트랜지스터(T1)의 제2전극에 연결된 제1전극, 초기화전압(VINT)을 공급하는 제3전원에 연결된 제2전극을 포함할 수 있다. 제3트랜지스터(T3)는 제2주사선(SL2)으로 공급되는 제2주사신호(SS)에 의해 턴-온되어 초기화전압(VINT)을 제1트랜지스터(T1)의 제2전극(노드 Nb)으로 전달할 수 있다.
제4트랜지스터(T4)는 제3주사선(SL3)에 연결된 게이트전극, 제1트랜지스터(T1)의 게이트전극에 연결된 제1전극, 제1트랜지스터(T1)를 턴-오프시키는 전압이 인가되는 제2전극을 포함할 수 있다. 일 실시예에서, 제4트랜지스터(T4)의 제2전극은 블랙전압(Vb)이 인가되는 전원에 연결될 수 있다. 제4트랜지스터(T4)는 제3주사선(SL3)으로 공급되는 제3주사신호(BISC)에 의해 턴-온되어 블랙전압(Vb)을 제1트랜지스터(T1)의 게이트전극으로 전달할 수 있다. 일 실시예에서, 블랙전압(Vb)은 제2전원전압(ELVSS)일 수 있다. 다른 실시예에서, 블랙전압(Vb)은 표시장치가 블랙을 표시할 수 있는 임의의 전압일 수 있으며, 예컨대, 2V 이하의 로우 전압일 수 있다.
커패시터(Cst)는 노드(Na)와 제1트랜지스터(T1)의 제2전극 사이에 연결될 수 있다. 커패시터(Cst)는 제2트랜지스터(T2)로부터 전달받은 전압과 제1트랜지스터(T1)의 제2전극의 전위의 차이에 해당하는 전압을 저장할 수 있다.
유기발광다이오드(OLED)는 제1트랜지스터(T1)의 제2전극에 연결되는 제1전극(화소전극)과, 공통전압(ELVSS)이 인가되는 제2전원에 연결되는 제2전극(대향전극)을 포함할 수 있다. 유기발광다이오드(OLED)는 제1트랜지스터(T1)로부터 공급되는 구동전류의 양에 대응하는 휘도로 발광할 수 있다.
도 2에서 화소회로의 트랜지스터들은 N형 트랜지스터를 도시하고 있으나, 본 발명의 실시예는 이에 한정되지 않는다. 예컨대, 화소회로의 트랜지스터들은 P형 트랜지스터이거나, 일부는 P형 트랜지스터이고 다른 일부는 N형 트랜지스터 등 다양한 실시예가 가능하다.
도 2에서 제4트랜지스터(T4)가 제2전원전압(ELVSS)을 제1트랜지스터(T1)의 게이트전극으로 전달하고 있으나, 다른 실시예에서, 제4트랜지스터(T4)는 제1트랜지스터(T1)를 턴-오프시키는 전압을 공급하는 별도의 전원에 연결될 수 있다.
실시예에 따라, 적어도 제1트랜지스터(T1)는 비정질 혹은 결정질의 산화물 반도체로 구성된 활성층을 포함하는 산화물 반도체 박막트랜지스터일 수 있다. 예컨대, 제1 내지 제4트랜지스터들(T1 내지 T4)은 산화물 반도체 박막트랜지스터일 수 있다. 산화물 반도체 박막트랜지스터는 우수한 오프 전류 특성을 가진다. 또는, 실시예에 따라, 제1 내지 제4트랜지스터들(T1 내지 T4) 중 적어도 하나는 폴리 실리콘으로 형성된 활성층을 포함하는 LTPS(Low Temperature Poly-Silicon) 박막트랜지스터일 수도 있다. LTPS 박막트랜지스터는 높은 전자 이동도를 가지며, 이에 따라 빠른 구동 특성을 가진다.
도 3a 및 도 3b는 일 실시예에 따른 표시장치의 구동을 설명하기 위한 도면들이다. 도 3b는 제1행 내지 제n행(HL1 내지 HLn) 중 임의의 행에 배치된 화소에 인가되는 제1주사신호(SC), 제2주사신호(SS) 및 제3주사신호(BISC)의 구동 타이밍을 나타낸다.
도 3a 및 도 3b를 참조하면, 표시장치는 한 프레임(1Frame) 기간 동안 영상(Image)이 표시되는 표시기간(Td), 블랙이 표시되는 블랙삽입기간(Tb) 및 센싱(예컨대, 구동트랜지스터 및/또는 유기발광다이오드의 문턱전압, 이동도(mobility) 및 열화정보 등의 센싱)이 수행되는 수직블랭크기간(Tv)으로 나뉠 수 있다. 수직블랭크기간(Tv)에 화소 센싱이 수행되므로, 수직블랭크기간(Tv)은 센싱기간을 포함하는 것으로 이해될 수 있다. 블랙삽입기간(Tb) 및 수직블랭크기간(Tv)에 표시장치는 블랙을 표시할 수 있다.
표시기간(Td)은 표시패널(110)의 화소(P)들이 데이터신호에 대응하여 소정의 영상을 표시하는 기간일 수 있다. 표시기간(Td)은 화소(P)로 소정의 데이터신호(DS)를 인가하는 프로그래밍기간(Tp) 및 화소(P)가 데이터신호(DS)에 대응하는 휘도로 발광하는 발광기간(Te)을 포함할 수 있다. 프로그래밍기간(Td)에 인가되는 제1주사신호(SC)와 제2주사신호(SS)는 서로 중첩하며 위상이 동일할 수 있다. 이에 따라 프로그래밍기간(Td)에 제2트랜지스터(T2)와 제3트랜지스터(T3)가 턴온되어, 화소(P)의 노드(Na, 도 2)와 노드(Nb, 도 2) 간의 전압이 구동전류에 맞게 설정될 수 있다.
블랙삽입기간(Tb)은 화소(P)가 발광하지 않는 비발광 기간일 수 있다. 블랙삽입기간(Tb)에 제3주사신호(BISC)가 화소(P)로 인가되어 제4트랜지스터(T4)가 턴-온되면, 제1트랜지스터(T1)의 게이트전극에 블랙전압(Vb), 예컨대 제2전원전압(ELVSS)이 인가되어 제1트랜지스터(T1)를 턴-오프시킬 수 있다.
표시장치는 블랙삽입기간(Tb)을 제어하여 한 프레임 기간 동안 유기발광다이오드(OLED)의 발광 듀티(Duty)를 제어하는 듀티 구동을 수행할 수 있다.
일 실시예에서, 제1주사신호(SC), 제2주사신호(SS) 및 제3주사신호(BISC)는 소정의 수평기간 동안 온 전압으로 인가될 수 있다. 예컨대, 제1주사신호(SC) 및 제2주사신호(SS)는 a수평기간(aH, a는 1 이상의 자연수)동안 온 전압으로 인가되고, 제3주사신호(BISC)는 b수평기간(bH, b는 1 이상의 자연수)동안 온 전압으로 인가될 수 있다. 일 실시예에서, a는 2이고, b는 2의 배수일 수 있다. 여기서, 온 전압은 트랜지스터의 턴-온 전압으로, 하이레벨의 전압일 수 있다.
도 4는 일 실시예에 따른 주사구동부를 개략적으로 나타낸 도면이다.
도 4를 참조하면, 주사구동부(130)는 복수의 선택구동회로(SLC)들, 복수의 제1스테이지들(ST1 내지 STn), 복수의 제2스테이지들(BST1 내지 BSTk, k＜n)을 포함할 수 있다.
복수의 제1스테이지들(ST1 내지 STn)은 한 프레임 기간 동안 제1주사신호 및 제2주사신호 각각을 제1주사선 및 제2주사선으로 순차적으로 출력할 수 있다. 복수의 제2스테이지들(BST1 내지 BSTk)은 한 프레임 기간 동안 제3주사신호를 순차적으로 출력하되, 복수의 제2스테이지들(BST1 내지 BSTk) 각각은 제3주사신호를 복수의 제3주사선들로 동시에 출력할 수 있다.
제2스테이지들(BST1 내지 BSTk)의 개수는 제1스테이지들(ST1 내지 STn)의 개수보다 작을 수 있다. 예컨대, 제1스테이지들(ST1 내지 STn)의 개수와 제2스테이지들(BST1 내지 BSTk)의 개수는 b:1(b는 2의 배수)일 수 있다. 즉, 제2스테이지들(BST1 내지 BSTk)의 개수는 제1스테이지들(ST1 내지 STn)의 개수의 1/b일 수 있다. 도 4는 b=8인 경우, 복수의 제2스테이지들(BST1 내지 BSTk)을 예로서 도시한다.
선택구동부(SLC)와 복수의 제1스테이지들(ST1 내지 STn)은 제1개시신호(STV)를 공급받아 구동을 시작할 수 있다.
선택구동회로(SLC)들 각각은 홀수 행과 짝수 행에 배치된 한 쌍의 제1스테이지들에 공유될 수 있다. 한 쌍의 제1스테이지들은 공통노드인 제1제어노드(Q) 및 제2제어노드(QB)를 통해 선택구동부(SLC)에 연결될 수 있다.
선택구동회로(SLC)들 각각은 전단의 캐리신호를 공급받을 수 있다. 전단의 캐리신호는 선택구동회로(SLC)에 연결된 제1스테이지 또는 다른 선택구동회로(SLC)에 연결된 제1스테이지들 중 어느 하나로부터 출력되는 캐리신호일 수 있으며, 특별히 어느 하나로 제한되지 않는다.
제1스테이지들(ST1 내지 STn) 각각은 제1주사선들(SL11 내지 SL1n) 중 어느 하나 및 제2주사선들(SL21 내지 SL2n) 중 어느 하나와 연결되며, 6개의 제1제어클럭신호(SC_CK1 내지 SC_CK6) 중 하나, 6개의 제2제어클럭신호(SS_CK1 내지 SS_CK6) 중 하나에 응답하여 연결된 제1주사선으로 제1주사신호(SC)를 공급하고, 연결된 제2주사선으로 제2주사신호(SS)를 공급할 수 있다. 제1스테이지들(ST1 내지 STn) 각각은 6개의 제1캐리클럭신호(CR_CK1 내지 CR_CK6) 중 하나에 응답하여 제1캐리신호를 전단 또는 후단의 제1스테이지로 공급할 수 있다. 전단 스테이지는 적어도 하나 이전의 스테이지일 수 있고, 후단 스테이지는 적어도 하나 이후의 스테이지일 수 있다.
제1캐리클럭신호(CR_CK1 내지 CR_CK6), 제1제어클럭신호(SC_CK1 내지 SC_CK6), 제2제어클럭신호(SS_CK1 내지 SS_CK6)는 하이 전압 및 로우 전압을 반복하는 구형파 신호로 설정될 수 있다. 여기서, 하이 전압 기간은 로우 전압 기간 보다 짧게 설정될 수 있다. 하이 전압 기간은 주사신호의 폭에 대응하는 것으로 화소(P)의 회로 구조에 대응하여 다양하게 설정될 수 있다. 6개의 제1캐리클럭신호(CR_CK1 내지 CR_CK6)는 동일한 주기를 가지며 위상이 쉬프트된 신호로 설정될 수 있다. 6개의 제1제어클럭신호(SC_CK1 내지 SC_CK6)는 동일한 주기를 가지며 위상이 쉬프트된 신호로 설정될 수 있다. 6개의 제2제어클럭신호(SS_CK1 내지 SS_CK6)는 동일한 주기를 가지며, 위상이 쉬프트된 신호로 설정될 수 있다.
제2스테이지들(BST1 내지 BSTk) 각각은 8개의 제1스테이지들 사이에 위치하고, 제2개시신호(BI_STV)를 공급받아 구동을 시작할 수 있다.
제2스테이지들(BST1 내지 BSTk) 각각은 제3주사선들(SL31 내지 SL3n) 중 8개와 연결되며, 2개의 제3제어클럭신호(BISC_CK1, BISC_CK2) 중 하나에 응답하여 연결된 8개의 제3주사선들로 제3주사신호(BISC)를 동시에 공급할 수 있다. 제2스테이지들(BST1 내지 BSTk) 각각은 2개의 제2캐리클럭신호(BICR_CK1, BICR_CK2) 중 하나에 응답하여 제2캐리신호를 전단 또는 후단의 제2스테이지로 공급할 수 있다. 전단 스테이지는 적어도 하나 이전의 스테이지일 수 있고, 후단 스테이지는 적어도 하나 이후의 스테이지일 수 있다.
제2캐리클럭신호(BICR_CK1, BICR_CK2), 제3제어클럭신호(BISC_CK1, BISC_CK2)는 하이 전압 및 로우 전압을 반복하는 구형파 신호로 설정될 수 있다. 여기서, 하이 전압 기간은 로우 전압 기간 보다 짧게 설정될 수 있다. 하이 전압 기간은 주사신호의 폭에 대응하는 것으로 화소(P)의 회로 구조에 대응하여 다양하게 설정될 수 있다. 2개의 제2캐리클럭신호(BICR_CK1, BICR_CK2)는 동일한 주기를 가지며 위상이 쉬프트된 신호로 설정될 수 있다. 2개의 제3제어클럭신호(BISC_CK1, BISC_CK2)는 동일한 주기를 가지며 위상이 쉬프트된 신호로 설정될 수 있다.
도시되지 않았으나, 복수의 제1스테이지들(ST1 내지 STn) 중 첫번째 제1스테이지(ST1)의 전단에 적어도 하나의 더미스테이지가 더 구비되고, 마지막 제1스테이지(STn)의 후단에 적어도 하나의 더미스테이지가 더 구비될 수 있다. 더미스테이지는 제1주사선 및 제2주사선에 연결되지 않을 수 있다. 실시예에 따라 더미스테이지는 더미 주사선에 연결될 수 있으나, 더미 주사선은 영상을 표시하지 않는 더미화소에 연결되며, 더미스테이지는 영상을 표시하는데 사용되지 않는다. 예컨대, 첫번째 제1스테이지(ST1)의 전단에 4개의 더미스테이지들이 구비되고, 마지막 제1스테이지(STn)의 후단에 4개의 더미스테이지들이 구비될 수 있다.
유사하게, 복수의 제2스테이지들(BST1 내지 BSTk) 중 첫번째 제2스테이지(BST1)의 전단 및 마지막 제2스테이지(BSTk)의 후단에 적어도 하나의 더미스테이지가 더 구비될 수 있다. 더미스테이지는 제3주사선에 연결되지 않을 수 있다. 예컨대, 첫번째 제2스테이지(BST1)의 전단 및 마지막 제2스테이지(BSTk)의 후단에 각각 1개의 더미스테이지가 구비될 수 있다.
선택구동회로(SLC), 제1스테이지(ST), 제2스테이지(BST)는 복수의 노드들을 가지며, 이하, 제1스테이지(ST)에서 복수의 노드들 중 일부 노드들을 제1 내지 제5노드들(N1 내지 N5), 제1 내지 제3출력노드들(N6 내지 N8), 및 제1 및 제2제어노드들(Q, BQ)로 지칭하고, 제2스테이지(BST)에서 복수의 노드들 중 일부 노드들을 제9노드(N9), 제4 및 제5출력노드들(N10, N11), 및 제1 및 제2제어노드들(BQ, BQB)로 지칭한다. 이하, i번째 행으로 제1 내지 제3주사신호를 출력하는 선택구동회로(SLC), 제1스테이지(STi) 및 제2스테이지(BSTj)를 예로서 설명한다.
도 4에서는 제2스테이지들 각각이 8개의 제1스테이지들 사이에 위치하는 것으로 도시되었으나, 본 발명의 실시예는 이에 한정되지 않는다. 예컨대, 제2스테이지들 각각이 b(b는 2의 배수)개의 제1스테이지들 사이에 위치하여, 제2스테이지들 각각이 b개의 제3주사선들로 제3주사신호(BISC)를 동시에 공급할 수 있다. 제2스테이지의 개수를 줄임으로써 데드스페이스를 줄일 수 있다. 이하, 편의상 b가 8인 경우를 예로서 설명하며, 이는 b가 2의 배수인 다른 실시예에도 동일하게 적용될 수 있음은 물론이다.
이하 설명의 편의를 위해, 임의의 신호가 공급된다는 것은 게이트 온 전압(예를 들어, 하이 전압)이 공급되는 것을 의미하고, 공급되지 않는다는 것은 게이트 오프 전압(예를 들어, 로우 전압)이 공급되는 것을 의미하기로 한다.
도 5는 일 실시예에 따른 선택구동부를 개략적으로 나타낸 회로도이다.
선택구동회로(SLC)는 센싱기간에 화소(P)의 이동도, 예컨대 구동트랜지스터의 이동도를 센싱하기 위해, 제1스테이지가 화소(P)로 제1주사신호와 제2주사신호를 출력하도록 제1제어노드(Q)의 전압을 온 전압으로 설정하는 회로이다.
선택구동회로(SLC)는 화소의 이동도 센싱을 위해 제1스테이지(STi)의 제1제어노드(Q)에 제1전압(VDD)을 공급하고, 제2제어노드(QB)에 제2전압(VSS1)을 공급할 수 있다.
선택구동회로(SLC)는 제1전압(VDD)의 입력단자, 제1제어신호(S1)의 입력단자, 제2제어신호(S2)의 입력단자, 제i-2 제1캐리신호(CR(i-2))의 입력단자, 제2전압(VSS1)의 입력단자를 포함할 수 있다. 제1제어신호(S1)는 표시기간(Td) 중 임의의 타이밍에 인가되는 신호일 수 있다. 예컨대, 제1제어신호(S1)는 제i-2 제1캐리신호(CR(i-2))의 인가 타이밍에 인가될 수 있다. 제i-2 제1캐리신호(CR(i-2))는 표시기간(Td) 중 센싱을 위해 제1제어노드(Q)를 충전시키기 위한 신호일 수 있다. 제2제어신호(S2)는 수직블랭크기간(Tv)에 공급되어 센싱을 위해 제1제어노드(Q)에 제1전압(VDD)을 공급하기 위한 신호일 수 있다.
선택구동회로(SLC)는 제21 내지 제27트랜지스터(T21A 내지 T27A) 및 제4커패시터(C4)를 포함할 수 있다.
제4커패시터(C4)의 제1전극은 제1전압(VDD)의 입력단자에 연결되고, 제2전극은 제24트랜지스터(T24A)의 게이트전극(즉, 제4노드(N4))에 연결된다. 제4커패시터(C4)는 제1전압(VDD)과 제24트랜지스터(T24A)의 게이트전극의 전압 차를 저장한다. 여기서 제1전압(VDD)은 예를 들어 게이트 온 전압으로 설정될 수 있다.
제21트랜지스터(T21A)는 제i-2 제1캐리신호(CR(i-2))의 입력단자와 제3노드(N3) 사이에 연결될 수 있다. 제21트랜지스터(T21A)의 게이트전극은 제1제어신호(S1)의 입력단자에 연결될 수 있다. 제21트랜지스터(T21A)는 제1제어신호(S1)가 공급될 때 턴-온되어 제i-2 제1캐리신호(CR(i-2))에 대응하는 전압을 제3노드(N3)에 공급할 수 있다. 제i-2 제1캐리신호(CR(i-2))는 선택구동부(SLC)에 연결된 제1스테이지(STi)보다 2개 전단의 제1스테이지(ST(i-2))가 출력하는 제1캐리신호일 수 있다.
더미스테이지들의 제i-2 제1캐리신호(CR(i-2))의 입력단자에는 제1개시신호(STV)가 입력되고, 첫번째 및 두번째 제1스테이지들(ST1 및 ST2)의 제i-2 제1캐리신호(CR(i-2))의 입력단자에는 2개 전단의 더미스테이지의 제1캐리신호가 입력되고, 세번째 제1스테이지(ST3)부터 제i-2 제1캐리신호(CR(i-2))의 입력단자에는 2개 전단의 제1스테이지(ST(i-2))의 제1캐리신호가 입력될 수 있다.
제22트랜지스터(T22A)는 제3노드(N3)와 제1전압(VDD)의 입력단자 사이에 연결될 수 있다. 제22트랜지스터(T22A)의 게이트전극은 제4노드(N4)에 연결될 수 있다. 제22트랜지스터(T22A)는 제4노드(N4)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다.
제23트랜지스터(T23A)는 제3노드(N3)와 제4노드(N4) 사이에 연결될 수 있다. 제23트랜지스터(T23A)의 게이트전극은 제1제어신호(S1)의 입력단자에 연결될 수 있다. 제23트랜지스터(T23A)는 제1제어신호(S1)가 공급될 때 턴-온되어 제3노드(N3)의 전압을 제4노드(N4)로 공급할 수 있다.
제24트랜지스터(T24A)는 제1전압(VDD)의 입력단자와 제1노드(N1) 사이에 연결될 수 있다. 제24트랜지스터(T24A)의 게이트전극은 제4노드(N4)에 연결될 수 있다. 제24트랜지스터(T24A)는 제4노드(N4)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다. 제24트랜지스터(T24A)가 턴-온되면 제1전압(VDD)이 제1노드(N1)로 공급될 수 있다.
제25트랜지스터(T25A)는 제1노드(N1)와 제1제어노드(Q) 사이에 연결될 수 있다. 제25트랜지스터(T25A)의 게이트전극은 제2제어신호(S2)의 입력단자에 연결될 수 있다. 제25트랜지스터(T25A)는 제2제어신호(S2)가 공급될 때 턴-온되어 선택구동회로(SLC)의 제1노드(N1)를 제1스테이지(STi)의 제1제어노드(Q)에 전기적으로 연결시킬 수 있다.
제26트랜지스터(T26A)는 제2노드(N2)와 제2제어노드(QB) 사이에 연결될 수 있다. 제26트랜지스터(T26A)의 게이트전극은 제2제어신호(S2)의 입력단자에 연결될 수 있다. 제26트랜지스터(T26A)는 제2제어신호(S2)가 공급될 때 턴-온되어 선택구동회로(SLC)의 제2노드(N2)를 제1스테이지(STi)의 제2제어노드(QB)에 전기적으로 연결시킬 수 있다.
제27트랜지스터(T27A)는 제2전압(VSS1)의 입력단자와 제2노드(N2) 사이에 연결될 수 있다. 제27트랜지스터(T27A)의 게이트전극은 제4노드(N4)에 연결될 수 있다. 제27트랜지스터(T27A)는 제4노드(N4)의 전압에 대응하여 턴-온 또는 턴-오프된다. 제27트랜지스터(T27A)가 턴-온되면 제2전압(VSS1)이 제2노드(N2)로 공급될 수 있다. 제2전압(VSS1)은 제1전압(VDD)보다 낮게 설정되는 전압으로, 예를 들어 게이트 오프 전압으로 설정될 수 있다.
제2제어신호(S2)가 공급될 때 제25트랜지스터(T25A)와 제26트랜지스터(T26A)가 턴-온되고, 선택구동회로(SLC)에 연결된 제1스테이지(STi)의 제1제어노드(Q)에는 제1전압(VDD)의 하이 전압이 공급되고, 제2제어노드(QB)에는 제2전압(VSS1)의 로우 전압이 공급될 수 있다.
도 6은 일 실시예에 따른 제1스테이지의 일부를 개략적으로 나타낸 도면이다.
제1스테이지(STi)는 제1제어노드(Q) 및 제2제어노드(QB)를 통하여 선택구동회로(SLC)에 연결될 수 있다. 제1스테이지(STi)는 제1노드제어부(131), 제1인버터(133), 제1출력제어부(135), 제2출력제어부(137) 및 제3출력제어부(139)를 포함할 수 있다.
제1노드제어부(131)는 제1전압(VDD)의 입력단자와 제2전압(VSS1)의 입력단자 사이에 연결될 수 있다. 제1노드제어부(131)는 제i-3 캐리신호(CR(i-3)), 제i+4 제1캐리신호(CR(i+4)) 및 제5제어신호(S5)에 따라 제1제어노드(Q)의 전압을 하이 전압 또는 로우 전압으로 설정할 수 있다. 제5제어신호(S5)는 제1개시신호(STV)일 수 있다. 또한 제5제어신호(S5)는 제1제어노드(Q)의 전압을 리셋하는 신호일 수 있다. 제i-3 캐리신호(CR(i-3))는 제1제어노드(Q)를 선충전(pre-charging)하기 위한 신호일 수 있다. 제i+4 제1캐리신호(CR(i+4))는 제1제어노드(Q)를 방전(dis-charging)하기 위한 신호일 수 있다. 제1노드제어부(131)는 제1트랜지스터, 제2트랜지스터, 제4트랜지스터, 및 제28트랜지스터를 포함할 수 있다.
제1트랜지스터는 제1제어노드(Q)와 제2전압(VSS1)의 입력단자 사이에 직렬로 연결된 제1-1트랜지스터(T1-1A) 및 제1-2트랜지스터(T1-2A)를 포함할 수 있다. 제1-1트랜지스터(T1-1A) 및 제1-2트랜지스터(T1-2A)의 게이트전극들은 제5제어신호(S5)의 입력단자에 연결될 수 있다. 제1-1트랜지스터(T1-1A) 및 제1-2트랜지스터(T1-2A)는 제5제어신호(S5)가 공급될 때 턴-온되어 제1제어노드(Q)의 전압을 제2전압(VSS1)으로 설정할 수 있다.
제2트랜지스터는 제1제어노드(Q)와 제2전압(VSS1)의 입력단자 사이에 직렬로 연결된 제2-1트랜지스터(T2-1A) 및 제2-2트랜지스터(T2-2A)를 포함할 수 있다. 제2-1트랜지스터(T2-1A) 및 제2-2트랜지스터(T2-2A)의 게이트전극들은 제i+4 제1캐리신호(CR(i+4))의 입력단자에 연결될 수 있다. 제2-1트랜지스터(T2-1A) 및 제2-2트랜지스터(T2-2A)는 제i+4 제1캐리신호(CR(i+4))가 공급될 때 턴-온되어 제1제어노드(Q)의 전압을 제2전압(VSS1)으로 설정할 수 있다. 제i+4 제1캐리신호(CR(i+4))는 선택구동부(SLC)에 연결된 제1스테이지(STi)보다 4개 후단의 제1스테이지(ST(i+4))가 출력하는 캐리신호일 수 있다.
제4트랜지스터는 제1제어노드(Q)와 제i-3 캐리신호(CR(i-3))의 입력단자 사이에 직렬로 연결된 제4-1트랜지스터(T4-1A) 및 제4-2 트랜지스터(T4-2A)를 포함할 수 있다. 제4-1트랜지스터(T4-1A) 및 제4-2트랜지스터(T4-2A)의 게이트전극들은 제i-3 제1캐리신호(CR(i-3))의 입력단자에 연결될 수 있다. 제4-1트랜지스터(T4-1A) 및 제4-2트랜지스터(T4-2A)는 제i-3 제1캐리신호(CR(i-3))가 공급될 때 턴-온되어 제i-3 제1캐리신호(CR(i-3))를 제1제어노드(Q)로 공급할 수 있다. 제i-3 제1캐리신호(CR(i-3))는 선택구동부(SLC)에 연결된 제1스테이지(STi)보다 3개 전단의 제1스테이지(ST(i-3))가 출력하는 캐리신호일 수 있다.
한편, 더미스테이지들의 제i-3 제1캐리신호(CR(i-3))의 입력단자에는 제1개시신호(STV))(예컨대, 제5제어신호(S5))가 입력되고, 첫번째 내지 세번째 제1스테이지들(ST1 내지 ST3)의 제i-3 제1캐리신호(CR(i-3))의 입력단자에는 3개 전단의 더미스테이지의 제1캐리신호가 입력될 수 있다. 네번째 제1스테이지(ST4)부터 제i-3 제1캐리신호(CR(i-3))의 입력단자에는 3개 전단의 제1스테이지의 제1캐리신호가 입력될 수 있다.
제28트랜지스터는 제1전압(VDD)의 입력단자와 제4-1트랜지스터(T4-1A) 및 제4-2트랜지스터(T4-2A) 사이의 중간노드(공통전극)에 직렬로 연결된 제28-1트랜지스터(T28-1A) 및 제28-2트랜지스터(T28-2A)를 포함할 수 있다. 제28-1트랜지스터(T28-1A) 및 제28-2트랜지스터(T28-2A)의 게이트전극들은 제1제어노드(Q)에 연결될 수 있다. 제28-1트랜지스터(T28-1A) 및 제28-2트랜지스터(T28-2A)는 제1제어노드(Q)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다. 또한 제28트랜지스터는 제1전압(VDD)의 입력단자와, 제1-1트랜지스터(T1-1A) 및 제1-2트랜지스터(T1-2A) 사이의 중간노드(공통전극) 및 제2-1트랜지스터(T2-1A) 및 제2-2트랜지스터(T2-2A) 사이의 중간노드(공통전극)에 직렬로 연결될 수 있다.
즉, 제1제어노드(Q)는 제i-3 제1캐리신호(CR(i-3))에 의해 하이 전압으로 설정(선충전)되고, 제i+4 제1캐리신호(CR(i+4))에 의해 로우 전압으로 설정(방전)될 수 있다.
제1인버터(133)는 제1제어노드(Q)와 제2제어노드(QB) 사이에 연결될 수 있다. 인버터(133)는 제1전압(VDD)에 의해 구동될 수 있으며, 제1제어노드(Q)의 전압을 반전하여 제2제어노드(QB)로 공급할 수 있다. 제1인버터(133)는 적어도 하나의 트랜지스터를 포함하여 구성될 수 있으며, 그 상세한 구조는 도 7을 참조하여 후술한다.
제1출력제어부(135)는 제1제어노드(Q)와 제2제어노드(QB)의 전압에 따라 제1제어클럭신호(SC_CKi) 또는 제4전압(VSS3)을 제1출력노드(N6)에 연결된 제1출력단자로 출력할 수 있다. 제1출력제어부(135)는 제1제어클럭신호(SC_CKi)의 입력단자와 제4전압(VSS3)의 입력단자 사이에 연결된 제6트랜지스터(T6A) 및 제8트랜지스터(T8A)를 포함할 수 있다.
제6트랜지스터(T6A)는 제1제어클럭신호(SC_CKi)의 입력단자와 제1출력단자 사이에 연결될 수 있다. 제6트랜지스터(T6A)의 게이트전극은 제1제어노드(Q)에 연결될 수 있다. 제6트랜지스터(T6A)는 제1제어노드(Q)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다. 제6트랜지스터(T6A)는 제1제어노드(Q)가 하이 전압으로 설정될 때 턴-온되어 제1제어클럭신호(SC_CKi)를 제1주사신호(SCi)의 하이 전압으로 출력할 수 있다.
제8트랜지스터(T8A)는 제1출력단자와 제4전압(VSS3)의 입력단자 사이에 연결될 수 있다. 제8트랜지스터(T8A)의 게이트전극은 제2제어노드(QB)에 연결될 수 있다. 제8트랜지스터(T8A)는 제2제어노드(QB)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다. 제8트랜지스터(T8A)는 제2제어노드(QB)가 하이 전압으로 설정될 때 턴-온되어 제4전압(VSS3)을 제1주사신호(SCi)의 로우 전압으로 출력할 수 있다.
제2출력제어부(137)는 제1제어노드(Q)와 제2제어노드(QB)의 전압에 따라 제2제어클럭신호(SS_CKi) 또는 제4전압(VSS3)을 제2출력노드(N7)에 연결된 제2출력단자로 출력할 수 있다. 제2출력제어부(137)는 제2제어클럭신호(SS_CKi)의 입력단자와 제4전압(VSS3)의 입력단자 사이에 연결된 제9트랜지스터(T9A) 및 제11트랜지스터(T11A)를 포함할 수 있다.
제9트랜지스터(T9A)는 제2제어클럭신호(SS_CKi)의 입력단자와 제2출력단자 사이에 연결될 수 있다. 제9트랜지스터(T9A)의 게이트전극은 제1제어노드(Q)에 연결될 수 있다. 제9트랜지스터(T8A)는 제1제어노드(Q)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다. 제9트랜지스터(T9A)는 제1제어노드(Q)가 하이 전압으로 설정될 때 턴-온되어 제2제어클럭신호(SS_CKi)를 제2주사신호(SSi)의 하이 전압으로 출력할 수 있다.
제11트랜지스터(T11A)는 제2출력단자와 제4전압(VSS3)의 입력단자 사이에 연결될 수 있다. 제11트랜지스터(T11A)의 게이트전극은 제2제어노드(QB)에 연결될 수 있다. 제11트랜지스터(T11A)는 제2제어노드(QB)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다. 제11트랜지스터(T11A)는 제2제어노드(QB)가 하이 전압으로 설정될 때 턴-온되어 제4전압(VSS3)을 제2주사신호(SSi)의 로우 전압으로 출력할 수 있다.
제3출력제어부(139)는 제1제어노드(Q)와 제2제어노드(QB)의 전압에 따라 제1캐리클럭신호(CR_CKi) 또는 제2전압(VSS1)을 제3출력노드(N8)에 연결된 제3출력단자로 출력할 수 있다. 제3출력제어부(139)는 제1캐리클럭신호(CR_CKi)의 입력단자와 제2전압(VSS1)의 입력단자 사이에 연결된 제12트랜지스터(T12A) 및 제14트랜지스터(T14A)를 포함할 수 있다.
제12트랜지스터(T12A)는 제1캐리클럭신호(CR_CKi)의 입력단자와 제3출력단자 사이에 연결될 수 있다. 제12트랜지스터(T12A)의 게이트전극은 제1제어노드(Q)에 연결될 수 있다. 제12트랜지스터(T12A)는 제1제어노드(Q)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다. 제12트랜지스터(T12A)는 제1제어노드(Q)가 하이 전압으로 설정될 때 턴-온되어 제1캐리클럭신호(CR_CKi)를 제1캐리신호(CRi)의 하이 전압으로 출력할 수 있다.
제14트랜지스터(T14A)는 제3출력단자와 제2전압(VSS1)의 입력단자 사이에 연결될 수 있다. 제14트랜지스터(T14A)의 게이트전극은 제2제어노드(QB)에 연결될 수 있다. 제14트랜지스터(T14A)는 제2제어노드(QB)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다. 제14트랜지스터(T14A)는 제2제어노드(QB)가 하이 전압으로 설정될 때 턴-온되어 제2전압(VSS1)을 제1캐리신호(CRi)의 로우 전압으로 출력할 수 있다.
도 7은 도 5 및 도 6에 도시된 선택구동회로와 제1스테이지를 보다 구체적으로 나타낸 회로도이다.
도 7을 참조하면, 제1스테이지(STi)는 대응하는 선택구동회로(SLC)에 연결되고, 제1노드제어부(131), 제1인버터(133), 제1출력제어부(135), 제2출력제어부(137) 및 제3출력제어부(139)를 포함할 수 있다. 이하 도 5 및 도 6을 참조하여 설명한 내용과 중복하는 구성의 상세한 설명은 생략한다.
선택구동회로(SLC)는 제21 내지 제27트랜지스터(T21A 내지 T27A) 및 제4커패시터(C4)를 포함할 수 있다. 선택구동회로(SLC)는 홀수행의 제1스테이지와 짝수행의 제1스테이지에 연결될 수 있다. 홀수행의 제1스테이지와 짝수행의 제1스테이지는 동일하되, 홀수행의 제1스테이지는 제3제어신호(S3)의 입력단자로 제3제어신호(S3)를 입력받고, 짝수행의 제1스테이지는 제3제어신호(S3)의 입력단자로 제4제어신호(S4)를 입력받는 차이가 있다. 제3제어신호(S3)는 한 프레임 동안 하이레벨 또는 로우레벨로 인가될 수 있다. 제4제어신호(S4)는 제3제어신호(S3)의 위상이 반전된 신호일 수 있다. 이하 i번째 제1스테이지(STi)를 예로서 설명한다.
제1노드제어부(131)는 제1트랜지스터, 제2트랜지스터, 제4트랜지스터, 및 제28트랜지스터를 포함할 수 있다. 제1트랜지스터는 제1-1트랜지스터(T1-1A) 및 제1-2트랜지스터(T1-2A)를 포함할 수 있다. 제2트랜지스터는 제2-1트랜지스터(T2-1A) 및 제2-2트랜지스터(T2-2A)를 포함할 수 있다. 제4트랜지스터는 제4-1트랜지스터(T4-1A) 및 제4-2 트랜지스터(T4-2A)를 포함할 수 있다. 제28트랜지스터는 제28-1트랜지스터(T28-1A) 및 제28-2 트랜지스터(T28-2A)를 포함할 수 있다.
제1인버터(133)는 제1제어노드(Q)가 하이 전압인 동안 제2제어노드(QB)를 로우 전압으로 설정하고, 제1제어노드(Q)가 로우 전압인 동안 제2제어노드(QB)를 하이 전압으로 설정할 수 있다. 제1인버터(133)는 제3트랜지스터, 제5트랜지스터, 제15트랜지스터, 제16 내지 제20트랜지스터들(T16A 내지 T20A)을 포함할 수 있다.
제3트랜지스터는 제1제어노드(Q)와 제2전압(VSS1)의 입력단자 사이에 직렬로 연결된 제3-1트랜지스터(T3-1A) 및 제3-2트랜지스터(T3-2A)를 포함할 수 있다. 제3-1트랜지스터(T3-1A) 및 제3-2트랜지스터(T3-2A)의 게이트전극들은 다음 제1스테이지의 제2제어노드(QB')에 연결될 수 있다. 제3-1트랜지스터(T3-1A) 및 제3-2트랜지스터(T3-2A)는 다음 제1스테이지(STi+1)의 제2제어노드(QB')의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다. 제3-1트랜지스터(T3-1A) 및 제3-2트랜지스터(T3-2A)는 다음 제1스테이지(STi+1)의 제2제어노드(QB')가 하이 전압으로 설정될 때 턴-온되어 제2전압(VSS1)을 제1제어노드(Q)로 공급할 수 있다.
제5트랜지스터는 제1제어노드(Q)와 제2전압(VSS1)의 입력단자 사이에 직렬로 연결된 제5-1트랜지스터(T5-1A) 및 제5-2트랜지스터(T5-2A)를 포함할 수 있다. 제5-1트랜지스터(T5-1A) 및 제5-2트랜지스터(T5-2A)의 게이트전극들은 제2제어노드(QB)에 연결될 수 있다. 제5-1트랜지스터(T5-1A) 및 제5-2트랜지스터(T5-2A)는 제2제어노드(QB)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다. 제5-1트랜지스터(T5-1A) 및 제5-2트랜지스터(T5-2A)는 제2제어노드(QB)가 하이 전압으로 설정될 때 턴-온되어 제2전압(VSS1)을 제1제어노드(Q)로 공급할 수 있다.
제3-1트랜지스터(T3-1A) 및 제3-2트랜지스터(T3-2A) 사이의 중간노드(공통전극), 제5-1트랜지스터(T5-1A) 및 제5-2트랜지스터(T5-2A) 사이의 중간노드(공통전극), 제1-1트랜지스터(T1-1A) 및 제1-2트랜지스터(T1-2A) 사이의 중간노드(공통전극), 제2-1트랜지스터(T2-1A) 및 제2-2트랜지스터(T2-2A) 사이의 중간노드(공통전극), 제4-1트랜지스터(T4-1A) 및 제4-2 트랜지스터(T4-2A) 사이의 중간노드(공통전극)는 서로 연결되고, 제28트랜지스터가 턴-온되면 제1전압(VDD)을 공급받을 수 있다.
제15트랜지스터는 제3제어신호(S3)의 입력단자와 제18트랜지스터(T18A)의 게이트전극(즉, 제5노드(N5)) 사이에 직렬 연결된 제15-1트랜지스터(T15-1A) 및 제15-2트랜지스터(T15-2A)를 포함할 수 있다. 제15-1트랜지스터(T15-1A) 및 제15-2트랜지스터(T15-2A)의 게이트전극들은 제3제어신호(S3)의 입력단자에 연결될 수 있다. 제15-1트랜지스터(T15-1A) 및 제15-2트랜지스터(T15-2A)는 제3제어신호(S3)가 공급될 때 다이오드 형태로 연결되어 제3제어신호(S3)를 제5노드(N5)로 공급할 수 있다.
제16트랜지스터(T16A)는 제5노드(N5)와 제3전압(VSS2)의 입력단자 사이에 연결될 수 있다. 제16트랜지스터(T16A)의 게이트전극은 제1제어노드(Q)에 연결될 수 있다. 제16트랜지스터(T16A)는 제1제어노드(Q)가 하이 전압으로 설정될 때 턴-온되어 제3전압(VSS2)을 제5노드(N5)로 공급할 수 있다. 제3전압(VSS2)은 제2전압(VSS1)보다 낮고 제4전압(VSS3)보다 높은 전압으로 설정될 수 있다.
제17트랜지스터(T17A)는 제5노드(N5)와 제3전압(VSS2)의 입력단자 사이에 연결될 수 있다. 제17트랜지스터(T17A)의 게이트전극은 다음 제1스테이지(STi+1)의 제1제어노드(Q')에 연결될 수 있다. 제17트랜지스터(T17A)는 다음 제1스테이지(STi+1)의 제1제어노드(Q') 전압에 대응하여 턴-온 또는 턴-오프될 수 있다. 제17트랜지스터(T17A)는 다음 제1스테이지(STi+1)의 제1제어노드(Q')가 하이 전압으로 설정될 때 턴-온되어 제3전압(VSS2)을 제5노드(N5)로 공급할 수 있다.
제18트랜지스터(T18A)는 제3제어신호(S3)의 입력단자와 제2제어노드(QB) 사이에 연결될 수 있다. 제18트랜지스터(T18A)의 게이트전극은 제5노드(N5)에 연결될 수 있다. 제18트랜지스터(T18A)는 제5노드(N5)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다. 제18트랜지스터(T18A)가 턴-온됨에 따라 제3제어신호(S3)의 전압이 제2제어노드(QB)로 공급될 수 있다.
제19트랜지스터(T19A)는 제2제어노드(QB)와 제2전압(VSS1)의 입력단자 사이에 연결될 수 있다. 제19트랜지스터(T19A)의 게이트전극은 제1제어노드(Q)에 연결될 수 있다. 제19트랜지스터(T19A)는 제1제어노드(Q)에 하이 전압이 공급될 때 턴-온되어 제2제어노드(QB)의 전압을 제2전압(VSS1)으로 설정할 수 있다.
제20트랜지스터(T20A)는 제2제어노드(QB)와 제2전압(VSS1)의 입력단자 사이에 연결될 수 있다. 제20트랜지스터(T20A)의 게이트전극은 제i-3 제1캐리신호(CR(i-3))의 입력단자에 연결될 수 있다. 제20트랜지스터(T20A)는 제i-3 제1캐리신호(CR(i-3))가 공급될 때 턴-온되어 제2제어노드(QB)의 전압을 제2전압(VSS1)으로 설정할 수 있다.
제1출력제어부(135)는 제6트랜지스터(T6A) 및 제8트랜지스터(T8A)를 포함할 수 있다. 제1출력제어부(135)는 제7트랜지스터(T7A) 및 제1커패시터(C1A)를 더 포함할 수 있다.
제7트랜지스터(T7A)는 제1출력노드(N6)와 제4전압(VSS3)의 입력단자 사이에 연결될 수 있다. 제7트랜지스터(T7A)의 게이트전극은 다음 제1스테이지의 제2제어노드(QB')에 연결될 수 있다. 제7트랜지스터(T7A)는 다음 제1스테이지의 제2제어노드(QB')가 하이 전압으로 설정될 때 턴-온되어 제1출력노드(N6의 전압을 제4전압(VSS3)으로 설정할 수 있다. 제4전압(VSS3)은 제2전압(VSS1)보다 낮은 전압으로 설정될 수 있다.
제1출력제어부(135)는 하이레벨의 제3제어신호(S3) 또는 제4제어신호(S4)가 입력될 때 제8트랜지스터(T8A)에 의해 제1출력노드(N6)의 전압을 제4전압(VSS3)으로 설정하고, 로우레벨의 제3제어신호(S3) 또는 제4제어신호(S4)가 입력될 때 제7트랜지스터(T7A)에 의해 제1출력노드(N6)의 전압을 제4전압(VSS3)으로 설정할 수 있다.
제1커패시터(C1A)는 제1출력노드(N6)와 제1제어노드(Q) 사이에 연결될 수 있다. 제1제어노드(Q)가 하이 전압으로 충전될 때 제6트랜지스터(T6A)가 턴-온되어 제1제어클럭신호(SC_CKi)가 제1주사신호(SCi)의 하이 전압으로 출력되며, 이때 제1커패시터(C1A)에 의해 제1제어노드(Q)의 전압이 부트스트랩될 수 있다.
제2출력제어부(137)는 제9트랜지스터(T9A) 및 제11트랜지스터(T11A)를 포함할 수 있다. 제2출력제어부(137)는 제10트랜지스터(T10A) 및 제2커패시터(C2A)를 더 포함할 수 있다.
제10트랜지스터(T10A)는 제2출력노드(N7)와 제4전압(VSS3)의 입력단자 사이에 연결될 수 있다. 제10트랜지스터(T10A)의 게이트전극은 다음 제1스테이지(STi+1)의 제2제어노드(QB')에 연결될 수 있다. 제10트랜지스터(T10A)는 다음 제1스테이지(STi+1)의 제2제어노드(QB')가 하이 전압으로 설정될 때 턴-온되어 제2출력노드(N7)의 전압을 제4전압(VSS3)으로 설정할 수 있다.
제2출력제어부(137)는 하이레벨의 제3제어신호(S3) 또는 제4제어신호(S4)가 입력될 때 제11트랜지스터(T11A)에 의해 제2출력노드(N7)의 전압을 제4전압(VSS3)으로 설정하고, 로우레벨의 제3제어신호(S3) 또는 제4제어신호(S4)가 입력될 때 제10트랜지스터(T10A)에 의해 제1출력노드(N6)의 전압을 제4전압(VSS3)으로 설정할 수 있다.
제2커패시터(C2A)는 제2출력노드(N7)와 제1제어노드(Q) 사이에 연결될 수 있다. 제1제어노드(Q)가 하이 전압으로 충전될 때 제9트랜지스터(T9A)가 턴-온되어 제2제어클럭신호(SS_CKi)가 제2주사신호(SSi)의 하이 전압으로 출력되며, 이때 제2커패시터(C2A)에 의해 제1제어노드(Q)의 전압이 부트스트랩될 수 있다.
제3출력제어부(139)는 제12트랜지스터(T12A) 및 제14트랜지스터(T14A)를 포함할 수 있다. 제3출력제어부(139)는 제13트랜지스터(T13A) 및 제3커패시터(C3A)를 더 포함할 수 있다.
제13트랜지스터(T13A)는 제3출력노드(N8)와 제2전압(VSS1)의 입력단자 사이에 연결될 수 있다. 제13트랜지스터(T13A)의 게이트전극은 다음 제1스테이지(STi+1)의 제2제어노드(QB')에 연결될 수 있다. 제13트랜지스터(T13A)는 다음 제1스테이지(STi+1)의 제2제어노드(QB')가 하이 전압으로 설정될 때 턴-온되어 제3출력노드(N8)의 전압을 제2전압(VSS1)으로 설정할 수 있다.
제3출력제어부(139)는 하이레벨의 제3제어신호(S3) 또는 제4제어신호(S4)가 입력될 때 제14트랜지스터(T14A)에 의해 제3출력노드(N8)의 전압을 제2전압(VSS1)으로 설정하고, 로우레벨의 제3제어신호(S3) 또는 제4제어신호(S4)가 입력될 때 제13트랜지스터(T13A)에 의해 제1출력노드(N6)의 전압을 제2전압(VSS1)으로 설정할 수 있다.
제3커패시터(C3A)는제3출력노드(N8)와 제1제어노드(Q) 사이에 연결될 수 있다. 제1제어노드(Q)가 하이 전압으로 충전될 때 제12트랜지스터(T12A)가 턴-온되어 제1캐리클럭신호(CR_CKi)가 제1캐리신호(CRi)의 하이 전압으로 출력되며, 이때 제3커패시터(C3A)에 의해 제1제어노드(Q)의 전압이 부트스트랩될 수 있다.
제1제어노드(Q)가 제1 내지 제3커패시터들(C1A, C2A, C3A)의 커패시턴스 비율만큼 상승되어, 제1 내지 제3출력노드(N6 내지 N8)에서 출력되는 신호들이 풀 스윙될 수 있다.
도 8a 및 도 8b는 각각 도 7에 도시된 선택구동회로 및 제1스테이지의 구동 방법을 설명하는 타이밍도이다. 도 9는 도 7의 선택구동회로 및 제1스테이지의 구동에 의해 출력되는 제1주사신호의 출력 타이밍이다.
도 8a에서는 제1 내지 제5제어신호들(S1 내지 S5), 제1캐리클럭신호(CR_CK1 내지 CR_CK6), 제1제어클럭신호(SC_CK1 내지 SC_CK6), 제2제어클럭신호(SS_CK1 내지 SS_CK6)를 도시하고 있다. 또한 도 8a에서는 첫번째 제1스테이지(ST1)와 두번째 제1스테이지(ST2)가 출력하는 제1주사신호(SC1, SC2), 제2주사신호(SS1, SS2), 제1캐리신호(CR1, CR2), 및 첫번째 제1스테이지(ST1)의 제1제어노드(Q)와 제2제어노드(QB)의 전압을 예시적으로 도시하고 있다.
제1제어신호(S1), 제2제어신호(S2), 제5제어신호(S5)는 대략 2수평기간(2H) 동안 하이 레벨 전압(하이 전압)으로 인가될 수 있다. 제3제어신호(S3)는 한 프레임 동안 하이 전압 또는 로우 레벨 전압(로우 전압)으로 인가될 수 있다. 제4제어신호(S4)는 제3제어신호(S3)의 반전 신호일 수 있다. 제1캐리클럭신호(CR_CK1 내지 CR_CK6), 제1제어클럭신호(SC_CK1 내지 SC_CK6), 제2제어클럭신호(SS_CK1 내지 SS_CK6)는 각각 6수평기간(6H)의 주기로 2수평기간(2H) 동안 하이 전압으로 인가되며, 1수평기간(1H)만큼 위상이 쉬프트되어 순차 출력될 수 있다.
이하, 도 8a 및 도 8b를 참조하여 i번째 제1스테이지(STi)의 동작으로 설명하며, 이는 나머지 제1스테이지의 동작에도 동일하게 적용될 수 있다. 제3제어신호(S3) 또는 제4제어신호(S4)가 하이 전압으로 공급되는 경우를 예로서 설명한다.
도 8b에서, 제1캐리클럭신호(CR_CKi)는 6개의 제1캐리클럭신호(CR_CK1 내지 CR_CK6) 중 대응하는 하나, 제1제어클럭신호(SC_CKi)는 6개의 제1제어클럭신호(SC_CK1 내지 SC_CK6) 중 대응하는 하나, 제2제어클럭신호(SS_CKi)는 6개의 제2제어클럭신호(SS_CK1 내지 SS_CK6) 중 대응하는 하나이다. 예컨대, 도 8a를 참조하면, 첫번째 제1스테이지(ST1)에서, 제1캐리클럭신호(CR_CKi)는 6개의 제1캐리클럭신호(CR_CK1 내지 CR_CK6) 중 제1캐리클럭신호(CR_CK1), 제1제어클럭신호(SC_CKi)는 6개의 제1제어클럭신호(SC_CK1 내지 SC_CK6) 중 제1제어클럭신호(SC_CK1), 제2제어클럭신호(SS_CKi)는 6개의 제2제어클럭신호(SS_CK1 내지 SS_CK6) 중 제2제어클럭신호(SS_CK1)이다. 이때, 제i-2 제1캐리 신호(CR(i-2))의 타이밍은 제1캐리클럭신호(CR_CK5), 제1제어클럭신호(SC_CK5), 제2제어클럭신호(SS_CK5)의 타이밍에 대응한다. 제i-3 제1캐리 신호(CR(i-3))의 타이밍은 제1캐리클럭신호(CR_CK4), 제1제어클럭신호(SC_CK4), 제2제어클럭신호(SS_CK4)의 타이밍에 대응한다. 제i+4 제1캐리 신호(CR(i+4))의 타이밍은 제1캐리클럭신호(CR_CK5), 제1제어클럭신호(SC_CK5), 제2제어클럭신호(SS_CK5)의 타이밍에 대응한다.
도 8a 및 도 8b를 참조하면, 표시기간(Td)에 제1스테이지(ST1)로 개시신호인 제5제어신호(S5))가 공급되면, 제1-1트랜지스터(T1-1A) 및 제1-2트랜지스터(T1-2A)가 턴-온된다. 제1-1트랜지스터(T1-1A) 및 제1-2트랜지스터(T1-2A)가 턴-온되면 제1제어노드(Q)는 제2전압(VSS1)의 로우 전압으로 설정된다.
이때 제3제어신호(S3) 또는 제4제어신호(S4)는 하이 전압으로 공급되어, 제15트랜지스터 및 제18트랜지스터(T18A)가 턴-온되고, 제2제어노드(QB)의 전압은 제3제어신호(S3)의 하이 전압으로 설정된다. 이에 따라 제1 및 제2출력노드(N6, N7)의 전압은 제4전압(VSS3)으로 설정되고, 제3출력노드(N8)의 전압은 제2전압(VSS1)으로 설정된다. 제2제어노드(QB)가 하이 전압으로 설정될 때 제5-1트랜지스터(T5-1A) 및 제5-2트랜지스터(T5-2A)가 턴-온되어 제1제어노드(Q)는 제2전압(VSS1)의 로우 전압으로 유지된다.
이후, 제1스테이지(STi)로 제i-3 제1캐리 신호(CR(i-3))가 공급되고 제4-1 및 제4-2트랜지스터들(T4-1A, T4-2A)이 턴-온되면, 제i-3 제1캐리 신호(CR(i-3))의 하이 전압이 제1제어노드(Q)로 공급되어, 제1제어노드(Q)가 선충전된다.
이어서, 제1스테이지(STi)로 제1캐리클럭신호(CR_CKi), 제1제어클럭신호(SC_CKi) 및 제2제어클럭신호(SS_CKi)가 공급된다. 이때, 제1제어노드(Q)의 전압은 제1 내지 제3커패시터들(CA1, CA2, CA3)의 커플링에 의해 선충전 시의 전압보다 높은 하이 전압으로 설정될 수 있다.
제1제어노드(Q)가 하이 전압으로 설정되는 동안, 제12트랜지스터(T12A), 제9트랜지스터(T9A) 및 제6트랜지스터(T6A)가 턴-온되므로, 제1캐리신호(CRi), 제2주사신호(SSi) 및 제1주사신호(SCi)가 각각 제3출력단자, 제2출력단자 및 제1출력단자를 통해 2수평기간(2H) 동안 출력된다.
이후, 제1스테이지(STi)로 제i+4 제1캐리신호(CR(i+4))가 공급됨에 따라 제2-1트랜지스터(T2-1A) 및 제2-2트랜지스터(T2-2A)가 턴-온된다. 제2-1트랜지스터(T2-1A) 및 제2-2트랜지스터(T2-2A)가 턴-온되면 제1제어노드(Q)는 제2전압(VSS1)의 로우 전압으로 방전된다.
도 9를 참조하면, 제1스테이지(STi)는 a수평기간(a는 1 이상의 자연수) 동안 온 전압으로 제1주사신호(SCi)를 출력할 수 있다. 예컨대, 제1스테이지(STi)는 2수평기간(H2) 동안 온 전압으로 제1주사신호(SCi)를 출력할 수 있다. 한 프레임의 표시기간(Td, 도 3b) 동안 제1행(HL1)의 첫번째 제1스테이지(ST1)부터 제n행(HLn)의 n번째 제1스테이지(STn)까지 제1주사신호(SCi)가 1수평기간(1H)만큼 쉬프트되며 순차적으로 출력될 수 있다.
마찬가지로, 제1스테이지(STi)는 a수평기간(a는 1 이상의 자연수) 동안 온 전압으로 제2주사신호(SSi)를 출력할 수 있다. 예컨대, 제1스테이지(STi)는 2수평기간(H2) 동안 온 전압으로 제2주사신호(SSi)를 출력할 수 있다. 한 프레임의 표시기간(Td, 도 3b) 동안 제1행(HL1)의 첫번째 제1스테이지(ST1)부터 제n행(HLn)의 n번째 제1스테이지(STn)까지 제2주사신호(SSi)가 1수평기간(1H)만큼 쉬프트되며 순차적으로 출력될 수 있다.
한편, 표시기간(Td)에 선택구동회로(SLC)로 제i-2 제1캐리신호(CR(i-2)) 및 제1제어신호(S1)가 공급된다. 제1제어신호(S1)가 공급됨에 따라 제21트랜지스터(T21A) 및 제23트랜지스터(T23A)가 턴-온된다. 제21트랜지스터(T21A) 및 제23트랜지스터(T23A)가 턴-온되면, 제i-2 제1캐리 신호(CR(i-2))의 하이 레벨 전압(하이 전압)이 제4노드(N4)로 공급된다. 제4노드(N4)로 하이 전압이 공급되면 제22트랜지스터(T22A), 제24트랜지스터(T24A) 및 제27트랜지스터(T27A)가 턴-온된다.
제22트랜지스터(T22A)가 턴-온되면, 제1전원(VDD)의 하이 전압이 제3노드(N3)로 공급되어 제3노드(N3)의 하이 전압이 안정적으로 유지될 수 있다. 제24트랜지스터(T24)가 턴-온되면, 제1전원(VDD)의 하이 전압이 제1노드(N1)로 공급된다. 이때 제4커패시터(C4)는 제4노드(N4)의 하이 전압을 저장한다. 제27트랜지스터(T27A)가 턴-온되면, 제2전원(VSS1)의 로우 전압이 제2노드(N2)로 공급된다.
수직블랭크기간(Tv)에 선택구동회로(SLC)로 제2제어신호(S2)가 공급되고, 제25트랜지스터(T25A) 및 제26트랜지스터(T26A)가 턴-온된다. 이에 따라 제1노드(N1)와 제1제어노드(Q)가 연결되어 제1제어노드(Q)는 하이 전압으로 설정되고, 제2노드(N2)와 제2제어노드(QB)가 연결되어 제2제어노드(QB)는 로우 전압으로 설정된다. 이때 제1제어클럭신호(SC_CK1 내지 SC_CK6)와 제2제어클럭신호(SS_CK1 내지 SS_CK6)가 공급되어 그에 대응하는 제1주사신호(SCi) 및 제2주사신호(SSi)가 각각 제1출력단자 및 제2출력단자를 통해 출력된다. 이에 따라 화소(P)의 제2트랜지스터(T2)와 제3트랜지스터(T3)가 턴-온되어 제1트랜지스터(T1)의 이동도를 센싱할 수 있다.
도 10은 일 실시예에 따른 제2스테이지의 일부를 개략적으로 나타낸 도면이다. 도 10은 j번째 제2스테이지(BSTj)를 나타낸다.
제2스테이지(BSTj)는 제2노드제어부(132), 제2인버터(134), 제4출력제어부(136) 및 제5출력제어부(138)를 포함할 수 있다.
제2노드제어부(132)는 제1전압(VDD)의 입력단자와 제2전압(VSS1)의 입력단자 사이에 연결될 수 있다. 제2노드제어부(132)는 제j-1 제2캐리신호(BICR(j-1)), 제j+1 제2캐리신호(BICR(j+1)) 및 제2개시신호(BI_STV)에 따라 제1제어노드(BQ)의 전압을 하이 전압 또는 로우 전압으로 설정할 수 있다. 제j-1 제2캐리신호(BICR(j-1))는 제1제어노드(BQ)를 선충전(pre-charging)하기 위한 신호일 수 있다. 제j+1 제2캐리신호(BICR(j+1))는 제1제어노드(BQ)를 방전(dis-charging)하기 위한 신호일 수 있다. 제2노드제어부(131)는 제1트랜지스터, 제2트랜지스터, 제4트랜지스터, 및 제28트랜지스터를 포함할 수 있다.
제1트랜지스터는 제1제어노드(BQ)와 제2전압(VSS1)의 입력단자 사이에 직렬로 연결된 제1-1트랜지스터(T1-1B) 및 제1-2트랜지스터(T1-2B)를 포함할 수 있다. 제1-1트랜지스터(T1-1B) 및 제1-2트랜지스터(T1-2B)의 게이트전극들은 제5제어신호(S5)의 입력단자에 연결될 수 있다. 제1-1트랜지스터(T1-1B) 및 제1-2트랜지스터(T1-2B)는 제5제어신호(S5)가 공급될 때 턴-온되어 제1제어노드(BQ)의 전압을 제2전압(VSS1)으로 설정할 수 있다.
제2트랜지스터는 제1제어노드(BQ)와 제2전압(VSS1)의 입력단자 사이에 직렬로 연결된 제2-1트랜지스터(T2-1B) 및 제2-2트랜지스터(T2-2B)를 포함할 수 있다. 제2-1트랜지스터(T2-1B) 및 제2-2트랜지스터(T2-2B)의 게이트전극들은 제j+1 제2캐리신호(BICR(j+1))의 입력단자에 연결될 수 있다. 제2-1트랜지스터(T2-1B) 및 제2-2트랜지스터(T2-2B)는 제j+1 제2캐리신호(BICR(j+1))가 공급될 때 턴-온되어 제1제어노드(BQ)의 전압을 제2전압(VSS1)으로 설정할 수 있다. 제j+1 제2캐리신호(BICR(j+1))는 제2스테이지(BSTj)보다 1개 후단의 제2스테이지(BST(j+1))가 출력하는 캐리신호일 수 있다.
제4트랜지스터는 제1제어노드(BQ)와 제j-1 제2캐리신호(BICR(j-1))의 입력단자 사이에 직렬로 연결된 제4-1트랜지스터(T4-1B) 및 제4-2 트랜지스터(T4-2B)를 포함할 수 있다. 제4-1트랜지스터(T4-1B) 및 제4-2트랜지스터(T4-2B)의 게이트전극들은 제j-1 제2캐리신호(BICR(j-1))의 입력단자에 연결될 수 있다. 제4-1트랜지스터(T4-1B) 및 제4-2트랜지스터(T4-2B)는 제j-1 제2캐리신호(BICR(j-1))가 공급될 때 턴-온되어 제j-1 제2캐리신호(BICR(j-1))를 제1제어노드(BQ)로 공급할 수 있다. 제j-1 제2캐리신호(BICR(j-1))는 제2스테이지(BSTj)보다 1개 전단의 제2스테이지(BST(j-1))가 출력하는 캐리신호일 수 있다.
한편, 더미스테이지의 제j-1 제2캐리신호(BICR(j-1))의 입력단자에는 제2개시신호(BI_STV)가 입력되고, 첫번째 제2스테이지(BST1)의 제j-1 제2캐리신호(BICR(j-1))의 입력단자에는 전단의 더미스테이지가 출력하는 제2캐리신호가 입력되고, 두번째 제2스테이지(BST2)부터 제j-1 제2캐리신호(BICR(j-1))의 입력단자에는 전단의 제2스테이지의 제2캐리신호가 입력될 수 있다.
제28트랜지스터는 제1전압(VDD)의 입력단자와 제4-1트랜지스터(T4-1B) 및 제4-2트랜지스터(T4-2B)의 공통전극 사이에 직렬로 연결된 제28-1트랜지스터(T28-1B) 및 제28-2트랜지스터(T28-2B)를 포함할 수 있다. 제28-1트랜지스터(T28-1B) 및 제28-2트랜지스터(T28-2B)의 게이트전극들은 제1제어노드(BQ)에 연결될 수 있다. 제28-1트랜지스터(T28-1B) 및 제28-2트랜지스터(T28-2B)는 제1제어노드(BQ)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다. 또한 제28트랜지스터는 제1전압(VDD)의 입력단자와, 제1-1트랜지스터(T1-1B) 및 제1-2트랜지스터(T1-2B) 사이의 중간노드(공통전극) 및 제2-1트랜지스터(T2-1B) 및 제2-2트랜지스터(T2-2B) 사이의 중간노드(공통전극)에 직렬로 연결될 수 있다.
즉, 제1제어노드(BQ)는 제j-1 제2캐리신호(BICR(j-1))에 의해 하이 전압으로 설정(선충전)되고, 제j+1 제2캐리신호(BICR(j+1))에 의해 로우 전압으로 설정(방전)될 수 있다.
제2인버터(134)는 제1제어노드(BQ)와 제2제어노드(BQB) 사이에 연결될 수 있다. 제2인버터(134)는 제1전압(VDD)에 의해 구동될 수 있으며, 제1제어노드(BQ)의 전압을 반전하여 제2제어노드(BQB)로 공급할 수 있다. 제2인버터(134)는 적어도 하나의 트랜지스터를 포함하여 구성될 수 있으며, 그 상세한 구조는 도 11을 참조하여 후술한다.
제4출력제어부(136)는 제1제어노드(BQ)와 제2제어노드(BQB)의 전압에 따라 제3제어클럭신호(BISC_CKi) 또는 제4전압(VSS3)을 제4출력노드(N10)에 연결된 제4출력단자로 출력할 수 있다. 제4출력제어부(136)는 제3제어클럭신호(BISC_CKj)의 입력단자와 제4전압(VSS3)의 입력단자 사이에 연결된 제6트랜지스터(T6B) 및 제8트랜지스터(T8B)를 포함할 수 있다.
제6트랜지스터(T6B)는 제3제어클럭신호(BISC_CKj)의 입력단자와 제4출력단자 사이에 연결될 수 있다. 제6트랜지스터(T6B)의 게이트전극은 제1제어노드(BQ)에 연결될 수 있다. 제6트랜지스터(T6B)는 제1제어노드(BQ)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다. 제6트랜지스터(T6B)는 제1제어노드(BQ)가 하이 전압으로 설정될 때 턴-온되어 제3제어클럭신호(BISC_CKj)를 제3주사신호(BISCj)의 하이 전압으로 출력할 수 있다.
제8트랜지스터(T8B)는 제4출력단자와 제4전압(VSS3)의 입력단자 사이에 연결될 수 있다. 제8트랜지스터(T8B)의 게이트전극은 제2제어노드(BQB)에 연결될 수 있다. 제8트랜지스터(T8B)는 제2제어노드(BQB)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다. 제8트랜지스터(T8B)는 제2제어노드(BQB)가 하이 전압으로 설정될 때 턴-온되어 제4전압(VSS3)을 제3주사신호(BISCj)의 로우 전압으로 출력할 수 있다.
제5출력제어부(138)는 제1제어노드(BQ)와 제2제어노드(BQB)의 전압에 따라 제2캐리클럭신호(BICR_CKj) 또는 제2전압(VSS1)을 제5출력노드(N10)에 연결된 제5출력단자로 출력할 수 있다. 제5출력제어부(138)는 제2캐리클럭신호(BICR_CKj)의 입력단자와 제2전압(VSS1)의 입력단자 사이에 연결된 제12트랜지스터(T12B) 및 제14트랜지스터(T14B)를 포함할 수 있다.
제12트랜지스터(T12B)는 제2캐리클럭신호(BICR_CKj)의 입력단자와 제5출력단자 사이에 연결될 수 있다. 제12트랜지스터(T12B)의 게이트전극은 제1제어노드(BQ)에 연결될 수 있다. 제12트랜지스터(T12B)는 제1제어노드(BQ)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다. 제12트랜지스터(T12B)는 제1제어노드(BQ)가 하이 전압으로 설정될 때 턴-온되어 제2캐리클럭신호(BICR_CKj)를 제2캐리신호(BICRj)의 하이 전압으로 출력할 수 있다.
제14트랜지스터(T14B)는 제5출력단자와 제2전압(VSS1)의 입력단자 사이에 연결될 수 있다. 제14트랜지스터(T14B)의 게이트전극은 제2제어노드(BQB)에 연결될 수 있다. 제14트랜지스터(T14B)는 제2제어노드(BQB)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다. 제14트랜지스터(T14B)는 제1제어노드(BQ)가 하이 전압으로 설정될 때 턴-온되어 제2전압(VSS1)을 제2캐리신호(BICRj)의 로우 전압으로 출력할 수 있다.
도 11은 도 10에 도시된 제2스테이지를 보다 구체적으로 나타낸 회로도이다. 이하 도 10을 참조하여 설명한 내용과 중복하는 구성의 상세한 설명은 생략한다.
도 11을 참조하면, 제2스테이지(BSTj)는 제2노드제어부(132), 제2인버터(134), 제4출력제어부(136) 및 제5출력제어부(138)를 포함할 수 있다.
제2노드제어부(132)는 제1트랜지스터, 제2트랜지스터, 제4트랜지스터, 및 제28트랜지스터를 포함할 수 있다. 제1트랜지스터는 제1-1트랜지스터(T1-1B) 및 제1-2트랜지스터(T1-2B)를 포함할 수 있다. 제2트랜지스터는 제2-1트랜지스터(T2-1B) 및 제2-2트랜지스터(T2-2B)를 포함할 수 있다. 제4트랜지스터는 제4-1트랜지스터(T4-1B) 및 제4-2 트랜지스터(T4-2B)를 포함할 수 있다. 제28트랜지스터는 제28-1트랜지스터(T28-1B) 및 제28-2 트랜지스터(T28-2B)를 포함할 수 있다.
제2인버터(134)는 제1제어노드(BQ)가 하이 전압인 동안 제2제어노드(BQB)를 로우 전압으로 설정하고, 제1제어노드(BQ)가 로우 전압인 동안 제2제어노드(BQB)를 하이 전압으로 설정할 수 있다. 제2인버터(134)는 제3트랜지스터, 제5트랜지스터, 제15트랜지스터, 제16 내지 제20트랜지스터들(T16B 내지 T20B)을 포함할 수 있다.
제3트랜지스터(T3B)는 제1제어노드(BQ)와 제2전압(VSS1)의 입력단자 사이에 직렬로 연결된 제3-1트랜지스터(T3-1B) 및 제3-2트랜지스터(T3-2B)를 포함할 수 있다. 제3-1트랜지스터(T3-1B) 및 제3-2트랜지스터(T3-2B)의 게이트전극들은 다음 제2스테이지(BSTj+1)의 제2제어노드(BQB')에 연결될 수 있다. 제3-1트랜지스터(T3-1B) 및 제3-2트랜지스터(T3-2B)는 다음 제2스테이지(BSTj+1)의 제2제어노드(BQB')의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다. 제3-1트랜지스터(T3-1B) 및 제3-2트랜지스터(T3-2B)는 다음 제2스테이지(BSTj+1)의 제2제어노드(BQB')가 하이 전압으로 설정될 때 턴-온되어 제2전압(VSS1)을 제1제어노드(BQ)로 공급할 수 있다.
제5트랜지스터는 제1제어노드(BQ)와 제2전압(VSS1)의 입력단자 사이에 직렬로 연결된 제5-1트랜지스터(T5-1B) 및 제5-2트랜지스터(T5-2B)를 포함할 수 있다. 제5-1트랜지스터(T5-1B) 및 제5-2트랜지스터(T5-2B)의 게이트전극들은 제2제어노드(BQB)에 연결될 수 있다. 제5-1트랜지스터(T5-1B) 및 제5-2트랜지스터(T5-2B)는 제2제어노드(BQB)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다. 제5-1트랜지스터(T5-1B) 및 제5-2트랜지스터(T5-2B)는 제2제어노드(BQB)가 하이 전압으로 설정될 때 턴-온되어 제2전압(VSS1)을 제1제어노드(BQ)로 공급할 수 있다.
제3-1트랜지스터(T3-1B) 및 제3-2트랜지스터(T3-2B) 사이의 중간노드(공통전극), 제5-1트랜지스터(T5-1B) 및 제5-2트랜지스터(T5-2B) 사이의 중간노드(공통전극), 제1-1트랜지스터(T1-1B) 및 제1-2트랜지스터(T1-2B) 사이의 중간노드(공통전극), 제2-1트랜지스터(T2-1B) 및 제2-2트랜지스터(T2-2B) 사이의 중간노드(공통전극), 제4-1트랜지스터(T4-1B) 및 제4-2 트랜지스터(T4-2B) 사이의 중간노드(공통전극)는 서로 연결되고, 제28트랜지스터가 턴-온되면 제1전압(VDD)을 공급받을 수 있다.
제15트랜지스터는 제3제어신호(S3)의 입력단자와 제18트랜지스터(T18B)의 게이트전극(즉, 제9노드(N9)) 사이에 직렬 연결된 제15-1트랜지스터(T15-1B) 및 제15-2트랜지스터(T15-2B)를 포함할 수 있다. 제15-1트랜지스터(T15-1B) 및 제15-2트랜지스터(T15-2B)의 게이트전극들은 제3제어신호(S3)의 입력단자에 연결될 수 있다. 제15-1트랜지스터(T15-1B) 및 제15-2트랜지스터(T15-2B)는 제3제어신호(S3)가 공급될 때 다이오드 형태로 연결되어 제3제어신호(S3)를 제9노드(N9)로 공급할 수 있다.
제16트랜지스터(T16B)는 제9노드(N9)와 제3전압(VSS2)의 입력단자 사이에 연결될 수 있다. 제16트랜지스터(T16B)의 게이트전극은 제1제어노드(BQ)에 연결될 수 있다. 제16트랜지스터(T16B)는 제1제어노드(BQ)가 하이 전압으로 설정될 때 턴-온되어 제3전압(VSS2)을 제9노드(N9)로 공급할 수 있다.
제17트랜지스터(T17B)는 제9노드(N9)와 제3전압(VSS2)의 입력단자 사이에 연결될 수 있다. 제17트랜지스터(T17B)의 게이트전극은 다음 제2스테이지(BSTj+1)의 제1제어노드(BQ')에 연결될 수 있다. 제17트랜지스터(T17B)는 다음 제2스테이지(BSTj+1)의 제1제어노드(BQ') 전압에 대응하여 턴-온 또는 턴-오프될 수 있다. 제17트랜지스터(T17B)는 다음 제2스테이지(BSTj+1)의 제1제어노드(BQ')가 하이 전압으로 설정될 때 턴-온되어 제3전압(VSS2)을 제9노드(N9)로 공급할 수 있다.
제18트랜지스터(T18B)는 제3제어신호(S3)의 입력단자와 제2제어노드(BQB) 사이에 연결될 수 있다. 제18트랜지스터(T18B)의 게이트전극은 제9노드(N9)에 연결될 수 있다. 제18트랜지스터(T18B)는 제9노드(N9)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다. 제18트랜지스터(T18B)가 턴-온됨에 따라 제3제어신호(S3)의 전압이 제2제어노드(BQB)로 공급될 수 있다.
제19트랜지스터(T19B)는 제2제어노드(BQB)와 제2전압(VSS1)의 입력단자 사이에 연결될 수 있다. 제19트랜지스터(T19B)의 게이트전극은 제1제어노드(BQ)에 연결될 수 있다. 제19트랜지스터(T19B)는 제1제어노드(BQ)에 하이 전압이 공급될 때 턴-온되어 제2제어노드(BQB)의 전압을 제2전압(VSS1)으로 설정할 수 있다.
제20트랜지스터(T20B)는 제2제어노드(BQB)와 제2전압(VSS1)의 입력단자 사이에 연결될 수 있다. 제20트랜지스터(T20B)의 게이트전극은 제j-3 제2캐리신호(BICR(j-3))의 입력단자에 연결될 수 있다. 제20트랜지스터(T20A)는 제j-3 제2캐리신호(BICR(j-3))가 공급될 때 턴-온되어 제2제어노드(BQB)의 전압을 제2전압(VSS1)으로 설정할 수 있다.
제4출력제어부(136)는 제6트랜지스터(T6B) 및 제8트랜지스터(T8B)를 포함할 수 있다. 제4출력제어부(136)는 제7트랜지스터(T7B) 및 제1커패시터(C1B)를 더 포함할 수 있다.
제7트랜지스터(T7B)는 제4출력노드(N10)와 제4전압(VSS3)의 입력단자 사이에 연결될 수 있다. 제7트랜지스터(T7B)의 게이트전극은 다음 제2스테이지의 제2제어노드(BQB')에 연결될 수 있다. 제7트랜지스터(T7B)는 다음 제2스테이지의 제2제어노드(BQB')가 하이 전압으로 설정될 때 턴-온되어 제4출력노드(N10)의 전압을 제4전압(VSS3)으로 설정할 수 있다.
제4출력제어부(136)는 하이레벨의 제3제어신호(S3) 또는 제4제어신호(S4)가 입력될 때 제8트랜지스터(T8B)에 의해 제4출력노드(N10)의 전압을 제4전압(VSS3)으로 설정하고, 로우레벨의 제3제어신호(S3) 또는 제4제어신호(S4)가 입력될 때 제7트랜지스터(T7B)에 의해 제4출력노드(N10)의 전압을 제4전압(VSS3)으로 설정할 수 있다.
제1커패시터(C1B)는 제4출력노드(N10)와 제1제어노드(BQ) 사이에 연결될 수 있다. 제1제어노드(BQ)가 하이 전압으로 충전될 때 제6트랜지스터(T6B)가 턴-온되어 제3제어클럭신호(BISC_CKj)가 제3주사신호(BISCj)의 하이 전압으로 출력되며, 이때 제1커패시터(C1B)에 의해 제1제어노드(BQ)의 전압이 부트스트랩될 수 있다.
제5출력제어부(138)는 제12트랜지스터(T12B) 및 제14트랜지스터(T14B)를 포함할 수 있다. 제5출력제어부(138)는 제13트랜지스터(T13B) 및 제3커패시터(C3B)를 더 포함할 수 있다.
제13트랜지스터(T13B)는 제5출력노드(N11)와 제2전압(VSS1)의 입력단자 사이에 연결될 수 있다. 제13트랜지스터(T13B)의 게이트전극은 다음 제2스테이지(BSTj+1)의 제2제어노드(BQB')에 연결될 수 있다. 제13트랜지스터(T13B)는 다음 제2스테이지(BSTj+1)의 제2제어노드(BQB')가 하이 전압으로 설정될 때 턴-온되어 제5출력노드(N11)의 전압을 제2전압(VSS1)으로 설정할 수 있다.
제5출력제어부(138)는 하이레벨의 제3제어신호(S3) 또는 제4제어신호(S4)가 입력될 때 제14트랜지스터(T14B)에 의해 제5출력노드(N11)의 전압을 제2전압(VSS1)으로 설정하고, 로우레벨의 제3제어신호(S3) 또는 제4제어신호(S4)가 입력될 때 제13트랜지스터(T13B)에 의해 제5출력노드(N11)의 전압을 제2전압(VSS1)으로 설정할 수 있다.
제3커패시터(C3B)는 제5출력노드(N11)와 제1제어노드(BQ) 사이에 연결될 수 있다. 제1제어노드(BQ)가 하이 전압으로 충전될 때 제12트랜지스터(T12B)가 턴-온되어 제2캐리클럭신호(BICR_CKj)가 제2캐리신호(BICRj)의 하이 전압으로 출력되며, 이때 제3커패시터(C3B)에 의해 제1제어노드(BQ)의 전압이 부트스트랩될 수 있다.
제1제어노드(BQ)가 제1 및 제3커패시터들(C1B, C3B)의 커패시턴스 비율만큼 상승되어, 제4 및 제5출력노드(N10, N11)에서 출력되는 신호들이 풀 스윙될 수 있다.
도 12a 및 도 12b는 각각 도 11에 도시된 제2스테이지의 구동 방법을 설명하는 타이밍도이다. 도 13는 도 11에 도시된 제2스테이지의 구동에 의해 출력되는 제3주사신호의 출력 타이밍이다. 도 12a 및 도 12b는 한 프레임의 일부 구간을 도시한다.
도 12a에서는 블랙삽입기간(Tb)에 공급되는 제2개시신호(BI_STV), 제3제어신호(S3), 제4제어신호(S4), 제2캐리클럭신호(BICR_CK1, BICR_CK2), 제3제어클럭신호(BISC_CK1, BISC_CK2)를 도시하고 있다. 또한 도 12a에서는 첫번째 제2스테이지(BST1)와 두번째 제2스테이지(BST2)가 출력하는 제3주사신호(BISC1, BISC2), 제2캐리신호(BICR1, BICR2), 및 첫번째 제1스테이지(ST1)의 제1제어노드(BQ)와 제2제어노드(BQB1)의 전압을 예시적으로 도시하고 있다.
제2스테이지(BSTj)에 인가되는 신호의 일부는 제1스테이지(STi)에 인가되는 신호를 공유할 수 있다. 예컨대, 도 8a를 참조하여 설명한 바와 같이, 제3제어신호(S3)는 한 프레임 동안 하이 전압 또는 로우 레벨 전압(로우 전압)으로 인가될 수 있다. 제4제어신호(S4)는 제3제어신호(S3)의 반전 신호일 수 있다.
제2개시신호(BI_STV)는 8수평기간(8H) 동안 하이 레벨 전압(하이 전압)으로 인가될 수 있다. 제2캐리클럭신호(BICR_CK1, BICR_CK2), 제3제어클럭신호(BISC_CK1, BISC_CK2)는 각각 8수평기간(8H)의 주기로 8수평기간(8H) 동안 하이 전압으로 인가되며, 8수평기간(8H)만큼 위상이 쉬프트되어 순차 출력될 수 있다.
이하, 도 12a 및 도 12b를 참조하여 j번째 제2스테이지(BSTj)의 동작으로 설명하며, 이는 나머지 제2스테이지의 동작에도 동일하게 적용될 수 있다. 제3제어신호(S3) 또는 제4제어신호(S4)가 하이 전압으로 공급되는 경우를 예로서 설명한다.
도 12b에서, 제2캐리클럭신호(BICR_CKj)는 2개의 제2캐리클럭신호(BICR_CK1, BICR_CK2) 중 대응하는 하나, 제3제어클럭신호(BISC_CKj)는 2개의 제3제어클럭신호(BISC_CK1, BISC_CK2) 중 대응하는 하나이다. 예컨대, 도 12a를 참조하면, 첫번째 제1스테이지(ST1)에서, 제2캐리클럭신호(BICR_CKj)는 2개의 제2캐리클럭신호(BICR_CK1, BICR_CK2) 중 제2캐리클럭신호(BICR_CK1)이고, 제3제어클럭신호(BISC_CKj)는 2개의 제3제어클럭신호(BISC_CK1, BISC_CK2) 중 제3제어클럭신호(BISC_CK1)이다. 이때, 제j-1 제2캐리신호(BICR(j-1)) 및 제j+1 제2캐리신호(BICR(j+1))의 타이밍은 제2캐리클럭신호(BICR_CK2), 제3제어클럭신호(BISC_CK2)의 타이밍에 대응한다.
도 12a 및 도 12b를 참조하면, 블랙삽입기간(Tb)에 제2스테이지(BSTj)로 제2개시신호(BI_STV)가 공급되면, 제1-1트랜지스터(T1-1B) 및 제1-2트랜지스터(T1-2B)가 턴-온된다. 제1-1트랜지스터(T1-1B) 및 제1-2트랜지스터(T1-2B)가 턴-온되면 제1제어노드(BQ)는 제2전압(VSS1)의 로우 전압으로 설정된다.
이때 제3제어신호(S3) 또는 제4제어신호(S4)는 하이 전압으로 공급되고 있으므로, 제15트랜지스터 및 제18트랜지스터(T18B)가 턴-온되고, 제2제어노드(BQB)의 전압은 제3제어신호(S3)의 하이 전압으로 설정된다. 이에 따라 제4출력노드(N10)의 전압은 제4전압(VSS3)으로 설정되고, 제5출력노드(N11)의 전압은 제2전압(VSS1)으로 설정된다. 제2제어노드(BQB)가 하이 전압으로 설정될 때 제5-1트랜지스터(T5-1B) 및 제5-2트랜지스터(T5-2B)가 턴-온되어 제1제어노드(BQ)는 제2전압(VSS1)의 로우 전압으로 유지된다.
이후, 제2스테이지(BSTj로 제j-1 제2캐리신호(BICR(j-1))가 공급되고 제4-1 및 제4-2트랜지스터(T4-1B, T4-2B)가 턴-온되면, 제j-1 제2캐리신호(BICR(j-1))의 하이 전압이 제1제어노드(BQ)로 공급공급되어, 제1제어노드(BQ)가 선충전된다.
이어서, 제2스테이지(BSTj로 제2캐리클럭신호(BICR_CKj) 및 제3제어클럭신호(BISC_CKj)가 공급된다. 이때, 제1제어노드(BQ)의 전압은 제1 및 제3커패시터들(CB1, CB3)의 커플링에 의해 선충전 시의 전압보다 높은 전압으로 설정될 수 있다.
제1제어노드(BQ)가 하이 전압으로 설정되는 동안, 제12트랜지스터(T12B) 및 제6트랜지스터(T6B)가 턴-온되므로, 제2캐리신호(BICRj) 및 제3주사신호(BISCj)가 각각 제5출력단자 및 제4출력단자를 통해 8수평기간(8H)동안 출력된다.
이후, 제2스테이지(BSTj)로 제j+1 제2캐리신호(BICR(j+1))가 공급됨에 따라 제2-1트랜지스터(T2-1B) 및 제2-2트랜지스터(T2-2B)가 턴-온된다. 제2-1트랜지스터(T2-1B) 및 제2-2트랜지스터(T2-2B)가 턴-온되면 제1제어노드(BQ)는 제2전압(VSS1)의 로우 전압으로 방전된다.
도 13을 참조하면, 제2스테이지(BSTj)는 b수평기간(b는 2의 배수) 동안 온 전압으로 제3주사신호(BISCj)를 출력할 수 있다. 예컨대, 제2스테이지(BSTj)는 8수평기간(8H) 동안 온 전압으로 제3주사신호(BISCj)를 출력할 수 있다. 한 프레임의 블랙삽입기간(Tb, 도 3b) 동안 첫번째 제2스테이지(BST1)부터 마지막 제2스테이지(BSTn/8)까지 제3주사신호(BISCj)가 8수평기간(8H)만큼 쉬프트되며 순차적으로 출력되되, 각 제2스테이지는 제3주사신호(BISCi)를 8개의 행들에 동시에 출력할 수 있다.
전술된 실시예들에서 영상 표시를 위한 제1주사신호와 제2주사신호는 1수평기간만큼 쉬프트되며 순차적으로 출력되고, 블랙데이터 삽입을 위한 제3주사신호는 8수평기간만큼 쉬프트되며 순차적으로 출력되되, 복수의 행들에 동시에 출력된다. 본 발명의 실시예는 이에 한정되지 않는다. 다른 실시예에서, 영상 표시를 위한 제1주사신호와 제2주사신호는 1수평기간만큼 쉬프트되며 순차적으로 출력되고, 블랙데이터 삽입을 위한 제3주사신호는 2의 배수의 수평기간만큼 쉬프트되며 순차적으로 출력되되, 복수의 행들에 동시에 출력될 수 있다. 예컨대, 제3주사신호는 2수평기간, 4수평기간, 6수평기간, 12수평기간, 또는 16수평기간만큼 쉬프트되며 순차적으로 출력되되, 복수의 행들에 동시에 출력될 수 있다.
본 발명의 실시예는 표시기간(Td)에 영상 표시를 위한 제1주사신호(SCi)와 제2주사신호(SSi)를 생성하는 구동회로와 블랙삽입기간(Tb)에 블랙데이터 삽입을 위한 제3주사신호(BISCj)를 생성하는 구동회로를 별개로 구비하여 독립적으로 구동하며, 제1개시신호(STV)와 제2개시신호(BI_STV)의 출력 타이밍을 달리 설정할 수 있다. 이에 따라, 주사신호의 온 전압 시간(온 전압이 유지되는 시간)을 충분히 확보할 수 있어 MPRT 특성을 개선하고, 발광 듀티를 임의로 설정할 수 있고, 구동회로들의 장기 신뢰성을 확보할 수 있다.
본 발명의 실시예는 영상데이터 기입을 위한 구동회로 대비 블랙데이터 기입을 위한 구동회로를 2:1, 4:1, 8:1, 12:1, 16:1 등으로 구비함으로써 구동회로 추가에 따른 데드스페이스 손실을 최소화할 수 있다.
또한 본 발명의 실시예는 블랙전압(Vb)을 표시장치를 블랙으로 표시할 수 있는 임의의 전압을 사용할 수 있다. 이에 따라, 데이터선을 통해 블랙데이터를 공급할 필요가 없어 소비전력 및 데이터구동회로의 발열을 개선할 수 있다. 또한, 블랙전압(Vb)을 화소 구동에 사용되는 전압들 중 하나, 예컨대 공통전압(ELVSS), 초기화전압(VINT) 등을 사용하는 경우 추가 전원 생성을 위한 구성을 줄일 수 있다.
도면에서 신호들 간에 상승 타이밍과 하강 타이밍이 중첩하게 도시되어 있으나, 이는 도시의 편의를 위한 것으로, 신호들 간에 상승 타이밍과 하강 타이밍은 비중첩할 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10: 표시장치
110: 표시패널
130: 주사 구동부
150: 데이터 구동부
190: 제어부
SLC: 선택구동회로
ST: 제1스테이지
BST: 제2스테이지

Claims (20)

  1. 복수의 화소들; 및
    한 프레임 기간 중 표시기간 동안 상기 복수의 화소들 각각에 연결된 제1주사선 및 제2주사선 각각에 제1주사신호 및 제2주사신호를 출력하고, 상기 한 프레임 기간 중 블랙삽입기간에 상기 복수의 화소들 각각에 연결된 제3주사선으로 제3주사신호를 출력하는 주사구동부;를 포함하고,
    상기 주사구동부는,
    제1개시신호에 의해 구동을 시작하고, 상기 표시기간에 상기 제1주사선들 및 상기 제2주사선들로 각각 제1주사신호 및 제2주사신호를 출력하는 복수의 제1스테이지들; 및
    제2개시신호에 의해 구동을 시작하고, 상기 블랙삽입기간에 상기 제3주사선들로 제3주사신호를 출력하는 복수의 제2스테이지들;을 포함하는 표시장치.
  2. 제1항에 있어서,
    상기 제1스테이지들은 상기 한 프레임 기간 동안 상기 제1주사신호 및 상기 제2주사신호 각각을 순차적으로 출력하고,
    상기 제2스테이지들은 상기 한 프레임 기간 동안 상기 제3주사신호를 순차적으로 출력하되, 상기 제2스테이지들 각각은 상기 제3주사신호를 복수의 제3주사선들로 동시에 출력하는, 표시장치.
  3. 제2항에 있어서,
    상기 제1주사신호 및 상기 제2주사신호는 각각 1수평기간(H)만큼 쉬프트되어 순차 출력되고,
    상기 제3주사신호는 bH(b는 2의 배수)만큼 쉬프트되어 순차 출력되는, 표시장치.
  4. 제1항에 있어서,
    상기 제1스테이지의 개수와 상기 제2스테이지의 개수는 b:1이고, b는 2의 배수인, 표시장치.
  5. 제1항에 있어서, 상기 제1스테이지들 각각은,
    제1전압의 입력단자와 상기 제1전압보다 낮은 제2전압의 입력단자 사이에 연결되고, 이전 제1캐리신호 및 제어신호에 기초하여 제1제어노드의 전압 및 제2제어노드의 전압을 제어하는 제1노드제어부;
    상기 제1제어노드의 전압에 기초하여 제1제어클럭신호를 상기 제1주사신호로 출력하는 제1출력제어부;
    상기 제1제어노드의 전압에 기초하여 제2제어클럭신호를 상기 제2주사신호로 출력하는 제2출력제어부; 및
    상기 제1제어노드의 전압에 기초하여 제1캐리클럭신호를 제1캐리신호로 출력하는 제3출력제어부;를 포함하는 표시장치.
  6. 제5항에 있어서, 상기 제1노드제어부는,
    상기 제2전압의 입력단자와 상기 제1제어노드 사이에 연결되고, 제5제어신호의 입력단자에 연결된 게이트전극을 포함하는 한 쌍의 제1트랜지스터들;
    상기 제2전압의 입력단자와 상기 제1제어노드 사이에 연결되고, 다음 제1캐리신호의 입력단자에 연결된 게이트전극을 포함하는 한 쌍의 제2트랜지스터들;
    상기 이전 제1캐리신호의 입력단자와 상기 제1제어노드 사이에 연결되고, 상기 이전 제1캐리신호의 입력단자에 연결된 게이트전극을 포함하는 한 쌍의 제4트랜지스터들; 및
    상기 제1전압의 입력단자와 상기 제4트랜지스터들 사이의 중간노드에 연결되고, 상기 제1제어노드에 연결된 게이트전극을 포함하는 한 쌍의 제28트랜지스터들;을 포함하는 표시장치.
  7. 제5항에 있어서, 상기 제1출력제어부는,
    상기 제1주사신호를 출력하는 제1출력단자에 연결된 제1출력노드와 제1제어클럭신호의 입력단자 사이에 연결되고, 상기 제1제어노드에 연결된 게이트전극을 포함하는 제6트랜지스터;
    상기 제1출력노드와 상기 제2전압보다 낮은 제4전압의 입력단자 사이에 연결되고, 상기 제2제어노드에 연결된 게이트전극을 포함하는 제8트랜지스터; 및
    상기 제1제어노드와 상기 제1출력노드 사이에 연결된 제1커패시터;를 포함하는 표시장치.
  8. 제5항에 있어서, 상기 제2출력제어부는,
    상기 제2주사신호를 출력하는 제2출력단자에 연결된 제2출력노드와 제2제어클럭신호의 입력단자 사이에 연결되고, 상기 제1제어노드에 연결된 게이트전극을 포함하는 제9트랜지스터;
    상기 제2출력노드와 상기 제2전압보다 낮은 제4전압의 입력단자 사이에 연결되고, 상기 제2제어노드에 연결된 게이트전극을 포함하는 제11트랜지스터; 및
    상기 제1제어노드와 상기 제2출력노드 사이에 연결된 제2커패시터;를 포함하는 표시장치.
  9. 제5항에 있어서, 상기 제3출력제어부는,
    상기 제1캐리신호를 출력하는 제3출력단자에 연결된 제3출력노드와 제1캐리클럭신호의 입력단자 사이에 연결되고, 상기 제1제어노드에 연결된 게이트전극을 포함하는 제12트랜지스터;
    상기 제3출력노드와 상기 제2전압의 입력단자 사이에 연결되고, 상기 제2제어노드에 연결된 게이트전극을 포함하는 제14트랜지스터; 및
    상기 제1제어노드와 상기 제3출력노드 사이에 연결된 제3커패시터;를 포함하는 표시장치.
  10. 제5항에 있어서, 상기 제1스테이지들 각각은,
    상기 제1제어노드와 상기 제2제어노드의 사이에 연결되고, 상기 제1제어노드의 전압을 반전하여 상기 제2제어노드로 공급하는 제1인버터;를 더 포함하는 표시장치.
  11. 제10항에 있어서, 상기 제1인버터는,
    상기 제1제어노드와 상기 제2전압의 입력단자 사이에 연결되고, 다음 제1스테이지의 제2제어노드에 연결된 게이트전극을 포함하는 한 쌍의 제3트랜지스터들;
    상기 제1제어노드와 상기 제2전압의 입력단자 사이에 연결되고, 상기 제2제어노드에 연결된 게이트전극을 포함하는 한 쌍의 제5트랜지스터들;
    제3제어신호의 입력단자와 상기 제2전압보다 낮은 제3전압의 입력단자 사이에 연결되고, 상기 제1제어노드에 연결된 게이트전극을 포함하는 제16트랜지스터;
    상기 제3제어신호의 입력단자와 상기 제3전압의 입력단자 사이에 연결되고, 상기 다음 제1스테이지의 제1제어노드에 연결된 게이트전극을 포함하는 제17트랜지스터;
    상기 제3제어신호의 입력단자와 상기 제2제어노드 사이에 연결된 제18트랜지스터;
    상기 제3제어신호의 입력단자와 상기 제18트랜지스터의 게이트전극 사이에 연결되고, 상기 제3제어신호의 입력단자에 연결된 게이트전극을 포함하는 제15트랜지스터;
    상기 제2전압의 입력단자와 상기 제2제어노드 사이에 연결되고, 상기 제1제어노드에 연결된 게이트전극을 포함하는 제19트랜지스터; 및
    상기 제2전압의 입력단자와 상기 제2제어노드 사이에 연결되고, 상기 이전 제1캐리신호의 입력단자에 연결된 게이트전극을 포함하는 제20트랜지스터;를 포함하는, 표시장치.
  12. 제5항에 있어서, 상기 주사구동부는,
    상기 제1전압의 입력단자와 상기 제2전압의 입력단자 사이에 연결되고, 한 프레임 기간 중 센싱기간에 제2제어신호에 응답하여 상기 제1제어노드에 상기 제1전압을 전달하고, 상기 제2제어노드에 상기 제2전압을 전달하는 복수의 선택구동회로들;을 더 포함하는, 표시장치.
  13. 제1항에 있어서, 상기 복수의 화소들 각각은,
    구동트랜지스터;
    상기 구동트랜지스터의 게이트전극과 데이터선 사이에 연결되고, 상기 제1주사선에 연결된 게이트전극을 포함하는 스위칭 트랜지스터;
    상기 구동트랜지스터와 초기화전압을 인가하는 전원 사이에 연결되고, 상기 제2주사선에 연결된 게이트전극을 포함하는 제1제어트랜지스터; 및
    상기 구동트랜지스터의 게이트전극과 블랙데이터에 대응하는 전압을 인가하는 전원 사이에 연결되고, 상기 제3주사선에 연결된 게이트전극을 포함하는 제2제어트랜지스터;를 포함하는 표시장치.
  14. 제1항에 있어서, 상기 제2스테이지들 각각은,
    제1전압의 입력단자와 상기 제1전압보다 낮은 제2전압의 입력단자 사이에 연결되고, 이전 제2캐리신호 및 제어신호에 기초하여 제3제어노드의 전압 및 제4제어노드의 전압을 제어하는 제2노드제어부;
    상기 제3제어노드의 전압에 기초하여 제3제어클럭신호를 상기 제3주사신호로 출력하는 제4출력제어부; 및
    상기 제3제어노드의 전압에 기초하여 제2캐리클럭신호를 제2캐리신호로 출력하는 제5출력제어부;를 포함하는 표시장치.
  15. 제14항에 있어서, 상기 제2노드제어부는,
    상기 제2전압의 입력단자와 상기 제3제어노드 사이에 연결되고, 제5제어신호의 입력단자에 연결된 게이트전극을 포함하는 한 쌍의 제1트랜지스터들;
    상기 제2전압의 입력단자와 상기 제3제어노드 사이에 연결되고, 다음 제2캐리신호의 입력단자에 연결된 게이트전극을 포함하는 한 쌍의 제2트랜지스터들;
    상기 이전 제2캐리신호의 입력단자와 상기 제3제어노드 사이에 연결되고, 상기 이전 제2캐리신호의 입력단자에 연결된 게이트전극을 포함하는 한 쌍의 제4트랜지스터들; 및
    상기 제1전압의 입력단자와 상기 제4트랜지스터들 사이의 중간노드에 연결되고, 상기 제3제어노드에 연결된 게이트전극을 포함하는 한 쌍의 제28트랜지스터들;을 포함하는 표시장치.
  16. 제14항에 있어서, 상기 제4출력제어부는,
    상기 제3주사신호를 출력하는 제4출력단자에 연결된 제4출력노드와 제3제어클럭신호의 입력단자 사이에 연결되고, 상기 제3제어노드에 연결된 게이트전극을 포함하는 제6트랜지스터;
    상기 제4출력노드와 상기 제2전압보다 낮은 제4전압의 입력단자 사이에 연결되고, 상기 제4제어노드에 연결된 게이트전극을 포함하는 제8트랜지스터; 및
    상기 제3제어노드와 상기 제4출력노드 사이에 연결된 제4커패시터;를 포함하는 표시장치.
  17. 제14항에 있어서, 상기 제5출력제어부는,
    상기 제2캐리신호를 출력하는 제5출력단자에 연결된 제5출력노드와 제2캐리클럭신호의 입력단자 사이에 연결되고, 상기 제3제어노드에 연결된 게이트전극을 포함하는 제12트랜지스터;
    상기 제5출력노드와 상기 제2전압의 입력단자 사이에 연결되고, 상기 제4제어노드에 연결된 게이트전극을 포함하는 제14트랜지스터; 및
    상기 제3제어노드와 상기 제5출력노드 사이에 연결된 제5커패시터;를 포함하는 표시장치.
  18. 제14항에 있어서, 상기 제2스테이지들 각각은,
    상기 제3제어노드와 상기 제4제어노드 사이에 연결되고, 상기 제3제어노드의 전압을 반전하여 상기 제4제어노드로 공급하는 제2인버터;를 더 포함하는 표시장치.
  19. 제19항에 있어서, 상기 제2인버터는,
    상기 제3제어노드와 상기 제2전압의 입력단자 사이에 연결되고, 다음 제2스테이지의 제4제어노드에 연결된 게이트전극을 포함하는 한 쌍의 제3트랜지스터들;
    상기 제3제어노드와 상기 제2전압의 입력단자 사이에 연결되고, 상기 제4제어노드에 연결된 게이트전극을 포함하는 한 쌍의 제5트랜지스터들;
    제3제어신호의 입력단자와 상기 제2전압보다 낮은 제3전압의 입력단자 사이에 연결되고, 상기 제3제어노드에 연결된 게이트전극을 포함하는 제16트랜지스터;
    상기 제3제어신호의 입력단자와 상기 제3전압의 입력단자 사이에 연결되고, 상기 다음 제2스테이지의 제3제어노드에 연결된 게이트전극을 포함하는 제17트랜지스터;
    상기 제3제어신호의 입력단자와 상기 제4제어노드 사이에 연결된 제18트랜지스터;
    상기 제3제어신호의 입력단자와 상기 제18트랜지스터의 게이트전극 사이에 연결되고, 상기 제3제어신호의 입력단자에 연결된 게이트전극을 포함하는 제15트랜지스터;
    상기 제2전압의 입력단자와 상기 제4제어노드 사이에 연결되고, 상기 제3제어노드에 연결된 게이트전극을 포함하는 제19트랜지스터; 및
    상기 제2전압의 입력단자와 상기 제4제어노드 사이에 연결되고, 상기 이전 제2캐리신호의 입력단자에 연결된 게이트전극을 포함하는 제20트랜지스터;를 포함하는, 표시장치.
  20. 제1개시신호에 의해 구동을 시작하고, 제1제어노드와 제2제어노드의 전압 레벨에 따라 제1주사신호 및 제2주사신호를 출력하는 복수의 제1스테이지들;
    한 쌍의 제1스테이지들에 연결되고, 상기 제1제어노드와 상기 제2제어노드로 각각 제1전압 및 상기 제1전압보다 낮은 제2전압을 전달하는 복수의 선택구동회로들; 및
    제2개시신호에 의해 구동을 시작하고, 제3제어노드와 제4제어노드의 전압 레벨에 따라 제3주사신호를 출력하는 복수의 제2스테이지들;을 포함하고,
    상기 제1스테이지들은 한 프레임 기간 동안 상기 제1주사신호 및 상기 제2주사신호 각각을 순차적으로 출력하고,
    상기 제2스테이지들은 상기 한 프레임 기간 동안 상기 제3주사신호를 순차적으로 출력하고,
    상기 제1주사신호 및 상기 제2주사신호는 각각 1수평기간(H)만큼 쉬프트되어 순차 출력되고,
    상기 제3주사신호는 bH(b는 2의 배수)만큼 쉬프트되어 순차 출력되는, 주사구동부.

KR1020200175830A 2020-12-15 2020-12-15 주사구동부 및 이를 포함하는 표시장치 KR20220085927A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020200175830A KR20220085927A (ko) 2020-12-15 2020-12-15 주사구동부 및 이를 포함하는 표시장치
US17/377,293 US11568822B2 (en) 2020-12-15 2021-07-15 Scan driver including plurality of first stages and plurality of second stages for outputting plurality of scan signals and display apparatus including the same
EP21205338.3A EP4016514A1 (en) 2020-12-15 2021-10-28 Scan driver and display apparatus including the same
CN202111458963.2A CN114639350A (zh) 2020-12-15 2021-12-02 扫描驱动器和显示设备
US18/103,260 US12148391B2 (en) 2020-12-15 2023-01-30 Scan driver including plurality of first stages and plurality of second stages for outputting plurality of scan signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200175830A KR20220085927A (ko) 2020-12-15 2020-12-15 주사구동부 및 이를 포함하는 표시장치

Publications (1)

Publication Number Publication Date
KR20220085927A true KR20220085927A (ko) 2022-06-23

Family

ID=78414403

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200175830A KR20220085927A (ko) 2020-12-15 2020-12-15 주사구동부 및 이를 포함하는 표시장치

Country Status (4)

Country Link
US (1) US11568822B2 (ko)
EP (1) EP4016514A1 (ko)
KR (1) KR20220085927A (ko)
CN (1) CN114639350A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220088602A (ko) * 2020-12-18 2022-06-28 삼성디스플레이 주식회사 센싱 동작을 수행하는 유기 발광 표시 장치
KR102681102B1 (ko) * 2020-12-24 2024-07-02 엘지디스플레이 주식회사 게이트 구동 회로 및 게이트 구동회로를 포함하는 표시 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100422829C (zh) 2004-06-07 2008-10-01 友达光电股份有限公司 提高动态图像质量的液晶显示器及其驱动方法
KR101498094B1 (ko) * 2008-09-29 2015-03-05 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101598815B1 (ko) 2009-02-26 2016-03-02 엘지디스플레이 주식회사 액정표시장치용 구동회로 및 구동방법
US9330782B2 (en) * 2010-07-13 2016-05-03 Sharp Kabushiki Kaisha Shift register and display device having the same
KR102573916B1 (ko) 2016-11-29 2023-09-05 엘지디스플레이 주식회사 유기발광 표시장치 및 이의 구동방법
KR102596043B1 (ko) 2017-05-22 2023-11-01 엘지디스플레이 주식회사 액티브 매트릭스 표시장치
KR101982227B1 (ko) 2017-11-02 2019-05-27 농업회사법인 권도영알로에(주) 알로에 사포나리아 발효물을 함유하는 돼지사료조성물 및 그의 제조방법
KR102470378B1 (ko) 2017-11-30 2022-11-23 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 발광 표시 장치
US10891903B2 (en) * 2017-12-18 2021-01-12 Lg Display Co., Ltd. Gate-in-panel gate driver and organic light emitting display device having the same
CN109949749B (zh) 2018-08-01 2021-01-26 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路、显示装置和栅极驱动方法
KR102718859B1 (ko) 2019-01-07 2024-10-18 삼성디스플레이 주식회사 주사 구동부

Also Published As

Publication number Publication date
CN114639350A (zh) 2022-06-17
US11568822B2 (en) 2023-01-31
EP4016514A1 (en) 2022-06-22
US20220189407A1 (en) 2022-06-16
US20230186859A1 (en) 2023-06-15

Similar Documents

Publication Publication Date Title
KR102706759B1 (ko) 스캔 구동부 및 이를 포함하는 표시 장치
US10198998B2 (en) Gate driver shift register and mask circuit and display device using the same
US9886891B2 (en) Sensing driving circuit and display device including the same
US9620063B2 (en) Gate driving circuit and organic light emitting display device having the same
CN108269536B (zh) 有机发光显示面板和包括该显示面板的有机发光显示装置
KR102277128B1 (ko) 스캔 드라이버 및 이를 포함하는 표시 장치
US11749206B2 (en) Display apparatus
US20240194148A1 (en) Scan driver
EP4016514A1 (en) Scan driver and display apparatus including the same
US11862106B2 (en) Scan driver and display apparatus comprising the same
KR102565388B1 (ko) 스캔 구동부 및 이를 포함하는 표시 장치
US12148391B2 (en) Scan driver including plurality of first stages and plurality of second stages for outputting plurality of scan signals
CN116386530A (zh) 栅极驱动器电路、显示面板和包括其的显示设备
US20230326411A1 (en) Gate driver
US20240321217A1 (en) Driving circuit
US20240054959A1 (en) Transmission gate circuit, inverter circuit and gate driving circuit including the same
US20230335062A1 (en) Scan driver
US20240274089A1 (en) Scan driver
KR20240144659A (ko) 게이트구동회로
KR20240039986A (ko) 게이트구동회로
KR20240144736A (ko) 구동회로
KR20240060411A (ko) 표시 장치
KR20240027939A (ko) 게이트구동부 및 이를 포함하는 표시장치
CN118800181A (zh) 发光驱动器以及显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal