[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20220042649A - 저장 장치 및 그 동작 방법 - Google Patents

저장 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20220042649A
KR20220042649A KR1020200125706A KR20200125706A KR20220042649A KR 20220042649 A KR20220042649 A KR 20220042649A KR 1020200125706 A KR1020200125706 A KR 1020200125706A KR 20200125706 A KR20200125706 A KR 20200125706A KR 20220042649 A KR20220042649 A KR 20220042649A
Authority
KR
South Korea
Prior art keywords
data
memory
memory device
buffer
write data
Prior art date
Application number
KR1020200125706A
Other languages
English (en)
Inventor
장재윤
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200125706A priority Critical patent/KR20220042649A/ko
Priority to US17/212,010 priority patent/US11513726B2/en
Priority to CN202110537756.XA priority patent/CN114327251A/zh
Publication of KR20220042649A publication Critical patent/KR20220042649A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술은 저장 장치에 관한 것으로, 본 기술에 따른 저장 장치는 복수의 존들에 각각 할당된 복수의 메모리 블록들을 포함하는 메모리 장치, 호스트로부터 복수의 존들 중 어느 하나의 존에 저장될 쓰기 데이터를 수신하는 호스트 버퍼 및 호스트 버퍼에 저장된 데이터 중 메모리 장치로 제공될 쓰기 데이터를 임시 저장하는 메모리 버퍼를 포함하는 버퍼 메모리 장치, 쓰기 데이터를 메모리 장치로 전송하도록 버퍼 메모리 장치를 제어하는 버퍼 제어부 및 버퍼 메모리 장치로부터 전송된 쓰기 데이터를 어느 하나의 존에 저장하도록 메모리 장치를 제어하는 쓰기 동작 제어부를 포함하되, 쓰기 동작 제어부는 호스트 버퍼로 수신된 쓰기 데이터가 메모리 버퍼로 이동하는 동안 발생된 오류에 응답하여, 쓰기 데이터가 어느 하나의 존에 포함된 제1 메모리 블록 그룹에 저장되기 전에 기저장된 기존 데이터 및 쓰기 데이터를 획득하고, 기존 데이터 및 쓰기 데이터를 제2 메모리 블록 그룹에 저장하도록 메모리 장치를 제어할 수 있다.

Description

저장 장치 및 그 동작 방법 {STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로는 저장 장치 및 그 동작 방법에 관한 것이다.
저장 장치는 컴퓨터나 스마트폰 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 저장 장치는 데이터가 저장되는 메모리 장치와 메모리 장치를 제어하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리 장치 (Volatile Memory)와 비휘발성 메모리 장치 (Non Volatile Memory)로 구분된다.
휘발성 메모리 장치는 전원이 공급된 경우에만 데이터를 저장하고, 전원 공급이 차단되면 저장된 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치는 정적 랜덤 액세스 메모리 (Static Random Access Memory; SRAM), 동적 랜덤 액세스 메모리 (Dynamic Random Access Memory; DRAM) 등이 있다.
비휘발성 메모리 장치는 전원이 차단되어도 데이터가 소멸되지 않는 메모리 장치로서, 롬(Read Only Memory; ROM), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM) 및 플래시 메모리(Flash Memory) 등이 있다.
본 발명의 실시 예는 존 네임드 스페이스(Zoned Name Space)를 포함하는 저장 장치의 향상된 동작 방법을 제공한다.
본 발명의 실시 예에 따른 저장 장치는 복수의 존들에 각각 할당된 복수의 메모리 블록들을 포함하는 메모리 장치, 호스트로부터 상기 복수의 존들 중 어느 하나의 존에 저장될 쓰기 데이터를 수신하는 호스트 버퍼 및 상기 호스트 버퍼에 저장된 데이터 중 상기 메모리 장치로 제공될 상기 쓰기 데이터를 임시 저장하는 메모리 버퍼를 포함하는 버퍼 메모리 장치, 상기 쓰기 데이터를 상기 메모리 장치로 전송하도록 상기 버퍼 메모리 장치를 제어하는 버퍼 제어부 및 상기 버퍼 메모리 장치로부터 전송된 상기 쓰기 데이터를 상기 어느 하나의 존에 저장하도록 상기 메모리 장치를 제어하는 쓰기 동작 제어부를 포함하되, 상기 쓰기 동작 제어부는, 상기 호스트 버퍼로 수신된 상기 쓰기 데이터가 상기 메모리 버퍼로 이동하는 동안 발생된 오류에 응답하여, 상기 쓰기 데이터가 상기 어느 하나의 존에 포함된 제1 메모리 블록 그룹에 저장되기 전에 기저장된 기존 데이터 및 상기 쓰기 데이터를 획득하고, 상기 기존 데이터 및 상기 쓰기 데이터를 제2 메모리 블록 그룹에 저장하도록 상기 메모리 장치를 제어할 수 있다.
본 발명의 실시 예에 따른 복수의 존들로 할당된 복수의 메모리 블록들을 포함하는 메모리 장치를 포함하는 저장 장치의 동작 방법은 호스트로부터 쓰기 데이터를 포함하는 쓰기 요청을 수신하는 단계, 상기 호스트로부터 전송된 상기 쓰기 데이터를 임시 저장하는 단계, 상기 임시 저장된 쓰기 데이터를 상기 메모리 장치에 포함된 하나의 존에 순차적으로 저장하는 단계, 상기 쓰기 데이터가 이동하는 동안 오류가 발생하였는지 판단하는 단계 및 상기 오류가 발생한 경우, 리커버리 동작을 수행하는 단계를 포함할 수 있다.
본 기술에 따르면, 존 네임드 스페이스(Zoned Name Space)를 포함하는 저장 장치의 향상된 동작 방법이 제공된다.
도 1은 본 발명의 일 실시 예에 따른 저장 장치를 설명하기 위한 블록도이다.
도 2는 본 발명의 일 실시 예에 따른 메모리 장치를 설명하기 위한 블록도이다.
도 3은 본 발명의 일 실시 예에 따른 메모리 블록을 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시 예에 따른 존을 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시 예에 따른 존과 메모리 블록들 간의 관계를 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시 예에 따른 데이터의 이동 과정 중에 발생하는 오류를 설명하기 위한 도면이다.
도 7은 본 발명의 일 실시 예에 따른 버퍼 제어부 및 버퍼 메모리 장치의 동작을 설명하기 위한 도면이다.
도 8은 본 발명의 일 실시 예에 따른 쓰기 동작 제어부의 동작을 설명하기 위한 도면이다.
도 9는 본 발명의 일 실시 예에 따른 버퍼 메모리 장치를 설명하기 위한 도면이다.
도 10은 본 발명의 일 실시 예에 따른 맵핑 테이블을 설명하기 위한 도면이다.
도 11은 본 발명의 일 실시 예에 따른 커맨드 테이블을 설명하기 위한 도면이다.
도 12는 본 발명의 일 실시 예에 따른 리커버리 동작을 설명하기 위한 도면이다.
도 13은 본 발명의 일 실시 예에 따른 메모리 컨트롤러를 설명하기 위한 블록도이다.
도 14는 본 발명의 일 실시 예에 따른 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 15는 본 발명의 일 실시 예에 따른 메모리 카드 시스템을 설명하기 위한 도면이다.
도 16은 본 발명의 일 실시 예에 따른 SSD(Solid State Drive) 시스템을 설명하기 위한 도면이다.
도 17는 본 발명의 일 실시 예에 따른 사용자 시스템을 설명하기 위한 도면이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예가 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 일 실시 예에 따른 저장 장치를 설명하기 위한 블록도이다.
도 1을 참조하면, 저장 장치(1000)는 메모리 장치(100), 메모리 컨트롤러(200) 및 버퍼 메모리 장치(300)를 포함할 수 있다.
저장 장치(1000)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, 디스플레이 장치, 테블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트(2000)의 제어에 따라 데이터를 저장하는 장치일 수 있다.
저장 장치(1000)는 호스트(2000)와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 저장 장치(1000)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi-media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(Universal Serial Bus) 저장 장치, UFS(Universal Flash Storage) 장치, PCMCIA(Personal Computer Memory Card International Association) 카드 형태의 저장 장치, PCI(Peripheral Component Interconnection)) 카드 형태의 저장 장치, PCI-E(PCI Express) 카드 형태의 저장 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
저장 장치(1000)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 구현될 수 있다. 예를 들면, 저장 장치(1000)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi-chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 구현될 수 있다.
메모리 장치(100)는 데이터를 저장하거나 저장된 데이터를 이용할 수 있다. 구체적으로, 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작할 수 있다. 그리고, 메모리 장치(100)는 복수의 메모리 다이들을 포함할 수 있고, 복수의 메모리 다이들 각각은 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이를 포함할 수 있다.
메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있고, 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다. 여기서, 페이지는 메모리 장치(100)에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 하나의 단위일 수 있다.
메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등으로 구현될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신할 수 있다. 메모리 장치(100)는 메모리 셀 어레이 중 수신된 어드레스에 의해 선택된 영역을 액세스하도록 구성될 수 있다. 선택된 영역을 엑세스 한다는 것은 선택된 영역에 대해서 수신된 커맨드에 해당하는 동작을 수행함을 의미할 수 있다. 예를 들면, 메모리 장치(100)는 쓰기 동작(프로그램 동작), 리드 동작 및 이레이즈 동작을 수행할 수 있다. 여기서, 프로그램 동작은 메모리 장치(100)가 어드레스에 의해 선택된 영역에 데이터를 기록하는 동작일 수 있다. 리드 동작은 메모리 장치(100)가 어드레스에 의해 선택된 영역으로부터 데이터를 읽는 동작을 의미할 수 있다. 이레이즈 동작은 메모리 장치(100)가 어드레스에 의해 선택된 영역에 저장된 데이터를 이레이즈하는 동작을 의미할 수 있다.
메모리 컨트롤러(200)는 저장 장치(1000)의 전반적인 동작을 제어할 수 있다.
메모리 컨트롤러(200)는 저장 장치(1000)에 전원이 인가되면 펌웨어(FW: firmware)를 실행할 수 있다. 펌웨어(FW)는 호스트(2000)로부터 입력된 요청을 수신하거나 호스트(2000)로 응답을 출력하는 호스트 인터페이스 레이어(HIL: Host Interface Layer), 호스트(2000)의 인터페이스와 메모리 장치(100)의 인터페이스 사이의 동작의 관리하는 플래시 변환 레이어(FTL: Flash Translation Layer) 및 메모리 장치(100)에 커맨드를 제공하거나, 메모리 장치(100)로부터 응답을 수신하는 플래시 인터페이스 레이어(FIL: Flash Interface Layer)를 포함할 수 있다.
메모리 컨트롤러(200)는 호스트(2000)로부터 데이터와 논리 어드레스(LA: Logical Address)를 입력 받고, 논리 어드레스를 메모리 장치(100)에 포함된 데이터가 저장될 메모리 셀들의 주소를 나타내는 물리 어드레스(PA: Physical Address)로 변환할 수 있다. 논리 어드레스는 논리 블록 어드레스(LBA: Logical Block Address)일 수 있고, 물리 어드레스는 물리 블록 어드레스(PBA: Physical Block Address)일 수 있다.
메모리 컨트롤러(200)는 호스트(2000)의 요청에 따라 프로그램 동작, 리드 동작 또는 이레이즈 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 프로그램 동작 시, 메모리 컨트롤러(200)는 프로그램 커맨드, 물리 블록 어드레스 및 데이터를 메모리 장치(100)에 제공할 수 있다. 리드 동작 시, 메모리 컨트롤러(200)는 리드 커맨드 및 물리 블록 어드레스를 메모리 장치(100)에 제공할 수 있다. 이레이즈 동작 시, 메모리 컨트롤러(200)는 이레이즈 커맨드 및 물리 블록 어드레스를 메모리 장치(100)에 제공할 수 있다.
메모리 컨트롤러(200)는 호스트(2000)로부터의 요청과 무관하게 자체적으로 프로그램 동작, 리드 동작 또는 이레이즈 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling), 가비지 컬렉션(garbage collection), 리드 리클레임(read reclaim) 등의 배경 동작(background operation)을 수행하기 위해 사용되는 프로그램 동작, 리드 동작 또는 이레이즈 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다.
본 발명의 일 실시 예에 따르면, 메모리 컨트롤러(200)는 버퍼 제어부(210) 및 쓰기 동작 제어부(220)를 포함할 수 있다.
버퍼 제어부(210)는 호스트(2000)로부터 제공되는 쓰기 요청을 처리하기 위해 버퍼 메모리 장치(300)를 제어할 수 있다. 구체적으로, 버퍼 제어부(210)는 호스트(2000)로부터 제공되는 쓰기 요청을 처리하기 위해 버퍼 메모리 장치(300)에 저장된 데이터를 메모리 장치(100)로 전송하도록 버퍼 메모리 장치(300)를 제어할 수 있다. 버퍼 제어부(210)의 구체적인 동작 방법은 도 7를 참조하여 상세히 후술하도록 한다.
쓰기 동작 제어부(220)는 호스트(2000)로부터 제공되는 쓰기 요청을 처리하기 위해 메모리 장치(100)를 제어할 수 있다. 구체적으로, 쓰기 동작 제어부(220)는 호스트(2000)로부터 제공되는 쓰기 요청에 대응되는 쓰기 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다. 쓰기 동작 제어부(220)의 구체적인 동작 방법은 도 8을 참조하여 상세히 후술하도록 한다.
호스트(2000)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 저장 장치(1000)와 통신할 수 있다.
도 2는 본 발명의 일 실시 예에 따른 메모리 장치를 설명하기 위한 블록도이다.
도 2를 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120) 및 제어 로직(130)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함할 수 있다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 로우 디코더(121)에 연결될 수 있다. 여기서, 행 라인들(RL)은 적어도 하나 이상의 소스 선택 라인, 복수의 워드라인들 및 적어도 하나 이상의 드레인 선택 라인을 포함할 수 있다. 복수의 메모리 블록들(BLK1~BLKz)은 비트 라인들(BL1 내지 BLn)을 통해 페이지 버퍼 그룹(123)에 연결될 수 있다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함할 수 있다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀일 수 있다. 같은 워드라인에 연결된 메모리 셀들은 하나의 페이지로 정의될 수 있다. 따라서, 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다.
메모리 셀 어레이(110)에 포함된 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
주변 회로(120)는 제어 로직(130)의 제어에 따라 메모리 셀 어레이(110)의 선택된 영역에 프로그램 동작, 리드 동작 또는 소거 동작을 수행하도록 구성될 수 있다. 즉, 주변 회로(120)는 제어 로직(130)의 제어에 따라 메모리 셀 어레이(110)를 구동할 수 있다. 예를 들어, 주변 회로(120)는 제어 로직(130)의 제어에 따라 행 라인들(RL) 및 비트 라인들(BL1~BLn)에 다양한 동작 전압들을 인가하거나, 인가된 전압들을 디스차지 할 수 있다.
구체적으로, 주변 회로(120)는 로우 디코더(121), 전압 생성부(122), 페이지 버퍼 그룹(123), 컬럼 디코더(124), 입출력 회로(125) 및 센싱 회로(126)를 포함할 수 있다.
로우 디코더(121)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결될 수 있다. 행 라인들(RL)은 적어도 하나 이상의 소스 선택 라인, 복수의 워드라인들 및 적어도 하나 이상의 드레인 선택 라인을 포함할 수 있다. 실시 예에서, 워드 라인들은 노멀 워드 라인들과 더미 워드 라인들을 포함할 수 있다. 그리고, 행 라인들(RL)은 파이프 선택 라인을 더 포함할 수 있다.
로우 디코더(121)는 제어 로직(130)의 제어에 응답하여 동작하도록 구성될 수 있다. 로우 디코더(121)는 제어 로직(130)으로부터 로우 어드레스(RADD)를 수신할 수 있다. 구체적으로, 로우 디코더(121)는 로우 어드레스(RADD)를 디코딩하도록 구성될 수 있다. 로우 디코더(121)는 디코딩된 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록을 선택할 수 있다. 그리고, 로우 디코더(121)는 디코딩된 어드레스에 따라 전압 생성부(122)가 생성한 전압들을 적어도 하나의 워드 라인(WL)에 인가하도록 선택된 메모리 블록의 적어도 하나의 워드 라인을 선택할 수 있다.
예를 들어, 프로그램 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 프로그램 전압을 인가하고 비선택된 워드 라인들에 프로그램 전압보다 낮은 레벨의 프로그램 패스 전압을 인가할 수 있다. 프로그램 검증 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 검증 전압을 인가하고 비선택된 워드 라인들에 검증 전압보다 높은 검증 패스 전압을 인가할 수 있다. 리드 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 리드 전압을 인가하고, 비선택된 워드 라인들에 리드 전압보다 높은 리드 패스 전압을 인가할 수 있다.
실시 예에서, 메모리 셀 어레이(110)의 소거 동작은 메모리 블록 단위로 수행될 수 있다. 소거 동작 시에 로우 디코더(121)는 디코딩된 어드레스에 따라 하나의 메모리 블록을 선택할 수 있고, 로우 디코더(121)는 선택된 메모리 블록에 연결되는 워드 라인들에 접지 전압을 인가할 수 있다.
전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 동작할 수 있다. 구체적으로, 전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 메모리 장치(100)로 공급되는 외부 전원 전압을 이용하여 복수의 전압들을 생성하도록 구성될 수 있다. 예를 들어, 전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 프로그램 전압, 검증 전압, 패스 전압, 리드 전압 및 소거 전압 등을 생성할 수 있다. 즉, 전압 생성부(122)는 동작 신호(OPSIG)에 응답하여 프로그램, 리드 및 소거 동작들에 사용되는 다양한 동작 전압들(Vop)을 생성할 수 있다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 생성부(122)에서 생성된 내부 전원 전압은 메모리 셀 어레이(110)의 동작 전압으로서 사용될 수 있다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 전압들을 생성할 수 있다. 예를 들면, 전압 생성부(122)는 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(130)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 전압들을 생성할 수 있다. 그리고, 생성된 복수의 전압들은 로우 디코더(121)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.
페이지 버퍼 그룹(123)은 제1 내지 제n 페이지 버퍼들(PB1~PBn)을 포함할 수 있다. 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 각각 제1 내지 제n 비트 라인들(BL1~BLn)을 통해 메모리 셀 어레이(110)에 연결될 수 있다. 그리고, 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 제어 로직(130)의 제어에 응답하여 동작할 수 있다. 구체적으로, 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 페이지 버퍼 제어 신호들(PBSIGNALS)에 응답하여 동작할 수 있다. 예를 들면, 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 제1 내지 제n 비트 라인들(BL1~BLn)을 통해 수신된 데이터를 임시로 저장하거나, 리드 또는 검증 동작 시, 비트 라인들(BL1~BLn)의 전압 또는 전류를 센싱(sensing)할 수 있다.
구체적으로, 프로그램 동작 시, 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 선택된 워드 라인에 프로그램 펄스가 인가될 때, 데이터 입출력 회로(125)를 통해 수신한 데이터(DATA)를 제1 내지 제n 비트 라인들(BL1~BLn)을 통해 선택된 메모리 셀들에 전달할 수 있다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램될 수 있다. 프로그램 허용 전압(예를 들면, 접지 전압)이 인가되는 비트 라인과 연결된 메모리 셀은 상승된 문턱 전압을 가질 수 있다. 프로그램 금지 전압(예를 들면, 전원 전압)이 인가되는 비트 라인과 연결된 메모리 셀의 문턱 전압은 유지될 수 있다.
프로그램 검증 동작 시, 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 선택된 메모리 셀들로부터 제1 내지 제n 비트 라인들(BL1~BLn)을 통해 페이지 데이터를 읽을 수 있다.
리드 동작 시, 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 선택된 페이지의 메모리 셀들로부터 제1 내지 제n 비트 라인들(BL1~BLn)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 컬럼 디코더(124)의 제어에 따라 데이터 입출력 회로(125)로 출력할 수 있다.
소거 동작 시, 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 제1 내지 제n 비트 라인들(BL1~BLn)을 플로팅(floating) 시킬 수 있다.
컬럼 디코더(124)는 컬럼 어드레스(CADD)에 응답하여 입출력 회로(125)와 페이지 버퍼 그룹(123) 사이에서 데이터를 전달할 수 있다. 예를 들면, 컬럼 디코더(124)는 데이터 라인들(DL)을 통해 제1 내지 제n 페이지 버퍼들(PB1~PBn)과 데이터를 주고받거나, 컬럼 라인들(CL)을 통해 입출력 회로(125)와 데이터를 주고받을 수 있다.
입출력 회로(125)는 메모리 컨트롤러(200)로부터 전달받은 커맨드(CMD) 및 어드레스(ADDR)를 제어 로직(130)에 전달하거나, 데이터(DATA)를 컬럼 디코더(124)와 주고받을 수 있다.
센싱 회로(126)는 리드 동작(read operation) 또는 검증 동작(verify operation)시, 허용 비트 신호(VRYBIT)에 응답하여 기준 전류를 생성하고, 페이지 버퍼 그룹(123)으로부터 수신된 센싱 전압(VPB)과 기준 전류에 의해 생성된 기준 전압을 비교하여 패스 신호(PASS) 또는 페일 신호(FAIL)를 출력할 수 있다.
제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 동작 신호(OPSIG), 로우 어드레스(RADD), 페이지 버퍼 제어 신호들(PBSIGNALS) 및 허용 비트(VRYBIT)를 출력하여 주변 회로(120)를 제어할 수 있다.
또한, 제어 로직(130)은 패스(PASS) 또는 페일(FAIL) 신호에 응답하여 검증 동작이 패스(PASS) 또는 페일(FAIL) 되었는지를 판단할 수 있다. 그리고, 제어 로직(130)은 패스(PASS) 또는 페일(FAIL) 신호를 포함하는 검증 정보를 페이지 버퍼 그룹(123)에 임시로 저장하도록 페이지 버퍼 그룹(123)을 제어할 수 있다. 구체적으로, 제어 로직(130)은 패스(PASS) 또는 페일(FAIL) 신호에 응답하여, 메모리 셀의 프로그램 상태를 결정할 수 있다. 예를 들어, 메모리 셀이 트리플 레벨 셀(Triple Level Cell, TLC)로 동작하는 경우, 제어 로직(130)는 메모리 셀의 프로그램 상태가 소거 상태(E) 또는 제1 내지 제7 프로그램 상태(P1 내지 P7) 중 어느 하나인지 여부를 결정할 수 있다.
도 3은 본 발명의 일 실시 예에 따른 메모리 블록을 설명하기 위한 도면이다.
도 3을 참조하면, 메모리 블록(BLKi)은 제1 셀렉트 라인과 제2 셀렉트 라인 사이에 서로 평행하게 배열된 다수의 워드 라인들이 연결될 수 있다. 여기서, 제1 셀렉트 라인은 소스 셀렉트 라인(SSL)일 수 있고, 제2 셀렉트 라인은 드레인 셀렉트 라인(DSL)일 수 있다. 보다 구체적으로 설명하면, 메모리 블록(BLKi)은 비트 라인들(BL1~BLn)과 소스 라인(SL) 사이에 연결된 다수의 스트링들(strings; ST)을 포함할 수 있다. 비트 라인들(BL1~BLn)은 스트링들(ST)에 각각 연결될 수 있고, 소스 라인(SL)은 스트링들(ST)에 공통으로 연결될 수 있다. 스트링들(ST)은 서로 동일하게 구성될 수 있으므로, 제1 비트 라인(BL1)에 연결된 스트링(ST)을 예를 들어 구체적으로 설명하도록 한다.
스트링(ST)은 소스 라인(SL)과 제1 비트 라인(BL1) 사이에서 서로 직렬로 연결된 소스 셀렉트 트랜지스터(SST), 다수의 메모리 셀들(MC1~MC16) 및 드레인 셀렉트 트랜지스터(DST)를 포함할 수 있다. 하나의 스트링(ST)에는 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST)가 적어도 하나 이상씩 포함될 수 있으며, 메모리 셀들(MC1~MC16) 또한 도면에 도시된 개수보다 더 많이 포함될 수 있다.
소스 셀렉트 트랜지스터(SST)의 소스(source)는 소스 라인(SL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터(DST)의 드레인(drain)은 제1 비트 라인(BL1)에 연결될 수 있다. 메모리 셀들(MC1~MC16)은 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST) 사이에서 직렬로 연결될 수 있다. 서로 다른 스트링들(ST)에 포함된 소스 셀렉트 트랜지스터들(SST)의 게이트들은 소스 셀렉트 라인(SSL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터들(DST)의 게이트들은 드레인 셀렉트 라인(DSL)에 연결될 수 있고, 메모리 셀들(MC1~MC16)의 게이트들은 다수의 워드 라인들(WL1~WL16)에 연결될 수 있다. 서로 다른 스트링들(ST)에 포함된 메모리 셀들 중에서 동일한 워드 라인에 연결된 메모리 셀들의 그룹을 물리 페이지(physical page; PPG)라 할 수 있다. 따라서, 메모리 블록(BLKi)에는 워드 라인들(WL1~WL16)의 개수만큼의 물리 페이지들(PPG)이 포함될 수 있다.
메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
싱글 레벨 셀(single level cell; SLC)은 1비트의 데이터를 저장할 수 있다. 싱글 레벨 셀의 하나의 물리 페이지(PG)는 하나의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다. 하나의 논리 페이지(LPG) 데이터는 하나의 물리 페이지(PG)에 포함된 셀 개수만큼의 데이터 비트들을 포함할 수 있다.
멀티 레벨셀(Multi Level Cell; MLC), 트리플 레벨 셀(Triple Level Cell; TLC) 및 쿼드 레벨 셀(Quad Level Cell; QLC)는 2 비트 이상의 데이터를 저장할 수 있다. 이 경우 하나의 물리 페이지(PG)는 2 이상의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다.
도 4는 본 발명의 일 실시 예에 따른 존을 설명하기 위한 도면이다.
도 4를 참조하면, 복수의 존(zone)들 각각은 복수의 메모리 블록들을 포함할 수 있다. 구체적으로, 제1 존(Zone 1) 내지 제N 존(Zone N)은 각각 복수의 메모리 블록들을 포함할 수 있다. 실시 예에서, 복수의 존들 각각에 포함된 메모리 블록들의 개수는 서로 상이하거나, 같을 수 있다. 존은 논리 어드레스들로 구성된 논리 어드레스 그룹에 대응되는 저장 영역일 수 있다. 구체적으로, 복수의 존들은 각각 대응되는 논리 어드레스 그룹들에 대응되는 데이터를 저장하는 영역일 수 있다. 예를 들어, 제1 존(Zone 1)은 제1 메모리 블록 그룹(LBA Group 1)에 대응되는 데이터를 저장하는 영역일 수 있다. 또한, 제2 존(Zone 2)은 제2 메모리 블록 그룹(LBA Group 2)에 대응되는 데이터를 저장하는 영역일 수 있다. 또한, 제3 존(Zone 3)은 제3 메모리 블록 그룹(LBA Group 3)에 대응되는 데이터를 저장하는 영역일 수 있다. 또한, 제N 존(Zone N)은 제N 메모리 블록 그룹(LBA Group N)에 대응되는 데이터를 저장하는 영역일 수 있다. 여기서, 논리 어드레스 그룹들은 각각 연속되는 논리 어드레스들을 포함할 수 있다.
도 5는 본 발명의 일 실시 예에 따른 존과 메모리 블록들 간의 관계를 설명하기 위한 도면이다.
도 5를 참조하면, 복수의 존(Zone)들 각각은 복수의 메모리 블록(BLK)들을 포함할 수 있다. 복수의 존(Zone) 각각은 복수의 메모리 블록들을 포함하는 슈퍼 블록에 대응될 수 있다. 예를 들어, 제1 슈퍼 블록(Super Block 1) 내지 제N 슈퍼 블록(Super Block N)은 제1 존(Zone 1) 내지 제N 존(Zone N)에 각각 대응될 수 있고, 각각의 슈퍼 블록은 복수의 메모리 블록들을 포함할 수 있다. 그리고, 복수의 슈퍼 블록들 각각에 포함된 메모리 블록들의 개수는 서로 상이하거나, 같을 수 있다.
복수의 메모리 블록들은 슈퍼 블록 단위로 제어될 수 있다. 예를 들어, 메모리 컨트롤러(200)는 슈퍼 블록 단위로 데이터를 저장하도록 메모리 장치(100)를 제어할 수 있다. 메모리 컨트롤러(200)는 연속되는 논리 어드레스를 하나의 슈퍼 블록에 저장하도록 메모리 장치(100)를 제어할 수 있다. 그리고, 메모리 컨트롤러(200)는 슈퍼 블록 단위로 논리 어드레스 및 물리 어드레스를 맵핑할 수도 있다.
한편, 상술한 예에서는 하나의 존이 하나의 슈퍼 블록에 대응되는 것으로 설명하였으나, 반드시 이에 한정되는 것은 아니고, 실시 예에 따라 하나의 존에 대응되는 슈퍼 블록의 개수는 다양할 수 있다.
도 6은 본 발명의 일 실시 예에 따른 데이터의 이동 과정 중에 발생하는 오류를 설명하기 위한 도면이다.
도 6을 참조하면, 호스트(2000)로부터 버퍼 메모리 장치(300)로 전송된 데이터(DATA)에 오류가 발생하여 변경된 데이터(DATA')가 메모리 장치(100)로 전송되는 과정이 도시되어 있다.
버퍼 메모리 장치(300)는 호스트 버퍼(310) 및 메모리 버퍼(320)을 포함할 수 있다. 호스트 버퍼(310)는 호스트(2000)로부터 수신한 데이터를 임시 저장할 수 있고, 메모리 버퍼(320)는 호스트 버퍼(310)로부터 데이터를 수신하여 메모리 장치(100)로 제공하기 전에 임시 저장할 수 있다.
한편, 호스트 버퍼(310)에서 메모리 버퍼(320)로 데이터가 이동되는 과정에서 오류가 발생하여 호스트(2000)가 쓰기 요청한 데이터(DATA)와 다른 데이터(DATA')가 메모리 장치(100)에 저장할 수 있다. 예를 들어, 호스트 버퍼(310)에서 메모리 버퍼(320)로 데이터가 이동되는 과정에서 비트 플립(Bit Flip) 등을 포함하는 BMECC가 발생할 수 있다. 저장 장치(1000)의 무결성을 확보하기 위하여, 호스트(2000)가 의도하지 않은 데이터를 수정하여 저장할 필요가 있다. 다만, ZNS(Zoned Name Space)을 포함하는 메모리 장치(100)에서는 데이터의 연속성이 보장되어야 하므로, 이미 저장된 데이터의 이동이 요구될 수 있다.
본 발명의 일 실시 예에 따르면, 저장 장치(1000)는 데이터가 이동되는 과정에서 발생된 오류를 해결하고, 이미 저장된 데이터의 이동을 통하여 메모리 장치(100)에 저장된 데이터의 연속성을 보장할 수 있다.
도 7은 본 발명의 일 실시 예에 따른 버퍼 제어부 및 버퍼 메모리 장치의 동작을 설명하기 위한 도면이다.
도 7을 참조하면, 버퍼 제어부(210)는 호스트(2000)로부터 수신한 쓰기 데이터(DATA)를 메모리 장치(100)로 전송하도록 버퍼 메모리 장치(300)를 제어할 수 있다. 구체적으로, 버퍼 제어부(210)의 제어에 따라, 호스트 버퍼(310)에 임시 저장된 쓰기 데이터(DATA)는 메모리 버퍼(320)로 이동될 수 있다. 그리고, 메모리 버퍼(320)는 호스트 버퍼(310)로부터 수신한 데이터를 임시 저장하고, 메모리 장치(100)로 쓰기 데이터(DATA)를 전송할 수 있다.
본 발명의 일 실시 예에 따르면, 버퍼 제어부(210)는 메모리 장치(100)에 정상적으로 저장된 데이터를 버퍼 메모리 장치(300)에서 제거하도록 버퍼 메모리 장치(300)를 제어할 수 있다. 구체적으로, 메모리 컨트롤러(200)는 호스트 버퍼(310)에서 메모리 버퍼(320)로 이동되는 과정에서 오류가 발생하였는지 판단할 수 있다. 그리고, 메모리 버퍼(320)로 이동되는 과정에서 오류가 발생하지 않은 경우, 버퍼 제어부(210)는 호스트 버퍼(310)에 임시 저장된 데이터를 제거하도록 호스트 버퍼(310)를 제어할 수 있다.
또는, 메모리 컨트롤러(200)는 메모리 장치(100)에 저장된 데이터를 참조하여 전송된 데이터가 정상적으로 저장되었는지 판단할 수 있다. 그리고, 메모리 장치(100)로 저장되는 과정에서 오류가 발생하지 않은 경우, 버퍼 제어부(210)는 호스트 버퍼(310) 및 메모리 버퍼(320)에 임시 저장된 데이터를 제거하도록 버퍼 메모리 장치(300)를 제어할 수 있다.
본 발명의 일 실시 예에 따르면, 호스트 버퍼(310)에서 메모리 버퍼(320)로 데이터를 이동하는 과정에서 오류가 발생하는 경우, 버퍼 제어부(210)는 메모리 버퍼(320)로 오류가 발생한 데이터를 포함하는 쓰기 데이터를 재전송하도록 호스트 버퍼(310)를 제어할 수 있다. 그리고, 버퍼 제어부(210)는 재전송된 쓰기 데이터를 메모리 장치(100)로 전송하도록 버퍼 메모리 장치(300)를 제어할 수 있다.
도 8은 본 발명의 일 실시 예에 따른 쓰기 동작 제어부의 동작을 설명하기 위한 도면이다.
도 8을 참조하면, 쓰기 동작 제어부(220)는 노멀 동작 제어부(221), 리커버리 동작 제어부(223) 및 오류 검출부(225)를 포함할 수 있다.
노멀 동작 제어부(221)는 호스트(2000)로부터 수신한 쓰기 데이터를 메모리 장치(100)에 저장하도록 메모리 장치(100)를 제어할 수 있다. 구체적으로, 노멀 동작 제어부(221)는 호스트(2000)로부터 전송된 쓰기 요청에 응답하여, 쓰기 요청에 대응되는 쓰기 데이터를 메모리 장치(100)에 포함된 어느 하나의 존에 저장하도록 메모리 장치(100)를 제어할 수 있다. 그리고, 노멀 동작 제어부(221)는 호스트(2000)로부터 수신한 데이터의 논리 어드레스가 연속되는 경우, 낮은 논리 어드레스부터 순차적으로 저장하도록 메모리 장치(100)를 제어할 수 있다.
예를 들어, 호스트(2000)로부터 전송된 쓰기 요청에 대응되는 쓰기 데이터의 논리 어드레스가 특정 존(Zone)에 저장된 데이터와 연속되는 논리 어드레스를 갖는 경우, 노멀 동작 제어부(221)는 특정 존(Zone)에 쓰기 데이터를 저장하도록 메모리 장치(100)를 제어할 수 있다. 예를 들어, 호스트(2000)로부터 수신한 쓰기 데이터가 Zone 1에 기저장된 기존 데이터와 연속되는 논리 어드레스를 갖는 경우, 노멀 동작 제어부(221)는 메모리 장치(100)가 Zone 1에 쓰기 데이터를 저장하도록 메모리 장치(100)를 제어할 수 있다.
리커버리 동작 제어부(223)는 호스트(2000)로부터 수신된 쓰기 데이터가 이동되는 동안 오류 발생하는 경우, 리커버리 동작을 수행하도록 메모리 장치(100) 및 버퍼 메모리 장치(300)를 제어할 수 있다. 여기서, 리커버리 동작은 특정 존에 쓰기 데이터를 저장하는 과정에서 오류가 발생한 경우, 특정 존에 기저장된 기존 데이터 및 쓰기 데이터를 동일한 존에 포함된 새로운 메모리 블록에 저장하는 동작을 의미할 수 있다.
오류 검출부(225)는 호스트(2000)로부터 수신된 쓰기 데이터가 호스트 버퍼(310)에서 메모리 버퍼(320)로 이동하는 동안 발생된 오류를 검출할 수 있다. 실시 예에서, 오류 검출부(225)는 프로그램에 대한 콜-백(call-back) 함수를 참조하거나, 호스트 버퍼(310) 및 메모리 버퍼(320)에 저장된 데이터를 비교하여 BMECC 오류의 발생여부를 판단할 수 있다. 또는, 오류 검출부(225)는 버퍼 메모리 장치(300)에서 메모리 장치(100)로 전송되는 데이터를 바탕으로 오류가 발생되었는지 판단할 수도 있다.
그리고, 리커버리 동작 제어부(223)는 오류 검출부(225)로부터 검출된 오류에 응답하여, 특정 존에 새로운 메모리 블록 그룹을 할당할 수 있다. 그리고, 리커버리 동작 제어부(223)는 새로운 메모리 블록 그룹에 기존 데이터 및 쓰기 데이터를 저장하도록 메모리 장치(100) 및 버퍼 메모리 장치(300)를 제어할 수 있다. 예를 들어, Zone 1에 호스트(2000)가 의도하지 않은 데이터(DATA')가 저장된 경우, 오류 검출부(225)는 데이터를 이동하는 과정에서 오류가 발생하였음을 검출할 수 있고, 리커버리 동작 제어부(223)는 메모리 장치(100)가 리커버리 동작을 수행하도록 리커버리 커맨드(RCV CMD)를 전송할 수 있다. 여기서, 리커버리 커맨드는 메모리 장치(100)가 수행 중인 프로그램 동작을 중단하고, 메모리 장치(100)에 기저장된 기존 데이터 및 쓰기 데이터를 동일한 존으로 할당된 새로운 블록에 저장하도록 제어하는 커맨드일 수 있다.
리커버리 동작 제어부(223)는 호스트(2000)로부터 수신한 쓰기 데이터를 제1 데이터 및 제2 데이터로 구분할 수 있다. 여기서, 제1 데이터는 쓰기 데이터 중 오류 없이 기설정된 메모리 블록 그룹에 기저장된 데이터이고, 제2 데이터는 쓰기 데이터 중 오류가 검출된 데이터이거나 오류가 검출된 데이터 이후에 저장되는 데이터를 의미할 수 있다. 그리고, 리커버리 동작 제어부(223)는 제1 데이터는 메모리 장치(100)로부터 획득하고, 제2 데이터는 버퍼 메모리 장치(300)로부터 획득할 수 있다.
그리고, 리커버리 동작 제어부(223)는 메모리 장치(100)로부터 오류가 검출되기 전에 특정 존에 기저장된 기존 데이터를 획득하도록 메모리 장치(100)를 제어할 수 있다. 그리고, 리커버리 동작 제어부(223)는 기존 데이터를 새롭게 할당된 메모리 블록 그룹에 저장하도록 메모리 장치(100)를 제어할 수 있다.
리커버리 동작 제어부(223)는 연속된 논리 어드레스에 따라 데이터를 저장하도록 메모리 장치(100)를 제어할 수 있다. 그리고, 리커버리 동작 제어부(223)는 기존 데이터를 새롭게 할당된 메모리 블록 그롭에 저장한 후, 쓰기 데이터를 저장하도록 메모리 장치(100)를 제어할 수 있다. 즉, 리커버리 동작 제어부는 메모리 장치(100)에 데이터를 저장하는 프로그램 동작의 순서를 결정할 수 있다.
도 9는 본 발명의 일 실시 예에 따른 버퍼 메모리 장치를 설명하기 위한 도면이다.
도 9를 참조하면, 버퍼 메모리 장치(300)는 호스트 버퍼(310), 메모리 버퍼(320), 맵핑 테이블(330) 및 커맨드 테이블(340)을 포함할 수 있다.
호스트 버퍼(310)는 호스트(2000)로부터 수신된 데이터를 임시 저장할 수 있다. 구체적으로, 호스트 버퍼(310)는 호스트(2000)로부터 메모리 장치(100)에 포함된 복수의 존들 중 어느 하나의 존에 저장될 쓰기 데이터를 임시 저장할 수 있다. 그리고, 호스트 버퍼(310)는 메모리 컨트롤러(200)의 제어에 따라 임시 저장된 데이터를 메모리 버퍼(320)로 전송할 수 있다.
메모리 버퍼(320)는 메모리 장치(100)로 제공될 데이터를 임시 저장할 수 있다. 구체적으로, 메모리 버퍼(320)는 호스트 버퍼(310)에 저장된 데이터 중 메모리 장치(100)로 제공될 데이터를 임시 저장할 수 있다. 그리고, 메모리 버퍼(320)는 메모리 컨트롤러(200)의 제어에 따라 임시 저장된 데이터를 메모리 장치(100)로 전송할 수 있다.
한편, 버퍼 메모리 장치(300)는 맵핑 테이블(330) 및 커맨드 테이블(340)을 포함할 수 있다. 맵핑 테이블(330) 및 커맨드 테이블(340)은 도 10 및 도 11을 참조하여 상세히 설명하도록 한다.
도 10은 본 발명의 일 실시 예에 따른 맵핑 테이블을 설명하기 위한 도면이다.
도 10을 참조하면, 맵핑 테이블(330)은 연속하는 논리 어드레스들과 그에 대응하는 물리 어드레스들에 관한 정보를 포함할 수 있다. 맵핑 테이블(330)은 연속하는 논리 어드레스들 “LBA m 내지 LBA k-1”에 대응하는 물리 어드레스들 “PBA m 내지 PBA k-1” 에 대한 정보를 포함할 수 있다.
그리고, 맵핑 테이블(330)은 메모리 컨트롤러(200)의 제어에 따라 맵핑 정보를 갱신할 수 있다. 예를 들어, 맵핑 테이블(330)은 논리 어드레스 “LBA k 내지 LBA k+n”에 대응되는 물리 어드레스들이 “PBA k 내지 PBA k+n”에서 “PBA x 내지 PBA x+n”으로 갱신될 수 있다.
도 10에서는 연속하는 논리 어드레스들과 복수의 물리 어드레스들이 맵핑된 상태가 도시되어 있으나, 실시 예에서, 맵핑 테이블(330)은 프로그램 단위 별로 시작 논리 어드레스와 논리 어드레스의 길이(length)를 이용하여 연속하는 논리 어드레스들과 그에 대응하는 물리 어드레스들에 관한 정보를 저장할 수도 있다.
도 11은 본 발명의 일 실시 예에 따른 커맨드 테이블을 설명하기 위한 도면이다.
도 11을 참조하면, 커맨드 테이블(340)은 쓰기 데이터에 대응되는 커맨드 및 에러 정보를 포함할 수 있다. 커맨드 테이블(340)은 메모리 컨트롤러(200)의 제어에 따라 쓰기 데이터에 대응되는 커맨드 및 에러 정보를 저장할 수 있다. 구체적으로, 메모리 컨트롤러(200)는 호스트(2000)로부터 수신된 쓰기 데이터에 오류가 발생하는 경우, 발생된 오류를 검출할 수 있다. 그리고, 커맨드 테이블(340)은 메모리 컨트롤러(200)의 제어에 따라 쓰기 데이터에 대응되는 커맨드 및 에러 정보를 저장할 수 있다.
커맨드 테이블(340)은 에러 정보를 포함할 수 있다. 구체적으로, 커맨드 테이블(340)은 오류가 검출된 쓰기 데이터에 대응되는 커맨드에는 “1”로, 오류가 검출되지 않은 쓰기 데이터에 대응되는 커맨드에는 “0”으로 나타낼 수 있다. 예를 들어, 커맨드 “PGM k-1” 및 “PGM k+1”에 대응되는 쓰기 데이터는 에러 정보가 “0”이므로, 오류가 검출되지 않음을 식별할 수 있다. 그리고, 커맨드 “PGM k”에 대응되는 쓰기 데이터는 에러 정보가 “1”이므로, 오류가 검출되었음을 식별할 수 있다.
도 12는 본 발명의 일 실시 예에 따른 리커버리 동작을 설명하기 위한 도면이다.
도 12를 참조하면, 메모리 장치(100), 메모리 컨트롤러(200) 및 버퍼 메모리 장치(300)가 리커버리 동작을 수행하는 도면이 도시되어 있다.
리커버리 동작 제어부(223)는 쓰기 데이터가 이동하는 과정에서 발생된 오류에 응답하여, 메모리 장치(100) 및 버퍼 메모리 장치(300)가 리커버리 동작을 수행하도록 제어할 수 있다. 메모리 장치(100)는 리커버리 동작 제어부(223)의 제어에 따라 기존 데이터 및 쓰기 데이터를 새로운 블록에 저장할 수 있다.
구체적으로, 호스트로부터 수신한 쓰기 데이터 중 “B”에 발생된 오류가 발생하여 “ B' ”이 저장된 경우, 리커버리 동작 제어부(223)는 Zone 1에 기저장된 기존 데이터 및 쓰기 데이터 중 오류없이 저장된 “A”를 메모리 장치(100)로부터 획득할 수 있다. 그리고, 리커버리 동작 제어부(223)는 쓰기 데이터 중 오류가 발생한 “B” 및 “B”의 후속 데이터인 “C 내지 F”를 버퍼 메모리 장치(300)부터 획득할 수 있다.
리커버리 동작 제어부(223)는 Zone 1의 새로운 블록에 기존 데이터 및 획득한 쓰기 데이터를 논리 어드레스에 따라 순차적으로 저장하도록 메모리 장치(100) 및 버퍼 메모리 장치(300)를 제어할 수 있다.
도 13은 본 발명의 일 실시 예에 따른 메모리 컨트롤러를 설명하기 위한 블록도이다.
도 13을 참조하면, 메모리 컨트롤러(1300)는 프로세서(1310), RAM(1320), 에러 정정 회로(1330), ROM(1360), 호스트 인터페이스(1370), 및 플래시 인터페이스(1380)를 포함할 수 있다. 도 13에 도시된 메모리 컨트롤러(1300)는 도 1에 도시된 메모리 컨트롤러(200)의 일 실시 예일 수 있다.
프로세서(1310)는 호스트 인터페이스(1370)를 이용하여 호스트(2000)와 통신하고, 메모리 컨트롤러(1300)의 동작을 제어하기 위해 논리 연산을 수행할 수 있다. 예를 들면, 프로세서(1310)는 호스트(2000) 또는 외부 장치로부터 수신한 요청에 기초하여 프로그램 명령, 데이터 파일, 데이터 구조 등을 로드하고, 각종 연산을 수행하거나 커맨드 및 어드레스를 생성할 수 있다. 예를 들어, 프로세서(1310)는 프로그램 동작, 리드 동작, 소거 동작, 서스펜드 동작 및 파라미터 셋팅 동작에 필요한 다양한 커맨드들(commands)을 생성할 수 있다.
그리고, 프로세서(1310)는 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 프로세서(1310)는 플래시 변환 계층(FTL)을 통해 호스트(2000)가 제공한 논리 블록 어드레스(Logical Block Address, LBA)를 물리 블록 어드레스(Physical Block Address, PBA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다. 플래시 변환 계층(FTL)의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
그리고, 프로세서(1310)는 호스트(2000)의 요청 없이 커맨드를 생성할 수 있다. 예를 들면, 프로세서(1310)는 메모리 장치(100)의 웨어 레벨링(wear leveling)을 위한 동작들, 메모리 장치(100)의 가비지 컬렉션(garbage collection)을 위한 동작들과 같은 배경(background) 동작들을 위해 커맨드를 생성할 수 있다.
RAM(1320)은 프로세서(1310)의 버퍼 메모리, 동작 메모리 또는 캐시 메모리로 사용될 수 있다. 그리고, RAM(1320)은 프로세서(1310)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. RAM(1320)은 프로세서(1310)에 의해 처리되는 데이터를 저장할 수 있다. 그리고, RAM(1320)은 구현시에 SRAM(Static RAM) 또는 DRAM(Dynamic RAM)을 포함하여 구현될 수 있다.
에러 정정 회로(1330)는 프로그램 동작 또는 리드 동작시 에러를 검출하고 검출된 에러를 정정할 수 있다. 구체적으로, 에러 정정 회로(1330)는 에러 정정 코드(Error Correction Code, ECC)에 따라 에러 정정 동작을 수행할 수 있다. 그리고, 에러 정정 회로(1330)는 메모리 장치(100)에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩이 수행된 데이터는 플래시 인터페이스(1380)를 통해 메모리 장치(100)로 전달될 수 있다. 또한, 에러 정정 회로(1330)는 메모리 장치(100)로부터 플래시 인터페이스(1380)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다.
ROM(1360)은 메모리 컨트롤러(1300)의 동작에 필요한 다양한 정보들을 저장하는 저장부(storage unit)로서 사용될 수 있다. 구체적으로, ROM(1360)는 맵 테이블(map table)을 포함할 수 있고, 맵 테이블에는 물리-논리 어드레스 정보와 논리-물리 어드레스 정보가 저장될 수 있다. 그리고, ROM(1360)은 프로세서(1310)에 의해 제어될 수 있다.
호스트 인터페이스(1370)는 호스트(2000) 및 메모리 컨트롤러(1300) 사이의 데이터 교환을 수행하기 위한 프로토콜을 포함할 수 있다. 구체적으로, 호스트 인터페이스(1370)는 USB (Universal Serial Bus) 프로토콜, MMC (multimedia card) 프로토콜, PCI (peripheral component interconnection) 프로토콜, PCI-E (PCI-express) 프로토콜, ATA (Advanced Technology Attachment) 프로토콜, Serial-ATA 프로토콜, Parallel-ATA 프로토콜, SCSI (small computer small interface) 프로토콜, ESDI (enhanced small disk interface) 프로토콜, 그리고 IDE (Integrated Drive Electronics) 프로토콜, 사유(private) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(2000)와 통신하도록 구성될 수 있다.
플래시 인터페이스(1380)는 프로세서(1310)의 제어에 따라 통신 프로토콜을 이용하여 메모리 장치(100)와 통신을 수행할 수 있다. 구체적으로, 플래시 인터페이스(1380)는 채널을 통해 커맨드, 어드레스 및 데이터를 메모리 장치(100)와 통신할 수 있다. 예를 들어, 플래시 인터페이스(1380)은 낸드 인터페이스(NAND interface)를 포함할 수 있다.
도 14는 본 발명의 일 실시 예에 따른 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
저장 장치(1000)는 복수의 존들로 할당된 복수의 메모리 블록들을 포함하는 메모리 장치(100)를 포함할 수 있다.
그리고, 저장 장치(1000)는 호스트(2000)로부터 쓰기 요청을 수신하고(S1410), 호스트(2000)로부터 전송된 쓰기 데이터를 임시 저장할 수 있다(S1420). 구체적으로, 저장 장치(1000)는 호스트(2000)로부터 쓰기 요청 및 쓰기 요청에 대응되는 쓰기 데이터를 수신할 수 있다.
그리고, 저장 장치(1000)는 쓰기 데이터를 하나의 존에 순차적으로 저장할 수 있다(S1430). 구체적으로, 저장 장치(1000)는 임시 저장된 쓰기 데이터를 메모리 장치(100)에 포함된 하나의 존에 순차적으로 저장할 수 있다.
저장 장치(1000)는 쓰기 데이터가 이동하는 동안 오류가 발생하였는지 판단할 수 있다(S1440). 여기서, 쓰기 데이터는 저장 장치(1000)에 포함된 버퍼 메모리 장치(300) 내부에서 이동하는 경우 또는 버퍼 메모리 장치(300)에서 메모리 장치(100)로 전송되는 경우를 포함할 수 있다.
그리고, 오류가 발생한 경우, 저장 장치(1000)는 리커버리 동작을 수행할 수 있다(S1450). 구체적으로, 저장 장치(1000)는 쓰기 데이터 및 쓰기 데이터가 제1 메모리 블록 그룹에 저장되기 전에 기저장된 기존 데이터를 획득할 수 있다. 그리고, 저장 장치(1000)는 획득한 쓰기 데이터 및 기존 데이터를 제2 메모리 블록 그룹에 저장할 수 있다.
그리고, 저장 장치(1000)는 쓰기 데이터 및 기존 데이터의 논리 어드레스에 따라 순차적으로 상기 제2 메모리 블록 그룹에 저장할 수 있다.
도 15는 본 발명의 일 실시 예에 따른 메모리 카드 시스템을 설명하기 위한 도면이다.
도 15를 참조하면, 메모리 카드 시스템(3000)은 메모리 컨트롤러(3100), 메모리 장치(3200) 및 커넥터(3300)를 포함할 수 있다.
메모리 컨트롤러(3100)는 메모리 장치(3200)와 전기적으로 연결되고, 메모리 컨트롤러(3100)는 메모리 장치(3200)를 액세스하도록 구성될 수 있다. 예를 들어, 메모리 컨트롤러(3100)는 메모리 장치(3200)에 대한 읽기 동작, 쓰기 동작, 이레이즈 동작 및 배경(background) 동작을 제어하도록 구성될 수 있다. 메모리 컨트롤러(3100)는 메모리 장치(3200) 및 호스트 사이에 인터페이스를 제공하도록 구성될 수 있다. 그리고, 메모리 컨트롤러(3100)는 메모리 장치(3200)를 제어하기 위한 펌웨어(firmware)를 구동할 수 있다.
예를 들어, 메모리 컨트롤러(3100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(3100)는 커넥터(3300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(3100)는 특정한 통신 규격에 따라 외부 장치(예컨대, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(3100)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성될 수 있다. 예시적으로, 커넥터(3300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.
예시적으로, 메모리 장치(3200)는 EEPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 불휘발성 메모리 소자들로 구현될 수 있다.
메모리 컨트롤러(3100) 및 메모리 장치(3200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(3100) 및 메모리 장치(3200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 16은 본 발명의 일 실시 예에 따른 SSD(Solid State Drive) 시스템을 설명하기 위한 도면이다.
도 16을 참조하면, SSD 시스템(4000)은 호스트(4100) 및 SSD(4200)를 포함할 수 있다. SSD(4200)는 신호 커넥터(4001)를 통해 호스트(4100)와 신호(SIG)를 주고받고, 전원 커넥터(4002)를 통해 전원(PWR)을 입력 받을 수 있다. SSD(4200)는 SSD 컨트롤러(4210), 복수의 플래시 메모리들(4221~422n), 보조 전원 장치(4230), 및 버퍼 메모리(4240)를 포함할 수 있다.
실시 예에서, SSD 컨트롤러(4210)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)의 기능을 수행할 수 있다. SSD 컨트롤러(4210)는 호스트(4100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(4221~422n)을 제어할 수 있다. 예시적으로, 신호(SIG)는 호스트(4100) 및 SSD(4200)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호(SIG)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.
보조 전원 장치(4230)는 전원 커넥터(4002)를 통해 호스트(4100)와 연결될 수 있다. 보조 전원 장치(4230)는 호스트(4100)로부터 전원(PWR)을 입력받고, 충전할 수 있다. 보조 전원 장치(4230)는 호스트(4100)로부터의 전원 공급이 원활하지 않을 경우, SSD(4200)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(4230)는 SSD(4200) 내에 위치할 수도 있고, SSD(4200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(4230)는 메인 보드에 위치하며, SSD(4200)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(4240)는 SSD(4200)의 버퍼 메모리로 동작할 수 있다. 예를 들어, 버퍼 메모리(4240)는 호스트(4100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(4221~422n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(4221~422n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(4240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 불휘발성 메모리들을 포함할 수 있다.
도 17는 본 발명의 일 실시 예에 따른 사용자 시스템을 설명하기 위한 도면이다.
도 17을 참조하면, 사용자 시스템(5000)은 애플리케이션 프로세서(5100), 메모리 모듈(5200), 네트워크 모듈(5300), 스토리지 모듈(5400), 및 사용자 인터페이스(5500)를 포함할 수 있다.
애플리케이션 프로세서(5100)는 사용자 시스템(5000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(5100)는 사용자 시스템(5000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(5100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.
메모리 모듈(5200)은 사용자 시스템(5000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(5200)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR3 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 불휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로, 애플리케이션 프로세서(5100) 및 메모리 모듈(5200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
네트워크 모듈(5300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(5300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, Wi-Fi 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(5300)은 애플리케이션 프로세서(5100)에 포함될 수 있다.
스토리지 모듈(5400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(5400)은 애플리케이션 프로세서(5100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(5400)은 스토리지 모듈(5400)에 저장된 데이터를 애플리케이션 프로세서(5100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(5400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 불휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(5400)은 사용자 시스템(5000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.
예시적으로, 스토리지 모듈(5400)은 복수의 불휘발성 메모리 장치들을 포함할 수 있고, 복수의 불휘발성 메모리 장치들은 도 1을 참조하여 설명한 메모리 장치와 동일하게 동작할 수 있다. 스토리지 모듈(5400)은 도 1을 참조하여 설명된 저장 장치(1000)과 동일하게 동작할 수 있다.
사용자 인터페이스(5500)는 애플리케이션 프로세서(5100)에 데이터 또는 명령어를 입력하거나, 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(5500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(5500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모니터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
100: 메모리 장치
200: 메모리 컨트롤러
210: 버퍼 제어부
220: 쓰기 동작 제어부
300: 버퍼 메모리 장치

Claims (20)

  1. 복수의 존들에 각각 할당된 복수의 메모리 블록들을 포함하는 메모리 장치;
    호스트로부터 상기 복수의 존들 중 어느 하나의 존에 저장될 쓰기 데이터를 수신하는 호스트 버퍼 및 상기 호스트 버퍼에 저장된 데이터 중 상기 메모리 장치로 제공될 상기 쓰기 데이터를 임시 저장하는 메모리 버퍼를 포함하는 버퍼 메모리 장치;
    상기 쓰기 데이터를 상기 메모리 장치로 전송하도록 상기 버퍼 메모리 장치를 제어하는 버퍼 제어부; 및
    상기 버퍼 메모리 장치로부터 전송된 상기 쓰기 데이터를 상기 어느 하나의 존에 저장하도록 상기 메모리 장치를 제어하는 쓰기 동작 제어부;를 포함하되,
    상기 쓰기 동작 제어부는,
    상기 호스트 버퍼로 수신된 상기 쓰기 데이터가 상기 메모리 버퍼로 이동하는 동안 발생된 오류에 응답하여, 상기 쓰기 데이터가 상기 어느 하나의 존에 포함된 제1 메모리 블록 그룹에 저장되기 전에 기저장된 기존 데이터 및 상기 쓰기 데이터를 획득하고, 상기 기존 데이터 및 상기 쓰기 데이터를 제2 메모리 블록 그룹에 저장하도록 상기 메모리 장치를 제어하는 저장 장치.
  2. 제1항에 있어서,
    상기 쓰기 동작 제어부는,
    호스트로부터 전송된 쓰기 요청에 응답하여, 상기 쓰기 데이터를 상기 어느 하나의 존에 저장하도록 상기 메모리 장치를 제어하는 노멀 동작 제어부;
    상기 호스트로부터 수신된 상기 쓰기 데이터가 상기 호스트 버퍼에서 상기 메모리 버퍼로 이동하는 동안 발생된 오류를 검출하는 오류 검출부; 및
    상기 검출된 오류에 응답하여, 상기 기존 데이터 및 상기 쓰기 데이터를 제2 메모리 블록 그룹에 저장하는 리커버리 동작을 수행하도록 상기 메모리 장치 및 상기 버퍼 메모리 장치를 제어하는 리커버리 동작 제어부;를 포함하는 저장 장치.
  3. 제2항에 있어서,
    상기 리커버리 동작 제어부는,
    상기 쓰기 데이터를 상기 제1 메모리 블록 그룹에 저장하는 프로그램 동작을 수행하는 동안 상기 오류가 검출되면, 상기 프로그램 동작을 중단하고 상기 리커버리 동작을 수행하도록 상기 메모리 장치를 제어하는 저장 장치.
  4. 제2항에 있어서,
    상기 리커버리 동작 제어부는,
    상기 쓰기 데이터를 제1 데이터 및 제2 데이터로 구분하고,
    상기 제1 데이터는,
    상기 쓰기 데이터 중 상기 오류 없이 상기 제1 메모리 블록 그룹에 기저장된 데이터이고,
    상기 제2 데이터는,
    상기 쓰기 데이터 중 상기 오류가 검출된 데이터이거나, 상기 오류가 검출된 데이터 이후에 저장되는 데이터인 저장 장치.
  5. 제4항에 있어서,
    상기 리커버리 동작 제어부는,
    상기 메모리 장치로부터 상기 제1 데이터 및 상기 기존 데이터를 획득하도록 상기 메모리 장치를 제어하고, 상기 호스트 버퍼로부터 상기 제2 데이터를 획득하도록 상기 버퍼 메모리 장치를 제어하는 저장 장치.
  6. 제5항에 있어서,
    상기 리커버리 동작 제어부는,
    상기 제1 데이터를 상기 제2 메모리 블록 그룹에 저장한 후, 상기 제2 데이터를 상기 제2 메모리 블록 그룹에 저장하도록 상기 메모리 장치를 제어하는 저장 장치.
  7. 제2항에 있어서,
    상기 리커버리 동작 제어부는,
    상기 메모리 장치에 호스트로부터 수신한 데이터를 저장하는 프로그램 동작의 순서를 결정하는 스케쥴 관리부; 및
    상기 메모리 장치가 수행 중인 상기 프로그램 동작을 중단하도록 지시하는 커맨드, 상기 메모리 장치에 저장된 데이터를 리드하도록 지시하는 커맨드 및 프로그램 동작을 지시하는 커맨드를 포함하는 리커버리 커맨드를 생성하는 커맨드 생성부;를 포함하는 저장 장치.
  8. 제1항에 있어서,
    상기 쓰기 동작 제어부는,
    상기 호스트로부터 수신한 데이터의 논리 어드레스가 연속되는 경우, 낮은 논리 어드레스부터 순차적으로 저장하도록 상기 메모리 장치를 제어하는 저장 장치.
  9. 제8항에 있어서,
    상기 기존 데이터 및 상기 쓰기 데이터의 논리 어드레스는 연속되고,
    상기 쓰기 동작 제어부는,
    상기 기존 데이터를 상기 제2 메모리 블록 그룹에 저장한 후, 상기 쓰기 데이터를 상기 제2 메모리 블록 그룹에 저장하도록 상기 메모리 장치를 제어하는 저장 장치.
  10. 제1항에 있어서,
    상기 버퍼 메모리 장치는,
    상기 메모리 장치에 저장된 데이터의 논리 어드레스 및 물리 어드레스의 맵핑 정보를 저장하는 맵핑 테이블; 및
    상기 쓰기 데이터에 대응되는 커맨드의 오류 정보를 포함하는 커맨드 테이블;을 포함하는 저장 장치.
  11. 제10항에 있어서,
    상기 맵핑 테이블은,
    상기 기존 데이터 및 상기 쓰기 데이터가 상기 제2 메모리 블록 그룹에 저장된 후, 상기 기존 데이터 및 상기 쓰기 데이터에 각각 대응되는 상기 논리 어드레스 및 상기 물리 어드레스의 상기 맵핑 정보를 갱신하는 저장 장치.
  12. 제11항에 있어서,
    상기 쓰기 제어부는,
    상기 갱신된 맵핑 정보에 따라 상기 쓰기 데이터의 후속 데이터를 저장하는 저장 장치.
  13. 제10항에 있어서,
    상기 버퍼 제어부는,
    상기 커맨드 테이블에 기초하여, 상기 호스트 버퍼에 임시 저장된 상기 쓰기 데이터를 제거하도록 상기 호스트 버퍼를 제어하는 저장 장치.
  14. 제10항에 있어서,
    상기 버퍼 제어부는,
    상기 커맨드 테이블에 기초하여, 상기 쓰기 데이터를 상기 메모리 버퍼로 재전송하도록 상기 호스트 버퍼를 제어하고,
    상기 재전송된 쓰기 데이터를 상기 메모리 장치로 전송하도록 상기 메모리 버퍼를 제어하는 저장 장치.
  15. 제1항에 있어서,
    상기 쓰기 제어부는,
    상기 발생된 오류에 응답하여, 상기 제2 메모리 블록 그룹을 상기 어느 하나의 존으로 할당하는 저장 장치.
  16. 복수의 존들로 할당된 복수의 메모리 블록들을 포함하는 메모리 장치를 포함하는 저장 장치의 동작 방법에 있어서,
    호스트로부터 쓰기 데이터를 포함하는 쓰기 요청을 수신하는 단계;
    상기 호스트로부터 전송된 상기 쓰기 데이터를 임시 저장하는 단계;
    상기 임시 저장된 쓰기 데이터를 상기 메모리 장치에 포함된 하나의 존에 순차적으로 저장하는 단계;
    상기 쓰기 데이터가 이동하는 동안 오류가 발생하였는지 판단하는 단계; 및
    상기 오류가 발생한 경우, 리커버리 동작을 수행하는 단계;를 포함하는 저장 장치의 동작 방법.
  17. 제16항에 있어서,
    상기 리커버리 동작을 수행하는 단계는,
    상기 쓰기 데이터 및 상기 쓰기 데이터가 제1 메모리 블록 그룹에 저장되기 전에 기저장된 기존 데이터를 획득하는 단계; 및
    상기 쓰기 데이터 및 상기 기존 데이터를 제2 메모리 블록 그룹에 저장하는 단계;를 포함하는 저장 장치의 동작 방법.
  18. 제17항에 있어서,
    상기 제2 메모리 블록 그룹에 저장하는 단계는,
    상기 쓰기 데이터 및 상기 기존 데이터의 논리 어드레스에 따라 순차적으로 저장하는 저장 장치의 동작 방법.
  19. 제17항에 있어서,
    상기 리커버리 동작을 수행하는 단계는,
    상기 제2 메모리 블록 그룹을 상기 어느 하나의 존으로 할당하는 단계;를 더 포함하는 저장 장치의 동작 방법.
  20. 제17항에 있어서,
    상기 획득하는 단계는,
    상기 메모리 장치로부터 상기 기존 데이터 및 상기 쓰기 데이터 중 제1 메모리 블록 그룹에 오류 없이 기저장된 제1 데이터를 획득하는 단계; 및
    버퍼 메모리 장치로부터 상기 쓰기 데이터 중 상기 제1 데이터를 제외한 제2 데이터를 획득하는 단계;를 포함하는 저장 장치의 동작 방법.
KR1020200125706A 2020-09-28 2020-09-28 저장 장치 및 그 동작 방법 KR20220042649A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200125706A KR20220042649A (ko) 2020-09-28 2020-09-28 저장 장치 및 그 동작 방법
US17/212,010 US11513726B2 (en) 2020-09-28 2021-03-25 Storage device and method of operating the same
CN202110537756.XA CN114327251A (zh) 2020-09-28 2021-05-18 存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200125706A KR20220042649A (ko) 2020-09-28 2020-09-28 저장 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20220042649A true KR20220042649A (ko) 2022-04-05

Family

ID=80822503

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200125706A KR20220042649A (ko) 2020-09-28 2020-09-28 저장 장치 및 그 동작 방법

Country Status (3)

Country Link
US (1) US11513726B2 (ko)
KR (1) KR20220042649A (ko)
CN (1) CN114327251A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240078039A1 (en) * 2022-09-06 2024-03-07 Western Digital Technologies, Inc. Data Recovery for Zoned Namespace Devices
US11989423B2 (en) * 2022-11-16 2024-05-21 Lemon Inc. Techniques for zoned namespace (ZNS) storage using multiple zones
CN116382576B (zh) * 2023-03-17 2024-02-27 平头哥(上海)半导体技术有限公司 存储控制芯片、固态硬盘和相关方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006293969A (ja) * 2005-03-17 2006-10-26 Fujitsu Ltd データ転送装置
KR102413755B1 (ko) * 2015-11-20 2022-06-28 삼성전자주식회사 리텐션 특성에 의한 성능 저하를 복구하는 저장 장치의 동작 방법 및 이를 포함하는 데이터 처리 시스템의 동작 방법
KR102547642B1 (ko) 2016-05-18 2023-06-28 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
TWI662410B (zh) * 2017-12-18 2019-06-11 慧榮科技股份有限公司 資料儲存裝置與記憶體裝置之資料處理方法
KR20200010933A (ko) 2018-07-23 2020-01-31 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
KR102702680B1 (ko) * 2018-08-06 2024-09-05 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법

Also Published As

Publication number Publication date
US20220100419A1 (en) 2022-03-31
CN114327251A (zh) 2022-04-12
US11513726B2 (en) 2022-11-29

Similar Documents

Publication Publication Date Title
KR102698994B1 (ko) 저장 장치 및 그 동작 방법
KR102706419B1 (ko) 스토리지 장치 및 그 동작 방법
US11734178B2 (en) Storage device performing cache read operation using page buffer and operating method thereof
KR20220036468A (ko) 저장 장치 및 그 동작 방법
US20220138099A1 (en) Memory system and method of operating the same
KR102717014B1 (ko) 저장 장치 및 그 동작 방법
US11249849B2 (en) Memory controller and method of operating the same
KR20210017912A (ko) 메모리 컨트롤러 및 그 동작 방법
US11513726B2 (en) Storage device and method of operating the same
KR20210062476A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20210076497A (ko) 스토리지 장치 및 그 동작 방법
KR20210046454A (ko) 메모리 장치 및 그 동작 방법
KR20220055302A (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
KR20210033719A (ko) 메모리 장치 및 그 동작 방법
KR20210106778A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20210055346A (ko) 스토리지 장치 및 그 동작 방법
US11908532B2 (en) Memory device and method of operating the memory device
US11687270B2 (en) Storage device and operating method performing garbage collection of cyclical data
US11836370B2 (en) Storage device and operating method thereof
KR20220048864A (ko) 저장 장치 및 그 동작 방법
KR20220079235A (ko) 저장 장치 및 그 동작 방법
KR20220066688A (ko) 스토리지 장치 및 그 동작 방법
KR20220033368A (ko) 메모리 시스템 및 이의 동작 방법
US12141471B2 (en) Storage device and operating method utilizing a buffer when a write failure occurs
US11841795B2 (en) Storage device for setting a flag in a mapping table according to a sequence number and operating method thereof