[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20220006679A - 표시 장치 및 표시 장치의 제조 방법 - Google Patents

표시 장치 및 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20220006679A
KR20220006679A KR1020200084180A KR20200084180A KR20220006679A KR 20220006679 A KR20220006679 A KR 20220006679A KR 1020200084180 A KR1020200084180 A KR 1020200084180A KR 20200084180 A KR20200084180 A KR 20200084180A KR 20220006679 A KR20220006679 A KR 20220006679A
Authority
KR
South Korea
Prior art keywords
layer
conductive metal
metal oxide
metal
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020200084180A
Other languages
English (en)
Other versions
KR102770890B1 (ko
Inventor
백경민
신현억
이주현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200084180A priority Critical patent/KR102770890B1/ko
Priority to US17/178,288 priority patent/US11626469B2/en
Priority to CN202110760898.2A priority patent/CN113921566A/zh
Publication of KR20220006679A publication Critical patent/KR20220006679A/ko
Application granted granted Critical
Publication of KR102770890B1 publication Critical patent/KR102770890B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • H01L27/124—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H01L27/1248—
    • H01L27/1262—
    • H01L27/3248—
    • H01L27/3258—
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

표시 장치 및 표시 장치의 제조 방법이 제공된다. 표시 장치는 기판, 및 상기 기판 상에 배치되고, 순차적으로 적층된 제1 도전성 금속층, 제2 도전성 금속층, 제3 도전성 금속층 및 제1 금속 산화물층을 포함하는 배선층을 포함하되, 상기 제1 도전성 금속층과 상기 제3 도전성 금속층은 제1 금속을 포함하며, 상기 제2 도전성 금속층은 상기 제1 금속과 상이한 제2 금속을 포함하고, 상기 제1 금속 산화물층은 상기 제2 금속 및 금속 화합물을 포함하고, 상기 제1 금속 산화물층은 상기 제3 도전성 금속층의 상면을 커버한다.

Description

표시 장치 및 표시 장치의 제조 방법{Display device and method of fabricating the same}
본 발명은 표시 장치 및 표시 장치의 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Display, OLED) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치는 서로 다른 색을 표현하는 복수의 화소를 포함하여 색 표시를 구현할 수 있다. 표시 장치의 각 화소가 서로 독립적으로 동작하고 서로 다른 색을 표현하기 위해 표시 장치는 구동 신호를 전달하기 위한 구동 신호 배선 및 각 화소마다 배치된 다양한 기능성 전극들을 포함할 수 있다.
예를 들어, 구동 신호 배선 등은 낮은 전기 저항, 높은 열적 안정성 및 쉬운 가공성 등이 요구된다.
본 발명이 해결하고자 하는 과제는 외부광이 배선 등에 의해 반사되는 것을 억제 또는 방지함으로써, 표시 품질이 향상된 표시 장치 및 표시 장치의 제조 방법을 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제 해결을 위한 일 실시예에 따른 표시 장치는 기판, 및 상기 기판 상에 배치되고, 순차적으로 적층된 제1 도전성 금속층, 제2 도전성 금속층, 제3 도전성 금속층 및 제1 금속 산화물층을 포함하는 배선층을 포함하되, 상기 제1 도전성 금속층과 상기 제3 도전성 금속층은 제1 금속을 포함하며, 상기 제2 도전성 금속층은 상기 제1 금속과 상이한 제2 금속을 포함하고, 상기 제1 금속 산화물층은 상기 제2 금속 및 금속 화합물을 포함하고, 상기 제1 금속 산화물층은 상기 제3 도전성 금속층의 상면을 커버한다.
상기 제1 금속은 티타늄(Ti)이며, 상기 제2 금속은 구리(Cu)이고, 상기 금속 화합물은 구리 산화물(CuOx) 및 구리 질화물(CuNx) 중 적어도 어느 하나일 수 있다.
상기 제1 금속 산화물층의 광 반사율은 상기 제1 도전성 금속층, 상기 제2 도전성 금속층 및 상기 제3 도전성 금속층의 광 반사율보다 작을 수 있다.
상기 제1 도전성 금속층의 측면을 둘러싸며 상기 제1 도전성 금속층보다 낮은 광 반사율을 갖는 제2 금속 산화물층, 상기 제2 도전성 금속층의 측면을 둘러싸며 상기 제2 도전성 금속층보다 낮은 광 반사율을 갖는 제3 금속 산화물층, 및 상기 제3 도전성 금속층의 측면을 둘러싸며 상기 제3 도전성 금속층보다 낮은 광 반사율을 갖는 제4 금속 산화물층을 더 포함할 수 있다.
상기 제1 금속 산화물층, 상기 제2 금속 산화물층, 상기 제3 금속 산화물층 및 상기 제4 금속 산화물층의 측면은 상호 정렬될 수 있다.
상기 제1 도전성 금속층, 상기 제2 도전성 금속층 및 상기 제3 도전성 금속층의 측면은 상호 정렬될 수 있다.
상기 제2 금속 산화물층 및 상기 제4 금속 산화물층은 티타늄 산화물(TiOx) 및 티타늄 질화물(TiNx) 중 적어도 어느 하나를 포함하고, 상기 제3 금속 화합물층은 구리 산화물(CuOx) 및 구리 질화물(CuNx) 중 적어도 어느 하나를 포함할 수 있다.
상기 제1 금속 산화물층의 표면은 적어도 일부 영역에서 요철면을 포함할 수 있다.
상기 배선층은 데이터 신호 및 게이트 신호 중 어느 하나를 전달할 수 있다.
상기 배선층 상에 배치되며 컨택홀을 포함하는 절연층 및 상기 절연층 상에 배치되는 화소 전극을 더 포함하되, 상기 제1 금속 산화물층은 상기 제3 도전성 금속층의 적어도 일부를 노출하며, 상기 화소 전극은 상기 컨택홀을 통해 상기 제1 금속 산화물층이 노출하는 상기 제3 도전성 금속층과 컨택할 수 있다.
상기 과제 해결을 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치되고, 게이트 신호 배선을 포함하는 제1 배선층, 상기 제1 배선층 상에 배치된 제1 절연층, 상기 절연층 상에 배치되며, 데이터 신호 배선, 상기 데이터 신호 배선에 연결된 데이터 패드, 상기 데이터 신호 배선과 이격된 드레인 전극을 포함하는 제2 배선층, 상기 제2 배선층 상에 배치된 제2 절연층, 및 상기 제2 절연층 상에 배치되며, 상기 드레인 전극과 전기적으로 연결된 화소 전극을 포함하되, 상기 제2 배선층은 도전성 물질을 포함하는 제1 영역 및 상기 제1 영역 상에 배치되고 상기 도전성 물질의 산화물 또는 질화물을 포함하는 제2 영역을 포함하고, 상기 제2 영역은 상기 제1 영역보다 반사율이 낮고, 상기 제2 영역은 상기 제1 영역보다 저항이 크다.
상기 데이터 신호 배선은 상기 제2 영역이 상기 제1 영역의 상면을 커버하고, 상기 데이터 패드는 상기 제2 영역이 상기 제1 영역의 상면을 전부 노출하며, 상기 드레인 전극은 상기 제2 영역이 상기 제1 영역의 상면의 일부를 노출할 수 있다.
상기 화소 전극은 상기 제2 절연층을 관통하는 컨택홀을 통해 상기 드레인 전극의 상기 제2 영역이 일부 노출하는 상기 제1 영역의 상면에 접촉할 수 있다.
상기 제1 영역은 순차적으로 적층된 제1 도전성 금속층, 제2 도전성 금속층 및 제3 도전성 금속층을 포함하고, 상기 제2 영역은 상기 제1 도전성 금속층의 측면을 커버하는 제1 금속 산화물층, 상기 제2 도전성 금속층의 측면을 커버하는 제2 금속 산화물층, 상기 제3 도전성 금속층의 측면을 커버하는 제3 금속 산화물층, 및 상기 제3 도전성 금속층의 상면을 커버하는 제4 금속 산화물층을 포함할 수 있다.
상기 제1 도전성 금속층 및 상기 제3 도전성 금속층은 티타늄(Ti)을 포함하며, 상기 제2 도전성 금속층은 구리(Cu)를 포함하고, 상기 제1 금속 산화물층 및 상기 제3 금속 산화물층은 티타늄 질화물(TiNx) 및 티타늄 산화물(TiOx) 중 적어도 어느 하나를 포함하며, 상기 제2 금속 산화물층 및 상기 제4 금속 산화물층은 구리 질화물(CuNx) 및 구리 산화물(CuOx) 중 적어도 어느 하나를 포함할 수 있다.
상기 과제 해결을 위한 일 실시예에 따른 표시 장치의 제조 방법은 기판 상에 제1 패턴층용 물질층, 제2 패턴층용 물질층, 제3 패턴층용 물질층 및 제4 패턴층용 물질층을 순차적으로 적층하는 단계, 하나의 마스크를 이용하여, 상기 제1 패턴층용 물질층, 상기 제2 패턴층용 물질층, 상기 제3 패턴층용 물질층 및 상기 제4 패턴층용 물질층을 패터닝하는 단계, 및 패턴화된 상기 제1 패턴층용 물질층, 상기 제2 패턴층용 물질층, 상기 제3 패턴층용 물질층 및 상기 제4 패턴층용 물질층의 적어도 일부를 산화 또는 질화시킴으로써, 제1 영역, 및 상기 제1 영역의 상측과 측부를 커버하는 제2 영역을 포함하는 배선층을 형성하는 단계를 포함하되, 상기 제2 영역의 광 반사율은 상기 제1 영역의 광 반사율보다 작다.
상기 상기 제1 패턴층용 물질층, 상기 제2 패턴층용 물질층, 상기 제3 패턴층용 물질층 및 상기 제4 패턴층용 물질층의 적어도 일부를 산화 또는 질화시키는 단계는 열처리 공정, 플라즈마 처리 및 과산화수소 용액 처리 중 어느 하나로 진행될 수 있다.
상기 제1 영역은 순차적으로 적층된 제1 도전성 금속층, 제2 도전성 금속층 및 제3 도전성 금속층을 포함하고, 상기 제2 영역은 상기 제1 도전성 금속층의 측면을 커버하는 제1 금속 산화물층, 상기 제2 도전성 금속층의 측면을 커버하는 제2 금속 산화물층, 상기 제3 도전성 금속층의 측면을 커버하는 제3 금속 산화물층, 및 상기 제3 도전성 금속층의 상면을 커버하는 제4 금속 산화물층을 포함할 수 있다.
상기 제1 도전성 금속층 및 상기 제3 도전성 금속층은 티타늄(Ti)을 포함하며, 상기 제2 도전성 금속층은 구리(Cu)를 포함하고, 상기 제1 금속 산화물층 및 상기 제3 금속 산화물층은 티타늄 질화물(TiNx) 및 티타늄 산화물(TiOx) 중 적어도 어느 하나를 포함하며, 상기 제2 금속 산화물층 및 상기 제4 금속 산화물층은 구리 질화물(CuNx) 및 구리 산화물(CuOx) 중 적어도 어느 하나를 포함할 수 있다.
상기 배선층은 데이터 신호 및 게이트 신호 중 어느 하나를 전달할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치 및 표시 장치의 제조 방법에 의하면, 외부광이 배선 등에 의해 반사되는 것을 억제 또는 방지함으로써, 표시 품질이 향상된 표시 장치를 제공할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 2는 도 1의 표시 장치에 포함된 일부 화소의 레이아웃도이다.
도 3은 도 2의 Ⅲ-Ⅲ' 선을 따라 절개한 단면도이다.
도 4는 도 2의 Ⅳa-Ⅳa' 선, Ⅳb-Ⅳb' 선 및 Ⅳc-Ⅳc' 선을 따라 자른 단면도이다.
도 5는 도 4의 제2 신호 배선에 포함된 제4 금속 산화물층의 두께에 따른 가시 광선 파장 대역에서의 광 반사율의 일 예를 나타내는 그래프이다.
도 6 내지 도 9는 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 10은 다른 실시예에 따른 표시 장치에 포함된 화소의 레이아웃도이다.
도 11은 도 10의 ⅩⅠ-ⅩⅠ' 선을 따라 자른 단면도이다.
도 12는 또 다른 실시예에 따른 표시 장치의 단면도 일부이다.
도 13은 또 다른 실시예에 따른 표시 장치의 단면도 일부이다.
도 14는 도 13의 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
도 15는 도 13의 제2 신호 배선에 포함된 제4 금속 산화물층의 두께에 따른 가시 광선 파장 대역에서의 광 반사율의 일 예를 나타내는 그래프이다.
도 16은 또 다른 실시예에 따른 표시 장치의 단면도 일부이다.
도 17은 또 다른 실시예에 따른 표시 패널의 단면도의 일 예이다.
도 18은 도 17의 G 영역을 확대한 확대도이다.
도 19는 또 다른 실시예에 따른 표시 패널(10_6)의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 1을 참조하면, 본 실시예에 따른 표시 장치(1)는 제1 기판(11), 제2 기판(12), 및 제1 기판(11)과 제2 기판(12) 사이에 개재된 액정층(30)을 포함하는 표시 패널(10)을 포함할 수 있다.
표시 패널(10)는 제1 방향(DR1) 및 제2 방향(DR2)을 따라 평면상 대략 매트릭스 형태로 배열된 복수의 화소를 포함할 수 있다. 본 명세서에서, 화소(pixel)는 색 표시를 위해 평면 시점에서 표시 영역이 구획되어 정의되는 단일 영역을 의미하며, 하나의 화소는 미리 정해진 하나의 기본색을 표현할 수 있다. 즉, 하나의 화소는, 표시 패널(10)을 기준으로, 다른 화소와 서로 독립적인 색을 표현할 수 있는 최소 단위일 수 있다. 기본색은 적색, 녹색 및 청색을 포함할 수 있으나, 이에 제한되는 것은 아니다.
제1 기판(11) 은 화소마다 배치된 화소 전극 및 화소의 경계를 따라 연장된 구동 신호 배선을 포함할 수 있다. 구동 신호 배선은 제1 방향(DR1)으로 연장된 게이트 신호 배선(210), 및 제2 방향(DR2)으로 연장된 데이터 신호 배선(510)을 포함할 수 있다.
제2 기판(11)은 화소마다 배치된 컬러 필터 및 전면에 배치되며 화소 전극과 대향하는 공통 전극(도 3의 '900' 참조)을 포함할 수 있다.
제1 기판(11)과 제2 기판(12)은 테두리 부위에 배치되는 실링 부재(미도시)를 통해 결합할 수 있다. 제1 기판(11)과 제2 기판(12) 사이의 실링 부재 내측 공간에는 액정층(30)이 개재될 수 있다.
도시하지는 않았지만, 제1 기판(11)의 하부에는 백라이트 유닛이 배치될 수 있다.
이하, 도 2 내지 도 3을 더 참조하여 표시 패널(10)에 대하여 보다 상세하게 설명하기로 한다.
도 2는 도 1의 표시 장치에 포함된 일부 화소의 레이아웃도이다. 구체적으로 도 1은 표시 장치에서 제1 방향(DR1)으로 인접한 2개의 화소(PXa, PXb)의 레이아웃을 도시한다. 도 3은 도 2의 Ⅲ-Ⅲ' 선을 따라 절개한 단면도이다.
먼저, 도 1 내지 도 3을 참조하여 제1 기판(11)에 대해 설명하면, 제1 기판(11)은 제1 베이스(110)(또는, 제1 베이스 기판), 제1 배선층(200), 제1 절연층(310), 액티브층(400), 제2 배선층(500), 제2 절연층(330), 및 화소 전극(600)을 포함할 수 있다. 하나의 화소 전극(600)은 복수의 부화소 전극(610, 630)을 포함할 수 있다.
제1 베이스(110)는 투명한 절연 기판일 수 있다. 예를 들어, 제1 베이스(110)는 글라스 재료, 석영 재료, 또는 투광성 플라스틱 재료 등으로 이루어진 기판일 수 있다. 제1 베이스(110)는 리지드(rigid) 기판일 수 있다. 그러나, 제1 베이스(110)가 상기 예시된 것에 제한되는 것은 아니고, 제1 기판(110)은 휘어지거나, 벤딩되거나, 폴딩되거나, 롤링될 수 있는 플렉시블(flexible)한 특성을 가질 수도 있다.
제1 베이스(110) 상에는 제1 배선층(200)이 배치될 수 있다. 제1 배선층(200)은 제1 베이스(110) 상에 직접 배치될 수 있다. 제1 배선층(200)은 게이트 신호 배선(210) 및 유지 전극(230)을 포함할 수 있다. 게이트 신호 배선(210)과 유지 전극(230)은 동일 층에 배치될 수 있다. 예를 들어, 게이트 신호 배선(210)과 유지 전극(230)은 동일한 구조를 가지고 동일한 재료로 이루어지며 하나의 공정(예를 들어, 마스크 공정)을 통해 동시에 형성될 수 있다.
게이트 신호 배선(210)은 대략 제1 방향(DR1)을 따라 연장될 수 있다. 게이트 신호 배선(210)은 게이트 구동부(미도시)로부터 제공된 게이트 구동 신호를 화소들(PXa, PXb) 각각에 배치된 스위칭 소자에 전달할 수 있다. 예를 들어, 제1 방향(DR1)을 따라 배치된 화소들(PXa, PXb)은 하나의 게이트 신호 배선(210)을 공유할 수 있으나, 이에 제한되는 것은 아니다.
게이트 신호 배선(210)의 일부는 스위칭 소자의 게이트 전극을 이룰 수 있다. 예를 들어, 게이트 신호 배선(210)의 일부는 후술할 제1 스위칭 소자(Q1), 제2 스위칭 소자(Q2) 및 제3 스위칭 소자(Q3)의 제어 단자(또는, 제어 전극)을 구성할 수 있다. 다른 예로, 스위칭 소자의 제어 단자는 게이트 신호 배선(210)으로부터 돌출되어 형성될 수도 있다.
유지 전극(230)은 후술할 제2 배선층(500)의 일부 및/또는 화소 전극(600)의 일부와 중첩하도록 배치될 수 있다. 유지 전극(230)은 제2 배선층(500)(및/또는, 화소 전극(600))과의 사이에 개재된 유전체층(또는, 절연층)과 함께 유지 커패시터를 형성할 수 있다. 유지 커패시터는 하나의 프레임(또는, 특정 시간) 동안에 화소 전극(600)에 인가된 전압을 유지시키는 역할을 할 수 있다. 유지 전극(230)은 부분적으로 면적이 증가한 확장부를 가질 수 있다. 이 경우, 제2 배선층(500) 및 화소 전극(600)과의 중첩 면적이 극대화되고, 유지 커패시터의 용량이 증가하며, 화소 전극(600)의 전압을 하나의 프레임 동안 안정적으로 유지시킬 수 있다.
일 실시예에서, 유지 전극(230)은 부분적으로 제1 부화소 전극(610)의 가장자리와 중첩하도록 배치될 수 있다. 제1 부화소 전극(610)이 대략 사각형의 평면 형상인 경우, 유지 전극(230)은 제1 방향(DR1)으로 연장된 부분들(231) 및 제2 방향(DR2)으로 연장된 부분들(232)을 포함하여 대략 사각띠의 평면 형상을 가질 수 있다. 다만, 이에 제한되는 것은 아니며, 유지 전극(230)은 제2 배선층(500) 및 화소 전극(600)과 함께 유지 커패시터를 형성할 수 있도록 다양하게 변형될 수 있다.
제1 배선층(200) 상에는 제1 베이스(110) 전면에 걸쳐 제1 절연층(310)이 배치될 수 있다. 제1 절연층(310)은 절연성 재료를 포함하여 그 상부의 구성요소와 하부의 구성요소를 서로 절연시킬 수 있다. 제1 절연층(310)은 후술할 제1 스위칭 소자(Q1) 내지 제3 스위칭 소자(Q3)의 제어 단자(즉, 게이트 전극)와 채널층(즉, 액티브층(400))을 절연시키는 게이트 절연층일 수 있다. 제1 절연층(310)은 질화규소, 산화규소, 질화산화규소 또는 산화질화규소 등을 포함하여 이루어질 수 있다.
제1 절연층(310) 상에는 액티브층(400)이 배치될 수 있다. 액티브층(400)은 반도체 물질을 포함할 수 있다. 예를 들어, 액티브층(400)은 비정질 규소, 또는 다결정 규소를 포함하여 이루어지거나, 또는 산화물 반도체로 이루어질 수 있다. 액티브층(400)의 일부는 스위칭 소자의 채널층을 이룰 수 있다. 예를 들어, 액티브층(400)은 후술할 제1 스위칭 소자(Q1), 제2 스위칭 소자(Q2) 및 제3 스위칭 소자(Q3)의 채널을 구성하며, 채널은 게이트 신호 배선(210)에 인가되는 전압에 따라 턴 온 또는 턴 오프될 수 있다. 액티브층(400)의 적어도 일부는 대략 제2 방향(DR2)을 따라 연장되며 데이터 신호 배선(510)과 중첩하여 배치될 수 있다.
액티브층(400) 상에는 제2 배선층(500)이 배치될 수 있다. 제2 배선층(500)은 데이터 신호 배선(510), 소스 전극층(530) 및 드레인 전극층(550)을 포함하고, 기준 전압 배선(570)을 더 포함할 수 있다. 데이터 신호 배선(510), 소스 전극층(530), 드레인 전극층(550) 및 기준 전압 배선(570)은 동일 층에 배치될 수 있다. 예를 들어, 데이터 신호 배선(510), 소스 전극층(530), 드레인 전극층(550) 및 기준 전압 배선(570)은 동일한 구조를 가지고 동일한 재료로 이루어지며 하나의 공정을 통해 동시에 형성될 수 있다.
데이터 신호 배선(510)은 대략 제2 방향(DR2)을 따라 연장될 수 있다. 데이터 신호 배선(510)은 데이터 구동부(미도시)로부터 제공된 데이터 구동 신호를 화소들(PXa, PXb) 각각에 배치된 스위칭 소자에 전달할 수 있다. 예를 들어, 제2 방향(DR2)을 따라 배치된 화소들은 하나의 데이터 신호 배선(510)을 공유할 수 있으나, 이에 제한되는 것은 아니다.
소스 전극층(530)은 제1 소스 전극(531), 제2 소스 전극(532) 및 제3 소스 전극(533)을 포함할 수 있다. 제1 소스 전극(531), 제2 소스 전극(532) 및 제3 소스 전극(533)은 각각 제1 스위칭 소자(Q1), 제2 스위칭 소자(Q2) 및 제3 스위칭 소자(Q3)의 입력 단자 역할을 수행할 수 있다.
제1 소스 전극(531)은 데이터 신호 배선(510)으로부터 돌출되어 데이터 신호 배선(510)과 물리적 경계 없이 형성될 수 있다. 즉, 제1 소스 전극(531)은 데이터 신호 배선(510)과 일체로 형성될 수 있다. 제1 소스 전극(531)은 게이트 신호 배선(210) 및 액티브층(400) 상에서 제1 드레인 전극(551)과 이격 배치될 수 있다.
유사하게, 제2 소스 전극(532)은 데이터 신호 배선(510)으로부터 돌출되어 데이터 신호 배선(510) 및 제1 소스 전극(531)과 물리적 경계 없이 형성될 수 있다. 제2 소스 전극(532)은 게이트 신호 배선(210) 및 액티브층(400) 상에서 제2 드레인 전극(552)과 이격 배치될 수 있다.
제3 소스 전극(533)은 제2 드레인 전극(552)으로부터 연장되어 제2 드레인 전극(552)과 물리적 경계 없이 형성될 수 있다. 제3 소스 전극(533)은 게이트 신호 배선(210) 및 액티브층(400) 상에서 제3 드레인 전극(553)과 이격 배치될 수 있다.
드레인 전극층(550)은 제1 드레인 전극(551), 제2 드레인 전극(552) 및 제3 드레인 전극(553)을 포함할 수 있다. 제1 드레인 전극(551), 제2 드레인 전극(552) 및 제3 드레인 전극(553)은 각각 제1 스위칭 소자(Q1), 제2 스위칭 소자(Q2) 및 제3 스위칭 소자(Q3)의 출력 단자 역할을 수행할 수 있다.
제1 드레인 전극(551)은 게이트 신호 배선(210) 및 액티브층(400) 상에서 제1 소스 전극(531)과 이격 배치될 수 있다. 제1 드레인 전극(551)은 제1 컨택홀(H1)을 통해 제1 부화소 전극(610)과 전기적으로 연결될 수 있다.
유사하게, 제2 드레인 전극(552)은 게이트 신호 배선(210) 및 액티브층(400) 상에서 제2 소스 전극(532)과 이격 배치될 수 있다. 제2 드레인 전극(552)은 제2 컨택홀(H2)을 통해 제2 부화소 전극(630)과 전기적으로 연결될 수 있다. 제2 드레인 전극(552)은 제3 소스 전극(533)과 물리적 경계 없이 일체로 형성될 수 있다.
제3 드레인 전극(553)은 게이트 신호 배선(210) 및 액티브층(400) 상에서 제3 소스 전극(533)과 이격 배치될 수 있다.
기준 전압 배선(570)은 대략 제2 방향(DR2)으로 연장될 수 있다. 예를 들어, 기준 전압 배선(570)의 제2 방향(DR2)으로 연장된 부분은 후술할 화소 전극(600)의 줄기부(601)와 중첩하도록 배치될 수 있다. 기준 전압 배선(570)이 화소 전극(600)의 줄기부(601)와 중첩하는 경우, 개구 영역을 관통하는 기준 전압 배선(570)으로 인한 휘도 저하가 최소화될 수 있다. 기준 전압 배선(570)에는 기준 전압이 인가될 수 있다. 기준 전압에 대해서는 화소 전극(600)과 함께 후술하기로 한다.
일 실시예에서, 기준 전압 배선(570)의 일부는 부분적으로 제3 드레인 전극(553)을 이룰 수 있다. 예를 들어, 기준 전압 배선(570)은 제3 스위칭 소자(Q3)의 출력 단자 역할을 동시에 수행할 수 있다. 다만, 본 발명이 이에 제한되는 것은 아니며, 예를 들어, 기준 전압 배선(570)과 제3 드레인 전극(553)은 물리적으로 분리되어 형성되되, 전기적으로 연결될 수도 있다.
제2 배선층(500)은 저저항을 구현하기 위해 금속 물질을 포함하여 이루어질 수 있다. 상기 저저항 특성을 갖는 금속 물질의 예로는 구리(Cu), 티타늄(Ti) 등을 들 수 있다. 그런데, 상기와 같은 금속은 일반적으로 높은 반사율을 갖는다. 제2 배선층(500)의 반사율이 높게 되면 외광 반사에 의한 화질 저하를 유발할 수 있다. 따라서, 제2 배선층(500)(예를 들어, 데이터 신호 배선(510), 소스 전극층(530), 드레인 전극층(550) 및 기준 전압 배선(570))은 저저항 특성을 가지면서도, 외광 반사를 줄일 수 있는 적층 구조를 갖는 것이 바람직하다. 이와 같은 특성을 갖는 제2 배선층(500)의 적층 구조에 대해서는 도 4 및 도 5를 참조하여 후술하기로 한다.
제2 배선층(500) 상에는 제1 베이스(110) 전면에 걸쳐 제2 절연층(330)이 배치될 수 있다. 제2 절연층(330)은 절연성 재료를 포함하여 이루어질 수 있다. 제2 절연층(330)은 제2 배선층(500)과 화소 전극(600)을 절연시킬 수 있다. 제2 절연층(330)은 복수의 층들의 적층 구조일 수 있다. 예를 들어, 제2 절연층(330)은 무기 재료로 이루어진 보호층(331) 및 유기 재료로 이루어진 평탄화층(332)을 포함하는 이중층 구조를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 절연층(330)에는 컨택홀들이 형성될 수 있다. 예를 들어, 제1 컨택홀(H1)은 제2 절연층(330)을 관통하여 제1 드레인 전극(551)을 부분적으로 노출시키고, 제2 컨택홀(H2)은 제2 절연층(330)을 관통하여 제2 드레인 전극(552)을 부분적으로 노출시킬 수 있다.
제2 절연층(330) 상에는 화소 전극(600)이 배치될 수 있다. 화소 전극(600)은 후술할 공통 전극(900)과 함께 액정층(30)에 전계를 형성하여 해당 화소 내의 액정(31)의 배향 방향을 제어할 수 있다. 화소 전극(600)은 화소들(PXa, PXb) 각각에 배치되고, 화소 전극(600)에는 서로 독립적인 전압이 인가될 수 있다. 화소 전극(600)은 투명한 도전성 재료로 이루어진 투명 전극일 수 있다. 투명 전극을 형성하는 재료의 예로는 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등을 들 수 있다.
일 실시예에서, 하나의 화소 내에서, 화소 전극(600)은 상호 이격된 제1 부화소 전극(610) 및 제2 부화소 전극(630)을 포함할 수 있다. 제1 부화소 전극(610)이 차지하는 평면상 면적은 제2 부화소 전극(630)이 차지하는 평면상 면적에 비해 작을 수 있다.
제1 부화소 전극(610) 및 제2 부화소 전극(630)은 각각 평면상 대략 사각형 형상을 가지되, 도메인 분할 수단을 갖는 패턴 전극일 수 있다. 예를 들어, 제1 부화소 전극(610) 및 제2 부화소 전극(630)은 각각 줄기부(601), 줄기부(601)로부터 연장된 복수의 가지부(602), 및 가지부(602)로부터 연장된 연결부(603)를 포함할 수 있다.
줄기부(601)는 대략 십자 형상으로 형성될 수 있다. 줄기부(601)는 대략 제2 방향(DR2)으로 연장된 기준 전압 배선(570)과 중첩할 수 있다. 가지부(602)는 십자 형상의 줄기부(601)로부터 기울어진 방향, 예컨대 줄기부(601)의 연장 방향을 기준으로 대략 45˚ 방향으로 방사형을 이루며 뻗어있을 수 있다. 즉 제1 부화소 전극(610)과 제2 부화소 전극(630)은 각각 줄기부(601)에 의해 분할되고 가지부(602)의 방향성이 서로 다른 네개의 도메인을 가질 수 있다. 이 경우, 표시 장치(1)의 액정 제어력이 향상되고, 또한, 표시 장치(1)의 시야각이 개선될 수 있으며, 나아가, 표시 장치(1)의 휘도와 응답 속도가 향상될 수 있다.
제1 부화소 전극(610)의 연결부(603)는 제1 컨택홀(H1)을 통해 제1 부화소 전극(610)과 제1 드레인 전극(551)을 전기적으로 연결하고, 제2 부화소 전극(630)의 연결부(603)는 제2 컨택홀(H2)을 통해 제2 부화소 전극(630)과 제2 드레인 전극(552)을 전기적으로 연결할 수 있다.
앞서 설명한 바와 같이, 제1 스위칭 소자(Q1), 제2 스위칭 소자(Q2), 및 제3 스위칭 소자(Q3)는 하나의 게이트 신호 배선(210)을 공유하며 동시에 제어될 수 있다. 제1 부화소 전극(610)에는 제1 스위칭 소자(Q1)를 통해 데이터 신호 배선(510)으로부터 제공된 데이터 전압이 인가될 수 있다. 제2 스위칭 소자(Q2)의 제2 드레인 전극(552)은 제3 스위칭 소자(Q3)를 통해 기준 전압 배선(570)과 전기적으로 연결되므로, 제2 부화소 전극(630)에는 데이터 신호 배선(510)으로부터 제공된 데이터 전압과 기준 전압 배선(570)으로부터 제공된 기준 전압 사이의 크기를 갖는 소정의 전압이 인가될 수 있다. 따라서, 제1 부화소 전극(610)에 비해 상대적으로 작은 크기의 전압이 제2 부화소 전극(630)에 인가될 수 있다. 하나의 화소 내에 서로 다른 전압들이 인가되는 제1 부화소 전극(610)과 제2 부화소 전극(630)이 배치됨으로써, 표시 장치(1)의 측면 시인성이 개선될 수 있다.
한편, 도 2에서 제1 부화소 전극(610)의 가장자리가 유지 전극(230)과 중첩하는 것으로 도시되어 있으나, 이는 예시적인 것으로 이에 제한되는 것은 아니다. 예를 들어, 제2 부화소 전극(630)의 가장자리가 유지 전극(230)과 중첩하거나, 다른 예로, 제1 부화소 전극(610)과 제2 부화소 전극(630)이 모두 유지 전극(230)과 중첩할 수도 있다.
다음으로, 제2 기판(12)에 대하여 설명한다.
제2 기판(12)은 제2 베이스(130), 제2 베이스(130)의 제1 베이스(110)와 대면하는 일면(도면상 하면) 상에 배치된 차광 부재(700), 차광 부재(700) 상에 배치된 컬러 필터(810), 컬러 필터(810) 상에 배치된 오버코팅층(830), 및 오버코팅층(830) 상에 배치된 공통 전극(900)을 포함할 수 있다.
제2 베이스(130)는 제1 베이스(110)와 마찬가지로 투명한 기판일 수 있다. 제1 베이스(110)와 제2 베이스(130)는 서로 동일하거나 상이한 재료로 이루어질 수 있다.
제2 베이스(130) 상에는 차광 부재(700)가 배치될 수 있다. 차광 부재(700)는 가시 광선 파장 대역의 광의 투과를 차단할 수 있는 재료로 이루어질 수 있다. 차광 부재(700)는 제1 스위칭 소자(Q1), 제2 스위칭 소자(Q2) 및 제3 스위칭 소자(Q3) 등과 중첩하도록 배치되어, 의도치 않은 영역에서의 빛샘 불량을 방지할 수 있다.
차광 부재(700)는 제1 방향(DR1)으로 연장된 라인 형상을 가지고 제1 스위칭 소자(Q1) 내지 제3 스위칭 소자(Q3)와 중첩할 수 있다. 또, 차광 부재(700)는 유지 전극(230)의 일부, 액티브층(400)의 일부, 데이터 신호 배선(510)의 일부와 중첩하되, 그들의 일부와 중첩하지 않도록 배치될 수 있다. 또한, 차광 부재(700)는 게이트 신호 배선(210)과 완전히 중첩할 수 있다. 즉, 게이트 신호 배선(210)은 차광 부재(700)에 의해 완전히 커버될 수 있다. 도 2에서 차광 부재(700)가 제2 기판(12)에 배치된 것으로 도시되어 있으나, 이에 제한되는 것은 아니다. 예를 들어, 차광 부재(700)는 제1 기판(11)에 배치될 수도 있다. 다른 예로, 차광 부재(700)는 생략될 수도 있다.
차광 부재(700) 상에는 화소 전극(600)과 중첩하도록 컬러 필터(810)가 배치될 수 있다. 컬러 필터(810)는 염료 또는 안료 등의 색제(colorant) 물질을 포할 수 있다. 색제는 입사광의 특정 파장 대역만을 선택적으로 흡수할 수 있다. 컬러 필터(810)는 입사광의 특정 파장 대역의 광을 흡수하고 다른 특정 파장 대역의 광을 선택적으로 투과시킬 수 있다.
컬러 필터(810) 상에는 제2 베이스(130) 전면에 걸쳐 오버코팅층(830)이 배치될 수 있다. 오버코팅층(830)은 제2 베이스(130) 상에 적층된 복수의 구성요소들을 평탄화하여 공통 전극(900)이 배치되기 위한 표면을 제공할 수 있다.
오버코팅층(830) 상에는 공통 전극(900)이 배치될 수 있다. 공통 전극(900)은, 화소들(PXa, PXb)의 구분 없이, 일체로 형성되고, 공통 전극(900)에는 공통 전압이 인가될 수 있다. 공통 전극(900)은 화소 전극(600)과 같이 투명 전극일 수 있다.
다음으로, 액정층(30)에 대하여 설명한다.
액정층(30)은 초기 배향된 액정(31)을 포함할 수 있다. 예를 들어, 액정(31)은 음의 유전율 이방성을 가지고 초기 배향 상태에서 수직 배향될 수 있다. 액정(31)은 초기 배향 상태에서 소정의 선경사(pretilt) 각도를 가질 수도 있다. 화소 전극(600)과 공통 전극(900) 사이에 전계가 형성되면, 액정(31)은 특정 방향으로 기울어지면서 액정층(30)을 투과하는 광의 편광 상태를 변화시킬 수 있다. 다른 예로, 액정(31)은 양의 유전율 이방성을 가지고 초기 배향 상태에서 수평 배향되며, 전계가 형성되면 액정(31)은 회전하면서 광의 편광 상태를 변화시킬 수도 있다.
이하, 도 4 및 도 5를 참조하여, 저저항 특성을 가지면서도 외광 반사를 줄일 수 있는 제2 배선층(500)의 적층 구조에 대하여 상세히 설명하기로 한다.
도 4는 도 2의 Ⅳa-Ⅳa' 선, Ⅳb-Ⅳb' 선 및 Ⅳc-Ⅳc' 선을 따라 자른 단면도이다. 도 5는 도 4의 제2 신호 배선에 포함된 제4 금속 산화물층의 두께에 따른 가시 광선 파장 대역에서의 광 반사율의 일 예를 나타내는 그래프이다.
도 4를 참조하면, 도 4에서 Ⅳa-Ⅳa' 선을 따라 자른 단면은 데이터 신호 배선(510)의 단면을 도시하며, Ⅳb-Ⅳb' 선을 따라 자른 단면은 제1 컨택홀(H1) 주변의 단면을 도시하고, Ⅳc-Ⅳc' 선을 따라 자른 단면은 데이터 패드(501)의 단면을 도시한다. 도 4에서 데이터 신호 배선(510) 및 제1 드레인 전극(551)은 도 3의 데이터 신호 배선(510) 및 제1 드레인 전극(551)보다 확대하여 도시하였다. 아울러, 도 5의 그래프의 X축은 제4 금속 산화물층의 두께를 나타내며, Y축은 반사율을 나타낸다.
이하에서, 제2 배선층(500)을 설명함에 있어, 데이터 신호 배선(510)을 일 예로 설명하나, 이에 제한되는 것은 아니고, 제2 배선층(500)에 포함된 소스 전극층(530), 드레인 전극층(550) 및 기준 전압 배선(570) 등에 모두 적용될 수 있다. 아울러, 제2 배선층(500)은 데이터 패드(501)를 더 포함할 수 있으며, 데이터 패드(501)는 데이터 신호 배선(510)에 대한 설명이 적용될 수 있다.
데이터 신호 배선(510)은 서로 다른 전기 전도도 및 광 반사율을 갖는 제1 영역(DCA, 이하, 도전성 영역)과 제2 영역(DOA, 이하, 산화 영역)을 포함할 수 있다. 산화 영역(DOA)은 도전성 영역(DCA)을 커버할 수 있다. 산화 영역(DOA)은 도전성 영역(DCA) 상에 배치되며, 도전성 영역(DCA)의 상면의 적어도 일부 및/또는 측면의 적어도 일부를 커버할 수 있다.
산화 영역(DOA)은 도전성 영역(DCA)보다 작은 광 반사율을 가질 수 있다. 이에 제한되는 것은 아니지만, 산화 영역(DOA)의 광 반사율은 도전성 영역(DCA)의 광 반사율의 20% 내지 25%의 범위 내에 있거나, 15% 내지 30% 내지의 범위에 있을 수 있다. 또한, 도전성 영역(DCA)은 산화 영역(DOA)보다 큰 전기 전도도를 가질 수 있다. 도전성 영역(DCA)은 산화 영역(DOA)보다 작은 저항을 갖는 저저항 영역이며, 산화 영역(DOA)은 도전성 영역(DCA)보다 큰 저항을 갖는 고저항 영역일 수 있다.
따라서, 산화 영역(DOA)이 도전성 영역(DCA)의 외측에 배치되어 도전성 영역(DCA)의 상면 및 측면을 커버함에 따라, 데이터 신호 배선(510)의 외광 반사율은 감소할 수 있다. 아울러, 데이터 신호 배선(510)은 산화 영역(DOA)을 포함하여 외광 반사율을 감소시키는 동시에, 내부에 전기 전도도가 큰 도전성 영역(DCA)을 포함함에 따라, 구동부(미도시)에서 전달받은 데이터 신호 등을 원활히 전달할 수 있다. 즉, 데이터 신호 배선(510)가 도전성 영역(DCA) 및 산화 영역(DOA)을 포함함에 따라, 높은 전기 전도도를 유지하면서도, 외광 반사율을 감소시킬 수 있다.
다만, 제2 배선층(500)이 다른 도전층과 컨택하는 컨택 영역에서 산화 영역(DOA)은 도전성 영역(DCA)의 적어도 일부를 노출할 수 있으며, 산화 영역(DOA)이 노출한 도전성 영역(DCA)과 다른 도전층(예를 들어, 화소 전극(600))이 물리적 및/또는 전기적으로 컨택할 수 있다. 이에 따라, 상기 컨택 영역에서 다른 도전층은 제2 배선층(500)의 도전성 영역(DCA)과 직접 컨택할 수 있어, 양 구성이 보다 원활히 컨택할 수 있다. 상기 컨택 영역은 상부에 다른 구성이 배치되어 상기 컨택 영역과 중첩할 수 있고, 상기 컨택 영역에서 외광이 반사되더라도 상기 다른 구성에 의해 외부에서 시인되지 않을 수 있으므로, 보다 원활한 컨택을 위해 도전성 영역(DCA)을 커버하는 산화 영역(DOA)의 일부를 제거하여 도전성 영역(DCA)을 노출할 수 있다.
도전성 영역(DCA)은 제1 도전성 금속층(DCM1), 제2 도전성 금속층(DCM2) 및 제3 도전성 금속층(DCM3)을 포함할 수 있다. 제1 도전성 금속층(DCM1), 제2 도전성 금속층(DCM2) 및 제3 도전성 금속층(DCM3) 각각은 금속을 포함하며, 산화 영역(DOA)에 배치된 금속 산화물층(DOM1, DOM2, DOM3, DOM4)보다 높은 전기 전도도를 가질 수 있다. 또한, 제1 도전성 금속층(DCM1), 제2 도전성 금속층(DCM2) 및 제3 도전성 금속층(DCM3)은 산화 영역(DOA)에 배치된 금속 산화물층(DOM1, DOM2, DOM3, DOM4)보다 높은 광 반사율을 가질 수 있다.
제1 도전성 금속층(DCM1)은 액티브층(400) 상에 배치되고, 제2 도전성 금속층(DCM2)은 제1 도전성 금속층(DCM1) 상에 배치되며, 제3 도전성 금속층(DCM3)은 제2 도전성 금속층(DCM2) 상에 배치될 수 있다. 즉, 제2 도전성 금속층(DCM2)은 제1 도전성 금속층(DCM1)과 제3 도전성 금속층(DCM3) 사이에 배치될 수 있다.
제1 도전성 금속층(DCM1), 제2 도전성 금속층(DCM2) 및 제3 도전성 금속층(DCM3)은 평면상 실질적으로 동일한 패턴을 가질 수 있으며, 상호 중첩할 수 있다. 아울러, 이에 제한되는 것은 아니지만, 제1 도전성 금속층(DCM1)의 측면, 제2 도전성 금속층(DCM2)의 측면 및 제3 도전성 금속층(DCM3)의 측면은 서로 정렬될 수 있다. 제1 도전성 금속층(DCM1)의 측면, 제2 도전성 금속층(DCM2)의 측면 및 제3 도전성 금속층(DCM3)의 측면은 동일한 평면 상에 위치할 수 있다.
제1 도전성 금속층(DCM1)과 제3 도전성 금속층(DCM3)은 동일한 금속을 포함하고, 제2 도전성 금속층(DCM2)은 제1 도전성 금속층(DCM1) 및 제3 도전성 금속층(DCM3)과 상이한 금속을 포함할 수 있다. 예를 들어, 이에 제한되는 것은 아니지만, 제1 도전성 금속층(DCM1)과 제3 도전성 금속층(DCM3)은 티타늄(Ti)을 포함하며, 제2 도전성 금속층(DCM2)은 구리(Cu)를 포함할 수 있다.
이에 제한되는 것은 아니지만, 예를 들어, 제1 도전성 금속층(DCM1)의 두께는 30nm 이하의 범위에 있으며, 제2 도전성 금속층(DCM2)의 두께는 300nm 이상의 범위에 있으며, 제3 도전성 금속층(DCM3)의 두께는 50nm 이하의 범위에 있을 수 있다.
산화 영역(DOA)은 제1 금속 산화물층(DOM1), 제2 금속 산화물층(DOM2), 제3 금속 산화물층(DOM3) 및 제4 금속 산화물층(DOM4)을 포함할 수 있다. 제1 금속 산화물층(DOM1), 제2 금속 산화물층(DOM2), 제3 금속 산화물층(DOM3) 및 제4 금속 산화물층(DOM4)은 도전성 영역(DCA)에 배치된 제1 내지 제3 도전성 금속층(DCM1, DCM2, DCM3)보다 낮은 광 반사율을 가지며, 작은 전기 전도도를 가질 수 있다.
제1 금속 산화물층(DOM1)은 액티브층(400) 상에 배치되고, 제2 금속 산화물층(DOM2)은 제1 금속 산화물층(DOM1) 상에 배치되며, 제3 금속 산화물층(DOM3)은 제2 금속 산화물층(DOM2)에 배치될 수 있다. 제2 금속 산화물층(DOM2)은 제1 금속 산화물층(DOM1)과 제3 금속 산화물층(DOM3) 사이에 배치될 수 있다.
제1 금속 산화물층(DOM1)은 제1 도전성 금속층(DCM1)의 측면 상에 배치되며, 제2 금속 산화물층(DOM2)은 제2 도전성 금속층(DCM2)의 측면 상에 배치되고, 제3 금속 산화물층(DOM3)은 제3 도전성 금속층(DCM3)의 측면 상에 배치될 수 있다. 즉, 제1 금속 산화물층(DOM1)은 제1 도전성 금속층(DCM1)의 측면의 적어도 일부를 커버하며, 제2 금속 산화물층(DOM2)은 제2 도전성 금속층(DCM2)의 측면의 적어도 일부를 커버하고, 제3 금속 산화물층(DOM3)은 제3 도전성 금속층(DCM3)의 측면의 적어도 일부를 커버할 수 있다.
제1 금속 산화물층(DOM1)의 평면상 패턴, 제2 금속 산화물층(DOM2)의 평면상 패턴 및 제3 금속 산화물층(DOM3)의 평면상 패턴은 실질적으로 서로 동일하며, 상호 중첩할 수 있다. 아울러, 이에 제한되는 것은 아니지만, 제1 금속 산화물층(DOM1)의 측면, 제2 금속 산화물층(DOM2)의 측면 및 제3 금속 산화물층(DOM3)의 측면은 서로 정렬될 수 있다. 제1 금속 산화물층(DOM1)의 측면, 제2 금속 산화물층(DOM2)의 측면 및 제3 금속 산화물층(DOM3)의 측면은 동일한 평면 상에 위치할 수 있다.
제4 금속 산화물층(DOM4)은 제3 금속 산화물층(DOM3) 상에 배치되며, 제3 도전성 금속층(DCM3) 상에 배치될 수 있다. 제4 금속 산화물층(DOM4)은 제3 도전성 금속층(DCM3)의 상면을 커버할 수 있다. 제4 금속 산화물층(DOM4)의 측면은 제1 금속 산화물층(DOM1)의 측면, 제2 금속 산화물층(DOM2)의 측면 및 제3 금속 산화물층(DOM3)의 측면과 정렬될 수 있다. 즉, 제4 금속 산화물층(DOM4)의 측면은 제1 금속 산화물층(DOM1)의 측면, 제2 금속 산화물층(DOM2)의 측면 및 제3 금속 산화물층(DOM3)의 측면과 동일한 평면 상에 위치할 수 있다.
제4 금속 산화물층(DOM4)은 제1 금속 산화물층(DOM1), 제2 금속 산화물층(DOM2) 및 제3 금속 산화물층(DOM3)과 중첩할 뿐만 아니라, 제1 도전성 금속층(DCM1), 제2 도전성 금속층(DCM2) 및 제3 도전성 금속층(DCM3)과 중첩할 수 있다.
제1 금속 산화물층(DOM1), 제2 금속 산화물층(DOM2) 및 제3 금속 산화물층(DOM3)의 두께(각 금속 산화물층의 측면에 수직하는 방향으로의 폭)는 모두 동일할 수 있으나 이에 제한되는 것은 아니다. 또한, 제1 금속 산화물층(DOM1), 제2 금속 산화물층(DOM2) 및 제3 금속 산화물층(DOM3)의 두께는 제4 금속 산화물층(DOM4)의 두께(두께 방향(제3 방향(DR3))의 폭)는 동일할 수 있으나, 이에 제한되는 것은 아니고 각 금속 산화물층(DOM1, DOM2, DOM3, DOM4)의 두께는 서로 상이하거나, 일부의 두께만이 동일할 수도 있다.
제1 금속 산화물층(DOM1), 제2 금속 산화물층(DOM2), 제3 금속 산화물층(DOM3) 및 제4 금속 산화물층(DOM4)은 금속 산화물을 포함할 수 있다. 제1 금속 산화물층(DOM1)과 제3 금속 산화물층(DOM3)은 동일한 물질을 포함하고, 제2 금속 산화물층(DOM2)과 제4 금속 산화물층(DOM4)은 동일한 물질을 포함할 수 있다. 제1 금속 산화물층(DOM1) 및 제3 금속 산화물층(DOM3)과 제2 금속 산화물층(DOM2) 및 제4 금속 산화물층(DOM4)은 상이한 물질을 포함할 수 있다. 이에 제한되는 것은 아니지만, 예를 들어, 제1 금속 산화물층(DOM1)과 제3 금속 산화물층(DOM3)은 티타늄 산화물(TiOx)을 포함하고, 제2 금속 산화물층(DOM2)과 제4 금속 산화물층(DOM4)은 구리 산화물(CuOx)을 포함할 수 있다.
데이터 신호 배선(510)은 복수의 층을 포함할 수 있다. 데이터 신호 배선은(510)은 예를 들어, 제1 패턴층(DL1), 제2 패턴층(DL2), 제3 패턴층(DL3) 및 제4 패턴층(DL4)을 포함할 수 있다. 제1 패턴층(DL1), 제2 패턴층(DL2), 제3 패턴층(DL3) 및 제4 패턴층(DL4)은 상부를 향해 순차적으로 적층될 수 있다.
제1 패턴층(DL1)은 제1 도전성 금속층(DCM1) 및 제1 금속 산화물층(DOM1)을 포함할 수 있다. 제1 금속 산화물층(DOM1)은 제1 도전성 금속층(DCM1)을 둘러쌀 수 있다. 제2 패턴층(DL2)은 제2 도전성 금속층(DCM2) 및 제2 금속 산화물층(DOM2)을 포함할 수 있다. 제2 금속 산화물층(DOM2)은 제2 도전성 금속층(DCM2)을 둘러쌀 수 있다. 제3 패턴층(DL3)은 제3 도전성 금속층(DCM3) 및 제3 금속 산화물층(DOM3)을 포함할 수 있다. 제3 금속 산화물층(DOM3)은 제3 도전성 금속층(DCM3)을 둘러쌀 수 있다.
제1 내지 제3 도전성 금속층(DCM1, DCM2, DCM3)과 제1 내지 제3 금속 산화물층(DOM1, DOM2, DOM3)은 동일한 금속을 포함하되, 각 금속 산화물층(DOM1, DOM2, DOM3)은 금속 화합물을 더 포함할 수 있다.
예를 들어, 이에 제한되는 것은 아니지만, 제1 도전성 금속층(DCM1)과 제1 금속 산화물층(DOM1)은 티타늄(Ti)을 포함하되, 제1 금속 산화물층(DOM1)은 티타늄 산화물(TiOx)을 더 포함할 수 있다. 제2 도전성 금속층(DCM2)과 제2 금속 산화물층(DOM2)은 구리(Cu)를 포함하되, 제2 금속 산화물층(DOM2)은 구리 산화물(CuOx)을 더 포함할 수 있다. 제3 도전성 금속층(DCM3)과 제3 금속 산화물층(DOM3)은 티타늄(Ti)을 포함하되, 제3 금속 산화물층(DOM3)은 티타늄 산화물(TiOx)을 더 포함할 수 있다.
제4 패턴층(DL4)은 제4 금속 산화물층(DOM4)을 포함할 수 있다. 제4 금속 산화물층(DOM4)은 제3 도전성 금속층(DCM3)의 상면을 커버하나, 일부 영역에서 제4 금속 산화물층(DOM4)은 제3 도전성 금속층(DCM3)의 상면을 노출할 수 있다.
예를 들어, 제1 컨택홀(H1)을 통해, 제1 드레인 전극(551)과 연결부(603)이 전기적 및/또는 물리적으로 연결되는 경우, 제4 금속 산화물층(DOM4)은 제3 도전성 금속층(DCM3)의 일부를 노출하며, 상기 노출된 영역을 통해 연결부(603)는 제1 드레인 전극(551)의 제3 도전성 금속층(DCM3)과 직접 맞닿을 수 있다. 즉, 제4 금속 산화물층(DOM4)은 제1 컨택홀(H1)의 일부를 정의할 수 있다.
또한, 데이터 패드(501)는 제3 도전성 금속층(DCM3)을 노출할 수 있다. 즉, 데이터 패드(501)는 제4 금속 산화물을 포함하지 않을 수 있다. 다시 말해서, 데이터 패트(501)가 위치하는 영역에는 제4 금속 산화물이 배치되지 않을 수 있다. 다만, 이에 제한되는 것은 아니고, 제1 드레인 전극(551)과 같이 제4 금속 산화물을 포함하되, 제3 도전성 금속층(DCM3)의 일부를 노출할 수도 있다. 화소 전극(600)은 데이터 패드 연결 전극(604)를 더 포함할 수 있고, 데이터 패드 연결 전극(604)는 데이터 패드(501)의 제3 도전성 금속층(DCM3)과 직접 맞닿을 수 있다. 데이터 패드 연결 전극(604)은 데이터 구동부로부터 데이터 신호를 전달받아, 이를 데이터 신호 배선(510)에 전달할 수 있다.
데이터 신호 배선(510)이 도전성 금속층(DCM1 내지 DCM3) 및 금속 산화물층(DOM1 내지 DOM4)을 포함하고, 금속 산화물층(DOM1 내지 DOM4)이 도전성 금속층(DCM1 내지 DCM3)을 커버함에 따라, 데이터 신호 배선(510)의 외부광 반사율이 감소될 수 있다. 나아가, 제2 배선층(500)의 외부광 반사율이 감소될 수 있으며, 표시 장치의 표시 품질이 향상될 수 있다. 아울러, 금속 산화물층(DOM1 내지 DOM4)이 도전성 금속층(DCM1 내지 DCM3)의 상면 뿐만 아니라 측면도 커버함에 따라, 시야각에 관계없이 제2 배선층(500)의 외부광 반사율이 감소될 수 있으며, 표시 장치의 표시 품질이 보다 향상될 수 있다.
도 5를 참조하면, A는 제2 배선층(500)이 금속 산화물층(DOM1 내지 DOM4)을 포함하지 않는 경우의 반사율을, B는 제2 배선층(500)이 금속 산화물층(DOM1 내지 DOM4)을 포함하는 경우의 가시광 영역의 파장을 갖는 빛의 평균 반사율을 나타내며, C는 제2 배선층(500)이 금속 산화물층(DOM1 내지 DOM4)을 포함하는 경우의 550nm의 파장을 갖는 빛의 반사율을 나타낸다. B의 그래프 및 C의 그래프를 A의 그래프와 비교하면, 제2 배선층(500)의 상면 및 측면에 금속 산화물층이 배치됨에 따라, 외부광의 반사율이 감소됨을 알 수 있다.
구체적으로 살펴보면, A의 경우, 제2 배선층(500)은 77%의 외부광을 반사하나, B 및 C의 경우, 제2 배선층(500)에서 반사되는 외부광의 비율은 20% 내지 15%의 범위 내에 있거나, 18%일 수 있다. 즉, B 및 C의 경우와 같이 제2 배선층(500)이 산화 영역(DOA)을 포함하는 경우, 외부광의 반사율을 현저히 감소시킬 수 있다.
이하에서, 도 6 내지 도 9를 참조하여, 표시 장치의 제조 방법에 대해 설명한다.
도 6 내지 도 9는 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
우선, 도 6을 참조하면, 제1 베이스(110) 상에 제1 패턴층용 물질층(DL1a), 제2 패턴층용 물질층(DL2a), 제3 패턴층용 물질층(DL3a), 및 제4 패턴층용 물질층(DL4a)을 순차적으로 적층한다. 각 패턴층용 물질층(DL1a, DL2a, DL3a, DL4a)은 제1 베이스(110) 상에 전면적으로 적층될 수 있다. 각 패턴층용 물질층(DL1a, DL2a, DL3a, DL4a)은 스퍼터링(Sputtering) 방법에 의해 적층될 수 있으나, 이에 제한되는 것은 아니다.
제1 패턴층용 물질층(DL1a)과 제3 패턴층용 물질층(DL3a)은 서로 동일한 금속을 포함할 수 있고, 제2 패턴층용 물질층(DL2a)과 제4 패턴층용 물질층(DL4a)은 서로 동일한 금속을 포함할 수 있다. 제1 패턴층용 물질층(DL1a) 및 제3 패턴층용 물질층(DL3a)과 제2 패턴층용 물질층(DL2a) 및 제4 패턴층용 물질층(DL4a)은 서로 다른 금속을 포함할 수 있다. 이에 제한되는 것은 아니지만, 예를 들어, 제1 패턴층용 물질층(DL1a) 및 제3 패턴층용 물질층(DL3a)은 티타늄(Ti)를 포함하고, 제2 패턴층용 물질층(DL2a) 및 제4 패턴층용 물질층(DL4a)은 구리(Cu)를 포함할 수 있다.
각 패턴층용 물질층(DL1a, DL2a, DL3a, DL4a)을 적층하기 전, 제1 배선층(200), 제1 절연층(310) 및 액티브층(400)이 형성될 수 있다. 각 패턴층용 물질층(DL1a, DL2a, DL3a, DL4a)은 액티브층(400)을 덮으며, 제1 배선층(200), 제1 절연층(310) 및 액티브층(400) 상에 배치될 수 있다. 제1 배선층(200), 제1 절연층(310) 및 액티브층(400)을 제조하는 방법은 널리 알려진 기술이므로, 본 명세서에서는 이에 대한 설명은 생략한다.
이어, 도 7을 참조하면, 제1 베이스(110) 상에 전면적으로 적층된 제1 패턴층용 물질층(DL1a), 제2 패턴층용 물질층(DL2a), 제3 패턴층용 물질층(DL3a), 및 제4 패턴층용 물질층(DL4a)을 패터닝한다.
구체적으로 설명하면, 각 패턴층용 물질층(DL1a, DL2a, DL3a, DL4a)을 패터닝하는 공정은 하나의 마스크 공정으로 형성될 수 있다. 제1 베이스(110) 상에 전면적으로 적층된 각 패턴층용 물질층(DL1a, DL2a, DL3a, DL4a) 상에 포토레지스트층을 도포하고, 노광 및 현상을 통해 각 패턴층용 물질층(DL1a, DL2a, DL3a, DL4a)의 일부를 노출하는 포토레지스트 패턴(PR)을 형성한 후, 이를 식각 마스크로 이용하여, 각 패턴층용 물질층(DL1a, DL2a, DL3a, DL4a)을 식각한다. 이후, 포토레지스트 패턴을 스트립 또는 애슁 공정을 통해 제거하여, 도 2 내지 4에 도시된 바와 같은 제2 배선층(500)과 평면상 실질적으로 동일한 패턴을 형성한다.
도 2 내지 도 4에 도시된 제2 배선층(500)의 제1 내지 제4 패턴층(DL1, DL2, DL3, DL4)은 하나의 마스크에 의해 일괄적으로 패터닝될 수 있다. 아울러, 도시하진 않았으나, 액티브층(400)은 상기 각 패턴층용 물질층(DL1a, DL2a, DL3a, DL4a)을 패터닝하는 마스크와 실질적으로 동일한 마스크를 이용하여 패터닝할 수 있고, 이에 따라, 패터닝된 각 패턴층용 물질층(DL1a, DL2a, DL3a, DL4a)과 액티브층(400)은 평면상 실질적으로 동일한 패턴으로 형성될 수 있다.
이어, 도 8 및 도 9를 참조하면, 패턴화된 각 패턴층용 물질층(DL1a, DL2a, DL3a, DL4a)을 산화시킴으로써, 도 2 내지 도 4에 도시된 도전성 영역(DCA) 및 산화 영역(DOA)을 갖는 제2 배선층(500)을 완성한다.
구체적으로 설명하면, 패턴화된 각 패턴층용 물질층(DL1a, DL2a, DL3a, DL4a)을 고온에 노출시키는 열처리 공정에 의해, 일부분이 산화(oxidation)될 수 있다. 상기 열처리 공정은 산소 기체와 함께 진행될 수 있다. 즉, 각 패턴층용 물질층(DL1a, DL2a, DL3a, DL4a)은 산소 기체를 포함하는 대기 분위기에서 고온에 노출될 수 있다.
상기 열처리 공정이 진행됨에 따라, 패턴화된 각 패턴층용 물질층(DL1a, DL2a, DL3a, DL4a)은 외부로부터 산소를 제공받을 수 있고, 외부로 노출된 영역에서부터 산화가 진행될 수 있다. 산화가 진행됨에 따라, 각 패턴층용 물질층(DL1a, DL2a, DL3a, DL4a)의 외측에 형성되는 산화 영역(DOA), 및 산화 영역(DOA)에 의해 커버되는 도전성 영역(DCA)을 갖는 제2 배선층(500)을 완성할 수 있다.
패터닝된 제1 내지 제3 패턴층용 물질층(DL1a, DL2a, DL3a)의 경우, 외부로 노출된 측면 부근이 산화되어, 제1 내지 제3 도전성 금속층(DCM1, DCM2, DCM3) 및 제1 내지 제3 금속 산화물층(DOM1, DOM2, DOM3)이 형성될 수 있다. 패터닝된 제4 패턴층용 물질층(DL4a)의 경우, 전 영역이 산화되어, 제4 금속 산화물층(DOM4)이 형성될 수 있다.
제1 패턴층용 물질층(DL1a) 및 제3 패턴층용 물질층(DL3a)과 제2 패턴층용 물질층(DL2a) 및 제4 패턴층용 물질층(DL4a)은 서로 다른 금속을 포함할 수 있으나, 열처리 공정의 온도 또는 대기 분위기 등을 조절함에 따라, 각 패턴층용 물질층(DL1a, DL2a, DL3a, DL4a)이 산화되는 속도를 동일하게 하여, 각 금속 산화물층(DOM1, DOM2, DOM3, DOM4)의 두께를 동일하게 형성할 수 있다.
이후, 제3 도전성 금속층(DCM3) 및/또는 제3 금속 산화물층(DOM3)을 노출시키기 위해 제4 금속 산화물층(DOM4)을 더 식각할 수 있으나, 이에 대한 제조 방법은 널리 알려진 기술로, 이에 대한 자세한 설명은 생략한다.
다만, 각 패턴층용 물질층(DL1a, DL2a, DL3a, DL4a)을 산화시키는 방법은 이에 제한되지 않으며, 과산화수소(H2O2) 용액에 담그거나, 산소 기체를 이용하여 플라즈마 처리(plasma treatment) 함으로써, 각 패턴층용 물질층(DL1a, DL2a, DL3a, DL4a)을 산화시킬 수도 있다.
이하, 표시 장치 및 표시 장치의 제조 방법의 다른 실시예들에 대해 설명한다. 이하의 실시예에서, 이미 설명한 실시예와 동일한 구성에 대해서는 설명을 생략하거나 간략화하고, 차이점을 위주로 설명하기로 한다.
도 10은 다른 실시예에 따른 표시 장치에 포함된 화소의 레이아웃도이다. 도 11은 도 10의 ⅩⅠ-ⅩⅠ' 선을 따라 자른 단면도이다.
도 10 및 도 11을 참조하면, 본 실시예에 따른 화소(PXa_1, PXb_1)의 제1 배선층(200)은 도 2 내지 도 4의 제2 배선층(500)과 실질적으로 동일한 적층 구조를 갖는다는 점에서 도 2의 실시예와 차이점이 있다. 설명의 편의를 위해 제1 배선층(200)의 게이트 신호 배선(210_1)을 기준으로 설명하나, 이에 제한되는 것은 아니며, 이에 대한 설명은 제1 배선층(200)의 다른 부분에도 적용될 수 있다.
구체적으로 설명하면, 본 실시예에 따른 화소(PXa_1, PXb_1)의 게이트 신호 배선(210_1)은 서로 다른 전기 전도도 및 광 반사율을 갖는 도전성 영역(GCA)과 산화 영역(GOA)을 포함할 수 있다. 도전성 영역(GCA)은 제1 도전성 금속층(GCM1), 제2 도전성 금속층(GCM2) 및 제3 도전성 금속층(GCM3)을 포함할 수 있다. 산화 영역(GOA)은 제1 금속 산화물층(GOM1), 제2 금속 산화물층(GOM2), 제3 금속 산화물층(GOM3) 및 제4 금속 산화물층(GOM4)을 포함할 수 있다. 아울러, 게이트 신호 배선(210_1)은 제1 배선층(GL1), 제2 배선층(GL2), 제3 배선층(GL3) 및 제4 배선층(GL4)을 포함할 수 있다.
게이트 신호 배선(210_1)의 도전성 영역(GCA)과 산화 영역(GOA), 각 도전성 금속층(GCM1, GCM2, GCM3), 각 금속 산화물층(GOM1, GOM2, GOM3, GOM4), 및 각 배선층(GL1, GL2, GL3, GL4)은 제2 배선층(500)의 도전성 영역(DCA)과 산화 영역(DOA), 각 도전성 금속층(DCM1, DCM2, DCM3), 각 금속 산화물층(DOM1, DOM2, DOM3, DOM4) 및 각 패턴층(DL1, DL2, DL3, DL4)과 실질적으로 동일할 수 있다.
각 구성에 대한 설명은 상술하였으므로, 자세한 설명은 생략한다.
이 경우에도, 제2 배선층(500)의 외부광 반사율이 감소되어 표시 품질이 향상될 수 있으며, 시야각에 관계없이 제2 배선층(500)의 외부광 반사율이 감소될 수 있으며, 표시 장치의 표시 품질이 보다 향상될 수 있다. 아울러, 제1 배선층(200)의 외부광 반사율이 감소될 수 있어 표시 장치의 표시 품질이 보다 향상될 수 있다.
도 12는 또 다른 실시예에 따른 표시 장치의 단면도 일부이다. 도 12에서는 데이터 신호 배선(510_2)의 단면도를 도시한다.
도 12를 참조하면, 본 실시예에 따른 데이터 신호 배선(510_2)의 제4 패턴층(DL4)은 제4 금속 산화물층(DOM4_4)을 포함하되, 제4 도전성 금속층(DCM4_4)를 더 포함할 수 있다는 점에서 도 4의 실시예와 차이가 있다.
구체적으로 설명하면, 본 실시예에 따른 데이터 신호 배선(510_2)은 제1 내지 제4 패턴층(DL1, DL2, DL3, DL4)을 포함하고, 제1 내지 제3 패턴층(DL1, DL2, DL3)은 도 4의 제1 내지 제3 패턴층(DL1, DL2, DL3)와 실질적으로 동일하되, 제4 패턴층(DL4)은 제4 금속 산화물층(DOM4_4) 및 제4 도전성 금속층(DCM4_4)을 포함할 수 있다.
데이터 신호 배선(510_2)의 도전성 영역(DCA)은 제1 내지 제4 도전성 금속층(DOM1, DOM2, DOM3, DOM4_4)을 포함할 수 있으며, 제4 도전성 금속층(DOM4_4)은 제3 도전성 금속층(DOM3) 상에 배치될 수 있다. 제4 금속 산화물층(DOM4_4)은 제4 도전성 금속층(DCM4_4)의 상면 및 측면을 커버할 수 있다. 즉, 제4 도전성 금속층(DCM4_4)은 제4 금속 산화물층(DOM4_4) 및 제3 패턴층(DL3)에 의해 둘러싸일 수 있다.
이 경우에도, 제2 배선층(500, 도 2 참조)의 외부광 반사율이 감소되어 표시 품질이 향상될 수 있으며, 시야각에 관계없이 제2 배선층(500, 도 2 참조)의 외부광 반사율이 감소될 수 있으며, 표시 장치의 표시 품질이 보다 향상될 수 있다.
도 13은 또 다른 실시예에 따른 표시 장치의 단면도 일부이다. 도 14는 도 13의 표시 장치의 제조 방법을 설명하기 위한 단면도이다. 도 15는 도 13의 제2 신호 배선에 포함된 제4 금속 질화물층의 두께에 따른 가시 광선 파장 대역에서의 광 반사율의 일 예를 나타내는 그래프이다.
도 13에서는 데이터 신호 배선(510_3)의 단면도를 도시한다. 도 15의 그래프의 X축은 제4 금속 질화물층(DOM4_3)의 두께를 나타내며, Y축은 반사율을 나타낸다.
도 13 및 도 14를 참조하면, 본 실시예에 따른 데이터 신호 배선(510_3)은 질화 영역(DOA_3) 및 금속 질화물(DOM1_3, DOM2_3, DOM3_3, DOM4_3)을 포함한다는 점에서 도 4의 실시예와 차이가 있다.
구체적으로 설명하면, 본 실시예에 따른 데이터 신호 배선(510_3)은 서로 다른 전기 전도도 및 광 반사율을 갖는 도전성 영역(DCA)과 질화 영역(DOA_3)을 포함할 수 있다. 질화 영역(DOA_3)은 도전성 영역(DCA)을 커버할 수 있다. 질화 영역(DOA_3)은 도전성 영역(DCA) 상에 배치되며, 도전성 영역(DCA)의 상면의 적어도 일부 및/또는 측면의 적어도 일부를 커버할 수 있다. 질화 영역(DOA_3)은 도 4의 산화 영역(OA)과 실질적으로 동일한 형상 및 패턴을 가질 수 있다.
질화 영역(DOA_3)은 제1 금속 질화물층(DOM1_3), 제2 금속 질화물층(DOM2_3), 제3 금속 질화물층(DOM3_3) 및 제4 금속 질화물층(DOM4_3)을 포함할 수 있다. 각 금속 질화물층(DOM1_3, DOM2_3, DOM3_3, DOM4_3)은 도 4의 각 금속 산화물층(DOM1, DOM2, DOM3, DOM4)과 실질적으로 동일한 적층 구조를 가지며, 실질적으로 동일한 형상 및 패턴을 가질 수 있다.
각 금속 질화물층(DOM1_3, DOM2_3, DOM3_3, DOM4_3)은 질소 가스를 이용하여 플라즈마 처리를 통해 형성될 수 있으나, 이에 제한되는 것은 아니다. 다시 말해서, 도 6 및 도 7의 제조 방법에 따라, 각 패턴층용 물질층(DL1a, DL2a, DL3a, DL4a)을 패터닝한 후, 이를 질소 가스를 이용하여 플라즈마 처리할 수 있고, 이에 따라, 도 13에 도시된 바와 같은 질화 영역(DOA_3) 및 각 금속 질화물층(DOM1_3, DOM2_3, DOM3_3, DOM4_3)을 형성할 수 있다.
도 15를 더 참조하면, 도 15는 제2 배선층(500)이 금속 질화물층(DOM1_3 내지 DOM4_3)을 포함하지 않는 경우의 반사율을, D는 제2 배선층(500)이 금속 질화물층(DOM1_3 내지 DOM4_3)을 포함하는 경우의 가시광 영역의 파장을 갖는 빛의 평균 반사율을 나타내며, E는 제2 배선층(500)이 금속 질화물층(DOM1_3 내지 DOM4_3)을 포함하는 경우의 550nm의 파장을 갖는 빛의 반사율을 나타낸다. D의 그래프 및 E의 그래프를 A의 그래프와 비교하면, 제2 배선층(500)의 상면 및 측면에 금속 산화물층이 배치됨에 따라, 외부광의 반사율이 감소됨을 알 수 있다.
도전성 영역(DCA)이 질화 영역(DOA_3)에 의해 커버되는 경우에도, 데이터 신호 배선(510_3 또는 제2 배선층(500, 도 2 참조))의 외부광의 반사율이 감소할 수 있다. A의 경우, 제2 배선층(500)은 77%의 외부광을 반사하나, D 및 E의 경우, 제2 배선층(500)에서 반사되는 외부광의 비율은 20% 내지 15%의 범위 내에 있거나, 18%일 수 있다. 즉, D 및 E의 경우와 같이 제2 배선층(500)이 산화 영역(DOA)을 포함하는 경우, 외부광의 반사율을 현저히 감소시킬 수 있다.
즉, 이 경우에도, 제2 배선층(500, 도 2 참조)의 외부광 반사율이 감소되어 표시 품질이 향상될 수 있으며, 시야각에 관계없이 제2 배선층(500, 도 2 참조)의 외부광 반사율이 감소될 수 있으며, 표시 장치의 표시 품질이 보다 향상될 수 있다.
도 16은 또 다른 실시예에 따른 표시 장치의 단면도 일부이다.
도 16을 참조하면, 본 실시예에 따른 데이터 신호 배선(510_4)은 도전성 영역(DCA)과 산화 영역(DOA)의 경계 일부가 단면도상 곡선으로 형성된다는 점에서 도 4의 실시예와 차이가 있다.
구체적으로 설명하면, 본 실시예에 따른 데이터 신호 배선(510_4)의 제1 도전성 금속층(DCM1)과 제1 금속 산화물층(DOM1_4)의 경계 일부 및 데이터 신호 배선(510_4)의 제3 도전성 금속층(DCM3)과 제3 금속 산화물층(DOM3_4)의 경계 일부는 단면도상 곡선으로 형성될 수 있다.
데이터 신호 배선(510_4)의 제1 도전성 금속층(DCM1)과 제1 금속 산화물층(DOM1_4)의 경계 중 하측 부근은 아래로 볼록한 곡선으로 형성될 수 있으며, 제4 도전성 금속층(DCM3)과 제4 금속 산화물층(DOM3_4)의 경계 중 상측 부근은 위로 볼록한 곡선으로 형성될 수 있다. 상기 경계의 단면도상 곡선은 도 7의 패터닝된 각 패턴층용 물질층(DL1a, DL2a, DL3a, DL4a)을 산화시키는 공정에서 산소 기체에 노출되는 정도에 차이가 존재함에 따라 형성될 수 있으나, 이에 제한되는 것은 아니다.
아울러, 각 금속 산화물층(DOM1_4, DOM2_4, DOM3_4, DOM4_4)의 표면(외측면)은 적어도 일부 영역에서 요철면을 포함할 수 있다. 도면상 제2 금속 산화물층(DOM2_4)만을 도시하였으나 이에 제한되는 것은 아니고, 각 금속 산화물층(DOM1_4, DOM2_4, DOM3_4, DOM4_4) 중 적어도 어느 하나의 표면(외측면)은 적어도 일부 영역에서 요철면을 포함할 수 있다.
이 경우에도, 제2 배선층(500, 도 2 참조)의 외부광 반사율이 감소되어 표시 품질이 향상될 수 있으며, 시야각에 관계없이 제2 배선층(500, 도 2 참조)의 외부광 반사율이 감소될 수 있으며, 표시 장치의 표시 품질이 보다 향상될 수 있다.
도 17은 또 다른 실시예에 따른 표시 패널의 단면도의 일 예이다. 도 18은 도 17의 G 영역을 확대한 확대도이다.
도 17 및 도 18을 참조하면, 본 실시예에 따른 표시 패널(10_5)은 유기 발광 표시 패널(OLED)이라는 점에서 도 1의 실시예와 차이가 있다.
구체적으로 설명하면, 이하에서, 본 실시예에 따른 표시 패널(10_5)은 자발광 표시 패널로서, 유기 발광 표시 패널을 예로 하여 설명하나, 이에 제한되는 것은 아니고, 예를 들어, 무기 발광 표시 패널(inorganic EL), 퀀텀닷 발광 표시 패널(QED), 마이크로 LED 표시 패널(micro-LED), 나노 LED 표시 패널(nano-LED), 플라즈마 표시 패널(PDP), 전계 방출 표시 패널(FED), 음극선 표시 패널(CRT) 등을 포함할 수 있다.
표시 패널(10_5)은 베이스 기판(SUB1), 버퍼층(SUB2), 반도체층(ACT), 제1 절연층(IL1), 제1 게이트 도전층(721, 또는 제1 신호 배선), 제2 절연층(IL2), 제2 게이트 도전층(722, 또는 제2 신호 배선), 제3 절연층(IL3), 데이터 도전층(723, 또는 제3 신호 배선), 제4 절연층(IL4), 애노드 전극(ANO), 애노드 전극(ANO)을 노출하는 개구부를 포함하는 화소 정의막(PDL), 화소 정의막(PDL)의 개구부 내에 배치된 발광층(EML), 발광층(EML)과 화소 정의막(PDL) 상에 배치된 캐소드 전극(CAT), 캐소드 전극(CAT) 상에 배치된 박막 봉지층(EM)을 포함할 수 있다. 상술한 각 층들은 단일막으로 이루어질 수 있지만, 복수의 막을 포함하는 적층막으로 이루어질 수도 있다. 각 층들 사이에는 다른 층이 더 배치될 수도 있다.
화소 정의막(PDL)은 애노드 전극(770)을 노출하는 개구부를 포함할 수 있다. 화소 정의막(PDL) 및 그 개구부에 의해 발광 영역(EMA)과 비발광 영역(NEM)이 구분될 수 있다. 화소 정의막(PDL)이 노출하는 애노드 전극(770) 상에는 발광층(EML)이 배치된다. 발광층(EML)은 유기 물질층을 포함할 수 있다. 발광층의 유기 물질층은 유기 발광층을 포함할 수 있다. 발광층(EML) 상에는 캐소드 전극(CAT)이 배치될 수 있다. 캐소드 전극(CAT)은 화소의 구별없이 전면적으로 배치된 공통 전극일 수 있다. 애노드 전극(770), 발광층(EML) 및 캐소드 전극(CAT)은 유기 발광 소자를 구성할 수 있다.
각 유기 발광 소자에서는 서로 다른 색의 광을 방출할 수 있다. 이에 제한되는 것은 아니지만, 예를 들어, 각 유기 발광 소자는 적색 광, 청색 광 및 녹색 광 중 어느 하나를 발광할 수 있다.
제1 게이트 도전층(721, 또는 제1 신호 배선)은 도 4의 실시예에 따른 데이터 신호 배선(510)과 실질적으로 동일한 적층 구조를 포함할 수 있다. 즉, 제1 게이트 도전층(721, 또는 제1 신호 배선)은 도전성 영역(DCA)과 산화 영역(DOA), 각 도전성 금속층(DCM1_5, DCM2_5, DCM3_5), 및 각 금속 산화물층(DOM1_5, DOM2_5, DOM3_5, DOM4_5)을 포함할 수 있다. 또한, 각 구성의 배치, 적층 구조는 도 4의 데이터 신호 배선(510)과 실질적으로 동일할 수 있다. 따라서, 이에 대한 자세한 설명은 생략한다.
아울러, 도면상 제1 게이트 도전층(721, 또는 제1 신호 배선)을 일 예로 설명하였으나, 이에 제한되는 것은 아니고, 제1 게이트 도전층(721, 또는 제1 신호 배선), 제2 게이트 도전층(722, 또는 제2 신호 배선) 및 데이터 도전층(723, 또는 제3 신호 배선) 중 적어도 어느 하나는 도 4의 실시예에 따른 데이터 신호 배선(510)과 실질적으로 동일한 적층 구조를 포함할 수 있다.
이 경우에도, 각 신호 배선(721, 722, 723)의 외부광 반사율이 감소되어, 표시 장치의 표시 품질이 향상될 수 있으며, 시야각에 관계없이 각 신호 배선(721, 722, 723)의 외부광 반사율이 감소될 수 있으며, 표시 장치의 표시 품질이 보다 향상될 수 있다.
도 19는 또 다른 실시예에 따른 표시 패널(10_6)의 단면도이다.
도 19를 참조하면, 본 실시예에 따른 표시 패널(10_6)은 입사광의 색을 변환하는 컬러 제어 구조물을 더 포함한다는 점에서 도 17의 실시예와 차이가 있다.
구체적으로 설명하면, 본 실시예에 따른 표시 패널(10_6)은 각 화소(PX)는 적색 광 방출을 담당하는 제1 서브 화소(PXS_1), 녹색 광 방출을 담당하는 제2 서브 화소(PXS_2) 및 청색 광 방출을 담당하는 제3 서브 화소(PXS_3)를 포함할 수 있다. 제1 서브 화소(PXS_1), 제2 서브 화소(PXS_2) 및 제3 서브 화소(PXS_3)는 각 화소(PX)별로 하나씩 구비될 수 있다.
표시 패널(10_6)은 서로 대향하는 제1 표시 기판(11_6)과 제2 표시 기판(12_6) 및 제1 표시 기판(11_6)과 제2 표시 기판(12_6) 사이에 채워진 충진층(70)을 포함할 수 있다.
제1 표시 기판(11_6)은 영상을 표시하기 위한 소자 및 회로들, 예컨대 스위칭 소자 등과 같은 화소 회로, 화소 정의막(PDL) 및 자발광 소자(self-light emitting element) 등을 포함할 수 있다. 제1 표시 기판(11_6)은 도 17 및 도 18에서 설명한 표시 패널(10_5)과 실질적으로 동일할 수 있다. 다만, 제1 표시 기판(11_6)은 이에 제한되는 것은 아니지만, 각 유기 발광 소자(자발광 소자)에서 청색 광을 방출할 수 있다.
제2 표시 기판(12_6)은 입사광의 색을 변환하는 컬러 제어 구조물(WCL1, WCL2, TPL)을 포함할 수 있다. 상기 컬러 제어 구조물(WCL1, WCL2, TPL)은 입사광의 파장을 제어할 수 있으며, 이에 따라, 입사광의 색을 변환할 수 있다.
제2 표시 기판(12_6)은 각 서브 화소(PXS)의 해당하는 색이 아닌 다른 색의 빛이 방출되는 것을 차단하는 컬러 필터층(CFL), 광 중 적어도 일부를 리사이클(recycle)시키는 저 굴절막(LRL), 제1 캡핑층(CPL1), 각 서브 화소(PXS)가 구분하는 뱅크층(MBM), 발광층(EML)으로부터 방출된 광의 파장을 변환시키는 파장 변환층(WCL1, WCL2), 발광층(EML)으로부터 방출된 광을 그대로 투과시키는 투광층(TPL), 제2 캡핑층(CPL2)을 포함할 수 있다.
파장 변환층(WCL1, WCL2)과 투광층(TPL)은 베이스 수지(BRS1, BRS2, BRS3), 및 파장 변환 효율을 증가시키거나, 빛을 산란시켜 출사 각도를 조절하는 산란체(SCP)를 포함할 수 있다. 파장 변환층(WCL1, WCL2)은 빛의 파장을 변환시키는 파장 변환 물질(WCP1, WCP2)를 더 포함할 수 있다.
이 경우에도, 제1 표시 기판(10_6)에 포함된 각 신호 배선의 외부광 반사율이 감소되어, 표시 장치의 표시 품질이 향상될 수 있으며, 시야각에 관계없이 각 신호 배선의 외부광 반사율이 감소될 수 있으며, 표시 장치의 표시 품질이 보다 향상될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 표시 장치 CA: 제1 영역
10: 표시 패널 OA: 제2 영역
11: 제1 기판 DCM: 도전성 금속층
12: 제2 기판 DOM: 금속 산화물층
110: 제1 베이스 DL: 패턴층
130: 제2 베이스
200: 제1 배선층
310: 제1 절연층
330: 제2 절연층
400: 액티브층
500: 제2 배선층
600: 화소 전극

Claims (20)

  1. 기판; 및
    상기 기판 상에 배치되고, 순차적으로 적층된 제1 도전성 금속층, 제2 도전성 금속층, 제3 도전성 금속층 및 제1 금속 산화물층을 포함하는 배선층을 포함하되,
    상기 제1 도전성 금속층과 상기 제3 도전성 금속층은 제1 금속을 포함하며, 상기 제2 도전성 금속층은 상기 제1 금속과 상이한 제2 금속을 포함하고, 상기 제1 금속 산화물층은 상기 제2 금속 및 금속 화합물을 포함하고,
    상기 제1 금속 산화물층은 상기 제3 도전성 금속층의 상면을 커버하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 금속은 티타늄(Ti)이며, 상기 제2 금속은 구리(Cu)이고, 상기 금속 화합물은 구리 산화물(CuOx) 및 구리 질화물(CuNx) 중 적어도 어느 하나인 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 금속 산화물층의 광 반사율은 상기 제1 도전성 금속층, 상기 제2 도전성 금속층 및 상기 제3 도전성 금속층의 광 반사율보다 작은 표시 장치.
  4. 제1 항에 있어서,
    상기 제1 도전성 금속층의 측면을 둘러싸며 상기 제1 도전성 금속층보다 낮은 광 반사율을 갖는 제2 금속 산화물층, 상기 제2 도전성 금속층의 측면을 둘러싸며 상기 제2 도전성 금속층보다 낮은 광 반사율을 갖는 제3 금속 산화물층, 및 상기 제3 도전성 금속층의 측면을 둘러싸며 상기 제3 도전성 금속층보다 낮은 광 반사율을 갖는 제4 금속 산화물층을 더 포함하는 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 금속 산화물층, 상기 제2 금속 산화물층, 상기 제3 금속 산화물층 및 상기 제4 금속 산화물층의 측면은 상호 정렬된 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 도전성 금속층, 상기 제2 도전성 금속층 및 상기 제3 도전성 금속층의 측면은 상호 정렬된 표시 장치.
  7. 제4 항에 있어서,
    상기 제2 금속 산화물층 및 상기 제4 금속 산화물층은 티타늄 산화물(TiOx) 및 티타늄 질화물(TiNx) 중 적어도 어느 하나를 포함하고, 상기 제3 금속 화합물층은 구리 산화물(CuOx) 및 구리 질화물(CuNx) 중 적어도 어느 하나를 포함하는 표시 장치.
  8. 제1 항에 있어서,
    상기 제1 금속 산화물층의 표면은 적어도 일부 영역에서 요철면을 포함하는 표시 장치.
  9. 제1 항에 있어서,
    상기 배선층은 데이터 신호 및 게이트 신호 중 어느 하나를 전달하는 표시 장치.
  10. 제9 항에 있어서,
    상기 배선층 상에 배치되며 컨택홀을 포함하는 절연층 및 상기 절연층 상에 배치되는 화소 전극을 더 포함하되,
    상기 제1 금속 산화물층은 상기 제3 도전성 금속층의 적어도 일부를 노출하며, 상기 화소 전극은 상기 컨택홀을 통해 상기 제1 금속 산화물층이 노출하는 상기 제3 도전성 금속층과 컨택하는 표시 장치.
  11. 기판;
    상기 기판 상에 배치되고, 게이트 신호 배선을 포함하는 제1 배선층;
    상기 제1 배선층 상에 배치된 제1 절연층;
    상기 절연층 상에 배치되며, 데이터 신호 배선, 상기 데이터 신호 배선에 연결된 데이터 패드, 상기 데이터 신호 배선과 이격된 드레인 전극을 포함하는 제2 배선층;
    상기 제2 배선층 상에 배치된 제2 절연층; 및
    상기 제2 절연층 상에 배치되며, 상기 드레인 전극과 전기적으로 연결된 화소 전극을 포함하되,
    상기 제2 배선층은 도전성 물질을 포함하는 제1 영역 및 상기 제1 영역 상에 배치되고 상기 도전성 물질의 산화물 또는 질화물을 포함하는 제2 영역을 포함하고,
    상기 제2 영역은 상기 제1 영역보다 반사율이 낮고,
    상기 제2 영역은 상기 제1 영역보다 저항이 큰 표시 장치.
  12. 제11 항에 있어서,
    상기 데이터 신호 배선은 상기 제2 영역이 상기 제1 영역의 상면을 커버하고, 상기 데이터 패드는 상기 제2 영역이 상기 제1 영역의 상면을 전부 노출하며, 상기 드레인 전극은 상기 제2 영역이 상기 제1 영역의 상면의 일부를 노출하는 표시 장치.
  13. 제12 항에 있어서,
    상기 화소 전극은 상기 제2 절연층을 관통하는 컨택홀을 통해 상기 드레인 전극의 상기 제2 영역이 일부 노출하는 상기 제1 영역의 상면에 접촉하는 표시 장치.
  14. 제11 항에 있어서,
    상기 제1 영역은 순차적으로 적층된 제1 도전성 금속층, 제2 도전성 금속층 및 제3 도전성 금속층을 포함하고,
    상기 제2 영역은 상기 제1 도전성 금속층의 측면을 커버하는 제1 금속 산화물층, 상기 제2 도전성 금속층의 측면을 커버하는 제2 금속 산화물층, 상기 제3 도전성 금속층의 측면을 커버하는 제3 금속 산화물층, 및 상기 제3 도전성 금속층의 상면을 커버하는 제4 금속 산화물층을 포함하는 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 도전성 금속층 및 상기 제3 도전성 금속층은 티타늄(Ti)을 포함하며, 상기 제2 도전성 금속층은 구리(Cu)를 포함하고,
    상기 제1 금속 산화물층 및 상기 제3 금속 산화물층은 티타늄 질화물(TiNx) 및 티타늄 산화물(TiOx) 중 적어도 어느 하나를 포함하며, 상기 제2 금속 산화물층 및 상기 제4 금속 산화물층은 구리 질화물(CuNx) 및 구리 산화물(CuOx) 중 적어도 어느 하나를 포함하는 표시 장치.
  16. 기판 상에 제1 패턴층용 물질층, 제2 패턴층용 물질층, 제3 패턴층용 물질층 및 제4 패턴층용 물질층을 순차적으로 적층하는 단계;
    하나의 마스크를 이용하여, 상기 제1 패턴층용 물질층, 상기 제2 패턴층용 물질층, 상기 제3 패턴층용 물질층 및 상기 제4 패턴층용 물질층을 패터닝하는 단계; 및
    패턴화된 상기 제1 패턴층용 물질층, 상기 제2 패턴층용 물질층, 상기 제3 패턴층용 물질층 및 상기 제4 패턴층용 물질층의 적어도 일부를 산화 또는 질화시킴으로써, 제1 영역, 및 상기 제1 영역의 상측과 측부를 커버하는 제2 영역을 포함하는 배선층을 형성하는 단계를 포함하되,
    상기 제2 영역의 광 반사율은 상기 제1 영역의 광 반사율보다 작은 표시 장치의 제조 방법.
  17. 제16 항에 있어서,
    상기 상기 제1 패턴층용 물질층, 상기 제2 패턴층용 물질층, 상기 제3 패턴층용 물질층 및 상기 제4 패턴층용 물질층의 적어도 일부를 산화 또는 질화시키는 단계는 열처리 공정, 플라즈마 처리 및 과산화수소 용액 처리 중 어느 하나로 진행되는 표시 장치의 제조 방법.
  18. 제16 항에 있어서,
    상기 제1 영역은 순차적으로 적층된 제1 도전성 금속층, 제2 도전성 금속층 및 제3 도전성 금속층을 포함하고,
    상기 제2 영역은 상기 제1 도전성 금속층의 측면을 커버하는 제1 금속 산화물층, 상기 제2 도전성 금속층의 측면을 커버하는 제2 금속 산화물층, 상기 제3 도전성 금속층의 측면을 커버하는 제3 금속 산화물층, 및 상기 제3 도전성 금속층의 상면을 커버하는 제4 금속 산화물층을 포함하는 표시 장치의 제조 방법.
  19. 제18 항에 있어서,
    상기 제1 도전성 금속층 및 상기 제3 도전성 금속층은 티타늄(Ti)을 포함하며, 상기 제2 도전성 금속층은 구리(Cu)를 포함하고,
    상기 제1 금속 산화물층 및 상기 제3 금속 산화물층은 티타늄 질화물(TiNx) 및 티타늄 산화물(TiOx) 중 적어도 어느 하나를 포함하며, 상기 제2 금속 산화물층 및 상기 제4 금속 산화물층은 구리 질화물(CuNx) 및 구리 산화물(CuOx) 중 적어도 어느 하나를 포함하는 표시 장치의 제조 방법.
  20. 제16 항에 있어서,
    상기 배선층은 데이터 신호 및 게이트 신호 중 어느 하나를 전달하는 표시 장치의 제조 방법.
KR1020200084180A 2020-07-08 2020-07-08 표시 장치 및 표시 장치의 제조 방법 Active KR102770890B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200084180A KR102770890B1 (ko) 2020-07-08 2020-07-08 표시 장치 및 표시 장치의 제조 방법
US17/178,288 US11626469B2 (en) 2020-07-08 2021-02-18 Display device including metal compound layer surrounding wiring layer stack for reducing light reflectance
CN202110760898.2A CN113921566A (zh) 2020-07-08 2021-07-06 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200084180A KR102770890B1 (ko) 2020-07-08 2020-07-08 표시 장치 및 표시 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20220006679A true KR20220006679A (ko) 2022-01-18
KR102770890B1 KR102770890B1 (ko) 2025-02-20

Family

ID=79173846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200084180A Active KR102770890B1 (ko) 2020-07-08 2020-07-08 표시 장치 및 표시 장치의 제조 방법

Country Status (3)

Country Link
US (1) US11626469B2 (ko)
KR (1) KR102770890B1 (ko)
CN (1) CN113921566A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12321558B2 (en) 2023-04-10 2025-06-03 Samsung Display Co., Ltd. Display device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230143227A (ko) * 2022-04-01 2023-10-12 삼성디스플레이 주식회사 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200009172A (ko) * 2018-07-17 2020-01-30 삼성디스플레이 주식회사 배선 기판 및 이를 포함하는 표시 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10741587B2 (en) * 2016-03-11 2020-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module, electronic device, and manufacturing method the same
KR102547313B1 (ko) 2018-04-26 2023-06-23 삼성디스플레이 주식회사 배선 기판, 이를 포함하는 표시 장치 및 배선 기판의 제조 방법
CN112074894B (zh) * 2018-05-11 2023-05-12 株式会社半导体能源研究所 显示装置、显示模块及电子设备
KR102650435B1 (ko) 2019-06-14 2024-03-26 삼성디스플레이 주식회사 표시 패널

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200009172A (ko) * 2018-07-17 2020-01-30 삼성디스플레이 주식회사 배선 기판 및 이를 포함하는 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12321558B2 (en) 2023-04-10 2025-06-03 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
CN113921566A (zh) 2022-01-11
US11626469B2 (en) 2023-04-11
KR102770890B1 (ko) 2025-02-20
US20220013615A1 (en) 2022-01-13

Similar Documents

Publication Publication Date Title
KR102480110B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US9362533B2 (en) Organic light emitting display device and method for manufacturing the same
KR102578834B1 (ko) 유기 발광 표시 장치
KR20220034072A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US7990050B2 (en) Organic light emitting display having auxiliary electrode
KR102126553B1 (ko) 표시 장치
US9825109B2 (en) Display device
KR102562837B1 (ko) 유기 발광 표시 장치
KR20180112203A (ko) 디스플레이 장치
EP4024491B1 (en) Display apparatus and preparation method therefor, and electronic device
KR20170055587A (ko) 유기 발광 표시 장치
KR20190118221A (ko) 유기 발광 표시 장치
KR20250052354A (ko) 표시장치
KR102770890B1 (ko) 표시 장치 및 표시 장치의 제조 방법
US20250201180A1 (en) Display apparatus and method of manufacturing the same
KR20250011223A (ko) 표시 장치
KR20200145366A (ko) 하이브리드 인셀 터치표시장치 및 그 제조방법
KR20150113422A (ko) 유기발광 다이오드 표시장치 및 그 제조 방법
US20220149318A1 (en) Light emitting display panel and light emitting display apparatus using the same
KR20150037278A (ko) 대면적 상부 발광형 유기발광 다이오드 표시장치
KR20230095215A (ko) 표시장치
KR20230080147A (ko) 표시장치
US20240397771A1 (en) Display apparatus, and display panel and manufacturing method therefor
US11997891B2 (en) Display substrate, fabricating method thereof and display panel
KR102598753B1 (ko) 산화물 반도체 패턴을 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20200708

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240919

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20241120

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20250217

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20250217

End annual number: 3

Start annual number: 1

PG1601 Publication of registration