[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20210109090A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20210109090A
KR20210109090A KR1020200023624A KR20200023624A KR20210109090A KR 20210109090 A KR20210109090 A KR 20210109090A KR 1020200023624 A KR1020200023624 A KR 1020200023624A KR 20200023624 A KR20200023624 A KR 20200023624A KR 20210109090 A KR20210109090 A KR 20210109090A
Authority
KR
South Korea
Prior art keywords
region
layer
active pattern
base substrate
pattern
Prior art date
Application number
KR1020200023624A
Other languages
English (en)
Inventor
이왕우
김성호
김현식
박준형
성석제
안진성
오진석
우민우
이지선
이필석
주윤식
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200023624A priority Critical patent/KR20210109090A/ko
Priority to US17/142,818 priority patent/US11758798B2/en
Priority to CN202110218775.6A priority patent/CN113314570A/zh
Publication of KR20210109090A publication Critical patent/KR20210109090A/ko
Priority to US18/363,944 priority patent/US12120943B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H01L27/32—
    • H01L51/0017—
    • H01L51/0018—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0214—Manufacture or treatment of multiple TFTs using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는, 고분자 물질을 포함하는 지지 기판, 상기 지지 기판의 상면에 결합되며, 고분자 물질을 포함하는 유기막 및 상기 유기막을 커버하며 상기 유기막 외측으로 연장되는 무기 배리어막을 포함하는 베이스 기판, 상기 베이스 기판의 표시 영역에 배치되는 화소 어레이, 상기 베이스 기판의 벤딩 영역에 배치며 상기 화소 어레이와 전기적으로 연결되는 전달 배선 및 상기 베이스 기판의 벤딩 영역에서 상기 전달 배선 하부에 배치되며 상기 베이스 기판의 유기막과 접촉하는 유기 충진부를 포함한다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는, 본 발명은 유기 발광 표시 장치 및 그 제조 방법에 관한 것이다.
유기 발광 표시 장치는 별도의 광원이 불필요하여 저전력으로 구동이 가능하고, 경량의 박형으로 제조될 수 있으며, 표시 장치로서 우수한 특성들을 갖는다.
상기 유기 발광 표시 장치는 고분자 등으로 형성된 플렉서블 베이스 기판을 포함할 수 있다. 예를 들어, 유리 기판 등과 같은 캐리어 기판 위에 플렉서블 베이스 기판을 형성한다. 상기 플렉서블 베이스 기판 위에 구동 소자, 발광 소자, 봉지층 등을 형성한 후, 상기 캐리어 기판을 제거하여 플렉서블 베이스 기판을 갖는 유기 발광 표시 장치를 형성할 수 있다.
상기 구동 소자 등을 형성하는 과정에서, 상기 플렉서블 베이스 기판과 상기 캐리어 기판은 안정적으로 접착될 필요가 있다.
본 발명의 목적은 신뢰성이 개선된 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 신뢰성이 개선된 표시 장치의 제조 방법을 제공하는 것이다.
그러나, 본 발명이 상술한 목적에 의해 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 표시 장치는, 고분자 물질을 포함하는 지지 기판, 상기 지지 기판의 상면에 결합되며, 고분자 물질을 포함하는 유기막 및 상기 유기막을 커버하며 상기 유기막 외측으로 연장되는 무기 배리어막을 포함하는 베이스 기판, 상기 베이스 기판의 표시 영역에 배치되는 화소 어레이, 상기 베이스 기판의 벤딩 영역에 배치며 상기 화소 어레이와 전기적으로 연결되는 전달 배선 및 상기 베이스 기판의 벤딩 영역에서 상기 전달 배선 하부에 배치되며 상기 베이스 기판의 유기막과 접촉하는 유기 충진부를 포함한다.
일 실시예에 따르면, 상기 무기 배리어막의 상기 유기막 외측으로 돌출된 부분의 길이는 3mm 이상이다.
일 실시예에 따르면, 상기 화소 어레이는, 유기 발광 다이오드 및 상기 유기 발광 다이오드를 구동하기 위한 트랜지스터를 포함한다.
일 실시예에 따르면, 상기 트랜지스터는, 다결정 실리콘 채널을 포함하는 제1 트랜지스터 및 금속 산화물 채널을 포함하는 제2 트랜지스터를 포함한다.
본 발명의 예시적인 실시예들에 따른 표시 장치의 제조 방법은, 캐리어 기판 위에 고분자 물질을 포함하는 유기막 및 상기 유기막을 커버하며 상기 유기막 외측으로 연장되는 무기 배리어막을 포함하는 베이스 기판을 형성하는 단계, 상기 베이스 기판의 표시 영역 위에 반도체 물질을 포함하는 제1 액티브 패턴을 형성하는 단계, 상기 제1 액티브 패턴 위에 제1 층간 절연층을 형성하는 단계, 상기 베이스 기판의 표시 영역에서 상기 제1 층간 절연층 위에 상기 제1 액티브 패턴과 다른 반도체 물질을 포함하는 제2 액티브 패턴을 형성하는 단계, 상기 제2 액티브 패턴 위에 제2 층간 절연층을 형성하는 단계, 상기 제2 층간 절연층 위에 포토레지스트 필름을 형성하는 단계, 상기 제1 액티브 패턴 또는 상기 제2 액티브 패턴과 중첩하는 제1 투과 영역 및 상기 캐리어 기판의 가장자리와 이격되고 상기 유기막의 가장자리와 이격되는 제2 투과 영역을 포함하는 제1 마스크를 통해 상기 포토레지스트 필름을 노광하는 단계, 상기 캐리어 기판의 가장자리와 중첩하는 상기 포토레지스트 필름의 에지 영역을 노광하는 단계, 상기 노광된 포토레지스트 필름을 현상하여, 상기 제1 액티브 패턴 또는 상기 제2 액티브 패턴과 중첩하는 제1 개구 영역을 포함하며, 상기 캐리어 기판의 가장자리에 인접한 영역을 노출하는 제1 포토레지스트 패턴을 형성하는 단계 및 상기 제1 포토레지스트 패턴을 마스크로 이용하여 상기 제1 액티브 패턴 또는 상기 제2 액티브 패턴을 노출하는 콘택홀을 형성하는 단계를 포함한다.
일 실시예에 따르면, 상기 제1 마스크는 상기 베이스 기판의 벤딩 영역과 중첩하는 제3 투과 영역을 더 포함하고, 상기 제1 포토레지스트 패턴은 상기 벤딩 영역과 중첩하는 제2 개구 영역을 더 포함하며, 상기 콘택홀이 형성될 때, 상기 제2 개구 영역에 의해 노출된 상기 제2 층간 절연층이 식각된다.
일 실시예에 따르면, 상기 콘택홀은 제1 액티브 패턴을 노출한다. 상기 표시 장치의 제조 방법은, 상기 제2 층간 절연층 위에 상기 제2 액티브 패턴과 중첩하는 제1 개구 영역과 상기 벤딩 영역과 중첩하는 제2 개구 영역을 포함하는 제2 포토레지스트 패턴을 형성하는 단계, 상기 제2 포토레지스트 패턴을 마스크로 이용하여 상기 제2 액티브 패턴을 노출하는 콘택홀을 형성하는 단계, 상기 제1 액티브 패턴과 전기적으로 접촉하는 제1 소스 전극, 상기 제1 소스 전극과 이격되며 상기 제1 액티브 패턴과 전기적으로 접촉하는 제1 드레인 전극, 상기 제2 액티브 패턴과 전기적으로 접촉하는 제2 소스 전극, 상기 제2 소스 전극과 이격되며 상기 제2 액티브 패턴과 전기적으로 접촉하는 제2 드레인 전극을 포함하는 제1 소스 금속 패턴을 형성하는 단계, 상기 제1 소스 금속 패턴을 커버하며 상기 벤딩 영역과 중첩하는 개구 영역을 포함하는 제3 포토레지스트 패턴을 형성하는 단계 및 상기 제3 포토레지스트 패턴을 마스크로 이용하여 상기 벤딩 영역에서 상기 무기 배리어막을 식각하여 상기 유기막을 노출하는 단계를 더 포함한다.
일 실시예에 따르면, 상기 표시 장치의 제조 방법은, 상기 노출된 유기막 위에 유기 충진부를 형성하는 단계를 더 포함한다.
일 실시예에 따르면, 상기 표시 장치의 제조 방법은, 상기 유기 충진부 위에 배치되는 전달 배선 및 상기 제1 드레인 전극과 전기적으로 접촉하는 연결 전극을 포함하는 제2 소스 금속 패턴을 형성하는 단계를 더 포함한다.
일 실시예에 따르면, 상기 벤딩 영역에서 상기 무기 배리어막을 식각한 후, 상기 캐리어 기판 상에 잔류하며 상기 유기막 외측으로 돌출된 상기 무기 배리어막의 길이는 3mm 이상이다.
일 실시예에 따르면, 상기 제2 투과 영역은 상기 유기막 외측으로 연장되는 무기 배리어막과 중첩한다.
일 실시예에 따르면, 상기 제2 투과 영역은 상기 캐리어 기판의 가장자리를 따라 연장되는 형상을 갖는다.
일 실시예에 따르면, 상기 포토레지스트 필름의 에지 영역은 마스크 없이 노광된다.
일 실시예에 따르면, 상기 노광된 에지 영역은 상기 제2 투과 영역을 통해 노광된 영역과 부분적으로 중첩한다.
일 실시예에 따르면, 상기 노광된 에지 영역은 상기 베이스 기판을 둘러싸는 프레임 형상을 갖는다.
일 실시예에 따르면, 상기 제1 액티브 패턴은 다결정 실리콘을 포함하고, 상기 제2 액티브 패턴은 금속 산화물을 포함한다.
일 실시예에 따르면, 상기 표시 장치의 제조 방법은, 상기 베이스 기판으로부터 상기 캐리어 기판을 분리하는 단계를 더 포함한다.
본 발명의 예시적인 실시예들에 따른 표시 장치의 제조 방법은, 캐리어 기판 위에 고분자 물질을 포함하는 유기막 및 상기 유기막을 커버하며 상기 유기막 외측으로 연장되는 무기 배리어막을 포함하는 베이스 기판을 형성하는 단계, 상기 베이스 기판의 표시 영역 위에 반도체 물질을 포함하는 액티브 패턴을 형성하는 단계, 상기 액티브 패턴 위에 무기 물질을 포함하는 층간 절연층을 형성하는 단계, 상기 층간 절연층 위에 포토레지스트 필름을 형성하는 단계, 상기 액티브 패턴과 중첩하는 제1 투과 영역 및 상기 캐리어 기판의 가장자리와 이격되고 상기 유기막의 가장자리와 이격되는 제2 투과 영역을 포함하는 마스크를 통해 상기 포토레지스트 필름을 노광하는 단계, 상기 캐리어 기판의 가장자리와 중첩하는 상기 포토레지스트 필름의 에지 영역을 노광하는 단계, 상기 노광된 포토레지스트 필름을 현상하여, 상기 액티브 패턴과 중첩하는 제1 개구 영역을 포함하며, 상기 캐리어 기판의 가장자리에 인접한 영역을 노출하는 제1 포토레지스트 패턴을 형성하는 단계 및 상기 제1 포토레지스트 패턴을 마스크로 이용하여 상기 액티브 패턴을 노출하는 콘택홀을 형성하는 단계를 포함한다.
본 발명의 예시적인 실시예들에 따르면, 상대적으로 공정 오차가 큰 에지 노광의 면적을 감소시키고, 마스크를 통해 캐리어 기판의 주변 영역을 노광함으로써, 캐리어 기판의 주변 영역에서 포토레지스트가 잔류하는 것을 방지함과 동시에, 베이스 기판의 무기층 잔류 영역의 면적을 실질적으로 증가시킬 수 있다.
또한, 본 발명의 실시예들에 따르면, 표시 장치의 벤딩 영역에서 무기층을 제거함으로서, 무기층의 크랙 등에 의한 표시 장치의 신뢰성 저하를 방지할 수 있다.
도 1, 도 7 및 도 12는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 도시한 평면도이다.
도 2 내지 도 6, 도 8 내지 도 11 및 도 13 내지 도 33은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 도시한 단면도들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 예시적인 실시예들에 따른 표시 장치 및 표시 장치의 제조 방법에 대하여 상세하게 설명한다.
도 1, 도 7 및 도 12는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 도시한 평면도이다. 도 2 내지 도 6, 도 8 내지 도 11 및 도 13 내지 도 33은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 도시한 단면도들이다. 도 2, 도 4, 도 8, 도 13, 도 16, 도 19, 도 23, 도 26, 도 29, 도 31 및 도 32는 도 1의 화소 영역의 단면을 도시할 수 있다. 도 3, 도 5, 도 9, 도 11, 도 14, 도 17, 도 20, 도 22, 도 24, 도 27 및 도 33은 도 1의 I-I'선에 따른 단면을 도시할 수 있다. 도 6, 도 10, 도 15, 도 18, 도 21, 도 25, 도 28 및 도 30은 도 1의 II-II'선에 따른 단면을 도시할 수 있다.
도 1 내지 도 3을 참조하면, 캐리어 기판(CA) 위에 베이스 기판(100)을 형성한다.
상기 캐리어 기판(CA)은 경질 물질을 포함할 수 있다. 예를 들어, 상기 캐리어 기판(CA)은 유리, 쿼츠 등을 포함할 수 있다.
상기 베이스 기판(100)은 유기막과 무기 배리어막의 다층 구조를 가질 수 있다. 예를 들어, 상기 베이스 기판(100)은 순서대로 적층된 제1 유기막(100a), 제1 무기 배리어막(100b), 제2 유기막(100c) 및 제2 무기 배리어막(100a)을 포함할 수 있다. 그러나, 본 발명의 실시예들은 이에 한정되지 않으며, 상기 베이스 기판(100)은 셋 이상의 유기막과 셋 이상의 배리어막을 포함하거나, 하나의 유기막과 하나의 배리어막을 포함할 수도 있다.
상기 제1 유기막(100a) 및 상기 제2 유기막(100c)은 고분자 물질을 포함할 수 있다. 예를 들어, 상기 제1 유기막(100a) 및 상기 제2 유기막(100c)은, 각각 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리에테르케톤, 폴리카보네이트, 폴리아릴레이트, 폴리에테르술폰, 폴리이미드 등을 포함할 수 있다. 예를 들어, 상기 제1 유기막(100a)은 상기 캐리어 기판(CA) 위에 고분자 또는 고분자 전구체를 포함하는 조성물을 코팅하고 건조 또는 경화하여 형성될 수 있다. 상기 제2 유기막(100c)은, 상기 제1 유기막(100a)과 유사한 방법으로 상기 제1 무기 배리어막(100b) 위에 형성될 수 있다. 일 실시예에 따르면, 상기 제1 유기막(100a)은 상기 캐리어 기판(CA)의 상면에 접촉할 수 있다.
예를 들어, 상기 제1 무기 배리어막(100b) 및 상기 제2 무기 배리어막(100d)은 무기 물질을 포함할 수 있다. 예를 들어, 상기 제1 무기 배리어막(100b) 및 상기 제2 무기 배리어막(100d)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 또는 이들의 조합을 포함할 수 있다. 상기 제1 무기 배리어막(100b) 및 상기 제2 무기 배리어막(100d)은 진공증착, 화학기상증착(CVD) 등에 의해 형성될 수 있다.
도 3에 도시된 것과 같이, 상기 제1 무기 배리어막(100b) 및 상기 제2 무기 배리어막(100d)은, 상기 제1 유기막(100a) 및 상기 제2 유기막(100c) 보다 넓은 폭을 갖도록 형성될 수 있다. 예를 들어, 상기 제1 무기 배리어막(100b)은 상기 제1 유기막(100a)의 외측으로 연장되어 일부가 상기 캐리어 기판(CS)과 접촉할 수 있다. 상기 제2 무기 배리어막(100d)은 상기 제2 유기막(100b) 외측으로 연장되어 일부가 상기 제1 무기 배리어막(100d)과 접촉할 수 있다.
일 실시예에 따르면, 상기 제1 무기 배리어막(100b) 및 상기 제2 무기 배리어막(100d)은 동일한 마스크를 이용하여 증착되어, 평면도상에서 가장자리가 실질적으로 일치할 수 있다. 그러나, 본 발명의 실시예들은 이에 한정되지 않으며, 상기 제1 무기 배리어막(100b) 및 상기 제2 무기 배리어막(100d)은 가장자리가 수평 방향으로 서로 이격될 수도 있다.
도 1 및 도 3을 참조하면, 상기 베이스 기판(100)의 가장자리는 상기 캐리어 기판(CA)의 가장자리로부터 이격될 수 있다.
상기 베이스 기판(100)은 표시 영역(DA), 벤딩 영역(BA) 및 연결 영역(CA)을 포함할 수 있다. 상기 표시 영역(DA)에는 화소 영역(PX)들의 어레이가 형성될 수 있다. 상기 연결 영역(CA)에는 구동 장치와 전기적 연결을 위한 패드부가 형성될 수 있다. 상기 벤딩 영역(BA)은, 상기 연결 영역(CA)이 상기 표시 영역(DA)에 배치될 수 있도록 굽어질 수 있다.
도 4를 참조하면, 상기 베이스 기판(100) 위에 버퍼층(110)을 형성한다. 화소 영역(PX)에서, 상기 버퍼층(110) 위에는 제1 액티브 패턴(AP1)이 형성된다.
상기 버퍼층(110)은, 상기 베이스 기판(100)의 하부로부터 이물, 수분 또는 외기의 침투를 감소 또는 차단할 수 있고, 상기 베이스 기판(100)의 상면을 평탄화할 수 있다. 상기 버퍼층(110)은 무기 물질을 포함할 수 있다. 예를 들어, 상기 버퍼층(110)은, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 또는 이들의 조합을 포함할 수 있으며, 단층 구조 또는 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
일 실시예에 따르면, 상기 제1 액티브 패턴(AP1)은 다결정 실리콘(폴리실리콘)을 포함할 수 있다. 예를 들어, 상기 제1 버퍼층(110) 위에 비정질 실리콘층을 형성한 후, 상기 비정질 실리콘층을 결정화하여, 다결정 실리콘층을 형성할 수 있다.
예를 들어, 상기 비정질 실리콘층은, 스퍼터링, 저압화학증착(low-pressure chemical vapor deposition, LPCVD), 플라즈마강화 화학증착(plasma-enhanced chemical vapor deposition, PECVD) 등에 의해 형성될 수 있다. 상기 비정질 실리콘층은 엑시머 레이저 어닐링(Excimer Laser Annealing), 순차 측면 고상화(Sequential Lateral Solidification) 등에 의해 결정화될 수 있다.
예를 들어, 상기 다결정 실리콘층은, 표면을 평탄화하기 위하여 화학기계연마(CMP) 등에 의해 연마될 수 있으며, 포토리소그라피 등에 의해 패터닝되어, 반도체 패턴이 형성될 수 있다.
상기 반도체 패턴의 적어도 일부는 불순물로 도핑된다. 일 실시예에 따르면, 상기 불순물은 보론 등과 같은 P형 불순물일 수 있다. 그러나, 본 발명의 실시예들은 이에 한정되지 않으며, 인, 비소 등과 같은 N형 불순물이 도핑될 수도 있다. 예를 들어, 상기 N형 불순물은 서로 다른 영역에 고농도 및 저농도로 도핑될 수 있다.
예를 들어, 상기 반도체 패턴의 도핑은 상기 제1 게이트 전극(GE1)을 형성한 후, 상기 제1 게이트 전극(GE1) 또는 상기 제1 게이트 전극(GE1)을 형성하기 위한 포토레지스트 패턴을 마스크로 이용하여 수행될 수 있다.
이에 따라, 상기 제1 게이트 전극(GE1)과 중첩하지 않는, 상기 반도체 패턴(112)의 주변부에는 불순물이 도핑되어, 제1 도핑 영역(PD1) 및 제2 도핑 영역(PD2)을 형성할 수 있다. 상기 반도체 패턴에서, 상기 제1 게이트 전극(GE1)과 중첩하는 부분은, 도핑되지 않고 잔류하여 채널 영역(CH)을 정의할 수 있다.
따라서, 상기 제1 도핑 영역(PD1), 상기 제2 도핑 영역(PD2) 및 상기 채널 영역(CH2)은 동일한 층 내에 연속적으로 배치될 수 있으며, 상기 제1 도핑 영역(PD1), 상기 제2 도핑 영역(PD2) 및 상기 채널 영역(CH2)을 포함하는 패턴은 제1 액티브 패턴(AP1)으로 정의될 수 있다.
상기 제1 절연층(120)은 무기 물질을 포함할 수 있다. 예를 들어, 상기 제1 절연층(120)은, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 또는 이들의 조합을 포함할 수 있으며, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등과 같은 절연성 금속 산화물을 포함할 수도 있다. 예를 들어, 상기 제1 절연층(120)은 실리콘 질화물 또는 실리콘 산화물의 단일층 또는 다층 구조를 가질 수 있다. 상기 제1 절연층(120)은 제1 게이트 절연층으로 지칭될 수 있다.
상기 제1 절연층(120) 위에 제1 게이트 금속층을 형성하고, 상기 제1 게이트 금속층을 패터닝하여 상기 제1 게이트 전극(GE1)을 포함하는 제1 게이트 금속 패턴을 형성한다. 상기 제1 게이트 금속 패턴 위에 제2 절연층(130)을 형성한다. 상기 제2 절연층(130) 위에 제2 게이트 금속층을 형성하고, 상기 제1 게이트 금속층을 패터닝하여, 커패시터 패턴(CP)을 포함하는 제2 게이트 금속 패턴을 형성한다. 상기 제2 게이트 금속 패턴 위에 제3 절연층(140)을 형성한다.
상기 제1 게이트 금속층 및 상기 제2 게이트 금속층은 각각, 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물 등을 포함할 수 있다. 예를 들어, 상기 제1 게이트 금속층 및 상기 제2 게이트 금속층은 각각, 금(Au), 은(Ag), 알루미늄(Al), 구리(Cu), 니켈(Ni) 백금(Pt), 마그네슘(Mg), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금을 포함할 수 있으며, 단일층 또는 서로 다른 금속층을 포함하는 다층구조를 가질 수 있다.
예를 들어, 상기 커패시터 패턴(CP)은 스토리지 커패시터의 커패시터 전극을 정의할 수 있다. 상기 제2 게이트 금속 패턴은 하부 게이트 패턴(BG)을 더 포함할 수 있다. 상기 하부 게이트 패턴(BG)은 이후 형성되는 제2 액티브 패턴(AP2) 하부에 배치되어 광을 차단하거나, 하부 게이트 전극의 역할을 할 수 있다. 상기 제2 게이트 금속 패턴은 초기화 신호, 발광 신호 등을 제공하기 위한 신호 배선을 더 포함할 수 있다.
상기 제2 절연층(130) 및 상기 제3 절연층(140)은 각각, 무기 물질을포함할 수 있다. 예를 들어, 상기 제2 절연층(130) 및 상기 제3 절연층(140)은 각각, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 또는 이들의 조합을 포함할 수 있으며, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등과 같은 절연성 금속 산화물을 포함할 수도 있다. 예를 들어, 상기 제2 절연층(130)은 실리콘 질화물을 포함할 수 있으며, 상기 제3 절연층(140)은 실리콘 산화물을 포함할 수 있다. 상기 제2 절연층(130)은 제2 게이트 절연층으로 지칭될 수 있고, 상기 제3 절연층(140)은 제1 층간 절연층으로 지칭될 수 있다.
상기 제3 절연층(140) 위에 제2 액티브 패턴(AP2)을 형성한다. 상기 제2 액티브 패턴(AP2) 위에는 제4 절연층(150)이 형성된다. 상기 제4 절연층(150) 위에는 제2 게이트 전극(GE2)을 포함하는 제3 게이트 금속 패턴이 형성된다. 상기 제3 게이트 금속 패턴 위에는 제5 절연층(160)이 형성된다.
상기 제2 액티브 패턴(AP2)은 산화물 반도체를 포함한다. 예를 들어, 상기 제2 액티브 패턴(AP2)은, 인듐(In), 아연(Zn), 갈륨(Ga), 주석(Sn), 티타늄(Ti), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr), 마그네슘(Mg) 등을 함유하는 이성분계 화합물(ABx), 삼성분계 화합물(ABxCy), 사성분계 화합물(ABxCyDz) 등을 포함할 수 있다. 예를 들면, 제2 액티브 패턴(AP2)은 아연 산화물(ZnOx), 갈륨 산화물(GaOx), 티타늄 산화물(TiOx), 주석 산화물(SnOx), 인듐 산화물(InOx), 인듐-갈륨 산화물(IGO), 인듐-아연 산화물(IZO), 인듐-주석 산화물(ITO), 갈륨-아연 산화물(GZO), 아연-마그네슘 산화물(ZMO), 아연-주석 산화물(ZTO), 아연-지르코늄 산화물(ZnZrxOy), 인듐-갈륨-아연 산화물(IGZO), 인듐-아연-주석 산화물(IZTO), 인듐-갈륨-하프늄 산화물(IGHO), 주석-알루미늄-아연 산화물(TAZO) 및 인듐-갈륨-주석 산화물(IGTO) 등을 포함할 수 있다.
상기 제4 절연층(150) 및 상기 제5 절연층(160)은 각각, 무기 물질을 포함할 수 있다. 예를 들어, 상기 제4 절연층(150) 및 상기 제5 절연층(160)은 각각, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 또는 이들의 조합을 포함할 수 있으며, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등과 같은 절연성 금속 산화물을 포함할 수도 있다. 예를 들어, 상기 제4 절연층(150) 및 상기 제5 절연층(160)은 각각, 실리콘 산화물을 포함할 수 있다. 상기 제4 절연층(150)은 제3 게이트 절연층으로 지칭될 수 있고, 상기 제5 절연층(160)은 제2 층간 절연층으로 지칭될 수 있다.
상기 제3 게이트 금속층은, 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물 등을 포함할 수 있다. 예를 들어, 상기 제3 게이트 금속층은, 금(Au), 은(Ag), 알루미늄(Al), 구리(Cu), 니켈(Ni) 백금(Pt), 마그네슘(Mg), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금을 포함할 수 있으며, 단일층 또는 서로 다른 금속층을 포함하는 다층구조를 가질 수 있다.
도 5를 참조하면, 상기 버퍼층(110), 상기 제1 절연층(120), 상기 제2 절연층(130), 상기 제3 절연층(140), 상기 제4 절연층(150) 및 상기 제5 절연층(160) 중 적어도 하나는 상기 베이스 기판(100)의 주변 영역으로 연장될 수 있으며, 상기 베이스 기판(100)의 유기막(100a, 100c)의 외측으로 연장될 수 있다. 상기 버퍼층(110), 상기 제1 절연층(120), 상기 제2 절연층(130), 상기 제3 절연층(140), 상기 제4 절연층(150) 및 상기 제5 절연층(160)은 동일한 마스크를 이용하여 증착되어 동일한 평면 형상을 가질 수 있다. 그러나, 본 발명의 실시예들은 이에 한정되지 않으며, 상기 절연층들은 가장자리는 수평 방향으로 서로 이격될 수도 있다.
도 6을 참조하면, 상기 버퍼층(110), 상기 제1 절연층(120), 상기 제2 절연층(130), 상기 제3 절연층(140), 상기 제4 절연층(150) 및 상기 제5 절연층(160) 중 적어도 하나는 벤딩 영역(BA)으로 연장되어 상기 베이스 기판(100) 위에 배치될 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법에서, 콘택홀을 형성하기 위하여 사용되는 제1 마스크를 도시한 평면도이다. 도 12는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법에서 제1 포토레지스트 필름의 노광 영역을 도시한 평면도이다.
도 7 내지 도 10을 참조하면, 상기 제5 절연층(160) 위에 포토레지스트 조성물을 코팅하여 제1 포토레지스트 필름(PL1)을 형성한다. 예를 들어, 상기 포토레지스트 조성물은 광산 발생제를 포함하는 파지티브 포토레지스트 조성물일 수 있다. 상기 파지티브 포토레지스트 조성물로 형성된 제1 포토레지스트 필름(PL1)은 노광 영역에서 용해도가 증가함으로써 현상에 의해 노광 영역이 제거될 수 있다.
일 실시예에 따르면, 상기 제1 포토레지스트 필름(PL1)을 노광하기 위하여 사용되는 제1 마스크(MK1)는 제1 투과 영역(TA1a), 제2 투과 영역(TA1b) 및 제3 투과 영역(TA1c)을 포함할 수 있다.
상기 제1 투과 영역(TA1a)은 상기 베이스 기판(100)의 화소 영역(PX)과 중첩할 수 있다. 예를 들어, 상기 제1 투과 영역(TA1a)을 통해 노광된 상기 제1 포토레지스트 필름(PL1)의 제1 노광 영역(EP1a)은 상기 제1 액티브 패턴(AP1)의 도핑 영역(PD1, PD2)들과 중첩할 수 있다.
상기 제2 투과 영역(TA1b)은 상기 베이스 기판(100) 또는 상기 캐리어 기판(CS)의 주변 영역과 중첩할 수 있다. 예를 들어, 상기 제2 투과 영역(TA1b)을 통해 노광된 상기 제1 포토레지스트 필름(PL1)의 제2 노광 영역(EP1b)은 상기 캐리어 기판(100)의 적어도 일 변을 따라 연장되는 형상을 가질 수 있다. 일 실시예에 따르면, 상기 제2 노광 영역(EP1b)은 상기 캐리어 기판(CS)의 네 변을 따라 배치될 수 있다.
상기 제2 노광 영역(EP2b)은 상기 캐리어 기판(100)의 가장자리와 이격될 수 있다. 또한, 상기 제2 노광 영역(EP1b)은 상기 베이스 기판(100)의 유기막(100a, 100c)과 중첩하지 않고, 상기 베이스 기판(100)의 유기막(100a, 100c)의 외측으로 연장된 무기층과 중첩할 수 있다.
상기 무기층은, 상기 제1 내지 제5 절연층(110, 120, 130, 140, 150, 160), 상기 버퍼층(110), 상기 베이스 기판(100)의 무기 배리어막(100b, 100d) 중 적어도 하나를 지칭할 수 있다.
상기 제3 투과 영역(TA1c)은 상기 베이스 기판(100)의 벤딩 영역과 중첩할 수 있다. 예를 들어, 상기 제3 투과 영역(TA1c)을 통해 노광된 상기 제1 포토레지스트 필름(PL1)의 제3 노광 영역(EP1c)은 상기 벤딩 영역에 배치된 절연층들과 중첩할 수 있다.
도 11을 참조하면, 마스크 노광 공정 이후에 상기 캐리어 기판(CS)의 주변 영역을 노광한다. 상기 에지 노광 공정은 마스크 없이 수행될 수 있다. 예를 들어, 상기 에지 노광 공정은 노광기에 포함된 에지 노광부(300)에 의해 수행될 수 있다.
도 12를 참조하면, 에지 노광 영역(EP1d)은, 상기 제1 포토레지스트 필름(PL1)의 가장자리 전체와 중첩할 수 있다. 예를 들어, 상기 에지 노광 영역(EP1d)은 상기 베이스 기판(100)을 둘러싸는 프레임 형상을 가질 수 있다.
또한, 상기 에지 노광 영역(EP1d)은 상기 제2 노광 영역(EP1b)과 부분적으로 중첩할 수 있다. 이에 따라, 상기 제1 포토레지스트 필름(PL1)의 주변 영역이 전체적으로 노광될 수 있다.
상기 에지 노광을 수행하지 않는 경우, 포토레지스트 필름이 캐리어 기판(CS)의 가장자리에 잔류할 수 있다. 이 경우, 상기 캐리어 기판(CS)의 이송 등과 같은 후공정에서 오작동이 발생하거나, 공정 불량의 원인이 될 수 있다.
다음으로, 상기 제1 포토레지스트 필름(PL1)에 현상액을 제공하여 상기 노광 영역들(EP1a, EP1b, EP1c, EP1d)을 제거하여 제1 포토레지스트 패턴(PR1)을 형성한다.
도 13을 참조하면, 상기 제1 포토레지스트 패턴(PR1)은 상기 제1 액티브 패턴(AP1)의 도핑 영역(PD1, PD2)들과 중첩하는 제1 개구 영역(PH1a)을 포함한다.
도 14를 참조하면, 상기 마스크 노광과 상기 에지 노광에 의해, 상기 캐리어 기판(CS)의 가장자리를 포함한 주변 영역에는 상기 제1 포토레지스트 패턴(PR1)이 배치되지 않는다. 상기 제1 포토레지스트 패턴(PR1)의 일부는 상기 베이스 기판(100)의 유기막(100a, 100c)의 외측으로 연장된 무기층 위에 배치될 수 있다.
상기 베이스 기판(100)의 유기막(100a, 100c)의 외측에서 상기 무기층과 상기 제1 포토레지스트 패턴(PR1)이 중첩하는 영역은 제1 무기층 잔류 영역(IRA1)으로 정의될 수 있으며, 상기 제1 포토레지스트 패턴(PR1)과 중첩하지 않는 영역은, 제1 주변 식각 영역(GEA1)으로 정의될 수 있다. 상기 제1 주변 식각 영역(GEA1)에서, 상기 베이스 기판(100)의 유기막(100a, 100c)의 외측으로 연장된 무기층, 예를 들어, 상기 제5 절연층(160)의 상면이 노출될 수 있다.
도 15를 참조하면, 상기 제1 포토레지스트 패턴(PR1)은 벤딩 영역과 중첩하는 제2 개구 영역(PH1b)을 포함한다. 따라서, 상기 제1 포토레지스트 패턴(PR1) 하부에 배치된 절연층, 예를 들어, 상기 제5 절연층(160)의 상면이 상기 제2 개구 영역(PH1b)을 통해 노출될 수 있다.
상기 제1 포토레지스트 패턴(PR1)을 마스크로 이용하여 상기 제1 포토레지스트 패턴(PR1) 하부의 층들을 식각하여 상기 제1 액티브 패턴(AP1)을 노출하는 콘택홀들을 형성한다. 예를 들어, 상기 식각 공정을 위해 건식 식각이 수행될 수 있다.
도 16을 참조하면, 화소 영역(PX)에서, 상기 제1 포토레지스트 패턴(PR1) 하부에 배치된 상기 제5 절연층(160), 상기 제4 절연층(150), 상기 제3 절연층(140), 제2 절연층(130) 및 제1 절연층(120)을 식각하여 제1 콘택홀(CT1) 및 제2 콘택홀(CT2)을 형성한다. 예를 들어, 상기 제1 콘택홀(CT1)은 상기 제1 액티브 패턴(AP1)의 제1 도핑 영역(PD1)을 노출할 수 있고, 상기 제2 콘택홀(CR2)은 상기 제1 액티브 패턴(AP1)의 제2 도핑 영역(PD2)을 노출할 수 있다.
도 17을 참조하면, 상기 캐리어 기판(CS)의 주변 영역에서도 식각이 진행될 수 있다. 일 실시예에 따르면, 상기 제1 포토레지스트 패턴(PR1)이 배치되지 않은 제1 주변 식각 영역(GEA1)에서 식각이 진행될 수 있다. 예를 들어, 상기 제5 절연층(160), 상기 제4 절연층(150), 상기 제3 절연층(140), 제2 절연층(130) 및 제1 절연층(120)이 식각되어, 상기 버퍼층(110)의 상면이 노출될 수 있다. 그러나, 본 발명의 실시예들은 이에 한정되지 않으며, 상기 제1 주변 식각 영역(GEA1)에서 식각되는 층과 잔류하는 층은 식각 깊이 등에 따라 달라질 수 있다.
도 18을 참조하면, 상기 제1 포토레지스트 패턴(PR1)이 배치되지 않은 벤딩 영역에서 식각이 진행될 수 있다. 예를 들어, 상기 제5 절연층(160), 상기 제4 절연층(150), 상기 제3 절연층(140), 제2 절연층(130) 및 제1 절연층(120)이 식각되어, 상기 버퍼층(110)의 상면이 노출될 수 있다. 그러나, 본 발명의 실시예들은 이에 한정되지 않으며, 상기 벤딩 영역에서 식각되는 층과 잔류하는 층은 식각 깊이 등에 따라 달라질 수 있다.
상기 제1 무기층 식각 공정이 수행된 후, 상기 제1 포토레지스트 패턴(PR1)은 제거된다.
도 19 내지 도 21을 참조하면, 상기 제5 절연층(160) 위에 포토레지스트 조성물을 코팅하여 제2 포토레지스트 필름(PL2)을 형성한다.
일 실시예에 따르면, 상기 제2 포토레지스트 필름(PL2)을 노광하기 위하여 사용되는 제2 마스크(MK2)는 제1 투과 영역(TA2a), 제2 투과 영역(TA2b) 및 제3 투과 영역(TA2c)을 포함할 수 있다.
상기 제1 투과 영역(TA2a)은 상기 베이스 기판(100)의 화소 영역(PX)과 중첩할 수 있다. 예를 들어, 상기 제1 투과 영역(TA2a)을 통해 노광된 상기 제2 포토레지스트 필름(PL2)의 제1 노광 영역(EP2a)은 상기 제2 액티브 패턴(AP2)과 중첩할 수 있다.
상기 제2 투과 영역(TA2b)은 상기 베이스 기판(100) 또는 상기 캐리어 기판(CS)의 주변 영역과 중첩할 수 있다. 예를 들어, 상기 제2 투과 영역(TA2b)을 통해 노광된 상기 제2 포토레지스트 필름(PL2)의 제2 노광 영역(EP2b)은 상기 캐리어 기판(100)의 적어도 일 변을 따라 연장되는 형상을 가질 수 있다. 일 실시예에 따르면, 도 12에 도시된 제1 포토레지스트 필름(PL1)에서와 유사하게, 상기 제2 노광 영역(EP2b)은 상기 캐리어 기판(CS)의 네 변을 따라 배치될 수 있다.
상기 제2 노광 영역(EP2b)은 상기 캐리어 기판(100)의 가장자리와 이격될 수 있다. 또한, 상기 제2 노광 영역(EP2b)은 상기 베이스 기판(100)과 중첩하지 않고, 상기 베이스 기판(100)의 유기막(100a, 100c)의 외측으로 연장된 무기층들과 중첩할 수 있다.
상기 제3 투과 영역(TA2c)은 상기 베이스 기판(100)의 벤딩 영역과 중첩할 수 있다. 예를 들어, 상기 제3 투과 영역(TA2c)을 통해 노광된 상기 제2 포토레지스트 필름(PL2)의 제3 노광 영역(EP2c)은 상기 벤딩 영역에 배치된 무기층들과 중첩할 수 있다.
도 22를 참조하면, 마스크 노광 공정 이후에 상기 캐리어 기판(CS)의 주변 영역을 노광한다. 상기 에지 노광 공정은 마스크 없이 수행될 수 있다.
에지 노광 영역(EP2d)은, 상기 제2 포토레지스트 필름(PL2)의 가장자리 전체와 중첩할 수 있다. 또한, 상기 에지 노광 영역(EP2d)은 상기 제2 노광 영역(EP2b)와 부분적으로 중첩할 수 있다. 이에 따라, 상기 제2 포토레지스트 필름(PL2)의 주변 영역이 전체적으로 노광될 수 있다.
다음으로, 상기 제2 포토레지스트 필름(PL2)에 현상액을 제공하여 상기 노광 영역들(EP2a, EP2b, EP2c, EP2d)을 제거하여 제2 포토레지스트 패턴(PR2)을 형성한다. 다음으로, 상기 제2 포토레지스트 패턴(PR2)을 이용하여 상기 제2 포토레지스트 패턴(PR2) 하부의 층들을 식각하여 상기 제2 액티브 패턴(AP2)을 노출하는 콘택홀들을 형성한다.
도 23을 참조하면, 상기 제2 포토레지스트 패턴(PR2)은 상기 제2 액티브 패턴(AP2)과 중첩하는 제1 개구 영역을 포함한다. 상기 제2 포토레지스트 패턴(PR2) 하부의 상기 제5 절연층(160) 및 상기 제4 절연층(150)은 식각되어, 상기 제1 개구 영역에 대응되며 상기 제2 액티브 패턴(AP2)을 노출하는 제3 콘택홀(CT3) 및 제4 콘택홀(CT4)을 형성한다.
도 24를 참조하면, 상기 마스크 노광과 상기 에지 노광에 의해, 상기 캐리어 기판(CS)의 가장자리를 포함한 주변 영역에는 상기 제2 포토레지스트 패턴(PR2)이 형성되지 않는다. 상기 제2 포토레지스트 패턴(PR2)의 일부는 상기 베이스 기판(100)의 유기막(100a, 100c)의 외측으로 연장된 무기층 위에 배치될 수 있다.
상기 베이스 기판(100)의 유기막(100a, 100c)의 외측에서 상기 무기층과 상기 제2 포토레지스트 패턴(PR2)이 중첩하는 영역은 제2 무기층 잔류 영역(IRA2)으로 정의될 수 있으며, 상기 제2 포토레지스트 패턴(PR1)과 중첩하지 않는 영역은, 제2 주변 식각 영역(GEA2)으로 정의될 수 있다. 상기 제2 주변 식각 영역(GEA2)에서, 노출된 무기층이 식각될 수 있다.
상기 무기층의 식각 두께는, 식각되는 무기층의 두께, 식각 깊이 등에 따라 달라질 수 있다. 일 실시예에 따르면, 상기 버퍼층(110)의 두께와 상기 제2 무기 배리어막(100d)의 두께의 합은, 상기 제4 절연층(150) 및 상기 제5 절연층(160)의 두께의 합보다 클 수 있다.
예를 들어, 상기 제2 주변 식각 영역(GEA2)에서 상기 버퍼층(110)이 식각되고, 상기 베이스 기판(100)의 제2 무기 배리어막(100d)이 잔류할 수 있다.
도 25를 참조하면, 상기 제2 포토레지스트 패턴(PR2)은 벤딩 영역과 중첩하는 제2 개구 영역을 포함할 수 있으며, 상기 제2 개구 영역과 중첩하는 무기층이 식각될 수 있다. 예를 들어, 벤딩 영역에서 상기 버퍼층(110)이 식각되고, 상기 베이스 기판(100)의 제2 무기 배리어막(100d)이 노출될 수 있다.
상기 제2 무기층 식각 공정이 수행된 후, 상기 제2 포토레지스트 패턴(PR2)은 제거된다.
도 26을 참조하면, 상기 제5 절연층(160) 위에 제1 소스 금속층을 형성하고 패터닝하여 제1 소스 전극(SE1), 제1 드레인 전극(DE1), 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)을 포함하는 제1 소스 금속 패턴을 형성한다.
상기 제1 소스 금속층은, 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물 등을 포함할 수 있다. 예를 들어, 상기 제1 소스 금속층은, 금(Au), 은(Ag), 알루미늄(Al), 구리(Cu), 니켈(Ni) 백금(Pt), 마그네슘(Mg), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금을 포함할 수 있으며, 단일층 또는 서로 다른 금속층을 포함하는 다층구조를 가질 수 있다.
상기 제1 액티브 패턴(AP1), 상기 제1 게이트 전극(GE1), 상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1)은 제1 트랜지스터를 구성할 수 있다. 예를 들어, 다결정 실리콘 채널을 포함하는 상기 제1 트랜지스터는 유기 발광 다이오드에 전류를 제공하는 구동 트랜지스터 역할을 할 수 있다.
상기 제2 액티브 패턴(AP2), 상기 제2 게이트 전극(GE2), 상기 제2 소스 전극(SE2) 및 상기 제2 드레인 전극(DE2)은 제2 트랜지스터를 구성할 수 있다. 예를 들어, 금속 산화물 채널을 포함하는 상기 제2 트랜지스터는 상기 제1 트랜지스터를 동작시키는 스위칭 트랜지스터 역할을 할 수 있다.
그러나, 본 발명의 실시예들은 이에 한정되지 않으며, 다른 실시예에서, 상기 제1 트랜지스터가 스위칭 트랜지스터 역할을 하고, 상기 제2 트랜지스터가 구동 트랜지스터 역할을 할 수 있다.
상기 제1 소스 금속 패턴 위에 제3 포토레지스트 패턴(PR3)을 형성하고, 상기 제3 포토레지스트 패턴(PR3)을 마스크로 이용하여 상기 벤딩 영역에서 잔류하는 무기층을 식각한다. 상기 벤딩 영역에 무기층이 잔류할 경우, 무기층의 크랙이 발생하여 표시 장치의 신뢰성을 저하시킬 수 있다.
상기 제3 포토레지스트 패턴(PR3)을 형성하기 위한 제3 마스크는, 적어도 상기 벤딩 영역에 대응되는 투과 영역을 포함한다. 상기 제3 마스크는 상기 제1 마스크(MK1) 및 상기 제2 마스크(MK2)와 유사하게 상기 베이스 기판(100) 또는 상기 캐리어 기판(CS)의 주변 영역과 중첩하는 투과 영역을 포함할 수 있다. 그러나, 본 발명의 실시예들은 이에 한정되지 않는다. 예를 들어, 상기 제3 마스크는 상기 벤딩 영역에 대응되는 투과 영역만을 포함할 수도 있다.
도 27을 참조하면, 상기 캐리어 기판(CS)의 가장자리를 포함한 주변 영역에는 상기 제3 포토레지스트 패턴(PR3)이 형성되지 않는다. 상기 제3 포토레지스트 패턴(PR3)의 일부는 상기 베이스 기판(100)의 유기막(100a, 100c)의 외측으로 연장된 무기층 위에 배치될 수 있다.
상기 베이스 기판(100)의 유기막(100a, 100c)의 외측에서 상기 무기층과 상기 제3 포토레지스트 패턴(PR3)이 중첩하는 영역은 제3 무기층 잔류 영역(IRA3)으로 정의될 수 있으며, 상기 제3 포토레지스트 패턴(PR3)과 중첩하지 않는 영역은, 제3 주변 식각 영역(GEA3)으로 정의될 수 있다.
상기 식각 공정이 진행됨에 따라, 상기 제3 주변 식각 영역(GEA3)에서 잔류하는 무기층이 삭제된다. 따라서, 상기 제3 주변 식각 영역(GEA3)에서 상기 캐리어 기판(CS)의 상면이 노출될 수 있다. 그러나, 본 발명의 실시예들은 이에 한정되지 않으며, 식각 깊이 등에 따라, 상기 제3 주변 식각 영역(GEA3)에서 제1 무기 배리어막(100d) 등이 잔류할 수 있다. 따라서, 실제 무기막 잔류 영역의 폭은 상기 제3 무기층 잔류 영역(IRA3)의 폭 보다 클 수 있다. 바람직하게, 상기 무기막 잔류 영역의 폭은 3mm 이상일 수 있으나, 본 발명의 실시예들은 이에 한정되지 않는다.
또한, 상기 무기막 잔류 영역의 폭, 상기 무기막 잔류 영역 가장자리와 상기 캐리어 기판(CS) 가장자리 사이의 거리, 상기 베이스 기판(100)의 유기막(100a, 100c)의 가장자리와 상기 캐리어 기판(CS) 가장자리 사이의 거리 등은 필요에 따라 다양하게 변경될 수 있으며, 방향에 따라 서로 다르게 디자인될 수도 있다.
도 28을 참조하면, 제3 포토레지스트 패턴(PR3)은 상기 벤딩 영역과 중첩하는 개구 영역을 포함한다. 상기 식각 공정이 진행됨에 따라, 상기 개구 영역과 중첩하는 무기층이 삭제된다. 따라서, 상기 벤딩 영역에서 상기 베이스 기판의 제2 유기막(100c)의 상면이 노출될 수 있다. 예를 들어, 상기 벤딩 영역에서 제2 유기막(100c)의 제2 무기 배리어막(100d)이 제거될 수 있다.
상기 제3 무기층 식각 공정이 수행된 후, 상기 제3 포토레지스트 패턴(PR3)은 제거된다.
전술한 것과 같이, 무기층 식각 공정을 반복하여 진행할 경우, 에지 노광에 의해 상기 베이스 기판(100)의 주변 영역에서 무기층 잔류 영역의 면적이 감소할 수 있다. 따라서, 베이스 기판(100)과 캐리어 기판(CS)의 접착력이 감소되어, 의도하지 않은 분리의 원인이 될 수 있다. 또한, 상기 무기층 잔류 영역의 면적을 확보하기 위하여 에지 노광 면적을 감소시킬 경우, 캐리어 기판(CS)의 주변 영역에서 포토레지스트가 잔류하여 공정 불량을 야기할 수 있다.
본 발명의 실시예들에 따르면, 상대적으로 공정 오차가 큰 에지 노광의 면적을 감소시키고, 마스크를 통해 캐리어 기판(CS)의 주변 영역을 노광함으로써, 캐리어 기판(CS)의 주변 영역에서 포토레지스트가 잔류하는 것을 방지함과 동시에, 베이스 기판(100)의 무기층 잔류 영역의 면적을 실질적으로 증가시킬 수 있다.
또한, 본 발명의 실시예들에 따르면, 표시 장치의 벤딩 영역에서 무기층을 제거함으로서, 무기층의 크랙 등에 의한 표시 장치의 신뢰성 저하를 방지할 수 있다.
일 실시예에 따르면, 마스크를 통한 캐리어 기판(CS) 주변 영역 노광은 제1 무기층 식각 공정 및 제2 무기층 식각 공정에서 수행되었으나, 본 발명의 실시예들은 이에 한정되지 않는다. 예를 들어, 상기 마스크를 통한 캐리어 기판(CS) 주변 영역 노광은 제1 내지 제3 무기층 식각 공정 중 한번에서 수행되거나, 모두에서 수행될 수도 있다.
또한, 일 실시예에 따른 표시 장치의 제조 방법은 제3 무기층 식각 공정을 포함하나, 상기 제1 무기층 식각 공정 또는 상기 제2 무기층 식각 공정에서 식각 깊이를 조절함으로써, 상기 제3 무기층 식각 공정은 생략될 수 있다.
도 29 및 도 30을 참조하면, 상기 제1 소스 금속 패턴을 커버하는 제6 절연층(170)을 형성한다. 또한, 상기 제6 절연층(170)은 상기 벤딩 영역에서 무기층이 제거된 영역을 충진할 수 있다. 상기 벤딩 영역을 충진하는 제6 절연층(170)의 부분은 유기 충진부로 지칭될 수 있다.
예를 들어, 상기 제6 절연층(170)은 페놀 수지, 아크릴 수지, 폴리이미드 수지, 폴리아미드 수지, 실록산 수지, 에폭시 수지 등과 같은 유기 절연 물질을 포함할 수 있다. 상기 제6 절연층(170)은 제1 비아 절연층으로 지칭될 수 있다.
상기 제6 절연층(170) 위에 연결 전극(CE)을 포함하는 제2 소스 금속 패턴을 형성한다. 상기 제2 소스 금속 패턴은 상기 벤딩 영역을 지나는 전달 배선(TL)을 더 포함할 수 있다. 상기 전달 배선(TL)은 도 1에 도시된 연결 영역(CA)의 패드부에 전기적으로 연결되어, 상기 표시 영역(DA)에 구동 신호, 구동 전원 등을 전달할 수 있다. 또한, 상기 전달 배선(TL)의 상기 표시 영역에 인접한 주변 영역에 형성되는 구동부에 제어 신호를 전달할 수 있다.
예를 들어, 상기 제2 소스 금속 패턴은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물 등을 포함할 수 있다. 예를 들어, 상기 제2 소스 금속 패턴은, 금(Au), 은(Ag), 알루미늄(Al), 구리(Cu), 니켈(Ni) 백금(Pt), 마그네슘(Mg), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금을 포함할 수 있으며, 단일층 또는 서로 다른 금속층을 포함하는 다층구조를 가질 수 있다.
도 31을 참조하면, 상기 제2 소스 금속 패턴 위에 제7 절연층(180)을 형성한다. 상기 제7 절연층(180)을 패터닝하여, 상기 연결 전극(CE)을 노출하는 콘택홀을 형성한다.
다음으로 제1 전극층을 형성하여, 상기 콘택홀을 충진하고, 상기 제1전극층을 패터닝하여, 유기 발광 다이오드의 제1 전극(EL1)을 형성한다.
예를 들어, 상기 제7 절연층(180)은 페놀 수지, 아크릴 수지, 폴리이미드 수지, 폴리아미드 수지, 실록산 수지, 에폭시 수지 등과 같은 유기 절연 물질을 포함할 수 있다. 상기 제7 절연층(180)은 제2 비아 절연층으로 지칭될 수 있다.
상기 제1 전극(EL1)은 애노드로 작동할 수 있다. 예를 들어, 상기 제1 전극(EL1)은, 발광 타입에 따라 투과 전극으로 형성되거나, 반사 전극으로 형성될 수 있다. 상기 제1 전극(EL1)이 투과 전극으로 형성되는 경우, 상기 제1 전극(EL1)은 인듐 주석 산화물, 인듐 아연 산화물, 아연 주석 산화물, 인듐 산화물, 아연 산화물, 주석 산화물 등을 포함할 수 있다. 상기 제1 전극(EL1)이 반사 전극으로 형성되는 경우, 금(Au), 은(Ag), 알루미늄(Al), 구리(Cu), 니켈(Ni) 백금(Pt), 마그네슘(Mg), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti) 등을 포함할 수 있으며, 상기 투과 전극에 사용된 물질과의 적층 구조를 가질 수도 있다.
상기 제7 절연층(180) 위에는 화소 정의층(190)이 형성된다. 상기 화소 정의층(190)은 상기 제1 전극(EL1)의 적어도 일부를 노출하는 개구부를 갖는다. 예를 들어, 상기 화소 정의층(190)은 유기 절연 물질을 포함할 수 있다.
상기 제1 전극(EL1) 위에는 유기 발광층(OL)이 형성된다. 상기 유기 발광층(OL)은 적어도 발광층을 포함할 수 있으며, 정공 주입층, 정공 수송층, 전자 수송층 및 전자 주입층 중 적어도 하나 이상의 기능층을 더 포함할 수 있다. 상기 유기 발광층(OL)은, 저분자 유기 화합물 또는 고분자 유기 화합물을 포함할 수 있다.
일 실시예에서, 상기 유기 발광층(OL)은 적색, 녹색 또는 청색광을 발광할 수 있다. 다른 실시예에서 상기 유기 발광층(OL)이 백색을 발광하는 경우, 상기 유기 발광층(OL)은 적색발광층, 녹색발광층, 청색발광층을 포함하는 다층구조를 포함할 수 있거나, 적색, 녹색, 청색 발광물질을 포함하는 단층구조를 포함할 수 있다.
예를 들어, 상기 유기 발광층(OL)은 스크린 인쇄, 잉크젯 인쇄, 증착 등의 방법으로 형성될 수 있다.
상기 유기 발광층(OL) 위에는 제2 전극(EL2)이 형성된다. 상기 제2 전극(EL2)은 발광 타입에 따라 투과 전극으로 형성되거나, 반사 전극으로 형성될 수 있다. 예를 들어, 상기 제2 전극(EL2)은, 금속, 합금, 금속 질화물, 금속 불화물, 도전성 금속 산화물 또는 이들의 조합을 포함할 수 있다.
예를 들어, 상기 제2 전극(EL2)은 복수의 화소에 걸쳐, 표시 영역 상에서 연속적으로 연장될 수 있다. 일 실시예에 따르면, 상기 제2 전극(EL2) 위에는 캡핑층 및 차단층이 더 형성될 수 있다.
다음으로, 상기 유기 발광 다이오드 위에는 봉지층(200)이 형성될 수 있다. 예를 들어, 상기 봉지층(200)은 무기 박막(200a, 200c) 및 유기 박막(200b)의 적층 구조를 가질 수 있다. 예를 들어, 상기 유기 박막(200b)은, 폴리아크릴레이트 등과 같은 고분자 경화물을 포함할 수 있다.
예를 들어, 상기 무기 박막(200a, 200c)은, 실리콘 산화물, 실리콘 질화물, 실리콘 탄화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다.
상기 봉지층(200)이 형성된 후, 상기 캐리어 기판(CS)은 상기 베이스 기판(100)으로부터 분리될 수 있다. 예를 들어, 레이저 등을 이용하여 상기 캐리어 기판(CS)과 상기 베이스 기판(100)을 분리할 수 있다.
도 32를 참조하면, 상기 배리어 기판(CS)을 분리한 후, 상기 베이스 기판(100)의 하면에 지지 기판(SS)을 부착할 수 있다. 예를 들어, 상기 베이스 기판(100)과 상기 지지 기판(SS) 사이에는 접착을 위한 접착층이 배치될 수 있다.
예를 들어, 상기 지지 기판(SS)은, 폴리메틸메타크릴레이트(PMMA), 폴리카보네이트(PC), 폴리에틸렌테레프탈레이트(PET) 등과 같은 고분자 물질을 포함할 수 있다.
도 33을 참조하면, 상기 베이스 기판(100)의 주변 영역에서, 무기층은 상기 베이스 기판(100)의 유기막(100a, 100c)의 외측으로 연장될 수 있다. 따라서, 상기 지지 기판(SS)은 상기 베이스 기판(100)의 유기막의 하면 및 상기 유기막 외측으로 연장된 무기층의 하면에 접착될 수 있다. 예를 들어, 상기 지지 기판(SS)은 상기 베이스 기판(100)의 제1 유기막(100a)의 하면 및 제1 무기 배리어막(100b)의 하면에 접착될 수 있다.
일 실시예에 따르면, 상기 무기층이 상기 유기막 외측으로 연장되어 상기 지지 기판(SS)에 직접 결합되는 무기층 돌출 영역(IRA)의 폭은 3mm 이상일 수 있다. 예를 들어, 상기 무기층 돌출 영역(IRA)의 폭은 3mm 이상 5mm 이하일 수 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 유기 발광 표시 장치를 구비할 수 있는 다양한 디스플레이 기기들에 적용될 수 있다. 예를 들면, 본 발명은 차량용, 선박용 및 항공기용 디스플레이 장치들, 휴대용 통신 장치들, 전시용 또는 정보 전달용 디스플레이 장치들, 의료용 디스플레이 장치들 등과 같은 다양한 디스플레이 기기들에 적용 가능하다.

Claims (20)

  1. 고분자 물질을 포함하는 지지 기판;
    상기 지지 기판의 상면에 결합되며, 고분자 물질을 포함하는 유기막 및 상기 유기막을 커버하며 상기 유기막 외측으로 연장되는 무기 배리어막을 포함하는 베이스 기판;
    상기 베이스 기판의 표시 영역에 배치되는 화소 어레이;
    상기 베이스 기판의 벤딩 영역에 배치며 상기 화소 어레이와 전기적으로 연결되는 전달 배선; 및
    상기 베이스 기판의 벤딩 영역에서 상기 전달 배선 하부에 배치되며 상기 베이스 기판의 유기막과 접촉하는 유기 충진부를 포함하는 표시 장치.
  2. 제1항에 있어서, 상기 무기 배리어막의 상기 유기막 외측으로 돌출된 부분의 길이는 3mm 이상인 것을 특징으로 하는 표시 장치.
  3. 제1항에 있어서, 상기 화소 어레이는, 유기 발광 다이오드 및 상기 유기 발광 다이오드를 구동하기 위한 트랜지스터를 포함하는 것을 특징으로 하는 표시 장치.
  4. 제3항에 있어서, 상기 트랜지스터는, 다결정 실리콘 채널을 포함하는 제1 트랜지스터 및 금속 산화물 채널을 포함하는 제2 트랜지스터를 포함하는 것을 특징으로 하는 표시 장치.
  5. 캐리어 기판 위에 고분자 물질을 포함하는 유기막 및 상기 유기막을 커버하며 상기 유기막 외측으로 연장되는 무기 배리어막을 포함하는 베이스 기판을 형성하는 단계;
    상기 베이스 기판의 표시 영역 위에 반도체 물질을 포함하는 제1 액티브 패턴을 형성하는 단계;
    상기 제1 액티브 패턴 위에 제1 층간 절연층을 형성하는 단계;
    상기 베이스 기판의 표시 영역에서 상기 제1 층간 절연층 위에 상기 제1 액티브 패턴과 다른 반도체 물질을 포함하는 제2 액티브 패턴을 형성하는 단계;
    상기 제2 액티브 패턴 위에 제2 층간 절연층을 형성하는 단계;
    상기 제2 층간 절연층 위에 포토레지스트 필름을 형성하는 단계;
    상기 제1 액티브 패턴 또는 상기 제2 액티브 패턴과 중첩하는 제1 투과 영역 및 상기 캐리어 기판의 가장자리와 이격되고 상기 유기막의 가장자리와 이격되는 제2 투과 영역을 포함하는 제1 마스크를 통해 상기 포토레지스트 필름을 노광하는 단계;
    상기 캐리어 기판의 가장자리와 중첩하는 상기 포토레지스트 필름의 에지 영역을 노광하는 단계;
    상기 노광된 포토레지스트 필름을 현상하여, 상기 제1 액티브 패턴 또는 상기 제2 액티브 패턴과 중첩하는 제1 개구 영역을 포함하며, 상기 캐리어 기판의 가장자리에 인접한 영역을 노출하는 제1 포토레지스트 패턴을 형성하는 단계; 및
    상기 제1 포토레지스트 패턴을 마스크로 이용하여 상기 제1 액티브 패턴 또는 상기 제2 액티브 패턴을 노출하는 콘택홀을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  6. 제5항에 있어서, 상기 제1 마스크는 상기 베이스 기판의 벤딩 영역과 중첩하는 제3 투과 영역을 더 포함하고, 상기 제1 포토레지스트 패턴은 상기 벤딩 영역과 중첩하는 제2 개구 영역을 더 포함하며,
    상기 콘택홀이 형성될 때, 상기 제2 개구 영역에 의해 노출된 상기 제2 층간 절연층이 식각되는 것을 특징으로 하는 표시 장치의 제조 방법.
  7. 제6항에 있어서, 상기 콘택홀은 제1 액티브 패턴을 노출하고,
    상기 제2 층간 절연층 위에 상기 제2 액티브 패턴과 중첩하는 제1 개구 영역과 상기 벤딩 영역과 중첩하는 제2 개구 영역을 포함하는 제2 포토레지스트 패턴을 형성하는 단계;
    상기 제2 포토레지스트 패턴을 마스크로 이용하여 상기 제2 액티브 패턴을 노출하는 콘택홀을 형성하는 단계;
    상기 제1 액티브 패턴과 전기적으로 접촉하는 제1 소스 전극, 상기 제1 소스 전극과 이격되며 상기 제1 액티브 패턴과 전기적으로 접촉하는 제1 드레인 전극, 상기 제2 액티브 패턴과 전기적으로 접촉하는 제2 소스 전극, 상기 제2 소스 전극과 이격되며 상기 제2 액티브 패턴과 전기적으로 접촉하는 제2 드레인 전극을 포함하는 제1 소스 금속 패턴을 형성하는 단계;
    상기 제1 소스 금속 패턴을 커버하며 상기 벤딩 영역과 중첩하는 개구 영역을 포함하는 제3 포토레지스트 패턴을 형성하는 단계; 및
    상기 제3 포토레지스트 패턴을 마스크로 이용하여 상기 벤딩 영역에서 상기 무기 배리어막을 식각하여 상기 유기막을 노출하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  8. 제7항에 있어서, 상기 노출된 유기막 위에 유기 충진부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  9. 제8항에 있어서, 상기 유기 충진부 위에 배치되는 전달 배선 및 상기 제1 드레인 전극과 전기적으로 접촉하는 연결 전극을 포함하는 제2 소스 금속 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  10. 제7항에 있어서, 상기 벤딩 영역에서 상기 무기 배리어막을 식각한 후, 상기 캐리어 기판 상에 잔류하며 상기 유기막 외측으로 돌출된 상기 무기 배리어막의 길이는 3mm 이상인 것을 특징으로 하는 표시 장치의 제조 방법.
  11. 제5항에 있어서, 상기 제2 투과 영역은 상기 유기막 외측으로 연장되는 무기 배리어막과 중첩하는 것을 특징으로 하는 표시 장치의 제조 방법.
  12. 제11항에 있어서, 상기 제2 투과 영역은 상기 캐리어 기판의 가장자리를 따라 연장되는 형상을 갖는 것을 특징으로 하는 표시 장치의 제조 방법.
  13. 제5항에 있어서, 상기 포토레지스트 필름의 에지 영역은 마스크 없이 노광되는 것을 특징으로 하는 표시 장치의 제조 방법.
  14. 제13항에 있어서, 상기 노광된 에지 영역은 상기 제2 투과 영역을 통해 노광된 영역과 부분적으로 중첩하는 것을 특징으로 하는 표시 장치의 제조 방법.
  15. 제14항에 있어서, 상기 노광된 에지 영역은 상기 베이스 기판을 둘러싸는 프레임 형상을 갖는 것을 특징으로 하는 표시 장치의 제조 방법.
  16. 제5항에 있어서, 상기 제1 액티브 패턴은 다결정 실리콘을 포함하고, 상기 제2 액티브 패턴은 금속 산화물을 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  17. 제5항에 있어서, 상기 베이스 기판은 복수의 유기막을 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  18. 제5항에 있어서, 상기 베이스 기판으로부터 상기 캐리어 기판을 분리하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  19. 캐리어 기판 위에 고분자 물질을 포함하는 유기막 및 상기 유기막을 커버하며 상기 유기막 외측으로 연장되는 무기 배리어막을 포함하는 베이스 기판을 형성하는 단계;
    상기 베이스 기판의 표시 영역 위에 반도체 물질을 포함하는 액티브 패턴을 형성하는 단계;
    상기 액티브 패턴 위에 무기 물질을 포함하는 층간 절연층을 형성하는 단계;
    상기 층간 절연층 위에 포토레지스트 필름을 형성하는 단계;
    상기 액티브 패턴과 중첩하는 제1 투과 영역 및 상기 캐리어 기판의 가장자리와 이격되고 상기 유기막의 가장자리와 이격되는 제2 투과 영역을 포함하는 마스크를 통해 상기 포토레지스트 필름을 노광하는 단계;
    상기 캐리어 기판의 가장자리와 중첩하는 상기 포토레지스트 필름의 에지 영역을 노광하는 단계;
    상기 노광된 포토레지스트 필름을 현상하여, 상기 액티브 패턴과 중첩하는 제1 개구 영역을 포함하며, 상기 캐리어 기판의 가장자리에 인접한 영역을 노출하는 제1 포토레지스트 패턴을 형성하는 단계; 및
    상기 제1 포토레지스트 패턴을 마스크로 이용하여 상기 액티브 패턴을 노출하는 콘택홀을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  20. 제19항에 있어서, 상기 제2 투과 영역은 상기 유기막 외측으로 연장되는 무기 배리어막과 중첩하고, 상기 포토레지스트 필름의 노광된 에지 영역은 상기 제2 투과 영역을 통해 노광된 영역과 부분적으로 중첩하는 것을 특징으로 하는 표시 장치의 제조 방법.

KR1020200023624A 2020-02-26 2020-02-26 표시 장치 및 그 제조 방법 KR20210109090A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200023624A KR20210109090A (ko) 2020-02-26 2020-02-26 표시 장치 및 그 제조 방법
US17/142,818 US11758798B2 (en) 2020-02-26 2021-01-06 Display device and method of manufacturing the same
CN202110218775.6A CN113314570A (zh) 2020-02-26 2021-02-26 显示装置及其制造方法
US18/363,944 US12120943B2 (en) 2020-02-26 2023-08-02 Display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200023624A KR20210109090A (ko) 2020-02-26 2020-02-26 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20210109090A true KR20210109090A (ko) 2021-09-06

Family

ID=77365353

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200023624A KR20210109090A (ko) 2020-02-26 2020-02-26 표시 장치 및 그 제조 방법

Country Status (3)

Country Link
US (2) US11758798B2 (ko)
KR (1) KR20210109090A (ko)
CN (1) CN113314570A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220011246A (ko) * 2020-07-20 2022-01-28 삼성디스플레이 주식회사 표시 장치
KR20230040418A (ko) * 2021-09-15 2023-03-23 삼성디스플레이 주식회사 표시 패널 및 표시 패널의 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102000209B1 (ko) * 2012-11-16 2019-07-16 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR102227474B1 (ko) * 2013-11-05 2021-03-15 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법
KR102349283B1 (ko) * 2014-12-19 2022-01-11 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 및 이를 포함하는 유기 발광 표시 장치
KR102516054B1 (ko) * 2015-11-13 2023-03-31 삼성디스플레이 주식회사 유기발광표시장치 및 유기발광표시장치의 제조 방법
US10283574B2 (en) * 2016-03-25 2019-05-07 Samsung Display Co., Ltd. Display apparatus with bending area capable of minimizing manufacturing defects
JP6725317B2 (ja) 2016-05-19 2020-07-15 株式会社ジャパンディスプレイ 表示装置
KR102333671B1 (ko) 2017-05-29 2021-12-01 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102519087B1 (ko) 2017-06-30 2023-04-05 엘지디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102483236B1 (ko) * 2017-11-09 2022-12-30 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102591811B1 (ko) * 2018-05-18 2023-10-23 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
US20210265579A1 (en) 2021-08-26
CN113314570A (zh) 2021-08-27
US11758798B2 (en) 2023-09-12
US20230380256A1 (en) 2023-11-23
US12120943B2 (en) 2024-10-15

Similar Documents

Publication Publication Date Title
CN106469746B (zh) 有机发光显示设备及其制造方法
KR20200023573A (ko) 표시 장치 및 그 제조 방법
US11056509B2 (en) Display device having a plurality of thin-film transistors with different semiconductors
KR102369498B1 (ko) 미러 표시 장치 및 이의 제조 방법
KR102716630B1 (ko) 표시 장치 및 이의 제조 방법
KR20220002795A (ko) 표시 장치 및 그 제조 방법
KR20140104263A (ko) 유기 발광 표시 장치 및 그 제조 방법
US12120943B2 (en) Display device and method of manufacturing the same
KR20200133890A (ko) 표시 장치 및 그 제조 방법
US10371986B2 (en) Display devices including mirror substrates and methods of manufacturing mirror substrates
CN103872073A (zh) 基板、包括该基板的显示装置以及该显示装置的制造方法
US20250017054A1 (en) Display device and method for manufacturing the same
US10290821B2 (en) Display device and manufacturing method of the same
US11257885B2 (en) Organic light emitting display device and method of manufacturing organic light emitting display device
WO2017158329A1 (en) Pixel driver circuit
JP2018133398A (ja) 半導体装置
US12052898B2 (en) Display device having a test transistor and method for fabricating the same
US20240162235A1 (en) Display device and manufacturing method thereof
US11740395B2 (en) Display devices including mirror substrates and methods of manufacturing mirror substrates
KR20200066416A (ko) 표시 장치 및 이의 제조 방법
US20240260390A1 (en) Display device
US20240266364A1 (en) Display device and method of manufacturing the same
US20230187556A1 (en) Semiconductor device and manufacturing method thereof
KR20230085264A (ko) 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20200226

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20230111

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20200226

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20231222

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20240826

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

PX0701 Decision of registration after re-examination

Patent event date: 20241223

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

X701 Decision to grant (after re-examination)