[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20210082476A - 광 검출 장치 - Google Patents

광 검출 장치 Download PDF

Info

Publication number
KR20210082476A
KR20210082476A KR1020217015190A KR20217015190A KR20210082476A KR 20210082476 A KR20210082476 A KR 20210082476A KR 1020217015190 A KR1020217015190 A KR 1020217015190A KR 20217015190 A KR20217015190 A KR 20217015190A KR 20210082476 A KR20210082476 A KR 20210082476A
Authority
KR
South Korea
Prior art keywords
layer
fabry
interference filter
perot interference
metal layer
Prior art date
Application number
KR1020217015190A
Other languages
English (en)
Other versions
KR102768187B1 (ko
Inventor
히로키 오야마
가츠미 시바야마
다카시 가사하라
마사키 히로세
도시미츠 가와이
유미 구라모토
Original Assignee
하마마츠 포토닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하마마츠 포토닉스 가부시키가이샤 filed Critical 하마마츠 포토닉스 가부시키가이샤
Publication of KR20210082476A publication Critical patent/KR20210082476A/ko
Application granted granted Critical
Publication of KR102768187B1 publication Critical patent/KR102768187B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/02—Details
    • G01J1/04—Optical or mechanical part supplementary adjustable parts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/02—Details
    • G01J3/0205—Optical elements not provided otherwise, e.g. optical manifolds, diffusers, windows
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/02—Details
    • G01J3/0256—Compact construction
    • G01J3/0259—Monolithic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/02—Details
    • G01J3/0264—Electrical interface; User interface
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/02—Details
    • G01J3/0286—Constructional arrangements for compensating for fluctuations caused by temperature, humidity or pressure, or using cooling or temperature stabilization of parts of the device; Controlling the atmosphere inside a spectrometer, e.g. vacuum
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/02—Details
    • G01J3/0291—Housings; Spectrometer accessories; Spatial arrangement of elements, e.g. folded path arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/02—Details
    • G01J3/0297—Constructional arrangements for removing other types of optical noise or for performing calibration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/12—Generating the spectrum; Monochromators
    • G01J3/26—Generating the spectrum; Monochromators using multiple reflection, e.g. Fabry-Perot interferometer, variable interference filters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/28—Investigating the spectrum
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/28—Investigating the spectrum
    • G01J3/30—Measuring the intensity of spectral lines directly on the spectrum itself
    • G01J3/32—Investigating bands of a spectrum in sequence by a single detector
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • G01J5/28—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using photoemissive or photovoltaic cells
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/001—Optical devices or arrangements for the control of light using movable or deformable optical elements based on interference in an adjustable optical cavity
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/28—Interference filters
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/28—Interference filters
    • G02B5/284—Interference filters of etalon type comprising a resonant cavity other than a thin solid film, e.g. gas, air, solid plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B2290/00—Aspects of interferometers not specifically covered by any group under G01B9/02
    • G01B2290/25—Fabry-Perot in interferometer, e.g. etalon, cavity
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/28—Investigating the spectrum
    • G01J2003/2866—Markers; Calibrating of scan
    • G01J2003/2879—Calibrating scan, e.g. Fabry Perot interferometer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Spectrometry And Color Measurement (AREA)
  • Optical Filters (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

분광 센서는 주면을 가지는 배선 기판과, 배선 기판의 주면 상에 배치된 광 검출기와, 패브리 페로 간섭 필터와, 배선 기판의 주면 상에 마련되어, 패브리 페로 간섭 필터와 광 검출기가 이격되도록 패브리 페로 간섭 필터를 지지하는 스페이서와, 그라운드 전위에 접속된 스템을 구비하고, 패브리 페로 간섭 필터와 스템 사이에는, 스페이서 및 배선 기판을 경유하여 패브리 페로 간섭 필터로부터 광 검출기에 이르는 임의의 제1 전류 경로보다도 전기 저항이 작은 제2 전류 경로가 형성되어 있다.

Description

광 검출 장치
본 개시는 패브리 페로 간섭 필터를 구비하는 광 검출 장치에 관한 것이다.
특허문헌 1에는, 패브리 페로 간섭 필터와 해당 패브리 페로 간섭 필터를 통과한 광을 수광하는 광 검출기(수광부)가 일체적으로 형성된 광학 소자가 개시되어 있다. 이 광학 소자에서는, 가동 반사막에 대향하는 도전성의 고정 반사막이 마련되어 있다. 이것에 의해, 패브리 페로 간섭 필터에 대해서 구동 전압을 인가했을 때의 광 검출기의 검출 신호에 있어서의 노이즈 성분(크로스토크 노이즈)의 발생이 억제되어 있다.
일본 특개 2015-87445호 공보
그렇지만, 상기 광학 소자와 같이 패브리 페로 간섭 필터와 광 검출기를 일체적으로 형성한 구조에서는, 패브리 페로 간섭 필터와 광 검출기가 근접하기 때문에, 크로스토크 노이즈를 충분히 억제하는 것은 어렵다. 한편, 스페이서 등의 지지 부재를 이용하여, 광 검출기가 탑재되는 탑재 기판과 패브리 페로 간섭 필터를 이격시키는 것을 생각할 수 있다. 그러나, 본 발명자의 지견에 의하면, 이와 같은 구성을 채용했다고 해도, 패브리 페로 간섭 필터로부터 지지 부재 및 탑재 기판을 경유하여 광 검출기로 흐르는 전류 성분에 의해서, 광 검출기의 검출 신호에 크로스토크 노이즈가 혼입될 우려가 있다.
본 개시의 일 측면은, 광 검출기의 검출 신호에 있어서의 크로스토크 노이즈를 효과적으로 억제할 수 있는 광 검출 장치를 제공하는 것을 목적으로 한다.
본 개시의 일 측면에 따른 광 검출 장치는, 주면을 가지는 탑재 기판과, 탑재 기판의 주면 상에 배치된 광 검출기와, 서로 대향하는 한 쌍의 미러부 사이에 공극이 형성됨으로써, 한 쌍의 미러부 사이의 거리가 정전기력에 의해서 변화하도록 구성된 패브리 페로 간섭 필터와, 탑재 기판의 주면 상에 마련되어, 패브리 페로 간섭 필터와 광 검출기가 이격되도록 패브리 페로 간섭 필터를 지지하는 지지 부재와, 그라운드 전위에 접속된 그라운드부를 구비하고, 패브리 페로 간섭 필터와 그라운드부 사이에는, 지지 부재 및 탑재 기판을 경유하여 패브리 페로 간섭 필터로부터 광 검출기에 이르는 임의의 제1 전류 경로보다도 전기 저항이 작은 제2 전류 경로가 형성되어 있다.
상기 광 검출 장치에서는, 패브리 페로 간섭 필터와 광 검출기가, 지지 부재에 의해서 이격되게 되어 있다. 이것에 의해, 패브리 페로 간섭 필터와 광 검출기의 거리를 크게 할 수 있다. 그 결과, 패브리 페로 간섭 필터에 인가되는 구동 전압에 기인하는 광 검출기의 검출 신호에 있어서의 크로스토크 노이즈가 억제된다. 또한, 상기 광 검출 장치에서는, 패브리 페로 간섭 필터와 그라운드부(그라운드 전위) 사이에, 지지 부재 및 탑재 기판을 경유하여 패브리 페로 간섭 필터로부터 광 검출기에 이르는 임의의 제1 전류 경로보다도 전기 저항이 작은 제2 전류 경로가 형성되어 있다. 그 때문에, 패브리 페로 간섭 필터로부터 지지 부재로 흐르는 전류 성분은, 광 검출기보다도 그라운드부로 흐르기 쉽게 되어 있다. 이것에 의해, 패브리 페로 간섭 필터로부터 지지 부재 및 탑재 기판을 경유하여 광 검출기로 흐르는 전류 성분에 기인하는 크로스토크 노이즈가 억제된다. 이상으로부터, 상기 광 검출 장치에 의하면, 광 검출기의 검출 신호에 있어서의 크로스토크 노이즈를 효과적으로 억제할 수 있다.
상기 광 검출 장치는 패브리 페로 간섭 필터로부터 지지 부재로 흐르는 전류 성분을 그라운드부로 내보내도록, 지지 부재 또는 탑재 기판과 그라운드부를 전기적으로 접속시키는 도전성의 접속 부재를 더 구비해도 된다. 이 구성에 의하면, 패브리 페로 간섭 필터로부터 지지 부재로 흐르는 전류 성분을, 도전성의 접속 부재를 통해서 그라운드부로 적절히 내보낼 수 있다.
접속 부재는 탑재 기판의 주면을 따른 영역과 그라운드부를 전기적으로 접속시키고 있고, 제2 전류 경로는 지지 부재, 주면을 따른 영역, 및 접속 부재를 경유하여 패브리 페로 간섭 필터로부터 그라운드부에 이르는 경로여도 된다. 이 구성에 의하면, 탑재 기판을 경유하여 광 검출기로 흐르려고 하는 전류 성분을, 접속 부재를 통해서 그라운드부로 적절히 내보낼 수 있다.
탑재 기판은 주면으로서의 제1 면 및 제1 면과는 반대측의 제2 면을 가지는 절연층과, 절연층의 제2 면측에 마련된 금속층을 가지며, 주면을 따른 영역은, 금속층이어도 된다. 이 구성에 의하면, 절연층에 의해서 광 검출기와 금속층 사이의 절연을 확보하면서, 광 검출기로 흐르려고 하는 전류 성분을 금속층을 통해서 그라운드부로 적절히 내보낼 수 있다.
절연층에는, 금속층의 절연층측의 면을 노출시키는 개구부가 형성되어 있고, 접속 부재는 개구부를 통해서 금속층에 접속되는 것과 함께 그라운드부에 접속되어 있어도 된다. 이 구성에 의하면, 예를 들면 와이어 본딩에 의해서 금속층과 그라운드부를 적절하고 용이하게 접속시킬 수 있다.
금속층은 탑재 기판의 두께 방향에서 보았을 때 탑재 기판의 가장자리부에 적어도 마련되어 있고, 금속층에 있어서의 탑재 기판의 가장자리부에 마련된 부분은, 외부로 노출되어 있고, 접속 부재는 탑재 기판의 가장자리부를 덮도록 마련되어, 금속층의 부분과 그라운드부를 접속시키는 도전성 수지재여도 된다. 이 구성에 의하면, 탑재 기판의 가장자리부를 덮도록 도전성 수지재를 마련함으로써, 금속층과 그라운드부를 적절하고 용이하게 접속시킬 수 있다.
금속층은, 탑재 기판의 두께 방향에서 볼 때, 탑재 기판에 있어서 지지 부재가 마련된 영역과 중첩되도록 마련되어 있어도 된다. 이 구성에 의하면, 지지 부재를 경유하여 패브리 페로 간섭 필터로부터 탑재 기판으로 흘러드는 전류 성분을, 지지 부재의 바로 아래 영역에 마련된 금속층을 경유시켜 적절하게 그라운드부로 내보낼 수 있다.
금속층은, 탑재 기판의 두께 방향에서 볼 때, 광 검출기와 중첩되지 않게 마련되어 있어도 된다. 이 구성에서는, 금속층과 광 검출기는, 탑재 기판의 두께 방향에 있어서 서로 대향하는 부분을 갖지 않는다. 이것에 의해, 광 검출기에 대한 기생 용량의 영향을 억제할 수 있다. 그 결과, 이와 같은 기생 용량에 기인하는 광 검출기의 검출 신호의 응답 속도의 저하를 억제할 수 있다.
금속층은, 탑재 기판의 두께 방향에서 볼 때, 탑재 기판에 있어서 지지 부재가 마련된 영역과 광 검출기 사이의 임의의 전류 경로와 중첩되도록 마련되어 있어도 된다. 이 구성에서는, 탑재 기판의 두께 방향에서 볼 때, 탑재 기판에 있어서 지지 부재가 마련된 영역과 광 검출기 사이의 임의의 전류 경로를 분단시키도록 금속층이 형성된다. 이것에 의해, 지지 부재가 마련된 영역으로부터 광 검출기로 흐르려고 하는 전류 성분을 금속층에 의해서 적절히 포착하여 그라운드부로 내보낼 수 있다.
탑재 기판은 주면으로서의 제1 면을 가지는 절연층과, 절연층의 제1 면과 지지 부재 사이에 마련된 금속층을 가지며, 주면을 따른 영역은, 금속층이어도 된다. 이 구성에 의하면, 지지 부재를 경유하여 패브리 페로 간섭 필터로부터 탑재 기판으로 흘러드는 전류 성분을, 지지 부재의 바로 아래 영역에 마련된 금속층으로부터 적절하게 그라운드부로 내보낼 수 있다.
그라운드부는 탑재 기판의 주면과는 반대측의 면이 고정되는 스템이며, 탑재 기판은 주면으로서의 제1 면 및 제1 면과는 반대측의 제2 면을 가지는 제1 층과, 제1 층의 제2 면측에 마련된 제2 층을 가지며, 접속 부재는 제2 층의 제1 층과는 반대측의 면과 스템 사이에 배치되어, 제2 층의 제1 층과는 반대측의 면과 스템을 전기적으로 접속시키고 있고, 제1 층 및 제2 층을 경유하여 지지 부재로부터 스템으로 향하는 전류 경로의 전기 저항은, 제1 층 및 제2 층 중 적어도 한쪽을 경유하여 지지 부재로부터 광 검출기로 향하는 전류 경로의 전기 저항보다도 작고, 제2 전류 경로는 지지 부재, 제1 층, 제2 층, 및 접속 부재를 경유하여 패브리 페로 간섭 필터로부터 스템에 이르는 경로여도 된다. 이 구성에 의하면, 패브리 페로 간섭 필터로부터 지지 부재를 통해서 탑재 기판으로 흘러드는 전류 성분을, 탑재 기판의 내부(제1 층 및 제2 층)를 경유시킴으로써 스템(그라운드부)으로 적절히 내보낼 수 있다.
접속 부재는 지지 부재와 그라운드부를 전기적으로 접속시키고 있고, 제2 전류 경로는 지지 부재 및 접속 부재를 경유하여 패브리 페로 간섭 필터로부터 그라운드부에 이르는 경로여도 된다. 이 구성에 의하면, 패브리 페로 간섭 필터로부터 지지 부재로 흐르는 전류 성분이 탑재 기판에 도달하기 전에, 해당 전류 성분을 지지 부재로부터 그라운드부로 적절히 내보낼 수 있다.
상기 광 검출 장치는 지지 부재와 패브리 페로 간섭 필터 사이에 배치되는 금속막을 더 구비하고, 접속 부재는 금속막을 통해서 지지 부재와 그라운드부를 전기적으로 접속시키고 있고, 제2 전류 경로는 금속막 및 접속 부재를 경유하여 패브리 페로 간섭 필터로부터 그라운드부에 이르는 경로여도 된다. 이 구성에 의하면, 패브리 페로 간섭 필터로부터 지지 부재로 향하는 전류 성분이 지지 부재에 도달하기 전에, 해당 전류 성분을 금속막으로부터 그라운드부로 적절히 내보낼 수 있다.
본 개시의 일 측면에 의하면, 광 검출기의 검출 신호에 있어서의 크로스토크 노이즈를 효과적으로 억제할 수 있는 광 검출 장치를 제공할 수 있다.
도 1은 제1 실시 형태에 따른 분광 센서의 평면도이다.
도 2는 도 1의 II-II선에 따른 단면도이다.
도 3은 제1 실시 형태에 따른 분광 센서의 일부 분해 사시도이다.
도 4는 도 3의 IV-IV선에 따른 패브리 페로 간섭 필터의 단면도이다.
도 5는 비교예에 따른 분광 센서에 있어서의 배선 기판의 구조 및 각 부품 간의 전기적 접속 구성을 나타내는 모식도이다.
도 6은 비교예에 따른 분광 센서의 등가 회로를 나타내는 도면이다.
도 7은 비교예에 따른 분광 센서에 있어서의 크로스토크 노이즈를 나타내는 도면이다.
도 8은 제1 실시 형태에 따른 분광 센서에 있어서의 배선 기판의 구조 및 각 부품 간의 전기적 접속 구성을 나타내는 모식도이다.
도 9는 금속층의 변형예를 나타내는 도면이다.
도 10은 금속층의 변형예를 나타내는 도면이다.
도 11은 제2 실시 형태에 따른 분광 센서의 평면도이다.
도 12는 제2 실시 형태에 따른 분광 센서에 있어서의 배선 기판의 구조 및 각 부품 간의 전기적 접속 구성을 나타내는 모식도이다.
도 13은 금속층의 변형예를 나타내는 도면이다.
도 14는 금속층의 변형예를 나타내는 도면이다.
도 15는 제3 실시 형태에 따른 분광 센서에 있어서의 배선 기판의 구조 및 각 부품 간의 전기적 접속 구성을 나타내는 모식도이다.
도 16은 제3 실시 형태에 따른 분광 센서의 배선 기판의 평면도이다.
도 17은 제4 실시 형태에 따른 분광 센서의 평면도이다.
도 18은 제4 실시 형태에 따른 분광 센서에 있어서의 배선 기판의 구조 및 각 부품 간의 전기적 접속 구성을 나타내는 모식도이다.
도 19는 제5 실시 형태에 따른 분광 센서의 평면도이다.
도 20은 제5 실시 형태에 따른 분광 센서에 있어서의 배선 기판의 구조 및 각 부품 간의 전기적 접속 구성을 나타내는 모식도이다.
도 21은 제6 실시 형태에 따른 분광 센서에 있어서의 배선 기판의 구조 및 각 부품 간의 전기적 접속 구성을 나타내는 모식도이다.
도 22는 제6 실시 형태에 따른 분광 센서의 등가 회로를 나타내는 도면이다.
도 23은 실시예(제6 실시 형태) 및 비교예에 있어서의 크로스토크 노이즈의 측정 결과를 나타내는 도면이다.
이하, 첨부 도면을 참조하면서 본 개시의 실시 형태가 상세하게 설명된다. 도면의 설명에 있어서, 동일 또는 동등한 요소에는 동일 부호가 이용되고, 중복되는 설명은 생략된다.
［제1 실시 형태］
［분광 센서의 구성］
도 1은 분광 센서(1A)(광 검출 장치)의 평면도이다. 도 2는 도 1의 II-II선에 따른 단면도이다. 도 3은 분광 센서(1A)의 일부 분해 사시도이다. 또한, 도 1에서는, 후술하는 캡(22), 광 투과 부재(23), 및 밴드 패스 필터(7)의 도시가 생략되어 있다. 도 1 및 도 2에 도시되는 바와 같이, 분광 센서(1A)는 패키지(2)를 구비하고 있다. 패키지(2)는 배선 기판(3)(탑재 기판), 광 검출기(4), 서미스터 등의 온도 보상용 소자(5), 복수(여기에서는 2개)의 스페이서(6)(지지 부재), 밴드 패스 필터(7), 및 패브리 페로 간섭 필터(10)를 수용하는 CAN 패키지이다. 패키지(2)는 스템(21)(그라운드부) 및 캡(22)을 가지고 있다. 캡(22)은 일체적으로 형성된 측벽(221) 및 천장벽(222)을 가지고 있다. 스템(21) 및 캡(22)은 금속 재료에 의해서 형성되어 있고, 서로 기밀하게 접합되어 있다. 패키지(2)에 있어서, 측벽(221)은 소정의 라인 L을 중심선으로 하는 원통 모양으로 형성되어 있다. 천장벽(222)은 라인 L을 중심선으로 하는 원판 모양으로 형성되어 있다. 스템(21) 및 천장벽(222)은, 라인 L에 평행한 방향 D1에 있어서 서로 대향하고 있고, 측벽(221)의 양단을 각각 막고 있다. 분광 센서(1A)에 있어서, 스템(21)은 그라운드 전위에 접속되어 있다. 또한, 그라운드 전위는 임의로 정해진 기준 전위를 의미하고 있고, 0V로 한정되지 않는다.
스템(21)의 내면(21a)에는, 배선 기판(3)이 고정되어 있다. 배선 기판(3)의 주면(3a)에는, 광 검출기(4)와, 온도 보상용 소자(5)가 실장(배치)되어 있다. 주면(3a)은 천장벽(222) 및 패브리 페로 간섭 필터(10)와 대향하는 면이다. 도 3에 도시되는 바와 같이, 배선 기판(3)의 주면(3a) 상에는, 광 검출기(4)가 실장되는 배선층(31)과, 온도 보상용 소자(5)가 실장되는 배선층(32)과, 중계용의 전극 패드(33, 34)가 마련되어 있다. 배선층(31)은 광 검출기(4)가 배치되는 실장부(31a)와, 전극 패드(31b)와, 실장부(31a) 및 전극 패드(31b)를 전기적으로 접속시키는 배선부(31c)를 가지고 있다. 배선층(32)은 온도 보상용 소자(5)가 배치되는 실장부(32a)와, 전극 패드(32b)와, 실장부(32a) 및 전극 패드(32b)를 전기적으로 접속시키는 배선부(32c)를 가지고 있다. 본 실시 형태에서는 일례로서, 배선층(31), 배선층(32), 전극 패드(33), 및 전극 패드(34)는 Cr-Pt-Au로 이루어진 적층막에 의해서 형성되어 있다. 다만, 배선층(31), 배선층(32), 전극 패드(33), 및 전극 패드(34)는, 상기 이외의 재료에 의해서 형성되어도 되고, 예를 들면, Al, Au 등의 단층막, 혹은 Ti-Pt-Au, Ti-Ni-Au, Cr-Au 등의 적층막에 의해서 형성되어도 된다.
광 검출기(4)는 라인 L 상에 배치되어 있다. 보다 구체적으로는, 광 검출기(4)는 그 수광부(4a)의 중심선이 라인 L에 일치하도록 배치되어 있다. 광 검출기(4)는, 예를 들면, 적외선 검출기로서, InGaAs 등이 이용된 양자형 센서, 또는, 서모파일 혹은 볼로미터 등이 이용된 열형 센서이다. 자외(UV), 가시, 근적외의 각 파장대역의 광을 검출하는 경우에는, 광 검출기(4)로서, 예를 들면, 실리콘 포토 다이오드 등이 이용될 수 있다. 또한, 광 검출기(4)는 1개의 수광부(4a)를 가지고 있어도 되고, 어레이 모양의 복수의 수광부(4a)를 가지고 있어도 된다. 또한, 복수의 광 검출기(4)가 배선 기판(3)에 실장되어도 된다.
복수의 스페이서(6)는, 배선 기판(3)의 주면(3a) 상에 고정되어 있다. 패브리 페로 간섭 필터(10)는 복수의 스페이서(6) 상에 고정되어 있다. 즉, 복수의 스페이서(6)는, 배선 기판(3)의 주면(3a) 상에 있어서, 패브리 페로 간섭 필터(10)를 지지하고 있다. 이와 같은 스페이서(6)에 의해서, 패브리 페로 간섭 필터(10)와 배선 기판(3)의 주면(3a) 사이에 공간이 형성되어, 패브리 페로 간섭 필터(10)와 광 검출기(4)가 서로 이격되어 있다. 각 스페이서(6)의 재료로서는, 예를 들면, 실리콘, 세라믹, 석영, 유리, 플라스틱 등이 이용될 수 있다. 복수의 스페이서(6) 상에는, 패브리 페로 간섭 필터(10)가 예를 들면 접착제에 의해서 고정되어 있다. 스페이서(6)와 패브리 페로 간섭 필터(10)를 접착시키는 접착제로서는, 예를 들면, 가요성을 가지는 수지 재료(예를 들면, 실리콘계, 우레탄계, 에폭시계, 아크릴계, 하이브리드 등의 수지 재료)가 이용될 수 있다. 패브리 페로 간섭 필터(10)는 라인 L 상에 배치되어 있다. 보다 구체적으로는, 패브리 페로 간섭 필터(10)는 그 광 투과 영역(10a)의 중심선이 라인 L에 일치하도록 배치되어 있다. 또한, 스페이서(6)는 배선 기판(3)과 일체적으로 형성되어 있어도 된다. 또한, 패브리 페로 간섭 필터(10)는, 복수의 스페이서(6)에 의해서가 아니라, 1개의 스페이서(6)에 의해서 지지되어 있어도 된다.
스템(21)에는, 복수의 리드 핀(8, 8A)이 고정되어 있다. 보다 구체적으로는, 각 리드 핀(8)은, 스템(21)과의 사이의 전기적인 절연성 및 기밀성이 유지된 상태로, 스템(21)을 관통하고 있다. 각 리드 핀(8)에는, 배선 기판(3)에 마련된 전극 패드(31b), 전극 패드(32b), 전극 패드(33), 전극 패드(34), 및 패브리 페로 간섭 필터(10)의 단자(제1 단자(12), 제2 단자(13))의 각각이, 와이어(9)에 의해서 전기적으로 접속되어 있다. 전극 패드(33)와 광 검출기(4)의 단자는, 와이어(9)에 의해서 전기적으로 접속되어 있다. 즉, 리드 핀(8)과 광 검출기(4)는, 중계용의 전극 패드(33)를 통해서 2개의 와이어(9)에 의해서 접속되어 있다. 이 경우, 광 검출기(4)와 리드 핀(8) 사이의 거리가 긴 경우여도, 불필요한 지점에서의 쇼트를 방지할 수 있어, 분광 센서(1A)의 수율을 향상시킬 수 있다. 다만, 전극 패드(33)는 생략되어도 되고, 리드 핀(8)과 광 검출기(4)는, 전극 패드(33)를 통하지 않고 1개의 와이어(9)에 의해서 접속되어도 된다. 마찬가지로, 전극 패드(34)와 온도 보상용 소자(5)의 단자는, 와이어(9)에 의해서 전기적으로 접속되어 있다. 즉, 리드 핀(8)과 온도 보상용 소자(5)는, 중계용의 전극 패드(34)를 통해서 2개의 와이어(9)에 의해서 접속되어 있다. 이 경우, 온도 보상용 소자(5)와 리드 핀(8) 사이의 거리가 긴 경우여도, 불필요한 지점에서의 쇼트를 방지할 수 있어, 분광 센서(1A)의 수율을 향상시킬 수 있다. 다만, 전극 패드(34)는 생략되어도 되고, 리드 핀(8)과 온도 보상용 소자(5)는, 전극 패드(34)를 통하지 않고 1개의 와이어(9)에 의해서 접속되어도 된다. 상기의 접속 구성에 의해, 광 검출기(4), 온도 보상용 소자(5), 및 패브리 페로 간섭 필터(10)의 각각에 대한 전기 신호의 입출력 등이 행해진다. 또한, 본 실시 형태에서는 일례로서, 그라운드 전위에 접속된 2개의 리드 핀(8A)이, 와이어(9)에 의해서 스템(21)에 접속되어 있다. 이것에 의해, 스템(21)은 그라운드 전위에 접속되어 있다.
패키지(2)에는, 개구(2a)가 형성되어 있다. 개구(2a)는 그 중심선이 라인 L에 일치하도록 캡(22)의 천장벽(222)에 형성되어 있다. 방향 D1에서 보았을 경우에, 개구(2a)의 형상은, 원형 모양이다. 천장벽(222)의 내면(222a)에는, 개구(2a)를 막도록 광 투과 부재(23)가 배치되어 있다. 광 투과 부재(23)는 천장벽(222)의 내면(222a)에 기밀 접합되어 있다. 광 투과 부재(23)는 방향 D1에 있어서 서로 대향하는 광 입사면(23a) 및 광 출사면(내면)(23b)과, 측면(23c)을 가지고 있다. 광 투과 부재(23)의 광 입사면(23a)은, 개구(2a)에 있어서 천장벽(222)의 외면과 대략 같은 면으로 되어 있다. 광 투과 부재(23)의 측면(23c)은, 패키지(2)의 측벽(221)의 내면(221a)에 접촉되어 있다. 즉, 광 투과 부재(23)는 개구(2a) 내 및 측벽(221)의 내면(221a)에 이르고 있다. 이와 같은 광 투과 부재(23)는, 예를 들면, 개구(2a)를 아래 쪽으로 한 상태로 캡(22)의 내측에 유리 펠릿을 배치하고, 그 유리 펠릿을 용융시킴으로써 형성된다. 즉, 광 투과 부재(23)는 융착 유리에 의해서 형성될 수 있다.
광 투과 부재(23)의 광 출사면(23b)에는, 접착 부재 등에 의해서, 밴드 패스 필터(7)가 고정되어 있다. 밴드 패스 필터(7)는 광 투과 부재(23)를 투과한 광 중, 분광 센서(1A)의 측정 파장 범위의 광(소정의 파장 범위의 광으로서, 패브리 페로 간섭 필터(10)의 광 투과 영역(10a)으로 입사시켜야 할 광)을 선택적으로 투과시킨다(즉, 상기 소정의 파장 범위의 광만을 투과시킴). 밴드 패스 필터(7)의 형상은, 사각형 판 모양이다. 밴드 패스 필터(7)는, 예를 들면, 광 투과성 재료(예를 들면, 실리콘, 유리 등)에 의해서 사각형 판 모양으로 형성된 광 투과 부재의 표면에, 유전체 다층막(예를 들면, TiO2, Ta2O5 등의 고굴절 재료와 SiO2, MgF2 등의 저굴절 재료의 조합으로 이루어진 다층막)이 형성된 것이다.
이상과 같이 구성된 분광 센서(1A)에서는, 광 투과 부재(23)를 통해서 외부로부터 밴드 패스 필터(7)에 광이 입사되면, 소정의 파장 범위의 광이 밴드 패스 필터(7)를 투과한다. 밴드 패스 필터(7)를 투과한 광이 패브리 페로 간섭 필터(10)의 광 투과 영역(10a)에 입사되면, 소정의 파장 범위의 광 중 소정의 파장의 광이 선택적으로 투과되게 된다. 패브리 페로 간섭 필터(10)의 광 투과 영역(10a)을 투과한 광은, 광 검출기(4)의 수광부(4a)로 입사하여, 광 검출기(4)에 의해서 검출된다. 즉, 광 검출기(4)는 패브리 페로 간섭 필터(10)를 투과한 광을 전기 신호로 변환하여 출력한다. 예를 들면, 광 검출기(4)는 수광부(4a)로 입사되는 광의 강도에 따른 크기의 전기 신호(검출 신호)를 출력한다.
［패브리 페로 간섭 필터의 구성］
도 3 및 도 4에 도시되는 바와 같이, 패브리 페로 간섭 필터(10)에서는, 제1 미러부(55)와 제2 미러부(56) 사이(한 쌍의 미러부 사이)의 거리에 따른 광을 투과시키는 광 투과 영역(10a)이 라인 L 상에 마련되어 있다. 광 투과 영역(10a)은 예를 들면 원기둥 모양의 영역이다. 광 투과 영역(10a)에 있어서는, 제1 미러부(55)와 제2 미러부(56)의 거리가 매우 정밀도 좋게 제어된다. 즉, 광 투과 영역(10a)은, 패브리 페로 간섭 필터(10) 중, 소정의 파장을 가지는 광을 선택적으로 투과시키기 위해서 제1 미러부(55)와 제2 미러부(56)의 거리를 소정의 거리로 제어하는 것이 가능한 영역으로서, 제1 미러부(55)와 제2 미러부(56)의 거리에 따른 소정의 파장을 가지는 광이 투과 가능한 영역이다.
패브리 페로 간섭 필터(10)는 직사각형 판 모양의 기판(41)을 구비하고 있다. 기판(41)은 라인 L에 평행한 방향 D1에 있어서 서로 대향하는 제1 표면(41a) 및 제2 표면(41b)을 가지고 있다. 제1 표면(41a)은 광 입사측의 표면이다. 제2 표면(41b)은 광 검출기(4)측(즉, 광 출사측)의 표면이다. 제1 표면(41a)에는, 제1 층 구조체(50)가 배치되어 있다. 제2 표면(41b)에는, 제2 층 구조체(60)가 배치되어 있다.
제1 층 구조체(50)는 제1 반사 방지층(51), 제1 적층체(52), 제1 중간층(53) 및 제2 적층체(54)가 이 순서대로 제1 표면(41a)에 적층됨으로써, 구성되어 있다. 제1 적층체(52)와 제2 적층체(54) 사이에는, 테두리 모양의 제1 중간층(53)에 의해서 공극(에어 갭)(S)이 형성되어 있다. 기판(41)은, 예를 들면, 실리콘, 석영, 유리 등으로 이루어진다. 기판(41)이 실리콘으로 이루어진 경우에는, 제1 반사 방지층(51) 및 제1 중간층(53)은, 예를 들면, 산화 실리콘으로 이루어진다. 제1 중간층(53)의 두께는, 예를 들면, 수십 nm ~ 수십 ㎛이다.
제1 적층체(52) 중 광 투과 영역(10a)에 대응하는 부분은, 제1 미러부(55)로서 기능한다. 제1 적층체(52)는 복수의 폴리 실리콘층과 복수의 질화 실리콘층이 한층씩 번갈아 적층됨으로써, 구성되어 있다. 제1 미러부(55)를 구성하는 폴리 실리콘층 및 질화 실리콘층의 각각의 광학 두께는, 중심 투과 파장의 1/4의 정수배인 것이 바람직하다. 또한, 제1 미러부(55)는 제1 반사 방지층(51)을 통하는 일 없이, 제1 표면(41a)에 직접적으로 배치되어 있어도 된다.
제2 적층체(54) 중 광 투과 영역(10a)에 대응하는 부분은, 제2 미러부(56)로서 기능한다. 제2 미러부(56)는, 방향 D1에 있어서, 공극(S)을 통해서 제1 미러부(55)와 대향하고 있다. 제2 적층체(54)는 복수의 폴리 실리콘층과 복수의 질화 실리콘층이 한층씩 번갈아 적층됨으로써, 구성되어 있다. 제2 미러부(56)를 구성하는 폴리 실리콘층 및 질화 실리콘층의 각각의 광학 두께는, 중심 투과 파장의 1/4의 정수배인 것이 바람직하다.
제1 적층체(52) 및 제2 적층체(54)에서는, 질화 실리콘층 대신에 산화 실리콘층이 배치되어 있어도 된다. 또한, 제1 적층체(52) 및 제2 적층체(54)를 구성하는 각 층의 재료로서는, 상술한 재료 외에, 산화 티탄, 산화 탄탈, 산화 지르코늄, 불화 마그네슘, 산화 알류미늄, 불화 칼슘, 실리콘, 게르마늄, 황화 아연 등을 이용할 수 있다.
제2 적층체(54)에 있어서 공극(S)에 대응하는 부분에는, 제2 적층체(54)에 있어서의 제1 중간층(53)과는 반대측의 표면(54a)으로부터 공극(S)에 이르는 복수의 관통공(54b)이 형성되어 있다. 복수의 관통공(54b)은, 제2 미러부(56)의 기능에 실질적으로 영향을 주지 않을 정도로 형성되어 있다. 복수의 관통공(54b)은, 에칭에 의해서 제1 중간층(53)의 일부를 제거하여 공극(S)을 형성하기 위해 이용된 것이다.
제1 미러부(55)에는, 광 투과 영역(10a)을 둘러싸도록 제1 전극(42)이 형성되어 있다. 제1 미러부(55)에는, 광 투과 영역(10a)을 포함하도록 제2 전극(43)이 형성되어 있다. 즉, 제1 미러부(55)는 제1 전극(42) 및 제2 전극(43)을 포함하고 있다. 제1 전극(42) 및 제2 전극(43)은, 제1 적층체(52) 중 공극(S)에 가장 가까운 폴리 실리콘층에 불순물을 도프하여 저저항화시킴으로써, 형성되어 있다. 제2 미러부(56)에는, 제3 전극(44)이 형성되어 있다. 즉, 제2 미러부(56)는 제3 전극(44)을 포함하고 있다. 제3 전극(44)은, 라인 L에 평행한 방향에 있어서, 공극(S)을 통해서 제1 전극(42) 및 제2 전극(43)과 대향하고 있다. 제3 전극(44)은 제2 적층체(54) 중 공극(S)에 가장 가까운 폴리 실리콘층에 불순물을 도프하여 저저항화시킴으로써, 형성되어 있다. 또한, 제2 전극(43)의 크기는, 광 투과 영역(10a)의 전체를 포함하는 크기인 것이 바람직하지만, 광 투과 영역(10a)의 크기와 대략 동일해도 된다.
제1 층 구조체(50)에는, 한 쌍의 제1 단자(12) 및 한 쌍의 제2 단자(13)가 마련되어 있다. 한 쌍의 제1 단자(12)는 광 투과 영역(10a)을 사이에 두고 서로 대향하고 있다. 각 제1 단자(12)는 제2 적층체(54)의 표면(54a)으로부터 제1 적층체(52)에 이르는 관통공 내에 배치되어 있다. 각 제1 단자(12)는 배선(42a)을 통해서 제1 전극(42)과 전기적으로 접속되어 있다. 한 쌍의 제2 단자(13)는 한 쌍의 제1 단자(12)가 서로 대향하는 방향에 수직한 방향에 있어서, 광 투과 영역(10a)을 사이에 두고 서로 대향하고 있다. 각 제2 단자(13)는 제2 적층체(54)의 표면(54a)으로부터 제1 중간층(53)의 내부에 이르는 관통공 내에 배치되어 있다. 각 제2 단자(13)는 배선(43a)을 통해서 제2 전극(43)과 전기적으로 접속되어 있는 것과 함께, 배선(44a)을 통해서 제3 전극(44)과 전기적으로 접속되어 있다.
제1 적층체(52)에 있어서의 제1 중간층(53)측의 표면(52a)에는, 트렌치(47, 48)가 마련되어 있다. 트렌치(47)는 배선(43a)에 있어서의 제2 단자(13)와의 접속 부분을 둘러싸도록 환상으로 연장되어 있다. 트렌치(47)는 제1 전극(42)과 배선(43a)을 전기적으로 절연시키고 있다. 트렌치(48)는 제1 전극(42)의 내측 가장자리를 따라서 환상으로 연장되어 있다. 트렌치(48)는 제1 전극(42)과 제1 전극(42)의 내측의 영역(즉, 제2 전극(43)이 존재하는 영역)을 전기적으로 절연시키고 있다. 제2 적층체(54)의 표면(54a)에는, 트렌치(49)가 마련되어 있다. 트렌치(49)는 제1 단자(12)를 둘러싸도록 환상으로 연장되어 있다. 트렌치(49)는 제1 단자(12)와 제3 전극(44)을 전기적으로 절연시키고 있다. 각 트렌치(47, 48, 49) 내의 영역은, 절연 재료이거나, 공극이어도 된다.
제2 층 구조체(60)는 제2 반사 방지층(61), 제3 적층체(62), 제2 중간층(63) 및 제4 적층체(64)가 이 순서대로 제2 표면(41b)에 적층됨으로써, 구성되어 있다. 제2 반사 방지층(61), 제3 적층체(62), 제2 중간층(63) 및 제4 적층체(64)는, 각각, 제1 반사 방지층(51), 제1 적층체(52), 제1 중간층(53) 및 제2 적층체(54)와 마찬가지의 구성을 가지고 있다. 이와 같이, 제2 층 구조체(60)는 기판(41)을 기준으로 하여 제1 층 구조체(50)와 대칭의 적층 구조를 가지고 있다. 즉, 제2 층 구조체(60)는 제1 층 구조체(50)와 대응하도록 구성되어 있다. 제2 층 구조체(60)는 기판(41)의 휘어짐 등을 억제하는 기능을 가지고 있다.
제3 적층체(62), 제2 중간층(63) 및 제4 적층체(64)에는, 광 투과 영역(10a)을 포함하도록 개구(60a)가 형성되어 있다. 개구(60a)의 중심선은, 라인 L에 일치하고 있다. 개구(60a)는 예를 들면 원기둥 모양의 영역이며, 광 투과 영역(10a)과 대략 동일한 지름을 가지고 있다. 개구(60a)는 광 출사측으로 개구되어 있고, 개구(60a)의 저면은, 제2 반사 방지층(61)에 이르고 있다. 개구(60a)는 제1 미러부(55) 및 제2 미러부(56)를 투과한 광을 통과시킨다.
제4 적층체(64)의 광 출사측의 표면에는, 차광층(65)이 형성되어 있다. 차광층(65)은 예를 들면 알루미늄 등으로 이루어진다. 차광층(65)의 표면 및 개구(60a)의 내면에는, 보호층(66)이 형성되어 있다. 보호층(66)은 예를 들면 산화 알류미늄으로 이루어진다. 또한, 보호층(66)의 두께를 1~100nm(바람직하게는, 30nm 정도)로 함으로써, 보호층(66)에 의한 광학적인 영향을 무시할 수 있다.
이상과 같이 구성된 패브리 페로 간섭 필터(10)는, 공극(S)을 통해서 서로 대향하는 한 쌍의 제1 미러부(55), 제2 미러부(56)를 가지며, 한 쌍의 미러부(제1 미러부(55) 및 제2 미러부(56)) 사이에 발생하는 전위차에 따라서 한 쌍의 미러부 사이의 거리가 변화한다. 즉, 패브리 페로 간섭 필터(10)에 있어서는, 제1 단자(12) 및 제2 단자(13)를 통해서 제1 전극(42)과 제3 전극(44)에 전압(구동 전압)이 인가된다. 해당 전압에 의해서 제1 전극(42)과 제3 전극(44) 사이에 전위차가 발생하고, 해당 전위차에 따른 정전기력이 제1 전극(42)과 제3 전극(44) 사이에 발생한다. 해당 정전기력에 의해서, 제2 미러부(56)가, 기판(41)에 고정된 제1 미러부(55)측으로 끌어당겨져, 제1 미러부(55)와 제2 미러부(56)의 거리가 조정된다. 이와 같이, 패브리 페로 간섭 필터(10)에서는, 제1 미러부(55)와 제2 미러부(56)의 거리가 가변되게 되어 있다.
패브리 페로 간섭 필터(10)를 투과하는 광의 파장은, 광 투과 영역(10a)에 있어서의 제1 미러부(55)와 제2 미러부(56)의 거리에 의존한다. 따라서, 제1 전극(42)과 제3 전극(44)에 인가하는 전압을 조정함으로써, 투과하는 광의 파장을 적절히 선택할 수 있다. 제1 전극(42)과 제3 전극(44) 사이의 전위차가 클수록, 제1 미러부(55)와 제2 미러부(56)의 거리가 작아져, 패브리 페로 간섭 필터(10)를 투과하는 광의 파장은 짧아진다. 제2 전극(43)은 제3 전극(44)과 동전위이다. 따라서, 제2 전극(43)은 광 투과 영역(10a)에 있어서 제1 미러부(55) 및 제2 미러부(56)를 평탄하게 유지하기 위한 보상 전극으로서 기능한다.
분광 센서(1A)에서는, 예를 들면, 패브리 페로 간섭 필터(10)에 인가하는 전압을 변화시키면서(즉, 패브리 페로 간섭 필터(10)에 있어서 제1 미러부(55)와 제2 미러부(56)의 거리를 변화시키면서), 패브리 페로 간섭 필터(10)의 광 투과 영역(10a)을 투과한 광의 강도를 광 검출기(4)에 있어서 검출함으로써, 분광 스펙트럼을 얻을 수 있다.
［배선 기판의 구조 및 각 부품 간의 전기적 접속 구성］
분광 센서(1A)에서는, 패브리 페로 간섭 필터(10)에 인가되는 구동 전압에 기인하는 광 검출기(4)의 검출 신호에 있어서의 크로스토크 노이즈의 발생을 억제하기 위한 구조를 가지고 있다. 구체적으로는, 분광 센서(1A)에서는, 패브리 페로 간섭 필터(10)와 스템(21)(그라운드 전위) 사이에, 스페이서(6) 및 배선 기판(3)을 경유하여 패브리 페로 간섭 필터(10)로부터 광 검출기(4)에 이르는 임의의 전류 경로(제1 전류 경로)보다도 전기 저항이 작은 전류 경로(제2 전류 경로)가 형성되어 있다. 이것에 의해, 패브리 페로 간섭 필터(10)에 구동 전압이 인가되었을 때에, 패브리 페로 간섭 필터(10)로부터 스페이서(6)를 경유하여 배선 기판(3)으로 유입되려고 하는 전류 성분의 대부분은, 제2 전류 경로로 흐르게 된다. 그 결과, 제1 전류 경로를 통해서 광 검출기(4)에 이르는 전류량을 작게 할 수 있어, 검출 신호에 있어서의 크로스토크 노이즈를 억제할 수 있다.
분광 센서(1A)의 구체적인 구조에 대해서 설명하기 전에, 우선, 비교예에 따른 분광 센서(100)의 구조를 설명하는 것과 함께, 분광 센서(100)에 있어서 상술한 크로스토크 노이즈가 발생하는 메카니즘에 대해서 설명한다.
도 5는 비교예에 따른 분광 센서(100)에 있어서의 배선 기판(110)의 구조 및 각 부품 간의 전기적 접속 구성을 나타내는 모식도이다. 배선 기판(110)은, 스템(21)측으로부터 순서대로, 제1 절연층(111), 실리콘층(112), 제2 절연층(113), 및 패시베이션막(114)이 적층된 구조를 가지고 있다. 제1 절연층(111) 및 제2 절연층(113) 각각은, 실리콘층(112)의 표면을 가열함으로써 형성된 실리콘 열산화막이며, 그 두께는 예를 들면 1㎛ 정도이다. 제1 절연층(111)은 비도전성 수지로 이루어진 접착층(115)을 통해서 스템(21)의 내면(21a)에 고정되어 있다. 제2 절연층(113)의 실리콘층(112)과는 반대측의 표면(113a)에는, 상술한 배선층(31, 32)이 마련되어 있다. 배선층(31, 32)의 두께는, 예를 들면 0.5㎛ 정도이다. 또한, 제2 절연층(113)의 표면(113a) 상에는, 표면(113a), 광 검출기(4)의 측면, 및 온도 보상용 소자(5)의 측면을 덮도록, 패시베이션막(114)이 성막되어 있다. 패시베이션막(114)의 두께는, 예를 들면 10㎛ 정도이다.
도 6은 분광 센서(100)의 등가 회로를 나타내는 도면이다. 도 6에 있어서, 전기 저항 Ra는 배선 기판(110)의 두께 방향(방향 D1)과 직교하는 방향(방향 D2)을 따른 제1 절연층(111) 또는 제2 절연층(113) 내의 전류 경로(배선 기판(110)와 스페이서(6)가 접하는 부분 P1으로부터 배선 기판(110)(배선층(31))과 광 검출기(4)가 접하는 부분 P2까지의 길이를 가지는 전류 경로)의 전기 저항이다. 전기 저항 Rb는 방향 D1을 따라서 제1 절연층(111) 또는 제2 절연층(113)을 횡단하는 전류 경로의 전기 저항이다. 전기 저항 Rc는 방향 D2를 따른 실리콘층(112) 내의 전류 경로(부분 P1으로부터 부분 P2까지의 길이를 가지는 전류 경로)의 전기 저항이다. 전기 저항 Rd는 방향 D1을 따라서 실리콘층(112)을 횡단하는 전류 경로의 전기 저항이다. 전기 저항 Re는 방향 D1을 따라서 접착층(115)을 가로지르는 전류 경로의 전기 저항이다. 여기서, 각 부재(제1 절연층(111), 실리콘층(112), 제2 절연층(113), 및 접착층(115))의 전기 저항은, 각 부재의 재료의 전기 저항율에 「각 부재의 길이 ÷ 각 부재의 단면적」을 곱한 값이다. 또한, 각 부재의 두께(방향 D1에 있어서의 길이)는, 방향 D2를 따른 부분 P1으로부터 부분 P2까지의 길이보다도 충분히 작다. 또한, 각 부재의 방향 D1을 따른 단면적은, 각 부재의 방향 D2를 따른 단면적보다도 충분히 작다. 이것에 의해, 「Ra＞＞Rb」 및 「Rc＞＞Rd」가 성립한다. 또한, 접착층(115)은 비도전성이기 때문에, 「Re＞＞Rc」가 성립한다. 또한, 실리콘 열산화막(제1 절연층(111), 제2 절연층(113))의 저항율은, 실리콘(실리콘층(112))의 저항율보다도 충분히 크기 때문에, 「Rb＞＞Rc」가 성립한다. 여기서, 「A＞＞B」는, A가 B와 비교해서 충분히(매우) 큰 것을 의미한다.
패브리 페로 간섭 필터(10)에 인가되는 구동 전압은 고전압이기 때문에, 패브리 페로 간섭 필터(10)에 상술한 구동 전압이 인가되면, 패브리 페로 간섭 필터(10)로부터 스페이서(6)를 경유하여 배선 기판(110)으로 유입되는 전류 성분이 발생한다. 또한, 상술한 바와 같이, 전기 저항 Ra~Re에 대해서 「Ra＞＞Rb＞＞Rc＞＞Rd」 및 「Re＞＞Rc」의 관계가 성립하기 때문에, 상기 전류 성분의 대부분은, 도 6에 도시되는 화살표 방향을 따른 전류 경로(즉, 가장 전기 저항이 작은 전류 경로)로 흐르게 된다. 즉, 상기 전류 성분의 대부분은, 부분 P1으로부터, 방향 D1을 따라서 제2 절연층(113) 내를 이동하여 실리콘층(112)에 이르고, 이어서 방향 D2를 따라서 실리콘층(112) 내를 이동하고, 이어서 방향 D1을 따라서 제2 절연층(113) 내를 이동하여 광 검출기(4)(배선층(31))로 흐르게 된다.
도 7은 비교예에 따른 분광 센서(100)에 있어서 관측된 크로스토크 노이즈를 나타내는 도면이다. 본 발명자는 이하와 같이 하여 크로스토크 노이즈를 관측했다. 즉, 패브리 페로 간섭 필터(10)의 광 투과 영역(10a)에 대해서 소정의 파장 λ1의 광을 계속 입사하고 있는 상태에서, 어느 시점 t1에 있어서, 제1 전극(42)과 제3 전극(44)에 인가되는 구동 전압을, 전압 V0(=0V)로부터 파장 λ1의 광을 투과 가능한 전압 Vλ1으로 변경했다. 그 결과, 구동 전압이 전압 V0로부터 전압 Vλ1으로 변경된 직후에, 펄스 모양의 크로스토크 노이즈 N이 발생하는 것이 확인되었다. 이와 같은 크로스토크 노이즈 N은, 순간적인 것이지만, 분광 센서(100)의 사용 방법(측정 방법)에 따라서는 문제가 되는 경우가 있다.
다음으로, 도 8을 참조하여, 분광 센서(1A)에 있어서의 배선 기판(3)의 구조 및 각 부품 간의 전기적 접속 구성에 대해서 설명한다. 배선 기판(3)은, 스템(21)측으로부터 순서대로, 제1 절연층(71), 실리콘층(72), 제2 절연층(73), 금속층(74), 제3 절연층(75)(절연층), 및 패시베이션막(76)이 적층된 구조를 가지고 있다. 제1 절연층(71), 실리콘층(72), 및 제2 절연층(73)은, 분광 센서(100)에 있어서의 제1 절연층(111), 실리콘층(112), 및 제2 절연층(113)과 마찬가지이다. 따라서, 배선 기판(3)은 제2 절연층(73)과 배선층(31, 32) 사이에 금속층(74) 및 제3 절연층(75)이 마련되어 있는 점에서, 분광 센서(100)에 있어서의 배선 기판(110)과 주로 차이가 있다.
제1 절연층(71) 및 제2 절연층(73) 각각은, 실리콘층(72)의 표면을 가열함으로써 형성된 실리콘 열산화막이며, 그 두께는 예를 들면 1㎛ 정도이다. 제1 절연층(71)은 비도전성 수지로 이루어진 접착층(접착층(115)과 마찬가지의 접착층)을 통해서 스템(21)의 내면(21a)에 고정되어 있다. 제2 절연층(73)의 실리콘층(72)과는 반대측의 표면(73a)에는, 금속층(74)이 마련되어 있다. 본 실시 형태에서는 일례로서, 금속층(74)은 제2 절연층(73)의 표면(73a)의 전면에 마련되어 있다. 또한, 금속층(74)은 Al으로 이루어진 단층막에 의해서 형성되어 있다. 다만, 금속층(74)은 상기 이외의 재료에 의해서 형성되어도 되고, 예를 들면, Al 이외의 금속 재료(예를 들면 Au 등)의 단층막, 혹은 Ti-Pt-Au, Ti-Ni-Au, Cr-Au 등의 적층막에 의해서 형성되어도 된다. 금속층(74)의 두께는, 예를 들면 1㎛ 정도이다.
제3 절연층(75)은 배선 기판(3)의 주면(3a)으로서의 제1 면(75a)과, 제1 면(75a)과는 반대측의 제2 면(75b)을 가지고 있다. 제3 절연층(75)은 예를 들면 TEOS, SiN, SiO2, BPSG, SOG막(유리), 폴리이미드, 절연 수지 등의 재료에 의해서 형성되어 있다. 제3 절연층(75)의 두께는, 예를 들면 1㎛ 정도이다. 상술한 배선층(31, 32) 및 전극 패드(33, 34)는, 제3 절연층(75)의 제1 면(75a)측에 마련되어 있다. 한편, 금속층(74)은 제3 절연층(75)의 제2 면(75b)측에 마련되어 있다. 즉, 배선층(31, 32) 및 전극 패드(33, 34)와 금속층(74)은, 제3 절연층(75)에 의해서 절연되어 있다. 이것에 의해, 광 검출기(4)와 금속층(74)은, 서로 절연되어 있다. 제3 절연층(75)의 제1 면(75a) 상에는, 제1 면(75a), 광 검출기(4)의 측면, 및 온도 보상용 소자(5)의 측면을 덮도록, 패시베이션막(76)이 성막되어 있다. 패시베이션막(76)의 두께는, 예를 들면 10㎛ 정도이다.
제3 절연층(75)에는, 금속층(74)의 제3 절연층(75)측의 면(74a)을 노출시키는 개구부(75c)가 형성되어 있다. 패시베이션막(76)에도, 개구부(75c)와 연통하는 개구부(76a)가 형성되어 있다. 이것에 의해, 배선 기판(3)의 적어도 일부의 영역에 있어서, 금속층(74)의 면(74a)의 일부가 외부로 노출되어 있다. 또한, 도 1, 도 2및 도 8에 도시되는 바와 같이, 와이어(91)(접속 부재)에 의해서, 해당 금속층(74)의 면(74a)의 일부와 스템(21)의 내면(21a)이 전기적으로 접속되어 있다. 본 실시 형태에서는, 개구부(75c) 및 개구부(76a)의 내측에, 금속층(74)의 면(74a)의 일부와 전기적으로 접속된 본딩 패드(91a)(접속 부재)가 마련되어 있다. 그리고, 와이어(91)의 일단은, 해당 본딩 패드(91a)에 접속되어 있다. 한편, 와이어(91)의 타단은, 스템(21)의 내면(21a)에 접속되어 있다. 또한, 본 실시 형태에서는 일례로서, 배선 기판(3) 상의 2 지점에 있어서, 금속층(74)과 스템(21)이 와이어(91) 및 본딩 패드(91a)를 통해서 전기적으로 접속되어 있다. 구체적으로는, 방향 D1에서 볼 때, 복수의 스페이서(6)의 각각에 인접하는 각 위치(직사각형 모양의 배선 기판(3)의 두 모서리)에, 개구부(75c) 및 개구부(76a)가 마련되는 것과 함께 본딩 패드(91a)가 마련되어 있다. 그리고, 각 본딩 패드(91a)는, 와이어(91)를 통해서, 각 본딩 패드(91a)에 근접하는 스템(21)의 내면(21a)과 전기적으로 접속되어 있다. 이것에 의해, 패브리 페로 간섭 필터(10)로부터 각 스페이서(6)를 경유하여 배선 기판(3)으로 흐르는 전류 성분을 적절히 스템(21)으로 내보낼 수 있다. 또한, 와이어(91) 및 본딩 패드(91a)에 의해서 금속층(74)과 스템(21)이 접속되는 지점은, 1개여도 되고, 3개 이상이어도 된다.
［작용 효과］
이상 설명한 분광 센서(1A)에서는, 패브리 페로 간섭 필터(10)와 광 검출기(4)가, 스페이서(6)에 의해서 이격되게 되어 있다. 이것에 의해, 패브리 페로 간섭 필터(10)와 광 검출기(4)의 거리를 크게 할 수 있다. 그 결과, 패브리 페로 간섭 필터(10)에 인가되는 구동 전압에 기인하는 광 검출기(4)의 검출 신호에 있어서의 크로스토크 노이즈가 억제된다. 또한, 분광 센서(1A)에서는, 패브리 페로 간섭 필터(10)와 스템(21)(그라운드 전위) 사이에, 스페이서(6) 및 배선 기판(3)을 경유하여 패브리 페로 간섭 필터(10)로부터 광 검출기(4)에 이르는 임의의 전류 경로보다도 전기 저항이 작은 전류 경로(제2 전류 경로)가 형성되어 있다. 본 실시 형태에서는, 스페이서(6), 제3 절연층(75), 금속층(74), 본딩 패드(91a), 및 와이어(91)를 경유하여 패브리 페로 간섭 필터(10)로부터 스템(21)에 이르는 전류 경로가, 상기 제2 전류 경로에 상당한다. 그 때문에, 패브리 페로 간섭 필터(10)로부터 스페이서(6)로 흐르는 전류 성분은, 광 검출기(4)보다도 스템(21)으로 흐르기 쉽게 되어 있다. 이것에 의해, 패브리 페로 간섭 필터(10)로부터 스페이서(6) 및 배선 기판(3)을 경유하여 광 검출기(4)로 흐르는 전류 성분에 기인하는 크로스토크 노이즈가 억제된다. 이상으로부터, 분광 센서(1A)에 의하면, 광 검출기(4)의 검출 신호에 있어서의 크로스토크 노이즈를 효과적으로 억제할 수 있다.
또한, 분광 센서(1A)는, 패브리 페로 간섭 필터(10)로부터 스페이서(6)로 흐르는 전류 성분을 스템(21)으로 내보내도록, 배선 기판(3)과 스템(21)을 전기적으로 접속시키는 도전성의 접속 부재(본 실시 형태에서는, 와이어(91) 및 본딩 패드(91a))를 구비하고 있다. 이 구성에 의하면, 패브리 페로 간섭 필터(10)로부터 스페이서(6)로 흐르는 전류 성분을, 도전성의 접속 부재를 통해서 스템(21)으로 적절히 내보낼 수 있다. 보다 구체적으로는, 접속 부재(와이어(91) 및 본딩 패드(91a))는, 배선 기판(3)의 주면(3a)을 따른 영역(본 실시 형태에서는, 금속층(74))과 스템(21)을 전기적으로 접속시키고 있다. 그리고, 제2 전류 경로는 스페이서(6), 주면(3a)을 따른 영역(금속층(74)), 및 접속 부재(와이어(91) 및 본딩 패드(91a))를 경유하여 패브리 페로 간섭 필터(10)로부터 스템(21)에 이르는 경로이다. 이 구성에 의하면, 배선 기판(3)을 경유하여 광 검출기(4)로 흐르려고 하는 전류 성분을, 접속 부재(와이어(91) 및 본딩 패드(91a))를 통해서 스템(21)으로 적절히 내보낼 수 있다.
또한, 배선 기판(3)은 주면(3a)으로서의 제1 면(75a) 및 제1 면(75a)과는 반대측의 제2 면(75b)을 가지는 제3 절연층(75)과, 제3 절연층(75)의 제1 면(75a)측에 마련되어, 광 검출기(4)가 실장되는 배선층(31)과, 제3 절연층(75)의 제2 면(75b)측에 마련된 금속층(74)을 가지고 있다. 이 구성에 의하면, 제3 절연층(75)에 의해서 광 검출기(4)와 금속층(74) 사이의 절연을 확보하면서, 광 검출기(4)로 흐르려고 하는 전류 성분을 금속층(74)을 통해서 스템(21)으로 적절히 내보낼 수 있다.
또한, 제3 절연층(75)에는, 금속층(74)의 면(74a)을 노출시키는 개구부(75c)가 형성되어 있다. 접속 부재(와이어(91) 및 본딩 패드(91a))는, 개구부(75c)를 통해서 금속층(74)에 접속되는 것과 함께 스템(21)에 접속되어 있다. 이 구성에 의하면, 와이어 본딩에 의해서 금속층(74)과 스템(21)을 적절하고 용이하게 접속시킬 수 있다. 또한, 본 실시 형태와 같이, 개구부(75c)(즉, 본딩 패드(91a))를 가능한 한 배선 기판(3)의 외측 가장자리부(방향 D1에서 보았을 때 배선 기판(3)의 가장자리부)의 근처에 마련함으로써, 본딩 패드(91a)와 스템(21)을 접속시키는 와이어(91)의 길이를 짧게 할 수 있는 것과 함께, 와이어(91)와 다른 와이어(9)의 간섭을 회피하기 쉬워진다.
［변형예］
상기 제 1 실시 형태에서는, 금속층(74)은 제2 절연층(73)의 표면(73a)의 전면에 마련되었지만, 제2 절연층(73)의 표면(73a)의 일부에만 마련되는 금속층이 채용되어도 된다. 예를 들면, 도 9 및 도 10에 도시되는 바와 같이, 금속층(74) 대신에, 금속층(74A~74D)이 마련되어도 된다. 또한, 이 경우, 금속층(74A~74D)이 마련되지 않는 부분에 있어서는, 제2 절연층(73) 상에 제3 절연층(75)이 직접 마련되게 된다.
도 9의 (A)에 도시되는 2개의 금속층(74A)은, 방향 D1에서 볼 때, 배선 기판(3)에 있어서 스페이서(6)가 마련된 영역(바꿔말하면, 스페이서(6)와 배선 기판(3)이 접착 수지 등을 통해서 서로 접촉하는 영역)과 중첩되도록 마련되어 있다. 일례로서, 금속층(74A)은 스페이서(6)마다 마련되어 있다. 구체적으로는, 각 금속층(74A)은, 방향 D1에서 볼 때, 스페이서(6)가 마련된 영역을 포함하는 직사각형 모양의 영역에 마련되어 있다. 각 금속층(74A)에 있어서, 스페이서(6)와 중첩되지 않는 부분에, 상술한 개구부(75c) 및 개구부(76a)(도 8 참조)가 마련되는 것과 함께, 금속층(74A)과 접속되는 본딩 패드(91a)가 마련되어 있다. 이 구성에 의하면, 스페이서(6)를 경유하여 패브리 페로 간섭 필터(10)로부터 배선 기판(3)으로 흘러드는 전류 성분을, 스페이서(6)의 바로 아래 영역에 마련된 금속층(74A)을 경유시켜 적절히 스템(21)으로 내보낼 수 있다. 보다 구체적으로는, 스페이서(6)의 저면으로부터 배선 기판(3)으로 흘러드는 전류 성분을, 스페이서(6)의 바로 아래 영역에 마련된 금속층(74A)에 의해서 확실히 포착할 수 있다. 그 결과, 상기 전류 성분을 스템(21)으로 적절히 유도할 수 있다.
도 9의 (B)에 도시되는 금속층(74B)은, 방향 D1에서 볼 때, 스페이서(6)가 마련된 영역과 광 검출기(4) 사이의 임의의 전류 경로(본 실시 형태는, 스페이서(6)가 마련된 영역과 배선층(31) 사이의 임의의 전류 경로)와 중첩되도록 마련되어 있다. 즉, 금속층(74B)은, 방향 D1에서 볼 때, 스페이서(6)가 마련된 영역과 광 검출기(4) 사이의 임의의 전류 경로를 분단시키는 부분을 가지도록 형성되어 있다. 일례로서, 금속층(74B)은, 방향 D1에서 볼 때, 각 스페이서(6)에 대해서 배선층(31)을 포함하는 영역을 덮어 가리도록 형성되어 있다. 이것에 의해, 스페이서(6)가 마련된 영역으로부터 광 검출기(4)로 흐르려고 하는 전류 성분을 금속층(74B)에 의해서 적절히 포착하여 스템(21)으로 내보낼 수 있다. 또한, 여기에서는 일례로서, 상술한 개구부(75c) 및 개구부(76a)(도 8 참조)를 통해서 금속층(74B)과 접속되는 본딩 패드(91a)는, 금속층(74B)의 양단에 대응하는 2지점에 마련되어 있다.
도 10의 (A)에 도시되는 금속층(74C)은, 배선층(31)을 포함하는 직사각형 모양의 영역(여기에서는, 배선층(31) 및 전극 패드(33)를 포함하는 영역) 이외의 영역에 마련되어 있다. 또한, 금속층(74C)과 스페이서(6)가 중첩되지 않는 영역(여기에서는 일례로서 2지점)에, 상술한 개구부(75c) 및 개구부(76a)(도 8 참조)가 마련되는 것과 함께, 금속층(74C)과 접속되는 본딩 패드(91a)가 마련되어 있다. 금속층(74C)은, 금속층(74A)과 마찬가지로, 방향 D1에서 볼 때, 배선 기판(3)에 있어서 스페이서(6)가 마련된 영역과 중첩되는 부분을 가지고 있다. 또한, 금속층(74C)은, 금속층(74B)과 마찬가지로, 방향 D1에서 볼 때, 스페이서(6)가 마련된 영역으로부터 광 검출기(4)로 향하는 임의의 전류 경로를 분단시키는 부분을 가지고 있다. 따라서, 금속층(74C)에 의하면, 상술한 금속층(74A) 및 금속층(74B) 양방의 효과가 달성된다.
도 10의 (B)에 도시되는 2개의 금속층(74D)은, 방향 D1에서 볼 때, 각 스페이서(6)가 마련된 영역과 광 검출기(4) 사이의 임의의 전류 경로를 분단시키도록, 각 스페이서(6)의 연재 방향(스페이서(6)끼리가 대향하는 방향과 직교하는 방향)에 따라서 마련되어 있다. 상술한 개구부(75c) 및 개구부(76a)(도 8 참조) 그리고 금속층(74D)과 접속되는 본딩 패드(91a)는, 각 금속층(74D)의 단부에 마련되어 있다. 이와 같은 2개의 금속층(74D)에 의해서도, 상술한 금속층(74B)과 마찬가지의 효과가 달성된다.
또한, 금속층(74A~74D)에 의해서 달성되는 상술한 효과는, 제2 절연층(73)의 표면(73a)의 전면에 마련된 금속층(74)에 의해서도 마찬가지로 달성된다. 한편, 금속층(74A~74D)은, 방향 D1에서 볼 때, 광 검출기(4)와 중첩되지 않게 마련되어 있다. 보다 구체적으로는, 금속층(74A~74D)은, 방향 D1에서 볼 때, 광 검출기(4)와 전기적으로 접속된 배선층(31)과 중첩되지 않게 마련되어 있다. 이 구성에서는, 배선층(31)과 금속층(74A~74D)은, 방향 D1에 있어서 서로 대향하는 부분을 갖지 않는다. 즉, 금속층(74A~74D)은 배선층(31)과 금속층(74A~74D)이 제3 절연층(75)을 사이에 두고 근접하지 않게 형성되어 있다. 이것에 의해, 배선층(31)에 발생하는 기생 용량을 적절히 억제할 수 있어, 광 검출기(4)에 대한 기생 용량의 영향을 억제할 수 있다. 그 결과, 이와 같은 기생 용량에 기인하는 광 검출기(4)의 검출 신호의 응답 속도의 저하를 억제할 수 있다.
또한, 도 9의 (B)에 도시되는 금속층(74B) 및 도 10의 (B)에 도시되는 금속층(74D)은, 방향 D1에서 볼 때 스페이서(6)와 중첩되어 있지 않다. 이 때문에, 스페이서(6)의 저면으로부터 배선 기판(3)으로 흘러드는 전류 성분의 일부가, 스페이서(6)의 바로 아래 영역에 있어서, 제2 절연층(73) 및 제3 절연층(75) 내를 이동하여 실리콘층(72)으로 흘러들 가능성이 있다. 여기서, 크로스토크 노이즈의 저감 효과를 높이기 위해서, 금속층(74B, 74D)과 실리콘층(72) 사이에 위치하는 제2 절연층(73)의 일부에 개구를 마련함으로써, 금속층(74B, 74D)의 일부를 실리콘층(72)에 접촉시켜도 된다. 이것에 의해, 상술한 바와 같이 전류 성분의 일부가 실리콘층(72)으로 흘러들었다고 해도, 해당 전류 성분의 일부를 실리콘층(72)과 금속층(74B, 74D)의 접촉 부분으로부터 금속층(74B, 74C)으로 적절히 내보낼 수 있다. 그 결과, 패브리 페로 간섭 필터(10)로부터 광 검출기(4)로 흐르는 전류 성분을 적절히 억제할 수 있어, 광 검출기(4)의 검출 신호에 있어서의 크로스토크 노이즈를 한층더 효과적으로 억제할 수 있다.
［제2 실시 형태］
도 11 및 도 12에 도시되는 바와 같이, 분광 센서(1B)는 배선 기판(3) 대신에 배선 기판(3B)을 구비하고, 와이어(91) 및 본딩 패드(91a) 대신에 도전성 수지재(92)를 구비하는 점에서, 분광 센서(1A)와 차이가 있다. 배선 기판(3B)은 제3 절연층(75) 및 패시베이션막(76) 대신에 제3 절연층(75B) 및 패시베이션막(76B)을 구비하는 점에서, 배선 기판(3)과 차이가 있다. 금속층(74)은 방향 D1에서 보았을 때 배선 기판(3B)의 가장자리부에 걸치도록 마련되어 있다. 즉, 금속층(74)은 배선 기판(3B)의 가장자리부에 적어도 마련되어 있다. 또한, 금속층(74)에 있어서의 배선 기판(3B)의 가장자리부에 마련된 부분은, 외부로 노출되어 있다. 본 실시 형태에서는 일례로서, 제3 절연층(75B)의 가장자리부의 일부가 제거됨으로써 개구부(81)(노치)가 형성되는 것과 함께, 패시베이션막(76B)의 가장자리부의 일부가 제거됨으로써 개구부(81)와 연속되는 개구부(82)(노치)가 형성되어 있다. 이와 같은 개구부(81) 및 개구부(82)로 이루어진 개구부(80)가 형성되어 있음으로써, 금속층(74)의 일부가 외부로 노출되어 있다. 분광 센서(1B)에서는, 도전성 수지재(92)에 의해서, 개구부(80)에 있어서 노출되는 금속층(74)의 일부와 스템(21)의 내면(21a)이 전기적으로 접속되어 있다. 도전성 수지재(92)는 배선 기판(3B)의 가장자리부를 덮도록 마련되어 있고, 금속층(74)의 일부 및 스템(21)의 내면(21a) 양방에 접촉하고 있다. 도전성 수지재(92)는 예를 들면 도전성 은페이스트, 도전성 카본 페이스트 등이다.
본 실시 형태에서는, 스페이서(6), 제3 절연층(75B), 금속층(74), 및 도전성 수지재(92)를 경유하여 패브리 페로 간섭 필터(10)로부터 스템(21)에 이르는 전류 경로가, 상기 제2 전류 경로에 상당한다. 분광 센서(1B)에 의하면, 배선 기판(3B)의 가장자리부를 덮도록 도전성 수지재(92)를 마련함으로써, 금속층(74)과 스템(21)을 적절하고 용이하게 접속시킬 수 있다.
또한, 분광 센서(1B)에 있어서도, 분광 센서(1A)와 마찬가지로, 금속층(74) 대신에, 제2 절연층(73)의 표면(73a)의 일부에만 마련되는 금속층이 채용되어도 된다. 예를 들면, 도 13 및 도 14에 도시되는 바와 같이, 금속층(74) 대신에, 금속층(74E~74H)이 마련되어도 된다.
도 13의 (A)에 도시되는 2개의 금속층(74E)은, 상술한 금속층(74A)과 유사한 구성을 구비하고 있다. 즉, 각 금속층(74E)은, 방향 D1에서 볼 때, 배선 기판(3)에 있어서 각 스페이서(6)가 마련된 영역과 중첩되도록 마련되어 있다. 각 금속층(74E)은 배선 기판(3B)의 가장자리부(여기에서는 모서리부)까지 연장되어 있고, 해당 모서리부에 개구부(80)가 형성되어 있다. 해당 개구부(80)에 있어서, 각 금속층(74E)의 면(74a)의 일부가 노출되어 있다. 이와 같이 노출된 면(74a)을 덮도록 도전성 수지재(92)가 마련된다. 이 구성에 의하면, 금속층(74A)과 마찬가지로, 스페이서(6)를 경유하여 패브리 페로 간섭 필터(10)로부터 배선 기판(3)으로 흘러드는 전류 성분을, 스페이서(6)의 바로 아래 영역에 마련된 금속층(74E)을 경유시켜 적절히 스템(21)으로 내보낼 수 있다. 보다 구체적으로는, 스페이서(6)의 저면으로부터 배선 기판(3)으로 흘러드는 전류 성분을, 스페이서(6)의 바로 아래 영역에 마련된 금속층(74E)에 의해서 확실히 포착할 수 있다. 그 결과, 상기 전류 성분을 스템(21)으로 적절히 유도할 수 있다.
도 13의 (B)에 도시되는 금속층(74F)은, 상술한 금속층(74B)과 유사한 구성을 구비하고 있다. 즉, 금속층(74F)은, 방향 D1에서 볼 때, 스페이서(6)가 마련된 영역과 광 검출기(4) 사이의 임의의 전류 경로와 중첩되도록 마련되어 있다. 이것에 의해, 스페이서(6)가 마련된 영역으로부터 광 검출기(4)로 흐르려고 하는 전류 성분을 금속층(74F)에 의해서 적절히 포착하여 스템(21)으로 내보낼 수 있다. 또한, 여기에서는 일례로서, 배선 기판(3B)의 두 모서리의 각각에 개구부(80)가 형성되어 있고, 각 개구부(80)에 있어서, 금속층(74F)의 면(74a)의 일부가 노출되어 있다. 이와 같이 노출된 면(74a)을 덮도록 도전성 수지재(92)가 마련된다.
도 13의 (C)에 도시되는 금속층(74G)은, 상술한 금속층(74C)과 유사한 구성을 구비하고 있다. 즉, 금속층(74G)은 배선층(31)을 포함하는 직사각형 모양의 영역(여기에서는, 배선층(31) 및 전극 패드(33)를 포함하는 영역) 이외의 영역에 마련되어 있다. 또한, 금속층(74C)과 스페이서(6)가 중첩되지 않는 영역(여기에서는 일례로서 배선 기판(3B)의 두 모서리)에, 개구부(80)가 형성되어 있고, 각 개구부(80)에 있어서, 금속층(74G)의 면(74a)의 일부가 노출되어 있다. 이와 같이 노출된 면(74a)을 덮도록 도전성 수지재(92)가 마련된다. 이와 같은 금속층(74G)에 의하면, 상술한 금속층(74E) 및 금속층(74F) 양방의 효과가 달성된다.
도 13의 (D)에 도시되는 2개의 금속층(74H)은, 상술한 금속층(74D)과 유사한 구성을 구비하고 있다. 즉, 금속층(74H)은, 방향 D1에서 볼 때, 각 스페이서(6)가 마련된 영역과 광 검출기(4) 사이의 임의의 전류 경로를 분단시키도록, 각 스페이서(6)의 연장 방향(스페이서(6)끼리가 대향하는 방향과 직교하는 방향)을 따라서 마련되어 있다. 각 금속층(74H)의 단부(배선 기판(3B)의 가장자리부)에 개구부(80)가 형성되어 있고, 각 개구부(80)에 있어서, 금속층(74H)의 면(74a)의 일부가 노출되어 있다. 이와 같이 노출된 면(74a)을 덮도록 도전성 수지재(92)가 마련된다. 이와 같은 2개의 금속층(74H)에 의해서도, 상술한 금속층(74E)과 마찬가지의 효과가 달성된다.
또한, 금속층(74E~74H)은, 금속층(74A~74D)과 마찬가지로, 방향 D1에서 볼 때, 배선층(31)과 중첩되지 않게 마련되어 있다. 이것에 의해, 배선층(31)에 발생하는 기생 용량을 적절히 억제할 수 있다. 그 결과, 이와 같은 기생 용량에 기인하는 광 검출기(4)의 검출 신호의 응답 속도의 저하를 억제할 수 있다. 또한, 상술한 금속층(74B) 또는 금속층(74D)을 이용하는 경우와 마찬가지로, 금속층(74F) 또는 금속층(74H)을 이용하는 경우에는, 크로스토크 노이즈의 저감 효과를 높이기 위해서, 금속층(74F, 74H)과 실리콘층(72) 사이에 위치하는 제2 절연층(73)의 일부에 개구를 마련함으로써, 금속층(74F, 74H)의 일부를 실리콘층(72)에 접촉시켜도 된다.
［제3 실시 형태］
도 15 및 도 16에 도시되는 바와 같이, 분광 센서(1C)는 배선 기판(110) 대신에 배선 기판(3C)을 구비하고, 접속 부재(와이어(91) 및 본딩 패드(91b))를 더 구비하는 점에서, 분광 센서(100)와 차이가 있다. 배선 기판(3C)은, 제2 절연층(73)과 스페이서(6) 사이에 마련된 금속층(74I)을 구비하는 점에서, 배선 기판(110)과 차이가 있다. 본 실시 형태에서는 일례로서, 금속층(74I)은, 방향 D1에서 볼 때, 스페이서(6)를 포함하는 것과 함께 스페이서(6)보다도 한층더 큰 영역에 형성되어 있다. 다만, 금속층(74I)은 스페이서(6)의 저면(배선 기판(3C)에 대향하는 면)과 대략 동일한 크기에 형성되어도 된다. 금속층(74I)은, 예를 들면, 배선층(31)과 마찬가지로, Cr-Pt-Au로 이루어진 적층막에 의해서 형성되어 있다. 다만, 금속층(74I)은 상기 이외의 재료에 의해서 형성되어도 되고, 예를 들면, Al, Au 등의 단층막, 혹은 Ti-Pt-Au, Ti-Ni-Au, Cr-Au 등의 적층막에 의해서 형성되어도 된다.
분광 센서(1C)에서는, 금속층(74I)에 있어서 스페이서(6)가 배치되지 않는 부분에, 본딩 패드(91b)가 마련되어 있다. 그리고, 와이어(91)에 의해서, 본딩 패드(91b)와 스템(21)의 내면(21a)이 전기적으로 접속되어 있다. 본 실시 형태에서는, 스페이서(6), 금속층(74I), 본딩 패드(91b), 및 와이어(91)를 경유하여 패브리 페로 간섭 필터(10)로부터 스템(21)에 이르는 전류 경로가, 상기 제2 전류 경로에 상당한다. 이 구성에 의하면, 스페이서(6)를 경유하여 패브리 페로 간섭 필터(10)로부터 배선 기판(3C)으로 흘러드는 전류 성분을, 스페이서(6)의 바로 아래 영역에 마련된 금속층(74I)으로부터 적절히 스템(21)으로 내보낼 수 있다. 보다 구체적으로는, 스페이서(6)의 저면으로부터 배선 기판(3C)으로 흘러드는 전류 성분을, 스페이서(6)의 바로 아래 영역에 마련된 금속층(74I)에 의해서 확실히 포착할 수 있다. 그 결과, 상기 전류 성분을 스템(21)으로 적절히 유도할 수 있다. 또한, 전류 성분을 스템(21)으로 내보내기 위한 금속층(74I)을 배선층(31)과 같은 레이어(제2 절연층(73)의 표면(73a) 상)에 마련함으로써, 배선 기판(3C)의 제조 공정을 간소화할 수 있다. 구체적으로는, 상술한 분광 센서(1A, 1B)와 비교하여, 금속층(74) 및 제3 절연층(75, 75B)을 형성하는 공정을 생략할 수 있는 만큼, 공정이 간소화된다.
［제4 실시 형태］
도 17 및 도 18에 도시되는 바와 같이, 분광 센서(1D)는 배선 기판(110)과 마찬가지의 구성을 가지는 배선 기판(3D)을 구비하고 있다. 한편, 분광 센서(1D)는 와이어 본딩을 위한 영역(본딩 패드(91c)를 마련하기 위해 필요한 영역)을 가지는 스페이서(6A)를 구비하고 있다. 본 실시 형태에서는 일례로서, 상기 영역은, 패브리 페로 간섭 필터(10)를 지지하는 스페이서(6A)의 상면(6a) 중, 방향 D1에서 볼 때 패브리 페로 간섭 필터(10)와 중첩되지 않는 부분이다. 상기 영역에는, 본딩 패드(91c)가 마련되어 있다. 그리고, 와이어(91)에 의해서, 본딩 패드(91c)와 스템(21)의 내면(21a)이 전기적으로 접속되어 있다. 즉, 분광 센서(1D)는 스페이서(6A)의 상면(6a)과 스템(21)의 내면(21a)을 전기적으로 접속시키는 접속 부재(본딩 패드(91c) 및 와이어(91))를 구비하고 있다. 본 실시 형태에서는, 스페이서(6A), 본딩 패드(91c), 및 와이어(91)를 경유하여 패브리 페로 간섭 필터(10)로부터 스템(21)에 이르는 전류 경로가, 상기 제2 전류 경로에 상당한다. 따라서, 이 구성에 의하면, 패브리 페로 간섭 필터(10)로부터 스페이서(6A)로 흐르는 전류 성분이 배선 기판(3D)에 도달하기 전에, 해당 전류 성분을 스페이서(6A)로부터 스템(21)으로 적절히 내보낼 수 있다. 또한, 본 실시 형태에서는, 본딩 패드(91c)는 스페이서(6A)의 상면(6a)에 마련되었지만, 본딩 패드(91c)는 그 이외의 장소(예를 들면 스페이서(6A)의 측면)에 마련되어도 된다. 즉, 스페이서(6A)의 상면(6a) 이외의 부분(예를 들면 측면)과 스템(21)이 전기적으로 접속되어도 된다. 또한, 스페이서(6A)의 일부(예를 들면 측면)와 스템(21)은, 본딩 패드 및 와이어 대신에, 상술한 도전성 수지재(92)와 마찬가지의 접속 부재에 의해서 접속되어도 된다.
［제5 실시 형태］
도 19 및 도 20에 도시되는 바와 같이, 분광 센서(1E)는, 스페이서(6A)의 상면(6a)에 배치되는 금속막(93)을 더 구비하고, 본딩 패드(91c)가 금속막(93) 상에 마련되는 점에서, 분광 센서(1D)와 차이가 있다. 분광 센서(1E)에서는, 금속막(93)이, 스페이서(6A)의 상면(6a)과 패브리 페로 간섭 필터(10) 사이에 배치되어 있다. 금속막(93)은 방향 D1에서 볼 때 패브리 페로 간섭 필터(10)와 중첩되지 않는 부분을 가지고 있고, 해당 부분에 본딩 패드(91c)가 마련되어 있다. 금속막(93)은 예를 들면 금속 재료(예를 들면 Au 등)의 단층막, 혹은 Ti-Pt-Au, Ti-Ni-Au, Cr-Au 등의 적층막을 증착 또는 스퍼터 등으로 성막함으로써, 상면(6a)에 성막되어 있다. 접속 부재(본딩 패드(91c) 및 와이어(91))는, 금속막(93)을 통해서 스페이서(6A)와 스템(21)의 내면(21a)을 전기적으로 접속시키고 있다. 본 실시 형태에서는, 금속막(93), 본딩 패드(91c), 및 와이어(91)를 경유하여 패브리 페로 간섭 필터(10)로부터 스템(21)에 이르는 전류 경로가, 상기 제2 전류 경로에 상당한다. 따라서, 이 구성에 의하면, 패브리 페로 간섭 필터(10)로부터 스페이서(6A)로 향하는 전류 성분이 스페이서(6A)에 도달하기 전에, 해당 전류 성분을 금속막(93)으로부터 스템(21)으로 적절히 내보낼 수 있다. 또한, 스페이서(6A)의 측면에 금속막(93)을 마련하고, 해당 금속막(93)과 스템(21)의 내면(21a)을 접속 부재(본딩 패드 및 와이어, 또는 도전성 수지재)로 전기적으로 접속시켜도 된다. 이 경우, 스페이서(6A), 금속막(93), 및 접속 부재를 경유하여 패브리 페로 간섭 필터(10)로부터 스템(21)에 이르는 전류 경로가, 상기 제2 전류 경로에 상당한다.
［제6 실시 형태］
도 21에 도시되는 바와 같이, 분광 센서(1F)는, 배선 기판(110) 대신에 배선 기판(3F)을 구비하는 점에서, 분광 센서(100)와 차이가 있다. 배선 기판(3F)은, 제1 절연층(71)이 제거되어 있는 점, 및 실리콘층(72)(제2 층)의 제2 절연층(73)(제1 층)과는 반대측의 면이, 도전성 수지로 이루어진 접착층(77)(접속 부재)을 통해서 스템(21)의 내면(21a)과 접촉하고 있는 점에서, 배선 기판(110)과 차이가 있다. 즉, 배선 기판(3F)은 주면(3a)으로서의 표면(73a)(제1 면) 및 표면(73a)과는 반대측의 이면(73b)(제2 면)을 가지는 제2 절연층(73)과, 제2 절연층(73)의 이면(73b)측에 마련된 실리콘층(72)을 가지고 있다. 접착층(77)은 실리콘층(72)의 제2 절연층(73)과는 반대측의 면과 스템(21)의 내면(21a) 사이에 배치되고, 실리콘층(72)의 제2 절연층(73)과는 반대측의 면과 스템(21)의 내면(21a)을 전기적으로 접속시키고 있다.
도 22는 분광 센서(1F)의 등가 회로를 나타내는 도면이다. 해당 등가 회로 및 상술한 전기 저항 사이의 관계로부터, 제2 절연층(73) 및 실리콘층(72)을 경유하여 스페이서(6)로부터 스템(21)으로 향하는 전류 경로의 전기 저항은, 제2 절연층(73) 및 실리콘층(72) 중 적어도 한쪽을 경유하여 스페이서(6)로부터 광 검출기(4)로 향하는 전류 경로의 전기 저항보다도 작게 되는 것을 알 수 있다. 즉, 도 22에 도시되는 화살표 방향을 따른 전류 경로가, 상기 제2 전류 경로에 상당한다. 구체적으로는, 분광 센서(1F)에서는, 스페이서(6), 제2 절연층(73), 실리콘층(72), 및 접착층(77)을 경유하여 패브리 페로 간섭 필터(10)로부터 스템(21)에 이르는 전류 경로가, 상기 제2 전류 경로에 상당한다. 이 구성에 의하면, 패브리 페로 간섭 필터(10)로부터 스페이서(6)를 통해서 배선 기판(3F)에 흘러드는 전류 성분을, 배선 기판(3F)의 내부(제2 절연층(73) 및 실리콘층(72))를 경유시킴으로써 스템(21)으로 적절히 내보낼 수 있다.
또한, 상기 실시 형태에서는, 제1 층이 실리콘 열산화막으로 이루어진 제2 절연층(73)이며, 제2 층이 실리콘으로 이루어진 실리콘층(72)이었지만, 제1 층 및 제2 층은, 상술한 관계성(즉, 「제1 층 및 제2 층을 경유하여 스페이서(6)로부터 스템(21)으로 향하는 전류 경로의 전기 저항이, 제1 층 및 제2 층 중 적어도 한쪽을 경유하여 스페이서(6)로부터 광 검출기(4)로 향하는 전류 경로의 전기 저항보다도 작다」고 하는 관계성)이 성립하면 되고, 제1 층 및 제2 층의 재료는 상기 예로 한정되지 않는다. 또한, 제1 층 또는 제2 층은, 복수의 층을 그룹화한 층이어도 된다. 즉, 제1 층 또는 제2 층 중에는, 복수의 층(예를 들면 복수의 다른 재료에 의해서 형성된 층)이 포함되어도 된다.
도 23은 실시예(분광 센서(1F)) 및 비교예(분광 센서(100))에 있어서의 크로스토크 노이즈의 측정 결과를 나타내는 도면이다. 이 측정에서는, 패브리 페로 간섭 필터(10)의 광 투과 영역(10a)에 대해서 소정의 파장의 광을 계속 입사하고 있는 상태에서, 어느 시점(여기에서는, 측정 개시부터 0.0002초 후의 시점)에 있어서, 제1 전극(42)과 제3 전극(44)에 인가되는 구동 전압을, 0V로부터 상기 소정의 파장의 광을 투과 가능한 전압으로 변경함으로써 행해졌다. 그 결과, 비교예에서는, 1.5V 정도의 크기의 크로스토크 노이즈가 발생한 것에 대해, 실시예에서는, 크로스토크 노이즈를 0.2V 정도의 크기에 억제할 수 있었다. 이와 같은 크로스토크 노이즈 저감 효과는, 패브리 페로 간섭 필터(10)와 스템(21) 사이에, 스페이서 및 배선 기판을 경유하여 패브리 페로 간섭 필터(10)로부터 광 검출기(4)에 이르는 임의의 제1 전류 경로보다도 전기 저항이 작은 제2 전류 경로가 형성됨으로써(즉, 패브리 페로 간섭 필터(10)로부터 스페이서를 경유하여 배선 기판으로 향하는 전류 성분이 광 검출기(4)가 아니라 스템(21)으로 유도됨으로써), 얻어진 것으로 생각된다. 따라서, 분광 센서(1F)와 마찬가지로 제2 전류 경로(즉, 패브리 페로 간섭 필터(10)로부터의 전류 성분을 적극적으로 스템(21)으로 내보내는 경로)가 형성된 분광 센서(1A~1E)에 있어서도, 마찬가지의 크로스토크 노이즈 저감 효과가 얻어진다고 생각된다.
이상, 본 개시의 여러 실시 형태에 대해서 설명했지만, 본 개시는 상기 실시 형태로 한정되지 않는다. 상술한 하나의 실시 형태 또는 변형예에 있어서의 일부 구성은, 다른 실시 형태 또는 변형예에 있어서의 구성에 임의로 적용할 수 있다. 예를 들면, 패브리 페로 간섭 필터(10)로부터 광 검출기(4)로 향하는 전류 성분을 가능한 한 작게 하여 크로스토크 노이즈 저감 효과를 높일 수 있도록, 상술한 여러 실시 형태는 적절히 조합되어도 된다. 예를 들면, 배선 기판의 주면(3a)을 따른 영역(금속층(74, 74A~74I))과 스템(21)을 전기적으로 접속시키는 구성(예를 들면 제1 ~ 제3 실시 형태 중 어느 것)과, 스페이서(6A)와 스템(21)을 전기적으로 접속시키는 구성(예를 들면 제4 또는 제5 실시 형태)을 조합해도 된다. 이와 같이 복수의 구성을 조합함으로써, 패브리 페로 간섭 필터(10)로부터의 전류 성분을 스템(21)으로 내보내기 위한 전류 경로(패브리 페로 간섭 필터(10)로부터 광 검출기(4)로 향하는 전류 경로보다도 전기 저항이 작은 경로)를 다단적으로 마련할 수 있다. 그 결과, 광 검출기(4)에 영향을 주는 전류 성분을 가능한 한 작게 할 수 있어, 크로스토크 노이즈를 한층더 효과적으로 억제하는 것이 가능하게 된다.
또한, 상기 실시 형태에서는, 그라운드 전위에 접속된 그라운드부(패브리 페로 간섭 필터(10)로부터의 전류 성분의 유도처)로서 스템(21)이 이용되었지만, 스템(21) 이외의 부재가 그라운드부로서 이용되어도 된다. 예를 들면, 제1 실시 형태에 있어서, 와이어(91)는 그라운드 전위에 접속된 리드 핀(8A)에 직접 접속되어도 된다. 이 경우, 리드 핀(8A)이 그라운드부로서 기능한다.
또한, 상기 실시 형태에서는, 광 검출기(4) 및 온도 보상용 소자(5)를 실장하기 위한 배선 구조(배선층(31, 32) 등)를 가지는 배선 기판이 이용되었지만, 배선 기판 대신에 상기와 같은 배선 구조를 갖지 않는 기판(탑재 기판)이 이용되어도 된다. 이와 같은 기판이 이용되는 경우, 광 검출기(4) 또는 온도 보상용 소자(5)에 대한 전기적 접속은, 예를 들면 광 검출기(4) 또는 온도 보상용 소자(5)와 와이어(9)를 직접 접속함으로써 실현되어도 된다. 또한, 이 경우, 광 검출기(4) 또는 온도 보상용 소자(5)는, 예를 들면 얇은 판 모양 부재를 통해서 기판 상에 배치되어도 된다.
1A, 1B, 1C, 1D, 1E, 1F…분광 센서(광 검출 장치)
21…스템(그라운드부)
3, 3B, 3C, 3D, 3F…배선 기판(탑재 기판)
3a…주면 4…광 검출기
6, 6A…스페이서(지지 부재) 10…패브리 페로 간섭 필터
55…제1 미러부 56…제2 미러부
72…실리콘층(제2 층) 73…제2 절연층(제1 층)
74, 74A, 74B, 74C, 74D, 74E, 74F, 74G, 74H, 74I…금속층
74a…면 75, 75B…제3 절연층(절연층)
75a…제1 면 75b…제2 면
75c…개구부 77…접착층(접속 부재)
91…와이어(접속 부재) 91a, 91b, 91c…본딩 패드
92…도전성 수지재(접속 부재) 93…금속막
S…공극

Claims (13)

  1. 주면을 가지는 탑재 기판과,
    상기 탑재 기판의 상기 주면 상에 배치된 광 검출기와,
    서로 대향하는 한 쌍의 미러부 사이에 공극이 형성됨으로써, 상기 한 쌍의 미러부 사이의 거리가 정전기력에 의해서 변화하도록 구성된 패브리 페로 간섭 필터와,
    상기 탑재 기판의 상기 주면 상에 마련되어, 상기 패브리 페로 간섭 필터와 상기 광 검출기가 이격되도록 상기 패브리 페로 간섭 필터를 지지하는 지지 부재와,
    그라운드 전위에 접속된 그라운드부를 구비하고,
    상기 패브리 페로 간섭 필터와 상기 그라운드부 사이에는, 상기 지지 부재 및 상기 탑재 기판을 경유하여 상기 패브리 페로 간섭 필터로부터 상기 광 검출기에 이르는 임의의 제1 전류 경로보다도 전기 저항이 작은 제2 전류 경로가 형성되어 있는 광 검출 장치.
  2. 청구항 1에 있어서,
    상기 패브리 페로 간섭 필터로부터 상기 지지 부재로 흐르는 전류 성분을 상기 그라운드부로 내보내도록, 상기 지지 부재 또는 상기 탑재 기판과 상기 그라운드부를 전기적으로 접속시키는 도전성의 접속 부재를 더 구비하는 광 검출 장치.
  3. 청구항 2에 있어서,
    상기 접속 부재는 상기 탑재 기판의 상기 주면을 따른 영역과 상기 그라운드부를 전기적으로 접속시키고 있고,
    상기 제2 전류 경로는 상기 지지 부재, 상기 주면을 따른 영역, 및 상기 접속 부재를 경유하여 상기 패브리 페로 간섭 필터로부터 상기 그라운드부에 이르는 경로인 광 검출 장치.
  4. 청구항 3에 있어서,
    상기 탑재 기판은 상기 주면으로서의 제1 면 및 상기 제1 면과는 반대측의 제2 면을 가지는 절연층과, 상기 절연층의 제2 면측에 마련된 금속층을 가지며,
    상기 주면을 따른 영역은, 상기 금속층인 광 검출 장치.
  5. 청구항 4에 있어서,
    상기 절연층에는, 상기 금속층의 상기 절연층측의 면을 노출시키는 개구부가 형성되어 있고,
    상기 접속 부재는 상기 개구부를 통해서 상기 금속층에 접속되는 것과 함께 상기 그라운드부에 접속되어 있는 광 검출 장치.
  6. 청구항 4에 있어서,
    상기 금속층은 상기 탑재 기판의 두께 방향에서 보았을 때 상기 탑재 기판의 가장자리부에 적어도 마련되어 있고,
    상기 금속층에 있어서의 상기 탑재 기판의 상기 가장자리부에 마련된 부분은, 외부로 노출되어 있고,
    상기 접속 부재는 상기 탑재 기판의 상기 가장자리부를 덮도록 마련되어, 상기 금속층의 상기 부분과 상기 그라운드부를 접속시키는 도전성 수지재인 광 검출 장치.
  7. 청구항 4 내지 청구항 6 중 어느 한 항에 있어서,
    상기 금속층은, 상기 탑재 기판의 두께 방향에서 볼 때, 상기 탑재 기판에 있어서 상기 지지 부재가 마련된 영역과 중첩되도록 마련되어 있는 광 검출 장치.
  8. 청구항 4 내지 청구항 7 중 어느 한 항에 있어서,
    상기 금속층은, 상기 탑재 기판의 두께 방향에서 볼 때, 상기 광 검출기와 중첩되지 않게 마련되어 있는 광 검출 장치.
  9. 청구항 8에 있어서,
    상기 금속층은, 상기 탑재 기판의 두께 방향에서 볼 때, 상기 탑재 기판에 있어서 상기 지지 부재가 마련된 영역과 상기 광 검출기 사이의 임의의 전류 경로와 중첩되도록 마련되어 있는 광 검출 장치.
  10. 청구항 3에 있어서,
    상기 탑재 기판은 상기 주면으로서의 제1 면을 가지는 절연층과, 상기 절연층의 상기 제1 면과 상기 지지 부재 사이에 마련된 금속층을 가지며,
    상기 주면을 따른 영역은, 상기 금속층인 광 검출 장치.
  11. 청구항 2에 있어서,
    상기 그라운드부는 상기 탑재 기판의 상기 주면과는 반대측의 면이 고정되는 스템이고,
    상기 탑재 기판은 상기 주면으로서의 제1 면 및 상기 제1 면과는 반대측의 제2 면을 가지는 제1 층과, 상기 제1 층의 상기 제2 면측에 마련된 제2 층을 가지며,
    상기 접속 부재는 상기 제2 층의 상기 제1 층과는 반대측의 면과 상기 스템 사이에 배치되어, 상기 제2 층의 상기 제1 층과는 반대측의 면과 상기 스템을 전기적으로 접속시키고 있고,
    상기 제1 층 및 상기 제2 층을 경유하여 상기 지지 부재로부터 상기 스템으로 향하는 전류 경로의 전기 저항은, 상기 제1 층 및 상기 제2 층 중 적어도 한쪽을 경유하여 상기 지지 부재로부터 상기 광 검출기로 향하는 전류 경로의 전기 저항보다도 작고,
    상기 제2 전류 경로는 상기 지지 부재, 상기 제1 층, 상기 제2 층, 및 상기 접속 부재를 경유하여 상기 패브리 페로 간섭 필터로부터 상기 스템에 이르는 경로인 광 검출 장치.
  12. 청구항 2에 있어서,
    상기 접속 부재는 상기 지지 부재와 상기 그라운드부를 전기적으로 접속시키고 있고,
    상기 제2 전류 경로는 상기 지지 부재 및 상기 접속 부재를 경유하여 상기 패브리 페로 간섭 필터로부터 상기 그라운드부에 이르는 경로인 광 검출 장치.
  13. 청구항 2에 있어서,
    상기 지지 부재와 상기 패브리 페로 간섭 필터 사이에 배치되는 금속막을 더 구비하고,
    상기 접속 부재는 상기 금속막을 통해서 상기 지지 부재와 상기 그라운드부를 전기적으로 접속시키고 있고,
    상기 제2 전류 경로는 상기 금속막 및 상기 접속 부재를 경유하여 상기 패브리 페로 간섭 필터로부터 상기 그라운드부에 이르는 경로인 광 검출 장치.
KR1020217015190A 2018-10-30 2019-08-23 광 검출 장치 KR102768187B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018204156A JP7351610B2 (ja) 2018-10-30 2018-10-30 光検出装置
JPJP-P-2018-204156 2018-10-30
PCT/JP2019/033079 WO2020090200A1 (ja) 2018-10-30 2019-08-23 光検出装置

Publications (2)

Publication Number Publication Date
KR20210082476A true KR20210082476A (ko) 2021-07-05
KR102768187B1 KR102768187B1 (ko) 2025-02-18

Family

ID=

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015087445A (ja) 2013-10-29 2015-05-07 セイコーエプソン株式会社 光学素子、光学デバイス、及び電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015087445A (ja) 2013-10-29 2015-05-07 セイコーエプソン株式会社 光学素子、光学デバイス、及び電子機器

Also Published As

Publication number Publication date
WO2020090200A1 (ja) 2020-05-07
CN112955722B (zh) 2024-07-02
TWI841602B (zh) 2024-05-11
EP3875931A4 (en) 2022-08-24
JP7351610B2 (ja) 2023-09-27
US20210396579A1 (en) 2021-12-23
CN112955722A (zh) 2021-06-11
EP3875931A1 (en) 2021-09-08
TW202022332A (zh) 2020-06-16
JP2020071099A (ja) 2020-05-07

Similar Documents

Publication Publication Date Title
US11835388B2 (en) Light detection device
JP7039160B2 (ja) 光検出装置
KR20160082965A (ko) 광검출 장치
KR102661190B1 (ko) 광 검출 장치
JP7628209B2 (ja) 光検出装置
CN112955722B (zh) 光检测装置
KR102768187B1 (ko) 광 검출 장치
JP6632647B2 (ja) 光検出装置
TWI824053B (zh) 光學濾光裝置及光學濾光裝置之控制方法
US20240369410A1 (en) Light detection system and voltage determination method
JP7139401B2 (ja) 光検出装置

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20210520

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220418

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240320

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20250121

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20250211

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20250212

End annual number: 3

Start annual number: 1