[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20210078622A - 스캔 드라이버 및 표시 장치 - Google Patents

스캔 드라이버 및 표시 장치 Download PDF

Info

Publication number
KR20210078622A
KR20210078622A KR1020190169868A KR20190169868A KR20210078622A KR 20210078622 A KR20210078622 A KR 20210078622A KR 1020190169868 A KR1020190169868 A KR 1020190169868A KR 20190169868 A KR20190169868 A KR 20190169868A KR 20210078622 A KR20210078622 A KR 20210078622A
Authority
KR
South Korea
Prior art keywords
signal
stages
scan
node
output
Prior art date
Application number
KR1020190169868A
Other languages
English (en)
Other versions
KR102687245B1 (ko
Inventor
임재근
노진영
박세혁
이효진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190169868A priority Critical patent/KR102687245B1/ko
Priority to US17/008,366 priority patent/US11462170B2/en
Priority to CN202011429437.9A priority patent/CN112992076A/zh
Publication of KR20210078622A publication Critical patent/KR20210078622A/ko
Application granted granted Critical
Publication of KR102687245B1 publication Critical patent/KR102687245B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/188—Organisation of a multiplicity of shift registers, e.g. regeneration, timing or input-output circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

스캔 드라이버는 스캔 개시 신호에 기초하여 복수의 중간 스캔 신호들을 순차적으로 출력하는 복수의 제1 스테이지들, 복수의 제1 스테이지들의 복수의 출력 단자들에 각각 연결되고, 마스킹 신호에 응답하여 복수의 중간 스캔 신호들을 각각 선택적으로 전송하는 복수의 마스킹 트랜지스터들, 및 복수의 마스킹 트랜지스터들에 각각 연결된 복수의 입력 단자들을 포함하고, 복수의 마스킹 트랜지스터들에 의해 선택적으로 전송된 복수의 중간 스캔 신호들에 기초하여 복수의 스캔 신호들을 선택적으로 출력하는 복수의 제2 스테이지들을 포함한다. 이에 따라, 스캔 드라이버는 복수의 패널 영역들에 서로 다른 구동 주파수들로 복수의 스캔 신호들을 제공할 수 있다.

Description

스캔 드라이버 및 표시 장치{SCAN DRIVER AND DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로서, 더욱 상세하게는 다중 주파수 구동(Multi-Frequency Driving; MFD)을 수행하는 표시 장치에 적용될 수 있는 스캔 드라이버, 및 이를 포함하는 표시 장치에 관한 것이다.
최근, 표시 장치의 전력 소모를 감소시키는 것이 요구되고 있고, 특히 스마트 폰, 태블릿 컴퓨터와 같은 모바일 기기에서의 표시 장치의 전력 소모를 감소시키는 것이 요구되고 있다. 이러한 표시 장치의 전력 소모 감소를 위하여, 일반 구동 주파수보다 낮은 저 구동 주파수로 표시 패널을 구동 또는 리프레쉬하는 저주파 구동 기술이 개발되었다.
한편, 이러한 저주파 구동 기술이 적용된 종래의 표시 장치에서는, 표시 패널의 전체 영역에서 정지 영상이 표시되지 않는 경우, 즉 표시 패널의 일부 영역에서만 정지 영상이 표시되는 경우, 표시 패널의 전체 영역이 일반 구동 주파수로 구동되었다. 즉, 이 경우, 저주파 구동이 수행되지 못하고, 전력 소모가 감소되지 못하였다.
본 발명의 일 목적은 복수의 패널 영역들에 서로 다른 구동 주파수들로 복수의 스캔 신호들을 제공할 수 있는 스캔 드라이버를 제공하는 것이다.
본 발명의 다른 목적은 상기 스캔 드라이버를 포함하는 표시 장치를 제공하는 것이다.
다만, 본 발명의 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 스캔 드라이버는 스캔 개시 신호에 기초하여 복수의 중간 스캔 신호들을 순차적으로 출력하는 복수의 제1 스테이지들, 상기 복수의 제1 스테이지들의 복수의 출력 단자들에 각각 연결되고, 마스킹 신호에 응답하여 상기 복수의 중간 스캔 신호들을 각각 선택적으로 전송하는 복수의 마스킹 트랜지스터들, 및 상기 복수의 마스킹 트랜지스터들에 각각 연결된 복수의 입력 단자들을 포함하고, 상기 복수의 마스킹 트랜지스터들에 의해 선택적으로 전송된 상기 복수의 중간 스캔 신호들에 기초하여 복수의 스캔 신호들을 선택적으로 출력하는 복수의 제2 스테이지들을 포함한다.
일 실시예에서, 상기 복수의 제1 스테이지들은 각 프레임 구간에서 상기 복수의 중간 스캔 신호들의 모두를 순차적으로 출력하고, 상기 복수의 제2 스테이지들은 상기 각 프레임 구간의 홀드 구간에서 상기 복수의 스캔 신호들 중 적어도 일부를 출력하지 않을 수 있다.
일 실시예에서, 상기 마스킹 신호는 상기 홀드 구간의 시작 시점으로부터 1 수평 시간 전에 오프 레벨로 변경되고, 상기 홀드 구간의 종료 시점으로부터 상기 1 수평 시간 전에 온 레벨로 변경될 수 있다.
일 실시예에서, 상기 복수의 마스킹 트랜지스터들 각각은 상기 오프 레벨을 가지는 상기 마스킹 신호에 응답하여 상기 복수의 중간 스캔 신호들 중 상응하는 하나를 전송하지 않고, 상기 온 레벨을 가지는 상기 마스킹 신호에 응답하여 상기 복수의 제2 스테이지들 중 상응하는 하나에 상기 복수의 중간 스캔 신호들 중 상응하는 하나를 전송할 수 있다.
일 실시예에서, 상기 복수의 마스킹 트랜지스터들 각각은 상기 마스킹 신호를 수신하는 게이트, 상기 복수의 제1 스테이지들 중 상응하는 하나의 상기 출력 단자에 연결된 제1 단자, 및 상기 복수의 제2 스테이지들 중 상응하는 하나의 상기 입력 단자에 연결된 제2 단자를 포함할 수 있다.
일 실시예에서, 상기 복수의 제2 스테이지들로부터 선택적으로 출력된 상기 복수의 스캔 신호들 각각은 상기 복수의 제1 스테이지들로부터 출력된 상기 복수의 중간 스캔 신호들 중 상응하는 중간 스캔 신호에 비하여 1 수평 시간만큼 지연될 수 있다.
일 실시예에서, 상기 복수의 제1 스테이지들 중 K 번째 스테이지(K는 2 이상의 정수)는 상기 복수의 제1 스테이지들 중 (K-1) 번째 스테이지로부터 출력된 상기 복수의 중간 스캔 신호들 중 (K-1) 번째 중간 스캔 신호에 기초하여 상기 복수의 중간 스캔 신호들 중 K 번째 중간 스캔 신호를 출력하고, 상기 복수의 제2 스테이지들 중 K 번째 스테이지는 상기 복수의 마스킹 트랜지스터들 중 K 번째 마스킹 트랜지스터에 의해 선택적으로 전송된 상기 K 번째 중간 스캔 신호에 기초하여 상기 복수의 스캔 신호들 중 K 번째 스캔 신호를 출력할 수 있다.
일 실시예에서, 상기 복수의 제2 스테이지들 각각은 상기 복수의 제1 스테이지들 각각과 동일한 구조를 가질 수 있다.
일 실시예에서, 상기 복수의 제1 스테이지들 및 상기 복수의 제2 스테이지들 각각은, 제1 클록 신호에 응답하여 입력 신호를 제1 노드에 전달하는 입력부, 상기 제1 노드와 제2 노드 사이에 배치되고, 상기 제2 노드의 전압이 제1 온 레벨로 변경되도록 상기 제1 노드에서의 상기 입력 신호를 상기 제2 노드에 전달하는 스트레스 완화부, 제2 클록 신호에 기초하여 상기 제2 노드를 부트스트랩(bootstrap)하여 상기 제2 노드의 전압을 상기 제1 온 레벨로부터 상기 제1 온 레벨보다 큰 절대 값을 가지는 제2 온 레벨로 변경하는 부트스트랩부, 상기 제2 온 레벨을 가지는 상기 제2 노드의 전압에 응답하여 출력 신호로서 상기 제2 클록 신호를 출력하는 스캔 출력부, 상기 출력 신호가 출력되는 동안 제3 노드를 오프 레벨로 유지시키는 유지부, 및 상기 출력 신호가 출력된 후, 상기 제2 클록 신호에 응답하여 상기 제3 노드에 게이트 온 전압을 주기적으로 인가하고, 상기 제1 클록 신호에 응답하여 상기 제1 노드에 게이트 오프 전압을 주기적으로 인가하는 안정화부를 포함할 수 있다.
일 실시예에서, 상기 입력부는, 상기 제1 클록 신호를 수신하는 게이트, 상기 입력 신호를 수신하는 제1 단자, 및 상기 제1 노드에 연결된 제2 단자를 포함하는 제1 트랜지스터를 포함하고, 상기 부트스트랩부는, 상기 출력 신호가 출력되는 스캔 출력 노드에 연결된 제1 전극, 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제1 커패시터를 포함하고, 상기 유지부는, 상기 제1 노드에 연결된 게이트, 상기 제3 노드에 연결된 제1 단자, 및 상기 제1 클록 신호를 수신하는 제2 단자를 포함하는 제4 트랜지스터를 포함하고, 상기 안정화부는, 상기 제3 노드에 연결된 게이트, 상기 게이트 오프 전압을 수신하는 제1 단자, 및 제2 단자를 포함하는 제2 트랜지스터, 상기 제2 클록 신호를 수신하는 게이트, 상기 제2 트랜지스터의 상기 제2 단자에 연결된 제1 단자, 및 상기 제1 노드에 연결된 제2 단자를 포함하는 제3 트랜지스터, 상기 제1 클록 신호를 수신하는 게이트, 상기 제3 노드에 연결된 제1 단자, 및 상기 게이트 온 전압을 수신하는 제2 단자를 포함하는 제5 트랜지스터, 및 상기 게이트 오프 전압을 수신하는 제1 전극, 및 상기 제3 노드에 연결된 제2 전극을 포함하는 제2 커패시터를 포함하고, 상기 스캔 출력부는, 상기 제3 노드에 연결된 게이트, 상기 게이트 오프 전압을 수신하는 제1 단자, 및 상기 스캔 출력 노드에 연결된 제2 단자를 포함하는 제6 트랜지스터, 및 상기 제2 노드에 연결된 게이트, 상기 스캔 출력 노드에 연결된 제1 단자, 및 상기 제2 클록 신호를 수신하는 제2 단자를 포함하는 제7 트랜지스터를 포함하고, 상기 스트레스 완화부는, 상기 게이트 온 전압을 수신하는 게이트, 상기 제1 노드에 연결된 제1 단자, 및 상기 제2 노드에 연결된 제2 단자를 포함하는 제8 트랜지스터를 포함할 수 있다.
일 실시예에서, 상기 복수의 제1 스테이지들 중 K 번째 스테이지(K는 2 이상의 정수)는 상기 복수의 제1 스테이지들 중 (K-1) 번째 스테이지로부터 출력된 이전 캐리 신호에 기초하여 상기 복수의 중간 스캔 신호들 중 K 번째 중간 스캔 신호를 출력하고, 상기 복수의 제2 스테이지들 중 K 번째 스테이지는 상기 복수의 마스킹 트랜지스터들 중 K 번째 마스킹 트랜지스터에 의해 선택적으로 전송된 상기 K 번째 중간 스캔 신호에 기초하여 상기 복수의 스캔 신호들 중 K 번째 스캔 신호를 출력할 수 있다.
일 실시예에서, 상기 복수의 제1 스테이지들 각각은 상기 복수의 제2 스테이지들 각각에 비하여 캐리 출력부를 더 포함할 수 있다.
일 실시예에서, 상기 캐리 출력부는, 상기 제3 노드에 연결된 게이트, 상기 게이트 오프 전압을 수신하는 제1 단자, 및 캐리 신호가 출력되는 캐리 출력 노드에 연결된 제2 단자를 포함하는 제9 트랜지스터, 및 상기 제2 노드에 연결된 게이트, 상기 캐리 출력 노드에 연결된 제1 단자, 및 상기 제2 클록 신호를 수신하는 제2 단자를 포함하는 제10 트랜지스터를 포함할 수 있다.
일 실시예에서, 상기 마스킹 신호의 반전 신호인 반전 마스킹 신호에 응답하여 상기 복수의 제2 스테이지들의 상기 복수의 입력 단자들에 게이트 오프 전압을 전송하는 복수의 스위칭 트랜지스터들을 더 포함할 수 있다.
일 실시예에서, 상기 복수의 스위칭 트랜지스터들 각각은 상기 반전 마스킹 신호를 수신하는 게이트, 상기 게이트 오프 전압을 수신하는 제1 단자, 및 상기 복수의 제2 스테이지들 중 상응하는 하나의 상기 입력 단자에 연결된 제2 단자를 포함할 수 있다.
일 실시예에서, 상기 복수의 스캔 신호들은 상기 스캔 드라이버를 포함하는 표시 장치에 포함된 복수의 화소들에 제공되고, 상기 복수의 중간 스캔 신호들은 상기 복수의 화소들에 복수의 초기화 신호들로서 제공될 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 복수의 화소 행들을 포함하는 표시 패널, 상기 복수의 화소 행들 각각에 데이터 신호들을 제공하는 데이터 드라이버, 상기 복수의 화소 행들에 복수의 스캔 신호들을 각각 제공하는 스캔 드라이버, 및 상기 데이터 드라이버 및 상기 스캔 드라이버를 제어하고, 상기 스캔 드라이버에 스캔 개시 신호 및 마스킹 신호를 제공하는 컨트롤러를 포함한다. 상기 스캔 드라이버는, 상기 스캔 개시 신호에 기초하여 복수의 중간 스캔 신호들을 순차적으로 출력하는 복수의 제1 스테이지들, 상기 복수의 제1 스테이지들의 복수의 출력 단자들에 각각 연결되고, 상기 마스킹 신호에 응답하여 상기 복수의 중간 스캔 신호들을 각각 선택적으로 전송하는 복수의 마스킹 트랜지스터들, 및 상기 복수의 마스킹 트랜지스터들에 각각 연결된 복수의 입력 단자들을 포함하고, 상기 복수의 마스킹 트랜지스터들에 의해 선택적으로 전송된 상기 복수의 중간 스캔 신호들에 기초하여 복수의 스캔 신호들을 선택적으로 출력하는 복수의 제2 스테이지들을 포함한다.
일 실시예에서, 상기 복수의 제1 스테이지들은 각 프레임 구간에서 상기 복수의 중간 스캔 신호들의 모두를 순차적으로 출력하고, 상기 복수의 제2 스테이지들은 상기 각 프레임 구간의 홀드 구간에서 상기 복수의 스캔 신호들 중 적어도 일부를 출력하지 않을 수 있다.
일 실시예에서, 상기 컨트롤러는, 입력 영상 데이터를 각각이 상기 복수의 화소 행들 중 적어도 하나를 포함하는 복수의 패널 영역들에 대한 복수의 패널 영역 데이터들로 구분하고, 상기 복수의 패널 영역 데이터들 각각이 정지 영상을 나타내는지 여부를 판단하는 정지 영상 검출 블록, 상기 복수의 패널 영역 데이터들 각각이 상기 정지 영상을 나타내는지 여부에 따라 상기 복수의 패널 영역들에 대한 복수의 구동 주파수들을 결정하는 구동 주파수 결정 블록, 및 상기 복수의 패널 영역들에 대한 상기 복수의 구동 주파수들에 기초하여 상기 마스킹 신호를 생성하는 스캔 드라이버 제어 블록을 포함할 수 있다.
일 실시예에서, 상기 스캔 드라이버 제어 블록은, 상기 복수의 구동 주파수들에 기초하여 적어도 하나의 프레임 구간의 적어도 일부를 홀드 구간으로 설정하고, 상기 홀드 구간의 시작 시점으로부터 1 수평 시간 전에 상기 마스킹 신호를 오프 레벨로 변경하고, 상기 홀드 구간의 종료 시점으로부터 상기 1 수평 시간 전에 상기 마스킹 신호를 온 레벨로 변경할 수 있다.
본 발명의 실시예들에 따른 스캔 드라이버 및 표시 장치에서, 복수의 제1 스테이지들이 복수의 중간 스캔 신호들을 순차적으로 출력하고, 복수의 마스킹 트랜지스터들이 마스킹 신호에 응답하여 상기 복수의 중간 스캔 신호들을 각각 선택적으로 전송하며, 복수의 제2 스테이지들이 상기 복수의 마스킹 트랜지스터들에 의해 선택적으로 전송된 상기 복수의 중간 스캔 신호들에 기초하여 복수의 스캔 신호들을 선택적으로 출력할 수 있다. 이에 따라, 본 발명의 실시예들에 따른 스캔 드라이버는 복수의 패널 영역들에 서로 다른 구동 주파수들로 복수의 스캔 신호들을 제공할 수 있다.
다만, 본 발명의 효과는 상기 언급한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 스캔 드라이버를 나타내는 블록도이다.
도 2는 본 발명의 실시예들에 따른 스캔 드라이버에 포함된 각 제1 스테이지 또는 각 제2 스테이지의 일 예를 나타내는 회로도이다.
도 3는 도 2의 스테이지의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 4는 본 발명의 실시예들에 따른 스캔 드라이버의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 5는 본 발명의 실시예들에 따른 스캔 드라이버에 포함된 각 제1 스테이지의 다른 예를 나타내는 회로도이다.
도 6은 본 발명의 다른 실시예에 따른 스캔 드라이버를 나타내는 블록도이다.
도 7은 본 발명의 실시예들에 따른 스캔 드라이버를 포함하는 표시 장치를 나타내는 블록도이다.
도 8은 본 발명의 실시예들에 따른 표시 장치에 포함된 화소의 일 예를 나타내는 회로도이다.
도 9는 본 발명의 실시예들에 따른 표시 장치에서 서로 다른 구동 주파수들로 구동되는 복수의 패널 영역들을 포함하는 표시 패널의 일 예를 나타내는 도면이다.
도 10는 도 9의 표시 패널에 스캔 신호들을 제공하는 스캔 드라이버의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 11은 본 발명의 실시예들에 따른 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 스캔 드라이버를 나타내는 블록도이고, 도 2는 본 발명의 실시예들에 따른 스캔 드라이버에 포함된 각 제1 스테이지 또는 각 제2 스테이지의 일 예를 나타내는 회로도이고, 도 3는 도 2의 스테이지의 동작의 일 예를 설명하기 위한 타이밍도이고, 도 4는 본 발명의 실시예들에 따른 스캔 드라이버의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 스캔 드라이버(100)는 복수의 제1 스테이지들(110), 복수의 마스킹 트랜지스터들(MST1 내지 MSTN) 및 복수의 제2 스테이지들(130)을 포함할 수 있다.
복수의 제1 스테이지들(110)은 스캔 개시 신호(FLM)를 수신하고, 스캔 개시 신호(FLM)에 기초하여 복수의 중간 스캔 신호들(ISS1 내지 ISSN)을 순차적으로 출력할 수 있다. 복수의 제1 스테이지들(110) 중 첫 번째 스테이지(111)는 입력 신호로서 스캔 개시 신호(FLM)를 수신하고, 스캔 개시 신호(FLM)에 기초하여 제1 중간 스캔 신호(ISS1)를 출력할 수 있다. 또한, 일 실시예에서, 스캔 드라이버(100)는 N개의 제1 스테이지들(111 내지 117)을 포함하고, N개(N은 2 이상의 정수)의 제1 스테이지들(111 내지 117) 중 K 번째 스테이지(K는 2 이상 및 N 이하의 정수)의 입력 단자는 이전 스테이지, 즉 제1 스테이지들(111 내지 117) 중 (K-1) 번째 스테이지의 출력 단자에 연결될 수 있다. 따라서, 제1 스테이지들(111 내지 117) 중 상기 K 번째 스테이지는 상기 입력 신호로서 제1 스테이지들(111 내지 117) 중 상기 (K-1) 번째 스테이지로부터 출력된 (K-1) 번째 중간 스캔 신호를 수신하고, 상기 (K-1) 번째 중간 스캔 신호에 기초하여 K 번째 중간 스캔 신호를 출력할 수 있다. 예를 들어, 제1 스테이지들(111 내지 117) 중 두 번째 스테이지(112)는 제1 중간 스캔 신호(ISS1)에 기초하여 제2 중간 스캔 신호(ISS2)를 출력하고, 제1 스테이지들(111 내지 117) 중 세 번째 스테이지(113)는 제2 중간 스캔 신호(ISS2)에 기초하여 제3 중간 스캔 신호(ISS3)를 출력하고, 제1 스테이지들(111 내지 117) 중 네 번째 스테이지(114)는 제3 중간 스캔 신호(ISS3)에 기초하여 제4 중간 스캔 신호(ISS4)를 출력하고, 제1 스테이지들(111 내지 117) 중 다섯 번째 스테이지(115)는 제4 중간 스캔 신호(ISS4)에 기초하여 제5 중간 스캔 신호(ISS5)를 출력하고, 제1 스테이지들(111 내지 117) 중 N 번째 스테이지(117)는 제N-1 중간 스캔 신호(ISSN-1)에 기초하여 제N 중간 스캔 신호(ISSN)를 출력할 수 있다.
복수의 제1 스테이지들(110)은 서로 다른 위상들(예를 들어, 반대되는 위상들)을 가지는 제1 및 제2 클록 신호들(CLK1-1, CLK2-1)을 더욱 수신할 수 있다. 일 실시예에서, 복수의 제1 스테이지들(110) 중 홀수 번째 스테이지들(111, 113, 115, …)은 제1 클록 신호(CLK1-1)에 응답하여 상기 입력 신호들을 수신하고, 제2 클록 신호(CLK2-1)에 응답하여 홀수 번째 중간 스캔 신호들(ISS1, ISS3, ISS5, …)을 출력할 수 있다. 또한, 복수의 제1 스테이지들(110) 중 짝수 번째 스테이지들(112, 114, …, 117)은 제2 클록 신호(CLK2-1)에 응답하여 상기 입력 신호들을 수신하고, 제1 클록 신호(CLK1-1)에 응답하여 짝수 번째 중간 스캔 신호들(ISS2, ISS4, …, ISSN)을 출력할 수 있다.
일 실시예에서, 복수의 제1 스테이지들(110) 각각은 도 2에 도시된 스테이지(200)의 구성을 가질 수 있다. 한편, 도 2에는 제1 클록 신호(CLK1)에 응답하여 입력 신호(즉, 스캔 개시 신호(FLM) 또는 이전 중간 스캔 신호)(SIN)를 수신하고, 제2 클록 신호(CLK2)에 응답하여 출력 신호(즉, 중간 스캔 신호)(SOUT)를 출력하는 홀수 번째 제1 스테이지(111, 113, 115, …)인 스테이지(200)의 일 예가 도시되어 있다. 일 실시예에서, 도 2에 도시된 바와 같이, 각 스테이지(200)는 입력부(210), 스트레스 완화부(220), 부트스트랩부(230), 스캔 출력부(240), 유지부(250) 및 안정화부(260)를 포함할 수 있다.
입력부(210)는 제1 클록 신호(CLK1)에 응답하여 입력 신호(SIN)를 제1 노드(NQ')에 전달할 수 있다. 일 실시예에서, 스트레스 완화부(220)가 Q 노드에 배치되어 상기 Q 노드는 제1 노드(NQ') 및 제2 노드(NQ)로 구분될 수 있고, 입력부(210)는 제1 노드(NQ')에 연결될 수 있다. 일 실시예에서, 입력부(210)는 제1 클록 신호(CLK1)를 수신하는 게이트, 입력 신호(SIN)를 수신하는 제1 단자, 및 제1 노드(NQ')에 연결된 제2 단자를 포함하는 제1 트랜지스터(T1)를 포함할 수 있다. 또한, 일 실시예에서, 도 2에 도시된 바와 같이, 제1 트랜지스터(T1)는 직렬 연결된 두 개의 트랜지스터들을 포함하는 듀얼 트랜지스터로 구현될 수 있으나, 이에 한정되지 않는다.
스트레스 완화부(220)는 제1 노드(NQ')와 제2 노드(NQ) 사이에 배치되고, 입력부(210)에 의해 수신된 제1 노드(NQ')에서의 입력 신호(SIN)를 제2 노드(NQ)에 전달할 수 있다. 제2 노드(NQ)에 전달된 입력 신호(SIN)에 의해 제2 노드(NQ)의 전압은 제1 온 레벨로 변경될 수 있다. 일 실시예에서, 스트레스 완화부(220)는 게이트 온 전압(예를 들어, 로우 게이트 전압)(VGL)을 수신하는 게이트, 제1 노드(NQ')에 연결된 제1 단자, 및 제2 노드(NQ)에 연결된 제2 단자를 포함하는 제8 트랜지스터(T8)를 포함할 수 있다. 한편, 스트레스 완화부(220), 즉 제8 트랜지스터(T8)는 제2 노드(NQ)이 부트스트랩(bootstrap)되어 제2 노드(NQ)의 전압이 제2 온 레벨을 가질 때 상기 제2 온 레벨을 가지는 제2 노드(NQ)의 전압을 제1 노드(NQ')에 전달하지 않음으로써, 제1 노드(NQ')에 연결된 트랜지스터들(T1, T3, T4)에 가해지는 전압 스트레스를 감소시킬 수 있다.
부트스트랩부(230)는 제2 클록 신호(CLK2)에 기초하여 제2 노드(NQ)를 부트스트랩(bootstrap)하여 제2 노드(NQ)의 전압을 상기 제1 온 레벨로부터 상기 제1 온 레벨보다 큰 절대 값을 가지는 상기 제2 온 레벨로 변경할 수 있다. 일 실시예에서, 상기 제1 온 레벨은 제1 로우 레벨이고, 상기 제2 온 레벨은 상기 제1 로우 레벨보다 낮은 제2 로우 레벨일 수 있다. 또한, 상기 제1 온 레벨(예를 들어, 상기 제1 로우 레벨)과 상기 제2 온 레벨(예를 들어, 상기 제2 로우 레벨) 사이의 전압 레벨 차이는 오프 레벨(예를 들어, 하이 레벨)과 상기 제1 온 레벨(예를 들어, 상기 제1 로우 레벨) 사이의 전압 레벨 차이에 상응할 수 있으나, 이에 한정되지 않는다. 또한, 일 실시예에서, 부트스트랩부(230)는, 출력 신호(SOU)가 출력되는 스캔 출력 노드(NSO)에 연결된 제1 전극, 및 제2 노드(NQ)에 연결된 제2 전극을 포함하는 제1 커패시터(C1)를 포함할 수 있다.
스캔 출력부(240)는 부트스트랩된 제2 노드(NQ)의 전압, 즉 상기 제2 온 레벨을 가지는 제2 노드(NQ)의 전압에 응답하여 출력 신호(SOUT)로서 제2 클록 신호(CLK2)를 출력할 수 있다. 일 실시예에서, 스캔 출력부(240)는, 및 제3 노드(NQB)에 연결된 게이트, 게이트 오프 전압(예를 들어, 하이 게이트 전압)(VGH)을 수신하는 제1 단자, 및 출력 신호(SOUT)가 출력되는 스캔 출력 노드(NSO)에 연결된 제2 단자를 포함하는 제6 트랜지스터(T6), 및 제2 노드(NQ)에 연결된 게이트, 스캔 출력 노드(NSO)에 연결된 제1 단자, 및 제2 클록 신호(CLK2)를 수신하는 제2 단자를 포함하는 제7 트랜지스터(T7)를 포함할 수 있다.
유지부(250)는 출력 신호(SOUT)가 출력되는 동안 제3 노드(NQB)를 오프 레벨(예를 들어, 하이 레벨)로 유지시킬 수 있다. 일 실시예에서, 유지부(250)는 제1 노드(NQ')에 연결된 게이트, 제3 노드(NQB)에 연결된 제1 단자, 및 제1 클록 신호(CLK1)를 수신하는 제2 단자를 포함하는 제4 트랜지스터(T4)를 포함할 수 있다.
안정화부(260)는, 출력 신호(SOUT)가 출력된 후, 제2 클록 신호(CLK2)에 응답하여 제3 노드(NQB)에 게이트 온 전압(VGL)을 주기적으로 인가하고, 제1 클록 신호(CLK1)에 응답하여 제1 노드(NQ')에 게이트 오프 전압(VGH)을 주기적으로 인가할 수 있다. 제1 노드(NQ')에 인가된 게이트 오프 전압(VGH)은 제8 트랜지스터(T8)에 의해 제2 노드(NQ)에 전달되고, 이에 따라 제2 노드(NQ)에도 게이트 오프 전압(VGH)이 주기적으로 인가될 수 있다. 일 실시예에서, 안정화부(260)는, 제3 노드(NQB)에 연결된 게이트, 게이트 오프 전압(VGH)을 수신하는 제1 단자, 및 제2 단자를 포함하는 제2 트랜지스터(T2), 제2 클록 신호(CLK2)를 수신하는 게이트, 제2 트랜지스터(T2)의 상기 제2 단자에 연결된 제1 단자, 및 제1 노드(NQ')에 연결된 제2 단자를 포함하는 제3 트랜지스터(T3), 제1 클록 신호(CLK1)를 수신하는 게이트, 제3 노드(NQB)에 연결된 제1 단자, 및 게이트 온 전압(VGL)을 수신하는 제2 단자를 포함하는 제5 트랜지스터(T5), 및 게이트 오프 전압(VGH)을 수신하는 제1 전극, 및 제3 노드(NQB)에 연결된 제2 전극을 포함하는 제2 커패시터(C2)를 포함할 수 있다.
이하, 도 2 및 도 3을 참조하여 스테이지(200)의 동작의 일 예가 후술된다.
도 2 및 도 3을 참조하면, 각 스테이지(100)는 입력 신호(SIN), 제1 클록 신호(CLK1) 및 제2 클록 신호(CLK2)를 수신할 수 있다. 일 실시예에서, 도 3에 도시된 바와 같이, 제1 및 제2 클록 신호들(CLK1, CLK2) 각각에 대하여, 온 구간이 오프 구간보다 짧을 수 있다. 예를 들어, 제1 및 제2 클록 신호들(CLK1, CLK2) 각각은 약 20% 내지 약 40%의 듀티 사이클을 가질 수 있으나, 이에 한정되지 않는다. 다른 실시예에서, 제1 및 제2 클록 신호들(CLK1, CLK2) 각각의 상기 온 구간은 상기 오프 구간과 같거나 길 수 있다. 한편, 도 2 및 도 3에서는, 트랜지스터들(T1 내지 T8)이 PMOS 트랜지스터들이고, 제1 온 레벨이 제1 로우 레벨(L)이고, 제2 온 레벨이 제2 로우 레벨(2L)이고, 오프 레벨이 하이 레벨(H)이며, 게이트 온 전압이 로우 게이트 전압(VGL)이고, 게이트 오프 전압이 하이 게이트 전압(VGH)인 예가 도시되어 있다.
제1 시점(TP1)으로부터 제2 시점(TP2)까지의 구간에서, 제1 로우 레벨(L)의 입력 신호(SIN)이 인가되고, 제1 로우 레벨(L)의 제1 클록 신호(CLK1)가 인가될 수 있다. 제1 트랜지스터(T1)는 제1 온 레벨(L)의 제1 클록 신호(CLK1)에 응답하여 입력 신호(SIN)를 제1 노드(NQ')에 전달하고, 제1 노드(NQ')의 전압(V_NQ')은 하이 레벨(H)로부터 제1 로우 레벨(L)로 변경될 수 있다. 또한, 제8 트랜지스터(T8)는 제1 로우 레벨(L)을 가지는 로우 게이트 전압(VGL)에 응답하여 제1 노드(NQ')에서의 입력 신호(SIN)를 제2 노드(NQ)에 전달하고, 제2 노드(NQ)의 전압(V_NQ)은 하이 레벨(H)로부터 제1 로우 레벨(L)로 변경될 수 있다.
제2 시점(TP2)에서 제1 클록 신호(CLK1)가 제1 로우 레벨(L)로부터 하이 레벨(H)로 변경되고, 제2 시점(TP2)으로부터 제3 시점(TP3)까지의 구간에서 하이 레벨(H)의 제1 클록 신호(CLK1)가 인가될 수 있다. 제4 트랜지스터(T4)는 제1 로우 레벨(L)을 가지는 제1 노드(NQ')의 전압(V_NQ')에 응답하여 제3 노드(NQB)에 하이 레벨(H)의 제1 클록 신호(CLK1)를 전달하고, 제3 노드(NQB)의 전압(V_NQB)는 제1 로우 레벨(L)로부터 하이 레벨(H)로 변경될 수 있다.
제3 시점(TP3)에서 제2 클록 신호(CLK2)가 하이 레벨(H)로부터 제1 로우 레벨(L)로 변경되고, 제3 시점(TP3)으로부터 제4 시점(TP4)까지의 구간에서 제1 로우 레벨(L)의 제2 클록 신호(CLK2)가 인가될 수 있다. 제7 트랜지스터(T7)는 제2 노드(NQ)의 전압(V_NQ)에 응답하여 제1 로우 레벨(L)의 제2 클록 신호(CLK2)를 스캔 출력 노드(NSO)에 전송하고, 스캔 출력 노드(NSO)에서 제2 클록 신호(CLK2)가 출력 신호(SOUT)로서 출력될 수 있다. 이 경우, 스캔 출력 노드(NSO)의 전압, 즉 제1 커패시터(C1)의 제1 전극의 전압이 하이 레벨(H)로부터 제1 로우 레벨(L)로 변경되고, 이에 따라 제1 커패시터(C1)의 제2 전극의 전압, 즉 제2 노드(NQ)의 전압(V_NQ)이 제1 로우 레벨(L)로부터 제1 로우 레벨(L)보다 낮은 제2 로우 레벨(2L)로 변경될 수 있다. 일 실시예에서, 제1 로우 레벨(L)과 제2 로우 레벨(2L) 사이의 전압 레벨 차이는 하이 레벨(H)과 제1 로우 레벨(L) 사이의 전압 레벨 차이에 상응할 수 있으나, 이에 한정되지 않는다. 한편, 제2 노드(NQ)의 전압(V_NQ)이 제1 로우 레벨(L)로부터 제2 로우 레벨(2L)로 변경되는 동작은 부트스트랩(bootstrap) 동작이라 불릴 수 있고, 제1 커패시터(C1)는 부트스트랩 커패시터라 불릴 수 있다. 이때, 제8 트랜지스터(T8)는 제2 로우 레벨(2L)을 가지는 제2 노드(NQ)의 전압(V_NQ)을 제1 노드(NQ')에 전달하지 않음으로써, 제1 노드(NQ')에 연결된 트랜지스터들(T1, T3, T4)에 가해지는 전압 스트레스를 감소시킬 수 있다. 따라서, 제8 트랜지스터(T8)는 스트레스 완화 트랜지스터라 불릴 수 있다. 출력 신호(SOUT)가 출력되는 동안, 제1 로우 레벨(L)을 가지는 제1 노드(NQ')의 전압(V_NQ')을 수신하는 게이트를 가지는 제4 트랜지스터(T4)가 턴-온되고, 턴-온된 제4 트랜지스터(T4)에 의해 제3 노드(NQB)의 전압(V_NQB)은 하이 레벨(H)로 유지될 수 있다. 출력 신호(SOUT)가 출력되는 동안, 제3 노드(NQB)의 전압(V_NQB)이 하이 레벨(H)을 가지므로, 제6 트랜지스터(T6)가 턴-온되지 않을 수 있다.
제4 시점(TP4)에서 제2 클록 신호(CLK2)가 하이 레벨(H)로 변경되면, 스캔 출력 노드(NSO)에서의 출력 신호(SOUT)가 하이 레벨(H)로 변경될 수 있다. 스캔 출력 노드(NSO)의 전압, 즉 제1 커패시터(C1)의 상기 제1 전극의 전압이 제1 로우 레벨(L)로부터 하이 레벨(H)로 변경되면, 제1 커패시터(C1)의 상기 제2 전극의 전압, 즉 제2 노드(NQ)의 전압(V_NQ)이 제2 로우 레벨(2L)로부터 제1 로우 레벨(L)로 변경될 수 있다.
제5 시점(TP5)에서 제1 클록 신호(CLK1)가 하이 레벨(H)로부터 제1 로우 레벨(L)로 변경되고, 제5 시점(TP5)으로부터 제6 시점(TP6)까지의 구간에서 제1 로우 레벨(L)의 제1 클록 신호(CLK1)가 인가될 수 있다.
제1 트랜지스터(T1)는 제1 로우 레벨(L)의 제1 클록 신호(CLK1)에 응답하여 제1 노드(NQ')의 전압(V_NQ')을 제1 로우 레벨(L)로부터 하이 레벨(H)로 변경하고, 제8 트랜지스터(T8)는 로우 게이트 전압(VGL)에 응답하여 제2 노드(NQ)의 전압(V_NQ)을 제1 로우 레벨(L)로부터 하이 레벨(H)로 변경할 수 있다. 또한, 제5 트랜지스터(T5)는 제1 로우 레벨(L)의 제1 클록 신호(CLK1)에 응답하여 제3 노드(NQB)의 전압(V_NQB)을 하이 레벨(H)로부터 제1 로우 레벨(L)로 변경할 수 있다. 한편, 제5 트랜지스터(T5)는 제1 클록 신호(CLK1)가 제1 로우 레벨(L)을 가질 때마다 턴-온될 수 있고, 이에 따라 제3 노드(NQB)에 로우 게이트 전압(VGL)을 주기적으로 인가될 수 있다. 또한, 제6 트랜지스터(T6)는 제1 로우 레벨(L)을 가지는 제3 노드(NQB)의 전압(V_NQB)에 응답하여 스캔 출력 노드(NSO)에 하이 게이트 전압(VGH)을 인가할 수 있다.
제7 시점(TP7)에서 제2 클록 신호(CLK2)가 하이 레벨(H)로부터 제1 로우 레벨(L)로 변경되고, 제7 시점(TP7)으로부터 제8 시점(TP8)까지의 구간에서 제1 로우 레벨(L)의 제2 클록 신호(CLK2)가 인가될 수 있다. 제1 로우 레벨(L)을 가지는 제2 노드(NQB)의 전압(V_NQB)에 응답하여 제2 트랜지스터(T2)가 턴-온될 수 있고, 제1 로우 레벨(L)을 가지는 제2 클록 신호(CLK2)에 응답하여 제3 트랜지스터(T3)가 턴-온될 수 있고, 턴-온된 제2 및 제3 트랜지스터들(T2, T3)에 의해 제1 노드(NQ')에 하이 게이트 전압(VGH)이 인가되고, 제1 노드(NQ')의 전압(V_NQ')이 하이 레벨(H)로 안정화될 수 있다. 또한, 제1 로우 레벨(L)을 가지는 로우 게이트 전압(VGL)에 응답하여 턴-온된 제8 트랜지스터(T8)에 의해 제2 노드(NQ)의 전압(V_NQ) 또한 하이 레벨(H)로 안정화될 수 있다. 한편, 제3 트랜지스터(T3)는 제2 클록 신호(CLK2)가 제1 로우 레벨(L)을 가질 때마다 턴-온될 수 있고, 이에 따라 제1 및 제2 노드들(NQ', NQ)에 하이 게이트 전압(VGH)이 주기적으로 인가될 수 있다.
이러한 방식으로, 스테이지(200)(예를 들어, 홀수 번째 제1 스테이지(111, 113, 115, …))는 제1 클록 신호(CLK1)에 응답하여 입력 신호(SIN)를 수신하고, 제2 클록 신호(CLK2)에 응답하여 출력 신호(SOUT)를 출력할 수 있다.
다시 도 1을 참조하면, 복수의 마스킹 트랜지스터들(MST1 내지 MSTN)은 복수의 제1 스테이지들(110)의 복수의 출력 단자들에 각각 연결되고, 마스킹 신호(MSS)에 응답하여 복수의 제1 스테이지들(110)로부터 출력된 복수의 중간 스캔 신호들(ISS1 내지 ISSN)을 복수의 제2 스테이지들(130)의 복수의 입력 단자들에 각각 선택적으로 전송할 수 있다. 예를 들어, 제1 마스킹 트랜지스터(MST1)는 마스킹 신호(MSS)에 응답하여 복수의 제1 스테이지들(110) 중 첫 번째 스테이지(111)로부터 출력된 제1 중간 스캔 신호(ISS1)를 복수의 제2 스테이지들(130) 중 첫 번째 스테이지(131)에 선택적으로 전송하고, 제2 마스킹 트랜지스터(MST2)는 마스킹 신호(MSS)에 응답하여 복수의 제1 스테이지들(110) 중 두 번째 스테이지(112)로부터 출력된 제2 중간 스캔 신호(ISS2)를 복수의 제2 스테이지들(130) 중 두 번째 스테이지(132)에 선택적으로 전송하고, 제N 마스킹 트랜지스터(MSTN)는 마스킹 신호(MSS)에 응답하여 복수의 제1 스테이지들(110) 중 N 번째 스테이지(117)로부터 출력된 제N 중간 스캔 신호(ISSN)를 복수의 제2 스테이지들(130) 중 N 번째 스테이지(137)에 선택적으로 전송할 수 있다. 또한, 복수의 마스킹 트랜지스터들(MST1 내지 MSTN) 각각은 오프 레벨(예를 들어, 하이 레벨)을 가지는 마스킹 신호(MSS)에 응답하여 복수의 중간 스캔 신호들(ISS1 내지 ISSN) 중 상응하는 하나를 전송하지 않고, 온 레벨(예를 들어, 로우 레벨)을 가지는 마스킹 신호(MSS)에 응답하여 복수의 제2 스테이지들(130) 중 상응하는 하나에 복수의 중간 스캔 신호들(ISS1 내지 ISSN) 중 상응하는 하나를 전송할 수 있다. 일 실시예에서, 도 1에 도시된 바와 같이, 복수의 마스킹 트랜지스터들(MST1 내지 MSTN) 각각은 마스킹 신호(MSS)를 수신하는 게이트, 복수의 제1 스테이지들(110) 중 상응하는 하나의 상기 출력 단자에 연결된 제1 단자, 및 복수의 제2 스테이지들(130) 중 상응하는 하나의 상기 입력 단자에 연결된 제2 단자를 포함할 수 있다.
복수의 제2 스테이지들(130)의 복수의 입력 단자들은 복수의 마스킹 트랜지스터들(MST1 내지 MSTN)에 각각 연결되고, 복수의 제2 스테이지들(130)은 복수의 마스킹 트랜지스터들(MST1 내지 MSTN)에 의해 선택적으로 전송된 복수의 중간 스캔 신호들(ISS1 내지 ISSN)에 기초하여 복수의 스캔 신호들(SS1 내지 SSN)을 선택적으로 출력할 수 있다. 일 실시예에서, 스캔 드라이버(100)는 N개의 제2 스테이지들(131 내지 137)을 포함하고, N개(N은 2 이상의 정수)의 제2 스테이지들(131 내지 137) 중 M 번째 스테이지(M은 1 이상 및 N 이하의 정수)의 입력 단자는 복수의 마스킹 트랜지스터들(MST1 내지 MSTN) 중 M 번째 마스킹 트랜지스터에 연결될 수 있다. 따라서, 제2 스테이지들(131 내지 137) 중 상기 M 번째 스테이지는 상기 입력 신호로서 상기 M 번째 마스킹 트랜지스터에 의해 선택적으로 전송된 M 번째 중간 스캔 신호에 기초하여 M 번째 스캔 신호를 출력할 수 있다. 예를 들어, 제2 스테이지들(131 내지 137) 중 첫 번째 스테이지(131)는 제1 마스킹 트랜지스터(MST1)에 의해 선택적으로 전송된 제1 중간 스캔 신호(ISS1)에 기초하여 제1 스캔 신호(SS1)를 선택적으로 출력하고, 제2 스테이지들(131 내지 137) 중 두 번째 스테이지(132)는 제2 마스킹 트랜지스터(MST2)에 의해 선택적으로 전송된 제2 중간 스캔 신호(ISS2)에 기초하여 제2 스캔 신호(SS2)를 선택적으로 출력하고, 제2 스테이지들(131 내지 137) 중 세 번째 스테이지(133)는 제3 마스킹 트랜지스터(MST3)에 의해 선택적으로 전송된 제3 중간 스캔 신호(ISS3)에 기초하여 제3 스캔 신호(SS3)를 선택적으로 출력하고, 제2 스테이지들(131 내지 137) 중 네 번째 스테이지(134)는 제4 마스킹 트랜지스터(MST4)에 의해 선택적으로 전송된 제4 중간 스캔 신호(ISS4)에 기초하여 제4 스캔 신호(SS4)를 선택적으로 출력하고, 제2 스테이지들(131 내지 137) 중 다섯 번째 스테이지(135)는 제5 마스킹 트랜지스터(MST5)에 의해 선택적으로 전송된 제5 중간 스캔 신호(ISS5)에 기초하여 제5 스캔 신호(SS5)를 선택적으로 출력하고, 제2 스테이지들(131 내지 137) 중 N 번째 스테이지(137)는 제N 마스킹 트랜지스터(MSTN)에 의해 선택적으로 전송된 제N 중간 스캔 신호(ISSN)에 기초하여 제N 스캔 신호(SSN)를 선택적으로 출력할 수 있다.
복수의 제2 스테이지들(130)은 서로 다른 위상들(예를 들어, 반대되는 위상들)을 가지는 제1 및 제2 클록 신호들(CLK1-2, CLK2-2)을 더욱 수신할 수 있다. 일 실시예에서, 복수의 제2 스테이지들(130) 중 홀수 번째 스테이지들(131, 133, 135, …)은 제2 클록 신호(CLK2-2)에 응답하여 홀수 번째 중간 스캔 신호들(ISS1, ISS3, ISS5, …)을 수신하고, 제1 클록 신호(CLK1-2)에 응답하여 홀수 번째 스캔 신호들(SS1, SS3, SS5, …)을 출력할 수 있다. 또한, 복수의 제2 스테이지들(130) 중 짝수 번째 스테이지들(132, 134, …, 137)은 제1 클록 신호(CLK1-2)에 응답하여 짝수 번째 중간 스캔 신호들(ISS2, ISS4, …, ISSN)을 수신하고, 제2 클록 신호(CLK2-2)에 응답하여 짝수 번째 스캔 신호들(SS2, SS4, …, SSN)을 출력할 수 있다. 또한, 일 실시예에서, 복수의 제2 스테이지들(130)에 인가되는 제1 클록 신호(CLK1-2)는 복수의 제1 스테이지들(110)에 인가되는 제1 클록 신호(CLK1-1)와 실질적으로 동일한 위상 및/또는 펄스 폭을 가지고, 복수의 제2 스테이지들(130)에 인가되는 제2 클록 신호(CLK2-2)는 복수의 제1 스테이지들(110)에 인가되는 제2 클록 신호(CLK2-1)와 실질적으로 동일한 위상 및/또는 펄스 폭을 가질 수 있으나, 이에 한정되지 않는다. 예를 들어, 복수의 제2 스테이지들(130)에 인가되는 제1 및 제2 클록 신호들(CLK1-2, CLK2-2)은 복수의 제1 스테이지들(110)에 인가되는 제1 및 제2 클록 신호들(CLK1-1, CLK2-1)보다 큰 펄스 폭들을 가질 수 있다.
일 실시예에서, 복수의 제2 스테이지들(130) 각각은 복수의 제1 스테이지들(110) 각각과 실질적으로 동일한 구조를 가질 수 있다. 예를 들어, 복수의 제2 스테이지들(130) 각각은, 복수의 제1 스테이지들(110) 각각과 마찬가지로, 도 2에 도시된 스테이지(200)의 구성을 가질 수 있다. 한편, 도 2에는 제1 클록 신호(CLK1)에 응답하여 입력 신호(즉, 중간 스캔 신호)(SIN)를 수신하고, 제2 클록 신호(CLK2)에 응답하여 출력 신호(즉, 스캔 신호)(SOUT)를 출력하는 짝수 번째 제2 스테이지(132, 134, …, 137)인 스테이지(200)의 일 예가 도시되어 있다. 예를 들어, 복수의 제2 스테이지들(130) 각각, 즉 스테이지(200)는 입력부(210), 스트레스 완화부(220), 부트스트랩부(230), 스캔 출력부(240), 유지부(250) 및 안정화부(260)를 포함할 수 있다. 또한, 일 실시예에서, 복수의 제2 스테이지들(130) 각각은 도 3에 도시된 타이밍으로 동작할 수 있으나, 이에 한정되지 않는다. 즉, 스테이지(200)(예를 들어, 짝수 번째 제2 스테이지(132, 134, …, 137))는 제1 클록 신호(CLK1)에 응답하여 입력 신호(SIN)를 수신하고, 제2 클록 신호(CLK2)에 응답하여 출력 신호(SOUT)를 출력할 수 있다.
복수의 제2 스테이지들(130)에 의해 선택적으로 생성되는 복수의 스캔 신호들(SS1 내지 SSN)은 스캔 드라이버(100)를 포함하는 표시 장치에 포함된 복수의 화소들에 제공될 수 있다. 일 실시예에서, 복수의 제1 스테이지들(110)에 의해 생성되는 복수의 중간 스캔 신호들(ISS1 내지 ISSN)은 복수의 마스킹 트랜지스터들(MST1 내지 MSTN)을 통하여 복수의 제2 스테이지들(130)에 선택적으로 제공되고, 스캔 드라이버(100)의 외부로 출력되지 않을 수 있다. 다른 실시예에서, 복수의 제1 스테이지들(110)에 의해 생성되는 복수의 중간 스캔 신호들(ISS1 내지 ISSN)은 상기 복수의 화소들에 복수의 초기화 신호들로서 제공될 수 있다. 즉, 이 경우, 복수의 중간 스캔 신호들(ISS1 내지 ISSN)은 상기 복수의 초기화 신호들일 수 있다.
본 발명의 실시예들에 따른 스캔 드라이버(100)를 포함하는 표시 장치는 각각이 적어도 하나의 화소 행을 포함하는 복수의 패널 영역들을 서로 다른 구동 주파수들로 구동하는 다중 주파수 구동(Multi-Frequency Driving; MFD)을 수행할 수 있다. 일 실시예에서, 상기 복수의 패널 영역들 중 동영상을 표시하는 패널 영역은 일반 구동 주파수(예를 들어, 약 60Hz 또는 약 120Hz)로 구동되고, 상기 복수의 패널 영역들 중 정지 영상을 표시하는 패널 영역은 상기 일반 구동 주파수보다 낮은 저 구동 주파수로 구동될 수 있다. 이 경우, 복수의 연속된 프레임 구간들 중 적어도 하나의 프레임 구간에서, 상기 저 구동 주파수로 구동되는 상기 패널 영역에 상응하는 상기 프레임 구간의 일부가 상기 패널 영역이 구동되지 않는 (예를 들어, 상기 패널 영역의 복수의 화소들에 데이터 신호들 및/또는 스캔 신호들이 인가되지 않는) 홀드 구간으로 설정될 수 있다. 예를 들어, 제1 패널 영역이 약 60Hz의 일반 구동 주파수로 구동되고, 제2 패널 영역이 약 30Hz의 저 구동 주파수로 구동되는 경우, 두 개의 프레임 구간들 중 하나의 프레임 구간에서 상기 제2 패널 영역에 상응하는 일부 구간이 상기 홀드 구간으로 설정될 수 있다.
복수의 연속된 프레임 구간들 중 적어도 하나의 프레임 구간이 상기 홀드 구간을 포함하는 경우, 복수의 제1 스테이지들(110)은 상기 복수의 연속된 프레임 구간들 각각에서 복수의 중간 스캔 신호들(ISS1 내지 ISSN)의 모두를 순차적으로 출력하고, 복수의 제2 스테이지들(SS1 내지 SSN)은 상기 홀드 구간을 포함하지 않는 각 프레임 구간에서 복수의 스캔 신호들(SS1 내지 SSN)을 순차적으로 출력하고, 상기 홀드 구간을 포함하지 않는 각 프레임 구간에서 복수의 스캔 신호들(SS1 내지 SSN) 중 일부만을 출력할 수 있다. 예를 들어, 도 4에 도시된 바와 같이, 제1 및 제2 스캔 신호들(SS1, SS2)이 인가되는 제1 및 제2 화소 행들을 포함하는 제1 패널 영역이 약 60Hz의 일반 구동 주파수로 구동되고, 제3 및 제4 스캔 신호들(SS3, SS4)이 인가되는 제3 및 제4 화소 행들을 포함하는 제2 패널 영역이 약 30Hz의 저 구동 주파수로 구동되고, 제5 내지 제N 스캔 신호들(SS5, …, SSN)이 인가되는 제5 내지 제N 화소 행들을 포함하는 제3 패널 영역이 약 60Hz의 일반 구동 주파수로 구동되는 경우, 제1 및 제2 프레임 구간들(FP1, FP2) 중 제2 프레임 구간(FP2)의 일부 구간이 홀드 구간(HP)으로 설정될 수 있다.
제1 프레임 구간(FP1)에서, 복수의 제1 스테이지들(110)은 스캔 개시 신호(FLM)에 기초하여 복수의 중간 스캔 신호들(ISS1 내지 ISSN)을 순차적으로 출력할 수 있다. 마스킹 신호(MSS)는 제1 프레임 구간(FP1)에서 온 레벨, 즉 로우 레벨(L)을 가질 수 있고, 복수의 마스킹 트랜지스터들(MST1 내지 MSTN)은 로우 레벨(L)의 마스킹 신호(MSS)에 응답하여 복수의 제2 스테이지들(130)에 복수의 중간 스캔 신호들(ISS1 내지 ISSN)을 각각 전송할 수 있다. 이에 따라, 제1 프레임 구간(FP1)에서, 복수의 제2 스테이지들(130)은 복수의 마스킹 트랜지스터들(MST1 내지 MSTN)에 의해 전송된 복수의 중간 스캔 신호들(ISS1 내지 ISSN)에 기초하여 복수의 스캔 신호들(SS1 내지 SSN)을 각각 출력할 수 있다.
일 실시예에서, 복수의 제2 스테이지들(130) 각각은 제1 및 제2 클록 신호들(CLK1, CLK2) 중 하나에 응답하여 복수의 중간 스캔 신호들(ISS1 내지 ISSN) 중 상응하는 하나를 수신하고, 제1 및 제2 클록 신호들(CLK1, CLK2) 중 다른 하나에 응답하여 복수의 스캔 신호들(SS1 내지 SSN) 중 상응하는 하나를 출력하므로, 복수의 제2 스테이지들(130)로부터 선택적으로 출력된 복수의 스캔 신호들(SS1 내지 SSN) 각각은 복수의 제1 스테이지들(110)로부터 출력된 복수의 중간 스캔 신호들(ISS1 내지 ISSN) 중 상응하는 하나에 비하여 1 수평 시간(1H)만큼 지연될 수 있다. 예를 들어, 도 4에 도시된 바와 같이, 복수의 제2 스테이지들(130) 중 첫 번째 스테이지(131)는 제1 중간 스캔 신호(ISS1)보다 1 수평 시간(1H)만큼 지연된 제1 스캔 신호(SS1)를 출력하고, 복수의 제2 스테이지들(130) 두 첫 번째 스테이지(132)는 제2 중간 스캔 신호(ISS2)보다 1 수평 시간(1H)만큼 지연된 제2 스캔 신호(SS2)를 출력하고, 복수의 제2 스테이지들(130) 중 세 번째 스테이지(133)는 제3 중간 스캔 신호(ISS3)보다 1 수평 시간(1H)만큼 지연된 제3 스캔 신호(SS3)를 출력하고, 복수의 제2 스테이지들(130) 중 네 번째 스테이지(134)는 제4 중간 스캔 신호(ISS4)보다 1 수평 시간(1H)만큼 지연된 제4 스캔 신호(SS4)를 출력하고, 복수의 제2 스테이지들(130) 중 다섯 번째 스테이지(135)는 제5 중간 스캔 신호(ISS5)보다 1 수평 시간(1H)만큼 지연된 제5 스캔 신호(SS5)를 출력하고, 복수의 제2 스테이지들(130) 중 N 번째 스테이지(137)는 제N 중간 스캔 신호(ISSN)보다 1 수평 시간(1H)만큼 지연된 제N 스캔 신호(SSN)를 출력할 수 있다.
제2 프레임 구간(FP2)에서, 복수의 제1 스테이지들(110)은 스캔 개시 신호(FLM)에 기초하여 복수의 중간 스캔 신호들(ISS1 내지 ISSN)을 순차적으로 출력할 수 있다. 일 실시예에서, 마스킹 신호(MSS)는 홀드 구간(H)의 시작 시점(SP)으로부터 1 수평 시간(1H) 전의 시점(TPH)에서 오프 레벨, 즉 하이 레벨(H)로 변경되고, 홀드 구간(HP)의 종료 시점(EP)으로부터 1 수평 시간(1H) 전의 시점(TPL)에 온 레벨, 즉 로우 레벨(H)로 변경될 수 있다. 예를 들어, 도 4에 도시된 바와 같이, 제2 프레임 구간(FP2) 중 제3 및 제4 스캔 신호들(SS3, SS4)이 출력되는 구간이 홀드 구간(HP)으로 설정된 경우, 홀드 구간(HP)의 시작 시점(SP)의 1 수평 시간(1H) 전의 시점(TPH), 즉 마스킹 신호(MSS)가 하이 레벨(H)로 변경되는 시점(TPH)은 제2 중간 스캔 신호(ISS2)가 출력된 후 및 제3 중간 스캔 신호(ISS3)가 출력되기 전일 수 있고, 홀드 구간(HP)의 종료 시점(EP)의 1 수평 시간(1H) 전의 시점(TPL), 즉 마스킹 신호(MSS)가 로우 레벨(L)로 변경되는 시점(TPL)은 제4 중간 스캔 신호(ISS4)가 출력된 후 및 제5 중간 스캔 신호(ISS5)가 출력되기 전일 수 있다. 따라서, 이러한 마스킹 신호(MSS)에 응답하여, 제1 및 제2 마스킹 트랜지스터들(MST1, MST2)은 제1 및 제2 중간 스캔 신호들(ISS1, ISS2)을 복수의 제2 스테이지들(130) 중 첫 번째 및 두 번째 스테이지들(131, 132)에 전송하고, 제3 및 제4 마스킹 트랜지스터들(MST3, MST4)은 제3 및 제4 중간 스캔 신호들(ISS3, ISS4)을 전송하지 않으며, 제5 내지 제N 마스킹 트랜지스터들(MST5, …, MSTN)은 제5 내지 제N 중간 스캔 신호들(ISS5, …, ISSN)을 복수의 제2 스테이지들(130) 중 다섯 번째 내지 N번째 스테이지들(135, …, 137)에 전송할 수 있다. 이에 따라, 제2 프레임 구간(FP2)에서, 복수의 제2 스테이지들(130) 중 첫 번째 및 두 번째 스테이지들(131, 132)은 제1 및 제2 스캔 신호들(SS1, SS2)을 출력하고, 복수의 제2 스테이지들(130) 중 세 번째 및 네 번째 스테이지들(133, 134)은 제3 및 제4 스캔 신호들(SS3, SS4)을 출력하지 않으며, 복수의 제2 스테이지들(130) 중 다섯 번째 내지 N 번째 스테이지들(135, …, 137)은 제5 내지 제N 스캔 신호들(SS5, …, SSN)을 출력할 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 스캔 드라이버(100)에서, 복수의 제1 스테이지들(110)은 복수의 중간 스캔 신호들(ISS1 내지 ISSN)을 순차적으로 출력하고, 복수의 마스킹 트랜지스터들(MST1 내지 MSTN)은 마스킹 신호(MSS)에 응답하여 복수의 중간 스캔 신호들(ISS1 내지 ISSN)을 각각 선택적으로 전송하며, 복수의 제2 스테이지들(130)은 복수의 마스킹 트랜지스터들(MST1 내지 MSTN)에 의해 선택적으로 전송된 복수의 중간 스캔 신호들(ISS1 내지 ISSN)에 기초하여 복수의 스캔 신호들(SS1 내지 SSN)을 선택적으로 출력할 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 스캔 드라이버(100)는 복수의 패널 영역들에 서로 다른 구동 주파수들로 복수의 스캔 신호들(SS1 내지 SSN)을 제공할 수 있다.
도 5는 본 발명의 실시예들에 따른 스캔 드라이버에 포함된 각 제1 스테이지의 다른 예를 나타내는 회로도이다.
도 1, 도 2 및 도 5를 참조하면, 일 실시예에서, 복수의 제2 스테이지들(130) 각각은 도 2에 도시된 스테이지(200)의 구성을 가지고, 복수의 제1 스테이지들(110) 각각은 도 5에 도시된 스테이지(300)의 구성을 가질 수 있다. 따라서, 복수의 제1 스테이지들(110) 각각, 즉 도 5의 스테이지(300)는, 복수의 제2 스테이지들(130) 각각, 즉 도 2의 스테이지(200)에 비하여, 캐리 출력부(370)를 더 포함할 수 있다.
도 5에 도시된 바와 같이, 스테이지(300)는 입력부(310), 스트레스 완화부(320), 부트스트랩부(330), 스캔 출력부(340), 유지부(350), 안정화부(360) 및 캐리 출력부(370)를 포함할 수 있다. 도 3에 도시된 입력부(310), 스트레스 완화부(320), 부트스트랩부(330), 스캔 출력부(340), 유지부(350) 및 안정화부(360)는 도 2에 도시된 입력부(210), 스트레스 완화부(220), 부트스트랩부(230), 스캔 출력부(240), 유지부(250) 및 안정화부(260)와 실질적으로 동일할 수 있다.
스캔 출력부(340)는 부트스트랩된 제2 노드(NQ)의 전압에 응답하여 중간 스캔 신호(ISS)를 출력하고, 캐리 출력부(370)는 부트스트랩된 제2 노드(NQ)의 전압에 응답하여 다음 스테이지의 입력 신호로서 인가되는 캐리 신호(CR)를 출력할 수 있다. 일 실시예에서, 캐리 출력부(370)는, 제3 노드(NQB)에 연결된 게이트, 게이트 오프 전압(VGH)을 수신하는 제1 단자, 및 캐리 신호(CR)가 출력되는 캐리 출력 노드(NCO)에 연결된 제2 단자를 포함하는 제9 트랜지스터(T9), 및 제2 노드(NQ)에 연결된 게이트, 캐리 출력 노드(NCO)에 연결된 제1 단자, 및 제2 클록 신호(CLK2)를 수신하는 제2 단자를 포함하는 제10 트랜지스터(T10)를 포함할 수 있다. 한편, 도 5에는 부트스트랩부(330), 즉 제1 커패시터(C1)의 제1 전극이 캐리 출력 노드(NCO)에 연결된 예가 도시되어 있으나, 일 실시예에서, 제1 커패시터(C1)의 상기 제1 전극은 스캔 출력 노드(NSO)에 연결될 수 있다.
복수의 제1 스테이지들(110) 각각이 도 5의 스테이지(300)의 구성을 가지는 경우, 복수의 제1 스테이지들(110)은 복수의 마스킹 트랜지스터들(MST1 내지 MSTN)을 통하여 복수의 제2 스테이지들(130)에 복수의 중간 스캔 신호들(ISS1 내지 ISSN)을 선택적으로 출력하고, 각각의 다음 제1 스테이지들(110)에 대한 입력 신호들(SIN)로서 캐리 신호들(CR)을 출력할 수 있다. 즉, 복수의 제1 스테이지들(110) 중 첫 번째 스테이지(111)는 스캔 개시 신호(FLM)에 기초하여 제1 중간 스캔 신호(ISS1)를 출력하고, 복수의 제1 스테이지들(110) 중 K 번째 스테이지(K는 2 이상의 정수)는 복수의 제1 스테이지들(110) 중 (K-1) 번째 스테이지로부터 출력된 이전 캐리 신호(CS)에 응답하여 복수의 중간 스캔 신호들(ISS1 내지 ISSN) 중 K 번째 중간 스캔 신호를 출력할 수 있다. 예를 들어, 복수의 제1 스테이지들(110) 중 두 번째 스테이지(112)는 첫 번째 스테이지(111)로부터 출력된 캐리 신호(CR)에 기초하여 제2 중간 스캔 신호(ISS2)를 출력하고, 복수의 제1 스테이지들(110) 중 두 번째 스테이지(112)로부터 출력된 캐리 신호(CR)에 기초하여 제3 중간 스캔 신호(ISS3)를 출력하고, 복수의 제1 스테이지들(110) 중 세 번째 스테이지(113)로부터 출력된 캐리 신호(CR)에 기초하여 제4 중간 스캔 신호(ISS4)를 출력하고, 복수의 제1 스테이지들(110) 중 네 번째 스테이지(114)로부터 출력된 캐리 신호(CR)에 기초하여 제5 중간 스캔 신호(ISS5)를 출력하고, 복수의 제1 스테이지들(110) 중 N-1 번째 스테이지로부터 출력된 캐리 신호(CR)에 기초하여 제N 중간 스캔 신호(ISSN)를 출력할 수 있다. 한편, 복수의 제2 스테이지들(130) 중 K 번째 스테이지는 복수의 마스킹 트랜지스터들(MST1 내지 MSTN) 중 K 번째 마스킹 트랜지스터에 의해 선택적으로 전송된 상기 K 번째 중간 스캔 신호에 기초하여 복수의 스캔 신호들(SS1 내지 SSN) 중 K 번째 스캔 신호를 선택적으로 출력할 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 스캔 드라이버(100)는 복수의 패널 영역들에 서로 다른 구동 주파수들로 복수의 스캔 신호들(SS1 내지 SSN)을 제공할 수 있다.
도 6은 본 발명의 다른 실시예에 따른 스캔 드라이버를 나타내는 블록도이다.
도 6을 참조하면, 본 발명의 다른 실시예에 따른 스캔 드라이버(400)는 복수의 제1 스테이지들(110), 복수의 마스킹 트랜지스터들(MST1 내지 MSTN), 복수의 제2 스테이지들(130), 및 복수의 스위칭 트랜지스터들(SWT1 내지 SWTN)을 포함할 수 있다. 도 6의 스캔 드라이버(400)는 복수의 스위칭 트랜지스터들(SWT1 내지 SWTN)을 더 포함하는 것을 제외하고, 도 1의 스캔 드라이버(100)와 실질적으로 동일한 구성 및 동작을 가질 수 있다.
복수의 스위칭 트랜지스터들(SWT1 내지 SWTN)은 마스킹 신호(MSS)의 반전 신호인 반전 마스킹 신호(/MSS)에 응답하여 복수의 제2 스테이지들(130)의 복수의 입력 단자들에 게이트 오프 전압(예를 들어, 하이 게이트 전압)(VGH)을 전송할 수 있다. 일 실시예에서, 도 6에 도시된 바와 같이, 복수의 스위칭 트랜지스터들(SWT1 내지 SWTN) 각각은 반전 마스킹 신호(/MSS)를 수신하는 게이트, 게이트 오프 전압(VGH)을 수신하는 제1 단자, 및 복수의 제2 스테이지들(130) 중 상응하는 하나의 상기 입력 단자에 연결된 제2 단자를 포함할 수 있다.
마스킹 신호(MSS)가 온 레벨을 가지고, 마스킹 신호(/MSS)가 오프 레벨을 가질 때, 복수의 제2 스테이지들(130)의 상기 복수의 입력 단자들에 복수의 마스킹 트랜지스터들(MST1 내지 MSTN)을 통하여 복수의 중간 스캔 신호들(ISS1 내지 ISSN)이 전송될 수 있다. 이와 달리, 마스킹 신호(MSS)가 상기 오프 레벨을 가지고, 마스킹 신호(/MSS)가 상기 온 레벨을 가질 때, 복수의 제2 스테이지들(130)의 상기 복수의 입력 단자들에 복수의 스위칭 트랜지스터들(SWT1 내지 SWTN)을 통하여 게이트 오프 전압(VGH)이 전송될 수 있다. 이에 따라, 복수의 마스킹 트랜지스터들(MST1 내지 MSTN)이 턴-오프되는 동안, 복수의 제2 스테이지들(130)의 상기 복수의 입력 단자들이 플로팅되는 것이 방지될 수 있다.
본 발명의 다른 실시예에 따른 스캔 드라이버(400)에서, 복수의 제1 스테이지들(110)은 복수의 중간 스캔 신호들(ISS1 내지 ISSN)을 순차적으로 출력하고, 복수의 마스킹 트랜지스터들(MST1 내지 MSTN)은 마스킹 신호(MSS)에 응답하여 복수의 중간 스캔 신호들(ISS1 내지 ISSN)을 각각 선택적으로 전송하며, 복수의 제2 스테이지들(130)은 복수의 마스킹 트랜지스터들(MST1 내지 MSTN)에 의해 선택적으로 전송된 복수의 중간 스캔 신호들(ISS1 내지 ISSN)에 기초하여 복수의 스캔 신호들(SS1 내지 SSN)을 선택적으로 출력할 수 있다. 이에 따라, 본 발명의 다른 실시예에 따른 스캔 드라이버(400)는 복수의 패널 영역들에 서로 다른 구동 주파수들로 복수의 스캔 신호들(SS1 내지 SSN)을 제공할 수 있다. 또한, 본 발명의 다른 실시예에 따른 스캔 드라이버(400)에서, 복수의 스위칭 트랜지스터들(SWT1 내지 SWTN)은 복수의 제2 스테이지들(130)의 상기 복수의 입력 단자들이 플로팅되는 것을 방지할 수 있다.
도 7은 본 발명의 실시예들에 따른 스캔 드라이버를 포함하는 표시 장치를 나타내는 블록도이고, 도 8은 본 발명의 실시예들에 따른 표시 장치에 포함된 화소의 일 예를 나타내는 회로도이고, 도 9는 본 발명의 실시예들에 따른 표시 장치에서 서로 다른 구동 주파수들로 구동되는 복수의 패널 영역들을 포함하는 표시 패널의 일 예를 나타내는 도면이고, 도 10는 도 9의 표시 패널에 스캔 신호들을 제공하는 스캔 드라이버의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 7을 참조하면, 본 발명의 실시예들에 따른 표시 장치(500)는 복수의 화소 행들을 포함하는 표시 패널(510), 상기 복수의 화소 행들 각각에 데이터 신호들(DS)을 제공하는 데이터 드라이버(520), 상기 복수의 화소 행들에 복수의 스캔 신호들(SS)을 각각 제공하는 스캔 드라이버(530), 및 데이터 드라이버(520) 및 스캔 드라이버(530)를 제어하는 컨트롤러(550)를 포함할 수 있다. 일 실시예에서, 표시 장치(500)는 상기 복수의 화소 행들에 발광 신호들(SEM)을 제공하는 발광 드라이버(540)를 더 포함할 수 있다.
표시 패널(510)은 복수의 스캔 배선들, 복수의 데이터 배선들, 및 복수의 스캔 배선들에 각각 연결된 복수의 상기 복수의 화소 행들을 포함할 수 있다. 여기서, 각 화소 행은 단일한 스캔 배선에 연결된 하나의 행의 화소들(PX)을 의미할 수 있다. 일 실시예에서, 각 화소(PX)는 적어도 하나의 커패시터, 적어도 두 개의 트랜지스터들 및 유기 발광 다이오드(Organic Light Emitting Diode; OLED)를 포함하고, 표시 패널(510)은 OLED 표시 패널일 수 있다.
예를 들어, 도 8에 도시된 바와 같이, 각 화소(PX)는 구동 전류를 생성하는 구동 트랜지스터(PXT1), 스캔 드라이버(530)로부터의 스캔 신호(SS)에 응답하여 데이터 드라이버(520)로부터의 데이터 신호(DS)를 구동 트랜지스터(PXT1)의 소스에 전달하는 스위칭 트랜지스터(PXT2), 스캔 드라이버(530)로부터의 스캔 신호(SS)에 응답하여 구동 트랜지스터(PXT1)를 다이오드 연결시키는 보상 트랜지스터(PXT3), 스위칭 트랜지스터(PXT2) 및 상기 다이오드 연결된 구동 트랜지스터(PXT1)를 통하여 전달된 데이터 신호(DS)를 저장하는 저장 커패시터(CST), 스캔 드라이버(530)로부터의 초기화 신호(SI)(또는 중간 스캔 신호(ISS))에 응답하여 저장 커패시터(CST) 및 구동 트랜지스터(PXT1)의 게이트에 초기화 전압(VINIT)을 제공하는 제1 초기화 트랜지스터(PXT4), 발광 드라이버(540)로부터의 발광 신호(SEM)에 응답하여 제1 전원 전압(ELVDD)의 라인을 구동 트랜지스터(PXT1)의 상기 소스에 연결하는 제1 발광 트랜지스터(PXT5), 발광 신호(SEM)에 응답하여 구동 트랜지스터(PXT1)의 드레인을 유기 발광 다이오드(EL)에 연결하는 제2 발광 트랜지스터(PXT6), 스캔 드라이버(530)로부터의 초기화 신호(SI)(또는 중간 스캔 신호(ISS))에 응답하여 유기 발광 다이오드(EL)에 초기화 전압(VINIT)을 제공하는 제2 초기화 트랜지스터(PXT7), 및 제1 전원 전압(ELVDD)의 라인으로부터 제2 전원 전압(ELVSS)의 라인으로의 상기 구동 전류에 기초하여 발광하는 유기 발광 다이오드(EL)를 포함할 수 있다.
일 실시예에서, 각 화소(PX)는 도 8에 도시된 바와 같이 PMOS 트랜지스터들(PXT1 내지 PXT7)을 포함할 수 있다. 다른 실시예에서, 각 화소(PX)의 트랜지스터들(PXT1 내지 PXT7)은 NMOS 트랜지스터들로 구현될 수 있다. 또 다른 실시예에서, 각 화소(PX)는 소비 전력 감소를 위한 저주파 구동에 적합하도록, 적어도 하나의 LTPS(Low-Temperature Polycrystalline Silicon) PMOS 트랜지스터 및 적어도 하나의 산화물(Oxide) NMOS 트랜지스터를 포함할 수 있다. 예를 들어, 보상 트랜지스터(PXT3) 및 제1 초기화 트랜지스터(PXT4)는 NMOS 트랜지스터들로 구현될 수 있고, 다른 트랜지스터들(PXT1, PXT2, PXT5, PXT6, PXT7)은 PMOS 트랜지스터들로 구현될 수 있다. 이 경우, 저장 커패시터(CST)에 직접 연결된 트랜지스터들(PXT3, PXT4)이 상기 NMOS 트랜지스터들로 구현됨으로써, 저장 커패시터(CST)로부터의 누설 전류가 감소될 수 있고, 따라서 화소(PX)는 저주파 구동에 적합할 수 있다. 또 다른 실시예에서, 표시 패널(510)은 LCD(Liquid Crystal Display) 패널이거나, 또는 다른 표시 패널일 수 있다.
데이터 드라이버(520)는 컨트롤러(550)로부터 수신된 데이터 제어 신호(DCTRL) 및 출력 영상 데이터(ODAT)에 기초하여 데이터 신호들(DS)을 생성하고, 상기 복수의 데이터 배선들을 통하여 상기 복수의 화소 행들 각각에 데이터 신호들(DS)을 제공할 수 있다. 일 실시예에서, 데이터 제어 신호(DCTRL)는 출력 데이터 인에이블 신호, 수평 개시 신호 및 로드 신호를 포함할 수 있으나, 이에 한정되지 않는다. 일 실시예에서, 데이터 드라이버(520) 및 컨트롤러(550)는 단일한 집적 회로로 구현될 수 있고, 이러한 집적 회로는 타이밍 컨트롤러 임베디드 데이터 드라이버(Timing controller Embedded Data driver; TED)로 불릴 수 있다. 다른 실시예에서, 데이터 드라이버(520) 및 컨트롤러(550)는 각각 별개의 집적 회로들로 구현될 수 있다.
스캔 드라이버(530)는 컨트롤러(550)로부터 수신된 스캔 제어 신호에 기초하여 복수의 스캔 신호들(SS)을 생성하고, 상기 복수의 스캔 배선들을 통하여 상기 복수의 화소 행들에 복수의 스캔 신호들(SS)을 제공할 수 있다. 일 실시예에서, 상기 스캔 제어 신호는 스캔 개시 신호(FLM), 제1 클록 신호(CLK1), 제2 클록 신호(CLK2) 및 마스킹 신호(MSS)를 포함할 수 있으나, 이에 한정되지 않는다. 일 실시예에서, 스캔 드라이버(530)는 상기 복수의 화소 행들에 복수의 초기화 신호들(SI)을 더욱 제공할 수 있다. 또한, 일 실시예에서, 상기 복수의 화소 행들에 복수의 초기화 신호들(SI)로서 스캔 드라이버(530)의 복수의 제1 스테이지들(532)에서 생성된 복수의 중간 스캔 신호들(ISS)이 제공될 수 있으나, 이에 한정되지 않는다. 일 실시예에서, 스캔 드라이버(530)는 표시 패널(510)의 주변부에 집적 또는 형성될 수 있다. 다른 실시예에서, 스캔 드라이버(530)는 하나 또는 그 이상의 집적 회로들로 구현될 수 있다.
일 실시예에서, 스캔 드라이버(530)는 도 1의 스캔 드라이버(100), 도 4의 스캔 드라이버(400), 또는 이와 유사한 스캔 드라이버일 수 있다. 스캔 드라이버(530)는 스캔 개시 신호(FLM)에 기초하여 복수의 중간 스캔 신호들(ISS)을 순차적으로 출력하는 복수의 제1 스테이지들(532), 복수의 제1 스테이지들(532)의 복수의 출력 단자들에 각각 연결되고, 마스킹 신호(MSS)에 응답하여 복수의 중간 스캔 신호들(ISS)을 각각 선택적으로 전송하는 복수의 마스킹 트랜지스터들(MST), 및 복수의 마스킹 트랜지스터들(MST)에 각각 연결된 복수의 입력 단자들을 포함하고, 복수의 마스킹 트랜지스터들(MST)에 의해 선택적으로 전송된 복수의 중간 스캔 신호들(ISS)에 기초하여 복수의 스캔 신호들(SS)을 선택적으로 출력하는 복수의 제2 스테이지들(534)을 포함할 수 있다. 스캔 드라이버(530)에서, 복수의 제1 스테이지들(532)은 각 프레임 구간에서 복수의 중간 스캔 신호들(ISS)의 모두를 순차적으로 출력하고, 복수의 제2 스테이지들(534)은 상기 각 프레임 구간의 홀드 구간에서 복수의 스캔 신호들(SS) 중 적어도 일부를 출력하지 않을 수 있다. 이에 따라, 스캔 드라이버(530)는 표시 패널(510)의 복수의 패널 영역들에 서로 다른 구동 주파수들로 복수의 스캔 신호들(SS)을 제공할 수 있다.
발광 드라이버(540)는 컨트롤러(550)로부터 수신된 발광 제어 신호(EMCTRL)에 기초하여 발광 신호들(SEM)을 생성하고, 복수의 발광 배선들을 통하여 상기 복수의 화소 행들에 발광 신호들(SEM)을 제공할 수 있다. 일 실시예에서, 발광 신호들(SEM)은 상기 복수의 화소 행들에 순차적으로 제공될 수 있다. 다른 실시예에서, 발광 신호들(SEM)은 상기 복수의 화소 행들에 대하여 실질적으로 동시에 제공되는 글로벌 신호일 수 있다. 일 실시예에서, 발광 드라이버(540)는 표시 패널(510)의 주변부에 집적 또는 형성될 수 있다. 다른 실시예에서, 발광 드라이버(540)는 하나 또는 그 이상의 집적 회로들로 구현될 수 있다.
컨트롤러(예를 들어, 타이밍 컨트롤러(Timing Controller; T-CON))(550)는 외부의 호스트(예를 들어, 그래픽 처리부(Graphic Processing Unit; GPU) 또는 그래픽 카드(Graphic Card))로부터 입력 영상 데이터(IDAT) 및 제어 신호(CTRL)를 제공받을 수 있다. 일 실시예에서, 제어 신호(CTRL)는 수직 동기 신호, 수평 동기 신호, 입력 데이터 인에이블 신호, 마스터 클록 신호 등을 포함할 수 있으나, 이에 한정되지 않는다. 컨트롤러(550)는 입력 영상 데이터(IDAT) 및 제어 신호(CTRL)에 기초하여 출력 영상 데이터(ODAT), 데이터 제어 신호(DCTRL), 상기 스캔 제어 신호 및 발광 제어 신호(EMCTRL)를 생성하고, 데이터 드라이버(520)에 출력 영상 데이터(ODAT) 및 데이터 제어 신호(DCTRL)를 제공하여 데이터 드라이버(520)를 제어하고, 스캔 드라이버(530)에 상기 스캔 제어 신호를 제공하여 스캔 드라이버(530)를 제어하고, 발광 드라이버(540)에 발광 제어 신호(EMCTRL)를 제공하여 발광 드라이버(540)를 제어할 수 있다.
본 발명의 실시예들에 따른 표시 장치(500)는 표시 패널(510)의 복수의 패널 영역들을 복수의 (서로 다른) 구동 주파수들로 구동하는 다중 주파수 구동(Multi-Frequency Driving; MFD)을 수행할 수 있다. 이러한 다중 주파수 구동을 수행하도록, 일 실시예에서, 컨트롤러(550)는, 도 8에 도시된 바와 같이, 정지 영상 검출 블록(560), 구동 주파수 결정 블록(570) 및 스캔 드라이버 제어 블록(580)을 포함할 수 있다.
정지 영상 검출 블록(560)을 입력 영상 데이터(IDAT)를 각각이 상기 복수의 화소 행들 중 적어도 하나를 포함하는 복수의 패널 영역들에 대한 복수의 패널 영역 데이터들로 구분하고, 상기 복수의 패널 영역 데이터들 각각이 정지 영상을 나타내는지 여부를 판단할 수 있다. 일 실시예에서, 각 패널 영역은 상응하는 하나의 화소 행에 상응하고, 정지 영상 검출 블록(560)은 입력 영상 데이터(IDAT)를 각각이 상응하는 하나의 화소 행에 대한 상기 복수의 패널 영역 데이터들로 구분하고, 상기 상응하는 하나의 화소 행에 대한 각 패널 영역 데이터가 상기 정지 영상을 나타내는지 여부를 판단할 수 있다. 다른 실시예에서, 각 패널 영역은 상기 복수의 화소 행들 중 2 이상의 화소 행들에 상응하고, 정지 영상 검출 블록(560)은 입력 영상 데이터(IDAT)를 각각이 상응하는 2 이상의 화소 행들에 대한 상기 복수의 패널 영역 데이터들로 구분하고, 상기 상응하는 2 이상의 화소 행들에 대한 각 패널 영역 데이터가 상기 정지 영상을 나타내는지 여부를 판단할 수 있다.
예를 들어, 도 9에 도시된 바와 같이, 정지 영상 검출 블록(560)은 표시 패널(510a)에 대한 입력 영상 데이터(IDAT)를 제1 및 제2 스캔 신호들(SS1, SS2)을 수신하는 제1 및 제2 화소 행들을 포함하는 제1 패널 영역(PZ1)에 대한 제1 패널 영역 데이터, 제3 및 제4 스캔 신호들(SS3, SS4)을 수신하는 제3 및 제4 화소 행들을 포함하는 제2 패널 영역(PZ2)에 대한 제2 패널 영역 데이터, 및 제5 및 제6 스캔 신호들(SS5, SS6)을 수신하는 제5 및 제6 화소 행들을 포함하는 제3 패널 영역(PZ3)에 대한 제3 패널 영역 데이터로 구분할 수 있다. 한편, 도 9에는 설명의 편의 상 표시 패널(510a)이 제1 내지 제6 스캔 신호들(SS1 내지 SS6)을 각각 수신하는 제1 내지 제6 화소 행들을 포함하는 예가 도시되어 있으나, 표시 패널(510a)의 화소 행들의 개수는 도 9의 예에 한정되지 않는다. 또한, 도 9에는 설명의 편의 상 표시 패널(510a)이 제1 내지 제3 패널 영역들(PZ1, PZ2, PZ3)로 구분되는 예가 도시되어 있으나, 표시 패널(510a)이 구분된 패널 영역들(PZ1, PZ2, PZ3)의 개수는 도 9의 예에 한정되지 않는다.
일 실시예에서, 정지 영상 검출 블록(560)은, 각 패널 영역 데이터에 대하여, 이전 프레임 구간에서의 상기 패널 영역 데이터와 현재 프레임 구간에서의 상기 패널 영역 데이터를 비교하여 상기 패널 영역 데이터가 상기 정지 영상을 나타내는지 여부를 판단할 수 있다. 예를 들어, 정지 영상 검출 블록(560)은 상기 이전 프레임 구간에서의 상기 패널 영역 데이터와 상기 현재 프레임 구간에서의 상기 패널 영역 데이터가 동일한 경우 상기 패널 영역 데이터가 상기 정지 영상을 나타내는 것으로 판단하고, 상기 이전 프레임 구간에서의 상기 패널 영역 데이터와 상기 현재 프레임 구간에서의 상기 패널 영역 데이터가 서로 다른 경우 상기 패널 영역 데이터가 상기 정지 영상을 나타내는 않는 것, 또는 동영상을 나타내는 것으로 판단할 수 있다.
다른 실시예에서, 정지 영상 검출 블록(560)은, 각 패널 영역 데이터에 대하여, 이전 프레임 구간에서의 상기 패널 영역 데이터의 이전 대표 값(예를 들어, 평균 값 또는 체크섬(Checksum))와 현재 프레임 구간에서의 상기 패널 영역 데이터의 현재 대표 값을 비교하여 상기 패널 영역 데이터가 상기 정지 영상을 나타내는지 여부를 판단할 수 있다. 예를 들어, 도 9에 도시된 바와 같이, 제1 패널 영역(PZ1)에 대한 상기 제1 패널 영역 데이터의 상기 이전 대표 값과 상기 현재 대표 값이 서로 다른 경우, 정지 영상 검출 블록(560)은 제1 패널 영역(PZ1)에 대한 상기 제1 패널 영역 데이터가 상기 동영상을 나타내는 것으로 판단하고, 제2 패널 영역(PZ2)에 대한 상기 제2 패널 영역 데이터의 상기 이전 대표 값과 상기 현재 대표 값이 동일한 경우, 정지 영상 검출 블록(560)은 제2 패널 영역(PZ2)에 대한 상기 제2 패널 영역 데이터가 상기 정지 영상을 나타내는 것으로 판단하고, 제3 패널 영역(PZ3)에 대한 상기 제3 패널 영역 데이터의 상기 이전 대표 값과 상기 현재 대표 값이 서로 다른 경우, 정지 영상 검출 블록(560)은 제3 패널 영역(PZ3)에 대한 상기 제3 패널 영역 데이터가 상기 동영상을 나타내는 것으로 판단할 수 있다.
구동 주파수 결정 블록(570)은 상기 복수의 패널 영역 데이터들 각각이 상기 정지 영상을 나타내는지 여부에 따라 상기 복수의 패널 영역들에 대한 복수의 구동 주파수들을 결정할 수 있다. 일 실시예에서, 각 패널 영역 데이터가 상기 동영상을 나타내는 경우, 구동 주파수 결정 블록(570)은 상기 패널 영역 데이터에 상응하는 패널 영역에 대한 구동 주파수를 일반 구동 주파수로 결정할 수 있다. 여기서, 상기 일반 구동 주파수는 표시 장치(500)의 일반 구동 시의 구동 주파수이고, 예를 들어 입력 영상 데이터(IDAT)의 입력 프레임 주파수(예를 들어, 약 60Hz 또는 약 120Hz)와 동일할 수 있다. 또한, 각 패널 영역 데이터가 상기 정지 영상을 나타내는 경우, 구동 주파수 결정 블록(570)은 상기 패널 영역 데이터에 상응하는 패널 영역에 대한 구동 주파수를 상기 일반 구동 주파수보다 낮은 저 구동 주파수로 결정할 수 있다. 여기서, 상기 저 구동 주파수는 상기 일반 구동 주파수보다 낮은 임의의 주파수일 수 있다. 일 실시예에서, 각 패널 영역 데이터가 상기 정지 영상을 나타내는 경우, 구동 주파수 결정 블록(570)은 플리커 룩업 테이블(Look-Up Table; LUT)을 이용하여 상기 패널 영역 데이터의 계조(또는 휘도)에 따른 플리커 수치를 결정하고, 상기 플리커 수치에 따라 상기 패널 영역 데이터에 상응하는 패널 영역에 대한 구동 주파수를 결정할 수 있다. 예를 들어, 상기 플리커 룩업 테이블은 영상 데이터 계조들(예를 들어, 0 계조 내지 255 계조의 256 계조들)에 상응하는 플리커 수치들을 저장할 수 있다. 여기서, 상기 플리커 수치는 사용자에게 시인되는 플리커의 정도를 나타낼 수 있다. 실시예에 따라, 이러한 플리커 수치의 결정, 및 이에 따른 구동 주파수의 결정은 화소별로, 세그먼트별로 또는 패널 영역별로 수행될 수 있다. 예를 들어, 상기 패널 영역 데이터가 복수의 세그먼트들에 대한 복수의 세그먼트 데이터들로 분할되고, 상기 플리커 룩업 테이블을 이용하여 각각의 세그먼트들에 대한 플리커 수치들이 결정되고, 각각의 세그먼트들에 대한 구동 주파수들이 결정되며, 상기 결정된 구동 주파수들 중 최대 구동 주파수가 상기 패널 영역 데이터에 상응하는 상기 패널 영역에 대한 상기 구동 주파수로 결정될 수 있다.
예를 들어, 도 9에 도시된 바와 같이, 제1 및 제3 패널 영역들(PZ1, PZ3)에 대한 상기 제1 및 제3 패널 영역 데이터들 각각이 상기 동영상을 나타내는 경우, 구동 주파수 결정 블록(570)은 제1 및 제3 패널 영역들(PZ1, PZ3)에 대한 제1 및 제3 구동 주파수들(DF1, DF3)을 상기 일반 구동 주파수, 예를 들어 약 60Hz로 결정할 수 있다. 또한, 제2 패널 영역들(PZ2)에 대한 상기 제2 패널 영역 데이터가 상기 정지 영상을 나타내는 경우, 구동 주파수 결정 블록(570)은 제2 패널 영역(PZ2)에 대한 제2 구동 주파수(DF2)를 상기 일반 구동 주파수보다 낮은 저 구동 주파수들로 결정할 수 있다. 예를 들어, 구동 주파수 결정 블록(570)은 상기 제2 패널 영역 데이터의 계조(또는 휘도)에 따라 플리커 수치를 결정하고, 상기 플리커 수치에 따라 제2 패널 영역(PZ2)에 대한 제2 구동 주파수(DF2)를 상기 일반 구동 주파수보다 낮은 약 20Hz로 결정할 수 있다.
스캔 드라이버 제어 블록(580)은 상기 복수의 패널 영역들에 대한 상기 복수의 구동 주파수들에 기초하여 마스킹 신호(MSS)를 생성할 수 있다. 일 실시예에서, 스캔 드라이버 제어 블록(580)은 상기 복수의 구동 주파수들에 기초하여 적어도 하나의 프레임 구간의 적어도 일부를 홀드 구간으로 설정하고, 상기 홀드 구간의 시작 시점으로부터 1 수평 시간 전에 마스킹 신호(MSS)를 오프 레벨로 변경하고, 상기 홀드 구간의 종료 시점으로부터 상기 1 수평 시간 전에 마스킹 신호(MSS)를 온 레벨로 변경할 수 있다.
예를 들어, 도 7, 도 9 및 도 10에 도시된 바와 같이, 복수의 제1 스테이지들(532)은 각 프레임 구간(FP1 내지 FP4)에서 복수의 중간 스캔 신호들(ISS1 내지 ISS6)을 순차적으로 생성할 수 있다. 한편, 스캔 드라이버 제어 블록(580)은 복수의 패널 영역들(PZ1, PZ2, PZ3)에 대한 복수의 구동 주파수들(DF1, DF2, DF3)에 따라 적어도 하나의 프레임 구간(FP2, FP3)의 적어도 일부를 홀드 구간(HP)으로 설정할 수 있다. 예를 들어, 제2 패널 영역(PZ2)에 대한 제2 구동 주파수(DF2)가 약 20Hz의 저 구동 주파수인 경우, 세 개의 프레임 구간들(FP1, FP2, FP3) 중 두 개의 프레임 구간들(FP2, FP3)이 제2 패널 영역(PZ2)에 스캔 신호들(SS3, SS4)을 제공하는 일부 구간에서 홀드 구간(HP)을 포함할 수 있다. 또한, 스캔 드라이버 제어 블록(580)은 홀드 구간(HP)의 시작 시점으로부터 1 수평 시간 전에 마스킹 신호(MSS)를 오프 레벨로 변경하고, 홀드 구간(HP)의 종료 시점으로부터 상기 1 수평 시간 전에 마스킹 신호(MSS)를 온 레벨로 변경할 수 있다. 이러한 마스킹 신호(MSS)에 응답하여, 복수의 마스킹 트랜지스터들(MST)은 제1 프레임 구간(FP1)에서 복수의 제2 스테이지들(534)에 제1 내지 제6 중간 스캔 신호들(ISS1 내지 ISS6)을 전송하나, 제2 및 제3 프레임 구간들(FP2, FP3) 각각에서 복수의 제2 스테이지들(534)에 제3 및 제4 중간 스캔 신호들(ISS3, ISS4)을 전송하지 않고 제1, 제2, 제5 및 제6 중간 스캔 신호들(ISS1, ISS2, ISS5, ISS6)만을 전송할 수 있다. 이에 따라, 복수의 제2 스테이지들(534)은 제1 프레임 구간(FP1)에서 제1 내지 제3 패널 영역들(PZ1, PZ2, PZ3)에 제1 내지 제6 스캔 신호들(SS1 내지 SS6)을 순차적으로 제공하나, 제2 및 제3 프레임 구간들(FP2, FP3) 각각에서 제2 패널 영역(PZ2)에 제3 및 제4 스캔 신호들(SS3, SS4)을 제공하지 않고 제1 및 제3 패널 영역들(PZ1, PZ3)에 제1, 제2, 제5 및 제6 스캔 신호들(SS1, SS2, SS5, SS6)만을 제공할 수 있다. 또한, 컨트롤러(550)는 제1 프레임 구간(FP1)에서 데이터 드라이버(520)에 제1 내지 제3 패널 영역들(PZ1, PZ2, PZ3)에 대한 제1 내지 제3 패널 영역 데이터들(PD1, PD2, PD3)을 제공하나, 제2 및 제3 프레임 구간들(FP2, FP3) 각각에서 데이터 드라이버(520)에 제2 패널 영역(PZ2)에 대한 제2 패널 영역 데이터(PD2)를 제공하지 않고 제1 및 제3 패널 영역들(PZ1, PZ3)에 대한 제1 및 제3 패널 영역 데이터들(PD1, PD3)만을 제공할 수 있다. 이에 따라, 제1 및 제3 패널 영역들(PZ1, PZ3)은 약 60Hz의 상기 일반 구동 주파수로 구동되나, 제2 패널 영역(PZ2)은 약 20Hz의 상기 저 구동 주파수로 구동될 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 표시 장치(500)에서, 복수의 제1 스테이지들(532)은 복수의 중간 스캔 신호들(ISS)을 순차적으로 출력하고, 복수의 마스킹 트랜지스터들(MST)은 마스킹 신호(MSS)에 응답하여 복수의 중간 스캔 신호들(ISS)을 각각 선택적으로 전송하며, 복수의 제2 스테이지들(534)은 복수의 마스킹 트랜지스터들(MST)에 의해 선택적으로 전송된 복수의 중간 스캔 신호들(ISS)에 기초하여 복수의 스캔 신호들(SS)을 선택적으로 출력할 수 있다. 이에 따라, 본 발명의 실시예들에 따른 표시 장치(500)는 복수의 패널 영역들(PZ1, PZ2, PZ3)를 서로 다른 구동 주파수들(DF1, DF2, DF3)로 구동하는 다중 주파수 구동을 수행할 수 있다.
도 11은 본 발명의 실시예들에 따른 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
도 11을 참조하면, 전자 기기(1100)는 프로세서(1110), 메모리 장치(1120), 저장 장치(1130), 입출력 장치(1140), 파워 서플라이(1150) 및 표시 장치(1160)를 포함할 수 있다. 전자 기기(1100)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다.
프로세서(1110)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(1110)는 마이크로프로세서(microprocessor), 중앙 처리 장치(CPU) 등일 수 있다. 프로세서(1110)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통하여 다른 구성 요소들에 연결될 수 있다. 실시예에 따라서, 프로세서(1110)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
메모리 장치(1120)는 전자 기기(1100)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(1120)는 EPROM(Erasable Programmable Read-Only Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 비휘발성 메모리 장치 및/또는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), 모바일 DRAM 등과 같은 휘발성 메모리 장치를 포함할 수 있다.
저장 장치(1130)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(1140)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단, 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 파워 서플라이(1150)는 전자 기기(1100)의 동작에 필요한 파워를 공급할 수 있다. 표시 장치(1160)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.
표시 장치(1160)에서, 스캔 드라이버의 복수의 제1 스테이지들은 복수의 중간 스캔 신호들을 순차적으로 출력하고, 상기 스캔 드라이버의 복수의 마스킹 트랜지스터들은 마스킹 신호에 응답하여 상기 복수의 중간 스캔 신호들을 각각 선택적으로 전송하며, 상기 스캔 드라이버의 복수의 제2 스테이지들은 상기 복수의 마스킹 트랜지스터들에 의해 선택적으로 전송된 상기 복수의 중간 스캔 신호들에 기초하여 복수의 스캔 신호들을 선택적으로 출력할 수 있다. 이에 따라, 상기 스캔 드라이버는 복수의 패널 영역들에 서로 다른 구동 주파수들로 상기 복수의 스캔 신호들을 제공할 수 있고, 표시 장치(1160)는 상기 복수의 패널 영역들을 서로 다른 구동 주파수들로 구동하는 다중 주파수 구동을 수행할 수 있다.
실시예들에 따라, 전자 기기(1000)는 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 태블릿 컴퓨터(Tablet Computer), 디지털 TV(Digital Television), 3D TV, VR(Virtual Reality) 기기, 개인용 컴퓨터(Personal Computer; PC), 가정용 전자기기, 노트북 컴퓨터(Laptop Computer), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 내비게이션(Navigation) 등과 같은 표시 장치(1160)를 포함하는 임의의 전자 기기일 수 있다.
본 발명은 임의의 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 디지털 휴대폰, 스마트 폰, 태블릿 컴퓨터, TV, 3D TV, HMD, VR 기기, PC, 가정용 전자기기, 노트북 컴퓨터, PDA, PMP, 디지털 카메라, 음악 재생기, 휴대용 게임 콘솔, 내비게이션 등에 적용될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100, 400, 530: 스캔 드라이버
110, 532: 복수의 제1 스테이지들
MST1 내지 MSTN: 복수의 마스킹 트랜지스터들
130, 534: 복수의 제2 스테이지들
SWT1 내지 STWN: 복수의 스위칭 트랜지스터들
500: 표시 장치
510: 표시 패널
520: 데이터 드라이버
530: 스캔 드라이버
540: 발광 드라이버
550: 컨트롤러
560: 정지 영상 검출 블록
570: 구동 주파수 결정 블록
580: 스캔 드라이버 제어 블록

Claims (20)

  1. 스캔 개시 신호에 기초하여 복수의 중간 스캔 신호들을 순차적으로 출력하는 복수의 제1 스테이지들;
    상기 복수의 제1 스테이지들의 복수의 출력 단자들에 각각 연결되고, 마스킹 신호에 응답하여 상기 복수의 중간 스캔 신호들을 각각 선택적으로 전송하는 복수의 마스킹 트랜지스터들; 및
    상기 복수의 마스킹 트랜지스터들에 각각 연결된 복수의 입력 단자들을 포함하고, 상기 복수의 마스킹 트랜지스터들에 의해 선택적으로 전송된 상기 복수의 중간 스캔 신호들에 기초하여 복수의 스캔 신호들을 선택적으로 출력하는 복수의 제2 스테이지들을 포함하는 스캔 드라이버.
  2. 제1 항에 있어서, 상기 복수의 제1 스테이지들은 각 프레임 구간에서 상기 복수의 중간 스캔 신호들의 모두를 순차적으로 출력하고,
    상기 복수의 제2 스테이지들은 상기 각 프레임 구간의 홀드 구간에서 상기 복수의 스캔 신호들 중 적어도 일부를 출력하지 않는 것을 특징으로 하는 스캔 드라이버.
  3. 제2 항에 있어서, 상기 마스킹 신호는 상기 홀드 구간의 시작 시점으로부터 1 수평 시간 전에 오프 레벨로 변경되고, 상기 홀드 구간의 종료 시점으로부터 상기 1 수평 시간 전에 온 레벨로 변경되는 것을 특징으로 하는 스캔 드라이버.
  4. 제3 항에 있어서, 상기 복수의 마스킹 트랜지스터들 각각은 상기 오프 레벨을 가지는 상기 마스킹 신호에 응답하여 상기 복수의 중간 스캔 신호들 중 상응하는 하나를 전송하지 않고, 상기 온 레벨을 가지는 상기 마스킹 신호에 응답하여 상기 복수의 제2 스테이지들 중 상응하는 하나에 상기 복수의 중간 스캔 신호들 중 상응하는 하나를 전송하는 것을 특징으로 하는 스캔 드라이버.
  5. 제1 항에 있어서, 상기 복수의 마스킹 트랜지스터들 각각은 상기 마스킹 신호를 수신하는 게이트, 상기 복수의 제1 스테이지들 중 상응하는 하나의 상기 출력 단자에 연결된 제1 단자, 및 상기 복수의 제2 스테이지들 중 상응하는 하나의 상기 입력 단자에 연결된 제2 단자를 포함하는 것을 특징으로 하는 스캔 드라이버.
  6. 제1 항에 있어서, 상기 복수의 제2 스테이지들로부터 선택적으로 출력된 상기 복수의 스캔 신호들 각각은 상기 복수의 제1 스테이지들로부터 출력된 상기 복수의 중간 스캔 신호들 중 상응하는 중간 스캔 신호에 비하여 1 수평 시간만큼 지연된 것을 특징으로 하는 스캔 드라이버.
  7. 제1 항에 있어서, 상기 복수의 제1 스테이지들 중 K 번째 스테이지(K는 2 이상의 정수)는 상기 복수의 제1 스테이지들 중 (K-1) 번째 스테이지로부터 출력된 상기 복수의 중간 스캔 신호들 중 (K-1) 번째 중간 스캔 신호에 기초하여 상기 복수의 중간 스캔 신호들 중 K 번째 중간 스캔 신호를 출력하고,
    상기 복수의 제2 스테이지들 중 K 번째 스테이지는 상기 복수의 마스킹 트랜지스터들 중 K 번째 마스킹 트랜지스터에 의해 선택적으로 전송된 상기 K 번째 중간 스캔 신호에 기초하여 상기 복수의 스캔 신호들 중 K 번째 스캔 신호를 출력하는 것을 특징으로 하는 스캔 드라이버.
  8. 제1 항에 있어서, 상기 복수의 제2 스테이지들 각각은 상기 복수의 제1 스테이지들 각각과 동일한 구조를 가지는 것을 특징으로 하는 스캔 드라이버.
  9. 제1 항에 있어서, 상기 복수의 제1 스테이지들 및 상기 복수의 제2 스테이지들 각각은,
    제1 클록 신호에 응답하여 입력 신호를 제1 노드에 전달하는 입력부;
    상기 제1 노드와 제2 노드 사이에 배치되고, 상기 제2 노드의 전압이 제1 온 레벨로 변경되도록 상기 제1 노드에서의 상기 입력 신호를 상기 제2 노드에 전달하는 스트레스 완화부;
    제2 클록 신호에 기초하여 상기 제2 노드를 부트스트랩(bootstrap)하여 상기 제2 노드의 전압을 상기 제1 온 레벨로부터 상기 제1 온 레벨보다 큰 절대 값을 가지는 제2 온 레벨로 변경하는 부트스트랩부;
    상기 제2 온 레벨을 가지는 상기 제2 노드의 전압에 응답하여 출력 신호로서 상기 제2 클록 신호를 출력하는 스캔 출력부;
    상기 출력 신호가 출력되는 동안 제3 노드를 오프 레벨로 유지시키는 유지부; 및
    상기 출력 신호가 출력된 후, 상기 제2 클록 신호에 응답하여 상기 제3 노드에 게이트 온 전압을 주기적으로 인가하고, 상기 제1 클록 신호에 응답하여 상기 제1 노드에 게이트 오프 전압을 주기적으로 인가하는 안정화부를 포함하는 것을 특징으로 하는 스캔 드라이버.
  10. 제9 항에 있어서,
    상기 입력부는,
    상기 제1 클록 신호를 수신하는 게이트, 상기 입력 신호를 수신하는 제1 단자, 및 상기 제1 노드에 연결된 제2 단자를 포함하는 제1 트랜지스터를 포함하고,
    상기 부트스트랩부는,
    상기 출력 신호가 출력되는 스캔 출력 노드에 연결된 제1 전극, 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제1 커패시터를 포함하고,
    상기 유지부는,
    상기 제1 노드에 연결된 게이트, 상기 제3 노드에 연결된 제1 단자, 및 상기 제1 클록 신호를 수신하는 제2 단자를 포함하는 제4 트랜지스터를 포함하고,
    상기 안정화부는,
    상기 제3 노드에 연결된 게이트, 상기 게이트 오프 전압을 수신하는 제1 단자, 및 제2 단자를 포함하는 제2 트랜지스터;
    상기 제2 클록 신호를 수신하는 게이트, 상기 제2 트랜지스터의 상기 제2 단자에 연결된 제1 단자, 및 상기 제1 노드에 연결된 제2 단자를 포함하는 제3 트랜지스터;
    상기 제1 클록 신호를 수신하는 게이트, 상기 제3 노드에 연결된 제1 단자, 및 상기 게이트 온 전압을 수신하는 제2 단자를 포함하는 제5 트랜지스터; 및
    상기 게이트 오프 전압을 수신하는 제1 전극, 및 상기 제3 노드에 연결된 제2 전극을 포함하는 제2 커패시터를 포함하고,
    상기 스캔 출력부는,
    상기 제3 노드에 연결된 게이트, 상기 게이트 오프 전압을 수신하는 제1 단자, 및 상기 스캔 출력 노드에 연결된 제2 단자를 포함하는 제6 트랜지스터; 및
    상기 제2 노드에 연결된 게이트, 상기 스캔 출력 노드에 연결된 제1 단자, 및 상기 제2 클록 신호를 수신하는 제2 단자를 포함하는 제7 트랜지스터를 포함하고,
    상기 스트레스 완화부는,
    상기 게이트 온 전압을 수신하는 게이트, 상기 제1 노드에 연결된 제1 단자, 및 상기 제2 노드에 연결된 제2 단자를 포함하는 제8 트랜지스터를 포함하는 것을 특징으로 하는 스캔 드라이버.
  11. 제1 항에 있어서, 상기 복수의 제1 스테이지들 중 K 번째 스테이지(K는 2 이상의 정수)는 상기 복수의 제1 스테이지들 중 (K-1) 번째 스테이지로부터 출력된 이전 캐리 신호에 기초하여 상기 복수의 중간 스캔 신호들 중 K 번째 중간 스캔 신호를 출력하고,
    상기 복수의 제2 스테이지들 중 K 번째 스테이지는 상기 복수의 마스킹 트랜지스터들 중 K 번째 마스킹 트랜지스터에 의해 선택적으로 전송된 상기 K 번째 중간 스캔 신호에 기초하여 상기 복수의 스캔 신호들 중 K 번째 스캔 신호를 출력하는 것을 특징으로 하는 스캔 드라이버.
  12. 제1 항에 있어서, 상기 복수의 제1 스테이지들 각각은 상기 복수의 제2 스테이지들 각각에 비하여 캐리 출력부를 더 포함하는 것을 특징으로 하는 스캔 드라이버.
  13. 제12 항에 있어서,
    상기 캐리 출력부는,
    상기 제3 노드에 연결된 게이트, 상기 게이트 오프 전압을 수신하는 제1 단자, 및 캐리 신호가 출력되는 캐리 출력 노드에 연결된 제2 단자를 포함하는 제9 트랜지스터; 및
    상기 제2 노드에 연결된 게이트, 상기 캐리 출력 노드에 연결된 제1 단자, 및 상기 제2 클록 신호를 수신하는 제2 단자를 포함하는 제10 트랜지스터를 포함하는 것을 특징으로 하는 스캔 드라이버.
  14. 제1 항에 있어서,
    상기 마스킹 신호의 반전 신호인 반전 마스킹 신호에 응답하여 상기 복수의 제2 스테이지들의 상기 복수의 입력 단자들에 게이트 오프 전압을 전송하는 복수의 스위칭 트랜지스터들을 더 포함하는 것을 특징으로 하는 스캔 드라이버.
  15. 제14 항에 있어서, 상기 복수의 스위칭 트랜지스터들 각각은 상기 반전 마스킹 신호를 수신하는 게이트, 상기 게이트 오프 전압을 수신하는 제1 단자, 및 상기 복수의 제2 스테이지들 중 상응하는 하나의 상기 입력 단자에 연결된 제2 단자를 포함하는 것을 특징으로 하는 스캔 드라이버.
  16. 제1 항에 있어서, 상기 복수의 스캔 신호들은 상기 스캔 드라이버를 포함하는 표시 장치에 포함된 복수의 화소들에 제공되고,
    상기 복수의 중간 스캔 신호들은 상기 복수의 화소들에 복수의 초기화 신호들로서 제공되는 것을 특징으로 하는 스캔 드라이버.
  17. 복수의 화소 행들을 포함하는 표시 패널;
    상기 복수의 화소 행들 각각에 데이터 신호들을 제공하는 데이터 드라이버;
    상기 복수의 화소 행들에 복수의 스캔 신호들을 각각 제공하는 스캔 드라이버; 및
    상기 데이터 드라이버 및 상기 스캔 드라이버를 제어하고, 상기 스캔 드라이버에 스캔 개시 신호 및 마스킹 신호를 제공하는 컨트롤러를 포함하고,
    상기 스캔 드라이버는,
    상기 스캔 개시 신호에 기초하여 복수의 중간 스캔 신호들을 순차적으로 출력하는 복수의 제1 스테이지들;
    상기 복수의 제1 스테이지들의 복수의 출력 단자들에 각각 연결되고, 상기 마스킹 신호에 응답하여 상기 복수의 중간 스캔 신호들을 각각 선택적으로 전송하는 복수의 마스킹 트랜지스터들; 및
    상기 복수의 마스킹 트랜지스터들에 각각 연결된 복수의 입력 단자들을 포함하고, 상기 복수의 마스킹 트랜지스터들에 의해 선택적으로 전송된 상기 복수의 중간 스캔 신호들에 기초하여 복수의 스캔 신호들을 선택적으로 출력하는 복수의 제2 스테이지들을 포함하는 표시 장치.
  18. 제17 항에 있어서, 상기 복수의 제1 스테이지들은 각 프레임 구간에서 상기 복수의 중간 스캔 신호들의 모두를 순차적으로 출력하고,
    상기 복수의 제2 스테이지들은 상기 각 프레임 구간의 홀드 구간에서 상기 복수의 스캔 신호들 중 적어도 일부를 출력하지 않는 것을 특징으로 하는 표시 장치.
  19. 제17 항에 있어서, 상기 컨트롤러는,
    입력 영상 데이터를 각각이 상기 복수의 화소 행들 중 적어도 하나를 포함하는 복수의 패널 영역들에 대한 복수의 패널 영역 데이터들로 구분하고, 상기 복수의 패널 영역 데이터들 각각이 정지 영상을 나타내는지 여부를 판단하는 정지 영상 검출 블록;
    상기 복수의 패널 영역 데이터들 각각이 상기 정지 영상을 나타내는지 여부에 따라 상기 복수의 패널 영역들에 대한 복수의 구동 주파수들을 결정하는 구동 주파수 결정 블록; 및
    상기 복수의 패널 영역들에 대한 상기 복수의 구동 주파수들에 기초하여 상기 마스킹 신호를 생성하는 스캔 드라이버 제어 블록을 포함하는 것을 특징으로 하는 표시 장치.
  20. 제19 항에 있어서, 상기 스캔 드라이버 제어 블록은,
    상기 복수의 구동 주파수들에 기초하여 적어도 하나의 프레임 구간의 적어도 일부를 홀드 구간으로 설정하고, 상기 홀드 구간의 시작 시점으로부터 1 수평 시간 전에 상기 마스킹 신호를 오프 레벨로 변경하고, 상기 홀드 구간의 종료 시점으로부터 상기 1 수평 시간 전에 상기 마스킹 신호를 온 레벨로 변경하는 것을 특징으로 하는 표시 장치.
KR1020190169868A 2019-12-18 2019-12-18 스캔 드라이버 및 표시 장치 KR102687245B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190169868A KR102687245B1 (ko) 2019-12-18 2019-12-18 스캔 드라이버 및 표시 장치
US17/008,366 US11462170B2 (en) 2019-12-18 2020-08-31 Scan driver and display device
CN202011429437.9A CN112992076A (zh) 2019-12-18 2020-12-07 扫描驱动器和显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190169868A KR102687245B1 (ko) 2019-12-18 2019-12-18 스캔 드라이버 및 표시 장치

Publications (2)

Publication Number Publication Date
KR20210078622A true KR20210078622A (ko) 2021-06-29
KR102687245B1 KR102687245B1 (ko) 2024-07-22

Family

ID=76344900

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190169868A KR102687245B1 (ko) 2019-12-18 2019-12-18 스캔 드라이버 및 표시 장치

Country Status (3)

Country Link
US (1) US11462170B2 (ko)
KR (1) KR102687245B1 (ko)
CN (1) CN112992076A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114724526A (zh) * 2022-06-07 2022-07-08 惠科股份有限公司 栅极驱动电路、显示面板及显示装置
WO2023146218A1 (ko) * 2022-01-28 2023-08-03 경희대학교 산학협력단 선택적 스캔 구동이 가능한 스캔 드라이버, 및 이를 포함하는 표시 장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117059033B (zh) * 2022-05-05 2024-09-10 荣耀终端有限公司 屏幕驱动电路、显示屏及电子设备
KR20240010635A (ko) * 2022-07-14 2024-01-24 삼성디스플레이 주식회사 바이어스 전압 인가용 스캔 드라이버 및 이를 포함하는 표시 장치
KR20240123892A (ko) * 2023-02-07 2024-08-16 삼성디스플레이 주식회사 스캔 드라이버 및 이를 포함하는 표시 장치
CN118522228A (zh) * 2023-02-17 2024-08-20 华为技术有限公司 扫描驱动电路、显示屏及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080079676A1 (en) * 2006-10-02 2008-04-03 Sang-Jin Pak Display apparatus and method for driving the same
KR20110090608A (ko) * 2010-02-04 2011-08-10 삼성모바일디스플레이주식회사 스캔 드라이버 및 이를 포함하는 평판 디스플레이 장치
KR20160045215A (ko) * 2014-10-16 2016-04-27 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR20160092078A (ko) * 2015-01-26 2016-08-04 삼성디스플레이 주식회사 센싱 구동 회로 및 이를 포함하는 표시 장치
KR20160141132A (ko) * 2015-05-28 2016-12-08 삼성디스플레이 주식회사 게이트 구동 회로 및 표시 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101127813B1 (ko) * 2004-12-29 2012-03-26 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 액정 표시장치
KR100729099B1 (ko) * 2005-09-20 2007-06-14 삼성에스디아이 주식회사 주사 구동회로와 이를 이용한 유기 전계발광 장치
JP5526597B2 (ja) * 2009-05-19 2014-06-18 ソニー株式会社 表示装置、表示方法
KR101097351B1 (ko) * 2010-05-06 2011-12-23 삼성모바일디스플레이주식회사 주사 구동 회로 및 이를 이용한 표시 장치
TWI502578B (zh) * 2013-12-05 2015-10-01 Au Optronics Corp 閘極驅動器
US10332467B2 (en) * 2014-03-10 2019-06-25 Lg Display Co., Ltd. Display device and a method for driving same
KR102290559B1 (ko) * 2015-02-02 2021-08-18 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 전자 기기
CN105047159B (zh) * 2015-08-24 2017-11-10 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
JP2019087601A (ja) * 2017-11-06 2019-06-06 シャープ株式会社 トランジスタおよびシフトレジスタ
CN108564912B (zh) * 2018-04-18 2021-01-26 京东方科技集团股份有限公司 移位寄存器电路及驱动方法、显示装置
KR102508450B1 (ko) * 2018-05-08 2023-03-10 삼성디스플레이 주식회사 스캔 드라이버 및 이를 포함하는 표시 장치
KR102707322B1 (ko) * 2019-10-11 2024-09-20 삼성디스플레이 주식회사 스캔 드라이버 및 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080079676A1 (en) * 2006-10-02 2008-04-03 Sang-Jin Pak Display apparatus and method for driving the same
KR20110090608A (ko) * 2010-02-04 2011-08-10 삼성모바일디스플레이주식회사 스캔 드라이버 및 이를 포함하는 평판 디스플레이 장치
KR20160045215A (ko) * 2014-10-16 2016-04-27 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR20160092078A (ko) * 2015-01-26 2016-08-04 삼성디스플레이 주식회사 센싱 구동 회로 및 이를 포함하는 표시 장치
KR20160141132A (ko) * 2015-05-28 2016-12-08 삼성디스플레이 주식회사 게이트 구동 회로 및 표시 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023146218A1 (ko) * 2022-01-28 2023-08-03 경희대학교 산학협력단 선택적 스캔 구동이 가능한 스캔 드라이버, 및 이를 포함하는 표시 장치
KR20230116459A (ko) * 2022-01-28 2023-08-04 경희대학교 산학협력단 선택적 스캔 구동이 가능한 스캔 드라이버, 및 이를 포함하는 표시 장치
CN114724526A (zh) * 2022-06-07 2022-07-08 惠科股份有限公司 栅极驱动电路、显示面板及显示装置
CN114724526B (zh) * 2022-06-07 2022-09-27 惠科股份有限公司 栅极驱动电路、显示面板及显示装置

Also Published As

Publication number Publication date
CN112992076A (zh) 2021-06-18
US11462170B2 (en) 2022-10-04
US20210193048A1 (en) 2021-06-24
KR102687245B1 (ko) 2024-07-22

Similar Documents

Publication Publication Date Title
KR102627150B1 (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR102687245B1 (ko) 스캔 드라이버 및 표시 장치
KR102707322B1 (ko) 스캔 드라이버 및 표시 장치
US11049451B2 (en) Display device performing multi-frequency driving
KR102661852B1 (ko) 센싱 동작을 수행하는 표시 장치
CN112771602A (zh) 显示装置
KR20210028774A (ko) 스캔 드라이버 및 표시 장치
KR20220034971A (ko) 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
KR20220014373A (ko) 다중 주파수 구동을 수행하는 표시 장치, 및 표시 장치의 구동 방법
KR20190128760A (ko) 스캔 드라이버 및 이를 포함하는 표시 장치
KR20210138186A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR20210126177A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR20200083736A (ko) 부분 구동 모드를 지원하는 유기 발광 표시 장치
KR20230057510A (ko) 화소 및 화소를 포함하는 표시 장치
KR20230104317A (ko) 표시 장치, 및 표시 장치의 화소
KR20230049794A (ko) 화소 및 화소를 포함하는 표시 장치
KR20230034464A (ko) 표시 장치 및 표시 장치의 구동 방법
CN114387923A (zh) 支持可变帧模式的显示装置
KR20220016350A (ko) 스캔 드라이버 및 표시 장치
KR20240024405A (ko) 게이트 드라이버 및 이를 포함하는 표시 장치
KR102689203B1 (ko) 선택적 스캔 구동이 가능한 스캔 드라이버, 및 이를 포함하는 표시 장치
KR20240139191A (ko) 더미 스캔 동작을 수행하는 표시 장치
KR20240159703A (ko) 게이트 드라이버 및 표시 장치
KR20240006136A (ko) 표시 장치
CN118865863A (zh) 栅极驱动器和显示装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant