KR20210066048A - 이미지 센서, 그것을 포함하는 이미지 장치, 및 그것의 동작 방법 - Google Patents
이미지 센서, 그것을 포함하는 이미지 장치, 및 그것의 동작 방법 Download PDFInfo
- Publication number
- KR20210066048A KR20210066048A KR1020190154073A KR20190154073A KR20210066048A KR 20210066048 A KR20210066048 A KR 20210066048A KR 1020190154073 A KR1020190154073 A KR 1020190154073A KR 20190154073 A KR20190154073 A KR 20190154073A KR 20210066048 A KR20210066048 A KR 20210066048A
- Authority
- KR
- South Korea
- Prior art keywords
- sampling
- node
- signal
- response
- illuminance
- Prior art date
Links
- 238000011017 operating method Methods 0.000 title claims description 5
- 238000005070 sampling Methods 0.000 claims abstract description 176
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000003990 capacitor Substances 0.000 claims description 68
- 230000004044 response Effects 0.000 claims description 52
- 238000009792 diffusion process Methods 0.000 claims description 45
- 238000007667 floating Methods 0.000 claims description 42
- 238000006243 chemical reaction Methods 0.000 claims description 32
- 238000012546 transfer Methods 0.000 claims description 30
- 238000012545 processing Methods 0.000 claims description 4
- 230000000875 corresponding effect Effects 0.000 description 26
- 238000010586 diagram Methods 0.000 description 24
- BWSIKGOGLDNQBZ-LURJTMIESA-N (2s)-2-(methoxymethyl)pyrrolidin-1-amine Chemical compound COC[C@@H]1CCCN1N BWSIKGOGLDNQBZ-LURJTMIESA-N 0.000 description 10
- 230000008569 process Effects 0.000 description 9
- 238000005286 illumination Methods 0.000 description 8
- 230000001276 controlling effect Effects 0.000 description 5
- 230000002596 correlated effect Effects 0.000 description 5
- 238000012937 correction Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000000116 mitigating effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 108091007871 OBI1 Proteins 0.000 description 1
- 102100035702 ORC ubiquitin ligase 1 Human genes 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H04N5/378—
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14621—Colour filter arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
- H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
- H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H04N5/355—
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명의 이미지 센서의 동작 방법은, 적어도 하나의 픽셀에서 제 1 조도에 대응하는 제 1 샘플링 동작을 수행하는 단계, 상기 적어도 하나의 픽셀에서 제 2 조도에 대응하는 제 2 샘플링 동작을 수행하는 단계, 및 상기 적어도 하나의 픽셀에서 상기 제 1 샘플링 동작에 대응하는 제 1 픽셀 전압을 출력하거나, 상기 제 2 샘플링 동작에 대응하는 제 2 픽셀 전압을 출력하는 단계를 포함할 수 있다.
Description
본 발명은 이미지 센서, 그것을 포함하는 이미지 장치, 및 그것의 동작 방법에 관한 것이다.
일반적으로, 이미지 센서는 광학 영상을 전기 신호로 변환시킨다. 최근 들어 컴퓨터 산업과 통신 산업의 발달에 따라 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증대하고 있다. 이미지 센서로는 전하 결합 소자(CCD: charge coupled device) 및 CMOS(complementary metal-oxide-semiconductor) 이미지 센서가 있다. 이 중, CMOS 이미지 센서는 구동 방식이 간편하고, 신호 처리 회로를 단일칩에 집적할 수 있어 제품의 소형화가 가능하다. CMOS 이미지 센서는 전력 소모 또한 매우 낮아 배터리 용량이 제한적인 제품에 적용이 용이하다. 또한, CMOS 이미지 센서는 CMOS 공정 기술을 호환하여 사용할 수 있어 제조 단가를 낮출 수 있다. 따라서, CMOS 이미지 센서는 기술 개발과 함께 고해상도가 구현 가능함에 따라 그 사용이 급격히 늘어나고 있다.
본 발명의 목적은 넓은 다이나믹 레인지를 갖는 이미지 센서, 그것을 포함하는 이미지 장치, 및 그것의 동작 방법을 제공하는데 있다.
본 발명의 실시 예에 따른 이미지 센서는, 전원단에 연결된 제 1 조도를 위한 제 1 샘플링 커패시터; 상기 전원단에 연결된 제 2 조도를 위한 제 2 샘플링 커패시터; 제 1 샘플링 노드와 제 2 샘플링 노드 사이에 연결된 제 3 샘플링 커패시터; 전달 게이트 신호에 응답하여 포토 다이오드와 플로팅 확산 노드 사이에 연결되는 제 1 트랜지스터; 리셋 게이트 신호에 응답하여 상기 전원단과 확장 노드 사이에 연결되는 제 2 트랜지스터; 변환 이득 게이트 신호에 응답하여 상기 확장 노드와 상기 플로팅 확산 노드 사이에 연결되는 제 3 트랜지스터; 상기 전원단에 연결된 드레인, 샘플링 노드에 연결된 소스 및 상기 플로팅 확산 노드에 연결된 게이트를 갖는 제 4 트랜지스터; 패스 신호에 응답하여 상기 샘플링 노드와 접지단 사이에 연결되는 제 5 트랜지스터; 샘플링 신호에 응답하여 상기 샘플링 노드와 제 1 샘플링 노드 사이에 연결되는 제 6 트랜지스터; 제 1 스위치 신호에 응답하여 상기 제 1 조도를 위한 제 1 샘플링 커패시터와 상기 제 1 샘플링 노드 사이에 연결되는 제 7 트랜지스터; 제 2 스위치 신호에 응답하여 상기 제 2 조도를 위한 제 2 샘플링 커패시터와 상기 제 1 샘플링 노드 사이에 연결되는 제 8 트랜지스터; 연산 신호에 응답하여 상기 전원단과 상기 제 2 샘플링 노드 사이에 연결되는 제 9 트랜지스터; 상기 전원단에 연결된 드레인, 및 상기 제 2 샘플링 노드에 연결된 게이트를 갖는 제 10 트랜지스터; 및 선택 신호에 응답하여 상기 제 10 트랜지스터의 소스와 대응하는 컬럼 라인 사이에 연결되는 제 11 트랜지스터를 포함할 수 있다.
본 발명의 실시 예에 따른 이미지 장치는, 복수의 로우 라인들과 복수의 컬럼 라인들 사이에 연결된 복수의 픽셀들을 갖는 적어도 하나의 픽셀 어레이; 상기 복수의 로우 라인들 중에서 어느 하나를 선택하는 로우 드라이버; 상기 선택된 로우 라인에 연결된 픽셀들에 대응하는 컬럼 라인들로부터 아날로그 픽셀 신호들을 수신하고, 상기 수신된 아날로그 픽셀 신호들을 디지털 신호들로 변환하는 리드아웃 회로; 상기 디지털 신호들 중에서 상기 복수의 컬럼 라인들 중에서 선택된 컬럼 라인들에 대응하는 이미지 데이터를 출력하는 컬럼 드라이버; 상기 적어도 하나의 픽셀 어레이, 상기 로우 드라이버, 상기 리드아웃 회로, 및 상기 컬럼 드라이버의 동작 타이밍을 제어하는 타이밍 제어기; 및 상기 컬럼 드라이버로부터 출력된 이미지 데이터를 처리하는 이미지 신호 처리기를 포함하고, 상기 복수의 픽셀들의 각각은, 제 1 조도를 제 1 샘플링 동작 및 상기 제 1 조도보다 낮은 제 2 조도를 위한 제 2 샘플링 동작을 수행하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 이미지 센서의 동작 방법은, 적어도 하나의 픽셀에서 제 1 조도에 대응하는 제 1 샘플링 동작을 수행하는 단계; 상기 적어도 하나의 픽셀에서 제 2 조도에 대응하는 제 2 샘플링 동작을 수행하는 단계; 및 상기 적어도 하나의 픽셀에서 상기 제 1 샘플링 동작에 대응하는 제 1 픽셀 전압을 출력하거나, 상기 제 2 샘플링 동작에 대응하는 제 2 픽셀 전압을 출력하는 단계를 더 포함할 수 있다.
본 발명의 실시 예에 따른, 이미지 센서, 그것을 포함하는 이미지 장치, 및 그것의 동작 방법은, 듀얼-변환 이득 및 듀얼-샘플링을 수행하는 픽셀들을 구비함으로써, 넓은 다이나믹 레인지를 구현할 수 있다.
이하에 첨부되는 도면들은 본 실시 예에 관한 이해를 돕기 위한 것으로, 상세한 설명과 함께 실시 예들을 제공한다.
도 1은 본 발명의 실시 예에 따른 이미지 장치(10)를 예시적으로 보여주는 도면이다.
도 2는 본 발명의 실시 예에 따른 이미지 센서(100)를 예시적으로 보여주는 도면이다.
도 3은 본 발명의 실시 예에 따른 픽셀(PX)을 예시적으로 보여주는 도면이다.
도 4는 도 3에 도시된 픽셀(PX)의 동작을 예시적으로 보여주는 타이밍도이다.
도 5a, 도 5b, 및 도 5c는 고조도일 때 픽셀(PX)의 샘플링 동작을 개념적으로 설명하기 위한 도면들이다.
도 6a, 도 6b, 및 도 6c는 저조도일 때 픽셀(PX)의 샘플링 동작을 개념적으로 설명하기 위한 도면들이다.
도 7은 본 발명의 다른 실시 예에 따른 픽셀(PXa)을 예시적으로 보여주는 도면이다.
도 8은 본 발명의 또 다른 실시 예에 따른 픽셀(PXb)을 예시적으로 보여주는 도면이다.
도 9는 본 발명의 또 다른 실시 예에 따른 픽셀(PXc)을 예시적으로 보여주는 도면이다.
도 10은 본 발명의 또 다른 실시 예에 따른 픽셀(PXd)을 예시적으로 보여주는 도면이다.
도 11은 2-PD 구조의 픽셀들을 예시적으로 보여주는 도면이다.
도 12는 본 발명의 다른 실시 예에 따른 이미지 센서(300)를 예시적으로 보여주는 도면이다.
도 13은 본 발명의 실시 예에 따른 픽셀의 동작을 예시적으로 보여주는 흐름도이다.
도 1은 본 발명의 실시 예에 따른 이미지 장치(10)를 예시적으로 보여주는 도면이다.
도 2는 본 발명의 실시 예에 따른 이미지 센서(100)를 예시적으로 보여주는 도면이다.
도 3은 본 발명의 실시 예에 따른 픽셀(PX)을 예시적으로 보여주는 도면이다.
도 4는 도 3에 도시된 픽셀(PX)의 동작을 예시적으로 보여주는 타이밍도이다.
도 5a, 도 5b, 및 도 5c는 고조도일 때 픽셀(PX)의 샘플링 동작을 개념적으로 설명하기 위한 도면들이다.
도 6a, 도 6b, 및 도 6c는 저조도일 때 픽셀(PX)의 샘플링 동작을 개념적으로 설명하기 위한 도면들이다.
도 7은 본 발명의 다른 실시 예에 따른 픽셀(PXa)을 예시적으로 보여주는 도면이다.
도 8은 본 발명의 또 다른 실시 예에 따른 픽셀(PXb)을 예시적으로 보여주는 도면이다.
도 9는 본 발명의 또 다른 실시 예에 따른 픽셀(PXc)을 예시적으로 보여주는 도면이다.
도 10은 본 발명의 또 다른 실시 예에 따른 픽셀(PXd)을 예시적으로 보여주는 도면이다.
도 11은 2-PD 구조의 픽셀들을 예시적으로 보여주는 도면이다.
도 12는 본 발명의 다른 실시 예에 따른 이미지 센서(300)를 예시적으로 보여주는 도면이다.
도 13은 본 발명의 실시 예에 따른 픽셀의 동작을 예시적으로 보여주는 흐름도이다.
아래에서는 도면들을 이용하여 본 발명의 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 본 발명의 내용을 명확하고 상세하게 기재할 것이다.
도 1은 본 발명의 실시 예에 따른 이미지 장치(10)를 예시적으로 보여주는 도면이다. 도 1을 참조하면, 이미지 장치(10)는 이미지 센서(100) 및 이미지 신호 처리기(200, ISP)를 포함할 수 있다.
이미지 센서(100)는 객체를 감지하도록 구현될 수 있다. 이미지 센서(100)는 픽셀 어레이(110), 로우 드라이버(120), 리드아웃 회로(130), 컬럼 드라이버(140), 및 타이밍 제어기(150)를 포함할 수 있다.
픽셀 어레이(110)는 복수의 로우 라인들(row lines)과 복수의 컬럼 라인들(column lines)을 따라서 어레이 형태로 배치되는 복수의 픽셀들을 포함할 수 있다. 복수의 픽셀들의 각각은 특정한 빛의 파장들을 통과시키기 위해 컬러 필터를 포함할 수 있다. 예를 들어, 컬러 필터는 가시광 영역의 파장들 중에서 레드 영역의 파장들을 통과시키는 레드 필터, 가시광 영역의 파장들 중에서 그린 영역의 파장들을 통과시키는 그린 필터, 혹은 가시광 영역의 파장들 중에서 블루 영역의 파장들을 통과시키는 블루 필터 중 적어도 하나일 수 있다. 또한, 컬러 필터는 사이언 필터(cyan filter), 옐로우 필터(yellow filter) 및 마젠타 필터(magenta filter) 중에서 적어도 하나일 수 있다.
실시 예에 있어서, 복수의 픽셀들의 각각은 광전 변환 소자를 포함할 수 있다. 예를 들어, 복수의 픽셀들의 각각(PX)은, 외부에서 입사하는 광 신호에 응답하여 전하를 생성하는 포토 다이오드, 및 포토 다이오드로부터 생성된 전하에 대응하는 전기 신호를 생성하는 픽셀 회로를 포함할 수 있다. 여기서, 포토 다이오드는 PN 접합 사이에 진성(intrinsic) 반도체 층이 삽입된 구조인 PIN 포토 다이오드일 수 있다. 또한, 포토 다이오드는 PN 접합 사이에 사태(avalanche) 층이 존재하는 APD 포토 다이오드일 수 있다.
실시 예에 있어서, 복수의 픽셀들의 각각은, 적어도 2개의 포토 다이오드들을 포함할 수 있다. 예를 들어, 픽셀들의 각각은 여러 색상의 빛에 대응하는 픽셀 신호를 생성하거나 자동 초점(auto focus) 기능을 제공하도록, 적어도 2개의 포토 다이오드들을 포함할 수 있다.
또한, 복수의 픽셀들의 각각은 포토 다이오드들이 생성하는 전하로부터 픽셀 신호를 생성하기 위한 픽셀 회로를 포함할 수 있다. 여기서, 픽셀 회로는 전달 트랜지스터, 구동(소스-팔로워) 트랜지스터, 선택 트랜지스터, 리셋 트랜지스터, 적어도 하나의 변환 이득 트랜지스터를 포함할 수 있다. 픽셀 회로는 복수의 픽셀들의 각각으로부터 리셋 전압과 픽셀 전압을 검출하고, 그 차이를 계산함으로써 픽셀 신호를 획득할 수 있다. 픽셀 전압은, 복수의 픽셀들의 각각에 포함된 포토 다이오드들에서 생성된 전하에 대응하는 전압일 수 있다.
또한, 픽셀 회로는 변환 이득을 가변하도록 구현될 수 있다. 실시 예에 있어서, 변환 이득의 가변은, 적어도 하나의 트랜지스터의 온/오프에 의해 이루어질 수 있다. 예를 들어, 픽셀 회로는 변환 이득 트랜지스터의 온/오프에 따라 듀얼-변환 이득을 수행할 수 있다.
또한, 픽셀 회로는 다양한 조도에 따라 샘플링 동작을 수행하도록 구현될 수 있다. 실시 예에 있어서, 픽셀 회로는 샘플링 커패시터들을 이용하여 듀얼-샘플링 동작을 수행할 수 있다. 예를 들어, 픽셀 회로는 고조도에 대응하는 제 1 샘플링 동작하고, 저조도에 대응하는 제 2 샘플링 동작을 수행할 수 있다.
실시 예에 있어서, 서로 인접한 적어도 2개의 픽셀들은 하나의 픽셀 그룹을 구성할 수 있다. 여기서 픽셀 그룹에 포함되는 2개 이상 픽셀들은 전달 트랜지스터, 구동 트랜지스터, 선택 트랜지스터, 리셋 트랜지스터, 및 변환 이득 트랜지스터 중 적어도 일부를 서로 공유할 수 있다.
로우 드라이버(120)는 픽셀 어레이(110)를 로우 단위로 구동하도록 구현될 수 있다. 예를 들어, 로우 드라이버(120)는 픽셀 회로의 전달 트랜지스터를 제어하는 전송 제어 신호, 리셋 트랜지스터를 제어하는 리셋 제어 신호, 혹은 선택 트랜지스터를 제어하는 선택 제어 신호를 생성할 수 있다.
리드아웃 회로(130)는 픽셀 어레이(110)로부터 생성된 아날로그 픽셀 신호를 디지털 신호로 변환 및 출력하도록 구현될 수 있다. 리드아웃 회로(130)는 샘플링 회로, 아날로그-디지털 컨버터(analog-to-digital converter, ADC)을 포함할 수 있다. 샘플링 회로는 복수의 샘플러들을 포함할 수 있다. 예를 들어, 샘플러는 상관 이중 샘플러(correlated double sampler; CDS)일 수 있다. 샘플러는, 로우 드라이버(120)가 선택하는 로우 라인에 포함되는 픽셀들과 컬럼 라인들을 통해 연결되고, 대응하는 픽셀들로부터 리셋 전압 및 픽셀 전압을 검출할 수 있다. 샘플러들은, 리셋 전압과 픽셀 전압 각각을 램프 전압과 비교하고, 그 결과를 출력할 수 있다. 아날로그-디지털 컨버터는 샘플러들이 출력하는 비교 결과를 디지털 신호로 변환하여 출력할 수 있다. 아날로그-디지털 컨버터는 상관 이중 샘플러가 검출한 리셋 전압 및 픽셀 전압을 디지털 신호로 변환하여 컬럼 드라이버(140)에 전달할 수 있다.
컬럼 드라이버(140)는 디지털 신호를 임시로 저장할 수 있는 래치 혹은 버퍼 회로와 증폭 회로 등을 포함할 수 있다. 컬럼 드라이버(140)는 리드아웃 회로(130)로부터 수신한 디지털 신호를 처리할 수 있다. 예를 들어, 컬럼 드라이버(140)는 디지털 신호들 중에서 복수의 컬럼 라인들 중에서 선택된 컬럼 라인들에 대응하는 이미지 데이터를 이미지 신호 처리기(200)로 출력할 수 있다.
타이밍 제어기(150)는, 로우 드라이버(120), 리드아웃 회로(130), 혹은 컬럼 드라이버(140)의 동작 타이밍을 제어하도록 구현될 수 있다. 특히, 타이밍 제어기(150)는 변환 이득 가변을 위한 픽셀 동작 타이밍을 조절할 수 있다. 또한 타이밍 제어기(150)는 조도에 따른 멀티-샘플링 동작을 수행하기 위한 픽셀 동작 타이밍을 조절할 수 있다.
이미지 신호 처리기(200)는 리드아웃 회로(130)로부터 출력되는 이미지 데이터를 처리하도록 구현될 수 있다. 예를 들어, 이미지 신호 처리기(200)는 이미지 데이터를 처리하여 결과 이미지를 생성하고, 결과 이미지를 디스플레이로 전송하거나 메모리로 저장시킬 수 있다. 예를 들어, 이미지 신호 처리기(200)는 수신된 프레임 데이터에 대하여 컬러 인터폴레이션(color interpolation), 컬러 보정(color correction), 감마 보정(gamma correction), 컬러 공간 변환(color space conversion), 에지 보정 등과 같은 신호 처리 동작을 수행하여 이미지 데이터를 생성할 수 있다.
본 발명의 실시 예에 따른 이미지 장치(10)는, 변환 이득을 가변하고, 조도별 멀티-샘플링을 수행하는 픽셀들을 갖는 이미지 센서(100)를 구비함으로써, 높은 다이나믹 레인지(high dynamic range; HDR)를 확보할 수 있다.
도 2는 본 발명의 실시 예에 따른 이미지 센서(100)를 예시적으로 보여주는 도면이다. 도 2를 참조하면, 이미지 센서(100)는 픽셀 어레이(110), 로우 드라이버(120), 및 리드아웃 회로(130)를 포함할 수 있다.
픽셀 어레이(110)는 복수의 로우 라인들(RL)과 복수의 컬럼 라인들(CL)의 교차점들에 마련되는 복수의 픽셀들(PX11-PXMN)을 포함할 수 있다.
로우 드라이버(120)는 복수의 로우 라인들(RL)을 통해 복수의 픽셀들(PX11 ~ PXMN)을 제어하는 데에 필요한 신호를 입력할 수 있다. 예를 들어, 로우 드라이버(120)는 복수의 로우 라인들(RL)을 통해 복수의 픽셀들(PX11 ~ PXMN)에 리셋 제어 신호(RG), 전송 제어 신호(TG), 혹은 선택 제어 신호(SEL)를 제공할 수 있다. 로우 드라이버(120)는 복수의 로우 라인들(RL)의 각각을 순차적으로 선택할 수 있다. 로우 드라이버(120)는 소정의 수평 주기 동안 복수의 로우 라인들(RL) 중 하나를 선택할 수 있다.
리드아웃 회로(130)는 램프 전압 생성기(131), 샘플링 회로(132) 및 아날로그-디지털 컨버터(133)를 포함할 수 있다. 아날로그-디지털 컨버터(133)가 출력하는 데이터(DATA)는 컬럼 드라이버(140, 도 1 참조)에 입력될 수 있다.
램프 전압 생성기(131)는 램프 활성화 신호에 응답하여 램프 신호(RMP)를 생성하도록 구현될 수 있다. 여기서 램프 신호(RMP)는 시간에 비례하여 전압이 증가하거나 감소하는 형태의 신호이다.
샘플링 회로(132)는, 복수의 픽셀들(PX11 ~ PXMN) 중에서, 로우 드라이버(120)가 스캔한 로우 라인에 연결된 일부의 픽셀들로부터 리셋 전압과 픽셀 전압을 획득할 수 있다. 샘플링 회로(132)는 복수의 샘플러들(SA)을 포함하며, 복수의 샘플러들(SA)은 상관 이중 샘플러일 수 있다. 샘플러들(SA) 각각은, 제 1 입력단을 통해 램프 전압 생성기(131)의 램프 신호(RMP)를 입력받고, 제 2 입력단을 통해 복수의 픽셀들(PX11 ~ PXMN)로부터 리셋 전압/픽셀 전압을 입력 받을 수 있다.
아날로그-디지털 컨버터(133)는 샘플링 회로(132)의 아날로그 신호를 디지털 신호로 변환함으로써 픽셀 데이터(DATA)를 출력할 수 있다.
한편, 이미지 센서(100)는 2-스택 구조로 구현될 수 있다. 예를 들어, 제 1 층에 픽셀 어레이 및 주변회로(로우 디코더, CDS, ADC)가 배치되고, 제 2 층에 로직 회로(전원회로, I/O 인터페이스, ISP 등등)이 구성될 수 있다. 다른 예에 있어서, 제 1 층에 픽셀 어레이만 배치하고, 제 2 층에 주변 회로 및 로직 회로가 배치될 수 있다.
한편, 본 발명의 실시 예에 따른 픽셀(PX)은 듀얼-변환 이득 및 듀얼-샘플링 커패시터 구조로 구현 가능하다.
도 3은 본 발명의 실시 예에 따른 픽셀(PX)을 예시적으로 보여주는 도면이다. 도 3을 참조하면, 픽셀(PX)은 포토 다이오드(PD) 및 제 1 내지 제 11 트랜지스터들(T1 ~ T11)을 포함할 수 있다.
포토 다이오드(PD)는 접지단(GND)에 연결될 수 있다.
제 1 트랜지스터(T1)는 전달 게이트 신호(TG)에 응답하여 포토 다이오드(PD)와 플로팅 확산 노드(FD) 사이에 연결될 수 있다. 여기서 플로팅 확산 노드(FD)는 플로팅 확산 영역에 대응하는 플로팅 확산 커패시터(CFD)를 포함할 수 있다.
제 2 트랜지스터(T2)는 리셋 게이트 신호(RG)에 응답하여 픽셀 구동 전압을 제공하는 전원단(VPIX)과 확장 노드(EXT) 사이에 연결될 수 있다. 실시 예에 있어서, 확장 커패시터(CEXT)는 전원단(VPIX)과 확장 노드(EXT) 사이에 연결될 수 있다. 다른 실시 예에 있어서, 확장 커패시터(CEXT)는 접지단(GND)과 확장 노드(EXT) 사이에 연결될 수 있다.
제 3 트랜지스터(T3)는 변환 이득 게이트 신호(DCG)에 응답하여 확장 노드(EXT)와 플로팅 확산 노드(FD) 사이에 연결될 수 있다.
제 4 트랜지스터(T4)는 전원단(VPIX)에 연결된 드레인, 샘플링 노드(SN)에 연결된 소스, 및 플로팅 확산 노드(FD)에 연결된 게이트를 포함할 수 있다.
제 5 트랜지스터(T5)는 패스 신호(PC)에 응답하여 샘플링 노드(SN)와 접지단(GND)에 연결될 수 있다.
제 6 트랜지스터(T6)는 샘플링 신호(SAMP)에 응답하여 샘플링 노드(SN)와 제 1 샘플링 노드(X) 사이에 연결될 수 있다.
제 7 트랜지스터(T7)는 제 1 스위칭 신호(SWL)에 응답하여 제 1 조도를 위한 제 1 샘플링 커패시터(C1L)와 제 1 샘플링 노드(X) 사이에 연결될 수 있다. 여기서 제 1 조도를 위한 제 1 샘플링 커패시터(C1L)는 전원단(VPIX)과 제 7 트랜지스터(T7)의 드레인 사이에 연결될 수 있다. 여기서 제 1 조도는 저조도(low illumination)일 수 있다.
제 8 트랜지스터(T8)는 제 2 스위칭 신호(SWH)에 응답하여 제 2 조도를 위한 제 2 샘플링 커패시터(C1H)와 제 1 샘플링 노드(X) 사이에 연결될 수 있다. 여기서 제 2 조도를 위한 제 2 샘플링 커패시터(C1H)는 전원단(VPIX)과 제 8 트랜지스터(T8)의 드레인 사이에 연결될 수 있다. 여기서 제 2 조도는 고조도(high illumination)일 수 있다.
제 9 트랜지스터(T9)는 연산 신호(CAL)에 응답하여 전원단(VPIX)과 제 2 샘플링 노드(Y) 사이에 연결될 수 있다. 여기서 제 1 샘플링 노드(X)와 제 2 샘플링 노드(Y) 사이에 제 3 샘플링 커패시터(C2)가 연결될 수 있다.
제 10 트랜지스터(T10)는 전원단(VPIX)에 연결된 드레인, 및 제 2 샘플링 노드(Y)에 연결된 게이트를 포함할 수 있다.
제 11 트랜지스터(T11)는 선택 신호(SL)에 응답하여 제 10 트랜지스터(T10)의 소스와 대응하는 컬럼 라인(CL) 사이에 연결될 수 있다.
본 발명의 실시 예에 따른 픽셀(PX)는 듀얼-변환 이득을 수행하고, 제 1 및 제 2 조도에 따른 듀얼-샘플링 동작을 수행할 수 있다.
도 4는 도 3에 도시된 픽셀(PX)의 동작을 예시적으로 보여주는 타이밍도이다. 도 3 및 도 4를 참조하면, 픽셀(PX)은 다음과 같이 동작할 수 있다.
우선적으로 픽셀(PX)은 플로팅 확산 노드(FD)에 오버플로우된(overflowed) 전하들을 샘플링 커패시터들(C1L, C1H, C2)로 저장하는 동작을 수행할 수 있다. 리셋 게이트 신호(RG)가 하이 레벨 상태에서, 전달 게이트 신호(TG)가 하이 레벨 상태가 될 수 있다. 이때 변환 이득 게이트 신호(DCG)가 하이 레벨 상태이기 때문에, 포토 다이오드(FD)의 전하들은 플로팅 확산 노드(FD) 및 확산 커패시터(CEXT)에 의해 형성된 영역에 전달될 수 있다. 또한, 샘플링 신호(SAMP), 프리 차지 신호(PC), 제 1 스위치 신호(SWL) 및 제 2 스위치(SWH)가 하이 레벨 상태이기 때문에 플로팅 확산 노드(FD) 및 확산 커패시터(CEXT)에 저장된 전하들은 제 1 조도를 위한 제 1 샘플링 커패시터(C1L), 제 2 조도를 위한 제 2 샘플링 커패시터(C1H), 및 제 3 샘플링 커패시터(C2)에 전달될 수 있다. 이로써, 포토 다이오드(PD)로부터 오버플로우된 전하들이 샘플링 커패시터들(C1L, C1H, C2)에 저장될 수 있다.
한편, 오버플로우된 전하들이 샘플링 커패시터들(C1L, C1H, C2)에 저장된 후, 저조도 샘플링 동작(low illumination sampling; HCG)이 수행될 수 있다. 전달 게이트 신호(TG)를 일정한 구간 동안 하이 레벨 상태를 유지한 후, 샘플링 신호(SAMP)와 패스 신호(PC)를 사전에 결정된 시간 동안 하이 레벨 상태를 유지할 수 있다. 이때, 제 1 스위치 신호(SWL)는 로우 레벨 상태이고, 제 2 스위치 신호(SWH)가 하이 레벨 상태이기 때문에, 제 2 조도를 위한 제 2 샘플링 커패시터(C1H)는 플로팅 확산 노드(FD)의 전하들을 저장할 수 있다. 여기서 제 2 조도는 높은 변환 이득(high conversion gain; HCG)을 갖는 저조도일 수 있다. 이후, 패스 신호(PC)와 선택 신호(SL)를 하이 레벨 상태로 변경함으로써, 제 2 조도를 위한 제 2 샘플링 커패시터(C1H)의 신호 전압이 읽혀 질 수 있다. 이후에 샘플 신호(SAMP)가 하이 레벨 상태에서 연산 신호(CAL)이 사전에 결정된 시간 동안 하이 레벨 상태를 유지할 수 있다. 이로써 제 2 조도를 위한 제 2 샘플링 커패시터(C1H)에 리셋 상태에 대한 전하들이 저장될 수 있다. 이후에, 샘플링 신호(SAMP)가 로우 레벨 상태에서 사전에 결정된 시간 동안 제 2 조도를 위한 제 2 샘플링 커패시터(C1H)의 리셋 전압에 읽혀 질 수 있다. 상술된 과정으로 통하여 저조도 샘플링이 수행될 수 있다.
한편, 저조도 샘플링(low illumination sampling; HCG) 동작이 수행된 후, 고조도 샘플링(high illumination sampling; LCG) 동작이 수행될 수 있다. 선택 신호(SL)가 로우 레벨 상태에서 제 1 스위치 신호(SWL)는 하이 레벨 상태이고, 제 2 스위치 신호(SWH)가 로우 레벨 상태이기 때문에, 제 1 조도를 위한 제 1 샘플링 커패시터(C1L)는 플로팅 확산 노드(FD)의 전하들을 저장할 수 있다. 여기서 제 1 조도는 낮은 변환 이득(LCG)을 갖는 고조도일 수 있다. 이후, 패스 신호(PC)를 하이 레벨 상태로 변경함으로써, 제 1 조도를 위한 제 1 샘플링 커패시터(C1L)의 신호 전압이 읽혀 질 수 있다. 이후에 샘플 신호(SAMP)가 하이 레벨 상태에서 연산 신호(CAL)이 사전에 결정된 시간 동안 하이 레벨 상태를 유지할 수 있다. 이로써 제 1 조도를 위한 제 1 샘플링 커패시터(C1L)에 리셋 상태에 대한 전하들이 저장될 수 있다. 이후에, 샘플링 신호(SAMP)가 로우 레벨 상태에서 사전에 결정된 시간 동안 제 1 조도를 위한 제 1 샘플링 커패시터(C1L)의 리셋 전압에 읽혀 질 수 있다. 상술된 과정을 통하여 고조도 샘플링 동작이 수행될 수 있다.
도 5a, 도 5b, 및 도 5c는 고조도일 때 픽셀(PX)의 샘플링 동작을 개념적으로 설명하기 위한 도면들이다.
고조도에서는 오버플로우된 전하들이 발생될 수 있다. 도 5a를 참조하면, 픽셀(PX)은 턴-온 상태의 변환 이득 게이트 신호(DCG)에 응답하여 포토 다이오드(PD)로부터 오버플로우된 전하들을 플로팅 확산 노드(FD)와 확장 커패시터(CEXT)에 의해 형성된 영역에 저장할 수 있다. 샘플링 신호(SAMP) 및 제 1 스위치 신호(SWL)가 하이 레벨 상태에서, 제 1 조도를 위한 제 1 샘플링 커패시터(C1L)는 오버플로우된 전하들에 대응하는 전하들을 저장할 수 있다.
도 5a에 도시된 바와 같이 오버플로우된 전하들이 제 1 조도를 위한 제 1 샘플링 커패시터(C1L)에 저장된 후에, 도 5b를 참조하면, 변환 이득 게이트 신호(DCG)가 턴-오프 상태에서 전달 게이트 신호(TG)가 턴-온 상태 일 수 있다. 도 5b에 도시된 바와 같이, 포토 다이오드(PD)의 전하들은 플로팅 확산 노드(FD)에 전달될 수 있다. 이로써, 플로팅 확산 노드(FD)는 포토 다이오드(PD)로부터 오버플로우된 전하들과 포토 다이오드(PD)로부터 전달된 전하들을 저장할 수 있다.
도 5b에 도시된 바와 같이 플로팅 확산 노드(FD)에 포토 다이오드(FD)의 전하들이 저장된 후에, 도 5c를 참조하면, 전달 게이트 신호(TG)가 턴-오프 상태 될 수 있다. 샘플링 신호(SAMP) 및 제 2 스위치 신호(SWH)가 하이 레벨 상태에서, 제 2 조도를 위한 제 2 샘플링 커패시터(C1H)는 포토 다이오드(PD)에 저장된 전하들에 대응하는 전하들을 저장할 수 있다.
상술된 바와 같이 도 5a, 도 5b 및 도 5c에 도시된 과정들을 통하여 고조도일 경우 픽셀(PX)의 샘플링 동작이 완료될 수 있다.
도 6a, 도 6b, 및 도 6c는 저조도일 때 픽셀(PX)의 샘플링 동작을 개념적으로 설명하기 위한 도면들이다.
저조도에서는 도 5a에 도시된 오버플로우된 전하들이 발생되지 않을 것이다. 도 6a를 참조하면, 픽셀(PX)은 턴-온 상태의 변환 이득 게이트 신호(DCG)에 응답하여 포토 다이오드(PD)로부터 전하들을 플로팅 확산 노드(FD)와 확장 커패시터(CEXT)에 의해 형성된 영역에 저장할 수 있다. 포토 다이오드(PD)로부터 오버플로우된 전하들이 없기 때문에 제 1 조도를 위한 제 1 샘플링 커패시터(C1L)의 전하량은 변화가 없을 것이다.
이후에, 도 6b를 참조하면, 변환 이득 게이트 신호(DCG)가 턴-오프 상태에서 전달 게이트 신호(TG)가 턴-온 상태 일 수 있다. 도 6b에 도시된 바와 같이, 포토 다이오드(PD)의 전하들은 플로팅 확산 노드(FD)에 전달될 수 있다. 이로써, 플로팅 확산 노드(FD)는 포토 다이오드(PD)로부터 전달된 전하들을 저장할 수 있다.
도 6b에 도시된 바와 같이 플로팅 확산 노드(FD)에 포토 다이오드(FD)의 전하들이 저장된 후에, 도 6c를 참조하면, 전달 게이트 신호(TG)가 턴-오프 상태 될 수 있다. 샘플링 신호(SAMP) 및 제 2 스위치 신호(SWH)가 하이 레벨 상태에서, 제 2 조도를 위한 제 2 샘플링 커패시터(C1H)는 포토 다이오드(PD)에 저장된 전하들에 대응하는 전하들을 저장할 수 있다.
상술된 바와 같이 도 6a, 도 6b 및 도 6c에 도시된 과정들을 통하여 저조도일 경우 픽셀(PX)의 샘플링 동작이 완료될 수 있다.
한편, 본 발명의 픽셀은 LED(light emitting diode) 플리커 감소(fliker mitigation)를 위하여 작은 크기의 포토 다이오드를 추가할 수 있다.
도 7은 본 발명의 다른 실시 예에 따른 픽셀(PXa)을 예시적으로 보여주는 도면이다. 도 7를 참조하면, 픽셀(PXa)은, 도 3에 도시된 픽셀(PX)과 비교하여, 확장 노드(EXT)와 접지단(GND) 사이에 연결된 SPD(보조 포토 다이오드)를 추가하고, 확장 커패시터(CEXT)는 전원단(VPIX)이 아니라 접지단(GND)에 연결되는 차이점들을 갖는다.
본 발명의 실시 예에 따른 픽셀(PXa)은, SPD(small-size PD)를 장노출(>10ms) 전용으로 사용함으로써 LED flicker mitigation 대응 가능하다.
또한, 본 발명의 실시 예에 따른 픽셀(PXa)은, C1H 및 C1L를 추가함으로 HCG/LCG 신호 데이터를 최소한의 time interval로 in-pixel에서 저장할 수 있다. 이로써, HDR(high dynamic range) 및 motion artifact 최소화가 실현 가능하다.
한편, 도 3 내지 도 7에 도시된 픽셀들(PX, PXa)은, 듀얼-변환 이득을 구현하기 위하여 트랜지스터(T3)를 갖는 픽셀들이다. 하지만, 본 발명의 픽셀이 반드시 듀얼-변환 이득을 구현하기 위하여 트랜지스터를 이용할 필요는 없다. 본 발명의 픽셀은 전달 트랜지스터의 전하 전달의 시간 차이를 이용하여 듀얼-변환 이득을 구현할 수 있다. 예를 들어, 전달 트랜지스터는 고조도에서는 기준 값보다 짧은 시간 동안 전하를 플로팅 확산 노드(FD)로 전달하고, 저조도에서는 기준 값보다 긴 시간 동안 전하를 플로팅 확산 노드(FD)로 전달할 수 있다.
도 8은 본 발명의 또 다른 실시 예에 따른 픽셀(PXb)을 예시적으로 보여주는 도면이다. 도 8를 참조하면, 픽셀(PXb)은 도 3에 도시된 픽셀(PX)과 비교하여 제 3 트랜지스터(T3)가 빠진 차이점을 갖는다.
한편, 도 3 내지 도 8에 도시된 픽셀들(PX, PXa, PXb)은 감마(Γ)형 구조의 샘플링 커패시터들(C1L, C1H, C2)을 포함하고 있다. 하지만, 본 발명의 샘플링 커패시터들의 형태가 감마형에 제한될 필요는 없다. 본 발명의 샘플링 커패시터들은 파이(Π)형 구조로 구현될 수 있다.
도 9는 본 발명의 또 다른 실시 예에 따른 픽셀(PXc)을 예시적으로 보여주는 도면이다. 도 9를 참조하면, 픽셀(PXc)은 도 3에 도시된 픽셀(PX)과 비교하여, 샘플링 커패시터들(C1L, C1H, C2)의 연결 관계에 대하여 차이점을 갖는다.
도 9에 도시된 바와 같이, 샘플링 커패시터들(C1L, C1H, C2)는 파이(Π)형 구조로 연결될 수 있다. 제 1 및 제 2 스위치들(SWL, SWH)은 제 1 샘플링 노드에 연결될 수 있다. 제 1 조도를 위한 제 1 샘플링 커패시터(C1L)은 제 1 스위치(SWL)와 접지단(GND) 사이에 연결되고, 제 2 조도를 위한 제 2 샘플링 커패시터(C1H)은 제 2 스위치(SWL)와 접지단(GND) 사이에 연결될 수 있다. 제 9 트랜지스터(T9)는 연산 신호(CAL)에 응답하여 제 1 샘플링 노드(X)와 제 2 샘플링 노드(Y)를 연결할 수 있다. 제 3 샘플링 커패시터(C2)는 제 2 샘플링 노드(Y)와 접지단(GND) 사이에 연결될 수 있다.
한편, 본 발명의 실시 예에 따른 픽셀은 복수의 포토 다이오드를 공유할 수 있다.
도 10은 본 발명의 또 다른 실시 예에 따른 픽셀(PXd)을 예시적으로 보여주는 도면이다. 도 10을 참조하면, 픽셀(PXd)은 도 3에 도시된 픽셀(PX)와 비교하여 복수의 포토 다이오드들(PD1, ... , PDk) 및 복수의 전달 트랜지스터들(T1_1, ... , T1_k)을 포함하는 차이점을 갖는다. 복수의 전달 트랜지스터들(T1_1, ... , T1_k)의 각각은 대응하는 전달 게이트 신호들(TG1, ... TGk)에 응답하여 포토 다이오드들(PD1, ... , PDk)의 전하들을 플로팅 확산 영역(FD)에 전달할 수 있다.
한편, 본 발명의 실시 예에 따른 픽셀은 하나의 플로팅 확산 영역을 공유하는 2-PD 구조로 구현될 수 있다.
도 11은 2-PD 구조의 픽셀들을 예시적으로 보여주는 도면이다. 도 11을 참조하면, 2-PD 픽셀은 In-Pixel DTI(Deep Trench Isolation)에 의해 좌측 PD와 우측 PD를 분리할 수 있다. 플로팅 확산 영역(FD)은 픽셀에 배치된 한 쌍의 좌측 PD와 우측 PD와 공통으로 연결될 수 있다. 즉, 플로팅 확산 영역(FD)은 4개의 광전 변환 소자들과 공통으로 연결될 수 있다. 예를 들어, 플로팅 확산 영역(FD)은, N형의 불순물을 포함할 수 있다. 제 1 픽셀(PX1)의 기판 상에 배치된 제 1 및 제 2 전달 게이트(TG1, TG2) 및 제 2 픽셀(PX2)의 기판 상에 배치된 제 1 및 제 2 전달 게이트들(TG1, TG2)은 플로팅 확산 영역(FD)을 공유할 수 있다.
한편, 본 발명의 실시 예에 따른 이미지 센서는 복수의 픽셀 어레이들을 구비할 수도 있다.
도 12는 본 발명의 다른 실시 예에 따른 이미지 센서(300)를 예시적으로 보여주는 도면이다. 도 12를 참조하면, 이미지 센서(300)는 픽셀 어레이(310), 제어 유닛(325), 로우 디코더(333), 로우 드라이버(335), 컬럼 디코더(353), 컬럼 드라이버 (355), 및 ADC(370)을 포함할 수 있다.
픽셀 어레이(310)는 피사체로부터 반사되는 빛을 감지하여 피사체의 대상 정보(OBI1) 및/혹은 피사체의 이미지 정보(IMI)를 발생할 수 있다. 픽셀 어레이(310)는 2차원 매트릭스(matrix) 형태로 배열된 복수의 픽셀들을 포함할 수 있다. 픽셀 어레이(310)는 복수의 픽셀 레이어들(311, 313, 및 315)을 포함할 수 있다. 실시 예에 있어서, 제 1 픽셀 어레이(311)는 컬러 픽셀 어레이(color pixel array; CPA)일 수 있다. 예를 들어 컬러 픽셀 어레이는 베이어 패턴의 픽셀들을 구비할 수 있다. 실시 예에 있어서, 제 2 픽셀 어레이(313)는 뎁쓰 픽셀 어레이(depth pixel array; DPA)일 수 있다. 예를 들어, 뎁쓰 픽셀 어레이는 복수의 2-PD 픽셀 혹은 메탈 쉴드 픽셀을 구비할 수 있다. 실시 예에 있어서, 제 2 픽셀 어레이(313)는 온도에 따른 뎁쓰 보정을 수행하기 위한 적어도 하나의 온도 센서를 포함할 수 있다. 실시 예에 있어서, 제 3 픽셀 어레이(215)는 써멀 픽셀 어레이(thermal pixel array; TPA)일 수 있다. 예를 들어 써멀 픽셀 어레이는 복수의 온도 픽셀들을 포함할 수 있다.
한편, 복수의 픽셀 레이어들(311, 313, 및 315)의 각각은 도 1 내지 도 11에 도시된 바와 같이, 듀얼-변환 이득 혹은 듀얼-샘플링을 수행하는 적어도 하나의 픽셀을 가질 수 있다.
한편, 본 발명의 픽셀 어레이의 개수가 여기에 제한되지 않는다고 이해되어야 할 것이다. 본 발명의 실시 예에 따른 픽셀 어레이는 서로 다른 기능을 수행하기 위한 적어도 2개의 픽셀 레이어들 포함할 수 있다.
제어 유닛(325)은 로우 디코더(333), 로우 드라이버(335), 컬럼 디코더(353), 컬럼 드라이버(355), 및 복수의 ADCs(371, 373, 375) 각각의 동작을 제어하기 위한 제어 신호(들)를 발생할 수 있다. 예를 들어, 제어 유닛(325)은 적층된 복수의 픽셀 레이어들(311, 313, 315) 각각에 포함된 복수의 로우 라인들 중에서 특정한 로우 라인을 선택하기 위한 복수의 로우 제어 신호들을 발생할 수 있다. 실시 예에 있어서, 제어 유닛(325)은 픽셀 어레이(310)와 다른 레이어에 배치될 수 있다.
로우 디코더(333)는 제어 유닛(325)으로부터 출력된 복수의 로우 제어 신호들, 예를 들어 로우 어드레스 신호들을 디코딩하고 디코딩 결과에 따라 복수의 로우 선택 신호들을 출력할 수 있다. 로우 드라이버(335)는 로우 디코더(333)로부터 출력된 복수의 로우 선택 신호들 각각에 응답하여 복수의 픽셀 레이어들(311, 313, 315) 각각에 포함된 복수의 로우들 중에서 적어도 하나의 로우에 포함된 픽셀들을 구동할 수 있다.
컬럼 디코더(353)는 제어 유닛(325)으로부터 출력된 복수의 컬럼 제어 신호들, 예를 들어 컬럼 어드레스 신호들을 디코딩하고 디코딩 결과에 따라 복수의 컬럼 선택 신호들을 출력할 수 있다. 컬럼 드라이버(355)는 컬럼 디코더(353)로부터 출력된 복수의 컬럼 선택 신호들 각각에 응답하여 복수의 픽셀 레이어들(311, 313, 315) 각각에 포함된 복수의 컬럼 라인들 각각을 구동할 수 있다.
한편, 도 12에 도시된 이미지 센서(300)는 하나의 로우 드라이버(335)와 하나의 컬럼 드라이버(355)를 포함하고 있지만, 본 발명이 여기에 제한될 필요는 없다. 실시 예에 따라 이미지 센서(300)는 복수의 픽셀 레이어들(311, 313, 315) 각각의 로우 라인들 혹은 컬럼 라인들을 구동하기 위한 복수의 로우 드라이버들 혹은 복수의 컬럼 드라이버들을 포함할 수도 있다. 한편, 이미지 센서(300)는 복수의 로우 디코더들 혹은 복수의 컬럼 디코더들을 포함할 수 있다.
복수의 ADCs(371, 373, 375) 각각은 복수의 픽셀 레이어들(311, 313, 315)의 각각으로부터 출력되는 신호들을 아날로그-디지털 변환하고, 아날로그-디지털 변환된 신호들을 이미지 데이터(DATA)로서 ISP(200)로 출력할 수 있다. 예를 들어, 이미지 데이터(DATA)는 대상 정보 혹은 이미지 정보를 포함할 수 있다.
실시 예에 따라, 복수의 ADC들(371, 373, 375) 각각은 복수의 픽셀 레이어들(311, 313, 315) 각각으로부터 출력되는 신호들을 상관 이중 샘플링(correlated double sampling(CDS))하는 CDS 회로를 더 포함할 수 있다. 이때, 복수의 ADC들(371, 373, 375) 각각은 상관 이중 샘플링된 신호와 램프 신호를 비교하고, 비교 결과를 이미지 데이터(DATA)로써 출력할 수 있다.
이미지 신호 처리기(ISP, 200)는 이미지 데이터(DATA)를 디스플레이 하도록 처리할 수 있다.
한편, 본 발명의 실시 예에 따른 이미지 장치(10)는 전자 장치에 적용 가능하다.
도 13은 본 발명의 실시 예에 따른 픽셀의 동작을 예시적으로 보여주는 흐름도이다. 도 13을 참조하면, 픽셀의 동작은 다음과 같이 진행될 수 있다.
픽셀(PX)에 제 1 조도에 대응하는 제 1 샘플링 동작이 수행될 수 있다(S110). 제 1 샘플링 동작에 대응하는 전하들이 제 1 조도를 위한 커패시터(C1L)에 저장될 수 있다. 픽셀(PX)에 제 2 조도에 대응하는 제 2 샘플링 동작이 수행될 수 있다(S120). 제 2 샘플링 동작에 대응하는 전하들이 제 2 조도를 위한 커패시터(C1H)에 저장될 수 있다. 제 1 샘플링 동작에 대응하는 제 1 픽셀 전압이 출력되거나 제 2 샘플링 동작에 대응하는 제 2 픽셀 전압이 출력될 수 있다(S130).
한편, 상술된 본 발명의 내용은 발명을 실시하기 위한 구체적인 실시 예들에 불과하다. 본 발명은 구체적이고 실제로 이용할 수 있는 수단 자체뿐 아니라, 장차 기술로 활용할 수 있는 추상적이고 개념적인 아이디어인 기술적 사상을 포함할 것이다.
10: 이미지 장치
100: 이미지 센서
110: 픽셀 어레이
120: 로우 드라이버
130: 리드아웃 회로
140: 컬럼 드라이버
150: 타이밍 제어기
200: 이미지 신호 처리기
100: 이미지 센서
110: 픽셀 어레이
120: 로우 드라이버
130: 리드아웃 회로
140: 컬럼 드라이버
150: 타이밍 제어기
200: 이미지 신호 처리기
Claims (10)
- 전원단에 연결된 제 1 조도를 위한 제 1 샘플링 커패시터;
상기 전원단에 연결된 제 2 조도를 위한 제 2 샘플링 커패시터;
제 1 샘플링 노드와 제 2 샘플링 노드 사이에 연결된 제 3 샘플링 커패시터;
전달 게이트 신호에 응답하여 포토 다이오드와 플로팅 확산 노드 사이에 연결되는 제 1 트랜지스터;
리셋 게이트 신호에 응답하여 상기 전원단과 확장 노드 사이에 연결되는 제 2 트랜지스터;
변환 이득 게이트 신호에 응답하여 상기 확장 노드와 상기 플로팅 확산 노드 사이에 연결되는 제 3 트랜지스터;
상기 전원단에 연결된 드레인, 샘플링 노드에 연결된 소스 및 상기 플로팅 확산 노드에 연결된 게이트를 갖는 제 4 트랜지스터;
패스 신호에 응답하여 상기 샘플링 노드와 접지단 사이에 연결되는 제 5 트랜지스터;
샘플링 신호에 응답하여 상기 샘플링 노드와 제 1 샘플링 노드 사이에 연결되는 제 6 트랜지스터;
제 1 스위치 신호에 응답하여 상기 제 1 조도를 위한 제 1 샘플링 커패시터와 상기 제 1 샘플링 노드 사이에 연결되는 제 7 트랜지스터;
제 2 스위치 신호에 응답하여 상기 제 2 조도를 위한 제 2 샘플링 커패시터와 상기 제 1 샘플링 노드 사이에 연결되는 제 8 트랜지스터;
연산 신호에 응답하여 상기 전원단과 상기 제 2 샘플링 노드 사이에 연결되는 제 9 트랜지스터;
상기 전원단에 연결된 드레인, 및 상기 제 2 샘플링 노드에 연결된 게이트를 갖는 제 10 트랜지스터; 및
선택 신호에 응답하여 상기 제 10 트랜지스터의 소스와 대응하는 컬럼 라인 사이에 연결되는 제 11 트랜지스터를 포함하는 이미지 센서. - 제 1 항에 있어서,
상기 변환 이득 게이트 신호가 하이 레벨일 때, 상기 포토 다이오드에서 오버플로우된 전하들을 상기 제 1 조도를 위한 상기 제 1 샘플링 커패시터에 저장되는 것을 특징으로 하는 이미지 센서. - 제 2 항에 있어서,
상기 오버플로우된 전하들이 상기 제 1 조도를 위한 상기 제 1 샘플링 커패시터에 저장된 후에, 상기 변환 이득 게이트 신호가 로우 레벨이고, 사전에 결정된 시간 동안 상기 전달 게이트 신호가 하이 레벨일 때, 제 2 조도에 대응하는 전하들이 상기 플로팅 확산 노드에 저장되는 것을 특징으로 하는 이미지 센서. - 제 3 항에 있어서,
상기 전달 게이트 신호가 로우 레벨이고, 상기 제 2 스위치 신호가 하이 레벨일 때, 상기 플로팅 확산 노드의 상기 제 2 조도에 대응하는 전하들을 상기 제 2 조도를 위한 상기 제 2 샘플링 커패시터에 저장하는 제 2 샘플링 동작이 수행되는 것을 특징으로 하는 이미지 센서. - 제 4 항에 있어서,
상기 제 2 샘플링 동작이 수행된 후에, 상기 변환 이득 게이트 신호가 로우 레벨이고, 상기 사전에 결정된 시간 동안 상기 전달 게이트 신호가 하이 레벨일 때, 제 1 조도에 대응하는 전하들이 상기 플로팅 확산 노드에 저장되는 것을 특징으로 하는 이미지 센서. - 제 5 항에 있어서,
상기 전달 게이트 신호가 로우 레벨이고, 상기 제 1 스위치 신호가 하이 레벨일 때, 상기 플로팅 확산 노드의 상기 제 1 조도에 대응하는 전하들을 상기 제 1 조도를 위한 상기 제 1 샘플링 커패시터에 저장하는 제 1 샘플링 동작이 수행되는 것을 특징으로 하는 이미지 센서. - 복수의 로우 라인들과 복수의 컬럼 라인들 사이에 연결된 복수의 픽셀들을 갖는 적어도 하나의 픽셀 어레이;
상기 복수의 로우 라인들 중에서 어느 하나를 선택하는 로우 드라이버;
상기 선택된 로우 라인에 연결된 픽셀들에 대응하는 컬럼 라인들로부터 아날로그 픽셀 신호들을 수신하고, 상기 수신된 아날로그 픽셀 신호들을 디지털 신호들로 변환하는 리드아웃 회로;
상기 디지털 신호들 중에서 상기 복수의 컬럼 라인들 중에서 선택된 컬럼 라인들에 대응하는 이미지 데이터를 출력하는 컬럼 드라이버;
상기 적어도 하나의 픽셀 어레이, 상기 로우 드라이버, 상기 리드아웃 회로, 및 상기 컬럼 드라이버의 동작 타이밍을 제어하는 타이밍 제어기; 및
상기 컬럼 드라이버로부터 출력된 이미지 데이터를 처리하는 이미지 신호 처리기를 포함하고,
상기 복수의 픽셀들의 각각은, 제 1 조도를 제 1 샘플링 동작 및 상기 제 1 조도보다 낮은 제 2 조도를 위한 제 2 샘플링 동작을 수행하는 것을 특징으로 하는 이미지 장치. - 제 7 항에 있어서,
상기 복수의 픽셀들의 각각은,
전원단에 연결된 제 1 조도를 위한 제 1 샘플링 커패시터;
상기 전원단에 연결된 제 2 조도를 위한 제 2 샘플링 커패시터;
제 1 샘플링 노드와 제 2 샘플링 노드 사이에 연결된 제 3 샘플링 커패시터;
전달 게이트 신호에 응답하여 포토 다이오드와 플로팅 확산 노드 사이에 연결되는 제 1 트랜지스터;
리셋 게이트 신호에 응답하여 상기 전원단과 상기 플로팅 확산 노드 사이에 연결되는 제 2 트랜지스터;
상기 전원단에 연결된 드레인, 샘플링 노드에 연결된 소스 및 상기 플로팅 확산 노드에 연결된 게이트를 갖는 제 4 트랜지스터;
패스 신호에 응답하여 상기 샘플링 노드와 접지단 사이에 연결되는 제 5 트랜지스터;
샘플링 신호에 응답하여 상기 샘플링 노드와 제 1 샘플링 노드 사이에 연결되는 제 6 트랜지스터;
제 1 스위치 신호에 응답하여 상기 제 1 조도를 위한 제 1 샘플링 커패시터와 상기 제 1 샘플링 노드 사이에 연결되는 제 7 트랜지스터;
제 2 스위치 신호에 응답하여 상기 제 2 조도를 위한 제 2 샘플링 커패시터와 상기 제 1 샘플링 노드 사이에 연결되는 제 8 트랜지스터;
연산 신호에 응답하여 상기 전원단과 상기 제 2 샘플링 노드 사이에 연결되는 제 9 트랜지스터;
상기 전원단에 연결된 드레인, 및 상기 제 2 샘플링 노드에 연결된 게이트를 갖는 제 10 트랜지스터; 및
선택 신호에 응답하여 상기 제 10 트랜지스터의 소스와 대응하는 컬럼 라인 사이에 연결되는 제 11 트랜지스터를 포함하는 이미지 장치. - 제 7 항에 있어서,
전원단에 연결된 제 1 조도를 위한 제 1 샘플링 커패시터;
상기 전원단에 연결된 제 2 조도를 위한 제 2 샘플링 커패시터;
제 1 샘플링 노드와 제 2 샘플링 노드 사이에 연결된 제 3 샘플링 커패시터;
전달 게이트 신호에 응답하여 포토 다이오드와 플로팅 확산 노드 사이에 연결되는 제 1 트랜지스터;
리셋 게이트 신호에 응답하여 상기 전원단과 확장 노드 사이에 연결되는 제 2 트랜지스터;
변환 이득 게이트 신호에 응답하여 상기 확장 노드와 상기 플로팅 확산 노드 사이에 연결되는 제 3 트랜지스터;
상기 전원단에 연결된 드레인, 샘플링 노드에 연결된 소스 및 상기 플로팅 확산 노드에 연결된 게이트를 갖는 제 4 트랜지스터;
패스 신호에 응답하여 상기 샘플링 노드와 접지단 사이에 연결되는 제 5 트랜지스터;
샘플링 신호에 응답하여 상기 샘플링 노드와 제 1 샘플링 노드 사이에 연결되는 제 6 트랜지스터;
제 1 스위치 신호에 응답하여 상기 제 1 조도를 위한 제 1 샘플링 커패시터와 상기 제 1 샘플링 노드 사이에 연결되는 제 7 트랜지스터;
제 2 스위치 신호에 응답하여 상기 제 2 조도를 위한 제 2 샘플링 커패시터와 상기 제 1 샘플링 노드 사이에 연결되는 제 8 트랜지스터;
연산 신호에 응답하여 상기 전원단과 상기 제 2 샘플링 노드 사이에 연결되는 제 9 트랜지스터;
상기 전원단에 연결된 드레인, 및 상기 제 2 샘플링 노드에 연결된 게이트를 갖는 제 10 트랜지스터; 및
선택 신호에 응답하여 상기 제 10 트랜지스터의 소스와 대응하는 컬럼 라인 사이에 연결되는 제 11 트랜지스터를 포함하는 이미지 장치. - 이미지 센서의 동작 방법에 있어서,
적어도 하나의 픽셀에서 제 1 조도에 대응하는 제 1 샘플링 동작을 수행하는 단계;
상기 적어도 하나의 픽셀에서 제 2 조도에 대응하는 제 2 샘플링 동작을 수행하는 단계; 및
상기 적어도 하나의 픽셀에서 상기 제 1 샘플링 동작에 대응하는 제 1 픽셀 전압을 출력하거나, 상기 제 2 샘플링 동작에 대응하는 제 2 픽셀 전압을 출력하는 단계를 포함하는 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190154073A KR20210066048A (ko) | 2019-11-27 | 2019-11-27 | 이미지 센서, 그것을 포함하는 이미지 장치, 및 그것의 동작 방법 |
| US16/917,162 US11665451B2 (en) | 2019-11-27 | 2020-06-30 | Image sensor, imaging device having the image sensor, and operating method thereof |
| CN202011189259.7A CN112866598A (zh) | 2019-11-27 | 2020-10-30 | 图像传感器、具有该图像传感器的成像装置及其操作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190154073A KR20210066048A (ko) | 2019-11-27 | 2019-11-27 | 이미지 센서, 그것을 포함하는 이미지 장치, 및 그것의 동작 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20210066048A true KR20210066048A (ko) | 2021-06-07 |
Family
ID=75975193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190154073A KR20210066048A (ko) | 2019-11-27 | 2019-11-27 | 이미지 센서, 그것을 포함하는 이미지 장치, 및 그것의 동작 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11665451B2 (ko) |
| KR (1) | KR20210066048A (ko) |
| CN (1) | CN112866598A (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210099350A (ko) * | 2020-02-04 | 2021-08-12 | 에스케이하이닉스 주식회사 | 이미지 센싱 장치 |
| KR20240044437A (ko) * | 2021-08-10 | 2024-04-04 | 에이엠에스 센서스 유에스에이 인코포레이티드 | 픽셀 배열 및 픽셀 배열을 동작시키기 위한 방법 |
| DE112022002293T5 (de) * | 2021-08-10 | 2024-02-29 | Ams Sensors Belgium Bvba | Selbstkalibrierendes Pixel für Barrierenmodulation mit mehreren Barrieren, zweifacher Umwandlungsverstärkung und geringer Fläche |
| DE112022002248T5 (de) * | 2021-08-10 | 2024-02-22 | Ams Sensors Belgium Bvba | Pixelanordnung, bildsensor und verfahren zum betrieb einer pixelanordnung |
| CN116193280B (zh) * | 2022-12-12 | 2024-10-01 | 北京空间机电研究所 | 一种高速全局快门像素电路及其控制方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7075049B2 (en) | 2003-06-11 | 2006-07-11 | Micron Technology, Inc. | Dual conversion gain imagers |
| US20070035649A1 (en) | 2005-08-10 | 2007-02-15 | Micron Technology, Inc. | Image pixel reset through dual conversion gain gate |
| EP2587794B1 (en) * | 2008-04-07 | 2022-05-04 | Cmosis NV | Pixel and pixel array with global shutter |
| US8059173B2 (en) * | 2008-09-26 | 2011-11-15 | On Semiconductor Trading Ltd. | Correlated double sampling pixel and method |
| JP5456652B2 (ja) | 2010-12-06 | 2014-04-02 | 本田技研工業株式会社 | 固体撮像装置、撮像方法及び２足歩行ロボット |
| US8928792B1 (en) | 2011-01-31 | 2015-01-06 | Aptina Imaging Corporation | CMOS image sensor with global shutter, rolling shutter, and a variable conversion gain, having pixels employing several BCMD transistors coupled to a single photodiode and dual gate BCMD transistors for charge storage and sensing |
| US8987646B2 (en) * | 2011-06-10 | 2015-03-24 | Semiconductor Components Industries, Llc | Pixel and method |
| JP2014060199A (ja) * | 2012-09-14 | 2014-04-03 | Toshiba Corp | 固体撮像装置の製造方法及び固体撮像装置 |
| US9313485B2 (en) * | 2014-02-21 | 2016-04-12 | Semiconductor Components Industries, Llc | Imagers with error checking capabilities |
| US9888191B2 (en) | 2015-04-21 | 2018-02-06 | Semiconductor Components Industries, Llc | Imaging systems and methods for performing unboosted image sensor pixel conversion gain adjustments |
| KR20170038981A (ko) | 2015-09-30 | 2017-04-10 | 에스케이하이닉스 주식회사 | 이미지 센싱 장치 |
| US9654712B2 (en) * | 2015-10-07 | 2017-05-16 | Semiconductor Components Industries, Llc | Pixels with a global shutter and high dynamic range |
| US9900481B2 (en) | 2015-11-25 | 2018-02-20 | Semiconductor Components Industries, Llc | Imaging pixels having coupled gate structure |
| US10560646B2 (en) * | 2018-04-19 | 2020-02-11 | Teledyne Scientific & Imaging, Llc | Global-shutter vertically integrated pixel with high dynamic range |
| US10630897B2 (en) * | 2018-06-01 | 2020-04-21 | Semiconductor Components Industries, Llc | Image sensors with charge overflow capabilities |
| US10972695B2 (en) * | 2019-06-04 | 2021-04-06 | Semiconductor Components Industries, Llc | Image sensors with reduced signal sampling kickback |
-
2019
- 2019-11-27 KR KR1020190154073A patent/KR20210066048A/ko unknown
-
2020
- 2020-06-30 US US16/917,162 patent/US11665451B2/en active Active
- 2020-10-30 CN CN202011189259.7A patent/CN112866598A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20210160448A1 (en) | 2021-05-27 |
| CN112866598A (zh) | 2021-05-28 |
| US11665451B2 (en) | 2023-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108270980B (zh) | 图像传感器 | |
| US10015428B2 (en) | Image sensor having wide dynamic range, pixel circuit of the image sensor, and operating method of the image sensor | |
| KR20210066048A (ko) | 이미지 센서, 그것을 포함하는 이미지 장치, 및 그것의 동작 방법 | |
| CN101262553B (zh) | 具有温度传感器的图像传感器及其驱动方法 | |
| US8350935B2 (en) | Color filter array, image sensor including the color filter array and system including the image sensor | |
| KR20110029217A (ko) | 내부 변환을 통하여 ｒｇｂ베이어 신호를 출력하는 이미지 센서와 이를 포함하는 이미지 처리 장치 | |
| KR102382183B1 (ko) | 신호대 잡음비 및 랜덤 노이즈를 개선하는 이미지 센서 및 이를 포함하는 이미지 처리 시스템 | |
| US7652707B2 (en) | Pixel circuit with reduced wiring | |
| KR101246141B1 (ko) | 광역 동적범위를 가지는 이미지 센서의 화소 회로 및 그 구동 방법 | |
| CN116208864A (zh) | 具有低噪声和高分辨率的图像传感器及其操作方法 | |
| KR101248436B1 (ko) | 광역 동적범위를 가지는 이미지 센서의 화소 회로 및 그 구동 방법 | |
| US9716867B2 (en) | Color filter array and image sensor having the same | |
| KR101930757B1 (ko) | 픽셀, 픽셀 어레이 및 이미지 센서 | |
| KR20220051240A (ko) | 이미지 캡쳐 방법, 카메라 어셈블리 및 모바일 터미널 | |
| US11330217B2 (en) | Image sensing device including dual conversion gain transistor | |
| JP2016040874A (ja) | 固体撮像装置 | |
| CN112040159A (zh) | 图像感测设备 | |
| US20240022800A1 (en) | Image sensor and electronic device including the same | |
| US20220384513A1 (en) | Image sensor | |
| US20240022832A1 (en) | Image sensor including an auto focusing (af) pixel | |
| US20240259711A1 (en) | Image sensing device and electric apparatus including the same | |
| CN117412190A (zh) | 图像传感器和包括该图像传感器的电子设备 | |
| KR20240121122A (ko) | 이미지 센싱 장치 및 이를 포함하는 전자 장치 | |
| KR20230069801A (ko) | 이미지 센서 및 이미지 센서의 동작 방법 | |
| CN118433565A (zh) | 图像感测装置和包括图像感测装置的电子设备 |