[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20210057891A - 표시 장치 및 그의 제조 방법 - Google Patents

표시 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR20210057891A
KR20210057891A KR1020190144494A KR20190144494A KR20210057891A KR 20210057891 A KR20210057891 A KR 20210057891A KR 1020190144494 A KR1020190144494 A KR 1020190144494A KR 20190144494 A KR20190144494 A KR 20190144494A KR 20210057891 A KR20210057891 A KR 20210057891A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
insulating layer
electrodes
conductive line
Prior art date
Application number
KR1020190144494A
Other languages
English (en)
Inventor
김경배
김동환
정미혜
정준기
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190144494A priority Critical patent/KR20210057891A/ko
Priority to US17/002,258 priority patent/US11552063B2/en
Priority to CN202011245397.2A priority patent/CN112864197A/zh
Publication of KR20210057891A publication Critical patent/KR20210057891A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8212—Aligning
    • H01L2224/82143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는 복수의 화소 영역들을 포함한 표시 영역 및 상기 표시 영역의 적어도 일측을 둘러싸는 비표시 영역을 포함한 기판; 및 상기 화소 영역들 각각에 제공된 화소를 포함할 수 있다. 상기 화소는, 상기 기판 상에 제공되며 서로 이격된 서브 전극, 제1 도전 라인, 및 제2 도전 라인, 상기 서브 전극, 상기 제1 및 제2 도전 라인들 상에 제공된 제1 절연막; 상기 제1 절연막 상에 제공되며, 서로 이격된 제1 내지 제4 전극들; 상기 제1 및 제2 전극들 상에 제공되어 상기 제1 및 제2 전극들을 완전히 커버하고 상기 제3 및 제4 전극들을 외부로 노출하는 제2 절연막; 상기 제1 및 제2 전극들 사이의 상기 제2 절연막 상에 제공된 복수의 발광 소자들; 상기 제2 절연막을 사이에 두고 상기 제1 전극 상에 제공된 제1 컨택 전극; 및 상기 제2 절연막을 사이에 두고 상기 제2 전극 상에 제공된 제2 컨택 전극을 포함할 수 있다.

Description

표시 장치 및 그의 제조 방법{DISPLAY DEVICE AND METHOD OF FABRICATING THE DISPLAY DEVICE}
본 발명은 표시 장치 및 그의 제조 방법에 관한 것이다.
발광 다이오드(Light Emitting Diode)는 열악한 환경 조건에서도 비교적 양호한 내구성을 나타내며, 수명 및 휘도 측면에서도 우수한 성능을 보유한다.
발광 다이오드를 조명 장치나 표시 장치 등에 적용하기 위해서는, 상기 발광 다이오드에 전원을 인가할 수 있는 전극의 연결이 필요하며, 활용 목적, 상기 전극이 차지하는 공간의 감소, 제조 방법, 또는 구동 방법 등과 연관되어 상기 발광 다이오드와 상기 전극의 배치 관계는 다양하게 연구되고 있다.
본 발명은, 마스크 수를 줄여 단순한 제조 공정으로 형성된 표시 장치 및 그의 제조 방법을 제공하는 데 목적이 있다.
본 발명의 일 실시예에 따른 표시 장치는 복수의 화소 영역들을 포함한 표시 영역 및 상기 표시 영역의 적어도 일측을 둘러싸는 비표시 영역을 포함한 기판; 및 상기 화소 영역들 각각에 제공된 화소를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소는, 상기 기판 상에 제공되며 서로 이격된 서브 전극, 제1 도전 라인, 및 제2 도전 라인, 상기 서브 전극, 상기 제1 및 제2 도전 라인들 상에 제공된 제1 절연막; 상기 제1 절연막 상에 제공되며, 서로 이격된 제1 내지 제4 전극들; 상기 제1 및 제2 전극들 상에 제공되어 상기 제1 및 제2 전극들을 완전히 커버하고 상기 제3 및 제4 전극들을 외부로 노출하는 제2 절연막; 상기 제1 및 제2 전극들 사이의 상기 제2 절연막 상에 제공된 복수의 발광 소자들; 상기 제2 절연막을 사이에 두고 상기 제1 전극 상에 제공된 제1 컨택 전극; 및 상기 제2 절연막을 사이에 두고 상기 제2 전극 상에 제공된 제2 컨택 전극을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소는, 상기 기판 상에 제공되며 상기 제1 도전 라인과 상기 제2 도전 라인 사이에 배치된 제3 및 제4 도전 라인들; 및 상기 제2 절연막 상에 제공되며 상기 제1 전극과 상기 제2 전극 사이에 배치된 제1 및 제2 중간 전극들을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 절연막은 상기 제1 및 제2 중간 전극들 상에 제공되어 상기 제1 및 제2 중간 전극들을 완전히 커버할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전극은 상기 제1 절연막 상에서 상기 제1 도전 라인과 동일한 방향으로 연장되고, 상기 제2 전극은 상기 제1 절연막 상에서 상기 제2 도전 라인과 동일한 방향으로 연장되고, 상기 제1 중간 전극은 상기 제1 절연막 상에서 상기 제3 도전 라인과 동일한 방향으로 연장되며, 상기 제2 중간 전극은 상기 제1 절연막 상에서 상기 제4 도전 라인과 동일한 방향으로 연장될 수 있다.
본 발명의 일 실시예에 있어서, 평면 상에서 볼 때, 상기 제1 전극은 상기 제1 도전 라인과 중첩하고, 상기 제2 전극은 상기 제2 도전 라인과 중첩하고, 상기 제1 중간 전극은 상기 제3 도전 라인과 중첩하며, 상기 제2 중간 전극은 상기 제4 도전 라인과 중첩할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 절연막은, 상기 서브 전극의 일부, 상기 제1 내지 제4 도전 라인들 각각의 일부, 상기 제2 도전 라인의 다른 일부를 노출하는 복수의 컨택 홀들을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전극은 노출된 상기 제1 도전 라인과 전기적으로 연결되고, 상기 제2 및 제4 전극들을 노출된 상기 제2 도전 라인과 전기적으로 연결되고, 상기 제1 중간 전극은 노출된 상기 제3 도전 라인과 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 도전 라인과 상기 제1 전극은 서로 연결되어 상기 제1 절연막을 사이에 두고 이중층 구조를 이룰 수 있다. 상기 제2 도전 라인과 상기 제2 전극은 서로 연결되어 상기 제1 절연막을 사이에 두고 이중층 구조를 이룰 수 있다. 상기 제3 도전 라인과 상기 제1 중간 전극은 서로 연결되어 상기 제1 절연막을 사이에 두고 이중층 구조를 이룰 수 있다. 상기 제4 도전 라인과 상기 제2 중간 전극은 서로 연결되어 상기 제1 절연막을 사이에 두고 이중층 구조를 이룰 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 도전 라인, 상기 제2 전극, 및 상기 제4 전극은 전기적으로 서로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 컨택 전극은, 상기 제3 전극과 상기 발광 소자들 각각의 양 단부 중 하나의 단부 상에 직접 배치될 수 있다. 상기 제2 컨택 전극은, 상기 제4 전극과 상기 발광 소자들 각각의 양 단부 중 나머지 단부 상에 직접 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 컨택 전극은 상기 제3 전극과 상기 발광 소자들 각각의 하나의 단부를 연결할 수 있다. 상기 제2 컨택 전극은 상기 제4 전극과 상기 발광 소자들 각각의 나머지 단부를 연결할 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소는, 상기 제1 및 제2 컨택 전극들과 이격되며, 상기 제2 절연막을 사이에 두고 상기 제1 중간 전극 상에 제공된 제3 컨택 전극; 및 상기 제1 내지 제3 컨택 전극들과 이격되며, 상기 제2 절연막을 사이에 두고 상기 제2 중간 전극 상에 제공된 제4 컨택 전극을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제3 컨택 전극과 상기 제1 중간 전극은 전기적으로 분리되고, 상기 제4 컨택 전극과 상기 제2 중간 전극은 전기적으로 분리될 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소는, 상기 기판과 상기 제1 내지 제4 도전 라인들 사이에 제공된 적어도 하나의 트랜지스터 및 상기 트랜지스터에 연결된 적어도 하나의 신호 라인들을 더 포함할 수 있다. 여기서, 상기 트랜지스터는 상기 서브 전극과 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소는, 상기 발광 소자들 각각의 상면 상에 제공된 제3 절연막을 더 포함할 수 있다. 여기서, 상기 제1 및 제2 컨택 전극들은 상기 제3 절연막 상에 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 컨택 전극과 상기 제2 컨택 전극은 동일한 층에 제공되거나 서로 상이한 층에 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 발광 소자들 각각은, 제1 도전성 도펀트가 도핑된 제1 반도체층; 제2 도전성 도펀트가 도핑된 제2 반도체층; 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 제공된 활성층을 포함할 수 있다.
상술한 표시 장치는 각각의 화소에 마련된 화소를 제공하는 단계를 포함하여 제조될 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소를 제공하는 단계는, 기판 상에 서로 이격된 서브 전극, 제1 내지 제4 도전 라인들을 형성하는 단계; 상기 서브 전극, 상기 제1 내지 제4 도전 라인들 상에 제1 절연막을 형성하는 단계; 상기 제1 절연막 상에 서로 이격된 제1 내지 제4 전극들, 제1 및 제2 중간 전극들을 형성하는 단계; 상기 제1 및 제2 전극들과 상기 제1 및 제2 중간 전극들 상에 상기 제1 및 제2 전극들과 상기 제1 및 제2 중간 전극들 각각을 완전히 커버하고 상기 제3 및 제4 전극들을 커버하지 않는 제2 절연막을 형성하는 단계; 상기 제1 및 제2 전극들과 상기 제1 및 제2 중간 전극들 중 인접한 두 개의 전극들 사이의 상기 제2 절연막 상에 복수의 발광 소자들을 정렬하는 단계; 및 상기 제2 절연막 상에 제1 내지 제4 컨택 전극들을 형성하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 컨택 전극은 상기 제3 및 제4 전극들 중 하나의 전극과 전기적으로 연결되고, 상기 제2 컨택 전극은 상기 제3 및 제4 전극들 중 나머지 전극과 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 절연막을 형성하는 단계는, 상기 서브 전극, 상기 제1 내지 제4 도전 라인들 상에 절연 물질을 도포하는 단계; 및 상기 절연 물질의 일부를 제거하여 상기 서브 전극의 일부, 상기 제1 내지 제4 도전 라인들 각각의 일부, 및 상기 제2 도전 라인의 다른 일부를 노출하는 복수의 컨택 홀을 형성하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 도전 라인과 상기 제1 전극은 서로 연결되어 상기 제1 절연막을 사이에 두고 이중층 구조를 이루고, 상기 제2 도전 라인과 상기 제2 전극은 서로 연결되어 상기 제1 절연막을 사이에 두고 이중층 구조를 이루고, 상기 제3 도전 라인과 상기 제1 중간 전극은 서로 연결되어 상기 제1 절연막을 사이에 두고 이중층 구조를 이루며, 상기 제4 도전 라인과 상기 제2 중간 전극은 서로 연결되어 상기 제1 절연막을 사이에 두고 이중층 구조를 이룰 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소를 제공하는 단계는, 상기 서브 전극, 상기 제1 내지 제4 도전 라인들을 형성하는 단계 이전에 상기 기판 상에 적어도 하나 이상의 트랜지스터 및 상기 트랜지스터에 연결된 신호 라인들을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 화소 회로부에 제공된 도전 라인을 이용하여 각각의 화소에 발광 소자들을 정렬함으로써 발광 소자들의 정렬을 위한 배선의 분리 공정을 생략하여 제조 공정이 단순화된 표시 장치가 제공될 수 있다.
또한, 상술한 표시 장치의 제조 방법이 제공될 수 있다.
본 발명의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1a는 본 발명의 일 실시예에 따른 발광 소자를 개략적으로 도시한 사시도이다.
도 1b는 도 1a의 발광 소자의 단면도이다.
도 2a는 본 발명의 다른 실시예에 따른 발광 소자를 개략적으로 도시한 사시도이다.
도 2b는 도 2a의 발광 소자의 단면도이다.
도 3a는 본 발명의 다른 실시예에 따른 발광 소자를 개략적으로 도시한 사시도이다.
도 3b는 도 3a의 발광 소자의 단면도이다.
도 4a는 본 발명의 또 다른 실시예에 따른 발광 소자를 개략적으로 도시한 사시도이다.
도 4b는 도 4a의 발광 소자의 단면도이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치를 도시한 것으로, 특히, 도 1a, 도 1b, 도 2a, 도 2b, 도 3a, 도 3b, 도 4a, 및 도 4b에 도시된 발광 소자들 중 어느 하나의 발광 소자를 발광원으로 사용한 표시 장치의 개략적인 평면도이다.
도 6a 내지 도 6e는 도 5에 도시된 하나의 화소에 포함된 구성 요소들의 전기적 연결 관계를 다양한 실시예에 따라 나타낸 회로도들이다.
도 7a 및 도 7b는 도 5에 도시된 하나의 화소에 포함된 구성 요소들의 전기적 연결 관계를 다른 실시예에 따라 나타낸 회로도들이다.
도 8은 도 5에 도시된 화소들 중 하나의 화소를 개략적으로 도시한 평면도이다.
도 9a는 도 8의 Ⅰ ~ Ⅰ'선에 따른 단면도이다.
도 9b는 도 9a의 제1 및 제2 컨택 전극을 다른 실시예에 따라 구현한 것으로, 도 8의 Ⅰ ~ Ⅰ'선에 대응되는 단면도이다.
도 10은 도 8의 Ⅱ ~ Ⅱ'선에 따른 단면도이다.
도 11은 도 8의 Ⅲ ~ Ⅲ'선에 따른 단면도이다.
도 12는 도 8의 Ⅳ ~ Ⅳ'선에 따른 단면도이다.
도 13은 도 12에 도시된 제1 뱅크 패턴을 다른 실시예에 따른 구현한 것으로, 도 8의 Ⅳ ~ Ⅳ'선에 대응된 단면도이다.
도 14는 도 12에 도시된 표시 소자부를 다른 실시예에 따라 구현한 것으로, 도 8의 Ⅳ ~ Ⅳ'선에 대응된 단면도이다.
도 15는 도 12에 도시된 표시 소자부를 또 다른 실시예에 따라 구현한 것으로, 도 8의 Ⅳ ~ Ⅳ'선에 대응된 단면도이다.
도 16a 내지 도 16f는 도 8에 도시된 하나의 화소의 제조 방법을 순차적으로 도시한 개략적인 평면도들이다.
도 17a 내지 도 17i는 도 9a에 도시된 하나의 화소의 제조 방법을 순차적으로 나타낸 단면도들이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조 부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 상기 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예 및 그 밖에 당업자가 본 발명의 내용을 쉽게 이해하기 위하여 필요한 사항에 대하여 상세히 설명하기로 한다. 아래의 설명에서, 단수의 표현은 문맥상 명백하게 단수만을 포함하지 않는 한, 복수의 표현도 포함한다.
도 1a는 본 발명의 일 실시예에 따른 발광 소자를 개략적으로 도시한 사시도이고, 도 1b는 도 1a의 발광 소자의 단면도이고, 도 2a는 본 발명의 다른 실시예에 따른 발광 소자를 개략적으로 도시한 사시도이고, 도 2b는 도 2a의 발광 소자의 단면도이고, 도 3a는 본 발명의 다른 실시예에 따른 발광 소자를 개략적으로 도시한 사시도이고, 도 3b는 도 3a의 발광 소자의 단면도이고, 도 4a는 본 발명의 또 다른 실시예에 따른 발광 소자를 개략적으로 도시한 사시도이며, 도 4b는 도 4a의 발광 소자의 단면도이다.
편의를 위해, 식각 방식으로 제조된 발광 소자를 도시한 도 1a, 도 1b, 도 2a, 도 2b, 도 3a, 및 도 3b를 설명한 후, 성장 방식으로 제조된 발광 소자를 도시한 도 4a 및 도 4b에 대해 설명한다. 본 발명의 일 실시예에 있어서, 발광 소자의 종류 및/또는 형상이 도 1a, 도 1b, 도 2a, 도 2b, 도 3a, 도 3b, 도 4a, 및 도 4b에 도시된 실시예들에 한정되지는 않는다.
우선, 도 1a, 도 1b, 도 2a, 도 2b, 도 3a, 및 도 3b를 참조하면, 발광 소자(LD)는 제1 반도체층(11)과, 제2 반도체층(13), 상기 제1 및 제2 반도체층들(11, 13) 사이에 개재된 활성층(12)을 포함할 수 있다. 일 예로, 발광 소자(LD)는 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)이 순차적으로 적층된 발광 적층체로 구현될 수 있다.
본 발명의 일 실시예에 따르면, 발광 소자(LD)는 일 방향으로 연장된 형상으로 제공될 수 있다. 발광 소자(LD)의 연장 방향을 길이 방향이라고 하면, 상기 발광 소자(LD)는 상기 연장 방향을 따라 일측 단부와 타측 단부를 가질 수 있다. 발광 소자(LD)의 일측 단부에는 제1 및 제2 반도체층들(11, 13) 중 어느 하나의 반도체층이 배치될 수 있고, 그의 타측 단부에는 상기 제1 및 제2 반도체층들(11, 13) 중 나머지 하나의 반도체층이 배치될 수 있다.
발광 소자(LD)는 다양한 형상으로 제공될 수 있다. 일 예로, 발광 소자(LD)는 길이 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 혹은 바 형상(bar-like shape)을 가질 수 있다. 본 발명의 일 실시예에 있어서, 길이 방향으로의 발광 소자(LD)의 길이(L)는 그의 직경(D, 또는 횡단면의 폭)보다 클 수 있다. 이러한 발광 소자(LD)는 일 예로 마이크로 스케일 혹은 나노 스케일 정도의 직경(D) 및/또는 길이(L)를 가질 정도로 초소형으로 제작된 발광 다이오드를 포함할 수 있다. 본 발명의 일 실시예에 있어서, 발광 소자(LD)는 적용되는 조명 장치 또는 자발광 표시 장치의 요구 조건(또는 설계 조건)에 부합되도록 상기 발광 소자(LD)의 크기가 변경될 수 있다.
제1 반도체층(11)은 일 예로 적어도 하나의 n형 반도체층을 포함할 수 있다. 예를 들어, 제1 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전성 도펀트가 도핑된 n형 반도체층을 포함할 수 있다. 다만, 제1 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질로 제1 반도체층(11)을 구성할 수 있다.
활성층(12)은 제1 반도체층(11) 상에 배치되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 활성층(12)의 위치는 발광 소자(LD)의 종류에 따라 다양하게 변경될 수 있다. 활성층(12)은 400nm 내지 900nm의 파장을 갖는 광을 방출할 수 있으며, 이중 헤테로 구조(double hetero structure)를 사용할 수 있다. 본 발명의 일 실시예에 있어서, 활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있다. 일 예로, 클래드층은 AlGaN층 또는 InAlGaN층으로 형성될 수 있다. 실시예에 따라, AlGaN, AlInGaN 등의 물질이 활성층(12)을 형성하는 데에 이용될 수 있으며, 이 외에도 다양한 물질이 활성층(12)을 구성할 수 있다.
발광 소자(LD)의 양 단부에 소정 전압 이상의 전계를 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 상기 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 상기 발광 소자(LD)를 표시 장치의 화소를 비롯한 다양한 발광 장치의 광원으로 이용할 수 있다.
제2 반도체층(13)은 활성층(12) 상에 배치되며, 제1 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 제2 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다. 예를 들어, 제2 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전성 도펀트가 도핑된 p형 반도체층을 포함할 수 있다. 다만, 제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 반도체층(13)을 구성할 수 있다.
본 발명의 일 실시예에 있어서, 제1 반도체층(11)과 제2 반도체층(13)은 발광 소자(LD)의 길이(L) 방향으로 서로 상이한 폭(혹은 두께)을 가질 수 있다. 일 예로, 발광 소자(LD)의 길이(L) 방향을 따라 제1 반도체층(11)이 제2 반도체층(13)보다 상대적으로 넓은 폭(또는 두꺼운 두께)을 가질 수 있다. 이에 따라, 발광 소자(LD)의 활성층(12)은 도 1a 내지 도 3b에 도시된 바와 같이 제1 반도체층(11)의 하부 면보다 제2 반도체층(13)의 상부 면에 더 인접하게 위치할 수 있다.
본 발명의 일 실시예에 따르면, 발광 소자(LD)는 상술한 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13) 외에도 상기 제2 반도체층(13) 상부에 배치되는 추가 전극(15)을 더 포함할 수 있다. 또한, 실시예에 따라, 도 3a 및 도 3b에 도시된 바와 같이 제1 반도체층(11)의 일 단에 배치되는 하나의 다른 추가 전극(16)을 더 포함할 수도 있다.
추가 전극들(15, 16)은 오믹(Ohmic) 컨택 전극일 수 있으나, 이에 한정되는 것은 아니며 실시예에 따라 쇼트키(Schottky) 컨택 전극일 수 있다. 추가 전극들(15, 16)은 금속 또는 금속 산화물을 포함할 수 있으며, 예를 들어, 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 금(Au), 니켈(Ni), ITO 및 이들의 산화물 또는 합금 등을 단독 또는 혼합하여 사용할 수 있으나, 이에 한정되지 않는다.
추가 전극들(15, 16) 각각에 포함된 물질은 서로 동일하거나 상이할 수 있다. 추가 전극들(15, 16)은 실질적으로 투명 또는 반투명할 수 있다. 이에 따라, 발광 소자(LD)에서 생성된 광은 추가 전극들(15, 16)을 투과하여 발광 소자(LD)의 외부로 방출될 수 있다. 실시예에 따라, 발광 소자(LD)에서 생성된 광이 추가 전극들(15, 16)을 투과하지 않고 상기 발광 소자(LD)의 양 단부를 제외한 영역을 통해 상기 발광 소자(LD)의 외부로 방출되는 경우 상기 추가 전극들(15, 16)은 불투명 금속을 포함할 수도 있다.
본 발명의 일 실시예에 있어서, 발광 소자(LD)는 절연막(14)을 더 포함할 수 있다. 다만, 실시예에 따라, 절연막(14)은 생략될 수도 있으며, 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13) 중 일부만을 덮도록 제공될 수도 있다.
절연막(14)은 활성층(12)이 제1 반도체층(11) 및 제2 반도체층(13) 외의 전도성 물질과 접촉하여 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(14)을 형성함에 의해 발광 소자(LD)의 표면 결함을 최소화하여 수명과 효율을 향상시킬 수 있다. 또한, 복수의 발광 소자들(LD)이 밀접하게 배치되는 경우, 절연막(14)은 발광 소자들(LD) 사이에서 발생할 수 있는 원치 않은 단락을 방지할 수 있다. 활성층(12)이 외부의 도전성 물질과 단락이 발생하는 것을 방지할 수 있다면, 절연막(14)의 구비 여부가 한정되지는 않는다.
절연막(14)은 도 1a 및 도 1b에 도시된 바와 같이, 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 및 추가 전극(15)을 포함한 발광 적층체의 외주면을 전체적으로 둘러싸는 형태로 제공될 수 있다. 설명의 편의를 위해, 도 1a에서는 절연막(14)의 일부를 삭제한 모습을 도시하였고, 실제 발광 소자(LD)에 포함된 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 및 추가 전극(15)은 상기 절연막(14)에 의해 둘러싸일 수 있다.
상술한 실시예에서, 절연막(14)이 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 및 추가 전극(15) 각각의 외주면을 전체적으로 둘러싸는 형태로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다.
실시예에 따라, 절연막(14)은 도 2a 및 도 2b에 도시된 바와 같이 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13) 각각의 외주면을 둘러싸고 상기 제2 반도체층(13) 상에 배치된 추가 전극(15)의 외주면을 전체적으로 둘러싸지 않거나 상기 추가 전극(15)의 외주면의 일부만을 둘러싸고 상기 추가 전극(15)의 외주면의 나머지를 둘러싸지 않을 수도 있다. 다만, 절연막(14)은 적어도 발광 소자(LD)의 양 단부를 노출하며, 일 예로, 제2 반도체층(13)의 일 단측에 배치된 추가 전극(15)과 더불어, 제1 반도체층(11)의 일 단부를 노출할 수 있다. 또한, 실시예에 따라, 도 3a 및 도 3b에 도시된 바와 같이 발광 소자(LD)의 양 단부에 추가 전극들(15, 16)이 배치될 경우, 절연막(14)은 상기 추가 전극들(15, 16) 각각의 적어도 일 영역을 노출할 수 있다. 또는, 또 다른 실시예에서는, 절연막(14)이 제공되지 않을 수도 있다.
본 발명의 일 실시예에 따르면, 절연막(14)은 투명한 절연 물질을 포함할 수 있다. 예를 들어, 절연막(14)은 SiO2, Si3N4, Al2O3 및 TiO2로 이루어지는 군으로부터 선택된 하나 이상의 절연물질을 포함할 수 있으나, 이에 한정되지는 않으며, 절연성을 갖는 다양한 재료가 사용될 수 있다.
절연막(14)이 발광 소자(LD)에 제공되면, 활성층(12)이 도시되지 않은 제1 전극 및/또는 제2 전극과 단락되는 것을 방지할 수 있다. 또한, 절연막(14)을 형성함에 의해 발광 소자(LD)의 표면 결함을 최소화하여 수명과 효율을 향상시킬 수 있다. 또한, 복수의 발광 소자들(LD)이 밀접하게 배치되는 경우, 절연막(14)은 발광 소자들(LD)의 사이에서 발생할 수 있는 원치 않은 단락을 방지할 수 있다.
상술한 발광 소자(LD)는, 다양한 표시 장치의 발광원으로 이용될 수 있다. 발광 소자(LD)는 표면 처리 과정을 거쳐 제조될 수 있다. 예를 들어, 다수의 발광 소자들(LD)을 유동성의 용액(또는 용매)에 혼합하여 각각의 발광 영역(일 예로, 각 화소의 발광 영역 또는 각 서브 화소의 발광 영역)에 공급할 때, 상기 발광 소자들(LD)이 상기 용액 내에 불균일하게 응집하지 않고 균일하게 분사될 수 있도록 각각의 발광 소자(LD)를 표면 처리할 수 있다.
상술한 발광 소자(LD)를 포함한 발광 장치는, 표시 장치를 비롯하여 광원을 필요로 하는 다양한 종류의 장치에서 이용될 수 있다. 예를 들어, 표시 패널의 각 화소의 발광 영역 내에 복수 개의 발광 소자들(LD)을 배치하는 경우, 상기 발광 소자들(LD)은 상기 각 화소의 광원으로 이용될 수 있다. 다만, 발광 소자(LD)의 적용 분야가 상술한 예에 한정되지 않는다. 예를 들어, 발광 소자(LD)는 조명 장치 등과 같이 광원을 필요로 하는 다른 종류의 장치에도 이용될 수 있다.
다음으로, 도 4a 및 도 4b를 참조하여 성장 방식으로 제조된 발광 소자(LD)에 대해 설명한다.
성장 방식으로 제조된 발광 소자(LD)에 대해 설명함에 있어서, 상술한 일 실시예와 상이한 점을 중심으로 설명하며, 상기 성장 방식으로 제조된 발광 소자(LD)에서 특별히 설명하지 않은 부분은 상술한 일 실시예에 따르며, 상술한 일 실시예와 유사 및/또는 동일한 구성 요소에 대해서는 동일한 번호를 부여한다.
도 4a 및 도 4b를 참조하면, 본 발명의 일 실시예에 따른 발광 소자(LD)는, 제1 반도체층(11) 및 제2 반도체층(13)과, 상기 제1 및 제2 반도체층들(11, 13) 사이에 개재된 활성층(12)을 포함할 수 있다. 실시예에 따라, 발광 소자(LD)는 중앙에 위치한 제1 반도체층(11), 상기 제1 반도체층(11)의 적어도 일측을 둘러싸는 활성층(12), 상기 활성층(12)의 적어도 일측을 둘러싸는 제2 반도체층(13), 및 상기 제2 반도체층(13)의 적어도 일측을 둘러싸는 추가 전극(15)을 구비하는 코어-쉘(core-shell) 구조의 발광 패턴(10)을 포함할 수 있다.
발광 소자(LD)는 일 방향으로 연장된 다각 뿔 형상으로 제공될 수 있다. 일 예로, 발광 소자(LD)는 육각 뿔 형상으로 제공될 수 있다. 발광 소자(LD)의 연장 방향을 길이(L) 방향이라고 하면, 상기 발광 소자(LD)는 상기 길이(L) 방향을 따라 일 단부(또는 하 단부)와 타 단부(또는 상 단부)를 가질 수 있다. 발광 소자(LD)의 일 단부(또는 하 단부)에서 제1 및 제2 반도체층들(11, 13) 중 하나의 반도체층의 일부가 노출되고, 상기 발광 소자(LD)의 타 단부(또는 상 단부)에서 상기 제1 및 제2 반도체층들(11, 13) 중 나머지 반도체층의 일부가 노출될 수 있다. 일 예로, 발광 소자(LD)의 일 단부(또는 하 단부)에서 제1 반도체층(11)의 일부가 노출되고, 상기 발광 소자(LD)의 타 단부(또는 상 단부)에서 제2 반도체층(13)의 일부가 노출될 수 있다. 이러한 경우, 발광 소자(LD)가 표시 장치의 광원으로 적용될 때 노출된 제1 반도체층(11)의 일부가 상기 발광 소자(LD)를 구동하는 구동 전극들 중 하나의 구동 전극에 접촉되고 노출된 제2 반도체층(13)의 일부가 다른 구동 전극에 접촉될 수 있다.
실시예에 따라, 발광 소자(LD)가 추가 전극(15)을 포함하는 경우, 상기 발광 소자(LD)의 타 단부(또는 상 단부)에서 제2 반도체층(13)의 적어도 일측을 감싸는 추가 전극(15)의 일부가 노출될 수 있다. 이러한 경우 발광 소자(LD)가 표시 장치의 광원으로 적용될 때 노출된 추가 전극(15)의 일부가 상기 다른 구동 전극에 접촉되어 상기 하나의 전극과 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 제1 반도체층(11)은 발광 소자(LD)의 코어(core), 즉 중심(혹은 가운데)에 위치할 수 있다. 발광 소자(LD)는 제1 반도체층(11)의 형상에 대응되는 형상으로 제공될 수 있다. 일 예로, 제1 반도체층(11)이 육각 뿔 형상을 갖는 경우, 발광 소자(LD) 및 발광 패턴(10)도 육각 뿔 형상을 가질 수 있다.
활성층(12)은 발광 소자(LD)의 길이(L) 방향에서 제1 반도체층(11)의 외주면을 둘러싸는 형태로 제공 및/또는 형성될 수 있다. 구체적으로, 활성층(12)은 발광 소자(LD)의 길이(L) 방향에서 제1 반도체층(11)의 양측 단부 중 하측에 배치된 타측 단부를 제외한 나머지 영역을 둘러싸는 형태로 제공 및/또는 형성될 수 있다.
제2 반도체층(13)은 발광 소자(LD)의 길이(L) 방향에서 활성층(12)을 둘러싸는 형태로 제공 및/또는 형성되며, 제1 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 제2 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 발광 소자(LD)는 제2 반도체층(13)의 적어도 일측을 둘러싸는 추가 전극(15)을 포함할 수 있다. 추가 전극(15)은 제2 반도체층(13)에 전기적으로 연결되는 오믹(Ohmic) 컨택 전극이거나 쇼트키(Schottky) 컨택 전극일 수 있으나, 이에 한정되는 것은 아니다.
상술한 바와 같이, 발광 소자(LD)는 양 단부가 돌출된 형상을 갖는 육각 뿔 형태로 구성될 수 있으며, 그 중심에 제공된 제1 반도체층(11), 상기 제1 반도체층(11)을 둘러싸는 활성층(12), 상기 활성층(12)을 둘러싸는 제2 반도체층(13), 및 상기 제2 반도체층(13)을 둘러싸는 추가 전극(15)을 포함하는 코어-쉘 구조의 발광 패턴(10)으로 구현될 수 있다. 육각 뿔 형상을 갖는 발광 소자(LD)의 일 단부(또는 하단부)에는 제1 반도체층(11)이 배치되고, 상기 발광 소자(LD)의 타 단부(또는 상단부)에는 추가 전극(15)이 배치될 수 있다.
또한, 실시예에 따라, 발광 소자(LD)는 코어-쉘(core-shell) 구조의 발광 패턴(10)의 외주면에 제공된 절연막(14)을 더 포함할 수 있다. 절연막(14)은 투명한 절연 물질을 포함할 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시 장치를 도시한 것으로, 특히, 도 1a, 도 1b, 도 2a, 도 2b, 도 3a, 도 3b, 도 4a, 및 도 4b에 도시된 발광 소자들 중 어느 하나의 발광 소자를 발광원으로 사용한 표시 장치의 개략적인 평면도이다.
도 5에 있어서, 편의를 위하여 영상이 표시되는 표시 영역을 중심으로 표시 장치의 구조를 간략하게 도시하였다. 다만, 실시예에 따라서, 도시되지 않은 적어도 하나의 구동 회로부(일 예로, 스캔 구동부 및 데이터 구동부 등) 및/또는 복수의 신호 배선들이 표시 장치에 더 배치될 수도 있다.
도 1a, 도 1b, 도 2a, 도 2b, 도 3a, 도 3b, 도 4a, 도 4b, 및 도 5를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 기판(SUB), 상기 기판(SUB) 상에 제공되며 적어도 하나의 발광 소자(LD)를 각각 포함하는 복수의 화소들(PXL), 상기 기판(SUB) 상에 제공되며 상기 화소들(PXL)을 구동하는 구동부(미도시), 및 상기 화소들(PXL)과 구동부를 연결하는 배선부(미도시)를 포함할 수 있다.
표시 장치는 발광 소자(LD)를 구동하는 방식에 따라 패시브 매트릭스형 표시 장치와 액티브 매트릭스형 표시 장치로 분류될 수 있다. 일 예로, 표시 장치가 액티브 매트릭스형으로 구현되는 경우, 화소들(PXL) 각각은 발광 소자(LD)에 공급되는 전류량을 제어하는 구동 트랜지스터와 상기 구동 트랜지스터로 데이터 신호를 전달하는 스위칭 트랜지스터 등을 포함할 수 있다.
최근 해상도, 콘트라스트, 동작 속도의 관점에서 각 화소(PXL)마다 선택하여 점등하는 액티브 매트릭스형 표시 장치가 주류가 되고 있으나 본 발명이 이에 한정되는 것은 아니며 화소(PXL) 그룹별로 점등이 수행되는 패시브 매트릭스형 표시 장치 또한 발광 소자(LD)를 구동하기 위한 구성 요소들(일 예로, 제1 및 제2 전극 등)을 사용할 수 있다.
기판(SUB)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다.
실시예에 따라, 표시 영역(DA)은 표시 장치의 중앙 영역에 배치되고, 비표시 영역(NDA)은 상기 표시 영역(DA)을 둘러싸도록 상기 표시 장치의 가장 자리 영역에 배치될 수 있다. 다만, 표시 영역(DA) 및 비표시 영역(NDA)의 위치가 이에 한정되지는 않으며, 이들의 위치는 변경될 수 있다.
표시 영역(DA)은 영상을 표시하는 화소들(PXL)이 제공되는 영역일 수 있다. 비표시 영역(NDA)은 화소들(PXL)을 구동하기 위한 구동부 및 상기 화소들(PXL)과 상기 구동부를 연결하는 배선부의 일부가 제공되는 영역일 수 있다.
표시 영역(DA)은 다양한 형상을 가질 수 있다. 예를 들어, 표시 영역(DA)은 직선으로 이루어진 변을 포함하는 닫힌 형태의 다각형으로 제공될 수 있다. 또한, 표시 영역(DA)은 곡선으로 이루어진 변을 포함하는 원 형상 및/또는 타원 형상으로 제공될 수 있다. 이에 더하여, 표시 영역(DA)은 직선과 곡선으로 이루어진 변을 포함하는 반원, 반타원 등 다양한 형상으로 제공될 수도 있다.
비표시 영역(NDA)은 표시 영역(DA)의 적어도 일측에 제공될 수 있다. 본 발명의 일 실시예에 있어서, 비표시 영역(NDA)은 표시 영역(DA)의 둘레(혹은 가장 자리)를 둘러쌀 수 있다.
기판(SUB)은 투명 절연 물질을 포함하여 광의 투과가 가능할 수 있다. 기판(SUB)은 경성(rigid) 기판이거나 가요성(flexible) 기판일 수 있다.
기판(SUB) 상의 일 영역은 표시 영역(DA)으로 제공되어 화소들(PXL)이 배치되고, 상기 기판(SUB) 상의 나머지 영역은 비표시 영역(NDA)으로 제공될 수 있다. 일 예로, 기판(SUB)은, 각각의 화소(PXL)가 배치되는 화소 영역들을 포함한 표시 영역(DA)과, 상기 표시 영역(DA)의 주변에 배치되는 비표시 영역(NDA)을 포함할 수 있다.
화소들(PXL) 각각은 기판(SUB) 상의 표시 영역(DA) 내에 제공될 수 있다. 본 발명의 일 실시예에 있어서, 화소들(PXL)은 스트라이프 또는 펜타일 배열 구조로 표시 영역(DA)에 배열될 수 있으나, 본 발명이 이에 한정되지는 않는다.
각각의 화소(PXL)는 대응되는 스캔 신호 및 데이터 신호에 의해 구동되는 적어도 하나 이상의 발광 소자(LD)를 포함할 수 있다. 발광 소자(LD)는 마이크로 스케일 혹은 나노 스케일 정도로 작은 크기를 가지며 인접하게 배치된 발광 소자들과 서로 병렬로 연결될 수 있으나, 이에 본 발명이 한정되는 것은 아니다. 발광 소자(LD)는 각 화소(PXL)의 광원을 구성할 수 있다.
각각의 화소(PXL)는 소정의 신호(일 예로, 스캔 신호 및 데이터 신호) 및/또는 소정의 전원(일 예로, 제1 구동 전원 및 제2 구동 전원)에 의해 구동되는 적어도 하나의 광원을 포함할 수 있다. 예를 들면, 각각의 화소(PXL)는 도 1a 내지 도 4b의 실시예들 각각에 도시된 발광 소자(LD), 일 예로, 각각 나노 스케일 내지 마이크로 스케일 정도로 작은 크기를 가지는 적어도 하나의 초소형의 발광 소자(LD)를 포함할 수 있다. 다만, 본 발명의 실시예에서 각각의 화소(PXL)의 광원으로 이용될 수 있는 발광 소자(LD)의 종류가 이에 한정되지는 않는다.
본 발명의 일 실시예에 있어서, 화소들(PXL)의 색상, 종류 및/또는 개수 등이 특별히 한정되지는 않으며, 일 예로 각각의 화소(PXL)에서 방출되는 광의 색상은 다양하게 변경될 수 있다.
구동부는 배선부를 통해 각각의 화소(PXL)에 소정의 신호 및 소정의 전원을 제공하며, 이에 따라 상기 화소(PXL)의 구동을 제어할 수 있다. 도 5에서는 설명의 편의를 위하여 배선부를 생략하였다.
구동부는 스캔 라인을 통해 화소들(PXL)에 스캔 신호를 제공하는 스캔 구동부, 발광 제어 라인을 통해 화소들(PXL)에 발광 제어 신호를 제공하는 발광 구동부, 및 데이터 라인을 통해 화소들(PXL)에 데이터 신호를 제공하는 데이터 구동부, 및 타이밍 제어부를 포함할 수 있다. 타이밍 제어부는 스캔 구동부, 발광 구동부, 및 데이터 구동부를 제어할 수 있다.
도 6a 내지 도 6e는 도 5에 도시된 하나의 화소에 포함된 구성 요소들의 전기적 연결 관계를 다양한 실시예에 따라 나타낸 회로도들이다.
예를 들어, 도 6a 내지 도 6e는 능동형 표시 장치에 적용될 수 있는 화소(PXL)에 포함된 구성 요소들의 전기적 연결 관계를 서로 다른 실시예에 따라 도시하였다. 다만, 본 발명의 실시예가 적용될 수 있는 화소(PXL)에 포함된 구성 요소들의 종류가 이에 한정되지는 않는다.
도 6a 내지 도 6e에서는, 도 5에 도시된 화소들 각각에 포함된 구성 요소들뿐만 아니라 상기 구성 요소들이 제공되는 영역까지 포괄하여 화소(PXL)로 지칭한다. 실시예에 따라, 도 6a 내지 도 6e에 도시된 각각의 화소(PXL)는 도 5의 표시 장치에 구비된 화소들(PXL) 중 어느 하나일 수 있으며, 상기 화소들(PXL)은 실질적으로 서로 동일 또는 유사한 구조를 가질 수 있다.
도 1a 내지 도 4b, 도 5, 도 6a 내지 도 6e를 참조하면, 하나의 화소(PXL, 이하 '화소'라 함)는 데이터 신호에 대응하는 휘도의 광을 생성하는 발광 유닛(EMU)을 포함할 수 있다. 또한, 화소(PXL)는 발광 유닛(EMU)을 구동하기 위한 화소 회로(144)를 선택적으로 더 포함할 수 있다.
실시예에 따라, 발광 유닛(EMU)은 제1 구동 전원(VDD)이 인가되는 제1 전원 라인(PL1)과 제2 구동 전원(VSS)이 인가되는 제2 전원 라인(PL2) 사이에 병렬로 연결된 복수의 발광 소자들(LD)을 포함할 수 있다. 예를 들어, 발광 유닛(EMU)은, 화소 회로(144) 및 제1 전원 라인(PL1)을 경유하여 제1 구동 전원(VDD)에 연결된 제1 전극(EL1, 혹은 "제1 정렬 전극")과, 제2 전원 라인(PL2)을 통해 제2 구동 전원(VSS)에 연결된 제2 전극(EL2, 혹은 "제2 정렬 전극")과, 상기 제1 및 제2 전극들(EL1, EL2) 사이에 서로 동일한 방향으로 병렬 연결되는 복수의 발광 소자들(LD)을 포함할 수 있다. 본 발명의 일 실시예에 있어서, 제1 전극(EL1)은 애노드 전극일 수 있고, 제2 전극(EL2)은 캐소드 전극일 수 있다.
본 발명의 일 실시예에 있어서, 발광 유닛(EMU)에 포함된 발광 소자들(LD) 각각은, 제1 전극(EL1)을 통해 제1 구동 전원(VDD)에 연결되는 제1 단부 및 제2 전극(EL2)을 통해 제2 구동 전원(VSS)에 연결된 제2 단부를 포함할 수 있다. 제1 구동 전원(VDD)과 제2 구동 전원(VSS)은 서로 다른 전위를 가질 수 있다. 일 예로, 제1 구동 전원(VDD)은 고전위 전원으로 설정되고, 제2 구동 전원(VSS)은 저전위 전원으로 설정될 수 있다. 이때, 제1 및 제2 구동 전원들(VDD, VSS)의 전위차는 화소(PXL)의 발광 기간 동안 발광 소자들(LD)의 문턱 전압 이상으로 설정될 수 있다.
상술한 바와 같이, 상이한 전위의 전압이 각각 공급되는 제1 전극(EL1)과 제2 전극(EL2) 사이에 동일한 방향(일 예로, 순 방향)으로 병렬 연결된 각각의 발광 소자(LD)는 각각의 유효 광원을 구성할 수 있다. 이러한 유효 광원들이 모여 화소(PXL)의 발광 유닛(EMU)을 구성할 수 있다.
발광 유닛(EMU)의 발광 소자들(LD)은 해당 화소 회로(144)를 통해 공급되는 구동 전류에 대응하는 휘도로 발광할 수 있다. 예를 들어, 각각의 프레임 기간 동안 화소 회로(144)는 해당 프레임 데이터의 계조 값에 대응하는 구동 전류를 발광 유닛(EMU)으로 공급할 수 있다. 발광 유닛(EMU)으로 공급된 구동 전류는 동일한 방향으로 연결된 발광 소자들(LD)에 나뉘어 흐를 수 있다. 이에 따라, 각각의 발광 소자(LD)가 그에 흐르는 전류에 상응하는 휘도로 발광하면서, 발광 유닛(EMU)이 구동 전류에 대응하는 휘도의 광을 방출할 수 있다.
한편, 도 6a 내지 도 6e에 있어서, 발광 소자들(LD)이 제1 및 제2 구동 전원(VDD, VSS)의 사이에 서로 동일한 방향으로 연결된 실시예를 도시하였으나, 본 발명이 이에 한정되지는 않는다. 실시예에 따라, 발광 유닛(EMU)은, 각각의 유효 광원을 구성하는 발광 소자들(LD)외에 적어도 하나의 비유효 광원을 더 포함할 수 있다. 일 예로, 발광 유닛(EMU)의 제1 및 제2 전극들(EL1, EL2)의 사이에는, 도 6d 및 도 6e에 도시된 바와 같이, 적어도 역방향 발광 소자(LDr)가 더 연결되어 있을 수 있다. 이러한 역방향 발광 소자(LDr)는 유효 광원들을 구성하는 발광 소자들(LD)과 함께 제1 및 제2 전극들(EL1, EL2)의 사이에 병렬로 연결되되, 상기 발광 소자들(LD)과는 반대 방향으로 상기 제1 및 제2 전극들(EL1, EL2)의 사이에 연결될 수 있다. 이러한 역방향 발광 소자(LDr)는, 제1 및 제2 전극들(EL1, EL2) 사이에 소정의 구동 전압(일 예로, 순방향의 구동 전압)이 인가되더라도 비활성된 상태를 유지하게 되고, 이에 따라 역방향 발광 소자(LDr)에는 실질적으로 전류가 흐르지 않게 된다.
화소 회로(144)는 해당 화소(PXL)의 스캔 라인(Si) 및 데이터 라인(Dj)에 접속될 수 있다. 일 예로, 화소(PXL)가 표시 영역(DA)의 i(i는 자연수)번째 행 및 j(j는 자연수)번째 열에 배치되었다고 할 때, 상기 화소(PXL)의 화소 회로(144)는 표시 영역(DA)의 i번째 스캔 라인(Si) 및 j번째 데이터 라인(Dj)에 접속될 수 있다. 실시예에 따라, 화소 회로(144)는 도 6a 및 도 6b에 도시된 바와 같이 제1 및 제2 트랜지스터들(T1, T2)과 스토리지 커패시터(Cst)를 포함할 수 있다. 다만, 화소 회로(144)의 구조가 도 6a 및 도 6b에 도시된 실시예에 한정되지는 않는다.
우선, 도 6a를 참조하면, 화소 회로(144)는 제1 및 제2 트랜지스터들(T1, T2)과 스토리지 커패시터(Cst)를 포함할 수 있다.
제2 트랜지스터(T2; 스위칭 트랜지스터)의 제1 단자는 데이터 라인(Dj)에 접속될 수 있고, 제2 단자는 제1 노드(N1)에 접속될 수 있다. 여기서, 제2 트랜지스터(T2)의 제1 단자와 제2 단자는 서로 다른 단자로, 예컨대 제1 단자가 소스 전극이면 제2 단자는 드레인 전극일 수 있다. 그리고, 제2 트랜지스터(T2)의 게이트 전극은 스캔 라인(Si)에 접속될 수 있다.
이와 같은 제2 트랜지스터(T2)는, 스캔 라인(Si)으로부터 제2 트랜지스터(T2)가 턴-온될 수 있는 전압(예컨대, 로우 전압)의 스캔 신호가 공급될 때 턴-온되어, 데이터 라인(Dj)과 제1 노드(N1)를 전기적으로 연결한다. 이때, 데이터 라인(Dj)으로는 해당 프레임의 데이터 신호가 공급되고, 이에 따라 제1 노드(N1)로 데이터 신호가 전달된다. 제1 노드(N1)로 전달된 데이터 신호는 스토리지 커패시터(Cst)에 충전된다.
제1 트랜지스터(T1; 구동 트랜지스터)의 제1 단자는 제1 구동 전원(VDD)에 접속될 수 있고, 제2 단자는 발광 소자들(LD) 각각의 제1 전극(EL1)에 전기적으로 접속될 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속될 수 있다. 이와 같은 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 발광 소자들(LD)로 공급되는 구동 전류의 양을 제어한다.
스토리지 커패시터(Cst)의 일 전극은 제1 구동 전원(VDD)에 접속될 수 있고, 다른 전극은 제1 노드(N1)에 접속될 수 있다. 이와 같은 스토리지 커패시터(Cst)는 제1 노드(N1)로 공급되는 데이터 신호에 대응하는 전압을 충전하고, 다음 프레임의 데이터 신호가 공급될 때까지 충전된 전압을 유지한다.
도 6a 및 도 6b 각각에서는 데이터 신호를 화소(PXL) 내부로 전달하기 위한 제2 트랜지스터(T2)와, 상기 데이터 신호의 저장을 위한 스토리지 커패시터(Cst)와, 상기 데이터 신호에 대응하는 구동 전류를 발광 소자들(LD)로 공급하기 위한 제1 트랜지스터(T1)를 포함한 화소 회로(144)를 도시하였다.
하지만, 본 발명이 이에 한정되는 것은 아니며 화소 회로(144)의 구조는 다양하게 변경 실시될 수 있다. 일 예로, 화소 회로(144)는 제1 트랜지스터(T1)의 문턱전압을 보상하기 위한 트랜지스터 소자, 제1 노드(N1)를 초기화하기 위한 트랜지스터 소자, 및/또는 발광 소자(LD)들의 발광 시간을 제어하기 위한 트랜지스터 소자 등과 같은 적어도 하나의 트랜지스터 소자나, 제1 노드(N1)의 전압을 부스팅하기 위한 부스팅 커패시터 등과 같은 다른 회로 소자들을 추가적으로 더 포함할 수 있음을 물론이다.
또한, 도 6a에서는 화소 회로(144)에 포함되는 트랜지스터들, 예컨대 제1 및 제2 트랜지스터들(T1, T2)을 모두 P타입의 트랜지스터들로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 즉, 화소 회로(144)에 포함된 제1 및 제2 트랜지스터들(T1, T2) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다.
다음으로, 도 1a 내지 도 4b, 도 5, 및 도 6b를 참조하면, 본 발명의 일 실시예에 따르면 제1 및 제2 트랜지스터들(T1, T2)은 N타입의 트랜지스터로 구현될 수 있다. 도 6b에 도시된 화소 회로(144)는 트랜지스터 타입 변경으로 인한 일부 구성 요소들의 접속 위치 변경을 제외하고는 그 구성이나 동작이 도 6a의 화소 회로(144)와 유사하다. 따라서, 이에 대한 설명은 간략히 하기로 한다.
본 발명의 일 실시예에 있어서, 도 6b에 도시된 화소 회로(144)는 N타입의 트랜지스터로 이루어진 제1 및 제2 트랜지스터들(T1, T2)과 스토리지 커패시터(Cst)를 포함할 수 있다. 제1 및 제2 트랜지스터들(T1, T2)이 N타입의 트랜지스터로 이루어진 경우, 제1 노드(N1)로 공급되는 데이터 신호에 대응하는 전압을 충전하는 스토리지 커패시터(Cst)의 안정화를 위해 발광 유닛(EMU)은 제1 구동 전원(VDD)과 화소 회로(144) 사이에 접속될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라, 도 6b에 도시된 발광 유닛(EMU)은 화소 회로(144)와 제2 구동 전원(VSS) 사이에 접속될 수도 있다. 본 발명의 일 실시예에 있어서, 화소 회로(144)의 구성은 도 6a 및 도 6b에 도시된 실시예에 한정되지 않는다. 일 예로, 화소 회로(144)는 도 6c 및 도 6d에 도시된 실시예와 같이 구성될 수도 있다.
화소 회로(144)는, 도 6c 및 도 6d에 도시된 바와 같이, 화소(PXL)의 스캔 라인(Si) 및 데이터 라인(Dj)에 연결될 수 있다. 일 예로, 화소(PXL)가 표시 영역(DA)의 i번째 행 및 j번째 열에 배치된 경우, 해당 화소(PXL)의 화소 회로(144)는 표시 영역(DA)의 i번째 스캔 라인(Si) 및 j번째 데이터 라인(Dj)에 연결될 수 있다.
또한, 실시예에 따라, 화소 회로(144)는 적어도 하나의 다른 스캔 라인에 더 연결될 수도 있다. 예를 들어, 표시 영역(DA)의 i번째 행에 배치된 화소(PXL)는 i-1번째 스캔 라인(Si-1) 및/또는 i+1번째 스캔 라인(Si+1)에 더 연결될 수 있다. 또한, 실시예에 따라, 화소 회로(144)는 제1 및 제2 구동 전원(VDD, VSS) 외에도 제3의 전원에 더 연결될 수 있다. 예를 들어, 화소 회로(144)는 초기화 전원(Vint)에도 연결될 수 있다.
화소 회로(144)는 제1 내지 제7 트랜지스터들(T1 ~ T7)과, 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터(T1; 구동 트랜지스터)의 일 전극, 일 예로, 소스 전극은 제5 트랜지스터(T5)를 경유하여 제1 구동 전원(VDD)에 접속될 수 있고, 다른 일 전극, 일 예로, 드레인 전극은 제6 트랜지스터(T6)를 경유하여 발광 소자(LD)들의 일측 단부에 접속될 수 있다. 그리고, 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속될 수 있다. 이러한 제1 트랜지스터(T1)는, 제1 노드(N1)의 전압에 대응하여, 발광 소자(LD)들을 경유하여 제1 구동 전원(VDD)과 제2 구동 전원(VSS)의 사이에 흐르는 구동 전류를 제어한다.
제2 트랜지스터(T2; 스위칭 트랜지스터)는 화소(PXL)에 연결된 j번째 데이터 라인(Dj)과 제1 트랜지스터(T1)의 소스 전극 사이에 접속될 수 있다. 그리고, 제2 트랜지스터(T2)의 게이트 전극은 화소(PXL)에 연결된 i번째 스캔 라인(Si)에 접속될 수 있다. 이와 같은 제2 트랜지스터(T2)는 i번째 스캔 라인(Si)으로부터 게이트-온 전압(일 예로, 로우 전압)의 주사 신호가 공급될 때 턴-온되어 j번째 데이터 라인(Dj)을 제1 트랜지스터(T1)의 소스 전극에 전기적으로 연결할 수 있다. 따라서, 제2 트랜지스터(T2)가 턴-온되면, j번째 데이터 라인(Dj)으로부터 공급되는 데이터 신호가 제1 트랜지스터(T1)로 전달된다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 드레인 전극과 제1 노드(N1) 사이에 접속될 수 있다. 그리고, 제3 트랜지스터(T3)의 게이트 전극은 i번째 스캔 라인(Si)에 접속될 수 있다. 이와 같은 제3 트랜지스터(T3)는 i번째 스캔 라인(Si)으로부터 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 제1 트랜지스터(T1)의 드레인 전극과 제1 노드(N1)를 전기적으로 연결할 수 있다.
제4 트랜지스터(T4)는 제1 노드(N1)와 초기화 전원(Vint)이 인가되는 초기화 전원 라인(IPL) 사이에 접속될 수 있다. 그리고, 제4 트랜지스터(T4)의 게이트 전극은 이전 스캔 라인, 일 예로 i-1번째 스캔 라인(Si-1)에 접속될 수 있다. 이와 같은 제4 트랜지스터(T4)는 i-1번째 스캔 라인(Si-1)으로 게이트-온 전압의 스캔 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 제1 노드(N1)로 전달할 수 있다. 여기서, 초기화 전원(Vint)은 데이터 신호의 최저 전압 이하의 전압을 가질 수 있다.
제5 트랜지스터(T5)는 제1 구동 전원(VDD)과 제1 트랜지스터(T1) 사이에 접속될 수 있다. 그리고, 제5 트랜지스터(T5)의 게이트 전극은 대응하는 발광 제어 라인, 일 예로 i번째 발광 제어 라인(Ei)에 접속될 수 있다. 이와 같은 제5 트랜지스터(T5)는 i번째 발광 제어 라인(Ei)으로 게이트-오프 전압의 발광 제어신호가 공급될 때 턴-오프될 수 있고, 그 외의 경우에 턴-온될 수 있다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)와 발광 소자들(LD)의 일 단부 사이에 접속될 수 있다. 그리고, 제6 트랜지스터(T6)의 게이트 전극은 i번째 발광 제어 라인(Ei)에 접속될 수 있다. 이와 같은 제6 트랜지스터(T6)는 i번째 발광 제어 라인(Ei)으로 게이트-오프 전압의 발광 제어신호가 공급될 때 턴-오프될 수 있고, 그 외의 경우에 턴-온될 수 있다.
제7 트랜지스터(T7)는 발광 소자들(LD)의 일 단부와 초기화 전원(Vint)이 인가되는 전원 라인, 일 예로, 초기화 전원 라인 사이에 접속될 수 있다. 그리고, 제7 트랜지스터(T7)의 게이트 전극은 다음 단의 스캔 라인들 중 어느 하나, 일 예로 i+1번째 스캔 라인(Si+1)에 접속될 수 있다. 이와 같은 제7 트랜지스터(T7)는 i+1번째 스캔 라인(Si+1)으로 게이트-온 전압의 스캔 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 발광 소자들(LD)의 일 단부로 공급할 수 있다.
스토리지 커패시터(Cst)는 제1 구동 전원(VDD)과 제1 노드(N1) 사이에 접속될 수 있다. 이와 같은 스토리지 커패시터(Cst)는 각 프레임 기간에 제1 노드(N1)로 공급되는 데이터 신호 및 제1 트랜지스터(T1)의 문턱 전압에 대응하는 전압을 저장할 수 있다.
도 6c 및 도 6d에서는 화소 회로(144)에 포함되는 트랜지스터들, 일 예로, 제1 내지 제7 트랜지스터들(T1 내지 T7)을 모두 P타입의 트랜지스터들로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 제1 내지 제7 트랜지스터들(T1 내지 T7) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다.
본 발명의 일 실시예에 있어서, 화소 회로(144)의 구성은 도 6a 내지 도 6d에 도시된 실시예에 한정되지 않는다. 일 예로, 화소 회로(144)는 도 6e에 도시된 실시예와 같이 구성될 수도 있다.
화소 회로(144)는, 도 6e에 도시된 바와 같이, 제어 라인(CLi) 및 센싱 라인(SENj)에 더 접속될 수 있다. 일 예로, 표시 영역(DA)의 i번째 행 및 j번째 열에 배치된 화소(PXL)의 화소 회로(144)는 표시 영역(DA)의 i번째 제어 라인(CLi) 및 j번째 센싱 라인(SENj)에 접속될 수 있다. 상술한 화소 회로(144)는 도 6a 및 도 6b에 도시된 제1 및 제2 트랜지스터들(T1, T2)외에 제3 트랜지스터(T3)를 더 포함할 수 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)와 센싱 라인(SENj)의 사이에 접속된다. 예를 들어, 제3 트랜지스터(T3)의 일 전극은, 제1 전극(EL1)에 연결된 제1 트랜지스터(T1)의 일 단자(일 예로, 소스 전극)에 접속되고, 상기 제3 트랜지스터(T3)의 다른 전극은, 센싱 라인(SENj)에 접속될 수 있다. 한편, 센싱 라인(SENj)이 생략되는 경우 제3 트랜지스터(T3)의 게이트 전극은 데이터 라인(Dj)에 접속될 수도 있다.
실시예에 따라, 제3 트랜지스터(T3)의 게이트 전극은 제어 라인(CLi)에 접속된다. 한편, 제어 라인(CLi)이 생략되는 경우 제3 트랜지스터(T3)의 게이트 전극은 스캔 라인(Si)에 접속될 수도 있다. 이와 같은 제3 트랜지스터(T3)는 소정의 센싱 기간 동안 제어 라인(CLi)으로 공급되는 게이트-온 전압(일 예로, 하이 레벨)의 제어 신호에 의해 턴-온되어 센싱 라인(SENj)과 제1 트랜지스터(T1)를 전기적으로 연결한다.
실시예에 따라, 센싱 기간은 표시 영역(DA)에 배치된 화소들(PXL) 각각의 특성 정보(일 예로, 제1 트랜지스터(T1)의 문턱 전압 등)를 추출하는 기간일 수 있다. 상술한 센싱 기간 동안, 데이터 라인(Dj) 및 제2 트랜지스터(T2)를 통해 제1 노드(N1)에 제1 트랜지스터(T1)가 턴-온될 수 있는 소정의 기준 전압을 공급하거나, 각각의 화소(PXL)를 전류원 등에 연결함에 의해 상기 제1 트랜지스터(T1)를 턴-온시킬 수 있다. 또한, 제3 트랜지스터(T3)로 게이트-온 전압의 제어 신호를 공급하여 상기 제3 트랜지스터(T3)를 턴-온시킴에 의해 제1 트랜지스터(T1)를 센싱 라인(SENj)에 연결할 수 있다. 이에 따라, 상술한 센싱 라인(SENj)을 통해, 제1 트랜지스터(T1)의 문턱 전압 등을 비롯한 각 화소(PXL)의 특성 정보를 추출할 수 있다. 추출된 특성 정보는 화소들(PXL) 사이의 특성 편차가 보상되도록 영상 데이터를 변환하는 데에 이용될 수 있다.
한편, 도 6e에서는 제1 내지 제3 트랜지스터들(T1 ~ T3)이 모두 N타입 트랜지스터들인 실시예를 개시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 상술한 제1 내지 제3 트랜지스터들(T1 ~ T3) 중 적어도 하나는 P타입 트랜지스터로 변경될 수도 있다. 또한, 도 6e에서는 발광 유닛(EMU)이 화소 회로(144)와 제2 구동 전원(VSS)의 사이에 접속되는 실시예를 개시하였으나, 상기 발광 유닛(EMU)은 제1 구동 전원(VDD)과 상기 화소 회로(144)의 사이에 접속될 수도 있다.
또한, 도 6a 내지 도 6e에서는, 각각의 발광 유닛(EMU)을 구성하는 발광 소자들(LD)이 모두 병렬로 연결된 실시예를 도시하였으나, 본 발명이 이에 한정되지는 않는다. 실시예에 따라, 발광 유닛(EMU)은 서로 병렬로 연결된 복수의 발광 소자들(LD)을 포함하는 적어도 하나의 직렬 단을 포함하도록 구성될 수 있다. 즉, 발광 유닛(EMU)은 직/병렬 혼합 구조로 구성될 수도 있다. 이에 대해서는 도 7a 및 도 7b를 참고하여 후술하기로 한다.
본 발명에 적용될 수 있는 화소(PXL)의 구조가 도 6a 내지 도 6e에 도시된 실시예들에 한정되지는 않으며, 해당 화소는 다양한 구조를 가질 수 있다. 또한, 본 발명의 다른 실시예에서, 각 화소(PXL)는 수동형 발광 표시 장치 등의 내부에 구성될 수도 있다. 이 경우, 화소 회로(144)는 생략되고, 발광 유닛(EMU)에 포함된 발광 소자들(LD)의 양 단부는, 각각 스캔 라인(Si-1, Si, Si+1), 데이터 라인(Dj), 제1 구동 전원(VDD)이 인가되는 제1 전원 라인(PL1), 제2 구동 전원(VSS)이 인가되는 제2 전원 라인(PL2) 및/또는 소정의 제어선 등에 직접 접속될 수도 있다.
도 7a 및 도 7b는 도 5에 도시된 하나의 화소에 포함된 구성 요소들의 전기적 연결 관계를 다른 실시예에 따라 나타낸 회로도들이다. 도 7a 및 도 7b에서는, 각 화소(PXL)의 발광 유닛(EMU)이 서로 연속적으로 연결된 복수의 직렬 단들을 포함하도록 구성될 수 있다. 도 7a 및 도 7b의 실시예들을 설명함에 있어, 중복된 설명을 피하기 위하여 도 6a 내지 도 6e의 실시예들과 유사 또는 동일한 구성, 일 예로, 화소 회로(144)에 대한 상세한 설명은 생략하기로 한다.
우선, 도 7a를 참조하면, 발광 유닛(EMU)은 서로 직렬로 연결된 복수의 발광 소자들을 포함할 수 있다. 일 예로, 발광 유닛(EMU)은, 제1 구동 전원(VDD)과 제2 구동 전원(VSS)의 사이에 순방향으로 직렬 연결되어 유효 광원을 구성하는 제1 발광 소자(LD1), 제2 발광 소자(LD2), 제3 발광 소자(LD3), 및 제4 발광 소자(LD4)를 포함할 수 있다. 이하의 실시예에서는, 제1 내지 제4 발광 소자들(LD1 ~ LD4) 중 적어도 하나의 발광 소자를 임의로 지칭하거나 상기 제1 내지 제4 발광 소자들(LD1 ~ LD4)을 포괄적으로 지칭할 때에는 발광 소자(LD) 또는 발광 소자들(LD)이라고 한다.
제1 발광 소자(LD1)의 일 단부(일 예로, 제2 반도체층)는 제1 전극(EL1)을 통해 제1 구동 전원(VDD)에 연결되고, 상기 제1 발광 소자(LD1)의 타 단부(일 예로, 제1 반도체층)는 제1 및 제2 직렬 단들의 사이에 연결되는 제1 중간 전극(CTE1)을 통해 제2 발광 소자(LD2)의 일 단부(일 예로, 제2 반도체층)에 연결될 수 있다.
제2 발광 소자(LD2)의 일 단부는 제1 중간 전극(CTE1)에 연결되고, 그의 타 단부(일 예로, 제1 반도체층)는 제2 및 제3 직렬 단들의 사이에 연결된 제2 중간 전극(CTE2)을 통해 제3 발광 소자(LD3)의 일 단부(일 예로, 제2 반도체층)에 연결될 수 있다.
제3 발광 소자(LD3)의 일 단부는 제2 중간 전극(CTE2)에 연결되고, 그의 타 단부(일 예로, 제1 반도체층)는 제3 및 제4 직렬 단들의 사이에 연결된 제3 중간 전극(CTE3)을 통해 제4 발광 소자(LD4)의 일 단부(일 예로, 제2 반도체층)에 연결될 수 있다.
제4 발광 소자(LD4)의 일 단부는 제3 중간 전극(CTE3)에 연결되고, 그의 타 단부(일 예로, 제1 반도체층)는 제2 전극(EL2)을 통해 제2 구동 전원(VSS)에 연결될 수 있다.
상술한 바와 같이, 제1 내지 제4 발광 소자들(LD1 ~ LD4)은, 화소(PXL)의 발광 유닛(EMU)의 제1 및 제2 전극들(EL1, EL2)의 사이에 직렬 연결될 수 있다.
발광 소자들(LD)을 직렬 연결한 구조의 발광 유닛(EMU)의 경우, 발광 소자들(LD)을 병렬 연결한 구조의 발광 유닛(EMU)에 비하여 제1 및 제2 전극들(EL1, EL2)의 사이에 인가되는 전압은 증가하고, 상기 발광 유닛(EMU)에 흐르는 구동 전류의 크기는 감소할 수 있다. 따라서, 각각의 화소(PXL)의 발광 유닛(EMU)을 직렬 구조로 구성할 경우, 표시 장치의 소비 전력이 저감될 수 있다.
실시예에 따라, 적어도 하나의 직렬 단은 서로 병렬로 연결된 복수의 발광 소자들(LD)을 포함하는 형태로 제공될 수도 있다. 이러한 경우, 각 화소(PXL)의 발광 유닛(EMU)은 직/병렬 혼합 구조로 구성될 수 있다. 예를 들어, 발광 유닛(EMU)은 도 7b에 도시된 바와 같이, 구성될 수도 있다.
다음으로, 도 7b를 참조하면, 화소(PXL)는 화소 회로(144) 및 화소 회로(144)에 연결된 발광 유닛(EMU)을 포함할 수 있다. 여기서, 화소 회로(144)는 제1 내지 제7 트랜지스터들(T1 ~ T7)과 스토리지 커패시터(Cst)를 포함할 수 있다. 본 발명의 일 실시예에 있어서, 화소 회로(144)는 도 6c 및 도 6d를 참고하여 설명한 화소 회로(144)와 동일한 구성이므로, 이에 대한 설명은 생략한다.
화소(PXL)의 발광 유닛(EMU)은 제1 및 제2 구동 전원들(VDD, VSS)의 사이에 순차적으로 연결된 복수의 직렬 단들을 포함할 수 있다. 그리고, 각각의 직렬 단은 해당 직렬 단의 전극 쌍을 구성하는 두 개의 전극들 사이에 순방향으로 연결된 하나 이상의 발광 소자(LD)를 포함할 수 있다. 일 예로, 발광 유닛(EMU)은 제1 및 제2 구동 전원들(VDD, VSS) 사이에 순차적으로 연결된 제1 내지 제3 직렬 단들(SET1 ~ SET3)을 포함할 수 있다. 제1 내지 제3 직렬 단들(SET1 ~ SET3) 각각은, 해당 직렬 단의 전극 쌍을 구성하는 두 개의 전극들(EL1 및 CE1a, CE1b 및 CE2a, CE2b 및 EL2)과, 각각의 두 개의 전극들(EL1 및 CE1a, CE1b 및 CE2a, CE2b 및 EL2) 사이에 순방향으로, 일 예로, 동일한 방향으로 병렬 연결된 복수의 발광 소자들(LD)을 포함할 수 있다.
제1 직렬 단(SET1)은 발광 유닛(EMU)에 포함된 전극 쌍을 이루는 두 개의 전극들(EL1 및 CE1a, CE1b 및 CE2a, CE2b 및 EL2) 중 제1 전극(EL1)과 제1a 중간 전극(CE1a)을 포함하고, 제1 전극(EL1)과 제1a 중간 전극(CE1a) 사이에 연결된 적어도 하나의 제1 발광 소자(LD1)를 포함할 수 있다. 일 예로, 제1 직렬 단(SET1)은 화소 회로(144)를 경유하여 제1 구동 전원(VSS)에 연결되는 제1 전극(EL1)과, 제2 구동 전원(VSS)에 연결되는 제1a 중간 전극(CE1a)과, 상기 제1 전극(EL1)과 상기 제1a 중간 전극(CE1a) 사이에 연결된 복수의 제1 발광 소자들(LD1)을 포함할 수 있다.
각각의 제1 발광 소자(LD1)의 일 단부(일 예로, 제2 반도체층)는 제1 직렬 단(SET1)의 제1 전극(EL1)에 전기적으로 연결되고, 그의 타 단부(일 예로, 제1 반도체층)는 제1 직렬 단(SET1)의 제1a 중간 전극(CE1a)에 전기적으로 연결된다. 제1 발광 소자들(LD1)은 제1 직렬 단(SET1)의 제1 전극(EL1)과 제1a 중간 전극(CE1a) 사이에 병렬 연결되며, 제1 전극(EL1)과 제1a 중간 전극(CE1a)의 사이에 동일한 방향(일 예로, 순방향)으로 연결될 수 있다. 실시예에 따라, 제1 직렬 단(SET1)에는 적어도 하나의 역방향 발광 소자(도 6e의 LDr 참고)가 더 연결되어 있을 수 있다. 이러한 역방향 발광 소자(LDr)는 유효 광원들을 구성하는 제1 발광 소자들(LD1)과 함께 제1 전극(EL1)과 제1a 중간 전극(CE1a) 사이에 병렬로 연결되되, 제1 발광 소자들(LD1)과 반대 방향으로 제1 전극(EL1)과 제1a 중간 전극(CE1a) 사이에 연결될 수 있다. 이러한 역방항 발광 소자(LDr)는, 제1 전극(EL1) 및 제1a 중간 전극(CE1a)의 사이에 소정의 구동 전압(일 예로, 순방향의 구동 전압)이 인가되더라도 비활성된 상태를 유지하게 되고, 이에 따라 역방향 발광 소자(LDr)에는 실질적으로 전류가 흐르지 않게 된다.
제2 직렬 단(SET2)은 발광 유닛(EMU)에 포함된 전극 쌍을 이루는 두 개의 전극들(EL1 및 CE1a, CE1b 및 CE2a, CE2b 및 EL2) 중 제1b 중간 전극(CE1b)과 제2a 중간 전극(CE2a)을 포함하고, 제1b 중간 전극(CE1b)과 제2a 중간 전극(CE2a) 사이에 연결된 적어도 하나의 제2 발광 소자(LD2)를 포함할 수 있다. 일 예로, 제2 직렬 단(SET2)은 화소 회로(144) 및 제1 직렬 단(SET1)을 경유하여 제1 구동 전원(VDD)에 연결되는 제1b 중간 전극(CE1b)과, 제2 구동 전원(VDD)에 연결되는 제2a 중간 전극(CE2a)과, 제1b 중간 전극(CE1b)과 제2a 중간 전극(CE2a) 사이에 연결된 복수의 제2 발광 소자들(LD2)을 포함할 수 있다. 각각의 제2 발광 소자(LD2)의 일 단부(일 예로, 제2 반도체층)는 제2 직렬 단(SET2)의 제1b 중간 전극(CE1b)에 전기적으로 연결되고, 그의 타 단부(일 예로, 제1 반도체층)는 제2 직렬 단(SET2)의 제2a 중간 전극(CE2a)에 전기적으로 연결된다. 제2 발광 소자들(LD2)은 제2 직렬 단(SET2)의 제1b 및 제2a 중간 전극들(CE1b, CE2a) 사이에 병렬 연결되며, 제1b 및 제2a 중간 전극들(CE1b, CE2a)을 통해 제1 및 제2 구동 전원들(VDD, VSS)의 사이에 동일한 방향(일 예로, 순방향)으로 연결될 수 있다. 실시예에 따라, 제1b 및 제2a 중간 전극들(CE1b, CE2a) 사이에는, 적어도 하나의 역방향 발광 소자(도 6e의 LDr 참고)가 더 연결되어 있을 수 있다. 이러한 역방향 발광 소자(LDr)는 유효 광원들을 구성하는 제2 발광 소자들(LD2)과 함께 제1b 및 제2a 중간 전극들(CE1b, CE2a) 사이에 병렬로 연결되되, 제2 발광 소자들(LD2)과는 반대 방향으로 제1b 및 제2a 중간 전극들(CE1b, CE2a)의 사이에 연결될 수 있다.
본 발명의 일 실시예에 있어서, 제1 직렬 단(SET1)의 제1a 중간 전극(CE1a)과 제2 직렬 단(SET2)의 제1b 중간 전극(CE1b)은 일체로 제공되어 서로 연결될 수 있다. 즉, 제1 직렬 단(SET1)의 제1a 중간 전극(CE1a)과 제2 직렬 단(SET2)의 제1b 중간 전극(CE1b)은 제1 직렬 단(SET1)과 제2 직렬 단(SET2)을 전기적으로 연결하는 제1 중간 전극(CE1)을 구성할 수 있다. 상술한 바와 같이, 제1 직렬 단(SET1)의 제1a 중간 전극(CE1a)과 제2 직렬 단(SET2)의 제1b 중간 전극(CE1b)이 일체로 제공되는 경우, 제1a 중간 전극(CE1a)과 제1b 중간 전극(CE1b)은 제1 중간 전극(CE1)의 서로 다른 일 영역들일 수 있다.
제3 직렬 단(SET3)은, 발광 유닛(EMU)에 포함된 전극 쌍을 이루는 두 개의 전극들(EL1 및 CE1a, CE1b 및 CE2a, CE2b 및 EL2) 중 제2b 중간 전극(CE2b)과 제2 전극(EL2) 사이에 연결된 적어도 하나의 제3 발광 소자(LD3)를 포함할 수 있다. 일 예로, 제3 직렬 단(SET3)은 화소 회로(144) 및 이전의 직렬 단들, 일 예로, 제1 및 제2 직렬 단들(SET1, SET2)을 경유하여 제1 구동 전원(VDD)에 연결되는 제2b 중간 전극(CE2b)과, 제2 구동 전원(VSS)에 연결되는 제2 전극(EL2)과, 제2b 중간 전극(CE2b)과 제2 전극(EL2) 사이에 연결된 복수의 제3 발광 소자들(LD3)을 포함할 수 있다. 각각의 제3 발광 소자(LDE3)의 일 단부(일 예로, 제2 반도체층)는 제3 직렬 단(SET3)의 제2b 중간 전극(CE2b)에 전기적으로 연결되고, 그의 타 단부(일 예로, 제1 반도체층)는 제3 직렬 단(SET3)의 제2 전극(EL2)에 전기적으로 연결된다. 제3 발광 소자들(LD3)은 제3 직렬 단(SET3)의 제2b 중간 전극(CE2b)과 제2 전극(EL2) 사이에 병렬 연결되며, 제2b 중간 전극(CE2b)과 제2 전극(EL2)을 통해 제1 및 제2 구동 전원들(VDD, VSS)의 사이에 동일한 방향(일 예로, 순방향)으로 연결될 수 있다. 실시예에 따라, 제2b 중간 전극(CE2b)과 제2 전극(EL2) 사이에는, 적어도 하나의 역방향 발광 소자(도 6e의 LDr 참고)가 더 연결되어 있을 수 있다. 이러한 역방향 발광 소자(LDr)는 유효 광원들을 구성하는 제3 발광 소자들(LD3)과 함께 제2b 중간 전극(CE2b)과 제2 전극(EL2) 사이에 병렬로 연결되되, 제3 발광 소자들(LD3)과는 반대 방향으로 제2b 중간 전극(CE2b)과 제2 전극(EL2)의 사이에 연결될 수 있다.
본 발명의 일 실시예에 있어서, 제2 직렬 단(SET2)의 제2a 중간 전극(CE2a)과 제3 직렬 단(SET3)의 제2b 중간 전극(CE2b)은 일체로 제공되어 서로 연결될 수 있다. 즉, 제2 직렬 단(SET2)의 제2a 중간 전극(CE2a)과 제3 직렬 단(SET3)의 제2b 중간 전극(CE2b)은 제2 직렬 단(SET2)과 제3 직렬 단(SET3)을 전기적으로 연결하는 제2 중간 전극(CE2)을 구성할 수 있다. 상술한 바와 같이, 제2 직렬 단(SET2)의 제2a 중간 전극(CE2a)과 제3 직렬 단(SET3)의 제2b 중간 전극(CE2b)이 일체로 제공되는 경우, 제2a 중간 전극(CE2a)과 제2b 중간 전극(CE2b)은 제2 중간 전극(CE2)의 서로 다른 일 영역들일 수 있다.
상술한 실시예에서, 제1 직렬 단(SET1)의 제1 전극(EL1)은 각 화소(PXL)의 발광 유닛(EMU)의 애노드 전극일 수 있고, 제3 직렬 단(SET3)의 제2 전극(EL2)이 상기 발광 유닛(EMU)의 캐소드 전극일 수 있다.
상술한 바와 같이, 직/병렬 혼합 구조로 연결된 발광 소자들(LD)을 포함한 화소(PXL)의 발광 유닛(EMU)은 적용되는 제품 사양에 맞춰 구동 전류/전압 조건을 용이하게 조절할 수 있다.
특히, 직/병렬 혼합 구조로 연결된 발광 소자들(LD)을 포함한 화소(PXL)의 발광 유닛(EMU)은 상기 발광 소자들(LD)을 병렬 연결한 구조의 발광 유닛(EMU)에 비하여 구동 전류를 감소시킬 수 있다. 또한, 직/병렬 혼합 구조로 연결된 발광 소자들(LD)을 포함한 화소(PXL)의 발광 유닛(EMU)은, 상기 발광 소자들(LD)을 모두 직렬 연결한 구조의 발광 유닛(EMU)에 비하여 상기 발광 유닛(EMU)의 양단에 인가되는 구동 전압을 감소시킬 수 있다. 또한, 발광 소자들(LD)을 모두 직렬로만 연결할 경우에는 직렬 연결된 발광 소자들(LD) 중 적어도 하나가 순방향으로 완전히 연결되지 않을 때(또는 역방향 발광 소자(LDr)를 포함할 때) 화소(PXL) 내에서 구동 전류가 흐를 수 있는 경로가 차단되면서 암점 결함을 유발할 수 있다. 반면, 발광 소자들(LD)을 직/병렬 혼합 구조로 연결할 경우 각각의 직렬 단의 내부에서 일부 발광 소자(LD)가 순방향으로 연결되지 않거나(또는 역방향 발광 소자(LDr)를 포함하거나) 일부 발광 소자(LD)에 결함이 발생하더라도 해당 직렬 단의 다른 발광 소자(LD)를 통해 구동 전류가 흐를 수 있게 된다. 이에 따라, 화소(PXL)의 결함을 방지 또는 저감할 수 있다.
도 8은 도 5에 도시된 화소들 중 하나의 화소를 개략적으로 도시한 평면도이고, 도 9a는 도 8의 Ⅰ ~ Ⅰ'선에 따른 단면도이고, 도 9b는 도 9a의 제1 및 제2 컨택 전극을 다른 실시예에 따라 구현한 것으로, 도 8의 Ⅰ ~ Ⅰ'선에 대응되는 단면도이고, 도 10은 도 8의 Ⅱ ~ Ⅱ'선에 따른 단면도이고, 도 11은 도 8의 Ⅲ ~ Ⅲ'선에 따른 단면도이고, 도 12는 도 8의 Ⅳ ~ Ⅳ'선에 따른 단면도이고, 도 13은 도 12에 도시된 제1 뱅크 패턴을 다른 실시예에 따른 구현한 것으로, 도 8의 Ⅳ ~ Ⅳ'선에 대응된 단면도이고, 도 14는 도 12에 도시된 표시 소자부를 다른 실시예에 따라 구현한 것으로, 도 8의 Ⅳ ~ Ⅳ'선에 대응된 단면도이며, 도 15는 도 12에 도시된 표시 소자부를 또 다른 실시예에 따라 구현한 것으로, 도 8의 Ⅳ ~ Ⅳ'선에 대응된 단면도이다.
도 8에 도시된 화소는, 도 6a 내지 도 6e, 도 7a, 및 도 7c 각각에 도시된 화소 중 어느 하나일 수 있다.
도 8에 있어서, 편의를 위하여 발광 소자들에 연결되는 트랜지스터의 도시를 생략하였다. 또한, 도 8에 있어서, 편의를 위하여 각각의 화소(PXL)의 화소 영역(PXA)에 제공되는 신호 라인들 중 일부 신호 라인들, 일 예로, 데이터 라인(Dj) 및 초기화 전원 라인(IPL)만을 도시하였다.
도 8 내지 도 15에서는 각각의 전극을 단일의 전극층으로, 각각의 절연층을 단일의 절연층으로만 도시하는 등 하나의 화소(PXL)의 구조를 단순화하여 도시하였으나, 본 발명이 이에 한정되는 것은 아니다.
추가적으로, 본 발명의 일 실시예에 있어서, "동일한 층에 형성 및/또는 제공된다"함은 동일한 공정에서 형성됨을 의미하고, "상이한 층에 형성 및/또는 제공된다" 함은 상이한 공정에서 형성됨을 의미할 수 있다.
이에 더하여, 본 발명의 일 실시예에 있어서 두 구성들 간의 "연결"이라 함은 전기적 연결 및 물리적 연결을 모두 포괄하여 사용하는 것임을 의미할 수 있다.
도 1a 내지 도 5, 및 도 8 내지 도 15를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 기판(SUB), 배선부, 및 복수의 화소들(PXL)을 포함할 수 있다.
기판(SUB)은 투명 절연 물질을 포함하여 광의 투과가 가능할 수 있다. 기판(SUB)은 경성(Rigid) 기판 또는 연성(flexible) 기판일 수 있다.
경성 기판은, 예를 들어, 유리 기판, 석영 기판, 유리 세라믹 기판, 및 결정질 유리 기판 중 하나일 수 있다. 가요성 기판은, 고분자 유기물을 포함하는 필름 기판 및 플라스틱 기판 중 하나일 수 있다. 예를 들면, 가요성 기판은 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 트리아세테이트 셀룰로오스(triacetate cellulose), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate) 중 적어도 어느 하나를 포함할 수 있다.
기판(SUB)에 적용되는 물질은 표시 장치의 제조 공정 시, 높은 처리 온도에 대해 저항성(또는 내열성)을 갖는 것이 바람직할 수 있다.
기판(SUB)은, 화소(PXL)가 배치되는 적어도 하나의 화소 영역(PXA)을 포함한 표시 영역(DA)과 상기 표시 영역(DA)의 주변에 배치되는 비표시 영역(NDA)을 포함할 수 있다.
각각의 화소(PXL)가 배치되는(또는 마련되는) 화소 영역(PXA)은 광이 방출되는 발광 영역(EMA) 및 발광 영역(EMA)의 주변을 둘러싸는 주변 영역을 포함할 수 있다. 본 발명의 일 실시예에 있어서, 주변 영역이라 함은, 광이 방출되지 않는 비발광 영역을 포함할 수 있다.
배선부는 각각의 화소(PXL)에 신호(또는 전압)를 전달하는 복수의 신호 라인들을 포함할 수 있다. 신호 라인들은, 일 예로, 각각의 화소(PXL)에 스캔 신호를 전달하는 스캔 라인(일 예로, 도 6a의 'Si' 참고), 각각의 화소(PXL)에 데이터 신호를 전달하는 데이터 라인(Dj), 각각의 화소(PXL)에 초기화 전원을 전달하는 초기화 전원 라인(IPL), 각각의 화소(PXL)에 발광 제어 신호를 전달하는 발광 제어 라인(일 예로, 도 6c의 'Ei' 참고) 등을 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라, 배선부는 상술한 신호 라인들 외에 다른 신호를 전달하는 신호 라인들을 더 포함할 수도 있다.
데이터 라인(Dj)은 일 방향, 일 예로, 제2 방향(DR2)으로 연장될 수 있다. 데이터 라인(Dj)에는 데이터 신호가 인가될 수 있다. 본 발명의 일 실시예에 있어서, 데이터 라인(Dj)은 제1 층간 절연막(ILD1) 상에 제공 및/또는 형성될 수 있다.
제1 층간 절연막(ILD1)은 무기 재료를 포함한 무기 절연막일 수 있다. 일 예로, 제1 층간 절연막(ILD1)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiON), AlOx와 같은 금속 산화물 중 적어도 하나를 포함할 수 있다. 제1 층간 절연막(ILD1)은 단일막으로 제공될 수도 있으나, 적어도 이중층 이상의 다중막으로 제공될 수도 있다.
초기화 전원 라인(IPL)은 데이터 라인(Dj)의 연장 방향과 동일한 방향으로 연장되며 데이터 라인(Dj)과 이격되게 배치될 수 있다. 초기화 전원 라인(IPL)의 연장 방향이 상술한 실시예에 한정되는 것은 아니다. 실시예에 따라, 초기화 전원 라인(IPL)은 제2 방향(DR2)과 교차하는 제1 방향(DR1)으로 연장될 수도 있다. 초기화 전원 라인(IPL)에는 초기화 전원이 인가될 수 있다. 본 발명의 일 실시예에 있어서, 초기화 전원 라인(IPL)은 제1 층간 절연막(ILD1) 상에 제공 및/또는 형성될 수 있다.
각각의 화소(PXL)는 기판(SUB) 상에 제공되며 화소 회로(144)를 포함한 화소 회로부(PCL) 및 복수의 발광 소자들(LD)을 포함한 표시 소자부(DPL)를 포함할 수 있다. 발광 소자들(LD)은 각각의 화소(PXL)의 화소 영역(PXA)의 발광 영역(EMA) 내에 위치할 수 있다.
편의를 위하여, 화소 회로부(PCL)를 우선적으로 설명한 후, 표시 소자부(DPL)에 대해 설명한다.
화소 회로부(PCL)는 버퍼막(BFL), 화소 회로(144), 및 보호막(PSV)을 포함할 수 있다.
버퍼막(BFL)은 화소 회로(도 6a 내지 도 7b의 '144' 참고)에 포함된 트랜지스터에 불순물이 확산되는 것을 방지할 수 있다. 버퍼막(BFL)은 무기 재료를 포함한 무기 절연막을 포함할 수 있다. 일 예로, 버퍼막(BFL)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiON), AlOx와 같은 금속 산화물 중 적어도 하나를 포함할 수 있다. 버퍼막(BFL)은 단일막으로 제공될 수 있으나, 적어도 이중층 이상의 다중막으로 제공될 수도 있다. 버퍼막(BFL)이 다중막으로 제공되는 경우, 각 레이어는 동일한 재료로 형성되거나 또는 서로 다른 재료로 형성될 수 있다. 버퍼막(BFL)은 기판(SUB)의 재료 및 공정 조건 등에 따라 생략될 수도 있다.
화소 회로(144)는 적어도 하나 이상의 트랜지스터 및 스토리지 커패시터(Cst)를 포함할 수 있다. 여기서, 트랜지스터는 발광 소자들(LD)의 구동 전류를 제어하는 구동 트랜지스터(Tdr) 및 구동 트랜지스터(Tdr)에 연결된 스위칭 트랜지스터(Tsw)를 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 화소 회로(144)는 구동 트랜지스터(Tdr)와 스위칭 트랜지스터(Tsw) 외에 다른 기능을 수행하는 회로 소자들을 포함할 수 있다. 이하의 실시예에서는, 구동 트랜지스터(Tdr) 및 스위칭 트랜지스터(Tsw) 중 하나의 트랜지스터를 임의로 명명하거나 구동 트랜지스터(Tdr) 및 스위칭 트랜지스터(Tsw)를 포괄하여 명명할 때에는 트랜지스터(T) 또는 트랜지스터들(T)이라고 한다.
구동 트랜지스터(Tdr)와 스위칭 트랜지스터(Tsw) 각각은 트랜지스터 반도체 패턴(SCL), 게이트 전극(GE), 제1 단자(SE), 및 제2 단자(DE)를 포함할 수 있다. 제1 단자(SE)는 소스 전극 및 드레인 전극 중 어느 하나의 전극일 수 있으며, 제2 단자(DE)는 나머지 하나의 전극일 수 있다. 일 예로, 제1 단자(SE)가 소스 전극일 경우 제2 단자(DE)는 드레인 전극일 수 있다.
트랜지스터 반도체 패턴(SCL)은 버퍼막(BFL) 상에 제공 및/또는 형성될 수 있다. 트랜지스터 반도체 패턴(SCL)은 제1 단자(SE)에 접촉하는 제1 접촉 영역과 제2 단자(DE)에 접촉하는 제2 접촉 영역을 포함할 수 있다. 제1 접촉 영역과 제2 접촉 영역 사이의 영역은 채널 영역일 수 있다. 트랜지스터 반도체 패턴(SCL)은 폴리 실리콘, 아몰퍼스 실리콘, 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다. 채널 영역은 불순물이 도핑되지 않는 반도체 패턴으로서, 진성 반도체일 수 있다. 제1 접촉 영역과 제2 접촉 영역은 불순물이 도핑된 반도체 패턴일 수 있다.
게이트 전극(GE)은 게이트 절연막(GI)을 사이에 두고 트랜지스터 반도체 패턴(SCL) 상에 제공 및/또는 형성될 수 있다.
게이트 절연막(GI)은 무기 재료를 포함하는 무기 절연막일 수 있다. 일 예로, 게이트 절연막(GI)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiON), AlOx와 같은 금속 산화물 중 적어도 하나를 포함할 수 있다. 다만, 게이트 절연막(GI)의 재료가 상술한 실시예들에 한정되는 것은 아니다. 실시예에 따라, 게이트 절연막(GI)은 유기 재료를 포함한 유기 절연막으로 이루어질 수도 있다. 게이트 절연막(GI)은 단일막으로 제공될 수 있으나, 적어도 이중층 이상의 다중막으로 제공될 수도 있다.
제1 단자(SE)와 제2 단자(DE) 각각은 제1 층간 절연막(ILD1)과 게이트 절연막(GI)을 관통하는 컨택 홀을 통해 트랜지스터 반도체 패턴(SCL)의 제1 접촉 영역 및 제2 접촉 영역에 접촉할 수 있다.
상술한 실시예에 있어서, 구동 트랜지스터(Tdr)와 스위칭 트랜지스터(Tsw) 각각의 제1 및 제2 단자들(SE, DE)이 트랜지스터 반도체 패턴(SCL)과 전기적으로 연결된 별개의 전극으로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 구동 트랜지스터(Tdr)와 스위칭 트랜지스터(Tsw) 각각의 제1 단자(SE)는 대응하는 트랜지스터 반도체 패턴(SCL)의 채널 영역에 인접한 제1 및 제2 접촉 영역들 중 하나의 영역일 수 있으며, 구동 트랜지스터(Tdr)와 스위칭 트랜지스터(Tsw) 각각의 제2 단자(DE)는 대응하는 트랜지스터 반도체 패턴(SCL)의 채널 영역에 인접한 제1 및 제2 접촉 영역들 중 나머지 영역일 수 있다. 이러한 경우, 구동 트랜지스터(Tdr)와 스위칭 트랜지스터(Tsw) 각각의 제2 단자(DE)는 브릿지 전극 또는 컨택 전극 등을 통해 대응하는 화소(PXL)의 발광 소자들(LD)에 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 화소 회로(144)에 포함된 트랜지스터들(T)은 LTPS 박막 트랜지스터로 구성될 수 있으나, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라 산화물 반도체 박막 트랜지스터로 구성될 수도 있다. 또한, 트랜지스터들(T)이 탑 게이트(top gate) 구조의 박막 트랜지스터인 경우를 예로서 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 트랜지스터들(T)은 바텀 게이트(bottom gate) 구조의 박막 트랜지스터일 수도 있다.
본 발명의 일 실시예에 있어서, 화소 회로부(PCL)는 제1 층간 절연막(ILD1) 상에 배치되는 연결 전극(STE)을 포함할 수 있다. 연결 전극(STE)은 구동 트랜지스터(Tdr)의 일부 구성과 연결될 수 있다. 일 예로, 연결 전극(STE)은 구동 트랜지스터(Tdr)의 제2 접촉 영역에 연결될 수 있다. 이러한 연결 전극(STE)은 화소 회로(144)에 포함된 구성들 간의 연결을 위한 브릿지 역할을 하거나 또는 스토리지 커패시터(Cst)의 일 전극으로 활용될 수 있다. 연결 전극(STE)은 제1 층간 절연막(ILD1) 상에 제공 및/또는 형성되며 데이터 라인(Dj) 및 초기화 전원 라인(IPL)과 이격되게 배치될 수 있다.
상술한 구동 트랜지스터(Tdr), 스위칭 트랜지스터(Tsw), 데이터 라인(Dj), 초기화 전원 라인(IPL), 및 연결 전극(STE) 상에는 제2 층간 절연막(ILD2)이 제공될 수 있다. 제2 층간 절연막(ILD2)은 무기 재료를 포함한 무기 절연막 또는 유기 재료를 포함한 유기 절연막일 수 있다. 실시예에 따라, 제2 층간 절연막(ILD2)은 제1 층간 절연막(ILD1)과 동일한 물질을 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 제2 층간 절연막(ILD2)은 단일막으로 제공될 수도 있으나, 적어도 이중층 이상의 다중막으로 제공될 수도 있다. 제2 층간 절연막(ILD2)은 구동 트랜지스터(Tdr)의 일부를 노출하는 제1 컨택 홀(CH1)을 포함할 수 있다.
제2 층간 절연막(ILD2) 상에는 서브 전극(SUE), 제1 내지 제4 도전 라인들(SL1 ~ SL4)이 제공될 수 있다. 서브 전극(SUE), 제1 내지 제4 도전 라인들(SL1 ~ SL4)은 제2 층간 절연막(ILD2) 상에서 서로 이격될 수 있다.
제1 내지 제4 도전 라인들(SL1 ~ SL4) 각각은 제2 방향(DR2)을 따라 연장될 수 있으며, 각각의 화소(PXL) 및 각각의 화소(PXL)와 동일한 화소 열에 위치한 인접한 화소들(PXL)에 공통으로 제공될 수 있다. 제1 도전 라인(SL1)과 제2 도전 라인(SL2)은 일정 간격을 사이에 두고 이격되고, 제2 도전 라인(SL2)과 제3 도전 라인(SL3)은 일정 간격을 사이에 두고 이격되며, 제3 도전 라인(SL3)과 제4 도전 라인(SL4)은 일정 간격을 사이에 두고 이격될 수 있다. 각각의 화소(PXL)의 화소 영역(PXA)에서, 제1 도전 라인(SL1)과 제2 도전 라인(SL2) 사이, 제2 도전 라인(SL2)과 제3 도전 라인(SL3) 사이, 및 제3 도전 라인(SL3)과 제4 도전 라인(SL4) 사이는 동일한 간격을 가질 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라, 제1 도전 라인(SL1)과 제2 도전 라인(SL2) 사이, 제2 도전 라인(SL2)과 제3 도전 라인(SL3) 사이, 및 제3 도전 라인(SL3)과 제4 도전 라인(SL4) 사이는 서로 상이한 간격을 가질 수도 있다.
제1 도전 라인(SL1)은 보호막(PSV)을 관통하는 제2 컨택 홀(CH2)을 통해 표시 소자부(DPL)의 일부 구성, 일 예로, 제1 전극(EL1)과 연결될 수 있다. 제1 도전 라인(SL1)은 각각의 화소(PXL)의 발광 영역(EMA) 내에 발광 소자들(LD)을 정렬할 때 제1 전극(EL1)으로 소정의 정렬 신호(또는 정렬 전압)를 전달하여 제1 전극(EL1)이 제1 정렬 전극(또는 제1 정렬 배선)으로써의 역할을 하게 할 수 있다. 본 발명의 일 실시예에 있어서, 제1 도전 라인(SL1)은 제1 전극(EL1)과 함께 각각의 화소(PXL)의 발광 영역(EMA)에 발광 소자들(LD)을 정렬하기 위한 정렬 전극(또는 정렬 배선)으로 기능할 수 있다.
제2 도전 라인(SL2)은 보호막(PSV)을 관통하는 제3 컨택 홀(CH3)을 통해 표시 소자부(DPL)의 일부 구성, 일 예로, 제1 중간 전극(CE1)과 연결될 수 있다. 제2 도전 라인(SL2)은 각각의 화소(PXL)의 발광 영역(EMA) 내에 발광 소자들(LD)을 정렬할 때 제1 중간 전극(CE1)으로 소정의 정렬 신호(또는 정렬 전압)를 전달하여 제1 중간 전극(CE1)이 제2 정렬 전극(또는 제2 정렬 배선)으로써의 역할을 하게 할 수 있다. 본 발명의 일 실시예에 있어서, 제2 도전 라인(SL2)은 제1 중간 전극(CE1)과 함께 각각의 화소(PXL)의 발광 영역(EMA)에 발광 소자들(LD)을 정렬하기 위한 정렬 전극(또는 정렬 배선)으로 기능할 수 있다.
제3 도전 라인(SL3)은 보호막(PSV)을 관통하는 제4 컨택 홀(CH4)을 통해 표시 소자부(DPL)의 일부 구성, 일 예로, 제2 중간 전극(CE2)과 연결될 수 있다. 제3 도전 라인(SL3)은 각각의 화소(PXL)의 발광 영역(EMA) 내에 발광 소자들(LD)을 정렬할 때 제2 중간 전극(CE2)으로 소정의 정렬 신호(또는 정렬 전압)를 전달하여 제2 중간 전극(CE2)이 제3 정렬 전극(또는 제3 정렬 배선)으로써의 역할을 하게 할 수 있다. 본 발명의 일 실시예에 있어서, 제3 도전 라인(SL3)은 제2 중간 전극(CE2)과 함께 각각의 화소(PXL)의 발광 영역(EMA)에 발광 소자들(LD)을 정렬하기 위한 정렬 전극(또는 정렬 배선)으로 기능할 수 있다.
제4 도전 라인(SL4)은 보호막(PSV)을 관통하는 제5 컨택 홀(CH5)을 통해 표시 소자부(DPL)의 일부 구성, 일 예로, 제2 전극(EL2)과 연결될 수 있다. 제4 도전 라인(SL4)은 각각의 화소(PXL)의 발광 영역(EMA) 내에 발광 소자들(LD)을 정렬할 때 제2 전극(EL2)으로 소정의 정렬 신호(또는 정렬 전압)를 전달하여 제2 전극(EL2)이 제4 정렬 전극(또는 제4 정렬 배선)으로써의 역할을 하게 할 수 있다. 본 발명의 일 실시예에 있어서, 제4 도전 라인(SL4)은 제2 전극(EL2)과 함께 각각의 화소(PXL)의 발광 영역(EMA)에 발광 소자들(LD)을 정렬하기 위한 정렬 전극(또는 정렬 배선)으로 기능할 수 있다.
제4 도전 라인(SL4)은 각각의 화소(PXL)의 발광 영역(EMA) 내에 발광 소자들(LD)이 정렬된 이후에 발광 소자들(LD)의 구동을 위한 제2 구동 전원(VDD)이 인가될 수 있다. 일 예로, 제4 도전 라인(SL2)은 도 6a 내지 도 7b를 참고하여 설명한 제2 전원 라인(PL2)과 동일한 구성일 수 있다.
각각의 화소(PXL)의 발광 영역(EMA)에 발광 소자들(LD)이 정렬된 이후, 제1 내지 제4 도전 라인들(SL1 ~ SL4) 각각에는 소정의 신호(또는 전압)가 인가되거나 또는 소정의 신호(또는 전압)가 인가되지 않을 수도 있다. 제1 내지 제4 도전 라인들(SL1 ~ SL4) 각각에 소정의 신호(또는 전압)가 인가되는 경우, 제1 및 제3 도전 라인들(SL1, SL3)에 동일한 신호(또는 전압)가 인가될 수 있고 제2 및 제4 도전 라인들(SL2, SL4)에 동일한 신호(또는 전압)가 인가될 수 있다. 일 예로, 제1 및 제3 도전 라인들(SL1, SL3)에는 제1 구동 전원(VDD)이 인가될 수 있고, 제2 및 제4 도전 라인들(SL2, SL4)에는 제2 구동 전원(VSS)이 인가될 수 있다. 이 경우, 제1 및 제3 도전 라인들(SL1, SL3)은 도 6a 내지 도 7b를 참고하여 설명한 제1 전원 라인(PL1)과 동일한 구성일 수 있으며, 제2 및 제4 도전 라인들(SL2, SL4)은 도 6a 내지 도 7b를 참고하여 설명한 제2 전원 라인(PL2)과 동일한 구성일 수 있다. 제1 내지 제4 도전 라인들(SL1 ~ SL4) 각각에 소정의 신호(또는 전압)가 인가되지 않는 경우 제1 내지 제4 도전 라인들(SL1 ~ SL4)은 플로팅(floating) 상태가 될 수 있다.
본 발명의 일 실시예에 있어서, 제1 내지 제4 도전 라인들(SL1 ~ SL4)은 제2 층간 절연막(ILD2) 상에 제공되어 화소 회로부(PCL)에 포함된 트랜지스터(T) 및 트랜지스터(T)에 연결된 신호 라인들로부터 유도되는 전계를 차단하여 상기 전계가 표시 소자부(DPL)에 구비된 발광 소자들(LD)의 정렬 및/또는 구동에 영향을 미치는 것을 방지할 수 있다. 즉, 제1 내지 제4 도전 라인들(SL1 ~ SL4)은 전계 차폐 라인으로 기능할 수 있다.
서브 전극(SUE)은 제1 도전 라인(SL1)과 이격되게 배치되어 제1 도전 라인(SL1)과 전기적 및/또는 물리적으로 분리될 수 있다. 서브 전극(SUE)은 제2 층간 절연막(ILD2)을 관통하는 제1 컨택 홀(CH1)을 통해 구동 트랜지스터(Tdr)에 연결될 수 있다. 이로 인하여, 구동 트랜지스터(Tdr)로 인가된 소정의 신호는 서브 전극(SUE)으로 전달될 수 있다.
또한, 서브 전극(SUE)은 보호막(PSV)을 관통하는 제7 컨택 홀(CH7)을 통해 표시 소자부(DPL)의 일부 구성, 일 예로, 제3 전극(EL3)과 연결될 수 있다. 서브 전극(SUE)은 각각의 화소(PXL)의 발광 영역(EMA)에 발광 소자들(LD)이 정렬된 이후에 구동 트랜지스터(Tdr)로 인가된 소정의 신호를 제3 전극(EL3)으로 전달하여 제3 전극(EL3)을 발광 소자들(LD)의 구동 전극으로 기능하게 할 수 있다.
상술한 서브 전극(SUE), 제1 내지 제4 도전 라인들(SL1 ~ SL4)은 제2 층간 절연막(ILD2) 상에 제공되며, 동일한 물질을 포함할 수 있다. 일 예로, 서브 전극(SUE), 제1 내지 제4 도전 라인들(SL1 ~ SL4)은 몰리브덴(Mo), 텅스텐(W), 알루미늄네오디뮴(AlNd), 티타늄(Ti), 알루미늄(Al), 은(Ag) 및 이들의 합금으로 이루어진 군에서 선택된 단독 또는 이들의 혼합물로 단일막을 형성하거나 배선 저항을 줄이기 위해 저저항 물질인 몰리브덴(Mo), 알루미늄(Al) 또는 은(Ag)의 이중막 또는 다중막 구조로 형성할 수 있다. 본 발명의 일 실시예에 있어서, 서브 전극(SUE), 제1 내지 제4 도전 라인들(SL1 ~ SL4)은 구리(Cu)로 이루어지고 6000Å 정도의 두께를 갖는 제1 레이어와 티타늄(Ti)으로 이루어지고 200Å 정도의 두께를 갖는 제2 레이어가 적층된 이중막으로 형성될 수 있다. 다만, 서브 전극(SUE), 제1 내지 제4 도전 라인들(SL1 ~ SL4)의 재료가 상술한 실시예에 한정되는 것은 아니다.
서브 전극(SUE), 제1 내지 제4 도전 라인들(SL1 ~ SL4) 상에 보호막(PSV)이 배치될 수 있다.
보호막(PSV)은 유기 절연막, 무기 절연막, 또는 무기 절연막 상에 배치된 유기 절연막을 포함하는 형태로 제공될 수 있다. 여기서, 무기 절연막은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON), AlOx와 같은 금속 산화물 중 적어도 하나를 포함할 수 있다. 유기 절연막은 광을 투과시킬 수 있는 유기 절연 물질을 포함할 수 있다. 유기 절연막은 예를 들어, 아크릴계 수지(polyacrylates resin), 에폭시계 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌 에테르계 수지(poly-phenylen ethers resin), 폴리페닐렌 설파이드계 수지(poly-phenylene sulfides resin), 및 벤조사이클로부텐 수지(benzocyclobutene resin) 중 적어도 하나를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 보호막(PSV)은 제1 도전 라인(SL1)의 일부를 노출하는 제2 컨택 홀(CH2), 제2 도전 라인(SL2)의 일부를 노출하는 제3 컨택 홀(CH3), 제3 도전 라인(SL3)의 일부를 노출하는 제4 컨택 홀(CH4), 제4 도전 라인(SL4)의 일부를 노출하는 제5 컨택 홀(CH5), 제4 도전 라인(SL4)의 다른 일부를 노출하는 제6 컨택 홀(CH6), 및 서브 전극(SUE)의 일부를 노출하는 제7 컨택 홀(CH7)을 포함할 수 있다.
보호막(PSV) 상에는 표시 소자부(DPL)가 제공될 수 있다.
표시 소자부(DPL)는 제1 뱅크 패턴(BNK1), 제1 내지 제4 전극들(EL1 ~ EL4), 제1 및 제2 중간 전극들(CE1, CE2), 발광 소자들(LD), 컨택 전극(CNE)을 포함할 수 있다.
제1 뱅크 패턴(BNK1)은 발광 소자들(LD)에서 방출되는 광이 표시 장치의 화상 표시 방향으로 더욱 진행되도록 제1 및 제2 전극들(EL1, EL2) 각각의 표면 프로파일을 변경하기 위해 제1 및 제2 전극들(EL1, EL2) 각각을 지지하는 지지 부재일 수 있다.
제1 뱅크 패턴(BNK1)은 각각의 화소(PXL)의 발광 영역(EMA) 내의 보호막(PSV)과 제1 및 제2 전극들(EL1, EL2) 사이에 제공 및/또는 형성될 수 있다. 일 예로, 제1 뱅크 패턴(BNK1)은 보호막(PSV)과 제1 전극(EL1) 사이 및 보호막(PSV)과 제2 전극(EL2) 사이에 각각 제공 및/또는 형성될 수 있다. 제1 뱅크 패턴(BNK1)은 무기 재료로 이루어진 무기 절연막 또는 유기 재료로 이루어진 유기 절연막을 포함할 수 있다. 실시예에 따라, 제1 뱅크 패턴(BNK1)은 단일막의 유기 절연막 및/또는 단일막의 무기 절연막을 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 뱅크 패턴(BNK1)은 적어도 하나 이상의 유기 절연막과 적어도 하나 이상의 무기 절연막이 적층된 다중막의 형태로 제공될 수도 있다. 다만, 제1 뱅크 패턴(BNK1)의 재료가 상술한 실시예들에 한정되는 것은 아니며, 실시예에 따라, 제1 뱅크 패턴(BNK1)은 도전성 물질을 포함할 수도 있다.
제1 뱅크 패턴(BNK1)은, 보호막(PSV)의 일면으로부터 상부로 향할수록 좁아지는 사다리꼴 형상의 단면을 가질 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 뱅크 패턴(BNK1)은 도 13에 도시된 바와 같이, 보호막(PSV)의 일면으로부터 상부로 향할수록 폭이 좁아지는 반타원 형상, 반원 형상(또는 반구 형상) 등의 단면을 가지는 곡면을 포함할 수도 있다. 단면 상에서 볼 때, 제1 뱅크 패턴(BNK1)의 형상은 상술한 실시예들에 한정되는 것은 아니며 발광 소자들(LD) 각각에서 방출되는 광의 효율을 향상시킬 수 있는 범위 내에서 다양하게 변경될 수 있다. 인접한 제1 뱅크 패턴들(BNK1)은 보호막(PSV) 상의 동일한 평면 상에 배치될 수 있으며, 서로 동일한 높이(또는 두께)를 가질 수 있다.
제1 뱅크 패턴(BNK1)은 평면 상에서 볼 때 일 방향, 일 예로, 제2 방향(DR2, 수직 방향)을 따라 연장된 바(Bar) 형상을 가질 수 있으나, 본 발명이 이에 한정되는 것은 아니며, 다양한 형상으로 변경될 수 있다.
도면에 직접적으로 도시하지 않았으나, 각각의 화소(PXL)의 화소 영역(PXA)의 주변 영역에는 제2 뱅크 패턴이 제공될 수 있다.
제2 뱅크 패턴은 화소들(PXL) 각각의 화소 영역(PXA)에 포함된 주변 영역의 적어도 일측을 둘러쌀 수 있다. 제2 뱅크 패턴은 각각의 화소(PXL)와 그에 인접한 화소들(PXL) 각각의 발광 영역(EMA)을 정의(또는 구획)하는 구조물로서, 일 예로 화소 정의막일 수 있다. 이러한 제2 뱅크 패턴은 적어도 하나의 차광 물질 및/또는 반사 물질을 포함하도록 구성되어 각각의 화소(PXL)와 그에 인접한 화소들(PXL) 사이에서 광(또는 빛)이 새는 빛샘 불량을 방지할 수 있다. 실시예에 따라, 각각의 화소(PXL)에서 방출되는 광의 효율을 더욱 향상시키기 위해 제2 뱅크 패턴 상에는 반사 물질층이 형성될 수 있다. 제2 뱅크 패턴은 실시예에 따라 제1 뱅크 패턴(BNK1)과 상이한 층에 형성되거나 또는 동일한 층에 형성될 수 있다.
제1 및 제2 전극들(EL1, EL2) 각각은 각각의 화소(PXL)의 화소 영역(PXA)에 제공되며, 제2 방향(DR2)을 따라 연장될 수 있다. 제1 및 제2 전극들(EL1, EL2) 사이에는 제1 및 제2 중간 전극들(CE1, CE2)이 배치될 수 있다. 일 예로, 제1 전극(EL1)과 제2 전극(EL2) 사이에 제1 중간 전극(CE1)이 배치되고, 제1 전극(CE1)과 제2 전극(EL2) 사이에 제2 중간 전극(CE2)이 배치될 수 있다. 평면 상에서 볼 때, 제1 방향(DR1)을 따라 제1 전극(EL1), 제1 중간 전극(CE1), 제2 중간 전극(CE2), 및 제2 전극(EL2)의 순으로 배열될 수 있다.
제1 및 제2 전극들(EL1, EL2), 제1 및 제2 중간 전극들(CE1, CE2) 각각은 제2 방향(DR2)을 따라 연장될 수 있으며, 각각의 화소(PXL)의 화소 영역(PXA) 내에만 제공될 수 있다. 제1 전극(EL1)과 제1 중간 전극(CE1)은 일정 간격을 사이에 두고 이격되고, 제1 중간 전극(CE1)과 제2 중간 전극(CE2)은 일정 간격을 사이에 두고 이격되며, 제2 중간 전극(CE2)과 제2 전극(EL2)은 일정 간격을 사이에 두고 이격될 수 있다. 각각의 화소(PXL)의 화소 영역(PXA)에서, 제1 전극(EL1)과 제1 중간 전극(CE1) 사이, 제1 중간 전극(CE1)과 제2 중간 전극(CE2) 사이, 및 제2 중간 전극(CE2)과 제1 전극(EL2) 사이는 동일한 간격을 가질 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라, 제1 전극(EL1)과 제1 중간 전극(CE1) 사이, 제1 중간 전극(CE1)과 제2 중간 전극(CE2) 사이, 및 제2 중간 전극(CE2)과 제2 전극(EL2) 사이는 서로 상이한 간격을 가질 수도 있다.
제1 전극(EL1), 제1 중간 전극(CE1), 제2 중간 전극(CE2), 및 제2 전극(EL2) 각각은 제1 뱅크 패턴(BNK1) 상에 제공 및/또는 형성되어 제1 뱅크 패턴(BNK1)의 형상에 대응하는 표면 프로파일을 가질 수 있다. 일 예로, 제1 전극(EL1), 제1 중간 전극(CE1), 제2 중간 전극(CE2), 및 제2 전극(EL2) 각각은 제1 뱅크 패턴(BNK1)에 대응된 돌출 부분과 보호막(PSV)에 대응된 평탄 부분을 포함할 수 있다. 제1 전극(EL1), 제1 중간 전극(CE1), 제2 중간 전극(CE2), 및 제2 전극(EL2) 각각은 발광 소자들(LD) 각각에서 방출되는 광을 표시 장치의 화상 표시 방향으로 진행되게 하기 위해 일정한 반사율을 갖는 재료로 이루어질 수 있다.
제1 전극(EL1), 제1 중간 전극(CE1), 제2 중간 전극(CE2), 및 제2 전극(EL2) 각각은 일정한 반사율을 갖는 도전성 재료로 이루어질 수 있다. 도전성 재료로는 발광 소자들(LD)에서 방출되는 광을 표시 장치의 화상 표시 방향으로 반사시키는 데에 유리한 불투명한 금속을 포함할 수 있다. 불투명한 금속으로는, 일 예로, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Ti, 이들의 합금과 같은 금속을 포함할 수 있다. 실시예에 따라, 제1 전극(EL1), 제1 중간 전극(CE1), 제2 중간 전극(CE2), 및 제2 전극(EL2) 각각은 투명한 도전성 재료를 포함할 수 있다. 투명한 도전성 재료로는, ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide)와 같은 도전성 산화물, PEDOT와 같은 도전성 고분자 등이 포함될 수 있다. 제1 전극(EL1), 제1 중간 전극(CE1), 제2 중간 전극(CE2), 및 제2 전극(EL2) 각각이 투명한 도전성 재료를 포함하는 경우, 발광 소자들(LD)에서 방출되는 광을 표시 장치의 화상 표시 방향으로 반사시키기 위한 불투명한 금속으로 이루어진 별도의 도전층이 추가로 포함될 수 있다. 다만, 제1 전극(EL1), 제1 중간 전극(CE1), 제2 중간 전극(CE2), 및 제2 전극(EL2) 각각의 재료는 상술한 재료들에 한정되는 것은 아니다.
또한, 제1 전극(EL1), 제1 중간 전극(CE1), 제2 중간 전극(CE2), 및 제2 전극(EL2) 각각은 단일막으로 제공 및/또는 형성될 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 전극(EL1), 제1 중간 전극(CE1), 제2 중간 전극(CE2), 및 제2 전극(EL2) 각각은 금속들, 합금들, 도전성 산화물, 도전성 고분자들 중 적어도 둘 이상의 물질이 적층된 다중막으로 제공 및/또는 형성될 수도 있다. 제1 전극(EL1), 제1 중간 전극(CE1), 제2 중간 전극(CE2), 및 제2 전극(EL2) 각각은 발광 소자들(LD) 각각의 양 단부로 신호(또는 전압)를 전달할 때 신호 지연에 의한 왜곡을 최소화하기 위해 적어도 이중막 이상의 다중막으로 이루어질 수도 있다. 일 예로, 제1 전극(EL1), 제1 중간 전극(CE1), 제2 중간 전극(CE2), 및 제2 전극(EL2) 각각은 인듐주석산화물(ITO)/은(Ag)/인듐주석산화물(ITO)의 순으로 순차적으로 적층된 다중막으로 이루어질 수도 있다.
상술한 바와 같이, 제1 전극(EL1), 제1 중간 전극(CE1), 제2 중간 전극(CE2), 및 제2 전극(EL2) 각각은 그 하부에 배치된 제1 뱅크 패턴(BNK1)의 형상에 대응되는 표면 프로파일을 가지므로, 발광 소자들(LD) 각각에서 방출된 광이 제1 전극(EL1), 제1 중간 전극(CE1), 제2 중간 전극(CE2), 및 제2 전극(EL2) 각각에 의해 반사되어 표시 장치의 화상 표시 방향으로 더욱 진행될 수 있다. 결국, 발광 소자들(LD) 각각에서 방출된 광의 효율이 더욱 향상될 수 있다.
제1 뱅크 패턴(BNK1), 제1 전극(EL1), 제1 중간 전극(CE1), 제2 중간 전극(CE2), 및 제2 전극(EL2) 각각은 발광 소자들(LD)에서 방출된 광을 표시 장치의 화상 표시 방향으로 진행되게 하여 상기 발광 소자들(LD)의 출광 효율을 향상시키는 반사 부재로 기능할 수 있다.
본 발명의 일 실시예에 있어서, 제1 전극(EL1)은 제1 도전 라인(SL1)과 대응되게 배치되고, 제1 중간 전극(CE1)은 제2 도전 라인(SL2)과 대응되게 배치되고, 제2 중간 전극(CE2)은 제3 도전 라인(SL3)과 대응되게 배치되며, 제2 전극(EL2)은 제4 도전 라인(SL4)과 대응되게 배치될 수 있다. 제1 전극(EL1)은 제1 도전 라인(SL1)에 대응되는 보호막(PSV) 상의 제1 뱅크 패턴(BNK1) 상에 제공될 수 있다. 제1 중간 전극(CE1)은 제2 도전 라인(SL2)에 대응되는 보호막(PSV) 상의 제1 뱅크 패턴(BNK1) 상에 제공될 수 있다. 제2 중간 전극(CE2)은 제3 도전 라인(SL3)에 대응되는 보호막(PSV) 상의 제1 뱅크 패턴(BNK1) 상에 제공될 수 있다. 제2 전극(EL2)은 제4 도전 라인(SL4)에 대응되는 보호막(PSV) 상의 제1 뱅크 패턴(BNK1) 상에 제공될 수 있다.
평면 상에서 볼 때, 제1 전극(EL1)과 제1 도전 라인(SL1)은 서로 중첩하고, 제1 중간 전극(CE1)과 제2 도전 라인(SL2)은 서로 중첩하고, 제2 중간 전극(CE2)과 제3 도전 라인(SL3)은 서로 중첩하며, 제2 전극(EL2)과 제4 도전 라인(SL4)은 서로 중첩할 수 있다.
제1 전극(EL1)은 보호막(PSV)을 관통하는 제2 컨택 홀(CH2)을 통해 제1 도전 라인(SL1)에 연결될 수 있다. 제1 도전 라인(SL1)은 보호막(PSV)을 기준으로 보호막(PSV)의 하부에 배치된 하부 도전층일 수 있고, 제1 전극(EL1)은 보호막(PSV)의 상부에 배치된 상부 도전층일 수 있다. 제1 전극(EL1)은 제2 컨택 홀(CH2)을 통해 제1 도전 라인(SL1)과 연결되어 배선 저항을 줄여 신호 지연에 의한 왜곡을 최소화하는 이중 레이어로 구성될 수 있다.
상술한 실시예에서는 제1 전극(EL1)이 제1 도전 라인(SL1)과 연결되어 이중 레이어를 구성하는 것으로 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 전극(EL1)은 배선 저항을 최소화하기 위하여 제1 도전 라인(SL1)의 하부에 배치된, 일 예로, 제1 층간 절연막(ILD1) 상에 배치된 도전층 중 어느 하나와 전기적으로 연결되어 상기 도전층 및 제1 도전 라인(SL1)과 함께 삼중 레이어로 구성될 수도 있다.
제1 중간 전극(CE1)은 보호막(PSV)을 관통하는 제3 컨택 홀(CH3)을 통해 제2 도전 라인(SL2)에 연결될 수 있다. 제2 도전 라인(SL2)은 보호막(PSV)을 기준으로 보호막(PSV)의 하부에 배치된 하부 도전층일 수 있고, 제1 중간 전극(CE1)은 보호막(PSV)의 상부에 배치된 상부 도전층일 수 있다. 제1 중간 전극(CE1)은 제3 컨택 홀(CH3)을 통해 제2 도전 라인(SL2)과 연결되어 배선 저항을 줄여 신호 지연에 의한 왜곡을 최소화하는 이중 레이어로 구성될 수 있다.
상술한 실시예에서는 제1 중간 전극(CE1)이 제2 도전 라인(SL2)과 연결되어 이중 레이어를 구성하는 것으로 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 중간 전극(CE1)은 배선 저항을 최소화하기 위하여 제2 도전 라인(SL2)의 하부에 배치된, 일 예로, 제1 층간 절연막(ILD1) 상에 배치된 도전층 중 어느 하나와 전기적으로 연결되어 상기 도전층 및 제2 도전 라인(SL2)과 함께 삼중 레이어로 구성될 수도 있다.
제2 중간 전극(CE2)은 보호막(PSV)을 관통하는 제4 컨택 홀(CH4)을 통해 제3 도전 라인(SL3)에 연결될 수 있다. 제3 도전 라인(SL3)은 보호막(PSV)을 기준으로 보호막(PSV)의 하부에 배치된 하부 도전층일 수 있고, 제2 중간 전극(CE2)은 보호막(PSV)의 상부에 배치된 상부 도전층일 수 있다. 제2 중간 전극(CE2)은 제4 컨택 홀(CH4)을 통해 제3 도전 라인(SL3)과 연결되어 배선 저항을 줄여 신호 지연에 의한 왜곡을 최소화하는 이중 레이어로 구성될 수 있다.
상술한 실시예에서는 제2 중간 전극(CE2)이 제3 도전 라인(SL3)과 연결되어 이중 레이어를 구성하는 것으로 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제2 중간 전극(CE2)은 배선 저항을 최소화하기 위하여 제3 도전 라인(SL3)의 하부에 배치된, 일 예로, 제1 층간 절연막(ILD1) 상에 배치된 도전층 중 어느 하나와 전기적으로 연결되어 상기 도전층 및 제3 도전 라인(SL3)과 함께 삼중 레이어로 구성될 수도 있다.
제2 전극(EL2)은 보호막(PSV)을 관통하는 제5 컨택 홀(CH5)을 통해 제4 도전 라인(SL4)에 연결될 수 있다. 제4 도전 라인(SL4)은 보호막(PSV)을 기준으로 보호막(PSV)의 하부에 배치된 하부 도전층일 수 있고, 제2 전극(EL2)은 보호막(PSV)의 상부에 배치된 상부 도전층일 수 있다. 제2 전극(EL2)은 제5 컨택 홀(CH5)을 통해 제4 도전 라인(SL4)과 연결되어 배선 저항을 줄여 신호 지연에 의한 왜곡을 최소화하는 이중 레이어로 구성될 수 있다.
상술한 실시예에서는 제2 전극(EL2)이 제4 도전 라인(SL4)과 연결되어 이중 레이어를 구성하는 것으로 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제2 전극(EL2)은 배선 저항을 최소화하기 위하여 제4 도전 라인(SL4)의 하부에 배치된, 일 예로, 제1 층간 절연막(ILD1) 상에 배치된 도전층 중 어느 하나와 전기적으로 연결되어 상기 도전층 및 제4 도전 라인(SL4)과 함께 삼중 레이어로 구성될 수도 있다.
상술한, 제1 전극(EL1), 제1 및 제2 중간 전극들(CE1, CE2), 제2 전극(EL2)은 각각의 화소(PXL)의 화소 영역(PXA) 내에만 배치되게 형성될 수 있다.
제3 전극(EL3)은 보호막(PSV) 상에서 제1 전극(EL1)과 이격되게 배치되며 제1 전극(EL1)과 전기적으로 분리될 수 있다. 제3 전극(EL3)은 보호막(PSV)을 관통하는 제7 컨택 홀(CH7)을 통해 서브 전극(SUE)에 연결될 수 있다. 제3 전극(EL3)은 서브 전극(SUE)을 통해 화소 회로부(PCL)의 구동 트랜지스터(Tdr)와 연결될 수 있다. 이로 인하여, 구동 트랜지스터(Tdr)로 인가된 소정의 신호는 서브 전극(SUE)을 경유하여 제3 전극(EL3)으로 전달될 수 있다.
제4 전극(EL4)은 보호막(PSV) 상에서 제2 전극(EL2)과 이격되게 배치될 수 있다. 제4 전극(EL4)은 보호막(PSV)을 관통하는 제6 컨택 홀(CH6)을 통해 제4 도전 라인(SL4)에 연결될 수 있다. 제4 전극(EL4)은 제4 도전 라인(SL4)을 통해 제2 전극(EL2)과 연결될 수 있다. 본 발명의 일 실시예에 있어서, 제4 도전 라인(SL4)에는 제2 구동 전원(VDD)이 인가될 수 있다. 이에 따라, 제4 도전 라인(SL4)으로 인가된 제2 구동 전원(VDD)은 제2 및 제4 전극들(EL2, EL4)에 인가될 수 있다.
본 발명의 일 실시예에 있어서, 제1 전극(EL1), 제1 중간 전극(CE1), 제2 중간 전극(CE2), 및 제2 전극(EL2) 각각은 대응하는 도전 라인으로부터 소정의 정렬 신호(또는 정렬 전압)를 전달받아 대응하는 도전 라인들과 함께 발광 소자들(LD)의 정렬을 위한 정렬 전극(또는 정렬 배선)으로 기능할 수 있다. 일 예로, 제1 전극(EL1)은 제1 도전 라인(SL1)으로부터 제1 정렬 신호(또는 제1 정렬 전압)를 전달받아 제1 도전 라인(SL1)과 함께 제1 정렬 전극(또는 제1 정렬 배선)으로 기능할 수 있고, 제1 중간 전극(CE1)은 제2 도전 라인(SL2)으로부터 제2 정렬 신호(또는 제2 정렬 전압)를 전달받아 제2 도전 라인(SL2)과 함께 제2 정렬 전극(또는 제2 정렬 배선)으로 기능할 수 있다. 또한, 제2 중간 전극(CE2)은 제3 도전 라인(CL3)으로부터 제3 정렬 신호(또는 제3 정렬 전압)를 전달받아 제3 도전 라인(CL3)과 함께 제3 정렬 전극(또는 제3 정렬 배선)으로 기능할 수 있고, 제2 전극(EL2)은 제4 도전 라인(SL4)으로부터 제4 정렬 신호(또는 제4 정렬 전압)를 전달받아 제4 도전 라인(SL4)과 함께 제4 정렬 전극(또는 제4 정렬 배선)으로 기능할 수 있다.
상기 제1 내지 제4 정렬 신호들은, 제1 전극(EL1), 제1 및 제2 중간 전극들(CE1, CE2), 및 제2 전극(EL2)의 사이에 발광 소자들(LD)이 정렬될 수 있는 정도의 전압 차이 및/또는 위상 차이를 가지는 신호들일 수 있다. 본 발명의 일 실시예에 있어서, 제1 내지 제4 정렬 신호들 중 제1 및 제3 정렬 신호는 서로 동일한 전압 레벨을 갖고, 제2 및 제4 정렬 신호는 서로 동일한 전압 레벨을 가질 수 있다. 상술한 제1 내지 제4 정렬 신호들 중 적어도 일부는 교류 신호일 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
제1 전극(EL1), 제1 및 제2 중간 전극들(CE1, CE2), 및 제2 전극(EL2) 각각으로 대응하는 정렬 신호가 인가되면, 제1 전극(EL1)과 제1 중간 전극(CE1) 사이, 제1 중간 전극(CE1)과 제2 중간 전극(CE2) 사이, 및 제2 중간 전극(CE2)과 제2 전극(EL2) 사이에 각각 전계가 형성될 수 있다. 인접한 두 전극들 사이에 형성된 전계에 의해 발광 소자들(LD)이 각각의 화소(PXL)의 발광 영역(EMA)에 정렬 및/또는 제공될 수 있다.
본 발명의 일 실시예에 있어서, 발광 소자들(LD)을 각각의 화소(PXL)의 발광 영역(EMA)에 정렬하는 단계에서 제1 전극(EL1), 제1 및 제2 중간 전극들(CE1, CE2), 제2 전극(EL2) 각각에 인가되는 정렬 신호(또는 정렬 전압)를 제어하거나 자기장을 형성함으로써 발광 영역(EMA)에 공급되는 발광 소자들(LD)이 상대적으로 편향되게 정렬되도록 제어할 수 있다.
발광 소자들(LD) 각각은, 무기 결정 구조의 재료를 이용한 초소형의, 일 예로, 나노 스케일 내지 마이크로 스케일 정도로 작은 크기의, 발광 소자일 수 있다. 예를 들어, 발광 소자들(LD) 각각은 식각 방식으로 제조된 초소형의 발광 소자이거나 성장 방식으로 제조된 초소형의 발광 소자일 수 있다. 다만, 발광 소자들(LD)의 종류, 크기, 형상 등은 다양하게 변경될 수 있다. 각각의 화소(PXL)의 발광 영역(EMA)에는 적어도 2개 내지 수십개의 발광 소자들(LD)이 정렬 및/또는 제공될 수 있으나, 발광 소자들(LD)의 개수가 이에 한정되는 것은 아니다. 실시예에 따라, 각각의 화소(PXL)의 발광 영역(EMA)에 정렬 및/또는 제공되는 발광 소자들(LD)의 개수는 다양하게 변경될 수 있다.
발광 소자들(LD) 각각은, 제1 방향(DR1)으로 인접하는 두 개의 전극들 사이에 배치될 수 있다. 발광 소자들(LD)은 제1 전극(EL1)과 제1 중간 전극(CE1) 사이에 배치된 제1 발광 소자들(LD1), 제1 중간 전극(CE1)과 제2 중간 전극(CE2) 사이에 배치된 제2 발광 소자들(LD2), 및 제2 중간 전극(CE2)과 제2 전극(EL2) 사이에 배치된 제3 발광 소자들(LD3)을 포함할 수 있다. 이하의 실시예에서는, 제1 내지 제3 발광 소자들(LD1 ~ LD3) 중 하나의 발광 소자를 임의로 명명하거나 제1 내지 제3 발광 소자들(LD1 ~ LD3)을 포괄하여 명명할 때에는 발광 소자들(LD)이라고 한다.
본 발명의 일 실시예에 있어서, 발광 소자들(LD) 각각은 컬러 광 및/또는 백색 광 중 어느 하나의 광을 출사할 수 있다. 발광 소자들(LD) 각각은 길이(L) 방향이 제1 방향(DR1)에 평행하도록 인접한 두 개의 전극들 사이에 정렬될 수 있다. 발광 소자들(LD)은 용액 내에 분사된 형태로 마련되어 각각의 화소(PXL)의 발광 영역(EMA)에 투입될 수 있다.
본 발명의 일 실시예에 있어서, 발광 소자들(LD)은 잉크젯 프린팅 방식, 슬릿 코팅 방식, 또는 이외에 다양한 방식을 통해 각각의 화소(PXL)의 발광 영역(EMA)에 투입될 수 있다. 일 예로, 발광 소자들(LD)은 휘발성 용매에 혼합되어 잉크젯 프린팅 방식이나 슬릿 코팅 방식을 통해 각각의 화소(PXL)의 발광 영역(EMA)에 공급될 수 있다. 이때, 각각의 화소(PXL)의 화소 영역(PXA)에 위치한 제1 내지 제4 도전 라인들(SL1 ~ SL4) 각각에 대응하는 정렬 신호(또는 정렬 전압)를 인가하게 되면, 제1 전극(EL1), 제1 중간 전극(CE1), 제2 중간 전극(CE2), 및 제2 전극(EL2)에서 인접한 두 개의 전극들 사이에 전계가 형성될 수 있다.
발광 소자들(LD)이 정렬된 이후에는 용매를 휘발시키거나 이외의 다른 방식으로 제거하여 각각의 화소(PXL)의 발광 영역(EMA)에 발광 소자들(LD)이 최종적으로 정렬 및/또는 제공될 수 있다.
상술한 발광 소자들(LD)은, 각각의 화소(PXL)의 발광 영역(EMA)에서 제1 절연막(INS1) 상에 제공 및/또는 형성될 수 있다.
제1 절연막(INS1)은 각각의 화소(PXL)의 발광 영역(EMA)에서 두 개의 전극들 사이에 정렬 및/또는 제공된 발광 소자들(LD) 각각의 하부에 형성 및/또는 제공될 수 있다. 제1 절연막(INS1)은 발광 소자들(LD) 각각과 보호막(PSV) 사이의 공간을 메워 상기 발광 소자들(LD)을 안정적으로 지지하고, 상기 보호막(PSV)으로부터 발광 소자들(LD)의 이탈을 방지할 수 있다.
제1 절연막(INS1)은 무기 재료로 이루어진 무기 절연막 또는 유기 재료로 이루어진 유기 절연막을 포함할 수 있다. 본 발명의 일 실시예에 있어서, 제1 절연막(INS1)은 각각의 화소(PXL)의 화소 회로부(PCL)로부터 발광 소자들(LD)을 보호하는 데에 유리한 무기 절연막으로 이루어질 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 절연막(INS1)은 발광 소자들(LD)의 지지면을 평탄화시키는 데 유리한 유기 절연막으로 이루어질 수도 있다.
본 발명의 일 실시예에 있어서, 제1 절연막(INS1)은 제1 전극(EL1), 제1 중간 전극(CE1), 제2 중간 전극(CE2), 및 제2 전극(EL2) 상에 각각 제공되며, 제1 전극(EL1), 제1 중간 전극(CE1), 제2 중간 전극(CE2), 및 제2 전극(EL2)을 커버할 수 있다. 또한, 제1 절연막(INS1)은 제3 전극(EL3) 및 제4 전극(EL4)을 커버하지 않을 수 있다. 이로 인하여, 제3 전극(EL3)과 제4 전극(EL4)은 외부로 노출될 수 있다.
제1 전극(EL1)은 제1 절연막(INS1)에 의해 그의 상면이 완전히 커버되어 인접한 전극들과 전기적으로 절연될 수 있다. 제1 중간 전극(CE1)은 제1 절연막(INS1)에 의해 그의 상면이 완전히 커버되어 인접한 전극들과 전기적으로 절연될 수 있다. 제2 중간 전극(CE2)은 제1 절연막(INS1)에 의해 그의 상면이 완전히 커버되어 인접한 전극들과 전기적으로 절연될 수 있다. 제2 전극(EL2)은 제1 절연막(INS1)에 의해 그의 상면이 완전히 커버되어 인접한 전극들과 전기적으로 절연될 수 있다.
발광 소자들(LD) 상에는 각각 제2 절연막(INS2)이 제공 및/또는 형성될 수 있다. 제2 절연막(INS2)은 발광 소자들(LD) 상에 각각 제공 및/또는 형성되어 발광 소자들(LD) 각각의 상면 일부를 커버하며 상기 발광 소자들(LD) 각각의 양 단부를 외부로 노출할 수 있다. 제2 절연막(INS2)은 각각의 화소(PXL)의 발광 영역(EMA) 상에 독립된 패턴으로 형성될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
제2 절연막(INS2)은 단일막 또는 다중막으로 구성될 수 있으며, 적어도 하나의 무기 재료를 포함한 무기 절연막 또는 적어도 하나의 유기 재료를 포함한 유기 절연막을 포함할 수 있다. 제2 절연막(INS2)은 각각의 화소(PXL)의 발광 영역(EMA)에 정렬된 발광 소자들(LD) 각각을 더욱 고정시킬 수 있다. 본 발명의 일 실시예에 있어서, 제2 절연막(INS2)은 외부의 산소 및 수분 등으로부터 발광 소자들(LD) 각각의 활성층(12) 보호에 유리한 무기 절연막을 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 발광 소자들(LD)이 적용되는 표시 장치의 설계 조건 등에 따라 제2 절연막(INS2)은 유기 재료를 포함한 유기 절연막을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 각각의 화소(PXL)의 발광 영역(EMA) 내에 발광 소자들(LD)의 정렬이 완료된 이후 상기 발광 소자들(LD) 상에 제2 절연막(INS2)을 형성함으로써, 상기 발광 소자들(LD)이 정렬된 위치에서 이탈하는 것을 방지할 수 있다. 한편, 도 14에 도시된 바와 같이, 제2 절연막(INS2)의 형성 이전에 제1 절연막(INS1)과 발광 소자들(LD)의 사이에 빈 틈(또는 공간)이 존재할 경우, 상기 빈 틈은 상기 제2 절연막(INS2)을 형성하는 과정에서 상기 제2 절연막(INS2)으로 채워질 수 있다. 이에 따라, 발광 소자들(LD)은 제1 절연막(INS1)과 발광 소자들(LD) 사이의 빈 틈을 채우는데 유리한 유기 절연막을 구성될 수 있다.
본 발명의 일 실시예에 있어서, 발광 소자들(LD) 상에 각각 제2 절연막(INS2)을 형성하여 상기 발광 소자들(LD) 각각의 활성층(12)이 외부의 도전성 물질과 접촉되지 않게 할 수 있다. 제2 절연막(INS2)은 발광 소자들(LD) 각각의 표면의 일부만을 커버하며 상기 발광 소자들(LD) 각각의 양 단부를 외부로 노출할 수 있다.
제1 절연막(INS1) 상에는 컨택 전극(CNE)이 배치될 수 있다.
본 발명의 일 실시예에 있어서, 컨택 전극(CNE)은 제3 전극(EL3)과 제4 전극(EL4)에 각각 연결되어 발광 소자들(LD) 각각의 양 단부에 대응하는 신호(또는 전압)를 전달하는 구성일 수 있다.
컨택 전극(CNE)은 다양한 투명한 도전 물질로 구성될 수 있다. 일 예로, 컨택 전극(CNE)은 ITO, IZO 및 ITZO를 비롯한 다양한 투명 도전 물질 중 적어도 하나를 포함하며, 소정의 투광도를 만족하도록 실질적으로 투명 또는 반투명하게 구현될 수 있다. 다만, 컨택 전극(CNE)의 재료는 상술한 실시예들에 한정되는 것은 아니며, 실시예에 따라, 컨택 전극(CNE)은 다양한 불투명한 도전 물질로 구성될 수도 있다.
컨택 전극(CNE)은 제1 전극(EL1) 상의 제1 절연막(INS1) 상에 배치된 제1 컨택 전극(CNE1), 제1 중간 전극(CE1) 상에 배치된 제2 컨택 전극(CNE2), 제2 중간 전극(CE2) 상에 배치된 제3 컨택 전극(CNE3), 및 제2 전극(EL2) 상에 배치된 제4 컨택 전극(CNE4)을 포함할 수 있다.
제1 컨택 전극(CNE1)은 제3 전극(EL3) 상에 직접 배치되고, 제1 발광 소자들(LD1) 각각의 양 단부 중 하나의 단부 상에 배치될 수 있다. 제1 컨택 전극(CNE1)은 제3 전극(EL3)과 제1 발광 소자들(LD1) 각각의 하나의 단부를 연결할 수 있다. 평면 상에서 볼 때, 제1 컨택 전극(CNE1)은 제1 발광 소자들(LD1) 각각의 하나의 단부 및 제3 전극(EL3)에 중첩될 수 있다. 또한, 제1 컨택 전극(CNE1)은 제1 전극(EL1)에 중첩될 수 있다.
제1 컨택 전극(CNE1)이 제3 전극(EL3)에 직접 연결됨에 따라 서브 전극(SUE)을 통해 제3 전극(EL3)으로 인가된 구동 트랜지스터(Tdr)의 신호가 제1 컨택 전극(CNE1)으로 전달될 수 있다. 제1 컨택 전극(CNE1)으로 전달된 신호는 제1 발광 소자들(LD1) 각각의 하나의 단부에 인가될 수 있다.
제2 컨택 전극(CNE2)은 제1 중간 전극(CE1) 상의 제1 절연막(INS1) 상에 제공되고, 제1 발광 소자들(LD1) 각각의 양 단부 중 나머지 단부에 연결될 수 있다. 또한, 제2 컨택 전극(CNE2)은 제2 발광 소자들(LD2) 각각의 양 단부 중 하나의 단부에 연결될 수 있다. 평면 상에서 볼 때, 제2 컨택 전극(CNE2)은 제1 발광 소자들(LD1) 각각의 나머지 단부 및 제2 발광 소자들(LD2) 각각의 하나의 단부에 중첩될 수 있다. 제2 컨택 전극(CNE2)은 제1 절연막(INS1)에 의해 그 하부에 위치한 제1 중간 전극(CE1)과 전기적 및/또는 물리적으로 분리될 수 있다. 본 발명의 일 실시예에 있어서, 제2 컨택 전극(CNE2)과 제1 중간 전극(CE1)은 연결되지 않을 수 있다.
제1 컨택 전극(CNE1)과 제2 컨택 전극(CNE2)은 서로 이격되게 배치될 수 있다. 일 예로, 제1 컨택 전극(CNE1)과 제2 컨택 전극(CNE2)은 제2 절연막(INS2) 상에서 일정 간격을 사이에 두고 이격되게 배치될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라, 제1 컨택 전극(CNE1)과 제2 컨택 전극(CNE2)은 도 9b에 도시된 바와 같이 각각의 제1 발광 소자(LD1)의 상면 상에서 일정 간격을 사이에 두고 이격되게 배치될 수도 있다. 즉, 제1 컨택 전극(CNE1)과 제2 컨택 전극(CNE2)은 제1 발광 소자(LD1)의 외주면을 둘러싸는 절연막(14) 상에서 일정 간격을 사이에 두고 이격되게 배치될 수도 있다.
본 발명의 일 실시예에 있어서, 각각의 제1 발광 소자(LD1)의 양 단부 중 하나의 단부는 제1 컨택 전극(CNE1)에 직접 연결되고, 그의 나머지 단부는 제2 컨택 전극(CNE2)에 직접 연결될 수 있다. 제1 컨택 전극(CNE1)과 제2 컨택 전극(CNE2)은 동일한 층에 제공될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라 제1 및 제2 컨택 전극들(CNE1, CNE2)은 서로 상이한 층에 제공될 수도 있다. 제1 컨택 전극(CNE1)과 제2 컨택 전극(CNE2)이 상이한 층에 제공되는 경우, 제1 컨택 전극(CNE1)과 제2 컨택 전극(CNE2) 사이에 별도의 절연막이 제공될 수 있다.
제3 컨택 전극(CNE3)은 제2 중간 전극(CE2) 상의 제1 절연막(INS1) 상에 제공되고, 제2 발광 소자들(LD2) 각각의 양 단부 중 나머지 단부에 연결될 수 있다. 또한, 제3 컨택 전극(CNE3)은 제3 발광 소자들(LD3) 각각의 양 단부 중 하나의 단부에 연결될 수 있다. 평면 상에서 볼 때, 제3 컨택 전극(CNE3)은 제2 발광 소자들(LD2) 각각의 나머지 단부 및 제3 발광 소자들(LD3) 각각의 하나의 단부에 중첩될 수 있다. 제3 컨택 전극(CNE3)은 제1 절연막(INS1)에 의해 그 하부에 위치한 제2 중간 전극(CE2)과 전기적 및/또는 물리적으로 분리될 수 있다. 본 발명의 일 실시예에 있어서, 제3 컨택 전극(CNE3)과 제2 중간 전극(CE2)은 연결되지 않을 수 있다.
제2 컨택 전극(CNE2)과 제3 컨택 전극(CNE3)은 서로 이격되게 배치될 수 있다. 일 예로, 제2 컨택 전극(CNE2)과 제3 컨택 전극(CNE3)은 제2 절연막(INS2) 상에서 일정 간격을 사이에 두고 이격되게 배치될 수 있다. 도면에 직접적으로 도시하지 않았으나, 제2 컨택 전극(CNE2)과 제3 컨택 전극(CNE3)은 각각의 제2 발광 소자(LD2)의 상면 상에서 일정 간격을 사이에 두고 이격되게 배치될 수도 있다. 본 발명의 일 실시예에 있어서, 각각의 제2 발광 소자(LD2)의 양 단부 중 하나의 단부는 제2 컨택 전극(CNE2)에 직접 연결되고, 그의 나머지 단부는 제3 컨택 전극(CNE3)에 직접 연결될 수 있다.
제2 컨택 전극(CNE2)과 제3 컨택 전극(CNE3)은 동일한 층에 제공될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라 제2 및 제3 컨택 전극들(CNE2, CNE3)은 서로 상이한 층에 제공될 수도 있다. 제2 컨택 전극(CNE2)과 제3 컨택 전극(CNE3)이 상이한 층에 제공되는 경우, 제2 컨택 전극(CNE2)과 제3 컨택 전극(CNE3) 사이에 별도의 절연막이 제공될 수 있다.
제4 컨택 전극(CNE4)은 제4 전극(EL4) 상에 직접 배치되고, 제3 발광 소자들(LD3) 각각의 양 단부 중 나머지 단부 상에 배치될 수 있다. 제4 컨택 전극(CNE4)은 제4 전극(EL4)과 제3 발광 소자들(LD3) 각각의 나머지 단부를 연결할 수 있다. 평면 상에서 볼 때, 제4 컨택 전극(CNE4)은 제3 발광 소자들(LD3) 각각의 하나의 단부 및 제4 전극(EL4)에 중첩될 수 있다. 또한, 제4 컨택 전극(CNE4)은 제2 전극(EL2)에 중첩될 수 있다.
제4 컨택 전극(CNE4)이 제4 전극(EL4)에 직접 연결됨에 따라 제 도전 라인(SL4)을 통해 제4 전극(EL4)으로 인가된 제2 구동 전원(VDD)이 제4 컨택 전극(CNE4)으로 전달될 수 있다. 제4 컨택 전극(CNE4)으로 전달된 제2 구동 전원(VDD)은 제3 발광 소자들(LD3) 각각의 나머지 단부에 인가될 수 있다.
본 발명의 일 실시예에 있어서, 각각의 제3 발광 소자(LD3)의 양 단부 중 하나의 단부는 제3 컨택 전극(CNE3)에 직접 연결되고, 그의 나머지 단부는 제4 컨택 전극(CNE4)에 직접 연결될 수 있다.
제3 컨택 전극(CNE3)과 제4 컨택 전극(CNE4)은 서로 이격되게 배치될 수 있다. 일 예로, 제3 컨택 전극(CNE3)과 제4 컨택 전극(CNE4)은 제2 절연막(INS2) 상에서 일정 간격을 사이에 두고 이격되게 배치될 수 있다. 도면에 직접적으로 도시하지 않았으나, 제3 컨택 전극(CNE3)과 제4 컨택 전극(CNE4)은 각각의 제3 발광 소자(LD3)의 상면 상에서 일정 간격을 사이에 두고 이격되게 배치될 수도 있다.
제3 컨택 전극(CNE3)과 제4 컨택 전극(CNE4)은 동일한 층에 제공될 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제3 컨택 전극(CNE3)과 제4 컨택 전극(CNE4)은 상이한 층에 제공될 수도 있다. 일 예로, 도 15에 도시된 바와 같이, 제3 컨택 전극(CNE3)은 제2 절연막(INS2) 상에 제공되고 보조 절연막(AUINS)에 의해 커버될 수 있다. 또한, 제4 컨택 전극(CNE4)은 보조 절연막(AUINS) 상에 제공되고 제3 절연막(INS3)에 의해 커버될 수 있다. 이때, 보조 절연막(AUINS)은 무기 재료를 포함한 무기 절연막이거나 유기 재료를 포함한 유기 절연막일 수 있다.
본 발명의 일 실시예에 있어서, 제1 컨택 전극(CNE1)은 각각의 화소(PXL)의 발광 유닛(EMU)의 애노드 전극일 수 있고, 제4 컨택 전극(CNE4)은 각각의 화소(PXL)의 발광 유닛(EMU)의 캐소드 전극일 수 있다.
제1 내지 제4 컨택 전극들(CNE1 ~ CNE4) 상에는 제3 절연막(INS3)이 제공 및/또는 형성될 수 있다. 제3 절연막(INS3)은 무기 재료를 포함한 무기 절연막 또는 유기 재료를 포함한 유기 절연막일 수 있다. 일 예로, 제3 절연막(INS3)은 적어도 하나의 무기 절연막 또는 적어도 하나의 유기 절연막이 교번하여 적층된 구조를 가질 수 있다. 제3 절연막(INS3)은 표시 소자부(DPL)를 전체적으로 커버하여 외부로부터 수분 또는 습기 등이 발광 소자들(LD)을 포함한 표시 소자부(DPL)로 유입되는 것을 차단할 수 있다.
상술한 실시예에 따르면, 서로 이격된 제1 및 제2 컨택 전극들(CNE1, CNE2)과 그 사이에 병렬 연결된 제1 발광 소자들(LD1)이 하나의 직렬 단(일 예로, 제1 직렬 단)을 구성하고, 서로 이격된 제2 및 제3 컨택 전극들(CNE2, CNE3)과 그 사이에 병렬 연결된 제2 발광 소자들(LD2)이 다른 직렬 단(일 예로, 제2 직렬 단)을 구성하며, 서로 이격된 제3 및 제4 컨택 전극들(CNE3, CNE4)과 그 사이에 병렬 연결된 제3 발광 소자들(LD3)이 또 다른 직렬 단(일 예로, 제3 직렬 단)을 구성할 수 있다.
연속하는 두 직렬 단 각각에 포함된 발광 소자들(LD)은 하나의 컨택 전극(CNE)을 공유하여 전기적으로 서로 연결될 수 있다. 제1 직렬 단에 포함된 제1 발광 소자들(LD1)과 제2 직렬 단에 포함된 제2 발광 소자들(LD2)은 제2 컨택 전극(CNE2)을 공유하여 전기적으로 서로 연결될 수 있다. 또한, 제2 직렬 단에 포함된 제2 발광 소자들(LD2)과 제3 직렬 단에 포함된 제3 발광 소자들(LD3)은 제3 컨택 전극(CNE3)을 공유하여 전기적으로 서로 연결될 수 있다. 이러한 방식으로, 각각의 화소(PXL)의 발광 영역(EMA)에 정렬된 발광 소자들(LD)을 직/병렬로 혼합 구조로 연결하여 각각의 화소(PXL)의 발광 유닛(EMU)이 구성될 수 있다.
각각의 화소(PXL)에 포함된 화소 회로부(PCL)의 구동 트랜지스터(Tdr)에 의해 제1 전원 라인(도 6a 내지 도 7b의 'PL1' 참고)으로부터 제4 도전 라인(SL4)으로 구동 전류가 흐른다고 할 때, 구동 전류는 서브 전극(SUE) 및 제1 컨택 홀(CH1)을 통해 각각의 화소(PXL)의 발광 유닛(EMU)으로 유입될 수 있다. 일 예로, 서브 전극(SUE) 및 제1 컨택 홀(CH1)을 통해 구동 전류가 제3 전극(EL3) 및 제1 컨택 전극(CNE1)을 경유하여 제2 컨택 전극(CNE2)으로 흐르게 된다. 이에 따라, 제1 컨택 전극(CNE1)과 제2 컨택 전극(CNE2) 사이에 배치된 제1 발광 소자들(LD1)은 각각으로 분배된 전류에 대응하는 휘도로 발광할 수 있다.
제2 컨택 전극(CNE2)으로 흐르는 구동 전류는, 제2 발광 소자들(LD2)을 경유하여 제3 컨택 전극(CNE3)으로 흐르게 된다. 이에 따라, 제2 발광 소자들(LD2)은 각각으로 분배된 전류에 대응하는 휘도로 발광할 수 있다.
제3 컨택 전극(CNE3)으로 흐르는 구동 전류는, 제3 발광 소자들(LD3)을 경유하여 제4 컨택 전극(CNE4)으로 흐르게 된다. 이에 따라, 제3 발광 소자들(LD3)은 각각으로 분배된 전류에 대응하는 휘도로 발광할 수 있다.
상술한 방식으로, 각각의 화소(PXL)의 구동 전류가, 제1 및 제2 컨택 전극들(CNE1, CNE2) 사이에 배치된 제1 발광 소자들(LD1), 제2 및 제3 컨택 전극들(CNE2, CNE3) 사이에 배치된 제2 발광 소자들(LD2), 제3 및 제4 컨택 전극들(CNE3, CNE4) 사이에 배치된 제3 발광 소자들(LD3)을 순차적으로 경유하면서 흐를 수 있다. 이에 따라, 각각의 화소(PXL)는 각각의 프레임 기간 동안 공급되는 데이터 신호에 대응하는 휘도로 발광할 수 있다.
상술한 실시예에 따르면, 발광 소자들(LD)의 정렬을 위한 정렬 신호(또는 정렬 전압)가 제1 내지 제4 도전 라인들(SL1 ~ SL4)을 통해 제1 전극(EL1), 제1 및 제2 중간 전극들(CE1, CE2), 제2 전극(EL2) 각각으로 전달되어 각각의 화소(PXL)의 발광 영역(EMA) 내에 발광 소자들(LD)이 정렬될 수 있다. 제1 및 제2 전극들(EL1, EL2)과 제1 및 제2 중간 전극들(CE1, CE2)은 각각의 화소(PXL)를 인접한 화소들(PXL)과 독립적으로(또는 개별적으로) 구동하기 위하여 각각의 화소(PXL)의 화소 영역(PXA) 내에만 배치되게 형성될 수 있다. 이에 따라, 각각의 화소(PXL)의 발광 영역(EMA) 내에 발광 소자들(LD)을 정렬한 이후에 화소들(PXL) 각각을 독립적으로(또는 개별적으로) 구동하기 위하여 정렬 전극의 일부를 제거하는 공정 등이 생략될 수 있다. 결국, 상술한 실시예에 따른 표시 장치는 제조 공정이 단순해질 수 있다.
또한, 상술한 실시예에 따르면, 제1 전극(EL1), 제1 및 제2 중간 전극들(CE1, CE2), 제2 전극(EL2) 각각을 상대적으로 두께가 두꺼운 도전 라인과 연결하여 이중 레이어 구조를 이루게 함으로써, 제1 전극(EL1), 제1 및 제2 중간 전극들(CE1, CE2), 제2 전극들(EL2) 각각의 배선 저항을 줄여 신호 지연에 의한 불량을 최소화할 수 있다.
추가적으로, 상술한 실시예에 따르면, 제1 전극(EL1), 제1 및 제2 중간 전극들(CE1, CE2), 제2 전극(EL2) 각각은 제1 절연막(INS1)에 의해 커버되므로, 외부로부터 유입된 정전기에 의해 영향을 받지 않을 수 있다.
이에 더하여, 상술한 실시예에 따르면, 직/병렬 혼합 구조의 발광 유닛(EMU)을 구성함으로써 각각의 화소(PXL)가 안정적으로 구동되어 표시 장치의 표시 패널에 흐르는 구동 전류를 낮춰 소비 전력 효율이 개선될 수 있다.
도 16a 내지 도 16f는 도 8에 도시된 하나의 화소의 제조 방법을 순차적으로 도시한 개략적인 평면도들이며, 도 17a 내지 도 17i는 도 9a에 도시된 하나의 화소의 제조 방법을 순차적으로 나타낸 단면도들이다.
이하에서는, 도 16a 내지 도 16f와 도 17a 내지 도 17i를 결부하여 도 8 및 도 9a에 도시된 본 발명의 일 실시예에 따른 화소를 제조 방법에 따라 순차적으로 설명한다.
도 1a 내지 도 5, 도 8 내지 도 16a, 및 도 17a를 참조하면, 기판(SUB) 상에 화소들(PXL) 각각에 포함된 화소 회로부(PCL)의 일부 구성을 형성한다. 각각의 화소(PXL)가 제공되는(또는 마련되는) 화소 영역(PXA)은 광을 방출하는 발광 영역(EMA) 및 발광 영역(EMA)의 주변을 둘러싸는 주변 영역을 포함할 수 있다.
상술한 화소 회로부(PCL)의 일부 구성은 구동 트랜지스터(Tdr), 스위칭 트랜지스터(Tsw), 데이터 라인(Dj), 초기화 전원 라인(IPL), 연결 전극(STE), 및 적어도 하나 이상의 절연막을 포함할 수 있다. 여기서, 적어도 하나의 절연막은, 기판(SUB) 상에 순차적으로 형성된 버퍼막(BFL), 게이트 절연막(GI), 및 제1 게이트 절연막(ILD1)을 포함할 수 있다.
도 1a 내지 도 5, 도 8 내지 도 15, 도 16b, 도 17a, 및 도 17b를 참조하면, 제1 층간 절연막(ILD1) 상에 구동 트랜지스터(Tdr)의 일부를 노출하는 제1 컨택 홀(CH1)을 포함한 제2 층간 절연막(ILD2)을 형성한다.
제2 층간 절연막(ILD2) 상에 서브 전극(SUE), 제1 내지 제4 도전 라인들(SL1 ~ SL4)을 형성한다.
서브 전극(SUE)은 화소들(PXL) 각각에 제공될 수 있다. 서브 전극(SUE)은 제1 컨택 홀(CH1)을 통해 구동 트랜지스터(Tdr)에 연결될 수 있다.
제1 내지 제4 서브 라인들(SL1 ~ SL4)은 표시 영역(DA)에서 동일한 화소 열에 위치한 화소들(PXL)에 공통으로 제공될 수 있다. 즉, 동일한 화소 열에 위치한 화소들(PXL)은 제1 내지 제4 서브 라인들(SL1 ~ SL4)에 공통으로 연결될 수 있다.
도 1a 내지 도 5, 도 8 내지 도 15, 도 17a 내지 도 17c를 참조하면, 서브 전극(SUE), 제1 내지 제4 서브 라인들(SL1 ~ SL4) 상에 절연 물질층을 형성한 후 서브 전극(SUE)의 일부를 노출하는 제7 컨택 홀(CH7), 제1 도전 라인(SL1)의 일부를 노출하는 제2 컨택 홀(CH2), 제2 도전 라인(SL2)의 일부를 노출하는 제3 컨택 홀(CH3), 제3 도전 라인(SL3)의 일부를 노출하는 제4 컨택 홀(도 10의 CH4 참고), 제4 도전 라인(SL4)의 일부를 노출하는 제5 컨택 홀(CH5), 및 제4 도전 라인(SL4)의 다른 일부를 노출하는 제6 컨택 홀(CH6)을 포함하는 보호막(PSV)을 형성한다.
도 1a 내지 도 5, 도 8 내지 도 15, 도 16c, 도 17a 내지 도 17d를 참조하면, 보호막(PSV) 상에 제1 뱅크 패턴(BNK1)을 형성한다. 보호막(PSV) 상에서 제1 뱅크 패턴(BNK1)은 인접한 제1 뱅크 패턴(BNK1)과 일정 간격 이격될 수 있다. 평면 상에서 볼 때, 제1 뱅크 패턴(BNK1)은 일 방향, 일 예로, 제2 방향(DR2)을 따라 연장된 바(Bar) 형상을 가질 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 제1 뱅크 패턴(BNK1)은 무기 재료로 이루어진 무기 절연막 또는 유기 재료로 이루어진 유기 절연막을 포함할 수 있다.
도 1a 내지 도 5, 도 8 내지 도 15, 도 16d, 도 17a 내지 도 17e를 참조하면, 제1 뱅크 패턴(BNK1)를 포함한 보호막(PSV) 상에 반사율이 높은 도전성 물질(또는 재료)을 포함한 제1 내지 제4 전극들(EL1 ~ EL4), 제1 및 제2 중간 전극들(CE1, CE2)을 형성한다.
제1 전극(EL1), 제1 및 제2 중간 전극들(CE1, CE2), 제2 전극(EL2)은 화소들(PXL) 각각의 발광 영역(EMA) 내에서 대응하는 제1 뱅크 패턴(BNK1) 상에 형성되며 서로 이격될 수 있다.
본 발명의 일 실시예에 있어서, 제1 전극(EL1), 제1 및 제2 중간 전극들(CE1, CE2), 제2 전극(EL2)은 화소들(PXL) 각각에 제공될 수 있다. 일 예로, 하나의 화소(PXL)에 제공된 제1 전극(EL1)은 하나의 화소(PXL)와 동일한 화소 열에 배치된 인접 화소들(PXL) 각각에 제공된 제1 전극(EL1)과 연결되지 않고 분리될 수 있다. 하나의 화소(PXL)에 제공된 제1 중간 전극(CE1)은 하나의 화소(PXL)와 동일한 화소 열에 배치된 인접 화소들(PXL) 각각에 제공된 제1 중간 전극(CE1)과 연결되지 않고 분리될 수 있다. 하나의 화소(PXL)에 제공된 제2 중간 전극(CE2)은 하나의 화소(PXL)와 동일한 화소 열에 배치된 인접 화소들(PXL) 각각에 제공된 제2 중간 전극(CE2)과 연결되지 않고 분리될 수 있다. 하나의 화소(PXL)에 제공된 제2 전극(EL2)은 하나의 화소(PXL)와 동일한 화소 열에 배치된 인접 화소들(PXL) 각각에 제공된 제2 전극(EL2)과 연결되지 않고 분리될 수 있다.
제1 전극(EL1)은 제2 컨택 홀(CH2)을 통해 제1 도전 라인(SL1)과 연결되고, 제1 도전 라인(SL1)과 함께 발광 소자들(LD)의 정렬을 위한 제1 정렬 전극(또는 제1 정렬 배선)으로 기능할 수 있다. 제1 정렬 전극은 제1 도전 라인(SL1) 및 제1 도전 라인(SL1)에 연결된 제1 전극(EL1)을 포함한 이중 레이어 구조를 이룰 수 있다.
제1 중간 전극(CE1)은 제3 컨택 홀(CH3)을 통해 제2 도전 라인(SL2)과 연결되고, 제2 도전 라인(SL2)과 함께 발광 소자들(LD)의 정렬을 위한 제2 정렬 전극(또는 제2 정렬 배선)으로 기능할 수 있다. 제2 정렬 전극은 제2 도전 라인(SL2) 및 제2 도전 라인(SL2)에 연결된 제1 중간 전극(CE1)을 포함한 이중 레이어 구조를 이룰 수 있다.
제2 중간 전극(CE2)은 제4 컨택 홀(CH4)을 통해 제3 도전 라인(SL3)과 연결되고, 제3 도전 라인(SL3)과 함께 발광 소자들(LD)의 정렬을 위한 제3 정렬 전극(또는 제3 정렬 전극)으로 기능할 수 있다. 제3 정렬 전극은 제3 도전 라인(SL3) 및 제3 도전 라인(SL3)에 연결된 제2 중간 전극(CE2)을 포함한 이중 레이어 구조를 이룰 수 있다.
제2 전극(EL2)은 제5 컨택 홀(CH5)을 통해 제4 도전 라인(SL4)과 연결되고, 제4 도전 라인(SL4)과 함께 발광 소자들(LD)의 정렬을 위한 제4 정렬 전극(또는 제4 정렬 전극)으로 기능할 수 있다. 제4 정렬 전극은 제4 도전 라인(SL4) 및 제4 도전 라인(SL4)에 연결된 제2 전극(EL2)을 포함한 이중 레이어 구조를 이룰 수 있다.
제3 전극(EL3)은 제7 컨택 홀(CH7)을 통해 서브 전극(SUE)에 연결되고, 서브 전극(SUE)을 통하여 구동 트랜지스터(Tdr)와 연결될 수 있다.
제4 전극(EL4)은 제6 컨택 홀(CH6)을 통해 제4 도전 라인(SL4)에 연결될 수 있다.
도 1a 내지 도 5, 도 8 내지 도 15, 도 17a 내지 도 17f를 참조하면, 제1 전극(EL1), 제1 및 제2 중간 전극들(CE1, CE2), 제2 전극(EL2) 상에 제1 절연막(INS1)을 형성한다. 제1 절연막(INS1)은 제1 전극(EL1), 제1 및 제2 중간 전극들(CE1, CE2), 제2 전극(EL2)을 커버할 수 있다. 제1 절연막(INS1)은 제3 및 제4 전극들(EL3, EL4)을 커버하지 않을 수 있다. 이에 따라, 제3 및 제4 전극들(EL3, EL4)은 외부로 노출될 수 있다.
이어, 화소들(PXL) 각각의 주변 영역에 제2 뱅크 패턴(미도시)을 형성한다.
도 1a 내지 도 5, 도 8 내지 도 15, 도 16e, 도 17a 내지 도 17g를 참조하면, 제1 내지 제4 도전 라인들(SL1 ~ SL4) 각각에 대응하는 정렬 신호(또는 정렬 전압)를 인가하여 대응하는 도전 라인에 각각 연결된 전극과 그에 인접한 전극 사이에 전계를 형성한다. 이때, 제1 및 제3 도전 라인들(SL1, SL3)에는 동일한 제1 정렬 신호(또는 제1 정렬 전압)가 인가되고, 제2 및 제4 도전 라인들(SL2, SL4)에는 동일한 제2 정렬 신호(또는 제2 정렬 전압)가 인가될 수 있다. 여기서, 제1 정렬 신호(또는 제1 정렬 전압)는 제2 정렬 신호(또는 제2 정렬 전압)와 상이할 수 있다.
상술한 바와 같이 인접한 두 전극들 사이에 전계가 형성된 상태에서 잉크젯 프린팅 방식 등을 이용하여 발광 소자들(LD)을 포함한 혼합액을 화소들(PXL) 각각의 발광 영역(EMA)에 투입한다. 일 예로, 제1 절연막(INS1) 상에 잉크젯 노즐을 배치하고, 잉크젯 노즐을 통해 다수의 발광 소자들(LD)이 혼합된 용매를 화소들(PXL) 각각의 발광 영역(EMA)에 투입할 수 있다. 여기서, 용매는, 아세톤, 물, 알코올, 및 톨루엔 중 어느 하나 이상일 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 용매는 잉크 또는 페이스트의 형태일 수 있다. 발광 소자들(LD)을 화소들(PXL) 각각의 발광 영역(EMA)에 투입하는 방식이 상술한 실시예에 한정되는 것은 아니며, 발광 소자들(LD)을 투입하는 방식은 다양하게 변경될 수 있다.
발광 소자들(LD)을 화소들(PXL) 각각의 발광 영역(EMA)에 투입한 이후에 용매는 제거될 수 있다.
발광 소자들(LD)을 화소들(PXL) 각각의 발광 영역(EMA)에 투입할 경우, 제1 전극(EL1)과 제1 중간 전극(CE1) 사이, 제1 중간 전극(CE1)과 제2 중간 전극(CE2) 사이, 제2 중간 전극(CE2)과 제2 전극(EL2) 사이에 형성된 전계로 인해 발광 소자들(LD)의 자가 정렬이 유도될 수 있다. 이에 따라, 제1 전극(EL1)과 제1 중간 전극(CE1) 사이에 제1 발광 소자들(LD1)이 정렬되고, 제1 중간 전극(CE1)과 제2 중간 전극(CE2) 사이에 제2 발광 소자들(LD2)이 정렬되며, 제2 중간 전극(CE2)과 제2 전극(EL2) 사이에 제3 발광 소자들(LD3)이 정렬될 수 있다. 제1 내지 제3 발광 소자들(LD1 ~ LD3)은 화소들(PXL) 각각의 발광 영역(EMA) 내에서 제1 절연막(INS1) 상에 정렬될 수 있다.
연속하여, 제1 내지 제3 발광 소자들(LD1 ~ LD3) 상에 각각 제2 절연막(INS2)을 형성한다. 제2 절연막(INS2)은 제1 내지 제3 발광 소자들(LD1 ~ LD3) 각각의 상면의 적어도 일부를 커버하여 발광 소자들(LD) 각각의 양 단부를 외부로 노출할 수 있다.
도 1a 내지 도 5, 도 8 내지 도 15, 도 16f, 도 17a 내지 도 17h를 참조하면, 제1 내지 제4 전극들(EL1 ~ EL4), 제1 및 제2 중간 전극들(CE1, CE2) 상에 제1 내지 제4 컨택 전극들(CNE1 ~ CNE4)을 형성한다.
제1 컨택 전극(CNE1)은 제3 전극(EL3), 제1 전극(EL1), 및 제1 발광 소자들(LD1) 각각의 일 단부와 중첩할 수 있다. 제1 컨택 전극(CNE1)은 제3 전극(EL3) 상에 직접 형성되어 제3 전극(EL3)과 연결되고, 제1 발광 소자들(LD1) 각각의 일 단부에 연결될 수 있다. 제1 컨택 전극(CNE1)은 제3 전극(EL3)과 제1 발광 소자들(LD1) 각각의 일 단부를 연결할 수 있다.
제2 컨택 전극(CNE2)은 제1 발광 소자들(LD1) 각각의 타 단부, 제1 중간 전극(CE1), 및 제2 발광 소자들(LD2) 각각의 일 단부와 중첩할 수 있다. 제2 컨택 전극(CNE2)은 제1 발광 소자들(LD1) 각각의 타 단부와 제2 발광 소자들(LD2) 각각의 일 단부를 연결할 수 있다. 제2 컨택 전극(CNE2)은 제1 절연막(INS1)에 의해 제1 중간 전극(CE1)과 연결되지 않을 수 있다. 즉, 제1 중간 전극(CE1)과 제2 컨택 전극(CNE2)은 전기적으로 분리된(또는 절연된) 상태일 수 있다.
제3 컨택 전극(CNE3)은 제2 발광 소자들(LD2) 각각의 타 단부, 제2 중간 전극(CE2), 및 제3 발광 소자들(LD3) 각각의 일 단부와 중첩할 수 있다. 제3 컨택 전극(CNE3)은 제2 발광 소자들(LD2) 각각의 타 단부와 제3 발광 소자들(LD3) 각각의 일 단부를 연결할 수 있다. 제3 컨택 전극(CNE3)은 제1 절연막(INS1)에 의해 제2 중간 전극(CE2)과 연결되지 않을 수 있다. 즉, 제2 중간 전극(CE2)과 제3 컨택 전극(CNE3)은 전기적으로 분리된(또는 절연된) 상태일 수 있다.
제4 컨택 전극(CNE4)은 제3 발광 소자들(LD) 각각의 타 단부, 제2 전극(EL2), 및 제4 전극(EL4)과 중첩할 수 있다. 제4 컨택 전극(CNE4)은 제4 전극(EL4) 상에 직접 형성되어 제4 전극(EL4)과 연결되고, 제3 발광 소자들(LD3) 각각의 타 단부와 연결될 수 있다. 제4 컨택 전극(CNE4)은 제4 전극(EL4)과 제3 발광 소자들(LD3) 각각의 타 단부를 연결할 수 있다.
도 1a 내지 도 5, 도 8 내지 도 15, 도 17a 내지 도 17i를 참조하면, 제1 내지 제4 컨택 전극들(CNE1 ~ CNE4)을 커버하는 제3 절연막(INS3)을 형성한다. 제3 절연막(INS3)은 적어도 하나의 무기막 및 적어도 하나의 유기막이 교번하여 적층된 구조를 가질 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
SUB: 기판 PXL: 화소
PXA: 화소 영역 EMA: 발광 영역
EMU: 발광 유닛 LD: 발광 소자
PCL: 화소 회로부 STE: 연결 전극
Dj: 데이터 라인 IPL: 초기화 전원 라인
DPL: 표시 소자부
SL1 ~ SL4: 제1 내지 제4 도전 라인 SUE: 서브 전극
EL1 ~ EL4: 제1 내지 제4 전극 CE1, CE2: 제1 및 제2 중간 전극
CNE1 ~ CNE4: 제1 내지 제4 컨택 전극 INS1 ~ INS3: 제1 내지 제3 절연막

Claims (22)

  1. 복수의 화소 영역들을 포함한 표시 영역 및 상기 표시 영역의 적어도 일측을 둘러싸는 비표시 영역을 포함한 기판; 및
    상기 화소 영역들 각각에 제공된 화소를 포함하고,
    상기 화소는,
    상기 기판 상에 제공되며 서로 이격된 서브 전극, 제1 도전 라인, 및 제2 도전 라인;
    상기 서브 전극, 상기 제1 및 제2 도전 라인들 상에 제공된 제1 절연막;
    상기 제1 절연막 상에 제공되며, 서로 이격된 제1 내지 제4 전극들;
    상기 제1 및 제2 전극들 상에 제공되어 상기 제1 및 제2 전극들을 완전히 커버하고 상기 제3 및 제4 전극들을 외부로 노출하는 제2 절연막;
    상기 제1 및 제2 전극들 사이의 상기 제2 절연막 상에 제공된 복수의 발광 소자들;
    상기 제2 절연막을 사이에 두고 상기 제1 전극 상에 제공되는 제1 컨택 전극; 및
    상기 제2 절연막을 사이에 두고 상기 제2 전극 상에 제공되는 제2 컨택 전극을 포함하는, 표시 장치.
  2. 제1 항에 있어서,
    상기 화소는,
    상기 기판 상에 제공되며, 상기 제1 도전 라인과 상기 제2 도전 라인 사이에 배치된 제3 및 제4 도전 라인들; 및
    상기 제2 절연막 상에 제공되며, 상기 제1 전극과 상기 제2 전극 사이에 배치된 제1 및 제2 중간 전극들을 더 포함하는, 표시 장치.
  3. 제2 항에 있어서,
    상기 제2 절연막은 상기 제1 및 제2 중간 전극들 상에 제공되어 상기 제1 및 제2 중간 전극들을 완전히 커버하는, 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 전극은 상기 제1 절연막 상에서 상기 제1 도전 라인과 동일한 방향으로 연장되고,
    상기 제2 전극은 상기 제1 절연막 상에서 상기 제2 도전 라인과 동일한 방향으로 연장되고,
    상기 제1 중간 전극은 상기 제1 절연막 상에서 상기 제3 도전 라인과 동일한 방향으로 연장되며,
    상기 제2 중간 전극은 상기 제1 절연막 상에서 상기 제4 도전 라인과 동일한 방향으로 연장되는, 표시 장치.
  5. 제4 항에 있어서,
    평면 상에서 볼 때, 상기 제1 전극은 상기 제1 도전 라인과 중첩하고, 상기 제2 전극은 상기 제2 도전 라인과 중첩하고, 상기 제1 중간 전극은 상기 제3 도전 라인과 중첩하며, 상기 제2 중간 전극은 상기 제4 도전 라인과 중첩하는, 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 절연막은, 상기 서브 전극의 일부, 상기 제1 내지 제4 도전 라인들 각각의 일부, 상기 제2 도전 라인의 다른 일부를 노출하는 복수의 컨택 홀들을 포함하는, 표시 장치.
  7. 제6 항에 있어서,
    상기 제1 전극은 노출된 상기 제1 도전 라인과 전기적으로 연결되고,
    상기 제2 및 제4 전극들은 노출된 상기 제2 도전 라인과 전기적으로 연결되고,
    상기 제1 중간 전극은 노출된 상기 제3 도전 라인과 전기적으로 연결되고,
    상기 제2 중간 전극은 노출된 상기 제4 도전 라인과 전기적으로 연결되며,
    상기 제3 전극은 노출된 상기 서브 전극과 전기적으로 연결되는, 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 도전 라인과 상기 제1 전극은 서로 연결되어 상기 제1 절연막을 사이에 두고 이중층 구조를 이루고,
    상기 제2 도전 라인과 상기 제2 전극은 서로 연결되어 상기 제1 절연막을 사이에 두고 이중층 구조를 이루고,
    상기 제3 도전 라인과 상기 제1 중간 전극은 서로 연결되어 상기 제1 절연막을 사이에 두고 이중층 구조를 이루며,
    상기 제4 도전 라인과 상기 제2 중간 전극은 서로 연결되어 상기 제1 절연막을 사이에 두고 이중층 구조를 이루는, 표시 장치.
  9. 제7 항에 있어서,
    상기 제2 도전 라인, 상기 제2 전극, 및 상기 제4 전극은 전기적으로 서로 연결되는, 표시 장치.
  10. 제7 항에 있어서,
    상기 제1 컨택 전극은, 상기 제3 전극과 상기 발광 소자들 각각의 양 단부 중 하나의 단부 상에 직접 배치되고,
    상기 제2 컨택 전극은, 상기 제4 전극과 상기 발광 소자들 각각의 양 단부 중 나머지 단부 상에 직접 배치되는, 표시 장치.
  11. 제10 항에 있어서,
    상기 제1 컨택 전극은 상기 제3 전극과 상기 발광 소자들 각각의 하나의 단부를 연결하고,
    상기 제2 컨택 전극은 상기 제4 전극과 상기 발광 소자들 각각의 나머지 단부를 연결하는, 표시 장치.
  12. 제8 항에 있어서,
    상기 화소는,
    상기 제1 및 제2 컨택 전극들과 이격되며, 상기 제2 절연막을 사이에 두고 상기 제1 중간 전극 상에 제공된 제3 컨택 전극; 및
    상기 제1 내지 제3 컨택 전극들과 이격되며, 상기 제2 절연막을 사이에 두고 상기 제2 중간 전극 상에 제공된 제4 컨택 전극을 더 포함하는, 표시 장치.
  13. 제12 항에 있어서,
    상기 제3 컨택 전극과 상기 제1 중간 전극은 전기적으로 분리되고, 상기 제4 컨택 전극과 상기 제2 중간 전극은 전기적으로 분리되는, 표시 장치.
  14. 제13 항에 있어서,
    상기 화소는, 상기 기판과 상기 제1 내지 제4 도전 라인들 사이에 제공된 적어도 하나의 트랜지스터 및 상기 트랜지스터에 연결된 적어도 하나의 신호 라인들을 더 포함하고,
    상기 트랜지스터는 상기 서브 전극과 전기적으로 연결되는, 표시 장치.
  15. 제11 항에 있어서,
    상기 화소는, 상기 발광 소자들 각각의 상면 상에 제공된 제3 절연막을 더 포함하고,
    상기 제1 및 제2 컨택 전극들은 상기 제3 절연막 상에 제공되는, 표시 장치.
  16. 제15 항에 있어서,
    상기 제1 컨택 전극과 상기 제2 컨택 전극은 동일한 층에 제공되는, 표시 장치.
  17. 제15 항에 있어서,
    상기 제1 컨택 전극과 상기 제2 컨택 전극은 서로 상이한 층에 제공되는 표시 장치.
  18. 제1 항에 있어서,
    상기 발광 소자들 각각은,
    제1 도전성 도펀트가 도핑된 제1 반도체층;
    제2 도전성 도펀트가 도핑된 제2 반도체층; 및
    상기 제1 반도체층과 상기 제2 반도체층 사이에 제공된 활성층을 포함하는, 표시 장치.
  19. 각각의 화소 영역에 마련된 화소를 제공하는 단계를 포함하고,
    상기 화소를 제공하는 단계는,
    기판 상에 서로 이격된 서브 전극, 제1 내지 제4 도전 라인들을 형성하는 단계;
    상기 서브 전극, 상기 제1 내지 제4 도전 라인들 상에 제1 절연막을 형성하는 단계;
    상기 제1 절연막 상에 서로 이격된 제1 내지 제4 전극들, 제1 및 제2 중간 전극들을 형성하는 단계;
    상기 제1 및 제2 전극들과 상기 제1 및 제2 중간 전극들 상에 상기 제1 및 제2 전극들과 상기 제1 및 제2 중간 전극들 각각을 완전히 커버하고 상기 제3 및 제4 전극들을 커버하지 않는 제2 절연막을 형성하는 단계;
    상기 제1 및 제2 전극들과 상기 제1 및 제2 중간 전극들 중 인접한 두 개의 전극들 사이의 상기 제2 절연막 상에 복수의 발광 소자들을 정렬하는 단계; 및
    상기 제2 절연막 상에 제1 내지 제4 컨택 전극들을 형성하는 단계를 포함하고,
    상기 제1 컨택 전극은 상기 제3 및 제4 전극들 중 하나의 전극과 전기적으로 연결되고, 상기 제2 컨택 전극은 상기 제3 및 제4 전극들 중 나머지 전극과 전기적으로 연결되는, 표시 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 제1 절연막을 형성하는 단계는,
    상기 서브 전극, 상기 제1 내지 제4 도전 라인들 상에 절연 물질을 도포하는 단계; 및
    상기 절연 물질의 일부를 제거하여 상기 서브 전극의 일부, 상기 제1 내지 제4 도전 라인들 각각의 일부, 및 상기 제2 도전 라인의 다른 일부를 노출하는 복수의 컨택 홀을 형성하는 단계를 포함하는, 표시 장치의 제조 방법.
  21. 제20 항에 있어서,
    상기 제1 도전 라인과 상기 제1 전극은 서로 연결되어 상기 제1 절연막을 사이에 두고 이중층 구조를 이루고,
    상기 제2 도전 라인과 상기 제2 전극은 서로 연결되어 상기 제1 절연막을 사이에 두고 이중층 구조를 이루고,
    상기 제3 도전 라인과 상기 제1 중간 전극은 서로 연결되어 상기 제1 절연막을 사이에 두고 이중층 구조를 이루며,
    상기 제4 도전 라인과 상기 제2 중간 전극은 서로 연결되어 상기 제1 절연막을 사이에 두고 이중층 구조를 이루는, 표시 장치의 제조 방법.
  22. 제21 항에 있어서,
    상기 화소를 제공하는 단계는,
    상기 서브 전극, 상기 제1 내지 제4 도전 라인들을 형성하는 단계 이전에 상기 기판 상에 적어도 하나 이상의 트랜지스터 및 상기 트랜지스터에 연결된 신호 라인들을 형성하는 단계를 더 포함하는, 표시 장치의 제조 방법.
KR1020190144494A 2019-11-12 2019-11-12 표시 장치 및 그의 제조 방법 KR20210057891A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190144494A KR20210057891A (ko) 2019-11-12 2019-11-12 표시 장치 및 그의 제조 방법
US17/002,258 US11552063B2 (en) 2019-11-12 2020-08-25 Display device with different electrodes and light emitting elements
CN202011245397.2A CN112864197A (zh) 2019-11-12 2020-11-10 显示设备及制造显示设备的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190144494A KR20210057891A (ko) 2019-11-12 2019-11-12 표시 장치 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210057891A true KR20210057891A (ko) 2021-05-24

Family

ID=75846870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190144494A KR20210057891A (ko) 2019-11-12 2019-11-12 표시 장치 및 그의 제조 방법

Country Status (3)

Country Link
US (1) US11552063B2 (ko)
KR (1) KR20210057891A (ko)
CN (1) CN112864197A (ko)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11550087B2 (en) 2020-07-07 2023-01-10 Samsung Display Co., Ltd. Display device
WO2023008817A1 (ko) * 2021-07-27 2023-02-02 삼성디스플레이 주식회사 표시 장치
WO2023008844A1 (ko) * 2021-07-27 2023-02-02 삼성디스플레이 주식회사 표시 장치
US11636788B2 (en) 2020-03-16 2023-04-25 Samsung Display Co., Ltd. Display device and inspection method thereof
US11721706B2 (en) 2020-09-21 2023-08-08 Samsung Display Co., Ltd. Display device
US11817432B2 (en) 2020-09-07 2023-11-14 Samsung Display Co., Ltd. Display device
US11894395B2 (en) 2020-12-30 2024-02-06 Samsung Display Co., Ltd. Display device
US11942574B2 (en) 2020-12-08 2024-03-26 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US11967590B2 (en) 2020-07-31 2024-04-23 Samsung Display Co., Ltd. Display device
US12015047B2 (en) 2020-07-24 2024-06-18 Samsung Display Co., Ltd. Display device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11914915B2 (en) * 2021-07-30 2024-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Near eye display apparatus
KR20230146186A (ko) * 2022-04-11 2023-10-19 삼성디스플레이 주식회사 화소 및 이를 포함한 표시 장치
KR20240033728A (ko) * 2022-09-02 2024-03-13 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7985609B2 (en) * 2006-11-17 2011-07-26 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
GB201420452D0 (en) 2014-11-18 2014-12-31 Mled Ltd Integrated colour led micro-display
KR20170094930A (ko) 2016-02-12 2017-08-22 광주과학기술원 마이크로 led 디스플레이용 기판 구조 및 이를 이용한 디스플레이 장치
KR102535276B1 (ko) 2018-12-20 2023-05-23 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
US10991865B2 (en) * 2018-12-20 2021-04-27 Samsung Display Co., Ltd. Display device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11636788B2 (en) 2020-03-16 2023-04-25 Samsung Display Co., Ltd. Display device and inspection method thereof
US11550087B2 (en) 2020-07-07 2023-01-10 Samsung Display Co., Ltd. Display device
US12015047B2 (en) 2020-07-24 2024-06-18 Samsung Display Co., Ltd. Display device
US11967590B2 (en) 2020-07-31 2024-04-23 Samsung Display Co., Ltd. Display device
US11817432B2 (en) 2020-09-07 2023-11-14 Samsung Display Co., Ltd. Display device
US11721706B2 (en) 2020-09-21 2023-08-08 Samsung Display Co., Ltd. Display device
US11961847B2 (en) 2020-09-21 2024-04-16 Samsung Display Co., Ltd. Display device
US11942574B2 (en) 2020-12-08 2024-03-26 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US11894395B2 (en) 2020-12-30 2024-02-06 Samsung Display Co., Ltd. Display device
WO2023008817A1 (ko) * 2021-07-27 2023-02-02 삼성디스플레이 주식회사 표시 장치
WO2023008844A1 (ko) * 2021-07-27 2023-02-02 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
CN112864197A (zh) 2021-05-28
US20210143137A1 (en) 2021-05-13
US11552063B2 (en) 2023-01-10

Similar Documents

Publication Publication Date Title
KR20210057891A (ko) 표시 장치 및 그의 제조 방법
KR102574913B1 (ko) 표시 장치 및 그의 제조 방법
KR102662908B1 (ko) 표시 장치 및 그의 제조 방법
KR20200010706A (ko) 발광 장치 및 이를 구비한 표시 장치
KR20200145966A (ko) 표시 장치 및 그의 제조 방법
KR102717688B1 (ko) 화소 및 이를 구비한 표시 장치
KR20210053391A (ko) 표시 장치
KR20200037911A (ko) 표시 장치 및 그의 제조 방법
KR20200042997A (ko) 표시 장치
KR102553231B1 (ko) 표시 장치 및 그의 제조 방법
EP4047658A1 (en) Display device and method for manufacturing same
KR20210141828A (ko) 화소 및 이를 구비한 표시 장치
KR20210109699A (ko) 표시 장치 및 그의 제조 방법
EP4040494A1 (en) Pixel, display device including same, and manufacturing method therefor
US20230006119A1 (en) Display device and method for manufacturing same
CN115485845A (zh) 像素、包括像素的显示设备和制造显示设备的方法
KR20210116833A (ko) 표시 장치 및 그의 제조 방법
KR102669163B1 (ko) 화소, 이를 구비한 표시 장치 및 그의 제조 방법
CN113644093A (zh) 像素和包括像素的显示装置
KR20210055852A (ko) 표시 장치 및 그의 제조 방법
KR20220002797A (ko) 화소 및 이를 구비한 표시 장치
KR20200121438A (ko) 표시 장치 및 그의 제조 방법
KR102717695B1 (ko) 표시 장치 및 그의 제조 방법
KR20210075292A (ko) 표시 장치 및 그의 제조 방법
CN114175244B (zh) 像素、具有该像素的显示装置及该显示装置的制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal