[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20210053138A - A heater structure configured to improve thermal efficiency in a modulator device - Google Patents

A heater structure configured to improve thermal efficiency in a modulator device Download PDF

Info

Publication number
KR20210053138A
KR20210053138A KR1020200040383A KR20200040383A KR20210053138A KR 20210053138 A KR20210053138 A KR 20210053138A KR 1020200040383 A KR1020200040383 A KR 1020200040383A KR 20200040383 A KR20200040383 A KR 20200040383A KR 20210053138 A KR20210053138 A KR 20210053138A
Authority
KR
South Korea
Prior art keywords
waveguide
heater
modulator device
region
upper conductor
Prior art date
Application number
KR1020200040383A
Other languages
Korean (ko)
Other versions
KR102435768B1 (en
Inventor
시-웨이 린
밍 취 리우
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/733,488 external-priority patent/US11209673B2/en
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20210053138A publication Critical patent/KR20210053138A/en
Application granted granted Critical
Publication of KR102435768B1 publication Critical patent/KR102435768B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/011Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  in optical waveguides, not otherwise provided for in this subclass
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/26Optical coupling means
    • G02B6/28Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals
    • G02B6/287Structuring of light guides to shape optical elements with heat application
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13Integrated optical circuits characterised by the manufacturing method
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/0147Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on thermo-optic effects
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/21Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  by interference
    • G02F1/225Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  by interference in an optical waveguide structure
    • G02F1/2257Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  by interference in an optical waveguide structure the optical waveguides being made of semiconducting material
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12133Functions
    • G02B2006/12142Modulator
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00Function characteristic
    • G02F2203/50Phase-only modulation

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

Various embodiments of the present disclosure relate to a modulator device including a first waveguide and a heater structure. An input terminal is configured to receive impact light. A first waveguide has a first output area and a first input area coupled to the input terminal. A second waveguide is optically coupled to the first waveguide. The second waveguide has a second output area and a second input area coupled to the input terminal. The output terminal is configured to provide output light is modulated based on the impact light. The output terminal is coupled to the first output area and the second output area. A heater structure overlies the first waveguide. A bottom surface of the heater structure is aligned with a bottom surface of the first waveguide. The first waveguide is laterally spaced between the sidewalls of the heater structure.

Description

변조기 디바이스의 열 효율을 향상시키도록 구성된 히터 구조체{A HEATER STRUCTURE CONFIGURED TO IMPROVE THERMAL EFFICIENCY IN A MODULATOR DEVICE}A heater structure constructed to improve the thermal efficiency of a modulator device {A HEATER STRUCTURE CONFIGURED TO IMPROVE THERMAL EFFICIENCY IN A MODULATOR DEVICE}

[관련 출원의 참조] 본 출원은 2019년 10월 30일 출원되었고, 그 내용이 본 명세서에 그대로 참조로서 합체되어 있는 미국 가출원 제62/927,850호의 이익을 청구한다.[Reference to related application] This application claims the benefit of U.S. Provisional Application No. 62/927,850, filed on October 30, 2019, the contents of which are incorporated herein by reference as such.

광학 회로는 다수의 포토닉 기능/디바이스 및 광 도파로를 포함할 수도 있다. 광 도파로는 광을 구속하여 최소 감쇠로 집적 칩(integrated chip: IC) 상의 제1 지점으로부터 IC 상의 제2 지점으로 안내하도록 구성된다. 변조기 디바이스의 광 도파로는 광 도파로를 통과하는 광의 위상, 파장, 주파수 및/또는 다른 특성을 선택적으로 변경하도록 구성될 수도 있다.The optical circuit may include multiple photonic functions/devices and optical waveguides. The optical waveguide is configured to confine light and guide it from a first point on an integrated chip (IC) to a second point on the IC with minimal attenuation. The optical waveguide of the modulator device may be configured to selectively change the phase, wavelength, frequency and/or other characteristics of light passing through the optical waveguide.

본 개시내용의 양태는 첨부 도면과 함께 숙독될 때 이하의 상세한 설명으로부터 가장 양호하게 이해된다. 산업 분야에서의 표준 실시에 따르면, 다양한 특징부는 실제 축척대로 도시되어 있지는 않다는 것이 주목된다. 실제로, 다양한 특징부의 치수는 설명의 명료화를 위해 임의로 증가되거나 감소될 수도 있다.
도 1은 도파로 구조체를 적어도 부분적으로 측방향으로 둘러싸는 히터 구조체를 포함하는 변조기 디바이스의 몇몇 실시예의 사시도.
도 2a 및 도 2b는 히터 구조체의 내부 측벽들 사이에 측방향으로 이격된 도파로 구조체의 몇몇 실시예의 단면도.
도 3a 내지 도 3c는 제1 도파로 바로 위에 놓여 이를 적어도 부분적으로 측방향으로 둘러싸는 히터 구조체를 포함하는 변조기 디바이스의 몇몇 실시예의 평면도로서, 제1 도파로는 제2 도파로에 직접 연결되어 있는 것인 평면도.
도 4a 및 도 4b는 제1 도파로 바로 위에 놓여 이를 적어도 부분적으로 측방향으로 둘러싸는 히터 구조체를 포함하는 변조기 디바이스의 몇몇 실시예의 평면도로서, 제1 도파로는 제2 도파로로부터 측방향으로 오프셋되어 있는 것인 평면도.
도 5는 변조기 디바이스, 격자 구조체, 및 기판 위에 배치된 포토다이오드를 포함하는 집적 칩의 몇몇 실시예의 단면도.
도 6 내지 도 12는 히터 구조체 및 제1 도파로를 포함하는 변조기 디바이스를 형성하기 위한 방법의 몇몇 실시예의 단면도로서, 히터 구조체는 제1 도파로 바로 위에 놓여 이를 적어도 부분적으로 측방향으로 둘러싸는 것인 단면도.
도 13은 도 6 내지 도 12의 방법에 대응하는 몇몇 실시예의 흐름도.
Aspects of the present disclosure are best understood from the following detailed description when read in conjunction with the accompanying drawings. It is noted that, according to standard practice in the industry, various features are not drawn to scale. Indeed, the dimensions of the various features may be arbitrarily increased or decreased for clarity of description.
1 is a perspective view of some embodiments of a modulator device including a heater structure at least partially laterally surrounding a waveguide structure.
2A and 2B are cross-sectional views of some embodiments of a waveguide structure spaced laterally between inner sidewalls of the heater structure.
3A to 3C are plan views of some embodiments of a modulator device including a heater structure placed directly on the first waveguide and at least partially laterally surrounding it, wherein the first waveguide is directly connected to the second waveguide. .
4A and 4B are plan views of some embodiments of a modulator device including a heater structure that lies directly over a first waveguide and at least partially laterally surrounds it, wherein the first waveguide is laterally offset from the second waveguide. Top view.
5 is a cross-sectional view of some embodiments of an integrated chip including a modulator device, a grating structure, and a photodiode disposed over a substrate.
6-12 are cross-sectional views of some embodiments of a method for forming a modulator device comprising a heater structure and a first waveguide, wherein the heater structure lies directly over the first waveguide and at least partially laterally surrounds it. .
13 is a flow diagram of some embodiments corresponding to the method of FIGS. 6-12.

이하의 개시내용은 제공된 요지의 상이한 특징부를 구현하기 위한 다수의 상이한 실시예 또는 예를 제공한다. 구성 요소 및 장치의 특정 예가 본 개시내용을 간단화하기 위해 이하에 설명된다. 이들은 물론 단지 예일 뿐이고, 한정이 되도록 의도된 것은 아니다. 예를 들어, 이어지는 설명에서 제2 특징부 위에 또는 상에 제1 특징부의 형성은 제1 및 제2 특징부가 직접 접촉하여 형성되어 있는 실시예를 포함할 수도 있고, 부가의 특징부가 제1 및 제2 특징부 사이에 형성될 수도 있어, 제1 및 제2 특징부가 직접 접촉하지 않을 수도 있게 되는 실시예를 또한 포함할 수도 있다. 게다가, 본 개시내용은 다양한 예에서 도면 숫자 및/또는 문자를 반복할 수도 있다. 이 반복은 간단화 및 명료화를 위한 것이고, 자체로 다양한 실시예 및/또는 설명된 구성 사이의 관계를 지시하는 것은 아니다.The following disclosure provides a number of different embodiments or examples for implementing different features of the provided subject matter. Specific examples of components and devices are described below to simplify the present disclosure. These are of course only examples and are not intended to be limiting. For example, in the description that follows, the formation of a first feature on or on a second feature may include an embodiment in which the first and second features are formed in direct contact, and the additional features are formed by first and second features. An embodiment may also be included in which the first and second features may not be in direct contact, such that they may be formed between the two features. In addition, the present disclosure may repeat figures and/or letters in various examples. This repetition is for simplicity and clarity, and does not in itself dictate the relationship between the various embodiments and/or the described configurations.

또한, "밑", "아래", "하부", "위", "상부" 등과 같은 공간적 상대 용어는 도면에 도시되어 있는 바와 같이 다른 요소(들) 또는 특징부(들)에 대한 일 요소 또는 특징부의 관계를 설명하기 위해 용이한 설명을 위해 본 명세서에서 사용될 수도 있다. 공간적 상대 용어는 도면에 도시되어 있는 배향에 추가하여 사용 또는 동작시에 디바이스의 상이한 배향을 포함하도록 의도된다. 장치는 다른 방식으로 배향될 수도 있고(90도 회전되거나 다른 배향에 있음), 본 명세서에 사용된 공간적 상대 기술자는 마찬가지로 이에 따라 해석될 수도 있다.In addition, spatially relative terms such as "bottom", "bottom", "bottom", "top", "top", etc., as shown in the figure, refer to one element for another element(s) or feature(s) or It may be used herein for ease of description to describe the relationship of features. Spatial relative terms are intended to encompass different orientations of the device in use or operation in addition to the orientations shown in the figures. The device may be oriented in a different way (rotated 90 degrees or in a different orientation), and the spatial relative descriptors used herein may likewise be interpreted accordingly.

전자 및 통신에서, 변조는 정보가 송신기로부터 수신기로 전송될 수 있게 하는 방식으로 주기적 파형의 하나 이상의 특성을 변화시키는 프로세스이다. 예를 들어, 진폭 변조(amplitude modulation: AM), 주파수 변조(frequency modulation: FM) 및 위상 변조는 주기적 파형을 변조하여 장거리 또는 단거리에 걸쳐 정보를 전달하는 데 사용될 수 있다.In electronics and communications, modulation is the process of changing one or more characteristics of a periodic waveform in a way that allows information to be transmitted from a transmitter to a receiver. For example, amplitude modulation (AM), frequency modulation (FM), and phase modulation can be used to convey information over long or short distances by modulating a periodic waveform.

변조기 디바이스는 입력 단자 및 출력 단자를 포함할 수도 있다. 제1 도파로 및 제2 도파로는 입력 단자로부터 분기되고 이어서 출력 단자에서 재결합할 수도 있어, 광이 변조기 디바이스를 통해 진행할 수 있는 2개의 경로 또는 채널이 존재하게 된다. 제1 도파로는 제2 도파로와 근접하거나 또는 직접 접촉할 수도 있어, 제1 및 제2 도파로가 서로 광학적으로 결합되게 된다. 변조기 디바이스의 동작 중에, 입력 광은 초기 위상으로 입력 단자에서 수용되고, 이어서 재결합되어 출력 단자에서 출력 광으로서 제공되기 전에 제1 도파로 및 제2 도파로를 따라 통과하도록 분할된다. 제1 및 제2 도파로는 광학적으로 함께 결합되기 때문에, 출력 광은 제1 및 제2 도파로로부터 발생하는 보강 또는 상쇄 간섭으로 인해 위상 시프트될 수 있다.The modulator device may comprise an input terminal and an output terminal. The first waveguide and the second waveguide may diverge from the input terminal and then recombine at the output terminal, such that there are two paths or channels through which light can travel through the modulator device. The first waveguide may be in close proximity or direct contact with the second waveguide, so that the first and second waveguides are optically coupled to each other. During operation of the modulator device, the input light is received at the input terminal in an initial phase and is then recombined to be split to pass along the first waveguide and the second waveguide before being provided as output light at the output terminal. Since the first and second waveguides are optically coupled together, the output light may be phase shifted due to constructive or destructive interference arising from the first and second waveguides.

히터 구조체는 열을 발생하여 제1 도파로에 인가하기 위해 제1 도파로 위에, 아래에 및/또는 나란히 배열될 수도 있다. 이 열은 제1 도파로의 온도 변화를 유도할 수 있는데, 이 온도 변화는 이어서 제2 도파로의 것에 대해 제1 도파로의 굴절률, 캐리어 이동도 및/또는 다른 특성을 변화시킨다. 따라서, 제1 도파로를 통해 진행하는 광의 속도 및/또는 위상이 제2 도파로를 통해 진행하는 광의 것에 대해 시프트될 수 있어, 히터 구조체의 온도가 출력 단자에서 출사광에 부여된 위상 시프트를 제어할 수 있게 된다. 따라서, 변조기 디바이스는 히터 구조체의 온도를 제어할 수 있어, 입력 광이 그 변조가 전송될 다양한 데이터 상태에 대응하는 출력 광을 제공하도록 변조되게 된다. 그러나, 히터 구조체는 제1 도파로 위에 놓일 수도 있어서, 히터 구조체의 저면(bottom surface)은 0이 아닌 거리만큼 제1 도파로의 상부면(upper surface)으로부터 수직으로 오프셋되게 된다. 유전성 재료가 히터 구조체와 제1 도파로 사이에 배치된다. 또한, 열은 히터 구조체로부터 모든 방향으로 복사될 수도 있어서, 열이 제1 도파로를 향해 집중되지 않고 변조기 디바이스의 열 효율이 감소되게 된다. 모든 방향에서의 열 복사를 고려하기 위해, 히터 구조체에 전달되는 전력의 양은 제1 도파로로부터 방사되는 전력을 보상하기 위해 증가될 수도 있다(이에 의해 히터 구조체에 의해 발생된 열을 증가시킴). 이는 이어서, 변조기 디바이스의 전력 소비를 증가시키고 변조기 디바이스의 열 효율을 더 감소시킬 수도 있다.The heater structure may be arranged above, below and/or side by side the first waveguide to generate heat and apply it to the first waveguide. This heat can induce a temperature change in the first waveguide, which temperature change in turn changes the refractive index, carrier mobility and/or other properties of the first waveguide relative to that of the second waveguide. Accordingly, the speed and/or phase of light traveling through the first waveguide can be shifted with respect to that of light traveling through the second waveguide, so that the temperature of the heater structure can control the phase shift applied to the emitted light at the output terminal. There will be. Thus, the modulator device can control the temperature of the heater structure such that the input light is modulated to provide output light corresponding to the various data states to which the modulation is to be transmitted. However, the heater structure may be overlying the first waveguide, so that the bottom surface of the heater structure is vertically offset from the upper surface of the first waveguide by a non-zero distance. A dielectric material is disposed between the heater structure and the first waveguide. Further, heat may be radiated from the heater structure in all directions, such that the heat is not concentrated toward the first waveguide and the thermal efficiency of the modulator device is reduced. To account for heat radiation in all directions, the amount of power delivered to the heater structure may be increased to compensate for the power radiated from the first waveguide (and thereby increase the heat generated by the heater structure). This may in turn increase the power consumption of the modulator device and further reduce the thermal efficiency of the modulator device.

본 출원의 다양한 실시예는 도파로 구조체 위에 놓여 이를 적어도 부분적으로 측방향으로 에워싸는 히터 구조체를 포함하는 변조기 디바이스에 관한 것이다. 예를 들어, 변조기 디바이스는 도파로 구조체 위에 놓여 있는 상호 접속 유전성 구조체를 포함한다. 히터 구조체는 상호 접속 유전성 구조체 내에 배치되고 도파로 구조체 위에 놓여 있다. 히터 구조체는 상부 도전체 및 히터 기둥 구조체를 포함할 수도 있다. 상부 도전체는 도파로 구조체 바로 위에 놓여 있고 상호 접속 유전성 구조체에 의해 도파로 구조체로부터 수직으로 오프셋된다. 히터 기둥 구조체는 상부 도전체의 아래에 놓여 있고 상부 도전체로부터 도파로 구조체의 상부면 아래의 지점까지 연장된다. 도파로 구조체는 히터 기둥 구조체의 내부 측벽들 사이에 측방향으로 이격되어, 히터 구조체가 도파로 구조체 바로 위에 놓여 도파로 구조체를 적어도 부분적으로 측방향으로 둘러싸게 된다. 히터 구조체는 도파로 구조체를 향해 열을 집중시키도록 구성되어, 히터 구조체에 의해 발생된 열이 도파로 구조체를 통과하는 광의 위상 시프트를 제어할 수도 있게 된다. 도파로 구조체는 히터 구조체의 내부 측벽들 사이에 측방향으로 이격되어 있기 때문에, 열은 도파로 구조체를 향해 더 직접적으로 복사될 수도 있다. 이는 부분적으로는, 변조기 디바이스의 열 효율을 증가시킬 수도 있고 변조기 디바이스의 전력 소비를 감소시킬 수도 있다.Various embodiments of the present application are directed to a modulator device comprising a heater structure overlying a waveguide structure and at least partially laterally surrounding it. For example, a modulator device includes an interconnecting dielectric structure overlying a waveguide structure. The heater structure is disposed within the interconnect dielectric structure and overlies the waveguide structure. The heater structure may include an upper conductor and a heater pillar structure. The upper conductor lies directly over the waveguide structure and is vertically offset from the waveguide structure by the interconnect dielectric structure. The heater column structure lies under the upper conductor and extends from the upper conductor to a point below the upper surface of the waveguide structure. The waveguide structure is laterally spaced between the inner sidewalls of the heater pillar structure, so that the heater structure is placed directly on the waveguide structure to at least partially surround the waveguide structure laterally. The heater structure is configured to concentrate heat toward the waveguide structure, so that the heat generated by the heater structure may control a phase shift of light passing through the waveguide structure. Since the waveguide structure is laterally spaced between the inner sidewalls of the heater structure, heat may be radiated more directly toward the waveguide structure. This may, in part, increase the thermal efficiency of the modulator device and may reduce the power consumption of the modulator device.

도 1은 히터 구조체(111)의 내부 측벽들 사이에 측방향으로 이격된 제1 도파로(112)를 포함하는 변조기 디바이스(100)의 몇몇 실시예의 사시도를 도시하고 있다.1 shows a perspective view of some embodiments of a modulator device 100 including a first waveguide 112 spaced laterally between inner sidewalls of a heater structure 111.

변조기 디바이스(100)는 입력 단자(101) 및 출력 단자(103)를 포함한다. 제1 도파로(112) 및 제2 도파로(115)는 입력 단자(101)로부터 분기되고, 이어서 출력 단자(103)에서 재결합되어, 이에 의해 광이 변조기 디바이스(100)를 통해 진행할 수 있는 2개의 경로 또는 채널을 제공한다. 몇몇 실시예에서, 제1 및 제2 도파로(112, 115)는 입력 단자(101)와 출력 단자(103) 사이에서 대칭적으로 분기된다. 제1 도파로(112)는 제2 도파로(115)와 근접하거나 또는 직접 접촉할 수도 있어, 제1 및 제2 도파로(112, 115)가 서로 광학적으로 결합되게 된다. 몇몇 실시예에서, 제1 도파로(112)는 입력 단자(101)에 결합된 제1 입력 영역(112i) 및 출력 단자(103)에 결합된 제1 출력 영역(112o)을 갖는다. 또한, 제2 도파로(115)는 입력 단자(101)에 결합된 제2 입력 영역(115i) 및 출력 단자(103)에 결합된 제2 출력 영역(115o)을 갖는다. 몇몇 실시예에서, 제1 도파로(112)는 반도체 재료(예를 들어, 실리콘)를 포함하고, 제1 도핑 영역(112a) 및 제2 도핑 영역(112b)을 포함하는 활성 영역을 가질 수도 있다. 몇몇 실시예에서, 제1 도핑 영역(112a)은 제1 도핑 유형(예를 들어, p-형)을 포함하고, 제2 도핑 영역(112b)은 제1 도핑 유형과 반대되는 제2 도핑 유형(예를 들어, n-형)을 포함한다. 다른 실시예에서, 제1 도핑 유형은 n-형이고, 제2 도핑 유형은 p-형이고, 또는 그 반대도 마찬가지이다.The modulator device 100 comprises an input terminal 101 and an output terminal 103. The first waveguide 112 and the second waveguide 115 diverge from the input terminal 101 and then recombine at the output terminal 103, whereby the two paths through which light can travel through the modulator device 100 Or provide a channel. In some embodiments, the first and second waveguides 112 and 115 branch symmetrically between the input terminal 101 and the output terminal 103. The first waveguide 112 may be in close proximity or direct contact with the second waveguide 115 so that the first and second waveguides 112 and 115 are optically coupled to each other. In some embodiments, the first waveguide 112 has a first input region 112i coupled to the input terminal 101 and a first output region 112o coupled to the output terminal 103. Further, the second waveguide 115 has a second input region 115i coupled to the input terminal 101 and a second output region 115o coupled to the output terminal 103. In some embodiments, the first waveguide 112 may include a semiconductor material (eg, silicon), and may have an active region including a first doped region 112a and a second doped region 112b. In some embodiments, the first doped region 112a includes a first doping type (e.g., p-type), and the second doped region 112b has a second doping type opposite to the first doping type ( For example, n-type). In another embodiment, the first doping type is n-type, the second doping type is p-type, or vice versa.

히터 구조체(111)는 제1 도파로(112)의 활성 영역 위에 놓여 있다. 몇몇 실시예에서, 히터 구조체(111)는 상부 도전체(110) 및 히터 기둥 구조체(108)를 포함한다. 상부 도전체(110)는 제1 및 제2 도핑 영역(112a, 112b) 바로 위에 놓여 있다. 히터 기둥 구조체(108)는 상부 도전체(110)의 하부면(lower surface)으로부터 제1 도파로(112)의 상부면 아래의 지점까지 연속적으로 연장한다. 또한, 제1 도파로(112)의 활성 영역은 히터 기둥 구조체(108)의 내부 측벽들 사이에 측방향으로 이격되어, 히터 구조체(111)가 제1 도파로(112)를 적어도 부분적으로 측방향으로 둘러싸게 된다. 몇몇 실시예에서, 히터 기둥 구조체(108)의 저면은 제1 도파로(112)의 저면과 정렬된다. 더욱이, 상부 도전체(110) 및 히터 기둥 구조체(108)는 높은 열전도도를 갖는 하나 이상의 재료를 포함한다. 예를 들어, 상호 접속 유전성 구조체(도시되어 있지 않음)가 제1 도파로(112) 및 히터 구조체(111) 주위에 배치될 수도 있으며, 여기서 히터 구조체(111)의 하나 이상의 재료는 상호 접속 유전성 구조체가 구성되는 재료(들)보다 높은 열전도도를 갖는다.The heater structure 111 overlies the active region of the first waveguide 112. In some embodiments, the heater structure 111 includes an upper conductor 110 and a heater column structure 108. The upper conductor 110 lies directly on the first and second doped regions 112a and 112b. The heater column structure 108 continuously extends from a lower surface of the upper conductor 110 to a point below the upper surface of the first waveguide 112. In addition, the active region of the first waveguide 112 is laterally spaced between the inner sidewalls of the heater pillar structure 108, so that the heater structure 111 at least partially surrounds the first waveguide 112 in the lateral direction. It becomes cheaper. In some embodiments, the bottom surface of the heater column structure 108 is aligned with the bottom surface of the first waveguide 112. Moreover, the upper conductor 110 and the heater column structure 108 comprise one or more materials having high thermal conductivity. For example, an interconnect dielectric structure (not shown) may be disposed around the first waveguide 112 and the heater structure 111, wherein at least one material of the heater structure 111 comprises an interconnect dielectric structure. It has a higher thermal conductivity than the material(s) to be constructed.

몇몇 실시예에서, 변조기 디바이스(100)의 동작 중에, 충돌광(107)이 초기 위상으로 입력 단자(101)에서 수용되고, 이어서 재결합되어 출력 단자(103)에서 출사광(109)으로서 제공되기 전에, 제1 도파로(112) 및 제2 도파로(115)를 따라 통과하도록 분할된다. 제1 도파로(112)와 제2 도파로(115)는 광학적으로 결합되기 때문에, 출사광(109)은 제1 및 제2 도파로(112, 115)로부터 발생하는 보강 또는 상쇄 간섭으로 인해 위상 시프트될 수 있다. 몇몇 실시예에서, 히터 구조체(111)는 열을 발생하여 제1 도파로(112)의 활성 영역에 인가하도록 구성된다. 히터 구조체(111)에 의해 발생된 열은 제1 도파로의 온도 변화를 유도할 수 있는데, 이 온도 변화는 이어서 제2 도파로(115)의 것에 대해, 제1 도파로(112)의 굴절률, 캐리어 이동도 및/또는 다른 특성을 변화시킨다. 따라서, 제1 도파로(112)를 통해 진행하는 광의 속도 및/또는 위상이 제2 도파로(115)를 통해 진행하는 광의 것에 대해 시프트될 수 있어, 히터 구조체(111)의 온도가 출력 단자(103)에서 출사광(109)에 부여된 위상 시프트를 제어할 수 있게 된다. 또한, 변조기 디바이스(100)는 시간 내에 전송될 데이터 상태에 기초하여 시간 내에 히터 구조체(111)에 의해 발생된 열의 온도를 제어하도록 구성되어, 충돌광(107)이 그 변조가 전송될 다양한 데이터 상태에 대응하는 출사광을 제공하도록 변조되게 된다. 위상 변조를 사용하는 변조 예가 전술되었지만, 다른 실시예에서, 예를 들어 진폭 변조 또는 주파수 변조와 같은 다른 유형의 변조가 또한 사용될 수도 있다는 것이 이해될 수 있을 것이다.In some embodiments, during operation of the modulator device 100, before the impinging light 107 is received at the input terminal 101 in its initial phase and then recombined and provided as the exit light 109 at the output terminal 103. , Divided to pass along the first waveguide 112 and the second waveguide 115. Since the first waveguide 112 and the second waveguide 115 are optically coupled, the outgoing light 109 may be phase shifted due to constructive or destructive interference generated from the first and second waveguides 112 and 115. have. In some embodiments, the heater structure 111 is configured to generate heat and apply it to the active region of the first waveguide 112. The heat generated by the heater structure 111 may induce a temperature change of the first waveguide, and this temperature change is then the refractive index of the first waveguide 112 and the carrier mobility of the second waveguide 115. And/or change other properties. Accordingly, the speed and/or phase of light traveling through the first waveguide 112 can be shifted relative to that of light traveling through the second waveguide 115, so that the temperature of the heater structure 111 is changed to the output terminal 103. It is possible to control the phase shift applied to the outgoing light 109 in FIG. Further, the modulator device 100 is configured to control the temperature of the heat generated by the heater structure 111 within the time based on the state of the data to be transmitted within the time, so that the impinging light 107 is in various data states to which the modulation is to be transmitted. Is modulated to provide an outgoing light corresponding to. Although a modulation example using phase modulation has been described above, it will be appreciated that in other embodiments, other types of modulation may also be used, such as amplitude modulation or frequency modulation, for example.

제1 도파로(112)의 활성 영역 바로 위에 놓여 이를 적어도 부분적으로 측방향으로 둘러싸는 히터 구조체(111)에 의해, 히터 구조체(111)는 열을 제1 및 제2 도핑 영역(112a, 112b)을 향해 지향할 수도 있다. 이는 이어서 인접한 구조체 및/또는 유전성 재료를 향해 복사되고 그리고/또는 흡수될 수도 있는 열의 양을 감소시켜, 이에 의해 변조기 디바이스(100)의 열 효율을 증가시킬 수도 있다. 또한, 히터 구조체(111)는 높은 열전도도를 갖는 하나 이상의 재료를 포함하여, 이에 의해 변조기 디바이스(100)의 열 효율을 증가시킨다. 따라서, 히터 구조체(111)는 변조기 디바이스(100)의 전력 소비를 감소시키고 변조기 디바이스(100)의 열 효율을 증가시킬 수도 있다.By the heater structure 111 placed directly on the active region of the first waveguide 112 and at least partially laterally surrounding it, the heater structure 111 transfers heat to the first and second doped regions 112a and 112b. You can also aim towards it. This may then reduce the amount of heat that may be radiated and/or absorbed towards adjacent structures and/or dielectric material, thereby increasing the thermal efficiency of modulator device 100. Further, the heater structure 111 comprises one or more materials having high thermal conductivity, thereby increasing the thermal efficiency of the modulator device 100. Accordingly, the heater structure 111 may reduce the power consumption of the modulator device 100 and increase the thermal efficiency of the modulator device 100.

도 2a는 상부 도전체(110) 및 히터 기둥 구조체(108)를 갖는 히터 구조체(111)를 갖는 변조기 디바이스(200a)의 몇몇 실시예의 단면도를 도시하고 있다.2A shows a cross-sectional view of some embodiments of a modulator device 200a having a heater structure 111 having an upper conductor 110 and a heater column structure 108.

몇몇 실시예에서, 변조기 디바이스(200a)는 기판(202) 위에 놓여 있는 제1 도파로(112)를 포함한다. 벌크 유전성 구조체(204)가 기판(202) 위에 배열되고, 제1 도파로(112)와 기판(202) 사이에서 이격될 수도 있다. 하부 층간 유전성(inter-level dielectric: ILD) 구조체(206)가 벌크 유전성 구조체(204) 위에 놓여 있다. 몇몇 실시예에서, 제1 도파로(112)는 벌크 유전성 구조체(204) 바로 위에 배열되고 하부 ILD 구조체(206)는 제1 도파로(112)를 측방향으로 에워싼다. 몇몇 실시예에서, 벌크 유전성 구조체(204)는 예를 들어, 이산화 실리콘, 다른 적합한 산화물, 저-k 유전성 재료, 상기의 것들의 임의의 조합, 또는 다른 적합한 유전성 재료와 같은 산화물일 수도 있거나 또는 이들을 포함할 수도 있다. 다른 실시예에서, 하부 ILD 구조체(206)는, 예를 들어 실리콘 질화물, 실리콘 탄화물, 실리콘 산화물, 저-k 유전성 재료, 극저-k 유전성 재료, 상기 것들의 임의의 조합, 또는 다른 적합한 유전성 재료일 수도 있거나 또는 이들을 포함할 수도 있다. 몇몇 실시예에서, 기판(202)은 예를 들어, 단결정 실리콘, 실리콘-온-절연체(silicon-on-insulator: SOI) 기판, 또는 다른 적합한 반도체 기판 재료와 같은 반도체 본체일 수도 있거나 또는 이들을 포함할 수도 있다. 다양한 실시예에서, 기판(202) 및 제1 도파로(112)는 동일한 재료(예를 들어, 실리콘)를 포함한다.In some embodiments, modulator device 200a includes a first waveguide 112 overlying a substrate 202. A bulk dielectric structure 204 is arranged over the substrate 202 and may be spaced apart between the first waveguide 112 and the substrate 202. A lower inter-level dielectric (ILD) structure 206 overlies the bulk dielectric structure 204. In some embodiments, the first waveguide 112 is arranged directly over the bulk dielectric structure 204 and the lower ILD structure 206 laterally surrounds the first waveguide 112. In some embodiments, bulk dielectric structure 204 may be an oxide such as, for example, silicon dioxide, other suitable oxide, low-k dielectric material, any combination of the above, or other suitable dielectric material, or It can also be included. In other embodiments, the lower ILD structure 206 is, for example, silicon nitride, silicon carbide, silicon oxide, low-k dielectric material, ultra-low-k dielectric material, any combination of the above, or other suitable dielectric material. It may or may include them. In some embodiments, the substrate 202 may be or include a semiconductor body, such as, for example, single crystal silicon, a silicon-on-insulator (SOI) substrate, or other suitable semiconductor substrate material. May be. In various embodiments, substrate 202 and first waveguide 112 comprise the same material (eg, silicon).

몇몇 실시예에서, 제1 도파로(112)는 광을 전달하도록 구성된 반도체 재료(예를 들어, 실리콘)를 포함한다. 제1 도파로(112)는 서로 인접하여 측방향으로 이격된 제1 도핑 영역(112a) 및 제2 도핑 영역(112b)을 가질 수도 있다. 몇몇 실시예에서, 제1 도핑 영역(112a)은 제1 도핑 유형(예를 들어, p-형)을 포함하고, 제2 도핑 영역(112b)은 제1 도핑 유형에 반대되는 제2 도핑 유형(예를 들어, n-형)을 포함한다. 다른 실시예에서, 제1 도핑 유형은 p-형이고, 제2 도핑 유형은 n-형이고, 또는 그 반대도 마찬가지이다. 또 다른 실시예에서, 제1 및/또는 제2 도핑 영역(112a, 112b)은 하부 ILD 구조체(206) 및/또는 상부 ILD 구조체(214) 내에 배치된 하나 이상의 도전성 비아 및/또는 와이어(도시되어 있지 않음)에 전기적으로 결합된다. 다양한 실시예에서, 제1 도파로(112)의 활성 영역을 통해 진행하는 광의 위상을 변경하기 위해, 제1 방향에서 도전성 비아 및/또는 와이어(도시되어 있지 않음)를 통해, 제1 도파로(112)의 제1 도핑 영역(112a) 및 제2 도핑 영역(112b)을 가로질러 바이어스가 인가된다. 이러한 실시예에서, 광은 제1 방향에 수직인 제2 방향으로 진행한다.In some embodiments, the first waveguide 112 includes a semiconductor material (eg, silicon) configured to transmit light. The first waveguide 112 may have a first doped region 112a and a second doped region 112b adjacent to each other and spaced apart laterally. In some embodiments, the first doped region 112a includes a first doping type (e.g., p-type), and the second doped region 112b has a second doping type opposite to the first doping type ( For example, n-type). In another embodiment, the first doping type is p-type, the second doping type is n-type, or vice versa. In yet another embodiment, the first and/or second doped regions 112a, 112b are one or more conductive vias and/or wires (shown as shown) disposed within the lower ILD structure 206 and/or the upper ILD structure 214. Not) is electrically coupled. In various embodiments, in order to change the phase of light traveling through the active region of the first waveguide 112, the first waveguide 112 is provided through a conductive via and/or a wire (not shown) in a first direction. A bias is applied across the first doped region 112a and the second doped region 112b. In this embodiment, the light travels in a second direction perpendicular to the first direction.

히터 구조체(111)는 제1 도파로(112) 위에 놓이고, 하부 ILD 구조체(206) 및/또는 상부 ILD 구조체(214) 내에 배치된다. 몇몇 실시예에서, 히터 구조체(111)는 상부 도전체(110) 및 히터 기둥 구조체(108)를 포함한다. 히터 기둥 구조체(108)는 상부 도전체(110)의 하부면으로부터 벌크 유전성 구조체(204)의 상부면으로 연속적으로 연장된다. 또한, 제1 도파로(112)는 히터 기둥 구조체(108)의 내부 측벽들 사이에 측방향으로 이격되어 있다. 다양한 실시예에서, 히터 기둥 구조체(108)는 하부 기둥 구조체(208) 및 하부 기둥 구조체(208) 위에 놓여 있는 상부 기둥 구조체(209)를 포함한다. 몇몇 실시예에서, 하부 기둥 구조체(208)는 예를 들어, 반도체 기판 재료, 실리콘, 진성 실리콘, p-도핑 실리콘, n-도핑 실리콘, 폴리실리콘, 또는 다른 적합한 재료일 수도 있거나 또는 이들을 포함할 수도 있다. 다른 실시예에서, 하부 기둥 구조체(208)는 제1 도파로(112)와 동일한 재료(예를 들어, 실리콘)를 포함한다. 또한, 몇몇 실시예에서, 하부 기둥 구조체(208)의 저면은 제1 도파로(112)의 저면과 정렬되고, 하부 기둥 구조체(208)의 상면(top surface)은 제1 도파로(112)의 상부면과 정렬된다. 상부 기둥 구조체(209)는 상부 도전체(110)로부터 하부 기둥 구조체(208)까지 연속적으로 연장된다. 몇몇 실시예에서, 상부 기둥 구조체(209)는 히터 비아(210) 및 히터 비아(210) 위에 놓여 있는 히터 와이어(212)를 포함한다. 도전성 비아(216)는 상부 도전체(110) 위에 놓이고 히터 구조체(111)에 전기적으로 결합된다. 몇몇 실시예에서, 도전성 비아(216), 히터 비아(210), 및/또는 히터 와이어(212)는 예를 들어, 각각 텅스텐, 알루미늄, 구리, 상기 것들의 임의의 조합 등일 수도 있거나 또는 이들을 포함할 수도 있다. 또 다른 실시예에서, 상부 도전체(110)는 예를 들어, 티타늄, 탄탈, 티타늄 질화물, 탄탈 질화물, 상기 것들의 임의의 조합 등일 수도 있거나 또는 이들을 포함할 수도 있다.The heater structure 111 overlies the first waveguide 112 and is disposed within the lower ILD structure 206 and/or the upper ILD structure 214. In some embodiments, the heater structure 111 includes an upper conductor 110 and a heater column structure 108. The heater column structure 108 continuously extends from the lower surface of the upper conductor 110 to the upper surface of the bulk dielectric structure 204. In addition, the first waveguide 112 is laterally spaced apart between inner sidewalls of the heater pillar structure 108. In various embodiments, the heater column structure 108 includes a lower column structure 208 and an upper column structure 209 overlying the lower column structure 208. In some embodiments, the lower pillar structure 208 may or may include a semiconductor substrate material, silicon, intrinsic silicon, p-doped silicon, n-doped silicon, polysilicon, or other suitable material, for example. have. In another embodiment, the lower pillar structure 208 includes the same material (eg, silicon) as the first waveguide 112. In addition, in some embodiments, the bottom surface of the lower pillar structure 208 is aligned with the bottom surface of the first waveguide 112, and the top surface of the lower pillar structure 208 is the top surface of the first waveguide 112. Is aligned with. The upper pillar structure 209 continuously extends from the upper conductor 110 to the lower pillar structure 208. In some embodiments, the upper pillar structure 209 includes a heater via 210 and a heater wire 212 overlying the heater via 210. The conductive via 216 overlies the upper conductor 110 and is electrically coupled to the heater structure 111. In some embodiments, the conductive vias 216, heater vias 210, and/or heater wires 212 may each be, or include, for example, tungsten, aluminum, copper, any combination of the foregoing, or the like. May be. In yet another embodiment, the upper conductor 110 may be or may include, for example, titanium, tantalum, titanium nitride, tantalum nitride, any combination of the above, or the like.

또한, 적합한 신호(예를 들어, 전압, 전류 등)의 인가시에, 히터 구조체(111)는 예시적인 열파(heat wave)(220)에 의해 예시되어 있는 바와 같이, 열을 발생시키는 하나 이상의 재료를 포함한다. 히터 구조체(111)는 제1 도파로(112)에 굴절률을 변화시키기 위해 제1 도파로(112)에 열을 인가하도록 구성되어, 이에 의해 제1 도파로(112)의 활성 영역을 진행할 때 광의 위상을 변화시킨다. 동작 중에, 광의 위상의 변화는 이하의 식:

Figure pat00001
에 의해 제1 도파로(112)의 온도 변화에 의존하는데, 여기서
Figure pat00002
는 제1 도파로(112)의 재료의 열광학 계수이고, ΔT는 제1 도파로(112)의 온도 변화이고, L은 히터 구조체(111)에 노출될 때 광이 진행하는 길이이고, λ는 광의 파장이다. 예를 들어, 몇몇 실시예에서, 제1 도파로(112)는 켈빈(Kelvin)당 약 1.86×10-4의 열광학 계수를 갖는 실리콘을 포함하는데, 이는 실리콘의 굴절률이 매 6 켈빈(또는 섭씨 6도) 온도 변화마다 1.1×10-3만큼 변화한다는 것을 지시한다.In addition, upon application of a suitable signal (e.g., voltage, current, etc.), the heater structure 111 is one or more materials that generate heat, as illustrated by an exemplary heat wave 220. Includes. The heater structure 111 is configured to apply heat to the first waveguide 112 to change the refractive index of the first waveguide 112, thereby changing the phase of light when traveling through the active region of the first waveguide 112 Let it. During operation, the change in the phase of the light is given by the following equation:
Figure pat00001
Depends on the temperature change of the first waveguide 112 by
Figure pat00002
Is the thermal optical coefficient of the material of the first waveguide 112, ΔT is the temperature change of the first waveguide 112, L is the length of the light traveling when exposed to the heater structure 111, and λ is the wavelength of the light to be. For example, in some embodiments, the first waveguide 112 comprises silicon having a thermooptic coefficient of about 1.86×10 −4 per Kelvin, which means that the refractive index of silicon is every 6 Kelvin (or 6 degrees Celsius). Fig.) It indicates that it changes by 1.1×10 -3 for each temperature change.

히터 기둥 구조체(108) 위에 놓여 있는 상부 도전체(110)에 의해, 열이 상부 도전체(110)로부터 상부 기둥 구조체(209) 및 하부 기둥 구조체(208)로 전도될 수도 있다. 상부 기둥 구조체(209) 및 하부 기둥 구조체(208)는 상부 도전체(110)보다 제1 도파로(112)에 더 근접하기 때문에, 열은 제1 도파로(112)로 더 효과적으로 지향될 수도 있다. 이는 이어서, 변조기 디바이스(100)의 열 효율을 증가시키고 변조기 디바이스(100)의 전력 소비를 감소시킬 수도 있다. 또한, 제1 도파로(112) 바로 위에 놓여 있는 상부 도전체(110) 및 제1 도파로(112)를 적어도 부분적으로 측방향으로 에워싸는 히터 기둥 구조체(108)에 의해, 히터 구조체(111)는 예시적인 열파(220)를 제1 도파로(112)의 활성 영역 주위의 영역[예를 들어, 제1 및/또는 제2 도핑 영역(112a, 112b)]으로 구속할 수도 있다. 이는 예시적인 열파(220)가 기판(202) 위에 배치된 다른 디바이스 및/또는 구조체로 복사되는 것을 방지하여, 이에 의해 변조기 디바이스(100)의 열 효율을 더 증가시킬 수도 있다. 게다가, 이는 변조기 디바이스(100)의 전력 소비를 더 감소시킬 수도 있다.Heat may be conducted from the upper conductor 110 to the upper pillar structure 209 and the lower pillar structure 208 by the upper conductor 110 overlying the heater pillar structure 108. Since the upper pillar structure 209 and the lower pillar structure 208 are closer to the first waveguide 112 than the upper conductor 110, heat may be more effectively directed to the first waveguide 112. This may in turn increase the thermal efficiency of the modulator device 100 and reduce the power consumption of the modulator device 100. In addition, by the upper conductor 110 lying directly above the first waveguide 112 and the heater column structure 108 at least partially laterally surrounding the first waveguide 112, the heater structure 111 is an exemplary The heat wave 220 may be constrained to a region around the active region of the first waveguide 112 (eg, first and/or second doped regions 112a and 112b). This may prevent the exemplary heat wave 220 from being radiated to other devices and/or structures disposed over the substrate 202, thereby further increasing the thermal efficiency of the modulator device 100. In addition, this may further reduce the power consumption of the modulator device 100.

또한, 히터 구조체(111)는 주위 유전성 재료(들) 및/또는 구조체(들)보다 높은 열전도도를 갖는 재료(들)를 포함할 수도 있어, 히터 구조체(111)는 열을 효과적으로 생성하여 제1 도파로(112)의 활성 영역을 향해 지향시킬 수도 있다. 몇몇 실시예에서, 하부 기둥 구조체(208)는 제1 열전도도를 갖는 제1 재료(들)(예를 들어, 진성 실리콘)를 포함하고, 상부 기둥 구조체(209)는 제2 열전도도를 갖는 제2 재료(들)(예를 들어, 알루미늄, 구리, 텅스텐, 상기 것들의 임의의 조합 등)를 포함하고, 상부 도전체(110)는 제3 열전도도를 갖는 제3 재료(들)(예를 들어, 티타늄 질화물, 탄탈 질화물, 티타늄 등)를 포함하고, , 및 하부 ILD 구조체(206) 및/또는 상부 ILD 구조체(214)는 제4 열전도도를 갖는 유전성 재료(들)(예를 들어, 실리콘 산화물, 저-k 유전성 재료, 실리콘 탄화물, 상기 것들의 조합 등)를 포함한다. 제4 열전도도는 제1 열전도도, 제2 열전도도 및 제3 열전도도 각각보다 작아, 히터 구조체(111)에 의해 발생된 열이 상부 도전체(110)로부터 히터 기둥 구조체(108)로 효과적으로 전도될 수도 있게 된다. 히터 기둥 구조체(108)는 상부 도전체(110)보다 제1 도파로(112)에 더 근접하기 때문에, 열은 제1 도파로(112)를 향해 더 쉽게 지향될 수도 있다. 따라서, 히터 구조체(111)는 하부 ILD 구조체(206)보다 더 쉽게 제1 도파로(112)를 향해 열을 전도할 수도 있고 그리고/또는 상부 ILD 구조체(214)는 제1 도파로(112)로부터 이격하여 열을 전도할 수도 있다. 이는 이어서, 또한 변조기 디바이스(200a)의 열 효율을 증가시키고 변조기 디바이스(200a)의 전력 소비를 감소시킬 수도 있다.In addition, the heater structure 111 may include a material(s) having a higher thermal conductivity than the surrounding dielectric material(s) and/or the structure(s), so that the heater structure 111 effectively generates heat to generate the first It may be directed toward the active area of the waveguide 112. In some embodiments, the lower pillar structure 208 includes a first material(s) having a first thermal conductivity (eg, intrinsic silicon), and the upper pillar structure 209 has a second thermal conductivity. 2 material(s) (e.g., aluminum, copper, tungsten, any combination of the above, etc.), and the upper conductor 110 is a third material(s) having a third thermal conductivity (e.g. For example, titanium nitride, tantalum nitride, titanium, etc.), and the lower ILD structure 206 and/or the upper ILD structure 214 is a dielectric material(s) having a fourth thermal conductivity (e.g., silicon Oxides, low-k dielectric materials, silicon carbides, combinations of the above, etc.). The fourth thermal conductivity is smaller than each of the first thermal conductivity, the second thermal conductivity, and the third thermal conductivity, so that the heat generated by the heater structure 111 is effectively conducted from the upper conductor 110 to the heater column structure 108 It could be. Since the heater column structure 108 is closer to the first waveguide 112 than the upper conductor 110, heat may be more easily directed toward the first waveguide 112. Accordingly, the heater structure 111 may conduct heat toward the first waveguide 112 more easily than the lower ILD structure 206 and/or the upper ILD structure 214 is spaced apart from the first waveguide 112 It can also conduct heat. This may in turn also increase the thermal efficiency of the modulator device 200a and reduce the power consumption of the modulator device 200a.

몇몇 실시예에서, 하부 기둥 구조체(208)의 제1 열전도도는 약 150 미터 켈빈당 와트[W/(m*K)] 또는 약 125 내지 175 W/(m*K)의 범위 이내일 수도 있다. 몇몇 실시예에서, 상부 기둥 구조체(209)의 제2 열전도도는 약 225 W/(m*K), 약 400 W/(m*K), 또는 약 210 내지 420 W/(m*k)의 범위 이내에 있을 수도 있다. 따라서, 몇몇 실시예에서, 하부 기둥 구조체(208)의 제1 열전도도는 상부 기둥 구조체(209)의 제2 열전도도보다 작을 수도 있다. 몇몇 실시예에서, 상부 도전체(110)의 제3 열전도도는 약 12 W/(m*K), 약 12 W/(m*K), 약 60 W/(m*K), 또는 약 10 내지 100 W/(m*K)의 범위 이내에 있을 수도 있다. 다른 실시예에서, 히터 구조체(111) 및/또는 제1 도파로(112)를 둘러싸는 유전층(들) 및/또는 구조체(들)[예를 들어, 하부 ILD 구조체(206) 및/또는 상부 ILD 구조체(214)]의 제4 열전도도는 약 1 W/(m*K), 약 5 W/(m*K), 또는 약 0.5 내지 50 W/(m*K)의 범위 이내일 수도 있다.In some embodiments, the first thermal conductivity of the lower pillar structure 208 may be within a range of about 150 watts per Kelvin [W/(m*K)] or about 125 to 175 W/(m*K). . In some embodiments, the second thermal conductivity of the upper column structure 209 is about 225 W/(m*K), about 400 W/(m*K), or about 210 to 420 W/(m*k). It may be within range. Accordingly, in some embodiments, the first thermal conductivity of the lower pillar structure 208 may be less than the second thermal conductivity of the upper pillar structure 209. In some embodiments, the third thermal conductivity of the upper conductor 110 is about 12 W/(m*K), about 12 W/(m*K), about 60 W/(m*K), or about 10 It may be within the range of to 100 W/(m*K). In another embodiment, the dielectric layer(s) and/or structure(s) surrounding the heater structure 111 and/or the first waveguide 112 (e.g., the lower ILD structure 206 and/or the upper ILD structure (214)] may be within the range of about 1 W/(m*K), about 5 W/(m*K), or about 0.5 to 50 W/(m*K).

도 2b는 제1 도파로(112) 위에 놓여 이를 적어도 부분적으로 측방향으로 둘러싸는 히터 구조체(111)를 포함하는 변조기 디바이스(200b)의 몇몇 실시예의 단면도를 도시하고 있다.2B shows a cross-sectional view of some embodiments of a modulator device 200b including a heater structure 111 overlying and at least partially laterally surrounding the first waveguide 112.

몇몇 실시예에서, 제1 도파로(112)는 기판 재료(예를 들어, 실리콘)를 포함하고, 제1 도핑 영역(112a), 제2 도핑 영역(112b) 및 제1 및 제2 도핑 영역(112a, 112b) 사이에 측방향으로 배치된 중앙 미도핑 영역(112c)을 포함한다. 제1 도핑 영역(112a)은 예를 들어, 제1 도핑 유형(예를 들어, n-형)을 포함할 수도 있고, 제2 도핑 영역(112b)은 예를 들어, 제1 도핑 유형에 반대되는 제2 도핑 유형(예를 들어, p-형)을 포함할 수도 있다. 다른 실시예에서, 중앙 미도핑 영역(112c)은 진성 실리콘일 수도 있거나 또는 이들을 포함할 수도 있다. 몇몇 실시예에서, 제1 및 제2 도핑 영역(112a, 112b)은 중앙 미도핑 영역(112c)의 최상부면 아래에 배치된 최상부면을 가질 수도 있다. 몇몇 실시예에서, 제1 및 제2 도핑 영역(112a, 112b)은 하나 이상의 도전성 비아 및/또는 와이어(도시되어 있지 않음)에 직접 전기적으로 결합된다. 이러한 실시예에서, 제1 도파로(112)의 활성 영역을 통해 진행하는 광의 위상을 변화시키기 위해 제1 방향으로 제1 및 제2 도핑 영역(112a, 112b)을 가로질러 바이어스가 인가될 수도 있으며, 여기서 광은 제1 방향에 수직인 제2 방향으로 진행한다. 다른 실시예에서, 하부 기둥 구조체(208)의 최상부면은 중앙 미도핑 영역(112c)의 최상부면과 정렬된다.In some embodiments, the first waveguide 112 includes a substrate material (eg, silicon), and includes a first doped region 112a, a second doped region 112b, and first and second doped regions 112a. , 112b) and a central undoped region 112c disposed laterally. The first doped region 112a may include, for example, a first doping type (e.g., n-type), and the second doped region 112b is, for example, opposite to the first doping type. It may also include a second doping type (eg, p-type). In other embodiments, the central undoped region 112c may be or may include intrinsic silicon. In some embodiments, the first and second doped regions 112a and 112b may have uppermost surfaces disposed below the uppermost surface of the central undoped region 112c. In some embodiments, the first and second doped regions 112a and 112b are electrically coupled directly to one or more conductive vias and/or wires (not shown). In this embodiment, a bias may be applied across the first and second doped regions 112a and 112b in the first direction in order to change the phase of light traveling through the active region of the first waveguide 112, Here, the light travels in a second direction perpendicular to the first direction. In another embodiment, the top surface of the lower column structure 208 is aligned with the top surface of the central undoped region 112c.

도 3a는 제1 도파로(112) 바로 위에 놓여 이를 적어도 부분적으로 측방향으로 둘러싸는 히터 구조체(111)를 포함하는 변조기 디바이스의 몇몇 실시예의 평면도(300a)를 도시하고 있는데, 제1 도파로(112)는 제2 도파로(115)에 직접 연결되어 있다. 몇몇 실시예에서, 도 3a의 평면도(300a)는 도 2a의 라인 A-A'를 따라 취한 도 2a의 변조기 디바이스(200a)의 몇몇 대안 실시예에 대응한다. 다른 실시예에서, 도 2a의 단면도는 도 3a의 라인 B-B'로부터 취해져 있을 수도 있다.3A shows a top view 300a of some embodiments of a modulator device including a heater structure 111 that lies directly above the first waveguide 112 and at least partially laterally surrounds it, wherein the first waveguide 112 Is directly connected to the second waveguide 115. In some embodiments, the top view 300a of FIG. 3A corresponds to some alternative embodiments of the modulator device 200a of FIG. 2A taken along line A-A' of FIG. 2A. In another embodiment, the cross-sectional view of FIG. 2A may be taken from line B-B' of FIG. 3A.

제1 도파로(112)의 활성 영역(302)은 제1 도파로(112)의 제1 및 제2 도핑 영역(112a, 112b) 및 히터 구조체(111)의 적어도 일부를 포함할 수도 있다. 몇몇 실시예에서, 제1 도파로(112)의 활성 영역(302)은 위에서부터 볼 때 만곡된 직사각형 구조체와 유사하다. 활성 영역(302)은 제1 도파로(112)의 비활성 영역(304)과 연속적으로 연결될 수도 있다. 몇몇 실시예에서, 제1 도파로(112)의 비활성 영역(304)은 예를 들어, 미도핑 실리콘, 진성 실리콘 등일 수도 있거나 또는 이들을 포함할 수도 있다. 다른 실시예에서, 제2 도파로(115)는 제1 도파로(112)와 직접 접촉하고, 예를 들어 제1 도파로(112)의 비활성 영역(304)과 동일한 재료(예를 들어, 진성 실리콘)를 포함할 수도 있다. 따라서, 제1 도파로(112)는 제2 도파로(115)에 광학적으로 결합된다. 또한, 히터 구조체(111)는 활성 영역(302) 위에 놓이고, 열을 발생하여 제1 도파로(112)의 활성 영역(302)으로 지향시키도록 구성된다. 히터 구조체(111)는 상부 도전체(110) 및 히터 기둥 구조체(108)를 포함하여, 제1 도파로(112)의 활성 영역(302)이 히터 기둥 구조체(108)의 측벽들 사이에서 측방향으로 이격되게 된다. 이는 부분적으로, 히터 구조체(111)가 열을 발생하여 활성 영역(302)에 구속하는 것을 용이하게 하여, 열이 제1 도파로(112)를 통해 진행하는 광의 위상에 영향을 미칠 수도 있게 된다. 몇몇 실시예에서, 상부 도전체(110) 및/또는 히터 기둥 구조체(108)는 제1 도파로(112)의 활성 영역(302)의 형상에 합치하는 만곡된 직사각형 구조체를 각각 갖는다. 따라서, 히터 구조체(111)는 열을 발생하여 제1 도파로(112)의 활성 영역(302)에 구속하도록 구성되어, 이에 의해 변조기 디바이스의 열 효율을 증가시키고 변조기 디바이스의 전력 소비를 감소시킨다.The active region 302 of the first waveguide 112 may include at least a portion of the first and second doped regions 112a and 112b of the first waveguide 112 and the heater structure 111. In some embodiments, the active region 302 of the first waveguide 112 resembles a curved rectangular structure when viewed from above. The active region 302 may be continuously connected to the non-active region 304 of the first waveguide 112. In some embodiments, the inactive region 304 of the first waveguide 112 may be, or may include, for example, undoped silicon, intrinsic silicon, or the like. In another embodiment, the second waveguide 115 is in direct contact with the first waveguide 112, for example, using the same material (e.g., intrinsic silicon) as the inactive region 304 of the first waveguide 112. It can also be included. Accordingly, the first waveguide 112 is optically coupled to the second waveguide 115. Further, the heater structure 111 overlies the active region 302 and is configured to generate heat and direct it to the active region 302 of the first waveguide 112. The heater structure 111 includes the upper conductor 110 and the heater column structure 108 so that the active region 302 of the first waveguide 112 is laterally positioned between the sidewalls of the heater column structure 108. Will be spaced apart. This, in part, makes it easier for the heater structure 111 to generate heat and constrain it to the active region 302, so that the heat may affect the phase of light traveling through the first waveguide 112. In some embodiments, the upper conductor 110 and/or the heater column structure 108 each have a curved rectangular structure that conforms to the shape of the active region 302 of the first waveguide 112. Accordingly, the heater structure 111 is configured to generate heat and constrain it to the active region 302 of the first waveguide 112, thereby increasing the thermal efficiency of the modulator device and reducing the power consumption of the modulator device.

도 3b는 제1 도파로(112) 바로 위에 놓여 이를 적어도 부분적으로 측방향으로 둘러싸는 히터 구조체(111)를 포함하는 변조기 디바이스의 몇몇 실시예의 평면도(300b)를 도시하고 있는데, 제1 도파로(112)는 제2 도파로(115)에 직접 연결되어 있다. 몇몇 실시예에서, 도 3b의 평면도(300b)는 도 2a의 라인 A-A'를 따라 취한 도 2a의 변조기 디바이스(200a)의 몇몇 대안 실시예에 대응한다. 다른 실시예에서, 도 2a의 단면도는 도 3a의 라인 B-B'로부터 취해져 있을 수도 있다.3B shows a top view 300b of some embodiments of a modulator device including a heater structure 111 that lies directly above the first waveguide 112 and at least partially laterally surrounds it, wherein the first waveguide 112 Is directly connected to the second waveguide 115. In some embodiments, top view 300b of FIG. 3B corresponds to some alternative embodiments of modulator device 200a of FIG. 2A taken along line A-A' of FIG. 2A. In another embodiment, the cross-sectional view of FIG. 2A may be taken from line B-B' of FIG. 3A.

도 3b의 평면도(300b)에 도시되어 있는 바와 같이, 위에서부터 볼 때, 상부 도전체(110) 및 히터 기둥 구조체(108)는 제1 도파로(112)의 활성 영역(302)의 만곡된 직사각형 형상과는 상이한 직사각형 형상을 각각 갖는다. 따라서, 히터 구조체(111)는 활성 영역(302) 위에 놓여 이를 적어도 부분적으로 측방향으로 둘러싸서, 히터 구조체(111)가 제1 도파로(112)의 활성 영역(302)에 열을 구속하도록 구성되게 된다.As shown in the plan view 300b of FIG. 3B, when viewed from above, the upper conductor 110 and the heater column structure 108 have a curved rectangular shape of the active region 302 of the first waveguide 112. Each has a rectangular shape different from and. Thus, the heater structure 111 is placed on the active region 302 and at least partially laterally surrounds it, so that the heater structure 111 is configured to constrain heat to the active region 302 of the first waveguide 112. do.

도 3c는 히터 구조체(111) 및 제1 도파로(112)를 포함하는 변조기 디바이스의 몇몇 실시예의 평면도(300c)를 도시하고 있는데, 제1 도파로(112)는 제2 도파로(115)에 직접 연결되어 있다. 몇몇 실시예에서, 도 3c의 평면도(300c)는 도 2b의 라인 A-A'를 따라 취한 도 2b의 변조기 디바이스(200b)의 몇몇 대안 실시예에 대응한다. 다른 실시예에서, 도 2b의 단면도는 도 3c의 라인 B-B'로부터 취해져 있을 수도 있다.3C shows a plan view 300c of some embodiments of a modulator device including a heater structure 111 and a first waveguide 112, wherein the first waveguide 112 is directly connected to the second waveguide 115 have. In some embodiments, top view 300c of FIG. 3C corresponds to some alternative embodiments of modulator device 200b of FIG. 2B taken along line A-A' of FIG. 2B. In another embodiment, the cross-sectional view of FIG. 2B may be taken from line B-B' of FIG. 3C.

제1 도파로(112)의 중앙 미도핑 영역(112c)은 제1 도파로(112)의 제1 및 제2 도핑 영역(112a, 112b) 사이에 측방향으로 개재된다. 따라서, 활성 영역(302)은 중앙 미도핑 영역(112c), 제1 도핑 영역(112a) 및 제2 도핑 영역(112b)을 포함한다. 히터 구조체(111)의 상부 도전체(110)는 제1 도파로(112)의 활성 영역(302) 위에 놓여 있다. 또한, 제1 도파로(112)의 활성 영역(302)은 히터 기둥 구조체(108)의 내부 측벽들 사이에 측방향으로 이격되어 있다.The central undoped region 112c of the first waveguide 112 is interposed laterally between the first and second doped regions 112a and 112b of the first waveguide 112. Accordingly, the active region 302 includes a central undoped region 112c, a first doped region 112a, and a second doped region 112b. The upper conductor 110 of the heater structure 111 overlies the active region 302 of the first waveguide 112. In addition, the active region 302 of the first waveguide 112 is laterally spaced apart between inner sidewalls of the heater pillar structure 108.

도 4a는 제1 도파로(112) 바로 위에 놓여 있는 히터 구조체(111)를 포함하는 변조기 디바이스의 몇몇 실시예의 평면도(400a)를 도시하고 있는데, 제1 도파로(112)는 제2 도파로(115)로부터 측방향으로 오프셋되어 있다. 몇몇 실시예에서, 도 4a의 평면도(400a)는 도 2b의 라인 A-A'를 따라 취한 도 2b의 변조기 디바이스(200b)의 몇몇 대안 실시예에 대응한다. 다른 실시예에서, 도 2b의 단면도는 도 4a의 라인 B-B'로부터 취해져 있을 수도 있다. 또한, 평면도(400a)는 도 2a의 라인 A-A'를 따라 취한 도 2a의 변조기 디바이스(200a)의 몇몇 대안 실시예에 대응할 수도 있고, 여기서, 중앙 미도핑 영역(112c)은 생략되어 있고 제1 도핑 영역(112a)은 제2 도핑 영역(112b)(도시되어 있지 않음)과 직접 접촉한다. 이러한 실시예에서, 도 2a의 단면도는 도 4a의 라인 B-B'로부터 취해져 있을 수도 있다.FIG. 4A shows a top view 400a of some embodiments of a modulator device including a heater structure 111 overlying the first waveguide 112, wherein the first waveguide 112 is from the second waveguide 115. It is laterally offset. In some embodiments, top view 400a of FIG. 4A corresponds to some alternative embodiments of modulator device 200b of FIG. 2B taken along line A-A' of FIG. 2B. In another embodiment, the cross-sectional view of FIG. 2B may be taken from line B-B' of FIG. 4A. Further, the plan view 400a may correspond to some alternative embodiments of the modulator device 200a of FIG. 2A taken along line A-A' of FIG. 2A, where the central undoped region 112c is omitted and the first The first doped region 112a directly contacts the second doped region 112b (not shown). In this embodiment, the cross-sectional view of FIG. 2A may be taken from line B-B' of FIG. 4A.

몇몇 실시예에서, 위에서부터 볼 때, 제1 도파로(112)는 링형 구조체와 유사하다. 제1 도파로의 활성 영역(302)은 히터 구조체(111), 제1 도핑 영역(112a), 제2 도핑 영역(112b), 및 중앙 미도핑 영역(112c)을 포함할 수도 있다. 활성 영역(302)은 제1 도파로(112)의 비활성 영역(304)과 연속적으로 연결될 수도 있다. 비활성 영역(304)은 중앙 미도핑 영역(112c)을 포함할 수도 있다. 또한, 제2 도파로(115)는 제1 도파로(112) 옆에 측방향으로 배치된다. 몇몇 실시예에서, 제2 도파로(115)는 제1 도파로(112)의 중앙 미도핑 영역(112c)과 동일한 재료를 포함한다. 몇몇 실시예에서, 제2 도파로(115)는 입력 단자(101), 제2 도파로(115), 및 출력 단자(103)가 평면 내에서 라인을 따라 동일 선상에 있도록 실질적으로 직선형일 수도 있다. 다른 실시예에서, 제2 도파로는 몇몇 만곡부(도시되어 있지 않음)를 포함할 수도 있다. 제2 도파로(115)는 광을 구속하고 전달하도록 구성된다. 제2 도파로(115)는 제1 도파로(112) 옆에 측방향으로 배열된다. 몇몇 실시예에서, 제1 및 제2 도파로(112, 115)는, 이들이 서로 직접 접촉하지 않지만, 제1 및 제2 도파로(112, 115)가 서로 광학적으로 결합되도록 서로 충분히 가깝게 배열된다. 이러한 실시예에서, 제1 도파로(112)는 0이 아닌 거리만큼 제2 도파로(115)로부터 측방향으로 오프셋된다. 몇몇 실시예에서, 제1 도파로(112)의 비활성 영역(304)은 제2 도파로(115)에 가장 가까운 제1 도파로(112)의 부분이다. 따라서, 히터 구조체(111)는 제1 도파로(112)의 비활성 영역(304)과 제2 도파로(115) 사이의 직접 광학적 결합에 간섭하지 않는다.In some embodiments, when viewed from above, the first waveguide 112 is similar to a ring-shaped structure. The active region 302 of the first waveguide may include a heater structure 111, a first doped region 112a, a second doped region 112b, and a central undoped region 112c. The active region 302 may be continuously connected to the non-active region 304 of the first waveguide 112. The inactive region 304 may also include a central undoped region 112c. In addition, the second waveguide 115 is disposed next to the first waveguide 112 in the lateral direction. In some embodiments, the second waveguide 115 includes the same material as the central undoped region 112c of the first waveguide 112. In some embodiments, the second waveguide 115 may be substantially linear such that the input terminal 101, the second waveguide 115, and the output terminal 103 are collinear along a line in a plane. In another embodiment, the second waveguide may include some curves (not shown). The second waveguide 115 is configured to confine and transmit light. The second waveguide 115 is laterally arranged next to the first waveguide 112. In some embodiments, the first and second waveguides 112 and 115 are arranged close enough to each other so that they do not directly contact each other, but the first and second waveguides 112 and 115 are optically coupled to each other. In this embodiment, the first waveguide 112 is laterally offset from the second waveguide 115 by a non-zero distance. In some embodiments, the non-active region 304 of the first waveguide 112 is a portion of the first waveguide 112 closest to the second waveguide 115. Accordingly, the heater structure 111 does not interfere with the direct optical coupling between the inactive region 304 of the first waveguide 112 and the second waveguide 115.

도 4a의 평면도(400a)에 도시되어 있는 바와 같이, 히터 구조체(111)는 제1 도파로(112)의 링형 형상에 합치하는 아치형 형상을 갖는다. 또한, 제1 도파로(112)의 활성 영역(302) 내에서, 제1 도핑 영역(112a), 제2 도핑 영역(112b), 및 중앙 미도핑 영역(112c)은 히터 기둥 구조체(108)의 측벽들 사이에 측방향으로 이격되어 있다. 이는 부분적으로 히터 구조체(111)가 제1 도파로의 활성 영역(302)으로 열을 지향하여 구속할 수도 있게 하여, 이에 의해 제2 도파로(115)를 통한 광의 전달에 영향을 미칠 수도 있는 열을 최소화시킨다.As shown in the plan view 400a of FIG. 4A, the heater structure 111 has an arcuate shape matching the ring shape of the first waveguide 112. In addition, in the active region 302 of the first waveguide 112, the first doped region 112a, the second doped region 112b, and the central undoped region 112c are sidewalls of the heater column structure 108. Are spaced laterally between them. This partially allows the heater structure 111 to direct heat to the active region 302 of the first waveguide and constrain it, thereby minimizing heat that may affect the transmission of light through the second waveguide 115 Let it.

도 4b는 제1 도파로(112)의 활성 영역(302) 내에 및/또는 주위에 배치된 히터 구조체(111)를 갖는 변조기 디바이스를 통과하는 예시적인 광 경로의 몇몇 실시예의 평면도(400b)를 도시하고 있다.4B shows a top view 400b of some embodiments of an exemplary optical path through a modulator device having a heater structure 111 disposed within and/or around an active region 302 of the first waveguide 112. have.

몇몇 실시예에서, 변조기 디바이스의 동작 중에, 제1 위상을 갖는 광은 제2 도파로(115)를 따라 제1 예시적인 광 경로(402)를 통해 진행한다. 제1 예시적인 광 경로(402)는, 제1 및 제2 도파로(112, 115)가 함께 광학적으로 결합되기 때문에 제1 입력 영역(112i)을 통해 제1 도파로(112)의 비활성 영역(304) 내로 진행할 수도 있다. 광은 이어서 제2 예시적인 광 경로(404)에 진입할 수도 있고, 여기서 전압은 제1 도파로(112)의 제1 도핑 영역(112a) 및 제2 도핑 영역(112b)에 각각 결합된 제1 단자(Vf) 및 제2 단자(Vs)를 가로질러 선택적으로 인가될 수도 있다. 또한, 광이 제2 예시적인 광 경로(404)를 통해 진행할 때, 히터 전압은 히터 구조체(111)에 결합된 히터 단자(Vh)에 선택적으로 인가될 수도 있어, 광은 제1 도파로(112)의 활성 영역(302) 내에 있는 동안 제1 위상으로부터 제2 위상으로 변화하게 된다. 광이 제2 예시적인 광 경로(404)를 따라 진행함에 따라, 히터 구조체(111)는 제1 도파로(112)의 활성 영역(302)으로 열을 지향하고 그리고/또는 구속할 수도 있어, 제1 위상이 정확하고 효율적으로 제2 위상으로 변화할 수도 있게 된다. 제1 도파로(112)의 활성 영역(302)을 통과한 후, 제2 예시적인 광 경로(404) 내의 광은 이어서 제1 출력 영역(112o)을 통해 제1 도파로(112)의 비활성 영역(304)을 빠져나가 제1 예시적인 광 경로(402)와 결합할 수도 있다. 그 후에, 몇몇 실시예에서, 제1 출력 영역(112o)을 통해 빠져나간 후, 광은 제3 예시적인 광 경로(406)에 진입할 수도 있고, 여기서 광은 제1 및 제2 예시적인 광 경로(402, 404)를 통해 진행하는 광 사이의 보강 및/또는 상쇄 간섭으로 인해 제3 위상을 갖는다. 따라서, 제1 도파로(112)의 활성 영역(302)이 "온" 상태(즉, 전압이 Vf, Vs 및/또는 Vh로 인가됨)일 때, 광은 광학 신호를 통해 디지털 데이터를 전송하기 위해 제1 위상으로부터 제3 위상으로 Vf, Vs, 및/또는 Vh로 인가된 전압에 따라 선택적으로 변화되거나 변조될 수도 있다.In some embodiments, during operation of the modulator device, light having a first phase travels through the first exemplary optical path 402 along the second waveguide 115. In the first exemplary optical path 402, since the first and second waveguides 112 and 115 are optically coupled together, the non-active area 304 of the first waveguide 112 through the first input area 112i You can also proceed within. Light may then enter the second exemplary optical path 404, where the voltage is a first terminal coupled to the first doped region 112a and the second doped region 112b, respectively, of the first waveguide 112 It may be selectively applied across (Vf) and the second terminal (Vs). In addition, when the light travels through the second exemplary optical path 404, the heater voltage may be selectively applied to the heater terminal Vh coupled to the heater structure 111, so that the light is transmitted to the first waveguide 112 It changes from the first phase to the second phase while in the active region 302 of. As the light travels along the second exemplary optical path 404, the heater structure 111 may direct and/or constrain heat to the active region 302 of the first waveguide 112, such that the first The phase may be accurately and efficiently changed to the second phase. After passing through the active region 302 of the first waveguide 112, the light in the second exemplary optical path 404 then passes through the first output region 112o to the non-active region 304 of the first waveguide 112. ) May be combined with the first exemplary optical path 402. Thereafter, in some embodiments, after exiting through the first output area 112o, the light may enter a third exemplary optical path 406, where the light is the first and second exemplary optical paths. It has a third phase due to constructive and/or destructive interference between the light traveling through (402, 404). Thus, when the active region 302 of the first waveguide 112 is in the "on" state (i.e., the voltage is applied to Vf, Vs and/or Vh), the light is used to transmit digital data through the optical signal. It may be selectively changed or modulated according to the voltage applied to Vf, Vs, and/or Vh from the first phase to the third phase.

도 3a, 도 3b, 도 3c, 도 4a 및 도 4b를 참조하면, 하부 ILD 구조체(도 2a 또는 도 2b의 206) 및/또는 상부 ILD 구조체(도 2a 또는 도 2b의 214)와 같은 도 2a 또는 도 2b의 변조기 디바이스(200a 또는 200b)로부터의 다수의 구조체 및/또는 층은 용이한 예시를 위해 도 3a, 도 3b, 도 3c, 도 4a 및 도 4b에는 생략되어 있다. 또한, 히터 구조체(111)의 상부 도전체(110)는 상부 도전체(110) 아래에 놓여 있는 층들 및/또는 구조체들의 위치/레이아웃을 더 쉽게 예시하기 위해 도 3a, 도 3b, 도 3c, 도 4a 및 도 4b에서는 적어도 부분적으로 투명하다.3A, 3B, 3C, 4A and 4B, the lower ILD structure (206 in FIG. 2A or 2B) and/or the upper ILD structure (214 in FIG. 2A or 2B) as in FIG. 2A or Multiple structures and/or layers from the modulator device 200a or 200b of FIG. 2B are omitted in FIGS. 3A, 3B, 3C, 4A and 4B for ease of illustration. In addition, the upper conductor 110 of the heater structure 111 is shown in Figs. 3a, 3b, 3c, and so on to more easily illustrate the position/layout of layers and/or structures lying under the upper conductor 110. It is at least partially transparent in 4a and 4b.

도 5는 포토다이오드(502) 옆에 배치되고 기판(202) 위에 놓여 있는 변조기 디바이스(505)를 포함하는 집적 칩(500)의 몇몇 실시예의 단면도를 도시하고 있다. 몇몇 실시예에서, 변조기 디바이스(505)는 도 2a 또는 도 2b의 변조기 디바이스(200a 또는 200b)로서 구성된다.5 shows a cross-sectional view of some embodiments of an integrated chip 500 including a modulator device 505 disposed next to a photodiode 502 and overlying a substrate 202. In some embodiments, modulator device 505 is configured as modulator device 200a or 200b of FIG. 2A or 2B.

격자 구조체(501)가 기판(202) 위에 놓여서, 포토다이오드(502)가 변조기 디바이스(505)와 격자 구조체(501) 사이에 측방향으로 배치된다. 변조기 디바이스(505)는 히터 구조체(111) 및 제1 도파로(112)를 포함한다. 격자 구조체(501)는 광원에 결합될 수도 있고, 광원으로부터 기판(202) 위에 놓여 있는 하나 이상의 다른 디바이스[예를 들어, 포토다이오드(502), 변조기 디바이스(505) 등] 내로 광을 안내할 수도 있다. 포토다이오드(502)는 광을 수용하고 광을 디지털 신호로 전송하도록 구성될 수도 있다. 몇몇 실시예에서, 하나 이상의 포토다이오드(502)가 제1 도파로(112) 및/또는 제2 도파로(도 2a 또는 도 2b의 115)에 결합될 수도 있다. 포토다이오드(502) 및/또는 격자 구조체(501)는 히터 구조체(111)로부터 각각 측방향으로 오프셋되어, 히터 구조체(111)에 의해 발생된 열이 포토다이오드(502) 및/또는 격자 구조체(501)로부터 격리되게 된다. 또한, 히터 구조체(111)가 구성되는 재료 및/또는 히터 구조체(111)의 형상에 의해, 열은 제1 도파로(112)의 활성 영역으로 구속될 수도 있다.A grating structure 501 overlies the substrate 202 so that a photodiode 502 is laterally disposed between the modulator device 505 and the grating structure 501. The modulator device 505 includes a heater structure 111 and a first waveguide 112. The grating structure 501 may be coupled to a light source, and may direct light from the light source into one or more other devices (e.g., photodiode 502, modulator device 505, etc.) overlying the substrate 202. have. The photodiode 502 may be configured to receive light and transmit the light as a digital signal. In some embodiments, one or more photodiodes 502 may be coupled to the first waveguide 112 and/or the second waveguide (115 in FIGS. 2A or 2B ). The photodiode 502 and/or the grid structure 501 are each laterally offset from the heater structure 111, so that the heat generated by the heater structure 111 is transferred to the photodiode 502 and/or the grid structure 501 ). In addition, heat may be constrained to the active region of the first waveguide 112 by the material constituting the heater structure 111 and/or the shape of the heater structure 111.

포토다이오드(502)는 벌크 유전성 구조체(204)와 직접 접촉하여 하부 ILD 구조체(206) 내에 배치될 수도 있다. 포토다이오드(502)는 반도체 재료를 포함할 수도 있고, 포토다이오드 p-형 측면(502a), 포토다이오드 n-형 측면(502b), 및 포토다이오드 접촉층(502f) 위에 배치된 포토다이오드 미도핑 중앙부(502c)를 포함한다. 몇몇 실시예에서, 포토다이오드 p+ 부분(502d)은 포토다이오드 p-형 측면(502a) 위에 배열될 수도 있고, 포토다이오드 n+ 부분(502e)은 포토다이오드 n-형 측면(502b) 위에 배열될 수도 있다. 포토다이오드 p+ 부분(502d) 및 포토다이오드 n+ 부분은 각각 도전성 비아(518)에 결합될 수도 있다. 제1 포토다이오드 절연체층(502h)이 포토다이오드 미도핑 중앙부(502c) 위에 배열될 수도 있고, 측벽 스페이서 구조체(502g)가 제1 포토다이오드 절연체층(502h)을 측방향으로 둘러싼다. 몇몇 실시예에서, 포토다이오드 p-형 측면(502a), 포토다이오드 n-형 측면(502b), 및 포토다이오드 미도핑 중앙부(502c)는 제1 도파로(112)와는 상이한 반도체 재료를 포함할 수도 있다. 몇몇 실시예에서, 제1 도파로(112)는 실리콘을 포함할 수도 있고, 반면 포토다이오드 p-형 측면(502a), 포토다이오드 n-형 측면(502b), 및 포토다이오드 미도핑 중앙부(502c)는 각각 게르마늄을 포함할 수도 있다.The photodiode 502 may be disposed within the lower ILD structure 206 in direct contact with the bulk dielectric structure 204. The photodiode 502 may include a semiconductor material, a photodiode p-type side 502a, a photodiode n-type side 502b, and a photodiode undoped central portion disposed on the photodiode contact layer 502f. (502c). In some embodiments, the photodiode p+ portion 502d may be arranged over the photodiode p-type side 502a, and the photodiode n+ portion 502e may be arranged over the photodiode n-type side 502b. . The photodiode p+ portion 502d and the photodiode n+ portion may each be coupled to a conductive via 518. A first photodiode insulator layer 502h may be arranged on the photodiode undoped central portion 502c, and a sidewall spacer structure 502g laterally surrounds the first photodiode insulator layer 502h. In some embodiments, the photodiode p-type side 502a, the photodiode n-type side 502b, and the photodiode undoped central portion 502c may include a different semiconductor material than the first waveguide 112. . In some embodiments, the first waveguide 112 may comprise silicon, while the photodiode p-type side 502a, the photodiode n-type side 502b, and the photodiode undoped central portion 502c are Each may contain germanium.

몇몇 실시예에서, 복수의 도전성 비아(518) 및 복수의 도전성 와이어(520)가 기판(202) 위에 놓여 있는 상호 접속 구조체 내에 배치된다. 복수의 도전성 비아 및 와이어(518, 520)는 기판(202) 위에 놓여 있는 반도체 디바이스를 서로 전기적으로 결합하도록 구성된다. 다른 실시예에서, 도전성 비아(518)는 제1 도파로(112)의 제1 도핑 영역(112a)과 접촉하고 그리고/또는 전기적으로 결합되고, 도전성 비아(518)는 제1 도파로(112)의 제2 도핑 영역(112b)과 접촉하고 그리고/또는 전기적으로 결합된다. 따라서, 신호(예를 들어, 전압, 전류 등)가 도전성 비아(518) 및/또는 도전성 와이어(520)를 통해 제1 도파로(112)를 가로질러 인가될 수도 있다.In some embodiments, a plurality of conductive vias 518 and a plurality of conductive wires 520 are disposed within an interconnect structure overlying the substrate 202. The plurality of conductive vias and wires 518 and 520 are configured to electrically couple a semiconductor device overlying the substrate 202 to each other. In another embodiment, the conductive via 518 is in contact with and/or electrically coupled to the first doped region 112a of the first waveguide 112, and the conductive via 518 is a first waveguide 112. 2 is in contact with and/or electrically coupled to the doped region 112b. Accordingly, a signal (eg, voltage, current, etc.) may be applied across the first waveguide 112 through the conductive via 518 and/or the conductive wire 520.

복수의 도전성 비아 및/또는 와이어(518, 520)는 기판 위에 놓여 있는 복수의 유전층 내에 배치된다. 예를 들어, 복수의 유전층은 하부 ILD 구조체(206) 위에 놓여 있는 제1 유전층(503) 및 제2 유전층(504)을 포함한다. 몇몇 실시예에서, 제1 및 제2 유전층(503, 504)은 예를 들어 포토다이오드(502)를 보호하도록 구성될 수도 있고, 각각 실리콘 탄화물, 실리콘 질화물, 이산화 실리콘 등일 수도 있거나 또는 이들을 포함할 수도 있다. 제3 유전층(506)이 제2 유전층(504) 위에 놓이고, 예를 들어 이산화 실리콘과 같은 산화물, 저-k 유전성 재료, 실리콘 산질화물 등일 수도 있거나 또는 이들을 포함할 수도 있다. 하부 에칭 정지층(508)이 제3 유전층(506) 위에 놓여 있다. 몇몇 실시예에서, 하부 에칭 정지층(508)은 예를 들어 실리콘 질화물, 실리콘 탄화물 등일 수도 있거나 또는 이들을 포함할 수도 있다. 층간 유전성(ILD) 층(509)이 하부 에칭 정지층(508) 위에 놓여 있다. 다른 실시예에서, ILD 층(509)은 예를 들어, 이산화 실리콘, 다른 산화물, 저-k 유전성 재료, 극저-k 유전성 재료 등일 수도 있거나 또는 이들을 포함할 수도 있다. 상부 에칭 정지층(510)이 ILD 층(509) 위에 놓여 있다. 다른 실시예에서, 상부 에칭 정지층(510)은 예를 들어 실리콘 질화물, 실리콘 탄화물, 실리콘 산탄화물, 또는 다른 적합한 유전성 재료일 수도 있거나 또는 이들을 포함할 수도 있다. 제4 유전층(512)이 상부 에칭 정지층(510) 위에 놓여 있다. 몇몇 실시예에서, 제4 유전층(512)은 예를 들어 테트라에틸-오소실리케이트(TEOS) 또는 다른 적합한 유전성 재료일 수도 있거나 또는 이들을 포함할 수도 있다. 또한, 제1 패시베이션층(522) 및 제2 패시베이션층(524)이 상부 에칭 정지층(510) 위에 배치된다. 몇몇 실시예에서, 제1 패시베이션층(522)은 예를 들어, 미도핑 실리케이트 글래스, 또는 다른 적합한 유전성 재료일 수도 있거나 또는 이들을 포함할 수도 있다. 다른 실시예에서, 제2 패시베이션층(524)은 예를 들어 실리콘 질화물, 실리콘 탄화물 등일 수도 있거나 또는 이들을 포함할 수도 있다. 몇몇 실시예에서, 본드 패드(530)가 복수의 도전성 비아(518) 및 복수의 도전성 와이어(520) 위에 놓여, 본드 패드(530)가 도전성 비아 및 와이어(518, 520)를 통해 포토다이오드(502)에 전기적으로 결합되게 된다. 본드 패드(530)는 기판(202) 위에 배치된 반도체 디바이스를 다른 집적 칩(도시되어 있지 않음)에 전기적으로 결합하도록 구성될 수도 있다.A plurality of conductive vias and/or wires 518, 520 are disposed within a plurality of dielectric layers overlying the substrate. For example, the plurality of dielectric layers include a first dielectric layer 503 and a second dielectric layer 504 overlying the lower ILD structure 206. In some embodiments, the first and second dielectric layers 503 and 504 may be configured to protect the photodiode 502, for example, and may be silicon carbide, silicon nitride, silicon dioxide, or the like, respectively. have. A third dielectric layer 506 overlies the second dielectric layer 504 and may be or may include an oxide such as silicon dioxide, a low-k dielectric material, silicon oxynitride, or the like. A lower etch stop layer 508 overlies the third dielectric layer 506. In some embodiments, the lower etch stop layer 508 may or may include silicon nitride, silicon carbide, or the like, for example. An interlayer dielectric (ILD) layer 509 overlies the lower etch stop layer 508. In other embodiments, the ILD layer 509 may or may include silicon dioxide, other oxides, low-k dielectric materials, ultra-low-k dielectric materials, and the like, for example. A top etch stop layer 510 overlies the ILD layer 509. In other embodiments, the top etch stop layer 510 may or may include silicon nitride, silicon carbide, silicon oxycarbide, or other suitable dielectric material, for example. A fourth dielectric layer 512 overlies the upper etch stop layer 510. In some embodiments, fourth dielectric layer 512 may be, or may include, tetraethyl-ososilicate (TEOS) or other suitable dielectric material, for example. In addition, the first passivation layer 522 and the second passivation layer 524 are disposed on the upper etch stop layer 510. In some embodiments, the first passivation layer 522 may be, or may include, for example, undoped silicate glass, or other suitable dielectric material. In other embodiments, the second passivation layer 524 may be, or may include silicon nitride, silicon carbide, or the like, for example. In some embodiments, the bond pad 530 is overlying the plurality of conductive vias 518 and the plurality of conductive wires 520, so that the bond pad 530 passes through the conductive vias and wires 518 and 520 to the photodiode 502. ) Is electrically coupled. The bond pad 530 may be configured to electrically couple a semiconductor device disposed over the substrate 202 to another integrated chip (not shown).

몇몇 실시예에서, 히터 구조체(111)의 상부 도전체(110)는 하부 에칭 정지층(508) 위에 놓여 있는 ILD 층(509)의 상부면을 따라 배치된다. 또한, 히터 기둥 구조체(108)의 히터 와이어(212)는 ILD 층(509) 및 하부 에칭 정지층(508)에 의해 측방향으로 에워싸인다. 더욱이, 몇몇 실시예에서, 히터 와이어(212)의 저면 및 상면은 복수의 도전성 와이어(520)의 최하층 내에 배치된 도전성 와이어(520)의 저면 및 상면과 각각 정렬된다. 몇몇 실시예에서, 복수의 도전성 와이어(520)의 최하층은 예를 들어 단일 다마신 프로세스(single damascene process) 또는 이중 다마신 프로세스(dual damascene process)에 의해 히터 와이어(212)와 동시에 형성된다. 또한, 히터 비아(210)는 히터 와이어(212)로부터 제1, 제2 및 제3 유전층(503, 504, 506)을 통해 하부 기둥 구조체(208)로 연장된다. 몇몇 실시예에서, 히터 비아(210)의 저면 및 상면은 복수의 도전성 비아(518)의 최하층 내에 배치된 도전성 비아(518)의 저면 및 상면과 각각 정렬된다. 몇몇 실시예에서, 복수의 도전성 비아(518)의 최하층은 예를 들어 단일 다마신 프로세스 또는 이중 다마신 프로세스에 의해 히터 비아(210)와 동시에 형성된다. 몇몇 실시예에서, 도전성 비아(518) 및 히터 비아(210)는 예를 들어 구리, 알루미늄, 텅스텐, 상기 것들의 임의의 조합 등과 같은 동일한 재료일 수도 있거나 또는 이들을 포함할 수도 있다. 다른 실시예에서, 도전성 와이어(520) 및 히터 와이어(212)는 예를 들어 구리, 알루미늄, 텅스텐, 상기 것들의 임의의 조합 등과 같은 동일한 재료일 수도 있거나 또는 이들을 포함할 수도 있다.In some embodiments, the upper conductor 110 of the heater structure 111 is disposed along the top surface of the ILD layer 509 overlying the lower etch stop layer 508. Further, the heater wire 212 of the heater column structure 108 is laterally surrounded by an ILD layer 509 and a lower etch stop layer 508. Moreover, in some embodiments, the bottom and top surfaces of the heater wire 212 are aligned with the bottom and top surfaces of the conductive wires 520 disposed within the lowest layer of the plurality of conductive wires 520, respectively. In some embodiments, the lowermost layer of the plurality of conductive wires 520 is formed simultaneously with the heater wires 212 by, for example, a single damascene process or a dual damascene process. In addition, the heater via 210 extends from the heater wire 212 to the lower pillar structure 208 through the first, second, and third dielectric layers 503, 504, and 506. In some embodiments, the bottom and top surfaces of the heater vias 210 are respectively aligned with the bottom and top surfaces of the conductive vias 518 disposed in the lowermost layer of the plurality of conductive vias 518. In some embodiments, the lowermost layer of the plurality of conductive vias 518 is formed concurrently with the heater vias 210 by, for example, a single damascene process or a dual damascene process. In some embodiments, conductive vias 518 and heater vias 210 may be of the same material, or may include, for example, copper, aluminum, tungsten, any combination of the above, and the like. In other embodiments, the conductive wire 520 and the heater wire 212 may be the same material or may include the same material, such as copper, aluminum, tungsten, any combination of the above, and the like.

도 6 내지 도 12는 본 개시내용에 따른 도파로 구조체 위에 놓여 이를 적어도 부분적으로 측방향으로 둘러싸는 히터 구조체를 갖는 변조기 디바이스를 형성하기 위한 방법의 몇몇 실시예의 단면도(600 내지 1200)를 도시하고 있다. 도 6 내지 도 12에 도시되어 있는 단면도(600 내지 1200)는 방법을 참조하여 설명되지만, 도 6 내지 도 12 도시되어 있는 구조체들은 방법에 한정되는 것은 아니고, 오히려 방법과 별도로 자립할 수도 있다는 것이 이해될 수 있을 것이다. 도 6 내지 도 12는 일련의 동작으로서 설명되지만, 이들 동작은 동작의 순서가 다른 실시예에서 변경될 수 있다는 점에서 한정되는 것은 아니며, 개시된 방법은 다른 구조체에도 또한 적용 가능하다는 것이 이해될 수 있을 것이다. 다른 실시예에서, 도시되어 있는 그리고/또는 설명된 몇몇 동작은 전체적으로 또는 부분적으로 생략될 수도 있다.6-12 illustrate cross-sectional views 600-1200 of some embodiments of a method for forming a modulator device having a heater structure overlying and at least partially laterally surrounding a waveguide structure in accordance with the present disclosure. Although the cross-sectional views 600 to 1200 shown in FIGS. 6 to 12 are described with reference to the method, it is understood that the structures shown in FIGS. 6 to 12 are not limited to the method, but may be independent from the method. It will be possible. 6 to 12 are described as a series of operations, but these operations are not limited in that the order of operations may be changed in other embodiments, and it will be understood that the disclosed method is also applicable to other structures. will be. In other embodiments, some operations shown and/or described may be omitted in whole or in part.

도 6의 단면도(600)에 도시되어 있는 바와 같이, 반도체 기판 구조체(604)가 제공된다. 몇몇 실시예에서, 반도체 기판 구조체(604)는 예를 들어, 실리콘-온-절연체(SOI) 기판일 수도 있거나 또는 이를 포함할 수도 있다. 반도체 기판 구조체(604)는 기판(202), 벌크 유전성 구조체(204), 및 디바이스 층(602)을 포함할 수도 있다. 벌크 유전성 구조체(204)는 디바이스 층(602)과 기판(202) 사이에 배치된다. 다른 실시예에서, 벌크 유전성 구조체(204)는 기판(202) 위에 형성되고, 디바이스 층(602)은 벌크 유전성 구조체(204) 위에 형성된다. 몇몇 실시예에서, 벌크 유전성 구조체(204)는 예를 들어, 이산화 실리콘과 같은 산화물 또는 다른 적합한 유전성 재료일 수도 있거나 또는 이들을 포함할 수도 있다. 다른 실시예에서, 기판(202) 및/또는 디바이스 층(602)은 예를 들어, 각각 진성 실리콘, 벌크 실리콘, 다른 적합한 벌크 기판 재료 등일 수도 있거나 또는 이들을 포함할 수도 있다. 몇몇 실시예에서, 디바이스 층(602)은 기판(202)과 동일한 재료를 포함한다.As shown in cross-sectional view 600 of FIG. 6, a semiconductor substrate structure 604 is provided. In some embodiments, the semiconductor substrate structure 604 may be or may include a silicon-on-insulator (SOI) substrate, for example. The semiconductor substrate structure 604 may include a substrate 202, a bulk dielectric structure 204, and a device layer 602. The bulk dielectric structure 204 is disposed between the device layer 602 and the substrate 202. In another embodiment, the bulk dielectric structure 204 is formed over the substrate 202 and the device layer 602 is formed over the bulk dielectric structure 204. In some embodiments, the bulk dielectric structure 204 may be or may include an oxide or other suitable dielectric material such as silicon dioxide, for example. In other embodiments, the substrate 202 and/or the device layer 602 may be, or may include, for example, intrinsic silicon, bulk silicon, other suitable bulk substrate material, etc., respectively. In some embodiments, device layer 602 includes the same material as substrate 202.

도 7의 단면도(700)에 도시되어 있는 바와 같이, 디바이스 층(도 6의 602)이 패터닝되어, 이에 의해 제1 도파로(112) 및 하부 기둥 구조체(208)를 형성한다. 몇몇 실시예에서, 패터닝 프로세스는 또한 제1 도파로(112)에 광학적으로 결합된 제2 도파로(도 3a 내지 도 3c 또는 4a 및 도 4b의 115)를 형성한다. 또 다른 실시예에서, 도 7의 패터닝 프로세스 후의 제1 도파로(112) 및/또는 제2 도파로(도 3a 내지 도 3c 또는 4a 및 도 4b의 115)의 평면도 레이아웃은 도 3a 내지 도 3c 또는 도 4a 및 도 4b의 평면도(300a 내지 300c 또는 400a 내지 400b)에 대응할 수도 있다. 따라서, 몇몇 실시예에서, 제1 도파로(112), 제2 도파로(도 3a 내지 도 3c 또는 4a 및 도 4b의 115) 및 하부 기둥 구조체(208)는 동시에 형성된다. 또한, 제1 도파로(112)는 하부 기둥 구조체(208)의 내부 측벽들 사이에 측방향으로 이격되어 있는 이러한 방식으로 형성된다. 몇몇 실시예에서, 패터닝 프로세스는 디바이스 층(도 6의 602) 위에 마스킹층(도시되어 있지 않음)을 형성하는 단계; 디바이스 층(도 6의 602)의 비마스킹 영역을 하나 이상의 에칭제에 노출시켜, 이에 의해 제1 도파로(112), 하부 기둥 구조체(208), 및 제2 도파로(도 3a 내지 도 3c 또는 4a 및 도 4b의 115)를 형성하는 단계; 및 마스킹층을 제거하기 위해 제거 프로세스를 수행하는 단계를 포함할 수도 있다.As shown in cross-sectional view 700 of FIG. 7, the device layer (602 in FIG. 6) is patterned to thereby form the first waveguide 112 and the lower pillar structure 208. In some embodiments, the patterning process also forms a second waveguide (115 in FIGS. 3A-3C or 4A and 4B) optically coupled to the first waveguide 112. In another embodiment, the plan layout of the first waveguide 112 and/or the second waveguide (115 of FIGS. 3A-3C or 4A and 4B) after the patterning process of FIG. 7 is shown in FIGS. 3A-3C or 4A. And the plan views 300a to 300c or 400a to 400b of FIG. 4B. Accordingly, in some embodiments, the first waveguide 112, the second waveguide (115 of FIGS. 3A to 3C or 4A and 4B) and the lower pillar structure 208 are formed at the same time. In addition, the first waveguide 112 is formed in this way that is spaced laterally between the inner sidewalls of the lower pillar structure 208. In some embodiments, the patterning process includes forming a masking layer (not shown) over the device layer (602 in FIG. 6); The unmasked regions of the device layer (602 in FIG. 6) are exposed to one or more etchants, whereby the first waveguide 112, the lower pillar structure 208, and the second waveguide (FIGS. 3A-3C or 4A and Forming 115) of FIG. 4B; And performing a removal process to remove the masking layer.

도 8의 단면도(800)에 도시되어 있는 바와 같이, 제1 도파로(112) 내에 제1 도핑 영역(112a) 및 제2 도핑 영역(112b)을 형성하기 위해 이온 주입 프로세스가 제1 도파로(112) 상에 수행된다. 몇몇 실시예에서, 제1 도핑 영역(112a)은 제1 도핑 유형(예를 들어, p-형)을 포함하고, 제2 도핑 영역(112b)은 제1 도핑 유형에 반대되는 제2 도핑 유형(예를 들어, n-형)을 포함한다. 다양한 실시예에서, 제1 도핑 유형은 n-형이고, 제2 도핑 유형은 p-형이고, 또는 그 반대도 마찬가지이다. 다른 실시예에서, 이온 주입 프로세스는 하나 이상의 마스킹층(도시되어 있지 않음)에 따라 제1 도파로(112) 내에 이온을 선택적으로 주입하는 단계를 포함한다. 예를 들어, 제1 선택적 이온 주입 프로세스가 제1 도핑 영역(112a)을 형성하기 위해 수행될 수도 있고, 제2 선택적 이온 주입 프로세스가 제2 도핑 영역(112b)을 형성하기 위해 수행될 수도 있다. 다른 실시예에서, 이온 주입 프로세스는 도 3a 내지 도 3c 또는 도 4a 및 도 4b에 도시되어 있고 그리고/또는 설명된 바와 같이 제1 도파로(112)의 활성 영역(예를 들어, 도 3a 내지 도 3c 또는 도 4a 및 도 4b의 302)을 형성한다.As shown in the cross-sectional view 800 of FIG. 8, an ion implantation process is performed to form a first doped region 112a and a second doped region 112b in the first waveguide 112. Is performed on. In some embodiments, the first doped region 112a includes a first doping type (e.g., p-type), and the second doped region 112b has a second doping type opposite to the first doping type ( For example, n-type). In various embodiments, the first doping type is n-type, the second doping type is p-type, and vice versa. In another embodiment, the ion implantation process includes selectively implanting ions into the first waveguide 112 according to one or more masking layers (not shown). For example, a first selective ion implantation process may be performed to form the first doped region 112a, and a second selective ion implantation process may be performed to form the second doped region 112b. In another embodiment, the ion implantation process is the active region of the first waveguide 112 (e.g., FIGS. 3A-3C) as shown and/or described in FIGS. 3A-3C or 4A-4B. Alternatively, 302 of FIGS. 4A and 4B is formed.

도 9의 단면도(900)에 도시되어 있는 바와 같이, 유전층(902)의 스택은 벌크 유전성 구조체(204), 제1 도파로(112), 및 하부 기둥 구조체(208) 위에 형성된다. 몇몇 실시예에서, 유전층(902)의 스택은 하부 층간 유전성(ILD) 구조체(206), 제1 유전층(503), 제2 유전층(504), 제3 유전층(506), 하부 에칭 정지층(508), 및 ILD 층(509)을 포함한다. 몇몇 실시예에서, 유전층(902)의 스택 내의 층들은 예를 들어, 물리적 기상 증착(physical vapor deposition: PVD), 화학적 기상 증착(chemical vapor deposition: CVD), 원자층 증착(atomic layer deposition: ALD), 또는 다른 적합한 증착 프로세스에 의해 각각 증착될 수도 있다. 몇몇 실시예에서, 제1 및 제2 유전층(503, 504)은 예를 들어, 각각 실리콘 탄화물, 실리콘 질화물, 이산화 실리콘 등일 수도 있거나 또는 이들을 포함할 수도 있다. 다른 실시예에서, 하부 ILD 구조체(206) 및/또는 제3 유전층(506)은 예를 들어, 각각 실리콘 질화물, 실리콘 산질화물, 실리콘 탄화물, 이산화 실리콘, 보로실리케이트 글래스(BSG), 인산 실리케이트 글래스(PSG), 보로포스포실리케이트 글래스(BPSG), 저-k 유전성 재료, 또는 다른 적합한 유전성 재료일 수도 있거나 또는 이들을 포함할 수도 있다. 또 다른 실시예에서, 하부 에칭 정지층(508)은 예를 들어 실리콘 질화물, 실리콘 탄화물 등일 수도 있거나 또는 이들을 포함할 수도 있다. 몇몇 실시예에서, ILD 층(509)은, 예를 들어 이산화 실리콘과 같은 산화물, 저-k 유전성 재료, 극저-k 유전성 재료, 상기 것들의 임의의 조합, 또는 다른 적합한 유전성 재료일 수도 있거나 또는 이들을 포함할 수도 있다.As shown in cross-sectional view 900 of FIG. 9, a stack of dielectric layers 902 is formed over the bulk dielectric structure 204, the first waveguide 112, and the lower pillar structure 208. In some embodiments, the stack of dielectric layers 902 includes a lower interlayer dielectric (ILD) structure 206, a first dielectric layer 503, a second dielectric layer 504, a third dielectric layer 506, and a lower etch stop layer 508. ), and an ILD layer 509. In some embodiments, the layers in the stack of dielectric layer 902 are, for example, physical vapor deposition (PVD), chemical vapor deposition (CVD), atomic layer deposition (ALD). , Or may each be deposited by another suitable deposition process. In some embodiments, the first and second dielectric layers 503 and 504 may be, or may include, for example, silicon carbide, silicon nitride, silicon dioxide, or the like, respectively. In another embodiment, the lower ILD structure 206 and/or the third dielectric layer 506 are, for example, silicon nitride, silicon oxynitride, silicon carbide, silicon dioxide, borosilicate glass (BSG), phosphate silicate glass ( PSG), borophosphosilicate glass (BPSG), low-k dielectric material, or other suitable dielectric material, or may include them. In yet another embodiment, the lower etch stop layer 508 may or may include silicon nitride, silicon carbide, or the like, for example. In some embodiments, the ILD layer 509 may be or may be an oxide such as silicon dioxide, a low-k dielectric material, an extremely low-k dielectric material, any combination of the above, or other suitable dielectric material. It can also be included.

도 10의 단면도(1000)에 도시되어 있는 바와 같이, 상부 기둥 구조체(209)가 하부 기둥 구조체(208) 위에 형성되어, 이에 의해 히터 기둥 구조체(108)를 형성한다. 히터 기둥 구조체(108)는 하부 기둥 구조체(208) 및 상부 기둥 구조체(209)를 포함할 수도 있다. 몇몇 실시예에서, 상부 기둥 구조체(209)는 히터 비아(210) 및 히터 와이어(212)를 포함한다. 다양한 실시예에서, 히터 비아(210)는 하부 에칭 정지층(508)이 제3 유전층(506) 위에 증착되기 전에 제1, 제2 및 제3 유전층(503, 504, 506) 내에 형성될 수도 있다. 몇몇 실시예에서, 히터 비아(210)는 단일 다마신 프로세스에 의해 형성될 수 있고 그리고/또는 도전성 비아(도 5의 518)의 최하층과 동시에 형성될 수도 있다. 히터 와이어(212)는 하부 에칭 정지층(508) 및 ILD 층(509) 내에 형성된다. 몇몇 실시예에서, 히터 와이어(212)는 단일 다마신 프로세스에 의해 형성될 수 있고 그리고/또는 도전성 와이어(도 5의 520)의 최하층과 동시에 형성될 수도 있다.As shown in the cross-sectional view 1000 of FIG. 10, the upper pillar structure 209 is formed on the lower pillar structure 208, thereby forming the heater pillar structure 108. The heater pillar structure 108 may include a lower pillar structure 208 and an upper pillar structure 209. In some embodiments, the upper pillar structure 209 includes a heater via 210 and a heater wire 212. In various embodiments, the heater via 210 may be formed in the first, second and third dielectric layers 503, 504, 506 before the lower etch stop layer 508 is deposited over the third dielectric layer 506. . In some embodiments, the heater via 210 may be formed by a single damascene process and/or may be formed concurrently with the bottom layer of the conductive via (518 in FIG. 5). The heater wire 212 is formed in the lower etch stop layer 508 and the ILD layer 509. In some embodiments, the heater wire 212 may be formed by a single damascene process and/or may be formed concurrently with the bottommost layer of the conductive wire (520 in FIG. 5).

몇몇 실시예에서, 히터 비아(210)를 형성하는 데 사용되는 단일 다마신 프로세스는 상부 에칭 정지층(508)이 증착되기 전에 제3 유전층(506) 위에 마스킹층(도시되어 있지 않음)을 형성하는 단계; 제1, 제2, 제3 유전층(503, 504, 506) 및 하부 ILD 구조체(206)를 패터닝하여, 이에 의해 하부 기둥 구조체(208)의 상부면을 노출시키고 복수의 히터 비아 개구를 형성하는 단계; 히터 비아 개구 내에 도전성 재료(예를 들어, 구리, 알루미늄, 텅스텐, 상기 것들의 임의의 조합 등)를 증착(예를 들어, CVD, PVD, 스퍼터링, 무전해 도금 등에 의해)하는 단계; 및 제3 유전층(506)의 상부면에 도달할 때까지 도전성 재료 내로 평탄화 프로세스[예를 들어, 화학 기계적 평탄화(chemical mechanical planarization: CMP) 프로세스]를 수행하여, 이에 의해 히터 비아(210)를 형성하는 단계를 포함할 수도 있다. 몇몇 실시예에서, 유사한 단일 다마신 프로세스가 히터 와이어(212)를 형성하기 위해 수행될 수도 있는데, 여기서 패터닝 프로세스는 하부 에칭 정지층(508) 및 ILD 층(509) 내에 복수의 히터 와이어 개구를 형성하고, 히터 비아(210)의 상부면을 노출시킨다.In some embodiments, the single damascene process used to form the heater via 210 is to form a masking layer (not shown) over the third dielectric layer 506 before the top etch stop layer 508 is deposited. step; Patterning the first, second, and third dielectric layers 503, 504, and 506 and the lower ILD structure 206, thereby exposing the upper surface of the lower pillar structure 208 and forming a plurality of heater via openings. ; Depositing (eg, by CVD, PVD, sputtering, electroless plating, etc.) a conductive material (eg, copper, aluminum, tungsten, any combination of the above, etc.) within the heater via opening; And performing a planarization process (eg, a chemical mechanical planarization (CMP) process) into the conductive material until it reaches the upper surface of the third dielectric layer 506, thereby forming the heater via 210. It may include a step of doing. In some embodiments, a similar single damascene process may be performed to form the heater wire 212, where the patterning process forms a plurality of heater wire openings in the lower etch stop layer 508 and the ILD layer 509. Then, the upper surface of the heater via 210 is exposed.

또 다른 실시예에서, 히터 비아(210)와 히터 와이어(212)는 동시에 형성될 수도 있다. 이러한 실시예에서, 상부 기둥 구조체(209)를 형성하기 위한 프로세스는 ILD 층(509) 위에 마스킹층(도시되어 있지 않음)을 형성하는 단계; 마스킹층에 따라 유전층(902)의 스택을 패터닝하여, 이에 의해 상부 기둥 구조체 개구를 형성하고 하부 기둥 구조체(208)의 상부면을 노출시키는 단계; 상부 기둥 구조체 개구 내에 도전성 재료(예를 들어, 텅스텐, 알루미늄, 구리, 상기 것들의 임의의 조합 등)를 증착하는 단계; 및 ILD 층(509)의 상부면에 도달할 때까지 도전성 재료 내로 평탄화 프로세스(예를 들어, CMP 프로세스)를 수행하여, 이에 의해 히터 비아(210) 및 히터 와이어(212)를 포함하는 상부 기둥 구조체(209)를 형성하는 단계를 포함할 수도 있다.In another embodiment, the heater via 210 and the heater wire 212 may be formed at the same time. In this embodiment, the process for forming the upper pillar structure 209 includes forming a masking layer (not shown) over the ILD layer 509; Patterning the stack of dielectric layers 902 according to the masking layer, thereby forming an upper pillar structure opening and exposing the upper surface of the lower pillar structure 208; Depositing a conductive material (eg, tungsten, aluminum, copper, any combination of the above, etc.) within the upper pillar structure opening; And performing a planarization process (e.g., CMP process) into the conductive material until it reaches the upper surface of the ILD layer 509, whereby the upper column structure including the heater via 210 and the heater wire 212. It may also include the step of forming (209).

도 11의 단면도(1100)에 도시되어 있는 바와 같이, 상부 도전체(110)가 히터 와이어(212) 및 ILD 층(509)의 상부면을 따라 형성되어, 이에 의해 히터 구조체(111)를 형성한다. 몇몇 실시예에서, 히터 구조체(111)의 평면도 레이아웃은 도 3a 내지 도 3c 및 도 4a 및 도 4b의 히터 구조체(111)의 레이아웃에 대응할 수도 있어, 히터 구조체(111)가 제1 도파로(112)의 활성 영역 바로 위에 놓여 이를 적어도 부분적으로 측방향으로 둘러싸게 된다. 다양한 실시예에서, 상부 도전체(110)는, 제1 도파로(112) 바로 위에 놓이고 그리고/또는 히터 기둥 구조체(108)의 외부 측벽들 사이에서 연속적으로 측방향으로 연장하는 이러한 방식으로 형성된다. 몇몇 실시예에서, 상부 도전체(110)를 형성하기 위한 프로세스는, ILD 층(509)의 상부면 위에 도전층(예를 들어, 티타늄 질화물, 탄탈 질화물, 티타늄 등)을 증착하는 단계(예를 들어, CVD, PVD, 스퍼터, 전기도금 등에 의해); 도전층 위에 마스킹층(도시되어 있지 않음)을 형성하는 단계; 및 마스킹층에 따라 도전층을 패터닝하여, 이에 의해 상부 도전체(110)를 형성하는 단계를 포함한다.As shown in the cross-sectional view 1100 of FIG. 11, the upper conductor 110 is formed along the upper surface of the heater wire 212 and the ILD layer 509, thereby forming the heater structure 111. . In some embodiments, the plan layout of the heater structure 111 may correspond to the layout of the heater structure 111 of FIGS. 3A to 3C and FIGS. 4A and 4B, so that the heater structure 111 is the first waveguide 112. It lies directly above the active area of the s and at least partially laterally surrounds it. In various embodiments, the upper conductor 110 is formed in this way that overlies the first waveguide 112 and/or extends continuously laterally between the outer sidewalls of the heater column structure 108. . In some embodiments, the process for forming the upper conductor 110 includes depositing a conductive layer (e.g., titanium nitride, tantalum nitride, titanium, etc.) over the upper surface of the ILD layer 509 (e.g. For example, by CVD, PVD, sputtering, electroplating, etc.); Forming a masking layer (not shown) over the conductive layer; And forming the upper conductor 110 by patterning the conductive layer according to the masking layer.

도 12의 단면도(1200)에 도시되어 있는 바와 같이, 상부 에칭 정지층(510)이 상부 도전체(110) 및 ILD 층(509) 위에 형성된다. 몇몇 실시예에서, 상부 에칭 정지층(510)은 예를 들어 실리콘 질화물, 실리콘 탄화물, 또는 다른 적합한 유전성 재료일 수도 있거나 또는 이들을 포함할 수도 있다. 또한, 상부 에칭 정지층(510)은 상부 도전체(110)의 측벽 및 상부면을 따라 연장될 수도 있다. 제4 유전층(512)이 상부 에칭 정지층(510) 위에 형성된다. 몇몇 실시예에서, 제4 유전층(512)은 예를 들어 테트라에틸 오소실리케이트(TEOS) 또는 다른 적합한 유전성 재료일 수도 있거나 또는 이들을 포함할 수도 있다. 더욱이, 제2 ILD 층(1202)이 제4 유전층(512) 위에 형성된다. 몇몇 실시예에서, 상부 에칭 정지층(510), 제4 유전층(512) 및/또는 제2 ILD 층(1202)은 각각 예를 들어, PVD, CVD, ALD, 또는 다른 적합한 증착 프로세스에 의해 증착될 수도 있다. 다른 실시예에서, 제2 ILD 층(1202)은 ILD 층(509)과 동일한 재료를 포함한다.As shown in cross-sectional view 1200 of FIG. 12, an upper etch stop layer 510 is formed over the upper conductor 110 and the ILD layer 509. In some embodiments, the top etch stop layer 510 may or may include silicon nitride, silicon carbide, or other suitable dielectric material, for example. In addition, the upper etch stop layer 510 may extend along the sidewall and the upper surface of the upper conductor 110. A fourth dielectric layer 512 is formed over the upper etch stop layer 510. In some embodiments, fourth dielectric layer 512 may be or may include tetraethyl orthosilicate (TEOS) or other suitable dielectric material, for example. Moreover, a second ILD layer 1202 is formed over the fourth dielectric layer 512. In some embodiments, top etch stop layer 510, fourth dielectric layer 512 and/or second ILD layer 1202 are each deposited by, for example, PVD, CVD, ALD, or other suitable deposition process. May be. In another embodiment, the second ILD layer 1202 includes the same material as the ILD layer 509.

도 13은 본 개시내용에 따른 아래에 놓여 있는 도파로 구조체 바로 위에 놓여 이를 적어도 부분적으로 측방향으로 둘러싸는 히터 구조체를 포함하는 변조기 디바이스를 형성하기 위한 방법(1300)을 도시하고 있다. 방법(1300)은 일련의 동작 또는 이벤트로서 도시되어 있고 그리고/또는 설명되지만, 방법은 도시되어 있는 순서 또는 동작에 한정되지 않는다는 것이 이해될 수 있을 것이다. 따라서, 몇몇 실시예에서, 동작은 도시되어 있는 것과는 상이한 순서로 수행될 수도 있고 그리고/또는 동시에 수행될 수도 있다. 또한, 몇몇 실시예에서, 도시되어 있는 동작 또는 이벤트는 다수의 동작 또는 이벤트로 세분될 수도 있는데, 이들은 별도의 시간에 또는 다른 동작 또는 하위 동작과 동시에 수행될 수도 있다. 몇몇 실시예에서, 몇몇 도시되어 있는 동작 또는 이벤트는 생략될 수도 있고, 다른 도시되어 있지 않은 동작 또는 이벤트가 포함될 수도 있다.13 illustrates a method 1300 for forming a modulator device comprising a heater structure that lies directly above an underlying waveguide structure and at least partially laterally surrounds it in accordance with the present disclosure. While method 1300 is shown and/or described as a series of actions or events, it will be appreciated that the method is not limited to the order or actions shown. Thus, in some embodiments, the operations may be performed in a different order than that shown and/or may be performed concurrently. Further, in some embodiments, the illustrated action or event may be subdivided into a number of actions or events, which may be performed at separate times or simultaneously with other actions or sub-actions. In some embodiments, some illustrated actions or events may be omitted, and other non-shown actions or events may be included.

동작 1302에서, 제1 도파로가 기판 위에 형성된다. 도 7은 동작 1302의 몇몇 실시예에 대응하는 단면도(700)를 도시하고 있다.In operation 1302, a first waveguide is formed over the substrate. 7 shows a cross-sectional view 700 corresponding to some embodiments of operation 1302.

동작 1304에서, 하부 기둥 구조체가 기판 위에 형성되어, 제1 도파로가 하부 기둥 구조체의 내부 측벽들 사이에 측방향으로 이격되게 된다. 도 7은 동작 1304의 몇몇 실시예에 대응하는 단면도(700)를 도시하고 있다.In operation 1304, the lower pillar structure is formed on the substrate, so that the first waveguide is laterally spaced apart between the inner sidewalls of the lower pillar structure. 7 shows a cross-sectional view 700 corresponding to some embodiments of operation 1304.

동작 1306에서, 유전성 구조체가 하부 기둥 구조체 및 제1 도파로 위에 형성된다. 도 9는 동작 1306의 몇몇 실시예에 대응하는 단면도(900)를 도시하고 있다.In operation 1306, a dielectric structure is formed over the lower pillar structure and the first waveguide. 9 shows a cross-sectional view 900 corresponding to some embodiments of operation 1306.

동작 1308에서, 상부 기둥 구조체가 유전성 구조체 및 다른 하부 기둥 구조체 내에 형성되어, 이에 의해 히터 기둥 구조체를 형성한다. 제1 도파로는 히터 기둥 구조체의 내부 측벽들 사이에 측방향으로 이격되어 있다. 도 10은 동작 1308의 몇몇 실시예에 대응하는 단면도(1000)를 도시하고 있다.In operation 1308, an upper pillar structure is formed within the dielectric structure and another lower pillar structure, thereby forming a heater pillar structure. The first waveguide is laterally spaced apart between inner sidewalls of the heater pillar structure. 10 illustrates a cross-sectional view 1000 corresponding to some embodiments of operation 1308.

동작 1310에서, 상부 도전체가 히터 기둥 구조체 위에 형성되어, 이에 의해 히터 구조체를 형성한다. 상부 도전체는 제1 도파로 바로 위에 놓이고 히터 기둥 구조체의 외부 측벽들 사이에서 연속적으로 측방향으로 연장된다. 도 11은 동작 1310의 몇몇 실시예에 대응하는 단면도(1100)를 도시하고 있다.In operation 1310, an upper conductor is formed over the heater pillar structure, thereby forming the heater structure. The upper conductor lies directly over the first waveguide and extends laterally continuously between the outer sidewalls of the heater column structure. 11 illustrates a cross-sectional view 1100 corresponding to some embodiments of operation 1310.

이에 따라, 몇몇 실시예에서, 본 개시내용은 히터 구조체 및 도파로 구조체를 포함하는 변조기 디바이스에 관한 것으로서, 여기서 히터 구조체는 도파로 구조체 바로 위에 놓여 이를 적어도 부분적으로 측방향으로 둘러싼다.Accordingly, in some embodiments, the present disclosure relates to a modulator device comprising a heater structure and a waveguide structure, wherein the heater structure lies directly over the waveguide structure and at least partially laterally surrounds it.

몇몇 실시예에서, 본 출원은 충돌광을 수용하도록 구성된 입력 단자; 제1 입력 영역 및 제1 출력 영역을 갖는 제1 도파로로서, 상기 제1 입력 영역은 상기 입력 단자에 결합되는 것인 제1 도파로; 상기 제1 도파로에 광학적으로 결합된 제2 도파로로서; 상기 제2 도파로는 제2 입력 영역 및 제2 출력 영역을 갖고, 상기 제2 입력 영역은 상기 입력 단자에 결합되는 것인 제2 도파로; 상기 충돌광에 기초하여 변조되는 출사광을 제공하도록 구성된 출력 단자로서, 출력 단자는 제1 도파로의 제1 출력 영역 및 제2 도파로의 제2 출력 영역에 결합되는 것인 출력 단자; 및 제1 도파로 위에 놓여 있는 히터 구조체로서, 히터 구조체의 저면은 제1 도파로의 저면과 정렬되고, 제1 도파로는 히터 구조체의 측벽들 사이에 측방향으로 이격되어 있는 것인 히터 구조체를 포함하는 변조기 디바이스를 제공한다.In some embodiments, the present application provides an input terminal configured to receive an impinging light; A first waveguide having a first input area and a first output area, wherein the first input area is coupled to the input terminal; As a second waveguide optically coupled to the first waveguide; A second waveguide, wherein the second waveguide has a second input area and a second output area, and the second input area is coupled to the input terminal; An output terminal configured to provide outgoing light modulated based on the collision light, the output terminal being coupled to a first output area of a first waveguide and a second output area of a second waveguide; And a heater structure disposed on the first waveguide, wherein a bottom surface of the heater structure is aligned with a bottom surface of the first waveguide, and the first waveguide is laterally spaced apart between sidewalls of the heater structure. Provide the device.

몇몇 실시예에서, 본 출원은 기판 위에 배열되고 광을 변조하도록 구성된 활성 영역을 포함하는 제1 도파로; 기판 위에 배열되고 제1 도파로에 광학적으로 결합된 제2 도파로; 상기 제1 및 제2 도파로 위에 배열된 제1 유전성 구조체; 제1 유전성 구조체 내에 매립되고 제1 도파로의 활성 영역 위에 놓여 있는 히터 구조체로서, 히터 구조체는 제1 도파로의 활성 영역 바로 위에 놓여 있는 상부 도전체를 포함하는 것인 히터 구조체; 및 상부 도전체로부터 제1 도파로의 상부면 아래의 지점까지 연속적으로 연장되는 히터 기둥 구조체로서, 제1 도파로는 히터 기둥 구조체의 내부 측벽들 사이에 측방향으로 위치하고, 제1 도파로는 0이 아닌 거리만큼 히터 기둥 구조체의 내부 측벽으로부터 측방향으로 오프셋되는 것인 히터 기둥 구조체를 포함하는 변조기 디바이스를 제공한다.In some embodiments, the present application relates to a first waveguide comprising an active region arranged over a substrate and configured to modulate light; A second waveguide arranged over the substrate and optically coupled to the first waveguide; A first dielectric structure arranged over the first and second waveguides; A heater structure embedded in the first dielectric structure and overlying an active region of the first waveguide, the heater structure including an upper conductor overlying the active region of the first waveguide; And a heater column structure continuously extending from the upper conductor to a point below the upper surface of the first waveguide, wherein the first waveguide is located laterally between the inner sidewalls of the heater column structure, and the first waveguide is a non-zero distance It provides a modulator device comprising a heater column structure that is laterally offset from the inner sidewall of the heater column structure.

몇몇 실시예에서, 본 출원은 변조기 디바이스를 형성하기 위한 방법을 제공하고, 이 방법은 기판 위에 제1 도파로를 형성하는 단계; 기판 위에 하부 기둥 구조체를 형성하는 단계로서, 상기 제1 도파로는 상기 하부 기둥 구조체의 내부 측벽들 사이에 측방향으로 이격되어 있는 것인 하부 기둥 구조체 형성 단계; 상기 제1 도파로 및 상기 하부 기둥 구조체 위에 유전성 구조체를 증착하는 단계; 상기 하부 기둥 구조체 위에 상부 기둥 구조체를 형성하는 단계로서, 상부 기둥 구조체는 유전성 구조체 내에 매립되는 것인 상부 기둥 구조체 형성 단계; 및 유전성 구조체의 상부면 및 상부 기둥 구조체의 상부면을 따라 상부 도전체를 형성하여, 이에 의해 히터 구조체를 형성하는 단계로서, 히터 구조체는 하부 기둥 구조체, 상부 기둥 구조체, 및 상부 도전체를 포함하고, 상부 도전체는 제1 도파로 바로 위에 놓여 있는 것인 상부 도전체 형성 단계를 포함한다.In some embodiments, the present application provides a method for forming a modulator device, the method comprising: forming a first waveguide over a substrate; Forming a lower pillar structure on a substrate, wherein the first waveguide is laterally spaced apart between inner sidewalls of the lower pillar structure; Depositing a dielectric structure on the first waveguide and the lower pillar structure; Forming an upper pillar structure on the lower pillar structure, wherein the upper pillar structure is buried in the dielectric structure; And forming an upper conductor along the upper surface of the dielectric structure and the upper surface of the upper pillar structure, thereby forming a heater structure, wherein the heater structure includes a lower pillar structure, an upper pillar structure, and an upper conductor, , The upper conductor is overlying the first waveguide.

위에서, 당 기술 분야의 숙련자들이 본 개시내용의 양태를 더 양호하게 이해할 수도 있도록 다수의 실시예의 특징을 개략 설명하였다. 당 기술 분야의 숙련자들은 이들이 본 명세서에 소개된 실시예의 동일한 목적을 수행하고 그리고/또는 동일한 장점을 성취하기 위해 다른 프로세스 및 구조를 설계하거나 수정하기 위한 기초로서 본 개시내용을 즉시 사용할 수도 있다는 것을 이해해야 한다. 당 기술 분야의 숙련자들은 또한 이러한 등가의 구성이 본 개시내용의 사상 및 범주로부터 벗어나지 않는다는 것과, 이들이 본 개시내용의 사상 및 범주로부터 벗어나지 않고 본 명세서의 다양한 변경, 치환, 및 변형을 행할 수도 있다는 것을 또한 인식해야 한다.Above, features of a number of embodiments have been outlined so that those skilled in the art may better understand aspects of the present disclosure. Those skilled in the art should understand that they may immediately use the present disclosure as a basis for designing or modifying other processes and structures to fulfill the same purpose and/or achieve the same advantages of the embodiments introduced herein. do. Those skilled in the art also understand that such equivalent configurations do not depart from the spirit and scope of the present disclosure, and that they may make various changes, substitutions, and modifications of the present specification without departing from the spirit and scope of the present disclosure. You also have to be aware.

[실시예 1] 변조기 디바이스로서,[Example 1] As a modulator device,

충돌광을 수용하도록 구성된 입력 단자;An input terminal configured to receive the collision light;

제1 입력 영역 및 제1 출력 영역을 갖는 제1 도파로 - 상기 제1 입력 영역은 상기 입력 단자에 결합됨 - ;A first waveguide having a first input region and a first output region, the first input region being coupled to the input terminal;

상기 제1 도파로에 광학적으로 결합된 제2 도파로 - 상기 제2 도파로는 제2 입력 영역 및 제2 출력 영역을 갖고, 상기 제2 입력 영역은 상기 입력 단자에 결합됨 - ;A second waveguide optically coupled to the first waveguide, the second waveguide having a second input region and a second output region, and the second input region coupled to the input terminal;

상기 충돌광에 기초하여 변조되는 출사광을 제공하도록 구성되고, 상기 제1 도파로의 제1 출력 영역 및 상기 제2 도파로의 제2 출력 영역에 결합되는 출력 단자; 및An output terminal configured to provide emission light modulated based on the collision light, and coupled to a first output area of the first waveguide and a second output area of the second waveguide; And

상기 제1 도파로 위에 놓여 있는 히터 구조체 - 상기 히터 구조체의 저면은 상기 제1 도파로의 저면과 정렬되고, 상기 제1 도파로는 상기 히터 구조체의 측벽들 사이에 측방향으로 이격되어 있음 -A heater structure placed on the first waveguide-The bottom surface of the heater structure is aligned with the bottom surface of the first waveguide, and the first waveguide is laterally spaced apart between sidewalls of the heater structure-

를 포함하는, 변조기 디바이스.Including a modulator device.

[실시예 2] 실시예 1에 있어서,[Example 2] In Example 1,

상기 히터 구조체는,The heater structure,

상기 제1 도파로 바로 위에 놓여 있는 상부 도전체; 및 An upper conductor directly over the first waveguide; And

상기 상부 도전체의 하부면으로부터 상기 제1 도파로의 저면과 정렬되는 지점까지 연속적으로 연장되는 히터 기둥 구조체 Heater column structure continuously extending from the lower surface of the upper conductor to a point aligned with the lower surface of the first waveguide

를 포함하는 것인, 변조기 디바이스.The modulator device comprising a.

[실시예 3] 실시예 2에 있어서,[Example 3] In Example 2,

상기 히터 기둥 구조체의 하부 부분과 상기 제1 도파로는 동일한 재료를 포함하는 것인, 변조기 디바이스.Wherein the lower portion of the heater column structure and the first waveguide comprise the same material.

[실시예 4] 실시예 2에 있어서,[Example 4] In Example 2,

상기 상부 도전체의 최대 폭은 상기 히터 기둥 구조체의 최대 폭보다 큰 것인, 변조기 디바이스.Wherein the maximum width of the upper conductor is greater than the maximum width of the heater column structure.

[실시예 5] 실시예 2에 있어서,[Example 5] In Example 2,

상기 상부 도전체는 제1 재료를 포함하고 상기 히터 기둥 구조체는 상기 제1 재료와는 상이한 제2 재료를 포함하는 것인, 변조기 디바이스.Wherein the upper conductor comprises a first material and the heater column structure comprises a second material different from the first material.

[실시예 6] 실시예 2에 있어서,[Example 6] In Example 2,

상기 상부 도전체는 0이 아닌 수직 거리만큼 상기 제1 도파로로부터 수직으로 오프셋되고, 상기 제1 도파로는 상기 히터 기둥 구조체의 내부 측벽들 사이에 측방향으로 배치되고, 상기 제1 도파로는 0이 아닌 측방향 거리만큼 상기 제1 도파로로부터 측방향으로 오프셋되는 것인, 변조기 디바이스.The upper conductor is vertically offset from the first waveguide by a non-zero vertical distance, the first waveguide is laterally disposed between inner sidewalls of the heater pillar structure, and the first waveguide is non-zero. Wherein the modulator device is laterally offset from the first waveguide by a lateral distance.

[실시예 7] 실시예 1에 있어서,[Example 7] In Example 1,

상기 히터 구조체는 U자형인 것인, 변조기 디바이스.Wherein the heater structure is U-shaped.

[실시예 8] 실시예 1에 있어서,[Example 8] In Example 1,

상기 제1 도파로는 제1 도핑 영역 및 상기 제1 도핑 영역과 맞접하는 제2 도핑 영역을 포함하고, 상기 제1 도핑 영역은 제1 도핑 유형을 포함하고, 상기 제2 도핑 영역은 상기 제1 도핑 유형과 반대인 제2 도핑 유형을 포함하는 것인, 변조기 디바이스.The first waveguide includes a first doped region and a second doped region in contact with the first doped region, the first doped region includes a first doping type, and the second doped region is the first doped region. And a second doping type opposite to the type.

[실시예 9] 변조기 디바이스로서,[Example 9] As a modulator device,

기판 위에 배열되고, 광을 변조하도록 구성된 활성 영역을 포함하는 제1 도파로;A first waveguide arranged over the substrate and including an active region configured to modulate light;

상기 기판 위에 배열되고, 상기 제1 도파로에 광학적으로 결합된 제2 도파로;A second waveguide arranged on the substrate and optically coupled to the first waveguide;

상기 제1 및 제2 도파로 위에 배열된 제1 유전성 구조체; 및A first dielectric structure arranged over the first and second waveguides; And

상기 제1 유전성 구조체 내에 매립되고, 상기 제1 도파로의 활성 영역 위에 놓여 있는 히터 구조체A heater structure buried in the first dielectric structure and overlying an active region of the first waveguide

를 포함하고,Including,

상기 히터 구조체는,The heater structure,

상기 제1 도파로의 활성 영역 바로 위에 놓여 있는 상부 도전체; 및 An upper conductor disposed directly over the active region of the first waveguide; And

상기 상부 도전체로부터 상기 제1 도파로의 상부면 아래의 지점까지 연속적으로 연장되는 히터 기둥 구조체 - 상기 제1 도파로는 상기 히터 기둥 구조체의 내부 측벽들 사이에 측방향으로 위치하고, 상기 제1 도파로는 0이 아닌 거리만큼 상기 히터 기둥 구조체의 내부 측벽으로부터 측방향으로 오프셋됨 - Heater pillar structure continuously extending from the upper conductor to a point below the upper surface of the first waveguide-The first waveguide is located laterally between inner sidewalls of the heater pillar structure, and the first waveguide is 0 It is laterally offset from the inner sidewall of the heater column structure by a distance other than-

를 포함하는 것인, 변조기 디바이스.The modulator device comprising a.

[실시예 10] 실시예 9에 있어서,[Example 10] In Example 9,

상기 히터 기둥 구조체는 상부 기둥 구조체 및 상기 상부 기둥 구조체 아래에 놓여 있는 하부 기둥 구조체를 포함하고, 상기 하부 기둥 구조체는 상기 제1 도파로와 동일한 재료를 포함하는 것인, 변조기 디바이스.Wherein the heater pillar structure includes an upper pillar structure and a lower pillar structure lying below the upper pillar structure, wherein the lower pillar structure comprises the same material as the first waveguide.

[실시예 11] 실시예 10에 있어서,[Example 11] In Example 10,

상기 하부 기둥 구조체의 저면은 상기 제1 도파로의 저면과 정렬되고 상기 하부 기둥 구조체의 상면은 상기 제1 도파로의 상면과 정렬되는 것인, 변조기 디바이스.The modulator device, wherein a bottom surface of the lower pillar structure is aligned with a bottom surface of the first waveguide, and an upper surface of the lower pillar structure is aligned with an upper surface of the first waveguide.

[실시예 12] 실시예 10에 있어서,[Example 12] In Example 10,

상기 상부 기둥 구조체는 히터 와이어 및 상기 히터 와이어의 아래에 놓여 있는 히터 비아를 포함하고, 상기 히터 와이어는 상기 상부 도전체와 직접 접촉하는 것인, 변조기 디바이스.Wherein the upper pillar structure comprises a heater wire and a heater via lying underneath the heater wire, the heater wire in direct contact with the upper conductor.

[실시예 13] 실시예 10에 있어서,[Example 13] In Example 10,

상기 상부 기둥 구조체는 제1 열전도도를 갖고, 상기 하부 기둥 구조체는 상기 제1 열전도도보다 작은 제2 열전도도를 갖는 것인, 변조기 디바이스.Wherein the upper pillar structure has a first thermal conductivity, and the lower pillar structure has a second thermal conductivity less than the first thermal conductivity.

[실시예 14] 실시예 9에 있어서,[Example 14] In Example 9,

상기 제1 유전성 구조체는 상기 히터 구조체의 열전도도보다 작은 열전도도를 갖는 유전성 재료를 포함하는 것인, 변조기 디바이스.Wherein the first dielectric structure comprises a dielectric material having a thermal conductivity less than that of the heater structure.

[실시예 15] 실시예 9에 있어서,[Example 15] In Example 9,

상기 히터 기둥 구조체는 제1 기둥 세그먼트 및 제2 기둥 세그먼트를 포함하고, 상기 제1 및 제2 기둥 세그먼트는 상기 제1 도파로가 상기 제1 및 제2 기둥 세그먼트 사이에 측방향으로 이격되어 있도록 상기 제1 도파로의 양 측면들(opposite sides) 상에 배치되는 것인, 변조기 디바이스.The heater pillar structure includes a first pillar segment and a second pillar segment, and the first and second pillar segments include the first waveguide so that the first waveguide is laterally spaced apart between the first and second pillar segments. 1 disposed on opposite sides of the waveguide.

[실시예 16] 실시예 15에 있어서,[Example 16] In Example 15,

상기 상부 도전체는 상기 제1 기둥 세그먼트로부터 상기 제2 기둥 세그먼트까지 연속적으로 측방향으로 연장되는 것인, 변조기 디바이스.Wherein the upper conductor extends continuously laterally from the first pillar segment to the second pillar segment.

[실시예 17] 실시예 9에 있어서,[Example 17] In Example 9,

상기 히터 기둥 구조체와 상기 제1 도파로 사이의 최소 거리는 상기 상부 도전체와 상기 제1 도파로 사이의 최소 거리보다 작은 것인, 변조기 디바이스.Wherein the minimum distance between the heater pillar structure and the first waveguide is less than the minimum distance between the upper conductor and the first waveguide.

[실시예 18] 변조기 디바이스를 형성하기 위한 방법으로서,[Example 18] A method for forming a modulator device, comprising:

기판 위에 제1 도파로를 형성하는 단계;Forming a first waveguide over the substrate;

상기 기판 위에 하부 기둥 구조체를 형성하는 단계 - 상기 제1 도파로는 상기 하부 기둥 구조체의 내부 측벽들 사이에 측방향으로 이격되어 있음 - ;Forming a lower pillar structure on the substrate-the first waveguide is laterally spaced apart between inner sidewalls of the lower pillar structure -;

상기 제1 도파로 및 상기 하부 기둥 구조체 위에 유전성 구조체를 성막하는 단계;Depositing a dielectric structure on the first waveguide and the lower pillar structure;

상기 하부 기둥 구조체 위에 상부 기둥 구조체를 형성하는 단계 - 상기 상부 기둥 구조체는 상기 유전성 구조체 내에 매립됨 - ; 및Forming an upper pillar structure on the lower pillar structure-the upper pillar structure is buried in the dielectric structure; And

상기 유전성 구조체의 상부면 및 상기 상부 기둥 구조체의 상부면을 따라 상부 도전체를 형성하고, 이에 의해 히터 구조체를 규정하는 단계 - 상기 히터 구조체는 하부 기둥 구조체, 상부 기둥 구조체, 및 상부 도전체를 포함하고, 상기 상부 도전체는 상기 제1 도파로 바로 위에 놓여 있음 -Forming an upper conductor along the upper surface of the dielectric structure and the upper surface of the upper pillar structure, thereby defining a heater structure-the heater structure includes a lower pillar structure, an upper pillar structure, and an upper conductor And the upper conductor is placed directly on the first waveguide-

를 포함하는, 변조기 디바이스를 형성하기 위한 방법.A method for forming a modulator device comprising a.

[실시예 19] 실시예 18에 있어서,[Example 19] In Example 18,

상기 제1 도파로 및 상기 하부 기둥 구조체를 형성하는 단계는,Forming the first waveguide and the lower pillar structure,

상기 기판 위에 디바이스 층을 형성하는 단계 - 상기 디바이스 층은 상기 기판과 동일한 재료를 포함함 - ; 및 Forming a device layer over the substrate, the device layer comprising the same material as the substrate; And

상기 디바이스 층을 패터닝하고, 이에 의해 상기 제1 도파로 및 상기 하부 기둥 구조체를 규정하는 단계 - 상기 제1 도파로와 상기 하부 기둥 구조체는 동시에 형성됨 - Patterning the device layer, thereby defining the first waveguide and the lower pillar structure-the first waveguide and the lower pillar structure are simultaneously formed-

를 포함하는 것인, 변조기 디바이스를 형성하기 위한 방법.A method for forming a modulator device comprising a.

[실시예 20] 실시예 18에 있어서,[Example 20] In Example 18,

상기 제1 도파로 상에 이온 주입 프로세스를 수행하여 상기 제1 도파로 내에 제1 도핑 영역 및 제2 도핑 영역을 규정하는 단계를 더 포함하고, 상기 제1 도핑 영역은 제1 도핑 유형을 포함하고, 상기 제2 도핑 영역은 상기 제1 도핑 유형과 반대인 제2 도핑 유형을 포함하는 것인, 변조기 디바이스를 형성하기 위한 방법.Performing an ion implantation process on the first waveguide to define a first doped region and a second doped region in the first waveguide, wherein the first doped region includes a first doping type, and the Wherein the second doped region comprises a second doping type opposite to the first doping type.

Claims (10)

변조기 디바이스로서,
충돌광을 수용하도록 구성된 입력 단자;
제1 입력 영역 및 제1 출력 영역을 갖는 제1 도파로 - 상기 제1 입력 영역은 상기 입력 단자에 결합됨 - ;
상기 제1 도파로에 광학적으로 결합된 제2 도파로 - 상기 제2 도파로는 제2 입력 영역 및 제2 출력 영역을 갖고, 상기 제2 입력 영역은 상기 입력 단자에 결합됨 - ;
상기 충돌광에 기초하여 변조되는 출사광을 제공하도록 구성되고, 상기 제1 도파로의 제1 출력 영역 및 상기 제2 도파로의 제2 출력 영역에 결합되는 출력 단자; 및
상기 제1 도파로 위에 놓여 있는 히터 구조체 - 상기 히터 구조체의 저면은 상기 제1 도파로의 저면과 정렬되고, 상기 제1 도파로는 상기 히터 구조체의 측벽들 사이에 측방향으로 이격되어 있음 -
를 포함하는, 변조기 디바이스.
As a modulator device,
An input terminal configured to receive the collision light;
A first waveguide having a first input region and a first output region, the first input region being coupled to the input terminal;
A second waveguide optically coupled to the first waveguide, the second waveguide having a second input region and a second output region, and the second input region coupled to the input terminal;
An output terminal configured to provide emission light modulated based on the collision light, and coupled to a first output area of the first waveguide and a second output area of the second waveguide; And
A heater structure placed on the first waveguide-The bottom surface of the heater structure is aligned with the bottom surface of the first waveguide, and the first waveguide is laterally spaced apart between sidewalls of the heater structure-
Including a modulator device.
제1항에 있어서,
상기 히터 구조체는,
상기 제1 도파로 바로 위에 놓여 있는 상부 도전체; 및
상기 상부 도전체의 하부면으로부터 상기 제1 도파로의 저면과 정렬되는 지점까지 연속적으로 연장되는 히터 기둥 구조체
를 포함하는 것인, 변조기 디바이스.
The method of claim 1,
The heater structure,
An upper conductor directly over the first waveguide; And
Heater column structure continuously extending from the lower surface of the upper conductor to a point aligned with the lower surface of the first waveguide
The modulator device comprising a.
제2항에 있어서,
상기 히터 기둥 구조체의 하부 부분과 상기 제1 도파로는 동일한 재료를 포함하는 것인, 변조기 디바이스.
The method of claim 2,
Wherein the lower portion of the heater column structure and the first waveguide comprise the same material.
제2항에 있어서,
상기 상부 도전체의 최대 폭은 상기 히터 기둥 구조체의 최대 폭보다 큰 것인, 변조기 디바이스.
The method of claim 2,
Wherein the maximum width of the upper conductor is greater than the maximum width of the heater column structure.
제2항에 있어서,
상기 상부 도전체는 제1 재료를 포함하고 상기 히터 기둥 구조체는 상기 제1 재료와는 상이한 제2 재료를 포함하는 것인, 변조기 디바이스.
The method of claim 2,
Wherein the upper conductor comprises a first material and the heater column structure comprises a second material different from the first material.
제2항에 있어서,
상기 상부 도전체는 0이 아닌 수직 거리만큼 상기 제1 도파로로부터 수직으로 오프셋되고, 상기 제1 도파로는 상기 히터 기둥 구조체의 내부 측벽들 사이에 측방향으로 배치되고, 상기 제1 도파로는 0이 아닌 측방향 거리만큼 상기 제1 도파로로부터 측방향으로 오프셋되는 것인, 변조기 디바이스.
The method of claim 2,
The upper conductor is vertically offset from the first waveguide by a non-zero vertical distance, the first waveguide is laterally disposed between inner sidewalls of the heater pillar structure, and the first waveguide is non-zero. Wherein the modulator device is laterally offset from the first waveguide by a lateral distance.
제1항에 있어서,
상기 히터 구조체는 U자형인 것인, 변조기 디바이스.
The method of claim 1,
Wherein the heater structure is U-shaped.
제1항에 있어서,
상기 제1 도파로는 제1 도핑 영역 및 상기 제1 도핑 영역과 맞접하는 제2 도핑 영역을 포함하고, 상기 제1 도핑 영역은 제1 도핑 유형을 포함하고, 상기 제2 도핑 영역은 상기 제1 도핑 유형과 반대인 제2 도핑 유형을 포함하는 것인, 변조기 디바이스.
The method of claim 1,
The first waveguide includes a first doped region and a second doped region in contact with the first doped region, the first doped region includes a first doping type, and the second doped region is the first doped region. And a second doping type opposite to the type.
변조기 디바이스로서,
기판 위에 배열되고, 광을 변조하도록 구성된 활성 영역을 포함하는 제1 도파로;
상기 기판 위에 배열되고, 상기 제1 도파로에 광학적으로 결합된 제2 도파로;
상기 제1 및 제2 도파로 위에 배열된 제1 유전성 구조체; 및
상기 제1 유전성 구조체 내에 매립되고, 상기 제1 도파로의 활성 영역 위에 놓여 있는 히터 구조체
를 포함하고,
상기 히터 구조체는,
상기 제1 도파로의 활성 영역 바로 위에 놓여 있는 상부 도전체; 및
상기 상부 도전체로부터 상기 제1 도파로의 상부면 아래의 지점까지 연속적으로 연장되는 히터 기둥 구조체 - 상기 제1 도파로는 상기 히터 기둥 구조체의 내부 측벽들 사이에 측방향으로 위치하고, 상기 제1 도파로는 0이 아닌 거리만큼 상기 히터 기둥 구조체의 내부 측벽으로부터 측방향으로 오프셋됨 -
를 포함하는 것인, 변조기 디바이스.
As a modulator device,
A first waveguide arranged over the substrate and including an active region configured to modulate light;
A second waveguide arranged on the substrate and optically coupled to the first waveguide;
A first dielectric structure arranged over the first and second waveguides; And
A heater structure buried in the first dielectric structure and overlying an active region of the first waveguide
Including,
The heater structure,
An upper conductor disposed directly over the active region of the first waveguide; And
Heater pillar structure continuously extending from the upper conductor to a point below the upper surface of the first waveguide-The first waveguide is located laterally between inner sidewalls of the heater pillar structure, and the first waveguide is 0 It is laterally offset from the inner sidewall of the heater column structure by a distance not
The modulator device comprising a.
변조기 디바이스를 형성하기 위한 방법으로서,
기판 위에 제1 도파로를 형성하는 단계;
상기 기판 위에 하부 기둥 구조체를 형성하는 단계 - 상기 제1 도파로는 상기 하부 기둥 구조체의 내부 측벽들 사이에 측방향으로 이격되어 있음 - ;
상기 제1 도파로 및 상기 하부 기둥 구조체 위에 유전성 구조체를 성막하는 단계;
상기 하부 기둥 구조체 위에 상부 기둥 구조체를 형성하는 단계 - 상기 상부 기둥 구조체는 상기 유전성 구조체 내에 매립됨 - ; 및
상기 유전성 구조체의 상부면 및 상기 상부 기둥 구조체의 상부면을 따라 상부 도전체를 형성하고, 이에 의해 히터 구조체를 규정하는 단계 - 상기 히터 구조체는 하부 기둥 구조체, 상부 기둥 구조체, 및 상부 도전체를 포함하고, 상기 상부 도전체는 상기 제1 도파로 바로 위에 놓여 있음 -
를 포함하는, 변조기 디바이스를 형성하기 위한 방법.
A method for forming a modulator device, comprising:
Forming a first waveguide over the substrate;
Forming a lower pillar structure on the substrate-the first waveguide is laterally spaced apart between inner sidewalls of the lower pillar structure -;
Depositing a dielectric structure on the first waveguide and the lower pillar structure;
Forming an upper pillar structure on the lower pillar structure-the upper pillar structure is buried in the dielectric structure; And
Forming an upper conductor along the upper surface of the dielectric structure and the upper surface of the upper pillar structure, thereby defining a heater structure-the heater structure including a lower pillar structure, an upper pillar structure, and an upper conductor And the upper conductor is placed directly on the first waveguide-
A method for forming a modulator device comprising a.
KR1020200040383A 2019-10-30 2020-04-02 A heater structure configured to improve thermal efficiency in a modulator device KR102435768B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962927850P 2019-10-30 2019-10-30
US62/927,850 2019-10-30
US16/733,488 US11209673B2 (en) 2019-10-30 2020-01-03 Heater structure configured to improve thermal efficiency in a modulator device
US16/733,488 2020-01-03

Publications (2)

Publication Number Publication Date
KR20210053138A true KR20210053138A (en) 2021-05-11
KR102435768B1 KR102435768B1 (en) 2022-08-23

Family

ID=75688940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200040383A KR102435768B1 (en) 2019-10-30 2020-04-02 A heater structure configured to improve thermal efficiency in a modulator device

Country Status (2)

Country Link
KR (1) KR102435768B1 (en)
TW (1) TWI718052B (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240329298A1 (en) * 2023-04-03 2024-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-tiered semiconductor waveguide and multi-tiered waveguide heater

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6954561B1 (en) * 2001-07-16 2005-10-11 Applied Materials Inc Methods for forming thermo-optic switches, routers and attenuators
KR20110092044A (en) * 2010-02-08 2011-08-17 삼성전자주식회사 Modulator formed on bulk-silicon substrate
US20120087613A1 (en) * 2010-10-07 2012-04-12 Alcatel-Lucent Usa, Incorporated Thermally controlled semiconductor optical waveguide
US20120146193A1 (en) * 2010-12-13 2012-06-14 Io Semiconductor, Inc. Thermal Conduction Paths for Semiconductor Structures
US20120195547A1 (en) * 2011-01-27 2012-08-02 Alcatel-Lucent Usa, Incorporated All-optical phase shifter in silicon

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080044128A1 (en) * 2001-10-09 2008-02-21 Infinera Corporation TRANSMITTER PHOTONIC INTEGRATED CIRCUITS (TxPICs) AND OPTICAL TRANSPORT NETWORK SYSTEM EMPLOYING TxPICs
JP5092494B2 (en) * 2007-03-29 2012-12-05 住友大阪セメント株式会社 Optical waveguide device and method for suppressing temperature crosstalk of optical waveguide device
WO2009088089A1 (en) * 2008-01-10 2009-07-16 Nippon Telegraph And Telephone Corporation Optical delay interference circuit
TWI675229B (en) * 2015-03-12 2019-10-21 美商山姆科技公司 Optical module including silicon photonics chip and coupler chip
CN105388637B (en) * 2015-12-17 2018-02-13 东南大学 A kind of thermo-optical switch of SOI base MZI types 1 × 2 based on dielectric deposition type surface plasma waveguide
US9939577B2 (en) * 2016-04-20 2018-04-10 Kabushiki Kaisha Toyota Chuo Kenkyusho Diffraction structure, diffraction grating, diffraction grating array, optical phased array, optical modulator, optical filter, laser source
CN107037532B (en) * 2017-06-15 2019-11-08 天津大学 The preparation method of long-period waveguide grating
WO2019090192A1 (en) * 2017-11-03 2019-05-09 Pacific Biosciences Of California, Inc. Systems, devices, and methods for improved optical waveguide transmission and alignment
CN109738989A (en) * 2019-03-01 2019-05-10 苏州科沃微电子有限公司 2 × 2 integrated optical switch and manufacturing method led based on silicon planar lightwave

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6954561B1 (en) * 2001-07-16 2005-10-11 Applied Materials Inc Methods for forming thermo-optic switches, routers and attenuators
KR20110092044A (en) * 2010-02-08 2011-08-17 삼성전자주식회사 Modulator formed on bulk-silicon substrate
US20120087613A1 (en) * 2010-10-07 2012-04-12 Alcatel-Lucent Usa, Incorporated Thermally controlled semiconductor optical waveguide
US20120146193A1 (en) * 2010-12-13 2012-06-14 Io Semiconductor, Inc. Thermal Conduction Paths for Semiconductor Structures
US20120195547A1 (en) * 2011-01-27 2012-08-02 Alcatel-Lucent Usa, Incorporated All-optical phase shifter in silicon

Also Published As

Publication number Publication date
KR102435768B1 (en) 2022-08-23
TW202117375A (en) 2021-05-01
TWI718052B (en) 2021-02-01

Similar Documents

Publication Publication Date Title
US11226506B2 (en) Heater structure with a gas-filled isolation structure to improve thermal efficiency in a modulator device
CN105428431B (en) The silicon interface of dielectric slabs waveguide
US10656442B2 (en) Semiconductor device and method of manufacturing same
US7844142B2 (en) Communication methods, methods of forming an interconnect, signal interconnects, integrated circuit structures, circuits, and data apparatuses
CN102637705B (en) Semiconductor device manufacturing method
US12066659B2 (en) Protective ring structure to increase waveguide performance
US11269202B2 (en) Optical modulator and package
KR102435768B1 (en) A heater structure configured to improve thermal efficiency in a modulator device
US11714299B2 (en) Heater structure configured to improve thermal efficiency in a modulator device
US10553734B2 (en) Semiconductor device and manufacturing method thereof
US9046649B2 (en) Communication methods, methods of forming an interconnect, signal interconnects, integrated circuit structures, circuits, and data apparatuses
US12066658B2 (en) Integrated optical devices and methods of forming the same
US20240310661A1 (en) Optical pulse amplitude modulator (pam) with multiple modulator segments
US11698489B1 (en) Photonic package device and method for fabricating the same
TWI806164B (en) Semiconductor structure, photonic device and manufacturing method thereof
US20240345320A1 (en) Temperature adjustment element configured to improve modulation efficiency
TW202438977A (en) Optical module of optical pulse amplitude modulator (pam) with multiple modulator segments and method thereof
JP2020095186A (en) Semiconductor device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant