[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20210037786A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20210037786A
KR20210037786A KR1020190119611A KR20190119611A KR20210037786A KR 20210037786 A KR20210037786 A KR 20210037786A KR 1020190119611 A KR1020190119611 A KR 1020190119611A KR 20190119611 A KR20190119611 A KR 20190119611A KR 20210037786 A KR20210037786 A KR 20210037786A
Authority
KR
South Korea
Prior art keywords
line
disposed
wiring
layer
voltage line
Prior art date
Application number
KR1020190119611A
Other languages
English (en)
Inventor
강장미
김동우
정민재
장재용
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190119611A priority Critical patent/KR20210037786A/ko
Priority to US16/928,575 priority patent/US11672150B2/en
Priority to CN202010993826.8A priority patent/CN112582446A/zh
Publication of KR20210037786A publication Critical patent/KR20210037786A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3248—
    • H01L27/3262—
    • H01L51/5203—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예는, 제1방향으로 연장된 데이터선; 상기 데이터선과 평행하게 연장된 제1전압선; 상기 제1방향에 수직인 제2방향으로 연장된 스캔선; 상기 스캔선과 평행하게 연장된 제2전압선; 및 상기 데이터선 또는 상기 스캔선에 평행하게 연장되고, 연장방향과 수직한 방향으로 돌출된 브랜치를 포함하는 배선;을 포함하고, 상기 배선의 상기 스캔선에 평행한 부분이 상기 제2전압선에 중첩하는 표시장치를 개시한다.

Description

표시장치{Display apparatus}
본 발명의 실시예들은 표시장치에 관한 것이다.
각종 전기적 신호정보를 시각적으로 표현하는 디스플레이 분야가 급속도로 발전함에 따라, 박형화, 경량화, 저소비 전력화 등의 우수한 특성을 지닌 다양한 표시장치가 소개되고 있다. 또한, 최근에는 표시장치의 데드영역이 감소하고, 표시영역의 면적이 확대되고 있는 추세이다.
본 발명의 실시예들은, 데드영역이 감소하고 표시영역에서의 패턴 시인을 방지할 수 있는 표시장치를 제공한다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 본 발명의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 표시장치는, 표시요소들이 배치된 표시영역 및 상기 표시영역 외측의 주변영역을 포함하는 기판; 상기 기판의 표시영역에 배치되고, 제1방향으로 연장된 데이터선; 상기 데이터선과 평행하게 연장된 제1전압선; 상기 제1방향에 수직인 제2방향으로 연장된 스캔선; 상기 스캔선과 평행하게 연장된 제2전압선; 및 상기 기판의 표시영역에 배치되고, 상기 데이터선 및 상기 스캔선 중 적어도 하나에 평행하게 연장되고, 연장방향과 수직한 방향으로 돌출된 브랜치를 포함하는 배선;을 포함하고, 상기 제2전압선은 상기 스캔선과 상기 배선 사이의 층에 배치되고, 상기 배선의 상기 스캔선에 평행한 부분이 상기 제2전압선에 중첩한다.
상기 제2전압선의 폭은 상기 배선의 폭보다 클 수 있다.
상기 제2전압선은 상기 스캔선과 이격 배치될 수 있다.
상기 제1전압선은 상기 스캔선과 상기 배선 사이의 층에 배치되고, 상기 스캔선의 연장방향으로 돌출되며 상기 스캔선에 중첩하는 돌출부를 포함할 수 있다.
제1전압선과 상기 제2전압선은 서로 다른 층에 배치될 수 있다.
상기 표시장치는, 제1반도체층 및 제1게이트전극을 포함하는 제1트랜지스터; 제2반도체층 및 제2게이트전극을 포함하고, 상기 제2반도체층의 일 단이 상기 제1트랜지스터의 제1게이트전극에 전기적으로 연결된, 제2트랜지스터; 상기 제1트랜지스터의 제1게이트전극과 상기 제2트랜지스터의 상기 제2반도체층의 일 단에 전기적으로 연결된 노드전극; 및 상기 배선과 동일층에 배치되고, 상기 제1전압선에 전기적으로 연결되고, 상기 노드전극에 중첩하는 전극패턴;을 더 포함할 수 있다.
상기 표시장치는, 상기 배선 상부에 배치된 감지전극;을 더 포함하고, 상기 감지전극은 격자선을 포함하고, 상기 격자선은 상기 배선의 브랜치의 단부에 중첩할 수 있다.
본 발명의 일 실시예에 따른 표시장치는, 표시요소들이 배치된 표시영역 및 상기 표시영역 외측의 주변영역을 포함하는 기판; 상기 기판의 표시영역에 배치되고, 제1방향으로 연장된 제1데이터선; 상기 데이터선과 평행하게 연장된 제1전압선; 상기 제1방향에 수직인 제2방향으로 연장된 스캔선; 상기 스캔선과 평행하게 연장된 제2전압선; 및 상기 기판의 표시영역에 배치되고, 상기 제1데이터선과 평행하게 연장되며, 상기 제2방향으로 돌출되고 상기 제2전압선에 중첩하는 브랜치를 포함하는 배선;을 포함하고, 상기 제2전압선은 상기 스캔선과 상기 배선 사이의 층에 배치된다.
상기 제2전압선의 폭은 상기 배선의 폭보다 클 수 있다.
상기 제2전압선은 상기 스캔선과 이격 배치될 수 있다.
상기 제1전압선은 상기 스캔선과 상기 배선 사이의 층에 배치되고, 상기 스캔선의 연장방향으로 돌출되며 상기 스캔선에 중첩하는 돌출부를 포함할 수 있다.
제1전압선과 상기 제2전압선은 서로 다른 층에 배치될 수 있다.
상기 표시장치는, 상기 배선 상부에 배치된 감지전극;을 더 포함하고, 상기 감지전극은 격자선을 포함하고, 상기 격자선은 상기 배선의 브랜치의 단부에 중첩할 수 있다.
상기 표시장치는, 상기 제1데이터선과 이격 배치된 제2데이터선;을 더 포함하고, 상기 배선은 상기 제1데이터선 또는 상기 제2데이터선에 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 따른 표시장치는, 표시요소들이 배치된 표시영역 및 상기 표시영역 외측의 주변영역을 포함하는 기판; 상기 기판의 표시영역에 배치되고, 제1방향으로 연장된 데이터선; 상기 데이터선과 평행하게 연장된 제1전압선; 상기 제1방향에 수직인 제2방향으로 연장된 스캔선; 상기 스캔선과 평행하게 연장된 제2전압선; 및 상기 기판의 표시영역에 배치되고, 상기 스캔선과 평행하게 연장되며 상기 제2전압선에 중첩하고, 상기 제1방향으로 돌출된 브랜치를 포함하는 배선;을 포함하고, 상기 제2전압선은 상기 스캔선과 상기 배선 사이의 층에 배치된다.
상기 제2전압선의 폭은 상기 배선의 폭보다 클 수 있다.
상기 제2전압선은 상기 스캔선과 이격 배치될 수 있다.
상기 제1전압선은 상기 스캔선과 상기 배선 사이의 층에 배치되고, 상기 스캔선의 연장방향으로 돌출되며 상기 스캔선에 중첩하는 돌출부를 포함할 수 있다.
상기 제1전압선과 상기 제2전압선은 서로 다른 층에 배치될 수 있다.
상기 표시장치는 상기 배선 상부에 배치된 감지전극;을 더 포함하고, 상기 감지전극은 격자선을 포함하고, 상기 격자선은 상기 배선의 브랜치의 단부에 중첩할 수 있다.
본 발명의 실시예들에 의하면, 데이터신호를 데이터선에 전달하기 위한 연결배선이 표시영역 내에 배치됨에 따라, 표시장치의 데드 영역이 감소할 수 있다. 또한, 연결배선에 영향을 주는 타 배선들과의 전기적 신호를 차단시킴으로써 연결배선이 연결된 데이터선의 데이터신호의 변화를 최소화하여 화질 변화를 방지할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시패널의 일 예를 개략적으로 도시한 평면도이다.
도 2는 도 1의 A 부분을 개략적으로 도시하는 개념도이고, 도 3은 도 2의 A' 부분을 일부 확대한 평면도이다.
도 4는 본 발명의 일 실시예에 따른 표시패널에 배치된 어느 하나의 화소를 나타낸 등가회로도이다.
도 5 내지 도 7은 본 발명의 일 실시예에 따른 제1배선의 일 예를 개략적으로 도시한 평면도들이다.
도 8은 본 발명의 일 실시예에 따른 전극들 및 배선들을 개략적으로 도시한 배치도이다.
도 9는 도 8의 I-I'를 따라 취한 단면도이고, 도 10a 내지 도 10e는 도 8의 소자들을 층별로 개략적으로 도시하는 배치도들이다.
도 11은 화소전극 및 차폐부재를 개략적으로 도시한 평면도이다.
도 12는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 13 및 도 14는 본 발명의 일 실시예에 따른 표시패널 상의 입력감지층을 개략적으로 나타낸 단면도 및 평면도이다.
도 15a 내지 도 15d는 입력감지층의 층별 평면도들이다.
도 15e는 차폐부재와 입력감지층의 배치를 나타낸 평면도이다.
도 16 내지 도 19는 본 발명의 일 실시예에 따른 제1배선 및 제2배선과 감지전극의 배치를 보여주는 평면도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예를 들어, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
본 명세서에서 "A 및/또는 B"는 A이거나, B이거나, A와 B인 경우를 나타낸다. 또한, 본 명세서에서 "A 및 B 중 적어도 어느 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, 배선이 "제1방향 또는 제2방향으로 연장된다"는 의미는 직선 형상으로 연장되는 것뿐 아니라, 제1방향 또는 제2방향을 따라 지그재그 또는 곡선으로 연장되는 것도 포함한다.
이하의 실시예들에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다. 이하의 실시예들에서, "중첩"이라 할 때, 이는 "평면상" 및 "단면상" 중첩을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시패널의 일 예를 개략적으로 도시한 평면도이다. 도 2는 도 1의 A 부분을 개략적으로 도시하는 개념도이고, 도 3은 도 2의 A' 부분을 일부 확대한 평면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시장치는 기판(100)을 구비하는 표시패널(10)을 포함할 수 있다. 표시패널(10)은 표시영역(DA)과 표시영역(DA) 외측에 위치하는 주변영역(PA)을 가질 수 있다. 기판(100)은 표시패널(10)의 표시영역(DA) 및 주변영역(PA)에 대응하는 표시영역(DA) 및 주변영역(PA)을 가질 수 있다.
표시영역(DA)의 가장자리는 전체적으로는 직사각형 또는 정사각형과 유사한 형상을 가질 수 있다. 도 1 및 도 2에 도시된 바와 같이, 표시영역(DA)은 가장자리의 제1코너(CN1)가 라운드 형상을 가질 수 있다. 구체적으로, 표시영역(DA)은 상호 마주보는 제1가장자리(E1)와 제2가장자리(E2)와, 제1가장자리(E1)와 제2가장자리(E2) 사이에 위치하고 상호 마주보는 제3가장자리(E3)와 제4가장자리(E4)를 포함할 수 있다. 패드영역(PADA)은 제1가장자리(E1) 내지 제4가장자리(E4) 중 제4가장자리(E4)에 인접한다. 이때 라운드 형상을 갖는 제1코너(CN1)는 제1가장자리(E1)와 제4가장자리(E4)를 연결한다. 물론 표시영역(DA)은 제1코너(CN1) 외에 가장자리의 제2코너(CN2)도 라운드 형상을 가질 수 있다. 제2코너(CN2)는 제2가장자리(E2)와 제4가장자리(E4)를 연결한다. 또한, 표시영역(DA)은 가장자리의 그 외의 부분에서도 라운드 형상을 가질 수도 있다.
주변영역(PA)은 표시영역(DA)을 둘러쌀 수 있다. 주변영역(PA)은 화소(PX)들이 배치되지 않은 영역으로, 각종 전자소자나 인쇄회로기판 등이 전기적으로 부착되는 영역인 패드영역(PADA)을 포함하고, 표시요소를 구동시키기 위한 전원을 공급하는 전압선 등이 위치할 수 있다. 패드영역(PADA)에는 복수의 패드들이 구비될 수 있고, 복수의 패드들은 데이터 드라이버와 전기적으로 연결될 수 있다. 일 실시예에서, 데이터신호를 공급하는 데이터 드라이버는 COF(Chip On Film) 방식으로 패드영역(PADA)의 패드들과 전기적으로 연결된 필름상에 배치될 수 있다. 다른 실시예에 따르면, 데이터 드라이버는 COG(Chip On Glass) 또는 COP(Chip On Plastic) 방식으로 기판(100) 상부에 직접 배치될 수 있다.
한편, 도 1은 표시장치의 제조 과정 중의 기판(100)의 모습을 나타낸 평면도를 예시적으로 도시하고 있다. 최종적인 표시장치나 표시장치를 포함하는 스마트폰 등의 전자장치에 있어서는, 사용자에 의해 인식되는 주변영역(PA)의 면적을 최소화하기 위해, 기판(100)의 일부가 벤딩될 수 있다.
도 2에 도시된 바와 같이, 주변영역(PA)은 벤딩영역(BA)을 포함하고, 벤딩영역(BA)이 패드영역(PADA)과 표시영역(DA) 사이에 위치할 수 있다. 이 경우 벤딩영역(BA)에서 기판(100)이 벤딩되도록 하여, 패드영역(PADA)의 적어도 일부가 표시영역(DA)과 중첩하여 위치하도록 할 수 있다. 패드영역(PADA)은 표시영역(DA)을 가리지 않고, 패드영역(PADA)이 표시영역(DA)의 뒤쪽에 위치하도록 벤딩방향이 설정된다. 이에 따라 사용자는 표시영역(DA)이 표시장치의 대부분을 차지하는 것으로 인식하게 된다.
도 3은 제1코너(CN1)의 일부를 보여주고 있다. 본 실시예에 따른 표시장치 또는 이를 구비하는 전자장치는 사용자가 통상적인 사용 환경에서 관찰할 시, 라운드 형상, 즉 곡선 형상을 갖는 것으로 인식된다. 하지만 제1코너(CN1)를 확대하여 수 마이크로미터 또는 수십 마이크로미터의 폭을 갖는 배선들을 관찰할 수 있는 환경에서는, 도 3에 도시된 바와 같이, 제1코너(CN1)가 제1방향(D1) 및 제2방향(D2)으로 복수회 절곡된 직선 형상을 갖는 것으로 나타날 수 있다. 이처럼 제1코너(CN1)를 확대하여 도 3에 도시된 바와 같이 제1코너(CN1)가 복수회 절곡된 직선 형상을 갖는 것으로 나타난다 하더라도, 통상적인 사용 환경에서는 제1코너(CN1)가 라운드 형상, 즉 곡선 형상을 갖는 것으로 인식될 수 있다. 따라서 제1코너(CN1) 및 제2코너(CN2)가 라운드 형상을 갖는다고 할 때, 이는 실질적으로 라운드 형상을 갖는 경우 및 복수회 절곡된 직선 형상을 갖는 경우를 모두 포함할 수 있다.
표시영역(DA)에는 복수의 화소(PX)들과 복수의 화소(PX)들로 전기적인 신호를 인가할 수 있는 신호선들이 위치할 수 있다.
복수의 화소(PX)들 각각은, 표시요소와 표시요소를 구동하기 위한 화소회로를 포함할 수 있다. 일 예로, 표시요소는 유기발광다이오드일 수 있으며, 화소회로는 복수의 트랜지스터들과 커패시터 등을 포함할 수 있다. 복수의 화소(PX)들은 제1색의 광을 방출하는 제1화소들, 제2색의 광을 방출하는 제2화소들 및 제3색의 광을 방출하는 제3화소들을 포함할 수 있다. 예를 들어, 제1화소는 적색화소(R)이고, 제2화소는 녹색화소(G)이고, 제3화소는 청색화소(B)일 수 있다.
복수의 화소(PX)들로 전기적인 신호를 인가할 수 있는 신호선들은, 복수의 스캔선(SL)들, 복수의 데이터선(DL)들 등을 포함할 수 있다. 복수의 데이터선(DL)들 각각은 제1방향(D1)으로 연장되고, 복수의 스캔선(SL)들 각각은 제2방향(D2)으로 연장될 수 있다. 복수의 스캔선(SL)들은, 일 예로 복수의 행으로 배열되어 스캔신호를 화소(PX)들에 전달하고, 복수의 데이터선(DL)들은, 일 예로 복수의 열로 배열되어 데이터신호를 화소(PX)들에 전달할 수 있다. 복수의 화소(PX)들 각각은 복수의 스캔선(SL)들 중 대응하는 적어도 하나의 스캔선(SL)과 복수의 데이터선(DL)들 중 대응하는 데이터선(DL)에 연결될 수 있다. 데이터선(DL)들은 도 3에 도시된 바와 같이, 제1데이터선(DL1)들 및 제2데이터선(DL2)들을 포함할 수 있다. 제1데이터선(DL1)들은 후술할 제1배선(200)들에 연결된 데이터선들일 수 있다. 제2데이터선(DL2)들은 제1데이터선(DL1)들 외의 데이터선들일 수 있다.
표시영역(DA)에는 패드영역(PADA)으로부터 공급되는 전기적 신호를 화소(PX)들과 연결된 신호선들에 전달하기 위한 제1배선(200)들이 배치될 수 있다. 예를 들어, 제1배선(200)들은 제1데이터선(DL1)들과 연결되어 패드영역(PADA)의 패드들로부터 공급되는 데이터신호를 제1데이터선(DL1)들에 전달할 수 있다. 제1배선(200)들 각각은 화소(PX)의 스캔선(SL)들 및 데이터선(DL)들과 서로 다른 층에 위치할 수 있다.
표시패널(10)의 제2방향(D2)의 대략 중앙을 지나는 가상의 중심선(CL)의 좌측에 배열된 제1배선(200)들과 중심선(CL)의 우측에 배열된 제1배선(200)들은 중심선(CL)을 기준으로 대략 좌우 대칭일 수 있다.
제1배선(200)들 각각은 제1방향(D1)으로 연장된 제1부분(200a) 및 제3부분(200c), 제2방향(D2)으로 연장된 제2부분(200b)을 포함할 수 있다. 제2부분(200b)은 제1부분(200a) 및 제3부분(200c)을 연결할 수 있다. 제1부분(200a), 제2부분(200b) 및 제3부분(200c)은 일체로 형성될 수 있다. 제1부분(200a)은 중심선(CL) 측에 배치되고, 제3부분(200c)은 코너(CN1, CN2) 측에 배치될 수 있다. 제1부분(200a)은 패드영역(PADA)을 마주하는 제4가장자리(E4)로부터 패드영역(PADA)으로부터 멀어지며 제1방향(D1)으로 연장될 수 있다. 제2부분(200b)은 제1부분(200a)에서 절곡되어 제1가장자리(E1) 또는 제2가장자리(E2)를 향하며 제2방향(D2)으로 연장될 수 있다. 제3부분(200c)은 제2부분(200b)에서 절곡되어 다시 제4가장자리(E4)를 향하며 제1방향(D1)으로 연장될 수 있다.
표시영역(DA)은 제1배선(200)들의 배치 유무에 따라 복수의 영역들로 구획될 수 있다. 예를 들어, 표시영역(DA)은 제1배선(200)들이 배치된 제1영역(S1) 및 제1영역(S1)을 제외한 나머지 제2영역(S2)을 포함할 수 있다. 제2영역(S2)은 제1배선(200)들이 위치하지 않는 영역일 수 있다.
제1영역(S1)은 제1배선(200)들의 연장방향에 따라 복수의 서브영역들로 구획될 수 있다. 예를 들어, 제1영역(S1)은 제1배선(200)들의 제1부분(200a)들이 배치된 제1서브영역(SS1), 제2부분(200b)들이 배치된 제2서브영역(SS2) 및 제3부분(200c)들이 배치된 제3서브영역(SS3)을 포함할 수 있다. 중심선(CL)의 우측에 위치한 제1서브영역(SS1), 제2서브영역(SS2) 및 제3서브영역(SS3)은 중심선(CL)의 좌측에 위치한 제1서브영역(SS1), 제2서브영역(SS2) 및 제3서브영역(SS3)과 각각 대략 대칭일 수 있다.
도 3을 참조하면, 제1배선(200)들 각각의 제1부분(200a)은 제2데이터선(DL2)과 평행하고, 제2데이터선(DL2)과 일부 중첩하게 또는 인접하게 위치할 수 있다. 제1배선(200)들 각각의 제1부분(200a)은 복수의 열들 중 하나의 열에 배치된 제2데이터선(DL2)과 평행하게 연장될 수 있다. 제1배선(200)들 각각의 제2부분(200b)은 스캔선(SL)과 평행하고, 스캔선(SL)과 일부 중첩하게 또는 인접하게 배치될 수 있다. 제1배선(200)들 각각의 제2부분(200b)은 복수의 행들 중 하나의 행에 배치된 스캔선(SL)과 평행하게 연장될 수 있다. 제1배선(200)들 각각의 제3부분(200c)은 제1데이터선(DL1)과 평행하고, 제1데이터선(DL1)과 일부 중첩하게 또는 인접하게 위치할 수 있다. 제1배선(200)들 각각의 제3부분(200c)은 복수의 열들 중 하나의 열에 배치된 제1데이터선(DL1)과 평행하게 연장될 수 있다.
제1배선(200)들 각각의 제1부분(200a)이 배치된 열과 제3부분(200c)이 배치된 열은 적어도 하나의 열 간격으로 이격될 수 있다. 인접한 한 쌍의 제1배선(200)들의 제1부분(200a)들은 적어도 하나의 열 간격으로 이격될 수 있다. 인접한 한 쌍의 제1배선(200)들의 제3부분(200c)들은 적어도 하나의 열 간격으로 이격될 수 있다. 인접한 한 쌍의 제1배선(200)들의 제2부분(200b)들은 적어도 하나의 행 간격으로 이격될 수 있다.
도 3에 도시된 바와 같이, 주변영역(PA)에는 제1연결선(203)들 및 제2연결선(205)들이 더 배치될 수 있다.
제1배선(200)들 각각은 일단이 제1데이터선(DL1)과 연결되고, 타단이 제1연결선(203)과 연결될 수 있다. 제1연결선(203)은 일단이 제1배선(200)의 타단과 연결되고, 타단이 패드영역(PADA)의 패드와 연결될 수 있다. 일 실시예에서, 제1연결선(203)은 제1배선(200)의 제1부분(200a)이 주변영역(PA)으로 연장된 부분일 수 있다. 다른 실시예에서, 제1연결선(203)은 제1배선(200)과 다른 층에 배치된 별개의 배선으로, 제1배선(200)의 제1부분(200a)과 주변영역(PA)에서 전기적으로 연결될 수 있다. 제1배선(200)의 제3부분(200c)은 주변영역(PA)의 컨택부(CNT)에서 제1데이터선(DL1)과 전기적으로 연결될 수 있다.
제2연결선(205)은 일단이 제2데이터선(DL2)과 연결되고, 타단이 패드영역(PADA)의 패드와 연결될 수 있다. 일 실시예에서, 제2연결선(205)은 제2데이터선(DL2)이 주변영역(PA)으로 연장된 부분일 수 있다. 다른 실시예에서, 제2연결선(205)은 제2데이터선(DL2)과 다른 층에 배치된 별개의 배선으로, 제2데이터선(DL2)과 주변영역(PA)에서 전기적으로 연결될 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시패널에 배치된 어느 하나의 화소를 나타낸 등가회로도이다.
도 4를 참조하면, 하나의 화소(PX)마다 신호선들(SL1, SL2, SL3, EL, DL), 초기화전압선(VIL) 및 전원전압선(PL)이 구비된 경우를 도시하고 있다. 또 다른 실시예로서, 신호선들(SL1, SL2, SL3, EL, DL) 중 적어도 어느 하나, 초기화전압선(VIL) 및/또는 전원전압선(PL)은 이웃하는 화소들에서 공유될 수 있다.
신호선들은 제1스캔신호(GW)를 전달하는 제1스캔선(SL1), 제2스캔신호(GI)를 전달하는 제2스캔선(SL2), 제3스캔신호(GB)를 전달하는 제3스캔선(SL3), 발광제어신호(EM)를 전달하는 발광제어선(EL), 및 데이터신호(DATA)를 전달하는 데이터선(DL)을 포함한다. 제3스캔선(SL3)은 다음 행의 제2스캔선(SL2)일 수 있고, 제3스캔신호(GB)는 다음 행의 제2스캔신호(GI)일 수 있다.
전원전압선(PL)은 제1트랜지스터(T1)에 제1전원전압(ELVDD)을 전달하며, 초기화전압선(VIL)은 제1트랜지스터(T1) 및 유기발광다이오드(OLED)를 초기화하는 초기화전압(VINT)을 화소(PX)로 전달한다.
제1스캔선(SL1), 제2스캔선(SL2), 제3스캔선(SL3), 발광제어선(EL) 및 초기화전압선(VIL)은 제2방향(D2)으로 연장되며 각 행에 상호 이격 배치될 수 있다. 데이터선(DL) 및 전원전압선(PL)은 제1방향(D1)으로 연장되며 각 열에 상호 이격 배치될 수 있다.
화소(PX)의 화소회로(PC)는 복수의 제1 내지 제7트랜지스터들(T1 내지 T7) 및 커패시터(Cst)를 포함할 수 있다. 제1 내지 제7 트랜지스터들(T1 내지 T7)은 박막트랜지스터로 구현될 수 있다.
제1트랜지스터(T1)는 제5트랜지스터(T5)를 경유하여 전원전압선(PL)과 연결되고, 제6트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)와 전기적으로 연결된다. 제1트랜지스터(T1)는 구동 트랜지스터로서 역할을 하며, 제2트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(DATA)를 전달받아 유기발광다이오드(OLED)에 구동전류(Ioled)를 공급한다.
제2트랜지스터(T2)는 제1스캔선(SL1) 및 데이터선(DL)에 연결되며, 제1스캔선(SL1)을 통해 전달받은 제1스캔신호(GW)에 따라 턴온되어 데이터선(DL)으로 전달된 데이터신호(DATA)를 노드(N)로 전달하는 스위칭 동작을 수행한다.
제3트랜지스터(T3)는 제6트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)와 연결된다. 제3트랜지스터(T3)는 제1스캔선(SL1)을 통해 전달받은 제1스캔신호(GW)에 따라 턴온되어 제1트랜지스터(T1)를 다이오드 연결시킨다.
제4트랜지스터(T4)는 제2스캔선(SL2)을 통해 전달받은 제2스캔신호(GI)에 따라 턴온되어 초기화전압선(VIL)으로부터의 초기화전압(VINT)을 제1트랜지스터(T1)의 게이트전극에 전달하여 제1트랜지스터(T1)의 게이트 전압을 초기화시킨다.
제5트랜지스터(T5) 및 제6트랜지스터(T6)는 발광제어선(EL)을 통해 전달받은 발광제어신호(EM)에 따라 동시에 턴온되어 전원전압선(PL)으로부터 유기발광다이오드(OLED)의 방향으로 구동전류(Ioled)가 흐를 수 있도록 전류 경로를 형성한다,
제7트랜지스터(T7)는 제3스캔선(SL3)을 통해 전달받은 제3스캔신호(GB)에 따라 턴온되어 초기화전압선(VIL)으로부터의 초기화전압(VINT)을 유기발광다이오드(OLED)로 전달하여 유기발광다이오드(OLED)를 초기화시킨다. 제7트랜지스터(T7)는 생략될 수 있다.
도 4에서는 제4트랜지스터(T4)는 제2스캔선(SL2)에 연결되고, 제7트랜지스터(T7)는 별도의 제3스캔선(SL3)에 연결된 경우를 도시하고 있다. 다른 실시예로서, 제7트랜지스터(T7)가 제4트랜지스터(T4)와 함께 제2스캔선(SL2)에 연결될 수 있다.
커패시터(Cst)는 전원전압선(PL) 및 제1트랜지스터(T1)의 게이트전극에 연결되어, 양단 전압의 차에 대응하는 전압을 저장 및 유지함으로써 제1트랜지스터(T1)의 게이트전극에 인가되는 전압을 유지할 수 있다.
유기발광다이오드(OLED)는 화소전극 및 대향전극을 포함하고, 대향전극은 제2전원전압(ELVSS)을 인가받을 수 있다. 유기발광다이오드(OLED)는 제1트랜지스터(T1)로부터 구동전류(Ioled)를 전달받아 발광함으로써 이미지를 표시한다.
도 5 내지 도 7은 본 발명의 일 실시예에 따른 제1배선의 일 예를 개략적으로 도시한 평면도들이다. 도 5은 도 1의 B 부분을 일부 확대한 평면도이고, 도 6은 도 1의 C 부분을 일부 확대한 평면도이고, 도 7은 도 3의 D 부분을 일부 확대한 평면도이다.
도 5 및 도 6은 중심선(CL)의 우측에 배열된 제1배선(200)들을 예시적으로 도시하며, 이는 중심선(CL)의 좌측에 배열된 제1배선(200)들에도 동일하게 적용될 수 있다. 도 5 내지 도 7에서 화소가 배치되는 화소영역(CA)을 점선으로 구획하였다. 도 5 내지 도 7은 인접한 제1 및 제2행들(PXRi, PXRi+1)과 인접한 제1 내지 제4열들(PXCj, PXCj+1, PXCj+2, PXCj+3)의 화소영영(CA)들에 배치된 제1배선(200) 및 제2배선(250)을 도시한다.
도 5는 제1서브영역(SS1)에 배치된 제1배선(200)들의 제1부분(200a)을 도시하고 있으며, 이는 제3서브영역(SS3)에 배치된 제1배선(200)들의 제3부분(200c)에도 동일하게 적용될 수 있다.
도 5를 참조하면, 제1서브영역(SS1)에서는 제1배선(200)들의 제1부분(200a)이 제1방향(D1)과 나란한 방향으로 연장되고, 제1부분(200a)은 제2방향(D2)으로 돌출된 제1브랜치(211)들을 포함할 수 있다.
제1브랜치(211)들은 제1배선(200)의 제1부분(200a)을 중심으로 제1부분(200a)으로부터 돌출될 수 있다. 즉, 제1브랜치(211)들은 제1방향(D1)으로 연장된 제1배선(200)의 제1부분(200a)으로부터 제2방향(D2)을 따라 양측들 중 적어도 한측으로 돌출될 수 있다. 또한, 제1서브영역(SS1)에서 서로 나란하게 배열된 제1부분(200a)들 중 서로 인접한 두 개의 제1부분(200a)들로부터 서로를 향해 돌출된 한 쌍의 제1브랜치(211)들은 동일 선상에 위치할 수 있다. 제1배선(200)들 간의 단락을 방지하기 위해, 서로 인접한 두 개의 제1부분(200a)들로부터 서로를 향해 연장된 제1브랜치(211)들의 단부들은 서로 이격되어 간극이 형성될 수 있다. 제1서브영역(SS1)에서 제1부분(200a)들 및 제1브랜치(211)들은 화소영역(CA)에 일정 패턴으로 배치될 수 있다.
제3서브영역(SS3)의 제1배선(200)들의 제3부분(200c) 또한 제1방향(D1)과 나란한 방향으로 연장되고, 제3부분(200c)은 제2방향(D2)으로 돌출된 제1브랜치(211)들을 포함할 수 있다.
제1부분(200a)은 제2데이터선(DL2)과 평행하게 연장되고, 제3부분(200c)은 제1데이터선(DL1)과 평행하게 연장될 수 있다. 제1브랜치(211)들은 스캔선(SL)에 평행하게 연장될 수 있다. 제1브랜치(211)들은 초기화전압선(VIL)에 중첩할 수 있다. 초기화전압선(VIL)의 폭은 제1브랜치(211)들의 폭보다 크며, 제1브랜치(211)들의 폭을 완전히 덮는 폭을 가질 수 있다. 초기화전압선(VIL)은 스캔선(SL) 및 제1브랜치(211)들과 상이한 층에 위치할 수 있다. 예를 들어, 초기화전압선(VIL)은 스캔선(SL) 및 제1브랜치(211)들의 사이의 층에 위치할 수 있다.
도 6을 참조하면, 제2서브영역(SS2)에서는 제1배선(200)들의 제2부분(200b)이 제2방향(D2)과 나란한 방향으로 연장되고, 제2부분(200b)은 제1방향(D1)으로 돌출된 제2브랜치(221)들을 포함할 수 있다.
제2브랜치(221)들은 제1배선(200)의 제2부분(200b)을 중심으로 제2부분(200b)으로부터 돌출될 수 있다. 즉, 제2브랜치(221)들은 제2방향(D2)으로 연장된 제1배선(200)의 제2부분(200b)으로부터 제1방향(D1)을 따라 양측들 중 적어도 한측으로 돌출될 수 있다. 또한, 제2서브영역(SS2)에서 서로 인접한 두 개의 제2부분(200b)들로부터 서로를 향해 돌출된 한 쌍의 제2브랜치(221)들은 동일 선상에 위치할 수 있다. 제1배선(200)들 간의 단락을 방지하기 위해, 서로 인접한 두 개의 제2부분(200b)들로부터 서로를 향해 연장된 제2브랜치(221)들의 단부들은 서로 이격되어 간극이 형성될 수 있다. 제2서브영역(SS2)에서 제2부분(200b)들 및 제2브랜치(221)들은 화소영역(CA)에 일정 패턴으로 배치될 수 있다.
제1배선(200)의 제2부분(200b)은 스캔선(SL)과 평행하게 연장되고, 제2브랜치(221)들은 제1데이터선(DL1) 또는 제2데이터선(DL2)에 평행하게 연장될 수 있다. 제2부분(200b)은 초기화전압선(VIL)에 중첩할 수 있다. 초기화전압선(VIL)의 폭은 제2부분(200b)의 폭보다 크며, 제2부분(200b)의 폭을 완전히 덮는 폭을 가질 수 있다. 초기화전압선(VIL)은 스캔선(SL) 및 제2부분(200b)과 상이한 층에 위치할 수 있다. 예를 들어, 초기화전압선(VIL)은 스캔선(SL) 및 제2부분(200b)의 사이의 층에 위치할 수 있다.
제1배선(200)은 제1데이터선(DL1)에 전기적으로 연결되고, 패드영역(PADA)의 패드들로부터 데이터신호를 제1데이터선(DL1)으로 전달한다. 제1배선(200)은 제2부분(200b)이 스캔선(SL)과 평행하게 배치되어, 스캔선(SL)으로 전달되는 스캔신호에 의해 제1배선(200)에 전달되는 데이터신호의 왜곡이 발생할 수 있다. 데이터신호의 왜곡에 의해 제2서브영역(SS2)과 제3서브영역(SS3)의 경계를 따라 사선 얼룩이 발생될 수 있다. 본 발명의 실시예는 제1배선(200)을 제1배선(200)과 스캔선(SL) 사이의 층에 배치되어 정전압을 인가받는 초기화전압선(VIL)에 중첩시킬 수 있다. 이에 따라, 초기화전압선(VIL)이 제1배선(200)과 스캔선(SL) 간의 신호 간섭을 차단하는 차폐선의 역할을 함으로써 기생 커패시턴스 발생을 최소화 또는 방지하여 제1배선(200)의 데이터신호의 왜곡을 최소화 또는 방지할 수 있다. 또한 초기화전압선(VIL)의 폭을 초기화전압선(VIL)에 중첩하는 제1배선(200)의 부분(즉, 제2부분(200b) 또는 제1브랜치(211))의 폭보다 크게 하여, 제1배선(200)과 스캔선(SL)의 간격을 보다 넓게 확보할 수 있어, 제1배선(200)과 스캔선(SL) 간의 신호 간섭을 보다 효과적으로 차단할 수 있다.
도 7을 참조하면, 제2영역(S2)에는 제1배선(200)과 동일층에 제2배선(250)이 배치될 수 있다. 제2배선(250)은 제1배선(200)과 동일 물질을 포함할 수 있다. 제2배선(250)은 제1배선(200)들과 이격되고, 전기적으로 분리될 수 있다. 제2배선(250)은 제2배선(250)은 제2방향(D2)으로 연장되고, 제1방향(D1)으로 돌출된 제3브랜치(251)들을 포함할 수 있다. 제3브랜치(251)들은 제2배선(250)을 중심으로 제2배선(250)으로부터 돌출될 수 있다. 즉, 제3브랜치(251)들은 제2방향(D2)으로 연장된 제2배선(250)으로부터 제1방향(D1)을 따라 양측들 중 적어도 한측으로 돌출될 수 있다. 또한, 제2영역(S2)에서 서로 인접한 두 개의 제2배선(250)들로부터 서로를 향해 돌출된 한 쌍의 제3브랜치(251)들은 동일선 상에 위치할 수 있다. 제2배선(250)들 간의 단락을 방지하기 위해, 서로 인접한 두 개의 제2배선(250)들로부터 서로를 향해 연장된 제3브랜치(251)들의 단부들은 서로 이격되어 간극이 형성될 수 있다.
제2배선(250)은 스캔선(SL)과 평행하게 연장되고, 제3브랜치(251)들은 제1데이터선(DL1) 또는 제2데이터선(DL2)에 평행하게 연장될 수 있다. 제2배선(250)은 초기화전압선(VIL)에 중첩할 수 있다. 초기화전압선(VIL)의 폭은 제2배선(250)의 폭보다 크며, 제2배선(250)의 폭을 완전히 덮는 폭을 가질 수 있다. 초기화전압선(VIL)은 스캔선(SL) 및 제2배선(250)과 상이한 층에 위치할 수 있다. 예를 들어, 초기화전압선(VIL)은 스캔선(SL) 및 제2배선(250)의 사이의 층에 위치할 수 있다.
제1 브랜치(211)들의 패턴이 화소영역(CA)마다 동일하고, 제2브랜치(221)들의 패턴이 화소영역(CA)마다 동일하고, 제3브랜치(251)들의 패턴이 화소영역(CA)마다 동일한 예를 도시하고 있다. 다른 실시에에서, 제1 브랜치(211)들의 패턴, 제2브랜치(221)들의 패턴 및 제3브랜치(251)들의 패턴은 화소영역(CA)마다 상이할 수 있다. 예를 들어, 브랜치의 길이, 마주하는 브랜치들 간의 간극 위치 등이 화소영역(CA)마다 상이할 수 있다.
제1브랜치(211)는 제1배선(200)의 제1부분(200a) 또는 제3부분(200c)으로부터 돌출 연장된 부분이고, 제2브랜치(221)는 제1배선(200)의 제2부분(200b)으로부터 돌출 연장된 부분이고, 제3브랜치(251)는 제2배선(250)으로부터 돌출 연장된 부분이다. 즉, 브랜치는 배선의 일 부분이므로, 이하에서 제1배선(200)은 제1브랜치(211) 및 제2브랜치(221)를 포함하는 제1배선(200)을 의미하고, 제2배선(250)은 제3브랜치(251)를 포함하는 제2배선(250)을 의미할 수 있다.
제2영역(S2)에 제1영역(S1)에 배치된 제1배선(200)과 유사한 제2배선(250)을 배치함으로써 빛의 반사(또는 산란) 특성이 유사해지므로, 제1영역(S1)과 제2영역(S2)이 구별되어 시인되지 않을 수 있다.
도 5 내지 도 7에 도시된 바와 같이, 제1배선(200)들 및 제2배선(250)들과 동일층에 복수의 도전패턴들이 더 배치될 수 있다. 도전패턴들은 제1패턴(230)들을 포함할 수 있다. 제1패턴(230)은 각 화소(PX)에서 제1패턴(230)의 하부층에 배치된 회로소자와 제1패턴(230)의 상부층에 배치된 화소전극 간의 신호 간섭이 발생하는 것을 방지하는 차폐전극으로 기능할 수 있다. 제1패턴(230)은 화소(PX)에 연결된 전원전압선(PL)과 전기적으로 연결되어 제1전원전압(ELVDD)을 인가받을 수 있다. 도전패턴들은 제2패턴(240)들을 더 포함할 수 있다. 제2패턴(240)은 각 화소(PX)에서 제2패턴(240)의 하부층에 배치된 회로소자와 제2패턴(240)의 상부층에 배치된 화소전극을 연결하는 브릿지전극으로 기능할 수 있다.
제1영역(S1) 및 제2영역(S2)에 제1패턴(230)들 및 제2패턴(240)들을 구비함으로써, 제1영역(S1)과 제2영역(S2)이 구별되어 시인되는 것을 방지하고, 패턴밀도(pattern density)를 확보하여 제조 공정상의 이점을 제공할 수 있다.
도 8은 본 발명의 일 실시예에 따른 전극들 및 배선들을 개략적으로 도시한 배치도이다. 도 9는 도 8의 I-I'를 따라 취한 단면도이다. 도 10a 내지 도 10e는 도 8의 소자들을 층별로 개략적으로 도시하는 배치도들이다. 도 11은 화소전극 및 차폐부재를 개략적으로 도시한 평면도이다.
도 8의 좌측은 제1배선(200)의 제1부분(200a) 또는 제3부분(200c)이 배치된 제1화소영역(CA1)을 도시하고, 우측은 제1배선(200)의 제2부분(200b) 또는 제2배선(250)이 배치된 제2화소영역(CA2)을 도시한다. 도 9는 기판의 표시영역에 배치된 화소에 포함된 일부 구성요소들 및 화소에 연결된 일부 배선들의 적층 관계를 도시하고 있다. 도 9는 도 8에 도시된 제1트랜지스터(T1), 제6트랜지스터(T6), 커패시터(Cst) 및 유기발광다이오드(OLED)에 대응하는 부분의 단면을 도시하고 있다. 이하에서는 도 8 내지 도 11을 함께 참조하여 설명한다.
기판(100)은 글라스재, 금속재 또는 플라스틱재 등과 같은 다양한 재료로 형성된 것일 수 있다. 일 실시예에 따르면, 기판(100)은 플렉서블 기판일 수 있는데, 예를 들어, 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide, PEI), 폴리에틸렌나프탈레이트(polyethylenenapthalate, PEN), 폴리에틸렌테레프탈레이드(polyethyleneterepthalate, PET), 폴리페닐렌설파이드(polyphenylenesulfide, PPS), 폴리아릴레이트(polyarlylate, PAR), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다. 기판(100) 상에 버퍼층(110)이 배치될 수 있다.
버퍼층(110)은 실리콘옥사이드, 실리콘나이트라이드 또는 실리콘옥시나이트라이드 등과 같은 무기절연물로 형성된 단일층 또는 다층 구조를 가질 수 있다. 기판(100)과 버퍼층(110) 사이에는 외기의 침투를 차단하는 배리어층(미도시)이 더 포함될 수 있다. 버퍼층(110)은 생략될 수도 있다.
버퍼층(110) 상에 반도체층(Act)이 배치될 수 있다. 반도체층(Act)은 비정질실리콘, 다결정실리콘 또는 유기반도체물질을 포함할 수 있다. 반도체층(Act)은 다양한 형상으로 굴곡진 형상을 가질 수 있다. 도 10a에 도시된 바와 같이, 반도체층(Act)은 제1트랜지스터(T1)의 채널영역(131a), 제2트랜지스터(T2)의 채널영역(131b), 제3트랜지스터(T3)의 채널영역(131c1, 131c2), 제4트랜지스터(T4)의 채널영역(131d1, 131d2), 제5트랜지스터(T5)의 채널영역(131e), 제6트랜지스터(T6)의 채널영역(131f) 및 제7트랜지스터(T7)의 채널영역(131g)을 포함할 수 있다. 즉, 제1 내지 제7트랜지스터들(T1 내지 T7)의 각 채널영역은 반도체층(Act)의 일부 영역들일 수 있다. 제1트랜지스터(T1)의 채널영역(131a)은 굴곡을 가짐으로써 길게 형성할 수 있어, 게이트전극에 인가되는 게이트 전압의 구동 범위(driving range)가 넓어질 수 있다. 제1트랜지스터(T1)의 채널영역(131a)의 형상은 'ㄷ', 'ㄹ', 'S', 'M', 'W' 등의 다양한 실시예가 가능하다. 제7트랜지스터(T7)의 채널영역(131g)은 이전 행으로부터 연장된 반도체층의 일부 영역일 수 있다.
제1 내지 제7트랜지스터들(T1 내지 T7)의 반도체층(Act)은 각각 채널영역 양옆의 소스영역 및 드레인영역을 포함할 수 있다. 도 10a에 도시된 것과 같이, 반도체층(Act)은 제1트랜지스터(T1)의 소스영역(176a) 및 드레인영역(177a), 제2트랜지스터(T2)의 소스영역(176b) 및 드레인영역(177b), 제3트랜지스터(T3)의 소스영역(176c) 및 드레인영역(177c), 제4트랜지스터(T4)의 소스영역(176d) 및 드레인영역(177d), 제5트랜지스터(T5)의 소스영역(176e) 및 드레인영역(177e), 제6트랜지스터(T6)의 소스영역(176f) 및 드레인영역(177f), 및 제7트랜지스터(T7)의 소스영역(176g) 및 드레인영역(177g)을 포함할 수 있다. 소스영역이나 드레인영역은 경우에 따라 트랜지스터의 소스전극이나 드레인전극으로 해석될 수도 있다. 즉, 예컨대 제1트랜지스터(T1)의 소스전극과 드레인전극은 각각, 도 10a에 도시된 반도체층(Act)에 있어서 채널영역(131a) 근방에서 불순물이 도핑된 소스영역(176a)과 드레인영역(177a)에 해당할 수 있다. 실시예에 따라 소스영역 및 드레인영역의 위치는 바뀔 수 있다. 반도체층의 상부에는 제1절연층(111)이 위치할 수 있다.
도 10b에 도시된 바와 같이, 제1절연층(111) 상에는 제1트랜지스터(T1)의 게이트전극(125a), 제2트랜지스터(T2)의 게이트전극(125b), 제3트랜지스터(T3)의 게이트전극(125c1, 125c2), 제4트랜지스터(T4)의 게이트전극(125d1, 125d2), 제5트랜지스터(T5)의 게이트전극(125e), 제6트랜지스터(T6)의 게이트전극(125f) 및 제7트랜지스터(T7)의 게이트전극(125g)이 배치될 수 있다. 또한 제1절연층(111) 상에는 제1 내지 제7트랜지스터들(T1 내지 T7)의 게이트전극들과 동일층에 동일 물질로 제1스캔선(121), 제2스캔선(122) 및 발광제어선(123)이 제2방향(D2)으로 연장되며 배치될 수 있다. 제1트랜지스터(T1)의 게이트전극(125a)은 커패시터(Cst)의 하부전극(125a)으로도 기능할 수 있다.
제2트랜지스터(T2)의 게이트전극(125b)과 제3트랜지스터(T3)의 게이트전극(125c1, 125c2)은 반도체층과 교차하는 제1스캔선(121)의 부분들이거나 제1스캔선(121)으로부터 돌출된 부분들일 수 있다. 제4트랜지스터(T4)의 게이트전극(125d1, 125d2)과 제7트랜지스터(T7)의 게이트전극(125g)은 반도체층과 교차하는 제2스캔선(122)의 부분들이거나 제2스캔선(122)으로부터 돌출된 부분들일 수 있다. 제5트랜지스터(T5)의 게이트전극(125e)과 제6트랜지스터(T6)의 게이트전극(125f)은 반도체층과 교차하는 발광제어선(123)의 부분들이거나 발광제어선(123)으로부터 돌출된 부분들일 수 있다. 제1트랜지스터(T1)의 게이트전극(125a)은 아일랜드 타입으로 구비될 수 있다.
제1 내지 제7트랜지스터들(T1 내지 T7)의 게이트전극들은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다. 제1 내지 제7트랜지스터들(T1 내지 T7)의 게이트전극들 상부에는 제2절연층(112)이 배치될 수 있다.
도 10c에 도시된 바와 같이, 제2절연층(112) 상에는 커패시터(Cst)의 상부전극(127)이 배치될 수 있다. 커패시터(Cst)의 상부전극(127)에는 개구(27)가 형성될 수 있다. 개구(27)를 통해 노드전극(174)은 커패시터(Cst)의 하부전극(125a)과 제3트랜지스터(T3)의 드레인영역(177c)이 전기적으로 연결되도록 할 수 있다. 커패시터(Cst)의 상부전극(127)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다. 커패시터(Cst)는 제1트랜지스터(T1)의 게이트전극(125a)을 하부전극으로 공유하며 제1트랜지스터(T1)와 중첩될 수 있다.
제2절연층(112) 상에는 초기화전압선(124) 및 차폐전극(129)이 커패시터(Cst)의 상부전극(127)과 동일한 층에 배치될 수 있다. 초기화전압선(124) 및 차폐전극(129)은 커패시터(Cst)의 상부전극(127)과 동일 물질을 포함할 수 있다. 초기화전압선(124)은 제2방향(D2)으로 연장될 수 있다. 차폐전극(129)은 제2트랜지스터(T2)의 소스영역(176b) 및 제3트랜지스터(T3)의 소스/드레인영역(176c/177c)에 중첩할 수 있다. 차폐전극(129)은 제3트랜지스터(T3)의 두 개의 채널영역들(131c1, 131c2) 사이의 소스/드레인영역(176c/177c)에 중첩할 수 있다.
커패시터(Cst)의 상부전극(127), 초기화전압선(124) 및 차폐전극(129) 상에는 제3절연층(113)이 배치될 수 있다.
제1절연층(111), 제2절연층(112) 및 제3절연층(113)은 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 무기절연층일 수 있다.
도 10d에 도시된 바와 같이, 제3절연층(113) 상에는 제1방향(D1)으로 연장된 데이터선(171) 및 전원전압선(172)이 배치될 수 있다. 데이터선(171)은 제1절연층(111), 제2절연층(112) 및 제3절연층(113)에 형성된 컨택홀(164)을 통해 제2트랜지스터(T2)의 소스영역(176b)과 연결될 수 있다. 전원전압선(172)은 제1절연층(111), 제2절연층(112) 및 제3절연층(113)에 형성된 컨택홀(165)을 통해 제5트랜지스터(T5)의 소스영역(176e)과 연결될 수 있다. 전원전압선(172)은 제3절연층(113)에 형성된 컨택홀(168)을 통해 커패시터(Cst)의 상부전극(127)에 연결될 수 있다. 전원전압선(172)은 제3절연층(113)에 형성된 컨택홀(169)을 통해 차폐전극(129)에 연결될 수 있다. 전원전압선(172)은 전원전압선(172)으로부터 제2스캔선(122)의 연장 방향으로 돌출된 돌출부(172a)를 포함할 수 있다. 전원전압선(172)의 돌출부(172a)는 제2스캔선(122)에 중첩할 수 있다. 도 8의 II-II'를 따라 취한 부분 확대도에 도시된 바와 같이, 전원전압선(172)의 돌출부(172a)는 제1배선(200)과 제2스캔선(122) 사이의 층에 배치되고, 제1배선(200)과 제2스캔선(122)에 중첩하여, 제2스캔선(122)과 제2스캔선(122)에 평행한 제1배선(200)의 부분(제2부분(200b) 및 제1브랜치(211)) 간의 전기적 신호 간섭을 차단함으로써 제1배선(200)과 제2스캔선(122) 사이의 기생 커패시턴스를 줄일 수 있다.
데이터선(171) 및 전원전압선(172)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 다층 또는 단층으로 형성될 수 있다. 일 실시예에서, 데이터선(171) 및 전원전압선(172)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
제3절연층(113) 상에는 다양한 도전층들이 더 배치될 수도 있다. 예를 들어, 제3절연층(332) 상에는 노드전극(174) 및 연결전극들(173, 175)이 더 형성될 수 있다. 노드전극(174)의 일단은 제1절연층(111), 제2절연층(112) 및 제3절연층(113)에 형성된 컨택홀(166)을 통해 제3트랜지스터(T3)의 드레인영역(177c) 및 제4트랜지스터(T4)의 드레인영역(177d)에 연결되고, 노드전극(174)의 타단은 제2절연층(112) 및 제3절연층(113)에 형성된 컨택홀(167)을 통해 제1트랜지스터(T1)의 게이트전극(125a)에 연결될 수 있다. 이때, 노드전극(174)의 타단은 커패시터(Cst)의 상부전극(127)에 형성된 개구(27)를 통해 제1트랜지스터(T1)의 게이트전극(125a)에 연결될 수 있다. 연결전극(173)의 일단은 제3절연층(113)에 형성된 컨택홀(161)을 통해 초기화전압선(124)에 연결되고, 연결전극(173)의 타단은 제1절연층(111), 제2절연층(112) 및 제3절연층(113)에 형성된 컨택홀(162)을 통해 제4트랜지스터(T4)의 소스영역(176d)에 연결될 수 있다. 연결전극(175)은 제1절연층(111), 제2절연층(112) 및 제3절연층(113)에 형성된 콘택홀(163)을 통해 제6트랜지스터(T6)의 드레인영역(177f)에 연결될 수 있다.
노드전극(174) 및 연결전극들(173, 175)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 다층 또는 단층으로 형성될 수 있다. 일 실시예에서, 노드전극(174) 및 연결전극들(173, 175)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
데이터선(171) 및 전원전압선(172) 상에는 제4절연층(114)이 배치될 수 있다. 제4절연층(114) 상에는 제1배선(200) 및 제2배선(250)이 배치될 수 있다.
도 10e의 좌측에 도시된 바와 같이, 제1화소영역(CA1)에는 제2데이터선(DL2)에 평행한 제1배선(200)의 제1부분(200a)과, 제2스캔선(122)에 평행하고 초기화전압선(124)에 중첩하는 제1브랜치(211)가 배치될 수 있다. 유사하게, 제1화소영역(CA1)에는 제1데이터선(DL1)에 평행한 제1배선(200)의 제3부분(200c)과 제2스캔선(122)에 평행하고 초기화전압선(124)에 중첩하는 제1브랜치(211)가 배치될 수 있다. 도 10e의 우측에 도시된 바와 같이, 제2화소영역(CA2)에는 제2스캔선(122)에 평행하고 초기화전압선(124)에 중첩하는 제1배선(200)의 제2부분(200b)과, 제1데이터선(DL1) 또는 제2데이터선(DL2)에 평행한 제2브랜치(221)가 배치될 수 있다. 유사하게, 제2화소영역(CA1)에는 제2스캔선(122)에 평행하고 초기화전압선(124)에 중첩하는 제2배선(250)과, 제1데이터선(DL1) 또는 제2데이터선(DL2)에 평행한 제3브랜치(251)가 배치될 수 있다. 즉, 제1배선(200)의 제2방향(D2)으로 연장된 부분들(즉 제2부분(200b)과 제1브랜치(211)) 및 제2배선(250)은 초기화전압선(124)에 중첩할 수 있다.
도 8의 II-II'를 따라 취한 부분 확대도에 도시된 바와 같이, 초기화전압선(124)은 제1배선(200)과 제2스캔선(122) 사이 및 제2배선(250)과 제2스캔선(122) 사이의 층에 배치될 수 있다. 초기화전압선(124)은 제1배선(200)과 제2스캔선(122) 사이의 전기적 신호 간섭을 차단하여 제2스캔선(122) 사이의 기생 커패시턴스를 줄일 수 있다. 초기화전압선(124)의 폭(W1, 도 10c)은 초기화전압선(124)에 중첩하는 제1배선(200) 및 제2배선(250)의 폭(W2)보다 클 수 있다. 제2스캔선(122)과 초기화전압선(124)의 이격이 필요하므로, 초기화전압선(124)의 폭(W1)을 제1배선(200)의 폭(W2) 보다 크게하는 경우 제1배선(200)과 제2스캔선(122)의 이격 거리(SD)를 크게 할 수 있어 제1배선(200)과 제2스캔선(122) 간의 전기적 신호 간섭 차단 효과를 높일 수 있다.
제1배선(200) 및 제2배선(250)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 및 이들의 합금 중 적어도 어느 하나를 포함하는 단일막 또는 다층막일 수 있다. 일 실시예에서, 제1배선(200) 및 제2배선(250)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다. 제1배선(200) 및 제2배선(250)은 전원전압선(172)과 적어도 일부 중첩할 수 있다. 제4절연층(114) 상에는 제1패턴(230) 및 제2패턴(240)이 더 배치될 수 있다. 제1패턴(230) 및 제2패턴(240)은 제1배선(200) 및 제2배선(250)과 동일 물질을 포함할 수 있다. 제1패턴(230)은 제4절연층(114)의 컨택홀(58)을 통해 전원전압선(172)에 연결될 수 있다. 제2패턴(240)은 제4절연층(114)의 컨택홀(54)을 통해 연결전극(175)에 연결될 수 있다. 제2패턴(240)은 제5절연층(115)의 컨택홀(59, 도 8)을 통해 상부층에 배치된 화소전극(PE)에 연결될 수 있다. 즉, 제6트랜지스터(T6)와 화소전극(PE)은 연결전극(175) 및 제2패턴(240)에 의해 전기적으로 연결될 수 있다.
제1배선(200), 제2배선(250), 제1패턴(230) 및 제2패턴(240) 상부에 제5절연층(115)이 배치될 수 있다.
제4절연층(114) 및 제5절연층(115)은 평탄화 절연층으로 유기절연층일 수 있다. 제4절연층(114) 및 제5절연층(115)은 Polymethylmethacrylate(PMMA)나 Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등과 같은 유기 절연물을 포함할 수 있다. 일 실시예로, 제4절연층(114) 및 제5절연층(115)은 폴리이미드를 포함할 수 있다.
도 8에는 생략되었으나, 도 9에 도시된 바와 같이, 제5절연층(115) 상부에 표시요소로서 유기발광다이오드(OLED)가 배치될 수 있다. 유기발광다이오드(OLED) 화소전극(PE), 중간층(EL) 및 대향전극(CE)을 포함할 수 있다.
화소전극(PE)은 제5절연층(115) 상에 배치되며, 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 화소전극(PE)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 또 다른 실시예로, 화소전극(PE)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다. 화소전극(PE)은 제4절연층(114) 상의 제2패턴(240)을 통해 제6트랜지스터(T6)에 전기적으로 연결될 수 있다.
제5절연층(115) 상에 차폐부재(150)가 더 배치될 수 있다. 도 11에 도시된 바와 같이 차폐부재(150)는 평면상 화소전극(PE)과 중첩하지 않도록, 화소전극(PE)의 가장자리의 일부를 따라 제2방향(D2)으로 연장되며, 각 행의 상측 및/또는 하측에 배치될 수 있다. 차폐부재(150)는 동일 행의 화소전극(PE)들의 배치에 따라 제2방향(D2)을 따라 직선 또는 지그재그로 연장될 수 있다. 도 11에는 임의의 행(PXRi)의 제1 내지 제4열들(PXC1, PXC2, PXC3, PXC4)에 배치된 제1 내지 제3화소들의 화소전극(PE)들의 주변에 배치된 차폐부재(150)를 도시하고 있다. 차폐부재(150)는 비발광영역(NEA, 도 9)에 배치될 수 있다.
차폐부재(150)는 차광성의 금속을 포함할 수 있다. 예를 들어, 차폐부재(150)는 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함할 수 있으며, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 차폐부재(150)는 Ti/Al/Ti의 다층으로 형성될 수 있다. 차폐부재(150)는 화소전극(PE)과 동일한 물질을 포함할 수 있다. 차폐부재(150)들은 서로 이격되며 행마다 독립적으로 구비될 수 있다. 차폐부재(150)들은 플로팅될 수도 있고, 정전압 배선(예를 들어, 전원전압선, 초기화전압선 등)과 전기적으로 연결되어 정전압을 인가받을 수 있다.
제5절연층(115) 상에는 제6절연층(116)이 배치될 수 있다. 제6절연층(116)은 각 화소들에 대응하는 개구, 즉 화소전극(PE)의 일부가 노출되도록 하는 개구(OP)를 가짐으로써 화소정의막의 역할을 할 수 있다. 제6절연층(116)은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등의 유기물을 포함할 수 있다. 또는, 제6절연층(116)은 전술된 무기물을 포함할 수 있다. 이하, 제6절연층(116)의 개구(OP) 또는 화소전극(PE)에서 제6절연층(116)의 개구(OP)에 의해 노출된 영역을 발광영역(EA)으로 정의한다. 발광영역(EA)에 발광층(EL)이 배치될 수 있다. 도 11에 도시된 바와 같이 제1화소의 발광영역(EA1), 제2화소의 발광영역(EA2) 및 제3화소의 발광영역(EA3)의 크기는 상이할 수 있다. 제1방향(D1)을 따라 제1발광영역(EA1)과 제3발광영역(EA3)이 교번하며 반복하는 열과 제2발광영역(EA2)이 반복하는 열이 제2방향(D2)을 따라 반복한다. 즉, 제2방향(D2)을 따라 제1발광영역(EA1), 제2발광영역(EA2), 제3발광영역(EA3) 및 제2발광영역(EA2)이 반복한다.
발광영역(EA)들의 주변은 비발광영역(NEA)으로서, 비발광영역(NEA)은 발광영역(EA)들을 둘러쌀 수 있다. 즉, 표시영역(DA)은 복수의 발광영역(EA)들 및 이들을 둘러싸는 비발광영역(NEA)을 포함하고, 주변영역(PA)은 비발광영역을 포함할 수 있다.
제6절연층(116)의 개구(OP)에 의해 노출된 화소전극(PE) 상에는 발광층(EL)이 배치될 수 있다. 발광층(EL)은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 발광층(EL)은 적색 발광층, 녹색 발광층 또는 청색 발광층일 있다. 또는 발광층(EL)은 백색광을 방출할 수 있도록 적색 발광층, 녹색 발광층 및 청색 발광층이 적층된 다층 구조를 갖거나, 적색 발광 물질, 녹색 발광 물질 및 청색 발광 물질을 포함한 단일층 구조를 가질 수 있다. 일 실시예로, 발광층(EL)의 아래에 제1기능층(FL1) 및/또는 발광층(EL)의 위에 제2기능층(FL2)을 더 포함할 수 있다. 제1기능층(FL1) 및/또는 제2기능층(FL2)은 복수의 화소전극(PE)들에 걸쳐서 일체인 층을 포함할 수도 있고, 복수의 화소전극(PE)들 각각에 대응하도록 패터닝된 층을 포함할 수도 있다.
제1기능층(FL1)은 단층 또는 다층일 수 있다. 예컨대 제1기능층(FL1)이 고분자 물질로 형성되는 경우, 제1기능층(FL1)은 단층구조인 홀 수송층(HTL: Hole Transport Layer)으로서, 폴리에틸렌 디히드록시티오펜(PEDOT: poly-(3,4)-ethylene-dihydroxy thiophene)이나 폴리아닐린(PANI: polyaniline)으로 형성할 수 있다. 제1기능층(FL1)이 저분자 물질로 형성되는 경우, 제1기능층(FL1)은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다.
제2기능층(FL2)은 언제나 구비되는 것은 아니다. 예컨대, 제1기능층(FL1)과 발광층을 고분자 물질로 형성하는 경우, 유기발광다이오드의 특성이 우수해지도록 하기 위해, 제2기능층(FL2)을 형성하는 것이 바람직하다. 제2기능층(FL2)은 단층 또는 다층일 수 있다. 제2기능층(FL2)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다.
대향전극(CE)은 발광층(EL)을 사이에 두고 화소전극(PE)과 마주보도록 배치된다. 대향전극(CE)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(CE)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(CE)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 대향전극(CE)은 발광층(EL)과 제6절연층(116)의 상부에 배치될 수 있다. 대향전극(CE)은 표시영역(DA)에서 복수의 유기발광다이오드(OLED)들에 있어 일체(一體)로 형성되어 복수의 화소전극(PE)들에 대향하는 공통전극일 수 있다.
유기발광다이오드(OLED) 상부에는 봉지층(300)이 배치될 수 있다. 봉지층(300)은 적어도 하나의 무기물로 구비된 무기봉지층 및 적어도 하나의 유기물로 구비된 유기봉지층을 포함할 수 있다. 유기봉지층은 무기봉지층보다 더 큰 두께를 가질 수 있다. 일부 실시예에서, 봉지층(300)은 제1무기봉지층/유기봉지층/제2무기봉지층이 적층된 구조로 구비될 수 있다. 제1무기봉지층의 무기물과 제2무기봉지층의 무기물은 동일 또는 상이할 수 있다. 제1무기봉지층은 서로 다른 무기물질을 포함하는 2층 구조를 가질 수 있다. 유기발광다이오드(OLED)의 대향전극(CE)과 봉지층(300) 사이에 대향전극(CE)을 덮는 캡핑층이 더 배치될 수 있다. 다른 실시예에서, 유기발광다이오드(OLED) 상부에 밀봉기판(미도시)이 기판(100)과 마주보도록 배치되며, 표시영역(DA) 외측에서 기판(100)과 실런트 또는 프릿 등의 밀봉부재에 의해서 접합될 수 있다.
도 12는 본 발명의 일 실시예에 따른 표시장치의 단면도이다. 도 13 및 도 14는 본 발명의 일 실시예에 따른 표시패널 상의 입력감지층을 개략적으로 나타낸 단면도 및 평면도이다. 도 15a 내지 도 15d는 입력감지층의 층별 평면도들이다. 도 15e는 차폐부재와 입력감지층의 배치를 나타낸 평면도이다.
도 12를 참조하면, 일 실시예에 따른 표시장치는 기판(100), 기판(100) 상에 배치된 회로층(CL), 표시층(DPL), 봉지층(300) 및 입력감지층(400)을 포함할 수 있다. 표시패널(10)은 기판(100), 회로층(CL), 표시층(DPL) 및 봉지층(300)을 포함할 수 있다.
회로층(CL)은 복수의 절연층들, 복수의 도전층들 및 반도체층을 포함할 수 있다. 복수의 도전층들은 신호선들 및/또는 화소(PX)의 화소회로(PC)를 구성할 수 있다. 표시층(DPL)은 복수의 화소(PX)들의 유기발광다이오드(OLED)들을 포함할 수 있다. 봉지층(300)은 표시영역(DA)을 덮으며 표시영역(DA) 외측까지 연장될 수 있다.
입력감지층(400)은 봉지층(300) 상에 배치될 수 있다. 도 13에 도시된 바와 같이, 입력감지층(400)은 봉지층(300) 상에 배치된 제1도전층(CML1) 및 제2도전층(CML2)을 포함할 수 있다. 제1도전층(CML1)과 봉지층(300) 사이에는 하부절연층(LIL)이 개재되고, 제1도전층(CML1)과 제2도전층(CML2) 사이에는 중간절연층(MIL)이 개재되고, 제2도전층(CML2) 상에는 상부절연층(HIL)이 위치할 수 있다.
제1 및 제2도전층들(CML1, CML2)은 금속을 포함한다. 예컨대, 제1 및 제2도전층들(CML1, CML2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함할 수 있으며, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 제1 및 제2도전층들(CML1, CML2)은 Ti/Al/Ti의 다층으로 형성될 수 있다.
일 실시예로, 하부절연층(LIL) 및 중간절연층(MIL)은 실리콘나이트라이드와 같은 무기절연층일 수 있고, 상부절연층(HIL)은 유기절연층일 수 있다. 도 13은 봉지층(300)과 제1도전층(CML1) 사이에 하부절연층(LIL)이 개재된 것을 도시하나, 다른 실시예로서 하부절연층(LIL)은 생략되고 제1도전층(CML1)은 표시패널(10)의 봉지층(300) 위에 바로 위치할 수 있다. 다른 실시예로서, 하부절연층(LIL) 및 중간절연층(MIL)은 유기절연층일 수 있다.
도 14를 참조하면, 입력감지층(400)은 표시패널(10)에 대응하는 형상을 가질 수 있다. 입력감지층(400)은 표시패널(10)의 표시영역(DA) 및 주변영역(PA)에 대응하게 표시영역(DA) 및 주변영역(PA)을 가질 수 있다. 입력감지층(400)은 제1감지전극(410)들, 제1감지전극(410)들에 연결된 제1신호라인들(415-1 내지 415-4), 제2감지전극(420)들, 및 제2감지전극(420)들에 연결된 제2신호라인들(425-1 내지 425-5)을 포함할 수 있다. 입력감지층(400)은 뮤추얼 캡 방식 또는/및 셀프 캡 방식으로 외부 입력을 감지할 수 있다.
제1감지전극(410)들은 제1방향(D1)을 따라 배열될 수 있고, 제2감지전극(420)들은 제2방향(D2)을 따라 배열될 수 있다. 제1방향(D1)을 따라 배열된 제1감지전극(410)들은 이웃하는 제1감지전극(410)들 사이의 제1연결전극(411)에 의해 서로 연결될 수 있으며, 각각의 제1감지라인들(410C1 내지 410C4)을 형성할 수 있다. 제2방향(D2)을 따라 배열된 제2감지전극(420)들은 이웃하는 제2감지전극(420)들 사이의 제2연결전극(421)에 의해 서로 연결될 수 있으며, 각각의 제2감지라인(420R1 내지 420R5)을 형성할 수 있다. 제1감지라인들(410C1 내지 410C4) 및 제2감지라인들(420R1 내지 420R5)은 교차할 수 있다. 예컨대, 제1감지라인들(410C1 내지 410C4) 및 제2감지라인들(420R1 내지 420R5)은 서로 수직일 수 있다.
제1감지라인들(410C1 내지 410C4) 및 제2감지라인들(420R1 내지 420R5)은 표시영역(DA) 상에 배치되며, 이들은 주변영역(PA)에 형성된 제1 및 제2신호라인들(415-1 내지 415-4, 425-1 내지 425-5)을 통해 감지신호패드(440)와 연결될 수 있다. 제1감지라인들(410C1 내지 410C4)은 각각 제1신호라인들(415-1 내지 415-4)과 연결되고, 제2감지라인들(420R1 내지 420R5)은 각각 제2신호라인들(425-1 내지 425-5)과 연결될 수 있다. 도 10에서는 4개의 제1감지라인들(410C1 내지 410C4) 및 5개의 제2감지라인들(420R1 내지 420R5)을 예시적으로 도시하였다.
도 15a에 도시된 바와 같이, 제1도전층(CML1)은 제2연결전극(421)들을 포함할 수 있다. 제2도전층(CML2)은 도 15c에 도시된 바와 같이, 제1감지전극(410)들, 제1연결전극(411)들 및 제2감지전극(420)들을 포함할 수 있다. 제1감지전극(410)들은 제1감지전극(410)들과 동일한 층에 형성된 제1연결전극(411)들에 의해 서로 연결될 수 있다. 제2감지전극(420)들은 제2감지전극(420)들과 다른 층에 형성된 제2연결전극(421)들에 의해 서로 연결될 수 있다. 이웃하는 제2감지전극(420)들을 전기적으로 연결하는 제2연결전극(421)은, 도 13 및 도 15b에 도시된 바와 같이, 중간절연층(MIL)에 형성된 컨택홀(CH)을 통해 이웃하는 제2감지전극(420)들과 연결될 수 있다.
제1감지전극(410) 및 제2감지전극(420)은 대략 마름모 형상을 가질 수 있다. 도 15d는 도 15c의 E 부분의 확대 평면도이다.
도 15d에 도시된 바와 같이, 제1감지전극(410)은 복수의 홀(410H)을 포함하는 그리드 구조(또는 격자 구조)의 격자선(410L)을 포함할 수 있다. 홀(410H)은 화소(PX)의 발광영역(EA)과 중첩할 수 있다. 유사하게, 제2감지전극(420)은 복수의 홀(420H)을 포함하는 그리드 구조(또는 격자 구조)의 격자선(420L)을 포함할 수 있다. 홀(420H)은 화소(PX)의 발광영역(EA)과 중첩할 수 있다. 발광영역(EA)들의 크기는 다양할 수 있다. 제1화소의 발광영역(EA1), 제2화소의 발광영역(EA2) 및 제3화소의 발광영역(EA3)의 크기는 상이할 수 있다. 예를 들어, 적색광을 방출하는 발광영역, 녹색광을 방출하는 발광영역, 청색광을 방출하는 발광영역의 크기는 상이할 수 있다. 도 15d에는 홀들(410H, 420H)의 크기가 동일하게 도시되어 있다. 다른 실시예에서, 발광영역(EA)들의 크기에 따라 발광영역(EA)들과 중첩하는 홀들(410H, 420H)의 크기가 상이할 수 있다. 발광영역(EA)들을 둘러싸는 비발광영역(NEA)에 제1감지전극(410)들의 격자선(410L)들 및 제2감지전극(420)들의 격자선(420L)들이 위치할 수 있다. 격자선들(410L, 420L)의 선폭은 수 마이크로일 수 있다.
도 15e에 도시된 바와 같이, 제1감지전극(410)들의 격자선(410L)들 및 제2감지전극(420)들의 격자선(420L)들의 일부는 차폐부재(150)에 중첩할 수 있다.
도 16 내지 도 19는 본 발명의 일 실시예에 따른 제1배선 및 제2배선과 감지전극의 배치를 보여주는 평면도들이다. 도 16 내지 도 19에서는 도시 및 설명의 편의를 위해 일부 전극들 및 배선들은 생략되었다.
도 16은 표시영역(DA)의 제1영역(S1) 중 제1서브영역(SS1)과 제3서브영역(SS3)에 배치된 제1배선(200)의 제1부분(200a) 또는 제3부분(200c)의 배치를 도시한다. 도 16을 참조하면, 발광영역들(EA1, EA2, EA3)은 제1배선(200)의 일부와 중첩할 수 있다. 제1감지전극(410)들의 격자선(410L)들 및 제2감지전극(420)들의 격자선(420L)들은 제1배선(200)의 제1브랜치(211)들의 단부들, 즉 제1브랜치(211)들 간의 간극에 중첩할 수 있다. 제1감지전극(410)들의 격자선(410L)들 및 제2감지전극(420)들의 격자선(420L)들의 위치에 따라, 제1배선(200)의 일부가 직선 형태가 아닌 휘어진 형태를 가질 수 있다. 제1감지전극(410)들의 격자선(410L)들 및 제2감지전극(420)들의 격자선(420L)들의 위치에 따라, 제1배선(200)의 일측으로부터만 제1브랜치(211)가 돌출될 수 있고, 제1배선(200)의 양측으로부터 제1브랜치(211)들이 돌출될 수 있다. 제1감지전극(410)들의 격자선(410L)들 및 제2감지전극(420)들의 격자선(420L)들의 위치에 따라, 제1브랜치(211)의 길이 및 제1브랜치(211)들 간의 간극의 위치가 화소영역에서 달라질 수 있다.
도 17은 표시영역(DA)의 제1영역(S1) 중 제2서브영역(SS2)과 제2영역(S2)에 배치된 제1배선(200)의 제2부분(200b) 또는 제2배선(250)의 배치를 도시한다. 도 17을 참조하면, 발광영역들(EA1, EA2, EA3)은 제1배선(200) 및 제2배선(250)의 일부와 중첩할 수 있다. 제1감지전극(410)들의 격자선(410L)들 및 제2감지전극(420)들의 격자선(420L)들은 제1배선(200)의 제2브랜치(221)들의 단부들, 즉 제2브랜치(221)들 간의 간극 및 제2배선(250)의 제3브랜치(251)들의 단부들, 즉 제3브랜치(221)들 간의 간극에 중첩할 수 있다. 제1감지전극(410)들의 격자선(410L)들 및 제2감지전극(420)들의 격자선(420L)들의 위치에 따라, 제1배선(200)의 일부가 직선 형태가 아닌 휘어진 형태를 가질 수 있다. 제1감지전극(410)들의 격자선(410L)들 및 제2감지전극(420)들의 격자선(420L)들의 위치에 따라, 제2브랜치(221)의 길이 및 제2브랜치(221)들 간의 간극의 위치가 화소영역에서 달라질 수 있다.
도 18은 제1배선(200)의 제1부분(200a)이 제2부분(200b)으로 절곡되는 부분의 평면도이고, 도 19는 제1배선(200)의 제2부분(200b)이 제3부분(200c)으로 절곡되는 부분의 평면도이다. 도 18 및 도 19를 참조하면, 제1배선(200)이 절곡되는 위치의 화소영역에는 제1배선(200)의 제1부분(200a)과 제2부분(200b), 또는 제3부분(200c)과 제2부분(200b)이 함께 배치될 수 있다. 도 16 및 도 17과 유사하게, 제1감지전극(410)들의 격자선(410L)들 및 제2감지전극(420)들의 격자선(420L)들의 위치에 따라, 제1브랜치(211) 및 제2브랜치(221)들 간의 간극의 위치와, 제2브랜치(221)의 길이 및 제2브랜치(221)들 간의 간극의 위치가 화소영역에서 달라질 수 있다.
도 18에 도시된 바와 같이, 제1배선(200)의 제1부분(200a)이 제2부분(200b)으로 절곡되는 화소영역(CAP1)에는, 제2데이터선(DL2)에 평행한 제1배선(200)의 제1부분(200a)과, 제2스캔선(122)에 평행하고 초기화전압선(124)에 중첩하는 제1배선(200)의 제2부분(200b)이 배치될 수 있다. 도 19에 도시된 바와 같이, 제1배선(200)의 제2부분(200b)이 제3부분(200c)으로 절곡되는 화소영역(CAP2)에는, 제1데이터선(DL1)에 평행한 제1배선(200)의 제3부분(200c)과, 제2스캔선(122)에 평행하고 초기화전압선(124)에 중첩하는 제3부분(200c)으로부터 돌출된 제1브랜 치(211)가 배치될 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (20)

  1. 표시요소들이 배치된 표시영역 및 상기 표시영역 외측의 주변영역을 포함하는 기판;
    상기 기판의 표시영역에 배치되고, 제1방향으로 연장된 데이터선;
    상기 데이터선과 평행하게 연장된 제1전압선;
    상기 제1방향에 수직인 제2방향으로 연장된 스캔선;
    상기 스캔선과 평행하게 연장된 제2전압선; 및
    상기 기판의 표시영역에 배치되고, 상기 데이터선 및 상기 스캔선 중 적어도 하나에 평행하게 연장되고, 연장방향과 수직한 방향으로 돌출된 브랜치를 포함하는 배선;을 포함하고,
    상기 제2전압선은 상기 스캔선과 상기 배선 사이의 층에 배치되고,
    상기 배선의 상기 스캔선에 평행한 부분이 상기 제2전압선에 중첩하는, 표시장치.
  2. 제1항에 있어서,
    상기 제2전압선의 폭이 상기 배선의 폭보다 큰, 표시장치.
  3. 제1항에 있어서,
    상기 제2전압선이 상기 스캔선과 이격 배치된, 표시장치.
  4. 제1항에 있어서,
    상기 제1전압선은 상기 스캔선과 상기 배선 사이의 층에 배치되고, 상기 스캔선의 연장방향으로 돌출되며 상기 스캔선에 중첩하는 돌출부를 포함하는, 표시장치.
  5. 제1항에 있어서,
    제1전압선과 상기 제2전압선은 서로 다른 층에 배치된, 표시장치.
  6. 제1항에 있어서,
    제1반도체층 및 제1게이트전극을 포함하는 제1트랜지스터;
    제2반도체층 및 제2게이트전극을 포함하고, 상기 제2반도체층의 일 단이 상기 제1트랜지스터의 제1게이트전극에 전기적으로 연결된, 제2트랜지스터;
    상기 제1트랜지스터의 제1게이트전극과 상기 제2트랜지스터의 상기 제2반도체층의 일 단에 전기적으로 연결된 노드전극; 및
    상기 배선과 동일층에 배치되고, 상기 제1전압선에 전기적으로 연결되고, 상기 노드전극에 중첩하는 전극패턴;을 더 포함하는 표시장치.
  7. 제1항에 있어서,
    상기 배선 상부에 배치된 감지전극;을 더 포함하고,
    상기 감지전극은 격자선을 포함하고,
    상기 격자선은 상기 배선의 브랜치의 단부에 중첩하는, 표시장치.
  8. 표시요소들이 배치된 표시영역 및 상기 표시영역 외측의 주변영역을 포함하는 기판;
    상기 기판의 표시영역에 배치되고, 제1방향으로 연장된 제1데이터선;
    상기 제1데이터선과 평행하게 연장된 제1전압선;
    상기 제1방향에 수직인 제2방향으로 연장된 스캔선;
    상기 스캔선과 평행하게 연장된 제2전압선; 및
    상기 기판의 표시영역에 배치되고, 상기 제1데이터선과 평행하게 연장되며, 상기 제2방향으로 돌출되고 상기 제2전압선에 중첩하는 브랜치를 포함하는 배선;을 포함하고,
    상기 제2전압선은 상기 스캔선과 상기 배선 사이의 층에 배치된, 표시장치.
  9. 제8항에 있어서,
    상기 제2전압선의 폭이 상기 배선의 폭보다 큰, 표시장치.
  10. 제8항에 있어서,
    상기 제2전압선이 상기 스캔선과 이격 배치된, 표시장치.
  11. 제8항에 있어서,
    상기 제1전압선은 상기 스캔선과 상기 배선 사이의 층에 배치되고, 상기 스캔선의 연장방향으로 돌출되며 상기 스캔선에 중첩하는 돌출부를 포함하는, 표시장치.
  12. 제8항에 있어서,
    제1전압선과 상기 제2전압선은 서로 다른 층에 배치된, 표시장치.
  13. 제8항에 있어서,
    상기 배선 상부에 배치된 감지전극;을 더 포함하고,
    상기 감지전극은 격자선을 포함하고,
    상기 격자선은 상기 배선의 브랜치의 단부에 중첩하는, 표시장치.
  14. 제8항에 있어서,
    상기 제1데이터선과 이격 배치된 제2데이터선;을 더 포함하고,
    상기 배선은 상기 제1데이터선 또는 상기 제2데이터선에 전기적으로 연결된, 표시장치.
  15. 표시요소들이 배치된 표시영역 및 상기 표시영역 외측의 주변영역을 포함하는 기판;
    상기 기판의 표시영역에 배치되고, 제1방향으로 연장된 데이터선;
    상기 데이터선과 평행하게 연장된 제1전압선;
    상기 제1방향에 수직인 제2방향으로 연장된 스캔선;
    상기 스캔선과 평행하게 연장된 제2전압선; 및
    상기 기판의 표시영역에 배치되고, 상기 스캔선과 평행하게 연장되며 상기 제2전압선에 중첩하고, 상기 제1방향으로 돌출된 브랜치를 포함하는 배선;을 포함하고,
    상기 제2전압선은 상기 스캔선과 상기 배선 사이의 층에 배치된, 표시장치.
  16. 제15항에 있어서,
    상기 제2전압선의 폭이 상기 배선의 폭보다 큰, 표시장치.
  17. 제15항에 있어서,
    상기 제2전압선이 상기 스캔선과 이격 배치된, 표시장치.
  18. 제15항에 있어서,
    상기 제1전압선은 상기 스캔선과 상기 배선 사이의 층에 배치되고, 상기 스캔선의 연장방향으로 돌출되며 상기 스캔선에 중첩하는 돌출부를 포함하는, 표시장치.
  19. 제15항에 있어서,
    상기 제1전압선과 상기 제2전압선은 서로 다른 층에 배치된, 표시장치.
  20. 제15항에 있어서,
    상기 배선 상부에 배치된 감지전극;을 더 포함하고,
    상기 감지전극은 격자선을 포함하고,
    상기 격자선은 상기 배선의 브랜치의 단부에 중첩하는, 표시장치.
KR1020190119611A 2019-09-27 2019-09-27 표시장치 KR20210037786A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190119611A KR20210037786A (ko) 2019-09-27 2019-09-27 표시장치
US16/928,575 US11672150B2 (en) 2019-09-27 2020-07-14 Display apparatus
CN202010993826.8A CN112582446A (zh) 2019-09-27 2020-09-21 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190119611A KR20210037786A (ko) 2019-09-27 2019-09-27 표시장치

Publications (1)

Publication Number Publication Date
KR20210037786A true KR20210037786A (ko) 2021-04-07

Family

ID=75119602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190119611A KR20210037786A (ko) 2019-09-27 2019-09-27 표시장치

Country Status (3)

Country Link
US (1) US11672150B2 (ko)
KR (1) KR20210037786A (ko)
CN (1) CN112582446A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220077323A (ko) * 2020-12-01 2022-06-09 삼성디스플레이 주식회사 표시 장치
CN113594180B (zh) * 2021-07-22 2023-09-15 Tcl华星光电技术有限公司 阵列基板及其制备方法以及显示面板
KR20240159708A (ko) * 2023-04-27 2024-11-06 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 터치 입력 시스템

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100375092B1 (ko) 1999-11-24 2003-03-08 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100957574B1 (ko) 2003-09-17 2010-05-11 삼성전자주식회사 표시장치
KR101980757B1 (ko) 2012-12-13 2019-05-21 엘지디스플레이 주식회사 유기발광 표시장치
US9430180B2 (en) 2013-11-15 2016-08-30 Semiconductor Energy Laboratory Co., Ltd Display panel and electronic device
KR20180030325A (ko) 2016-09-13 2018-03-22 삼성디스플레이 주식회사 표시장치
KR102617812B1 (ko) * 2018-05-10 2023-12-27 삼성디스플레이 주식회사 유기발광 표시 장치
KR102528500B1 (ko) * 2018-07-19 2023-05-04 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
CN112582446A (zh) 2021-03-30
US20210098552A1 (en) 2021-04-01
US11672150B2 (en) 2023-06-06

Similar Documents

Publication Publication Date Title
KR102724703B1 (ko) 디스플레이 장치 및 디스플레이 장치를 제조하기 위한 마스크
US9887256B2 (en) Display device
KR102599507B1 (ko) 디스플레이 장치
KR102721172B1 (ko) 디스플레이 장치
KR20210077862A (ko) 표시 장치
US11522036B2 (en) Display apparatus
KR102605586B1 (ko) 디스플레이 장치
KR20210084733A (ko) 표시장치
KR20210046118A (ko) 표시장치
KR20210064498A (ko) 표시장치
US11751447B2 (en) Display apparatus
KR20200136546A (ko) 표시장치
KR20210037786A (ko) 표시장치
US11737328B2 (en) Display device
CN111971732A (zh) 显示装置
CN111916475A (zh) 显示装置
EP3800666A1 (en) Display device
KR20210078629A (ko) 표시장치
KR102718398B1 (ko) 표시 장치
KR20230071861A (ko) 표시 장치
KR20220053728A (ko) 디스플레이 장치와, 이의 제조방법
KR102771627B1 (ko) 디스플레이 장치
US20230058377A1 (en) Display apparatus
KR20220134839A (ko) 표시 장치
KR20200087370A (ko) 디스플레이 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190927

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220802

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20190927

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20241127