[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20210011765A - 인터포저 및 이를 포함하는 전자 장치 - Google Patents

인터포저 및 이를 포함하는 전자 장치 Download PDF

Info

Publication number
KR20210011765A
KR20210011765A KR1020190089052A KR20190089052A KR20210011765A KR 20210011765 A KR20210011765 A KR 20210011765A KR 1020190089052 A KR1020190089052 A KR 1020190089052A KR 20190089052 A KR20190089052 A KR 20190089052A KR 20210011765 A KR20210011765 A KR 20210011765A
Authority
KR
South Korea
Prior art keywords
interposer
conductive member
region
electronic device
wall
Prior art date
Application number
KR1020190089052A
Other languages
English (en)
Inventor
정우영
우용진
김동준
장성창
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190089052A priority Critical patent/KR20210011765A/ko
Priority to US16/930,589 priority patent/US11089681B2/en
Priority to PCT/KR2020/009460 priority patent/WO2021015503A1/en
Publication of KR20210011765A publication Critical patent/KR20210011765A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/047—Box-like arrangements of PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10151—Sensor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 문서에 개시되는 다양한 실시 예에 따르면, 전자 장치 회로 기판에 실장된 적어도 하나의 전자 부품을 수용하기 위한 내부 공간을 포함하는 인터포저 구조는, 상면(upper surface), 상기 상면에 대향하는 하면(bottom surface), 상기 인터포저에 의해 형성되어 상기 전자 부품이 배치되는 공간을 향하는 내벽(inner sidewall) 및 상기 내벽에 대향하는 외벽(outer sidewall)을 포함하고, 상기 외벽은 상기 상면으로부터 상기 하면까지 도전성 부재로 형성되는 제1 영역 및 상기 상면으로부터 제1 위치까지 도전성 부재로 형성되고, 상기 제1 위치부터 상기 하면까지는 비도전성 부재로 형성되는 제2 영역을 포함할 수 있다.

Description

인터포저 및 이를 포함하는 전자 장치{INTERPOSER AND ELECTRONIC DEVICE INCLUDING THE SAME}
본 발명은 전자 장치에 탑재되는 회로기판 사이에 배치되는 인터포저에 관한 것이다.
휴대용 단말기 등과 같은 전자 장치는 소형화 및 다기능화 되어야 할 필요가 있다. 이를 위해, 전자 장치는 다양한 부품들이 실장된 회로기판을 포함한다. 회로기판은 전자 장치(예: 스마트 폰)에 필요한 프로세서, 메모리, 카메라, 방송 수신 모듈 및 통신 모듈 등을 포함할 수 있다.
전자 장치는 복수의 회로기판을 포함할 수 있고, 복수의 회로 기판을 효율적으로 배치하기 위해서 이들을 적층시킬 수 있다. 적층된 회로기판 사이에 인터포저가 배치될 수 있고, 복수의 회로 기판 및/또는 회로 기판에 배치된 전자 부품들은 인터포저에 포함된 복수의 도전성 비아를 통해 전기적으로 연결될 수 있다.
인터포저를 포함하는 전자 장치는 도전성 비아를 통해 전달되는 신호에 대한 전자기 간섭을 최소화하여 신호의 열화현상을 방지해야 할 필요가 있다. 일반적으로는 전자기 차폐를 위해 인터포저의 측벽에 도전성 부재를 배치시킴으로써, 인터포저의 도전성 비아를 통과하는 신호에 대한 전자기 간섭을 개선할 수 있다.
인터포저 제조 공정상 불가피하게 인터포저의 측벽에 연결되는 브릿지로 인하여 인터포저의 측벽 중 도전성 부재가 배치되지 못하는 영역이 존재하게 되고, 그 결과 해당 측벽과 인접한 도전성 비아를 통과하는 신호가 전자기 간섭에 노출될 수 있다.
본 문서에 개시된 실시 예에 따르면, 인터포저를 통해 전달되는 신호의 열화현상을 방지할 수 있는 인터포저가 제공될 수 있다.
본 문서에 개시되는 다양한 실시 예에 따르면, 전자 장치 회로 기판에 실장된 적어도 하나의 전자 부품을 수용하기 위한 내부 공간을 포함하는 인터포저 구조는, 상면(upper surface), 상기 상면에 대향하는 하면(bottom surface), 상기 인터포저에 의해 형성되어 상기 전자 부품이 배치되는 공간을 향하는 내벽(inner sidewall) 및 상기 내벽에 대향하는 외벽(outer sidewall)을 포함하고, 상기 외벽은 상기 상면으로부터 상기 하면까지 도전성 부재로 형성되는 제1 영역 및 상기 상면으로부터 제1 위치까지 도전성 부재로 형성되고, 상기 제1 위치부터 상기 하면까지는 비도전성 부재로 형성되는 제2 영역을 포함할 수 있다.
본 문서에 개시되는 다양한 실시 예에 따른 전자 장치는, 상기 전자 장치 내부에 배치된 회로 기판, 상기 회로 기판 상에 실장되는 전자 부품, 상기 전자 부품을 수용하기 위한 내부 공간을 포함하는 인터포저 구조를 포함하고, 상기 인터포저 구조는 상면(upper surface) 상기 상면에 대향하는 하면(bottom surface) 상기 인터포저에 의해 형성되어 상기 전자 부품이 배치되는 공간을 향하는 내벽(inner sidewall) 및 상기 내벽에 대향하는 외벽(outer sidewall)을 포함하고, 상기 외벽은 상기 상면으로부터 상기 하면까지 도전성 부재로 형성되는 제1 영역 및 상기 상면으로부터 제1 위치까지 도전성 부재로 형성되고, 상기 제1 위치부터 상기 하면까지는 비도전성 부재로 형성되는 제2 영역을 포함할 수 있다.
본 문서에 개시되는 다양한 실시 예들에 따르면, 인터포저의 측면에 도전성 부재로 형성된 영역을 넓히고, 비도전성 부재로 형성된 영역을 줄일 수 있다. 도전성 부재로 형성된 영역이 넓어짐에 따라 인터포저의 도전성 비아를 통해 전달되는 신호의 열화현상을 방지할 수 있고, 인터포저의 도전성 비아가 효율적으로 배치될 수 있다.
도 1은, 다양한 실시 예들에 따른, 네트워크 환경 내의 전자 장치의 블럭도이다.
도 2는 일 실시 예에 따른 전자 장치에서 인터포저 및 회로기판을 도시한 것이다
도 3a은 일 실시 예에 따른 전자 장치에서 인터포저의 일면을 도시한 것이다.
도 3b는 도 3a의 인터포저의 A-A' 단면을 도시한 것이다.
도 4는 일 실시 예에 따른 전자 장치에서, 인터포저의 측벽에 배치되는 도전성 부재를 도시한 것이다.
도 5 및 도 6은 일 실시 예에 따른 전자 장치에서 인터포저를 제조하는 방법을 도시한 것이다.
도 1은, 다양한 실시 예들에 따른, 네트워크 환경(100) 내의 전자 장치(101)의 블럭도이다. 도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제 1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제 2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108)와 통신할 수 있다. 일실시 예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일실시 예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 장치(150), 음향 출력 장치(155), 표시 장치(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시 예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 표시 장치(160) 또는 카메라 모듈(180))가 생략되거나, 하나 이상의 다른 구성 요소가 추가될 수 있다. 어떤 실시 예에서는, 이 구성요소들 중 일부들은 하나의 통합된 회로로 구현될 수 있다. 예를 들면, 센서 모듈(176)(예: 지문 센서, 홍채 센서, 또는 조도 센서)은 표시 장치(160)(예: 디스플레이)에 임베디드된 채 구현될 수 있다
프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)을 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일실시 예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 로드하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일실시 예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서), 및 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 추가적으로 또는 대체적으로, 보조 프로세서(123)은 메인 프로세서(121)보다 저전력을 사용하거나, 또는 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.
보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 표시 장치(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일실시 예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성 요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다.
메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.
프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들 웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.
입력 장치(150)는, 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 장치(150)은, 예를 들면, 마이크, 마우스, 키보드, 또는 디지털 펜(예:스타일러스 펜)을 포함할 수 있다.
음향 출력 장치(155)는 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 장치(155)는, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있고, 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일실시 예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.
표시 장치(160)는 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 표시 장치(160)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일실시 예에 따르면, 표시 장치(160)는 터치를 감지하도록 설정된 터치 회로(touch circuitry), 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 센서 회로(예: 압력 센서)를 포함할 수 있다.
오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일실시 예에 따르면, 오디오 모듈(170)은, 입력 장치(150) 를 통해 소리를 획득하거나, 음향 출력 장치(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102)) (예: 스피커 또는 헤드폰))를 통해 소리를 출력할 수 있다.
센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일실시 예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(177)는 전자 장치(101)이 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일실시 예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(178)는, 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일실시 예에 따르면, 연결 단자(178)은, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일실시 예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일실시 예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.
전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일실시 예에 따르면, 전력 관리 모듈(388)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.
배터리(189)는 전자 장치(101)의 적어도 하나의 구성 요소에 전력을 공급할 수 있다. 일실시 예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108))간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일실시 예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(198)(예: 블루투스, WiFi direct 또는 IrDA(infrared data association) 같은 근거리 통신 네트워크) 또는 제 2 네트워크(199)(예: 셀룰러 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성 요소(예: 단일 칩)으로 통합되거나, 또는 서로 별도의 복수의 구성 요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 및 인증할 수 있다.
안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일실시 예에 따르면, 안테나 모듈은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 하나의 안테나를 포함할 수 있다. 일실시 예에 따르면, 안테나 모듈(197)은 복수의 안테나들을 포함할 수 있다. 이런 경우, 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시 예에 따르면, 방사체 이외에 다른 부품(예: RFIC)이 추가로 안테나 모듈(197)의 일부로 형성될 수 있다.
상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))를 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일실시 예에 따르면, 명령 또는 데이터는 제 2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104)간에 송신 또는 수신될 수 있다. 전자 장치(102, 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일실시 예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부 전자 장치들(102, 104, or 108) 중 하나 이상의 외부 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다.. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다.
본 문서에 개시된 다양한 실시 예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치 (예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시 예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
본 문서의 다양한 실시 예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시 예들로 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나",“A 또는 B 중 적어도 하나,”"A, B 또는 C," "A, B 및 C 중 적어도 하나,”및 “A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측벽(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, “기능적으로” 또는 “통신적으로”라는 용어와 함께 또는 이런 용어 없이, “커플드” 또는 “커넥티드”라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
본 문서에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로 등의 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일실시 예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
본 문서의 다양한 실시 예들은 기기(machine)(예: 전자 장치(101)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(140))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(101))의 프로세서(예: 프로세서(120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장매체 는, 비일시적(non-transitory) 저장매체의 형태로 제공될 수 있다. 여기서, ‘비일시적’은 저장매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.
일실시 예에 따르면, 본 문서에 개시된 다양한 실시 예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory (CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두개의 사용자 장치들(예: 스마트폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시 예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있다. 다양한 실시 예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시 예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.
도 2는 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치(101))의 인터포저 및 회로기판을 도시한 것이다. 도 2를 참조하면, 일 실시 예에 따른 전자 장치는 제1 회로기판(210), 제1 회로기판(210) 아래에 배치되는 제2 회로기판(230), 제1 회로기판(210)과 제2 회로기판(230) 사이에 배치된 인터포저(250)를 포함할 수 있다.
일 실시 예에서, 제1 회로기판(210)은 인터포저(250)의 상면(251)에 배치되고, 제2 회로기판(230)은 인터포저(250)의 하면(252)에 배치될 수 있다. 각각의 기판(210, 230)들은 복수의 전자 부품들(213, 233)을 포함할 수 있다. 예를 들어, 제1 회로기판(210)의 하면(212) 또는 제2 회로기판(230)의 상면(231)에 복수의 전자 부품들(213, 233)이 실장 될 수 있다. 이 경우, 전자 부품들(270)은 인터포저(250), 제1 회로기판(210), 및 제2 회로기판(230)에 의해 형성되는 내부공간(S)에 배치될 수 있다.
일 실시 예에서, 제1 회로기판(210) 및 제2 회로기판(230)에 실장되는 전자 부품들(213, 233)은 전자 장치의 운용에 필요한 프로세서, 메모리, 통신회로, 전력관리 모듈을 포함할 수 있다. 일 실시 예에 따르면, 상기 프로세서(예: 도 1의 프로세서(120))는, 예를 들면, 중앙 처리장치, 어플리케이션 프로세서(AP: application processor), 콜 프로세서(CP: call processor), 그래픽 처리장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서 중 하나 또는 그 이상을 포함할 수 있다. 상기 메모리(예: 도 1의 메모리(130))는, 예를 들면, 휘발성 메모리 또는 비휘발성 메모리를 포함할 수 있다. 상기 통신 회로(예: 도 1의 통신 모듈 (190))는, 예를 들면, 무선 통신 모듈(예: 도 1의 무선 통신 모듈(192)) 또는 유선 통신 모듈(예: 도 1의 유선통신 모듈(194))을 포함할 수 있다.
일 실시 예에서, 인터포저(250)는 제1 회로기판(210) 및 제2 회로기판(230) 사이에 배치될 수 있다. 인터포저(250)는 제1 회로기판(210)과 제2 회로기판(230)과 결합되었을 때 내부에 공간(S)을 형성하도록 내벽(254)을 포함할 수 있다. 인터포저(250)의 내벽(254), 제1 회로기판(210)의 하면(212), 및 제2 회로기판(230)의 상면(231)에 의해 내부 공간(S)이 형성될 수 있다. 도시되어 있지 않지만, 인터포저(250)는 내부에 독립된 복수의 내벽을 포함할 수 있고, 복수의 내벽, 제1 회로기판(210)의 하면(212), 및 제2 회로기판(230)의 상면(231)에 의해서 복수의 내부 공간(S)이 형성될 수 있다. 다만, 인터포저(250)의 형태는 이에 한정되지 않으며 다양한 형태를 가질 수 있다.
도 3a은 일 실시 예에 따른 전자 장치에서 인터포저의 일면을 도시한 것이다. 도 3b는 도 3a의 인터포저의 A-A' 단면을 도시한 것이다. 도 3을 참조하면, 인터포저(250)는 인터포저(250)의 상면(251) 및 하면(252)을 관통하는 인터포저 핀(255), 그라운드(256), 도전성 부재(257)를 포함할 수 있다.
일 실시 예에서, 인터포저 핀(255)은 인터포저(250)의 상면(251)에 배치된 도전성 패드와 하면(252)에 배치된 도전성 패드 사이를 전기적으로 연결하는 도전성 비아 일 수 있다. 인터포저 핀(255)은 제1 회로기판(210) 또는 제2 회로기판(230)에 실장된 전자 부품(213, 233)으로부터 발생한 전기적 신호를 전달하는 신호 핀(255a)일 수 있다. 신호 핀(255a)은 인터포저(250)의 일면(251, 252)에 배치된 그라운드(256)와 이격(d)되어 전기적으로 단절될 수 있다. 인터포저 핀(255)은 인터포저(250)의 일면(251, 252)에 배치된 그라운드(256)와 전기적으로 연결된 그라운드 핀(255b)일 수 있다. 도시된 인터포저 핀(255)은 설명의 편의를 위한 것으로서, 인터포저 핀(255)의 크기, 개수, 및 배치는 이에 한정되지 않는다.
일 실시 예에서, 제1 회로 기판(210)에 실장된 전자부품(213)은 인터포저 핀(255)을 통해서 제2 회로 기판(230)에 실장된 전자부품(233)과 전기적으로 연결될 수 있다. 예를 들어, 제1 회로 기판(210)에 실장된 전자부품(213)에서 발생한 신호는 제1 회로기판(210)에 배치된 도전성 부재를 통해서 신호 핀(255a)에 전달되고, 신호 핀(255a)으로 전달된 신호는 제2 회로기판(230)에 배치된 도전성 부재를 통해서 제2 회로기판(230)의 전자부품(233)으로 전달될 수 있다. 전기적 신호뿐만 아니라 전력도 인터포저 핀(255)을 통해 전달될 수 있다. 예를 들어, 제1 회로기판(210)으로 전달된 전력이 인터포저 핀(255)을 통해 제2 회로기판(230)으로 전달되거나, 제2 회로기판(230)으로 전달된 전력이 인터포저 핀(255)을 통해 제1 회로기판(210)으로 전달될 수 있다.
한편, 그라운드 핀(255b)은 신호 핀(255a) 주변에 배치되어 신호 핀(255a)을 통해 전달되는 전기적 신호의 전자기 간섭을 억제할 수 있다. 인터포저(250)에 전자 부품으로부터 전기적 신호를 전달하는 신호 핀(255a)이 배치된 경우, 해당 신호 핀(255a) 주변의 인터포저 핀(255)은 그라운드 핀(255b)일 수 있다.
일 실시 예에서, 그라운드(256)는 인터포저 핀(255)의 적어도 일부를 둘러싸거나 전기적으로 직접 연결될 수 있다. 그라운드(256)는 동박 및 SR(solder resist) 잉크로 구성될 수 있다. SR 잉크는 동박의 부식 방지를 위해 도포되는 잉크일 수 있다. 한편, 킵아웃 영역(258)이 그라운드(256)의 양측에 형성될 수 있다. 킵아웃 영역(258)은 인터포저(250)의 외곽에 형성되어 도전성 부재(예: 그라운드, 도전성 비아, 배선)가 존재하지 않는 영역일 수 있다.
일 실시 예에서, 도전성 부재(257)는 인터포저(250)의 측벽(253, 254)에 배치될 수 있다. 도전성 부재(257)는 인터포저(250)의 외벽(253) 또는 내벽(254)에 배치되어, 인터포저(250)의 측벽(253, 254)으로 방사되는 전자기파를 차폐할 수 있다. 예를 들어, 도전성 부재(257)는 인터포저(250)의 내부공간(S)에 배치된 전자 부품들(예: 도 2의 전자 부품(213, 233))로부터 발생하여 인터포저(250)의 내벽(254)을 향해 방사되는 전자기파를 차단할 수 있다. 또한, 도전성 부재(257)는 인터포저(250)의 외부에서 발생하여 인터포저(250)의 외벽(253)을 통해 유입되는 전자기파를 차단할 수 있다. 일 실시 예에 따르면, 도전성 부재(257)는 인터포저(250)의 측벽(253, 254)으로 방사되는 전자기파를 차폐하여 인터포저 핀(255)을 통과하는 전기 신호에 대한 열화현상을 방지할 수 있다. 일 실시 예에 따르면, 도전성 부재(257)는 인터포저 핀(255)로부터 발생하는 전자기파가 인터포저(250) 외부로 방사되는 것을 억제할 수 있다. 도전성 부재(257)는 전자기 차폐를 위해 금, 구리, 납, 은 등과 같은 도전성 재료를 포함할 수 있다.
일 실시 예에서, 인터포저 측벽(253,254)에 배치된 도전성 부재(257)는 인터포저(250)의 상면 또는 하면의 킵아웃 영역(258)의 일부까지 연장될 수 있다. 예를 들어, 인터포저(250)의 외벽(253)에서 바라볼 때, 도전성 부재(257)는 인터포저(250)의 외벽(253), 인터포저(250)의 상면(251)의 일부, 인터포저(250)의 하면(253)의 일부를 감싸는 'U'형태를 가질 수 있다.
일 실시 예에서, 도전성 부재(257)는 인터포저(250)의 일면(251, 252)에 배치된 그라운드(256)와 전기적으로 연결됨으로써 그라운드(256)와 일체가 될 수 있다. 다른 실시 예에서 도전성 부재(257)는 그라운드 핀(255b)과 전기적으로 연결되어 그라운드(256)와 일체가 될 수 있다.
도 4는 일 실시 예에 따른 전자장치에서, 인터포저의 측벽에 배치되는 도전성 부재를 도시한 것이다. 도 4를 참조하면, 일 실시 예에 따른 인터포저(250)의 측벽(253, 254)은 전체 영역이 도전성 부재(257)로 형성된 제1 영역(first area, which is formed entirely of a conductive member)(260)과 일부만 도전성 부재(257)로 형성된 제2 영역(second area, a part of which is formed of a conductive member)(270)을 포함할 수 있다. 예를 들어, 인터포저(250)의 외벽(253)은 인터포저(250)의 상면(251)부터 하면(252)까지 도전성 부재(257)로 형성된 제1 영역(260) 및 인터포저(250)의 상면(251)부터 제1 위치(p1)까지는 도전성 부재(257)로 형성되고, 제1 위치(p1)부터 하면(252)까지는 비도전성 부재로 형성된 제2 영역(270)을 포함할 수 있다. 제2 영역(270)은 도전성 부재(257)로 형성된 제2-1 영역(270-1) 및 비도전성 부재로 형성된 제2-2 영역(270-2)을 포함할 수 있다. 일 실시 예에 따르면, 제2 영역(270)의 양측에 각각 제1 영역(260)이 존재할 수 있다. 이 경우, 제2 영역(270)에서 비도전성 부재로 형성된 제2-2 영역(270-2)은 도전성 부재(257)로 형성된 영역에 의해 둘러싸일 수 있다. 즉, 제2-2 영역(270-2)은 제2-1 영역(270-1) 및 제1 영역(260)에 의해 둘러싸일 수 있다.
일 실시 예에서, 제2 영역(270)에서 도전성 부재(257)로 형성된 제2-1 영역(270-1)과 비도전성 부재로 형성된 제2-2 영역(270-2)의 경계를 형성하는, 제1 위치(p1)는 도시된 형태에 한정되지 않으며 다양한 형태를 가질 수 있다. 예를 들어, 제2 영역에 있어서, 도전성 부재로 형성된 영역(270-1)과 도전성 부재(257)로 형성된 영역(270-2)의 경계는 직선 또는 곡선을 포함할 수 있다.
일 실시 예에 따르면, 인터포저(250)의 외부에서 바라볼 때, 제1 영역(260)에는 도전성 부재(257)가 배치되므로 제1 영역(260)은 도전성 부재(257)로 형성된 것으로 볼 수 있고, 제2 영역(270)의 일부에는 도전성 부재(257)가 배치되지 않고, 인터포저(250)의 외벽(253)이 노출되기 때문에, 일부는 도전성 부재(257)로, 일부는 비도전성 부재로 형성된 것으로 볼 수 있다. 일 실시 예에 따르면, 인터포저(250)의 외벽(253)은 도전성 부재(257)가 배치되는 영역(260, 270-1)과 도전성 부재(257)가 배치되지 않는 영역(270-2)을 포함할 수 있다. 다시 말해, 인터포저 측벽(253, 254)이 도전성 부재(257)로 형성되었다는 것은 인터포저 측벽(253, 254)에 도전성 부재(257)가 배치된다는 것을 의미할 수 있고, 인터포저 측벽(253, 254)이 비도전성 부재로 형성되었다는 것은 인터포저 측벽(253, 254)에 도전성 부재(257)가 배치되지 않는 것을 의미할 수 있다.
일 실시 예에 따르면, 인터포저(250)의 외벽(253) 중 비도전성 부재로 형성된 제2-2 영역(270-2)은 인터포저(250)의 상면(251)과 이격될 수 있다. 예를 들어, 제2-2 영역(270-2)의 제1 경계(b1)는 인터포저(250)의 하면(252)과 접하고, 제1 경계(b1)를 제외한 경계는 제1 영역(260) 및 제2-1 영역(270-1)과 접할 수 있다. 일 실시 예에 따르면, 제2-2 영역(270-2)은 인터포저(250)의 외벽(253)과 하면(252)이 접하는 경계 중 일부(b1)로부터 d만큼 연장될 수 있다. 일 실시 예에 따르면, 제2-2 영역(270-2)은 상면과 이격되기 때문에, 제2-2 영역(270-2)의 높이(d)는 인터포저(250)의 높이(h)보다 작을 수 있다.
일 실시 예에 따르면, 인터포저(250)의 측벽(253, 254)에 도전성 부재(257)가 배치될 수 있고, 도전성 부재(257)는 개방영역을 포함할 수 있다. 예를 들어, 인터포저의 외벽에 배치되는 도전성 부재(257)는 제2-2 영역(270-2)에 대응하는 영역에 개방영역을 포함할 수 있다. 인터포저 외벽(253)의 제2-2 영역(270-2)은 도전성 부재(257)의 개방영역을 통해서 인터포저(250) 표면으로 노출될 수 있다.
일 실시 예에 따르면, 제2-2 영역(270-2)과 인접한 영역(A)에 배치된 인터포저 핀(255)들은 신호 핀(255a)이 될 수 있다. 종래의 인터포저에서 인터포저의 상면에서 하면까지 비도전성 부재로 형성된 영역(미도시)이 존재하는 경우, 해당 영역으로 방사되는 전자기파에 의해 인터포저 핀에 대한 전자기 간섭이 발생할 수 있다. 일 실시 예에 따르면, 인터포저 측면(253, 254)에 비도전성 부재로 형성된 부분(예: 제2-2 영역(270-2))이 존재하더라도 비도전성 영역의 일부 경계(예: 제1 위치(P1))에서 인터포저(250)의 일면(예: 인터포저 상면(251))까지는 도전성 부재(257)로 형성될 수 있다. 예를 들어, 인터포저 외벽(253)의 제2 영역(270)에 비도전성 부재로 형성된 제2-2 영역(270-2)이 존재하지만, 제2-2 영역(270-2)은 제1 위치(p1)부터 인터포저 하면(252)까지만 커버하고, 제1 위치(p1)부터 인터포저 상면(251)까지의 인터포저(250)은 도전성 부재(257)로 형성될 수 있다. 일 실시 예에 따르면, 제2 영역(270) 중 제2-1 영역(270-1)은 도전성 부재(257)로 형성되기 때문에, 인터포저 외벽(253) 중 비도전성 부재로 형성된 제2-2 영역(270-2)과 인접 영역(A)에 배치된 인터포저 핀(255)도 신호 핀(255a)이 될 수 있다. 일 실시 예에 따르면, 비도전성 부재로 형성된 제2-2 영역(270-2)을 포함하는 제2 영역(270)이 도전성 부재(257)로 형성된 제2-1 영역(270-1)을 포함하며, 제2-1 영역(270-1)에 배치되는 도전성 부재(257)가 제2-2 영역(270-2)과 인접한 영역(A)에 배치된 신호 핀(255a)에 대한 전자기 간섭을 방지할 수 있다.
도 4는 인터포저의 외벽(253)을 도시하고 있으나, 상술한 실시 예들은 인터포저의 내벽(254)에도 동일하게 적용될 수 있다. 일 실시 예에 따르면, 인터포저의 외벽에서 비도전성 부재로 형성된 영역과 인터포저의 내벽에서 비도전성 부재로 형성된 영역은 서로 중첩될 수 있다. 예를 들어, 인터포저(250)의 내벽(254)에, 외벽(253)에 존재하는 제2-2 영역(270-2)에 대응하고 비도전성 부재로 형성된 영역이 존재할 수 있다.
도 5는 일 실시 예에 따른 전자 장치에서 인터포저를 제조하는 방법을 도시한 것이다. 도 5를 참조하면, 인터포저(250)는 제조 공정 중에, 인터포저(250)의 측벽(253, 254)과 연결되는 브릿지(300)를 포함할 수 있다. 브릿지(300)는 인터포저(250)를 다른 구조에 연결시킴으로써 인터포저(250) 제조 과정에서 인터포저(250)를 안정적으로 지지해주는 구조이다. 브릿지(300)는 인터포저(250)의 제조 과정에서 필요한 구성이고 인터포저(250)의 기능과 무관한 구성으로서 최종적으로는 인터포저(250)에서 제거될 수 있다.
일 실시 예에 따르면, 인터포저(250)의 제조 공정 상 초기에는 제2 영역(270) 전체에 브릿지(300)가 연결되어 있을 수 있고, 인터포저(250)의 제조 과정에서 제2-1 영역(270-1)과 연결된 브릿지(300a), 제2-2 영역(270-2)과 연결된 브릿지(300b)가 차례로 제거될 수 있다. 일 실시 예에 따르면, 인터포저(250)의 외벽(253)에 도전성 부재(257)가 배치되기 전에 뎁스 드릴(depth drill)(1000)을 이용하여 제2 영역(270)에 존재하는 브릿지(300)의 일부(300a)가 제거될 수 있다. 예를 들어, 제1 영역(270-1)과 연결된 브릿지(300a)는 인터포저(250)의 외벽(253)에 도전성 부재(257)가 배치되기 전에 제거되고, 제2 영역(270-2)과 연결된 브릿지(300b)는 인터포저(250)의 외벽(253)에 도전성 부재(257)가 배치된 후에 제거될 수 있다. 인터포저(250)의 외벽(253)에 도전성 부재(257)가 배치되기 전에, 뎁스 드릴(1000)로 인터포저(250)의 외벽(253)과 연결된 브릿지(300)의 두께를 줄이면, 인터포저(250)의 외벽(253) 중 제2 영역(270)의 일부인 제2-1 영역(270-1)에 도전성 부재(257)가 배치될 수 있다. 도전성 부재(257)가 인터포저(250)의 외벽(253)에 배치될 때 제2 영역(270) 중 제2-1 영역(270-1)은 외부로 노출되기 때문에, 제2-1 영역(270-1)에 도전성 부재(257)가 배치되어 제2-1 영역(270-1)은 도전성 부재(257)로 형성될 수 있다. 한편, 인터포저(250)의 제2-2 영역(270-2)은 인터포저(250)의 외벽(253)에 도전성 부재(257)가 배치될 때 외부로 노출되지 않기 때문에, 일 실시 예에 따른 인터포저(250)의 제2-2 영역(270-2)에 도전성 부재(257)가 배치되지 않을 수 있다. 따라서, 인터포저(250)의 제2-2 영역(270-2)은 비도전성 부재로 형성될 수 있다.
일 실시 예에 따르면, 인터포저(250)의 외벽(253) 중 브릿지(300)가 연결되었던 부분인 제2 영역(270)의 일부(270-1)에도 도전성 부재(257)가 배치될 수 있기 때문에, 제2 영역(270)과 인접한 영역(270-3)에 배치된 신호 핀(255a)에 대한 전자기 간섭이 억제될 수 있다. 일 실시 예에 따르면, 신호 핀(255a)에 대한 전자기 간섭을 억제하는 측면에서, 인터포저(250)의 외벽(253)에 도전성 부재(257)가 배치되기 전에 브릿지(300)가 많이 절삭되는 것이 유리할 수 있다. 인터포저(250)와 연결된 브릿지(300)를 많이 절삭될수록, 도전성 부재(257)가 배치될 수 있는 제2-1 영역(270-1)이 커지고, 제2 영역(270)에 배치된 도전성 부재(257)의 면적이 커질수록 제2 영역(270)과 인접한 영역(A)에 배치된 인터포저 핀(255)에 대한 전자기파 차폐 효과가 커지기 때문이다. 다시 말해, 제2 영역(270) 중 제2-2 영역(270-2)의 면적이 줄어들수록 인터포저(250)의 전자기 차폐 성능이 향상될 수 있다. 다만, 제2-2 영역(270-2)에 남아있는 브릿지(300b)는, 도전성 부재(257) 배치 과정을 포함한 이후의 인터포저(250) 제조 공정에서, 인터포저(250)를 안정적으로 지지해야 하므로 도전성 부재(257)가 배치되기 전 뎁스 드릴(1000)로 제거되는 브릿지(300a)의 양은 제한된다. 즉, 인터포저(250)의 제조 공정 상의 안정성을 위하여, 뎁스 드릴(1000)로 제2-1 영역(270-1)과 연결된 브릿지(300a)이 제거된 후 제2-2 영역(270-2)과 연결된 브릿지(300b)의 두께(t)는 일정 크기 이상이 되어야 한다. 일 실시 예에 따르면, 남아있는 브릿지(300b)의 두께(t)는 인터포저(250) 두께(T)의 약 0.4배일 수 있다.
도 6은 일 실시 예에 따른 전자 장치에서 인터포저를 제조하는 방법을 도시한 것이다. 일 실시 예에 따르면, 뎁스 드릴 공정 없이도, 인터포저에서 비도전성 부재로 형성된 영역과 인접한 영역(A)에 배치된 인터포저 핀(255)이 신호 핀(255a)이 될 수 있다.
일 실시 예에 따르면, 인터포저(250)는 제1 인터포저(250')와 제2 인터포저(250'')가 결합되어(integrated) 형성될 수 있다. 일 실시 예에 따르면, 제1 인터포저(250')의 외벽(253')은 도전성 부재(257)로 형성된 제1 영역(260) 및 비도전성 부재로 형성된 제2 영역(270)을 포함할 수 있다. 제1 인터포저(250')의 제1 영역(260)은 제1 인터포저(250')의 상면(251')부터 하면(252')까지 도전성 부재(257)로 형성된 영역이고, 제2 영역(270)은 상면(251')부터 하면(252')까지 비도전성 부재로 형성된 영역일 수 있다. 일 실시 예에 따르면, 제1 인터포저(250')의 제1 영역(260) 상에 도전성 부재(257)가 배치됨으로써, 인터포저(250)의 제1 영역(260)은 도전성 부재(257)로 형성된 영역이 될 수 있고, 제2 영역(270) 상에는 도전성 부재(257)가 배치되지 않음으로써 인터포저(250)의 제2 영역(270)은 비도전성 부재로 형성된 영역이 될 수 있다.
일 실시 예에 따르면, 제1 인터포저(250')에 대응하는 제2 인터포저(250'')의 측벽은 도전성 부재(257)로 형성될 수 있다. 일 실시 예에 따르면, 제2 인터포저(250'')의 외벽(253'') 중 적어도 제1 인터포저(250')의 제2 영역(270)과 대응하는 제3 영역(280)은 도전성 부재(257)로 형성될 수 있다.
도 6을 참조하면, 제1 인터포저(250')의 제2 영역(270)은 인터포저(250) 제조 과정에서 브릿지(300)와 연결된 부분일 수 있다. 브릿지(300)는 인터포저(250)의 외벽(253)에 도전성 부재(257)가 배치된 후에 제거될 수 있다. 인터포저(250)의 외벽(253)에 도전성 부재(257)가 배치될 때 제2 영역(270)은 외부로 노출되지 않기 때문에, 제2 영역(270) 상에는 도전성 부재(257)가 배치되지 않을 수 있다. 제2 영역(270) 상에 도전성 부재(257)가 배치되지 않기 때문에 인터포저(250)의 제2 영역(270)은 비도전성 부재로 형성될 수 있다.
일 실시 예에 따르면, 비록 제2 영역(270)이 비도전성 부재로 형성되더라도, 제2 영역(270)과 대응하는 제2 인터포저(250'')의 외벽(253'')은 도전성 부재(257)로 형성되기 때문에, 제2 영역(270)과 인접한 영역(A)에 신호 핀(255a)이 배치될 수 있다. 제3 영역(280)에 배치된 도전성 부재(280)가 인터포저(250)의 외벽 중 제2 영역(270)과 대응하는 영역(270, 280)으로 방사되는 전자기파의 일부를 차폐할 수 있기 때문에, 제2 영역(270)에 인접한 신호 핀(255a)에 대한 열화현상을 방지할 수 있다.
상술한 다양한 실시예에 따른, 전자 장치(예: 도 1의 전자 장치(101))의 회로 기판(예: 도 2의 제1 회로 기판(210))에 실장된 적어도 하나의 전자 부품(예: 도 2의 전자 부품(213))을 수용하기 위한 내부 공간(예: 도 2의 내부 공간(S))을 포함하는 인터포저 구조(예: 도 3a의 인터포저(250))는, 상면(upper surface)(예: 도 3a의 상면(251)), 상기 상면에 대향하는 하면(bottom surface) (예: 도 3a의 하면(252)), 상기 인터포저에 의해 형성되어 상기 전자 부품이 배치되는 공간을 향하는 내벽(inner sidewall) (예: 도 3a의 내벽(254)) 및 상기 내벽에 대향하는 외벽(outer sidewall) (예: 도 3a의 외벽(253))을 포함하고, 상기 외벽은 상기 상면으로부터 상기 하면까지 도전성 부재(예: 도 3a의 도전성 부재(257))로 형성되는 제1 영역(예: 도 4의 제1 영역(260)) 및 상기 상면으로부터 제1 위치(예: 도 4의 제1 위치(P1))까지 도전성 부재로 형성되고, 상기 제1 위치부터 상기 하면까지는 비도전성 부재로 형성되는 제2 영역(예: 도 4의 제2 영역(270))을 포함할 수 있다.
일 실시 예에 따른 인터포저 구조는 상기 상면으로부터 상기 하면까지 상기 인터포저를 관통하는 복수의 도전성 비아(예: 도 4의 도전성 비아(255))들을 더 포함하고, 상기 복수의 도전성 비아들은 상기 제1 영역에 대응하는 위치에서 배치되는 제1 도전성 비아 및 상기 제2 영역에 대응하는 제2 도전성 비아를 포함할 수 있다.
일 실시 예에 따른 인터포저 구조의 상기 제1 도전성 비아는 전기적 신호를 전달하는 도전성 비아, 전력을 전달하는 도전성 비아, 또는 그라운드와 연결된 도전성 비아 중 적어도 하나일 수 있다.
일 실시 예에 따른 인터포저 구조의 상기 제2 도전성 비아는, 상기 전자 장치의 상기 전자 부품 사이의 전기적 신호를 전달할 수 있다.
일 실시 예에 따른 인터포저 구조의 상기 제2 도전성 비아는 상기 제2 영역에 대응하는 위치에서 상기 내벽보다 상기 외벽에 상대적으로 더 인접하도록 배치될 수 있다.
일 실시 예에 따른 인터포저 구조의 상기 제1 위치는 상기 상면과 상기 하면으로부터 각각 이격될 수 있다.
일 실시 예에 따른 인터포저 구조의 상기 제1 위치는 상기 하면으로부터 일정 거리(d) 만큼 이격될 수 있다.
일 실시 예에 따른 인터포저 구조의 상기 상면과 상기 하면이 이격된 거리에 대한 상기 제1 위치가 상기 하면으로부터 이격된 거리(d)의 비가 0.5 보다 크고 1보다 작을 수 있다.
일 실시 예에 따른 인터포저 구조의 상기 내벽은 상기 상면으로부터 상기 하면까지 도전성 부재로 형성되는 제3 영역 및 상기 상면으로부터 제2 위치까지 도전성 부재로 형성되고, 상기 제2 위치부터 상기 하면까지는 비도전성 부재로 형성되는 제4 영역을 포함할 수 있다.
일 실시 예에 따른 인터포저 구조의 상기 제2 위치는 상기 상면과 상기 하면으로부터 각각 이격될 수 있다.
일 실시 예에 따른 인터포저 구조의 상기 상면과 상기 하면이 이격된 거리에 대한 상기 제1 위치가 상기 하면으로부터 이격된 거리의 비가 0.5 보다 크고 1보다 작을 수 있다.
다양한 실시예에 따른 전자 장치는, 상기 전자 장치 내부에 배치된 제1 회로 기판 및 제2 회로 기판, 상기 제1 회로 기판 및 상기 제2 회로 기판 사이에 실장되는 전자 부품, 상기 제1 회로 기판 및 상기 제2 회로 기판 사이에 배치되고 상기 전자 부품을 둘러싸는 인터포저 구조를 포함하고, 상기 인터포저 구조는 상면, 상기 상면에 대향하는 하면, 상기 인터포저에 의해 형성되어 상기 전자 부품이 배치되는 공간을 향하는 내벽 및 상기 내벽에 대향하는 외벽을 포함하고, 상기 외벽은 상기 상면으로부터 상기 하면까지 도전성 부재로 형성되는 제1 영역 및 상기 상면으로부터 제1 위치까지 도전성 부재로 형성되고, 상기 제1 위치부터 상기 하면까지는 비도전성 부재로 형성되는 제2 영역을 포함할 수 있다.
일 실시예에 따른 전자 장치의 상기 인터포저 구조는 상기 상면으로부터 상기 하면까지 상기 인터포저를 관통하는 복수의 도전성 비아들을 더 포함하고, 상기 복수의 도전성 비아들은 상기 제1 영역에 대응하는 위치에서 배치되는 제1 도전성 비아 및 상기 제2 영역에 대응하는 제2 도전성 비아를 포함할 수 있다.
일 실시예에 따른 전자 장치의 상기 제2 도전성 비아는, 상기 전자 장치의 상기 전자 부품 사이의 전기적 신호를 전달하고, 상기 제2 영역에 대응하는 위치에서 상기 내벽보다 상기 외벽에 상대적으로 더 인접하도록 배치될 수 있다.
일 실시예에 따른 전자 장치의 상기 제1 위치는 상기 상면과 상기 하면으로부터 각각 이격될 수 있다.
일 실시예에 따른 전자 장치의 상기 제1 위치는 상기 하면으로부터 일정 거리(d) 만큼 이격될 수 있다.
일 실시예에 따른 전자 장치의 상기 상면과 상기 하면이 이격된 거리에 대한 상기 제1 위치가 상기 하면으로부터 이격된 거리(d)의 비가 0.5 보다 크고 1보다 작을 수 있다.
일 실시예에 따른 전자 장치의 상기 내벽은 상기 상면으로부터 상기 하면까지 도전성 부재로 형성되는 제3 영역 및 상기 상면으로부터 제2 위치까지 도전성 부재로 형성되고, 상기 제2 위치부터 상기 하면까지는 비도전성 부재로 형성되는 제4 영역을 포함할 수 있다.
일 실시예에 따른 전자 장치의 상기 상면과 상기 하면이 이격된 거리에 대한 상기 제1 위치가 상기 하면으로부터 이격된 거리의 비가 0.5 보다 크고 1보다 작을 수 있다.
일 실시예에 따른 전자 장치의 상기 전자 부품은 프로세서, 메모리, 통신회로 중 적어도 하나를 포함할 수 있다.
그리고 본 명세서와 도면에 개시된 본 발명의 실시 예들은 본 발명의 실시 예에 따른 기술 내용을 쉽게 설명하고 본 발명의 실시 예의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 발명의 실시 예의 범위를 한정하고자 하는 것은 아니다. 따라서 본 발명의 다양한 실시 예의 범위는 여기에 개시된 실시 예들 이외에도 본 발명의 다양한 실시 예의 기술적 사상을 바탕으로 도출되는 모든 변경 또는 변형된 형태가 본 발명의 다양한 실시 예의 범위에 포함되는 것으로 해석되어야 한다.

Claims (20)

  1. 전자 장치의 회로 기판에 실장된 적어도 하나의 전자 부품을 수용하기 위한 내부 공간을 포함하는 인터포저 구조에 있어서,
    상면(upper surface);
    상기 상면에 대향하는 하면(bottom surface);
    상기 인터포저에 의해 형성되어 상기 전자 부품이 배치되는 공간을 향하는 내벽(inner sidewall); 및
    상기 내벽에 대향하는 외벽(outer sidewall)을 포함하고,
    상기 외벽은:
    상기 상면으로부터 상기 하면까지 도전성 부재로 형성되는 제1 영역 및
    상기 상면으로부터 제1 위치까지 도전성 부재로 형성되고, 상기 제1 위치부터 상기 하면까지는 비도전성 부재로 형성되는 제2 영역을 포함하는 인터포저 구조.
  2. 청구항 1에 있어서,
    상기 상면으로부터 상기 하면까지 상기 인터포저를 관통하는 복수의 도전성 비아들을 더 포함하고,
    상기 복수의 도전성 비아들은 상기 제1 영역에 대응하는 위치에서 배치되는 제1 도전성 비아 및 상기 제2 영역에 대응하는 제2 도전성 비아를 포함하는, 인터포저.
  3. 청구항 2에 있어서,
    상기 제1 도전성 비아는 전기적 신호를 전달하는 도전성 비아, 전력을 전달하는 도전성 비아, 또는 그라운드와 연결된 도전성 비아 중 적어도 하나인 인터포저 구조.
  4. 청구항 2에 있어서,
    상기 제2 도전성 비아는, 상기 전자 장치의 상기 전자 부품 사이의 전기적 신호를 전달하는 인터포저 구조.
  5. 청구항 4에 있어서,
    상기 제2 도전성 비아는 상기 제2 영역에 대응하는 위치에서 상기 내벽보다 상기 외벽에 상대적으로 더 인접하도록 배치되는 인터포저 구조.
  6. 청구항 1에 있어서,
    상기 제1 위치는 상기 상면과 상기 하면으로부터 각각 이격된 인터포저 구조.
  7. 청구항 6에 있어서,
    상기 제1 위치는 상기 하면으로부터 일정 거리(d) 만큼 이격되는 인터포저 구조.
  8. 청구항 7에 있어서,
    상기 상면과 상기 하면이 이격된 거리에 대한 상기 제1 위치가 상기 하면으로부터 이격된 거리(d)의 비가 0.5 보다 크고 1보다 작은 인터포저 구조.
  9. 청구항1에 있어서,
    상기 내벽은:
    상기 상면으로부터 상기 하면까지 도전성 부재로 형성되는 제3 영역 및
    상기 상면으로부터 제2 위치까지 도전성 부재로 형성되고, 상기 제2 위치부터 상기 하면까지는 비도전성 부재로 형성되는 제4 영역을 포함하는 인터포저 구조.
  10. 청구항 9에 있어서,
    상기 제2 위치는 상기 상면과 상기 하면으로부터 각각 이격된 인터포저 구조.
  11. 청구항 10에 있어서,
    상기 상면과 상기 하면이 이격된 거리에 대한 상기 제1 위치가 상기 하면으로부터 이격된 거리의 비가 0.5 보다 크고 1보다 작은 인터포저 구조.
  12. 전자 장치에 있어서,
    상기 전자 장치 내부에 배치된 제1 회로 기판 및 제2 회로 기판;
    상기 제1 회로 기판 및 상기 제2 회로 기판 사이에 실장되는 전자 부품;
    상기 제1 회로 기판 및 상기 제2 회로 기판 사이에 배치되고 상기 전자 부품을 둘러싸는 인터포저 구조를 포함하고,
    상기 인터포저 구조는:
    상면;
    상기 상면에 대향하는 하면;
    상기 인터포저에 의해 형성되어 상기 전자 부품이 배치되는 공간을 향하는 내벽; 및
    상기 내벽에 대향하는 외벽을 포함하고,
    상기 외벽은:
    상기 상면으로부터 상기 하면까지 도전성 부재로 형성되는 제1 영역 및
    상기 상면으로부터 제1 위치까지 도전성 부재로 형성되고, 상기 제1 위치부터 상기 하면까지는 비도전성 부재로 형성되는 제2 영역을 포함하는 전자 장치.
  13. 청구항 12에 있어서,
    상기 인터포저 구조는 상기 상면으로부터 상기 하면까지 상기 인터포저를 관통하는 복수의 도전성 비아들을 더 포함하고,
    상기 복수의 도전성 비아들은 상기 제1 영역에 대응하는 위치에서 배치되는 제1 도전성 비아 및 상기 제2 영역에 대응하는 제2 도전성 비아를 포함하는, 전자 장치.
  14. 청구항 13에 있어서,
    상기 제2 도전성 비아는, 상기 전자 장치의 상기 전자 부품 사이의 전기적 신호를 전달하고, 상기 제2 영역에 대응하는 위치에서 상기 내벽보다 상기 외벽에 상대적으로 더 인접하도록 배치되는, 전자 장치.
  15. 청구항 12에 있어서,
    상기 제1 위치는 상기 상면과 상기 하면으로부터 각각 이격된 전자 장치.
  16. 청구항 15에 있어서,
    상기 제1 위치는 상기 하면으로부터 일정 거리(d) 만큼 이격되는, 전자 장치.
  17. 청구항 16에 있어서,
    상기 상면과 상기 하면이 이격된 거리에 대한 상기 제1 위치가 상기 하면으로부터 이격된 거리(d)의 비가 0.5 보다 크고 1보다 작은 인터포저.
  18. 청구항12에 있어서,
    상기 내벽은:
    상기 상면으로부터 상기 하면까지 도전성 부재로 형성되는 제3 영역 및
    상기 상면으로부터 제2 위치까지 도전성 부재로 형성되고, 상기 제2 위치부터 상기 하면까지는 비도전성 부재로 형성되는 제4 영역을 포함하는 전자 장치.
  19. 청구항 18에 있어서,
    상기 상면과 상기 하면이 이격된 거리에 대한 상기 제1 위치가 상기 하면으로부터 이격된 거리의 비가 0.5 보다 크고 1보다 작은, 전자 장치.
  20. 청구항 12에 있어서,
    상기 전자 부품은 프로세서, 메모리, 통신회로 중 적어도 하나를 포함하는, 전자 장치.

KR1020190089052A 2019-07-23 2019-07-23 인터포저 및 이를 포함하는 전자 장치 KR20210011765A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190089052A KR20210011765A (ko) 2019-07-23 2019-07-23 인터포저 및 이를 포함하는 전자 장치
US16/930,589 US11089681B2 (en) 2019-07-23 2020-07-16 Interposer and electronic device including the same
PCT/KR2020/009460 WO2021015503A1 (en) 2019-07-23 2020-07-17 Interposer and electronic device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190089052A KR20210011765A (ko) 2019-07-23 2019-07-23 인터포저 및 이를 포함하는 전자 장치

Publications (1)

Publication Number Publication Date
KR20210011765A true KR20210011765A (ko) 2021-02-02

Family

ID=74189227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190089052A KR20210011765A (ko) 2019-07-23 2019-07-23 인터포저 및 이를 포함하는 전자 장치

Country Status (3)

Country Link
US (1) US11089681B2 (ko)
KR (1) KR20210011765A (ko)
WO (1) WO2021015503A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102537318B1 (ko) * 2018-10-19 2023-05-26 삼성전자 주식회사 회로 기판 어셈블리 및 그것을 포함하는 전자 장치
EP4280827A4 (en) * 2021-03-17 2024-07-10 Samsung Electronics Co Ltd INTERPOSER AND ELECTRONIC DEVICE INCLUDING SAME
CN113438810A (zh) * 2021-05-18 2021-09-24 深圳市致趣科技有限公司 连接器制作方法、电子设备、连接器及应用

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4661792A (en) * 1986-06-23 1987-04-28 Basler Electric Company Apparatus for mounting printed circuit boards
US7613010B2 (en) * 2004-02-02 2009-11-03 Panasonic Corporation Stereoscopic electronic circuit device, and relay board and relay frame used therein
CN101467500B (zh) * 2006-06-27 2012-08-08 松下电器产业株式会社 中继基板以及电路安装结构体
JP2011071435A (ja) * 2009-09-28 2011-04-07 Fujitsu Ltd インターポーザ
JP4930567B2 (ja) * 2009-10-02 2012-05-16 富士通株式会社 中継基板、プリント基板ユニットおよび中継基板の製造方法
US20120184116A1 (en) 2011-01-18 2012-07-19 Tyco Electronics Corporation Interposer
KR101798918B1 (ko) 2011-03-25 2017-11-17 엘지전자 주식회사 인쇄회로기판 어셈블리, 이의 제조 방법 및 이를 구비하는 이동 단말기
CN109075152B (zh) 2016-05-06 2023-01-24 斯莫特克有限公司 组装平台
KR102553177B1 (ko) * 2016-06-13 2023-07-10 삼성전자주식회사 고주파 전송회로를 포함하는 전자 장치
JP6784298B2 (ja) 2017-01-27 2020-11-11 株式会社村田製作所 回路モジュール及びインターポーザ
US11006524B2 (en) * 2017-09-08 2021-05-11 Apple Inc. Circuit board interposer
KR102400748B1 (ko) * 2017-09-12 2022-05-24 삼성전자 주식회사 인터포저를 포함하는 전자 장치
KR102435019B1 (ko) 2017-12-15 2022-08-22 삼성전자주식회사 전자파 차폐구조를 포함하는 전자기기
US10342131B1 (en) * 2018-04-05 2019-07-02 Lg Electronics Inc. PCB laminated structure and mobile terminal having the same

Also Published As

Publication number Publication date
US20210029826A1 (en) 2021-01-28
US11089681B2 (en) 2021-08-10
WO2021015503A1 (en) 2021-01-28

Similar Documents

Publication Publication Date Title
US20220201861A1 (en) Antenna device and electronic device including the same
US11277949B2 (en) Electronic device comprising interposer surrounding circuit elements disposed on printed circuit board
US11303014B2 (en) Electronic device including antenna module
KR102562631B1 (ko) 안테나 및 그것을 포함하는 전자 장치
KR102568765B1 (ko) 안테나 모듈을 포함하는 전자 장치
KR102499260B1 (ko) 연결부를 공유하는 전기물을 포함하는 전자 장치
US11362424B2 (en) Antenna module and electronic device comprising thereof
CN112956179A (zh) 包括天线的电子装置
US11196180B2 (en) Antenna module comprising dipole antenna and electronic device comprising the same
CN112005539B (zh) 通信装置及包括该通信装置的电子装置
US20190319381A1 (en) Connector forming shielding space and electronic device having the same
US11089681B2 (en) Interposer and electronic device including the same
US11546454B2 (en) Electronic device including connector mounted on circuit board
EP3703264B1 (en) Dual band antenna module
US11217950B2 (en) Apparatus and method for performing antenna function by using USB connector
US11967751B2 (en) Antenna module and electronic device including the same
US20210305739A1 (en) Apparatus for connecting modules included in electronic device
KR20200070782A (ko) 외부 물체의 위치 및 접촉 여부를 감지하기 위한 전자 장치
US11327709B2 (en) Electronic device, audio-purpose external electronic device, and method of receiving signal by electronic device connected with audio-purpose external electronic device
US20220174139A1 (en) Electronic device comprising antenna
KR20210136375A (ko) 안테나를 포함하는 전자 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right