KR20200129700A - 컨트롤러 및 이를 포함하는 메모리 시스템 - Google Patents
컨트롤러 및 이를 포함하는 메모리 시스템 Download PDFInfo
- Publication number
- KR20200129700A KR20200129700A KR1020190054502A KR20190054502A KR20200129700A KR 20200129700 A KR20200129700 A KR 20200129700A KR 1020190054502 A KR1020190054502 A KR 1020190054502A KR 20190054502 A KR20190054502 A KR 20190054502A KR 20200129700 A KR20200129700 A KR 20200129700A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- output
- command
- input
- output unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3041—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is an input/output interface
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0653—Monitoring storage devices or systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4418—Suspend and resume; Hibernate and awake
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/485—Task life-cycle, e.g. stopping, restarting, resuming execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
- G06F9/546—Message passing systems or structures, e.g. queues
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1028—Power efficiency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7201—Logical to physical mapping or translation of blocks or pages
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Human Computer Interaction (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Quality & Reliability (AREA)
- Computer Security & Cryptography (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Description
도 2는 도 1에 도시된 다이(die)를 설명하기 위한 도면이다.
도 3은 멀티 채널(multi channel) 방식에서 커맨드 실행 방법을 설명하기 위한 도면이다.
도 4는 본 발명의 실시예에 따른 컨트롤러를 설명하기 위한 도면이다.
도 5는 플래시 인터페이스 계층의 구성을 설명하기 위한 도면이다.
도 6은 본 발명의 실시예에 따른 중앙 처리 장치를 설명하기 위한 도면이다.
도 7은 채널 스케줄러의 기능을 설명하기 위한 도면이다.
도 8은 어드레스 테이블을 설명하기 위한 도면이다.
도 9는 플래시 인터페이스를 설명하기 위한 도면이다.
도 10 내지 12는 커맨드 큐 스케줄러가 서스펜드 커맨드를 큐잉하는 방법을 설명하기 위한 도면들이다.
도 13은 본 발명의 실시예에 따른 데이터 그룹 설정 방법을 설명하기 위한 도면이다.
도 14는 일반적인 서스펜드 커맨드 처리 방법을 설명하기 위한 도면이다.
도 15는 본 발명의 실시예에 따른 서스펜드 커맨드 처리 방법을 설명하기 위한 도면이다.
도 16은 본 발명의 실시예에 따른 컨트롤러를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 17은 본 발명의 실시예에 따른 컨트롤러를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 18은 본 발명의 실시예에 따른 컨트롤러를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 19는 본 발명의 실시예에 따른 컨트롤러를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
210: 호스트 인터페이스 계층 220: 중앙 처리 장치
230: 플래시 인터페이스 계층 FI: 플래시 인터페이스
221: 커맨드 생성부 222: 채널 스케줄러
223: 어드레스 테이블 224: 제1 버퍼
91: 커맨드 큐 스케줄러 92: 어드레스 입출력 부
93: 데이터 입출력 부 94: 데이터 모니터
Claims (20)
- 노말 커맨드들을 큐잉하고, 서스펜드 커맨드가 입력되면, 상기 서스펜드 커맨드에 우선 순위를 부여하는 커맨드 큐 스케줄러;
상기 커맨드 큐 스케줄러에서 출력된 데이터 출력 신호에 응답하여 데이터를 출력하고, 데이터 출력 정지 신호에 응답하여 데이터 출력을 중단하는 데이터 입출력 부; 및
상기 데이터 입출력 부에 입력된 데이터를 다수의 데이터 그룹들로 구분하고, 상기 데이터 입출력 부에서 현재 출력된 데이터가 포함된 데이터 그룹의 정보를 모니터링하는 데이터 모니터를 포함하고,
상기 데이터 입출력 부는 상기 데이터 출력 정지 신호에 응답하여, 현재 출력되는 상기 데이터 그룹에 포함된 데이터까지 출력한 후 데이터 출력을 중지하고,
상기 커맨드 큐 스케줄러는 상기 데이터 그룹의 출력이 중단되면, 상기 서스펜드 커맨드를 출력하는 컨트롤러.
- 제1항에 있어서, 상기 커맨드 큐 스케줄러는,
상기 노말 커맨드의 큐잉 순서에 따라 상기 노말 커맨드들을 순차적으로 출력하되, 출력된 노말 커맨드의 실행이 완료될 때까지 출력된 상기 노말 커맨드를 저장하는 컨트롤러.
- 제2항에 있어서, 상기 커맨드 큐 스케줄러는,
상기 서스펜드 커맨드를 실행할 때, 이전에 출력된 상기 노말 커맨드보다 상기 서스펜드 커맨드에 우선 순위를 부여하여 상기 서스펜드 커맨드를 출력하고,
재개(resume) 커맨드가 입력되면, 상기 서스펜드 커맨드로 인해 중단되었던 상기 노말 커맨드를 다시 출력하는 컨트롤러.
- 제1항에 있어서, 상기 커맨드 큐 스케줄러는,
상기 서스펜드 커맨드가 입력되면, 상기 데이터 입출력 부에 상기 데이터 출력 정지 신호를 출력하고,
상기 데이터 입출력 부로부터 완료 신호가 수신되면, 상기 서스펜드 커맨드를 출력하는 컨트롤러.
- 제4항에 있어서, 상기 데이터 입출력 부는,
상기 데이터 출력 정지 신호가 수신되면, 상기 데이터 모니터로부터 현재 데이터 그룹에 대한 정보를 수신받고, 수신된 상기 현재 데이터 그룹에 포함된 데이터를 모두 출력한 후에 상기 완료 신호를 출력하는 컨트롤러.
- 제1항에 있어서, 상기 데이터 입출력 부는,
상기 커맨드 큐 스케줄러로부터 상기 데이터 출력 신호를 다시 수신 받으면, 출력이 완료된 데이터 그룹의 다음 데이터 그룹에 포함된 데이터부터 출력하는 컨트롤러.
- 제1항에 있어서, 상기 데이터 모니터는,
상기 데이터 입출력 부에 입력된 상기 데이터를 용량 또는 출력되는 구간에 따라 구분하여 상기 데이터 그룹들에 대한 정보를 관리하는 컨트롤러.
- 제7항에 있어서, 상기 데이터 모니터는,
상기 데이터를 용량에 따라 구분하는 경우,
상기 데이터 입출력 부에 입력된 상기 데이터를 설정된 용량에 따라 구분하여 상기 데이터 그룹들을 정의하고,
상기 데이터 입출력 부에서 출력되는 데이터의 용량이 상기 설정된 용량에 도달할 때마다, 현재 출력되는 데이터가 포함되는 상기 데이터 그룹에 대한 정보를 업데이트하는 컨트롤러.
- 제7항에 있어서, 상기 데이터 모니터는,
상기 데이터를 출력되는 구간에 따라 구분하는 경우,
다수의 구간들에 대응되는 시간을 설정하고, 상기 데이터 입출력 부에서 데이터가 출력된 후 상기 설정된 시간마다 상기 데이터가 포함되는 상기 데이터 그룹에 대한 정보를 업데이트하는 컨트롤러.
- 동일한 채널에 연결되며 데이터가 저장될 수 있는 제1 및 제2 다이들;
호스트로부터 수신된 요청에 따라, 제1 커맨드 또는 상기 제1 커맨드보다 우선 순위가 높은 제2 커맨드를 출력하는 중앙 처리 장치; 및
상기 제1 커맨드에 따라 상기 제1 다이에 데이터를 출력하는 플래시 인터페이스 계층을 포함하고,
상기 플래시 인터페이스 계층은,
상기 데이터를 다수의 데이터 그룹들로 구분하고,
상기 제2 커맨드가 입력되면, 현재 출력되는 데이터가 포함된 데이터 그룹까지 데이터를 출력한 후, 상기 제2 커맨드를 상기 제2 커맨드에 출력하고,
상기 제2 커맨드의 실행이 종료되면, 출력이 완료된 데이터 그룹의 다음 순번의 데이터 그룹에 포함된 데이터를 상기 제1 다이에 출력하는 메모리 시스템.
- 제10항에 있어서, 상기 중앙 처리 장치는,
상기 요청을 상기 제1 커맨드 또는 상기 제2 커맨드로 변환하는 커맨드 생성부;
상기 채널의 상태 정보에 따라 상기 제1 커맨드 또는 상기 제2 커맨드를 상기 플래시 인터페이스 계층으로 출력하는 채널 스케줄러;
상기 호스트로부터 수신된 논리 어드레스에 대응되는 물리 어드레스를 상기 플래시 인터페이스 계층으로 출력하는 어드레스 테이블; 및
상기 호스트로부터 수신된 상기 데이터를 임시로 저장한 후 상기 플래시 인터페이스 계층으로 출력하는 제1 버퍼를 포함하는 메모리 시스템.
- 제11항에 있어서, 상기 채널 스케줄러는,
상기 채널의 상기 상태 정보가 저장 및 업데이트되는 제2 버퍼; 및
상기 채널에 따라 큐잉되는 커맨드들을 임시로 저장하는 제3 버퍼를 포함하는 메모리 시스템.
- 제12항에 있어서,
상기 상태 정보는 상기 채널의 작업량 정보인 메모리 시스템.
- 제10항에 있어서, 상기 플래시 인터페이스 계층은,
상기 제1 커맨드 또는 상기 제2 커맨드를 임시로 저장하고, 상기 제1 커맨드가 실행 중일 때 상기 제2 커맨드가 입력되면, 상기 제1 커맨드의 실행을 중단하고 상기 제2 커맨드가 실행되도록 상기 제1 및 제2 커맨드들을 큐잉하는 커맨드 큐 스케줄러;
상기 중앙 처리 장치에서 수신된 상기 물리 어드레스를 임시로 저장하고, 상기 커맨드 큐 스케줄러에서 출력된 어드레스 출력 신호에 응답하여 상기 물리 어드레스를 출력하는 어드레스 입출력 부;
상기 커맨드 큐 스케줄러에서 출력된 데이터 출력 신호에 응답하여 상기 데이터를 출력하고, 데이터 출력 정지 신호에 응답하여 상기 데이터의 출력을 중단하는 데이터 입출력 부; 및
상기 데이터 입출력 부에 입력된 상기 데이터를 다수의 데이터 그룹들로 구분하고, 상기 데이터 입출력 부에서 현재 출력된 데이터가 포함된 데이터 그룹의 정보를 모니터링하는 데이터 모니터를 포함하는 메모리 시스템.
- 제14항에 있어서,
상기 데이터 입출력 부는 상기 데이터 출력 정지 신호에 응답하여, 현재 출력되는 상기 데이터 그룹에 포함된 데이터까지 출력한 후 데이터 출력을 중지하고,
상기 커맨드 큐 스케줄러는 상기 데이터 그룹의 출력이 중단되면, 상기 제2 커맨드를 출력하는 메모리 시스템.
- 제14항에 있어서, 상기 커맨드 큐 스케줄러는,
상기 제2 커맨드를 실행할 때, 이전에 출력된 상기 제1 커맨드보다 상기 제2 커맨드에 우선 순위를 부여하여 상기 제2 커맨드를 출력하고,
재개(resume) 커맨드가 입력되면, 상기 제2 커맨드로 인해 중단되었던 상기 제1 커맨드를 다시 출력하는 메모리 시스템.
- 제14항에 있어서, 상기 커맨드 큐 스케줄러는,
상기 제2 커맨드가 입력되면, 상기 데이터 입출력 부에 상기 데이터 출력 정지 신호를 출력하고,
상기 데이터 입출력 부로부터 완료 신호가 수신되면, 상기 제2 커맨드를 출력하는 메모리 시스템.
- 제17항에 있어서, 상기 데이터 입출력 부는,
상기 데이터 출력 정지 신호가 수신되면, 상기 데이터 모니터로부터 현재 데이터 그룹에 대한 정보를 수신받고, 수신된 상기 현재 데이터 그룹에 포함된 데이터를 모두 출력한 후에 상기 완료 신호를 출력하는 메모리 시스템.
- 제17항에 있어서, 상기 데이터 입출력 부는,
상기 커맨드 큐 스케줄러로부터 상기 데이터 출력 신호를 다시 수신 받으면, 출력이 완료된 데이터 그룹의 다음 데이터 그룹에 포함된 데이터부터 출력하는 메모리 시스템.
- 제14항에 있어서, 상기 데이터 모니터는,
상기 데이터 입출력 부에 입력된 상기 데이터를 용량 또는 출력되는 구간에 따라 구분하여 상기 데이터 그룹들에 대한 정보를 관리하는 메모리 시스템.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190054502A KR102833711B1 (ko) | 2019-05-09 | 컨트롤러 및 이를 포함하는 메모리 시스템 | |
US16/727,417 US11455186B2 (en) | 2019-05-09 | 2019-12-26 | Controller and memory system having the same |
CN201911400662.7A CN111913654B (zh) | 2019-05-09 | 2019-12-30 | 控制器及具有其的存储器系统 |
US17/868,430 US20220350655A1 (en) | 2019-05-09 | 2022-07-19 | Controller and memory system having the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190054502A KR102833711B1 (ko) | 2019-05-09 | 컨트롤러 및 이를 포함하는 메모리 시스템 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20200129700A true KR20200129700A (ko) | 2020-11-18 |
KR102833711B1 KR102833711B1 (ko) | 2025-07-14 |
Family
ID=
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230116341A (ko) * | 2022-01-28 | 2023-08-04 | 삼성전자주식회사 | 스토리지 장치 및 스토리지 장치의 동작 방법 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230116341A (ko) * | 2022-01-28 | 2023-08-04 | 삼성전자주식회사 | 스토리지 장치 및 스토리지 장치의 동작 방법 |
Also Published As
Publication number | Publication date |
---|---|
CN111913654B (zh) | 2023-08-11 |
US20200356407A1 (en) | 2020-11-12 |
CN111913654A (zh) | 2020-11-10 |
US11455186B2 (en) | 2022-09-27 |
US20220350655A1 (en) | 2022-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11151027B2 (en) | Methods and apparatuses for requesting ready status information from a memory | |
US10079048B2 (en) | Adjusting access of non-volatile semiconductor memory based on access time | |
US11061607B2 (en) | Electronic system having host and memory controller, and operating method thereof | |
KR102417977B1 (ko) | 메모리 시스템 및 그것의 동작 방법 | |
US9304691B2 (en) | Memory system and bank interleaving method | |
CN107885456B (zh) | 减少io命令访问nvm的冲突 | |
US20220350655A1 (en) | Controller and memory system having the same | |
KR20160049200A (ko) | 데이터 저장 장치의 작동 방법, 이를 포함하는 모바일 컴퓨팅 장치, 및 이의 작동 방법 | |
KR102751332B1 (ko) | 메모리 컨트롤러, 메모리 시스템 및 이의 동작 방법 | |
TW202046114A (zh) | 用來進行記憶裝置的存取管理之方法、記憶裝置及其控制器、主裝置以及電子裝置 | |
KR20100031132A (ko) | 플래시 메모리 시스템에서 페이징된 가비지 수집과 하우스 키핑 동작 | |
KR20210098717A (ko) | 컨트롤러, 컨트롤러의 동작 방법 및 이를 포함하는 저장 장치 | |
KR20220105285A (ko) | 컨트롤러 및 컨트롤러의 동작 방법 | |
CN112214163A (zh) | 存储器控制器以及包括其的存储器系统 | |
US20190258593A1 (en) | Memory controller and operating method thereof | |
KR20190130831A (ko) | 컨트롤러 및 이를 포함하는 메모리 시스템 | |
US20240354006A1 (en) | Apparatus with response completion pacing | |
KR102509487B1 (ko) | 메모리 시스템 및 그것의 동작 방법 | |
KR102725762B1 (ko) | 메모리 컨트롤러 및 이를 포함하는 메모리 시스템 | |
KR102833711B1 (ko) | 컨트롤러 및 이를 포함하는 메모리 시스템 | |
KR20250094355A (ko) | 다수의 사용자들에 대한 리소스 할당을 수행하는 메모리 컨트롤러, 이를 포함하는 스토리지 장치 및 메모리 컨트롤러의 동작방법 | |
KR20210152760A (ko) | 컨트롤러 및 메모리 시스템 | |
KR20210044083A (ko) | 컨트롤러 및 이의 동작 방법 | |
HK1146147B (en) | Adjusting access of non-volatile semiconductor memory based on access time | |
HK1172443A (en) | Flash memory device comprising host interface for processing a multi-command descriptor block in order to exploit concurrency |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20190509 |
|
PG1501 | Laying open of application | ||
A201 | Request for examination | ||
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20220509 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20190509 Comment text: Patent Application |
|
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20240627 Patent event code: PE09021S01D |
|
E90F | Notification of reason for final refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Final Notice of Reason for Refusal Patent event date: 20241112 Patent event code: PE09021S02D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20250623 |