KR20190124448A

KR20190124448A - 캐리어 어그리게이션(ca) 지원 가능한 멀티 입력 및 출력 구조를 갖는 저잡음 증폭회로

Info

Publication number: KR20190124448A
Application number: KR1020180048423A
Authority: KR
Inventors: 유현환; 임종모; 나유삼; 유현진; 조형준; 김유환
Original assignee: 삼성전기주식회사
Priority date: 2018-04-26
Filing date: 2018-04-26
Publication date: 2019-11-05
Also published as: US10686413B2; CN110417370A; CN110417370B; US20190334488A1

Abstract

본 발명의 일 실시 예에 따른 저잡음 증폭회로는, 제1 및 제2 밴드 신호중 하나의 밴드 신호를 증폭하도록 병렬 공통 소스 구조와 캐스코드된 공통 게이트 구조를 포함하는 제1 저잡음 증폭기; 제3 및 제4 밴드 신호중 하나의 밴드 신호를 증폭하도록 병렬 공통 소스 구조와 캐스코드된 공통 게이트 구조를 포함하는 제2 저잡음 증폭기; 상기 제1 저잡음 증폭기에 접속된 제1 입력단, 상기 제2 저잡음 증폭기에 접속된 제2 입력단, 상기 제1 입력단 및 제2 입력단을 통해 입력되는 신호를 출력하기 위한 제1 출력단 및 제2 출력단을 포함하는 출력 DPDT 회로; 및 사전에 설정된 미모(MIMO) 통신 방식 또는 CA(Carrier Aggregation) 통신 방식에 응답하여, 상기 제1 및 제2 저잡음 증폭기, 그리고 상기 출력 DPDT 회로에 대해 상기 증폭 제어 및 상기 스위칭 제어를 수행하는 제어 회로; 를 포함한다.

Description

캐리어 어그리게이션(CA) 지원 가능한 멀티 입력 및 출력 구조를 갖는 저잡음 증폭회로{LOW NOISE AMPLIFIER CIRCUIT WITH MULTI-INPUT AND OUTPUT STRUCTURE CAPABLE OF SUPPORTING CARRIER AGGREGATION}

본 발명은 캐리어 어그리게이션(CA) 지원 가능한 멀티 입력 및 출력 구조를 갖는 저잡음 증폭회로에 관한 것이다.

최근 수신기의 프론트-엔트(Front-End) 구조는 사용 국가, 주파수 대역, 어플리케이션(application)에 따라 여러 가지 형태의 모듈로 제작될 수 있다. 특히 고사양의 단말기에서는 수신감도를 향상시키기 위해, 저잡음 증폭기(LNA)가 포함된 PAMiD(PA Module With integrated Duplexer) 형태인 L-PAMiD(LNA + PAMiD) 형태의 구조가 모듈로 개발되고 있다.

L-PAMiD 모듈은 주파수 대역에 따라 크게는 로우 밴드(Low Band), 미드 밴드(Mid Band), 하이 밴드(High Band) 형태가 있으며 각각 지원해야 하는 주파수 밴드(Band)도 다양하다. 특히 하이 밴드(High Band)의 경우는 주로 B30/B40/B41/B7가 사용되고 있으며, B40/B41은 TDD방식을 지원하고 B30/B7은 FDD방식을 지원한다.

또한, 하이 데이터 레이트(High data rate)를 구현하기 위해서, B40/B41, B40/B7은 CA(Carrier Aggregation)을 지원해야 한다. 이와 같은 하이 밴드(High Band) L-PAMiD 형태의 모듈의 수신감도를 높이기 위해서는, 필터 (예: SAW/BAW) 의 삽입손실(insertion Loss) 성능도 중요하지만 LNA의 잡음지수(NF:Noise Figure) 성능도 중요하다.

한편, 최근 모바일 통신에서, 하이 데이터 레이트(High data rate)를 처리하기 위해 CA(Carrier Aggregation)를 지원하도록 요구한다. 이는 비슷한 주파수 대역 내에 존재하는 신호에 대해서 서로 다른 LNA를 필요로 한다. 예를 들어 B40(2.3~2.4GHz) 및 B41(2.5~2.7GHz)을 CA(Carrier Aggregation) 하기 위해서는 B40 및 B41에 최적화된 LNA가 두 개 필요하다. 또한 B30(2.35-2.36G) 및 B7(2.62~2.69GHz)을 CA(Carrier Aggregation) 하기 위해서도 마찬가지로 두 개의 LNA가 필요하다. 즉, 4개의 밴드(B30/B40/B41/B7)에 대해서 CA(Carrier Aggregation)을 지원하기 위해서는 4개의 입력과 2개의 출력을 지원하는 LNA가 필요하다.

기존의 저잡음 증폭회로중 하나로, 입력단에 SPMT(Single Pole Multi Throw) 스위치를 사용하는 멀티 입력(Multi Input) LNA 구조가 있다.

이러한 LNA 구조의 경우, 스위치 손실(Switch Loss)이 전체 잡음 지수(Noise Figure)에 중요한 영향을 주기 때문에 스위치 손실(Switch Loss)에 의한 잡음 지수(NF)의 열화가 발생되는 문제점이 있다.

또한, 기존의 저잡음 증폭회로가 입력단에 스위치를 사용하는 경우에는 스위치 소자의 사용 개수가 많아지면 스위치 손실이 증가되는 문제점이 있다.

기존의 저잡음 증폭회로중 다른 하나로, 입력단은 밴드별로 분리해서 사용하고 출력단은 공유해서 사용하는 구조가 있다.

이러한 LNA 구조는, MIMO((Multi Inpu Multi Output)를 구현하기 위한 일반적인 구조로, 이는 각각의 입력단에 매칭 회로를 구현하여야 하기 때문에 모듈입장에서는 매칭용 컴포넌트(Component)가 많이 필요하게 되고 출력단이 공유되기 때문에 아이솔레이션(Isolation) 특성이 열화되는 문제점이 있다.

(선행기술문헌)

(특허문헌 1) KR 2013-0060756

본 발명의 일 실시 예는, 복수의 밴드별 입출력 아이솔레이션 및 게인 특성을 개선할 수 있으며, CA(Carrier Aggregation) 통신 및 MIMO 통신을 지원할 수 있는 저잡음 증폭회로를 제공한다.

또한, 복수의 밴드별로 매칭을 최적화할 수 있는 저잡음 증폭회로를 제공한다.

본 발명의 일 실시 예에 의해, 제1 및 제2 밴드 신호중 하나의 밴드 신호를 증폭하도록 병렬 공통 소스 구조와 캐스코드된 공통 게이트 구조를 포함하는 제1 저잡음 증폭기; 제3 및 제4 밴드 신호중 하나의 밴드 신호를 증폭하도록 병렬 공통 소스 구조와 캐스코드된 공통 게이트 구조를 포함하는 제2 저잡음 증폭기; 상기 제1 저잡음 증폭기에 접속된 제1 입력단, 상기 제2 저잡음 증폭기에 접속된 제2 입력단, 상기 제1 입력단 및 제2 입력단을 통해 입력되는 신호를 출력하기 위한 제1 출력단 및 제2 출력단을 포함하는 출력 DPDT 회로; 및 사전에 설정된 미모(MIMO) 통신 방식 또는 CA(Carrier Aggregation) 통신 방식에 응답하여, 상기 제1 및 제2 저잡음 증폭기, 그리고 상기 출력 DPDT 회로에 대해 증폭 제어 및 스위칭 제어를 수행하는 제어 회로; 를 포함하는 저잡음 증폭회로가 제안된다.

상기 제1 저잡음 증폭기는, 상기 제1 및 제2 밴드 신호중 하나를 증폭하도록 병렬 공통 소스 트랜지스터를 포함하는 제1 공통 소스 증폭회로; 및 상기 제1 공통 소스 증폭회로에 의해 증폭된 신호를 증폭하도록 상기 제1 공통 소스 증폭회로의 병렬 공통 소스 트랜지스터와 캐스코드(cascode)된 공통 게이트 트랜지스터를 포함하는 제1 공통 게이트 증폭회로; 를 포함할 수 있다.

상기 제2 저잡음 증폭기는, 상기 제3 및 제4 밴드 신호중 하나를 증폭하도록 병렬 공통 소스 트랜지스터를 포함하는 제2 공통 소스 증폭회로; 및 상기 제2 공통 소스 증폭회로에 의해 증폭된 신호를 증폭하도록 상기 제2 공통 소스 증폭회로의 병렬 공통 소스 트랜지스터와 캐스코드(cascode)된 공통 게이트 트랜지스터를 포함하는 제2 공통 게이트 증폭회로; 를 포함할 수 있다.

상기 제1 저잡음 증폭기는, 상기 제1 저잡음 증폭기의 출력단과 제1 전원 단자 사이에 접속된 제1 출력 임피던스 회로를 포함하고, 상기 제1 출력 임피던스 회로는, 상기 제1 저잡음 증폭기의 출력단과 상기 제1 전원 단자 사이에 접속된 제1 코일; 상기 제1 코일에 병렬로 접속된 제1 이득 가변 저항; 상기 제1 코일에 병렬로 접속된 제1 주파수 가변 커패시터; 및 상기 제1 저잡음 증폭기의 출력단에 접속되어, 상기 제1 저잡음 증폭기의 출력 임피던스를 가변하는 제1 가변 임피던스 회로; 를 포함할 수 있다.

상기 제2 저잡음 증폭기는, 상기 제2 저잡음 증폭기의 출력단과 제2 전원 단자 사이에 접속된 제2 출력 임피던스 회로를 포함하고, 상기 제2 출력 임피던스 회로는, 상기 제2 저잡음 증폭기의 출력단과 상기 제2 전원 단자 사이에 접속된 제2 코일; 상기 제2 코일에 병렬로 접속된 제2 이득 가변 저항; 상기 제2 코일에 병렬로 접속된 제1 주파수 가변 커패시터; 및 상기 제2 저잡음 증폭기의 출력단에 접속되어, 상기 제2 저잡음 증폭기의 출력 임피던스를 가변하는 제2 가변 임피던스 회로; 를 포함할 수 있다.

상기 출력 DPDT 회로는, 상기 제1 입력단과 상기 제1 출력단 사이에 접속된 제1 스위치; 상기 제1 입력단과 상기 제2 출력단 사이에 접속된 제2 스위치; 상기 제2 입력단과 상기 제1 출력단 사이에 접속된 제3 스위치; 및 상기 제2 입력단과 상기 제2 출력단 사이에 접속된 제4 스위치; 를 포함할 수 있다.

상기 제1 내지 제4 스위치 각각은, 3개의 스위치 소자를 포함하는 T자 형태의 구조로 이루어질 수 있다.

본 발명의 일 실시 예에 의해, 제1 및 제2 밴드 신호 각각에 대한 개별 매칭을 행하는 제1 입력 매칭 회로부; 제3 및 제4 밴드 신호 각각에 대한 개별 매칭을 행하는 제2 입력 매칭 회로부; 입력되는 증폭 제어에 응답하여, 상기 제1 및 제2 밴드 신호중 하나의 밴드 신호를 증폭하도록 병렬 공통 소스 구조와 캐스코드된 공통 게이트 구조를 포함하는 제1 저잡음 증폭기; 입력되는 증폭 제어에 응답하여, 상기 제3 및 제4 밴드 신호중 하나의 밴드 신호를 증폭하도록 병렬 공통 소스 구조와 캐스코드된 공통 게이트 구조를 포함하는 제2 저잡음 증폭기; 및 상기 제1 저잡음 증폭기에 접속된 제1 입력단, 상기 제2 저잡음 증폭기에 접속된 제2 입력단, 상기 제1 입력단 및 제2 입력단을 통해 입력되는 신호를 출력하기 위한 제1 출력단 및 제2 출력단을 포함하여, 입력되는 스위칭 제어에 응답하는 출력 DPDT 회로; 를 포함하는 저잡음 증폭회로가 제안된다.

상기 제2 저잡음 증폭기는, 상기 제3 및 제4 밴드 신호중 하나를 증폭하도록 병렬 공통 소스 구조를 갖는 제2 공통 소스 증폭회로; 및 상기 제2 공통 소스 증폭회로에 의해 증폭된 신호를 증폭하도록 상기 제2 공통 소스 증폭회로의 병렬 공통 소스 트랜지스터와 캐스코드(cascode)된 공통 게이트 트랜지스터를 포함하는 제2 공통 게이트 증폭회로; 를 포함할 수 있다.

상기 제2 저잡음 증폭기는, 상기 제2 저잡음 증폭기의 출력단과 제2 전원 단자 사이에 접속된 제2 출력 임피던스 회로를 포함하고, 상기 제2 출력 임피던스 회로는, 상기 제2 저잡음 증폭기의 출력단과 상기 제2 전원 단자 사이에 접속된 제2 코일; 상기 제2 코일에 병렬로 접속된 제2 이득 가변 저항; 상기 제2 코일에 병렬로 접속된 제2 주파수 가변 커패시터; 및 상기 제2 저잡음 증폭기의 출력단에 접속되어, 상기 제2 저잡음 증폭기의 출력 임피던스를 가변하는 제2 가변 임피던스 회로; 를 포함할 수 있다.

본 발명의 일 실시 예에 의하면, 스위치 소자를 줄여서 스위치 손실(switch loss)에 의한 로우 잡음지수(Low NF: Noise Figure)) 특성을 개선할 수 있고, MIMO LNA 구조에서 3단 스택 증폭 구조를 이용하여 양호한 증폭이득을 획득할 수 있고, 밴드별 입출력 아이솔레이션(Isolation) 특성을 개선할 수 있으며, 출력 단에 DPDT(Double Pole Double Throw)을 사용하여 캐리어 어그리게이션(Carrier Aggregation)을 지원할 수 있고, 포트간 아이솔레이션(Isolation) 특성을 좋게 할 수 있다.

또한, 입력단에 스위치 구조 대신에 밴드별 매칭 구조를 적용하여 밴드별 매칭 최적화로 인하여 성능 최적화가 가능하다.

도 1은 본 발명의 일 실시 예에 따른 저잡음 증폭회로의 일 예시도이다.
도 2는 본 발명의 일 실시 예에 따른 저잡음 증폭회로의 다른 일 예시도이다.
도 3은 본 발명의 일 실시 예에 따른 제1 및 제2 저잡음 증폭기의 예시도이다.
도 4는 도 3의 제1 출력 임피던스 회로의 일 예시도이다.
도 5는 도 3의 제2 출력 임피던스 회로의 일 예시도이다.
도 6은 본 발명의 일 실시 예에 따른 출력 DPDT 회로의 일 예시도이다.
도 7은 도 6의 출력 DPDT 회로의 다른 일 예시도이다.

이하에서는, 본 발명은 설명되는 실시 예에 한정되지 않으며, 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다.

또한, 본 발명의 각 실시 예에 있어서, 하나의 예로써 설명되는 구조, 형상 및 수치는 본 발명의 기술적 사항의 이해를 돕기 위한 예에 불과하므로, 이에 한정되는 것이 아니라 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다. 본 발명의 실시 예들은 서로 조합되어 여러 가지 새로운 실시 예가 이루어질 수 있다.

그리고, 본 발명에 참조된 도면에서 본 발명의 전반적인 내용에 비추어 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.

이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위해서, 본 발명의 실시 예를 첨부한 도면을 참조하여 상세히 설명한다.

도 1은 본 발명의 일 실시 예에 따른 저잡음 증폭회로의 일 예시도이다. 도 1을 참조하면, 본 발명의 일 실시 예에 따른 저잡음 증폭회로는, 제1 저잡음 증폭기(210), 제2 저잡음 증폭기(220), 출력 DPDT 회로(300) 및 제어 회로(400)를 포함할 수 있다.

도 2는 본 발명의 일 실시 예에 따른 저잡음 증폭회로의 다른 일 예시도이다. 도 2를 참조하면, 본 발명의 일 실시 예에 따른 저잡음 증폭회로는, 제1 입력 매칭 회로부(110), 제2 입력 매칭 회로부(120), 제1 저잡음 증폭기(210), 제2 저잡음 증폭기(220), 출력 DPDT 회로(300), 및 제어 회로(400)를 포함할 수 있다.

일 예로, 상기 제1 입력 매칭 회로부(110), 제2 입력 매칭 회로부(120), 제1 저잡음 증폭기(210), 제2 저잡음 증폭기(220), 출력 DPDT 회로(300), 및 제어 회로(400)는 적어도 하나의 집적회로(IC)로 구현될 수 있다.

상기 제1 입력 매칭 회로부(110)는, 상기 제1 및 제2 밴드 신호(SB1,SB2) 각각에 대한 개별 매칭을 행할 수 있다. 일 예로, 상기 제1 입력 매칭 회로부(110)는 상기 제1 및 제2 밴드 신호(SB1,SB2) 각각에 대해 임피던스를 매칭하기 위한 매칭 소자(M,M2)를 포함할 수 있다.

상기 제2 입력 매칭 회로부(120)는, 제3 및 제4 밴드 신호(SB3,SB4) 각각에 대한 개별 매칭을 행할 수 있다. 일 예로, 상기 제2 입력 매칭 회로부(120)는 상기 제3 및 제4 밴드 신호(SB3,SB4) 각각에 대해 임피던스를 매칭하기 위한 매칭 소자(M3,M4)를 포함할 수 있다.

예를 들어, 상기 매칭소자(M1.M2,M3,M4)는, 각 밴드별로 매칭에 최적화된 임피던스를 갖는 코일과 같은 인덕턴스 소자가 될 수 있다.

도 1 및 도 2를 참조하면, 상기 제어 회로(400)는, 통신 방식을 설정하기 위한 데이터 신호(SD)를 입력받아, 사전에 정해진 미모(MIMO) 통신 방식 또는 CA(Carrier Aggregation) 통신을 설정할 수 있고, 이와 같이 설정된 미모(MIMO) 통신 방식 또는 CA(Carrier Aggregation) 통신 방식에 응답하여, 상기 제1 및 제2 저잡음 증폭기(210,220), 그리고 상기 출력 DPDT 회로(300)에 대해 상기 증폭 제어 및 상기 스위칭 제어를 수행할 수 있다.

예를 들어, 상기 제어 회로(400)는, 상기 제1 및 제2 저잡음 증폭기(210,220), 그리고 상기 출력 DPDT 회로(300)를 미모(MIMO) 통신을 위해 제어하거나 CA(Carrier Aggregation) 통신을 위해 제어할 수 있다.

상기 제1 저잡음 증폭기(210)는, 상기 제어 회로(400)의 증폭 제어에 응답하여, 상기 제1 및 제2 밴드 신호(SB1,SB2)중 하나의 밴드 신호를 증폭하도록 병렬 공통 소스 구조와 캐스코드된 공통 게이트 구조를 포함할 수 있다.

상기 제2 저잡음 증폭기(220)는, 상기 제어 회로(400)의 증폭 제어에 응답하여, 상기 제3 및 제4 밴드 신호(SB3,SB4)중 하나의 밴드 신호를 증폭하도록 병렬 공통 소스 구조와 캐스코드된 공통 게이트 구조를 포함할 수 있다.

예를 들어, 상기 제1 및 제2 밴드 신호(SB1,SB2)는 B30 신호 및 B40 신호가 될 수 있고, 상기 제3 및 제4 밴드 신호(SB3,SB4)는 B7 신호 및 B41 신호가 될 수 있으며, 이러한 예시에 한정되는 것은 아니다.

상기 출력 DPDT 회로(300)는, 상기 제1 저잡음 증폭기(210)에 접속된 제1 입력단(IN1), 상기 제2 저잡음 증폭기(220) 에 접속된 제2 입력단(IN2), 상기 제1 입력단(IN1) 및 제2 입력단(IN2)을 통한 신호를 출력하는 제1 출력단(RFOUT1) 및 제2 출력단(RFOUT2)을 포함하여, 상기 제어 회로(400)의 스위칭 제어에 응답할 수 있다.

본 발명의 각 도면에 대해, 동일한 부호 및 동일한 기능의 구성요소에 대해서는 가능한 불필요한 중복 설명은 생략될 수 있고, 각 도면에 대해 가능한 차이점에 대한 사항이 설명될 수 있다.

도 3은 본 발명의 일 실시 예에 따른 제1 및 제2 저잡음 증폭기의 예시도이다.

도 1, 도 2 및 도 3을 참조하면, 상기 제1 저잡음 증폭기(210)는, 제1 공통 소스 증폭회로(211) 및 제1 공통 게이트 증폭회로(212)를 포함할 수 있다.

상기 제1 공통 소스 증폭회로(211)는, 상기 제1 및 제2 밴드 신호(SB1,SB2)중에서 선택된 하나를 증폭하도록 병렬 공통 소스 트랜지스터(M11,M12)를 포함할 수 있다. 상기 제1 공통 게이트 증폭회로(212)는, 상기 제1 공통 소스 증폭회로(211)에 의해 증폭된 신호를 증폭하도록 상기 제1 공통 소스 증폭회로(211)의 병렬 공통 소스 트랜지스터(M11,M12)와 캐스코드(cascode)된 공통 게이트 트랜지스터(M13,M14)를 포함할 수 있다. 예를 들어, 상기 제1 공통 게이트 증폭회로(212)는 상기 제1 공통 소스 증폭회로(211)의 게인(gain)보다 작고 1이상의 게인을 가질 수 있으며, 이에 한정되지는 않는다.

또한, 상기 제2 저잡음 증폭기(220)는, 제2 공통 소스 증폭회로(221) 및 제2 공통 게이트 증폭회로(222)를 포함할 수 있다.

상기 제2 공통 소스 증폭회로(221)는, 상기 제3 및 제4 밴드 신호(SB3,SB4)중에서 선택된 하나를 증폭하도록 병렬 공통 소스 트랜지스터(M21,M22)를 포함할 수 있다. 상기 제2 공통 게이트 증폭회로(222)는, 상기 제2 공통 소스 증폭회로(221)에 의해 증폭된 신호를 증폭하도록 상기 제2 공통 소스 증폭회로(221)의 병렬 공통 소스 트랜지스터와 캐스코드(cascode)된 공통 게이트 트랜지스터(M23,M24)를 포함할 수 있다. 예를 들어, 상기 제2 공통 게이트 증폭회로(222)는 상기 제2 공통 소스 증폭회로(221)의 게인(gain)보다 작고 1이상의 게인을 가질 수 있으며, 이에 한정되지는 않는다.

또한, 상기 제1 저잡음 증폭기(210)는 제1 출력 임피던스 회로(213)를 더 포함할 수 있고, 상기 제2 저잡음 증폭기(220)는 제2 출력 임피던스 회로(223)를 더 포함할 수 있다.

상기 제1 출력 임피던스 회로(213)는, 상기 제1 저잡음 증폭기(210)의 출력단과 제1 전원(VLDO1) 단자 사이에 접속될 수 있다. 상기 제2 출력 임피던스 회로(223)는 상기 제2 저잡음 증폭기(220)의 출력단과 제2 전원(VLDO2) 단자 사이에 접속될 수 있다.

또한, 도 3을 참조하면, 상기 제1 공통 소스 증폭회로(211)의 병렬 공통 소스 트랜지스터(M11,M12)의 게이트에는 각 바이어스 저항(R11,R12)을 통해 바이어스 전압(VB11,VB12)이 공급되고, 상기 제1 저잡음 증폭기(210)의 제1 및 제2 입력단(IN1,IN2)에는 DC 블로킹 커패시터(CB11,CB12)가 접속되고, 상기 병렬 공통 소스 트랜지스터(M11,M12)의 소스에는 디제너레이션 인덕터(L11,L12)가 접속되어 있다. 또한, 상기 제1 저잡음 증폭기(210)의 스택 구조로 접속된 두 공통 게이트 트랜지스터(M13,M14)의 게이트에는 각 바이어스 저항(R13,R14)을 통해 바이어스 전압(VB13,VB14)이 공급되고, 상기 공통 게이트 트랜지스터(M13,M14)의 게이트와 접지 사이에 커패시터(C11,C121)가 접속되어 있다.

또한, 상기 제2 공통 소스 증폭회로(221)의 병렬 공통 소스 트랜지스터(M21,M22)의 게이트에는 각 바이어스 저항(R21,R22)을 통해 바이어스 전압(VB21,VB22)이 공급되고, 상기 제2 저잡음 증폭기(220)의 제3 및 제4 입력단(IN3,IN4)에는 DC 블로킹 커패시터(CB21,CB22)가 접속되고, 상기 병렬 공통 소스 트랜지스터(M21,M22)의 소스에는 디제너레이션 인덕터(L21,L22)가 접속되어 있다. 또한, 상기 제2 저잡음 증폭기(220)의 스택 구조로 접속된 공통 게이트 트랜지스터(M23,M24)의 게이트에는 각 바이어스 저항(R23,R24)을 통해 바이어스 전압(VB23,VB24)이 공급되고, 상기 공통 게이트 트랜지스터(M23,M24)의 게이트와 접지 사이에 커패시터(C21,C121)가 접속되어 있다.

예를 들어, 제1 입력단(IN1)을 통한 B30 밴드신호 및 제2 입력단(IN2)을 통해 B40 밴드신호중에서 B30 밴드신호를 상기 제1 저잡음 증폭기(210)가 선택하여 증폭하는 과정에 대해 설명한다.

제1 전원(VLDO1)과 VB11, VB13, VB14 바이어스 전압이 공급 온되고, 제2 전원(VLDO2), VB12, VB21, VB22, VB23, VB24 바이어스 전압은 공급 오프되면, 상기 제1 공통 소스 증폭회로(211)의 병렬 공통 소스 트랜지스터(M11,M12)중 하나의 공통 소스 트랜지스터(M11)가 동작하여 B30 밴드신호가 선택되어 증폭되고, 이어서 공통 게이트 트랜지스터(M13,M14)에 의해 증폭되어 상기 제1 저잡음 증폭기(210)의 출력단(OUT1)을 통해 출력된다.

예를 들어, 제3 입력단(IN3)을 통한 B41 밴드신호 및 제4 입력단(IN4)을 통해 B7 밴드신호중에서 B41 밴드신호를 상기 제2 저잡음 증폭기(220)가 선택하여 증폭하는 과정에 대해 설명한다.

제2 전원(VLDO2)과 VB21, VB23, VB24 바이어스 전압이 공급 온되고, 제1 전원(VLDO1), VB22, VB11, VB12, VB13, VB14 바이어스 전압은 공급 오프되면, 상기 제2 공통 소스 증폭회로(221)의 병렬 공통 소스 트랜지스터(M21,M22)중 하나의 공통 소스 트랜지스터(M21)가 동작하여 B41 밴드신호가 선택되어 증폭되고, 이어서 공통 게이트 트랜지스터(M23,M24)에 의해 증폭되어 상기 제2 저잡음 증폭기(220)의 출력단(OUT2)을 통해 출력된다.

전술한 바와 같은, 도 1, 도 2 및 도 3에 도시된 저잡음 증폭회로에서, 입출력 아이솔레이션(Isolation) 특성을 개선하기 위해, 제1 저잡음 증폭기(210) 및 제2 저잡음 증폭기(220) 각각은, 병렬 공통 소스 트랜지스터를 포함하는 1단 증폭, 스택된 공통 게이트 트랜지스터를 포함하는 2단 증폭, 전체 3단 스택 증폭구조를 사용하였다. 여기서, 상기 병렬 공통 소스 트랜지스터 M11,M12 또는 M21,M22는 필요로 하는 주파수 특성에 최적화된 Size를 사용할 수 있다. 뿐만 아니라 디제너레이션 인덕터(Degeneration Inductor) 또한 각 밴드에 맞게 최적화된 값을 사용할 수 있어 성능 최적화에 유리하다.

전술한 바와 같이, 제1 저잡음 증폭기(210) 및 제2 저잡음 증폭기(220) 각각은, 두 개의 입력신호 중에서 바이어스 전압을 통해 병렬 공통 소스 트랜지스터인 병렬 접속된 2개의 트랜지스터를 선택적으로 온/오프하여 그 중 하나를 동작시킬 수 있는 구조이다. 즉, 제1 저잡음 증폭기(210) 및 제2 저잡음 증폭기(220) 각각에서, 캐스코드(Cascode) 구조 에서 병렬 공통 소스 트랜지스터(Common Source TR)는 독립적으로 사용하고, 스택된 공통 게이트 트랜지스터(Common Gate TR)는 공유해서 사용하는 구조이다.

사용 주파수에 최적화 된 성능을 얻기 위해서는, 제1 입력 매칭 회로부(110) 및 제1 입력 매칭 회로부(110)에 포함된 인덕턴스 값, DC 블록킹 커패시터의 커패시턴스 값, 디제너레이션 인덕터의 인덕턴스 값은 서로 다른 값으로 설정될 수 있다.

도 4는 도 3의 제1 출력 임피던스 회로의 일 예시도이다.

도 4를 참조하면, 상기 제1 출력 임피던스 회로(213)는, 제1 코일(LCH1), 제1 이득 가변 저항(RV1), 제1 주파수 가변 커패시터(CV1) 및 제1 가변 임피던스 회로(CVZ1)를 포함할 수 있다.

상기 제1 코일(LCH1)은, 상기 제1 공통 게이트 증폭회로(212)의 출력단과 상기 제1 전원(VLDO2) 단자 사이에 접속되어, 상기 제1 전원(VLDO1)에서 교류가 제거된 제1 전원을 상기 제1 공통 게이트 증폭회로(212)에 공급할 수 있다.

상기 제1 이득 가변 저항(RV1)은, 상기 제1 코일(LCH1)에 병렬로 접속되어, 가변되는 저항 값을 포함할 수 있으며, 이러한 저항 값의 가변을 통해서 선택되는 밴드 신호에 적합하도록 상기 제1 저잡음 증폭기(210)의 이득을 조절할 수 있다.

상기 제1 주파수 가변 커패시터(CV1)는, 상기 제1 코일(LCH1)에 병렬로 접속되어, 이는 주파수 튜닝용으로 선택되는 밴드 신호에 적합하도록 주파수를 조절할 수 있다.

상기 제1 가변 임피던스 회로(CVZ1)는, 상기 제1 저잡음 증폭기(210)의 출력단에 접속되어, 상기 제1 저잡음 증폭기(210)의 출력 임피던스를 가변할 수 있다. 일 예로, 상기 제1 가변 임피던스 회로(CVZ1)는, DC 블록킹 커패시터(CB13), 제1 이득 가변 커패시터(CT11), 제2 이득 가변 커패시터(CT12)를 포함할 수 있다.

상기 DC 블록킹 커패시터(CB13)는, 상기 제1 공통 게이트 증폭회로(212)의 출력단과 상기 제1 저잡음 증폭기(210)의 출력단 사이에 접속되어, 상기 제1 공통 게이트 증폭회로(212)로부터의 신호에서 DC를 차단하고 신호만 제1 저잡음 증폭기(210)의 출력단(OUT1)으로 전달할 수 있다.

상기 제1 이득 가변 커패시터(CT11)는, 상기 DC 블록킹 커패시터(CB13)에 병렬로 접속되고, 제2 이득 가변 커패시터(CT12)는, 상기 제1 전원(VLDO1) 단자와 상기 제1 저잡음 증폭기(210)의 출력단(OUT1) 사이에 접속되어, 가변되는 커패시턴스 값을 포함할 수 있으며, 이러한 커패시턴스 값의 가변을 통해서 선택되는 밴드 신호에 적합하도록 상기 제1 저잡음 증폭기(210)의 이득을 조절할 수 있다.

도 5는 도 3의 제2 출력 임피던스 회로의 일 예시도이다.

도 5를 참조하면, 상기 제2 출력 임피던스 회로(223)는, 제2 코일(LCH2), 제2 이득 가변 저항(RV2), 상기 제2 코일(LCH2)에 병렬로 접속된 제2 주파수 가변 커패시터(CV2) 및 제2 가변 임피던스 회로(CVZ2)를 포함할 수 있다.

상기 제2 코일(LCH2)은, 상기 제2 저잡음 증폭기(220)의 출력단과 상기 제2 전원(VLDO2) 단자 사이에 접속되어, 상기 제2 전원(VLDO2)에서 교류가 제거된 제2 전원을 상기 제2 공통 게이트 증폭회로(212)에 공급할 수 있다.

상기 제2 이득 가변 저항(RV2)은, 상기 제1 코일(LCH2)에 병렬로 접속되어, 가변되는 저항 값을 포함할 수 있으며, 이러한 저항 값의 가변을 통해서 선택되는 밴드 신호에 적합하도록 상기 제2 저잡음 증폭기(220)의 이득을 조절할 수 있다.

상기 제2 주파수 가변 커패시터(CV2)는, 상기 제2 코일(LCH2)에 병렬로 접속되어, 이는 주파수 튜닝용으로 선택되는 밴드 신호에 적합하도록 주파수를 조절할 수 있다.

상기 제2 가변 임피던스 회로(CVZ2)는, 상기 제2 저잡음 증폭기(220)의 출력단에 접속되어, 상기 제2 저잡음 증폭기(220)의 출력 임피던스를 가변할 수 있다. 일 예로, 상기 제2 가변 임피던스 회로(CVZ2)는, DC 블록킹 커패시터(CB23), 제3 이득 가변 커패시터(CT21), 제4 이득 가변 커패시터(CT22)를 포함할 수 있다.

상기 DC 블록킹 커패시터(CB23)는, 상기 제2 공통 게이트 증폭회로(222)의 출력단과 상기 제2 저잡음 증폭기(220)의 출력단 사이에 접속되어, 상기 제2 공통 게이트 증폭회로(222)로부터의 신호에서 DC를 차단하고 신호만 제2 저잡음 증폭기(22)의 출력단(OUT2)으로 전달할 수 있다.

상기 제3 이득 가변 커패시터(CT21)는, 상기 DC 블록킹 커패시터(CB23)에 병렬로 접속되고, 제4 이득 가변 커패시터(CT22)는, 상기 제2 전원(VLDO2) 단자와 상기 제2 저잡음 증폭기(220)의 출력단(OUT2) 사이에 접속되어, 가변되는 커패시턴스 값을 포함할 수 있으며, 이러한 커패시턴스 값의 가변을 통해서 선택되는 밴드 신호에 적합하도록 상기 제2 저잡음 증폭기(220)의 이득을 조절할 수 있다.

도 6은 본 발명의 일 실시 예에 따른 출력 DPDT 회로의 일 예시도이다.

도 6을 참조하면, 상기 출력 DPDT 회로(300)는, 제1 스위치(SW11), 제2 스위치(SW12), 제3 스위치(SW13) 및 제4 스위치(SW14)를 포함할 수 있다.

상기 제1 스위치(SW11)는, 상기 출력 DPDT 회로(300)의 제1 입력단(IN1)과 상기 출력 DPDT 회로(300)의 제1 출력단(OUT1) 사이에 접속될 수 있다. 상기 제2 스위치(SW12)는, 상기 출력 DPDT 회로(300)의 제1 입력단(IN1)과 상기 출력 DPDT 회로(300)의 제2 출력단(OUT2) 사이에 접속될 수 있다. 상기 제3 스위치(SW13)는, 상기 출력 DPDT 회로(300)의 제2 입력단(IN2)과 상기 출력 DPDT 회로(300)의 제1 출력단(OUT1) 사이에 접속될 수 있다. 상기 제4 스위치(SW14)는, 상기 출력 DPDT 회로(300)의 제2 입력단(IN2)과 상기 출력 DPDT 회로(300)의 제2 출력단(OUT2) 사이에 접속될 수 있다.

일 예로, 상기 제1 입력단(IN1)을 B30 밴드신호가 입력되고, 제2 입력단(IN2)을 통해 B41 밴드신호가 입력되는 경우, 상기 제1 스위치(SW11) 및 제4 스위치(SW14)가 온되면, 제1 출력단(OUT1) 및 제2 출력단(OUT2)을 통해 B30 밴드신호 및 B41 밴드신호가 출력될 수 있다.

도 7은 도 6의 출력 DPDT 회로의 다른 일 예시도이다.

도 6 및 도 7을 참조하면, 상기 제1 내지 제4 스위치(SW11~SW14) 각각은, 3개의 스위치 소자를 포함하는 T자 형태의 구조로 이루어질 수 있다.

일 예로, 상기 제1 내지 제4 스위치(SW11~SW14) 각각은, 2개의 제1 및 제2 스위치 소자가 직렬로 접속되고, 상기 제1 및 제2 스위치 소자 사이의 접속노드와 접지 사이에 접속된 제3 스위치 소자를 포함할 수 있다.

도 6 및 도 7에 보인 바와 같이, 증폭회로의 출력과 스위치의 출력을 따로 사용함으로써 출력간 아이솔레이션(Isolation) 특성이 열화될 수 될 수 있는 단점을 보완 할 있다. 도 7에 도시한 바와 같이 중간에 션트 스위치 소자를 포함하는 T자 형태의 구조의 스위치 구조를 이용하는 경우 포트간 아이솔레이션 특성을 더 좋게 할 수 있다.

전술한 바와같은 본 발명의 일 시시 예에 따른 저잡음 증폭회로는, 4개의 입력 신호 중 하나 혹은 두 개의 입력신호를 동시에 수신할 수 있고 하나 혹은 두 개의 신호를 동시에 출력할 수도 있다. 일 예로, B40/B41 TDD 동작을 하기 때문에 BSSW를 통해 수신 신호를 선택적으로 수신되고 B7/B30은 FDD동작을 하기 때문에 ANT나 외부 수신을 통해 저잡음 증폭회로(LNA)로 입력받을 수 있다. 또한 캐리어 어그리게이션(Carrier Aggregation: CA)을 위해서 두 개의 입력신호를 동시에 수신할 수 있으며, B30/B40과 B41/B7중 하나씩 선택하면 가능하다. 이 경우에는 두 개의 저잡음 증폭회로(LNA)가 동시에 동작하는 조건이 된다. 이와 같이 저잡음 증폭회로(LNA) 동작을 통해서 전체 시스템의 수신감도를 향상 시킬 수 있다.

한편, 본 발명의 일 실시 예에 따른 전력설비 진단 장치의 제어 회로는, 프로세서(예: 중앙처리장치(CPU), 그래픽처리장치(GPU), 마이크로프로세서, 주문형 반도체(Application Specific Integrated Circuit, ASIC), Field Programmable Gate Arrays(FPGA) 등), 메모리(예: 휘발성 메모리(예를 들어, RAM 등), 비휘발성 메모리(예를 들어, ROM, 플래시 메모리 등), 입력 디바이스(예: 키보드, 마우스, 펜, 음성 입력 디바이스, 터치 입력 디바이스, 적외선 카메라, 비디오 입력 디바이스 등), 출력 디바이스(예: 디스플레이, 스피커, 프린터 등) 및 통신접속장치(예: 모뎀, 네트워크 인터페이스 카드(NIC), 통합 네트워크 인터페이스, 무선 주파수 송신기/수신기, 적외선 포트, USB 접속장치 등)가 서로 상호접속(예: 주변 구성요소 상호접속(PCI), USB, 펌웨어(IEEE 1394), 광학적 버스 구조, 네트워크 등)된 컴퓨팅 환경으로 구현될 수 있다.

상기 컴퓨팅 환경은 개인 컴퓨터, 서버 컴퓨터, 핸드헬드 또는 랩탑 디바이스, 모바일 디바이스(모바일폰, PDA, 미디어 플레이어 등), 멀티프로세서 시스템, 소비자 전자기기, 미니 컴퓨터, 메인프레임 컴퓨터, 임의의 전술된 시스템 또는 디바이스를 포함하는 분산 컴퓨팅 환경 등으로 구현될 수 있으나, 이에 한정되지 않는다.

이상에서는 본 발명을 실시 예로써 설명하였으나, 본 발명은 상기한 실시 예에 한정되지 아니하며, 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형이 가능할 것이다.

110: 제1 입력 매칭 회로부
120: 제2 입력 매칭 회로부
210: 제1 저잡음 증폭기
211: 제1 증폭회로
212: 제1 공통 게이트 증폭회로
213: 제1 출력 임피던스 회로
220: 제2 저잡음 증폭기
221: 제2 증폭회로
222: 제2 공통 게이트 증폭회로
223: 제2 출력 임피던스 회로
300: 출력 DPDT 회로
400: 제어 회로
SB1,SB2: 제1 및 제2 밴드 신호
SB3,SB4: 제3 및 제4 밴드 신호
SW11,SW12,SW13,SW14: 제1 내지 제4 스위치

Claims

제1 및 제2 밴드 신호중 하나의 밴드 신호를 증폭하도록 병렬 공통 소스 구조와 캐스코드된 공통 게이트 구조를 포함하는 제1 저잡음 증폭기;
제3 및 제4 밴드 신호중 하나의 밴드 신호를 증폭하도록 병렬 공통 소스 구조와 캐스코드된 공통 게이트 구조를 포함하는 제2 저잡음 증폭기;
상기 제1 저잡음 증폭기에 접속된 제1 입력단, 상기 제2 저잡음 증폭기에 접속된 제2 입력단, 상기 제1 입력단 및 제2 입력단을 통해 입력되는 신호를 출력하기 위한 제1 출력단 및 제2 출력단을 포함하는 출력 DPDT 회로; 및
사전에 설정된 미모(MIMO) 통신 방식 또는 CA(Carrier Aggregation) 통신 방식에 응답하여, 상기 제1 및 제2 저잡음 증폭기, 그리고 상기 출력 DPDT 회로에 대해 증폭 제어 및 스위칭 제어를 수행하는 제어 회로;
를 포함하는 저잡음 증폭회로.
제1항에 있어서, 상기 제1 저잡음 증폭기는,
상기 제1 및 제2 밴드 신호중 하나를 증폭하도록 병렬 공통 소스 트랜지스터를 포함하는 제1 공통 소스 증폭회로; 및
상기 제1 공통 소스 증폭회로에 의해 증폭된 신호를 증폭하도록 상기 제1 공통 소스 증폭회로의 병렬 공통 소스 트랜지스터와 캐스코드(cascode)된 공통 게이트 트랜지스터를 포함하는 제1 공통 게이트 증폭회로;
를 포함하는 저잡음 증폭회로.
제2항에 있어서, 상기 제2 저잡음 증폭기는,
상기 제3 및 제4 밴드 신호중 하나를 증폭하도록 병렬 공통 소스 트랜지스터를 포함하는 제2 공통 소스 증폭회로; 및
상기 제2 공통 소스 증폭회로에 의해 증폭된 신호를 증폭하도록 상기 제2 공통 소스 증폭회로의 병렬 공통 소스 트랜지스터와 캐스코드(cascode)된 공통 게이트 트랜지스터를 포함하는 제2 공통 게이트 증폭회로;
를 포함하는 저잡음 증폭회로.
제1항에 있어서, 상기 제1 저잡음 증폭기는,
상기 제1 저잡음 증폭기의 출력단과 제1 전원 단자 사이에 접속된 제1 출력 임피던스 회로를 포함하고,
상기 제1 출력 임피던스 회로는,
상기 제1 저잡음 증폭기의 출력단과 상기 제1 전원 단자 사이에 접속된 제1 코일;
상기 제1 코일에 병렬로 접속된 제1 이득 가변 저항;
상기 제1 코일에 병렬로 접속된 제1 주파수 가변 커패시터; 및
상기 제1 저잡음 증폭기의 출력단에 접속되어, 상기 제1 저잡음 증폭기의 출력 임피던스를 가변하는 제1 가변 임피던스 회로;
를 포함하는 저잡음 증폭회로.
제4항에 있어서, 상기 제2 저잡음 증폭기는,
상기 제2 저잡음 증폭기의 출력단과 제2 전원 단자 사이에 접속된 제2 출력 임피던스 회로를 포함하고,
상기 제2 출력 임피던스 회로는,
상기 제2 저잡음 증폭기의 출력단과 상기 제2 전원 단자 사이에 접속된 제2 코일;
상기 제2 코일에 병렬로 접속된 제2 이득 가변 저항; 및
상기 제2 코일에 병렬로 접속된 제1 주파수 가변 커패시터; 및
상기 제2 저잡음 증폭기의 출력단에 접속되어, 상기 제2 저잡음 증폭기의 출력 임피던스를 가변하는 제2 가변 임피던스 회로;
를 포함하는 저잡음 증폭회로.
제1항에 있어서, 상기 출력 DPDT 회로는,
상기 제1 입력단과 상기 제1 출력단 사이에 접속된 제1 스위치;
상기 제1 입력단과 상기 제2 출력단 사이에 접속된 제2 스위치;
상기 제2 입력단과 상기 제1 출력단 사이에 접속된 제3 스위치; 및
상기 제2 입력단과 상기 제2 출력단 사이에 접속된 제4 스위치;
를 포함하는 저잡음 증폭회로.
제6항에 있어서, 상기 제1 내지 제4 스위치 각각은
3개의 스위치 소자를 포함하는 T자 형태의 구조로 이루어진 저잡음 증폭회로.
제1 및 제2 밴드 신호 각각에 대한 개별 매칭을 행하는 제1 입력 매칭 회로부;
제3 및 제4 밴드 신호 각각에 대한 개별 매칭을 행하는 제2 입력 매칭 회로부;
입력되는 증폭 제어에 응답하여, 상기 제1 및 제2 밴드 신호중 하나의 밴드 신호를 증폭하도록 병렬 공통 소스 구조와 캐스코드된 공통 게이트 구조를 포함하는 제1 저잡음 증폭기;
입력되는 증폭 제어에 응답하여, 상기 제3 및 제4 밴드 신호중 하나의 밴드 신호를 증폭하도록 병렬 공통 소스 구조와 캐스코드된 공통 게이트 구조를 포함하는 제2 저잡음 증폭기; 및
상기 제1 저잡음 증폭기에 접속된 제1 입력단, 상기 제2 저잡음 증폭기에 접속된 제2 입력단, 상기 제1 입력단 및 제2 입력단을 통해 입력되는 신호를 출력하기 위한 제1 출력단 및 제2 출력단을 포함하여, 입력되는 스위칭 제어에 응답하는 출력 DPDT 회로;
를 포함하는 저잡음 증폭회로
제8항에 있어서, 상기 제1 저잡음 증폭기는,
상기 제1 및 제2 밴드 신호중 하나를 증폭하도록 병렬 공통 소스 트랜지스터를 포함하는 제1 공통 소스 증폭회로; 및
상기 제1 공통 소스 증폭회로에 의해 증폭된 신호를 증폭하도록 상기 제1 공통 소스 증폭회로의 병렬 공통 소스 트랜지스터와 캐스코드(cascode)된 공통 게이트 트랜지스터를 포함하는 제1 공통 게이트 증폭회로;
를 포함하는 저잡음 증폭회로.
제9항에 있어서, 상기 제2 저잡음 증폭기는,
상기 제3 및 제4 밴드 신호중 하나를 증폭하도록 병렬 공통 소스 구조를 갖는 제2 공통 소스 증폭회로; 및
상기 제2 공통 소스 증폭회로에 의해 증폭된 신호를 증폭하도록 상기 제2 공통 소스 증폭회로의 병렬 공통 소스 트랜지스터와 캐스코드(cascode)된 공통 게이트 트랜지스터를 포함하는 제2 공통 게이트 증폭회로;
를 포함하는 저잡음 증폭회로.
제8항에 있어서, 상기 제1 저잡음 증폭기는,
상기 제1 저잡음 증폭기의 출력단과 제1 전원 단자 사이에 접속된 제1 출력 임피던스 회로를 포함하고,
상기 제1 출력 임피던스 회로는,
상기 제1 저잡음 증폭기의 출력단과 상기 제1 전원 단자 사이에 접속된 제1 코일;
상기 제1 코일에 병렬로 접속된 제1 이득 가변 저항;
상기 제1 코일에 병렬로 접속된 제1 주파수 가변 커패시터; 및
상기 제1 저잡음 증폭기의 출력단에 접속되어, 상기 제1 저잡음 증폭기의 출력 임피던스를 가변하는 제1 가변 임피던스 회로;
를 포함하는 저잡음 증폭회로.
제11항에 있어서, 상기 제2 저잡음 증폭기는,
상기 제2 저잡음 증폭기의 출력단과 제2 전원 단자 사이에 접속된 제2 출력 임피던스 회로를 포함하고,
상기 제2 출력 임피던스 회로는,
상기 제2 저잡음 증폭기의 출력단과 상기 제2 전원 단자 사이에 접속된 제2 코일;
상기 제2 코일에 병렬로 접속된 제2 이득 가변 저항;
상기 제2 코일에 병렬로 접속된 제2 주파수 가변 커패시터; 및
상기 제2 저잡음 증폭기의 출력단에 접속되어, 상기 제2 저잡음 증폭기의 출력 임피던스를 가변하는 제2 가변 임피던스 회로;
를 포함하는 저잡음 증폭회로.
제8항에 있어서, 상기 출력 DPDT 회로는,
상기 제1 입력단과 상기 제1 출력단 사이에 접속된 제1 스위치;
상기 제1 입력단과 상기 제2 출력단 사이에 접속된 제2 스위치;
상기 제2 입력단과 상기 제1 출력단 사이에 접속된 제3 스위치; 및
상기 제2 입력단과 상기 제2 출력단 사이에 접속된 제4 스위치;
를 포함하는 저잡음 증폭회로.
제13항에 있어서, 상기 제1 내지 제4 스위치 각각은
3개의 스위치 소자를 포함하는 T자 형태의 구조로 이루어진 저잡음 증폭회로.