KR20190080626A - 이중화 보드에서 마스터/슬레이브 설정방법 및 그 보드 - Google Patents
이중화 보드에서 마스터/슬레이브 설정방법 및 그 보드 Download PDFInfo
- Publication number
- KR20190080626A KR20190080626A KR1020170183192A KR20170183192A KR20190080626A KR 20190080626 A KR20190080626 A KR 20190080626A KR 1020170183192 A KR1020170183192 A KR 1020170183192A KR 20170183192 A KR20170183192 A KR 20170183192A KR 20190080626 A KR20190080626 A KR 20190080626A
- Authority
- KR
- South Korea
- Prior art keywords
- board
- random number
- master
- boards
- slave
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000004891 communication Methods 0.000 claims description 30
- 230000005540 biological transmission Effects 0.000 claims description 4
- 239000000470 constituent Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2023—Failover techniques
- G06F11/2033—Failover techniques switching over of hardware resources
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/588—Random number generators, i.e. based on natural stochastic processes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Quality & Reliability (AREA)
- Hardware Redundancy (AREA)
Abstract
본 발명의 실시 예에 따른 이중화 보드에서 마스터/슬레이브 설정방법은, 이중화로 구성된 제1 및 제2 보드에 초기 부팅에 의한 전원이 동시에 입력되는 입력단계; 상기 전원이 입력되면 상기 제1,2보드는 난수를 각각 발생하는 발생단계; 상기 제1,2보드가 상기 발생된 난수를 상대보드로 전송하고 상대보드로부터 상기 상대보드의 난수를 수신하는 송수신단계; 상기 제1,2보드는 상기 송수신된 두 난수를 비교하여 각각 자신을 마스터 보드 또는 슬레이브 보드로 설정하는 설정단계를 포함한다.
Description
도 2는 본 발명의 실시 예에 따른 이중화 보드의 구성도이다.
도 3은 본 발명의 실시 예에 따른 보드 간 난수의 디지털 값 전송과정을 설명하는 예시도이다.
도 4는 본 발명의 실시 예에 따른 이중화 보드의 마스터/슬레이브 설정방법을 나타낸 흐름도이다.
21 : 제1보드 22 : 제2보드
30 : 차동통신선 31 : 제1통신선
32 : 제2통신선 211 : 난수발생부
212 : 통신부 213 : 제어부
Claims (13)
- 이중화로 구성된 보드에 있어서,
초기 부팅에 의한 전원이 입력되면 난수를 발생하는 난수발생부;
상기 난수발생부에서 발생된 자신의 난수를 상대보드로 송신하고 상기 상대보드로부터 상기 상대보드의 난수를 수신하는 통신부;
상기 통신부를 통해 상기 송수신된 두 난수를 비교하여 자신을 마스터 보드 또는 슬레이브 보드로 설정하는 제어부를 포함하는 것을 특징으로 하는 보드. - 제1항에 있어서, 상기 통신부는 기설정된 주기의 클럭마다 자신의 난수를 상기 상대보드로 송신하는 것을 특징으로 하는 보드.
- 제1항에 있어서, 상기 제어부는 상기 두 난수의 비교결과 더 큰 난수를 발생시킨 보드를 마스터 보드로 설정하는 것을 특징으로 하는 보드.
- 제1항에 있어서, 상기 제어부는 상기 두 난수의 비교결과 더 작은 난수를 발생시킨 보드를 마스터 보드로 설정하는 것을 특징으로 하는 보드.
- 제1항에 있어서, 상기 난수는 1과 0으로 구성된 디지털 값을 갖고 상기 통신부는 상기 난수의 디지털 값을 1비트씩 순차적으로 송수신시 상기 상대보드와 교대로 1비트씩 번갈아가면서 송수신하는 것을 특징으로 하는 보드.
- 제5항에 있어서, 상기 두 난수의 디지털 값을 1비트씩 송수신시, 상기 제어부는 송수신된 디지털 값의 1비트씩 비교하여 하기 조건에 따라 마스터 및 슬레이브 보드를 설정하는 것을 특징으로 하는 보드.
A=1, B=0이면 자신의 보드를 마스터 보드로 설정
A=0, B=1이면 자신의 보드를 슬레이브 보드로 설정
(이때, A는 상기 상대보드로 송신한 1비트의 디지털 값이고, B는 상기 상대보드로부터 수신한 1비트의 디지털 값) - 제6항에 있어서, 상기 A=B=1 또는 A=B=0인 경우 상기 난수발생부에서 난수를 다시 발생시키는 것을 특징으로 하는 보드.
- 이중화로 구성된 제1 및 제2 보드에 초기 부팅에 의한 전원이 동시에 입력되는 입력단계;
상기 전원이 입력되면 상기 제1,2보드는 난수를 각각 발생하는 발생단계;
상기 제1,2보드가 상기 발생된 난수를 상대보드로 전송하고 상대보드로부터 상기 상대보드의 난수를 수신하는 송수신단계;
상기 제1,2보드는 상기 송수신된 두 난수를 비교하여 각각 자신을 마스터 보드 또는 슬레이브 보드로 설정하는 설정단계를 포함하는 이중화 보드의 마스터/슬레이브 설정방법. - 제8항에 있어서, 상기 제1,2보드는 자신이 발생한 난수가 상기 상대보드의 난수보다 더 크면 자신을 마스터 보드로 설정하고 더 작으면 자신을 슬레이브 보드로 설정하는 이중화 보드의 마스터/슬레이브 설정방법.
- 제8항에 있어서, 상기 제1,2보드는 자신이 발생한 난수가 상기 상대보드의 난수보다 더 작으면 자신을 마스터 보드로 설정하고 더 크면 자신을 슬레이브 보드로 설정하는 이중화 보드의 마스터/슬레이브 설정방법.
- 제8항에 있어서, 상기 난수는 1과 0으로 구성된 디지털 값을 갖고 상기 통신부는 상기 난수의 디지털 값을 1비트씩 송수신시 상기 상대보드와 교대로 1비트씩 번갈아가면서 송수신하는 이중화 보드의 마스터/슬레이브 설정방법.
- 제11항에 있어서, 상기 두 난수의 디지털 값을 1비트씩 송수신시, 상기 제어부는 송수신된 디지털 값의 1비트씩 비교하여 하기 조건에 따라 마스터 및 슬레이브 보드를 설정하는 이중화 보드의 마스터/슬레이브 설정방법.
A=1, B=0이면 자신의 보드를 마스터 보드로 설정
A=0, B=1이면 자신의 보드를 슬레이브 보드로 설정
(이때, A는 상기 상대보드로 송신한 1비트의 디지털 값이고, B는 상기 상대보드로부터 수신한 1비트의 디지털 값) - 제12항에 있어서, 상기 A=B=1 또는 A=B=0인 경우 상기 발생단계로 진행하여 난수를 재차 발생하고 상기 재차 발생된 난수에 대하여 상기 송수신단계 및 설정단계를 반복 수행하는 이중화 보드의 마스터/슬레이브 설정방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170183192A KR20190080626A (ko) | 2017-12-28 | 2017-12-28 | 이중화 보드에서 마스터/슬레이브 설정방법 및 그 보드 |
PCT/KR2018/016397 WO2019132431A1 (ko) | 2017-12-28 | 2018-12-20 | 이중화 보드에서 마스터/슬레이브 설정방법 및 그 보드 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170183192A KR20190080626A (ko) | 2017-12-28 | 2017-12-28 | 이중화 보드에서 마스터/슬레이브 설정방법 및 그 보드 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20190080626A true KR20190080626A (ko) | 2019-07-08 |
Family
ID=67063952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170183192A KR20190080626A (ko) | 2017-12-28 | 2017-12-28 | 이중화 보드에서 마스터/슬레이브 설정방법 및 그 보드 |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR20190080626A (ko) |
WO (1) | WO2019132431A1 (ko) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000055954A (ko) | 1999-02-11 | 2000-09-15 | 김영환 | 이중화 보드용 마스터/슬레이버 선택 회로 |
KR100320149B1 (ko) | 2000-03-07 | 2002-01-10 | 서평원 | 이중화 보드에서 와치독 인터럽트를 이용한 마스터 권한설정 장치 및 방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005173751A (ja) * | 2003-12-09 | 2005-06-30 | Hitachi Ltd | 仮想マシンシステムを用いたマスタシステム稼動管理方法 |
JP2010258595A (ja) * | 2009-04-22 | 2010-11-11 | Toshiba Corp | 電子機器および通信制御方法 |
JP5576421B2 (ja) * | 2012-03-21 | 2014-08-20 | Necアクセステクニカ株式会社 | 通信装置、通信方法、及び、プログラム |
JP6289000B2 (ja) * | 2013-09-18 | 2018-03-07 | キヤノン株式会社 | 無線給電システム及びその制御方法、並びにプログラム |
KR101705504B1 (ko) * | 2014-01-23 | 2017-02-09 | 미쓰비시덴키 가부시키가이샤 | 프로그래머블 컨트롤러 및 프로그래머블 컨트롤러 시스템 |
-
2017
- 2017-12-28 KR KR1020170183192A patent/KR20190080626A/ko active IP Right Grant
-
2018
- 2018-12-20 WO PCT/KR2018/016397 patent/WO2019132431A1/ko active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000055954A (ko) | 1999-02-11 | 2000-09-15 | 김영환 | 이중화 보드용 마스터/슬레이버 선택 회로 |
KR100320149B1 (ko) | 2000-03-07 | 2002-01-10 | 서평원 | 이중화 보드에서 와치독 인터럽트를 이용한 마스터 권한설정 장치 및 방법 |
Also Published As
Publication number | Publication date |
---|---|
WO2019132431A1 (ko) | 2019-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3629114B1 (en) | High availability industrial automation system having primary and secondary industrial automation controllers and method of communicating information over the same | |
JP2006148911A (ja) | ネットワークを動作させるための方法及び装置 | |
WO2018130105A1 (zh) | 一种多路服务器时钟系统、多路服务器及其控制方法 | |
US7135789B2 (en) | Controlling devices using cascaded control units | |
CN105610378A (zh) | 利用通信对线性驱动器的模块化控制 | |
JP4061273B2 (ja) | シームレス・クロック | |
US20160357194A1 (en) | Method of controlling inverters | |
KR20190080626A (ko) | 이중화 보드에서 마스터/슬레이브 설정방법 및 그 보드 | |
KR20190080625A (ko) | 이중화 보드에서 마스터/슬레이브 설정방법 및 그 보드 | |
US8578077B2 (en) | Group master communication system and method for serially transmitting data in automation systems | |
CN111181766A (zh) | 一种冗余fc网络系统及其实现交换机动态配置的方法 | |
KR101082110B1 (ko) | 타이밍 제어기, 이를 이용하여 데이터를 송수신하는 장치 | |
JP6490193B2 (ja) | スイッチユニット、イーサネットネットワーク及びイーサネットネットワークにおけるコンポーネントを活動化させるための方法 | |
US20150355617A1 (en) | Sequencer system and address setting method | |
KR20200048933A (ko) | 이중화 보드를 구비한 제어기 시스템 및 그 이중화 보드의 마스터/슬레이브 설정방법 | |
US10824582B2 (en) | Communication apparatus, communication method, program, and communication system | |
KR102135772B1 (ko) | 이중화 보드 및 이중화 보드의 마스터/슬레이브 설정방법 | |
JP5604799B2 (ja) | フォールトトレラントコンピュータ | |
JP2021150732A (ja) | マスタスレーブ通信システム、電子デバイス、マスタスレーブ通信システムの制御方法、電子デバイスの制御方法 | |
KR100240969B1 (ko) | 이중화 통신장치 및 통신모듈에 의한 통신 제어방법 | |
JP2020101995A (ja) | 制御システム、および制御装置 | |
US20160018864A1 (en) | Communication system, communication device, and address setting method | |
JPH10333720A (ja) | プログラマブル・ロジック・コントローラ | |
KR101499516B1 (ko) | 복수의 제어기 리프로그래밍 방법 및 그 장치 | |
JP2007318593A (ja) | トークンパッシング通信方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20171228 |
|
PA0201 | Request for examination | ||
N231 | Notification of change of applicant | ||
PN2301 | Change of applicant |
Patent event date: 20180808 Comment text: Notification of Change of Applicant Patent event code: PN23011R01D |
|
PG1501 | Laying open of application | ||
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20190722 Patent event code: PE09021S01D |
|
AMND | Amendment | ||
E601 | Decision to refuse application | ||
PE0601 | Decision on rejection of patent |
Patent event date: 20191017 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20190722 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |
|
X091 | Application refused [patent] | ||
AMND | Amendment | ||
PX0901 | Re-examination |
Patent event code: PX09011S01I Patent event date: 20191017 Comment text: Decision to Refuse Application Patent event code: PX09012R01I Patent event date: 20190923 Comment text: Amendment to Specification, etc. |
|
PX0701 | Decision of registration after re-examination |
Patent event date: 20200115 Comment text: Decision to Grant Registration Patent event code: PX07013S01D Patent event date: 20191217 Comment text: Amendment to Specification, etc. Patent event code: PX07012R01I Patent event date: 20191017 Comment text: Decision to Refuse Application Patent event code: PX07011S01I Patent event date: 20190923 Comment text: Amendment to Specification, etc. Patent event code: PX07012R01I |
|
X701 | Decision to grant (after re-examination) | ||
PC1904 | Unpaid initial registration fee |