[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20190079824A - Display device - Google Patents

Display device Download PDF

Info

Publication number
KR20190079824A
KR20190079824A KR1020170181819A KR20170181819A KR20190079824A KR 20190079824 A KR20190079824 A KR 20190079824A KR 1020170181819 A KR1020170181819 A KR 1020170181819A KR 20170181819 A KR20170181819 A KR 20170181819A KR 20190079824 A KR20190079824 A KR 20190079824A
Authority
KR
South Korea
Prior art keywords
active pattern
display device
electrode
edge
channel region
Prior art date
Application number
KR1020170181819A
Other languages
Korean (ko)
Other versions
KR102630594B1 (en
Inventor
오금미
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170181819A priority Critical patent/KR102630594B1/en
Publication of KR20190079824A publication Critical patent/KR20190079824A/en
Application granted granted Critical
Publication of KR102630594B1 publication Critical patent/KR102630594B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H01L51/5012—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

A display device includes a base substrate, a light emitting element disposed on the base substrate, and a driving transistor disposed on the base substrate and electrically connected to the light emitting element. The driving transistor includes an active pattern in which a channel region is defined, a source electrode, a drain electrode, a first gate electrode, and a second gate electrode. The first and second gate electrodes are spaced apart in the channel region of the active pattern on a plane. The second gate electrode includes portions having different lengths in a channel direction from the source electrode toward the drain electrode in the channel region. The display quality of the display device can be improved.

Description

표시 장치{DISPLAY DEVICE}Display device {DISPLAY DEVICE}

본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 발광 소자를 포함하는 표시 장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device, and more particularly to a display device including a light emitting element.

자체 발광형 표시장치는 다수의 화소들 각각에 배치되어 광을 발광하는 발광 소자 및 발광 소자와 전기적으로 연결되어 발광 소자의 구동을 스위칭하는 구동 트랜지스터를 포함한다. 예를 들어, 유기전계발광 표시장치는 다수의 화소들 각각에 배치된 유기발광 다이오드 및 유기발광 다이오드와 전기적으로 연결된 구동 트랜지스터를 포함한다. A self-emission type display device includes a light emitting element that is disposed in each of a plurality of pixels and emits light, and a driving transistor that is electrically connected to the light emitting element to switch driving of the light emitting element. For example, an organic light emitting display includes an organic light emitting diode disposed in each of a plurality of pixels and a driving transistor electrically connected to the organic light emitting diode.

구동 트랜지스터는 유기발광 다이오드의 구동을 스위칭하고, 구동 트랜지스터는 게이트 전극, 액티브 패턴, 소오스 전극 및 드레인 전극을 포함한다. 구동 트랜지스터는 게이트 전극으로 인가되는 게이트 신호에 의해 턴-온(turn-on)되며, 구동 트랜지스터가 턴-온 된 경우에, 소오스 전극을 통해 제공되는 전원 신호가 액티브 패턴 및 드레인 전극을 통해 유기발광 다이오드 측으로 제공되어 유기발광 다이오드가 발광한다. The driving transistor switches the driving of the organic light emitting diode, and the driving transistor includes a gate electrode, an active pattern, a source electrode, and a drain electrode. The driving transistor is turned on by a gate signal applied to the gate electrode. When the driving transistor is turned on, a power supply signal provided through the source electrode is applied to the organic emission And is supplied to the diode side so that the organic light emitting diode emits light.

본 발명의 목적은 발광 소자들의 휘도가 균일화되어 표시 품질이 향상된 표시 장치를 제공하는 데 있다. SUMMARY OF THE INVENTION It is an object of the present invention to provide a display device in which the luminance of light emitting elements is made uniform and the display quality is improved.

본 발명의 목적을 달성하기 위한 본 발명에 따른 표시 장치는, 베이스 기판, 상기 베이스 기판 위에 배치된 발광소자, 및 상기 베이스 기판 위에 배치되어 상기 발광 소자와 전기적으로 연결된 구동 트랜지스터를 포함한다. According to an aspect of the present invention, there is provided a display device including a base substrate, a light emitting element disposed on the base substrate, and a driving transistor disposed on the base substrate and electrically connected to the light emitting element.

상기 구동 트랜지스터는 반도체 재료를 포함하여 채널 영역이 정의된 액티브 패턴, 상기 액티브 패턴과 접촉된 소오스 전극, 상기 소오스 전극과 이격되어 상기 액티브 패턴과 접촉된 드레인 전극, 상기 액티브 패턴과 중첩하는 제1 게이트 전극 및 제2 게이트 전극을 포함한다. The driving transistor includes an active pattern including a semiconductor material and defining a channel region, a source electrode contacted with the active pattern, a drain electrode spaced apart from the source electrode and contacting the active pattern, a first gate overlapping the active pattern, Electrode and a second gate electrode.

평면상에서 상기 채널 영역 내에서 상기 제2 게이트 전극은 상기 제1 게이트 전극과 이격된다. 또한, 상기 제2 게이트 전극은 상기 채널 영역 내에서 상기 소오스 전극으로부터 상기 드레인 전극을 향하는 채널 방향으로 서로 다른 길이들을 갖는 부분들을 포함한다. And the second gate electrode is spaced from the first gate electrode in the channel region in a plan view. In addition, the second gate electrode includes portions having different lengths in the channel direction from the source electrode toward the drain electrode in the channel region.

본 발명의 일 실시예에서, 상기 제2 게이트 전극은, 상기 채널 영역에서 상기 액티브 패턴의 제1 에지와 중첩된 제1 단부, 상기 채널 영역에서 상기 액티브 패턴의 상기 제1 에지와 대향하는 제2 에지와 중첩되는 제2 단부, 및 중간부를 포함한다. 상기 중간부는 상기 채널 영역에서 상기 액티브 패턴의 상기 제1 에지 및 상기 제2 에지 사이와 중첩되고, 상기 중간부는 상기 제1 단부 및 상기 제2 단부의 사이에서 상기 제1 및 제2 단부들과 연결된다. 또한, 평면상에서 상기 채널 방향으로 상기 제1 단부 및 상기 제2 단부 각각은 제1 길이를 갖고, 평면상에서 상기 채널 방향으로 상기 중간부는 제2 길이를 갖고, 상기 제1 길이 및 상기 제2 길이는 서로 상이할 수 있다. In one embodiment of the present invention, the second gate electrode has a first end overlapping with a first edge of the active pattern in the channel region, a second end overlapping with the first edge of the active pattern in the channel region, A second end overlapping the edge, and an intermediate portion. The middle portion overlaps between the first edge and the second edge of the active pattern in the channel region and the middle portion is connected to the first and second ends between the first end and the second end, do. Each of the first end and the second end in a planar on-channel direction has a first length, the middle portion in a plane direction on the plane of the channel has a second length, the first length and the second length are They may be different from each other.

본 발명의 일 실시예에서, 상기 제2 길이는 상기 제1 길이보다 클 수 있다. In one embodiment of the present invention, the second length may be greater than the first length.

본 발명의 일 실시예에서, 상기 제1 길이는 상기 제2 길이보다 클 수 있다. In one embodiment of the present invention, the first length may be greater than the second length.

본 발명의 일 실시예에서, 상기 제1 에지 및 상기 제2 에지의 각각의 위치에 대응하여 상기 액티브 패턴은 단면상에서 테이퍼 형상을 가질 수 있다. In one embodiment of the present invention, the active pattern may have a tapered shape in cross section corresponding to the respective positions of the first edge and the second edge.

본 발명의 일 실시예에서, 상기 채널 영역 내에서 상기 제2 게이트 전극의 상기 채널 방향에 수직하는 방향의 폭은 상기 제1 길이 및 상기 제2 길이의 각각보다 클 수 있다. In one embodiment of the present invention, the width in the direction perpendicular to the channel direction of the second gate electrode in the channel region may be larger than each of the first length and the second length.

본 발명의 일 실시예에서, 상기 채널 영역 내에서 상기 채널 방향으로 상기 제1 게이트 전극의 길이는 일정할 수 있다. In one embodiment of the present invention, the length of the first gate electrode in the channel region in the channel region may be constant.

본 발명의 일 실시예에서, 상기 채널 영역 내에서 상기 액티브 패턴에 상기 제1 에지 및 상기 제2 에지 사이에 슬릿이 정의될 수 있다. In one embodiment of the present invention, a slit may be defined between the first edge and the second edge in the active pattern within the channel region.

본 발명의 일 실시예에서, 상기 발광 소자는 마이크로 LED를 포함할 수 있다. In an embodiment of the present invention, the light emitting device may include a micro LED.

본 발명의 일 실시예에서, 상기 발광 소자는 유기발광 소자일 수 있다. In one embodiment of the present invention, the light emitting device may be an organic light emitting device.

본 발명에 따르면, 구동 트랜지스터의 액티브 패턴의 부분별로 흐르는 전류의 세기의 차이가 발생되는 경우에, 게이트 전극의 채널 방향의 길이를 비대칭으로 설계할 수 있다. 그 결과, 액티브 패턴의 부분별 전류 특성 및 게이트 전극의 부분별 전기 저항의 특성이 서로 상쇄되어, 구동 트랜지스터를 통해 최종 발광 소자 측으로 제공되는 전류의 세기가 균일해질 수 있다. 따라서, 발광 소자의 휘도가 균일해지고, 이에 따라 각각이 발광 소자 및 구동 트랜지스터의 조합으로 이루어지는 다수의 화소들을 포함하는 표시 장치의 휘도가 균일해져 표시장치의 표시 품질이 향상될 수 있다. According to the present invention, the length of the gate electrode in the channel direction can be designed to be asymmetric when a difference in the intensity of the current flowing between the active pattern portions of the driving transistor is generated. As a result, the current characteristics of the active pattern and the electric resistance of the gate electrode are offset from each other, so that the intensity of the current supplied to the final light emitting element through the driving transistor can be uniform. Accordingly, the luminance of the light emitting device becomes uniform, and accordingly, the luminance of the display device including a plurality of pixels each consisting of a combination of the light emitting device and the driving transistor becomes uniform, and the display quality of the display device can be improved.

도 1a는 본 발명의 일 실시예에 따른 표시장치의 블록도이다.
도 1b는 도 1a에 도시된 화소의 등가 회로도이다.
도 2a는 본 발명의 일 실시예에 따른 표시장치의 하나의 화소를 나타내는 평면도이다.
도 2b는 도 2a에 도시된 I-I`을 따라 절취된 면을 나타내는 단면도이다.
도 3은 도 2a에 도시된 구동 트랜지스터를 확대한 도면이다.
도 4는 본 발명의 다른 실시예에 따른 표시장치의 하나의 화소를 나타내는 평면도이다.
도 5는 도 4에 도시된 구동 트랜지스터를 확대한 도면이다.
도 6은 도 4에 도시된 II-II`을 따라 절취된 면을 나타내는 단면도이다.
도 7a는 본 발명의 다른 실시예에 따른 표시장치의 하나의 화소에 배치된 구동 트랜지스터의 평면도이다.
도 7b는 도 7a에 도시된 III-III`을 따라 절취된 부분을 나타내는 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 표시장치의 하나의 화소의 단면도이다.
도 9는 본 발명의 다른 실시예에 따른 표시장치를 나타내는 단면도이다. 1A is a block diagram of a display device according to an embodiment of the present invention.
Fig. 1B is an equivalent circuit diagram of the pixel shown in Fig. 1A.
2A is a plan view showing one pixel of a display device according to an embodiment of the present invention.
FIG. 2B is a cross-sectional view showing a plane cut along II 'shown in FIG. 2A.
FIG. 3 is an enlarged view of the driving transistor shown in FIG. 2A.
4 is a plan view showing one pixel of a display device according to another embodiment of the present invention.
5 is an enlarged view of the driving transistor shown in FIG.
6 is a cross-sectional view taken along the line II-II 'shown in FIG.
7A is a plan view of a driving transistor disposed in one pixel of a display device according to another embodiment of the present invention.
7B is a cross-sectional view showing a portion taken along the line III-III 'shown in FIG. 7A.
8 is a cross-sectional view of one pixel of a display device according to another embodiment of the present invention.
9 is a cross-sectional view showing a display device according to another embodiment of the present invention.

이하 첨부된 도면들을 참조하여 본 발명의 실시예들을 상세히 살펴보기로 한다. 상기한 본 발명의 목적, 특징 및 효과는 도면과 관련된 실시예들을 통해서 이해될 수 있을 것이다. 다만, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고, 다양한 형태로 응용되어 변형될 수도 있다. 오히려 후술될 본 발명의 실시예들은 본 발명에 의해 개시된 기술 사상을 보다 명확히 하고, 나아가 본 발명이 속하는 분야에서 평균적인 지식을 가진 당업자에 본 발명의 기술 사상이 충분히 전달될 수 있도록 제공되는 것이다. 따라서, 본 발명의 범위가 후술될 실시예들에 의해 한정되는 것으로 해석되어서는 안될 것이다. 한편, 하기 실시예와 도면 상에 동일한 참조 번호들은 동일한 구성 요소를 나타낸다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The above and other objects, features and advantages of the present invention will become more apparent from the following detailed description of the present invention when taken in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments described herein, but may be modified in various forms. Rather, the embodiments of the present invention will be described in greater detail with reference to the accompanying drawings, wherein like reference numerals refer to like elements throughout. Therefore, the scope of the present invention should not be construed as being limited by the embodiments to be described later. In the following embodiments and the drawings, the same reference numerals denote the same elements.

또한, 본 명세서에서 '제1' 및 '제2'등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용된다. 또한, 막, 영역, 구성 요소 등의 부분이 다른 부분 '위에' 또는 '상에'있다고 할 때, 다른 부분 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다. In addition, the terms such as 'first' and 'second' are used in this specification to mean not only limiting but also distinguishing one element from another. In addition, when a portion of a film, an area, a component or the like is referred to as being "on" or "on" another portion, not only the case where the portion is directly on another portion but also another film, .

도 1a는 본 발명의 일 실시예에 따른 표시장치의 블록도이다. 1A is a block diagram of a display device according to an embodiment of the present invention.

도 1a를 참조하면, 표시장치(100)는 표시패널(DP), 타이밍 제어부(TC), 게이트 구동부(GD) 및 데이터 구동부(DD)를 포함한다. 1A, a display device 100 includes a display panel DP, a timing controller TC, a gate driver GD, and a data driver DD.

타이밍 제어부(TC)는 입력 영상신호들을 수신하고, 타이밍 제어부(TC)는 표시패널(DP)의 동작모드에 부합하게 변환된 영상데이터들(DT), 게이트 구동제어신호(SCS) 및 데이터 구동제어신호(DCS)를 출력한다. The timing controller TC receives input image signals and the timing controller TC controls the image data DT, the gate drive control signal SCS, and the data drive control signal SC, which are converted in accordance with the operation mode of the display panel DP, And outputs a signal DCS.

게이트 구동부(GD)는 타이밍 제어부(TC)로부터 게이트 구동제어신호(SCS)를 수신하여 복수의 게이트 신호들을 생성하고, 상기 생성된 복수의 게이트 신호들은 게이트 라인들(GL1~GLn)을 통해 표시패널(DP) 측으로 제공된다. The gate driver GD receives a gate driving control signal SCS from the timing controller TC to generate a plurality of gate signals and the generated plurality of gate signals are applied to the display panel 100 through the gate lines GL1- (DP) side.

데이터 구동부(DD)는 타이밍 제어부(TC)로부터 데이터 구동제어신호(DCS) 및 영상 데이터(DT)를 수신한다. 데이터 구동부(DD)는 수신된 데이터 구동제어신호(DCS) 및 영상 데이터(DT)에 근거하여 복수의 데이터 신호들을 생성하고, 상기 생성된 복수의 데이터 신호들은 데이터 라인들(DL1~DLn)을 통해 표시패널(DP) 측으로 제공된다. The data driver DD receives the data driving control signal DCS and the video data DT from the timing controller TC. The data driver DD generates a plurality of data signals based on the received data driving control signal DCS and the video data DT and generates the plurality of data signals through the data lines DL1 to DLn And is provided to the display panel DP side.

이 실시예에서는, 게이트 라인들(GL1~GLn) 각각은 표시패널(DP)의 수평 방향으로 연장되고, 데이터 라인들(DL1~DLn) 각각은 표시패널(DP)의 수직 방향으로 연장된다. 데이터 라인들(DL1~DLn)은 게이트 라인들(GL1~GLn)과 절연되어 교차한다. In this embodiment, each of the gate lines GL1 to GLn extends in the horizontal direction of the display panel DP, and each of the data lines DL1 to DLn extends in the vertical direction of the display panel DP. The data lines DL1 to DLn are insulated from and intersect with the gate lines GL1 to GLn.

표시패널(DP)은 다수의 화소들(PX11~PXnm)을 포함하고, 표시패널(DP)은 다수의 화소들(PX11~PXnm)로부터 출력되는 광을 이용하여 영상을 표시한다. 이 실시예에서는, 다수의 화소들(PX11~PXnm)은 표시패널(DP)의 수평 방향 및 수직 방향으로 매트릭스의 형상으로 배열될 수 있다. A display panel (DP) has a plurality of pixels including (PX 11 ~ PXnm) and a display panel (DP) displays an image by using light outputted from a plurality of pixels (PX 11 ~ PXnm). In this embodiment, the plurality of pixels PX 11 to PXnm may be arranged in the form of a matrix in the horizontal direction and the vertical direction of the display panel DP.

외부로부터 표시패널(DP)에 제1 전원전압(ELVDD) 및 제1 전원 전압(ELVDD)보다 높은 레벨의 제2 전원전압(ELVSS)이 제공되어, 다수의 화소들(PX11~PXnm)의 각각은 제1 전원전압(ELVDD) 및 제2 전원 전압(ELVSS)을 수신한다. The first power supply voltage ELVDD and the second power supply voltage ELVSS higher than the first power supply voltage ELVDD are provided from the outside to the display panel DP so that each of the plurality of pixels PX 11 to PXnm Receives the first power supply voltage ELVDD and the second power supply voltage ELVSS.

다수의 화소들(PX11~PXnm) 각각은 게이트 라인들(GL1~GLn) 중 대응되는 게이트 라인 및 데이터 라인들(DL1~DLn) 중 대응되는 데이터 라인에 전기적으로 연결된다. 따라서, 다수의 화소들(PX11~PXnm)의 각각은 대응되는 게이트 신호에 의해 턴-온 되어 대응되는 데이터 신호를 제공받을 수 있고, 이에 따라 다수의 화소들(PX11~PXnm)의 각각은 상기 데이터 신호에 응답하여 광을 출력할 수 있다. A plurality of pixels (PX 11 ~ PXnm) each of which is electrically connected to the data line corresponding to one of the gate lines and data lines, a corresponding one of the gate lines (GL1 ~ GLn) (DL1 ~ DLn). Accordingly, each of the plurality of pixels PX 11 to PXnm may be turned on by a corresponding gate signal to be supplied with a corresponding data signal, so that each of the plurality of pixels PX 11 to PXnm And output light in response to the data signal.

도 1b는 도 1a에 도시된 화소의 등가 회로도이다. 도 1b에서는 도 1a에 도시된 복수의 게이트 라인들(도 1a의 GL1~GLn) 중 i번째 게이트 라인(GLi) 및 복수의 데이터 라인들(도 1a의 DL1~DLn) 중 j번째 데이터 라인(DLj)에 전기적으로 연결된 화소(PXij)의 등가회로가 예시적으로 도시된다. Fig. 1B is an equivalent circuit diagram of the pixel shown in Fig. 1A. 1B, the i-th gate line GLi and the j-th data line DLj (DL1-DLn in FIG. 1A) among the plurality of gate lines GL1-GLn shown in FIG. ) Is electrically connected to the pixel PXij.

이 실시예에서는, 화소(PXij)는 스위칭 트랜지스터(ST), 구동 트랜지스터(DT), 커패시터(Cap) 및 발광 소자(LED1)를 포함할 수 있다. In this embodiment, the pixel PXij may include a switching transistor ST, a driving transistor DT, a capacitor Cap, and a light emitting element LED1.

스위칭 트랜지스터(ST)는 게이트 라인(GLi)에 연결된 제어전극, 데이터 라인(DLj)에 연결된 입력전극 및 출력전극을 포함할 수 있다. 스위칭 트랜지스터(ST)는 게이트 라인(GLi)을 통해 제공되는 게이트 신호에 응답하여 턴-온되어 데이터 라인(DLj)을 통해 제공되는 데이터 신호를 출력할 수 있다. The switching transistor ST may include a control electrode connected to the gate line GLi, an input electrode connected to the data line DLj, and an output electrode. The switching transistor ST may be turned on in response to a gate signal provided through the gate line GLi to output a data signal provided through the data line DLj.

이 실시예에서는, 커패시터(Cap)는 스위칭 트랜지스터(ST)에 연결된 전극 및 제1 전원전압(ELVDD)에 연결된 전극을 포함할 수 있다. 따라서, 커패시터(Cap)는 스위칭 트랜지스터(ST)로부터 출력된 데이터 신호에 대응하는 전압과 제1 전원전압(ELVDD)의 차이에 대응하는 전하량을 충전할 수 있다. In this embodiment, the capacitor Cap may include an electrode connected to the switching transistor ST and an electrode connected to the first power supply voltage ELVDD. Therefore, the capacitor Cap can charge the amount of charge corresponding to the difference between the voltage corresponding to the data signal output from the switching transistor ST and the first power supply voltage ELVDD.

구동 트랜지스터(DT)는 스위칭 트랜지스터(ST)의 출력전극에 연결된 제어전극, 제1 전원전압(ELVDD)을 수신하는 입력전극 및 출력전극을 포함할 수 있다. 발광 소자(LED1)는 구동 트랜지스터(DT)의 출력 전극에 연결되어 제2 전원 전압(ELVSS)을 수신하고, 발광 소자(LED1)는 수신된 제2 전원 전압(ELVSS)에 응답하여 광을 발생시킨다. The driving transistor DT may include a control electrode connected to the output electrode of the switching transistor ST, an input electrode for receiving the first power supply voltage ELVDD, and an output electrode. The light emitting device LED1 is connected to the output electrode of the driving transistor DT to receive the second power supply voltage ELVSS and the light emitting device LED1 generates light in response to the received second power supply voltage ELVSS .

이 실시예에서는 발광 소자(LED1)는 유기 발광층을 포함하는 유기 발광소자일 수 있다. 다른 실시예에서는 발광 소자(LED1)는 수십 마이크로미터 내지 수백 마이크로미터의 사이즈를 갖는 마이크로 LED일 수 있다. In this embodiment, the light emitting device LED1 may be an organic light emitting device including an organic light emitting layer. In another embodiment, the light emitting device LED1 may be a micro LED having a size of several tens of micrometers to several hundreds of micrometers.

도 2a는 도 1a에 도시된 다수의 화소들 중 하나의 화소를 나타내는 평면도이고, 도 2b는 도 2a에 도시된 I-I`을 따라 절취된 면을 나타내는 단면도이고, 도 3은 도 2a에 도시된 구동 트랜지스터를 확대한 도면이다. FIG. 2A is a plan view showing one pixel of the plurality of pixels shown in FIG. 1A, FIG. 2B is a cross-sectional view showing a plane cut along the line II 'shown in FIG. 2A, Fig.

표시장치(100)는 다수의 화소들(도 1a의 PX11~PXnm)에 배치된 다수의 발광 소자들, 다수의 스위칭 트랜지스터들 및 다수의 구동 트랜지스터들을 포함한다. 다수의 발광 소자들로부터 발광된 광들이 다수의 화소들(도 1a의 PX11~PXnm)로부터 출력되고, 표시장치(100)는 상기 광들을 이용하여 영상을 표시할 수 있다. The display 100 comprises a number of pixels of the plurality of light emitting elements disposed on (PX 11 ~ PXnm of Figure 1a), a plurality of switching transistors and a plurality of driving transistors. Light emitted from a plurality of light emitting elements is output from a plurality of pixels (PX 11 to PXnm in FIG. 1A), and the display device 100 can display an image using the lights.

이 실시예에서는 다수의 화소들(도 1a의 PX11~PXnm)은 서로 유사한 구조를 가질 수 있다. 따라서, 도 2a에서는 다수의 화소들 중 하나의 화소(도 1b의 PXij)의 구조가 일례로 도시되고, 나머지 화소들의 도시 및 이에 대한 설명은 생략된다. In this embodiment, a plurality of pixels (PX 11 to PXnm in FIG. 1A) may have a similar structure to each other. Therefore, in FIG. 2A, the structure of one pixel (PXij in FIG. 1B) of one of the plurality of pixels is shown as an example, and explanations of the remaining pixels and explanations thereof are omitted.

도 2a, 도 2b 및 도 3을 참조하면, 표시장치(100)는 베이스 기판(BS), 게이트 라인(GL), 데이터 라인(DL), 전원 신호 라인(PL), 스위칭 트랜지스터(ST), 구동 트랜지스터(DT), 커패시터 전극(STE) 및 발광소자(LED1)를 포함한다. 2A, 2B, and 3, a display device 100 includes a base substrate BS, a gate line GL, a data line DL, a power source signal line PL, a switching transistor ST, A transistor DT, a capacitor electrode STE, and a light emitting element LED1.

이 실시예에서는 베이스 기판(BS)은 유리 기판일 수 있다. 다른 실시예에서는 베이스 기판(BS)은 플라스틱 기판 또는 금속 기판일 수 있고, 이 경우에 베이스 기판(BS)은 가요성을 가질 수 있다. In this embodiment, the base substrate BS may be a glass substrate. In another embodiment, the base substrate BS may be a plastic substrate or a metal substrate, in which case the base substrate BS may be flexible.

베이스 기판(BS) 위에 제1 절연막(L1)이 배치된다. 제1 절연막(L1)은 버퍼막으로 작용하는 것으로, 제1 절연막(L1)은 베이스 기판(BS)을 커버하여 베이스 기판(BS)으로부터 확산되는 불순물을 차단한다. A first insulating film L1 is disposed on the base substrate BS. The first insulating film L1 serves as a buffer film, and the first insulating film L1 covers the base substrate BS to block impurities diffused from the base substrate BS.

게이트 라인(GL)은 베이스 기판(BS) 위에 배치되고, 게이트 라인(GL)을 통해 게이트 신호가 전송된다. 또한, 데이터 라인(DL)은 베이스 기판(BS) 위에 배치되어 게이트 라인(GL)과 교차하고, 데이터 라인(DL)을 통해 데이터 신호가 전송된다.The gate line GL is disposed on the base substrate BS, and the gate signal is transmitted through the gate line GL. In addition, the data line DL is disposed on the base substrate BS, crosses the gate line GL, and the data signal is transmitted through the data line DL.

스위칭 트랜지스터(ST)는 제1 절연막(L1) 위에 배치된다. 스위칭 트랜지스터(ST)는 액티브 패턴(AP-1), 게이트 전극(GE-1), 소오스 전극(SE-1) 및 드레인 전극(DE-1)을 포함한다. The switching transistor ST is disposed on the first insulating film L1. The switching transistor ST includes an active pattern AP-1, a gate electrode GE-1, a source electrode SE-1 and a drain electrode DE-1.

스위칭 트랜지스터(ST)는 구동 트랜지스터(DT)와 전기적으로 연결되어 구동 트랜지스터(DT)의 구동을 스위칭한다. 보다 상세하게는, 게이트 전극(GE-1)에 게이트 신호가 인가되면 스위칭 트랜지스터(ST)가 턴-온 되며, 이 경우에 데이터 라인(DL)을 통해 흐르는 데이터 신호가 구동 트랜지스터(DT) 측으로 출력되어 구동 트랜지스터(DT)가 턴-온 된다. The switching transistor ST is electrically connected to the driving transistor DT to switch the driving of the driving transistor DT. More specifically, when a gate signal is applied to the gate electrode GE-1, the switching transistor ST is turned on. In this case, a data signal flowing through the data line DL is output to the driving transistor DT side And the driving transistor DT is turned on.

구동 트랜지스터(DT)는 제1 절연막(L1) 위에 배치되고, 구동 트랜지스터(DT)는 액티브 패턴(AP), 제1 게이트 전극(GE11), 제2 게이트 전극(GE21), 소오스 전극(SE) 및 드레인 전극(DE)을 포함한다. 이 실시예에서는, 구동 트랜지스터(DT)는 탑-게이트(top-gate)의 구조를 가질 수 있다. The driving transistor DT is arranged on the first insulating film L1 and the driving transistor DT is formed on the active pattern AP, the first gate electrode GE11, the second gate electrode GE21, the source electrode SE, And a drain electrode DE. In this embodiment, the driving transistor DT may have a top-gate structure.

액티브 패턴(AP)은 제1 절연막(L1) 위에 배치되고, 액티브 패턴(AP)은 반도체 재료를 포함한다. 이 실시예에서, 액티브 패턴(AP)은 다결정 실리콘을 포함할 수 있다. 하지만, 본 발명이 액티브 패턴(AP)의 재료에 한정되는 것은 아니다. 예를 들면, 다른 실시예에서는 액티브 패턴(AP)은 IGZO, ZnO, SnO2, In2O3, Zn2SnO4, Ge2O3 및 HfO2와 같은 산화물 반도체(oxide semiconductor)를 포함할 수 있고, 또 다른 실시예에서는 액티브 패턴(AP)은 GsAs, GaP 및 InP와 같은 화합물 반도체(compound semiconductor)를 포함할 수도 있다.The active pattern AP is disposed on the first insulating film L1, and the active pattern AP includes a semiconductor material. In this embodiment, the active pattern AP may comprise polycrystalline silicon. However, the present invention is not limited to the material of the active pattern AP. For example, in another embodiment, the active pattern AP may comprise an oxide semiconductor such as IGZO, ZnO, SnO 2 , In 2 O 3 , Zn 2 SnO 4 , Ge 2 O 3, and HfO 2. In another embodiment, the active pattern AP may include compound semiconductors such as GsAs, GaP, and InP.

이 실시예에서는, 평면상에서 액티브 패턴(AP) 내에 채널 영역(CA)이 정의되고, 채널 영역(CA)은 액티브 패턴(AP) 내에서 소오스 전극(SE)으로부터 드레인 전극(DE) 측으로 전류가 흐르는 영역으로 정의될 수 있다. 따라서, 구동 트랜지스터(DT)가 턴-온 되면, 전원 신호 라인(PL)을 흐르는 전류는 액티브 패턴(AP)의 채널 영역(CA)을 통해 발광 소자(LED1) 측으로 제공되고, 그 결과 발광 소자(LED1)가 발광할 수 있다. In this embodiment, a channel region CA is defined in the active pattern AP on a plane, and a channel region CA is formed in the active pattern AP so that a current flows from the source electrode SE to the drain electrode DE side Area. ≪ / RTI > Therefore, when the driving transistor DT is turned on, a current flowing in the power source signal line PL is supplied to the light emitting element LED1 through the channel region CA of the active pattern AP, LED1) can emit light.

이 실시예에서는, 평면상에서 채널 영역(CA)에서 전류가 흐르는 방향은 소오스 전극(SE)으로부터 드레인 전극(DE)을 향하는 채널 방향(DR1)으로 정의될 수 있다. 따라서, 구동 트랜지스터(DT)가 턴-온 되었을 때, 전원 신호 라인(PL)으로부터 제공된 전류는 채널 영역(CA) 내에서 채널 방향(DR1)으로 흐른다. In this embodiment, the direction in which the current flows in the channel region CA on the plane can be defined as the channel direction DR1 from the source electrode SE to the drain electrode DE. Therefore, when the driving transistor DT is turned on, the current supplied from the power source signal line PL flows in the channel direction CA1 in the channel direction DR1.

액티브 패턴(AP) 위에 제2 절연막(L2)이 배치되고, 제1 게이트 전극(GE11) 및 제2 게이트 전극(GE21)은 제2 절연막(L2) 위에 배치되어 평면상에서 액티브 패턴(AP)과 중첩된다. The second insulating film L2 is disposed on the active pattern AP and the first gate electrode GE11 and the second gate electrode GE21 are disposed on the second insulating film L2 to overlap with the active pattern AP on the plane. do.

이 실시예에서는, 제1 게이트 전극(GE11) 및 제2 게이트 전극(GE21)은 스위칭 트랜지스터(ST)의 드레인 전극(DE-1)과 컨택된 부분으로부터 분기된 형상을 갖는다. 평면상으로 채널 영역(CA)에서 제1 게이트 전극(GE11) 및 제2 게이트 전극(GE21)은 서로 이격되어 채널 방향(DR1)으로 배열될 수 있다. In this embodiment, the first gate electrode GE11 and the second gate electrode GE21 have a shape diverging from a portion in contact with the drain electrode DE-1 of the switching transistor ST. The first gate electrode GE11 and the second gate electrode GE21 in the channel region CA may be spaced apart from each other and arranged in the channel direction DR1.

채널 방향(DR1)과 실질적으로 수직인 폭 방향(DR2)이 정의되면, 이 실시예에서는 채널 영역(CA) 내에서 제1 및 제2 게이트 전극들(GE11, GE21)의 각각의 폭 방향(DR2)의 폭(WT)은 제1 및 제2 게이트 전극들(GE1,GE2)의 각각의 채널 방향(DR1)의 길이(LT1 또는 LT2)보다 크다. 이 실시예와 같이, 채널 영역(CA) 내에서 전류가 흐르는 방향을 기준으로 제1 및 제2 게이트 전극(GE11,GE21)의 각각의 폭이 길이보다 더 큰 경우에, 구동 트랜지스터(DT)는 발광 소자(LED1) 측으로 제공되는 고전류(high current)를 스위칭 하는데 보다 유리한 구조를 가질 수 있다. The width direction DR2 of the first and second gate electrodes GE11 and GE21 in the channel region CA is defined in the width direction DR2 Is larger than the length LT1 or LT2 of the channel direction DR1 of each of the first and second gate electrodes GE1 and GE2. When the width of each of the first and second gate electrodes GE11 and GE21 is greater than the length based on the direction in which the current flows in the channel region CA as in this embodiment, It may have a more advantageous structure for switching a high current provided to the light emitting element LED1.

이 실시예에서는, 평면상으로 채널영역(CA) 내에서 제1 게이트 전극(GE11)은 장방형의 형상을 가질 수 있다. 따라서, 채널 영역(CA) 내에서 채널 방향(DR1)을 기준으로 제1 게이트 전극(GE11)의 길이는 일정할 수 있다. In this embodiment, the first gate electrode GE11 in the channel region CA in plan view may have a rectangular shape. Therefore, the length of the first gate electrode GE11 may be constant in the channel region CA with respect to the channel direction DR1.

제1 게이트 전극(GE11)과 달리, 제2 게이트 전극(GE21)은 채널 영역(CA) 내에서 채널 방향(DR1)을 기준으로 서로 다른 길이들을 갖는 부분들을 포함할 수 있다. 즉, 채널 영역(CA) 내에서 채널 방향(DR1)을 기준으로 제2 게이트 전극(GE21)의 길이는 가변적이다. 제2 게이트 전극(GE21)의 보다 상세한 구조를 설명하면 다음과 같다. Unlike the first gate electrode GE11, the second gate electrode GE21 may include portions having different lengths in the channel region CA with respect to the channel direction DR1. That is, the length of the second gate electrode GE21 is variable with respect to the channel direction DR1 in the channel region CA. A more detailed structure of the second gate electrode GE21 will now be described.

이 실시예에서는, 제2 게이트 전극(GE21)은 제1 단부(SP1), 제2 단부(SP2) 및 중간부(MP)를 포함한다. 제1 단부(SP1)는 채널 영역(CA)에서 액티브 패턴(AP)의 제1 에지(EG1)와 중첩된다. 또한, 제2 단부(SP2)는 채널 영역(CA) 내에서 액티브 패턴(AP)의 제1 에지(EG1)와 대향하는 제2 에지(EG2)와 중첩된다. 제1 단부(SP1) 및 제2 단부(SP2)는 폭 방향(DR2)으로 서로 마주한다. In this embodiment, the second gate electrode GE21 includes a first end SP1, a second end SP2, and an intermediate portion MP. The first end SP1 overlaps the first edge EG1 of the active pattern AP in the channel region CA. The second end SP2 also overlaps the first edge EG1 of the active pattern AP in the channel region CA and the second edge EG2 opposite thereto. The first end SP1 and the second end SP2 face each other in the width direction DR2.

중간부(MP)는 채널 영역(CA)에서 액티브 패턴(AP)의 제1 에지(EG1) 및 제2 에지(EG2) 사이와 대응하는 부분과 중첩되고, 중간부(MP)는 제1 단부(SP1) 및 제2 단부(SP2)와 연결된다. The intermediate portion MP overlaps with the portion corresponding to the first edge EG1 and the second edge EG2 of the active pattern AP in the channel region CA and the middle portion MP overlaps the portion corresponding to the first edge EG1 and the second edge EG2 of the active pattern AP, SP1 and the second end SP2.

평면상에서 채널 방향(DR1)으로 제1 단부(SP1) 및 제2 단부(SP2)의 각각이 제1 길이(LT1)를 갖고, 평면상에서 채널 방향(DR1)으로 중간부(MP)가 제2 길이(LT2)를 가질 때, 이 실시예에서는 제1 길이(LT1)는 제2 길이(LT2)보다 작다. 그 이유에 대해 설명하면 다음과 같다. Each of the first end portion SP1 and the second end portion SP2 has a first length LT1 on the plane in the channel direction DR1 and the middle portion MP has a first length LT1 on the plane in the channel direction DR1, (LT2), the first length LT1 is smaller than the second length LT2 in this embodiment. The reason for this is as follows.

도 2b에 도시된 액티브 패턴(AP)의 에지부의 단면이 테이퍼(TP)의 형상을 갖는 것과 같이, 액티브 패턴(AP)의 제1 에지(EG1) 및 제2 에지(EG2) 각각의 단면은 테이퍼(TP)의 형상을 가질 수 있다. The cross section of each of the first edge EG1 and the second edge EG2 of the active pattern AP is tapered such that the cross section of the edge of the active pattern AP shown in Figure 2B has the shape of the taper TP, (TP). ≪ / RTI >

일반적으로, 어떤 층의 에지부에는 에지부가 아닌 부분보다 전계가 집중되는 경향이 크지만, 에지부의 단면이 테이퍼의 형상을 가질 때, 전계가 집중되는 정도가 완화될 수 있다. 또한, 테이퍼의 기울어진 정도가 완만할수록 에지부에 전계가 집중되는 정도가 작아진다. 예를 들어, 도 2b에 도시된 테이퍼(TP)의 기울어진 정도는 도 7b에 도시된 액티브 패턴(도 7b의 AP-2)의 에지부의 테이퍼(도 7b의 TP-1)의 기울어진 정도보다 완만하므로, 도 7b에 도시된 액티브 패턴의 에지부보다 도 2b에 도시된 액티브 패턴(AP)의 에지부에 전계가 집중되는 정도가 작아질 수 있다. Generally, the electric field is more concentrated than the non-edge portion in the edge portion of a certain layer, but the degree of concentration of the electric field can be relaxed when the edge of the edge portion has the shape of the taper. Further, the more the taper angle of the taper is, the smaller the degree of concentration of the electric field in the edge portion becomes. For example, the degree of inclination of the taper TP shown in Fig. 2B is greater than the inclination of the taper (TP-1 in Fig. 7B) of the edge of the active pattern (AP-2 in Fig. 7B) The degree to which the electric field is concentrated on the edge portion of the active pattern AP shown in Fig. 2B is smaller than the edge portion of the active pattern shown in Fig. 7B.

또한, 테이퍼(TP)의 기울기가 완만할수록 테이퍼(TP)를 갖는 에지부의 표면적이 작아진다. 따라서, 도 7b에 도시된 액티브 패턴의 에지부보다 도 2b에 도시된 액티브 패턴(AP)의 에지부를 통해 빠져나오는 전류의 세기가 작아질 수 있다. Further, the more the taper of the taper TP is, the smaller the surface area of the edge portion having the taper TP. Therefore, the intensity of the electric current escaping through the edge portion of the active pattern AP shown in Fig. 2B is smaller than the edge portion of the active pattern shown in Fig. 7B.

따라서, 테이퍼(TP)의 형상에 의해 액티브 패턴(AP)의 에지부 및 에지가 아닌 다른 부분을 통해 단위 면적당 흐르는 전류의 세기 간에 차이가 날 수 있으며, 이 경우에는, 이 실시예와 같이 제2 게이트 전극(G21)을 부분별로 길이를 다르게 설계하여 상술한 액티브 패턴(AP)의 부분별 전류 세기의 차이에 의해 발생되는 문제가 해결될 수 있다. Therefore, due to the shape of the taper TP, there may be a difference between the intensity of the electric current flowing per unit area through the edge portion and the edge portion of the active pattern AP, and in this case, It is possible to solve the problem caused by the difference in current intensity between the active patterns AP by designing the gate electrodes G21 to have different lengths.

보다 상세하게는, 앞서 상술한 바와 같이, 제2 게이트 전극(GE21)의 제1 및 제2 단부들(SP1, SP2)의 각각의 제1 길이(LT1)를 중간부(MP)의 제2 길이(LT2)보다 작게 설계하는 경우에, 제1 및 제2 단부들(SP1, SP2) 각각에 의해 발생되는 전기 저항의 크기는 중간부(MP)에 의해 발생되는 전기 저항의 크기보다 작아질 수 있다. 따라서, 상술한 구조 특징을 갖는 제2 게이트 전극(GE21)을 액티브 패턴(AP)과 오버랩시키는 경우에, 상술한 액티브 패턴(AP)의 전류 특성이 제2 게이트 전극(GE21)의 상술한 전기저항의 특성에 의해 상쇄될 수 있다. 그 결과, 제2 게이트 전극(GE21) 및 액티브 패턴(AP)을 통하여 발광 소자(LED1) 측으로 제공되는 전류의 세기가 균일해지는 효과가 향상되어, 발광소자(LED1)의 휘도가 보다 균일해질 수 있다. More specifically, as described above, the first length LT1 of each of the first and second ends SP1 and SP2 of the second gate electrode GE21 is greater than the second length LT of the middle portion MP The magnitude of the electric resistance generated by each of the first and second ends SP1 and SP2 may be smaller than the magnitude of the electric resistance generated by the middle portion MP . Therefore, when the second gate electrode GE21 having the above-described structural features is overlapped with the active pattern AP, the current characteristic of the active pattern AP described above is different from the above-described electric resistance of the second gate electrode GE21 Lt; / RTI > As a result, the uniformity of the intensity of the current supplied to the light emitting element LED1 through the second gate electrode GE21 and the active pattern AP is improved, and the brightness of the light emitting element LED1 can be made more uniform .

한편, 앞서 상술한 바와 같이, 이 실시예에서는 액티브 패턴(AP)의 부분별 전류 세기가 다른 이유를 액티브 패턴(AP)의 에지부의 테이퍼(TP) 형상 및 에지부의 표면적을 원인으로 설명하였으나, 다른 원인들로 상기 액티브 패턴(AP)의 전류 특성이 설명될 수 도 있다. As described above, in the present embodiment, the reason why the current intensity of the active pattern AP is different for each part is explained by the taper (TP) shape of the edge portion of the active pattern AP and the surface area of the edge portion. However, The current characteristics of the active pattern AP may be described as causes.

보다 상세하게는, 액티브 패턴(AP)의 채널영역의 셀프 히팅 효과(self-heating effect)로 인하여 액티브 패턴(AP)의 에지의 전류의 세기는 에지가 아닌 다른 부분의 전류의 세기보다 작을 수 있다. 또한, 액티브 패턴(AP)을 플라즈마 가스로 패터닝할 때 에지에 발생된 구조적 손상으로 인하여 액티브 패턴(AP)의 에지의 전류의 세기는 에지가 아닌 다른 부분의 전류의 세기보다 작을 수 있다. More specifically, due to the self-heating effect of the channel region of the active pattern AP, the intensity of the current at the edge of the active pattern AP may be less than the intensity of the current at other parts than the edge . In addition, when patterning the active pattern AP with the plasma gas, the intensity of the current of the edge of the active pattern AP may be smaller than the intensity of the current of the non-edge portion due to the structural damage to the edge.

따라서, 이 실시예에서 전술된 액티브 패턴(AP)의 전류 특성은 어떤 특정한 원인으로 발현되는 것으로 해석되기 보다는, 상술한 다양한 원인들이 복합적으로 작용하여 액티브 패턴(AP)의 전류 특성이 발현되는 것으로 볼 수 있다. 또한, 본 발명의 실시예들에서는, 액티브 패턴(AP)의 전류 특성을 야기하는 원인을 규명하여 이를 발현되지 않게 하는 방법을 제공하기보다는, 기 발생된 액티브 패턴(AP)의 전류 특성에 대응되도록 제2 게이트 전극(G21)의 구조를 변경하여 발광소자(LED1) 측으로 최종 제공되는 전류의 세기의 균일도를 향상시키는 방법을 제공하는 데 더 큰 의미가 있다. Therefore, in the present embodiment, the current characteristics of the active pattern AP described above are not interpreted as being expressed by a specific cause. . In addition, in the embodiments of the present invention, rather than providing a method of identifying the cause of the current characteristic of the active pattern AP and preventing it from manifesting it, It is more important to provide a method for changing the structure of the second gate electrode G21 to improve the uniformity of the intensity of the current finally supplied to the light emitting element LED1.

전원 라인(PL)은 소오스 전극(SE)과 전기적으로 연결된다. 전원 라인(PL)은 발광소자(LED1)를 구동하는 전원 신호를 전송한다. 평면상에서 전원 라인(PL)은 커패시터 전극(STE)과 중첩되어 스토리지 캐패시터를 형성한다. The power supply line PL is electrically connected to the source electrode SE. The power supply line PL transmits a power supply signal for driving the light emitting element LED1. In a plan view, the power supply line PL overlaps with the capacitor electrode STE to form a storage capacitor.

이 실시예에서는 커패시터 전극(STE)은 스위칭 트랜지스터(ST)의 액티브 패턴(AP-1)과 일체형의 형상을 가질 수 있다. 따라서, 스토리지 커패시터에는 스위칭 트랜지스터(ST)로부터 수신된 데이턴 신호에 대응하는 전압 및 전원 라인(PL)으로부터 수신된 전원 신호에 대응하는 전압 차이에 대응하는 전하량이 충전되고, 상기 충전된 전하량은 스위칭 트랜지스터(ST)가 턴-오프 되는 동안에 구동 트랜지스터(DT) 측으로 제공될 수 있다. In this embodiment, the capacitor electrode STE may have a shape integrated with the active pattern AP-1 of the switching transistor ST. Therefore, the storage capacitor is charged with the voltage corresponding to the voltage signal corresponding to the data signal received from the switching transistor ST and the voltage difference corresponding to the power supply signal received from the power supply line PL, And may be provided to the drive transistor DT side while the scan signal ST is turned off.

발광소자(LED1)는 구동 트랜지스터(DT)를 통해 제공되는 전원 신호에 대응하여 발광한다. 이 실시예에서는, 발광소자(LED1)는 유기발광 소자일 수 있다. 하지만, 본 발명이 발광 소자(LED1)의 소자의 종류에 한정되는 것은 아니며, 다른 실시예에서는 발광소자(LED1)는 도 8에 도시된 마이크로 LED(도 8의 LED2)일 수도 있다. The light emitting device LED1 emits light corresponding to the power supply signal provided through the driving transistor DT. In this embodiment, the light emitting element LED1 may be an organic light emitting element. However, the present invention is not limited to the type of element of the light emitting element LED1, and in another embodiment, the light emitting element LED1 may be the micro LED shown in Fig. 8 (LED2 of Fig. 8).

발광소자(LED1)는 제1 전극(E1), 유기발광층(EML) 및 제2 전극(E2)를 포함한다. 이 실시예에서는 제1 전극(E1)는 애노드로 작용할 수 있고, 제2 전극(E2)은 캐소드로 작용할 수 있다. The light emitting device LED1 includes a first electrode E1, an organic light emitting layer EML, and a second electrode E2. In this embodiment, the first electrode E1 may serve as an anode and the second electrode E2 may serve as a cathode.

제1 전극(E1)은 구동 트랜지스터(DT)를 커버하는 제3 절연막(L3)에 정의된 컨택홀을 통해 드레인 전극(DE)과 전기적으로 연결된다. 이 실시예에서는 제1 전극(E1)은 반사형 전극일 수 있고, 이 경우에 제1 전극(E1)은 알루미늄과 같은 금속 재료를 포함할 수 있다. The first electrode E1 is electrically connected to the drain electrode DE through a contact hole defined in the third insulating film L3 covering the driving transistor DT. In this embodiment, the first electrode E1 may be a reflective electrode, and in this case, the first electrode E1 may comprise a metal material such as aluminum.

유기 발광층(EML)은 제3 절연막(L3) 위에 형성된 제4 절연막(L4) 위에 배치되고, 유기 발광층(EML)은 제4 절연막(L4)에 정의된 개구부를 통해 제1 전극(E1)과 접촉된다. 이 실시예에서는 유기발광층(EML)은 백색광을 발광하는 유기발광층일 수 있고, 이 경우에 도시되지는 않았지만 각 화소에 컬러필터 또는 양자점층이 배치되어 유기발광층(EML)으로부터 발생된 백색광이 소정의 컬러광으로 변환될 수 있다. The organic light emitting layer EML is disposed on the fourth insulating film L4 formed on the third insulating film L3 and the organic light emitting layer EML is contacted with the first electrode E1 through the opening defined in the fourth insulating film L4. do. In this embodiment, the organic light emitting layer (EML) may be an organic light emitting layer that emits white light. In this case, although not shown in the figure, a color filter or a quantum dot layer is disposed in each pixel to emit white light generated from the organic light emitting layer And can be converted into color light.

제2 전극(E2)은 유기발광층(EML) 위에 배치된다. 이 실시예에서는, 제2 전극(E2)은 투과성을 가질 수 있고, 이 경우에 제2 전극(E2)은 ITO(indium tin oxide),IZO(indium zinc oxide),ZnO(zinc oxide) 및 ITZO(indium tin zinc oxide)와 같은 투명 도전막을 포함할 수 있다. The second electrode E2 is disposed on the organic light emitting layer (EML). In this embodiment, the second electrode E2 may have transparency. In this case, the second electrode E2 may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO) indium tin zinc oxide).

도 4는 본 발명의 다른 실시예에 따른 표시장치(101)의 하나의 화소를 나타내는 평면도이고, 도 5는 도 4에 도시된 구동 트랜지스터(DT-1)를 확대한 도면이고, 도 6은 도 4에 도시된 II-II`을 따라 절취된 면을 나타내는 단면도이다. FIG. 4 is a plan view showing one pixel of the display device 101 according to another embodiment of the present invention, FIG. 5 is an enlarged view of the driving transistor DT-1 shown in FIG. 4, Sectional view taken along the line II-II shown in Fig.

한편, 구동 트랜지스터(DT-1)의 액티브 패턴(AP-2)을 제외하면, 표시장치(101)는 도 2a에 도시된 표시장치(도 2a의 100)가 포함하는 구성요소들과 동일한 구성 요소들을 포함한다. 따라서, 도 4, 도 5 및 도 6을 설명함에 있어서, 액티브 패턴(AP-2)의 구조 외 표시장치(101)의 앞서 설명된 다른 구성 요소들에 대해서는 도면 부호를 병기하고, 상기 구성 요소들에 대한 중복된 설명은 생략된다. On the other hand, except for the active pattern AP-2 of the driving transistor DT-1, the display device 101 has the same constituent elements as those of the display device 100 shown in Fig. . 4, 5 and 6, the other elements described above of the out-of-structure display device 101 of the active pattern AP-2 are denoted by the same reference numerals, Is omitted.

도 4, 도 5 및 도 6을 참조하면, 표시장치(101)는 스위칭 트랜지스터(ST), 구동 트랜지스터(DT-1) 및 발광 소자(LED1)를 포함하고, 구동 트랜지스터(DT-1)는 액티브 패턴(AP-2), 제1 게이트 전극(GE11), 제2 게이트 전극(GE21), 소오스 전극(SE) 및 드레인 전극(DE)을 포함한다. 4, 5 and 6, the display device 101 includes a switching transistor ST, a driving transistor DT-1 and a light emitting element LED1, and the driving transistor DT- Pattern AP-2, a first gate electrode GE11, a second gate electrode GE21, a source electrode SE, and a drain electrode DE.

이 실시예에서는, 액티브 패턴(AP-2)에는 제1 슬릿(ST1) 및 제2 슬릿(ST2)이 정의된다. 평면상에서 제1 슬릿(ST1) 및 제2 슬릿(ST2)의 각각은 폐루프(closed loop)의 형상으로 액티브 패턴(AP-2) 내에 정의된다. In this embodiment, the first slit ST1 and the second slit ST2 are defined in the active pattern AP-2. Each of the first slit ST1 and the second slit ST2 in the plane is defined in the active pattern AP-2 in the form of a closed loop.

또한, 평면상에서 제1 및 제2 슬릿들(ST1, ST2)은 액티브 패턴(AP-2)의 제1 에지(EG1) 및 제2 에지(EG2) 사이에 정의되며, 제1 및 제2 슬릿들(ST1, ST2)은 액티브 패턴(AP-2) 내에서 서로 이격되어 정의된다. The first and second slits ST1 and ST2 on the plane are defined between the first edge EG1 and the second edge EG2 of the active pattern AP-2, (ST1, ST2) are defined apart from each other in the active pattern AP-2.

액티브 패턴(AP-2)에 제1 및 제2 슬릿들(ST1, ST2)이 정의됨에 따라 발생되는 효과는 다음과 같다.The effect generated by defining the first and second slits ST1 and ST2 in the active pattern AP-2 is as follows.

일반적으로, 어떤 층의 에지에 전계가 집중되는 현상에 의해 에지에 흐르는 전류의 세기와 에지가 아닌 부분에 흐르는 전류의 세기 간에 차이가 있을 수 있다. 하지만, 이 실시예에서는 액티브 패턴(AP-2)에 제1 및 제2 슬릿들(ST1, ST2)을 형성함에 따라, 제1 및 제2 에지들(EG1, EG2)에 집중된 전계는 제1 및 제2 슬릿들(ST1, ST2)에 의해 형성된 다른 에지들에 분산될 수 있다. 따라서, 액티브 패턴(AP-2)의 전체에 걸쳐 전계가 분산되는 효과가 발생될 수 있으며, 그 결과 액티브 패턴(AP-2)의 부분별로 전류의 세기가 차이나는 것이 최소화될 수 있다. Generally, there may be a difference between the intensity of the electric current flowing in the edge and the electric current flowing in the non-edge portion due to the phenomenon that the electric field is concentrated on the edge of a certain layer. However, in this embodiment, as the first and second slits ST1 and ST2 are formed in the active pattern AP-2, the electric field concentrated on the first and second edges EG1 and EG2 becomes the first and second edges, And may be dispersed to other edges formed by the second slits ST1 and ST2. Therefore, the effect of dispersing the electric field over the entire active pattern AP-2 can be generated, and as a result, it is possible to minimize the difference in intensity of the electric current for each portion of the active pattern AP-2.

따라서, 이 실시예에서는, 앞서 도 2b를 참조하여 설명된 제2 게이트 전극(GE21)의 형상을 이용하는 것 뿐만 아니라, 액티브 패턴(AP-2)에 형성된 제1 및 제2 슬릿들(ST1, ST2)의 구조를 이용하여 구동 트랜지스터(DT-1)로부터 출력되는 전류의 세기가 보다 균일해질 수 있고, 이에 따라 발광 소자(LED1)로부터 발생되는 광의 휘도가 보다 균일해질 수 있다. Therefore, in this embodiment, not only the shape of the second gate electrode GE21 described above with reference to FIG. 2B but also the shape of the first and second slits ST1 and ST2 formed in the active pattern AP- The intensity of the current output from the driving transistor DT-1 can be made more uniform, and thus the brightness of light emitted from the light emitting device LED1 can be more uniform.

도 7a는 본 발명의 다른 실시예에 따른 표시장치의 하나의 화소에 배치된 구동 트랜지스터의 평면도이고, 도 7b는 도 7a에 도시된 III-III'을 따라 절취된 부분을 나타내는 단면도이다. FIG. 7A is a plan view of a driving transistor disposed in one pixel of a display device according to another embodiment of the present invention, and FIG. 7B is a cross-sectional view illustrating a portion taken along line III-III 'shown in FIG. 7A.

도 7a 및 도 7b를 설명함에 있어서, 앞서 설명된 구성 요소들에 대해서는 도면 부호를 병기하고, 상기 구성 요소들에 대한 중복된 설명은 생략된다. In describing FIGS. 7A and 7B, the components described above are denoted by the same reference numerals, and redundant description of the components is omitted.

도 7a 및 도 7b를 참조하면, 표시장치(102)는 스위칭 트랜지스터(ST), 구동 트랜지스터(DT-2) 및 발광 소자(LED1)를 포함하고, 구동 트랜지스터(DT-2)는 액티브 패턴(AP-3), 제1 게이트 전극(GE11), 제2 게이트 전극(GE21-1), 소오스 전극(SE) 및 드레인 전극(DE)을 포함한다. 7A and 7B, the display device 102 includes a switching transistor ST, a driving transistor DT-2 and a light emitting element LED1. The driving transistor DT-2 includes an active pattern AP -3, a first gate electrode GE11, a second gate electrode GE21-1, a source electrode SE, and a drain electrode DE.

이 실시예에서는, 앞서 설명된 액티브 패턴(도 2b의 AP)의 테이퍼(도 2b의 TP)의 각도보다 액티브 패턴(AP-3)의 에지부의 단면의 테이퍼(TP-1)의 각도가 크다. 이 경우에, 액티브 패턴(AP-3)의 에지부에 전계가 집중될 수 있고, 이에 따라 액티브 패턴(AP-3)의 에지를 흐르는 전류의 세기는 에지가 아닌 부분을 흐르는 전류의 세기보다 클 수 있다. In this embodiment, the angle of the taper TP-1 of the end face of the active pattern AP-3 is larger than the angle of the taper (TP of Fig. 2B) of the active pattern (AP of Fig. In this case, the electric field can be concentrated on the edge portion of the active pattern AP-3, so that the intensity of the electric current flowing through the edge of the active pattern AP-3 is larger than the electric current flowing through the non-edge portion .

제2 게이트 전극(GE21-1)은 제1 단부(SP1-1), 제2 단부(SP2-1) 및 중간부(MP-1)를 포함한다. 이 실시예에서는 제1 및 제2 단부들(SP1-1, SP2-1) 각각의 채널 방향(DR1)의 제3 길이(LT3)는 중간부(MP-1)의 채널 방향(DR1)의 제4 길이(LT4)보다 크다. 따라서, 제1 및 제2 단부들(SP1-1, SP2-1) 각각에 의해 발생되는 전기 저항의 크기는 중간부(MP-1)에 의해 발생되는 전기 저항의 크기보다 클 수 있다. The second gate electrode GE21-1 includes a first end SP1-1, a second end SP2-1 and an intermediate portion MP-1. In this embodiment, the third length LT3 of the channel direction DR1 of each of the first and second end portions SP1-1 and SP2-1 is smaller than the third length LT2 of the channel direction DR1 of the middle portion MP- 4 length (LT4). Therefore, the magnitude of the electric resistance generated by each of the first and second ends SP1-1 and SP2-1 may be larger than the magnitude of the electric resistance generated by the middle portion MP-1.

따라서, 상술한 전기 저항의 특성을 갖는 제2 게이트 전극(GE21-1)을 상술한 전류 특성을 갖는 액티브 패턴(AP-3)과 매칭시키는 경우에, 제2 게이트 전극(GE21-1)의 전기 저항의 특성 및 액티브 패턴(AP-3)의 전류 특성이 서로 상쇄될 수 있다. 이에 따라, 구동 트랜지스터(DT-2)를 통해 출력되는 전류의 세기가 균일해지고, 이에 따라 발광소자(LED1)로부터 발광되는 광의 휘도가 균일해질 수 있다. Therefore, when the second gate electrode GE21-1 having the above-mentioned electric resistance characteristics is matched with the active pattern AP-3 having the above-mentioned current characteristic, the electric potential of the second gate electrode GE21-1 The characteristics of the resistance and the current characteristics of the active pattern AP-3 can be canceled each other. Accordingly, the intensity of the current output through the driving transistor DT-2 becomes uniform, and accordingly, the luminance of light emitted from the light emitting element LED1 can be made uniform.

한편, 이 실시예에서는 액티브 패턴(AP-3)의 부분별 전류 세기가 다른 이유를 액티브 패턴(AP-3)의 에지의 테이퍼(TP-1) 형상을 원인으로 설명하였으나, 다른 원인들이 복합적으로 더 작용하여 액티브 패턴(AP-3)의 전류 특성이 정의될 수도 있다. 따라서, 이 실시예에서는, 액티브 패턴(AP-3)의 전류 특성을 야기하는 원인을 규명하여 이를 발현되지 않게 하는 방법을 제공하기보다는, 기 발생된 액티브 패턴(AP-3)의 전류 특성에 대응되도록 제2 게이트 전극(G21-1)의 구조를 변경하여 발광소자(LED1) 측으로 최종 제공되는 전류의 세기의 균일도를 향상시키는 방법을 제공하는 데 더 큰 의미가 있다. In the present embodiment, the reason why the current intensity of the active pattern AP-3 is different for each part is described as the cause of the taper TP-1 shape of the edge of the active pattern AP-3. However, The current characteristic of the active pattern AP-3 may be defined. Therefore, in this embodiment, rather than providing a method of identifying the cause of the current characteristic of the active pattern AP-3 and preventing it from manifesting, it is possible to cope with the current characteristic of the generated active pattern AP-3 It is more important to provide a method of changing the structure of the second gate electrode G21-1 so as to improve the uniformity of the current finally provided to the light emitting device LED1.

도 8은 본 발명의 다른 실시예에 따른 표시장치(103)의 하나의 화소의 단면도이다. 8 is a cross-sectional view of one pixel of the display device 103 according to another embodiment of the present invention.

한편, 발광소자(LED2)를 제외하면, 표시장치(103)는 도 2b에 도시된 표시장치(도 2b의 100)가 포함하는 구성요소들과 동일한 구성 요소들을 포함한다. 따라서, 도 8을 설명함에 있어서, 발광소자(LED2)의 구조 외에 앞서 설명된 다른 구성 요소들에 대해서는 도면 부호를 병기하고, 상기 구성 요소들에 대한 설명은 생략된다. On the other hand, except for the light emitting device LED2, the display device 103 includes the same components as those of the display device 100 shown in Fig. 2B (100 in Fig. 2B). Therefore, in describing FIG. 8, other components described above in addition to the structure of the light emitting device LED2 are denoted by the same reference numerals, and a description of the components will be omitted.

도 8을 참조하면, 표시장치(103)는 스위칭 트랜지스터(ST), 구동 트랜지스터(DT) 및 발광 소자(LED2)를 포함한다. Referring to Fig. 8, the display device 103 includes a switching transistor ST, a driving transistor DT, and a light emitting element LED2.

이 실시예에서는, 발광 소자(LED2)는 마이크로 LED일 수 있다. 발광 소자(LED2)의 사이즈는 수십 마이크로미터 내지 수백 마이크로미터일 수 있다. 하지만, 본 발명이 상기 마이크로 LED의 사이즈에 한정되는 것은 아니며, 표시장치(103)의 크기 또는 표시장치(103)에서 표시되는 영상의 해상도에 따라 마이크로 LED의 사이즈는 변경될 수 있다. In this embodiment, the light emitting element LED2 may be a micro LED. The size of the light emitting device LED2 may be several tens of micrometers to several hundreds of micrometers. However, the present invention is not limited to the size of the micro LED, and the size of the micro LED may be changed according to the size of the display device 103 or the resolution of the image displayed on the display device 103.

이 실시예에서는, 발광 소자(LED2)는 제1 콘택 전극(CE1), PN다이오드(LC), 및 제2 콘택전극(CE2)을 포함할 수 있다. In this embodiment, the light emitting device LED2 may include a first contact electrode CE1, a PN diode LC, and a second contact electrode CE2.

제1 콘택 전극(CE1)은 구동 트랜지스터(DT)의 제1 전극(E1) 위에 배치되어 제1 전극(E1)과 접촉된다. 제2 콘택 전극(E2)은 외부로부터 공통 전압을 제공받는 공통 전극(미도시)과 전기적으로 연결될 수 있다. The first contact electrode CE1 is disposed on the first electrode E1 of the driving transistor DT and is in contact with the first electrode E1. The second contact electrode E2 may be electrically connected to a common electrode (not shown) receiving a common voltage from the outside.

PN다이오드(LC)는 제1 및 제2 콘택전극들(CE1,CE2) 사이에 배치된다. 이 실시예에서는 PN다이오드(LC)는 p-도핑층, 양자 우물층 및 n-도핑층이 순차적으로 적층된 구조를 가질 수 있다. The PN diode LC is disposed between the first and second contact electrodes CE1 and CE2. In this embodiment, the PN diode LC may have a structure in which a p-doped layer, a quantum well layer, and an n-doped layer are sequentially stacked.

앞서 설명된 실시예들과 유사하게, 이 실시예에서도 제2 게이트 전극(GE21)의 구조를 이용하여 액티브 패턴(AP)의 부분별로 전류의 세기가 차이나는 문제를 해결할 수 있고, 이에 따라 구동 트랜지스터(DT)를 통해 발광소자(LED1) 측으로 제공되는 전류의 세기가 균일해져 발광소자(LED1)의 휘도가 균일해질 수 있다. Similar to the previously described embodiments, in this embodiment also, the problem of varying the intensity of the current for each part of the active pattern AP using the structure of the second gate electrode GE21 can be solved, The intensity of the current supplied to the light emitting element LED1 through the light emitting element DT becomes uniform, so that the brightness of the light emitting element LED1 can be made uniform.

도 9는 본 발명의 다른 실시예에 따른 표시장치(104)를 나타내는 단면도이다. 9 is a sectional view showing a display device 104 according to another embodiment of the present invention.

한편, 도 9에서 도시된 표시장치(104)의 단면의 위치는 도 2a에 도시된 I-I`을 따라 절취된 단면의 위치와 대응된다. 또한, 구동 트랜지스터(DT-3)의 구조를 제외하면, 표시장치(104)는 도 2b에 도시된 표시장치(도 2b의 100)의 구성요소들과 동일한 구성요소들을 포함한다. 따라서, 도 9를 설명함에 있어서, 앞서 설명된 다른 구성 요소들에 대해서는 도면 부호를 병기하고, 상기 구성 요소들에 대한 중복된 설명은 생략된다. On the other hand, the position of the section of the display device 104 shown in Fig. 9 corresponds to the position of the section cut along the line I-I shown in Fig. 2A. Except for the structure of the driving transistor DT-3, the display device 104 includes the same components as those of the display device 100 shown in Fig. 2B (100 in Fig. 2B). Therefore, in describing FIG. 9, the other components described above are denoted by the same reference numerals, and redundant description of the components is omitted.

도 9를 참조하면, 표시장치(104)는 스위칭 트랜지스터(ST), 구동 트랜지스터(DT-3) 및 발광 소자(LED1)를 포함한다. 또한, 구동 트랜지스터(DT-3)는 제1 게이트 전극(GE11-1), 제2 게이트 전극(GE21-2), 소오스 전극(SE), 드레인 전극(DE) 및 액티브 패턴(AP)을 포함한다. 9, the display device 104 includes a switching transistor ST, a driving transistor DT-3, and a light emitting element LED1. The driving transistor DT-3 includes a first gate electrode GE11-1, a second gate electrode GE21-2, a source electrode SE, a drain electrode DE and an active pattern AP .

앞서 도 2a를 참조하여 설명된 구동 트랜지스터(도 2a의 DT)는 탑-게이트(top-gate)의 구조를 가지나, 도 9에 도시된 상기 구동 트랜지스터(DT-3)는 바텀-게이트(bottom-gate)의 구조를 가질 수 있다. The driving transistor DT-3 shown in FIG. 9 has a bottom-gate structure, while the driving transistor DT shown in FIG. 2A has a top- gate structure.

한편, 도면으로 도시되지는 않았으나, 도 4, 도 7b 및 도 8를 참조하여 설명된 실시예들에 도시된 구동 트랜지스터들 각각은 탑-게이트 구조로 도시되었으나, 다른 실시예에서는 상기 구동 트랜지스터는 바텀-게이트의 구조로 변경될 수 있음은 당업자에게 자명할 것이다. Although not shown in the drawings, each of the driving transistors illustrated in the embodiments described with reference to FIGS. 4, 7B, and 8 is shown as a top-gate structure. However, in another embodiment, It will be apparent to those skilled in the art that the structure of the gate can be changed.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙력된 당업자는 하기의 특허청구범위의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the appended claims. You will understand.

100: 표시장치 DT: 구동 트랜지스터
ST: 스위칭 트랜지스터 GE11: 제1 게이트 전극
GE21: 제2 게이트 전극 AP: 액티브 패턴
ST1: 제1 슬릿 ST2: 제2 슬릿
LED1: 발광 소자 EG1: 제1 에지
EG2: 제2 에지 SP1: 제1 단부
SP2: 제2 단부 MP: 중간부
CA: 채널 영역100: display device DT: driving transistor
ST: switching transistor GE11: first gate electrode
GE21: second gate electrode AP: active pattern
ST1: first slit ST2: second slit
LED1: light emitting element EG1: first edge
EG2: second edge SP1: first end
SP2: second end MP: middle part
CA: Channel area

Claims (15)

베이스 기판;
상기 베이스 기판 위에 배치된 발광소자; 및
상기 베이스 기판 위에 배치되어 상기 발광 소자와 전기적으로 연결된 구동 트랜지스터;를 포함하고,
상기 구동 트랜지스터는,
반도체 재료를 포함하고, 채널 영역이 정의된 액티브 패턴;
상기 액티브 패턴과 접촉된 소오스 전극;
상기 소오스 전극과 이격되어 상기 액티브 패턴과 접촉된 드레인 전극; 및
상기 액티브 패턴과 중첩된 제1 게이트 전극;
상기 액티브 패턴과 중첩되어 평면상으로 상기 채널 영역 내에서 상기 제1 게이트 전극과 이격되고, 상기 채널 영역 내에서 상기 소오스 전극으로부터 상기 드레인 전극을 향하는 채널 방향으로 서로 다른 길이들을 갖는 부분들을 포함하는 제2 게이트 전극;을 포함하는 표시장치. A base substrate;
A light emitting element disposed on the base substrate; And
And a driving transistor disposed on the base substrate and electrically connected to the light emitting element,
The driving transistor includes:
An active pattern comprising a semiconductor material and defining a channel region;
A source electrode in contact with the active pattern;
A drain electrode spaced apart from the source electrode and in contact with the active pattern; And
A first gate electrode overlapped with the active pattern;
And a portion of the channel region overlapping with the active pattern and spaced apart from the first gate electrode in the channel region in a plan view and having portions having different lengths in the channel direction from the source electrode to the drain electrode in the channel region, And a second gate electrode. 제 1 항에 있어서, 상기 채널 영역 내에서 상기 제1 게이트 전극 및 상기 제2 게이트 전극은 상기 채널 방향으로 배열된 것을 특징으로 하는 표시 장치. The display device according to claim 1, wherein the first gate electrode and the second gate electrode are arranged in the channel direction within the channel region. 제 1 항에 있어서, 상기 제2 게이트 전극은,
상기 채널 영역에서 상기 액티브 패턴의 제1 에지와 중첩된 제1 단부;
상기 채널 영역에서 상기 액티브 패턴의 상기 제1 에지와 대향하는 제2 에지와 중첩되는 제2 단부; 및
상기 채널 영역에서 상기 액티브 패턴의 상기 제1 에지 및 상기 제2 에지 사이와 중첩되고, 상기 제1 단부 및 상기 제2 단부의 사이에서 상기 제1 및 제2 단부들과 연결된 중간부를 포함하고,
평면상에서 상기 채널 방향으로 상기 제1 단부 및 상기 제2 단부 각각은 제1 길이를 갖고, 평면상에서 상기 채널 방향으로 상기 중간부는 제2 길이를 갖고, 상기 제1 길이 및 상기 제2 길이는 서로 상이한 것을 특징으로 하는 표시 장치. The semiconductor device according to claim 1, wherein the second gate electrode
A first end overlapping a first edge of the active pattern in the channel region;
A second end overlapping with a second edge opposite the first edge of the active pattern in the channel region; And
And an intermediate portion overlapping between the first edge and the second edge of the active pattern in the channel region and connected with the first and second ends between the first end and the second end,
Wherein each of the first end and the second end in a plane direction on the channel has a first length and the intermediate portion in a plane direction on the plane has a second length and the first length and the second length are different from each other And the display device. 제 3 항에 있어서, 상기 제1 에지 및 상기 제2 에지의 각각의 위치에 대응하여 상기 액티브 패턴은 단면상에서 테이퍼 형상을 갖는 것을 특징으로 하는 표시 장치. The display device according to claim 3, wherein the active pattern has a tapered shape in cross section corresponding to each position of the first edge and the second edge. 제 3 항에 있어서, 상기 채널 영역 내에서 상기 제2 게이트 전극의 상기 채널 방향에 수직하는 방향의 폭은 상기 제1 길이 및 상기 제2 길이의 각각보다 큰 것을 특징으로 하는 표시 장치. The display device according to claim 3, wherein a width in a direction perpendicular to the channel direction of the second gate electrode in the channel region is larger than each of the first length and the second length. 제 3 항에 있어서, 상기 채널 영역 내에서 상기 채널 방향으로 상기 제1 게이트 전극의 길이는 일정한 것을 특징으로 하는 표시 장치. The display device according to claim 3, wherein a length of the first gate electrode in the channel region in the channel region is constant. 제 3 항에 있어서, 상기 제2 길이는 상기 제1 길이보다 큰 것을 특징으로 하는 표시 장치. The display device according to claim 3, wherein the second length is larger than the first length. 제 7 항에 있어서, 상기 채널 영역 내에서 상기 액티브 패턴에 상기 제1 에지 및 상기 제2 에지 사이에 슬릿이 정의된 것을 특징으로 하는 표시 장치. 8. The display device according to claim 7, wherein a slit is defined between the first edge and the second edge in the active pattern within the channel region. 제 8 항에 있어서, 평면상에서 상기 슬릿은 폐루프(closed loop)의 형상으로 정의된 것을 특징으로 하는 표시 장치. The display device according to claim 8, wherein the slit is defined as a closed loop shape in a plane. 제 8 항에 있어서, 상기 슬릿은 다수로 상기 액티브 패턴에 정의되고, 평면상에서 상기 다수의 슬릿들은 상기 제1 에지 및 상기 제2 에지 사이에 배열된 것을 특징으로 하는 표시 장치. 9. The display device according to claim 8, wherein the slits are defined in a plurality of the active patterns, and the plurality of slits on a plane are arranged between the first edge and the second edge. 제 3 항에 있어서, 상기 제1 길이는 상기 제2 길이보다 큰 것을 특징으로 하는 표시 장치. The display device according to claim 3, wherein the first length is larger than the second length. 제 1 항에 있어서, 상기 발광 소자는 마이크로 LED를 포함하는 것을 특징으로 하는 표시 장치. The display device according to claim 1, wherein the light emitting element includes a micro LED. 제 1 항에 있어서, 상기 발광 소자는,
상기 구동 트랜지스터의 상기 드레인 전극과 전기적으로 연결된 제1 전극;
상기 제1 전극 위에 배치된 유기 발광층; 및
상기 유기 발광층 위에 배치된 제2 전극을 포함하는 것을 특징으로 하는 표시 장치. The light emitting device according to claim 1,
A first electrode electrically connected to the drain electrode of the driving transistor;
An organic light emitting layer disposed on the first electrode; And
And a second electrode disposed on the organic light emitting layer. 제 1 항에 있어서, 상기 구동 트랜지스터는 탑-게이트(top-gate)의 형상을 갖는 것을 특징으로 하는 표시 장치. The display device according to claim 1, wherein the driving transistor has a shape of a top-gate. 제 1 항에 있어서, 상기 구동 트랜지스터는 바텀-게이트(bottom-gate)의 형상을 갖는 것을 특징으로 하는 표시 장치. The display device according to claim 1, wherein the driving transistor has a bottom-gate shape.
KR1020170181819A 2017-12-28 2017-12-28 Display device KR102630594B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170181819A KR102630594B1 (en) 2017-12-28 2017-12-28 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170181819A KR102630594B1 (en) 2017-12-28 2017-12-28 Display device

Publications (2)

Publication Number Publication Date
KR20190079824A true KR20190079824A (en) 2019-07-08
KR102630594B1 KR102630594B1 (en) 2024-01-29

Family

ID=67256342

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170181819A KR102630594B1 (en) 2017-12-28 2017-12-28 Display device

Country Status (1)

Country Link
KR (1) KR102630594B1 (en)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06258666A (en) * 1993-03-04 1994-09-16 Hitachi Ltd Liquid crystal display device
JPH08116063A (en) * 1994-10-14 1996-05-07 Sharp Corp Thin-film transistor and liquid crystal display device
KR20010062554A (en) * 1999-12-22 2001-07-07 니시가키 코지 Liquid Crystal Display Apparatus and Production Method Thereof
KR20060000847A (en) * 2004-06-29 2006-01-06 삼성에스디아이 주식회사 Thin film transistor
KR100575544B1 (en) * 2003-10-24 2006-05-03 재단법인서울대학교산학협력재단 Thin film transistor with asymmetric dual gate and method for fabricating thereof
KR20060080758A (en) * 2005-01-06 2006-07-11 삼성전자주식회사 Array substrate and display apparatus having the same
JP2006261423A (en) * 2005-03-17 2006-09-28 Ricoh Co Ltd Thin-film transistor and image display device using it
KR101136296B1 (en) * 2005-06-30 2012-04-19 엘지디스플레이 주식회사 Thin Film Transistor Of Poly Silicon Type, Thin Film Transistor Substrate Having Thereof, And Method of Fabricating The Same
KR101183437B1 (en) * 2006-06-14 2012-09-14 엘지디스플레이 주식회사 Thin Film Transister and Organic Electro-luminescence Display Device Using The Same
JP2014027209A (en) * 2012-07-30 2014-02-06 Japan Display Inc Display device
KR20140089177A (en) * 2013-01-04 2014-07-14 삼성디스플레이 주식회사 Thin film transistor array panel
KR20160079409A (en) * 2014-12-26 2016-07-06 엘지디스플레이 주식회사 Thin film transistor array substrate

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06258666A (en) * 1993-03-04 1994-09-16 Hitachi Ltd Liquid crystal display device
JPH08116063A (en) * 1994-10-14 1996-05-07 Sharp Corp Thin-film transistor and liquid crystal display device
KR20010062554A (en) * 1999-12-22 2001-07-07 니시가키 코지 Liquid Crystal Display Apparatus and Production Method Thereof
KR100575544B1 (en) * 2003-10-24 2006-05-03 재단법인서울대학교산학협력재단 Thin film transistor with asymmetric dual gate and method for fabricating thereof
KR20060000847A (en) * 2004-06-29 2006-01-06 삼성에스디아이 주식회사 Thin film transistor
KR20060080758A (en) * 2005-01-06 2006-07-11 삼성전자주식회사 Array substrate and display apparatus having the same
JP2006261423A (en) * 2005-03-17 2006-09-28 Ricoh Co Ltd Thin-film transistor and image display device using it
KR101136296B1 (en) * 2005-06-30 2012-04-19 엘지디스플레이 주식회사 Thin Film Transistor Of Poly Silicon Type, Thin Film Transistor Substrate Having Thereof, And Method of Fabricating The Same
KR101183437B1 (en) * 2006-06-14 2012-09-14 엘지디스플레이 주식회사 Thin Film Transister and Organic Electro-luminescence Display Device Using The Same
JP2014027209A (en) * 2012-07-30 2014-02-06 Japan Display Inc Display device
KR20140089177A (en) * 2013-01-04 2014-07-14 삼성디스플레이 주식회사 Thin film transistor array panel
KR20160079409A (en) * 2014-12-26 2016-07-06 엘지디스플레이 주식회사 Thin film transistor array substrate

Also Published As

Publication number Publication date
KR102630594B1 (en) 2024-01-29

Similar Documents

Publication Publication Date Title
KR102659940B1 (en) Thin Film Transistor Substrate And Display Using The Same
KR102455618B1 (en) Organic light emitting diode display
US10050097B2 (en) Organic light-emitting diode display
EP2365529B1 (en) AMOLED display with optical feedback compensation
EP2960943B1 (en) Thin film transistor of display apparatus
US20160012775A1 (en) Organic light emitting diode display, driving method thereof, and manufacturing method thereof
US9291870B2 (en) Thin film transistor and display device having the same
TW201334177A (en) Organic light emitting diode display
CN104751796B (en) Organic light-emitting display device
US10504984B2 (en) Light emitting circuit and driving method thereof, electronic device, thin film transistor and manufacture method thereof
KR20200076995A (en) Thin film transistor and display panel using the same
KR20080073944A (en) Hybrid organic electroluminescence device and manufacturing method thereof
US11749213B2 (en) Organic light emitting display device
KR20210022807A (en) Pixel and display device including the same
US9755007B2 (en) Pixel circuit
KR102387791B1 (en) Organic electroluminescenence display device and method for fabricating the same
WO2020063356A1 (en) Array substrate and method for detecting same, and display panel
US10621912B2 (en) Display device to display images on rear and front surfaces independently of each other
US7525125B2 (en) Thin film transistor and organic electro-luminescence display device using the same
KR102443127B1 (en) Driving thin film transistor and organic light emitting display device comprising the same
KR102630594B1 (en) Display device
US20230062926A1 (en) Thin film transistor and display panel using the same
KR102372773B1 (en) Organic light emitting diode display and method for repairing organic light emitting diode display
KR20240107740A (en) Pixel Circuit including Coupling Pattern
KR102377151B1 (en) Thin film transistor of display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant