KR20190065980A - Next Generation Non-Volatile Mott Memory Device using Characteristic of Transition Metal Oxides - Google Patents
Next Generation Non-Volatile Mott Memory Device using Characteristic of Transition Metal Oxides Download PDFInfo
- Publication number
- KR20190065980A KR20190065980A KR1020190021767A KR20190021767A KR20190065980A KR 20190065980 A KR20190065980 A KR 20190065980A KR 1020190021767 A KR1020190021767 A KR 1020190021767A KR 20190021767 A KR20190021767 A KR 20190021767A KR 20190065980 A KR20190065980 A KR 20190065980A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- material layer
- resistance change
- change material
- resistance
- Prior art date
Links
- 229910000314 transition metal oxide Inorganic materials 0.000 title description 6
- 239000000463 material Substances 0.000 claims abstract description 92
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 70
- 239000001301 oxygen Substances 0.000 claims abstract description 70
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 44
- 239000012212 insulator Substances 0.000 claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 35
- 230000007704 transition Effects 0.000 claims abstract description 27
- 230000004888 barrier function Effects 0.000 claims abstract description 20
- 239000000126 substance Substances 0.000 claims abstract description 10
- 239000013078 crystal Substances 0.000 claims abstract description 9
- 229910052747 lanthanoid Inorganic materials 0.000 claims abstract description 8
- 150000002602 lanthanoids Chemical class 0.000 claims abstract description 8
- 229910052723 transition metal Inorganic materials 0.000 claims abstract description 7
- 230000008859 change Effects 0.000 claims description 118
- -1 oxygen ions Chemical class 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 19
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 14
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 13
- 239000010936 titanium Substances 0.000 claims description 12
- 241000877463 Lanio Species 0.000 claims description 11
- 230000007423 decrease Effects 0.000 claims description 11
- 239000010931 gold Substances 0.000 claims description 11
- 229910045601 alloy Inorganic materials 0.000 claims description 8
- 239000000956 alloy Substances 0.000 claims description 8
- 229910017563 LaCrO Inorganic materials 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910052763 palladium Inorganic materials 0.000 claims description 6
- 229910052707 ruthenium Inorganic materials 0.000 claims description 6
- 238000003860 storage Methods 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052741 iridium Inorganic materials 0.000 claims description 5
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- 230000010287 polarization Effects 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 229910000510 noble metal Inorganic materials 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 239000010410 layer Substances 0.000 description 72
- 239000000758 substrate Substances 0.000 description 17
- 230000008569 process Effects 0.000 description 14
- 230000002441 reversible effect Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 238000013500 data storage Methods 0.000 description 6
- 230000003213 activating effect Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 229910018293 LaTiO3 Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000002772 conduction electron Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910052693 Europium Inorganic materials 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- 101100028951 Homo sapiens PDIA2 gene Proteins 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- 102100036351 Protein disulfide-isomerase A2 Human genes 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052771 Terbium Inorganic materials 0.000 description 1
- 229910052775 Thulium Inorganic materials 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007385 chemical modification Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000005187 foaming Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910000480 nickel oxide Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000033116 oxidation-reduction process Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 229920000307 polymer substrate Polymers 0.000 description 1
- 238000006479 redox reaction Methods 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910021481 rutherfordium Inorganic materials 0.000 description 1
- 238000010187 selection method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 229910052713 technetium Inorganic materials 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
-
- H01L45/145—
-
- H01L45/1253—
-
- H01L45/1608—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 반도체 기술에 관한 것으로서, 더욱 상세하게는, 저항 변화 메모리 소자 및 이의 제조 방법에 관한 것이다. The present invention relates to semiconductor technology, and more particularly, to a resistance-change memory element and a method of manufacturing the same.
메모리의 집적화가 한계에 도달함에 따라 저항 변화 메모리 소자인 플래시 메모리 기술을 대체하기 위해서, 단순한 구조로 셀 형성이 가능한 저항 변화 메모리(ReRAM, Resistance Random Access Memory), 상 변화 메모리(PcRAM, Phase-change Random Access Memory)) 및 스핀-토크 변화 메모리(STTRAM, Spin Transfer Torque Magnetic Random Access Memory) 같은 차세대 메모리 기술이 개발되고 있다. 이들 중 저항 변화 메모리(ReRAM)는 간단한 금속-절연체-금속(metal-insulator-metal: MIM) 구조와 우수한 동작 특성을 갖는 차세대 비휘발성 메모리로서, 가장 주목을 받고 활발히 연구가 진행 되고 있다. In order to replace the flash memory technology, which is a resistance change memory device, as the integration of the memory reaches a limit, a resistance random access memory (ReRAM), a phase change memory (PcRAM, Phase-change Random Access Memory) and Spin Transfer Torque Magnetic Random Access Memory (STTRAM). Among them, a resistance-change memory (ReRAM) is a next-generation nonvolatile memory having a simple metal-insulator-metal (MIM) structure and excellent operation characteristics, and has been extensively studied and actively studied.
종래의 저항 변화 메모리 소자의 경우, 도전성 경로(conducting path)를 이루도록 필라멘트 형성하거나 스위칭 상태에 따라 다른 전기적 저항을 갖도록 하기 위해서 포밍 처리(forming process)가 필수적으로 수행되고 있다. 상기 포밍 처리는 저항 변화 물질에 소정의 전압(이하 포밍 전압이라 함)을 가해 저항 스위칭이 가능하도록 소자를 활성화하는 처리이다. 이러한 포밍 처리를 통해 형성된 도전성 필라멘트는 상부 전극과 하부 전극을 전기적으로 연결시켜줄 수 있다. 이러한 상부 전극과 하부 전극 사이를 전기적으로 연결시켜주는 도전성 필라멘트는 리셋 전압(reset voltage, 초기화 전압)에 의해 적어도 일부가 끊어질 수 있으며, 반대로 상기 리셋 전압에 의해 끊어진 도전성 필라멘트는 셋 전압(set voltage)에 의해 다시 연결될 수 있다. In a conventional resistance change memory device, a forming process is essentially performed to form a filament to form a conducting path or to have a different electrical resistance depending on a switching state. The forming process is a process of activating a device so that a resistance voltage can be applied by applying a predetermined voltage (hereinafter referred to as a forming voltage) to the resistance variable material. The conductive filament formed through the foaming process can electrically connect the upper electrode and the lower electrode. The conductive filament, which electrically connects the upper electrode and the lower electrode, may be at least partially cut off by a reset voltage. Conversely, the conductive filament, which is cut off by the reset voltage, ). ≪ / RTI >
일반적으로, 종래의 저항 변화 메모리 소자에서, 상기 포밍 전압은 상기 리셋 전압 및 상기 셋 전압보다 크며, 이로 인해, 전력 소모가 커질 수 있다. 또한, 산화-환원을 기반으로 동작하는 저항 변화 메모리 소자는 구동 전류로서 일정 수준 이상의 전류가 필요하기 때문에 누설 전류를 최소화하는데 한계를 가질 수 있다. In general, in a conventional resistance-change memory element, the forming voltage is larger than the reset voltage and the set voltage, and consequently power consumption may be increased. In addition, the resistance-change memory device that operates based on oxidation-reduction may have a limitation in minimizing leakage current because a current of a certain level or more is required as a driving current.
특히, 메모리 집적화를 위한 크로스-포인트 어레이 구조를 갖는 메모리 소자로 구성될 경우, 인접한 메모리 셀로부터의 누설 전류(sneak current)로 인한 셀간 간섭(crosstalk)에 따른 동작 오류가 발생할 수 있다. 이를 해결하기 위해, 다이오드와 같은 스위치 역할을 하는 선택 소자가 필요할 수 있다. 상기 선택 소자를 형성하기 위해서 스위치 소자와 저항 변화 메모리를 순차적으로 적층하는 공정 과정이 필요한데, 서로 다른 종류의 박막들을 고온에서 증착하면 성질이 다른 박막들 사이의 계면에서 원치 않는 특성의 변화가 발생할 수 있다. 특히, 계면에서 결함들이 집중되는 경우, 신뢰성 있는 전류-전압 특성을 획득할 수 없는 문제가 발생할 수 있다. In particular, when the memory device has a cross-point array structure for memory integration, an operation error may occur due to inter-cell crosstalk due to sneak current from adjacent memory cells. To overcome this, a selection device that acts as a switch, such as a diode, may be needed. In order to form the selection device, a process of sequentially stacking a switch element and a resistance change memory is required. When different kinds of thin films are deposited at a high temperature, an undesired characteristic change may occur at the interface between thin films having different properties have. Particularly, when defects are concentrated at the interface, a problem that a reliable current-voltage characteristic can not be obtained may occur.
본 발명이 이루고자 하는 기술적 과제는, 고전압을 이용하는 포밍 처리가 불필요하며, 전력 소모가 낮고, 동시에 선택 소자를 사용하지 않고서도 셀간 간섭을 제거 또는 감소시킬 수 있는 저항 변화 메모리 소자를 제공하는 것이다. It is an object of the present invention to provide a resistance change memory device which eliminates or reduces the inter-cell interference without requiring a forming process using a high voltage, low power consumption, and without using a selection device at the same time.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는, 전술한 이점을 갖는 저항 변화 메모리 소자의 제조 방법을 제공하는 것이다. It is another object of the present invention to provide a method of manufacturing a resistance change memory element having the above-described advantages.
본 발명의 일 실시예에 따르면, 산화 가능한 제 1 전극; 상기 제 1 전극 상에 배치되며, 하기 화학식 1로 표시되는 페로브스카이트(perovskite) 결정 구조를 갖는 금속 절연체 전이를 발생시키는 저항 변화 물질층; 및 상기 저항 변화 물질층 상에 배치되는 제 2 전극을 포함하며, 상기 저항 변화 물질층 내의 산소 농도에 따라 상기 저항 변화 물질층의 저항 값이 조절되며, 상기 제 1 전극과 상기 저항 변화 물질층 사이의 계면에 산소 이동으로 에너지 장벽이 생성 또는 소멸되는 저항 변화 메모리 소자가 제공될 수 있다. According to an embodiment of the present invention, there is provided a plasma display panel comprising: an oxidizable first electrode; A resistance change material layer disposed on the first electrode and generating a metal insulator transition having a perovskite crystal structure represented by Chemical Formula 1; And a second electrode disposed on the resistance change material layer, wherein a resistance value of the resistance change material layer is adjusted according to an oxygen concentration in the resistance change material layer, A resistance change memory element in which an energy barrier is generated or eliminated by oxygen transfer at the interface of the resistance change memory element can be provided.
[화학식 1] [Chemical Formula 1]
AMO3 (여기서, A는 란탄계 원소이고, M은 전이 금속 원소이며, O는 산소원소임).AMO 3 (where A is a lanthanide element, M is a transition metal element, and O is an oxygen element).
일 실시예에서, 상기 저항 변화 물질층은 LaTiO3, LaNiO3, LaCuO3, LaScO3, LaVO3, LaMnO3, LaCrO3, LaCoO3, 그리고 LaCO3 중 어느 하나를 포함할 수 있다. 상기 제 1 전극은, 산화 가능한 반응성 금속으로서, 타이타늄(Ti), 텅스텐(W), 알루미늄(Al) 또는 이들의 합금을 포함하며, 상기 제 2 전극은, 비반응성 귀금속으로서, 백금(Pt), 이리듐(Ir), 팔라듐(Pd), 금(Au), 루테늄(Ru) 또는 이들의 합금을 포함할 수 있다. 상기 저항 값이 조절은 상기 저항 변화 물질층의 밴드 갭 조절을 통해 수행될 수 있다. 상기 산소 농도가 증가하면 저항 값이 증가되고, 상기 산소 농도가 감소하면 저항 값이 감소될 수 있다. 상기 저항 변화 물질층의 저저항 상태는 프로그램 상태로 할당되고, 상기 저항 변화 물질층의 고저항 상태는 소거 상태로 할당될 수 있다. 상기 금속 절연체 전이는 모트 전이(mott transition)를 포함할 수 있다. 상기 제 1 전극에 양 전압 인가 시, 상기 제 1 전극과 상기 저항 변화 물질층 사이의 계면에 에너지 장벽이 생성되고, 상기 제 1 전극에 음 전압 인가 시, 상기 제 1 전극과 상기 저항 변화 물질층 사이의 계면에 에너지 장벽이 소멸됨으로써, 다이오드 특성이 결정될 수 있다. 상기 제 1 전극 및 상기 제 2 전극 중 적어도 하나와 상기 저항 변화 물질층 사이의 계면에 쇼트키 장벽층이 배치될 수 있다. In one embodiment, the resistance change material layer may comprise any one of LaTiO 3 , LaNiO 3 , LaCuO 3 , LaScO 3 , LaVO 3 , LaMnO 3 , LaCrO 3 , LaCoO 3 , and LaCO 3 . Wherein the first electrode includes titanium (Ti), tungsten (W), aluminum (Al), or an alloy thereof as an oxidizable reactive metal and the second electrode is a non-reactive noble metal, Iridium (Ir), palladium (Pd), gold (Au), ruthenium (Ru), or alloys thereof. The adjustment of the resistance value can be performed by adjusting the bandgap of the resistance change material layer. When the oxygen concentration is increased, the resistance value is increased, and when the oxygen concentration is decreased, the resistance value can be decreased. The low resistance state of the resistance change material layer is assigned in a program state, and the high resistance state of the resistance change material layer can be assigned to an erase state. The metal insulator transition may include a mott transition. An energy barrier is formed at an interface between the first electrode and the resistance change material layer when a positive voltage is applied to the first electrode. When a negative voltage is applied to the first electrode, The energy barrier is extinguished at the interface between the anode and the cathode, so that the diode characteristics can be determined. A Schottky barrier layer may be disposed at an interface between at least one of the first electrode and the second electrode and the resistance change material layer.
본 발명의 다른 실시예에 따르면, 제 1 항 기재의 상기 저항 변화 메모리 소자를 정보 저장 요소로 포함하는 메모리 셀들의 크로스 포인트(cross point) 구조를 갖는 반도체 메모리 장치가 제공될 수 있다. According to another embodiment of the present invention, a semiconductor memory device having a cross point structure of memory cells including the resistance change memory element described in the first aspect as an information storage element may be provided.
본 발명의 또 다른 실시예에 따르면, 산화 가능한 제 1 전극을 형성하는 단계; 상기 제 1 전극 상에, 하기 화학식 2로 표시되는 페로브스카이트(perovskite) 결정 구조를 갖는 금속 절연체 전이를 발생시키는 저항 변화 물질층을 형성하는 단계; 및 상기 저항 변화 물질층 내의 산소 농도에 따라 상기 저항 변화 물질층의 저항 값이 조절되며, 상기 제 1 전극과 상기 저항 변화 물질층 사이의 계면에 산소 이동으로 에너지 장벽이 생성 또는 소멸되는 저항 변화 메모리 소자의 제조 방법이 제공될 수 있다. According to another embodiment of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming an oxidizable first electrode; Forming a resistance change material layer on the first electrode to generate a metal insulator transition having a perovskite crystal structure represented by Formula 2 below; And a resistance change memory layer in which the resistance value of the resistance change material layer is adjusted in accordance with the oxygen concentration in the resistance change material layer and an energy barrier is generated or destroyed by oxygen movement at an interface between the first electrode and the resistance change material layer, A method of manufacturing a device can be provided.
[화학식 2] (2)
AMO3 (여기서, A는 란탄계 원소이고, M은 전이 금속 원소이며, O는 산소원소임).AMO 3 (where A is a lanthanide element, M is a transition metal element, and O is an oxygen element).
일 실시예에서, 상기 저항 변화 물질층은 LaTiO3, LaNiO3, LaCuO3, LaScO3, LaVO3, LaMnO3, LaCrO3, LaCoO3, 그리고 LaCO3 중 어느 하나를 포함할 수 있다. 상기 제 2 전극은, 비반응성 귀금속으로서, 백금(Pt), 이리듐(Ir), 팔라듐(Pd), 금(Au), 루테늄(Ru) 또는 이들의 합금을 포함하고, 상기 제 1 전극은, 산화 가능한 반응성 금속으로서, 타이타늄(Ti), 텅스텐(W), 알루미늄(Al), 몰리브덴(Mo), 탄탈륨(Ta) 또는 이들의 합금을 포함할 수 있다. 상기 저항 변화 물질층의 밴드 갭은 0.01 eV 내지 0.5 eV 범위를 가질 수 있다.In one embodiment, the resistance change material layer may comprise any one of LaTiO 3 , LaNiO 3 , LaCuO 3 , LaScO 3 , LaVO 3 , LaMnO 3 , LaCrO 3 , LaCoO 3 , and LaCO 3 . Wherein the second electrode comprises a non-reactive noble metal including platinum (Pt), iridium (Ir), palladium (Pd), gold (Au), ruthenium (Ru) As the possible reactive metal, it may include titanium (Ti), tungsten (W), aluminum (Al), molybdenum (Mo), tantalum (Ta) The bandgap of the resistance change material layer may range from 0.01 eV to 0.5 eV.
본 발명의 일 실시예에 따르면, 산화 가능한 제 1 전극; 상기 제 1 전극 상에 배치되며, 하기 화학식 1로 표시되는 페로브스카이트(perovskite) 결정 구조를 갖는 금속 절연체 전이를 발생시키는 저항 변화 물질층; 및 상기 저항 변화 물질층 상에 배치되며, 상기 저항 변화 물질층과의 계면에 쇼트키 장벽층을 형성하기 위한 제 2 전극을 포함함으로써, 고전압을 이용하는 포밍 처리가 불필요하며, 전력 소모가 낮고, 동시에 선택 소자를 사용하지 않고서도 셀간 간섭을 제거 또는 감소시킬 수 있는 저항 변화 메모리 소자를 구현할 수 있다. 또한, 상기 저항 변화 메모리 소자의 포밍 처리를 대체함으로써, 포밍 처리 없이, 바로 리셋 처리가 진행될 수 있어 상기 포밍 처리에 필요한 고전압으로 인한 소자의 손상을 개선시킬 수 있고, 상기 메모리 소자의 동작 전압을 낮출 수 있으며, 차세대 메모리의 요구 조건인 저전력, 고성능 메모리 소자를 구현할 수가 있다. According to an embodiment of the present invention, there is provided a plasma display panel comprising: an oxidizable first electrode; A resistance change material layer disposed on the first electrode and generating a metal insulator transition having a perovskite crystal structure represented by Chemical Formula 1; And a second electrode disposed on the resistance-change material layer and forming a Schottky barrier layer at an interface with the resistance-change material layer, whereby a forming process using a high voltage is unnecessary, a power consumption is low It is possible to implement a resistance change memory element capable of eliminating or reducing inter-cell interference without using a selection element. In addition, by replacing the forming process of the resistance-variable memory element, the reset process can be performed immediately without performing the forming process, thereby making it possible to improve the damage of the device due to the high voltage required for the forming process, And can realize a low power, high performance memory device which is a requirement of the next generation memory.
또한, 본 발명의 다른 실시예에 따르면, 전술한 이점을 갖는 저항 변화 메모리 소자의 제조 방법이 제공될 수 있다. Further, according to another embodiment of the present invention, a method of manufacturing a resistance-change memory element having the above-described advantages can be provided.
도 1a는 본 발명의 일 실시예에 따른 크로스 포인트 어레이를 갖는 반도체 메모리 장치의 사시도이며, 도 1b는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 단면도이다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 모트 전이(mott transition)를 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 제조 방법을 설명하기 위한 순서도이다.
도 4는 본 발명의 일 실시예에 따른 고상 디스크를 포함하는 저장 장치를 도시하는 블록도이다.
도 5는 본 발명의 다른 실시예에 따른 메모리 시스템을 도시하는 블록도이다.
도 6은 본 발명의 다른 실시예에 따른 데이터 저장 장치를 도시하는 블록도이다.
도 7은 본 발명의 일 실시예에 따른 저항 변화 메모리 소자 및 이를 포함하는 컴퓨팅 시스템을 도시하는 블록도이다.1A is a perspective view of a semiconductor memory device having a cross-point array according to an embodiment of the present invention, and FIG. 1B is a cross-sectional view of a resistance-change memory device according to an embodiment of the present invention.
2A to 2D are diagrams for explaining a mott transition according to an embodiment of the present invention.
3 is a flowchart illustrating a method of manufacturing a resistance-variable memory device according to an embodiment of the present invention.
4 is a block diagram illustrating a storage device including a solid state disk according to one embodiment of the present invention.
5 is a block diagram illustrating a memory system in accordance with another embodiment of the present invention.
6 is a block diagram illustrating a data storage device in accordance with another embodiment of the present invention.
7 is a block diagram illustrating a resistance change memory device and a computing system including the same, according to an embodiment of the present invention.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. The embodiments of the present invention are described in order to more fully explain the present invention to those skilled in the art, and the following embodiments may be modified into various other forms, It is not limited to the embodiment. Rather, these embodiments are provided so that this disclosure will be more faithful and complete, and will fully convey the scope of the invention to those skilled in the art.
도면에서 동일 부호는 동일한 요소를 지칭한다. 또한, 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.Like numbers refer to like elements in the drawings. Also, as used herein, the term "and / or" includes any and all combinations of any of the listed items.
본 명세서에서 사용된 용어는 실시예를 설명하기 위하여 사용되며, 본 발명의 범위를 제한하기 위한 것이 아니다. 또한, 본 명세서에서 단수로 기재되어 있다 하더라도, 문맥상 단수를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 "포함한다(comprise)" 및/또는 "포함하는(comprising)"이란 용어는 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.The terms used herein are used to illustrate the embodiments and are not intended to limit the scope of the invention. Also, although described in the singular, unless the context clearly indicates a singular form, the singular forms may include plural forms. Also, the terms "comprise" and / or "comprising" used herein should be interpreted as referring to the presence of stated shapes, numbers, steps, operations, elements, elements and / And does not exclude the presence or addition of other features, numbers, operations, elements, elements, and / or groups.
본 명세서에서 기판 또는 다른 층 "상에(on)" 형성된 층에 대한 언급은 상기 기판 또는 다른 층의 바로 위에 형성된 층을 지칭하거나, 상기 기판 또는 다른 층 상에 형성된 중간 층 또는 중간 층들 상에 형성된 층을 지칭할 수도 있다. 또한, 당해 기술 분야에서 숙련된 자들에게 있어서, 다른 형상에 "인접하여(adjacent)" 배치된 구조 또는 형상은 상기 인접하는 형상에 중첩되거나 하부에 배치되는 부분을 가질 수도 있다. Reference herein to a layer formed "on" a substrate or other layer refers to a layer formed directly on top of the substrate or other layer, or may be formed on intermediate or intermediate layers formed on the substrate or other layer Layer. ≪ / RTI > It will also be appreciated by those skilled in the art that structures or shapes that are "adjacent" to other features may have portions that overlap or are disposed below the adjacent features.
본 명세서에서, "아래로(below)", "위로(above)", "상부의(upper)", "하부의(lower)", "수평의(horizontal)" 또는 "수직의(vertical)"와 같은 상대적 용어들은, 도면들 상에 도시된 바와 같이, 일 구성 부재, 층 또는 영역들이 다른 구성 부재, 층 또는 영역과 갖는 관계를 기술하기 위하여 사용될 수 있다. 이들 용어들은 도면들에 표시된 방향뿐만 아니라 소자의 다른 방향들도 포괄하는 것임을 이해하여야 한다.As used herein, the terms "below," "above," "upper," "lower," "horizontal," or " May be used to describe the relationship of one constituent member, layer or regions with other constituent members, layers or regions, as shown in the Figures. It is to be understood that these terms encompass not only the directions indicated in the Figures but also the other directions of the devices.
이하에서, 본 발명의 실시예들은 본 발명의 이상적인 실시예들(및 중간 구조들)을 개략적으로 도시하는 단면도들을 참조하여 설명될 것이다. 이들 도면들에 있어서, 예를 들면, 부재들의 크기와 형상은 설명의 편의와 명확성을 위하여 과장될 수 있으며, 실제 구현시, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 된다. 또한, 도면의 부재들의 참조 부호는 도면 전체에 걸쳐 동일한 부재를 지칭한다.In the following, embodiments of the present invention will be described with reference to cross-sectional views schematically illustrating ideal embodiments (and intermediate structures) of the present invention. In these figures, for example, the size and shape of the members may be exaggerated for convenience and clarity of explanation, and in actual implementation, variations of the illustrated shape may be expected. Accordingly, embodiments of the present invention should not be construed as limited to any particular shape of the regions shown herein. In addition, reference numerals of members in the drawings refer to the same members throughout the drawings.
도 1a는 본 발명의 일 실시예에 따른 크로스 포인트 어레이를 갖는 반도체 메모리 장치(100)의 사시도이며, 도 1b는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자(MC)의 단면도이다. 1A is a perspective view of a
도 1a를 참조하면, 반도체 메모리 장치(100)는 복수의 행들과 열들로 배열된 저항 변화 메모리 소자(MC)의 어레이를 포함할 수 있다. 일 세트의 도전성 전극들(여기서는 워드 라인들이라 함; WL1-WL4)이 메모리 셀들(MC)의 어레이의 일 단부 상으로 연장된다. 각 워드 라인은 해당 행(row)의 메모리 셀들(MC)과 전기적으로 연결될 수 있다. 다른 세트의 도전성 전극들(여기서는 비트 라인들이라 함; BL1-BL5)이 메모리 셀들(MC)의 어레이의 타 단부 상으로 연장될 수 있다. 각 비트 라인은 해당 열(column)의 메모리 셀들(MC)과 전기적으로 연결될 수 있다.Referring to FIG. 1A,
반도체 메모리 장치(100)에서, 각 저항 변화 메모리 소자(MC)는 하나의 워드 라인과 하나의 비트 라인의 교차점에 배치된다. 특정 메모리 셀(선택된 메모리 셀이라 함)의 읽기 및 쓰기 동작은, 선택된 메모리 셀과 결합된 워드 라인과 비트 라인을 활성화시키는 것에 의해 수행될 수 있다.In the
반도체 메모리 장치(100)는 각각의 워드 라인을 통해 메모리 셀들(MC)에 결합되고 선택된 메모리 셀의 읽기 또는 기록을 위해 선택된 워드 라인을 활성화시키는 워드 라인 제어 회로(미도시)을 더 포함할 수 있다. 일 실시예에서, 상기 워드 라인 제어 회로는 워드 라인들 중 특정 워드 라인을 선택하기 위한 멀티플렉서(multiplexer, 미도시)를 포함할 수 있다.The
반도체 메모리 장치(100)는 각각의 비트 라인들(BL1- BL5)을 통해 메모리 셀들(MC)에 결합되는 비트 라인 제어 회로(미도시)를 더 포함할 수 있다.
일 실시예에서, 상기 비트 라인 제어 회로는 디멀티플렉서, 감지 회로, 입력/출력(I/O) 패드를 포함할 수 있다. 상기 디멀티플렉서는 선택된 메모리 셀의 비트 라인의 상기 감지 회로에 선택적으로 결합시키도록 구성될 수 있다.In one embodiment, the bit line control circuit may include a demultiplexer, a sense circuit, and an input / output (I / O) pad. The demultiplexer may be configured to selectively couple to the sense circuit of a bit line of a selected memory cell.
상기 워드 라인 제어 회로와 상기 비트 라인 제어 회로는 선택된 메모리 셀에 결합된 해당 워드 라인과 비트 라인을 활성화시켜 개별적으로 메모리 셀들에 액세스할 수 있다. 기록 동작 동안 워드 라인 제어 회로는 선택된 워드 라인에 소정 전압을 인가함으로써 선택된 메모리 셀에 정보를 기록한다. 상기 디멀티플렉서는, 예를 들면, 선택된 메모리 셀을 접지시킴으로써 선택된 메모리 셀을 활성화시킬 수 있다. 이 경우, 선택된 메모리 셀로 메모리 셀의 특성에 영향을 미치는 전류가 흐르면서 논리 값을 기록한다.The word line control circuit and the bit line control circuit can access the memory cells individually by activating corresponding word lines and bit lines coupled to the selected memory cells. During the write operation, the word line control circuit writes information to the selected memory cell by applying a predetermined voltage to the selected word line. The demultiplexer can activate the selected memory cell, for example, by grounding the selected memory cell. In this case, a logic value is written to the selected memory cell as the current that influences the characteristics of the memory cell flows.
각각의 메모리 셀들은 저항 변화 메모리 소자(도 1b의 RE)를 포함하며, 저항 변화 메모리 소자(MC)의 저항 값의 변화에 의해 이들 논리값이 저장될 수 있으며, 저항 값의 수에 따라 멀티 비트의 논리 값 저장이 가능하다. 상기 저항 값의 변화는 후속하는 읽기 동작을 통해 검출된다.Each of the memory cells includes a resistance change memory element (RE of FIG. 1B), and these logic values can be stored by a change in the resistance value of the resistance change memory element MC, Can be stored. The change in the resistance value is detected through a subsequent read operation.
읽기 동작 동안, 상기 워드 라인 제어 회로는 선택된 워드 라인에 소정 전압을 인가하고 상기 디멀티플렉서는 선택된 비트 라인을 감지 회로에 결합시킨다. 감지 회로에 의해 검출된 전류의 크기로 선택된 메모리 셀의 로직 값을 검출하고, 그 결과 값은 I/O 패드로 전송될 수 있다. During a read operation, the word line control circuit applies a predetermined voltage to the selected word line and the demultiplexer couples the selected bit line to the sense circuit. The logic value of the selected memory cell is detected as the magnitude of the current detected by the sense circuit, and the result can be transferred to the I / O pad.
선택된 메모리 셀의 프로그램 또는 읽기를 위해 메모리 셀을 가로지르는 전압 펄스의 폭 그리고/또는 크기는 조절되고, 그에 따라 선택된 메모리 셀의 저항 값이 조절됨으로써 특정 논리 상태가 기록 또는 독출될 수 있다. 읽기 동작은 선택된 다른 메모리 셀에 인접하는 메모리 셀들에 의해 발생하는 누설 전류에 영향을 받을 수 있기 때문에, 일 실시예에서, 각 메모리 셀들은 저항 변화 메모리 소자에 직렬 연결되는 역방향 다이오드를 더 포함할 수 있다. 상기 역방향 다이오드는 메모리 셀과 워드 라인 사이 또는 메모리 셀과 비트 라인 사이에 결합될 수 있다. 이러한 역방향 다이오드는 선택된 메모리 셀과 인접하는 비선택된 메모리 셀들을 고립시키는 선택 소자로서 역할을 할 수 있다.The width and / or the magnitude of the voltage pulse across the memory cell for programming or reading of the selected memory cell is adjusted such that a particular logic state can be written or read by adjusting the resistance value of the selected memory cell. In one embodiment, each memory cell may further include a reverse diode connected in series to the resistance-change memory element, because the read operation may be affected by the leakage current caused by the memory cells adjacent to the selected other memory cell have. The reverse diode may be coupled between the memory cell and the word line or between the memory cell and the bit line. Such a reverse diode may serve as a selection device for isolating selected memory cells and adjacent non-selected memory cells.
상기 역방향 다이오드는 제너 다이오드일 수 있다. 상기 역방향 다이오드의 문턱 전압 Vth은 기록 전압보다 작은 값을 가질 수 있다. 이 경우, 선택된 메모리 셀에 기록하는 동안은 역방향 다이오드와 메모리 셀은 전류를 흐르게 되고, 인접하는 메모리 셀들에 인가되는 전압에 의해서는 역방향으로 흐르는 전류가 차단된다. 읽기 전압의 크기는 역방향 다이오드의 문턱 전압 Vth 보다 작을 수 있다. 예를 들면, 읽기 전압의 크기는 역방향 다이오드의 문턱 전압 Vth 의 절반일 수 있다. 그러나, 크로스 포인트 구조에서 메모리 셀을 선택하는 것은 하프 셀렉트 방식(half selection method)에 의해 수행될 수 있으며, 본 발명이 이러한 예에 한정되는 것은 아니다.The reverse diode may be a Zener diode. The threshold voltage Vth of the reverse diode may have a value smaller than the write voltage. In this case, the current flows through the reverse diode and the memory cell while writing to the selected memory cell, and the current flowing in the reverse direction is blocked by the voltage applied to the adjacent memory cells. The magnitude of the read voltage may be less than the threshold voltage Vth of the reverse diode. For example, the magnitude of the read voltage may be half of the threshold voltage Vth of the reverse diode. However, the selection of the memory cell in the cross point structure can be performed by a half selection method, and the present invention is not limited to this example.
일 실시예에서, 이러한 역방향 다이오드가 갖는 정류 특성은 저항 변화 메모리 소자가 셀프 정류 특성을 갖는 경우 저항 변화 메모리 소자 자체에서 구현될 수 있으며, 이 경우, 상기 역방향 다이오드가 생략됨으로써 반도체 메모리 소자의 구성 및 제조는 더욱 단순화될 수 있다. 전술한 실시예에 따른 저항 변화 메모리 소자는 한 층의 메모리 셀 어레이를 갖고 있지만, 이는 예시적일 뿐 본 발명이 이에 한정되는 것은 아니다. 예를 들면, 2 개 이상의 메모리 셀 어레이들이 적층되어 집적화될 수 있다. 또한, 도 1a에서는 반도체 기판에 대해 수평 확장된 메모리 셀 어레이를 예시하고 있지만, 반도체 기판에 대해 수직 방향으로 확장된 3 차원 메모리 셀 어레이를 가질 수도 있다. In one embodiment, the rectifying characteristic of such a reverse diode can be implemented in the resistance-change memory element itself when the resistance-change memory element has a self-rectifying characteristic, in which case the reverse diode is omitted, Manufacturing can be further simplified. The resistance-variable memory device according to the above-described embodiment has a single-layer memory cell array, but the present invention is not limited thereto. For example, two or more memory cell arrays may be stacked and integrated. Although the memory cell array horizontally extended with respect to the semiconductor substrate is illustrated in Fig. 1A, it may have a three-dimensional memory cell array extended in the vertical direction with respect to the semiconductor substrate.
도 1b를 참조하면, 저항 변화 메모리 소자는, 제 1 전극(EL1) 및 제 2 전극(EL2)을 포함할 수 있다. 제 1 전극(EL1)은 산화 가능한 반응성 금속일 수 있다. Referring to FIG. 1B, the resistance change memory element may include a first electrode EL1 and a second electrode EL2. The first electrode EL1 may be an oxidizable reactive metal.
예를 들면, 제 1 전극(EL1)은 산화 가능한 반응성 금속 전극일 수 있다. 제 2 전극(EL2)은 쇼트키 장벽층을 형성하도록 일함수가 5 eV 이상인 금속이며, 바람직하게는 비반응성 귀금속일 수 있다. 예를 들면, 제 1 전극(EL1)은, 타이타늄(Ti), 텅스텐(W), 알루미늄(Al) 또는 이들의 합금을 포함하며, 제 2 전극(EL2)은, 비반응성 귀금속으로서, 백금(Pt), 이리듐(Ir), 팔라듐(Pd), 금(Au), 루테늄(Ru) 또는 이들의 합금을 포함할 수 있다. 그러나, 본 발명의 전극 재료는 이들에 제한되지 않는다. 일 실시예에서, 제 1 전극(EL1)은 상부 전극이고 제 2 전극(EL2)은 하부 전극일 수 있다. 또한, 제 1 전극(EL1) 및 제 2 전극(EL2)은 워드 라인(WL) 또는 비트 라인(BL)에 각각 전기적으로 결합될 수 있으며, 제 1 전극(EL1) 및 제 2 전극(EL2)은 워드 라인 또는 비트 라인과 일체화될 수도 있다. For example, the first electrode EL1 may be an oxidizable reactive metal electrode. The second electrode EL2 is a metal having a work function of 5 eV or more to form a Schottky barrier layer, and may preferably be a non-reactive noble metal. For example, the first electrode EL1 includes titanium (Ti), tungsten (W), aluminum (Al), or an alloy thereof and the second electrode EL2 includes a platinum Pt ), Iridium (Ir), palladium (Pd), gold (Au), ruthenium (Ru), or alloys thereof. However, the electrode material of the present invention is not limited thereto. In one embodiment, the first electrode EL1 may be an upper electrode and the second electrode EL2 may be a lower electrode. The first electrode EL1 and the second electrode EL2 may be electrically coupled to the word line WL or the bit line BL respectively and the first electrode EL1 and the second electrode EL2 may be electrically coupled to the word line WL or the bit line BL, May be integrated with a word line or a bit line.
저항 변화 메모리 소자(MC)는, 제 1 전극(EL1)과 제 2 전극(EL2) 사이에 배치되는 저항 변화 물질층(RE)를 포함할 수 있다. 저항 변화 물질층(RE)은 하기 화학식 1로 표시되는 페로브스카이트(perovskite) 결정 구조를 가지며, 외부 에너지에 의해 금속 절연체 전이를 발생시킬 수 있다. The resistance change memory element MC may include a resistance change material layer RE disposed between the first electrode EL1 and the second electrode EL2. The resistance change material layer RE has a perovskite crystal structure represented by the following
[화학식 1] [Chemical Formula 1]
AMO3 (여기서, A는 란탄계 원소이고, M은 전이 금속 원소이며, O는 산소원소임).AMO 3 (where A is a lanthanide element, M is a transition metal element, and O is an oxygen element).
상기 란탄계 원소는 La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu 중에서 선택되는 어느 하나를 포함하고, 상기 전이 금속 원소는 Ti, Ni, Cu, Sc, V, Cr, Mn, Fe, Co, Zn, Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, Rf, Db, Sg, Bh, Hs 중에서 선택되는 어느 하나를 포함할 수 있다. Wherein the lanthanide element includes any one selected from La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb and Lu, Ni, Cu, Sc, V, Cr, Mn, Fe, Co, Zn, Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, Hf, Ta, W, Pt, Au, Hg, Rf, Db, Sg, Bh, and Hs.
본 발명의 실시예에서, 저항 변화 물질층(RE)은 LaTiO3, LaNiO3, LaCuO3, LaScO3, LaVO3, LaMnO3, LaCrO3, LaCoO3, 그리고 LaCO3 중 어느 하나를 포함할 수 있다. 또한, 저항 변화 물질층(RE)의 상기 금속 절연체 전이는 모트 전이(mott transition)를 포함하고, 상기 외부 에너지는 전압, 전류, 전력, 빛, 열 중 어느 하나일 수 있으며, 바람직하게, 상기 외부 에너지는 저항 변화 메모리 소자(MC) 내에 데이터 쓰기 또는 읽기 위한 전압일 수 있다. In an embodiment of the present invention, the resistance change material layer RE may include any one of LaTiO 3 , LaNiO 3 , LaCuO 3 , LaScO 3 , LaVO 3 , LaMnO 3 , LaCrO 3 , LaCoO 3 , and LaCO 3 . Also, the metal insulator transition of the resistance change material layer RE includes a mott transition, and the external energy may be any one of voltage, current, power, light, and heat, The energy may be a voltage for writing or reading data in the resistance-change memory element MC.
일 실시예에 따른, 저항 변화 메모리 소자(MC)의 구동 동작을 살펴보면, 저항 변화 물질층(RE) 내의 산소 농도에 따라 저항 변화 물질층의 저항 값이 조절될 수 있다. 또한, 상기 저항 값이 조절은 저항 변화 물질층(RE) 의 밴드 갭 조절을 통해 수행될 수 있다. 구체적으로, 제 1 전극(EL1)에 음 전압이 인가될 시 저항 변화 물질층(RE)으로 산소를 환원시킴으로써, 저항 변화 물질층(RE) 내부의 산소 농도가 증가하게 되고, 상기 산소 농도의 증가로 인해 저항 변화 물질층(RE)의 저항 값이 감소될 수 있다. 반면, 제 1 전극(EL1)에 양 전압이 인가될 시 저항 변화 물질층(RE) 내부의 산소를 산화시킴으로써, 저항 변화 물질층(RE) 내부의 산소 농도가 감소하게 되고, 상기 산소 농도의 감소로 인해 저항 변화 물질층(RE)의 저항 값이 증가될 수 있다. 일 실시예에서, 저항 변화 물질층(RE)의 저저항 상태는 프로그램 상태로 할당되고, 상기 저항 변화 물질층의 고저항 상태는 소거 상태로 할당될 수 있다. According to the driving operation of the resistance change memory element MC according to one embodiment, the resistance value of the resistance change material layer can be adjusted according to the oxygen concentration in the resistance change material layer RE. In addition, the adjustment of the resistance value can be performed by adjusting the bandgap of the resistance change material layer RE. Specifically, by reducing oxygen to the resistance change material layer RE when a negative voltage is applied to the first electrode EL1, the oxygen concentration inside the resistance change material layer RE increases, and the oxygen concentration increases The resistance value of the resistance change material layer RE can be reduced. On the other hand, by oxidizing oxygen in the resistance change material layer RE when positive voltage is applied to the first electrode EL1, the oxygen concentration inside the resistance change material layer RE decreases, and the oxygen concentration decreases The resistance value of the resistance change material layer RE can be increased. In one embodiment, the low resistance state of the resistance change material layer RE is assigned in a program state, and the high resistance state of the resistance change material layer can be assigned to the erase state.
더하여, 저항 변화 물질층(RE) 내에서 산소의 이동으로 인하여, 저항 변화 물질층(RE) 내에 분극이 발생하며, 상기 발생된 분극에 의해 에너지 장벽의 변화가 발생할 수 있으며, 이로 인해 저항 변화 메모리 소자(MC)는 다이오드의 정류 특성을 가질 수 있다. In addition, due to the movement of oxygen in the resistance change material layer RE, polarization occurs in the resistance change material layer RE, and the generated polarization may cause a change in the energy barrier, The device MC may have rectifying characteristics of the diode.
일 실시예에서, 제 1 전극(EL1)에 양 전압 인가 시, 산소 이온이 저항 변화 물질층(RE)에서 제 1 전극(EL1)으로 이동하며, 음전하의 성질을 갖는 산소 이온의 이동은 저항 변화 물질층(RE)의 표면에 산소 정공을 형성하게 될 수 있다. 이는 저항-전하 물질의 표면이 양전하의 특성을 갖도록 할 수 있다. 이러한, 저항 변화 물질층(RE)의 표면의 양전하 특성은 저항 변화 물질층(RE)으로부터 산소 이온이 제 1 전극(EL1)으로 이동하는 것을 방지하게 된다. 또한, 제 1 전극(EL1)에 음의 전압을 인가하기 전에, 제 1 전극(EL1)에서 양의 전압 값과 시간이 증가함에 따라 저항-전하 물질에서 제 1 전극(EL1)로의 산소 이온 이동을 막는 에너지 장벽이 증가할 수 있다. 이후, 제1 전극(EL1)에 음 전압이 인가될 시, 산소 이온은 제 1 전극(EL1)에서 저항 변화 물질층(RE)으로 이동하고, 저항-전하 물질의 표면의 양전하 특성은 제 1 전극(EL1)에서 저항 변화 물질층(RE)으로 산소 이온이 이동하는 것을 촉진할 수 있다. In one embodiment, when a positive voltage is applied to the first electrode EL1, oxygen ions move from the resistance change material layer RE to the first electrode EL1, and the movement of the oxygen ions having a negative charge property changes So that oxygen holes are formed on the surface of the material layer RE. This allows the surface of the resist-charge material to have a characteristic of positive charge. This positive charge characteristic of the surface of the resistance change material layer RE prevents the oxygen ions from moving from the resistance change material layer RE to the first electrode EL1. In addition, before the negative voltage is applied to the first electrode EL1, oxygen ion movement from the resistance-charge material to the first electrode EL1 increases as the positive voltage value and the time at the first electrode EL1 increase The blocking energy barrier can be increased. Thereafter, when a negative voltage is applied to the first electrode EL1, the oxygen ions move from the first electrode EL1 to the resistance change material layer RE, and the positive charge characteristic of the surface of the resistance- It is possible to promote the movement of oxygen ions into the resistance-change material layer RE in the region EL1.
일 실시예에서, 제 1 전극(EL1)에 양 전압 인가 시, 제 1 전극(EL1)과 저항 변화 물질층(RE) 사이의 계면에 에너지 장벽이 생성되고, 제 1 전극(EL1)에 음 전압 인가 시, 제 1 전극(EL1)과 저항 변화 물질층(RE) 사이의 계면에 에너지 장벽이 소멸됨으로써, 다이오드 특성이 결정될 수 있다. In one embodiment, when a positive voltage is applied to the first electrode EL1, an energy barrier is generated at the interface between the first electrode EL1 and the resistance change material layer RE, and a negative voltage At the time of application, the energy barrier is eliminated at the interface between the first electrode EL1 and the resistance change material layer RE, so that the diode characteristics can be determined.
다른 실시예에서, 제 1 전극(EL1)에 음 전압 인가 시, 제 1 전극(EL1)과 저항 변화 물질층(RE) 사이의 계면에 에너지 장벽이 생성되고, 제 1 전극(EL1)에 양 전압 인가 시, 제 1 전극(EL1)과 저항 변화 물질층(RE) 사이의 계면에 에너지 장벽이 소멸됨으로써, 다이오드 특성이 결정될 수 있다. In another embodiment, when negative voltage is applied to the first electrode EL1, an energy barrier is generated at the interface between the first electrode EL1 and the resistance change material layer RE, and a positive voltage is applied to the first electrode EL1. At the time of application, the energy barrier is eliminated at the interface between the first electrode EL1 and the resistance change material layer RE, so that the diode characteristics can be determined.
전술한 바와 같이, 저항 변화 메모리 소자(MC)가 전이 금속 산화물 내의 산소 이동에 인하여 발생한 분극 방향에 따른 에너지 장벽의 변화 특성 및 전이 금속 산화물 내의 산소 농도에 따라 저항 값을 변화시키는 특성을 가짐으로써, 셀 선택 트랜지스터가 없는 모트 전이(mott transition)에서 읽기 과정 시 발생하는 간섭 현상과 쓰기 과정에서 발생하는 전압 강하 문제를 해결하고, 이와 동시에 종래 ReRAM의 포밍 과정(forming process) 없이 저전력 동작이 가능하다. As described above, the resistance change memory element MC has a property of changing the resistance value according to the change characteristic of the energy barrier according to the polarization direction caused by the oxygen movement in the transition metal oxide and the oxygen concentration in the transition metal oxide, In the mott transition without the cell selection transistor, the interference phenomenon occurring during the reading process and the voltage drop occurring during the writing process can be solved. At the same time, low power operation is possible without the conventional forming process of the ReRAM.
본 발명의 실시예에서, 제 1 전극(EL1)과 제 2 전극(EL2)을 통해 인가되는 전압을 통해, 저항 변화 물질층(RE) 내에서 모트 전이(mott transition)가 발생할 수 있다. 상기 모트 전이는 모트 절연체가 전기가 흐르는 금속성 물질로 변하거나, 상기 금속성 물질의 모트 절연체가 전기가 흐르지 않는 절연 특성으로 변하는 현상을 의미한다. 상기 모트 절연체는, 기존의 띠 이론에 따르면 전기가 흐르는 도체여야 하나 실제로는 저온에서 절연체가 되는 물질의 한 종류로서, 띠 이론에서 고려하지 않는 전자-전자간 상호작용에 의한 현상이다. In the embodiment of the present invention, a mott transition may occur in the resistance change material layer RE through a voltage applied through the first electrode EL1 and the second electrode EL2. The Mott transition refers to a phenomenon in which the Mott insulator changes into a metallic material through which electrons flow, or the Mott insulator of the metallic material changes into an insulation characteristic that does not conduct electricity. The above-mentioned Mott insulator is a kind of a material which becomes an insulator at low temperature although it should be a conductor that conducts electricity according to the existing band theory, and is a phenomenon by electron-electron interactions not considered in the band theory.
띠 이론에 의하면 부분적으로 채워진 띠에 속한 전자는 인접 원자로 비교적 자유롭게 이동하며 전도 전자(conduction electron)가 될 수 있지만, 이동하려는 대상 원자에 이미 전자가 하나 있고 두 전자 사이의 쿨롱 척력에 의한 에너지 장벽이 전도 전자의 운동 에너지보다 크면, 전자가 인접 원자로 이동이 어려울 수 있다. 전도띠의 절반이 차 있어서 모든 원자에 전도 전자가 하나씩 있고 전자간 척력 에너지가 충분히 큰 물질의 경우 어느 전자도 이동하지 못하는 부도체 상태가 되며 이를 모트 절연체라 할 수 있다. 이러한 모트 절연체의 띠틈은 특성이 동일한 띠 사이에, 예컨대, 3d 궤도의 특성을 갖는 두 띠 사이에 존재할 수 있다. 그러나, 본 발명은 모트 절연체에 제한되지 않으며, 니켈 산화물(II)(NiO)에서 니켈의 3d 띠와 산소의 2p 띠 사이의 틈처럼 양이온과 음이온 사이에 띠틈이 존재하는 전하 전달 절연체(charge-transfer insulator)도 적용 가능하다. According to the band theory, electrons belonging to a partially filled band can move relatively freely to neighboring atoms and become conduction electrons. However, energy barriers due to coulomb repulsion between two electrons already exist in the target atoms to be moved, If it is larger than the kinetic energy of electrons, it may be difficult for electrons to move to adjacent atoms. In the case of a material in which half of the conduction band is full and there is one conduction electron in all the atoms and the electron repulsion energy is sufficiently large, any electrons can not move and become an insulated state. The band gap of such a Mott insulator can exist between two strips having the same characteristic, for example, a strip having a characteristic of a 3d orbit. However, the present invention is not limited to a Mott insulator, and may be a charge-transfer insulator having a band gap between positive and negative ions such as a gap between the 3d band of nickel and the 2p band of oxygen in nickel oxide (II) (NiO) insulators are also applicable.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 모트 전이(mott transition)를 설명하기 위한 도면이다. 2A to 2D are diagrams for explaining a mott transition according to an embodiment of the present invention.
도 2a는 금속 절연체 전이를 발생시키는 저항 변화 물질층(RE)의 절연 상태를 나타내는 전자 구조의 도면이며, 도 2b 및 도 2d는 금속 절연체 전이를 발생시키는 저항 변화 물질층(RE)의 금속 상태를 나타내는 전자 구조의 도면이다. 2A is a view showing an electronic structure showing an insulation state of a resistance change material layer RE that generates a metal insulator transition, and Figs. 2B and 2D are diagrams showing an electronic structure showing a metal state of the resistance change material layer RE ≪ / RTI >
도 2a 및 도 2b를 참조하면, 모트 절연체는, 띠 이론에서, 반만 채워지거나(반대 스핀의 2개의 전자를 수용할 수 있는 밴드 내에 단지 하나의 전자를 가짐) 부분적으로 채워지는 페르미 레벨(EF)에서의 폭(W)을 갖는 밴드를 포함하는 물질이라는 의미에서 밴드 절연체로부터 구별될 수 있다. 띠 이론에서, 반이 채워진 밴드를 갖는 물질은 금속 특성을 가질 수 있다. 그러나, 동일한 띠에 위치되는 전자들 사이의 정전기적 척력 에너지(또는 쿨롱 척력)가 고려될 때(허버드(Hubbard) 에너지(U)라 칭함), 반이 채워진 밴드는 하나의 점유된 서브밴드(Lower Hubbard Band: LHB)와 하나의 빈 서브 밴드(Upper Hubbard Band: UHB)로 분할될 수 있다. 이것은 페르미 레벨(EF)에서 에너지 폭(Eg)의 에너지 밴드 갭의 개방을 초래할 수 있다. 따라서, 도 2a에 도시된 바와 같이, 페르미 레벨(EF)에서의 상기 밴드 갭(Eg)의 개방은 모트 절연체에 전기적인 절연 거동을 제공하고, 도 2b에 도시된 바와 같이, 반이 채워진 LHB로 인해서 모트 절연체에 금속 특성을 제공할 수 있다. 다른 실시예에서, 도 2c에 도시된 바와 같이, 반이 채워진 UHB로 인해서 모트 절연체에 금속 특성을 제공할 수 있다. 이는 UHB 서브 밴드에서 전자를 추가하거나 또는 LHB 서브 밴드로부터 전자를 제거하기 위하여 적합한 화학적 변형에 의해 도핑될 수 있다. 이 경우에, 모트 절연체는 n 도핑형 또는 p 도핑형로 각각 불린다. 이러한 n 도핑형 또는 p 도핑형 물질에 대하여, 페르미 레벨(EF)은 UHB 서브 밴드 또는 LHB 서브 밴드에 각각 배치될 수 있다. 또 다른 실시예에서, 도 2d에 도시된 바와 같이, LHB 서브 밴드와 UHB 서브 밴드가 중첩됨으로써, 모트 절연체에 금속 특성을 제공할 수 있다.Referring to Figures 2a and 2b, the Mott insulator, in the band theory, has a partially filled Fermi level (E F ) that is either half-filled or has only one electron in a band capable of accepting two electrons of opposite spins Quot;) < / RTI > in the sense of a material comprising a band having a width (W) In band theory, a material with half filled bands can have metal properties. However, when the electrostatic repulsive energy (or coulomb repulsion) between electrons located in the same band is considered (referred to as Hubbard energy (U)), the half filled band is divided into one occupied subband Band: LHB) and one empty subband (Upper Hubbard Band: UHB). This can result in the opening of the energy bandgap of the energy width (E g ) at the Fermi level (E F ). Thus, as shown in Fig. 2A, opening of the bandgap E g at the Fermi level EF provides an electrical insulating behavior to the Mott insulator, and as shown in Fig. 2B, a half-filled LHB Can provide metal properties to the Mott insulator. In another embodiment, as shown in FIG. 2C, half-filled UHBs may provide metal properties to the Mott insulator. This may be doped by a suitable chemical modification to add electrons in the UHB subband or to remove electrons from the LHB subband. In this case, the Mott insulator is referred to as n-doped or p-doped, respectively. For such n-doped or p-doped materials, the Fermi level (E F ) may be placed in the UHB subband or the LHB subband, respectively. In another embodiment, as shown in Figure 2D, the LHB and UHB subbands are superimposed to provide metal properties to the Mott insulator.
일 실시예에서, LaTiO3, LaNiO3, LaCuO3 같은 전이 금속 산화물은 내부의 산소 농도에 따라 저항 값이 변화는 특성이 있으며, 전계(electric field)의 적용에 따른 산소 이온의 전극으로의 전압의 방향에 따른 가역적 이동에 따라 산소의 농도를 조절함으로써, 저항 변화 조절이 가능하여 모트 전이로의 적용이 가능하다. In one embodiment, the transition metal oxide such as LaTiO 3 , LaNiO 3 , and LaCuO 3 has a characteristic that the resistance value changes according to the oxygen concentration therein, and the voltage of the oxygen ion to the electrode according to the application of the electric field By adjusting the oxygen concentration according to the reversible movement according to the direction, it is possible to control the resistance change and apply it to the Mott transfer.
일 실시예에 따르면, LaTiO3의 경우 적은 도핑량인 약 3.5 %의 홀(hole) 도핑을 통하여 절연체에서 금속으로 전이가 가능하고, 도핑량이 적기 때문에 이러한 도핑에 따른 상(phase)의 변화가 미미하다. 또한 0 eV 광자 에너지(photon energy) 영역에서 광학 전도성(optical conductivity)의 증가를 통해 LaTiO3 내의 밴드 갭이 감소하며 이는 전계를 통해 산소 이온 이동의 조절이 가능하다는 것을 의미한다. 이것을 통해 LaTiO3가 모트 메모리(mott memory) 소자로 적용하기 위한 밴드 갭 조절이 용이함을 알 수 있다. According to one embodiment, LaTiO 3 can transition from an insulator to a metal through a hole doping of about 3.5%, which is a small doping amount, and the amount of doping is small, Do. In addition, the increase in optical conductivity in the region of 0 eV photon energy means that the bandgap in LaTiO 3 is reduced, which means that it is possible to control the transport of oxygen ions through the electric field. This shows that it is easy to control the band gap for applying LaTiO 3 as a mott memory device.
LaTiO3+x의 경우, x (x≥0)가 증가(또는, 산소 농도가 증가)하면 저항 값이 감소하고, x (x=0)가 감소(또는 산소 농도가 감소)하면 저항 값이 증가 할 수 있다. LaTiO3+x는 x가 0인 경우, 도 2a에 도시된 모트 절연체로서 동작하며, 이후 x가 증가하게 되면 Ti 3d 궤도 채움 상태(orbital filling state)가 3d1에서 3d1-2x로 변경되어 LHB(low Hubbard band)가 채움(full-filling)에서 반이 채워진 상태(half-filling)로 변할 수 있다. 이러한 LHB 서브 밴드의 반이 채워진(half-filling) 상태는 전자 전이에 있어 밴드 갭이 없는 상태와 비슷하다. 따라서, LaTiO3+x는 x의 증가에 따라 고저항의 모트 절연체 상태에서 저저항의 금속 상태로 전이될 수 있다. In the case of LaTiO 3 + x , the resistance value decreases when x (x? 0) increases (or the oxygen concentration increases), and when the x (x = 0) decreases can do. When x is 0, LaTiO 3 + x operates as the Mott insulator shown in FIG. 2A, and when x increases, the Ti 3d orbital filling state is changed from
결론적으로, 저항 변화 물질층(RE) 내의 산소 농도 변화에 의해 저항 변화 물질층(RE) 자체의 저항이 변화된다. 특히, 전이 금속 산화물인 LaTiO3+x의 산소 농도는 제 1 전극(EL1)과 LaTiO3+x 사이의 산화 및 환원 반응에 의해 제어될 수 있다. 예컨대, 제 1 전극(EL1)에 양 전압이 인가 될 때, 상부 전극은 금속 산화 반응의 큰 자유 에너지로 인해, LaTiO3+x의 표면으로부터 산소를 얻을 수 있다. 반면, 제 1 전극(EL1)에 음의 전압을 가했을 때, 산화된 제 1 전극(EL1)(즉, 산소를 포함하는 제 1 전극(EL1))은 산소 이온을 LaTiO3+x로 환원시킬 수 있다. LaTiO3+x는 쿨롱 반발력이 강하기 때문에 x가 0 일 때 모트 절연체가 되며 UHB(empty 상태)와 LHB(full 상태) 사이의 에너지 차이에 해당하는 밴드 갭이 존재할 수 있다. Consequently, the resistance of the resistance-change material layer RE itself is changed by the oxygen concentration change in the resistance-change material layer RE. In particular, the oxygen concentration of the transition metal oxide LaTiO 3 + x can be controlled by oxidation and reduction reactions between the first electrode EL1 and LaTiO 3 + x . For example, when a positive voltage is applied to the first electrode EL1, the upper electrode can obtain oxygen from the surface of LaTiO3 + x due to the large free energy of the metal oxidation reaction. On the other hand, when a negative voltage is applied to the first electrode EL1, the oxidized first electrode EL1 (i.e., the first electrode EL1 containing oxygen) can reduce oxygen ions to LaTiO3 + x have. Since LaTiO 3 + x has a strong coulombic repulsion, there is a bandgap corresponding to the energy difference between UHB (empty state) and LHB (full state) when x is zero.
다른 실시예에서, LaCuO3-x에서 x=0 경우 Cu3+ 산화수와 d8 전자를 갖으며, 일반적으로 저속의 스핀(low spin)을 갖는다. Eg 밴드는 전자로 채워진 dz2 밴드와 비워 있는 dx2-y2 밴드로 구성되며, 두 밴드의 중첩으로 금속 특성이 나타날 수 있다. LaCuO3-x에서 x=0.5 경우 Cu2+의 산화수와 d9 전자를 갖는다. Eg의 dx2-y2 밴드는 반만 채워져 있고, 쿨롱 반발력 U의 영향으로 채원진 LHB(filled low Hubbard band) 와 빈 UHB(empty upper Hubbard band)로 분리되어 절연체 특성이 나타날 수 있다. 이는 LaCuO3-x의 모트 메모리로 적용이 가능한 것을 보여준다. In another embodiment, at x = 0 in LaCuO 3-x , it has a Cu 3+ oxidation number and a d8 electron, and generally has a low spin. The E g band consists of an electron-filled dz2 band and a vacant dx2-y2 band, and the overlapping of the two bands can lead to metal properties. In LaCuO 3-x , when x = 0.5, it has the oxidation number of Cu 2+ and d9 electrons. The dx2-y2 band of E g is filled in half, and due to the influence of the coulomb repulsion U, the insulated characteristic may be separated into a filled low Hubbard band (LHB) and an empty upper Hubbard band (UHB). This shows that it can be applied to the Mote memory of LaCuO 3-x .
또 다른 실시예에서, LaNiO3-x는 상온에서 산소 공공(oxygen vacancy)이 증가함에 따라 저항값이 크게 증가할 수 있다. 또한 LaNiO3-x의 산소 농도의 감소는 O-2p 밴드 레벨과 대역폭(O-2p의 localization)를 감소시킬 수 있다. O-2p와 3d 밴드 사이의 갭이 쿨롱 반발력 U보다 커질 때, Ni 밴드 갭이 3d8과 3d9 사이에 형성될 수 있다. 이는 LaNiO3-x가 모트 메모리로의 적용이 가능한 것을 보여준다.In yet another embodiment, LaNiO 3-x can greatly increase its resistance value as oxygen vacancy increases at room temperature. Also, a decrease in the oxygen concentration of LaNiO 3-x can reduce the O-2p band level and bandwidth (localization of O-2p). When the gap between O-2p and 3d bands is larger than the coulomb repulsion U, a Ni band gap can be formed between 3d8 and 3d9. This shows that LaNiO 3-x is applicable to Mott memory.
전술한 바와 같이, 저항 변화 물질층(RE) 자체의 전기적 특성 변화(Ti 3d 궤도의 전자 구조 변화에 기인)에 의해 저항 변화(resistive switching) 거동이 나타날 수 있다. 예컨대, LaTiO3가 모트 절연체가 되기 위해서는 Ti-3d 전자들에 의한 척력에 의해 밴드 갭이 형성될 수 있으며, LaTiO3 Ti-3d 오비탈에 하나의 전자가 존재하지만, 일반적으로 에너지 레벨은 두 개의 전자들을 가질 수 있기 때문에, 해당 전자는 Ti-3d 오비탈에 가장 낮은 에너지 준위 레벨에 위치할 수 있다. 그러나, Ti-3d의 가장 낮은 에너지 레벨은 두 전자 사이의 척력 에너지에 의해서 분리될 수 있다. 하나의 전자가 채워져 있는 낮은 에너지 밴드는 LHB이고 다른 하나의 에너지 밴드는 UHB이다. 밴드 갭의 값은 LHB와 UHB 사이의 차이로 정의될 수 있다. 여기서, LaTiO3의 산소 농도가 증가하면 LaTiO3+x의 x 값이 증가하는 것을 의미하고, 이때 Ti-3d오비탈은 더 많은 전자들을 잃고, 이는 LHB가 채워진 상태(full filling)에서 반 채워진 상태(half filling 또는 no-full-filling)로 변경된다. 따라서, x가 증가함에 따라 LaTiO3+x를 모트 절연체에서 금속 물질로 변화된다. 또한, 산소 농도의 증가는 (LaTiO3+x안에 x의 증가) 저항의 감소와 함께 LaTiO3을 모트 절연체에서 금속으로 전환시킬 수 있다. As described above, a resistive switching behavior may be caused by a change in the electrical characteristic of the resistance change material layer RE itself (due to a change in the electronic structure of the Ti 3d orbit). For example, in order for LaTiO 3 to become a Mott insulator, a bandgap can be formed by repulsion by Ti-3d electrons, and one electron is present in the LaTiO 3 Ti-3d orbitals, , The electrons can be located at the lowest energy level level in the Ti-3d orbitals. However, the lowest energy level of Ti-3d can be separated by the repulsive energy between the two electrons. The low energy band filled with one electron is LHB and the other energy band is UHB. The value of the bandgap can be defined as the difference between LHB and UHB. When here, increasing the oxygen concentration of the LaTiO 3 means that the x value of the LaTiO 3 + x increases, and wherein Ti-3d orbital is losing more electrons, which filled half while the LHB filled (full filling) state ( half filling or no-full-filling). Thus, as x increases, LaTiO 3 + x changes from a moth insulator to a metallic material. In addition, an increase in oxygen concentration can convert LaTiO 3 from a moth insulator to a metal with a decrease in resistance ( x increase in LaTiO 3 + x ).
산소 이온 이동을 기반으로 하는 전계가 유도된 모트 전이의 경우, 상단 전극(EL1)에는 산소 이온이 존재하지 않으므로, 산소 이온은 먼저 LaTiO3+x에서 상단 전극(EL1)으로 이동하고, 이후 상단 전극(EL1)에서 LaTiO3으로 이동시킨다. 그러므로, 산소가 풍부한 상태(half-filling lower Hubbard band 갖는 금속 상태)의 LaTiO3+x를 처음 단계에서 형성시킬 필요가 있다. 이후 양의 전압이 상단 전극에 가해 졌을 때, 상부 전극(EL1)과 LaTiO3+x 사이의 산화 환원 반응 때문에 산소 이온은 LaTiO3+x에서 상단 전극(EL2)으로 이동시킨다. 반면 LaTiO3+x에서 산소 이온이 감소하면 전자가 생성되어 half-filling LHB(도 2b 참조)가 full-filling LHB(도 2a 참조)으로 변경될 수 있다. 이 상태에서 LaTiO3+x는 산소 농도의 감소로 높은 저항성을 갖는 모트 절연체가 될 수 있다. In the case of the Mott transition induced by the movement of oxygen ions, oxygen ions do not exist in the upper electrode EL1. Therefore, the oxygen ions first move from the LaTiO 3 + x to the upper electrode EL1, in (EL1) is moved to the LaTiO 3. Therefore, it is necessary to form LaTiO 3 + x in an oxygen-rich state (metal state with a half-filling lower Hubbard band) in the first step. When a positive voltage is applied to the upper electrode, the oxygen ions move from LaTiO 3 + x to the upper electrode EL2 due to the redox reaction between the upper electrode EL1 and LaTiO 3 + x . On the other hand, if oxygen ions are reduced in LaTiO 3 + x , electrons are generated and the half-filling LHB (see FIG. 2B) can be changed to a full-filling LHB (see FIG. In this state, LaTiO 3 + x can be a Mott insulator having a high resistance due to a decrease in oxygen concentration.
종래의 전이 금속 산화물의 경우, 밴드 갭이 커서 모트 메모리에 적용하기 위한 밴드 갭 조절이 어려움이 있지만, 본 발명의 모트 절연체로 사용되는 LaTiO3, LaNiO3, LaCuO3은 각각 ~ 0.2 eV 이하, ~ 0.02-0.29 eV 이하, ~0.14-0.28 eV 이하의 밴드 갭, 바람직하게는 0.01 eV 내지 0.5 eV 범위의 밴드 갭을 가지므로, 종래보다 밴드 갭 조절이 용이하여, 메모리에 적용 가능하다. In the case of a conventional transition metal oxide, but the band gap, the band gap adjusted for application to the cursor Mott memory difficulties, LaTiO 3, LaNiO 3, LaCuO 3 is used as a Mott insulator of the present invention, each ~ 0.2 eV or less, - And has a band gap of 0.02-0.29 eV or less, and a band gap of ~0.14-0.28 eV or less, preferably 0.01 eV to 0.5 eV, so that the band gap can be easily controlled and applicable to a memory.
도 3은 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 제조 방법을 설명하기 위한 순서도이다.3 is a flowchart illustrating a method of manufacturing a resistance-variable memory device according to an embodiment of the present invention.
도 2를 참조하면, 저항 변화 메모리 소자의 제조 방법은 기판 상에 산화 가능한 제 1 전극을 형성하는 단계(S10), 상기 제 1 전극 상에, 하기 화학식 2로 표시되는 페로브스카이트(perovskite) 결정 구조를 갖는 금속 절연체 전이를 발생시키는 저항 변화 물질층을 형성하는 단계(S20) 및 상기 저항 변화 물질층 상에, 쇼트키 장벽층을 형성하기 위한 제 2 전극을 형성하는 단계(S30)를 포함할 수 있다. Referring to FIG. 2, a method of fabricating a resistance-variable memory device includes forming a first electrode that can be oxidized on a substrate (S10), forming a perovskite structure on the first electrode, (S20) of forming a resistance change material layer that generates a metal insulator transition having a crystal structure, and forming a second electrode (S30) on the resistance change material layer to form a Schottky barrier layer can do.
[화학식 2] (2)
AMO3 (여기서, A는 란탄계 원소이고, M은 전이 금속 원소이며, O는 산소원소임).AMO 3 (where A is a lanthanide element, M is a transition metal element, and O is an oxygen element).
일 실시예에서, 상기 저항 변화 물질층은 LaTiO3, LaNiO3, LaCuO3, LaScO3, LaVO3, LaMnO3, LaCrO3, LaCoO3, 그리고 LaCO3 중 어느 하나를 포함할 수 있다. In one embodiment, the resistance change material layer may comprise any one of LaTiO 3 , LaNiO 3 , LaCuO 3 , LaScO 3 , LaVO 3 , LaMnO 3 , LaCrO 3 , LaCoO 3 , and LaCO 3 .
일 실시예에서, 상기 제 2 전극은, 비반응성 귀금속으로서, 백금(Pt), 이리듐(Ir), 팔라듐(Pd), 금(Au), 루테늄(Ru) 또는 이들의 합금을 포함하고, 상기 제 1 전극은, 산화 가능한 반응성 금속으로서, 타이타늄(Ti), 텅스텐(W), 알루미늄(Al), 몰리브덴(Mo), 탄탈륨(Ta) 또는 이들의 합금을 포함할 수 있다. In one embodiment, the second electrode includes platinum (Pt), iridium (Ir), palladium (Pd), gold (Au), ruthenium (Ru), or an alloy thereof as the non- The one electrode may include titanium (Ti), tungsten (W), aluminum (Al), molybdenum (Mo), tantalum (Ta), or an alloy thereof as an oxidizable reactive metal.
상기 기판은 Si 단결정 기판, 화합물 반도체 기판, SOI 기판 및 변형된 기판과 같은 반도체 기판일 수 있으며, 본 발명이 이에 한정되는 것은 아니다. 예를 들면, 상기 기판은 세라믹 기판 또는 플렉시블 소자를 구현하기 위한 고분자 기판, 또는 심지어 패브릭층일 수도 있다. 더하여, 상기 기판 상에 산화물막이 증착되거나 기판의 상부가 산화되어 산화물막이 형성될 수 있다. 예컨대, 실리콘 기판 상에 실리콘 산화물(SiO2)이 증착 또는 산화되어 배치될 수 있다. The substrate may be a semiconductor substrate such as a Si single crystal substrate, a compound semiconductor substrate, an SOI substrate, and a modified substrate, but the present invention is not limited thereto. For example, the substrate may be a ceramic substrate or a polymer substrate for implementing a flexible device, or even a fabric layer. In addition, an oxide film may be deposited on the substrate or an upper portion of the substrate may be oxidized to form an oxide film. For example, silicon oxide (SiO2) may be deposited or oxidized on a silicon substrate.
상기 제 1 전극, 상기 저항 변화 물질층, 상기 제 2 전극 중 적어도 하나는 스퍼터링(Sputtering), 펄스 레이저 증착법(PLD, Pulsed Laser Deposition), 열증착법(Thermal Evaporation), 전자빔 증착법(Electron-beam Evaporation)같은 물리 기상 증착법(PVD, Physical Vapor Deposition), 분자선 에피탁시 증착법(MBE, Molecular Beam Epitaxy), 또는 화학 기상 증착법(CVD, Chemical Vapor Deposition)을 사용하여 형성될 수 있다.At least one of the first electrode, the resistance change material layer and the second electrode may be formed by sputtering, pulsed laser deposition (PLD), thermal evaporation, electron-beam evaporation, May be formed using the same physical vapor deposition (PVD), molecular beam epitaxy (MBE), or chemical vapor deposition (CVD).
도 4는 본 발명의 일 실시예에 따른 고상 디스크(이하, SSD)를 포함하는 저장 장치(1000)를 도시하는 블록도이다.4 is a block diagram illustrating a
도 4를 참조하면, 저장 장치(1000)는 호스트(1100)와 SSD(1200)를 포함할 수 있다. SSD(1200)는 SSD 컨트롤러(1210), 버퍼 메모리(1220), 그리고 저항 변화 메모리 소자(1230)를 포함할 수 있다. SSD 컨트롤러(1210)는 호스트(1100)와 SSD(1200) 사이의 전기적 및 물리적 연결을 제공한다. 일 실시예에서, SSD 컨트롤러(1210)는 호스트(1100)의 버스 포맷(Bus format)에 대응하여 SSD(1200)와 인터페이싱을 제공할 수 있다. 또한, SSD 컨트롤러(1210)는, 호스트(1100)로부터 제공되는 명령어를 디코딩하고 디코딩된 결과에 따라, 저항 변화 메모리 소자(1230)를 액세스할 수 있다. 호스트(1100)의 버스 포맷(Bus format)의 비제한적 예로서, USB(Universal Serial Bus), SCSI(Small Computer System Interface), PCI express, ATA(Advanced Technology Attachment), PATA(Parallel ATA), SATA(Serial ATA), 및 SAS(Serial Attached SCSI)이 포함될 수 있다.Referring to FIG. 4, a
버퍼 메모리(1220)에는 호스트(1100)로부터 제공되는 쓰기 데이터 또는 저항 변화 메모리 소자(1230)로부터 독출된 데이터가 임시 저장될 수 있다. 호스트(1100)의 읽기 요청시에 저항 변화 메모리 소자(1230)에 존재하는 데이터가 캐시되어 있는 경우에는, 버퍼 메모리(1220)는 캐시된 데이터를 직접 호스트(1100)로 제공하는 캐시 기능이 제공될 수 있다. 일반적으로, 호스트(1100)의 버스 포맷(예를 들면, SATA 또는 SAS)에 의한 데이터 전송 속도는 SSD(1200)의 메모리 채널의 전송 속도보다 더 빠를 수 있다. 이 경우, 대용량의 버퍼 메모리(1220)가 제공되어 속도 차이로 발생하는 성능 저하를 최소화할 수 있다. 이를 위한 버퍼 메모리(1220)는 충분한 버퍼링을 제공하기 위해 동기식 DRAM(Synchronous DRAM)일 수 있지만, 이에 한정되는 것은 아니다. 저항 변화 메모리 소자(1230)는 SSD(1200)의 저장 매체로서 제공될 수 있다. In the
도 5는 본 발명의 다른 실시예에 따른 메모리 시스템(2000)을 도시하는 블록도이다. 5 is a block diagram illustrating a
도 5을 참조하면, 본 발명에 따른 메모리 시스템(2000)은 메모리 컨트롤러(2200) 및 저항 변화 메모리 소자(2100)를 포함할 수 있다. 저항 변화 메모리 소자(2100)는 도 1b를 참조하여 개시한 저항 변화 메모리 소자(1000)를 포함할 수 있다. 저항 변화 메모리 소자(2100)는 타깃 상태들을 검증할 때 비정상 속도를 갖는 메모리 셀들을 검출할 수 있어 고속의 신뢰성 있는 프로그램 성능을 가질 수 있다.Referring to FIG. 5, a
메모리 컨트롤러(2200)는 저항 변화 메모리 소자(2100)를 제어하도록 구성될 수 있다. SRAM(2230)은 CPU(2210)의 동작 메모리로서 사용될 수 있다. 호스트 인터페이스(2220)는 메모리 시스템(2000)과 접속되는 호스트의 데이터 교환 프로토콜을 구현할 수 있다. 메모리 컨트롤러(2200)에 구비된 에러 정정 회로(2240)는 저항 변화 메모리 소자(2100)로부터 독출된 데이터에 포함된 에러를 검출 및 정정할 수 있다. 메모리 인터페이스(2260)는 본 발명의 비휘발성 저항 변화 메모리(2100)와 인터페이싱할 수 있다. CPU(2210)는 메모리 컨트롤러(2200)의 데이터 교환을 위한 제반 제어 동작을 수행할 수 있다. 본 발명에 따른 메모리 시스템(2000)은 호스트(Host)와의 인터페이싱을 위한 코드 데이터를 저장하는 ROM(미도시됨)을 더 포함할 수 있다.The
메모리 컨트롤러(2100)는 USB, MMC, PCI-E, SAS, SATA, PATA, SCSI, ESDI, 또는 IDE과 같은 다양한 인터페이스 프로토콜들 중 어느 하나를 통해 외부 회로(예를 들면, 호스트)와 통신하도록 구성될 수 있다. 본 발명에 따른 메모리 시스템(2000)은, 컴퓨터, 휴대용 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA, 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), 디지털 카메라(digital camera), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크와 같은 다양한 사용자 장치들에 적용될 수 있다.The
도 6은 본 발명의 다른 실시예에 따른 데이터 저장 장치(3000)를 도시하는 블록도이다. 6 is a block diagram illustrating a
도 6을 참조하면, 본 발명에 따른 데이터 저장 장치(3000)는 저항 변화 메모리(3100) 및 저항 변화 컨트롤러(3200)를 포함할 수 있다. 저항 변화 컨트롤러(3200)는 데이터 저장 장치(3000)의 외부 회로로부터 수신된 제어 신호들에 기초하여 저항 변화 메모리(3100)를 제어할 수 있다. 저항 변화 메모리(3100)의 3 차원 메모리 어레이 구조는, 예를 들면, 채널 적층형 구조, 직선형 BICs 구조(straight-shaped Bit Cost Scalable 구조), 및 파이프형 BICs(pipe-shaped Bit Cost Scalable) 구조일 수 있으며, 상기 구조는 예시적일 뿐 본 발명이 이에 한정되는 것은 아니다. Referring to FIG. 6, the
본 발명의 데이터 저장 장치(3000)는 메모리 카드 장치, SSD 장치, 멀티미디어 카드 장치, SD 카드, 메모리 스틱 장치, 하드 디스크 드라이브 장치, 하이브리드 드라이브 장치, 또는 범용 직렬 버스 강유전체 메모리 장치를 구성할 수 있다. 예를 들면, 본 발명의 데이터 저장 장치(3000)는 디지털, 카메라, 또는 개인 컴퓨터와 같은 전자 장치를 사용하기 위한 표준 또는 규격을 만족하는 메모리 카드일 수 있다.The
도 7은 본 발명의 일 실시예에 따른 저항 변화 메모리 소자(4100) 및 이를 포함하는 컴퓨팅 시스템(4000)을 도시하는 블록도이다.FIG. 7 is a block diagram illustrating a resistance-
도 7을 참조하면, 본 발명에 따른 컴퓨팅 시스템(4000)은 버스(4400)에 전기적으로 연결된 저항 변화 메모리 소자(4100), 메모리 컨트롤러(4200), 베이스밴드 칩셋(baseband chipset)과 같은 모뎀(4300), 마이크로프로세서(4500), 그리고 사용자 인터페이스(4600)를 포함할 수 있다. 7, a
도 6에 도시된 저항 변화 메모리 소자(4100)는 전술한 저항 변화 메모리 소자일 수 있다. 본 발명에 따른 컴퓨팅 시스템(4000)은 모바일 장치일 수 있으며, 이 경우, 컴퓨팅 시스템(4000)의 동작 전압을 공급하기 위한 배터리(4700)가 더 제공될 수 있다. 도시하지는 아니하였지만, 발명에 따른 컴퓨팅 시스템에는 응용 칩셋(application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 또는 모바일 디램이 더 제공될 수 있다. 메모리 컨트롤러(4200) 및 저항 변화 메모리 소자(4100)는, 예를 들면, 데이터를 저장하는 저항 변화 메모리 소자를 사용하는 SSD(Solid State Drive/Disk)를 구성할 수 있다.The resistance-
본 발명에 따른 저항 변화 메모리 소자 그리고/또는 메모리 컨트롤러는 다양한 형태들의 패키지를 이용하여 실장될 수 있다. 예를 들면, 본 발명에 따른 강유전체 메모리 장치 그리고/또는 메모리 컨트롤러는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), 또는 Wafer-Level Processed Stack Package(WSP)와 같은 패키지들을 이용하여 실장될 수 있다. The resistance change memory element and / or the memory controller according to the present invention can be mounted using various types of packages. For example, the ferroelectric memory device and / or the memory controller according to the present invention can be implemented as a package on package (PoP), ball grid arrays (BGAs), chip scale packages (CSPs), plastic leaded chip carriers (PLCC) Linear Package (PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board (COB), Ceramic Dual In-Line Package (CERDIP), Plastic Metric Quad Flat Pack (MQFP), Thin Quad Flatpack (SOIC), Shrink Small Outline Package (SSOP), Thin Small Outline (TSOP), System In Package (SIP), Multi Chip Package (MCP), Wafer-level Fabricated Package (WSP). ≪ / RTI >
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the appended claims. It will be clear to those who have knowledge.
10: 저항 변화 메모리 소자
EL1: 제 1 전극
EL2: 제 2 전극
RE: 저항 변화 물질층10: Resistance change memory element
EL1: first electrode
EL2: second electrode
RE: resistance change material layer
Claims (8)
상기 제 1 전극 상에 배치되며, 하기 화학식 1로 표시되는 페로브스카이트(perovskite) 결정 구조를 가지며, 금속 절연체 전이 특성 및 다이오드의 정류 특성을 갖는 저항 변화 물질층; 및
상기 저항 변화 물질층 상에 배치되는 제 2 전극을 포함하며,
상기 저항 변화 물질층 내의 산소 농도에 따라 상기 저항 변화 물질층의 저항 값이 조절됨으로써,상기 금속 절연체 전이 특성이 결정되고,
상기 저항 변화 물질층은 산소 이온이 과잉 공급된 저저항 상태를 초기 상태를 가지며,
상기 금속 절연체 전이 특성은 상기 제 1 전극에 양 전압이 인가될 때, 상기 저항 변화 물질층 내의 산소 이온이 제 1 전극으로 이동하여 산소 이온 농도가 감소하고, 상기 산소 이온 농도가 감소함으로써 상기 저저항 상태에서 고저항 상태로의 천이되며, 상기 제 1 전극에 음 전압이 인가될 때, 상기 제 1 전극 내의 산소 이온이 상기 저항 변화 물질층으로 이동하여 산소 이온 농도가 증가하고, 상기 산소 농도가 증가함으로써 상기 고저항 상태가 상기 저저항 상태로 천이되는 특징을 포함하며,
상기 저항 변화 물질층의 분극 발생에 따라, 상기 다이오드의 정류 특성이 결정되고,
상기 저항 변화 물질층은 LaTiO3, LaNiO3, LaCuO3, LaScO3, LaVO3, LaMnO3, 그리고 LaCrO3 중 어느 하나를 포함하는 저항 변화 메모리 소자;
[화학식 1]
AMO3 (여기서, A는 란탄계 원소이고, M은 전이 금속 원소이며, O는 산소원소임).An oxidizable first electrode;
A resistance change material layer disposed on the first electrode, the resistance change material layer having a perovskite crystal structure represented by Chemical Formula 1 and having a metal insulator transition characteristic and a rectification characteristic of a diode; And
And a second electrode disposed on the resistance change material layer,
The resistance value of the resistance change material layer is controlled according to the oxygen concentration in the resistance change material layer, thereby determining the metal insulator transition characteristic,
Wherein the resistance change material layer has an initial state of a low resistance state in which oxygen ions are excessively supplied,
Wherein the metal insulator transition characteristic is such that when a positive voltage is applied to the first electrode, the oxygen ions in the resistance change material layer migrate to the first electrode, the oxygen ion concentration decreases, and the oxygen ion concentration decreases, State to a high-resistance state, and when a negative voltage is applied to the first electrode, oxygen ions in the first electrode move to the resistance change material layer to increase the oxygen ion concentration, and the oxygen concentration increases The high resistance state is transited to the low resistance state,
The rectification characteristic of the diode is determined according to the polarization of the resistance change material layer,
Wherein the resistance change material layer comprises any one of LaTiO 3 , LaNiO 3 , LaCuO 3 , LaScO 3 , LaVO 3 , LaMnO 3 , and LaCrO 3 ;
[Chemical Formula 1]
AMO 3 (where A is a lanthanide element, M is a transition metal element, and O is an oxygen element).
상기 제 1 전극은, 산화 가능한 반응성 금속으로서, 타이타늄(Ti), 텅스텐(W), 알루미늄(Al) 또는 이들의 합금을 포함하며,
상기 제 2 전극은, 비반응성 귀금속으로서, 백금(Pt), 이리듐(Ir), 팔라듐(Pd), 금(Au), 루테늄(Ru) 또는 이들의 합금을 포함하는 저항 변화 메모리 소자. The method according to claim 1,
Wherein the first electrode comprises a reactive metal capable of being oxidized, the electrode comprising titanium (Ti), tungsten (W), aluminum (Al), or an alloy thereof,
Wherein the second electrode comprises platinum (Pt), iridium (Ir), palladium (Pd), gold (Au), ruthenium (Ru), or an alloy thereof as a non-reactive noble metal.
상기 저항 값이 조절은 상기 저항 변화 물질층의 밴드 갭 조절을 통해 수행되는 저항 변화 메모리 소자.The method according to claim 1,
Wherein the adjustment of the resistance value is performed through band gap adjustment of the resistance change material layer.
상기 금속 절연체 전이는 모트 전이(mott transition)를 포함하는 저항 변화 메모리 소자. The method according to claim 1,
Wherein the metal insulator transition comprises a mott transition.
상기 제 1 전극에 양 전압 인가 시, 상기 제 1 전극과 상기 저항 변화 물질층 사이의 계면에 에너지 장벽이 생성되고, 상기 제 1 전극에 음 전압 인가 시, 상기 제 1 전극과 상기 저항 변화 물질층 사이의 계면에 에너지 장벽이 소멸됨으로써, 다이오드 특성이 결정되는 저항 변화 메모리 소자. The method according to claim 1,
An energy barrier is formed at an interface between the first electrode and the resistance change material layer when a positive voltage is applied to the first electrode. When a negative voltage is applied to the first electrode, And a diode characteristic is determined by eliminating the energy barrier at the interface between the resistance change memory element and the resistance change memory element.
상기 제 1 전극 및 상기 제 2 전극 중 적어도 하나와 상기 저항 변화 물질층 사이의 계면에 쇼트키 장벽층이 배치되는 저항 변화 메모리 소자. The method of claim 1, wherein
Wherein a Schottky barrier layer is disposed at an interface between at least one of the first electrode and the second electrode and the resistance change material layer.
상기 제 1 전극 상에, 하기 화학식 2로 표시되는 페로브스카이트(perovskite) 결정 구조를 가지며, 금속 절연체 전이 특성 및 다이오드의 정류 특성을 갖는 저항 변화 물질층을 형성하는 단계; 및
상기 저항 변화 물질층 상에 배치되는 제 2 전극을 형성하는 단계를 포함하며,
상기 저항 변화 물질층 내의 산소 농도에 따라 상기 저항 변화 물질층의 저항 값이 조절됨으로써,상기 금속 절연체 전이 특성이 결정되고,
상기 저항 변화 물질층은 산소 이온이 과잉 공급된 저저항 상태를 초기 상태를 가지며,
상기 금속 절연체 전이 특성은 상기 제 1 전극에 양 전압이 인가될 때, 상기 저항 변화 물질층 내의 산소 이온이 제 1 전극으로 이동하여 산소 이온 농도가 감소하고, 상기 산소 이온 농도가 감소함으로써 상기 저저항 상태에서 고저항 상태로의 천이되며, 상기 제 1 전극에 음 전압이 인가될 때, 상기 제 1 전극 내의 산소 이온이 상기 저항 변화 물질층으로 이동하여 산소 이온 농도가 증가하고, 상기 산소 농도가 증가함으로써 상기 고저항 상태가 상기 저저항 상태로 천이되는 특징을 포함하며,
상기 저항 변화 물질층의 분극 발생에 따라, 상기 다이오드의 정류 특성이 결정되고,
상기 저항 변화 물질층은 LaTiO3, LaNiO3, LaCuO3, LaScO3, LaVO3, LaMnO3, 그리고 LaCrO3 중 어느 하나를 포함하는 저항 변화 메모리 소자의 제조 방법;
[화학식 2]
AMO3 (여기서, A는 란탄계 원소이고, M은 전이 금속 원소이며, O는 산소원소임).Forming an oxidizable first electrode;
Forming a resistance change material layer having a perovskite crystal structure represented by the following Chemical Formula 2 on the first electrode and having a metal insulator transition characteristic and a diode rectification characteristic; And
And forming a second electrode disposed on the resistance change material layer,
The resistance value of the resistance change material layer is controlled according to the oxygen concentration in the resistance change material layer, thereby determining the metal insulator transition characteristic,
Wherein the resistance change material layer has an initial state of a low resistance state in which oxygen ions are excessively supplied,
Wherein the metal insulator transition characteristic is such that when a positive voltage is applied to the first electrode, the oxygen ions in the resistance change material layer migrate to the first electrode, the oxygen ion concentration decreases, and the oxygen ion concentration decreases, State to a high-resistance state, and when a negative voltage is applied to the first electrode, oxygen ions in the first electrode move to the resistance change material layer to increase the oxygen ion concentration, and the oxygen concentration increases The high resistance state is transited to the low resistance state,
The rectification characteristic of the diode is determined according to the polarization of the resistance change material layer,
Wherein the resistance change material layer comprises any one of LaTiO 3 , LaNiO 3 , LaCuO 3 , LaScO 3 , LaVO 3 , LaMnO 3 , and LaCrO 3 ;
(2)
AMO 3 (where A is a lanthanide element, M is a transition metal element, and O is an oxygen element).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190021767A KR102049687B1 (en) | 2019-02-25 | 2019-02-25 | Next Generation Non-Volatile Mott Memory Device using Characteristic of Transition Metal Oxides |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190021767A KR102049687B1 (en) | 2019-02-25 | 2019-02-25 | Next Generation Non-Volatile Mott Memory Device using Characteristic of Transition Metal Oxides |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170165109 Division | 2017-12-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190065980A true KR20190065980A (en) | 2019-06-12 |
| KR102049687B1 KR102049687B1 (en) | 2019-11-27 |
Family
ID=66846204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190021767A KR102049687B1 (en) | 2019-02-25 | 2019-02-25 | Next Generation Non-Volatile Mott Memory Device using Characteristic of Transition Metal Oxides |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102049687B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210020741A (en) | 2019-08-16 | 2021-02-24 | 연세대학교 산학협력단 | Resistive switching memory device based on multi-input |
| KR102405553B1 (en) * | 2021-07-26 | 2022-06-03 | 연세대학교 산학협력단 | Multi-Level Resistive Random Access Memory Element and Method for Preparing the Same |
| US11437570B2 (en) | 2019-08-16 | 2022-09-06 | Yonsei University, University—Industry Foundation (UIF) | Resistive switching memory device based on multi-inputs |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007026509A1 (en) * | 2005-08-29 | 2007-03-08 | Sharp Kabushiki Kaisha | Variable resistance element and method for producing same |
| JP2012222059A (en) * | 2011-04-06 | 2012-11-12 | Tottori Univ | Nonvolatile semiconductor memory device, and method of manufacturing the same |
-
2019
- 2019-02-25 KR KR1020190021767A patent/KR102049687B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007026509A1 (en) * | 2005-08-29 | 2007-03-08 | Sharp Kabushiki Kaisha | Variable resistance element and method for producing same |
| JP2012222059A (en) * | 2011-04-06 | 2012-11-12 | Tottori Univ | Nonvolatile semiconductor memory device, and method of manufacturing the same |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210020741A (en) | 2019-08-16 | 2021-02-24 | 연세대학교 산학협력단 | Resistive switching memory device based on multi-input |
| US11437570B2 (en) | 2019-08-16 | 2022-09-06 | Yonsei University, University—Industry Foundation (UIF) | Resistive switching memory device based on multi-inputs |
| KR102405553B1 (en) * | 2021-07-26 | 2022-06-03 | 연세대학교 산학협력단 | Multi-Level Resistive Random Access Memory Element and Method for Preparing the Same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102049687B1 (en) | 2019-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8450709B2 (en) | Nonvolatile resistance change device | |
| CN102598139B (en) | Non-volatile memory cell with non-ohmic selection layer | |
| US9543512B2 (en) | Switch device and storage unit | |
| US9269425B2 (en) | Low forming voltage non-volatile storage device | |
| KR102015135B1 (en) | Memory element, method of manufacturing the same, and memory device | |
| US9595668B2 (en) | Self-rectifying RRAM element | |
| KR102036882B1 (en) | Phase change random access memory element having reversed phase change feature and phase change random access memory having high density three-dimensional architecture using the same | |
| US20170104031A1 (en) | Selector Elements | |
| US9466791B2 (en) | Storage device and storage unit | |
| US9978941B2 (en) | Self-rectifying resistive random access memory cell structure | |
| US20060113614A1 (en) | Nonvolatile memory device and method including resistor and transistor | |
| CN102683378A (en) | Memory element and memory device | |
| KR102049687B1 (en) | Next Generation Non-Volatile Mott Memory Device using Characteristic of Transition Metal Oxides | |
| US10515695B2 (en) | Resistive memory device and method of fabricating the same | |
| US10622557B2 (en) | Cross-point array device and method of manufacturing the same | |
| TW201209824A (en) | Memory cell with resistance-switching layers including breakdown layer | |
| US9831290B2 (en) | Semiconductor memory device having local bit line with insulation layer formed therein | |
| JP2013135065A (en) | Resistance change type memory element | |
| JP5422534B2 (en) | Nonvolatile resistance change element and method of manufacturing nonvolatile resistance change element | |
| KR102216734B1 (en) | Resistive random access memory device and method of fabricating the same | |
| US11707005B2 (en) | Chalcogenide material, variable resistance memory device and electronic device | |
| KR102130219B1 (en) | Non-linear switching device, method of fabricating the same, and non-volatile memory device having the same | |
| CN112306399B (en) | Memory cell, memory device and method of using the same | |
| US20220059764A1 (en) | Miec and tunnel-based selectors with improved rectification characteristics and tunability |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |