[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20190046964A - 에피택셜 실리콘 웨이퍼의 제조 방법 - Google Patents

에피택셜 실리콘 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR20190046964A
KR20190046964A KR1020197009859A KR20197009859A KR20190046964A KR 20190046964 A KR20190046964 A KR 20190046964A KR 1020197009859 A KR1020197009859 A KR 1020197009859A KR 20197009859 A KR20197009859 A KR 20197009859A KR 20190046964 A KR20190046964 A KR 20190046964A
Authority
KR
South Korea
Prior art keywords
silicon wafer
chamber
epitaxial
silicon
transfer chamber
Prior art date
Application number
KR1020197009859A
Other languages
English (en)
Other versions
KR102186202B1 (ko
Inventor
마사유키 츠지
모토노리 나카무라
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20190046964A publication Critical patent/KR20190046964A/ko
Application granted granted Critical
Publication of KR102186202B1 publication Critical patent/KR102186202B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

프로세스 챔버의 클리닝을 그때마다 행하는 일 없이, 복수매의 실리콘 웨이퍼에 대하여 매엽식의 에피택셜 성장 처리를 연속하여 행할 때에, 이면 흐려짐의 발생을 방지하면서, 생산성이 우수한 에피택셜 실리콘 웨이퍼의 제조 방법을 제공한다. 본 발명에 의한 에피택셜 실리콘 웨이퍼의 제조 방법은, 실리콘 웨이퍼 반입 공정과, 실리콘 에피택셜층 형성 공정과, 상기 실리콘 웨이퍼의 반출 공정과, 클리닝 공정을 포함하고, 상기 클리닝 공정을, 상기 반입 공정, 상기 실리콘 에피택셜층 형성 공정 및 상기 반출 공정에 의한 일련의 성장 처리를 소정 횟수 반복 행한 전후에 행하고, 상기 반송 챔버 내의 질소 가스의 총 치환 횟수와, 상기 일련의 성장 처리에 있어서의 최대 처리 횟수의 대응 관계를 미리 구하고, 상기 소정 횟수를 상기 최대 처리 횟수의 범위 내로 한다.

Description

에피택셜 실리콘 웨이퍼의 제조 방법
본 발명은 에피택셜 실리콘 웨이퍼의 제조 방법에 관한 것으로, 특히, 매엽식 에피택셜 성장 처리 장치에 있어서 프로세스 챔버의 클리닝을 그때마다 행하는 일 없이, 복수매의 실리콘 웨이퍼에 대하여 에피택셜 성장 처리를 반복 행하는 에피택셜 실리콘 웨이퍼의 제조 방법에 관한 것이다.
실리콘 웨이퍼 표면에 실리콘 에피택셜층을 에피택셜 성장시킨 에피택셜 실리콘 웨이퍼는, MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor), DRAM(Dynamic Random Access Memory) 메모리, 파워트랜지스터 및 이면 조사형 고체 촬상 소자 등, 여러 가지의 반도체 디바이스를 제작하기 위한 디바이스 기판으로서 이용되고 있다.
일반적으로, 실리콘 웨이퍼로의 에피택셜 성장 처리는, 매엽식 에피택셜 성장 장치에 의해 행해진다. 도 1에 일반적인 매엽식 에피택셜 성장 장치를 나타낸다. 이 매엽식 에피택셜 성장 장치는, 질소 분위기의 로드 록 챔버(100), 질소 분위기의 반송 챔버(200), 수소 분위기의 프로세스 챔버(300) 및, 격납 용기(400)를 구비한다. 도 1을 참조하여, 에피택셜 성장 처리의 일련의 흐름을 설명한다.
격납 용기(400)와, 로드 록 챔버(100)는, 게이트 밸브(50)에 의해 연결된다. 게이트 밸브(50)를 개방하여, 격납 용기(400)로부터 로드 록 챔버(100)로 실리콘 웨이퍼(10)가 반출되고, 게이트 밸브(50)는 다시 폐색된다. 그리고, 로드 록 챔버(100) 및 반송 챔버(200)간의 게이트 밸브(150)를 개방하여, 로드 록 챔버(100) 내로부터 실리콘 웨이퍼(10)가 반송 장치(도시하지 않음)에 의해 취출된다. 또한, 당해 실리콘 웨이퍼(10)는 반송 챔버(200)에 반송되고, 게이트 밸브(150)는 폐색된다.
이어서, 반송 챔버(200) 및 프로세스 챔버(300)간의 게이트 밸브(250)가 개방됨과 더불어, 반송 챔버(200)로부터 실리콘 웨이퍼(10)가 반송 장치에 의해 프로세스 챔버(300)에 반송된다. 그리고, 실리콘 웨이퍼(10)는 프로세스 챔버(300) 내의 서셉터(310)에 올려놓여지고, 게이트 밸브(250)는 폐색된다. 그 후, 프로세스 챔버(300) 내에서 실리콘 웨이퍼(10)에 대하여 에피택셜 성장 처리가 행해져, 실리콘 에피택셜층(20)이 실리콘 웨이퍼(10) 상에 형성되어, 에피택셜 실리콘 웨이퍼(1)가 얻어진다.
제작된 에피택셜 실리콘 웨이퍼(1)는, 전술한 일련의 성장 처리와는 반대의 순서에 따라, 반송 챔버(200)를 거쳐, 프로세스 챔버(300)로부터 로드 록 챔버(100)에 반송되어, 웨이퍼 격납 용기 내에 격납된다. 또한, 일반적으로는, 성막 전의 실리콘 웨이퍼(10)를 취출하기 위한 로드 록 챔버(100) 및 격납 용기(400)와는 별도로, 성막 후의 에피택셜 실리콘 웨이퍼(1)를 보관하기 위한 로드 록 챔버 및 격납 용기가 매엽식 에피택셜 성장 장치에는 형성된다. 단, 도 1에서는, 도면의 간략화를 위해, 보관용의 로드 록 챔버 및 웨이퍼 격납 용기를 도시하고 있지 않다.
예를 들면 특허문헌 1에는, 반도체 웨이퍼를 격납하는 격납 용기를 내재하여 당해 반도체 기판의 반입 및 반출을 행하는 로드 록 챔버와, 반도체 기판의 처리를 행하는 프로세스 챔버와, 로드 록 챔버와 프로세스 챔버에 각각 게이트 밸브를 개재하여 연결되고, 양자간에서 반도체 기판의 이송을 행하는 반송 챔버를 갖는 반도체 제조 장치가 개시된다.
여기에서, 에피택셜 성장 처리를 행할 때, 실리콘 에피택셜층을 실리콘 웨이퍼 표면에 형성하기 위해서 실리콘 퇴적이 행해지는 이외에도, 프로세스 챔버 내의 벽면 및 서셉터 등에 실리콘이 부착 퇴적한다. 여기에서, 에피택셜 성장 처리 후에 프로세스 챔버 내를 염화수소 가스 등에 의해 기상 에칭하여, 부착 퇴적물의 클리닝을 행한다.
에피택셜 성장 처리 장치에 의한 에피택셜 성장을 행할 때의, 프로세스 챔버의 클리닝은 대체로 이하의 2방식으로 분류할 수 있다. 제1 방식은, 에피택셜 성장 처리를 행할때마다, 프로세스 챔버 내의 클리닝을 행하는 방식(이하, 본 명세서에 있어서 「싱글 데포 처리법」이라고 함)이다. 제2 방식은, 프로세스 챔버의 클리닝을 그때마다 행하는 일 없이, 복수매의 실리콘 웨이퍼에 대하여 에피택셜 성장 처리를 반복 행하는 방식(이하, 본 명세서에 있어서 「멀티 데포 처리법」이라고 함)이다.
싱글 데포 처리법과, 멀티 데포 처리법의 상위(相違)에 대해서, 도 2에 나타내는 프로세스 A, 프로세스 B의 예를 이용하여 추가로 설명한다. 싱글 데포 처리법에서는, 도 2의 프로세스 A에 나타내는 바와 같이, 처음에 프로세스 챔버의 클리닝 처리 C1을 행한 후, 격납 용기로부터 로드 록 챔버 및 반송 챔버를 거쳐, 1매째의 실리콘 웨이퍼를 프로세스 챔버 내에 반입하여 에피택셜 성장 처리 E1을 행하여, 1매째의 실리콘 에피택셜 웨이퍼를 제작한다. 이어서, 제작한 실리콘 에피택셜 웨이퍼를, 반송 챔버를 거쳐, 프로세스 챔버로부터 보관용의 로드 록 챔버 및 격납 용기에 순차적으로 반출한다. 그리고, 프로세스 챔버의 클리닝 처리 C2를 행한 후, 2매째의 실리콘 웨이퍼를 프로세스 챔버에 반입하여 에피택셜 성장 처리 E2를 행하여, 2매째의 실리콘 에피택셜 웨이퍼를 제작한다. 이러한 클리닝 처리 및 에피택셜 성장 처리를 순차적으로 반복함으로써, 도 2의 프로세스 A의 예에서는, 5매의 실리콘 에피택셜 웨이퍼가 제작된다.
또한, 에피택셜 성장 처리 E1, E2, …, E5에는, 승온, 수소 베이킹 처리, 성막 처리, 냉각이 포함되고, 도 2의 프로세스 A에서는 그의 과정을 프로세스 온도에 의해 나타냈다. 프로세스 B도 동일한 의미로 부호를 이용하고 있다. 또한, 클리닝 처리 C1, C2, …, C6에는, 승온 프로세스, 수소 베이킹 프로세스, 기상 에칭 프로세스, 서셉터로의 Si 코팅 프로세스, 냉각 프로세스가 포함되고, 에피택셜 성장 처리와 마찬가지로, 도 2의 프로세스 A에 클리닝 처리의 과정을 프로세스 온도에 의해 나타내고, 프로세스 B의 클리닝 처리 C1', C2'도 동일하다.
한편, 멀티 데포 처리법에서는, 도 2의 프로세스 B에 나타내는 바와 같이, 처음에 프로세스 챔버의 클리닝 처리 C1'를 행한다. 그리고, 프로세스 챔버에 실리콘 웨이퍼를 반입하고, 에피택셜 성장 처리 E1을 행하여 에피택셜 실리콘 웨이퍼를 제작한다. 제작한 에피택셜 실리콘 웨이퍼를 보관용의 로드 록 챔버 및 격납 용기에 순차적으로 반출하기는 하지만, 클리닝 처리를 행하는 일 없이, 다음의 실리콘 웨이퍼를 프로세스 챔버에 반입한다. 이와 같이, 에피택셜 성장 처리마다 클리닝 처리를 행하는 일 없이, 복수매의 실리콘 웨이퍼에 대하여 에피택셜 성장 처리를 반복 행하여, 소정의 처리 횟수(도 2의 프로세스 B의 경우에서는 5회)의 에피택셜 성장 처리를 행한 후, 프로세스 챔버의 클리닝 처리 C2'를 행한다(클리닝 처리 C2'는, 차회의 멀티 데포 처리를 행할 때의 클리닝을 겸할 수 있다). 또한, 이하, 본 명세서에 있어서, 상기 소정의 처리 횟수, 즉, 멀티 데포 처리법에 있어서, 클리닝 처리를 행하는 일 없이 에피택셜 성장 처리를 계속하는 횟수를 「멀티 데포 처리 횟수」라고 한다.
싱글 데포 처리법은, 에피택셜 성장 처리를 행할 때마다 프로세스 챔버 내의 실리콘 부착 퇴적을 리셋할 수 있기 때문에, 멀티 데포 처리법에 비하여 품질의 안정성이 우수하다. 이는, 전술과 같이, 에피택셜 성장 처리를 한번 행할 때마다, 프로세스 챔버 내에는 실리콘의 부착 퇴적이 진행되기 때문이다.
한편, 멀티 데포 처리법은, 도 2에 예시한 프로세스 A, 프로세스 B의 경과 시간의 비교로부터도 알 수 있듯이, 클리닝 처리의 1회당의 처리 시간이 싱글 데포 처리법보다는 길어진다. 그러나, 동일한 매수의 에피택셜 실리콘 웨이퍼를 제작하는 것이라면, 싱글 데포 처리법보다도 멀티 데포 처리법의 쪽이 전체의 처리 시간을 단축할 수 있는 것이 일반적이기 때문에, 멀티 데포 처리법은 생산성이 우수하다. 여기에서, 제작하는 에피택셜 실리콘 웨이퍼의 사양에 따라서 양자가 나뉘어 사용되고 있다. 또한, 멀티 데포 처리법에 있어서 클리닝 처리의 처리 시간이 싱글 데포 처리법보다 길어지는 것은, 멀티 데포 처리법을 행하면, 싱글 데포 처리법에 비하여, 복수회의 에피택셜 성장 처리를 행한 만큼, 실리콘의 부착 퇴적물이 증대하기 때문이다.
특허문헌 2에는, 멀티 데포 처리법을 행하는 경우, 멀티 데포 처리 횟수가 많으면, 멀티 데포 처리법의 프로세스 후반에 있어서 에피택셜 실리콘 웨이퍼의 이면에 이면 흐려짐으로 불리는 외관 불량이 발생하기 쉬워지는 것이 기재되어 있다. 특허문헌 2에서는, 프로세스 챔버 내에서의 수소 베이킹 처리 공정에 있어서의 승온 과정을 제어함으로써, 멀티 데포 처리법에 있어서의 이면 흐려짐의 발생을 방지한다.
일본공개특허공보 평11-186363호 일본공개특허공보 2013-123004호
여기에서, 이면 흐려짐이 있는 에피택셜 실리콘 웨이퍼는 제품으로서는 불량품 취급이 되기 때문에, 멀티 데포 처리법을 이용하는 경우, 전술한 이면 흐려짐이 발생하지 않는 범위에서 멀티 데포 처리 횟수를 설정할 필요가 있다. 에피택셜 실리콘 웨이퍼의 제조 효율을 향상시키기 위해서는, 멀티 데포 처리 가능한 최대 처리 횟수(이하, 「최대 멀티 데포 횟수」)를 증대시키고, 당해 최대 멀티 데포 횟수만큼 멀티 데포 처리 횟수를 행하면, 생산성을 향상시킬 수 있기 때문에 바람직하다. 특허문헌 2에 기재된 기술에 의해, 최대 멀티 데포 횟수를 증대시킬 수 있지만, 개선의 여지가 있다.
우선, 멀티 데포 처리법에서는, 장치 사양 및 에피택셜 성장 조건 등의 제(諸)조건이 바뀌면, 최대 멀티 데포 횟수도 바뀌기 때문에, 멀티 데포 처리 횟수를 그때마다 검토하여, 조정할 필요가 있었다. 상정되는 최대 멀티 데포 횟수에 비하여, 멀티 데포 처리 횟수를 이면 흐려짐이 발생하지 않을 정도로 충분히 적은 횟수로 하면, 이면 흐려짐의 발생은 거의 확실하게 회피할 수 있지만, 그렇게 해서는 생산성이 불충분하다.
그래서 본 발명은, 프로세스 챔버의 클리닝을 그때마다 행하는 일 없이, 복수매의 실리콘 웨이퍼에 대하여 매엽식의 에피택셜 성장 처리를 반복 행할 때에, 이면 흐려짐의 발생을 방지하면서, 생산성이 우수한 에피택셜 실리콘 웨이퍼의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명자들은, 상기 제목적을 달성하기 위하여 예의 검토를 행했다. 프로세스 챔버의 클리닝을 그때마다 행하는 일 없이, 복수매의 실리콘 웨이퍼에 대하여 매엽식의 에피택셜 성장 처리를 반복 행하는 경우, 즉, 멀티 데포 처리법을 행하는 경우에, 멀티 데포 처리법의 프로세스 초기에서는 이면 흐려짐이 발생하지 않고, 프로세스 후반에 이면 흐려짐이 발생하는 원인에 대해서, 본 발명자들은 우선 검토했다. 여기에서, 이면 흐려짐의 발생은, 실리콘 웨이퍼의 이면에 있어서, 수소 가스에 의해 완전히 환원되지 못하고 잔존한 자연 산화막에, 웨이퍼 이면으로 돌아 들어가는 염소(Cl)를 포함하는 가스와, 서셉터 표면의 실리콘이 반응하여 매스 트랜스퍼하거나, 에칭하거나 하는 것이 원인이라고 생각된다.
멀티 데포 처리법의 프로세스 중, 로드 록 챔버 및 반송 챔버의 각각은, 챔버 내를 질소 분위기로 유지하기 위해, 질소 가스 퍼지에 의해 계속하여 질소 가스 치환된다. 그러나, 로드 록 챔버로부터 반송 챔버에 실리콘 웨이퍼가 반입될 때에는, 대기 유래의 잔존 산소가 반송 챔버 내에 근소하게나마 유입된다고 생각된다. 또한, 반송 챔버 내에서는, 실리콘 웨이퍼의 베어의 실리콘 표면에 형성되는 수 ㎚정도의 자연 산화막 유래의 산소도 존재한다.
반송 챔버는 계속하여 질소 가스 치환되기는 하지만, 멀티 데포 처리법의 프로세스가 진행됨에 따라서, 이러한 산소가 반송 챔버 내에서 서서히 축적되어 체류하는 것으로 생각된다. 예를 들면, 멀티 데포 처리법의 프로세스 후반이 되면 될수록, 반송 챔버 내 표면으로 흡착 탈리하는 등으로 하여 산소가 축적되는 것이 추측된다. 이러한 반송 챔버 내에서의 산소 축적이 자연 산화막의 두께를 근소하게나마 증대시키는 등의 영향에 의해, 멀티 데포 프로세스 후반에서의 이면 흐려짐이 발생하는 것이라고 본 발명자들은 생각했다.
여기에서, 본 발명자들은, 반송 챔버 내의 산소의 배출률에 착안하여, 반송 챔버 내의 질소 가스에 의한 치환 횟수를 변경한 결과, 최대 멀티 데포 횟수, 즉, 멀티 데포 처리 가능한 최대 처리 횟수가 변화하는 것을 확인했다. 본 발명자들이 더욱 검토를 거듭한 결과, 최대 멀티 데포 횟수는, 상기 치환 횟수에 크게 의존하는 것을 인식하여, 본 발명을 완성하기에 이르렀다.
즉, 본 발명의 요지 구성은 이하와 같다.
(1) 실리콘 웨이퍼의 표면에 실리콘 에피택셜층을 에피택셜 성장시키는 에피택셜 실리콘 웨이퍼의 제조 방법으로서,
제1 로드 록 챔버로부터, 챔버 내가 계속하여 질소 가스 치환되는 반송 챔버에 1매의 실리콘 웨이퍼를 반입하는 제1 공정과,
상기 반송 챔버로부터, 프로세스 챔버에 상기 1매의 실리콘 웨이퍼를 반입하는 제2 공정과,
상기 프로세스 챔버 내에서 상기 1매의 실리콘 웨이퍼의 표면에 실리콘 에피택셜층을 형성하는 제3 공정과,
상기 프로세스 챔버로부터, 상기 실리콘 에피택셜층을 형성한 상기 1매의 실리콘 웨이퍼를 상기 반송 챔버로 반출하고, 이어서 제2 로드 록 챔버로 반출하는 제4 공정과,
상기 프로세스 챔버를, 염화수소를 포함하는 가스로 기상 에칭하는 클리닝 공정을 포함하고,
상기 클리닝 공정을, 상기 제1 공정, 상기 제2 공정, 상기 제3 공정 및 상기 제4 공정에 의한 일련의 성장 처리를 동일 조건으로 소정 횟수 반복 행한 전후에 행하여,
상기 일련의 성장 처리를 상기 소정 횟수 행하는 동안의 상기 반송 챔버 내의 질소 가스의 총 치환 횟수와, 상기 일련의 성장 처리에 있어서의 최대 처리 횟수의 대응 관계를 미리 구하고, 상기 소정 횟수를 상기 최대 처리 횟수의 범위 내로 하는 것을 특징으로 하는, 에피택셜 실리콘 웨이퍼의 제조 방법.
(2) 상기 최대 처리 횟수를, 상기 에피택셜 실리콘 웨이퍼로의 이면 흐려짐이 발생하는 문턱값 횟수에 기초하여 정하는, 상기 (1)에 기재된 에피택셜 실리콘 웨이퍼의 제조 방법.
(3) 상기 대응 관계를 미리 구하는데 있어서, 상기 반송 챔버에 있어서의 질소 가스 퍼지 유량을 변경함과 함께, 당해 질소 가스 퍼지 유량의 변경에 따라서 상기 반송 챔버의 배기 속도를 조정하는, 상기 (1) 또는 (2)에 기재된 에피택셜 실리콘 웨이퍼의 제조 방법.
본 발명에 의하면, 프로세스 챔버의 클리닝을 그때마다 행하는 일 없이, 복수매의 실리콘 웨이퍼에 대하여 매엽식의 에피택셜 성장 처리를 반복 행할 때에, 이면 흐려짐의 발생을 방지하면서, 생산성이 우수한 에피택셜 실리콘 웨이퍼의 제조 방법을 제공할 수 있다.
도 1은 일반적인 매엽식 에피택셜 성장 장치의 개략을 나타내는 개략도이다.
도 2는 매엽식 에피택셜 성장 장치의 프로세스 챔버의 클리닝 방식을 설명하는 도면이다.
도 3은 실험예 1에 있어서의 에피택셜 성장 횟수와, 헤이즈값의 관계를 나타내는 그래프이다.
도 4는 실험예 2에 있어서의, 반송 챔버 내의 총 치환 횟수와, 최대 멀티 데포 횟수의 관계를 나타내는 그래프이다.
도 5는 실험예 2에 있어서의 반송 챔버 내의 1회당의 치환 횟수와, 최대 멀티 데포 횟수의 관계를 나타내는 그래프이다.
(발명을 실시하기 위한 형태)
이하, 도면을 참조하면서, 본 발명의 실시 형태에 대해서 설명한다. 또한, 도면의 간략화를 위해, 구성의 주요부만을 모식적으로 나타내는 것으로 한다.
(에피택셜 실리콘 웨이퍼의 제조 방법)
본 실시 형태에 따르는 에피택셜 실리콘 웨이퍼의 제조 방법은, 실리콘 웨이퍼의 표면에 실리콘 에피택셜층을 에피택셜 성장시키는 에피택셜 실리콘 웨이퍼의 제조 방법이다. 여기에서, 본 실시 형태에 따르는 제조 방법을 설명하는데 있어서, 도 1을 이용하여 이미 서술한 일반적인 매엽식 에피택셜 장치의 부호를 참조한다.
본 실시 형태에 의한 제조 방법은, 제1 로드 록 챔버(100)로부터, 챔버 내가 계속하여 질소 가스 치환되는 반송 챔버(200)에 1매의 실리콘 웨이퍼(10)를 반입하는 제1 공정과, 반송 챔버(200)로부터, 프로세스 챔버(300)에 상기 1매의 실리콘 웨이퍼(10)를 반입하는 제2 공정과, 프로세스 챔버(300) 내에서 상기 1매의 실리콘 웨이퍼(10)의 표면에 실리콘 에피택셜층(20)을 형성하는 제3 공정과, 프로세스 챔버(300)로부터, 실리콘 에피택셜층(20)을 형성한 상기 1매의 실리콘 웨이퍼(10)(즉, 에피택셜 실리콘 웨이퍼(1))를 반송 챔버(200)로 반출하고, 이어서 제2 로드 록 챔버(도시하지 않음)로 반출하는 제4 공정과, 프로세스 챔버(300)를, 염화수소를 포함하는 가스로 기상 에칭하는 클리닝 공정을 포함한다.
그리고, 도 2의 스텝 B를 참조하여 설명한 멀티 데포 처리법과 동일하게, 상기 클리닝 공정을, 상기 제1 공정, 상기 제2 공정, 상기 제3 공정 및 상기 제4 공정에 의한 일련의 성장 처리를 동일 조건으로 소정 횟수 반복 행한 전후에 행한다. 여기에서, 본 실시 형태에서는, 상기 일련의 성장 처리를 상기 소정 횟수 행하는 동안의 상기 반송 챔버 내의 질소 가스의 총 치환 횟수와, 상기 일련의 성장 처리에 있어서의 최대 처리 횟수의 대응 관계를 미리 구하고, 상기 소정 횟수를 상기 최대 처리 횟수의 범위 내로 한다.
이하, 상기 일련의 성장 처리를 동일 조건으로 소정 횟수 반복 행하는 것을, 본 실시 형태에 있어서 「멀티 데포 처리」라고 칭하고, 상기 소정 횟수를 「멀티 데포 처리 횟수」라고 칭하고, 상기 최대 처리 횟수를 「최대 멀티 데포 횟수」라고 칭한다. 최대 멀티 데포 횟수는, 이 횟수를 1회라도 초과하여 멀티 데포 처리를 행하면, 이면 흐려짐 등의 문제가 발생하는 횟수를 의미한다. 또한, 멀티 데포 처리에 있어서의 N회째(단, N은 1 이상 또한, 멀티 데포 처리 횟수 이하의 정수로 함)의 에피택셜 성장 처리를, 「N데포째의 성장 처리」라고 한다.
우선, 이미 서술한 도 1을 참조하면서, 본 실시 형태에 의한 제조 방법에 적용 가능한 일반적인 매엽식 에피택셜 성장 장치를 설명한다.
매엽식 에피택셜 성장 처리 장치는, 제1 로드 록 챔버(100)와, 반송 챔버(200)와, 프로세스 챔버(300)를 갖는다. 제1 로드 록 챔버(100)와, 반송 챔버(200)는 게이트 밸브(150)를 개재하여 연결되고, 반송 챔버(200)와 프로세스 챔버(300)는 게이트 밸브(250)를 개재하여 연결된다. 제1 로드 록 챔버(100)에서는 질소 가스에 의한 퍼지와 펌프에 의한 배기가 행해져, 질소 분위기가 유지되어 있다. 또한, 반송 챔버(200)에서는, 질소 가스에 의한 퍼지와 배기가 행해져, 질소 분위기가 유지되어 있다. 또한, 프로세스 챔버(300)는 수소 분위기가 유지되도록, 수소 가스에 의한 퍼지와 배기가 행해진다. 또한, 프로세스 챔버(300)에는 에피택셜 성장 처리용의 원료 가스 및 클리닝 처리용의 에칭 가스 등도 도입되기 때문에, 이들 가스는 가스 스크러버에 모여진다.
한편, 제1 로드 록 챔버(100)는, 실리콘 웨이퍼(10)를 격납하는 격납 용기(400)와도, 게이트 밸브(50)를 개재하여 연결된다. 제1 로드 록 챔버(100)는, 에피택셜 성장 장치의 외부로부터 격납 용기(400)를 취입하거나 취출하거나 하는 경우도 있고, 격납 용기(400)가 FOUP일 때는, FOUP에서 반출된 1매의 실리콘 웨이퍼(10)를 취입하거나 취출하거나 한다. 도 1은, 실리콘 웨이퍼 격납 용기(400)가 FOUP인 경우의 모식도이고, 도 1의 예에서는, 게이트 밸브(50)를 개재하여, 제1 로드 록 챔버(100)는 격납 용기(400)와 연결되고, 실리콘 웨이퍼(10)는 도시하지 않는 로봇(팩토리 인터페이스: FI 등이라고도 불림)에 의해 격납 용기(400)로부터 1매씩 취출된다. 여기에서, 제1 로드 록 챔버(100)로 격납 용기(400) 또는, FOUP로부터 실리콘 웨이퍼(10)를 취입할 때 및 취출할 때에, 로드 록 챔버(100) 내에 공기가 유입된다. 그 때문에, 제1 로드 록 챔버(100) 내는 불활성 가스인 질소에 의해 질소 가스 치환되어, 질소 분위기가 유지된다. 또한, 일반적으로는, 에피택셜 성막 전의 실리콘 웨이퍼(10)를 취출하기 위한 제1 로드 록 챔버(100) 및 격납 용기(400)와는 별도로, 성막 후의 에피택셜 실리콘 웨이퍼(1)를 보관하기 위한 제2 로드 록 챔버 및 격납 용기가 매엽식 에피택셜 성장 장치에는 형성된다. 반송 경로가 상이한 이외는, 질소 가스 치환되는 등의 점에서, 제1 로드 록 챔버(100)와 제2 로드 록 챔버는 동일한 기능을 갖는다.
또한, 실리콘 웨이퍼의 격납 용기(400)에는, 예를 들면, SEMI 스탠다드로 표준화되는 전술의 FOUP(Front Opening Unified Pod)나 FOSB(Front Opening Sipping Box) 등으로 불리는 반도체 웨이퍼의 반송용 또는 보관용의 실리콘 웨이퍼 격납 용기를 이용할 수 있다. 격납 용기(400)에는, 예를 들면 25매의 실리콘 웨이퍼(10)를 격납할 수 있다.
반송 챔버(200)의 내부에는, 실리콘 웨이퍼(10)를 반송하는 웨이퍼 반송 장치(도시하지 않음)가 설치된다. 반송 챔버(200)도, 불활성 가스인 질소에 의해 질소 가스 치환되어, 질소 분위기가 유지된다. 즉, 도 1에 나타나는 도입관(210)으로부터 질소 가스가 도입되어, 배출관(220)으로부터 반송 챔버(200) 내의 가스가 배출된다.
성막 전의 실리콘 웨이퍼(10)를 프로세스 챔버(300)에 반입할 때에는, 웨이퍼 반송 장치에 의해 제1 로드 록 챔버(100) 및 반송 챔버(200)의 사이와, 반송 챔버(200) 및 프로세스 챔버(300)의 사이의 각각에서, 실리콘 웨이퍼(10)를 1매씩 반입한다. 또한, 각 챔버간에서 실리콘 웨이퍼(10)를 반입할 때에 게이트 밸브(150, 250)가 순차적으로 개방되고, 반입시 이외는 게이트 밸브(150, 250)는 폐색된다. 따라서, 제1 로드 록 챔버(100)의 질소 분위기와, 프로세스 챔버(300)의 수소 분위기가 연통하는 일은 없다.
프로세스 챔버(300)의 내부에는, 실리콘 웨이퍼(10)를 올려놓는 서셉터(310)가 설치된다. 프로세스 챔버(300) 내에서 에피택셜 성장 처리를 행함으로써 실리콘 에피택셜층(20)을 형성할 수 있다.
실리콘 에피택셜층(20)을 성막한 후의 실리콘 웨이퍼(10)(즉, 에피택셜 실리콘 웨이퍼(1))는, 전술한 반입시와 반대의 순서에 따라, 보관용의 제2 로드 록 챔버 및 격납 용기로 반출되는 것이 일반적이다.
이하, 본 실시 형태에 의한 에피택셜 실리콘 웨이퍼의 제조 방법의 각 공정의 상세를 설명한다.
＜제1 공정＞
제1 공정에서는, 제1 로드 록 챔버(100)로부터, 챔버 내가 계속하여 질소 가스 치환되는 반송 챔버(200)에 1매의 실리콘 웨이퍼(10)를 반입한다. 또한, 실리콘 웨이퍼(10)를 반입할 때에는, 격납 용기(400)로부터 실리콘 웨이퍼(10)가 1매씩 취출되거나, 혹은, 실리콘 웨이퍼 격납 용기(400)가 제1 로드 록 챔버(100)에 취입되는 것은 전술과 같다. 또한, 실리콘 웨이퍼(10)를 반송 챔버(200) 내에 반입할 때에, 게이트 밸브(150)가 개방되어, 반송 챔버(200) 내의 반송 장치에 의해 실리콘 웨이퍼(10)는 제1 로드 록 챔버(100)로부터 반송 챔버(200) 내에 반입된다. 이 반입 후, 게이트 밸브(150)는 폐색된다. 게이트 밸브(150)가 개방되는 시간은 통상 5∼15초 정도이고, 다른 게이트 밸브에 대해서도 동일하다.
＜제2 공정＞
제2 공정에서는, 반송 챔버(200)로부터, 프로세스 챔버(300)에 당해 실리콘 웨이퍼(10)를 반입한다. 실리콘 웨이퍼(10)를 반입할 때에, 게이트 밸브(250)가 개방되고, 반입 챔버(200) 내의 반송 장치에 의해 실리콘 웨이퍼(10)는 반송 챔버(200)로부터 프로세스 챔버(300) 내에 반입된다. 이 때, 반송 장치에 의해, 프로세스 챔버(300) 내의 서셉터(310)에 실리콘 웨이퍼(10)를 올려놓을 수 있다. 실리콘 웨이퍼(10)를 프로세스 챔버(300)에 반입할 때의 챔버 내의 온도는, 통상 650℃ 이상 800℃ 이하 정도이다.
＜제3 공정＞
제3 공정에서는, 프로세스 챔버(300) 내에서 당해 1매의 실리콘 웨이퍼(10)의 표면에 실리콘 에피택셜층(20)을 형성한다. 예를 들면, 수소를 캐리어 가스로 하여, 디클로로실란, 트리클로로실란 등의 소스 가스를 프로세스 챔버(300) 내에 도입하고, 사용하는 소스 가스에 따라서도 성장 온도는 상이하지만, 1000∼1200℃의 범위의 온도에서의 CVD법에 의해 실리콘 웨이퍼(10) 상에 에피택셜 성장시킬 수 있다. 이와 같이 하여, 에피택셜 실리콘 웨이퍼(1)를 제작할 수 있다.
＜제4 공정＞
제4 공정에서는, 프로세스 챔버(300)로부터, 실리콘 에피택셜층(20)을 형성한 상기 1매의 실리콘 웨이퍼(10)(즉, 에피택셜 실리콘 웨이퍼(1))를 반송 챔버(200)로 반출하고, 이어서 제2 로드 록 챔버(도시하지 않음)로 반출한다. 즉, 제작한 에피택셜 실리콘 웨이퍼(1)는, 전술한 제1 공정 및 제2 공정과는 반대의 순서에 따라, 반송 챔버(200)를 거쳐, 프로세스 챔버(300)로부터 로드 록 챔버에 반송하여, 보관용의 격납 용기 내에 격납한다.
이와 같이, 제1 공정, 제2 공정, 제3 공정 및 제4 공정에 의한 일련의 성장 처리에 의해, 매엽식 에피택셜 성장 장치를 이용하여, 1매의 에피택셜 실리콘 웨이퍼(1)를 제작할 수 있다. 형성하는 실리콘 에피택셜층(20)의 두께에도 의존하지만, 일반적으로는, 이 일련의 성장 처리를 1회 행하는데 있어서, 약 3∼5분 정도를 필요로 한다.
＜클리닝 공정＞
클리닝 공정에서는, 프로세스 챔버(300)를, 염화수소를 포함하는 가스로 기상 에칭한다. 기상 에칭을 행하는 시간은, 멀티 데포 처리 횟수에 따라서 적절히 설정할 수 있다. 보다 구체적으로는, 프로세스 챔버(300)의 내부를 소정의 온도에까지 가열하고, 염화수소를 포함하는 가스를 유통시키고, 에피택셜 성장을 거쳐 프로세스 챔버(300)의 내부에 부착 퇴적된 실리콘을 기상 에칭한다. 예를 들면, 프로세스 챔버(300)의 내부를 900℃ 이상 1200℃ 이하 정도로 하여, 염화수소를 포함하는 가스를 10초 이상 1500초 이하로 유통시키면 좋다.
본 실시 형태에서는, 소위 멀티 데포 처리법, 즉, 프로세스 챔버(300)의 클리닝을 그때마다 행하는 일 없이, 복수매의 실리콘 웨이퍼(10)에 대하여 에피택셜 성장 처리를 소정 횟수(멀티 데포 처리 횟수)만큼 반복 행하는 것이다. 그래서, 본 실시 형태에서는, 전술의 클리닝 공정을, 제1 공정, 제2 공정, 제3 공정 및 제4 공정에 의한 일련의 성장 처리를 동일 조건으로 소정 횟수(멀티 데포 처리 횟수) 행한 전후에 행하는 것으로 한다.
＜소정 횟수(멀티 데포 처리 횟수)의 규정＞
여기에서, 본 실시 형태에서는, 전술의 상기 일련의 성장 처리를 상기 소정 횟수 행하는 동안의 반송 챔버(200) 내의 질소 가스의 총 치환 횟수(이하, 「총 치환 횟수」)와, 일련의 성장 처리에 있어서의 최대 처리 횟수(최대 멀티 데포 횟수)의 대응 관계를 미리 구하고, 소정 횟수(멀티 데포 처리 횟수)를 최대 처리 횟수의 범위 내로 한다.
실시예에 있어서 상세를 후술하지만, 본 발명자들이 검토한 결과, 최대 멀티 데포 횟수는, 총 치환 횟수에 크게 의존하는 것을 인식했다. 그리고, 멀티 데포 처리 횟수를 최대 멀티 데포 횟수의 범위 내로 하면, 에피택셜 실리콘 웨이퍼(30)에, 이면 흐려짐이 발생하지 않는 것이 본 발명자들에 의해 확인되었다. 이는, 두께 등의 에피택셜 성장 조건을 바꾼 경우에도 유효하다.
또한, 총 치환 횟수는, 이하와 같이 정의할 수 있다. 이 정의는 반송 챔버(200)의 용적분만큼 질소 가스가 도입되면, 반송 챔버(200) 내의 가스가 모두 교체된다고 하는 가정에 기초한다. 우선, 일련의 성장 처리 1회당의 치환 횟수(「1데포당의 치환 횟수」)는 이하의 식 [1]과 같이 된다.
Figure pct00001
따라서, 멀티 데포 처리 횟수를 거친 후의, 반송 챔버(200)의 질소 가스에 의한 총 치환 횟수는, 이하의 식 [2]와 같이 된다.
Figure pct00002
여기에서, 총 치환 횟수와, 최대 멀티 데포 횟수의 대응 관계를 미리 구하기 위해서는, 예를 들면 이하와 같이 하면 좋다. 우선, 본 실시 형태에 따르는 에피택셜 실리콘 웨이퍼의 제조에 이용하는 실리콘 웨이퍼(10)와 동종의 실리콘 웨이퍼를 준비한다. 이하, 이 동종의 실리콘 웨이퍼를 시험용 실리콘 웨이퍼라고 칭한다. 시험용 웨이퍼를 이용하여, 제1 조건에 의해 멀티 데포 처리를 행하여 에피택셜 실리콘 웨이퍼를 제작한다. 추가로, 제1 조건으로부터, 반송 챔버로의 질소의 퍼지 유량만을 변경한 제2 조건에 의해 멀티 데포 처리를 행하여 에피택셜 실리콘 웨이퍼를 제작한다. 각각의 조건으로 제작한 에피택셜 실리콘 웨이퍼의 이면 흐려짐의 유무를 관찰하고, 몇 데포째에서 이면 흐려짐이 발생하는지의 문턱값 횟수를 확인하여, 얻어진 문턱값에 기초하여 검량선을 구할 수 있다. 관찰을 대신하여, 제작한 에피택셜 실리콘 웨이퍼의 면거칠기의 지표인 헤이즈값을 측정하는 것도 바람직하다. 헤이즈값은, 예를 들면 KLA-Tencor사 제조 SP-1의 파티클 카운터를 이용하여, DWN 모드로 측정함으로써 얻어진다.
이와 같이 하여 얻어지는 검량선의 일 예를, 실시예에 있어서 후술하는 도 4, 5에 나타낸다. 최대 멀티 데포 횟수를 증가시키기 위해서는, 질소 가스에 의한 총 치환 횟수를 가속도적으로 증가시킬 필요가 있는 것이 확인되었다. 이 사실은, 1 데포당의 치환 횟수를 많게 할 필요가 있다고 환언할 수도 있다.
또한, 상기 대응 관계를 미리 구하는데 있어서, 반송 챔버(200)에 있어서의 질소 가스 퍼지 유량을 변경함과 함께, 당해 질소 가스 퍼지 유량의 변경에 따라서 반송 챔버(200)의 배기 속도를 조정하는 것이 바람직하다. 반송 챔버(200)와, 프로세스 챔버(300)의 압력 밸런스를 유지하기 위함이다.
질소 가스 퍼지 유량을 증대시키기 위해서는, 질소 가스의 유입측인 도입관(210)에서, 질소 가스의 압력이나 유량을 증가시키면 좋다. 구체적으로는, 필터압손을 적게 하거나, 도입로의 증가 등을 행하면 좋다.
실시예
다음으로, 본 발명의 효과를 더욱 명확하게 하기 위해, 이하의 실시예를 들지만, 본 발명은 이하의 실시예에 아무런 제한되는 것은 아니다.
(실험예 1)
우선, 멀티 데포 처리의 프로세스 전반과, 프로세스 후반에서의 이면 흐려짐의 발생 상황의 상위를 확인하기 위해, 이하의 실험을 행했다.
도 1에 나타낸 에피택셜 성장 장치를 이용하여, 이하의 순서에 따라서, 멀티 데포 처리법에 의해 실리콘 에피택셜 웨이퍼를 제조했다. 또한, 실리콘 에피택셜 웨이퍼의 기판으로서는, 붕소 도프된 직경 300㎜의 실리콘 웨이퍼(10)를 이용했다.
＜조건 1＞
제1 로드 록 챔버(100)로부터 실리콘 웨이퍼(10)를 프로세스 챔버(300) 내에 반입하고, 수소 베이킹을 행한 후, 1130℃에서, 실리콘의 에피택셜막을 2㎛ 성장시켜 에피택셜 실리콘 웨이퍼(1)를 제작하고, 이것을 제2 로드 록 챔버까지 반출하는 일련의 성장 처리를 행했다. 이 일련의 성장 처리를 15데포째까지 반복했다. 반출 및 반입에 필요로 하는 반송 시간 및 성장 처리 시간을 포함하여, 1데포당 200초였다. 또한, 원료 소스 가스로서는 트리클로로실란 가스를 이용하고, 또한, 도펀트 가스로서 디보란 가스, 캐리어 가스로서 수소 가스를 이용하고 있다.
＜조건 2＞
반송 챔버(200)에 있어서의 질소 가스의 퍼지 유량을, 조건 1로부터 18％ 증대시킨 이외는, 조건 1과 동일하게 하여, 멀티 데포 처리법에 의해 15데포째까지 반복하여 에피택셜 실리콘 웨이퍼를 제작했다. 또한, 퍼지 유량의 증대에 아울러 반송 챔버의 압력을 조정하여, 반송 챔버(200)와 프로세스 챔버(300)의 압력 밸런스를 조건 1과 동정도로 유지했다.
조건 1, 조건 2의 각각으로 제작한 에피택셜 실리콘 웨이퍼의 이면을, KLA-Tencor사 제조 SP-1의 파티클 카운터를 이용하여, DWN 모드로 측정하여 헤이즈값을 측정했다. 결과를 도 3의 그래프에 나타낸다.
조건 1에서는, 8데포째까지는 이면 흐려짐이 집광하에서 확인되지 않고, 9데포째부터 이면 흐려짐이 확인되었다. 따라서, 조건 1에서의 최대 멀티 데포 횟수는 8회이다. 또한, 조건 1에 있어서의, 8데포째까지의 반송 챔버 내의 질소 퍼지에 의한 총 치환 횟수는 9.2회(1데포당, 약 1.2회의 치환)로 계산할 수 있다.
한편, 조건 2에서는, 10데포째까지는 이면 흐려짐이 집광하에서 확인되지 않고, 11데포째부터 이면 흐려짐이 확인되었다. 따라서, 조건 2에서의 최대 멀티 데포 횟수는 10회이다. 또한, 최대 멀티 데포 횟수를 초과하여 멀티 데포 처리를 계속하면, 헤이즈값이 급상승하는 것도 확인되었다. 또한, 조건 2에 있어서의, 10데포째까지의 반송 챔버 내의 질소 퍼지에 의한 총 치환 횟수는 13.7회(1데포당, 약 1.4회의 치환)로 계산할 수 있다.
(실험예 2)
실험예 1과 동일하게 하여, 반송 챔버(200)에 있어서의 질소 가스의 퍼지 유량을 변경하면서, 반송 챔버 내의 질소 퍼지에 의한 총 치환 횟수와, 최대 멀티 데포 횟수의 관계를 구했다. 결과를 도 4에 나타낸다. 도 4에 기초하여, 총 치환 횟수에 따라서 멀티 데포 처리수를 설정함으로써, 이면 흐려짐의 발생을 방지할 수 있는 것을 확인할 수 있었다.
또한, 최대 멀티 데포 횟수를 증대시키기 위해서는, 반송 챔버 내의 질소 퍼지에 의한 총 치환 횟수를 급속히 증대시킬 필요가 있는 것도 확인할 수 있었다. 이것은, 반송 챔버 내의 질소 퍼지에 의한 치환이 많을수록, 산소의 영향을 억제할 수 있다고 생각되기는 하지만, 질소 퍼지에 의해 반송 챔버 내로부터 산소가 단순히 배출되는 것은 아니기 때문이다. 즉, 멀티 데포 프로세스의 프로세스 후반이 되면, 반송 챔버 내 표면으로의 산소 성분의 흡착이 포화하고, 반송 챔버 내 표면으로부터의 산소의 탈리가 돌연 우세가 되는 것으로 생각된다. 그 때문에, 이면 흐려짐과 치환 횟수의 상관이 급속히 변화했다고 추측된다.
이상과 같이, 반송 챔버에 있어서 멀티 데포 처리 횟수만큼 행하는 경우의 질소 가스에 의한 총 치환 횟수와, 최대 멀티 데포 횟수의 대응 관계를 미리 구하고, 이 대응 관계에 기초하여, 멀티 데포 처리 횟수를 설정하면, 멀티 데포 처리법에 있어서, 프로세스 후반에 있어서의 이면 흐려짐의 발생을 방지할 수 있어, 생산성을 높일 수 있다.
또한, 도 4의 그래프로부터 도출되는, 최대 멀티 데포 횟수와, 1회당의 반송 챔버의 치환 횟수의 관계를 도 5의 그래프에 나타낸다. 1회당의 반송 챔버의 치환 횟수에 기초하여, 최대 멀티 데포 횟수를 설정하면, 멀티 데포 처리의 프로세스 후반에 있어서의 이면 흐려짐의 발생을 방지할 수 있다. 또한, 반대로, 목표로 하는 최대 멀티 데포 횟수에 따라서, 1회당의 반송 챔버의 치환 횟수(즉, 반송 챔버에 있어서의 질소 가스의 퍼지 유량)를 조정하면, 역시 프로세스 후반에 있어서의 이면 흐려짐의 발생을 방지할 수도 있다.
(산업상의 이용 가능성)
본 발명에 의하면, 프로세스 챔버의 클리닝을 그때마다 행하는 일 없이, 복수매의 실리콘 웨이퍼에 대하여 매엽식의 에피택셜 성장 처리를 연속하여 행할 때에, 이면 흐려짐의 발생을 방지하면서, 생산성이 우수한 에피택셜 실리콘 웨이퍼의 제조 방법을 제공할 수 있다.
1 : 에피택셜 실리콘 웨이퍼
10 : 실리콘 웨이퍼
20 : 실리콘 에피택셜층
50 : 게이트 밸브
100 : (제1) 로드 록 챔버
150 : 게이트 밸브
200 : 반송 챔버
210 : 도입관
220 : 배출관
250 : 게이트 밸브
300 : 프로세스 챔버
310 : 서셉터
400 : 격납 용기

Claims (3)

  1. 실리콘 웨이퍼의 표면에 실리콘 에피택셜층을 에피택셜 성장시키는 에피택셜 실리콘 웨이퍼의 제조 방법으로서,
    제1 로드 록 챔버로부터, 챔버 내가 계속하여 질소 가스 치환되는 반송 챔버에 1매의 실리콘 웨이퍼를 반입하는 제1 공정과,
    상기 반송 챔버로부터, 프로세스 챔버에 상기 1매의 실리콘 웨이퍼를 반입하는 제2 공정과,
    상기 프로세스 챔버 내에서 상기 1매의 실리콘 웨이퍼의 표면에 실리콘 에피택셜층을 형성하는 제3 공정과,
    상기 프로세스 챔버로부터, 상기 실리콘 에피택셜층을 형성한 상기 1매의 실리콘 웨이퍼를 상기 반송 챔버로 반출하고, 이어서 제2 로드 록 챔버로 반출하는 제4 공정과,
    상기 프로세스 챔버를, 염화수소를 포함하는 가스로 기상 에칭하는 클리닝 공정을 포함하고,
    상기 클리닝 공정을, 상기 제1 공정, 상기 제2 공정, 상기 제3 공정 및 상기 제4 공정에 의한 일련의 성장 처리를 동일 조건으로 소정 횟수 반복 행한 전후에 행하고,
    상기 일련의 성장 처리를 상기 소정 횟수 행하는 동안의 상기 반송 챔버 내의 질소 가스의 총 치환 횟수와, 상기 일련의 성장 처리에 있어서의 최대 처리 횟수의 대응 관계를 미리 구하고, 상기 소정 횟수를 상기 최대 처리 횟수의 범위 내로 하는 것을 특징으로 하는, 에피택셜 실리콘 웨이퍼의 제조 방법.
  2. 제1항에 있어서,
    상기 최대 처리 횟수를, 상기 에피택셜 실리콘 웨이퍼로의 이면 흐려짐이 발생하는 문턱값 횟수에 기초하여 정하는, 에피택셜 실리콘 웨이퍼의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 대응 관계를 미리 구하는데 있어서, 상기 반송 챔버에 있어서의 질소 가스 퍼지 유량을 변경함과 함께, 당해 질소 가스 퍼지 유량의 변경에 따라서 상기 반송 챔버의 배기 속도를 조정하는, 에피택셜 실리콘 웨이퍼의 제조 방법.
KR1020197009859A 2016-12-26 2017-11-20 에피택셜 실리콘 웨이퍼의 제조 방법 KR102186202B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-251066 2016-12-26
JP2016251066A JP6729352B2 (ja) 2016-12-26 2016-12-26 エピタキシャルシリコンウェーハの製造方法
PCT/JP2017/041680 WO2018123347A1 (ja) 2016-12-26 2017-11-20 エピタキシャルシリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
KR20190046964A true KR20190046964A (ko) 2019-05-07
KR102186202B1 KR102186202B1 (ko) 2020-12-03

Family

ID=62707482

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197009859A KR102186202B1 (ko) 2016-12-26 2017-11-20 에피택셜 실리콘 웨이퍼의 제조 방법

Country Status (6)

Country Link
US (1) US11198949B2 (ko)
JP (1) JP6729352B2 (ko)
KR (1) KR102186202B1 (ko)
CN (1) CN110383425B (ko)
DE (1) DE112017006558T5 (ko)
WO (1) WO2018123347A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220108927A (ko) * 2021-01-28 2022-08-04 에스케이실트론 주식회사 반응성 미세입자의 발생을 억제하는 에피택셜 성장장치 및 에피택셜 성장방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7342695B2 (ja) * 2019-12-26 2023-09-12 株式会社Sumco エピタキシャルウェーハ製造システム及び製造方法
EP4056740A1 (de) * 2021-03-10 2022-09-14 Siltronic AG Verfahren zum herstellen von halbleiterscheiben mit epitaktischer schicht in einer kammer eines abscheidereaktors

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186363A (ja) 1997-12-24 1999-07-09 Shin Etsu Handotai Co Ltd 半導体製造装置
JP2003007798A (ja) * 2001-06-21 2003-01-10 Shin Etsu Handotai Co Ltd ウェーハの処理方法、ウェーハの処理システム、エピタキシャルウェーハの製造方法およびエピタキシャルウェーハの製造システム
JP2004281955A (ja) * 2003-03-19 2004-10-07 Hitachi Cable Ltd 窒化物半導体の製造方法、窒化物半導体用気相成長装置、窒化物半導体ウェハ、窒化物半導体デバイス
JP2012146741A (ja) * 2011-01-07 2012-08-02 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
JP2013123004A (ja) 2011-12-12 2013-06-20 Sumco Corp シリコンエピタキシャルウェーハの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030221708A1 (en) 2002-06-04 2003-12-04 Chun-Hao Ly Method of cleaning a semiconductor process chamber
CN100401473C (zh) * 2003-10-16 2008-07-09 东京毅力科创株式会社 硅外延层的形成方法
DE102005045338B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045337B4 (de) * 2005-09-22 2008-08-21 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
JP2010236048A (ja) * 2009-03-31 2010-10-21 Tokyo Electron Ltd ガス処理装置
JP5839514B2 (ja) * 2010-02-15 2016-01-06 東京エレクトロン株式会社 成膜方法、成膜装置、および成膜装置の使用方法
JP5514129B2 (ja) 2010-02-15 2014-06-04 東京エレクトロン株式会社 成膜方法、成膜装置、および成膜装置の使用方法
JP5306432B2 (ja) * 2011-09-22 2013-10-02 株式会社ニューフレアテクノロジー 気相成長方法
JP2015185757A (ja) * 2014-03-25 2015-10-22 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法
JP6315272B2 (ja) * 2014-09-08 2018-04-25 信越半導体株式会社 半導体基板の製造方法
US10510566B2 (en) * 2015-07-14 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Cluster tool techniques with improved efficiency

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186363A (ja) 1997-12-24 1999-07-09 Shin Etsu Handotai Co Ltd 半導体製造装置
JP2003007798A (ja) * 2001-06-21 2003-01-10 Shin Etsu Handotai Co Ltd ウェーハの処理方法、ウェーハの処理システム、エピタキシャルウェーハの製造方法およびエピタキシャルウェーハの製造システム
JP2004281955A (ja) * 2003-03-19 2004-10-07 Hitachi Cable Ltd 窒化物半導体の製造方法、窒化物半導体用気相成長装置、窒化物半導体ウェハ、窒化物半導体デバイス
JP2012146741A (ja) * 2011-01-07 2012-08-02 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
JP2013123004A (ja) 2011-12-12 2013-06-20 Sumco Corp シリコンエピタキシャルウェーハの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220108927A (ko) * 2021-01-28 2022-08-04 에스케이실트론 주식회사 반응성 미세입자의 발생을 억제하는 에피택셜 성장장치 및 에피택셜 성장방법

Also Published As

Publication number Publication date
CN110383425B (zh) 2022-10-04
DE112017006558T5 (de) 2019-09-26
KR102186202B1 (ko) 2020-12-03
CN110383425A (zh) 2019-10-25
US11198949B2 (en) 2021-12-14
JP2018107245A (ja) 2018-07-05
WO2018123347A1 (ja) 2018-07-05
US20190338443A1 (en) 2019-11-07
JP6729352B2 (ja) 2020-07-22

Similar Documents

Publication Publication Date Title
US9643844B2 (en) Low temperature atomic layer deposition of films comprising SiCN or SiCON
KR101276953B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
JP2001345279A (ja) 半導体製造方法、基板処理方法、及び半導体製造装置
KR102186202B1 (ko) 에피택셜 실리콘 웨이퍼의 제조 방법
US11390944B2 (en) Film-forming device and method for cleaning same
US9972490B2 (en) Plasma stabilization method and deposition method using the same
US9443730B2 (en) Process for forming silicon-filled openings with a reduced occurrence of voids
US20160053377A1 (en) Substrate processing apparatus, method of manufacturing semiconductor device, and substrate processing method
US10379094B2 (en) Contamination control method of vapor deposition apparatus and method of producing epitaxial silicon wafer
US20160002782A1 (en) Catalytic Atomic Layer Deposition Of Films Comprising SiOC
TW201628094A (zh) 用於改善具有敏感層及反應層的薄膜堆疊的方法與結構
US6919102B2 (en) Method of stabilizing material layer
JP6315272B2 (ja) 半導体基板の製造方法
JP2013131617A (ja) シリコンエピタキシャルウェーハの製造方法
JP5928133B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP6361482B2 (ja) 気相成長装置の汚染管理方法、エピタキシャルシリコンウェーハの製造方法
JP6924593B2 (ja) エピタキシャルウェーハの製造方法
US12148611B2 (en) Substrate processing method, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR102677435B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
US20230360905A1 (en) Method of forming a silicon comprising layer
US20230307229A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP6217567B2 (ja) 半導体製造装置、半導体基板の製造方法及び搬送ロボット
JP2015035460A (ja) エピタキシャルウェーハの製造方法
CN109891555B (zh) 低温外延层形成方法
KR20160061129A (ko) 적층막 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right