[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20190019991A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
KR20190019991A
KR20190019991A KR1020190019069A KR20190019069A KR20190019991A KR 20190019991 A KR20190019991 A KR 20190019991A KR 1020190019069 A KR1020190019069 A KR 1020190019069A KR 20190019069 A KR20190019069 A KR 20190019069A KR 20190019991 A KR20190019991 A KR 20190019991A
Authority
KR
South Korea
Prior art keywords
light emitting
dbr layer
semiconductor device
layer
bonding pad
Prior art date
Application number
KR1020190019069A
Other languages
Korean (ko)
Other versions
KR102093816B1 (en
Inventor
김백준
이건화
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020190019069A priority Critical patent/KR102093816B1/en
Publication of KR20190019991A publication Critical patent/KR20190019991A/en
Application granted granted Critical
Publication of KR102093816B1 publication Critical patent/KR102093816B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

An embodiment relates to a semiconductor device having an excellent heat dissipation function, a semiconductor device manufacturing method, a semiconductor device package and an object detecting apparatus including the semiconductor device package. The semiconductor device according to an embodiment includes a first light emitting structure, a second light emitting structure, and a dummy structure. The first light emitting structure according to the embodiment may include a first DBR layer of a first conductive type, a first active layer disposed on the first DBR layer, and a second DBR layer of a second conductive type disposed on the first active layer. The second light emitting structure according to the embodiment may include a third DBR layer of a first conductive type, a second active layer disposed on the third DBR layer, and a fourth DBR layer of a second conductive type disposed on the second active layer. The dummy structure according to the embodiment may be spaced apart from the second DBR layer and the fourth DBR layer and may include a DBR layer of a first conductive type and a DBR layer of a second conductive type disposed on the DBR layer of a first conductive type. According to the embodiment, the first DBR layer, the third DBR layer, and the DBR layer of a first conductive type may be integrally connected.

Description

반도체 소자 {SEMICONDUCTOR DEVICE}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001]

실시 예는 반도체 소자, 반도체 소자 제조방법, 반도체 소자 패키지, 반도체 소자 패키지를 포함하는 객체 검출 장치에 관한 것이다.An embodiment relates to a semiconductor device, a semiconductor device manufacturing method, a semiconductor device package, and an object detecting device including a semiconductor device package.

GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.Semiconductor devices including compounds such as GaN and AlGaN have many merits such as wide and easy bandgap energy, and can be used variously as light emitting devices, light receiving devices, and various diodes.

특히, 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 파장 대역의 빛을 구현할 수 있는 장점이 있다. 또한, 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용한 발광 다이오드나 레이저 다이오드와 같은 발광소자는, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광원도 구현이 가능하다. 이러한 발광소자는, 형광등, 백열등 등 기존의 광원에 비해 저 소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다. Particularly, a light emitting device such as a light emitting diode or a laser diode using a Group III-V or Group II-VI compound semiconductor material can be used for a variety of applications such as red, Blue and ultraviolet rays can be realized. In addition, a light emitting device such as a light emitting diode or a laser diode using a Group III-V or Group-VI-VI compound semiconductor material can realize a white light source having high efficiency by using a fluorescent material or combining colors. Such a light emitting device has advantages of low power consumption, semi-permanent lifetime, fast response speed, safety, and environment friendliness compared with conventional light sources such as fluorescent lamps and incandescent lamps.

뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한, 이와 같은 수광 소자는 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용될 수 있다.In addition, when a light-receiving element such as a photodetector or a solar cell is manufactured using a Group III-V or Group-VI-VI compound semiconducting material, development of a device material absorbs light of various wavelength regions to generate a photocurrent , It is possible to use light in various wavelength ranges from the gamma ray to the radio wave region. Further, such a light receiving element has advantages of fast response speed, safety, environmental friendliness and easy control of element materials, and can be easily used for power control or microwave circuit or communication module.

따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 가스(Gas)나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.Accordingly, the semiconductor device can be replaced with a transmission module of an optical communication means, a light emitting diode backlight replacing a cold cathode fluorescent lamp (CCFL) constituting a backlight of an LCD (Liquid Crystal Display) display device, White light emitting diode (LED) lighting devices, automotive headlights, traffic lights, and gas and fire sensors. In addition, semiconductor devices can be applied to high frequency application circuits, other power control devices, and communication modules.

발광소자(Light Emitting Device)는 예로서 주기율표상에서 3족-5족 원소 또는 2족-6족 원소를 이용하여 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드로 제공될 수 있고, 화합물 반도체의 조성비를 조절함으로써 다양한 파장 구현이 가능하다.The light emitting device can be provided as a pn junction diode having a characteristic in which electric energy is converted into light energy by using a group III-V element or a group II-VI element in the periodic table, Various wavelengths can be realized by adjusting the composition ratio.

한편, 반도체 소자는 응용분야가 다양해 지면서 고출력, 고전압 구동이 요구되고 있다. 반도체 소자의 고출력, 고전압 구동에 따라 반도체 소자에서 발생되는 열에 의하여 온도가 많이 올라가고 있다. 그런데, 반도체 소자에서의 열 방출이 원활하지 못한 경우에, 온도 상승에 따라 광 출력이 저하되고 전력 변환 효율(PCE: Power Conversion Efficiency)이 저하될 수 있다. 이에 따라, 반도체 소자에서 발생되는 열을 효율적으로 방출하고 전력 변환 효율을 향상시키기 위한 방안이 요청되고 있다.On the other hand, semiconductor devices are required to have high output and high voltage driving as their application fields are diversified. The temperature is increased by the heat generated in the semiconductor device due to the high output and high voltage driving of the semiconductor device. However, when the heat emission from the semiconductor device is not smooth, the light output may decrease and the power conversion efficiency (PCE) may decrease due to the temperature rise. Accordingly, there is a demand for a technique for efficiently discharging heat generated from a semiconductor device and improving power conversion efficiency.

실시 예는 방열 특성이 우수한 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치를 제공할 수 있다.The embodiments can provide a semiconductor device having excellent heat dissipation characteristics, a manufacturing method thereof, a semiconductor device package, and an object detecting device.

실시 예는 광 추출 효율을 높여 고출력의 빛을 제공할 수 있는 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치를 제공할 수 있다.Embodiments can provide a semiconductor device capable of increasing light extraction efficiency and providing light with high output, a method of manufacturing the same, a semiconductor device package, and an object detecting apparatus.

실시 예는 전력 변환 효율을 높일 수 있는 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치를 제공할 수 있다.Embodiments can provide a semiconductor device capable of improving power conversion efficiency, a method of manufacturing the same, a semiconductor device package, and an object detecting device.

실시 예에 따른 반도체 소자는, 제1 도전형의 제1 DBR층, 상기 제1 DBR층 위에 배치된 제1 활성층, 상기 제1 활성층 위에 배치된 제2 도전형의 제2 DBR층을 포함하는 제1 발광구조물; 상기 제1 발광구조물과 이격되어 배치되고, 제1 도전형의 제3 DBR층, 상기 제3 DBR층 위에 배치된 제2 활성층, 상기 제2 활성층 위에 배치된 제2 도전형의 제4 DBR층을 포함하는 제2 발광구조물; 상기 제1 DBR층 및 상기 제3 DBR층과 전기적으로 연결되고, 상기 제1 발광구조물과 상기 제2 발광구조물 사이에 배치된 제1 전극; 상기 제1 발광구조물 및 상기 제2 발광구조물과 이격되어 배치되고, 상기 제1 전극과 전기적으로 연결된 제1 본딩패드; 상기 제1 본딩패드와 이격되어 배치되고, 상기 제2 DBR층과 상기 제4 DBR층에 전기적으로 연결되며, 상기 제2 DBR층의 상부 면과 상기 제4 DBR층의 상부 면에 배치된 제2 본딩패드; 를 포함할 수 있다.A semiconductor device according to an embodiment includes a first DBR layer of a first conductivity type, a first active layer disposed on the first DBR layer, and a second DBR layer of a second conductivity type disposed on the first active layer. 1 light emitting structure; A third DBR layer of a first conductivity type, a second active layer disposed on the third DBR layer, and a fourth DBR layer of a second conductivity type disposed on the second active layer, the fourth DBR layer being spaced apart from the first light- A second light emitting structure comprising; A first electrode electrically connected to the first DBR layer and the third DBR layer and disposed between the first light emitting structure and the second light emitting structure; A first bonding pad disposed apart from the first light emitting structure and the second light emitting structure and electrically connected to the first electrode; A fourth DBR layer disposed on the second DBR layer and spaced apart from the first bonding pad and electrically connected to the second DBR layer and the fourth DBR layer, Bonding pads; . ≪ / RTI >

실시 예에 따른 반도체 소자는, 상기 제1 DBR층과 상기 제3 DBR층을 물리적으로 연결하는 제1 도전형 DBR층을 더 포함하고, 상기 제1 전극은 상기 제1 도전형 DBR층의 상부 면에 접촉되어 배치될 수 있다.The semiconductor device according to the embodiment may further include a first conductive DBR layer physically connecting the first DBR layer and the third DBR layer, As shown in FIG.

실시 예에 의하면, 상기 제1 전극은, 상기 제1 발광구조물 둘레와 상기 제2 발광구조물 둘레에 배치되며, 상기 제1 발광구조물과 상기 제2 발광구조물을 노출시키는 개구부를 포함할 수 있다.According to an embodiment, the first electrode may be disposed around the first light emitting structure and the second light emitting structure, and may include an opening for exposing the first light emitting structure and the second light emitting structure.

실시 예에 따른 반도체 소자는, 상기 제1 발광구조물 및 상기 제2 발광구조물과 이격되어 배치되며, 제1 도전형 DBR층과 제2 도전형 DBR층을 포함하는 더미 발광구조물; 상기 제1 전극과 전기적으로 연결되고, 상기 더미 발광구조물 위에 배치된 패드전극; 을 포함하고, 상기 제1 본딩패드는 상기 패드전극 위에 배치될 수 있다.A semiconductor device according to an embodiment includes a dummy light emitting structure including a first conductive DBR layer and a second conductive DBR layer, the dummy light emitting structure being spaced apart from the first light emitting structure and the second light emitting structure. A pad electrode electrically connected to the first electrode and disposed on the dummy light emitting structure; And the first bonding pad may be disposed on the pad electrode.

실시 예에 의하면, 상기 패드전극은, 상기 더미 발광구조물의 상기 제1 도전형 DBR층 및 상기 제2 도전형 DBR층과 전기적으로 연결될 수 있다.According to an embodiment of the present invention, the pad electrode may be electrically connected to the first conductive DBR layer and the second conductive DBR layer of the dummy light emitting structure.

실시 예에 의하면, 상기 더미 발광구조물은, 상기 제2 본딩패드의 적어도 일 측면에 배치되고, 상기 제2 본딩패드의 측면을 따라 이격되어 배치될 수 있다.According to an embodiment, the dummy light emitting structure may be disposed on at least one side of the second bonding pad, and may be disposed apart from the side of the second bonding pad.

실시 예에 의하면, 상기 제2 본딩패드의 하부 면과 상기 제2 DBR층의 상부 면이 직접 접촉되어 배치되고, 상기 제2 본딩패드의 하부 면과 제4 DBR층의 상부 면이 직접 접촉되어 배치될 수 있다.According to an embodiment of the present invention, the lower surface of the second bonding pad and the upper surface of the second DBR layer are in direct contact with each other, and the lower surface of the second bonding pad and the upper surface of the fourth DBR layer are in direct contact with each other .

실시 예에 따른 반도체 소자는, 상기 제1 발광구조물의 측면과 상기 제2 발광구조물의 측면을 감싸고, 상기 제1 발광구조물의 상부 면과 상기 제2 발광구조물의 상부 면을 노출시키며, 상기 제1 발광구조물과 상기 제2 발광구조물 사이 영역에서 상기 제1 전극 위에 배치된 절연층을 포함할 수 있다.The semiconductor device according to the embodiment may surround the side surface of the first light emitting structure and the side surface of the second light emitting structure and expose the upper surface of the first light emitting structure and the upper surface of the second light emitting structure, And an insulating layer disposed on the first electrode in an area between the light emitting structure and the second light emitting structure.

실시 예에 의하면, 상기 절연층은, 상기 제1 발광구조물 둘레와 제2 발광구조물 둘레에서, 상기 제1 전극의 상부 면과 상기 제2 본딩패드의 하부 면 사이에 배치될 수 있다.According to an embodiment, the insulating layer may be disposed around the first light emitting structure and the second light emitting structure, between the upper surface of the first electrode and the lower surface of the second bonding pad.

실시 예에 의하면, 상기 절연층은 DBR층일 수 있다.According to an embodiment, the insulating layer may be a DBR layer.

실시 예에 따른 반도체 소자는, 상기 제1 발광구조물의 상기 제1 DBR층으로부터 연장되고, 상기 제2 발광구조물의 상기 제3 DBR층으로부터 연장된 제1 도전형 DBR층; 상기 제1 도전형 DBR층 위에 배치되며, 상기 제1 전극과 전기적으로 연결된 패드전극; 을 포함하고, 상기 제1 본딩패드는 상기 패드전극 위에 배치될 수 있다.A semiconductor device according to an embodiment may include a first conductivity type DBR layer extending from the first DBR layer of the first light emitting structure and extending from the third DBR layer of the second light emitting structure; A pad electrode disposed on the first conductive DBR layer and electrically connected to the first electrode; And the first bonding pad may be disposed on the pad electrode.

실시 예에 따른 반도체 소자는, 상기 제2 DBR층의 상부 면과 상기 제2 본딩패드 사이에 배치되며, 상기 제4 DBR층의 상부 면과 상기 제2 본딩패드 사이에 배치된 제2 전극을 포함할 수 있다.The semiconductor device according to the embodiment includes a second electrode disposed between the upper surface of the second DBR layer and the second bonding pad and disposed between the upper surface of the fourth DBR layer and the second bonding pad can do.

실시 예에 따른 반도체 소자에 의하면, 상기 제1 발광구조물과 상기 제2 발광구조물 아래에 배치된 기판을 더 포함하고, 상기 기판은 진성 반도체 기판일 수 있다.The semiconductor device according to the embodiment may further include a substrate disposed under the first light emitting structure and the second light emitting structure, and the substrate may be an intrinsic semiconductor substrate.

실시 예에 의하면, 상기 제1 DBR층의 반사율이 상기 제2 DBR층의 반사율에 비해 더 작고, 상기 제3 DBR층의 반사율이 상기 제4 DBR층의 반사율에 비해 더 작을 수 있다.According to an embodiment, the reflectance of the first DBR layer may be smaller than that of the second DBR layer, and the reflectivity of the third DBR layer may be smaller than that of the fourth DBR layer.

실시 예에 따른 반도체 소자 패키지는, 서브마운트: 상기 서브마운트 위에 배치된 반도체 소자: 를 포함하고, 상기 반도체 소자는, 제1 도전형의 제1 DBR층, 상기 제1 DBR층 위에 배치된 제1 활성층, 상기 제1 활성층 위에 배치된 제2 도전형의 제2 DBR층을 포함하는 제1 발광구조물; 상기 제1 발광구조물과 이격되어 배치되고, 제1 도전형의 제3 DBR층, 상기 제3 DBR층 위에 배치된 제2 활성층, 상기 제2 활성층 위에 배치된 제2 도전형의 제4 DBR층을 포함하는 제2 발광구조물; 상기 제1 DBR층 및 상기 제3 DBR층과 전기적으로 연결되고, 상기 제1 발광구조물과 상기 제2 발광구조물 사이에 배치된 제1 전극; 상기 제1 발광구조물 및 상기 제2 발광구조물과 이격되어 배치되고, 상기 제1 전극과 전기적으로 연결된 제1 본딩패드; 상기 제1 본딩패드와 이격되어 배치되고, 상기 제2 DBR층과 상기 제4 DBR층에 전기적으로 연결되며, 상기 제2 DBR층의 상부 면과 상기 제4 DBR층의 상부 면에 배치된 제2 본딩패드; 를 포함하고, 상기 반도체 소자는, 상기 제1 본딩패드와 상기 제2 본딩패드가 배치된 제1 면과, 상기 제1 면과 반대 방향에 배치된 제2 면을 포함하고, 상기 제1 본딩패드와 상기 제2 본딩패드는 상기 서브마운트에 전기적으로 연결되고, 상기 반도체 소자에서 생성된 빛은 상기 제2 면을 통해 외부로 방출될 수 있다.A semiconductor device package according to an embodiment includes a submount: a semiconductor device disposed on the submount, the semiconductor device including a first DBR layer of a first conductivity type, a first DBR layer of a first conductivity type, An active layer, and a second DBR layer of a second conductive type disposed on the first active layer; A third DBR layer of a first conductivity type, a second active layer disposed on the third DBR layer, and a fourth DBR layer of a second conductivity type disposed on the second active layer, the fourth DBR layer being spaced apart from the first light- A second light emitting structure comprising; A first electrode electrically connected to the first DBR layer and the third DBR layer and disposed between the first light emitting structure and the second light emitting structure; A first bonding pad disposed apart from the first light emitting structure and the second light emitting structure and electrically connected to the first electrode; A fourth DBR layer disposed on the second DBR layer and spaced apart from the first bonding pad and electrically connected to the second DBR layer and the fourth DBR layer, Bonding pads; Wherein the semiconductor element includes a first surface on which the first bonding pad and the second bonding pad are disposed and a second surface opposite to the first surface, And the second bonding pad are electrically connected to the submount, and light generated in the semiconductor device can be emitted to the outside through the second surface.

실시 예에 따른 객체 검출 장치는, 반도체 소자 패키지와 상기 반도체 소자 패키지에서 방출된 빛의 반사된 빛을 입사 받는 수광부를 포함하고, 상기 반도체 소자 패키지는, 서브마운트: 상기 서브마운트 위에 배치된 반도체 소자: 를 포함하고, 상기 반도체 소자는, 제1 도전형의 제1 DBR층, 상기 제1 DBR층 위에 배치된 제1 활성층, 상기 제1 활성층 위에 배치된 제2 도전형의 제2 DBR층을 포함하는 제1 발광구조물; 상기 제1 발광구조물과 이격되어 배치되고, 제1 도전형의 제3 DBR층, 상기 제3 DBR층 위에 배치된 제2 활성층, 상기 제2 활성층 위에 배치된 제2 도전형의 제4 DBR층을 포함하는 제2 발광구조물; 상기 제1 DBR층 및 상기 제3 DBR층과 전기적으로 연결되고, 상기 제1 발광구조물과 상기 제2 발광구조물 사이에 배치된 제1 전극; 상기 제1 발광구조물 및 상기 제2 발광구조물과 이격되어 배치되고, 상기 제1 전극과 전기적으로 연결된 제1 본딩패드; 상기 제1 본딩패드와 이격되어 배치되고, 상기 제2 DBR층과 상기 제4 DBR층에 전기적으로 연결되며, 상기 제2 DBR층의 상부 면과 상기 제4 DBR층의 상부 면에 배치된 제2 본딩패드; 를 포함할 수 있다.A semiconductor device package according to an embodiment of the present invention includes a semiconductor device package and a light receiving unit for receiving reflected light of light emitted from the semiconductor device package, the semiconductor device package including: a submount; : The semiconductor device includes a first DBR layer of a first conductivity type, a first active layer disposed over the first DBR layer, and a second DBR layer of a second conductivity type disposed over the first active layer A first light emitting structure; A third DBR layer of a first conductivity type, a second active layer disposed on the third DBR layer, and a fourth DBR layer of a second conductivity type disposed on the second active layer, the fourth DBR layer being spaced apart from the first light- A second light emitting structure comprising; A first electrode electrically connected to the first DBR layer and the third DBR layer and disposed between the first light emitting structure and the second light emitting structure; A first bonding pad disposed apart from the first light emitting structure and the second light emitting structure and electrically connected to the first electrode; A fourth DBR layer disposed on the second DBR layer and spaced apart from the first bonding pad and electrically connected to the second DBR layer and the fourth DBR layer, Bonding pads; . ≪ / RTI >

실시 예에 따른 반도체 소자 제조방법은, 기판 위에 제1 도전형 DBR층, 활성층, 제2 도전형 DBR층을 형성하는 단계; 상기 제2 도전형 DBR층, 상기 활성층에 대한 메사 식각을 수행하고 서로 이격되어 배치된 복수의 발광구조물을 형성하고, 상기 복수의 발광구조물이 형성된 영역 측면에 더미 발광구조물을 형성하는 단계; 상기 복수의 발광구조물 사이에 노출된 상기 제1 도전형 DBR층 위에 제1 전극을 형성하고, 상기 더미 발광구조물 위에 배치된 패드전극을 형성하는 단계; 상기 제1 전극 위에 배치되며, 상기 복수의 발광구조물의 상부 면을 노출시키는 절연층을 형성하는 단계; 상기 패드전극 위에 배치되어 상기 제1 전극과 전기적으로 연결되는 제1 본딩패드와, 상기 절연층 위에 배치되어 상기 복수 발광구조물의 상기 제2 도전형 DBR층과 전기적으로 연결되는 제2 본딩패드를 형성하는 단계; 를 포함할 수 있다.A method of fabricating a semiconductor device according to an embodiment includes forming a first conductive DBR layer, an active layer, and a second conductive DBR layer on a substrate; Performing a mesa etching process on the second conductive DBR layer and the active layer, forming a plurality of light emitting structures spaced apart from each other, and forming a dummy light emitting structure on a side surface of the region where the plurality of light emitting structures are formed; Forming a first electrode on the first conductive DBR layer exposed between the plurality of light emitting structures and forming a pad electrode disposed on the dummy light emitting structure; Forming an insulating layer on the first electrode, the insulating layer exposing an upper surface of the plurality of light emitting structures; A first bonding pad disposed on the pad electrode and electrically connected to the first electrode, and a second bonding pad disposed on the insulating layer and electrically connected to the second conductive DBR layer of the plurality of light emitting structures ; . ≪ / RTI >

실시 예에 따른 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치에 의하면, 우수한 방열 특성을 제공할 수 있는 장점이 있다.According to the semiconductor device, the manufacturing method thereof, the semiconductor device package, and the object detecting device according to the embodiments, it is possible to provide an excellent heat dissipation characteristic.

실시 예에 따른 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치에 의하면, 광 추출 효율을 높이고 고출력의 빛을 제공할 수 있는 장점이 있다.According to the semiconductor device, the manufacturing method thereof, the semiconductor device package, and the object detecting device according to the embodiments, there is an advantage that the light extraction efficiency can be enhanced and light of high output can be provided.

실시 예에 따른 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치에 의하면, 전력 변환 효율을 향상시킬 수 있는 장점이 있다According to the semiconductor device, the manufacturing method thereof, the semiconductor device package, and the object detecting device according to the embodiment, there is an advantage that the power conversion efficiency can be improved

실시 예에 따른 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치에 의하면, 제조 단가를 줄이고 신뢰성을 향상시킬 수 있는 장점이 있다.According to the semiconductor device, the manufacturing method thereof, the semiconductor device package, and the object detecting device according to the embodiments, it is possible to reduce the manufacturing cost and improve the reliability.

도 1은 본 발명의 실시 예에 따른 반도체 소자를 나타낸 도면이다.
도 2는 도 1에 도시된 실시 예에 따른 반도체 소자의 A-A 선에 따른 단면도이다.
도 3a 및 도 3b는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 있어 복수의 발광구조물과 더미 발광구조물이 형성된 예를 나타낸 도면이다.
도 4a 및 도 4b는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 있어 제1 전극이 형성된 예를 나타낸 도면이다.
도 5a 및 도 5b는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 있어 절연층이 형성된 예를 나타낸 도면이다.
도 6a 및 도 6b는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 있어 제1 본딩패드와 제2 본딩패드가 형성된 예를 나타낸 도면이다.
도 7은 본 발명의 실시 예에 따른 반도체 소자의 다른 예를 나타낸 도면이다.
도 8은 본 발명의 실시 예에 따른 반도체 소자의 또 다른 예를 나타낸 도면이다.
도 9는 본 발명의 실시 예에 따른 반도체 소자의 또 다른 예를 나타낸 도면이다.
도 10은 본 발명의 실시 예에 따른 반도체 소자 패키지를 나타낸 도면이다.
도 11은 본 발명의 실시 예에 따른 반도체 소자 패키지를 포함하는 자동 초점 장치가 적용된 이동 단말기의 사시도이다.1 is a view showing a semiconductor device according to an embodiment of the present invention.
2 is a cross-sectional view taken along the line AA of the semiconductor device according to the embodiment shown in FIG.
3A and 3B are views illustrating an example in which a plurality of light emitting structures and a dummy light emitting structure are formed in the method of manufacturing a semiconductor device according to the embodiment of the present invention.
4A and 4B are views showing an example in which a first electrode is formed in a method of manufacturing a semiconductor device according to an embodiment of the present invention.
5A and 5B are views showing an example in which an insulating layer is formed in a method of manufacturing a semiconductor device according to an embodiment of the present invention.
FIGS. 6A and 6B are views illustrating an example in which a first bonding pad and a second bonding pad are formed in a method of manufacturing a semiconductor device according to an embodiment of the present invention.
7 is a view showing another example of the semiconductor device according to the embodiment of the present invention.
8 is a view showing another example of the semiconductor device according to the embodiment of the present invention.
9 is a view showing another example of the semiconductor device according to the embodiment of the present invention.
10 is a view showing a semiconductor device package according to an embodiment of the present invention.
11 is a perspective view of a mobile terminal to which an autofocus device including a semiconductor device package according to an embodiment of the present invention is applied.

이하 실시 예를 첨부된 도면을 참조하여 설명한다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명하나 실시 예가 이에 한정되는 것은 아니다.Hereinafter, embodiments will be described with reference to the accompanying drawings. In the description of the embodiments, it is to be understood that each layer (film), area, pattern or structure may be referred to as being "on" or "under" the substrate, each layer Quot; on " and " under " are intended to include both "directly" or "indirectly" do. In addition, the criteria for the top, bottom, or bottom of each layer will be described with reference to drawings, but the embodiment is not limited thereto.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 반도체 소자, 반도체 소자 제조방법, 반도체 소자 패키지, 반도체 소자 패키지를 포함하는 객체 검출 장치에 대해 상세히 설명하도록 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an object detecting apparatus including a semiconductor device, a semiconductor device manufacturing method, a semiconductor device package, and a semiconductor device package according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 실시 예에 따른 반도체 소자는 발광 다이오드 소자, 레이저 다이오드 소자를 포함하는 발광소자 중의 어느 하나일 수 있다. 예로서, 실시 예에 따른 반도체 소자는 수직 캐비티 표면 방출 레이저(VCSEL; Vertical Cavity Surface Emitting Laser) 반도체 소자일 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 상부 면에 수직한 방향으로 빔을 방출할 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 예를 들어 5도 내지 30도의 빔 화각으로 상부 면에 수직한 방향으로 빔을 방출할 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 좀 더 구체적으로 15도 내지 25도의 빔 화각으로 상부 면에 수직한 방향으로 빔을 방출할 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 원형의 빔을 방출하는 단일 발광 애퍼쳐(aperture) 또는 복수의 발광 애퍼쳐를 포함할 수 있다. 상기 발광 애퍼쳐는 예로서 수 마이크로 미터 내지 수십 마이크로 미터의 직경으로 제공될 수 있다.The semiconductor device according to an embodiment of the present invention may be any one of a light emitting diode device and a light emitting device including a laser diode device. By way of example, a semiconductor device according to an embodiment may be a Vertical Cavity Surface Emitting Laser (VCSEL) semiconductor device. Vertical cavity surface emitting laser (VCSEL) semiconductor devices can emit beams in a direction perpendicular to the top surface. Vertical cavity surface emitting laser (VCSEL) semiconductor devices can emit beams in a direction perpendicular to the top surface, for example, at a beam angle of 5 to 30 degrees. Vertical Cavity Surface Emitting Laser (VCSEL) semiconductor devices can more particularly emit beams in a direction perpendicular to the top surface at a beam angle of 15 to 25 degrees. Vertical Cavity Surface Emitting Laser (VCSEL) semiconductor devices may include a single light emitting aperture or multiple light emitting apertures that emit a circular beam. The luminescent aperture may be provided as a diameter of several micrometers to several tens of micrometers, for example.

그러면, 도 1 및 도 2를 참조하여 본 발명의 실시 예에 따른 반도체 소자를 설명하기로 한다. 도 1은 본 발명의 실시 예에 따른 반도체 소자를 나타낸 도면이고, 도 2는 도 1에 도시된 실시 예에 따른 반도체 소자의 A-A 선에 따른 단면도이다.Hereinafter, a semiconductor device according to an embodiment of the present invention will be described with reference to FIGS. 1 and 2. FIG. FIG. 1 is a view showing a semiconductor device according to an embodiment of the present invention, and FIG. 2 is a sectional view taken along line A-A of a semiconductor device according to the embodiment shown in FIG.

한편, 이해를 돕기 위해, 도 1을 도시함에 있어, 하부에 위치된 구성요소들의 배치관계가 쉽게 파악될 수 있도록 상부에 배치된 제1 본딩패드(155)와 제2 본딩패드(165)는 투명으로 처리되었다.1, the first bonding pad 155 and the second bonding pad 165 disposed on the upper portion are arranged in a transparent (transparent) state so that the arrangement relationship of the components located below can be easily grasped, Lt; / RTI >

본 발명의 실시 예에 따른 반도체 소자(200)는, 도 1 및 도 2에 도시된 바와 같이, 복수의 발광구조물(P1, P2, P3, P4, …), 제1 전극(150), 제1 본딩패드(155), 제2 본딩패드(165)를 포함할 수 있다.1 and 2, a semiconductor device 200 according to an embodiment of the present invention includes a plurality of light emitting structures P1, P2, P3, P4, ..., a first electrode 150, A bonding pad 155, and a second bonding pad 165.

실시 예에 따른 반도체 소자(200)는 수직 캐비티 표면 방출 레이저(VCSEL)일 수 있으며, 복수의 발광구조물(P1, P2, P3, P4, …)에서 생성된 빛을 예를 들어 5도 내지 30도의 빔 화각으로 방출할 수 있다. 상기 복수의 발광구조물(P1, P2, P3, P4, …) 각각은 제1 도전형 DBR(Distributed Bragg Reflector)층, 활성층, 제2 도전형 DBR층을 포함할 수 있다. 상기 복수의 발광구조물(P1, P2, P3, P4, …) 각각은 유사한 구조로 형성될 수 있으며, 도 1에 표시된 A-A 선에 따른 단면을 이용하여 실시 예에 따른 반도체 소자(200)를 설명한다.The semiconductor device 200 according to the embodiment may be a vertical cavity surface emitting laser (VCSEL), and the light generated in the plurality of light emitting structures P1, P2, P3, P4, It can be emitted at a beam angle of view. Each of the plurality of light emitting structures P1, P2, P3, P4, ... may include a first conductive DBR (Distributed Bragg Reflector) layer, an active layer, and a second conductive DBR layer. Each of the plurality of light emitting structures P1, P2, P3, P4, ... may be formed in a similar structure, and the semiconductor device 200 according to the embodiment will be described using a cross section along the line AA shown in FIG. 1 .

실시 예에 따른 반도체 소자(200)는, 도 1 및 도 2에 도시된 바와 같이, 복수의 발광구조물(P1, P2, P3, P4, …)을 포함할 수 있다. 상기 복수의 발광구조물(P1, P2, P3, P4, …)이 배치된 영역 상부에는 상기 제2 본딩패드(165)가 배치될 수 있다. The semiconductor device 200 according to the embodiment may include a plurality of light emitting structures P1, P2, P3, P4, ..., as shown in FIGS. The second bonding pad 165 may be disposed above the region where the plurality of light emitting structures P1, P2, P3, P4, ... are disposed.

상기 제1 전극(150)은 상기 복수의 발광구조물(P1, P2, P3, P4, …) 사이에 배치될 수 있다. 상기 제1 전극(150)은 상기 복수의 발광구조물(P1, P2, P3, P4, …)을 노출시키는 복수의 제1 개구부를 포함할 수 있다. The first electrode 150 may be disposed between the plurality of light emitting structures P1, P2, P3, P4,. The first electrode 150 may include a plurality of first openings exposing the plurality of light emitting structures P1, P2, P3, P4, ....

상기 제1 전극(150)에 제공된 상기 복수의 제1 개구부는 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 상부 면을 노출시킬 수 있다. 상기 제1 전극(150)에 제공된 상기 복수의 제1 개구부는 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 제2 도전형 DBR층의 상부 면을 노출시킬 수 있다. 상기 제1 전극(150)은 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 제1 도전형 DBR층과 전기적으로 연결될 수 있다. 상기 복수의 발광구조물(P1, P2, P3, P4, …)을 노출시키는 복수의 제1 개구부는 실시 예에 따른 반도체 소자 제조방법을 설명하면서 뒤에서 더 살펴 보기로 한다.The plurality of first openings provided in the first electrode 150 may expose the upper surfaces of the plurality of light emitting structures P1, P2, P3, P4, .... The plurality of first openings provided in the first electrode 150 may expose the upper surface of the second conductive DBR layer of the plurality of light emitting structures P1, P2, P3, P4,. The first electrode 150 may be electrically connected to the first conductive DBR layer of the plurality of light emitting structures P1, P2, P3, P4,. A plurality of first openings for exposing the plurality of light emitting structures P1, P2, P3, P4, ... will be described later while explaining the semiconductor device manufacturing method according to the embodiment.

상기 제1 본딩패드(155)는 상기 복수의 발광구조물(P1, P2, P3, P4, …)과 이격되어 배치될 수 있다. 상기 제1 본딩패드(155)는 상기 제1 전극(150)과 전기적으로 연결될 수 있다. 상기 제1 본딩패드(155)는 상기 제2 본딩패드(165)의 측면을 따라 배치될 수 있다. 상기 제1 본딩패드(155)는 상기 복수의 발광구조물(P1, P2, P3, P4, …)이 제공된 영역의 외곽 측면을 따라 배치될 수 있다. 예로서, 상기 제1 본딩패드(155)는, 도 1에 도시된 바와 같이, 상기 제2 본딩패드(165)의 양 측면에 배치될 수 있다.The first bonding pad 155 may be spaced apart from the plurality of light emitting structures P1, P2, P3, P4, .... The first bonding pad 155 may be electrically connected to the first electrode 150. The first bonding pad 155 may be disposed along a side surface of the second bonding pad 165. The first bonding pad 155 may be disposed along the outer side of the region where the plurality of light emitting structures P1, P2, P3, P4, ... are provided. For example, the first bonding pad 155 may be disposed on both sides of the second bonding pad 165, as shown in FIG.

상기 제2 본딩패드(165)는 상기 제1 본딩패드(155)와 이격되어 배치될 수 있다. 상기 제2 본딩패드(165)는 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 제2 도전형 DBR층에 전기적으로 연결될 수 있다. 예로서, 상기 제2 본딩패드(165)는 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 제2 도전형 DBR층의 상부 면에 배치될 수 있다.The second bonding pad 165 may be spaced apart from the first bonding pad 155. The second bonding pad 165 may be electrically connected to the second conductive DBR layer of the plurality of light emitting structures P1, P2, P3, P4,. For example, the second bonding pad 165 may be disposed on the upper surface of the second conductive DBR layer of the plurality of light emitting structures P1, P2, P3, P4,.

또한, 실시 예에 따른 반도체 소자(200)는, 도 1에 도시된 바와 같이, 복수의 더미 발광구조물(D1, D2, D3, D4)을 포함할 수 있다. 상기 복수의 더미 발광구조물(D1, D2, D3, D4)은 제1 도전형 DBR층, 활성층, 제2 도전형 DBR층을 포함할 수 있다. 또한, 상기 복수의 더미 발광구조물(D1, D2, D3, D4) 중에서 상기 제1 더미 발광구조물(D1)의 상부와 상기 제2 더미 발광구조물(D2)의 상부에는 상기 제1 본딩패드(155)가 배치될 수 있다.Also, the semiconductor device 200 according to the embodiment may include a plurality of dummy light emitting structures D1, D2, D3, and D4, as shown in FIG. The plurality of dummy light emitting structures D1, D2, D3, and D4 may include a first conductive DBR layer, an active layer, and a second conductive DBR layer. The first bonding pad 155 is formed on the upper portion of the first dummy light emitting structure D1 and the second dummy light emitting structure D2 among the plurality of dummy light emitting structures D1, D2, D3, and D4. Can be disposed.

그러면, 도 1 및 도 2를 참조하여, 상기 제2 본딩패드(165) 아래에 배치된 P1 발광구조물과 P2 발광구조물을 중심으로 실시 예에 따른 반도체 소자(200)를 더 살펴 보기로 한다. 1 and 2, the semiconductor device 200 according to an embodiment will be further described with reference to a P1 light emitting structure and a P2 light emitting structure disposed under the second bonding pad 165. FIG.

실시 예에 따른 반도체 소자(200)는 상기 제2 본딩패드(165) 아래에 배치된 복수의 발광구조물(P1, P2, …)을 포함할 수 있다. 상기 복수의 발광구조물(P1, P2, …)은 빛을 방출하는 발광 애퍼쳐(130a, 130b, …)를 각각 포함할 수 있다. 상기 복수의 발광구조물(P1, P2, …)은 서로 이격되어 배치될 수 있다. 예로서, 상기 발광 애퍼쳐(130a, 130b, …)는 수 마이크로 미터 내지 수십 마이크로 미터의 직경으로 제공될 수 있다.The semiconductor device 200 according to the embodiment may include a plurality of light emitting structures P1, P2, ... disposed under the second bonding pad 165. [ The plurality of light emitting structures P1, P2, ... may include light emitting apertures 130a, 130b, ..., respectively, which emit light. The plurality of light emitting structures P1, P2, ... may be spaced apart from each other. By way of example, the luminescent apertures 130a, 130b, ... may be provided with a diameter of from a few micrometers to a few tens of micrometers.

상기 P1 발광구조물은 제1 도전형의 제1 DBR층(110a), 제2 도전형의 제2 DBR층(120a), 제1 활성층(115a)을 포함할 수 있다. 상기 제1 활성층(115a)은 상기 제1 DBR층(110a)과 상기 제2 DBR층(120a) 사이에 배치될 수 있다. 예로서, 상기 제1 활성층(115a)이 상기 제1 DBR층(110a) 위에 배치되고, 상기 제2 DBR층(120a)이 상기 제1 활성층(115a) 위에 배치될 수 있다. 상기 P1 발광구조물은 상기 제1 활성층(115a)과 상기 제2 DBR층(120a) 사이에 배치된 제1 애퍼쳐층(117a)을 더 포함할 수 있다.The P1 light emitting structure may include a first DBR layer 110a of a first conductivity type, a second DBR layer 120a of a second conductivity type, and a first active layer 115a. The first active layer 115a may be disposed between the first DBR layer 110a and the second DBR layer 120a. For example, the first active layer 115a may be disposed on the first DBR layer 110a, and the second DBR layer 120a may be disposed on the first active layer 115a. The P1 light emitting structure may further include a first aperture layer 117a disposed between the first active layer 115a and the second DBR layer 120a.

상기 P2 발광구조물은 제1 도전형의 제3 DBR층(110b), 제2 도전형의 제4 DBR층(120b), 제2 활성층(115b)을 포함할 수 있다. 상기 제2 활성층(115b)은 상기 제3 DBR층(110b)과 상기 제4 DBR층(120b) 사이에 배치될 수 있다. 예로서, 상기 제2 활성층(115b)이 상기 제3 DBR층(110b) 위에 배치되고, 상기 제4 DBR층(120b)이 상기 제2 활성층(115b) 위에 배치될 수 있다. 상기 P2 발광구조물은 상기 제2 활성층(115b)과 상기 제4 DBR층(120b) 사이에 배치된 제2 애퍼쳐층(117b)을 더 포함할 수 있다.The P2 emission structure may include a third DBR layer 110b of the first conductivity type, a fourth DBR layer 120b of the second conductivity type, and a second active layer 115b. The second active layer 115b may be disposed between the third DBR layer 110b and the fourth DBR layer 120b. For example, the second active layer 115b may be disposed on the third DBR layer 110b, and the fourth DBR layer 120b may be disposed on the second active layer 115b. The P2 emission structure may further include a second aperture layer 117b disposed between the second active layer 115b and the fourth DBR layer 120b.

또한, 상기 P1 발광구조물의 상기 제1 DBR층(110a)과 상기 P2 발광구조물의 상기 제3 DBR층(110b) 사이에 제1 도전형 DBR층(113)이 배치될 수 있다. 상기 제1 DBR층(110a)과 상기 제3 DBR층(110b)은 상기 제1 도전형 DBR층(113)에 의하여 물리적으로 연결될 수 있다. 예로서, 상기 제1 도전형 DBR층(113)의 상부 면과 상기 제1 DBR층(110a)의 상부 면이 동일 수평면에 배치될 수 있다. 상기 제1 도전형 DBR층(113)의 상부 면과 상기 제3 DBR층(110c)의 상부 면이 동일 수평면에 배치될 수 있다.The first conductive DBR layer 113 may be disposed between the first DBR layer 110a of the P1 light emitting structure and the third DBR layer 110b of the P2 light emitting structure. The first DBR layer 110a and the third DBR layer 110b may be physically connected by the first conductive DBR layer 113. [ For example, the upper surface of the first conductive DBR layer 113 and the upper surface of the first DBR layer 110a may be disposed on the same horizontal plane. The upper surface of the first conductive DBR layer 113 and the upper surface of the third DBR layer 110c may be disposed on the same horizontal plane.

또한, 상기 P1 발광구조물의 상기 제1 활성층(115a)과 상기 P2 발광구조물의 상기 제2 활성층(115b)은 서로 이격되어 배치될 수 있다. 또한, 상기 P1 발광구조물의 상기 제2 DBR층(120a)과 상기 P2 발광구조물의 상기 제4 DBR층(120b)은 서로 이격되어 배치될 수 있다.In addition, the first active layer 115a of the P1 light-emitting structure and the second active layer 115b of the P2 light-emitting structure may be spaced apart from each other. In addition, the second DBR layer 120a of the P1 light-emitting structure and the fourth DBR layer 120b of the P2 light-emitting structure may be spaced apart from each other.

실시 예에 따른 반도체 소자(200)는, 도 1 및 도 2에 도시된 바와 같이, 절연층(140)을 포함할 수 있다. 상기 절연층(140)은 상기 P1 발광구조물의 측면에 배치될 수 있다. 상기 절연층(140)은 상기 P1 발광구조물의 측면 둘레를 감싸도록 배치될 수 있다. 상기 절연층(140)은 상기 P2 발광구조물의 측면에 배치될 수 있다. 상기 절연층(140)은 상기 P2 발광구조물의 측면 둘레를 감싸도록 배치될 수 있다. The semiconductor device 200 according to an embodiment may include an insulating layer 140, as shown in FIGS. 1 and 2. The insulating layer 140 may be disposed on a side surface of the P1 light emitting structure. The insulating layer 140 may be disposed to surround the side surface of the P1 light emitting structure. The insulating layer 140 may be disposed on a side surface of the P2 light emitting structure. The insulating layer 140 may be disposed to surround the side surface of the P2 light emitting structure.

또한, 상기 절연층(140)은 상기 P1 발광구조물과 상기 P2 발광구조물 사이에 배치될 수 있다. 상기 절연층(140)은 상기 제1 도전형 DBR층(113) 위에 배치될 수 있다.In addition, the insulating layer 140 may be disposed between the P1 light emitting structure and the P2 light emitting structure. The insulating layer 140 may be disposed on the first conductive DBR layer 113.

상기 절연층(140)은 상기 P1 발광구조물의 상부 면을 노출시킬 수 있다. 상기 절연층(140)은 상기 P1 발광구조물의 상기 제2 DBR층(120a)의 상부 면을 노출시킬 수 있다. 상기 절연층(140)은 상기 P2 발광구조물의 상부 면을 노출시킬 수 있다. 상기 절연층(140)은 상기 P2 발광구조물의 상기 제4 DBR층(120b)의 상부 면을 노출시킬 수 있다. 상기 절연층(140)은 상기 P1 발광구조물의 상부 면과 상기 P2 발광구조물의 상부 면을 노출시키는 제2 개구부를 포함할 수 있다. 상기 P1 발광구조물의 상부 면과 상기 P2 발광구조물의 상부 면을 노출시키는 제2 개구부에 대해서는 실시 예에 따른 반도체 소자 제조방법을 설명하면서 뒤에서 더 살펴 보기로 한다.The insulating layer 140 may expose the upper surface of the P1 light emitting structure. The insulating layer 140 may expose the upper surface of the second DBR layer 120a of the P1 light emitting structure. The insulating layer 140 may expose the upper surface of the P2 light emitting structure. The insulating layer 140 may expose the upper surface of the fourth DBR layer 120b of the P2 light emitting structure. The insulating layer 140 may include a second opening exposing an upper surface of the P1 light emitting structure and an upper surface of the P2 light emitting structure. The second opening for exposing the upper surface of the P1 light-emitting structure and the upper surface of the P2 light-emitting structure will be described in further detail below with reference to a method of manufacturing a semiconductor device according to an embodiment.

실시 예에 따른 반도체 소자(200)는, 도 1 및 도 2에 도시된 바와 같이, 제1 전극(150)을 포함할 수 있다. 상기 제1 전극(150)은 상기 복수의 발광구조물(P1, P2, P3, P4, …) 사이에 배치될 수 있다. 상기 제1 전극(150)은 상기 복수의 발광구조물(P1, P2, P3, P4, …)을 노출시키는 복수의 제1 개구부를 포함할 수 있다.The semiconductor device 200 according to the embodiment may include the first electrode 150, as shown in FIGS. 1 and 2. The first electrode 150 may be disposed between the plurality of light emitting structures P1, P2, P3, P4,. The first electrode 150 may include a plurality of first openings exposing the plurality of light emitting structures P1, P2, P3, P4, ....

상기 제1 전극(150)은 상기 제1 도전형 DBR층(113) 위에 배치될 수 있다. 상기 제1 전극(150)은 상기 제1 DBR층(110a)과 전기적으로 연결될 수 있다. 상기 제1 전극(150)은 상기 제3 DBR층(110b)과 전기적으로 연결될 수 있다. 상기 제1 전극(150)은 상기 절연층(140) 아래에 배치될 수 있다. 상기 제1 전극(150)은 상기 P1 발광구조물과 상기 P2 발광구조물 사이 영역에서 상기 절연층(140) 아래에 배치될 수 있다. 상기 제1 전극(150)은 상기 P1 발광구조물과 상기 P2 발광구조물 사이 영역에서 상기 절연층(140)과 상기 제1 도전형 DBR층(113) 사이에 배치될 수 있다.The first electrode 150 may be disposed on the first conductive DBR layer 113. The first electrode 150 may be electrically connected to the first DBR layer 110a. The first electrode 150 may be electrically connected to the third DBR layer 110b. The first electrode 150 may be disposed under the insulating layer 140. The first electrode 150 may be disposed under the insulating layer 140 in a region between the P1 light emitting structure and the P2 light emitting structure. The first electrode 150 may be disposed between the insulating layer 140 and the first conductive DBR layer 113 in a region between the P1 light emitting structure and the P2 light emitting structure.

예로서, 상기 제1 전극(150)의 하부 면이 상기 제1 도전형 DBR층(113)의 상부 면에 직접 접촉되어 배치될 수 있다. 상기 제1 전극(150)의 상부 면이 상기 절연층(140)의 하부 면에 직접 접촉되어 배치될 수 있다. 상기 제1 전극(150)은 상기 제1 DBR층(110a)과 상기 제3 DBR층(110b)과 전기적으로 공통 연결될 수 있다.For example, the lower surface of the first electrode 150 may be disposed in direct contact with the upper surface of the first conductive DBR layer 113. The upper surface of the first electrode 150 may be disposed in direct contact with the lower surface of the insulating layer 140. The first electrode 150 may be electrically connected in common to the first DBR layer 110a and the third DBR layer 110b.

실시 예에 따른 반도체 소자(200)는, 도 1 및 도 2에 도시된 바와 같이, 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)를 포함할 수 있다. The semiconductor device 200 according to the embodiment may include the first bonding pad 155 and the second bonding pad 165, as shown in FIGS. 1 and 2.

실시 예에 의하면, 상기 제1 본딩패드(155)는 복수의 발광구조물(P1, P2, P3, P4, …)의 제1 도전형 DBR층에 전기적으로 연결될 수 있다. 실시 예에 의하면, 상기 제1 본딩패드(155)는 복수의 발광구조물(P1, P2, P3, P4, …)의 제1 도전형 DBR층에 전기적으로 공통 연결될 수 있다. The first bonding pad 155 may be electrically connected to the first conductivity type DBR layer of the plurality of light emitting structures P1, P2, P3, P4,. The first bonding pad 155 may be electrically connected in common to the first conductive DBR layers of the plurality of light emitting structures P1, P2, P3, P4,.

상기 제2 본딩패드(165)는 복수의 발광구조물(P1, P2, P3, P4, …)의 제2 도전형 DBR층에 전기적으로 연결될 수 있다. 실시 예에 의하면, 상기 제2 본딩패드(165)는 복수의 발광구조물(P1, P2, P3, P4, …)의 제2 도전형 DBR층에 전기적으로 공통 연결될 수 있다.The second bonding pad 165 may be electrically connected to the second conductive DBR layer of the plurality of light emitting structures P1, P2, P3, P4,. The second bonding pad 165 may be electrically connected in common to the second conductive DBR layers of the plurality of light emitting structures P1, P2, P3, P4,.

실시 예에 따른 반도체 소자(200)는, 도 1 및 도 2에 도시된 바와 같이, 복수의 더미 발광구조물(D1, D2, D3, D4)을 포함할 수 있다. 상기 복수의 더미 발광구조물(D1, D2, D3, D4)은 상기 복수의 발광구조물(P1, P2, P3, P4, …)과 이격되어 배치될 수 있다.The semiconductor device 200 according to the embodiment may include a plurality of dummy light emitting structures D1, D2, D3, and D4, as shown in FIGS. 1 and 2. The plurality of dummy light emitting structures D1, D2, D3 and D4 may be spaced apart from the plurality of light emitting structures P1, P2, P3, P4, ....

상기 복수의 더미 발광구조물(D1, D2, D3, D4)은 상기 제2 본딩패드(165)로부터 이격되어 배치될 수 있다. 예로서, 제1 더미 발광구조물(D1)의 상부 영역에 상기 제1 본딩패드(155)가 배치될 수 있다. 또한, 상기 제2 더미 발광구조물(D2)의 상부 영역에 상기 제1 본딩패드(155)가 배치될 수 있다. 상기 복수의 더미 발광구조물(D1, D2, D3, D4)은 유사한 구조로 제공될 수 있다.The plurality of dummy light emitting structures D1, D2, D3, and D4 may be spaced apart from the second bonding pad 165. For example, the first bonding pad 155 may be disposed in an upper region of the first dummy light emitting structure D1. In addition, the first bonding pad 155 may be disposed in an upper region of the second dummy light emitting structure D2. The plurality of dummy light emitting structures D1, D2, D3, and D4 may be provided in a similar structure.

상기 제1 더미 발광구조물(D1)은 제1 도전형 DBR층(113), 제2 도전형 DBR층(119)을 포함할 수 있다. 또한, 상기 제1 더미 발광구조물(D1)은 활성층(116)과 애퍼쳐층(118)을 포함할 수 있다. The first dummy light emitting structure D1 may include a first conductive DBR layer 113 and a second conductive DBR layer 119. In addition, the first dummy light emitting structure D1 may include an active layer 116 and an aperture layer 118.

실시 예에 따른 반도체 소자(200)는, 도 1 및 도 2에 도시된 바와 같이, 패드전극(153)을 포함할 수 있다. 상기 패드전극(153)은 상기 제1 전극(150)과 전기적으로 연결될 수 있다. 상기 패드전극(153)은 상기 제1 발광구조물(P1)과 상기 제2 발광구조물(P2) 사이에 배치된 상기 제1 전극(150)으로부터 연장되어 배치될 수 있다. 상기 패드전극(153)과 상기 제1 전극(150)의 연결 관계에 대해서는 실시 예에 따른 반도체 소자 제조방법을 설명하면서 뒤에서 더 살펴 보기로 한다.The semiconductor device 200 according to the embodiment may include a pad electrode 153, as shown in FIGS. 1 and 2. The pad electrode 153 may be electrically connected to the first electrode 150. The pad electrode 153 may extend from the first electrode 150 disposed between the first light emitting structure P1 and the second light emitting structure P2. The connection relationship between the pad electrode 153 and the first electrode 150 will be further described below while explaining the semiconductor device manufacturing method according to the embodiment.

상기 패드전극(153)은 상기 제1 도전형 DBR층(113)에 전기적으로 연결될 수 있다. 상기 패드전극(153)은 상기 활성층(116)에 전기적으로 연결될 수 있다. 상기 패드전극(153)은 상기 제2 도전형 DBR층(119)에 전기적으로 연결될 수 있다. 상기 패드전극(153)은 상기 제1 도전형 DBR층(113)과 상기 제2 도전형 DBR층(119)에 전기적으로 공통 연결될 수 있다. 이에 따라, 상기 제1 더미 발광구조물(D1)은 빛을 생성하지 않을 수 있다. The pad electrode 153 may be electrically connected to the first conductive DBR layer 113. The pad electrode 153 may be electrically connected to the active layer 116. The pad electrode 153 may be electrically connected to the second conductive DBR layer 119. The pad electrode 153 may be electrically connected in common to the first conductive DBR layer 113 and the second conductive DBR layer 119. Accordingly, the first dummy light emitting structure D1 may not generate light.

상기 패드전극(153)은 상기 제1 더미 발광구조물(D1)과 상기 제2 더미 발광구조물(D2) 위에 배치될 수 있다. 상기 패드전극(153)은 상기 제1 더미 발광구조물(D1)의 상부 면 위에 배치될 수 있다. 상기 패드전극(153)은 상기 제2 더미 발광구조물(D2)의 상부 면 위에 배치될 수 있다. 상기 패드전극(153)은 상기 제1 더미 발광구조물(D1)과 상기 제2 더미 발광구조물(D2)에 제공된 상기 제2 도전형 DBR층(119) 위에 배치될 수 있다.The pad electrode 153 may be disposed on the first dummy light emitting structure D1 and the second dummy light emitting structure D2. The pad electrode 153 may be disposed on the upper surface of the first dummy light emitting structure D1. The pad electrode 153 may be disposed on the upper surface of the second dummy light emitting structure D2. The pad electrode 153 may be disposed on the first dummy light emitting structure D1 and the second conductive DBR layer 119 provided on the second dummy light emitting structure D2.

실시 예에 의하면, 상기 패드전극(153) 위에 상기 제1 본딩패드(155)가 배치될 수 있다. 상기 패드전극(153)의 측면에 상기 절연층(140)이 배치될 수 있다. 상기 절연층(140)에 의하여 노출된 상기 패드전극(153)의 상부 면에 상기 제1 본딩패드(155)가 배치될 수 있다.According to the embodiment, the first bonding pad 155 may be disposed on the pad electrode 153. The insulating layer 140 may be disposed on a side surface of the pad electrode 153. The first bonding pad 155 may be disposed on the upper surface of the pad electrode 153 exposed by the insulating layer 140.

한편, 실시 예에 따른 반도체 소자(200)는, 도 1 및 도 2에 도시된 바와 같이, 기판(105)을 더 포함할 수 있다. 상기 기판(105) 위에 복수의 발광구조물(P1, P2, P3, P4, …)과 복수의 더미 발광구조물(D1, D2, D3, D4)이 배치될 수 있다. 예로서, 상기 기판(105)은 상기 복수의 발광구조물(P1, P2, P3, P4, …)과 상기 복수의 더미 발광구조물(D1, D2, D3, D4)이 성장될 수 있는 성장기판일 수 있다. 예로서, 상기 기판(105)은 진성 반도체 기판일 수 있다. Meanwhile, the semiconductor device 200 according to the embodiment may further include a substrate 105, as shown in FIGS. 1 and 2. A plurality of light emitting structures P1, P2, P3, P4, ... and a plurality of dummy light emitting structures D1, D2, D3, D4 may be disposed on the substrate 105. For example, the substrate 105 may be a growth substrate on which the plurality of light emitting structures P1, P2, P3, P4, ... and the plurality of dummy light emitting structures D1, D2, D3, have. For example, the substrate 105 may be an intrinsic semiconductor substrate.

실시 예에 따른 반도체 소자(200)에 의하면, 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)를 통하여 상기 복수의 발광구조물(P1, P2, P3, P4, …)에 전원이 제공될 수 있다. 상기 제1 본딩패드(155)가 상기 패드전극(153)을 통하여 상기 제1 전극(150)에 전기적으로 연결될 수 있다. 그리고, 상기 제1 전극(150)이 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 제1 도전형 DBR층에 전기적으로 연결될 수 있다. 또한, 상기 제2 본딩패드(165)가 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 제2 도전형 DBR층의 상부 면 위에 배치될 수 있다. 예로서, 상기 제2 본딩패드(165)의 하부 면이 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 제2 도전형 DBR층의 상부 면에 직접 접촉되어 배치될 수 있다.According to the semiconductor device 200 according to the embodiment, power is supplied to the plurality of light emitting structures P1, P2, P3, P4, ... through the first bonding pad 155 and the second bonding pad 165 Can be provided. The first bonding pad 155 may be electrically connected to the first electrode 150 through the pad electrode 153. The first electrode 150 may be electrically connected to the first conductivity type DBR layer of the plurality of light emitting structures P1, P2, P3, P4,. The second bonding pad 165 may be disposed on the upper surface of the second conductive DBR layer of the plurality of light emitting structures P1, P2, P3, P4,. For example, the lower surface of the second bonding pad 165 may be disposed in direct contact with the upper surface of the second conductive DBR layer of the plurality of light emitting structures P1, P2, P3, P4,.

따라서, 실시 예에 의하면, 상기 복수의 발광구조물(P1, P2, P3, P4, …)에 전원이 제공됨에 있어, 상기 기판(105)의 하부 면을 통해 전원이 인가될 필요가 없다. 종래 반도체 소자에서, 상기 기판의 하부 면을 통해 전원이 인가되어야 하는 경우, 상기 기판(105)이 반드시 도전성 기판으로 제공되어야 한다. 하지만, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 기판(105)은 도전성 기판일 수도 있으며 절연성 기판일 수도 있다. 예로서, 실시 예에 따른 상기 기판(105)은 진성 반도체 기판으로 제공될 수도 있다.Accordingly, when power is supplied to the plurality of light emitting structures P1, P2, P3, P4,..., Power is not applied through the lower surface of the substrate 105. [ In a conventional semiconductor device, when power is to be applied through the lower surface of the substrate, the substrate 105 must be provided as a conductive substrate. However, according to the semiconductor device 200 according to the embodiment, the substrate 105 may be a conductive substrate or an insulating substrate. By way of example, the substrate 105 according to an embodiment may be provided as an intrinsic semiconductor substrate.

또한, 상기 기판(105)은 상기 복수의 발광구조물(P1, P2, P3, P4, …)이 성장기판에서 성장된 후, 성장기판이 제거되고 상기 복수의 발광구조물(P1, P2, P3, P4, …)에 부착된 지지기판일 수 있다. 예로서, 상기 지지기판은 상기 복수의 발광구조물(P1, P2, P3, P4, …)에서 생성된 빛이 투과될 수 있는 투명기판일 수 있다.The substrate 105 is formed such that the plurality of light emitting structures P1, P2, P3, P4, ... are grown on the growth substrate, , ...). For example, the support substrate may be a transparent substrate through which light generated from the plurality of light emitting structures P1, P2, P3, P4, ... can be transmitted.

한편, 실시 예에 따른 반도체 소자(200)는, 도 1 및 도 2에 도시된 바와 같이, 상기 반도체 소자(200)의 하부 방향으로 빛이 방출되도록 구현될 수 있다. 즉, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 복수의 발광구조물(P1, P2, P3, P4, …)을 이루는 활성층으로부터 제1 도전형 DBR층이 배치된 방향으로 빛이 방출될 수 있다. 상기 복수의 발광구조물(P1, P2, P3, P4, …)을 이루는 활성층으로부터 상기 기판(105)이 배치된 방향으로 빛이 방출될 수 있다.Meanwhile, the semiconductor device 200 according to the embodiment may be implemented such that light is emitted in the lower direction of the semiconductor device 200, as shown in FIGS. 1 and 2. That is, according to the semiconductor device 200 according to the embodiment, light can be emitted in a direction in which the first conductivity type DBR layer is disposed from the active layer constituting the plurality of light emitting structures P1, P2, P3, P4, have. Light may be emitted from the active layer constituting the plurality of light emitting structures P1, P2, P3, P4, ... in the direction in which the substrate 105 is disposed.

실시 예에 의하면, 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 제2 도전형 DBR층의 상부 면에 상기 제2 본딩패드(165)가 접촉되어 배치된다. 또한, 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 제1 도전형 DBR층에 상기 제1 전극(150)이 연결되어 배치되고, 상기 제1 전극(150)으로부터 연장된 상기 패드전극(153) 위에 상기 제1 본딩패드(155)가 접촉되어 배치된다. 이에 따라, 상기 제1 본딩패드(155) 및 상기 제2 본딩패드(165)를 통하여 상기 복수의 발광구조물(P1, P2, P3, P4, …)에서 발생된 열이 외부로 효과적으로 방출될 수 있다. According to the embodiment, the second bonding pad 165 is disposed in contact with the upper surface of the second conductivity type DBR layer of the plurality of light emitting structures P1, P2, P3, P4,. The first electrode 150 is connected to the first conductivity type DBR layer of the plurality of light emitting structures P1, P2, P3, P4, The first bonding pad 155 is disposed in contact with the pad electrode 153. Accordingly, the heat generated from the plurality of light emitting structures P1, P2, P3, P4, ... can be effectively discharged to the outside through the first bonding pad 155 and the second bonding pad 165 .

한편, 일반적인 반도체 소자의 경우, 발광구조물에서 발생된 열에 의하여 전력 변환 효율(PCE: Power Conversion Efficiency)이 많이 저하되는 것으로 알려져 있다. 그리고, 하부에 배치된 기판을 통해 발광구조물에 전원이 제공되는 경우, 일반적으로 기판을 통해 열 방출이 수행된다. 그런데, 기판의 열 전도율이 낮은 편이므로 발광구조물에서 발생된 열을 외부로 방출하는데 어려움이 있다. 예로서, GaAs 기판의 경우 열전도율이 52W/(m*K)로서 낮은 것으로 알려져 있다. On the other hand, in the case of a general semiconductor device, it is known that the power conversion efficiency (PCE) is significantly lowered due to the heat generated in the light emitting structure. When power is supplied to the light emitting structure through the substrate disposed at the lower portion, heat emission is generally performed through the substrate. However, since the thermal conductivity of the substrate is low, it is difficult to release the heat generated in the light emitting structure to the outside. For example, it is known that the thermal conductivity of a GaAs substrate is as low as 52 W / (m * K).

그러나, 실시 예에 의하면, 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)를 통하여 외부 방열 기판 등에 연결될 수 있으므로, 상기 복수의 발광구조물(P1, P2, P3, P4, …)에서 발생된 열을 외부로 효과적으로 방출할 수 있게 된다. 따라서, 실시 예에 의하면, 반도체 소자(200)에서 발생된 열을 외부로 효과적으로 배출할 수 있으므로 전력 변화 효율(PCE)이 향상될 수 있게 된다.However, according to the embodiment, since the first bonding pad 155 and the second bonding pad 165 can be connected to the external heat dissipating substrate or the like, the plurality of light emitting structures P1, P2, P3, P4, So that the heat generated in the heat exchanger can be effectively discharged to the outside. Therefore, according to the embodiment, since the heat generated in the semiconductor device 200 can be effectively discharged to the outside, the power conversion efficiency (PCE) can be improved.

한편, 실시 예에 따른 반도체 소자(200)에 의하면, 이상에서 설명된 바와 같이, 상기 반도체 소자(200)의 하부 방향으로 빛이 방출되도록 구현될 수 있다. 실시 예에 따른 반도체 소자(200)에 의하면, 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 하부 영역에 제공된 제1 도전형 DBR층의 반사율이 상부 영역에 제공된 제2 도전형 DBR층의 반사율에 비해 더 작게 선택될 수 있다. 이에 따라, 상기 복수의 발광구조물(P1, P2, P3, P4, …)에서 생성된 빛이 상기 반도체 소자(200)의 기판(105) 방향으로 방출될 수 있게 된다.Meanwhile, according to the semiconductor device 200 according to the embodiment, as described above, light can be emitted in a downward direction of the semiconductor device 200. The reflectance of the first conductivity type DBR layer provided in a lower region of the plurality of light emitting structures P1, P2, P3, P4, Can be selected to be smaller than the reflectance of the DBR layer. Accordingly, light generated in the plurality of light emitting structures P1, P2, P3, P4, ... can be emitted toward the substrate 105 of the semiconductor device 200. [

또한, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 절연층(140)이 DBR층으로 제공될 수 있다. 이에 따라, 상기 복수의 발광구조물(P1, P2, P3, P4, …)에서 생성된 빛이 상부에 배치된 상기 절연층(140)에서 반사되어 하부 방향으로 효과적으로 추출될 수 있게 된다.In addition, according to the semiconductor device 200 according to the embodiment, the insulating layer 140 may be provided as a DBR layer. Accordingly, the light generated from the plurality of light emitting structures P1, P2, P3, P4,... Can be reflected by the insulating layer 140 disposed at the upper portion and be effectively extracted downward.

예로서, 상기 절연층(140)은 SiO2와 TiO2가 복수의 층으로 적층되어 형성된 DBR층으로 제공될 수 있다. 또한, 상기 절연층(140)은 Ta2O3와 SiO2가 복수의 층으로 적층되어 형성된 DBR층으로 제공될 수 있다. 또한, 상기 절연층(140)은 SiO2와 Si3N4가 복수의 층으로 적층되어 형성된 DBR층으로 제공될 수 있다.For example, the insulating layer 140 may be provided as a DBR layer formed by stacking SiO 2 and TiO 2 as a plurality of layers. In addition, the insulating layer 140 may be provided as a DBR layer formed by stacking Ta 2 O 3 and SiO 2 in a plurality of layers. In addition, the insulating layer 140 may be provided as a DBR layer formed by stacking SiO 2 and Si 3 N 4 into a plurality of layers.

한편, 종래 반도체 소자에서 기판을 통해 발광구조물에 전원을 제공하는 경우, 기판이 전도성이 있어야 한다. 이에 따라, 전도성 반도체 기판이 적용되는 경우, 전도성을 향상시키기 위하여 기판에 도펀트가 첨가된다. 그런데, 기판에 첨가된 도펀트는 방출되는 빛에 대한 흡수 및 산란(Absorption and Scattering) 현상을 발생시키므로 전력 변환 효율(PCE)을 떨어뜨리는 원인이 될 수 있다.On the other hand, in the conventional semiconductor device, when the power is supplied to the light emitting structure through the substrate, the substrate must be conductive. Accordingly, when a conductive semiconductor substrate is applied, a dopant is added to the substrate to improve the conductivity. However, the dopant added to the substrate causes absorption and scattering of the emitted light, which may cause a decrease in power conversion efficiency (PCE).

하지만, 실시 예에 따른 반도체 소자(200)에 의하면, 이상에서 설명된 바와 같이, 상기 기판(105)이 전도성 기판이 아니어도 되므로, 상기 기판(105)에 별도의 도펀트가 첨가되지 않아도 된다. 이에 따라, 실시 예에 따른 상기 기판(105)에 도펀트가 첨가되지 않아도 되므로, 상기 기판(105)에서 도펀트에 의한 흡수 및 산란이 발생되는 현상을 줄일 수 있게 된다. 따라서, 실시 예에 의하면, 복수의 발광구조물(P1, P2, P3, P4, …)에서 발생된 빛을 하부 방향으로 효과적으로 제공할 수 있게 되며, 전력 변환 효율(PCE)이 향상될 수 있게 된다.However, according to the semiconductor device 200 according to the embodiment, as described above, the substrate 105 may not be a conductive substrate, so that a separate dopant may not be added to the substrate 105. Accordingly, the dopant is not added to the substrate 105 according to the embodiment, so that absorption and scattering by the dopant in the substrate 105 can be reduced. Therefore, according to the embodiment, light generated from the plurality of light emitting structures P1, P2, P3, P4, ... can be effectively provided in a downward direction, and power conversion efficiency (PCE) can be improved.

또한, 실시 예에 따른 반도체 소자(200)는 상기 기판(105)의 하부 면에 제공된 무반사층을 더 포함할 수 있다. 상기 무반사층은 상기 반도체 소자(200)에서 방출되는 빛이 상기 기판(105)의 표면에서 반사되는 것을 방지하고 투과시킴으로써 반사에 의한 광 손실을 개선할 수 있다.In addition, the semiconductor device 200 according to the embodiment may further include an anti-reflection layer provided on the lower surface of the substrate 105. The non-reflective layer prevents light emitted from the semiconductor device 200 from being reflected on the surface of the substrate 105 and transmits the light, thereby improving light loss due to reflection.

또한, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 제1 본딩패드(155)에 연결된 상기 제1 전극(150)과 상기 제2 본딩패드(165)에 의하여 상기 복수의 발광구조물(P1, P2, P3, P4, …) 사이에 전류 확산이 효율적으로 수행될 수 있게 된다. 이에 따라, 실시 예에 따른 반도체 소자(200)에 의하면 상기 복수의 발광구조물(P1, P2, P3, P4, …)에서 전류 밀집 없이 전류가 효율적으로 확산되어 광 추출 효율이 향상될 수 있게 된다.In the semiconductor device 200 according to the embodiment of the present invention, the plurality of light emitting structures P 1, P 2, and P 3 are formed by the first electrode 150 and the second bonding pad 165 connected to the first bonding pad 155, P2, P3, P4, ...) can be efficiently performed. Accordingly, according to the semiconductor device 200 according to the embodiment, the current can be efficiently diffused in the plurality of light emitting structures P1, P2, P3, P4, ... without current crowding, and the light extraction efficiency can be improved.

한편, 도 1 및 도 2를 참조하여 설명된 실시 예에 따른 반도체 소자(200)는 제1 더미 발광구조물(D1)과 제2 더미 발광구조물(D2) 위에 상기 제1 본딩패드(155)가 제공된 경우를 기반으로 설명되었다.The semiconductor device 200 according to the embodiment described with reference to FIGS. 1 and 2 may include a first dummy light emitting structure D1 and a second dummy light emitting structure D2 provided with the first bonding pad 155 Case basis.

그러나, 다른 실시 예에 따른 반도체 소자에 의하면, 상기 제1 본딩패드(155)는 하나의 더미 발광구조물 위에만 제공될 수도 있다. 또한, 상기 제1 본딩패드(155)는 세 개의 더미 발광구조물 위에 제공되거나 네 개의 더미 발광구조물 위에 모두 제공될 수도 있다. However, according to the semiconductor device according to another embodiment, the first bonding pad 155 may be provided only on one dummy light emitting structure. In addition, the first bonding pad 155 may be provided on three dummy light emitting structures or may be provided on all four dummy light emitting structures.

상기 제1 본딩패드(155)가 제공되는 영역은, 반도체 소자의 크기, 요청되는 전류 확산(current spreading)의 정도 등을 고려하여 탄력적으로 선택될 수 있다. 예로서, 반도체 소자의 크기가 크거나 전류 확산의 필요성이 큰 반도체 소자의 경우에도 반도체 소자의 네 측면에 상기 제1 본딩패드(155)가 배치될 수도 있다.The area where the first bonding pad 155 is provided can be flexibly selected in consideration of the size of the semiconductor device, the degree of current spreading required, and the like. For example, the first bonding pad 155 may be disposed on four sides of the semiconductor device, even in the case of a semiconductor device having a large size or a large current diffusion requirement.

그러면, 본 발명의 실시 예에 따른 반도체 소자 제조방법을 도면을 참조하여 살펴 보기로 한다. 실시 예에 따른 반도체 소자 제조방법을 설명함에 있어, 도 1 및 도 2를 참조하여 설명된 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.Hereinafter, a method of manufacturing a semiconductor device according to an embodiment of the present invention will be described with reference to the drawings. In explaining the semiconductor device manufacturing method according to the embodiment, description overlapping with those described with reference to FIGS. 1 and 2 may be omitted.

먼저, 도 3a 및 도 3b는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 있어 복수의 발광구조물과 더미 발광구조물이 형성된 예를 나타낸 도면이다. 도 3a는 실시 예에 따른 반도체 소자 제조방법에 따라 복수의 발광구조물과 더미 발광구조물이 형성된 단계를 나타낸 평면도이고, 도 3b는 도 3a에 도시된 실시 예에 따른 반도체 소자의 A-A 선에 따른 단면도이다.3A and 3B are views illustrating an example in which a plurality of light emitting structures and a dummy light emitting structure are formed in the method of manufacturing a semiconductor device according to an embodiment of the present invention. 3A is a plan view showing a step of forming a plurality of light emitting structures and a dummy light emitting structure according to a method of manufacturing a semiconductor device according to an embodiment, and FIG. 3B is a cross-sectional view along the line AA of the semiconductor device according to the embodiment shown in FIG. 3A .

실시 예에 따른 반도체 소자 제조방법에 의하면, 도 3a 및 도 3b에 도시된 바와 같이, 기판(105)에 복수의 발광구조물(P1, P2, P3, P4, …)이 형성될 수 있다. 또한, 상기 기판(105)에 복수의 더미 발광구조물(D1, D2, D3, D4)이 형성될 수 있다. 예로서, 상기 복수의 더미 발광구조물(D1, D2, D3, D4)은 상기 복수의 발광구조물(P1, P2, P3, P4, …) 주변에 형성될 수 있다.3A and 3B, a plurality of light emitting structures P1, P2, P3, P4,... May be formed on a substrate 105. In this case, Further, a plurality of dummy light emitting structures D1, D2, D3, and D4 may be formed on the substrate 105. For example, the plurality of dummy light emitting structures D1, D2, D3, and D4 may be formed around the plurality of light emitting structures P1, P2, P3, P4,.

상기 기판(105)은 진성 반도체 기판, 전도성 기판, 절연성 기판 중에서 선택된 어느 하나일 수 있다. 예로서, 상기 기판(105)은 GaAs 진성 반도체 기판일 수 있다. 또한, 상기 기판(105)은 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, AlN, GaAs, ZnO, SiC 등)를 포함하는 전도성 물질 중에서 선택된 적어도 하나로 제공될 수 있다.The substrate 105 may be any one selected from an intrinsic semiconductor substrate, a conductive substrate, and an insulating substrate. For example, the substrate 105 may be a GaAs intrinsic semiconductor substrate. The substrate 105 may be formed of a material selected from the group consisting of copper (Cu), gold (Au), nickel (Ni), molybdenum (Mo), copper-tungsten ZnO, SiC, and the like).

예로서, 상기 기판(105)에 제1 도전형 DBR층, 활성층, 제2 도전형 DBR층이 순차적으로 형성될 수 있다. 그리고, 제2 도전형 DBR층과 활성층에 대한 메사 식각을 통하여 상기 복수의 발광구조물(P1, P2, P3, P4, …)이 형성될 수 있다. 또한, 제2 도전형 DBR층과 활성층에 대한 메사 식각을 통하여 상기 복수의 더미 발광구조물(D1, D2, D3, D4)이 형성될 수 있다. 상기 복수의 더미 발광구조물(D1, D2, D3, D4)은 상기 복수의 발광구조물(P1, P2, P3, P4, …)이 형성된 영역 측면에 형성될 수 있다.For example, the first conductive DBR layer, the active layer, and the second conductive DBR layer may be sequentially formed on the substrate 105. The plurality of light emitting structures P1, P2, P3, P4, ... may be formed through mesa etching for the second conductivity type DBR layer and the active layer. Further, the plurality of dummy light emitting structures D1, D2, D3, and D4 may be formed through the mesa etching for the second conductivity type DBR layer and the active layer. The plurality of dummy light emitting structures D1, D2, D3 and D4 may be formed on a side surface of the region where the plurality of light emitting structures P1, P2, P3, P4, ... are formed.

상기 복수의 발광구조물(P1, P2, …)은 제1 도전형 DBR층(110a, 110b, …), 활성층(115a, 115b, …), 애퍼쳐층(117a, 117b, …), 제2 도전형 DBR층(120a, 120b, …)을 포함할 수 있다. 상기 복수의 발광구조물(P1, P2, P3, P4 …) 둘레에 제1 도전형 DBR층(113)이 제공될 수 있다. 상기 제1 도전형 DBR층(113)은 상기 복수의 발광구조물(P1, P2, P3, P4, …) 사이 영역에 배치될 수 있다.The plurality of light emitting structures P1, P2, ... may include first conductive DBR layers 110a, 110b, ..., active layers 115a, 115b, ..., aperture layers 117a, 117b, DBR layers 120a, 120b, .... A first conductive DBR layer 113 may be provided around the plurality of light emitting structures P1, P2, P3, P4. The first conductive DBR layer 113 may be disposed in a region between the plurality of light emitting structures P1, P2, P3, P4,.

또한, 실시 예에 따른 상기 복수의 더미 발광구조물(D1, D2, D3, D4)은 제1 도전형 DBR층(113), 활성층(116), 애퍼쳐층(118), 제2 도전형 DBR층(119)을 포함할 수 있다. 예로서, 상기 복수의 더미 발광구조물(D1, D2, D3, D4)은 상기 복수의 발광구조물(P1, P2, P3, P4, …)이 형성된 영역 측면을 따라 폭을 갖는 라인 형상으로 제공될 수 있다.In addition, the plurality of dummy light emitting structures D1, D2, D3, and D4 may include a first conductive DBR layer 113, an active layer 116, an aperture layer 118, a second conductive DBR layer 119). For example, the plurality of dummy light emitting structures D1, D2, D3, and D4 may be provided in a line shape having a width along the side surface of the region where the plurality of light emitting structures P1, P2, P3, P4, have.

예로서, 상기 복수의 발광구조물(P1, P2, P3, P4, …)과 상기 복수의 더미 발광구조물(D1, D2, D3, D4)은 복수의 화합물 반도체층으로 성장될 수 있다. 상기 복수의 발광구조물(P1, P2, P3, P4, …)과 상기 복수의 더미 발광구조물(D1, D2, D3, D4)은 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성될 수 있다.For example, the plurality of light emitting structures P1, P2, P3, P4, ... and the plurality of dummy light emitting structures D1, D2, D3, D4 may be grown as a plurality of compound semiconductor layers. The plurality of light emitting structures P1, P2, P3, P4, ... and the plurality of dummy light emitting structures D1, D2, D3, D4 may be formed by an electron beam evaporator, a physical vapor deposition (PVD) Plasma laser deposition (PLD), dual-type thermal evaporator sputtering, metal organic chemical vapor deposition (MOCVD), or the like.

상기 복수의 발광구조물(P1, P2, …)을 이루는 상기 제1 도전형 DBR층(110a, 110b, …)은 제1 도전형의 도펀트가 도핑된 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 제공될 수 있다. 상기 복수의 더미 발광구조물(D1, D2, D3, D4)을 이루는 상기 제1 도전형 DBR층(113)은 제1 도전형의 도펀트가 도핑된 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 제공될 수 있다.The first conductive DBR layers 110a, 110b, ... constituting the plurality of light emitting structures P1, P2, ... may be formed of Group 3-V-5 or Group 2-VI-6 doped with a dopant of the first conductivity type And compound semiconductors. The first conductive DBR layer 113 forming the plurality of dummy light emitting structures D1, D2, D3, and D4 may be formed of a Group 3-V-5 or Group 2-VI-6 compound doped with a dopant of the first conductivity type Semiconductor may be provided.

예컨대, 상기 제1 도전형 DBR층(113, 110a, 110b, …) 은 GaAs, GaAl, InP, InAs, GaP를 포함하는 그룹 중 하나일 수 있다. 상기 제1 도전형 DBR층(113, 110a, 110b, …)은 예컨대, AlxGa1-xAs(0<x<1)/AlyGa1-yAs(0<y<1)(y<x)의 조성식을 갖는 반도체 물질로 제공될 수 있다. 상기 제1 도전형 DBR층(1133, 110a, 110b, …)은 제1 도전형의 도펀트 예컨대, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층이 될 수 있다. 상기 제1 도전형 DBR층(113, 110a, 110b, …)은 서로 다른 반도체층을 교대로 배치하여 λ/4n 두께를 갖는 DBR층일 수 있다.For example, the first conductive DBR layers 113, 110a, 110b, ... may be one of a group including GaAs, GaAl, InP, InAs, and GaP. The first conductivity type DBR layers 113, 110a, 110b, etc. are formed of a semiconductor having a composition formula of AlxGa1-xAs (0 <x <1) / AlyGa1-yAs (0 <y < May be provided as a material. The first conductive DBR layers 1133, 110a, 110b, ... may be n-type semiconductor layers doped with n-type dopants such as Si, Ge, Sn, . The first conductive DBR layers 113, 110a, 110b, ... may be DBR layers having a thickness of lambda / 4n by alternately arranging different semiconductor layers.

상기 복수의 발광구조물(P1, P2, …)을 이루는 상기 활성층(115a, 115b, …)은 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 제공될 수 있다. 상기 복수의 더미 발광구조물(D1, D2, D3, D4)을 이루는 상기 활성층(116)은 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 제공될 수 있다. The active layers 115a, 115b, ... constituting the plurality of light emitting structures P1, P2, ... may be provided as at least one of Group III-V or Group II-VI compound semiconductors. The active layer 116 constituting the plurality of dummy light emitting structures D1, D2, D3, and D4 may be provided as at least one of Group III-V or Group II-VI compound semiconductors.

예컨대, 상기 활성층(116, 115a, 115b, …)은 GaAs, GaAl, InP, InAs, GaP를 포함하는 그룹 중 하나일 수 있다. 상기 활성층(116, 115a, 115b, …)은 다중 우물 구조로 구현된 경우, 상기 활성층(116, 115a, 115b, …)은 교대로 배치된 복수의 우물층과 복수의 장벽층을 포함할 수 있다. 상기 복수의 우물층은 예컨대, InpGa1-pAs (0≤p≤1)의 조성식을 갖는 반도체 재료로 제공될 수 있다. 상기 장벽층은 예컨대, InqGa1-qAs (0≤q≤1)의 조성식을 갖는 반도체 재료로 배치될 수 있다.For example, the active layer 116, 115a, 115b, ... may be one of a group including GaAs, GaAl, InP, InAs, GaP. The active layer 116, 115a, 115b, ... may include a plurality of alternately arranged well layers and a plurality of barrier layers when the active layers 116, 115a, 115b, ... are implemented in a multi-well structure . The plurality of well layers may be provided as a semiconductor material having a composition formula of InpGa1-pAs (0? P? 1), for example. The barrier layer may be disposed of a semiconductor material having a composition formula of, for example, InqGa1-qAs (0? Q? 1).

상기 복수의 발광구조물(P1, P2, …)을 이루는 상기 애퍼쳐층(117a, 117b, …)은 상기 활성층(115a, 115b, …) 상에 배치될 수 있다. 상기 애퍼쳐층(117a, 117b, …)은 중심부에 원형의 개구부가 포함될 수 있다. 상기 애퍼쳐층(117a, 117b, …)은 상기 활성층(115a, 115b, …)의 중심부로 전류가 집중되도록 전류이동을 제한하는 기능을 포함할 수 있다. 즉, 상기 애퍼쳐층(117a, 117b, …)은 공진 파장을 조정하고, 상기 활성층(115a, 115b, …)으로부터 수직 방향으로 발광하는 빔 각을 조절 할 수 있다. 상기 애퍼쳐층(117a, 117b, …)은 SiO2 또는 Al2O3와 같은 절연 물질을 포함할 수 있다. 또한, 상기 애퍼쳐층(117a, 117b, …)은 상기 활성층(115a, 115b, …), 제1 도전형 DBR층(110a, 110b, …) 및 제2 도전형 DBR층(120a, 120b, …)보다 높은 밴드 갭 에너지를 가질 수 있다.The aperture layers 117a, 117b, ... constituting the plurality of light emitting structures P1, P2, ... may be disposed on the active layers 115a, 115b, .... The aperture layers 117a, 117b, ... may include circular openings at the center. The aperture layers 117a, 117b,... May include a function of restricting current movement so as to concentrate currents to the center portions of the active layers 115a, 115b, .... That is, the aperture layers 117a, 117b,... Can adjust the resonance wavelength and adjust the beam angle to emit light in the vertical direction from the active layers 115a, 115b,. Chyeocheung the aperture (117a, 117b, ...) can comprise an insulating material such as SiO 2 or Al 2 O 3. The first conductivity type DBR layers 110a and 110b and the second conductivity type DBR layers 120a and 120b are formed on the active layers 115a and 115b, It can have a higher band gap energy.

상기 복수의 더미 발광구조물(D1, D2, D3, D4)을 이루는 애퍼쳐층(118)은 상기 활성층(116) 상에 배치될 수 있다. 다만, 도 1 및 도 2를 참조하여 설명된 바와 같이, 상기 복수의 더미 발광구조물(D1, D2, D3, D4)에 배치된 상기 애퍼쳐층(118)은 상기 복수의 발광구조불(P1, P2, …)에 제공된 상기 애퍼쳐층(117a, 117b)의 기능과는 다르게 상기 활성층(116)의 중심부로 전류가 집중되도록 전류이동을 제한하는 기능은 수행하지 않는다. 실시 예에 의하면, 상기 복수의 더미 발광구조물(D1, D2, D3, D4)에 배치된 상기 제1 도전형 DBR층(113)과 상기 제2 도전형 DBR층(119) 간에 공통 전압이 인가되기 때문이다.The aperture layer 118 forming the plurality of dummy light emitting structures D1, D2, D3, and D4 may be disposed on the active layer 116. 1 and 2, the aperture layer 118 disposed in the plurality of dummy light-emitting structures D1, D2, D3, and D4 is formed in the plurality of light- The function of restricting current movement is not performed so that the current is concentrated at the central portion of the active layer 116, unlike the functions of the aperture layers 117a and 117b provided in the active layer 116,. According to the embodiment, when a common voltage is applied between the first conductive DBR layer 113 and the second conductive DBR layer 119 disposed in the plurality of dummy light emitting structures D1, D2, D3, and D4 Because.

상기 복수의 발광구조물(P1, P2, …)을 이루는 상기 제2 도전형 DBR층(120a, 120b, …)은 제2 도전형의 도펀트가 도핑된 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 제공될 수 있다. 상기 복수의 더미 발광구조물(D1, D2, D3, D4)을 이루는 상기 제2 도전형 DBR층(119)은 제2 도전형의 도펀트가 도핑된 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 제공될 수 있다.The second conductivity type DBR layers 120a, 120b, ... constituting the plurality of light emitting structures P1, P2, ... may be a group III-V element or a group II-VI element doped with a dopant of the second conductivity type And compound semiconductors. The second conductive DBR layer 119 forming the plurality of dummy light emitting structures D1, D2, D3, and D4 may be formed of a Group 3-V-5 or Group 2-VI-6 compound doped with a dopant of the second conductivity type Semiconductor may be provided.

예컨대, 상기 제2 도전형 DBR층(119, 120a, 120b, …)은 GaAs, GaAl, InP, InAs, GaP를 포함하는 그룹 중 하나일 수 있다. 상기 제2 도전형 DBR층(119, 120a, 120b, …)은 예컨대, AlxGa1-xAs(0<x<1)/AlyGa1-yAs(0<y<1)(y<x)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제2 도전형 DBR층(119, 120a, 120b, …)은 제2 도전형의 도펀트 예컨대, Mg, Zn, Ca, Sr, Ba와 같은 p형 도펀트를 갖는 p형 반도체층일 수 있다. 상기 제2 도전형 DBR층(119, 120a, 120b, …)은 서로 다른 반도체층을 교대로 배치하여 λ/4n 두께를 갖는 DBR층일 수 있다. For example, the second conductive DBR layers 119, 120a, 120b, ... may be one of a group including GaAs, GaAl, InP, InAs, and GaP. The second conductivity type DBR layers 119, 120a, 120b, ... are formed of a semiconductor having a composition formula of AlxGa1-xAs (0 <x <1) / AlyGa1-yAs (0 <y < May be formed of a material. The second conductive DBR layers 119, 120a, 120b, ... may be a p-type semiconductor layer having a p-type dopant such as Mg, Zn, Ca, Sr, or Ba. The second conductive DBR layers 119, 120a, 120b, ... may be DBR layers having a thickness of? / 4n by alternately arranging different semiconductor layers.

예로서, 상기 제2 도전형 DBR층(120a, 120b, …)은 상기 제1 도전형 DBR층(110a, 110b, …) 보다 큰 반사율을 가질 수 있다. 예컨대, 상기 제2 도전형 DBR층(120a, 120b, …)과 상기 제1 도전형 DBR층(110a, 110b, …)은 90% 이상의 반사율에 의해 수직 방향으로 공진 캐비티를 형성할 수 있다. 이때, 생성된 빛은 상기 제2 도전형 DBR층(120a, 120b, …)의 반사율보다 낮은 상기 제1 도전형 DBR층(110a, 110b, …)을 통해서 외부로 방출될 수 있다.For example, the second conductive DBR layers 120a, 120b, ... may have reflectivities greater than those of the first conductive DBR layers 110a, 110b, .... For example, the second conductive DBR layers 120a, 120b, ... and the first conductive DBR layers 110a, 110b, ... can form a resonant cavity in the vertical direction by a reflectance of 90% or more. At this time, the generated light can be emitted to the outside through the first conductive DBR layers 110a, 110b, ..., which are lower than the reflectance of the second conductive DBR layers 120a, 120b, ....

다음으로, 도 4a 및 4b에 도시된 바와 같이, 실시 예에 따른 제1 전극(150)과 전극패드(153)가 형성될 수 있다. Next, as shown in FIGS. 4A and 4B, the first electrode 150 and the electrode pad 153 according to the embodiment may be formed.

도 4a 및 도 4b는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 있어 제1 전극과 전극패드가 형성된 예를 나타낸 도면이다. 도 4a는 실시 예에 따른 반도체 소자 제조방법에 따라 제1 전극과 전극패드가 형성된 단계를 나타낸 평면도이고, 도 4b는 도 4a에 도시된 실시 예에 따른 반도체 소자의 A-A 선에 따른 단면도이다.4A and 4B are views illustrating an example in which a first electrode and an electrode pad are formed in a method of manufacturing a semiconductor device according to an embodiment of the present invention. FIG. 4A is a plan view showing a step of forming a first electrode and an electrode pad according to the method of manufacturing a semiconductor device according to the embodiment, and FIG. 4B is a cross-sectional view taken along line A-A of the semiconductor device according to the embodiment shown in FIG.

실시 예에 의하면, 도 4a 및 도 4b에 도시된 바와 같이, 상기 복수의 발광구조물(P1, P2, P3, P4, …) 둘레에 상기 제1 전극(150)이 형성될 수 있다. 상기 제1 전극(150)은 상기 제1 도전형 DBR층(113) 위에 형성되며, 상기 복수의 발광구조물(P1, P2, P3, P4, …)을 노출시키는 제1 개구부(H1)를 포함할 수 있다. 상기 제1 전극(150)은 상기 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 사이 영역에 형성될 수 있다.4A and 4B, the first electrode 150 may be formed around the plurality of light emitting structures P1, P2, P3, P4, ..., and so on. The first electrode 150 is formed on the first conductive DBR layer 113 and includes a first opening H1 for exposing the plurality of light emitting structures P1, P2, P3, P4, . The first electrode 150 may be formed in a region between the plurality of light emitting structures P1, P2, P3, P4,.

예로서, 상기 제1 전극(150)의 면적(Ae)이 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 면적(Am)에 비해 더 크게 제공될 수 있다. 여기서, 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 면적(Am)이란 메사 식각에 의하여 식각 되지 않고 남아 있는 상기 활성층(115a, 115b, …)의 면적을 나타낼 수 있다. 상기 제1 전극(150)의 면적(Ae)에 대한 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 면적(Am) 비율(Am/Ae)은 예로서 25%에 비해 더 크게 제공될 수 있다. 실시 예에 따른 반도체 소자(200)에 의하면, 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 개수 및 직경은 응용 예에 따라 다양하게 변형될 수 있다.For example, the area Ae of the first electrode 150 may be larger than the area Am of the plurality of light emitting structures P1, P2, P3, P4,. Here, the area Am of the plurality of light emitting structures P1, P2, P3, P4, ... may indicate the area of the remaining active layers 115a, 115b, ... without being etched by the mesa etching. (Am / Ae) of the plurality of light emitting structures P1, P2, P3, P4, ... with respect to the area Ae of the first electrode 150 is larger than 25% Can be provided. The number and the diameter of the plurality of light emitting structures P1, P2, P3, P4, ... may be variously modified according to the application example according to the semiconductor device 200 according to the embodiment.

실시 예에 의하면, 상기 제1 전극(150)의 면적(Ae)에 대한 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 면적(Am) 비율(Am/Ae)은 예로서 25% 내지 70%로 제공될 수 있다. 다른 실시 예에 의하면, 상기 제1 전극(150)의 면적(Ae)에 대한 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 면적(Am) 비율(Am/Ae)은 예로서 30% 내지 60%로 제공될 수 있다.(Am / Ae) of the plurality of light emitting structures P1, P2, P3, P4, ... with respect to the area Ae of the first electrode 150 is 25 % &Lt; / RTI &gt; to 70%. According to another embodiment, the ratio Am / Ae of the plurality of light emitting structures P1, P2, P3, P4, ... to the area Ae of the first electrode 150 is, for example, 30% to 60%.

실시 예에 따른 반도체 소자(200)의 적용 예에 따라서, 상기 반도체 소자(200)에 배치된 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 개수 및 직경은 다양하게 변경될 수 있다. 다음 [표 1]은 하나의 예로서 621개의 발광구조물이 제공된 반도체 소자에 대한 데이터를 나타낸 것이다.The number and diameter of the plurality of light emitting structures P1, P2, P3, P4, ... disposed in the semiconductor device 200 can be varied variously according to the application example of the semiconductor device 200 according to the embodiment have. [Table 1] shows data on semiconductor devices provided with 621 light emitting structures as one example.

발광구조물 직경(㎛)Light emitting structure diameter (탆) 2424 2626 2828 3030 Am (㎛2)Am (탆 2 ) 280,934280,934 329,707329,707 382,382382,382 438,959438,959 Ae (㎛2)Ae (탆 2 ) 969,334969,334 900,062900,062 826,832826,832 749,643749,643 Am/Ae (%)Am / Ae (%) 2929 3737 4646 5959

또한, 실시 예에 따른 반도체 소자 제조방법에 의하면, 도 4a 및 도 4b에 도시된 바와 같이, 상기 더미 발광구조물(D1, D2, D3, D4) 위에 배치된 패드전극(153)이 형성될 수 있다. 상기 패드전극(153)은 상기 제1 전극(150)으로부터 연장되어 형성될 수 있다. 상기 패드전극(153)은 상기 더미 발광구조물(D1, D2, D3, D4)의 상기 제2 도전형 DBR층(119) 위에 형성될 수 있다.4A and 4B, a pad electrode 153 disposed on the dummy light emitting structures D1, D2, D3, and D4 may be formed. In the method of manufacturing a semiconductor device according to an embodiment of the present invention, . The pad electrode 153 may extend from the first electrode 150. The pad electrode 153 may be formed on the second conductive DBR layer 119 of the dummy light emitting structures D1, D2, D3, and D4.

실시 예에 의하면, 상기 제1 전극(150)과 상기 패드전극(153)에 공통으로 전압이 공급될 수 있다. 상기 제1 전극(150)과 상기 패드전극(153)은 등전위 면을 제공할 수 있다.According to the embodiment, a voltage may be commonly applied to the first electrode 150 and the pad electrode 153. The first electrode 150 and the pad electrode 153 may provide an equipotential surface.

예로서, 상기 제1 전극(150)과 상기 전극패드(153)는 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Ti, W, Cr 및 이들 중 둘 이상의 합금으로 구성된 물질을 포함하는 그룹 중에서 선택된 물질로 형성될 수 있다. 상기 제1 전극(150)과 상기 전극패드(153)는 하나의 층 또는 복수의 층으로 형성될 수 있다. 상기 제1 전극(150)과 상기 전극패드(153)는 예로서 반사 금속으로서 복수의 금속층이 적용될 수 있으며, 접착층으로서 Cr 또는 Ti 등이 적용될 수 있다. 예를 들어, 상기 제1 전극(150)과 상기 전극패드(153)는 Cr/Al/Ni/Au/Ti 층으로 형성될 수 있다.For example, the first electrode 150 and the electrode pad 153 may be formed of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Ti, Or a material composed of two or more alloys. The first electrode 150 and the electrode pad 153 may be formed of one layer or a plurality of layers. The first electrode 150 and the electrode pad 153 may be formed of, for example, a plurality of metal layers as reflective metals, and Cr or Ti may be used as the adhesive layer. For example, the first electrode 150 and the electrode pad 153 may be formed of a Cr / Al / Ni / Au / Ti layer.

이어서, 도 5a 및 도 5b에 도시된 바와 같이, 실시 예에 따른 상기 제1 전극(150) 위에 절연층(140)이 형성될 수 있다. 5A and 5B, an insulating layer 140 may be formed on the first electrode 150 according to an embodiment of the present invention.

도 5a 및 도 5b는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 있어 절연층이 형성된 예를 나타낸 도면이다. 도 5a는 실시 예에 따른 반도체 소자 제조방법에 따라 절연층이 형성된 단계를 나타낸 평면도이고, 도 5b는 도 5a에 도시된 실시 예에 따른 반도체 소자의 A-A 선에 따른 단면도이다.5A and 5B are views showing an example in which an insulating layer is formed in a method of manufacturing a semiconductor device according to an embodiment of the present invention. FIG. 5A is a plan view showing a step of forming an insulating layer according to a method of manufacturing a semiconductor device according to an embodiment, and FIG. 5B is a cross-sectional view along a line A-A of a semiconductor device according to the embodiment shown in FIG. 5A.

실시 예에 의하면, 도 5a 및 도 5b에 도시된 바와 같이, 상기 제1 전극(150) 위에 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 상부 면을 노출시키는 상기 절연층(140)이 형성될 수 있다. 상기 절연층(140)은 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 측면에 형성될 수 있다. 상기 절연층(140)은 상기 제1 도전형 DBR층(113) 위에 형성될 수 있다. 상기 절연층(140)은 상기 복수의 발광구조물(P1, P2, P3, P4, …) 사이의 영역에 형성될 수 있다. 5A and 5B, the insulating layer (not shown) exposing the upper surfaces of the plurality of light emitting structures P1, P2, P3, P4, ... is formed on the first electrode 150. [ 140 may be formed. The insulating layer 140 may be formed on the side surfaces of the plurality of light emitting structures P1, P2, P3, P4,. The insulating layer 140 may be formed on the first conductive DBR layer 113. The insulating layer 140 may be formed in a region between the plurality of light emitting structures P1, P2, P3, P4,.

상기 절연층(140)은 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 상부 면을 노출시키는 복수의 제2 개구부(H2)를 포함할 수 있다. 상기 제2 개구부(H2)의 크기는 상기 제1 개구부(H1)의 크기에 비해 더 작게 제공될 수 있다. 예로서, 상기 복수의 제2 개구부(H2)는 상기 복수의 제1 개구부(H1)가 제공된 영역에 정렬되어 배치될 수 있다.The insulating layer 140 may include a plurality of second openings H2 exposing upper surfaces of the plurality of light emitting structures P1, P2, P3, P4,. The size of the second opening H2 may be smaller than the size of the first opening H1. For example, the plurality of second openings H2 may be arranged in alignment with the region provided with the plurality of first openings H1.

실시 예에 의하면, 상기 절연층(140)은 상기 전극패드(153)의 상부 면을 노출시킬 수 있다. 상기 절연층(140)은 상기 제3 더미 발광구조물(D3) 위에 형성될 수 있다. 또한, 상기 절연층(140)은 상기 제4 더미 발광구조물(D4) 위에 형성될 수 있다.According to the embodiment, the insulating layer 140 may expose the upper surface of the electrode pad 153. The insulating layer 140 may be formed on the third dummy light emitting structure D3. In addition, the insulating layer 140 may be formed on the fourth dummy light emitting structure D4.

상기 절연층(140)은 절연물질로 제공될 수 있다. 예를 들어, 상기 절연층(140)은 SiO2, TiO2, Ta2O5, SiOx, SiOxNy, Si3N4, Al2O3 를 포함하는 그룹 중에서 선택된 적어도 하나의 물질로 형성될 수 있다. 또한, 상기 절연층(140)은 DBR층으로 형성될 수도 있다. 실시 예에 의하면, 상기 절연층(140)이 DBR층으로 제공됨에 따라 복수의 발광구조물(P1, P2, P3, P4, …)에서 발생된 빛이 효율적으로 반사되어 하부 방향으로 추출될 수 있게 된다. 예로서, 상기 절연층(140)은 SiO2와 TiO2가 복수의 층으로 적층되어 형성된 DBR층으로 제공될 수 있다. 또한, 상기 절연층(140)은 Ta2O3와 SiO2가 복수의 층으로 적층되어 형성된 DBR층으로 제공될 수 있다. 또한, 상기 절연층(140)은 SiO2와 Si3N4가 복수의 층으로 적층되어 형성된 DBR층으로 제공될 수 있다.The insulating layer 140 may be provided as an insulating material. For example, the insulating layer 140 may include at least one of SiO 2 , TiO 2 , Ta 2 O 5 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 And at least one material selected from the group consisting of: In addition, the insulating layer 140 may be formed of a DBR layer. According to the embodiment, since the insulating layer 140 is provided as a DBR layer, light generated from the plurality of light emitting structures P1, P2, P3, P4, ... can be efficiently reflected and extracted downward . For example, the insulating layer 140 may be provided as a DBR layer formed by stacking SiO 2 and TiO 2 as a plurality of layers. In addition, the insulating layer 140 may be provided as a DBR layer formed by stacking Ta 2 O 3 and SiO 2 in a plurality of layers. In addition, the insulating layer 140 may be provided as a DBR layer formed by stacking SiO 2 and Si 3 N 4 into a plurality of layers.

그리고, 도 6a 및 도 6b에 도시된 바와 같이, 실시 예에 따른 상기 패드전극(153) 위에 제1 본딩패드(155)가 형성되고 상기 복수 발광구조물(P1, P2, …)의 제2 도전형 DBR층 위에 제2 본딩패드(165)가 형성될 수 있다.6A and 6B, a first bonding pad 155 is formed on the pad electrode 153 according to the embodiment, and a second conductive type of the plurality of light emitting structures P1, P2, A second bonding pad 165 may be formed on the DBR layer.

도 6a 및 도 6b는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 있어 제1 본딩패드와 제2 본딩패드가 형성된 예를 나타낸 도면이다. 도 6a는 실시 예에 따른 반도체 소자 제조방법에 따라 제1 본딩패드와 제2 본딩패드가 형성된 단계를 나타낸 평면도이고, 도 6b는 도 6a에 도시된 실시 예에 따른 반도체 소자의 A-A 선에 따른 단면도이다.FIGS. 6A and 6B are views illustrating an example in which a first bonding pad and a second bonding pad are formed in a method of manufacturing a semiconductor device according to an embodiment of the present invention. FIG. 6A is a plan view showing a step of forming a first bonding pad and a second bonding pad according to the method of manufacturing a semiconductor device according to the embodiment, FIG. 6B is a cross-sectional view along the line AA of the semiconductor device according to the embodiment shown in FIG. to be.

실시 예에 의하면, 도 6a 및 도 6b에 도시된 바와 같이, 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)가 이격되어 형성될 수 있다. According to the embodiment, as shown in FIGS. 6A and 6B, the first bonding pad 155 and the second bonding pad 165 may be spaced apart from each other.

상기 제1 본딩패드(155)는 상기 제1 더미 발광구조물(D1)과 상기 제2 더미 발광구조물(D2) 위에 형성될 수 있다. 상기 제1 본딩패드(155)는 상기 제1 더미 발광구조물(D1) 위에 배치되어 상기 패드전극(153)과 전기적으로 연결될 수 있다. 예로서, 상기 제1 본딩패드(155)는 상기 패드전극(153)의 상부 면에 직접 접촉되어 배치될 수 있다. 상기 제1 본딩패드(155)는 상기 제2 더미 발광구조물(D2) 위에 배치될 수 있다. 또한, 상기 제1 본딩패드(155)는 상기 제2 더미 발광구조물(D2)에 제공된 패드전극에 직접 접촉되어 배치될 수 있다.The first bonding pad 155 may be formed on the first dummy light emitting structure D1 and the second dummy light emitting structure D2. The first bonding pad 155 may be disposed on the first dummy light emitting structure D1 and electrically connected to the pad electrode 153. Referring to FIG. For example, the first bonding pad 155 may be disposed in direct contact with the upper surface of the pad electrode 153. The first bonding pad 155 may be disposed on the second dummy light emitting structure D2. In addition, the first bonding pad 155 may be disposed in direct contact with the pad electrode provided in the second dummy light emitting structure D2.

실시 예에 의하면, 상기 제1 본딩패드(155)는 복수의 발광구조물(P1, P2, P3, P4, …)의 제1 도전형 DBR층에 전기적으로 연결될 수 있다. 실시 예에 의하면, 상기 제1 본딩패드(155)는 복수의 발광구조물(P1, P2, P3, P4, …)의 제1 도전형 DBR층에 전기적으로 공통 연결될 수 있다.The first bonding pad 155 may be electrically connected to the first conductivity type DBR layer of the plurality of light emitting structures P1, P2, P3, P4,. The first bonding pad 155 may be electrically connected in common to the first conductive DBR layers of the plurality of light emitting structures P1, P2, P3, P4,.

상기 제2 본딩패드(165)는 상기 복수의 발광구조물(P1, P2, P3, P4, …) 위에 형성될 수 있다. 상기 제2 본딩패드(165)는 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층(120a, 120b, …) 위에 형성될 수 있다. 또한, 상기 제2 본딩패드(165)는 상기 절연층(140) 위에 형성될 수 있다.The second bonding pad 165 may be formed on the plurality of light emitting structures P1, P2, P3, P4,. The second bonding pad 165 may be formed on the second conductive DBR layers 120a, 120b, ... of the plurality of light emitting structures P1, P2, .... The second bonding pad 165 may be formed on the insulating layer 140.

상기 제2 본딩패드(165)는 복수의 발광구조물(P1, P2, P3, P4, …)의 제2 도전형 DBR층에 전기적으로 연결될 수 있다. 실시 예에 의하면, 상기 제2 본딩패드(165)는 복수의 발광구조물(P1, P2, P3, P4, …)의 제2 도전형 DBR층에 전기적으로 공통 연결될 수 있다.The second bonding pad 165 may be electrically connected to the second conductive DBR layer of the plurality of light emitting structures P1, P2, P3, P4,. The second bonding pad 165 may be electrically connected in common to the second conductive DBR layers of the plurality of light emitting structures P1, P2, P3, P4,.

상기 제2 본딩패드(165)는 상기 절연층(140)에 제공된 상기 제2 개구부(H2) 위에 배치될 수 있다. 예로서, 상기 제2 본딩패드(165)의 하부 면이 상기 제2 개구부(H2)를 통해 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층(120a, 120b, …)의 상부 면에 직접 접촉되어 배치될 수 있다.The second bonding pad 165 may be disposed on the second opening H 2 provided in the insulating layer 140. The lower surface of the second bonding pad 165 is connected to the second conductive DBR layers 120a, 120b, ... of the plurality of light emitting structures P1, P2, ... through the second opening H2. As shown in FIG.

예로서, 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)는 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Ti, W, Cr, Cu 및 이들 중 둘 이상의 합금으로 구성된 물질을 포함하는 그룹 중에서 선택된 물질로 형성될 수 있다. 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)는 하나의 층 또는 복수의 층으로 형성될 수 있다. 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)는 예로서 솔더 본딩(solder bonding)으로부터 Sn 확산을 방지하기 위하여 Cr, Cu 등의 확산 배리어 금속을 포함할 수 있다. 예로서, 상기 제1 본딩패드(155)와 상기 제2 본딩패드(172)는 Ti, Ni, Cu, Cr, Au을 포함하는 복수의 층으로 형성될 수 있다. For example, the first bonding pad 155 and the second bonding pad 165 may be formed of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, , Cu, and a material composed of two or more of these alloys. The first bonding pad 155 and the second bonding pad 165 may be formed of one layer or a plurality of layers. The first bonding pad 155 and the second bonding pad 165 may include diffusion barrier metals such as Cr and Cu to prevent diffusion of Sn from solder bonding. For example, the first bonding pad 155 and the second bonding pad 172 may be formed of a plurality of layers including Ti, Ni, Cu, Cr, and Au.

실시 예에 따른 반도체 소자(200)에 의하면, 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)를 통하여 상기 복수의 발광구조물(P1, P2, P3, P4, …)에 전원이 제공될 수 있다.According to the semiconductor device 200 according to the embodiment, power is supplied to the plurality of light emitting structures P1, P2, P3, P4, ... through the first bonding pad 155 and the second bonding pad 165 Can be provided.

따라서, 실시 예에 의하면, 상기 복수의 발광구조물(P1, P2, P3, P4, …)에 전원이 제공됨에 있어, 상기 기판(105)의 하부 면을 통해 전원이 인가될 필요가 없다. 종래 반도체 소자에서, 상기 기판의 하부 면을 통해 전원이 인가되어야 하는 경우, 상기 기판(105)이 반드시 도전성 기판으로 제공되어야 한다. 하지만, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 기판(105)은 도전성 기판일 수도 있으며 절연성 기판일 수도 있다. 예로서, 실시 예에 따른 상기 기판(105)은 진성 반도체 기판으로 제공될 수도 있다.Accordingly, when power is supplied to the plurality of light emitting structures P1, P2, P3, P4,..., Power is not applied through the lower surface of the substrate 105. [ In a conventional semiconductor device, when power is to be applied through the lower surface of the substrate, the substrate 105 must be provided as a conductive substrate. However, according to the semiconductor device 200 according to the embodiment, the substrate 105 may be a conductive substrate or an insulating substrate. By way of example, the substrate 105 according to an embodiment may be provided as an intrinsic semiconductor substrate.

또한, 상기 기판(105)은 상기 복수의 발광구조물(P1, P2, P3, P4, …)이 성장기판에서 성장된 후, 성장기판이 제거되고 상기 복수의 발광구조물(P1, P2, P3, P4, …)에 부착된 지지기판일 수 있다. 예로서, 상기 지지기판은 상기 복수의 발광구조물(P1, P2, P3, P4, …)에서 생성된 빛이 투과될 수 있는 투명기판일 수 있다.The substrate 105 is formed such that the plurality of light emitting structures P1, P2, P3, P4, ... are grown on the growth substrate, , ...). For example, the support substrate may be a transparent substrate through which light generated from the plurality of light emitting structures P1, P2, P3, P4, ... can be transmitted.

한편, 실시 예에 따른 반도체 소자(200)는, 상기 반도체 소자(200)의 하부 방향으로 빛이 방출되도록 구현될 수 있다. 즉, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 복수의 발광구조물(P1, P2, P3, P4, …)을 이루는 활성층으로부터 제1 도전형 DBR층이 배치된 방향으로 빛이 방출될 수 있다. 상기 복수의 발광구조물(P1, P2, P3, P4, …)을 이루는 활성층으로부터 상기 기판(105)이 배치된 방향으로 빛이 방출될 수 있다.Meanwhile, the semiconductor device 200 according to the embodiment may be implemented such that light is emitted in a downward direction of the semiconductor device 200. That is, according to the semiconductor device 200 according to the embodiment, light can be emitted in a direction in which the first conductivity type DBR layer is disposed from the active layer constituting the plurality of light emitting structures P1, P2, P3, P4, have. Light may be emitted from the active layer constituting the plurality of light emitting structures P1, P2, P3, P4, ... in the direction in which the substrate 105 is disposed.

실시 예에 의하면, 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 제2 도전형 DBR층의 상부 면에 상기 제2 본딩패드(165)가 접촉되어 배치된다. 또한, 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 제1 도전형 DBR층에 상기 제1 전극(150)이 연결되어 배치되고, 상기 제1 전극(150)으로부터 연장된 상기 패드전극(153) 위에 상기 제1 본딩패드(155)가 접촉되어 배치된다. 이에 따라, 상기 제1 본딩패드(155) 및 상기 제2 본딩패드(165)를 통하여 상기 복수의 발광구조물(P1, P2, P3, P4, …)에서 발생된 열이 외부로 효과적으로 방출될 수 있다. According to the embodiment, the second bonding pad 165 is disposed in contact with the upper surface of the second conductivity type DBR layer of the plurality of light emitting structures P1, P2, P3, P4,. The first electrode 150 is connected to the first conductivity type DBR layer of the plurality of light emitting structures P1, P2, P3, P4, The first bonding pad 155 is disposed in contact with the pad electrode 153. Accordingly, the heat generated from the plurality of light emitting structures P1, P2, P3, P4, ... can be effectively discharged to the outside through the first bonding pad 155 and the second bonding pad 165 .

한편, 일반적인 반도체 소자의 경우, 발광구조물에서 발생된 열에 의하여 전력 변환 효율(PCE: Power Conversion Efficiency)이 많이 저하되는 것으로 알려져 있다. 그리고, 하부에 배치된 기판을 통해 발광구조물에 전원이 제공되는 경우, 일반적으로 기판을 통해 열 방출이 수행된다. 그런데, 기판의 열 전도율이 낮은 편이므로 발광구조물에서 발생된 열을 외부로 방출하는데 어려움이 있다. 예로서, GaAs 기판의 경우 열전도율이 52W/(m*K)로서 낮은 것으로 알려져 있다. On the other hand, in the case of a general semiconductor device, it is known that the power conversion efficiency (PCE) is significantly lowered due to the heat generated in the light emitting structure. When power is supplied to the light emitting structure through the substrate disposed at the lower portion, heat emission is generally performed through the substrate. However, since the thermal conductivity of the substrate is low, it is difficult to release the heat generated in the light emitting structure to the outside. For example, it is known that the thermal conductivity of a GaAs substrate is as low as 52 W / (m * K).

그러나, 실시 예에 의하면, 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)를 통하여 외부 방열 기판 등에 연결될 수 있으므로, 상기 복수의 발광구조물(P1, P2, P3, P4, …)에서 발생된 열을 외부로 효과적으로 방출할 수 있게 된다. 따라서, 실시 예에 의하면, 반도체 소자(200)에서 발생된 열을 외부로 효과적으로 배출할 수 있으므로 전력 변화 효율(PCE)이 향상될 수 있게 된다.However, according to the embodiment, since the first bonding pad 155 and the second bonding pad 165 can be connected to the external heat dissipating substrate or the like, the plurality of light emitting structures P1, P2, P3, P4, So that the heat generated in the heat exchanger can be effectively discharged to the outside. Therefore, according to the embodiment, since the heat generated in the semiconductor device 200 can be effectively discharged to the outside, the power conversion efficiency (PCE) can be improved.

한편, 실시 예에 따른 반도체 소자(200)에 의하면, 이상에서 설명된 바와 같이, 상기 반도체 소자(200)의 하부 방향으로 빛이 방출되도록 구현될 수 있다. 실시 예에 따른 반도체 소자(200)에 의하면, 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 하부 영역에 제공된 제1 도전형 DBR층의 반사율이 상부 영역에 제공된 제2 도전형 DBR층의 반사율에 비해 더 작게 선택될 수 있다. 이에 따라, 상기 복수의 발광구조물(P1, P2, P3, P4, …)에서 생성된 빛이 상기 반도체 소자(200)의 기판(105) 방향으로 방출될 수 있게 된다.Meanwhile, according to the semiconductor device 200 according to the embodiment, as described above, light can be emitted in a downward direction of the semiconductor device 200. The reflectance of the first conductivity type DBR layer provided in a lower region of the plurality of light emitting structures P1, P2, P3, P4, Can be selected to be smaller than the reflectance of the DBR layer. Accordingly, light generated in the plurality of light emitting structures P1, P2, P3, P4, ... can be emitted toward the substrate 105 of the semiconductor device 200. [

또한, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 절연층(140)이 DBR층으로 제공될 수 있다. 이에 따라, 상기 복수의 발광구조물(P1, P2, P3, P4, …)에서 생성된 빛이 상부에 배치된 상기 절연층(140)에서 반사되어 하부 방향으로 효과적으로 추출될 수 있게 된다.In addition, according to the semiconductor device 200 according to the embodiment, the insulating layer 140 may be provided as a DBR layer. Accordingly, the light generated from the plurality of light emitting structures P1, P2, P3, P4,... Can be reflected by the insulating layer 140 disposed at the upper portion and be effectively extracted downward.

한편, 종래 반도체 소자에서 기판을 통해 발광구조물에 전원을 제공하는 경우, 기판이 전도성이 있어야 한다. 이에 따라, 전도성 반도체 기판이 적용되는 경우, 전도성을 향상시키기 위하여 기판에 도펀트가 첨가된다. 그런데, 기판에 첨가된 도펀트는 방출되는 빛에 대한 흡수 및 산란(Absorption and Scattering) 현상을 발생시키므로 전력 변환 효율(PCE)을 떨어뜨리는 원인이 될 수 있다.On the other hand, in the conventional semiconductor device, when the power is supplied to the light emitting structure through the substrate, the substrate must be conductive. Accordingly, when a conductive semiconductor substrate is applied, a dopant is added to the substrate to improve the conductivity. However, the dopant added to the substrate causes absorption and scattering of the emitted light, which may cause a decrease in power conversion efficiency (PCE).

하지만, 실시 예에 따른 반도체 소자(200)에 의하면, 이상에서 설명된 바와 같이, 상기 기판(105)이 전도성 기판이 아니어도 되므로, 상기 기판(105)에 별도의 도펀트가 첨가되지 않아도 된다. 이에 따라, 실시 예에 따른 상기 기판(105)에 도펀트가 첨가되지 않아도 되므로, 상기 기판(105)에서 도펀트에 의한 흡수 및 산란이 발생되는 현상을 줄일 수 있게 된다. 따라서, 실시 예에 의하면, 복수의 발광구조물(P1, P2, P3, P4, …)에서 발생된 빛을 하부 방향으로 효과적으로 제공할 수 있게 되며, 전력 변환 효율(PCE)이 향상될 수 있게 된다.However, according to the semiconductor device 200 according to the embodiment, as described above, the substrate 105 may not be a conductive substrate, so that a separate dopant may not be added to the substrate 105. Accordingly, the dopant is not added to the substrate 105 according to the embodiment, so that absorption and scattering by the dopant in the substrate 105 can be reduced. Therefore, according to the embodiment, light generated from the plurality of light emitting structures P1, P2, P3, P4, ... can be effectively provided in a downward direction, and power conversion efficiency (PCE) can be improved.

또한, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 제1 본딩패드(155)에 연결된 상기 제1 전극(150)과 상기 제2 본딩패드(165)에 의하여 상기 복수의 발광구조물(P1, P2, P3, P4, …) 사이에 전류 확산이 효율적으로 수행될 수 있게 된다. 이에 따라, 실시 예에 따른 반도체 소자(200)에 의하면 상기 복수의 발광구조물(P1, P2, P3, P4, …)에서 전류 밀집 없이 전류가 효율적으로 확산되어 광 추출 효율이 향상될 수 있게 된다.In the semiconductor device 200 according to the embodiment of the present invention, the plurality of light emitting structures P 1, P 2, and P 3 are formed by the first electrode 150 and the second bonding pad 165 connected to the first bonding pad 155, P2, P3, P4, ...) can be efficiently performed. Accordingly, according to the semiconductor device 200 according to the embodiment, the current can be efficiently diffused in the plurality of light emitting structures P1, P2, P3, P4, ... without current crowding, and the light extraction efficiency can be improved.

한편, 도 7은 본 발명의 실시 예에 따른 반도체 소자의 다른 예를 나타낸 도면이다. 이하에서 도 7을 참조하여 실시 예에 따른 반도체 소자의 다른 예를 설명함에 있어, 이상에서 도 1 내지 도 6a 및 도 6b를 참조하여 설명된 반도체 소자의 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.7 is a view showing another example of the semiconductor device according to the embodiment of the present invention. Hereinafter, another example of the semiconductor device according to the embodiment will be described with reference to FIG. 7, and the description of the elements overlapping with those of the semiconductor device described above with reference to FIGS. 1 to 6A and 6B will be omitted .

실시 예에 따른 반도체 소자(200)는, 도 7에 도시된 바와 같이, 도 1 및 도 2를 참조하여 설명된 실시 예에 따른 반도체 소자에 비하여 제2 전극(160)을 더 포함할 수 있다. The semiconductor device 200 according to the embodiment may further include a second electrode 160 as compared to the semiconductor device according to the embodiment described with reference to FIGS. 1 and 2, as shown in FIG.

본 발명의 실시 예에 따른 반도체 소자(200)는, 도 7에 도시된 바와 같이, 복수의 발광구조물(P1, P2, …), 제1 전극(150), 제2 전극(160), 제1 본딩패드(155), 제2 본딩패드(165)를 포함할 수 있다.The semiconductor device 200 according to the embodiment of the present invention includes a plurality of light emitting structures P1, P2, ..., a first electrode 150, a second electrode 160, A bonding pad 155, and a second bonding pad 165.

상기 제1 전극(150)은 상기 복수의 발광구조물(P1, P2, …) 사이에 배치될 수 있다. 상기 제1 전극(150)은 상기 복수의 발광구조물(P1, P2, …)을 노출시키는 복수의 제1 개구부를 포함할 수 있다. The first electrode 150 may be disposed between the plurality of light emitting structures P1, P2, .... The first electrode 150 may include a plurality of first openings exposing the plurality of light emitting structures P1, P2, ....

상기 제1 전극(150)에 제공된 상기 복수의 제1 개구부는 상기 복수의 발광구조물(P1, P2, …)의 상부 면을 노출시킬 수 있다. 상기 제1 전극(150)에 제공된 상기 복수의 제1 개구부는 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층의 상부 면을 노출시킬 수 있다. 상기 제1 전극(150)은 상기 복수의 발광구조물(P1, P2, …)의 제1 도전형 DBR층과 전기적으로 연결될 수 있다.The plurality of first openings provided in the first electrode 150 may expose the upper surfaces of the plurality of light emitting structures P1, P2, .... The plurality of first openings provided in the first electrode 150 may expose the upper surface of the second conductivity type DBR layer of the plurality of light emitting structures P1, P2, .... The first electrode 150 may be electrically connected to the first conductivity type DBR layer of the plurality of light emitting structures P1, P2, ....

상기 제2 전극(150)은 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층에 전기적으로 연결될 수 있다. 상기 제2 전극(150)은 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층에 전기적으로 공통 연결될 수 있다. 상기 제2 전극(150)은 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층의 상부 면에 배치될 수 있다. 예로서, 상기 제2 전극(150)의 하부 면이 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층의 상부 면에 직접 접촉되어 배치될 수 있다.The second electrode 150 may be electrically connected to the second conductivity type DBR layer of the plurality of light emitting structures P1, P2, .... The second electrode 150 may be electrically connected in common to the second conductivity type DBR layers of the plurality of light emitting structures P1, P2, .... The second electrode 150 may be disposed on the upper surface of the second conductive DBR layer of the plurality of light emitting structures P1, P2, .... For example, the lower surface of the second electrode 150 may be disposed in direct contact with the upper surface of the second conductive DBR layer of the plurality of light emitting structures P1, P2, ....

상기 제1 본딩패드(155)는 상기 복수의 발광구조물(P1, P2, …)과 이격되어 배치될 수 있다. 상기 제1 본딩패드(155)는 상기 제1 전극(150)과 전기적으로 연결될 수 있다.The first bonding pad 155 may be spaced apart from the plurality of light emitting structures P1, P2, .... The first bonding pad 155 may be electrically connected to the first electrode 150.

실시 예에 의하면, 상기 제1 본딩패드(155)는 복수의 발광구조물(P1, P2, …)의 제1 도전형 DBR층에 전기적으로 연결될 수 있다. 실시 예에 의하면, 상기 제1 본딩패드(155)는 복수의 발광구조물(P1, P2, …)의 제1 도전형 DBR층에 전기적으로 공통 연결될 수 있다.The first bonding pad 155 may be electrically connected to the first conductivity type DBR layer of the plurality of light emitting structures P1, P2, .... According to the embodiment, the first bonding pad 155 may be electrically connected to the first conductive DBR layer of the plurality of light emitting structures P1, P2, ....

상기 제2 본딩패드(165)는 상기 제1 본딩패드(155)와 이격되어 배치될 수 있다. 상기 제2 본딩패드(165)는 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층에 전기적으로 연결될 수 있다. 상기 제2 본딩패드(165)는 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층에 전기적으로 공통 연결될 수 있다. 예로서, 상기 제2 본딩패드(165)는 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층의 상부 면에 배치될 수 있다. The second bonding pad 165 may be spaced apart from the first bonding pad 155. The second bonding pad 165 may be electrically connected to the second conductive DBR layer of the plurality of light emitting structures P1, P2, .... The second bonding pad 165 may be electrically connected in common to the second conductive DBR layers of the plurality of light emitting structures P1, P2, .... For example, the second bonding pad 165 may be disposed on the upper surface of the second conductive DBR layer of the plurality of light emitting structures P1, P2, ....

실시 예에 의하면, 상기 제2 전극(160)은 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층의 상부 면과 상기 제2 본딩패드(165) 사이에 배치될 수 있다. 상기 제2 전극(160)은 상기 제2 본딩패드(165)와 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층 간의 오믹 특성을 향상시킬 수 있다.The second electrode 160 may be disposed between the upper surface of the second conductive DBR layer of the plurality of light emitting structures P1, P2, ... and the second bonding pad 165 . The second electrode 160 may improve ohmic characteristics between the second bonding pad 165 and the second conductive DBR layer of the plurality of light emitting structures P1, P2, ....

예로서, 상기 제2 전극(160)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Ti, W, Cr 및 이들 중 둘 이상의 합금으로 구성된 물질을 포함하는 그룹 중에서 선택된 물질로 형성될 수 있다. 상기 제2 전극(160)은 하나의 층 또는 복수의 층으로 형성될 수 있다.For example, the second electrode 160 may be formed of a material composed of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Ti, W, Cr, , &Lt; / RTI &gt; The second electrode 160 may be formed of one layer or a plurality of layers.

또한, 실시 예에 따른 반도체 소자(200)는, 도 1에 도시된 바와 같이, 복수의 더미 발광구조물(D1, D2, D3, D4)을 포함할 수 있다. 상기 복수의 더미 발광구조물(D1, D2, D3, D4)은 제1 도전형 DBR층, 활성층, 제2 도전형 DBR층을 포함할 수 있다. 또한, 상기 복수의 더미 발광구조물(D1, D2, D3, D4) 중에서 상기 제1 더미 발광구조물(D1)의 상부와 상기 제2 더미 발광구조물(D2)의 상부에는 상기 제1 본딩패드(155)가 배치될 수 있다.Also, the semiconductor device 200 according to the embodiment may include a plurality of dummy light emitting structures D1, D2, D3, and D4, as shown in FIG. The plurality of dummy light emitting structures D1, D2, D3, and D4 may include a first conductive DBR layer, an active layer, and a second conductive DBR layer. The first bonding pad 155 is formed on the upper portion of the first dummy light emitting structure D1 and the second dummy light emitting structure D2 among the plurality of dummy light emitting structures D1, D2, D3, and D4. Can be disposed.

상기 복수의 더미 발광구조물(D1, D2, D3, D4)은 상기 제2 본딩패드(165)로부터 이격되어 배치될 수 있다. 예로서, 제1 더미 발광구조물(D1)의 상부 영역에 상기 제1 본딩패드(155)가 배치될 수 있다.The plurality of dummy light emitting structures D1, D2, D3, and D4 may be spaced apart from the second bonding pad 165. For example, the first bonding pad 155 may be disposed in an upper region of the first dummy light emitting structure D1.

상기 제1 더미 발광구조물(D1)은 제1 도전형 DBR층(113), 제2 도전형 DBR층(119)을 포함할 수 있다. 또한, 상기 제1 더미 발광구조물(D1)은 활성층(116)과 애퍼쳐층(118)을 포함할 수 있다.The first dummy light emitting structure D1 may include a first conductive DBR layer 113 and a second conductive DBR layer 119. In addition, the first dummy light emitting structure D1 may include an active layer 116 and an aperture layer 118.

실시 예에 따른 반도체 소자(200)는, 도 7에 도시된 바와 같이, 패드전극(153)을 포함할 수 있다. 상기 패드전극(153)은 상기 제1 전극(150)과 전기적으로 연결될 수 있다. 상기 패드전극(153)은 상기 제1 발광구조물(P1)과 상기 제2 발광구조물(P2) 사이에 배치된 상기 제1 전극(150)으로부터 연장되어 배치될 수 있다.The semiconductor device 200 according to the embodiment may include a pad electrode 153, as shown in FIG. The pad electrode 153 may be electrically connected to the first electrode 150. The pad electrode 153 may extend from the first electrode 150 disposed between the first light emitting structure P1 and the second light emitting structure P2.

상기 패드전극(153)은 상기 제1 도전형 DBR층(113)에 전기적으로 연결될 수 있다. 상기 패드전극(153)은 상기 활성층(116)에 전기적으로 연결될 수 있다. 상기 패드전극(153)은 상기 제2 도전형 DBR층(119)에 전기적으로 연결될 수 있다. 상기 패드전극(153)은 상기 제1 도전형 DBR층(113)과 상기 제2 도전형 DBR층(119)에 전기적으로 공통 연결될 수 있다. 이에 따라, 상기 제1 더미 발광구조물(D1)은 빛을 생성하지 않을 수 있다.The pad electrode 153 may be electrically connected to the first conductive DBR layer 113. The pad electrode 153 may be electrically connected to the active layer 116. The pad electrode 153 may be electrically connected to the second conductive DBR layer 119. The pad electrode 153 may be electrically connected in common to the first conductive DBR layer 113 and the second conductive DBR layer 119. Accordingly, the first dummy light emitting structure D1 may not generate light.

실시 예에 의하면, 상기 패드전극(153) 위에 상기 제1 본딩패드(155)가 배치될 수 있다. 상기 패드전극(153)의 측면에 상기 절연층(140)이 배치될 수 있다. 상기 절연층(140)에 의하여 노출된 상기 패드전극(153)의 상부 면에 상기 제1 본딩패드(155)가 배치될 수 있다.According to the embodiment, the first bonding pad 155 may be disposed on the pad electrode 153. The insulating layer 140 may be disposed on a side surface of the pad electrode 153. The first bonding pad 155 may be disposed on the upper surface of the pad electrode 153 exposed by the insulating layer 140.

또한, 상기 절연층(140)은, 상기 제1 발광구조물(P1) 둘레와 제2 발광구조물(P2) 둘레에서, 상기 제1 전극(150)의 상부 면과 상기 제2 본딩패드(165)의 하부 면 사이에 배치될 수 있다.The insulating layer 140 is formed on the upper surface of the first electrode 150 and the second bonding pad 165 on the periphery of the first light emitting structure P1 and the second light emitting structure P2. May be disposed between the lower surfaces.

실시 예에 의하면, 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층의 상부 면에 상기 제2 본딩패드(165)가 접촉되어 배치될 수 있다. 또한, 상기 복수의 발광구조물(P1, P2, …)의 제1 도전형 DBR층에 상기 제1 전극(150)이 연결되어 배치되고, 상기 제1 전극(150)으로부터 연장된 상기 패드전극(153) 위에 상기 제1 본딩패드(155)가 접촉되어 배치될 수 있다. 이에 따라, 상기 제1 본딩패드(155) 및 상기 제2 본딩패드(165)를 통하여 상기 복수의 발광구조물(P1, P2, …)에서 발생된 열이 외부로 효과적으로 방출될 수 있다. According to the embodiment, the second bonding pad 165 may be disposed in contact with the upper surface of the second conductivity type DBR layer of the plurality of light emitting structures P1, P2, .... The first electrode 150 is connected to the first conductive DBR layer of the plurality of light emitting structures P1, P2, ... and the pad electrode 153 extended from the first electrode 150 The first bonding pad 155 may be disposed in contact with the first bonding pad 155. Accordingly, the heat generated from the plurality of light emitting structures P1, P2, ... can be effectively discharged to the outside through the first bonding pad 155 and the second bonding pad 165. [

한편, 일반적인 반도체 소자의 경우, 발광구조물에서 발생된 열에 의하여 전력 변환 효율(PCE: Power Conversion Efficiency)이 많이 저하되는 것으로 알려져 있다. 그리고, 하부에 배치된 기판을 통해 발광구조물에 전원이 제공되는 경우, 일반적으로 기판을 통해 열 방출이 수행된다. 그런데, 기판의 열 전도율이 낮은 편이므로 발광구조물에서 발생된 열을 외부로 방출하는데 어려움이 있다. 예로서, GaAs 기판의 경우 열전도율이 52W/(m*K)로서 낮은 것으로 알려져 있다. On the other hand, in the case of a general semiconductor device, it is known that the power conversion efficiency (PCE) is significantly lowered due to the heat generated in the light emitting structure. When power is supplied to the light emitting structure through the substrate disposed at the lower portion, heat emission is generally performed through the substrate. However, since the thermal conductivity of the substrate is low, it is difficult to release the heat generated in the light emitting structure to the outside. For example, it is known that the thermal conductivity of a GaAs substrate is as low as 52 W / (m * K).

그러나, 실시 예에 의하면, 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)를 통하여 외부 방열 기판 등에 연결될 수 있으므로, 상기 복수의 발광구조물(P1, P2, …)에서 발생된 열을 외부로 효과적으로 방출할 수 있게 된다. 따라서, 실시 예에 의하면, 반도체 소자(200)에서 발생된 열을 외부로 효과적으로 배출할 수 있으므로 전력 변화 효율(PCE)이 향상될 수 있게 된다.However, according to the embodiment, since the first bonding pad 155 and the second bonding pad 165 can be connected to the external heat dissipating substrate or the like, the heat generated from the plurality of light emitting structures P1, P2, To the outside effectively. Therefore, according to the embodiment, since the heat generated in the semiconductor device 200 can be effectively discharged to the outside, the power conversion efficiency (PCE) can be improved.

한편, 실시 예에 따른 반도체 소자(200)에 의하면, 이상에서 설명된 바와 같이, 상기 반도체 소자(200)의 하부 방향으로 빛이 방출되도록 구현될 수 있다. 실시 예에 따른 반도체 소자(200)에 의하면, 상기 복수의 발광구조물(P1, P2, …)의 하부 영역에 제공된 제1 도전형 DBR층의 반사율이 상부 영역에 제공된 제2 도전형 DBR층의 반사율에 비해 더 작게 선택될 수 있다. 이에 따라, 상기 복수의 발광구조물(P1, P2, …)에서 생성된 빛이 상기 반도체 소자(200)의 기판(105) 방향으로 방출될 수 있게 된다.Meanwhile, according to the semiconductor device 200 according to the embodiment, as described above, light can be emitted in a downward direction of the semiconductor device 200. The reflectance of the first conductivity type DBR layer provided in a lower region of the plurality of light emitting structures P1, P2, ... is higher than that of the second conductivity type DBR layer provided in the upper region, Can be selected to be smaller. Accordingly, light generated in the plurality of light emitting structures P1, P2, ... can be emitted toward the substrate 105 of the semiconductor device 200. [

또한, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 절연층(140)이 DBR층으로 제공될 수 있다. 이에 따라, 상기 복수의 발광구조물(P1, P2, …)에서 생성된 빛이 상부에 배치된 상기 절연층(140)에서 반사되어 하부 방향으로 효과적으로 추출될 수 있게 된다.In addition, according to the semiconductor device 200 according to the embodiment, the insulating layer 140 may be provided as a DBR layer. Accordingly, the light generated from the plurality of light emitting structures P1, P2, ... can be reflected by the insulating layer 140 disposed on the upper side and can be effectively extracted downward.

예로서, 상기 절연층(140)은 SiO2와 TiO2가 복수의 층으로 적층되어 형성된 DBR층으로 제공될 수 있다. 또한, 상기 절연층(140)은 Ta2O3와 SiO2가 복수의 층으로 적층되어 형성된 DBR층으로 제공될 수 있다. 또한, 상기 절연층(140)은 SiO2와 Si3N4가 복수의 층으로 적층되어 형성된 DBR층으로 제공될 수 있다.For example, the insulating layer 140 may be provided as a DBR layer formed by stacking SiO 2 and TiO 2 as a plurality of layers. In addition, the insulating layer 140 may be provided as a DBR layer formed by stacking Ta 2 O 3 and SiO 2 in a plurality of layers. In addition, the insulating layer 140 may be provided as a DBR layer formed by stacking SiO 2 and Si 3 N 4 into a plurality of layers.

한편, 종래 반도체 소자에서 기판을 통해 발광구조물에 전원을 제공하는 경우, 기판이 전도성이 있어야 한다. 이에 따라, 전도성 반도체 기판이 적용되는 경우, 전도성을 향상시키기 위하여 기판에 도펀트가 첨가된다. 그런데, 기판에 첨가된 도펀트는 방출되는 빛에 대한 흡수 및 산란(Absorption and Scattering) 현상을 발생시키므로 전력 변환 효율(PCE)을 떨어뜨리는 원인이 될 수 있다.On the other hand, in the conventional semiconductor device, when the power is supplied to the light emitting structure through the substrate, the substrate must be conductive. Accordingly, when a conductive semiconductor substrate is applied, a dopant is added to the substrate to improve the conductivity. However, the dopant added to the substrate causes absorption and scattering of the emitted light, which may cause a decrease in power conversion efficiency (PCE).

하지만, 실시 예에 따른 반도체 소자(200)에 의하면, 이상에서 설명된 바와 같이, 상기 기판(105)이 전도성 기판이 아니어도 되므로, 상기 기판(105)에 별도의 도펀트가 첨가되지 않아도 된다. 이에 따라, 실시 예에 따른 상기 기판(105)에 도펀트가 첨가되지 않아도 되므로, 상기 기판(105)에서 도펀트에 의한 흡수 및 산란이 발생되는 현상을 줄일 수 있게 된다. 따라서, 실시 예에 의하면, 복수의 발광구조물(P1, P2, …)에서 발생된 빛을 하부 방향으로 효과적으로 제공할 수 있게 되며, 전력 변환 효율(PCE)이 향상될 수 있게 된다.However, according to the semiconductor device 200 according to the embodiment, as described above, the substrate 105 may not be a conductive substrate, so that a separate dopant may not be added to the substrate 105. Accordingly, the dopant is not added to the substrate 105 according to the embodiment, so that absorption and scattering by the dopant in the substrate 105 can be reduced. Therefore, according to the embodiment, light generated in the plurality of light emitting structures P1, P2, ... can be effectively provided in the downward direction, and the power conversion efficiency (PCE) can be improved.

또한, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 제1 본딩패드(155)에 연결된 상기 제1 전극(150)과 상기 제2 본딩패드(165)에 연결된 상기 제2 전극(160)에 의하여 상기 복수의 발광구조물(P1, P2, …) 사이에 전류 확산이 효율적으로 수행될 수 있게 된다. 이에 따라, 실시 예에 따른 반도체 소자(200)에 의하면 상기 복수의 발광구조물(P1, P2, …)에서 전류 밀집 없이 전류가 효율적으로 확산되어 광 추출 효율이 향상될 수 있게 된다.According to the semiconductor device 200 of the embodiment, the first electrode 150 connected to the first bonding pad 155 and the second electrode 160 connected to the second bonding pad 165 Thus, current diffusion can be efficiently performed between the plurality of light emitting structures P1, P2, .... Accordingly, according to the semiconductor device 200 according to the embodiment, current can be efficiently diffused in the plurality of light emitting structures P1, P2, ... without current crowding, and the light extraction efficiency can be improved.

한편, 도 8은 본 발명의 실시 예에 따른 반도체 소자의 또 다른 예를 나타낸 도면이다. 이하에서 도 8을 참조하여 실시 예에 따른 반도체 소자의 또 다른 예를 설명함에 있어, 이상에서 도 1 내지 도 7을 참조하여 설명된 반도체 소자의 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.8 is a view showing another example of the semiconductor device according to the embodiment of the present invention. Hereinafter, another example of the semiconductor device according to the embodiment will be described with reference to FIG. 8, and the description of the elements overlapping with those of the semiconductor device described above with reference to FIGS. 1 to 7 may be omitted .

실시 예에 따른 반도체 소자(200)는, 도 8에 도시된 바와 같이, 도 1 및 도 2를 참조하여 설명된 실시 예에 따른 반도체 소자에 비하여 제1 본딩패드(155)가 제공된 영역에서 구성요소 간의 배치에 차이점이 있다.The semiconductor device 200 according to the embodiment is different from the semiconductor device according to the embodiment described with reference to Figs. 1 and 2 as shown in Fig. 8 in the region where the first bonding pad 155 is provided, There is a difference in the arrangement between the two.

본 발명의 실시 예에 따른 반도체 소자(200)는, 도 8에 도시된 바와 같이, 복수의 발광구조물(P1, P2, …), 제1 전극(150), 제1 본딩패드(155), 제2 본딩패드(165)를 포함할 수 있다. The semiconductor device 200 according to the embodiment of the present invention includes a plurality of light emitting structures P1, P2, ..., a first electrode 150, a first bonding pad 155, 2 bonding pads 165. [0029]

상기 제1 전극(150)은 상기 복수의 발광구조물(P1, P2, …) 사이에 배치될 수 있다. 상기 제1 전극(150)은 상기 복수의 발광구조물(P1, P2, …)을 노출시키는 복수의 제1 개구부를 포함할 수 있다.The first electrode 150 may be disposed between the plurality of light emitting structures P1, P2, .... The first electrode 150 may include a plurality of first openings exposing the plurality of light emitting structures P1, P2, ....

상기 제1 전극(150)에 제공된 상기 복수의 제1 개구부는 상기 복수의 발광구조물(P1, P2, …)의 상부 면을 노출시킬 수 있다. 상기 제1 전극(150)에 제공된 상기 복수의 제1 개구부는 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층의 상부 면을 노출시킬 수 있다. 상기 제1 전극(150)은 상기 복수의 발광구조물(P1, P2, …)의 제1 도전형 DBR층과 전기적으로 연결될 수 있다.The plurality of first openings provided in the first electrode 150 may expose the upper surfaces of the plurality of light emitting structures P1, P2, .... The plurality of first openings provided in the first electrode 150 may expose the upper surface of the second conductivity type DBR layer of the plurality of light emitting structures P1, P2, .... The first electrode 150 may be electrically connected to the first conductivity type DBR layer of the plurality of light emitting structures P1, P2, ....

상기 제2 전극(150)은 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층에 전기적으로 연결될 수 있다. 상기 제2 전극(150)은 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층에 전기적으로 공통 연결될 수 있다. 상기 제2 전극(150)은 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층의 상부 면에 배치될 수 있다. 예로서, 상기 제2 전극(150)의 하부 면이 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층의 상부 면에 직접 접촉되어 배치될 수 있다.The second electrode 150 may be electrically connected to the second conductivity type DBR layer of the plurality of light emitting structures P1, P2, .... The second electrode 150 may be electrically connected in common to the second conductivity type DBR layers of the plurality of light emitting structures P1, P2, .... The second electrode 150 may be disposed on the upper surface of the second conductive DBR layer of the plurality of light emitting structures P1, P2, .... For example, the lower surface of the second electrode 150 may be disposed in direct contact with the upper surface of the second conductive DBR layer of the plurality of light emitting structures P1, P2, ....

상기 제1 본딩패드(155)는 상기 복수의 발광구조물(P1, P2, …)과 이격되어 배치될 수 있다. 상기 제1 본딩패드(155)는 상기 제1 전극(150)과 전기적으로 연결될 수 있다.The first bonding pad 155 may be spaced apart from the plurality of light emitting structures P1, P2, .... The first bonding pad 155 may be electrically connected to the first electrode 150.

실시 예에 의하면, 상기 제1 본딩패드(155)는 복수의 발광구조물(P1, P2, …)의 제1 도전형 DBR층에 전기적으로 연결될 수 있다. 실시 예에 의하면, 상기 제1 본딩패드(155)는 복수의 발광구조물(P1, P2, …)의 제1 도전형 DBR층에 전기적으로 공통 연결될 수 있다.The first bonding pad 155 may be electrically connected to the first conductivity type DBR layer of the plurality of light emitting structures P1, P2, .... According to the embodiment, the first bonding pad 155 may be electrically connected to the first conductive DBR layer of the plurality of light emitting structures P1, P2, ....

상기 제2 본딩패드(165)는 상기 제1 본딩패드(155)와 이격되어 배치될 수 있다. 상기 제2 본딩패드(165)는 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층에 전기적으로 연결될 수 있다. 상기 제2 본딩패드(165)는 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층에 전기적으로 공통 연결될 수 있다. 예로서, 상기 제2 본딩패드(165)는 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층의 상부 면에 배치될 수 있다.The second bonding pad 165 may be spaced apart from the first bonding pad 155. The second bonding pad 165 may be electrically connected to the second conductive DBR layer of the plurality of light emitting structures P1, P2, .... The second bonding pad 165 may be electrically connected in common to the second conductive DBR layers of the plurality of light emitting structures P1, P2, .... For example, the second bonding pad 165 may be disposed on the upper surface of the second conductive DBR layer of the plurality of light emitting structures P1, P2, ....

실시 예에 따른 반도체 소자(200)는, 도 8에 도시된 바와 같이, 패드전극(153)을 포함할 수 있다. 상기 패드전극(153)은 상기 제1 전극(150)과 전기적으로 연결될 수 있다. 상기 패드전극(153)은 상기 제1 발광구조물(P1)과 상기 제2 발광구조물(P2) 사이에 배치된 상기 제1 전극(150)으로부터 연장되어 배치될 수 있다.The semiconductor device 200 according to the embodiment may include a pad electrode 153, as shown in FIG. The pad electrode 153 may be electrically connected to the first electrode 150. The pad electrode 153 may extend from the first electrode 150 disposed between the first light emitting structure P1 and the second light emitting structure P2.

상기 패드전극(153)은 상기 제1 도전형 DBR층(113)에 전기적으로 연결될 수 있다. 상기 패드전극(153)은 상기 제1 도전형 DBR층(113) 위에 배치될 수 있다. 예로서, 상기 패드전극(153)의 하부 면이 상기 제1 도전형 DBR층(113)의 상부 면 위에 직접 접촉되어 배치될 수 있다.The pad electrode 153 may be electrically connected to the first conductive DBR layer 113. The pad electrode 153 may be disposed on the first conductive DBR layer 113. For example, the lower surface of the pad electrode 153 may be disposed in direct contact with the upper surface of the first conductive DBR layer 113.

실시 예에 따른 반도체 소자(200)에 의하면, 도 8에 도시된 바와 같이, 상기 패드전극(153)의 상부 면이 상기 제1 전극(150)의 상부 면과 동일 평면에 배치될 수 있다. 즉, 상기 패드전극(153)과 상기 제1 전극(150)이 단차 없게 배치될 수 있다. 따라서, 실시 예에 의하면 단차 영역에서 발생될 수 있는 상기 패드전극(153) 또는 상기 제1 전극(150)의 손상을 방지할 수 있게 된다. 8, the upper surface of the pad electrode 153 may be disposed on the same plane as the upper surface of the first electrode 150. In the semiconductor device 200 according to an embodiment of the present invention, That is, the pad electrode 153 and the first electrode 150 may be arranged without a step. Therefore, according to the embodiment, it is possible to prevent damage to the pad electrode 153 or the first electrode 150, which may occur in the step difference region.

실시 예에 의하면, 상기 패드전극(153) 위에 상기 제1 본딩패드(155)가 배치될 수 있다. 예로서, 상기 패드전극(153)의 일부 영역 위에 상기 절연층(140)이 배치될 수 있다. 상기 절연층(140)에 의하여 노출된 상기 패드전극(153)의 상부 면에 상기 제1 본딩패드(155)가 배치될 수 있다.According to the embodiment, the first bonding pad 155 may be disposed on the pad electrode 153. For example, the insulating layer 140 may be disposed on a portion of the pad electrode 153. The first bonding pad 155 may be disposed on the upper surface of the pad electrode 153 exposed by the insulating layer 140.

또한, 상기 절연층(140)은, 상기 제1 발광구조물(P1) 둘레와 제2 발광구조물(P2) 둘레에서, 상기 제1 전극(150)의 상부 면과 상기 제2 본딩패드(165)의 하부 면 사이에 배치될 수 있다.The insulating layer 140 is formed on the upper surface of the first electrode 150 and the second bonding pad 165 on the periphery of the first light emitting structure P1 and the second light emitting structure P2. May be disposed between the lower surfaces.

실시 예에 의하면, 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층의 상부 면에 상기 제2 본딩패드(165)가 접촉되어 배치될 수 있다. 또한, 상기 복수의 발광구조물(P1, P2, …)의 제1 도전형 DBR층에 상기 제1 전극(150)이 연결되어 배치되고, 상기 제1 전극(150)으로부터 연장된 상기 패드전극(153) 위에 상기 제1 본딩패드(155)가 접촉되어 배치될 수 있다. 이에 따라, 상기 제1 본딩패드(155) 및 상기 제2 본딩패드(165)를 통하여 상기 복수의 발광구조물(P1, P2, …)에서 발생된 열이 외부로 효과적으로 방출될 수 있다.According to the embodiment, the second bonding pad 165 may be disposed in contact with the upper surface of the second conductivity type DBR layer of the plurality of light emitting structures P1, P2, .... The first electrode 150 is connected to the first conductive DBR layer of the plurality of light emitting structures P1, P2, ... and the pad electrode 153 extended from the first electrode 150 The first bonding pad 155 may be disposed in contact with the first bonding pad 155. Accordingly, the heat generated from the plurality of light emitting structures P1, P2, ... can be effectively discharged to the outside through the first bonding pad 155 and the second bonding pad 165. [

한편, 일반적인 반도체 소자의 경우, 발광구조물에서 발생된 열에 의하여 전력 변환 효율(PCE: Power Conversion Efficiency)이 많이 저하되는 것으로 알려져 있다. 그리고, 하부에 배치된 기판을 통해 발광구조물에 전원이 제공되는 경우, 일반적으로 기판을 통해 열 방출이 수행된다. 그런데, 기판의 열 전도율이 낮은 편이므로 발광구조물에서 발생된 열을 외부로 방출하는데 어려움이 있다. 예로서, GaAs 기판의 경우 열전도율이 52W/(m*K)로서 낮은 것으로 알려져 있다.On the other hand, in the case of a general semiconductor device, it is known that the power conversion efficiency (PCE) is significantly lowered due to the heat generated in the light emitting structure. When power is supplied to the light emitting structure through the substrate disposed at the lower portion, heat emission is generally performed through the substrate. However, since the thermal conductivity of the substrate is low, it is difficult to release the heat generated in the light emitting structure to the outside. For example, it is known that the thermal conductivity of a GaAs substrate is as low as 52 W / (m * K).

그러나, 실시 예에 의하면, 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)를 통하여 외부 방열 기판 등에 연결될 수 있으므로, 상기 복수의 발광구조물(P1, P2, …)에서 발생된 열을 외부로 효과적으로 방출할 수 있게 된다. 따라서, 실시 예에 의하면, 반도체 소자(200)에서 발생된 열을 외부로 효과적으로 배출할 수 있으므로 전력 변화 효율(PCE)이 향상될 수 있게 된다.However, according to the embodiment, since the first bonding pad 155 and the second bonding pad 165 can be connected to the external heat dissipating substrate or the like, the heat generated from the plurality of light emitting structures P1, P2, To the outside effectively. Therefore, according to the embodiment, since the heat generated in the semiconductor device 200 can be effectively discharged to the outside, the power conversion efficiency (PCE) can be improved.

한편, 실시 예에 따른 반도체 소자(200)에 의하면, 이상에서 설명된 바와 같이, 상기 반도체 소자(200)의 하부 방향으로 빛이 방출되도록 구현될 수 있다. 실시 예에 따른 반도체 소자(200)에 의하면, 상기 복수의 발광구조물(P1, P2, …)의 하부 영역에 제공된 제1 도전형 DBR층의 반사율이 상부 영역에 제공된 제2 도전형 DBR층의 반사율에 비해 더 작게 선택될 수 있다. 이에 따라, 상기 복수의 발광구조물(P1, P2, …)에서 생성된 빛이 상기 반도체 소자(200)의 기판(105) 방향으로 방출될 수 있게 된다.Meanwhile, according to the semiconductor device 200 according to the embodiment, as described above, light can be emitted in a downward direction of the semiconductor device 200. The reflectance of the first conductivity type DBR layer provided in a lower region of the plurality of light emitting structures P1, P2, ... is higher than that of the second conductivity type DBR layer provided in the upper region, Can be selected to be smaller. Accordingly, light generated in the plurality of light emitting structures P1, P2, ... can be emitted toward the substrate 105 of the semiconductor device 200. [

또한, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 절연층(140)이 DBR층으로 제공될 수 있다. 이에 따라, 상기 복수의 발광구조물(P1, P2, …)에서 생성된 빛이 상부에 배치된 상기 절연층(140)에서 반사되어 하부 방향으로 효과적으로 추출될 수 있게 된다.In addition, according to the semiconductor device 200 according to the embodiment, the insulating layer 140 may be provided as a DBR layer. Accordingly, the light generated from the plurality of light emitting structures P1, P2, ... can be reflected by the insulating layer 140 disposed on the upper side and can be effectively extracted downward.

예로서, 상기 절연층(140)은 SiO2와 TiO2가 복수의 층으로 적층되어 형성된 DBR층으로 제공될 수 있다. 또한, 상기 절연층(140)은 Ta2O3와 SiO2가 복수의 층으로 적층되어 형성된 DBR층으로 제공될 수 있다. 또한, 상기 절연층(140)은 SiO2와 Si3N4가 복수의 층으로 적층되어 형성된 DBR층으로 제공될 수 있다.For example, the insulating layer 140 may be provided as a DBR layer formed by stacking SiO 2 and TiO 2 as a plurality of layers. In addition, the insulating layer 140 may be provided as a DBR layer formed by stacking Ta 2 O 3 and SiO 2 in a plurality of layers. In addition, the insulating layer 140 may be provided as a DBR layer formed by stacking SiO 2 and Si 3 N 4 into a plurality of layers.

한편, 종래 반도체 소자에서 기판을 통해 발광구조물에 전원을 제공하는 경우, 기판이 전도성이 있어야 한다. 이에 따라, 전도성 반도체 기판이 적용되는 경우, 전도성을 향상시키기 위하여 기판에 도펀트가 첨가된다. 그런데, 기판에 첨가된 도펀트는 방출되는 빛에 대한 흡수 및 산란(Absorption and Scattering) 현상을 발생시키므로 전력 변환 효율(PCE)을 떨어뜨리는 원인이 될 수 있다.On the other hand, in the conventional semiconductor device, when the power is supplied to the light emitting structure through the substrate, the substrate must be conductive. Accordingly, when a conductive semiconductor substrate is applied, a dopant is added to the substrate to improve the conductivity. However, the dopant added to the substrate causes absorption and scattering of the emitted light, which may cause a decrease in power conversion efficiency (PCE).

하지만, 실시 예에 따른 반도체 소자(200)에 의하면, 이상에서 설명된 바와 같이, 상기 기판(105)이 전도성 기판이 아니어도 되므로, 상기 기판(105)에 별도의 도펀트가 첨가되지 않아도 된다. 이에 따라, 실시 예에 따른 상기 기판(105)에 도펀트가 첨가되지 않아도 되므로, 상기 기판(105)에서 도펀트에 의한 흡수 및 산란이 발생되는 현상을 줄일 수 있게 된다. 따라서, 실시 예에 의하면, 복수의 발광구조물(P1, P2, …)에서 발생된 빛을 하부 방향으로 효과적으로 제공할 수 있게 되며, 전력 변환 효율(PCE)이 향상될 수 있게 된다.However, according to the semiconductor device 200 according to the embodiment, as described above, the substrate 105 may not be a conductive substrate, so that a separate dopant may not be added to the substrate 105. Accordingly, the dopant is not added to the substrate 105 according to the embodiment, so that absorption and scattering by the dopant in the substrate 105 can be reduced. Therefore, according to the embodiment, light generated in the plurality of light emitting structures P1, P2, ... can be effectively provided in the downward direction, and the power conversion efficiency (PCE) can be improved.

또한, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 제1 본딩패드(155)에 연결된 상기 제1 전극(150)과 상기 제2 본딩패드(165)에 의하여 상기 복수의 발광구조물(P1, P2, …) 사이에 전류 확산이 효율적으로 수행될 수 있게 된다. 이에 따라, 실시 예에 따른 반도체 소자(200)에 의하면 상기 복수의 발광구조물(P1, P2, …)에서 전류 밀집 없이 전류가 효율적으로 확산되어 광 추출 효율이 향상될 수 있게 된다.In the semiconductor device 200 according to the embodiment of the present invention, the plurality of light emitting structures P 1, P 2, and P 3 are formed by the first electrode 150 and the second bonding pad 165 connected to the first bonding pad 155, P2, ... can be efficiently performed. Accordingly, according to the semiconductor device 200 according to the embodiment, current can be efficiently diffused in the plurality of light emitting structures P1, P2, ... without current crowding, and the light extraction efficiency can be improved.

한편, 도 9는 본 발명의 실시 예에 따른 반도체 소자의 또 다른 예를 나타낸 도면이다. 이하에서 도 9를 참조하여 실시 예에 따른 반도체 소자의 다른 예를 설명함에 있어, 이상에서 도 1 내지 도 8을 참조하여 설명된 반도체 소자의 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.9 is a view showing another example of the semiconductor device according to the embodiment of the present invention. Hereinafter, another example of the semiconductor device according to the embodiment will be described with reference to FIG. 9, and the description of the elements overlapping with those of the semiconductor device described above with reference to FIGS. 1 to 8 may be omitted.

실시 예에 따른 반도체 소자(200)는, 도 9에 도시된 바와 같이, 도 1 및 도 2를 참조하여 설명된 실시 예에 따른 반도체 소자에 비하여 제1 본딩패드(155)의 제공 위치에 차이가 있다. 실시 예에 의하면, 도 9에 도시된 바와 같이, 상기 제1 본딩패드(155)가 제2 본딩패드(165)의 일 측면에만 배치될 수 있다. The semiconductor device 200 according to the embodiment differs from the semiconductor device according to the embodiment described with reference to FIGS. 1 and 2 in the provision position of the first bonding pad 155 as shown in FIG. 9 have. According to the embodiment, as shown in FIG. 9, the first bonding pad 155 may be disposed only on one side of the second bonding pad 165.

도 1 및 도 2를 참조하여 설명된 반도체 소자의 경우, 상기 제2 본딩패드(165)의 양 측면에 제1 본딩패드(155)가 제공되었다. 이에 따라, 제1 본딩패드(155)가 배치될 영역만큼 발광구조물이 형성되지 못하는 손실이 발생될 수 있다.In the case of the semiconductor device described with reference to FIGS. 1 and 2, a first bonding pad 155 is provided on both sides of the second bonding pad 165. Accordingly, a loss may occur in which the light emitting structure can not be formed by the region where the first bonding pad 155 is to be disposed.

그러나, 실시 예에 따른 반도체 소자(200)에 의하면, 도 9에 도시된 바와 같이, 상기 제1 본딩패드(155)가 상기 제2 본딩패드(165)의 일 측면에만 제공되므로, 기판 상부의 외곽 영역에 제1 본딩패드(155) 형성을 위한 공간이 축소될 수 있다. 이에 따라, 실시 예에 따른 반도체 소자(200)에 의하면, 반도체 소자가 형성되는 기판의 면적을 줄일 수 있으므로, 웨이퍼의 동일 면적 대비 제조될 수 있는 반도체 소자의 개수를 증가시킬 수 있다.However, according to the semiconductor device 200 of the embodiment, as shown in FIG. 9, since the first bonding pad 155 is provided only on one side of the second bonding pad 165, The space for forming the first bonding pad 155 in the region can be reduced. Accordingly, the semiconductor device 200 according to the embodiment can reduce the area of the substrate on which the semiconductor devices are formed, thereby increasing the number of semiconductor devices that can be manufactured with respect to the same area of the wafer.

이상에서 설명된 실시 예에 따른 반도체 소자는 서브마운트에 부착되어 반도체 소자 패키지 형태로 공급될 수 있다. 도 10은 본 발명의 실시 예에 따른 반도체 소자 패키지를 나타낸 도면이다. 도 10을 참조하여 실시 예에 따른 반도체 소자 패키지를 설명함에 있어, 도 1 내지 도 9를 참조하여 설명된 반도체 소자의 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.The semiconductor device according to the embodiment described above can be attached to the submount and supplied in the form of a semiconductor device package. 10 is a view showing a semiconductor device package according to an embodiment of the present invention. Referring to FIG. 10, in describing the semiconductor device package according to the embodiment, description of elements overlapping with those of the semiconductor device described with reference to FIGS. 1 to 9 may be omitted.

실시 예에 따른 반도체 소자 패키지(400)는, 도 10에 도시된 바와 같이, 서브마운트(300)와, 상기 서브마운트(300) 위에 배치된 반도체 소자(200)를 포함할 수 있다. The semiconductor device package 400 according to the embodiment may include a submount 300 and a semiconductor device 200 disposed on the submount 300 as shown in FIG.

상기 반도체 소자(200)는 제1 본딩패드(155)와 제2 본딩패드(165)를 포함할 수 있다. 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)는 상기 반도체 소자(200)의 제1 면(S1)에 배치될 수 있다. 또한, 상기 반도체 소자(200)는 상기 제1 면(S1)과 반대 방향에 배치된 제2 면(S2)를 포함할 수 있다.The semiconductor device 200 may include a first bonding pad 155 and a second bonding pad 165. The first bonding pad 155 and the second bonding pad 165 may be disposed on the first surface S1 of the semiconductor device 200. [ In addition, the semiconductor device 200 may include a second surface S2 disposed in a direction opposite to the first surface S1.

실시 예에 의하면, 상기 반도체 소자(200)는 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)를 통해 상기 서브마운트(300) 위에 배치될 수 있다. 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)는 상기 서브마운트(300)에 전기적으로 연결될 수 있다. 상기 서브마운트(300)는 상기 반도체 소자(200)에 전원을 제공하는 회로기판을 포함할 수 있다.According to an embodiment, the semiconductor device 200 may be disposed on the submount 300 through the first bonding pad 155 and the second bonding pad 165. The first bonding pad 155 and the second bonding pad 165 may be electrically connected to the submount 300. The submount 300 may include a circuit board that provides power to the semiconductor device 200.

실시 예에 따른 반도체 소자(200)는 이상에서 설명된 바와 같이 상기 제2 면(S2)을 통하여 생성된 빛을 방출할 수 있다. 상기 반도체 소자(200)는 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)가 형성된 상기 제1 면(S1)의 반대 면인 상기 제2 면(S2)를 통해 외부로 빔을 제공할 수 있다.The semiconductor device 200 according to the embodiment may emit light generated through the second surface S2 as described above. The semiconductor device 200 may provide a beam to the outside via the second surface S2 that is the opposite side of the first surface S1 on which the first bonding pad 155 and the second bonding pad 165 are formed can do.

실시 예에 따른 반도체 소자 패키지(400)에 의하면, 상기 서브마운트(300)를 통해 상기 반도체 소자(200)에 전원을 공급할 수 있다. 또한, 상기 반도체 소자 패키지(400)는 상기 서브마운트(300)를 통해 상기 반도체 소자(200)에서 발생된 열을 효과적으로 방열시킬 수 있다.According to the semiconductor device package 400 according to the embodiment, power can be supplied to the semiconductor device 200 through the submount 300. In addition, the semiconductor device package 400 can effectively dissipate the heat generated in the semiconductor device 200 through the submount 300.

실시 예에 의하면, 상기 서브마운트(300)는 상기 반도체 소자(200)와 전기적으로 연결되는 회로를 포함할 수 있다. 예로서, 상기 서브마운트(300)는 실리콘(Si) 또는 질화 알루미늄(AlN)과 같은 물질을 기반으로 형성될 수 있다.According to the embodiment, the submount 300 may include a circuit electrically connected to the semiconductor device 200. For example, the submount 300 may be formed based on a material such as silicon (Si) or aluminum nitride (AlN).

한편, 이상에서 설명된 반도체 소자 및 반도체 소자 패키지는 객체 검출, 3차원 움직임 인식, IR 조명 분야에 적용될 수 있다. 또한, 이상에서 설명된 반도체 소자 및 반도체 소자 패키지는 자율 주행을 위한 LiDAR(Light Detection and Ranging), BSD(Blind Spot Detection), ADAS(Advanced Driver Assistance System) 분야에도 적용될 수 있다. 또한, 이상에서 설명된 반도체 소자 및 반도체 소자 패키지는 HMI(Human Machine Interface) 분야에도 적용될 수 있다.Meanwhile, the semiconductor device and the semiconductor device package described above can be applied to object detection, three-dimensional motion recognition, and IR illumination. Also, the semiconductor device and the semiconductor device package described above can be applied to the fields of Light Detection and Ranging (LiDAR), Blind Spot Detection (BSD), and Advanced Driver Assistance System (ADAS) for autonomous driving. In addition, the semiconductor device and the semiconductor device package described above can also be applied to the HMI (Human Machine Interface) field.

실시 예에 따른 반도체 소자 및 반도체 소자 패키지는, 객체 검출(Object Detection) 장치에 대한 예로서 근접 센서, 자동 초점 장치 등에 적용될 수 있다. 예컨대, 실시 예에 따른 객체 검출 장치는 빛을 발광하는 발광부와 빛을 수광하는 수광부를 포함할 수 있다. 상기 발광부의 예로서 도 10을 참조하여 설명된 반도체 소자 패키지가 적용될 수 있다. 상기 수광부의 예로서 포토 다이오드가 적용될 수 있다. 상기 수광부는 상기 발광부에서 방출된 빛이 객체(Object)에서 반사되는 빛을 입사 받을 수 있다.The semiconductor device and the semiconductor device package according to the embodiments can be applied to a proximity sensor, an autofocus device or the like as an example of an object detection device. For example, the object detecting apparatus according to the embodiment may include a light emitting unit that emits light and a light receiving unit that receives light. The semiconductor device package described with reference to Fig. 10 can be applied as an example of the light emitting portion. A photodiode may be applied as an example of the light receiving portion. The light-receiving unit may receive light reflected from an object by the light emitted from the light-emitting unit.

또한, 자동 초점 장치는 이동 단말기, 카메라, 차량용 센서, 광 통신용 장치 등에 다양하게 적용될 수 있다. 상기 자동 초점 장치는 피사체의 위치를 검출하는 멀티 위치 검출을 위한 다양한 분야에 적용될 수 있다.In addition, the autofocus device can be variously applied to a mobile terminal, a camera, a vehicle sensor, an optical communication device, and the like. The autofocus device can be applied to various fields for multi-position detection for detecting the position of a subject.

도 11은 본 발명의 실시 예에 따른 반도체 소자 패키지를 포함하는 자동 초점 장치가 적용된 이동 단말기의 사시도이다.11 is a perspective view of a mobile terminal to which an autofocus device including a semiconductor device package according to an embodiment of the present invention is applied.

도 11에 도시된 바와 같이, 실시 예의 이동 단말기(1500)는 후면에 제공된 카메라 모듈(1520), 플래쉬 모듈(1530), 자동 초점 장치(1510)를 포함할 수 있다. 여기서, 상기 자동 초점 장치(1510)는 발광부로서 도 10을 참조하여 설명된 실시 예에 따른 반도체 소자 패키지를 포함할 수 있다.As shown in FIG. 11, the mobile terminal 1500 of the embodiment may include a camera module 1520, a flash module 1530, and an autofocus device 1510 provided on the rear side. Here, the autofocusing apparatus 1510 may include a semiconductor device package according to the embodiment described with reference to FIG. 10 as a light emitting portion.

상기 플래쉬 모듈(1530)은 내부에 광을 발광하는 발광소자를 포함할 수 있다. 상기 플래쉬 모듈(1530)은 이동 단말기의 카메라 작동 또는 사용자의 제어에 의해 작동될 수 있다. 상기 카메라 모듈(1520)은 이미지 촬영 기능 및 자동 초점 기능을 포함할 수 있다. 예컨대 상기 카메라 모듈(1520)은 이미지를 이용한 자동 초점 기능을 포함할 수 있다.The flash module 1530 may include a light emitting element for emitting light. The flash module 1530 can be operated by the camera operation of the mobile terminal or the user's control. The camera module 1520 may include an image photographing function and an auto focus function. For example, the camera module 1520 may include an auto-focus function using an image.

상기 자동 초점 장치(1510)는 레이저를 이용한 자동 초점 기능을 포함할 수 있다. 상기 자동 초점 장치(1510)는 상기 카메라 모듈(1520)의 이미지를 이용한 자동 초점 기능이 저하되는 조건, 예컨대 10m 이하의 근접 또는 어두운 환경에서 주로 사용될 수 있다. 상기 자동 초점 장치(1510)는 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자를 포함하는 발광부와, 포토 다이오드와 같은 빛 에너지를 전기 에너지로 변환하는 수광부를 포함할 수 있다.The autofocusing apparatus 1510 may include an autofocusing function using a laser. The autofocusing device 1510 may be used mainly in a close or dark environment of 10 m or less, for example, under conditions where the autofocus function using the image of the camera module 1520 is deteriorated. The autofocusing apparatus 1510 may include a light emitting portion including a vertical cavity surface emitting laser (VCSEL) semiconductor element, and a light receiving portion that converts light energy, such as a photodiode, into electrical energy.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시 예의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment and are not necessarily limited to one embodiment. Further, the features, structures, effects, and the like illustrated in the embodiments can be combined and modified by other persons having ordinary skill in the art to which the embodiments belong. Accordingly, the contents of such combinations and modifications should be construed as being included in the scope of the embodiments.

이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시 예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 특허청구범위에서 설정하는 실시 예의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention. It can be seen that the modification and application of branches are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that the present invention may be embodied in many other specific forms without departing from the spirit or scope of the invention.

P1, P2 발광구조물
105 기판
110a 제1 DBR층
110b 제3 DBR층
113 제1 도전형 DBR층
115a 제1 활성층
115b 제2 활성층
116 활성층
117a 제1 애퍼쳐층
117b 제2 애퍼쳐층
118 애퍼쳐층
119 제2 도전형 DBR층
120a 제2 DBR층
120b 제4 DBR층
130a, 130b 발광 애퍼쳐
140 절연층
150 제1 전극
153 패드전극
155 제1 본딩패드
160 제2 전극
165 제2 본딩패드
200 반도체 소자
300 서브마운트
400 반도체 소자 패키지P1, P2 light emitting structure
105 substrate
110a First DBR layer
110b Third DBR layer
113 First conductive DBR layer
115a First active layer
115b Second active layer
116 active layer
117a First aperture layer
117b Second aperture layer
118 aperture layer
119 Second conductive DBR layer
120a Second DBR layer
120b The fourth DBR layer
130a, 130b luminescence aperture
140 insulating layer
150 first electrode
153 pad electrode
155 1st bonding pad
160 second electrode
165 2nd bonding pad
200 semiconductor device
300 submount
400 semiconductor device package

Claims (11)

제1 도전형의 제1 DBR층, 상기 제1 DBR층 위에 배치된 제1 활성층, 상기 제1 활성층 위에 배치된 제2 도전형의 제2 DBR층을 포함하는 제1 발광구조물;
제1 도전형의 제3 DBR층, 상기 제3 DBR층 위에 배치된 제2 활성층, 상기 제2 활성층 위에 배치된 제2 도전형의 제4 DBR층을 포함하는 제2 발광구조물; 및
상기 제2 DBR층 및 상기 제4 DBR층과 이격되어 배치되고, 제1 도전형 DBR층과 상기 제1 도전형 DBR층 위에 배치된 제2 도전형 DBR층을 포함하는 더미 구조물;
을 포함하고,
상기 제1 DBR층, 상기 제3 DBR층, 상기 제1 도전형 DBR층이 일체로 연결되어 배치된 반도체 소자.A first light emitting structure including a first DBR layer of a first conductivity type, a first active layer disposed on the first DBR layer, and a second DBR layer of a second conductivity type disposed on the first active layer;
A second light emitting structure including a third DBR layer of a first conductivity type, a second active layer disposed on the third DBR layer, and a fourth DBR layer of a second conductivity type disposed on the second active layer; And
A dummy structure including a first conductive DBR layer and a second conductive DBR layer disposed on the first DBR layer and the fourth DBR layer, the second conductive DBR layer being spaced apart from the second DBR layer and the fourth DBR layer;
/ RTI &gt;
Wherein the first DBR layer, the third DBR layer, and the first conductive DBR layer are integrally connected and arranged. 제1항에 있어서,
상기 제1 DBR층, 상기 제3 DBR층, 상기 제1 도전형 DBR층과 전기적으로 연결된 제1 전극을 포함하는 반도체 소자.The method according to claim 1,
And a first electrode electrically connected to the first DBR layer, the third DBR layer, and the first conductive DBR layer. 제1항에 있어서,
상기 제2 DBR층, 상기 제4 DBR층과 전기적으로 연결된 제2 전극을 포함하는 반도체 소자.The method according to claim 1,
And a second electrode electrically connected to the second DBR layer and the fourth DBR layer. 제1항에 있어서,
제1 본딩패드가 더 형성되고,
상기 제1 본딩패드는 상기 더미 구조물의 상기 제1 도전형 DBR층과 전기적으로 연결되며,
상기 제1 본딩패드는 상기 제2 DBR층 및 상기 제4 DBR층과 이격되어 배치되는 반도체 소자.The method according to claim 1,
A first bonding pad is further formed,
Wherein the first bonding pad is electrically connected to the first conductive DBR layer of the dummy structure,
And the first bonding pad is disposed apart from the second DBR layer and the fourth DBR layer. 제4항에 있어서,
제2 본딩패드가 더 형성되고,
상기 제2 본딩패드는 상기 제2 DBR층 및 상기 제4 DBR층과 전기적으로 연결되며,
상기 제2 본딩패드는 상기 제1 본딩패드와 이격되어 배치되는 반도체 소자.5. The method of claim 4,
A second bonding pad is further formed,
The second bonding pad is electrically connected to the second DBR layer and the fourth DBR layer,
And the second bonding pad is disposed apart from the first bonding pad. 제1항에 있어서,
상기 제1 발광구조물, 상기 제2 발광구조물, 상기 더미 구조물 각각의 사이에 배치된 절연층을 포함하는 반도체 소자.The method according to claim 1,
And an insulating layer disposed between each of the first light emitting structure, the second light emitting structure, and the dummy structure. 제1항에 있어서,
상기 제2 DBR층, 상기 제4 DBR층, 상기 제2 도전형 DBR층 각각의 사이에 배치된 절연층을 포함하는 반도체 소자.The method according to claim 1,
And an insulating layer disposed between each of the second DBR layer, the fourth DBR layer, and the second conductive DBR layer. 제1항에 있어서,
상기 제1 DBR층, 상기 제3 DBR층, 상기 제1 도전형 DBR층은, 상기 제1 및 제2 발광구조물로부터 방출되는 빛의 광축에 수직한 방향에서 서로 중첩되어 배치된 반도체 소자.The method according to claim 1,
Wherein the first DBR layer, the third DBR layer, and the first conductive DBR layer are overlapped with each other in a direction perpendicular to an optical axis of light emitted from the first and second light emitting structures. 제1항에 있어서,
상기 제1 DBR층, 상기 제3 DBR층, 상기 제1 도전형 DBR층은, 상기 제1 및 제2 발광구조물로부터 방출되는 빛의 광축에 수직한 방향에서 서로 물리적으로 연결된 반도체 소자.The method according to claim 1,
The first DBR layer, the third DBR layer, and the first conductive DBR layer are physically connected to each other in a direction perpendicular to an optical axis of light emitted from the first and second light emitting structures. 제1 영역에 배치된 제1 및 제2 발광구조물; 및
상기 제1 및 제2 발광구조물로부터 방출되는 빛의 광축 방향에서 보았을 때, 상기 제1 영역의 주변의 제2 영역에 상기 제1 및 제2 발광구조물과 이격되어 배치된 더미 구조물;
을 포함하고,
상기 제1 발광구조물은 제1 도전형의 제1 DBR층, 제2 도전형의 제2 DBR층, 상기 제1 DBR층과 상기 제2 DBR층 사이에 배치된 제1 활성층을 포함하고,
상기 제2 발광구조물은 제1 도전형의 제3 DBR층, 제2 도전형의 제4 DBR층, 상기 제3 DBR층과 상기 제4 DBR층 사이에 배치된 제2 활성층을 포함하고,
상기 더미 구조물은 제1 도전형 DBR층과 제2 도전형 DBR층을 포함하고,
상기 제1 DBR층, 상기 제3 DBR층, 상기 제1 도전형 DBR층은, 상기 광축에 수직한 방향에서 서로 중첩되어 배치되고 일체로 연결된 반도체 소자. First and second light emitting structures arranged in a first region; And
A dummy structure disposed in a second region around the first region and spaced apart from the first and second light emitting structures when viewed in the direction of an optical axis of light emitted from the first and second light emitting structures;
/ RTI &gt;
The first light emitting structure includes a first DBR layer of a first conductivity type, a second DBR layer of a second conductivity type, and a first active layer disposed between the first DBR layer and the second DBR layer,
The second light emitting structure may include a third DBR layer of a first conductivity type, a fourth DBR layer of a second conductivity type, and a second active layer disposed between the third DBR layer and the fourth DBR layer,
Wherein the dummy structure includes a first conductive DBR layer and a second conductive DBR layer,
Wherein the first DBR layer, the third DBR layer, and the first conductive DBR layer are overlapped and integrally connected to each other in a direction perpendicular to the optical axis. 제10항에 있어서,
상기 더미 구조물의 상기 제1 도전형 DBR층과 전기적으로 연결되며, 상기 광축 방향에서 상기 제2 영역에 중첩되어 배치된 제1 본딩패드;
상기 제2 DBR층 및 상기 제4 DBR층과 전기적으로 연결되며, 상기 광축 방향에서 상기 제1 영역에 중첩되어 배치된 제2 본딩패드;
를 포함하는 반도체 소자.11. The method of claim 10,
A first bonding pad electrically connected to the first conductivity type DBR layer of the dummy structure, the first bonding pad being overlapped with the second region in the optical axis direction;
A second bonding pad electrically connected to the second DBR layer and the fourth DBR layer, the second bonding pad being overlapped with the first region in the optical axis direction;
&Lt; / RTI &gt;
KR1020190019069A 2019-02-19 2019-02-19 Semiconductor device KR102093816B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190019069A KR102093816B1 (en) 2019-02-19 2019-02-19 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190019069A KR102093816B1 (en) 2019-02-19 2019-02-19 Semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170040524A Division KR102308692B1 (en) 2017-01-25 2017-03-30 Semiconductor device, method for fabricating semiconductor device, semiconductor device package, and object detecting apparatus

Publications (2)

Publication Number Publication Date
KR20190019991A true KR20190019991A (en) 2019-02-27
KR102093816B1 KR102093816B1 (en) 2020-03-26

Family

ID=65561296

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190019069A KR102093816B1 (en) 2019-02-19 2019-02-19 Semiconductor device

Country Status (1)

Country Link
KR (1) KR102093816B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114656A (en) * 1998-10-05 2000-04-21 Fuji Xerox Co Ltd Surface-emission laser array apparatus
JP2011003748A (en) * 2009-06-19 2011-01-06 Fuji Xerox Co Ltd Surface emitting semiconductor laser, surface emitting semiconductor laser device, optical transmission device, and information processing device
KR20160115301A (en) * 2015-03-26 2016-10-06 엘지이노텍 주식회사 Light emitting device package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114656A (en) * 1998-10-05 2000-04-21 Fuji Xerox Co Ltd Surface-emission laser array apparatus
JP2011003748A (en) * 2009-06-19 2011-01-06 Fuji Xerox Co Ltd Surface emitting semiconductor laser, surface emitting semiconductor laser device, optical transmission device, and information processing device
KR20160115301A (en) * 2015-03-26 2016-10-06 엘지이노텍 주식회사 Light emitting device package

Also Published As

Publication number Publication date
KR102093816B1 (en) 2020-03-26

Similar Documents

Publication Publication Date Title
US11637227B2 (en) Semiconductor device including multiple distributed bragg reflector layers
JP6781838B2 (en) Semiconductor device package and its manufacturing method
US10950756B2 (en) Light emitting device including a passivation layer on a light emitting structure
KR102569576B1 (en) Semiconductor device package
US10998694B2 (en) Laser diode
KR102722845B1 (en) Semiconductor device, method for fabricating semiconductor device, semiconductor device package, and object detecting apparatus
KR102093816B1 (en) Semiconductor device
KR20180052265A (en) Semiconductor device and laser detection auto focusing having thereof
KR102308692B1 (en) Semiconductor device, method for fabricating semiconductor device, semiconductor device package, and object detecting apparatus
KR102385937B1 (en) Semiconductor device package and optical assembly
KR102212952B1 (en) Semiconductor device
KR102250479B1 (en) Laser diode, semiconductor device package, and object detecting apparatus
KR20180002212A (en) Semiconductor device module
KR102250471B1 (en) Laser diode, semiconductor device package, and object detecting apparatus
KR102571788B1 (en) Semiconductive device, light emitting device and lighting apparatus having the same
KR102327777B1 (en) Semiconductor device, semiconductor device package, and object detecting apparatus
KR102311599B1 (en) Semiconductor device, method for fabricating semiconductor device, and semiconductor device package
KR102394347B1 (en) Optoelectronic device
KR102620728B1 (en) Semiconductor device, semiconductor device package, and object detecting apparatus
KR102331621B1 (en) Optoelectronic device
KR102146966B1 (en) Optoelectronic device
KR20190068096A (en) Semiconductor device and semiconductor device package including the same
KR20190014323A (en) Light emitting device package and manufacturing method of light emitting device package

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right