[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20190006680A - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20190006680A
KR20190006680A KR1020170087670A KR20170087670A KR20190006680A KR 20190006680 A KR20190006680 A KR 20190006680A KR 1020170087670 A KR1020170087670 A KR 1020170087670A KR 20170087670 A KR20170087670 A KR 20170087670A KR 20190006680 A KR20190006680 A KR 20190006680A
Authority
KR
South Korea
Prior art keywords
page
data
super
control unit
csb
Prior art date
Application number
KR1020170087670A
Other languages
English (en)
Inventor
구덕회
진용
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170087670A priority Critical patent/KR20190006680A/ko
Priority to US15/885,262 priority patent/US10324835B2/en
Priority to CN201810386832.XA priority patent/CN109240597B/zh
Publication of KR20190006680A publication Critical patent/KR20190006680A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
    • G06F12/0846—Cache with multiple tag or data arrays being simultaneously accessible
    • G06F12/0851—Cache with interleaved addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0882—Page mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G06F12/0897—Caches characterised by their organisation or structure with two or more cache hierarchy levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/123—Replacement control using replacement algorithms with age lists, e.g. queue, most recently used [MRU] list or least recently used [LRU] list
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7206—Reconfiguration of flash memory system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 불휘발성 메모리 장치를 저장 매체로 사용하는 데이터 저장 장치에 관한 것이다. 본 발명의 실시 예에 따른 데이터 저장 장치는, 제1 LSB(least significant bit) 페이지, 제1 CSB(central significant bit) 페이지, 제1 MSB(most significant bit) 페이지를 포함하는 제1 불휘발성 메모리 장치; 제2 LSB(least significant bit) 페이지, 제2 CSB(central significant bit) 페이지, 제2 MSB(most significant bit) 페이지를 포함하는 제2 불휘발성 메모리 장치; 호스트 장치로부터 쓰기 요청된 데이터를 임시 저장하는 데이터 캐시 메모리; 및 상기 제1 LSB 페이지와 상기 제2 LSB 페이지를 LSB 슈퍼 페이지로, 상기 제1 CSB 페이지와 상기 제2 CSB 페이지를 CSB 슈퍼 페이지로 그리고 상기 제1 MSB 페이지와 상기 제2 MSB 페이지를 MSB 슈퍼 페이지로 구성하는 컨트롤 유닛을 포함하되, 상기 컨트롤 유닛은, 데이터 안정성 모드로 판단되면 상기 데이터 캐시 메모리에 저장된 데이터를, 상기 제1 LSB 페이지, 상기 제1 CSB 페이지 및 상기 제1 MSB 페이지에 원샷 프로그램하고, 성능 향상 모드로 판단되면 상기 데이터 캐시 메모리에 저장된 데이터를 상기 LSB 슈퍼 페이지, 상기 CSB 슈퍼 페이지 및 상기 MSB 슈퍼 페이지에 원샷 프로그램한다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 불휘발성 메모리 장치를 저장 매체로 사용하는 데이터 저장 장치에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다
본 발명의 실시 예는 호스트 장치로부터 쓰기 요청된 데이터를 불휘발성 메모리 장치에 신속하고 안정적으로 저장할 수 있는 데이터 저장 장치 및 그것의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 제1 LSB(least significant bit) 페이지, 제1 CSB(central significant bit) 페이지, 제1 MSB(most significant bit) 페이지를 포함하는 제1 불휘발성 메모리 장치; 제2 LSB(least significant bit) 페이지, 제2 CSB(central significant bit) 페이지, 제2 MSB(most significant bit) 페이지를 포함하는 제2 불휘발성 메모리 장치; 호스트 장치로부터 쓰기 요청된 데이터를 임시 저장하는 데이터 캐시 메모리; 및 상기 제1 LSB 페이지와 상기 제2 LSB 페이지를 LSB 슈퍼 페이지로, 상기 제1 CSB 페이지와 상기 제2 CSB 페이지를 CSB 슈퍼 페이지로 그리고 상기 제1 MSB 페이지와 상기 제2 MSB 페이지를 MSB 슈퍼 페이지로 구성하는 컨트롤 유닛을 포함하되, 상기 컨트롤 유닛은, 데이터 안정성 모드로 판단되면 상기 데이터 캐시 메모리에 저장된 데이터를, 상기 제1 LSB 페이지, 상기 제1 CSB 페이지 및 상기 제1 MSB 페이지에 원샷 프로그램하고, 성능 향상 모드로 판단되면 상기 데이터 캐시 메모리에 저장된 데이터를 상기 LSB 슈퍼 페이지, 상기 CSB 슈퍼 페이지 및 상기 MSB 슈퍼 페이지에 원샷 프로그램한다.
본 발명의 실시 예에 따른 제1 하위 페이지, 제1 중간 페이지 및 제1 상위 페이지를 포함하는 제1 불휘발성 메모리 장치; 제2 하위 페이지, 제2 중간 페이지 및 제2 상위 페이지를 포함하는 제2 불휘발성 메모리 장치; 호스트 장치로부터 쓰기 요청된 데이터를 임시 저장하는 데이터 캐시 메모리를 포함하는 데이터 저장 장치의 동작 방법은, 상기 제1 하위 페이지와 상기 제2 하위 페이지를 제1 슈퍼 페이지로, 상기 제1 중간 페이지와 상기 제2 중간 페이지를 제2 슈퍼 페이지로 그리고 상기 제1 상위 페이지와 상기 제2 상위 페이지를 제3 슈퍼 페이지로 구성하고, 데이터 안정성 모드로 동작해야 하는지를 판단하고, 상기 데이터 안정성 모드로 동작해야 하는 것으로 판단되면 상기 데이터 캐시 메모리에 저장된 데이터를 상기 제1 하위 페이지, 상기 제1 중간 페이지 및 상기 제1 상위 페이지에 동시에 프로그램하고, 그리고 상기 데이터 안정성 모드로 동작해야 하는 것으로 판단되지 않으면 상기 데이터 캐시 메모리에 저장된 데이터를 상기 제1 슈퍼 페이지, 상기 제2 슈퍼 페이지 및 상기 제3 슈퍼 페이지에 동시에 프로그램한다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 제1 하위 페이지, 제1 중간 페이지 및 제1 상위 페이지를 포함하는 제1 불휘발성 메모리 장치; 제2 하위 페이지, 제2 중간 페이지 및 제2 상위 페이지를 포함하는 제2 불휘발성 메모리 장치; 호스트 장치로부터 쓰기 요청된 데이터를 임시 저장하는 랜덤 액세스 메모리; 및 상기 제1 하위 페이지와 상기 제2 하위 페이지를 제1 슈퍼 페이지로, 상기 제1 중간 페이지와 상기 제2 중간 페이지를 제2 슈퍼 페이지로 그리고 상기 제1 상위 페이지와 상기 제2 상위 페이지를 제3 슈퍼 페이지로 구성하는 컨트롤 유닛을 포함하되, 상기 컨트롤 유닛은, 데이터 안정성 모드로 동작해야 하는지를 판단한 결과에 따라서 상기 랜덤 액세스 메모리에 저장된 데이터를, 상기 제1 하위 페이지, 상기 제1 중간 페이지 및 상기 제1 상위 페이지에 동시에 프로그램하거나, 상기 제1 슈퍼 페이지 내지 상기 제3 슈퍼 페이지에 동시에 프로그램한다.
본 발명의 실시 예에 따른 데이터 저장 장치는 호스트 장치로부터 쓰기 요청된 데이터를 불휘발성 메모리 장치에 신속하고 안정적으로 저장할 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다.
도 2는 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 메모리 블럭을 예시적으로 보여주는 회로도이다.
도 3은 본 발명의 실시 예에 따른 메모리 셀의 문턱 전압 분포를 예시적으로 보여주는 도면이다.
도 4는 본 발명의 실시 예에 따른 페이지 구성을 설명하기 위한 도면이다.
도 5는 본 발명의 실시 예에 따른 슈퍼 블럭의 구성을 설명하기 위한 도면이다.
도 6은 본 발명의 실시 예에 따른 슈퍼 페이지의 구성을 설명하기 위한 도면이다.
도 7은 본 발명의 실시 예에 따른 슈퍼 페이지 원샷 프로그램 방법을 설명하기 위한 도면이다.
도 8은 본 발명의 실시 예에 따른 슈퍼 페이지 프로그램 방법을 설명하기 위한 도면이다.
도 9 및 도 10은 본 발명의 실시 예에 따른 원샷 프로그램 방법을 설명하기 위한 도면이다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작을 설명하기 위한 순서도이다.
도 12는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 13은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 14는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 15는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다.
도 16은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 보여주는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다. 데이터 저장 장치(100)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(도시되지 않음)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(100)는 메모리 시스템이라고도 불릴 수 있다.
데이터 저장 장치(100)는 호스트 장치와의 전송 프로토콜을 의미하는 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(100)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(100)는 컨트롤러(200)를 포함할 수 있다. 컨트롤러(200)는 호스트 인터페이스 유닛(210), 컨트롤 유닛(220), 랜덤 액세스 메모리(230) 및 메모리 컨트롤 유닛(240)을 포함할 수 있다.
호스트 인터페이스 유닛(210)은 호스트 장치와 데이터 저장 장치(100)를 인터페이싱할 수 있다. 예시적으로, 호스트 인터페이스 유닛(210)은 USB(universal serial bus), UFS(universal flash storage), MMC(multimedia card), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI expresss)와 같은 표준 전송 프로토콜들 중 어느 하나, 즉, 호스트 인터페이스를 이용해서 호스트 장치와 통신할 수 있다.
컨트롤 유닛(220)은 마이크로 컨트롤 유닛(micro control unit)(MCU), 중앙 처리 장치(central processing unit)(CPU)로 구성될 수 있다. 컨트롤 유닛(220)은 호스트 장치로부터 전송된 리퀘스트를 처리할 수 있다. 컨트롤 유닛(220)은, 리퀘스트를 처리하기 위해서, 랜덤 액세스 메모리(230)에 로딩된 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 소프트웨어를 구동하고, 내부의 기능 블럭들(210, 230 및 240) 및 불휘발성 메모리 장치(300)를 제어할 수 있다.
랜덤 액세스 메모리(230)는 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)와 같은 랜덤 액세스 메모리로 구성될 수 있다. 랜덤 액세스 메모리(230)는 컨트롤 유닛(220)에 의해서 구동되는 소프트웨어를 저장할 수 있다. 또한, 랜덤 액세스 메모리(230)는 소프트웨어의 구동에 필요한 데이터를 저장할 수 있다. 즉, 랜덤 액세스 메모리(230)는 컨트롤 유닛(220)의 동작 메모리(working memory)로서 동작할 수 있다.
랜덤 액세스 메모리(230)는 호스트 장치로부터 불휘발성 메모리 장치(300)로 또는 불휘발성 메모리 장치(300)로부터 호스트 장치로 전송될 데이터를 임시 저장할 수 있다. 즉, 랜덤 액세스 메모리(230)는 데이터 캐시(cache) 메모리로서 동작할 수 있다.
메모리 컨트롤 유닛(240)은 컨트롤 유닛(220)의 제어에 따라서 불휘발성 메모리 장치(300)를 제어할 수 있다. 메모리 컨트롤 유닛(240)은 메모리 인터페이스 유닛으로도 불릴 수 있다. 메모리 컨트롤 유닛(240)은 제어 신호들을 불휘발성 메모리 장치(300)로 제공할 수 있다. 제어 신호들은 불휘발성 메모리 장치(300)를 제어하기 위한 커맨드, 어드레스, 제어 신호 등을 포함할 수 있다. 메모리 컨트롤 유닛(240)은 데이터를 불휘발성 메모리 장치(300)로 제공하거나, 불휘발성 메모리 장치(300)로부터 데이터를 제공 받을 수 있다.
데이터 저장 장치(100)는 데이터를 저장하기 위한 저장 매체(300)를 포함할 수 있다. 저장 매체(300)는 불휘발성 메모리 장치들(NVM1 및 NVM2)을 포함할 수 있다. 저장 매체(300)에 포함된 불휘발성 메모리 장치들의 수는 다양하게 변경될 수 있다. 예를 들면, 저장 매체(300)는 하나 이상의 불휘발성 메모리 장치들을 포함할 수 있다. 불휘발성 메모리 장치들(NVM1 및 NVM2)은 커맨드, 어드레스, 제어 신호들과 데이터를 전송할 수 있는 하나 이상의 신호 라인을 포함하는 채널(CH)을 통해서 컨트롤러(200)와 연결될 수 있다.
불휘발성 메모리 장치들(300)는 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(magnetic random access memory: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory: PCRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항성 램(resistive random access memory: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.
도 2는 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 메모리 블럭을 예시적으로 보여주는 회로도이다. 도 3은 본 발명의 실시 예에 따른 메모리 셀의 문턱 전압 분포를 예시적으로 보여주는 도면이다. 그리고 도 4는 본 발명의 실시 예에 따른 페이지 구성을 설명하기 위한 도면이다.
도 1의 불휘발성 메모리 장치들(NVM1 및 NVM2)의 메모리 셀들은, 동작의 관점에서 또는 물리적(또는 구조적) 관점에서, 메모리 블럭(BLK), 페이지(PG)와 같은 계층적인 메모리 셀 집합으로 구성될 수 있다.
도 2를 참조하면, 동시에 소거되는 메모리 셀들로 구성된 메모리 블럭(BLK)은 복수의 비트 라인들(BL1~BLn)에 연결된 복수의 셀 스트링들(ST1~STn)을 포함할 수 있다. 셀 스트링들(ST1~STn)은 동일한 회로 구성을 가지며, 설명의 편의를 위해서 하나의 셀 스트링(ST1)이 대표적으로 설명될 것이다.
셀 스트링(ST1)은 비트 라인(BL1)과 공통 소스 라인(common source line)(CSL) 사이에 연결되어 있는 복수의 메모리 셀들(MC11~MC1m) 및 선택 트랜지스터들(DST 및 SST)을 포함할 수 있다. 보다 구체적으로, 셀 스트링(ST1)은 드레인 선택 라인(drain select line)(DSL)에 연결되는 드레인 선택 트랜지스터(drain select transistor)(DST), 복수의 워드 라인들(WL1~WLm)에 각각 연결되는 복수의 메모리 셀 들(MC11~MC1m) 및 소스 선택 라인(source select line)(SSL)에 연결되는 소스 선택 트랜지스터(source select transistor)(SST)를 포함할 수 있다.
도 3을 참조하면, 메모리 셀 당 3-비트의 데이터를 저장할 수 있는 3-비트 멀티 레벨 셀로 구성된 메모리 셀들(MC1m~MCnm)의 문턱 전압 분포가 대표적으로 예시될 것이다. 이 경우, 메모리 셀들(MC1m~MCnm)은, 소거 상태(E)의 문턱 전압을 갖도록 소거될 수 있다. 또한, 메모리 셀들(MC1m~MCnm)은, LSB(least significant bit) 데이터(또는 하위(lower) 비트 데이터), CSB(central significant bit) 데이터(또는 중간(middle) 비트 데이터) 및 MSB(most significant bit) 데이터(또는 상위(upper) 비트 데이터)에 따라서 복수의 프로그램 상태들(P1, P2, P3, P4, P5, P6 및 P7) 중 어느 하나의 문턱 전압을 갖도록 프로그램될 수 있다.
도 4를 참조하면, 메모리 셀 당 3-비트의 데이터를 저장할 수 있는 3-비트 멀티 레벨 셀로 구성된 메모리 셀들(MC1m~MCnm)의 페이지 구성이 대표적으로 예시될 것이다. 메모리 셀들(MC1m~MCnm)은 저장되는 데이터의 타입에 따라서 다른 타입의 페이지로 구성될 수 있다. 예를 들면, LSB 데이터를 저장한 메모리 셀들(MC1m~MCnm)은 LSB 타입의 페이지(LPG)(이하, LSB 페이지라 칭함) 또는 하위 페이지로 구성될 수 있다. CSB 데이터를 저장한 메모리 셀들(MC1m~MCnm)은 CSB 타입의 페이지(CPG)(이하, CSB 페이지라 칭함) 또는 중간 페이지로 구성될 수 있다. 그리고, MSB 데이터를 저장한 메모리 셀들(MC1m~MCnm)은 MSB 타입의 페이지(MPG)(이하, MSB 페이지라 칭함) 또는 상위 페이지로 구성될 수 있다. 즉, 동일한 워드 라인(WLm)에 연결되며, 동시에 읽혀지고 프로그램되는(또는 쓰여지는) 메모리 셀들(MC1m~MCnm)은 3개의 논리 페이지들(LPGm, CPGm 및 MPGm)로 구성될 수 있다. 이하에서, 설명의 편의를 위해서, 페이지(PG)로 구성되는 메모리 셀들을 "페이지"라고 칭할 것이다.
도 5는 본 발명의 실시 예에 따른 슈퍼 블럭의 구성을 설명하기 위한 도면이다. 설명의 편의를 위해서, 2개의 메모리 다이들(dies), 메모리 다이 당 2개의 플레인들(planes), 플레인 당 1개의 메모리 블럭, 메모리 블럭 당 3개의 페이지들로 구성된 불휘발성 메모리 장치들(NVM1 및 NVM2)이 예시될 것이다. 불휘발성 메모리 장치들(NVM1 및 NVM2) 각각의 메모리 다이 수, 메모리 다이 당 플레인의 수,플레인 당 메모리 블럭의 수, 메모리 블럭 당 페이지의 수는 다양하게 변경될 수 있다.
메모리 다이는, 스크라이브 라인(scribe line)을 따라서 웨이퍼로부터 분리된 단일 칩으로 정의될 수 있다. 또한, 플레인은 메모리 다이 내의 서로 다른 라이트 드라이버 또는 센스 엠프에 의해서 병렬적으로 제어될 수 있는 메모리 블럭들을 그룹핑한 단위로 정의될 수 있다.
컨트롤 유닛(220)은, 불휘발성 메모리 장치들(NVM1 및 NVM2)의 데이터 처리량을 증가시키기 위해서, 병렬적으로 동작 가능한 메모리 블럭들을 그룹핑하고, 그룹 단위로 동작시킬 수 있다. 그룹핑된 메모리 블럭들은 슈퍼 블럭으로 불릴 수 있다. 도 5를 참조하여 예를 들면, 불휘발성 메모리 장치, 메모리 다이, 플레인 구조로 인해서 병렬적으로 동작 가능한 제1 메모리 블럭(BLK1) 내지 제8 메모리 블럭(BLK8)은 슈퍼 메모리 블럭(SB)으로 구성될 수 있다.
도 6은 본 발명의 실시 예에 따른 슈퍼 페이지의 구성을 설명하기 위한 도면이다. 설명의 편의를 위해서, 도 5의 슈퍼 블럭(SB)이 예시될 것이다.
컨트롤 유닛(220)은, 불휘발성 메모리 장치들(NVM1 및 NVM2)의 데이터 처리량을 증가시키기 위해서, 병렬적으로 동작 가능한 페이지들을 그룹핑하고, 그룹 단위로 동작시킬 수 있다. 그룹핑된 페이지들은 슈퍼 페이지 또는 스트라이프(stripe)로 불릴 수 있다. 컨트롤 유닛(220)은, 불휘발성 메모리 장치들(NVM1 및 NVM2)의 데이터 처리량을 증가시키기 위해서, 슈퍼 페이지를 구성하는 페이지들을 인터리빙 방식으로 동작시킬 수 있다.
도 6을 참조하여 예를 들면, 불휘발성 메모리 장치, 메모리 다이, 플레인 구조로 인해서 병렬적으로 동작 가능한 제1 메모리 블럭(BLK1) 내지 제8 메모리 블럭(BLK8) 페이지들(PG11~PG81)은 제1 슈퍼 페이지(SP1)로, 페이지들(PG12~PG82)은 제2 슈퍼 페이지(SP2)로 그리고 페이지들(PG13~PG83)은 제3 슈퍼 페이지(SP3)로 구성될 수 있다. 제1 슈퍼 페이지(SP1)의 페이지들(PG11~PG81)은 인터리빙 방식으로 동작될 수 있다. 제2 슈퍼 페이지(SP2)의 페이지들(PG12~PG82)은 인터리빙 방식으로 동작될 수 있다. 또한 제3 슈퍼 페이지(SP3)의 페이지들(PG13~PG83)은 인터리빙 방식으로 동작될 수 있다.
슈퍼 페이지를 구성하는 페이지들의 타입에 따라서 슈퍼 페이지의 타입 역시 결정될 수 있다. 예를 들면, LSB 페이지들(PG11~PG81)로만 구성된 제1 슈퍼 페이지(SP1)의 타입은 LSB 페이지, CSB 페이지들(PG12~PG82)로만 구성된 제2 슈퍼 페이지(SP2)의 타입은 CSB 페이지 그리고 MSB 페이지들(PG13~PG83)로만 구성된 제3 슈퍼 페이지(SP3)의 타입은 MSB 페이지일 수 있다.
도 7은 본 발명의 실시 예에 따른 슈퍼 페이지 원샷 프로그램 방법을 설명하기 위한 도면이다. 이하에서, 하나의 슈퍼 페이지를 구성하는 페이지들의 크기는 슈퍼 페이지 크기(SPS)라 정의될 것이다. 3배의 슈퍼 페이지 크기(3SPS) 이상인 데이터 크기(DS)를 갖는 데이터를 저장하도록 호스트 장치로부터 요청되고, 쓰기 요청된 데이터가 데이터 캐시 메모리로 사용되는 랜덤 액세스 메모리(230)에 임시 저장된 경우가 도 7에 예시될 것이다.
이러한 경우, 컨트롤 유닛(220)은, 불휘발성 메모리 장치들(NVM1 및 NVM2)의 데이터 처리량을 증가시키기 위해서, 슈퍼 페이지 원샷 프로그램 방법(SPOSPGM)이라 정의되는 방법을 이용해서 랜덤 액세스 메모리(230)에 저장된 데이터를 불휘발성 메모리 장치들(NVM1 및 NVM2)에 저장할 수 있다. 슈퍼 페이지 원샷 프로그램 방법(SPOSPGM)에 따르면, 3배의 슈퍼 페이지 크기(3SPS)에 해당하는 데이터는, LSB 타입의 슈퍼 페이지(SP1), CSB 타입의 슈퍼 페이지(SP2) 및 MSB 타입의 슈퍼 페이지(SP3)에 동시에 프로그램될 수 있다.
슈퍼 페이지 원샷 프로그램 방법(SPOSPGM)에 따르면, 슈퍼 페이지들(SP1, SP2 및 SP3)을 구성하는 LSB 페이지들(PG11~PG81), CSB 페이지들(PG12~PG82) 및 MSB 페이지들(PG13~PG83)은, 동일한 워드 라인에 연결된 LSB 페이지(LPG), CSB 페이지(CPG) 및 MSB 페이지(MPG)가 동시에 프로그램되는 원샷(one-shot) 프로그램 방법에 따라서, 플레인 별로 동시에 프로그램될 수 있다. 예를 들면, 제1 불휘발성 메모리 장치(NVM1)의 제1 플레인(PL1)에 포함된 LSB 페이지(PG11), CSB 페이지(PG12) 및 MSB 페이지(PG13)는 동시에 프로그램되고, 제1 불휘발성 메모리 장치(NVM1)의 제2 플레인(PL2)에 포함된 LSB 페이지(PG21), CSB 페이지(PG22) 및 MSB 페이지(PG23)는 동시에 프로그램되고, 제1 불휘발성 메모리 장치(NVM1)의 제3 플레인(PL3)에 포함된 LSB 페이지(PG31), CSB 페이지(PG32) 및 MSB 페이지(PG33)는 동시에 프로그램되고, 제1 불휘발성 메모리 장치(NVM1)의 제4 플레인(PL4)에 포함된 LSB 페이지(PG41), CSB 페이지(PG42) 및 MSB 페이지(PG43)는 동시에 프로그램되고, 제2 불휘발성 메모리 장치(NVM2)의 제5 플레인(PL5)에 포함된 LSB 페이지(PG51), CSB 페이지(PG52) 및 MSB 페이지(PG53)는 동시에 프로그램되고, 제2 불휘발성 메모리 장치(NVM2)의 제6 플레인(PL6)에 포함된 LSB 페이지(PG61), CSB 페이지(PG62) 및 MSB 페이지(PG63)는 동시에 프로그램되고, 제2 불휘발성 메모리 장치(NVM2)의 제7 플레인(PL7)에 포함된 LSB 페이지(PG71), CSB 페이지(PG72) 및 MSB 페이지(PG73)는 동시에 프로그램되고, 그리고 제2 불휘발성 메모리 장치(NVM2)의 제8 플레인(PL8)에 포함된 LSB 페이지(PG81), CSB 페이지(PG82) 및 MSB 페이지(PG83)는 동시에 프로그램될 수 있다.
도 8은 본 발명의 실시 예에 따른 슈퍼 페이지 프로그램 방법을 설명하기 위한 도면이다. 3배의 슈퍼 페이지 크기(3SPS)보다 작고, 하나의 슈퍼 페이지 크기(SPS) 이상인 데이터 크기(DS)를 갖는 데이터를 저장하도록 호스트 장치로부터 요청되고, 쓰기 요청된 데이터가 데이터 캐시 메모리로 사용되는 랜덤 액세스 메모리(230)에 임시 저장된 경우가 도 8에 예시될 것이다.
이러한 경우, 컨트롤 유닛(220)은, 불휘발성 메모리 장치들(NVM1 및 NVM2)의 데이터 처리량을 증가시키기 위해서, 슈퍼 페이지 프로그램 방법(SPPGM)이라 정의되는 방법을 이용해서 랜덤 액세스 메모리(230)에 저장된 데이터를 불휘발성 메모리 장치들(NVM1 및 NVM2)에 저장할 수 있다. 슈퍼 페이지 프로그램 방법(SPPGM)에 따르면, 1개의 슈퍼 페이지 크기(SPS)에 해당하는 데이터는, 슈퍼 페이지들(SP1~SP3) 중 어느 하나, 예를 들면, LSB 타입의 슈퍼 페이지(SP1)에 프로그램될 수 있다.
도 9 및 도 10은 본 발명의 실시 예에 따른 원샷 프로그램 방법을 설명하기 위한 도면이다. 하나의 슈퍼 페이지 크기(SPS)보다 작고, 3배의 페이지 크기(3PS) 이상인 데이터 크기(DS)를 갖는 데이터를 저장하도록 호스트 장치로부터 요청되고, 쓰기 요청된 데이터가 데이터 캐시 메모리로 사용되는 랜덤 액세스 메모리(230)에 임시 저장된 경우가 도 9에 예시될 것이다.
도 7에서 설명된 슈퍼 페이지 원샷 프로그램 방법(SPOSPGM) 또는 도 8에서 설명된 슈퍼 페이지 프로그램 방법(SPPGM)을 이용해서 프로그램할 정도의 데이터가 랜덤 액세스 메모리(230)에 저장되지 않더라도, 랜덤 액세스 메모리(230)에 저장된 데이터를 불휘발성 메모리 장치(NVM1 또는 NVM2)에 즉시 저장해야 하는 경우가 발생될 수 있다. 예를 들면, FUA(force unit access) 커맨드 또는 캐시 플러시(cache flush) 커맨드가 호스트 장치로부터 전송되거나, 절전 상태 또는 유휴(idle) 상태로 진입하도록 호스트 장치로부터 요청된 경우, 랜덤 액세스 메모리(230)에 저장된 데이터는 불휘발성 메모리 장치(NVM1 또는 NVM2)에 즉시 저장되어야 할 것이다.
랜덤 액세스 메모리(230)에 저장된 데이터를 불휘발성 메모리 장치(NVM1 또는 NVM2)에 즉시 저장해야 하는 경우, 컨트롤 유닛(220)은, 원샷 프로그램 방법(OSPGM)을 이용해서 랜덤 액세스 메모리(230)에 저장된 데이터를 불휘발성 메모리 장치들(NVM1 또는 NVM2)에 저장할 수 있다. 예를 들면, 컨트롤 유닛(220)은, 3배의 페이지 크기(3PS)에 해당하는 데이터를, 동일한 워드 라인에 연결된 LSB 페이지(PG11), CSB 페이지(PG12) 및 MSB 페이지(PG13)에 동시에 프로그램할 수 있다.
만약, 3배의 페이지 크기(3PS)보다 작은 데이터 크기(DS)를 갖는 데이터가 랜덤 액세스 메모리(230)에 임시 저장된 상태에서 랜덤 액세스 메모리(230)에 저장된 데이터를 불휘발성 메모리 장치(NVM1 또는 NVM2)에 즉시 저장해야 하는 경우, 도 10에 도시된 바와 같이, 컨트롤 유닛(220)은, 더미 데이터(DMDT)를 3배의 페이지 크기(3PS)에 맞게 부가하고, 더미 데이터가 부가된 데이터를 LSB 페이지(PG11), CSB 페이지(PG12) 및 MSB 페이지(PG13)에 동시에 프로그램할 수 있다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작을 설명하기 위한 순서도이다.
S110 단계에서, 컨트롤 유닛(220)은 데이터 안정성 모드로 동작해야 하는 지를 판단할 수 있다. 데이터 안정성 모드는, 데이터 캐시 메모리로 사용되는 랜덤 액세스 메모리(230)에 저장된 데이터를 불휘발성 메모리 장치(NVM1 또는 NVM2)에 즉시 저장해야 하는 모드로 정의될 수 있다. 예시적으로, 컨트롤 유닛(220)은 FUA(force unit access) 커맨드 또는 캐시 플러시(cache flush) 커맨드가 호스트 장치로부터 전송되었는지를 판단할 수 있다. 또는, 컨트롤 유닛(220)은 절전 상태 또는 유휴(idle) 상태로 진입하도록 호스트 장치로부터 요청되었는지를 판단할 수 있다.
데이터 안정성 모드로 동작해야 하는 것으로 판단되면, 절차는 S120 단계로 진행될 수 있다. 데이터 안정성 모드로 동작해야 하는 것으로 판단되지 않으면, 예를 들면, 성능 향상 모드로 동작해야하는 것으로 판단되면, 절차는 S130 단계로 진행될 수 있다.
S120 단계에서, 컨트롤 유닛(220)은, 도 9를 참조하여 설명된 바와 같이, 원샷 프로그램 방법(OSPGM)을 이용해서 데이터 캐시 메모리(230)에 저장된 데이터를 불휘발성 메모리 장치에 즉시 저장할 수 있다. 예를 들면, 컨트롤 유닛(220)은, 3배의 페이지 크기(3PS)에 해당하는 데이터를, 동일한 워드 라인에 연결된 LSB 페이지, CSB 페이지 및 MSB 페이지에 동시에 저장할 수 있다. 만약, 3배의 페이지 크기(3PS)보다 작은 데이터가 데이터 캐시 메모리(230)에 축적되었다면, 컨트롤 유닛(220)은, 도 10을 참조하여 설명된 바와 같이, 축적된 데이터에 더미 데이터를 부가하고, 더미 데이터가 부가된 데이터를 동일한 워드 라인에 연결된 LSB 페이지, CSB 페이지 및 MSB 페이지에 동시에 프로그램할 수 있다.
S130 단계에서, 컨트롤 유닛(220)은, 호스트 장치로부터 쓰기 요청된 데이터를 데이터 캐시 메모리에 축적할 수 있다.
S140 단계에서, 컨트롤 유닛(220)은, 데이터 캐시 메모리(230)에 슈퍼 페이지 크기만큼 데이터가 축적되었는지를 판단할 수 있다. 슈퍼 페이지 크기만큼 데이터가 축적된 것으로 판단되면, 절차는 S150 단계로 진행될 수 있다. 슈퍼 페이지 크기만큼 데이터가 축적되지 않은 것으로 판단되면, 절차는 S130 단계로 돌아가며, 호스트 장치로부터 쓰기 요청된 데이터는 데이터 캐시 메모리(230)에 계속적으로 축적될 수 있다.
S150 단계에서, 컨트롤 유닛(220)은, 도 7 및 도 8을 참조하여 설명된 바와 같이, 슈퍼 페이지 프로그램 방법(SPPGM) 또는 슈퍼 페이지 원샷 프로그램 방법(SPOSPGM)을 이용해서 데이터 캐시 메모리(230)에 저장된 데이터를 불휘발성 메모리 장치에 저장할 수 있다. 예를 들면, 컨트롤 유닛(220)은, 1개의 슈퍼 페이지 크기(SPS)에 해당하는 데이터를 슈퍼 페이지들 중 어느 하나에 저장할 수 있다. 다른 예로서, 컨트롤 유닛(220)은, 3배의 슈퍼 페이지 크기(3SPS)에 해당하는 데이터를 LSB 타입의 슈퍼 페이지, CSB 타입의 슈퍼 페이지 및 MSB 타입의 슈퍼 페이지에 저장할 수 있다.
도 12는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 12를 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 솔리드 스테이트 드라이브(solid state drive)(1200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(1200)는 컨트롤러(1210), 버퍼 메모리 장치(1220), 불휘발성 메모리 장치들(1231~123n), 전원 공급기(1240), 신호 커넥터(1250) 및 전원 커넥터(1260)를 포함할 수 있다.
컨트롤러(1210)는 SSD(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 랜덤 액세스 메모리(1213), 에러 정정 코드(ECC) 유닛(1214) 및 메모리 인터페이스 유닛(1215)을 포함할 수 있다.
호스트 인터페이스 유닛(1211)은 신호 커넥터(1250)를 통해서 호스트 장치(1100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 호스트 인터페이스 유닛(1211)은, 호스트 장치(1100)의 프로토콜에 따라서, 호스트 장치(1100)와 SSD(1200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 어느 하나를 통해서 호스트 장치(1100)와 통신할 수 있다.
컨트롤 유닛(1212)은 호스트 장치(1100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(1212)은 SSD(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(1213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(1214)은 불휘발성 메모리 장치들(1231~123n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(1231~123n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(1214)은 패리티 데이터에 근거하여 불휘발성 메모리 장치들(1231~123n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(1214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 불휘발성 메모리 장치들(1231~123n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 불휘발성 메모리 장치들(1231~123n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(1215)은 버퍼 메모리 장치(1220)에 저장된 데이터를 불휘발성 메모리 장치들(1231~123n)로 제공하거나, 불휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 버퍼 메모리 장치(1220)로 제공할 수 있다.
버퍼 메모리 장치(1220)는 불휘발성 메모리 장치들(1231~123n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1220)는 불휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1220)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 불휘발성 메모리 장치들(1231~123n)로 전송될 수 있다.
불휘발성 메모리 장치들(1231~123n)은 SSD(1200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(1231~123n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1260)를 통해 입력된 전원(PWR)을 SSD(1200) 내부에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
신호 커넥터(1250)는 호스트 장치(1100)와 SSD(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
전원 커넥터(1260)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
도 13은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 13을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 데이터 저장 장치(2200)를 포함할 수 있다.
호스트 장치(2100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(2100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
호스트 장치(2100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(2110)을 포함할 수 있다. 데이터 저장 장치(2200)는 접속 터미널(2110)에 마운트(mount)될 수 있다.
데이터 저장 장치(2200)는 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 데이터 저장 장치(2200)는 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 데이터 저장 장치(2200)는 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치(2231~2232), PMIC(power management integrated circuit)(2240) 및 접속 터미널(2250)을 포함할 수 있다.
컨트롤러(2210)는 데이터 저장 장치(2200)의 제반 동작을 제어할 수 있다. 컨트롤러(2210)는 도 12에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~2232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~2232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~2232)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~2232)은 데이터 저장 장치(2200)의 저장 매체로 사용될 수 있다.
PMIC(2240)는 접속 터미널(2250)을 통해 입력된 전원을 데이터 저장 장치(2200) 내부에 제공할 수 있다. PMIC(2240)는, 컨트롤러(2210)의 제어에 따라서, 데이터 저장 장치(2200)의 전원을 관리할 수 있다.
접속 터미널(2250)은 호스트 장치의 접속 터미널(2110)에 연결될 수 있다. 접속 터미널(2250)을 통해서, 호스트 장치(2100)와 데이터 저장 장치(2200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(2250)은 호스트 장치(2100)와 데이터 저장 장치(2200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(2250)은 데이터 저장 장치(2200)의 어느 한 변에 배치될 수 있다.
도 14는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 14를 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 데이터 저장 장치(3200)를 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
데이터 저장 장치(3200)는 표면 실장형 패키지 형태로 구성될 수 있다. 데이터 저장 장치(3200)는 솔더 볼(solder ball)(3250)을 통해서 호스트 장치(3100)에 마운트될 수 있다. 데이터 저장 장치(3200)는 컨트롤러(3210), 버퍼 메모리 장치(3220) 및 불휘발성 메모리 장치(3230)를 포함할 수 있다.
컨트롤러(3210)는 데이터 저장 장치(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 12에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 불휘발성 메모리 장치(3230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 불휘발성 메모리 장치(3230)로 전송될 수 있다.
불휘발성 메모리 장치(3230)는 데이터 저장 장치(3200)의 저장 매체로 사용될 수 있다.
도 15는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다. 도 15를 참조하면, 네트워크 시스템(4000)은 네트워크(4500)를 통해서 연결된 서버 시스템(4300) 및 복수의 클라이언트 시스템들(4410~4430)을 포함할 수 있다.
서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로 데이터를 제공할 수 있다.
서버 시스템(4300)은 호스트 장치(4100) 및 데이터 저장 장치(4200)를 포함할 수 있다. 데이터 저장 장치(4200)는 도 1의 데이터 저장 장치(100), 도 12의 SSD(1200), 도 13의 데이터 저장 장치(2200), 도 14의 데이터 저장 장치(3200)로 구성될 수 있다.
도 16은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 보여주는 블럭도이다. 도 16을 참조하면, 불휘발성 메모리 장치(NVM)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 불휘발성 메모리 장치(300)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 불휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 불휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작을 제어할 수 있다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : 데이터 저장 장치
200 : 컨트롤러
210 : 호스트 인터페이스 유닛
220 : 컨트롤 유닛
230 : 랜덤 액세스 메모리
240 : 메모리 컨트롤 유닛
300 : 저장 매체
NVM : 불휘발성 메모리 장치

Claims (20)

  1. 제1 LSB(least significant bit) 페이지, 제1 CSB(central significant bit) 페이지, 제1 MSB(most significant bit) 페이지를 포함하는 제1 불휘발성 메모리 장치;
    제2 LSB(least significant bit) 페이지, 제2 CSB(central significant bit) 페이지, 제2 MSB(most significant bit) 페이지를 포함하는 제2 불휘발성 메모리 장치;
    호스트 장치로부터 쓰기 요청된 데이터를 임시 저장하는 데이터 캐시 메모리; 및
    상기 제1 LSB 페이지와 상기 제2 LSB 페이지를 LSB 슈퍼 페이지로, 상기 제1 CSB 페이지와 상기 제2 CSB 페이지를 CSB 슈퍼 페이지로 그리고 상기 제1 MSB 페이지와 상기 제2 MSB 페이지를 MSB 슈퍼 페이지로 구성하는 컨트롤 유닛을 포함하되,
    상기 컨트롤 유닛은, 데이터 안정성 모드로 판단되면 상기 데이터 캐시 메모리에 저장된 데이터를, 상기 제1 LSB 페이지, 상기 제1 CSB 페이지 및 상기 제1 MSB 페이지에 원샷 프로그램하고, 성능 향상 모드로 판단되면 상기 데이터 캐시 메모리에 저장된 데이터를 상기 LSB 슈퍼 페이지, 상기 CSB 슈퍼 페이지 및 상기 MSB 슈퍼 페이지에 원샷 프로그램하는 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 컨트롤 유닛은, 상기 호스트 장치로부터 FUA(force unit access) 커맨드 또는 캐시 플러시 커맨드가 전송되면, 상기 데이터 안정성 모드로 판단하는 데이터 저장 장치.
  3. 제1항에 있어서,
    상기 컨트롤 유닛은, 상기 호스트 장치로부터 절전 상태 또는 유휴 상태로 진입하도록 요청되면, 상기 데이터 안정성 모드로 판단하는 데이터 저장 장치.
  4. 제1항에 있어서,
    상기 컨트롤 유닛은, 상기 데이터 안정성 모드로 판단되면 상기 데이터 캐시 메모리에 저장된 데이터의 크기가 상기 제1 LSB 페이지, 상기 제1 CSB 페이지 및 상기 제1 MSB 페이지의 크기보다 작은지를 판단하는 데이터 저장 장치.
  5. 제4항에 있어서,
    상기 컨트롤 유닛은, 상기 데이터 캐시 메모리에 저장된 데이터의 크기가 상기 제1 LSB 페이지, 상기 제1 CSB 페이지 및 상기 제1 MSB 페이지의 크기보다 작은 것으로 판단되면, 상기 데이터 캐시 메모리에 저장된 데이터에 더미 데이터를 부가하는 데이터 저장 장치.
  6. 제5항에 있어서,
    상기 컨트롤 유닛은, 상기 데이터 캐시 메모리에 저장된 데이터와 상기 더미 데이터를, 상기 제1 LSB 페이지, 상기 제1 CSB 페이지 및 상기 제1 MSB 페이지에 원샷 프로그램하는 데이터 저장 장치.
  7. 제1항에 있어서,
    상기 컨트롤 유닛은, 상기 LSB 슈퍼 페이지, 상기 CSB 슈퍼 페이지 및 상기 MSB 슈퍼 페이지를 인터리빙 방식으로 동작시키는 데이터 저장 장치.
  8. 제1 하위 페이지, 제1 중간 페이지 및 제1 상위 페이지를 포함하는 제1 불휘발성 메모리 장치; 제2 하위 페이지, 제2 중간 페이지 및 제2 상위 페이지를 포함하는 제2 불휘발성 메모리 장치; 호스트 장치로부터 쓰기 요청된 데이터를 임시 저장하는 데이터 캐시 메모리를 포함하는 데이터 저장 장치의 동작 방법에 있어서:
    상기 제1 하위 페이지와 상기 제2 하위 페이지를 제1 슈퍼 페이지로, 상기 제1 중간 페이지와 상기 제2 중간 페이지를 제2 슈퍼 페이지로 그리고 상기 제1 상위 페이지와 상기 제2 상위 페이지를 제3 슈퍼 페이지로 구성하고,
    데이터 안정성 모드로 동작해야 하는지를 판단하고,
    상기 데이터 안정성 모드로 동작해야 하는 것으로 판단되면 상기 데이터 캐시 메모리에 저장된 데이터를 상기 제1 하위 페이지, 상기 제1 중간 페이지 및 상기 제1 상위 페이지에 동시에 프로그램하고, 그리고
    상기 데이터 안정성 모드로 동작해야 하는 것으로 판단되지 않으면 상기 데이터 캐시 메모리에 저장된 데이터를 상기 제1 슈퍼 페이지, 상기 제2 슈퍼 페이지 및 상기 제3 슈퍼 페이지에 동시에 프로그램하는 데이터 저장 장치의 동작 방법.
  9. 제8항에 있어서,
    상기 데이터 안정성 모드를 판단하는 것은 상기 호스트 장치로부터 FUA(force unit access) 커맨드 또는 캐시 플러시 커맨드가 전송되었는지를 판단하는 것을 포함하는 데이터 저장 장치의 동작 방법.
  10. 제8항에 있어서,
    상기 데이터 안정성 모드를 판단하는 것은 상기 호스트 장치로부터 절전 상태 또는 유휴 상태로 진입하도록 요청되었는지를 판단하는 것을 포함하는 데이터 저장 장치의 동작 방법.
  11. 제8항에 있어서,
    상기 데이터 안정성 모드로 동작해야 하는 것으로 판단되면 상기 데이터 캐시 메모리에 저장된 데이터의 크기가 상기 제1 하위 페이지, 상기 제1 중간 페이지 및 상기 제1 상위 페이지의 크기보다 작은지를 판단하는 것을 더 포함하는 데이터 저장 장치의 동작 방법.
  12. 제11항에 있어서,
    상기 데이터 캐시 메모리에 저장된 데이터의 크기가 상기 제1 하위 페이지, 상기 제1 중간 페이지 및 상기 제1 상위 페이지의 크기보다 작은 것으로 판단되면, 상기 데이터 캐시 메모리에 저장된 데이터에 더미 데이터를 부가하는 것을 더 포함하는 데이터 저장 장치의 동작 방법.
  13. 제12항에 있어서,
    상기 데이터 캐시 메모리에 저장된 데이터와 상기 더미 데이터를 상기 제1 하위 페이지, 상기 제1 중간 페이지 및 상기 제1 상위 페이지에 동시에 프로그램하는 것을 더 포함하는 데이터 저장 장치의 동작 방법.
  14. 제8항에 있어서,
    상기 제1 슈퍼 페이지, 상기 제2 슈퍼 페이지 및 상기 제3 슈퍼 페이지에 동시에 프로그램하는 것은, 상기 제1 하위 페이지와 상기 제2 하위 페이지를 인터리빙 방식으로, 상기 제1 중간 페이지와 상기 제2 중간 페이지를 인터리빙 방식으로 그리고 상기 제1 상위 페이지와 상기 제2 상위 페이지를 인터리빙 방식으로 프로그램하는 것을 포함하는 데이터 저장 장치의 동작 방법.
  15. 제1 하위 페이지, 제1 중간 페이지 및 제1 상위 페이지를 포함하는 제1 불휘발성 메모리 장치;
    제2 하위 페이지, 제2 중간 페이지 및 제2 상위 페이지를 포함하는 제2 불휘발성 메모리 장치;
    호스트 장치로부터 쓰기 요청된 데이터를 임시 저장하는 랜덤 액세스 메모리; 및
    상기 제1 하위 페이지와 상기 제2 하위 페이지를 제1 슈퍼 페이지로, 상기 제1 중간 페이지와 상기 제2 중간 페이지를 제2 슈퍼 페이지로 그리고 상기 제1 상위 페이지와 상기 제2 상위 페이지를 제3 슈퍼 페이지로 구성하는 컨트롤 유닛을 포함하되,
    상기 컨트롤 유닛은, 데이터 안정성 모드로 동작해야 하는지를 판단한 결과에 따라서 상기 랜덤 액세스 메모리에 저장된 데이터를, 상기 제1 하위 페이지, 상기 제1 중간 페이지 및 상기 제1 상위 페이지에 동시에 프로그램하거나, 상기 제1 슈퍼 페이지 내지 상기 제3 슈퍼 페이지에 동시에 프로그램하는 데이터 저장 장치.
  16. 제15항에 있어서,
    상기 컨트롤 유닛은, 상기 데이터 안정성 모드로 동작해야 하는 것으로 판단한 경우, 상기 랜덤 액세스 메모리에 저장된 데이터를 상기 제1 하위 페이지, 상기 제1 중간 페이지 및 상기 제1 상위 페이지에 동시에 프로그램하는 데이터 저장 장치.
  17. 제16항에 있어서,
    상기 데이터 캐시 메모리에 저장된 데이터의 크기가 상기 제1 하위 페이지, 상기 제1 중간 페이지 및 상기 제1 상위 페이지의 크기보다 작은 경우, 상기 컨트롤 유닛은 상기 랜덤 액세스 메모리에 저장된 데이터에 더미 데이터를 부가하는 데이터 저장 장치.
  18. 제15항에 있어서,
    상기 컨트롤 유닛은, 상기 호스트 장치로부터 FUA(force unit access) 커맨드 또는 캐시 플러시 커맨드가 전송되면, 상기 데이터 안정성 모드로 동작해야 하는 것으로 판단하는 데이터 저장 장치.
  19. 제15항에 있어서,
    상기 컨트롤 유닛은, 상기 호스트 장치로부터 절전 상태 또는 유휴 상태로 진입하도록 요청되면, 상기 데이터 안정성 모드로 동작해야 하는 것으로 판단하는 데이터 저장 장치.
  20. 제15항에 있어서,
    상기 컨트롤 유닛은, 상기 데이터 안정성 모드로 동작해야 하는 것으로 판단하지 않은 경우, 상기 랜덤 액세스 메모리에 저장된 데이터를 상기 제1 슈퍼 페이지 내지 제3 슈퍼 페이지에 동시에 프로그램하는 데이터 저장 장치.
KR1020170087670A 2017-07-11 2017-07-11 데이터 저장 장치 및 그것의 동작 방법 KR20190006680A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170087670A KR20190006680A (ko) 2017-07-11 2017-07-11 데이터 저장 장치 및 그것의 동작 방법
US15/885,262 US10324835B2 (en) 2017-07-11 2018-01-31 Data storage device and operating method thereof
CN201810386832.XA CN109240597B (zh) 2017-07-11 2018-04-26 数据存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170087670A KR20190006680A (ko) 2017-07-11 2017-07-11 데이터 저장 장치 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20190006680A true KR20190006680A (ko) 2019-01-21

Family

ID=65000267

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170087670A KR20190006680A (ko) 2017-07-11 2017-07-11 데이터 저장 장치 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US10324835B2 (ko)
KR (1) KR20190006680A (ko)
CN (1) CN109240597B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102610395B1 (ko) * 2019-01-22 2023-12-05 삼성전자주식회사 비휘발성 메모리 장치를 포함하는 메모리 시스템

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7631138B2 (en) * 2003-12-30 2009-12-08 Sandisk Corporation Adaptive mode switching of flash memory address mapping based on host usage characteristics
US7457910B2 (en) * 2005-06-29 2008-11-25 Sandisk Corproation Method and system for managing partitions in a storage device
KR101005120B1 (ko) * 2009-02-04 2011-01-04 주식회사 하이닉스반도체 불휘발성 메모리 소자의 프로그램 방법
KR101581857B1 (ko) * 2009-08-06 2015-12-31 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 인터리브 유닛 구성 방법
US8144512B2 (en) * 2009-12-18 2012-03-27 Sandisk Technologies Inc. Data transfer flows for on-chip folding
US8355280B2 (en) * 2010-03-09 2013-01-15 Samsung Electronics Co., Ltd. Data storage system having multi-bit memory device and operating method thereof
KR101734204B1 (ko) * 2010-06-01 2017-05-12 삼성전자주식회사 프로그램 시퀀서를 포함하는 플래시 메모리 장치 및 시스템, 그리고 그것의 프로그램 방법
KR20130027253A (ko) * 2011-09-07 2013-03-15 삼성전자주식회사 데이터의 압축 방법
US9606730B2 (en) * 2012-05-04 2017-03-28 Samsung Electronics Co., Ltd. System and method including three dimensional nonvolatile memory device and random access memory
KR20130123955A (ko) 2012-05-04 2013-11-13 삼성전자주식회사 3차원 불휘발성 메모리 및 랜덤 액세스 메모리를 포함하는 메모리 시스템 및 그것의 프로그램 방법
US20130332450A1 (en) * 2012-06-11 2013-12-12 International Business Machines Corporation System and Method for Automatically Detecting and Interactively Displaying Information About Entities, Activities, and Events from Multiple-Modality Natural Language Sources
US9355732B2 (en) * 2014-10-01 2016-05-31 Sandisk Technologies Inc. Latch initialization for a data storage device
KR102313017B1 (ko) * 2015-08-21 2021-10-18 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 쓰기를 제어하는 컨트롤러를 포함하는 스토리지 장치 및 스토리지 장치의 동작 방법

Also Published As

Publication number Publication date
US10324835B2 (en) 2019-06-18
US20190018767A1 (en) 2019-01-17
CN109240597B (zh) 2021-09-21
CN109240597A (zh) 2019-01-18

Similar Documents

Publication Publication Date Title
CN107153509B (zh) 数据存储装置及其操作方法
US20190227931A1 (en) Data storage device and operating method thereof
KR102532084B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR20180025357A (ko) 데이터 저장 장치 및 그것의 동작 방법
US10902924B2 (en) Memory system varying pass voltage based on erase count of target memory block and operating method thereof
US10877697B2 (en) Data storage device and operating method thereof
CN109147854B (zh) 数据存储装置及其操作方法
KR102707997B1 (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20170099618A (ko) 데이터 저장 장치
TWI795466B (zh) 資料儲存設備及其操作方法
US10545689B2 (en) Data storage device and operating method thereof
KR20210006556A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20190006677A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180097026A (ko) 불휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치 및 데이터 저장 장치의 동작 방법
KR20210013445A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20190023196A (ko) 데이터 저장 장치
KR20210068734A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190090629A (ko) 메모리 시스템 및 그것의 동작 방법
KR20190006680A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts
KR20190041082A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN109840214B (zh) 数据存储装置及其操作方法
KR20210002190A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
US20190212946A1 (en) Data storage device and operating method thereof
KR20210028405A (ko) 서치 회로 및 컨트롤러