[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20180093153A - 데이터 저장 장치의 동작 방법 - Google Patents

데이터 저장 장치의 동작 방법 Download PDF

Info

Publication number
KR20180093153A
KR20180093153A KR1020170018107A KR20170018107A KR20180093153A KR 20180093153 A KR20180093153 A KR 20180093153A KR 1020170018107 A KR1020170018107 A KR 1020170018107A KR 20170018107 A KR20170018107 A KR 20170018107A KR 20180093153 A KR20180093153 A KR 20180093153A
Authority
KR
South Korea
Prior art keywords
physical address
reference value
purge
request
erase
Prior art date
Application number
KR1020170018107A
Other languages
English (en)
Inventor
서윤찬
정회승
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170018107A priority Critical patent/KR20180093153A/ko
Priority to US15/703,068 priority patent/US10621087B2/en
Priority to CN201711121891.6A priority patent/CN108415663B/zh
Publication of KR20180093153A publication Critical patent/KR20180093153A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/25—Using a specific main memory architecture
    • G06F2212/251—Local memory within processor subsystem
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

데이터 저장 장치의 동작 방법은 이벤트에 응답하여 물리 어드레스에 대응하는 소거 카운트를 참조 값으로서 저장하는 단계; 외부 장치로부터 전송된 퍼지 요청에 응답하여 상기 소거 카운트의 현재 값을 상기 참조 값과 비교하는 단계; 및 비교 결과에 따라 상기 물리 어드레스에 대한 퍼지 동작을 선택적으로 수행하는 단계를 포함한다.

Description

데이터 저장 장치의 동작 방법{OPERATING METHOD OF DATA STORAGE DEVICE}
본 발명은 데이터 저장 장치의 동작 방법에 관한 것으로, 더욱 상세하게는 비휘발성 메모리 장치를 포함하는 데이터 저장 장치의 동작 방법에 관한 것이다.
데이터 저장 장치는 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치는 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다. 외부 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 데이터 저장 장치는 외부 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 외부 장치에 연결됨으로써 동작할 수 있다.
본 발명의 실시 예는 불필요한 소거 동작을 수행하지 않음으로써 비용을 절감하고 메모리 마모를 억제하는 데이터 저장 장치의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 이벤트에 응답하여 물리 어드레스에 대응하는 소거 카운트를 참조 값으로서 저장하는 단계; 외부 장치로부터 전송된 퍼지 요청에 응답하여 상기 소거 카운트의 현재 값을 상기 참조 값과 비교하는 단계; 및 비교 결과에 따라 상기 물리 어드레스에 대한 퍼지 동작을 선택적으로 수행하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 제1 이벤트에 응답하여 물리 어드레스에 대응하는 소거 카운트를 참조 값으로서 저장하는 단계; 제2 이벤트에 응답하여 상기 소거 카운트의 현재 값을 상기 참조 값과 비교하는 단계; 및 비교 결과에 따라 상기 물리 어드레스에 대한 소거 동작을 선택적으로 수행하지 않는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 외부 장치로부터 전송된 퍼지 요청에 응답하여 물리 어드레스에 대응하는 소거 카운트를 참조 값과 비교하는 단계; 및 비교 결과에 따라 상기 물리 어드레스에 대한 퍼지 동작을 선택적으로 수행하지 않는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 불필요한 소거 동작을 수행하지 않음으로써 비용을 절감하고 메모리 마모를 억제할 수 있다.
도1은 본 발명의 실시 예에 따른 데이터 저장 장치를 도시한 블록도,
도2는 맵핑부가 언맵 동작을 수행하는 방법을 예시적으로 도시하는 도면,
도3은 퍼지 실행부가 퍼지 동작을 수행하는 방법을 예시적으로 도시하는 도면,
도4는 참조 값 관리부 및 퍼지 판단부의 동작을 예시적으로 도시하는 도면,
도5는 참조 값을 참조 값 테이블을 통해 관리하는 실시 예를 예시적으로 도시하는 도면,
도6은 데이터 저장 장치의 동작 방법을 예시적으로 도시한 순서도,
도7은 본 발명의 실시 예에 따른 SSD를 도시하는 블록도,
도8은 본 발명의 실시 예에 따른 데이터 저장 장치가 적용된 데이터 처리 시스템을 도시하는 블록도이다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 데이터 저장 장치(10)를 도시한 블록도이다.
데이터 저장 장치(10)는 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치(10)는 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다.
데이터 저장 장치(10)는 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 또는 SSD(Solid State Drive) 등으로 구성될 수 있다.
데이터 저장 장치(10)는 컨트롤러(110) 및 비휘발성 메모리 장치(200)를 포함할 수 있다.
컨트롤러(110)는 데이터 저장 장치(10)의 제반 동작을 제어할 수 있다. 컨트롤러(110)는 외부 장치로부터 전송된 라이트 요청에 응답하여 비휘발성 메모리 장치(200)에 데이터를 저장하고, 외부 장치로부터 전송된 리드 요청에 응답하여 비휘발성 메모리 장치(200)에 저장된 데이터를 리드하여 외부 장치로 출력할 수 있다.
또한, 컨트롤러(110)는 외부 장치의 요청에 따라 비휘발성 메모리 장치(200)에 관한 관리 동작들, 예를 들어, 맵핑 동작, 언맵 동작 및 퍼지 동작을 수행할 수 있다. 이를 위해, 컨트롤러(110)는 맵핑부(110), 참조 값 관리부(120), 퍼지 판단부(130) 및 퍼지 실행부(140)를 포함할 수 있다.
맵핑부(110)는 논리 어드레스들과 물리 어드레스들이 맵핑된 맵 테이블을 관리할 수 있다. 논리 어드레스는 외부 장치가 비휘발성 메모리 장치(200)를 액세스하기 위해 사용하는 어드레스이고, 물리 어드레스는 비휘발성 메모리 장치(200)의 실제 어드레스일 수 있다. 맵핑부(110)는 맵 테이블에서, 외부 장치가 데이터에 대응시킨 논리 어드레스와, 데이터가 라이트된 메모리 영역의 물리 어드레스를 맵핑할 수 있다. 그리고, 맵핑부(110)는 외부 장치가 논리 어드레스에 대한 리드를 요청할 때, 맵 테이블에서 논리 어드레스에 맵핑된 물리 어드레스를 확인하고, 확인된 물리 어드레스의 메모리 영역으로부터 데이터를 리드하여 외부 장치로 제공할 수 있다.
또한, 맵핑부(110)는 외부 장치의 언맵 요청에 응답하여 언맵 동작을 수행할 수 있다. 언맵 요청은 물리 어드레스와 맵핑된 적어도 하나의 논리 어드레스에 관련될 수 있다. 맵핑부(110)는 언맵 요청된 논리 어드레스와 해당 논리 어드레스에 맵핑된 물리 어드레스를 언맵할 수 있다. 언맵 동작으로 인해, 언맵된 논리 어드레스에 대응하는 데이터, 즉, 언맵된 물리 어드레스의 메모리 영역에 저장된 데이터는 무효 데이터가 될 수 있다. 언맵 동작을 수행하는 구체적인 방법은 도2를 참조하여 자세하게 설명될 것이다.
참조 값 관리부(120)는 언맵 동작이 수행되면 언맵된 논리 어드레스에 대응하는 참조 값을 생성할 수 있다. 참조 값 관리부(120)는 언맵된 물리 어드레스에 대응하는 소거 카운트를 언맵된 물리 어드레스에 대응하는 참조 값으로서 저장할 수 있다. 이때, 언맵된 물리 어드레스에 대응하는 소거 카운트란, 언맵된 물리 어드레스의 메모리 영역을 포함하는 메모리 블록(이하, 타겟 메모리 블록)의 소거 카운트일 수 있다. 참조 값은 퍼지 판단부(130)에 의해 퍼지 동작을 수행할 것인지 여부를 판단하는 데 사용될 수 있다. 참조 값을 생성하는 구체적인 방법은 도4 및 도5를 참조하여 자세하게 설명될 것이다.
퍼지 판단부(130)는 외부 장치의 퍼지 요청에 응답하여 퍼지 동작을 수행할 것인지 여부를 판단할 수 있다. 퍼지 요청은 언맵된 논리 어드레스에 대응하는 데이터를 비휘발성 메모리 장치(200)에서 완전히 소거하기 위한 것일 수 있다. 퍼지 판단부(130)는 타겟 메모리 블록의 소거 카운트의 현재 값을 참조 값과 비교할 수 있다. 비교 결과 현재 값이 참조 값과 동일할 때, 퍼지 판단부(130)는 타겟 메모리 블록에 대한 퍼지 동작을 수행할 것으로 판단할 수 있다. 그러나, 현재 값이 참조 값과 상이할 때, 퍼지 판단부(130)는 타겟 메모리 블록에 대한 퍼지 동작을 수행하지 않을 것으로 판단할 수 있다. 퍼지 판단부(130)의 판단하는 방법은 도4 및 도5를 참조하여 자세하게 설명될 것이다.
퍼지 실행부(140)는 퍼지 판단부(130)의 판단에 따라 타겟 메모리 블록에 대해 퍼지 동작을 수행할 수 있다. 퍼지 동작은 타겟 메모리 블록에 대한 카피 동작과 소거 동작을 포함할 수 있다. 타겟 메모리 블록에 대한 퍼지 동작은 결국, 언맵된 논리 어드레스에 대응하는 데이터를 완전히 소거시킬 수 있다. 퍼지 동작을 수행하는 구체적인 방법은 도3을 참조하여 자세하게 설명될 것이다.
따라서, 본 발명에 따르면, 퍼지 실행부(140)는 퍼지 판단부(130)의 판단에 따라 불필요한 퍼지 동작을 수행하지 않음으로써, 비용이 절감시키고 메모리 마모를 억제할 수 있다.
비휘발성 메모리 장치(200)는 컨트롤러(110)의 제어에 따라, 컨트롤러(110)로부터 전송된 데이터를 저장하고, 저장된 데이터를 리드하여 컨트롤러(110)로 전송할 수 있다. 비휘발성 메모리 장치(200)는 복수의 메모리 블록들(BK1~BKn)을 포함할 수 있다. 메모리 블록은 비휘발성 메모리 장치(200)가 소거 동작을 수행하는 단위일 수 있다. 따라서, 비휘발성 메모리 장치(200)는 소거 동작을 통해 어떤 메모리 블록에 저장된 데이터를 동시에 소거할 수 있다. 메모리 블록들(BK1~BKn) 각각은 복수의 메모리 영역들(AR1~ARm)을 포함할 수 있다. 비휘발성 메모리 장치(200)는 라이트 동작 또는 리드 동작을 수행할 때 하나 이상의 메모리 블록들의 하나 이상의 메모리 영역들을 동시에 액세스할 수 있다.
비휘발성 메모리 장치(200)는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다.
한편, 도1은 데이터 저장 장치(10)가 1개의 비휘발성 메모리 장치(200)를 포함하는 것으로 도시하나, 데이터 저장 장치(10)에 포함되는 비휘발성 메모리 장치(200)들의 개수는 이에 제한되지 않는다.
도2는 맵핑부(110)가 언맵 동작을 수행하는 방법을 예시적으로 도시하는 도면이다.
도2를 참조하면, 맵핑부(110)에 의해 관리되는 맵 테이블(MT)이 도시된다. 맵 테이블(MT)은 논리 어드레스들(LA)에 맵핑된 물리 어드레스들(PA)을 포함할 수 있다. 예를 들어, 맵 테이블(MT)을 참조하면, 논리 어드레스 "1"은 물리 어드레스 "BK1_1"에 맵핑되어 있을 수 있다. 물리 어드레스 "BK1_1"는 메모리 블록(BK1)의 첫번째 메모리 영역을 가리키는 어드레스일 수 있다. 또한, 맵 테이블(MT)은 각각의 논리 어드레스들(LA)에 대응하는 언맵 영역(UNMAP)을 포함할 수 있다.
맵핑부(110)는, 예를 들어, 논리 어드레스 "1"에 관련된 언맵 요청을 외부 장치로부터 수신하면 다음과 같이 언맵 동작을 수행할 수 있다. 맵핑부(110)는 논리 어드레스 "1"과 물리 어드레스 "BK1_1"를 언맵할 수 있다. 예를 들어, 맵핑부(110)는 맵 테이블(MT)에서 논리 어드레스 "1"에 대응하는 언맵 영역(UNMAP)을 마킹함으로써 언맵 동작을 수행할 수 있다. 언맵된 논리 어드레스 "1"에 대응하는 데이터, 즉, 언맵된 물리 어드레스 "BK1_1"의 메모리 영역에 저장된 데이터(DT1)는 언맵 동작으로 인해 무효 데이터가 될 수 있다.
이후, 맵핑부(110)는 언맵 영역(UNMAP)의 마킹을 확인함으로써 논리 어드레스 "1"은 언맵되었다는 것을 알 수 있고, 데이터(DT1)는 무효 데이터라는 것을 알 수 있다. 따라서, 만일 외부 장치가 논리 어드레스 "1"에 대한 리드 요청을 전송하면, 맵핑부(110)는 언맵 영역(UNMAP)의 마킹을 확인함으로써 논리 어드레스 "1"은 언맵되었다는 것을 외부 장치에게 알릴 수 있다.
도3은 퍼지 실행부(140)가 퍼지 동작을 수행하는 방법을 예시적으로 도시하는 도면이다.
도3을 참조하면, 퍼지 실행부(140)는 외부 장치의 퍼지 요청에 응답하여 퍼지 동작을 수행할 수 있다. 퍼지 요청은 이전에 언맵된 하나 이상의 논리 어드레스들에 대응하는 데이터를 비휘발성 메모리 장치(200)에서 완전히 소거하기 위한 것일 수 있다. 도3은, 예를 들어, 도2에서 언맵된 논리 어드레스 "1"에 대한 퍼지 동작을 도시한다. 퍼지 실행부(140)는 퍼지 요청에 응답하여, 언맵된 논리 어드레스 "1"에 대응하는 데이터(DT1)가 타겟 메모리 블록(BK1)에 저장된 것으로 판단될 때, 타겟 메모리 블록(BK1)에 대해 퍼지 동작을 수행할 수 있다.
구체적으로, 퍼지 동작은 타겟 메모리 블록(BK1)에 대한 카피 동작과 소거 동작을 포함할 수 있다. 퍼지부는 타겟 메모리 블록(BK1)에 저장된 유효 데이터(DT2~DT5)를 다른 메모리 블록(BK2)으로 카피하고, 타겟 메모리 블록(BK1)에 대해 소거 동작을 수행할 수 있다. 결과적으로 논리 어드레스 "1"에 대응하는 데이터(DT1)는 타겟 메모리 블록(BK1)에서 완전히 소거될 수 있다.
주목할 것은, 퍼지 요청은 언맵된 물리 어드레스 "BK1_1"에 대한 퍼지 동작을 요구하지만, 비휘발성 메모리 장치(200)는 메모리 블록 단위로 소거 동작을 수행하기 때문에 타겟 메모리 블록(BK1) 전체에 대해 퍼지 동작이 수행된다는 점이다. 따라서, 퍼지 동작은 비용을 증가시키고 메모리 마모를 촉진시키는 요인이 될 수 있다.
한편, 외부 장치는 언맵 요청을 전송한 뒤 시간 간격을 두고 퍼지 요청을 전송할 수도 있다. 이러한 경우, 도3의 타겟 메모리 블록(BK1)은 논리 어드레스 "1"이 언맵된 이후 퍼지 요청이 전송되기 전에, 컨트롤러(100)의 내부 동작, 예를 들어, 가비지 컬렉션 동작 등을 통해서 이미 소거되었을 수 있다. 그리고, 퍼지 요청이 전송되었을 때는, 타겟 메모리 블록(BK1)은 계속 빈 메모리 블록으로 남아있거나 새로운 데이터가 저장된 상태일 수 있다. 이러한 경우, 언맵된 논리 어드레스 "1"에 대응하는 데이터(DT1)가 이미 소거되었음에도 무조건 메모리 블록(BK1)에 대한 퍼지 동작을 수행하는 것은 비용을 증가시키고 메모리 마모를 촉진시킬 수 있다. 따라서 이를 개선하기 위해, 본 발명의 퍼지 판단부(130)는 외부 장치는 퍼지 요청에 응답하여 타겟 메모리 블록(BK1)에 대한 퍼지 동작이 실질적으로 필요한 것인지를 판단할 수 있다.
도4는 참조 값 관리부(120) 및 퍼지 판단부(130)의 동작을 예시적으로 도시하는 도면이다. 도4는 시점들(T1, T2)에서 각각 언맵 요청과 퍼지 요청이 시간 간격을 두고 전송될 때의 맵 테이블(MT) 및 소거 카운트 테이블(EWCT)을 도시한다. 맵 테이블(MT)은 논리 어드레스들(LA)과 물리 어드레스들(PA)의 맵핑 관계를 포함하고, 소거 카운트 테이블(EWCT)은 메모리 블록들(BK1~BKn) 각각의 소거 카운트(EWC)를 포함할 수 있다.
도4를 참조하면, 시점(T1)에서, 컨트롤러(110)는 외부 장치로부터 논리 어드레스들 "1" 및 "3"에 대한 언맵 요청을 수신할 수 있다. 도2를 통해 설명한 바와 같이, 맵핑부(110)는 맵 테이블(MT)에서 논리 어드레스들 "1" 및 "3"에 대응하는 언맵 영역(UNMAP)을 각각 마킹할 수 있다.
그리고, 참조 값 관리부(120)는 언맵된 물리 어드레스들 "BK1_1" 및 "BK2_4"에 대응하는 소거 카운트들(EWC), 즉, "51" 및 "70"을 언맵된 물리 어드레스들 "BK1_1" 및 "BK2_4"의 참조 값들(RFV)로서 맵 테이블(MT)에 각각 저장할 수 있다. 즉, 언맵된 물리 어드레스들 "BK1_1" 및 "BK2_4"을 포함하는 메모리 블록들(BK1, BK2)이 타겟 메모리 블록들이 되고, 타겟 메모리 블록들(BK1, BK2)의 소거 카운트들(EWC)이 참조 값들(RFV)이 될 수 있다.
이어서, 시점(T2)에서, 컨트롤러(110)는 외부 장치로부터 퍼지 요청을 수신할 수 있다. 우선, 퍼지 판단부(130)는 언맵 영역(UNMAP)의 마킹을 참조하여 물리 어드레스 "BK1_1"이 언맵된 적이 있다고 판단할 수 있다. 이때, 물리 어드레스 "BK1_1"은 시점들(T1, T2) 사이에 소거 동작을 거친 경우라면, 다른 논리 어드레스와 맵핑된 상태일 수 있다. 따라서, 시점(T2)에서 언맵 영역(UNMAP)의 마킹은, 물리 어드레스 "BK1_1"가 시점(T2) 이전에 단지 언맵된 적이 있다는 것을 의미할 수 있다. 반면에, 시점(T2)에서 언맵 영역(UNMAP)의 마킹은, 해당 논리 어드레스 "1"가 시점(T2)까지도 언맵된 상태라는 것을 의미할 수 있다.
퍼지 판단부(130)는 언맵된 적이 있는 물리 어드레스 "BK1_1"에 대응하는 현재의 소거 카운트 "51"을 참조 값 "51"과 비교할 수 있다. 현재의 소거 카운트 "51"과 참조 값 "51"이 동일하다는 것은, 시점들(T1, T2) 사이에 타겟 메모리 블록(BK1)은 소거된 적이 없음을 의미할 수 있다. 즉, 이것은, 언맵된 논리 어드레스 "1"에 대응하는 데이터는 타겟 메모리 블록(BK1)에 아직 저장되어 있음을 의미할 수 있다. 따라서, 퍼지 판단부(130)는 현재의 소거 카운트 "51"과 참조 값 "51"이 동일하므로, 타겟 메모리 블록(BK1)에 대해 퍼지 동작을 수행할 것으로 결정할 수 있다.
이와 유사하게, 퍼지 판단부(130)는 언맵 영역(UNMAP)의 마킹을 참조하여 물리 어드레스 "BK2_4"가 언맵된 적이 있다고 판단할 수 있다. 퍼지 판단부(130)는 물리 어드레스 "BK2_4"에 대응하는 현재의 소거 카운트 "72"를 참조 값 "70"과 비교할 수 있다. 현재의 소거 카운트 "72"와 참조 값 "70"이 상이하다는 것은, 시점들(T1, T2) 사이에 타겟 메모리 블록(BK2)이 소거된 적이 있음을 의미할 수 있다. 즉, 이것은, 언맵된 논리 어드레스 "3"에 대응하는 데이터는 타겟 메모리 블록(BK2)에 남아있지 않음을 의미할 수 있다. 따라서, 퍼지 판단부(130)는 현재의 소거 카운트 "72"와 참조 값 "70"이 상이하므로, 타겟 메모리 블록(BK2)에 대해 퍼지 동작을 수행하지 않을 것으로 결정할 수 있다.
즉, 타겟 메모리 블록(BK2)에 대한 불필요한 퍼지 동작이 생략됨으로써 비용이 절감되고 메모리 마모가 억제될 수 있다.
도5는 참조 값(RFV)을 참조 값 테이블(RFT)을 통해 관리하는 실시 예를 예시적으로 도시하는 도면이다. 도5에 도시된 상황은, 참조 값(RFV)이 맵 테이블(MT)에 저장되지 않고 별도의 참조 값 테이블(RFT)에 저장된다는 점을 제외하면, 도4에 도시된 상황과 실질적으로 동일할 수 있다.
구체적으로, 참조 값 관리부(120)는 참조 값 테이블(RFT)을 통해 참조 값(RFV)을 관리할 수 있다. 참조 값 테이블(RFT)은 타겟 메모리 블록들(BK1, BK2)에 대응하는 참조 값들(RFV)을 포함할 수 있다. 따라서, 퍼지 판단부(130)는 퍼지 요청을 수신하면, 참조 값 테이블(RFT)의 타겟 메모리 블록들(BK1, BK2) 각각에 대해 소거 카운트 테이블(EWCT)의 현재 소거 카운트(EWC)와 참조 값(RFV)을 비교할 수 있다. 그리고, 참조 값 관리부(120)는 도4를 통해 설명한 방법과 동일하게 비교 결과에 따라 타겟 메모리 블록들(BK1, BK2)에 대한 퍼지 동작을 수행할지 여부를 각각 결정할 수 있다.
도6은 데이터 저장 장치(10)의 동작 방법을 예시적으로 도시한 순서도이다.
단계(S110)에서, 컨트롤러(110)는 외부 장치로부터 언맵 요청을 수신할 수 있다.
단계(S120)에서, 맵핑부(110)는 언맵 요청된 논리 어드레스와 해당 논리 어드레스에 맵핑된 물리 어드레스를 언맵할 수 있다.
단계(S130)에서, 참조 값 관리부(120)는 언맵된 물리 어드레스에 대응하는 소거 카운트를 언맵된 물리 어드레스에 대응하는 참조 값으로서 저장할 수 있다. 언맵된 물리 어드레스에 대응하는 소거 카운트란 언맵된 물리 어드레스의 메모리 영역을 포함하는 타겟 메모리 블록의 소거 카운트일 수 있다.
단계(S140)에서, 컨트롤러(110)는 외부 장치로부터 퍼지 요청을 수신할 수 있다.
단계(S150)에서, 퍼지 판단부(130)는 언맵된 적이 있는 물리 어드레스에 대응하는 소거 카운트, 즉, 타겟 메모리 블록의 현재의 소거 카운트를, 언맵된 적이 있는 물리 어드레스에 대응하는 참조 값과 비교할 수 있다.
단계(S160)에서, 퍼지 판단부(130)는 현재 값이 참조 값과 동일한지 여부를 판단할 수 있다. 현재 값이 참조 값과 동일할 때, 절차는 단계(S170)로 이동할 수 있다. 현재 값이 참조 값과 상이할 때, 절차는 단계(S180)로 이동할 수 있다.
단계(S170)에서, 퍼지 판단부(130)는 타겟 메모리 블록에 대한 퍼지 동작을 수행할 것으로 결정할 수 있다. 따라서, 퍼지 실행부(140)는 타겟 메모리 블록에 대한 퍼지 동작을 수행할 수 있다.
단계(S180)에서, 퍼지 판단부(130)는 타겟 메모리 블록에 대한 퍼지 동작을 수행하지 않을 것으로 결정할 수 있다. 따라서, 퍼지 실행부(140)는 타겟 메모리 블록에 대한 퍼지 동작을 수행하지 않을 수 있다.
도7은 본 발명의 실시 예에 따른 SSD(1000)를 도시하는 블록도이다.
SSD(1000)는 컨트롤러(1100)와 저장 매체(1200)를 포함할 수 있다.
컨트롤러(1100)는 호스트 장치(1500)와 저장 매체(1200) 사이의 데이터 교환을 제어할 수 있다. 컨트롤러(1100)는 내부 버스(1170)을 통해 연결된 프로세서(1110), 램(1120), 롬(1130), ECC부(1140), 호스트 인터페이스(1150) 및 저장 매체 인터페이스(1160)를 포함할 수 있다.
프로세서(1110)는 컨트롤러(1100)의 제반 동작을 제어할 수 있다. 프로세서(1110)는 호스트 장치(1500)의 데이터 처리 요청에 따라 저장 매체(1200)에 데이터를 저장하고, 저장 매체(1200)로부터 저장된 데이터를 리드할 수 있다. 프로세서(1110)는 저장 매체(1200)를 효율적으로 관리하기 위해서, 머지 동작 및 웨어 레벨링 동작 등과 같은 SSD(1000)의 내부 동작을 제어할 수 있다.
프로세서(1110)는 도1에 도시된 맵핑부(110), 참조 값 관리부(120), 퍼지 판단부(130) 및 퍼지 실행부(140)의 동작들을 실질적으로 동일하게 수행할 수 있다. 즉, 프로세서(1110)는 외부 장치로부터 전송된 언맵 요청에 응답하여 물리 어드레스에 대응하는 소거 카운트를 참조 값으로서 저장할 수 있다. 그리고, 프로세서(1110)는 외부 장치로부터 전송된 퍼지 요청에 응답하여 소거 카운트의 현재 값을 참조 값과 비교할 수 있다. 그리고, 프로세서(1110)는 비교 결과에 따라 물리 어드레스에 대한 퍼지 동작을 선택적으로 수행할 수 있다.
램(1120)은 프로세서(1110)에 의해 사용되는 프로그램 및 프로그램 데이터를 저장할 수 있다. 램(1120)은 호스트 인터페이스(1150)로부터 전송된 데이터를 저장 매체(1200)에 전달하기 전에 임시 저장할 수 있고. 저장 매체(1200)로부터 전송된 데이터를 호스트 장치(1500)로 전달하기 전에 임시 저장할 수 있다.
롬(1130)은 프로세서(1110)에 의해 리드되는 프로그램 코드를 저장할 수 있다. 프로그램 코드는 프로세서(1110)가 컨트롤러(1100)의 내부 유닛들을 제어하기 위해서 프로세서(1110)에 의해 처리되는 명령들을 포함할 수 있다.
ECC부(1140)는 저장 매체(1200)에 저장될 데이터를 인코딩하고, 저장 매체(1200)로부터 리드된 데이터를 디코딩할 수 있다. ECC부(1140)는 ECC 알고리즘에 따라 데이터에 발생된 에러를 검출하고 정정할 수 있다.
호스트 인터페이스(1150)는 호스트 장치(1500)와 데이터 처리 요청 및 데이터 등을 교환할 수 있다.
저장 매체 인터페이스(1160)는 저장 매체(1200)로 제어 신호 및 데이터를 전송할 수 있다. 저장 매체 인터페이스(1160)는 저장 매체(1200)로부터 데이터를 전송받을 수 있다. 저장 매체 인터페이스(1160)는 저장 매체(1200)와 복수의 채널들(CH0~CHn)을 통해 연결될 수 있다.
저장 매체(1200)는 복수의 비휘발성 메모리 장치들(NVM0~NVMn)을 포함할 수 있다. 복수의 비휘발성 메모리 장치들(NVM0~NVMn) 각각은 컨트롤러(1100)의 제어에 따라 라이트 동작 및 리드 동작을 수행할 수 있다.
도8은 본 발명의 실시 예에 따른 데이터 저장 장치(10)가 적용된 데이터 처리 시스템(2000)을 도시하는 블록도이다.
데이터 처리 시스템(2000)은 컴퓨터, 랩탑, 넷북, 스마트폰, 디지털 TV, 디지털 카메라, 네비게이션 등을 포함할 수 있다. 데이터 처리 시스템(2000)은 메인 프로세서(2100), 메인 메모리 장치(2200), 데이터 저장 장치(2300) 및 입출력 장치(2400)를 포함할 수 있다. 데이터 처리 시스템(2000)의 내부 유닛들은 시스템 버스(2500)를 통해서 데이터 및 제어 신호 등을 주고받을 수 있다.
메인 프로세서(2100)는 데이터 처리 시스템(2000)의 제반 동작을 제어할 수 있다. 메인 프로세서(2100)는, 예를 들어, 마이크로프로세서와 같은 중앙 처리 장치일 수 있다. 메인 프로세서(2100)는 운영 체제, 애플리케이션 및 장치 드라이버 등의 소프트웨어들을 메인 메모리 장치(2200) 상에서 수행할 수 있다.
메인 메모리 장치(2200)는 메인 프로세서(2100)에 의해 사용되는 프로그램 및 프로그램 데이터를 저장할 수 있다. 메인 메모리 장치(2200)는 데이터 저장 장치(2300) 및 입출력 장치(2400)로 전송될 데이터를 임시 저장할 수 있다.
데이터 저장 장치(2300)는 컨트롤러(2310) 및 저장 매체(2320)를 포함할 수 있다. 데이터 저장 장치(2300)는 도1의 데이터 저장 장치(10)와 실질적으로 유사하게 구성되고 동작할 수 있다.
입출력 장치(2400)는 사용자로부터 데이터 처리 시스템(2000)을 제어하기 위한 명령을 입력받거나 처리된 결과를 사용자에게 제공하는 등 사용자와 정보를 교환할 수 있는 키보드, 스캐너, 터치스크린, 스크린 모니터, 프린터 및 마우스 등을 포함할 수 있다.
실시 예에 따라, 데이터 처리 시스템(2000)은 LAN(Local Area Network), WAN(Wide Area Network) 및 무선 네트워크 등의 네트워크(2600)를 통해 적어도 하나의 서버(2700)와 통신할 수 있다. 데이터 처리 시스템(2000)은 네트워크(2600)에 접속하기 위해서 네트워크 인터페이스(미도시)를 포함할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 데이터 저장 장치
100: 컨트롤러
110: 맵핑부
120: 참조 값 관리부
130: 퍼지 판단부
140: 퍼지 실행부
200: 비휘발성 메모리 장치
BK1~BKn: 메모리 블록들
AR1~ARm: 메모리 영역들

Claims (20)

  1. 이벤트에 응답하여 물리 어드레스에 대응하는 소거 카운트를 참조 값으로서 저장하는 단계;
    외부 장치로부터 전송된 퍼지 요청에 응답하여 상기 소거 카운트의 현재 값을 상기 참조 값과 비교하는 단계; 및
    비교 결과에 따라 상기 물리 어드레스에 대한 퍼지 동작을 선택적으로 수행하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  2. 제1항에 있어서,
    상기 이벤트는, 외부 장치로부터 상기 물리 어드레스에 맵핑된 논리 어드레스에 대한 언맵 요청을 수신하는 것을 포함하는 데이터 저장 장치의 동작 방법.
  3. 제2항에 있어서,
    상기 언맵 요청에 응답하여 상기 논리 어드레스와 상기 물리 어드레스를 언맵하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  4. 제1항에 있어서,
    상기 퍼지 동작을 선택적으로 수행하는 단계는,
    상기 현재 값이 상기 참조 값과 상이할 때, 상기 퍼지 동작을 수행하지 않는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  5. 제1항에 있어서,
    상기 퍼지 동작을 선택적으로 수행하는 단계는,
    상기 현재 값이 상기 참조 값과 동일할 때, 상기 퍼지 동작을 수행하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  6. 제5항에 있어서,
    상기 퍼지 동작을 수행하는 단계는,
    상기 물리 어드레스의 메모리 영역을 포함하는 메모리 블록에서 유효 데이터에 대해 카피 동작을 수행하는 단계; 및
    상기 메모리 블록에 대해 소거 동작을 수행하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  7. 제1항에 있어서,
    상기 소거 카운트는 상기 물리 어드레스의 메모리 영역을 포함하는 메모리 블록의 소거 카운트인 데이터 저장 장치의 동작 방법.
  8. 제1 이벤트에 응답하여 물리 어드레스에 대응하는 소거 카운트를 참조 값으로서 저장하는 단계;
    제2 이벤트에 응답하여 상기 소거 카운트의 현재 값을 상기 참조 값과 비교하는 단계; 및
    비교 결과에 따라 상기 물리 어드레스에 대한 소거 동작을 선택적으로 수행하지 않는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  9. 제8항에 있어서,
    상기 제1 이벤트는, 외부 장치로부터 상기 물리 어드레스에 맵핑된 논리 어드레스에 대한 언맵 요청을 수신하는 것을 포함하는 데이터 저장 장치의 동작 방법.
  10. 제9항에 있어서,
    상기 언맵 요청에 응답하여 상기 논리 어드레스와 상기 물리 어드레스를 언맵하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  11. 제8항에 있어서,
    상기 제2 이벤트는, 외부 장치로부터 상기 소거 동작을 유도하는 요청을 수신하는 것을 포함하는 데이터 저장 장치의 동작 방법.
  12. 제8항에 있어서,
    상기 소거 동작을 선택적으로 수행하지 않는 단계는,
    상기 현재 값이 상기 참조 값과 상이할 때, 상기 소거 동작을 수행하지 않는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  13. 제8항에 있어서,
    상기 소거 동작을 선택적으로 수행하지 않는 단계는,
    상기 현재 값이 상기 참조 값과 동일할 때, 상기 소거 동작을 수행하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  14. 제13항에 있어서,
    상기 소거 동작을 선택적으로 수행하지 않는 단계는,
    상기 현재 값이 상기 참조 값과 동일할 때, 상기 소거 동작을 수행하는 단계 이전에, 상기 물리 어드레스의 메모리 영역을 포함하는 메모리 블록에서 유효 데이터에 대해 카피 동작을 수행하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  15. 제8항에 있어서,
    상기 소거 카운트는 상기 물리 어드레스의 메모리 영역을 포함하는 메모리 블록의 소거 카운트인 데이터 저장 장치의 동작 방법.
  16. 외부 장치로부터 전송된 퍼지 요청에 응답하여 물리 어드레스에 대응하는 소거 카운트를 참조 값과 비교하는 단계; 및
    비교 결과에 따라 상기 물리 어드레스에 대한 퍼지 동작을 선택적으로 수행하지 않는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  17. 제16항에 있어서,
    상기 퍼지 요청을 수신하기 이전에, 상기 외부 장치로부터 상기 물리 어드레스에 맵핑된 논리 어드레스에 대한 언맵 요청을 수신하는 단계; 및
    상기 언맵 요청에 응답하여 상기 논리 어드레스와 상기 물리 어드레스를 언맵하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  18. 제17항에 있어서,
    상기 언맵 요청에 응답하여 상기 소거 카운트를 상기 참조 값으로서 저장하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  19. 제16항에 있어서,
    상기 퍼지 동작을 선택적으로 수행하지 않는 단계는,
    상기 현재 값이 상기 참조 값과 상이할 때, 상기 퍼지 동작을 수행하지 않는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  20. 제16항에 있어서,
    상기 퍼지 동작을 선택적으로 수행하지 않는 단계는,
    상기 현재 값이 상기 참조 값과 동일할 때, 상기 퍼지 동작을 수행하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
KR1020170018107A 2017-02-09 2017-02-09 데이터 저장 장치의 동작 방법 KR20180093153A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170018107A KR20180093153A (ko) 2017-02-09 2017-02-09 데이터 저장 장치의 동작 방법
US15/703,068 US10621087B2 (en) 2017-02-09 2017-09-13 Operating method of data storage device
CN201711121891.6A CN108415663B (zh) 2017-02-09 2017-11-14 数据存储装置的操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170018107A KR20180093153A (ko) 2017-02-09 2017-02-09 데이터 저장 장치의 동작 방법

Publications (1)

Publication Number Publication Date
KR20180093153A true KR20180093153A (ko) 2018-08-21

Family

ID=63037183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170018107A KR20180093153A (ko) 2017-02-09 2017-02-09 데이터 저장 장치의 동작 방법

Country Status (3)

Country Link
US (1) US10621087B2 (ko)
KR (1) KR20180093153A (ko)
CN (1) CN108415663B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190044968A (ko) * 2017-10-23 2019-05-02 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR102411290B1 (ko) * 2017-10-24 2022-06-22 삼성전자주식회사 선택적으로 퍼지 동작을 수행하도록 구성되는 호스트 장치 및 스토리지 장치를 포함하는 스토리지 시스템
KR102420158B1 (ko) * 2017-12-27 2022-07-13 삼성전자주식회사 파일 단위의 암호화 키에 기반하여 암호화를 수행하도록 구성되는 스토리지 장치, 스토리지 시스템, 및 그 동작 방법
US10957381B1 (en) * 2019-08-28 2021-03-23 Micron Technology, Inc. Metadata grouping for un-map techniques
US11544182B2 (en) 2020-06-30 2023-01-03 Micron Technology, Inc. Smart factory reset procedure using one or more commands at least on user data and system data
US20220075523A1 (en) * 2020-09-08 2022-03-10 Qualcomm Incorporated Flash memory local purge
KR20230000720A (ko) 2021-06-25 2023-01-03 삼성전자주식회사 안전 소거를 수행하는 스토리지 장치 및 스토리지 장치의 동작방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7404039B2 (en) * 2005-01-13 2008-07-22 International Business Machines Corporation Data migration with reduced contention and increased speed
KR20080085574A (ko) 2007-03-20 2008-09-24 삼성전자주식회사 비휘발성 메모리의 가비지 컬렉션을 위한 장치 및 방법
US9183133B2 (en) * 2007-11-28 2015-11-10 Seagate Technology Llc System, method, and computer program product for increasing spare space in memory to extend a lifetime of the memory
US20100125696A1 (en) * 2008-11-17 2010-05-20 Prasanth Kumar Memory Controller For Controlling The Wear In A Non-volatile Memory Device And A Method Of Operation Therefor
JP5221332B2 (ja) * 2008-12-27 2013-06-26 株式会社東芝 メモリシステム
US9652376B2 (en) * 2013-01-28 2017-05-16 Radian Memory Systems, Inc. Cooperative flash memory control
KR102285462B1 (ko) * 2014-03-26 2021-08-05 삼성전자주식회사 불휘발성 메모리 및 메모리 컨트롤러를 포함하는 메모리 시스템의 동작 방법
CN104102459A (zh) * 2014-07-03 2014-10-15 优佰特电子科技（无锡）有限公司 一种闪存设备的数据处理方法及闪存设备
US20160078966A1 (en) * 2014-09-14 2016-03-17 Transcend Information, Inc. Method of performing wear management in non-volatile memory devices
KR20160068108A (ko) * 2014-12-04 2016-06-15 에스케이하이닉스 주식회사 반도체 메모리 장치를 포함하는 메모리 시스템 및 그것의 관리 방법
CN105893531B (zh) * 2016-03-31 2019-07-23 武汉虹信技术服务有限责任公司 PostgreSQL数据库海量数据管理方法及系统
US10331352B2 (en) * 2016-06-06 2019-06-25 Toshiba Memory Corporation Dynamic processing of storage command based on internal operations of storage system
CN106227469A (zh) * 2016-07-28 2016-12-14 乐视控股（北京）有限公司 用于分布式存储集群的数据删除方法及系统

Also Published As

Publication number Publication date
CN108415663B (zh) 2021-12-17
US10621087B2 (en) 2020-04-14
CN108415663A (zh) 2018-08-17
US20180225200A1 (en) 2018-08-09

Similar Documents

Publication Publication Date Title
US11030094B2 (en) Apparatus and method for performing garbage collection by predicting required time
KR20180093153A (ko) 데이터 저장 장치의 동작 방법
KR102655347B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US10083114B2 (en) Data storage device and operating method thereof
JP2020123038A (ja) メモリシステムおよび制御方法
KR20180014975A (ko) 데이터 저장 장치 및 그것의 동작 방법
US12073122B2 (en) Memory system with controller to write data to memory based on lifetime information in write command
US20190079830A1 (en) Data storage device and operating method thereof
KR102349381B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US11354250B2 (en) Apparatus for transmitting map information in memory system
KR20170139730A (ko) 데이터 저장 장치 및 그것의 동작 방법
TW201732533A (zh) 資料儲存裝置及其操作方法
KR20180108939A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11074178B2 (en) Memory system and method of controlling nonvolatile memory
KR102523967B1 (ko) 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템
KR20170141298A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170093370A (ko) 데이터 저장 장치
KR102507769B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170045406A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180081239A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102523965B1 (ko) 데이터 저장 장치
CN113094293B (zh) 存储器系统及相关方法和计算机可读存储介质
KR20180093152A (ko) 데이터 저장 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20170209

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220209

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20170209

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20241126

Patent event code: PE09021S01D