[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20180082342A - Method of manufacturing multilayer electronic component - Google Patents

Method of manufacturing multilayer electronic component Download PDF

Info

Publication number
KR20180082342A
KR20180082342A KR1020180002236A KR20180002236A KR20180082342A KR 20180082342 A KR20180082342 A KR 20180082342A KR 1020180002236 A KR1020180002236 A KR 1020180002236A KR 20180002236 A KR20180002236 A KR 20180002236A KR 20180082342 A KR20180082342 A KR 20180082342A
Authority
KR
South Korea
Prior art keywords
internal electrode
thickness
elastic sheet
laminate
electrode layer
Prior art date
Application number
KR1020180002236A
Other languages
Korean (ko)
Other versions
KR102126205B1 (en
Inventor
요시히로 후쿠다
히로타카 나카자와
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20180082342A publication Critical patent/KR20180082342A/en
Application granted granted Critical
Publication of KR102126205B1 publication Critical patent/KR102126205B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

Provided is a method for manufacturing a multilayer electronic component capable of preventing cracking from occurring in a stacked body in a pressing process. The method for manufacturing a multilayer electronic component comprises: a stacking step of forming a stacked body by stacking a plurality of green sheets having internal electrode layers formed thereon; and a pressing step of disposing a first elastic sheet on an upper surface of the stacked body in the stacking direction, disposing a second elastic sheet on a lower surface of the stacked body in the stacking direction, and pressing the stacked body in the stacking direction. The present invention satisfies relational expression (1), (Thickness of Internal electrode layer x Number of Stacked internal electrode layers)/2 > Thickness of First elastic sheet, and relational expression (2), (Thickness of Internal electrode layer x Number of Stacked internal electrode layers)/2 > Thickness of Second elastic sheet.

Description

적층 전자부품의 제조 방법{METHOD OF MANUFACTURING MULTILAYER ELECTRONIC COMPONENT}[0001] METHOD OF MANUFACTURING MULTILAYER ELECTRONIC COMPONENT [0002]

본 발명은 적층 전자부품의 제조 방법에 관한 것이다. The present invention relates to a method of manufacturing a laminated electronic component.

적층 세라믹 콘덴서에서는 소형 대용량화의 요구가 크고, 그린 시트의 박층화, 내부전극의 다층화가 진행되고 있다. In multilayer ceramic capacitors, there is a great demand for miniaturization of large capacity, thinning of green sheets and multilayering of internal electrodes are progressing.

적층 세라믹 콘덴서의 제조 공정에 있어서는, 내부전극층을 형성한 그린 시트를 다수매 적층해서 적층체로 하고, 적층체를 압착하는 압착 공정이 있다. In the production process of a multilayer ceramic capacitor, there is a compression process in which a plurality of green sheets having internal electrode layers are laminated to form a laminate, and the laminate is compressed.

적층체에 있어서 내부전극층이 형성된 부분과, 내부전극층이 형성되어 있지 않은 부분에서는 적층두께에 단차가 생긴다. 그리고, 내부전극층이 형성되어 있지 않은 부분에서 밀착이 불충분해진다. There is a step difference in the lamination thickness in the portion where the internal electrode layer is formed and the portion where the internal electrode layer is not formed in the laminate. Then, adhesion at the portion where the internal electrode layer is not formed becomes insufficient.

또한, 적층체의 다층화가 진행되면, 단차의 영향이 보다 커지게 된다. Further, when the multilayer structure is progressed, the influence of the step becomes larger.

그리고, 내부전극층이 형성되어 있지 않은 부분에서의 밀착성을 확보하기 위해, 압착 공정에 있어서 적층체의 상하에 탄성체 시트를 배치하는 경우가 있다. In order to ensure adhesion at a portion where the internal electrode layer is not formed, an elastic sheet may be disposed above and below the laminate in the pressing step.

특허문헌 1에는, 면 방향에 비교해서 두께 방향의 쪽이 보다 큰 신축성을 나타내는 탄성체 시트를 사용해서 적층체의 프레스를 실시하는 공정을 포함한, 적층 세라믹 전자부품의 제조 방법이 기재되어 있다. Patent Document 1 discloses a method for producing a multilayer ceramic electronic device including a step of pressing a laminate by using an elastic sheet having a greater stretchability in the thickness direction as compared with the surface direction.

일본 공개특허공보 평9-190948호Japanese Patent Application Laid-Open No. 9-190948

특허문헌 1에는, 적층 세라믹 콘덴서 제조 시의 그린 시트를 압착하는 공정에 있어서, 내부전극층의 단차량(=내부전극층 두께×그린 시트 적층매수)이 150㎛(3㎛×50장)이며, 탄성체 시트로서의 폴리에틸렌테레프탈레이트의 두께가 200㎛인 것이 기재되어 있다. Patent Document 1 discloses a method for manufacturing a multilayer ceramic capacitor wherein the step of pressing the green sheet at the time of manufacturing the multilayer ceramic capacitor has a stepped portion of the inner electrode layer (the thickness of the inner electrode layer x the number of laminated green sheets) is 150 탆 (3 탆 x 50 sheets) The thickness of the polyethylene terephthalate as the base material is 200 mu m.

특허문헌 1에 기재되어 있는 것과 같은 조건에서의 압착 공정을 실시하면, 적층체의 표면의 일부, 특히, 적층체의 표면의 주변부에 균열이 생기는 경우가 있었다. When the compression step under the same conditions as described in Patent Document 1 is carried out, there is a case where a part of the surface of the layered product, particularly, the peripheral portion of the surface of the layered product, is cracked.

특히, 적층체의 측면에 내부전극 인출부를 가지는 적층 전자부품에서 균열이 생기기 쉬운 경향이 있었다. Particularly, there is a tendency that cracks tend to occur in the laminated electronic component having the internal electrode lead-out portion on the side surface of the laminate.

본 발명은 상기의 과제를 해결하기 위해 행하여진 것으로, 압착 공정에 있어서 적층체에 균열이 생기는 것을 방지할 수 있는 적층 전자부품의 제조 방법을 제공하는 것을 목적으로 한다.An object of the present invention is to provide a method for manufacturing a laminated electronic component which is capable of preventing cracks in the laminate in the pressing process.

본 발명자들은, 압착 공정에 있어서의 균열의 발생을 해소할 수 있는 수단에 대해 검토한 바, 적층체의 상하에 배치하는 탄성체 시트의 두께와, 내부전극층의 단차량의 관계를 적절한 범위로 함으로써, 내부전극층이 형성된 부분과 내부전극층이 형성되어 있지 않은 부분의 경계에 있어서 가해지는 힘을 저감하여, 균열의 발생을 방지할 수 있는 것을 발견하여, 본 발명에 이르렀다. The inventors of the present invention have studied means for eliminating the occurrence of cracks in the pressing process and found that by setting the relationship between the thickness of the elastic sheet disposed above and below the laminate and the end of the internal electrode layer within an appropriate range, It has been found that the force applied at the boundary between the portion where the internal electrode layer is formed and the portion where the internal electrode layer is not formed can be reduced and cracks can be prevented from occurring.

즉, 본 발명의 적층 전자부품의 제조 방법은, 내부전극층이 형성된 그린 시트를 복수매 적층해서 적층체를 제작하는 적층 공정과, 상기 적층체의 적층 방향 상면에 제1의 탄성체 시트를 배치하고, 상기 적층체의 적층 방향 하면에 제2의 탄성체 시트를 배치하며, 상기 적층체를 적층 방향으로 압착하는 압착 공정을 포함하는 적층 전자부품의 제조 방법으로서, 하기 관계식(1) 및 (2)를 만족시키는 것을 특징으로 한다. That is, a method of manufacturing a laminated electronic component of the present invention includes: a lamination step of laminating a plurality of green sheets on which internal electrode layers are formed to form a laminate; And a pressing step of disposing a second elastic sheet on the lower face of the laminate in the lamination direction and pressing the laminate in the laminating direction, characterized by satisfying the following relational expressions (1) and (2) .

(내부전극층의 두께×내부전극층의 적층매수)/2>제1의 탄성체 시트의 두께 (1)(Thickness of the internal electrode layer x number of laminated internal electrode layers) / 2 > thickness of the first elastic sheet (1)

(내부전극층의 두께×내부전극층의 적층매수)/2>제2의 탄성체 시트의 두께 (2)(The thickness of the internal electrode layer x the number of laminated internal electrode layers) / 2 > the thickness of the second elastic sheet (2)

압착 공정에서 사용하는 제1의 탄성체 시트 및 제2의 탄성체 시트의 두께가 상기 관계식(1) 및 (2)를 만족시키는 것이면, 내부전극층이 형성된 부분과 내부전극층이 형성되어 있지 않은 부분의 경계에 있어서 가해지는 힘을 저감하여, 균열의 발생을 방지할 수 있다. If the thicknesses of the first and second elastic sheet used in the pressing process satisfy the relational expressions (1) and (2), the boundary between the portion where the internal electrode layer is formed and the portion where the internal electrode layer is not formed The force exerted thereon can be reduced, and the occurrence of cracks can be prevented.

본 발명의 적층 전자부품의 제조 방법에서는, 상기 제1의 탄성체 시트 및 상기 제2의 탄성체 시트의 두께가, 각각 (내부전극층의 두께×내부전극층의 적층매수)로 구해지는 단차량의 20%의 두께 이상인 것이 바람직하다. In the method for producing a laminated electronic component of the present invention, it is preferable that the thickness of the first elastic sheet and the second elastic sheet is 20% of the stepped surface (thickness of the inner electrode layer x number of laminated layers of the inner electrode layer) Or more.

탄성체 시트의 두께를 얇게 하면, 내부전극층이 형성된 부분에 가해지는 압력이 상대적으로 높아져, 유전체 두께가 얇아지는 경향이 된다. 이로써, 절연저항 불량률(쇼트 불량률)이 증가하지만, 탄성체 시트의 두께를 상기 범위로 함으로써, 절연 저항 불량률을 낮게 할 수 있다. If the thickness of the elastic sheet is made thinner, the pressure applied to the portion where the internal electrode layer is formed becomes relatively high, and the dielectric thickness tends to be thin. As a result, the insulation resistance defect ratio (short defect ratio) increases, but the insulating resistance defect ratio can be reduced by setting the thickness of the elastic sheet to the above range.

본 발명의 적층 전자부품의 제조 방법에서는, 상기 제1의 탄성체 시트 및 상기 제2의 탄성체 시트의 듀로미터 A 경도가 각각 40 이상, 80 이하인 것이 바람직하다. In the method for producing a laminated electronic component according to the present invention, it is preferable that the durometer A hardness of the first elastic sheet and the second elastic sheet are 40 or more and 80 or less, respectively.

탄성체 시트의 경도가 40 이상이면, 압착 후의 적층체에서의 내부전극층이 형성된 부분과 내부전극층이 형성되어 있지 않은 부분과의 단차가 지나치게 커지지 않기 때문에 바람직하다. 또한, 탄성체 시트의 경도가 80 이하이면, 내부전극층이 형성되어 있지 않은 부분에서의 밀착성을 개선하는 효과를 충분히 발휘시킬 수 있기 때문에 바람직하다. If the hardness of the elastomeric sheet is 40 or more, a step between the portion where the internal electrode layer is formed and the portion where the internal electrode layer is not formed in the laminated body after compression is not excessively large. When the hardness of the elastomer sheet is 80 or less, the effect of improving the adhesion at the portion where the internal electrode layer is not formed is sufficiently exhibited, which is preferable.

본 발명의 적층 전자부품의 제조 방법에서는, (내부전극층의 두께×내부전극층의 적층매수)로 구해지는 단차량이 50㎛ 이상, 200㎛ 이하인 것이 바람직하다. In the method for manufacturing a laminated electronic component according to the present invention, it is preferable that the stepped section determined by (the thickness of the internal electrode layer x the number of laminated internal electrode layers) is 50 占 퐉 or more and 200 占 퐉 or less.

단차량이 50㎛ 이상인 경우에, 본 발명의 효과가 보다 현저하게 발휘되기 때문에 바람직하다. 또한, 단차량이 200㎛를 넘으면, 그린 시트 간의 밀착성을 확보하는 것이 어려워지는 경우가 있다. When the vehicle is 50 mu m or more, the effect of the present invention is more remarkably exhibited. Further, when the stepped vehicle exceeds 200 占 퐉, it may become difficult to secure the adhesion between the green sheets.

본 발명의 적층 전자부품의 제조 방법에서는, 상기 압착 공정 후에 강체 프레스 공정을 더 실시하는 것이 바람직하다. In the method for manufacturing a laminated electronic component of the present invention, it is preferable to further perform a rigid pressing step after the pressing step.

압착 공정 후에 강체 프레스를 더 실시함으로써, 내부전극층이 형성된 부분과 내부전극층이 형성되어 있지 않은 부분과의 단차를 경감할 수 있다. 단차가 크면 기판에 대한 적층 전자부품의 실장 시에 안정성이 부족하여, 솔더링 불량이 발생할 우려가 있으므로 단차를 경감하는 것이 바람직하다. By further performing a rigid body press after the pressing process, it is possible to reduce a step between a portion where the internal electrode layer is formed and a portion where the internal electrode layer is not formed. If the step difference is large, the stability is not sufficient at the time of mounting the laminated electronic component on the substrate, and soldering failure may occur, so that it is preferable to reduce the step.

본 발명의 적층 전자부품의 제조 방법에서는, 상기 적층 전자부품이 적층 세라믹 콘덴서인 것이 바람직하다. In the method for manufacturing a laminated electronic component of the present invention, it is preferable that the laminated electronic component is a multilayer ceramic capacitor.

적층 세라믹 콘덴서는 적층매수가 많아지는 경향에 있어, 단차가 생기기 쉬우므로 본 발명의 적층 전자부품의 제조 방법이 특히 유효하다. The multilayer ceramic capacitor tends to have a large number of laminated layers, which tends to cause a step, so that the method for manufacturing a laminated electronic component of the present invention is particularly effective.

본 발명의 적층 전자부품의 제조 방법에서는, 상기 적층 전자부품이 1개의 측면에 2개 이상의 내부전극 인출부를 가지는 적층 전자부품인 것이 바람직하다. In the method for manufacturing a laminated electronic component of the present invention, it is preferable that the laminated electronic component is a laminated electronic component having two or more internal electrode lead-out portions on one side.

적층 전자부품이 1개의 측면에 2개 이상의 내부전극 인출부를 가지는 적층 전자부품이면, 종래 기술에 의한 압착 공정을 실시했을 때에 균열이 특히 생기기 쉽다. 그리고, 본 발명의 적층 전자부품의 제조 방법에서의 압착 공정을 적용하면, 균열의 발생을 방지할 수 있다. If the laminated electronic component is a laminated electronic component having two or more internal electrode lead-out portions on one side, cracks are likely to occur particularly when the conventional pressing process is performed. Further, by applying the pressing step in the method for manufacturing a laminated electronic component of the present invention, it is possible to prevent the occurrence of cracks.

즉, 본 발명의 효과는 1개의 측면에 2개 이상의 내부전극 인출부를 가지는 적층 전자부품에 대하여 특히 현저하게 발휘된다. That is, the effect of the present invention is particularly remarkable for laminated electronic parts having two or more internal electrode lead-out portions on one side.

본 발명의 적층 전자부품의 제조 방법에 있어서, 압착 공정에 있어서의 압착 온도는 60℃ 이상, 85℃ 이하인 것이 바람직하다. In the method for producing a laminated electronic component of the present invention, the compression temperature in the compression step is preferably 60 占 폚 or more and 85 占 폚 or less.

압착 온도를 60℃ 이상으로 하면, 내부전극층이 형성되어 있지 않은 부분에서의 밀착성을 개선하는 효과가 보다 충분히 발휘되어, 델라미네이션 등의 구조결함을 발생할 가능성이 감소한다. 또한, 압착 온도가 85℃ 이하이면, 압착 공정을 거친 적층체의 온도변형에 의한 변형량이 커지기 어렵다. 그 때문에, 나중에 적층체를 칩 개편(個片)으로 절단하는 공정에 있어서, 절단 위치 정밀도의 저하에 의한 내부전극 노출 불량률이 낮아진다. When the compression temperature is 60 占 폚 or higher, the effect of improving the adhesion at the portion where the internal electrode layer is not formed is sufficiently exhibited, and the possibility of causing structural defects such as delamination is reduced. When the compression temperature is 85 DEG C or less, the deformation amount due to temperature deformation of the laminate subjected to the compression bonding process is hard to increase. Therefore, in the step of cutting the laminate later into chip pieces, the defective ratio of internal electrode exposure due to the lowering of the cutting position accuracy is lowered.

본 발명의 적층 전자부품의 제조 방법에 의하면, 압착 공정에 있어서 적층체에 균열이 생기는 것을 방지하여 적층 전자부품을 제조할 수 있다. According to the method for manufacturing a laminated electronic component of the present invention, it is possible to prevent the occurrence of cracks in the laminated body in the pressing step, thereby producing a laminated electronic component.

도 1은 본 발명의 적층 전자부품의 제조 방법에 의해 제조할 수 있는 적층 세라믹 콘덴서의 일례를 모식적으로 나타내는 사시도이다.
도 2(a) 및 도 2(b)는 1개의 측면에 3개의 내부전극 인출부를 가지는 적층 전자부품을 제조하기 위한 내부전극 패턴을 가지는, 내부전극층이 형성된 그린 시트를 모식적으로 나타내는 상면도이다. 도 2(c)는 도 2(a) 및 도 2(b)에 나타내는 내부전극 패턴을 중첩하여 나타내는 평면도이다.
도 3(a) 및 도 3(b)는 1개의 측면에 2개의 내부전극 인출부를 가지는 적층 전자부품을 제조하기 위한 내부전극 패턴을 가지는, 내부전극층이 형성된 그린 시트를 모식적으로 나타내는 상면도이다. 도 3(c)는 도 3(a) 및 도 3(b)에 나타내는 내부전극 패턴을 중첩하여 나타내는 평면도이다.
도 4(a) 및 도 4(b)는 1개의 측면에 1개의 내부전극 인출부를 가지는 적층 전자부품을 제조하기 위한 내부전극 패턴을 가지는, 내부전극층이 형성된 그린 시트를 모식적으로 나타내는 상면도이다. 도 4(c)는 도 4(a) 및 도 4(b)에 나타내는 내부전극 패턴을 중첩하여 나타내는 평면도이다.
도 5는 도 2(a)에 나타내는 그린 시트와 도 2(b)에 나타내는 그린 시트가 적층된 적층체의 다면취(多面取)의 패턴을 나타내는 모식도이다.
도 6은 압착 공정에 있어서 적층체의 상하에 탄성체 시트를 배치한 모양을 모식적으로 나타내는 단면도이다.
1 is a perspective view schematically showing an example of a multilayer ceramic capacitor which can be manufactured by the method for manufacturing a multilayer electronic component of the present invention.
2 (a) and 2 (b) are top views schematically showing a green sheet having an internal electrode layer having an internal electrode pattern for manufacturing a laminated electronic component having three internal electrode lead-out portions on one side . Fig. 2 (c) is a plan view showing the internal electrode patterns shown in Fig. 2 (a) and Fig. 2 (b) superposed.
3 (a) and 3 (b) are top views schematically showing a green sheet having an internal electrode layer having an internal electrode pattern for manufacturing a laminated electronic component having two internal electrode lead portions on one side surface . Fig. 3 (c) is a plan view showing the internal electrode patterns shown in Fig. 3 (a) and Fig. 3 (b) superposed.
4A and 4B are top views schematically showing a green sheet having an internal electrode layer having an internal electrode pattern for manufacturing a laminated electronic component having one internal electrode lead portion on one side . Fig. 4 (c) is a plan view showing the internal electrode patterns shown in Fig. 4 (a) and Fig. 4 (b) superposed.
Fig. 5 is a schematic view showing a multi-faced pattern of a laminate in which a green sheet shown in Fig. 2 (a) and a green sheet shown in Fig. 2 (b) are laminated.
Fig. 6 is a cross-sectional view schematically showing a state in which an elastic sheet is arranged above and below a laminate in a pressing process.

이하, 도면을 참조하여 본 발명의 적층 전자부품의 제조 방법에 대해 설명한다. 그러나, 본 발명은, 이하의 구성에 한정되는 것이 아니고, 본 발명의 요지를 변경하지 않는 범위에서 적절히 변경해서 적용할 수 있다. 또한, 이하에서 기재하는 본 발명의 각각의 바람직한 구성을 2개 이상 조합한 것도 또한 본 발명이다. Hereinafter, a method of manufacturing a laminated electronic component of the present invention will be described with reference to the drawings. However, the present invention is not limited to the following configuration, and can be appropriately modified and applied without departing from the gist of the present invention. It is also the present invention that two or more of the preferred constitutions of the present invention described below are combined.

이하, 적층 세라믹 콘덴서를 제조하는 경우를 예로 하여 본 발명의 적층 전자부품의 제조 방법을 설명한다. Hereinafter, a method for manufacturing a laminated electronic component of the present invention will be described by taking the case of producing a multilayer ceramic capacitor as an example.

도 1은 본 발명의 적층 전자부품의 제조 방법에 의해 제조할 수 있는 적층 세라믹 콘덴서의 일례를 모식적으로 나타내는 사시도이다. 1 is a perspective view schematically showing an example of a multilayer ceramic capacitor which can be manufactured by the method for manufacturing a multilayer electronic component of the present invention.

도 1에 나타내는 적층 세라믹 콘덴서(1)는, 적층체(10)의 제1의 측면(11)에 외부전극(21a), 외부전극(22a), 외부전극(23a)이 마련되고, 적층체(10)의 제2의 측면(12)에 외부전극(21b), 외부전극(22b), 외부전극(23b)이 마련되어 이루어진다. 각 외부전극이 마련되어 있는 부분은, 적층체의 측면으로부터 내부전극이 인출되어 있는 부분이다. 도 1에는 외부전극의 안에 있는 내부전극을 모식적으로 점선으로 나타내고 있다. 도 1에 나타내는 적층 세라믹 콘덴서(1)는, 1개의 측면에 3개의 내부전극 인출부를 가지는 적층 전자부품이라고 할 수 있다. The multilayer ceramic capacitor 1 shown in Fig. 1 has an external electrode 21a, an external electrode 22a and an external electrode 23a provided on a first side face 11 of the multilayer body 10, The external electrode 21b, the external electrode 22b and the external electrode 23b are provided on the second side surface 12 of the substrate 10. The portion where each external electrode is provided is a portion where the internal electrode is drawn out from the side surface of the laminate. FIG. 1 schematically shows an internal electrode in an external electrode by a dotted line. The multilayer ceramic capacitor 1 shown in Fig. 1 can be regarded as a laminated electronic component having three internal electrode lead-out portions on one side.

이하, 이러한 적층 세라믹 콘덴서를 제조할 수 있는 적층 전자부품의 제조 방법에 대해 설명한다. Hereinafter, a method of manufacturing a multilayer electronic component capable of manufacturing such a multilayer ceramic capacitor will be described.

처음에, 내부전극층이 형성된 그린 시트를 준비한다. First, a green sheet having an internal electrode layer is prepared.

유전체층이 되는 세라믹과 유기물 및 용매 등이 혼합된 세라믹 슬러리를, PET필름 등의 캐리어 필름 상에 스프레이 코팅, 다이 코팅, 스크린 인쇄 등의 방법에 의해 시트 형상으로 도포함으로써 세라믹 그린 시트를 얻는다. A ceramic slurry in which ceramics to be a dielectric layer, an organic material and a solvent are mixed is applied in a sheet form onto a carrier film such as a PET film by spray coating, die coating, screen printing or the like to obtain a ceramic green sheet.

계속해서, Ni가루 등의 금속재료, 용제, 분산제 및 바인더 등으로 이루어지는 내부전극층 형성용의 도전성 페이스트를 조제한다. 내부전극층 형성용의 도전성 페이스트를 세라믹 그린 시트 상에 스크린 인쇄, 그라비어 인쇄 등의 방법으로 인쇄하여, 내부전극 패턴을 형성한다. Subsequently, a conductive paste for forming an internal electrode layer made of a metal material such as Ni powder, a solvent, a dispersant, and a binder is prepared. An internal electrode pattern is formed by printing a conductive paste for forming an internal electrode layer on a ceramic green sheet by a method such as screen printing or gravure printing.

이와 같이 하여, 내부전극층이 형성된 그린 시트가 준비된다. In this way, a green sheet having an internal electrode layer is prepared.

유전체층이 되는 세라믹으로는, 예를 들면 티탄산바륨(BaTiO3), 티탄산칼슘(CaTiO3), 티탄산스트론튬(SrTiO3), 또는 지르콘산칼슘(CaZrO3) 등을 주성분으로 하는 세라믹 재료를 포함한다. 또한, 세라믹 재료는 주성분보다도 함유량이 적은 부성분으로서, Mn, Mg, Si, Co, Ni, 또는 희토류 등을 포함하고 있어도 된다. In which the dielectric ceramics include, for example, barium titanate (BaTiO 3), calcium titanate (CaTiO 3), a ceramic material mainly composed of strontium titanate (SrTiO 3), or zirconate, calcium (CaZrO 3) and the like. Further, the ceramic material may contain Mn, Mg, Si, Co, Ni, rare earth or the like as a subcomponent having a content lower than that of the main component.

세라믹 슬러리에 포함되는 유기물로는, 바인더로서의 폴리비닐부티랄계 바인더, 프탈산에스테르계 바인더 등을 들 수 있다. Examples of the organic material contained in the ceramic slurry include a polyvinyl butyral based binder and a phthalic acid ester based binder as a binder.

세라믹 그린 시트의 두께는 0.6㎛ 이상, 1.2㎛ 이하가 바람직하다. The thickness of the ceramic green sheet is preferably 0.6 占 퐉 or more and 1.2 占 퐉 or less.

내부전극층 형성용의 도전성 페이스트는, Ni, Cu, Ag, Pd, Ag-Pd합금 또는 Au 등의 금속재료를 포함하고 있는 것이 바람직하다. 또한, 세라믹 그린 시트에 포함되는 세라믹 재료와 동일 조성계의 유전체 재료를 포함하고 있는 것도 바람직하다. It is preferable that the conductive paste for forming the internal electrode layer contains a metal material such as Ni, Cu, Ag, Pd, Ag-Pd alloy or Au. It is also preferable that the ceramic green sheet contains a dielectric material having the same composition as that of the ceramic material contained in the ceramic green sheet.

그린 시트 상에 형성된 내부전극층의 두께는, 0.2㎛ 이상, 1.5㎛ 이하인 것이 바람직하다. 내부전극층의 두께를 0.2㎛ 이상으로 하면, 내부전극의 연속성이 향상되므로, 취득 용량이 저하되는 일이 없다. 또한, 내부전극층의 두께를 1.5㎛ 이하로 하면, 그린 시트 간의 밀착성이 저하되는 일이 없어, 델라미네이션 등의 구조 결함의 발생을 방지할 수 있다. The thickness of the internal electrode layer formed on the green sheet is preferably 0.2 mu m or more and 1.5 mu m or less. When the thickness of the internal electrode layer is 0.2 탆 or more, the continuity of the internal electrode is improved, so that the acquisition capacity is not lowered. When the thickness of the internal electrode layer is 1.5 占 퐉 or less, the adhesion between the green sheets is not lowered, and the occurrence of structural defects such as delamination can be prevented.

세라믹 그린 시트 상에 그려지는 내부전극 패턴은, 제조하는 적층 전자부품의 사양에 따라 다르지만, 그 예를 몇가지 설명한다. The internal electrode pattern drawn on the ceramic green sheet differs depending on the specification of the laminated electronic component to be produced, and some examples thereof will be described.

본 발명의 적층 전자부품의 제조 방법으로 제조하는 적층 전자부품이 1개의 측면에 2개 이상의 내부전극 인출부를 가지는 적층 전자부품인 것이 바람직하다. It is preferable that the laminated electronic component manufactured by the method for manufacturing a laminated electronic component of the present invention is a laminated electronic component having two or more internal electrode lead-out portions on one side.

이러한 적층 전자부품을 제조하기 위한 내부전극 패턴을 도 2(a), 도 2(b) 및 도 2(c), 그리고 도 3(a), 도 3(b) 및 도 3(c)에 나타낸다. An internal electrode pattern for manufacturing such a laminated electronic component is shown in Figs. 2A, 2B and 2C, and Figs. 3A, 3B and 3C .

도 2(a) 및 도 2(b)는 1개의 측면에 3개의 내부전극 인출부를 가지는 적층 전자부품을 제조하기 위한 내부전극 패턴을 가지는, 내부전극층이 형성된 그린 시트를 모식적으로 나타내는 상면도이다. 도 2(c)는 도 2(a) 및 도 2(b)에 나타내는 내부전극 패턴을 중첩하여 나타내는 평면도이다. 2 (a) and 2 (b) are top views schematically showing a green sheet having an internal electrode layer having an internal electrode pattern for manufacturing a laminated electronic component having three internal electrode lead-out portions on one side . Fig. 2 (c) is a plan view showing the internal electrode patterns shown in Fig. 2 (a) and Fig. 2 (b) superposed.

도 2(a)에 나타내는 그린 시트(110a)에서는, 적층체로 했을 때에 제1의 측면이 되는 제1의 장변(長邊)(111a)에, 내부전극 인출부(121a), 내부전극 인출부(123a)가 도달하고 있고, 적층체로 했을 때에 제2의 측면이 되는 제2의 장변(112a)에 내부전극 인출부(122b)가 도달하고 있다. 한편, 도 2(b)에 나타내는 그린 시트(110b)에서는, 적층체로 했을 때에 제1의 측면이 되는 제1의 장변(111b)에 내부전극 인출부(122a)가 도달하고 있고, 적층체로 했을 때에 제2의 측면이 되는 제2의 장변(112b)에 내부전극 인출부(121b), 내부전극 인출부(123b)가 도달하고 있다. In the green sheet 110a shown in Fig. 2 (a), the first long side 111a, which becomes the first side when formed as a laminate, is provided with the internal electrode withdrawing portion 121a, The internal electrode lead portion 122b reaches the second long side 112a, which becomes the second side face. On the other hand, in the green sheet 110b shown in Fig. 2 (b), the inner electrode lead portion 122a reaches the first long side 111b serving as the first side when the laminate is formed, The inner electrode lead-out portion 121b and the inner electrode lead-out portion 123b reach the second long side 112b serving as the second side.

도 2(c)에는 이 2장의 그린 시트(110a) 및 그린 시트(110b)를 중첩했을 때의 내부전극 패턴을 중첩하여 나타내고 있다. 2장의 그린 시트를 중첩하여 얻어지는 형상으로부터, 적층체로 했을 때에 제1의 장변(111)에 의해 얻어지는 적층체의 제1의 측면에는 내부전극 인출부(121a), 내부전극 인출부(122a) 및 내부전극 인출부(123a)가 위치하는 것을 알 수 있다. 또한, 적층체로 했을 때에 제2의 장변(112)에 의해 얻어지는 적층체의 제2의 측면에는 내부전극 인출부(121b), 내부전극 인출부(122b) 및 내부전극 인출부(123b)가 위치하는 것을 알 수 있다. Fig. 2 (c) shows the internal electrode patterns superimposed when the two green sheets 110a and the green sheets 110b are stacked. The internal electrode lead-out portion 121a, the internal electrode lead-out portion 122a, and the internal electrode lead-out portion 122a are formed on the first side surface of the laminate obtained by the first long side 111 when the laminate is formed from the shape obtained by superimposing the two green sheets. It can be seen that the electrode withdrawing portion 123a is located. The inner electrode lead portion 121b, the internal electrode lead portion 122b, and the internal electrode lead portion 123b are located on the second side surface of the laminate obtained by the second long side 112 when the laminate is used .

또한, 도 2(c)에는 이 내부전극 패턴을 가지는 적층체를 종래 기술의 방법으로 압착했을 때에 균열이 생기기 쉬운 부위를 모식적으로 파선(波線)(130)으로 나타내고 있다. 본 발명의 적층 전자부품의 제조 방법에 의하면, 이 부위에 균열이 생기는 것을 방지할 수 있다. Fig. 2 (c) schematically shows a portion where a crack is liable to occur when a laminate having this internal electrode pattern is pressed by a conventional method by a broken line (wave line). According to the method for manufacturing a laminated electronic component of the present invention, it is possible to prevent cracks from being generated in this portion.

도 3(a) 및 도 3(b)는 1개의 측면에 2개의 내부전극 인출부를 가지는 적층 전자부품을 제조하기 위한 내부전극 패턴을 가지는, 내부전극층이 형성된 그린 시트를 모식적으로 나타내는 상면도이다. 도 3(c)는 도 3(a) 및 도 3(b)에 나타내는 내부전극 패턴을 중첩하여 나타내는 평면도이다. 3 (a) and 3 (b) are top views schematically showing a green sheet having an internal electrode layer having an internal electrode pattern for manufacturing a laminated electronic component having two internal electrode lead portions on one side surface . Fig. 3 (c) is a plan view showing the internal electrode patterns shown in Fig. 3 (a) and Fig. 3 (b) superposed.

도 3(a)에 나타내는 그린 시트(210a)에서는, 적층체로 했을 때에 제1의 측면이 되는 제1의 장변(211a)에 내부전극 인출부(221a)가 도달하고 있고, 적층체로 했을 때에 제2의 측면이 되는 제2의 장변(212a)에 내부전극 인출부(222b)가 도달하고 있다. 한편, 도 3(b)에 나타내는 그린 시트(210b)에서는, 적층체로 했을 때에 제1의 측면이 되는 제1의 장변(211b)에 내부전극 인출부(222a)가 도달하고 있고, 적층체로 했을 때에 제2의 측면이 되는 제2의 장변(212b)에 내부전극 인출부(221b)가 도달하고 있다. In the green sheet 210a shown in Fig. 3 (a), the internal electrode lead-out portion 221a reaches the first long side 211a which becomes the first side when the laminate is used, The inner electrode lead-out portion 222b reaches the second long side 212a, which is the side surface of the inner electrode lead-out portion 222a. On the other hand, in the green sheet 210b shown in Fig. 3 (b), the internal electrode lead-out portion 222a reaches the first long side 211b which becomes the first side when the laminate is formed, And the internal electrode withdrawing portion 221b reaches the second long side 212b serving as the second side.

도 3(c)에는 이 2장의 그린 시트(210a) 및 그린 시트(210b)를 중첩했을 때의 내부전극 패턴을 중첩하여 나타내고 있다. 2장의 그린 시트를 중첩하여 얻어지는 형상으로부터, 적층체로 했을 때에 제1의 장변(211)에 의해 얻어지는 적층체의 제1의 측면에는 내부전극 인출부(221a) 및 내부전극 인출부(222a)가 위치하는 것을 알 수 있다. 또한, 적층체로 했을 때에 제2의 장변(212)에 의해 얻어지는 적층체의 제2의 측면에는 내부전극 인출부(221b) 및 내부전극 인출부(222b)가 위치하는 것을 알 수 있다. Fig. 3 (c) shows the internal electrode patterns when the two green sheets 210a and the green sheets 210b are superimposed. The internal electrode withdrawing portion 221a and the internal electrode withdrawing portion 222a are positioned on the first side surface of the laminate obtained by the first long side 211 when the laminate is formed from the shape obtained by superimposing the two green sheets . It can also be seen that the internal electrode withdrawing portion 221b and the internal electrode withdrawing portion 222b are located on the second side surface of the laminate obtained by the second long side 212 when the laminate is used.

또한, 도 3(c)에는 이 내부전극 패턴을 가지는 적층체를 종래 기술의 방법으로 압착했을 때에 균열이 생기기 쉬운 부위를 모식적으로 파선(230)으로 나타내고 있다. 본 발명의 적층 전자부품의 제조 방법에 의하면, 이 부위에 균열이 생기는 것을 방지할 수 있다. 3 (c), a broken line 230 schematically shows a portion where a crack is likely to occur when a laminate having this internal electrode pattern is pressed by a conventional method. According to the method for manufacturing a laminated electronic component of the present invention, it is possible to prevent cracks from being generated in this portion.

또한, 본 발명의 적층 전자부품의 제조 방법으로 제조하는 적층 전자부품이, 1개의 측면에 1개의 내부전극 인출부를 가지는 적층 전자부품이어도 된다. The laminated electronic component manufactured by the method for producing a laminated electronic component of the present invention may be a laminated electronic component having one internal electrode lead-out portion on one side.

이러한 적층 전자부품을 제조하기 위한 내부전극 패턴을 도 4(a), 도 4(b) 및 도 4(c)에 나타낸다. 4 (a), 4 (b) and 4 (c) show internal electrode patterns for manufacturing such a laminated electronic component.

도 4(a) 및 도 4(b)는 1개의 측면에 1개의 내부전극 인출부를 가지는 적층 전자부품을 제조하기 위한 내부전극 패턴을 가지는, 내부전극층이 형성된 그린 시트를 모식적으로 나타내는 상면도이다. 도 4(c)는 도 4(a) 및 도 4(b)에 나타내는 내부전극 패턴을 중첩하여 나타내는 평면도이다. 4A and 4B are top views schematically showing a green sheet having an internal electrode layer having an internal electrode pattern for manufacturing a laminated electronic component having one internal electrode lead portion on one side . Fig. 4 (c) is a plan view showing the internal electrode patterns shown in Fig. 4 (a) and Fig. 4 (b) superposed.

도 4(a)에 나타내는 그린 시트(310a)에서는, 적층체로 했을 때에 제1의 측면이 되는 제1의 장변(311a)에 내부전극 인출부(321a)가 도달하고 있고, 적층체로 했을 때에 제2의 측면이 되는 제2의 장변(312a)에 내부전극 인출부(322a)가 도달하고 있다. 한편, 도 4(b)에 나타내는 그린 시트(310b)에서는, 적층체로 했을 때에 제1의 측면이 되는 제1의 장변(311b) 및 제2의 측면이 되는 제2의 장변(312b)의 어느 것에도 내부전극 인출부는 도달하지 않고 있다. 도 4(b)에 나타내는 그린 시트(310b)에서는, 적층체로 했을 때에 제1의 단면(端面)이 되는 제1의 단변(短邊)(313b)에 단면 내부전극 인출부(323b)가 도달하고 있고, 적층체로 했을 때에 제2의 단면이 되는 제2의 단변(314b)에 단면 내부전극 인출부(324b)가 도달하고 있다. In the green sheet 310a shown in Fig. 4 (a), the internal electrode lead portion 321a reaches the first long side 311a which becomes the first side when the laminate is used, The internal electrode lead-out portion 322a reaches the second long side 312a, which is the side surface of the second electrode. On the other hand, in the green sheet 310b shown in Fig. 4 (b), the first long side 311b as the first side and the second long side 312b as the second side The inner electrode withdrawing portion does not reach the inner electrode. In the green sheet 310b shown in Fig. 4 (b), the cross section inner electrode lead portion 323b reaches the first short side 313b, which becomes the first end face (end face) And the end face internal electrode withdrawing portion 324b reaches the second short side 314b which becomes the second end face when the multilayer body is formed.

도 4(c)에는 이 2장의 그린 시트(310a) 및 그린 시트(310b)를 중첩했을 때의 내부전극 패턴을 중첩하여 나타내고 있다. 2장의 그린 시트를 중첩하여 얻어지는 형상으로부터, 적층체로 했을 때에 제1의 장변(311)에 의해 얻어지는 적층체의 제1의 측면에는 내부전극 인출부(321a)가 위치하는 것을 알 수 있다. 또한, 적층체로 했을 때에 제2의 장변(312)에 의해 얻어지는 적층체의 제2의 측면에는 내부전극 인출부(322a)가 위치하는 것을 알 수 있다. Fig. 4 (c) shows the internal electrode patterns superimposed when the two green sheets 310a and the green sheets 310b are superimposed. From the shape obtained by superimposing the two green sheets, it can be seen that the internal electrode withdrawing portion 321a is located on the first side surface of the laminate obtained by the first long side 311 when the laminate is formed. It can also be seen that the internal electrode lead portion 322a is located on the second side surface of the laminate obtained by the second long side 312 when the laminate is formed.

또한, 적층체로 했을 때에 제1의 단변(313)에 의해 얻어지는 적층체의 제1의 단면에는 단면 내부전극 인출부(323b)가 위치하는 것을 알 수 있다. 또한, 적층체로 했을 때에 제2의 단변(314)에 의해 얻어지는 적층체의 제2의 단면에는 단면 내부전극 인출부(324b)가 위치하는 것을 알 수 있다. Also, it can be seen that the end face internal electrode lead portion 323b is located on the first end face of the laminate obtained by the first short side 313 when the laminate is used. Also, it can be seen that when the laminate is formed into a laminate, the end face internal electrode withdrawing portion 324b is located on the second end face of the laminate obtained by the second short side 314.

또한, 도 4(c)에는 이 내부전극 패턴을 가지는 적층체를 종래 기술의 방법으로 압착했을 때에 균열이 생기기 쉬운 부위를 모식적으로 파선(330)으로 나타내고 있다. 본 발명의 적층 전자부품의 제조 방법에 의하면, 이 부위에 균열이 생기는 것을 방지할 수 있다. 4 (c), a broken line 330 schematically shows a portion where a crack is likely to occur when a laminate having this internal electrode pattern is compressed by a conventional method. According to the method for manufacturing a laminated electronic component of the present invention, it is possible to prevent cracks from being generated in this portion.

적층체를 구성하는 그린 시트의 장변의 길이는, 0.7㎜ 이상 1.3㎜ 이하인 것이 바람직하다. 또한, 단변의 길이는, 0.4㎜ 이상 0.8㎜ 이하인 것이 바람직하다. The length of the long side of the green sheet constituting the laminate is preferably 0.7 mm or more and 1.3 mm or less. The length of the short side is preferably 0.4 mm or more and 0.8 mm or less.

여기까지 설명한 것과 같은 내부전극층이 형성된 그린 시트를 적층해서 적층체를 제작한다. 적층매수는 100장 이상, 300장 이하인 것이 바람직하다. A green sheet having internal electrode layers as described above is laminated to produce a laminate. The number of laminated sheets is preferably 100 sheets or more and 300 sheets or less.

그리고, (내부전극층의 두께×내부전극층의 적층매수)로 구해지는 두께를 단차량이라고 부른다. 이 단차량은, 내부전극층이 형성된 부분과 내부전극층이 형성되어 있지 않은 부분의 두께의 차이이다. Then, the thickness obtained by (the thickness of the internal electrode layer x the number of laminated layers of the internal electrode layers) is called a stepped vehicle. This stepped vehicle is a difference in thickness between a portion where the internal electrode layer is formed and a portion where the internal electrode layer is not formed.

본 발명의 적층 전자부품의 제조 방법에서는, 압착 공정에 있어서 이 단차량을 고려해서 탄성체 시트의 두께를 정한다. In the method for manufacturing a laminated electronic component of the present invention, the thickness of the elastic sheet is determined in consideration of the stepped portion in the pressing step.

단차량은, 50㎛ 이상, 200㎛ 이하인 것이 바람직하다. The stepped vehicle is preferably 50 占 퐉 or more and 200 占 퐉 or less.

적층체를 제작할 때는, 2종류의 그린 시트가 교대로 중첩되도록 적층하고, 적층체의 내부전극 패턴이 도 2(c), 도 3(c) 또는 도 4(c)에 나타내는 것과 같은 내부전극 패턴이 되도록 한다. When the laminate is manufactured, the two types of green sheets are laminated so as to be alternately overlapped with each other, so that the internal electrode pattern of the laminate is the internal electrode pattern as shown in Fig. 2 (c), Fig. 3 (c) .

실제로는, 내부전극 패턴이 반복해 그려진 다면취의 그린 시트를 제작하고, 그것을 내부전극 패턴의 위치를 옮겨서 적층하는, 이 다면취의 모식도를 도 5에 나타낸다. Fig. 5 shows a schematic view of this multi-layer structure in which a green sheet is prepared if the internal electrode pattern is repetitively drawn, and the position of the internal electrode pattern is shifted and laminated.

도 5에는, 도 2(a)에 나타내는 그린 시트(110a)와 도 2(b)에 나타내는 그린 시트(110b)가 적층된 적층체(100)의 다면취의 패턴을 모식적으로 나타낸다. 도 5에서는 적층 세라믹 콘덴서 4개분의 패턴을 나타내고 있고, 도 5에서 1점 쇄선으로 구분된 각각의 영역이 적층 세라믹 콘덴서 1개분의 패턴에 상당한다. 5 schematically shows a multi-faced pattern of the laminate 100 in which the green sheet 110a shown in Fig. 2 (a) and the green sheet 110b shown in Fig. 2 (b) are laminated. Fig. 5 shows a pattern of four multilayer ceramic capacitors. In Fig. 5, each region divided by the one-dot chain line corresponds to a pattern of one multilayer ceramic capacitor.

또한, 적층체의 제작 시에는, 내부전극층이 형성된 그린 시트의 외측에 외층을 형성하기 위한 외층 그린 시트를 더 적층하는 것이 바람직하다. Further, at the time of manufacturing the laminate, it is preferable to further laminate the outer layer green sheet for forming the outer layer on the outer side of the green sheet on which the internal electrode layers are formed.

외층 그린 시트는 전극층을 가지지 않는 세라믹 그린 시트이다. 외층 그린 시트의 두께는 1㎛ 이상, 10㎛ 이하인 것이 바람직하다. The outer layer green sheet is a ceramic green sheet having no electrode layer. The thickness of the outer layer green sheet is preferably 1 占 퐉 or more and 10 占 퐉 or less.

계속해서, 적층체의 적층 방향 상면에 제1의 탄성체 시트를 배치하고, 적층체의 적층 방향 하면에 제2의 탄성체 시트를 배치하며, 적층체를 적층 방향으로 압착하는 압착 공정을 실시한다. Subsequently, a compression step of placing the first elastic sheet on the upper surface in the lamination direction of the laminate, disposing the second elastic sheet on the lower surface in the lamination direction of the laminate, and pressing the laminate in the lamination direction is carried out.

도 6은 압착 공정에 있어서 적층체의 상하에 탄성체 시트를 배치한 모양을 모식적으로 나타내는 단면도이다. 도 5에 나타내는 적층체의 다면취의 패턴에 있어서 A-A'선에 해당하는 위치에서 절단한 절단면의 상하에 탄성체 시트를 배치한 모양을 모식적으로 나타내고 있다. Fig. 6 is a cross-sectional view schematically showing a state in which an elastic sheet is arranged above and below a laminate in a pressing process. 5 schematically shows a state in which an elastic sheet is arranged above and below a cut surface cut at a position corresponding to line A-A 'in a multi-side worn pattern of the laminate.

도 6에서는, 적층체(100)의 상면에 제1의 탄성체 시트(101)가 배치되고, 적층체(100)의 하면에 제2의 탄성체 시트(102)가 배치되어 있다. In Fig. 6, a first elastic sheet 101 is disposed on the upper surface of the laminate 100, and a second elastic sheet 102 is disposed on the lower surface of the laminate 100. As shown in Fig.

적층체(100)에는 좌우 방향을 향하여 내부전극층이 형성된 부분과 내부전극층이 형성되어 있지 않은 부분이 교대로 존재하고 있고, 내부전극층이 형성되어 있지 않은 부분은 (내부전극층의 두께×내부전극층의 적층매수)로 구해지는 단차량의 분만큼 두께가 얇아진다. 탄성체 시트는 탄성(유연성)을 가지므로 단차에 추종하여 내부전극층이 형성되어 있지 않은 부분에도 접촉할 수 있다. In the stacked body 100, a portion in which the internal electrode layer is formed and a portion in which the internal electrode layer is not formed are alternately arranged in the left-right direction, and a portion where the internal electrode layer is not formed is (thickness of the internal electrode layer x The thickness is reduced by the amount of the stepped vehicle obtained by the number of steps. Since the elastic sheet has elasticity (flexibility), the elastic sheet can follow a step and can contact a portion where the internal electrode layer is not formed.

제1의 탄성체 시트 및 제2의 탄성체 시트의 재질은, 내부전극층이 형성되어 있지 않은 부분에 압력이 가해지는 것과 같은 탄성을 가지는 재질이면 특별히 한정되는 것이 아니다. 구체적으로는, 스티렌부타디엔고무, 이소프렌고무, 부타디엔고무, 클로로프렌고무, 아크릴로니트릴부타디엔고무, 부틸고무, 에틸렌프로필렌고무, 에틸렌프로필렌디엔고무, 우레탄고무, 실리콘고무, 불소고무, 아크릴고무, 에피크롤히드린고무, 다황화고무, 클로로술폰화 폴리에틸렌고무 등의 고무재료를 들 수 있다. The material of the first elastic sheet and the second elastic sheet is not particularly limited as long as it is a material having elasticity such that pressure is applied to a portion where the internal electrode layer is not formed. Specific examples thereof include styrene-butadiene rubber, isoprene rubber, butadiene rubber, chloroprene rubber, acrylonitrile butadiene rubber, butyl rubber, ethylene propylene rubber, ethylene propylene diene rubber, urethane rubber, silicone rubber, fluorine rubber, acrylic rubber, And rubber materials such as rubber, hydrogenated rubber, hydrogenated rubber, polysulfide rubber, and chlorosulfonated polyethylene rubber.

또한, 폴리에틸렌, 폴리스티렌, 폴리우레탄 등의 수지재료를 들 수 있다. Further, resin materials such as polyethylene, polystyrene, and polyurethane can be used.

이들의 재료 중에서는, 실리콘 고무가 바람직하다. Among these materials, silicone rubber is preferable.

제1의 탄성체 시트 및 제2의 탄성체 시트의 듀로미터 A 경도는 각각 40 이상, 80 이하인 것이 바람직하다. 듀로미터 A 경도는 타입 A 압자(壓子)(원주 형상)로 측정되는 단단한 정도이다. The durometer A hardness of the first elastic sheet and the second elastic sheet is preferably not less than 40 and not more than 80, respectively. The durometer A hardness is the degree of hardness measured by a Type A indenter (circumference).

제1의 탄성체 시트 및 제2의 탄성체 시트의 두께는, 하기 관계식(1) 및 (2)를 만족시킨다. The thicknesses of the first elastic sheet and the second elastic sheet satisfy the following relational expressions (1) and (2).

(내부전극층의 두께×내부전극층의 적층매수)/2>제1의 탄성체 시트의 두께 (1) (Thickness of the internal electrode layer x number of laminated internal electrode layers) / 2 > thickness of the first elastic sheet (1)

(내부전극층의 두께×내부전극층의 적층매수)/2>제2의 탄성체 시트의 두께 (2)(The thickness of the internal electrode layer x the number of laminated internal electrode layers) / 2 > the thickness of the second elastic sheet (2)

(내부전극층의 두께×내부전극층의 적층매수)는 상술한 단차량이며, 단차량의 절반의 두께보다도 제1의 탄성체 시트 및 제2의 탄성체 시트의 두께가 얇은 것을 이 식(1) 및 (2)는 의미하고 있다. (1) and (2) in which the first elastic sheet and the second elastic sheet are thinner than half the thickness of the vehicle, the thickness of the inner electrode layer x the number of lamination of the inner electrode layers) ).

제1의 탄성체 시트 및 제2의 탄성체 시트의 두께가 상기 관계식(1) 및 (2)를 만족시키면, 내부전극층이 형성된 부분과 내부전극층이 형성되어 있지 않은 부분의 경계에 있어서 가해지는 힘을 저감하여, 균열의 발생을 방지할 수 있다. If the thicknesses of the first and second elastic sheet satisfy the relational expressions (1) and (2), the force applied at the boundary between the portion where the internal electrode layer is formed and the portion where the internal electrode layer is not formed is reduced So that the occurrence of cracks can be prevented.

또한, 제1의 탄성체 시트 및 제2의 탄성체 시트의 두께는, 각각 (내부전극층의 두께×내부전극층의 적층매수)로 구해지는 단차량의 20%의 두께 이상인 것이 바람직하다. It is preferable that the thicknesses of the first elastic sheet and the second elastic sheet are respectively not less than 20% of the thickness of the stepped portion determined by (the thickness of the inner electrode layer x the number of laminated layers of the inner electrode layer).

또한, 제1의 탄성체 시트 및 제2의 탄성체 시트의 두께는, 각각 20㎛ 이상인 것이 바람직하다. It is preferable that the first elastic sheet and the second elastic sheet have a thickness of 20 mu m or more, respectively.

제1의 탄성체 시트 및 제2의 탄성체 시트는, 각각 1장 사용해도 되고, 복수매를 중첩하여 사용해도 된다. 탄성체 시트를 복수매 중첩하여 사용할 때의 탄성체 시트의 두께는, 그 합계 두께로서 정한다. Each of the first elastic sheet and the second elastic sheet may be used one by one or a plurality of sheets may be stacked. The thickness of the elastic sheet when a plurality of elastic sheet sheets are stacked and used is determined as the total thickness.

또한, 제1의 탄성체 시트의 재질과 제2의 탄성체 시트의 재질은 각각 같아도 달라도 된다. 또한, 제1의 탄성체 시트의 두께와 제2의 탄성체 시트의 두께는, 각각이 관계식(1) 및 (2)를 만족시키는 한 달라도 된다. The material of the first elastic sheet and the material of the second elastic sheet may be the same or different. The thickness of the first elastic sheet and the thickness of the second elastic sheet may be different as long as they satisfy the relational expressions (1) and (2), respectively.

압착 공정에 있어서의 압착 조건은 특별히 한정되는 것이 아니지만, 압착 온도(금형온도)를 60℃ 이상, 85℃ 이하로 하는 것이 바람직하다. 또한, 프레스 압력을 20㎫ 이상, 60㎫ 이하로 하는 것이 바람직하다. 또한, 프레스 시간을 30초 이상, 180초 이하로 하는 것이 바람직하다. 압착은 임의의 프레스 장치를 사용해서 실시할 수 있다. The pressing conditions in the pressing step are not particularly limited, but it is preferable to set the pressing temperature (mold temperature) to 60 ° C or more and 85 ° C or less. The press pressure is preferably 20 MPa or more and 60 MPa or less. The press time is preferably 30 seconds or more and 180 seconds or less. The pressing can be carried out by using any press apparatus.

탄성체 시트를 사용한 압착에 의해, 내부전극층이 형성되어 있지 않은 부분에 있어서의 밀착성을 확보할 수 있다. Adhesion can be ensured in a portion where the internal electrode layer is not formed by pressing using an elastic sheet.

압착 공정 후에, 강체 프레스 공정을 더 실시하는 것이 바람직하다. After the pressing process, it is preferable to further perform the rigid pressing process.

강체 프레스 공정에서는, 탄성체 시트를 사용하지 않고 프레스를 실시하여, 내부전극층이 형성된 부분과 내부전극층이 형성되어 있지 않은 부분과의 단차를 경감한다. In the rigid pressing step, pressing is performed without using an elastic sheet to reduce steps between a portion where the internal electrode layer is formed and a portion where the internal electrode layer is not formed.

금형(강체)과 적층체의 사이에는, PET필름을 배치하는 것이 바람직하다. 또한, 금형의 표면에 이형제를 부여하고, PET필름을 배치하지 않고 강체 프레스 공정을 실시해도 된다. It is preferable to dispose a PET film between the mold (rigid body) and the laminate. Further, a releasing agent may be applied to the surface of the mold, and a rigid pressing step may be performed without disposing the PET film.

강체 프레스 공정에 있어서의 프레스 조건은 특별히 한정되는 것이 아니지만, 압착 온도(금형온도)를 60℃ 이상, 85℃ 이하로 하는 것이 바람직하다. 또한, 프레스 압력을 70㎫ 이상, 150㎫ 이하로 하는 것이 바람직하다. 또한, 프레스 시간을 30초 이상, 300초 이하로 하는 것이 바람직하다. 강체 프레스 공정은 임의의 프레스 장치를 사용해서 실시할 수 있다. The pressing conditions in the rigid pressing step are not particularly limited, but it is preferable to set the pressing temperature (mold temperature) to 60 DEG C or more and 85 DEG C or less. The press pressure is preferably 70 MPa or more and 150 MPa or less. The press time is preferably 30 seconds or more and 300 seconds or less. The rigid pressing process can be carried out using an arbitrary press apparatus.

또한, 압착 공정을 거친 적층체에 있어서 내부전극층이 형성된 부분과 내부전극층이 형성되어 있지 않은 부분과의 단차가 작은 경우는, 강체 프레스 공정을 실시하지 않아도 된다. Further, in the laminate subjected to the pressing process, when the step between the portion where the internal electrode layer is formed and the portion where the internal electrode layer is not formed is small, the rigid pressing process may not be performed.

이 후, 적층체의 소성 및 외부전극의 형성을 실시함으로써 적층 세라믹 콘덴서로 할 수 있다. 이들의 공정에 대해서는 공지의 수법에 의해 실시할 수 있다. Thereafter, firing of the laminate and formation of external electrodes can be carried out to obtain a multilayer ceramic capacitor. These steps can be carried out by a known method.

여기까지, 적층 세라믹 콘덴서를 제조하는 경우를 예로 해서 본 발명의 적층 전자부품의 제조 방법에 대해 설명했지만, 본 발명의 적층 전자부품의 제조 방법에 의해 제조되는 적층 전자부품은 적층 세라믹 콘덴서에 한정되는 것이 아니다. Although the method of manufacturing the multilayer electronic component of the present invention has been described above as an example of manufacturing a multilayer ceramic capacitor, the multilayer electronic component manufactured by the multilayer electronic component manufacturing method of the present invention is limited to a multilayer ceramic capacitor It is not.

적층 세라믹 콘덴서 이외의 전자부품의 경우, 유전체층을 구성하는 세라믹으로서, PZT계 세라믹 등의 압전체 세라믹, 스피넬계 세라믹 등의 반도체 세라믹, 페라이트 등의 자성체 세라믹을 이용할 수 있다. In the case of electronic components other than multilayer ceramic capacitors, piezoelectric ceramics such as PZT ceramics, semiconductor ceramics such as spinel ceramics, and magnetic ceramics such as ferrite can be used as the ceramics constituting the dielectric layer.

압전체 세라믹을 이용한 경우는 압전부품으로서 기능하고, 반도체 세라믹을 이용한 경우는 서미스터로서 기능하며, 자성체 세라믹을 이용한 경우는 인덕터로서 기능한다. When piezoelectric ceramics are used, they function as piezoelectric parts. When semiconductor ceramics are used, they function as thermistors. When magnetic ceramics are used, they function as inductors.

실시예 Example

이하, 본 발명의 전자부품을 보다 구체적으로 개시한 실시예를 나타낸다. 또한, 본 발명은 이들의 실시예에만 한정되는 것이 아니다. BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the electronic component of the present invention will be described in detail. The present invention is not limited to these examples.

(실시예 1) (Example 1)

1) 내부전극층이 형성된 그린 시트의 제작 1) Fabrication of a green sheet having an internal electrode layer

세라믹 원료로서의 BaTiO3에, 폴리비닐부티랄계 바인더, 가소제 및 유기용제로서의 에탄올을 가하고, 이들을 볼 밀에 의해 습식혼합하여 세라믹 슬러리를 제작했다. 이어서, 이 세라믹 슬러리를 립 방식에 의해 시트 형성하여, 직사각형의 세라믹 그린 시트를 얻었다. A polyvinyl butyral-based binder, a plasticizer and ethanol as an organic solvent were added to BaTiO 3 as a ceramic raw material, and these were wet mixed with a ball mill to prepare a ceramic slurry. Subsequently, this ceramic slurry was formed into a sheet by a lip method to obtain a rectangular ceramic green sheet.

세라믹 그린 시트의 두께는 평균 1.0㎛였다. The thickness of the ceramic green sheet was 1.0 mu m on average.

다음에, 상기 세라믹 그린 시트 상에 Ni를 함유하는 도전성 페이스트를 스크린 인쇄하고, Ni를 주성분으로 하는 내부전극 패턴을 형성했다. Next, a conductive paste containing Ni was screen-printed on the ceramic green sheet to form an internal electrode pattern containing Ni as a main component.

내부전극 패턴은, 도 2(a) 및 도 2(b)에 나타낸 것과 같은 1개의 측면에 3개의 내부전극 인출부를 가지는 적층 전자부품을 제조하기 위한 내부전극 패턴이다. The internal electrode pattern is an internal electrode pattern for manufacturing a laminated electronic component having three internal electrode lead-out portions on one side surface as shown in Figs. 2 (a) and 2 (b).

2) 내부전극층 두께의 측정 2) Measurement of internal electrode layer thickness

인쇄한 내부전극층 두께는, 형광 X선 막두께계에 의해 측정했다. 측정은, 5장의 그린 시트에 대해 1장당 25점(내부전극 패턴 중앙부의 5열×5행) 실시하였다(5장에서의 합계125점). The thickness of the printed internal electrode layer was measured by a fluorescent X-ray film thickness meter. The measurement was carried out at 25 points per sheet (five rows × five rows at the center of the internal electrode pattern) for five green sheets (total of 125 points in the five sheets).

평균 두께는 0.5㎛였다. The average thickness was 0.5 mu m.

3) 적층 공정 3) Laminating process

내부전극층이 형성된 2종류의 그린 시트를 100장씩 교대로 적층해서 적층체로 했다. 적층매수는 200장이다. 100 sheets of two types of green sheets having internal electrode layers formed thereon were alternately stacked to obtain a laminate. The number of stacked sheets is 200 sheets.

또한, 적층체의 상하에는 세라믹 그린 시트와 조성이 같고 두께가 평균 50㎛인 외층 그린 시트를 적층했다. Further, upper and lower green sheets having the same composition as the ceramic green sheet and having an average thickness of 50 mu m were laminated on and under the laminate.

적층체에서의 단차량은, 내부전극층 두께 0.5㎛×적층매수 200장=100㎛이다. The stepped vehicle in the laminate had an internal electrode layer thickness of 0.5 mu m x 200 sheets = 100 mu m.

4) 압착 공정 4) Compression process

제1의 탄성체 시트 및 제2의 탄성체 시트로서, 듀로미터 A 경도 60의 실리콘 고무를 사용했다. 실시예 1에서는 두께 40㎛의 탄성체 시트를 사용했다. Silicone rubber having a durometer A hardness of 60 was used as the first elastic sheet and the second elastic sheet. In Example 1, an elastic sheet having a thickness of 40 占 퐉 was used.

적층체의 상면에 제1의 탄성체 시트를, 하면에 제2의 탄성체 시트를 배치하고, 금형온도 70℃, 프레스 압력 40㎫, 프레스 시간 60초에서 압착을 실시했다. A first elastic sheet was disposed on the upper surface of the laminate and a second elastic sheet was disposed on the lower surface of the laminate. Compression was performed at a mold temperature of 70 占 폚, a press pressure of 40 MPa, and a press time of 60 seconds.

5) 강체 프레스 공정 5) Rigid body press process

계속해서, 탄성체 시트를 대신해서 두께 50㎛의 PET필름을 적층체의 상면 및 하면에 배치하고, 금형온도 70℃, 프레스 압력 100㎫, 프레스 시간 60초에서 압착(강체 프레스 공정)을 실시했다. Subsequently, a PET film having a thickness of 50 占 퐉 was disposed on the upper and lower surfaces of the laminate in place of the elastomer sheet, and compression (rigid press process) was performed at a mold temperature of 70 占 폚, a press pressure of 100 MPa, and a press time of 60 seconds.

6) 절단 및 소성 공정 6) Cutting and firing process

압착한 적층체를 다이싱에 의해 분할해서 칩을 얻었다. 얻어진 칩을 N2 분위기중에서 가열하고, 바인더를 연소시킨 후, H2, N2 및 H2O가스를 포함하는 환원성 분위기중에서 1250℃에서 소성하고, 소결한 적층체를 얻었다. The pressed laminate was divided by dicing to obtain chips. The resulting chip was heated in an N 2 atmosphere to burn the binder, and then fired at 1250 ° C in a reducing atmosphere containing H 2 , N 2, and H 2 O gases to obtain a sintered laminate.

제작한 적층체의 사이즈는 L×W×T=1.0㎜×0.5㎜×0.4㎜였다. The size of the produced laminate was L x W x T = 1.0 mm x 0.5 mm x 0.4 mm.

(소성 후 균열수의 관찰) (Observation of crack number after firing)

소성 공정을 거친 적층체의 표면을 관찰해서 균열의 유무를 확인했다. The surface of the laminate subjected to the firing process was observed to confirm the presence of cracks.

균열의 유무는, 소성 후의 적층체의 적층 방향과 수직인 면(상면 또는 하면)을 현미경으로 관찰함으로써 판정한다. 특히, 내부전극층이 형성된 부분과 내부전극층이 형성되어 있지 않은 부분의 경계에 닿는 부위에서 균열이 발생하기 쉽다. The presence or absence of cracks is determined by observing a surface (upper surface or lower surface) perpendicular to the stacking direction of the laminated body after firing with a microscope. Particularly, cracks are liable to occur at a portion contacting the boundary between the portion where the internal electrode layer is formed and the portion where the internal electrode layer is not formed.

길이 10㎛ 이상의 균열을 균열 있음으로 카운트했다. Cracks having a length of 10 占 퐉 or more were counted as cracks.

(절연저항 불량률의 측정) (Measurement of Insulation Resistance Failure Rate)

적층체에 40V, 30ms의 전압을 인가하여, 저항값이 50MΩ를 밑도는 것을 절연 불량으로 했다. 측정 수는 3000개로 하고, 불량률을 %로 나타냈다. A voltage of 40 V and 30 ms was applied to the laminate, and the insulation resistance of less than 50 M? The number of measurements was 3000, and the defect rate was expressed in%.

절연 저항 불량률의 측정용의 샘플로는, 압착 공정 후에 강체 프레스 공정을 거치지 않고 소성 공정을 실시한 것(표 1에 “압착 공정 후”라고 나타내는 것)과, 압착 공정 및 강체 프레스 공정을 거쳐 소성 공정을 실시한 것(표 1에 “강체 프레스 후”라고 나타내는 것)의 2종류를 준비했다. Examples of the samples for measuring the insulation resistance failure rate include a sintering step (not shown) after the squeezing step and a sintering step without the rigid sintering step (indicated as "after squeezing step" in Table 1), a sintering step (Shown as " after pressing the rigid body " in Table 1) were prepared.

(단차량의 측정) (Measurement of vehicle)

압착 공정을 거쳐 소성 공정 전에 다이싱하기 전의 적층체를 수지를 메우고 단면 연마하여 절단면 관찰용 샘플을 제작했다. After the sintering step, the laminate before dicing was filled with the resin and polished on one side to prepare a sample for observation of the cut surface.

그리고, 내부전극층이 형성되어 있지 않은 부분에서 가장 낮은 부분과, 내부전극층이 형성된 부분에서 가장 높은 부분의 높이의 차이를 측정해서 단차량으로 했다. The difference in height between the lowest portion in the portion where the internal electrode layer was not formed and the highest portion in the portion where the internal electrode layer was formed was measured to obtain a stepped vehicle.

높이의 측정은, 하나의 칩에 대한 4군데(도 6에 B, C, D, E에서 나타내는 위치)에 대해 실시하고, 적층체 중에서 무작위로 5군데의 칩을 추출해서 실시했다. The measurement of the height was carried out with respect to four chips (positions indicated by B, C, D, and E in FIG. 6) for one chip, and five chips were randomly extracted from the stack.

단차량의 측정용의 샘플로는, 압착 공정 후에 강체 프레스 공정을 거치지 않고 소성 공정을 실시한 것(표 1에 "압착 공정 후"라고 나타내는 것)과, 압착 공정 및 강체 프레스 공정을 거쳐 소성 공정을 실시한 것(표 1에 "강체 프레스 후"라고 나타내는 것)의 2종류를 준비했다. As a sample for measurement of the stepped vehicle, a sample subjected to a sintering process without a rigid press process after the squeezing process (shown as "after the squeezing process" in Table 1) and a sintering process (Those shown as "after rigid body press" in Table 1) were prepared.

(실시예 2∼4) (Examples 2 to 4)

탄성체 시트의 두께를 각각 표 1에 나타내는 것과 같이 변경한 외에는 실시예 1과 마찬가지로 해서 적층체의 제작 및 평가를 실시했다. The laminate was produced and evaluated in the same manner as in Example 1 except that the thicknesses of the elastic sheet were changed as shown in Table 1, respectively.

(비교예 1) (Comparative Example 1)

탄성체 시트를 사용하지 않고 압착 공정을 실시한 것에는 실시예 1과 마찬가지로 해서 적층체의 제작 및 평가를 실시했다. A laminate was produced and evaluated in the same manner as in Example 1 except that the pressing process was performed without using an elastic sheet.

(비교예 2, 3) (Comparative Examples 2 and 3)

탄성체 시트의 두께를 각각 표 1에 나타내는 것과 같이 변경한 것 외에는 실시예 1과 마찬가지로 해서 적층체의 제작 및 평가를 실시했다. The laminate was produced and evaluated in the same manner as in Example 1 except that the thicknesses of the elastic sheet were changed as shown in Table 1, respectively.

표 1에는, 각 실시예 및 각 비교예의 평가 결과를 정리해서 나타냈다.Table 1 summarizes the evaluation results of each example and each comparative example.

Figure pat00001
Figure pat00001

표 1에 나타내는 각 실시예에서는, [(내부전극층의 두께×내부전극층의 적층매수)/2]=50㎛이기 때문에, 탄성체 시트의 두께가 50㎛ 미만이면 관계식(1) 및 (2)를 만족시키게 된다. (1) and (2) are satisfied when the thickness of the elastic sheet is less than 50 占 퐉, because [(thickness of the internal electrode layer x number of laminated internal electrode layers) / 2] = 50 占 퐉 in each example shown in Table 1 .

실시예 1~4는 모두 탄성체 시트를 사용하고 있고, 그 두께가 관계식(1) 및 (2)를 만족시키고 있기 때문에, 균열의 발생을 방지할 수 있게 되어 있었다. In all of Examples 1 to 4, an elastic sheet was used, and since the thickness satisfies relational expressions (1) and (2), it was possible to prevent the occurrence of cracks.

또한, 절연저항 불량률도 낮아져 있고, 탄성체 시트의 두께가 20㎛ 이상인 실시예 3, 4 및 1에서는 절연저항 불량률이 특히 낮아져 있었다. In addition, the insulation resistance defect rate was also lowered, and in Examples 3, 4 and 1 in which the thickness of the elastic sheet was 20 m or more, the insulation resistance defect rate was particularly low.

비교예 1에서는 탄성체 시트를 사용하고 있지 않기 때문에, 절연저항 불량률이 높았다. In Comparative Example 1, since the elastic sheet was not used, the insulation resistance defect rate was high.

비교예 2 및 3에서는, 탄성체 시트를 사용하고 있지만, 그 두께가 두껍고 관계식(1) 및 (2)를 만족시키고 있지 않기 때문에 균열이 생기고 있었다. In Comparative Examples 2 and 3, although an elastic sheet was used, cracks were produced because the thickness was too thick and the relational expressions (1) and (2) were not satisfied.

단차량에 대해서는 모두 강체 프레스 후에 작아져 있고, 강체 프레스에 의해 단차량을 작게 할 수 있는 것을 알 수 있었다. It was found that all the vehicles were small after the rigid press, and that the rigid press was able to make the small vehicle.

(실시예 5, 비교예 4) (Example 5, Comparative Example 4)

내부전극 패턴을, 도 3(a) 및 도 3(b)에 나타낸 것과 같은, 1개의 측면에 2개의 내부전극 인출부를 가지는 적층 전자부품을 제조하기 위한 내부전극 패턴으로서, 내부전극층이 형성된 그린 시트를 2종류 제작했다. The internal electrode pattern is an internal electrode pattern for producing a laminated electronic component having two internal electrode lead portions on one side surface as shown in Figs. 3 (a) and 3 (b) .

그리고, 탄성체 시트의 두께를 40㎛로 한 것을 실시예 5, 100㎛로 한 것을 비교예 4로 해서 적층체의 제작 및 평가를 실시했다. 평가로서는 소성 후 균열수의 관찰만 실시했다. The laminate was produced and evaluated in the same manner as in Example 5 except that the thickness of the elastic sheet was 40 탆, and that of Comparative Example 4 was 100 탆. For evaluation, only the number of cracks after baking was observed.

(실시예 6, 비교예 5) (Example 6, Comparative Example 5)

내부전극 패턴을 도 4(a) 및 도 4(b)에 나타낸 것과 같은, 1개의 측면에 1개의 내부전극 인출부를 가지는 적층 전자부품을 제조하기 위한 내부전극 패턴으로 해서, 내부전극층이 형성된 그린 시트를 2종류 제작했다. The internal electrode pattern was formed as an internal electrode pattern for manufacturing a laminated electronic component having one internal electrode lead portion on one side surface as shown in Figs. 4 (a) and 4 (b) .

그리고, 탄성체 시트의 두께를 40㎛로 한 것을 실시예 6, 100㎛로 한 것을 비교예 5로 해서 적층체의 제작 및 평가를 실시했다. 평가로서는 소성 후 균열 수의 관찰만 실시했다. The laminate was manufactured and evaluated as Comparative Example 5 in which the thickness of the elastic sheet was 40 占 퐉, and that of Example 6 was 100 占 퐉. For evaluation, only the number of cracks after baking was observed.

표 2에는, 실시예 1 및 비교예 3의 결과를 합쳐 나타내고, 측면 내부전극 인출부의 수와 균열 수의 관계를 나타냈다. Table 2 summarizes the results of Example 1 and Comparative Example 3 and shows the relationship between the number of side electrode internal lead portions and the number of cracks.

모두 제작한 적층체의 사이즈는 L×W×T=1.0㎜×0.5㎜×0.4㎜였다. The size of each of the stacked layers produced was L x W x T = 1.0 mm x 0.5 mm x 0.4 mm.

Figure pat00002
Figure pat00002

표 2에 나타내는 바와 같이, 탄성체 시트의 두께가 관계식(1) 및 (2)를 만족시키고 있는 각 실시예에서는 모두 균열이 발생하지 않고 있었지만, 탄성체 시트의 두께가 관계식(1) 및 (2)를 만족시키고 있지 않은 각 비교예에서는 균열이 발생하고 있다. 균열의 발생 수는 측면 내부전극 인출부의 수가 많을 만큼 많기 때문에, 측면 내부전극 인출부의 수가 많은 경우에 특히 본원발명의 방법이 유효한 것을 알 수 있다. As shown in Table 2, cracks did not occur in all of the examples in which the thicknesses of the elastic sheet satisfied the relational expressions (1) and (2), but the thicknesses of the elastic sheet were determined by the relational expressions (1) and In each of the comparative examples which are not satisfied, cracks are generated. Since the number of generated cracks is large enough to increase the number of side inner electrode lead-out portions, it can be seen that the method of the present invention is particularly effective when the number of side inner electrode lead-out portions is large.

1: 적층 세라믹 콘덴서
10, 100: 적층체
11: 제1의 측면
12: 제2의 측면
21a, 21b, 22a, 22b, 23a, 23b: 외부전극
101: 제1의 탄성체 시트
102: 제2의 탄성체 시트
110a, 110b, 210a, 210b, 310a, 310b: 그린 시트
111, 111a, 111b, 211, 211a, 211b, 311, 311a, 311b: 제1의 장변
112, 112a, 112b, 212, 212a, 212b, 312, 312a, 312b: 제2의 장변
121a, 121b, 122a, 122b, 123a, 123b, 221a, 221b, 222a, 222b, 321a, 322a: 내부전극 인출부
130, 230, 330: 파선(균열이 생기기 쉬운 부위)
313, 313b: 제1의 단변
314, 314b: 제2의 단변
323b, 324b: 단면 내부전극 인출부
1: Multilayer Ceramic Capacitor
10, 100: laminate
11: first side
12: Second side
21a, 21b, 22a, 22b, 23a, 23b:
101: a first elastic sheet
102: second elastic sheet
110a, 110b, 210a, 210b, 310a, 310b:
111, 111a, 111b, 211, 211a, 211b, 311, 311a, 311b:
112, 112a, 112b, 212, 212a, 212b, 312, 312a, 312b:
The internal electrode withdrawing portions 121a, 121b, 122a, 122b, 123a, 123b, 221a, 221b, 222a, 222b, 321a,
130, 230, 330: broken line (area where crack is likely to occur)
313, 313b: first short side
314, 314b: second short side
323b, 324b: a cross-sectional inner electrode lead-

Claims (8)

내부전극층이 형성된 그린 시트를 복수매 적층해서 적층체를 제작하는 적층 공정과, 상기 적층체의 적층 방향 상면에 제1의 탄성체 시트를 배치하고, 상기 적층체의 적층 방향 하면에 제2의 탄성체 시트를 배치하며, 상기 적층체를 적층 방향으로 압착하는 압착 공정을 포함하는 적층 전자부품의 제조 방법으로서,
하기 관계식(1) 및 (2)를 만족시키는 것을 특징으로 하는 적층 전자부품의 제조 방법.
(내부전극층의 두께×내부전극층의 적층매수)/2>제1의 탄성체 시트의 두께 (1)
(내부전극층의 두께×내부전극층의 적층매수)/2>제2의 탄성체 시트의 두께 (2)
A lamination step of laminating a plurality of green sheets on which an internal electrode layer is formed to manufacture a laminate; and a step of disposing a first elastic sheet on the upper surface in the lamination direction of the laminate, And a pressing step of pressing the laminate in the laminating direction, the method comprising:
(1) and (2): " (1) "
(Thickness of the internal electrode layer x number of laminated internal electrode layers) / 2 > thickness of the first elastic sheet (1)
(The thickness of the internal electrode layer x the number of laminated internal electrode layers) / 2 > the thickness of the second elastic sheet (2)
제1항에 있어서,
상기 제1의 탄성체 시트 및 상기 제2의 탄성체 시트의 두께가 각각 내부전극층의 두께×내부전극층의 적층매수로 구해지는 단차량의 20%의 두께 이상인 것을 특징으로 하는 적층 전자부품의 제조 방법.
The method according to claim 1,
Wherein the thickness of the first elastic sheet and the thickness of the second elastic sheet are respectively not less than 20% of the thickness of the internal electrode layer and not more than 20% of the thickness of the internal electrode layer.
제1항 또는 제2항에 있어서,
상기 제1의 탄성체 시트 및 상기 제2의 탄성체 시트의 듀로미터 A 경도가 각각 40 이상, 80 이하인 것을 특징으로 하는 적층 전자부품의 제조 방법.
3. The method according to claim 1 or 2,
Wherein the durometer A hardness of the first elastic sheet and the second elastic sheet is 40 or more and 80 or less, respectively.
제1항 또는 제2항에 있어서,
내부전극층의 두께×내부전극층의 적층매수로 구해지는 단차량이 50㎛ 이상, 200㎛ 이하인 것을 특징으로 하는 적층 전자부품의 제조 방법.
3. The method according to claim 1 or 2,
The thickness of the internal electrode layer x the number of steps of lamination of the internal electrode layers is 50 占 퐉 or more and 200 占 퐉 or less.
제1항 또는 제2항에 있어서,
상기 압착 공정 후에, 강체 프레스 공정을 더 실시하는 것을 특징으로 하는 적층 전자부품의 제조 방법.
3. The method according to claim 1 or 2,
Further comprising the step of pressing a rigid body after the pressing step.
제1항 또는 제2항에 있어서,
상기 적층 전자부품이 적층 세라믹 콘덴서인 것을 특징으로 하는 적층 전자부품의 제조 방법.
3. The method according to claim 1 or 2,
Wherein the laminated electronic component is a multilayer ceramic capacitor.
제1항 또는 제2항에 있어서,
상기 적층 전자부품이 1개의 측면에 2개 이상의 내부전극 인출부를 가지는 적층 전자부품인 것을 특징으로 하는 적층 전자부품의 제조 방법.
3. The method according to claim 1 or 2,
Wherein the laminated electronic component is a laminated electronic component having two or more internal electrode lead-out portions on one side surface thereof.
제1항 또는 제2항에 있어서,
압착 공정에 있어서의 압착 온도는 60℃ 이상, 85℃ 이하인 것을 특징으로 하는 적층 전자부품의 제조 방법.
3. The method according to claim 1 or 2,
Wherein the compression bonding temperature in the compression bonding step is 60 占 폚 or more and 85 占 폚 or less.
KR1020180002236A 2017-01-10 2018-01-08 Method of manufacturing multilayer electronic component KR102126205B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-001904 2017-01-10
JP2017001904A JP2018113300A (en) 2017-01-10 2017-01-10 Manufacturing method of multilayer electronic component

Publications (2)

Publication Number Publication Date
KR20180082342A true KR20180082342A (en) 2018-07-18
KR102126205B1 KR102126205B1 (en) 2020-06-24

Family

ID=62835023

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180002236A KR102126205B1 (en) 2017-01-10 2018-01-08 Method of manufacturing multilayer electronic component

Country Status (3)

Country Link
JP (1) JP2018113300A (en)
KR (1) KR102126205B1 (en)
CN (1) CN108288542A (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7006879B2 (en) * 2018-09-13 2022-02-10 太陽誘電株式会社 Multilayer ceramic capacitors and circuit boards
KR102145310B1 (en) * 2018-11-19 2020-08-18 삼성전기주식회사 Capacitor component and method for manufacturing the same
JP7188345B2 (en) * 2019-09-30 2022-12-13 株式会社村田製作所 Manufacturing method for multilayer ceramic electronic component
JP2022034315A (en) 2020-08-18 2022-03-03 株式会社村田製作所 Manufacturing method of laminated ceramic electronic component and laminated ceramic electronic component

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07186119A (en) * 1993-12-27 1995-07-25 Kyocera Corp Production of laminated ceramic part
JPH09190948A (en) 1996-01-11 1997-07-22 Murata Mfg Co Ltd Manufacture of stacked ceramic electronic element
KR20050038440A (en) * 2003-10-22 2005-04-27 삼성전기주식회사 Multi layer ceramic condenser pressing device and pressing method using it
JP2014029954A (en) * 2012-07-31 2014-02-13 Murata Mfg Co Ltd Electronic component manufacturing method
KR20150048046A (en) * 2013-10-25 2015-05-06 가부시키가이샤 무라타 세이사쿠쇼 Monolithic ceramic capacitor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015026837A (en) * 2013-10-30 2015-02-05 株式会社村田製作所 Manufacturing method of multilayer ceramic electronic component and multilayer ceramic electronic component

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07186119A (en) * 1993-12-27 1995-07-25 Kyocera Corp Production of laminated ceramic part
JPH09190948A (en) 1996-01-11 1997-07-22 Murata Mfg Co Ltd Manufacture of stacked ceramic electronic element
KR20050038440A (en) * 2003-10-22 2005-04-27 삼성전기주식회사 Multi layer ceramic condenser pressing device and pressing method using it
JP2014029954A (en) * 2012-07-31 2014-02-13 Murata Mfg Co Ltd Electronic component manufacturing method
KR20150048046A (en) * 2013-10-25 2015-05-06 가부시키가이샤 무라타 세이사쿠쇼 Monolithic ceramic capacitor

Also Published As

Publication number Publication date
CN108288542A (en) 2018-07-17
JP2018113300A (en) 2018-07-19
KR102126205B1 (en) 2020-06-24

Similar Documents

Publication Publication Date Title
JP6812477B2 (en) Multilayer ceramic capacitors, manufacturing methods for multilayer ceramic capacitors, and mounting boards for multilayer ceramic capacitors
KR101681358B1 (en) A multilayer ceramic capacitor and a method for manufactuaring the same
KR101862396B1 (en) Laminated ceramic electronic parts and fabricating method thereof
KR101548797B1 (en) A multilayer ceramic capacitor and a method for manufactuaring the same
KR101843182B1 (en) Multilayer ceramic electronic component
KR102283078B1 (en) Multi-layered ceramic capacitor and method of manufacturing the same
KR101079408B1 (en) multilayer ceramic capacitor and fabricating method of the same
US6710998B1 (en) Multi-layer capacitor and method for manufacturing same
KR101823160B1 (en) Laminated ceramic electronic parts and manufacturing method thereof
KR101912266B1 (en) Laminated ceramic electronic parts and fabricating method thereof
KR20140121726A (en) A multilayer ceramic capacitor and a method for manufactuaring the same
KR20130084853A (en) Multi-layered ceramic electronic parts and method of manufacturing the same
KR20130084852A (en) Multi-layered ceramic electronic parts and method of manufacturing the same
KR102126205B1 (en) Method of manufacturing multilayer electronic component
US20200051745A1 (en) Multilayer ceramic capacitor and method of manufacturing the same
KR20140003001A (en) Multi-layered ceramic electronic parts
KR20230156282A (en) Multi-layered ceramic electronic component
US7799409B2 (en) Ceramic green sheet structure and method for manufacturing laminated ceramic electronic component
KR101952845B1 (en) Multi-layer ceramic electronic part and method for manufacturing the same
JP2004356333A (en) Laminated electronic component and its manufacturing method
JP2000150292A (en) Layered ceramic capacitor
KR101942739B1 (en) Multi-layered ceramic electronic parts
JP2006128283A (en) Laminated ceramic capacitor
JP2003347146A (en) Multilayer ceramic capacitor and its manufacturing method
JP2003045740A (en) Laminated electronic component

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant